特開 2024-38838 電界効果トランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024038838

(43)【公開日】2024-03-21

(54)【発明の名称】電界効果トランジスタ

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240313BHJP

   H01L 29/12 20060101ALI20240313BHJP

   H01L 21/336 20060101ALI20240313BHJP

【ＦＩ】

H01L29/78 652J

H01L29/78 652T

H01L29/78 653A

H01L29/78 658A

H01L29/78 658K

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022143159

(22)【出願日】2022-09-08

(71)【出願人】

【識別番号】515277942

【氏名又は名称】株式会社ノベルクリスタルテクノロジー

(71)【出願人】

【識別番号】308035117

【氏名又は名称】株式会社イオンテクノセンター

(74)【代理人】

【識別番号】110002583

【氏名又は名称】弁理士法人平田国際特許事務所

(72)【発明者】

【氏名】佐々木 公平

(72)【発明者】

【氏名】根元 亮一

(72)【発明者】

【氏名】三井田 高

(72)【発明者】

【氏名】名倉 宙志

(57)【要約】

【課題】トレンチゲート構造を有する電界効果トランジスタであって、より信頼性の高い電界効果トランジスタを提供する。
【解決手段】酸化ガリウム系半導体からなるｎ型の第１の半導体層１０と、第１の半導体層１０上にｎ型の中間半導体層２２を介して設けられた、Ｓｉからなる第２の半導体層１１と、第１及び第２のトレンチ１２ａ、１２ｂ内にそれぞれ埋め込まれた第１及び第２のｐ型半導体部１３ａ、１３ｂと、一方の側面と底面の一部とが第１のｐ型半導体部１３ａにより形成されるように設けられた第３のトレンチ１４中に、ゲート絶縁膜１５に覆われて埋め込まれたゲート電極１６と、第２の半導体層１１のトレンチ間領域の表層に設けられたｎ型領域１１１と、前記トレンチ間領域の第１の半導体層１０とｎ型領域１１１の間の領域に設けられたｐ型領域１１２と、を備えた、電界効果トランジスタ１を提供する。
【選択図】図１

【特許請求の範囲】

【請求項1】

酸化ガリウム系半導体からなるｎ型の第１の半導体層と、
前記第１の半導体層上にｎ型の中間半導体層を介して設けられた、Ｓｉからなる第２の半導体層と、
前記第２の半導体層の上面から前記第１の半導体層まで達する第１及び第２のトレンチ中にそれぞれ埋め込まれた第１及び第２のｐ型半導体部と、
一方の側面と底面の一部とが前記第１のｐ型半導体部により形成されるように設けられた、前記第２の半導体層の上面から前記第１の半導体層まで達する第３のトレンチ中に、ゲート絶縁膜に覆われて埋め込まれたゲート電極と、
前記第２の半導体層の前記第２のトレンチと前記第３のトレンチの間のトレンチ間領域の表層において、少なくとも前記第３のトレンチ側の一部に設けられたｎ型領域と、
前記トレンチ間領域の前記第１の半導体層と前記ｎ型領域の間の領域に、前記第１の半導体層と前記ｎ型領域を隔離するように設けられたｐ型領域と、
前記ｎ型領域に接続されたソース電極と、
前記第１の半導体層に接続されたドレイン電極と、
を備え、
前記中間半導体層が、酸化されたときにｎ型を維持することができるｎ型の非酸化物、又はｎ型のＳｉＣからなり、
前記中間半導体層が、前記ｎ型の非酸化物からなる場合、前記第１の半導体層側の一部若しくは全体が酸化されており、又は酸化されておらず、前記ｎ型のＳｉＣからなる場合、酸化されていない、
電界効果トランジスタ。

【請求項2】

前記トレンチ間領域の前記中間半導体層と前記ｐ型領域の間の領域に、第２のｎ型領域が設けられた、
請求項１に記載の電界効果トランジスタ。

【請求項3】

前記トレンチ間領域の表層の、前記ｎ型領域と前記第２のトレンチとの間の領域に、第２のｐ型領域が設けられた、
請求項１に記載の電界効果トランジスタ。

【請求項4】

前記ｐ型半導体部がｐ型の酸化物半導体からなる、
請求項１～３のいずれか１項に記載の電界効果トランジスタ。

【請求項5】

前記ｐ型の酸化物半導体がｐ型のＮｉＯ、ＣｕＯ、又はＣｕ_２Ｏである、
請求項４に記載の電界効果トランジスタ。

【請求項6】

前記中間半導体層が、前記ｎ型の非酸化物からなり、
前記非酸化物が、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、及びＧａＢｉからなる群から選択される１つ若しくは２つ以上の混晶、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、及びＩｎＢｉからなる群から選択される１つ若しくは２つ以上の混晶、ＺｎＳ、ＺｎＳｅ、及びＺｎＴｅからなる群から選択される１つ若しくは２つ以上の混晶、ＣｄＳ、ＣｄＳｅ、及びＣｄＴｅからなる群から選択される１つ若しくは２つ以上の混晶、又はＧｅである、
請求項１～３のいずれか１項に記載の電界効果トランジスタ。

【請求項7】

前記非酸化物が、ＧａＰ、ＧａＡｓ、又はこれらの混晶である、
請求項６に記載の電界効果トランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電界効果トランジスタに関する。

【背景技術】

【0002】

従来、トレンチゲート構造を有する電界効果トランジスタであって、β－Ｇａ_２Ｏ_３とＳｉを半導体層として用いたものが知られている（特許文献１を参照）。特許文献１に記載の電界効果トランジスタにおいては、電界が集中するトレンチの底部が絶縁破壊電界強度の高いβ－Ｇａ_２Ｏ_３の層に設けられているため、半導体層の絶縁破壊を抑えることができる。

【0003】

また、従来、トレンチゲート構造を有する電界効果トランジスタであって、ＳｉＣからなる半導体層にゲート酸化膜領域に重なるｐ型領域が設けられたものが知られている（非特許文献１を参照）。非特許文献１に記載の電界効果トランジスタにおいては、ゲート酸化膜領域に重なるｐ型領域によりトレンチの底部への電界の集中を緩和することができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第６８７３５１６号公報

【非特許文献】

【0005】

【非特許文献1】D. Peters et, al., “CoolSiC Trench MOSFET Combining SiC Performance with Silicon Ruggedness”, Issue 3 Power electronics Europe 2017.

【発明の概要】

【発明が解決しようとする課題】

【0006】

特に信頼性に優れる電界効果トランジスタを得るためには、特許文献１に記載の電界効果トランジスタに非特許文献１に記載のゲート酸化膜領域に重なるｐ型領域を適用して、トレンチの底部への電界の集中を緩和することが理想的である。この場合、トレンチの底部周辺の半導体層の絶縁破壊のみならずゲート絶縁膜の絶縁破壊まで抑制し、電界効果トランジスタの信頼性のさらなる向上が期待できる。

【0007】

しかしながら、良好な導電性を有するｐ型のβ－Ｇａ_２Ｏ_３は存在しないため、非特許文献１に記載の電界効果トランジスタにおけるＳｉＣ中のｐ型領域のように、特許文献１に記載の電界効果トランジスタにおけるβ－Ｇａ_２Ｏ_３の一部をｐ型化してｐ型領域を形成することはできない。このため、特許文献１に記載の電界効果トランジスタに非特許文献１に記載のゲート酸化膜領域に重なるｐ型領域を適用することはできない。

【0008】

本発明の目的は、トレンチゲート構造を有する電界効果トランジスタであって、より信頼性の高い電界効果トランジスタを提供することにある。

【課題を解決するための手段】

【0009】

本発明の一態様は、上記目的を達成するために、下記の電界効果トランジスタを提供する。

【0010】

［１］酸化ガリウム系半導体からなるｎ型の第１の半導体層と、前記第１の半導体層上にｎ型の中間半導体層を介して設けられた、Ｓｉからなる第２の半導体層と、前記第２の半導体層の上面から前記第１の半導体層まで達する第１及び第２のトレンチ中にそれぞれ埋め込まれた第１及び第２のｐ型半導体部と、一方の側面と底面の一部とが前記第１のｐ型半導体部により形成されるように設けられた、前記第２の半導体層の上面から前記第１の半導体層まで達する第３のトレンチ中に、ゲート絶縁膜に覆われて埋め込まれたゲート電極と、前記第２の半導体層の前記第２のトレンチと前記第３のトレンチの間のトレンチ間領域の表層において、少なくとも前記第３のトレンチ側の一部に設けられたｎ型領域と、前記トレンチ間領域の前記第１の半導体層と前記ｎ型領域の間の領域に、前記第１の半導体層と前記ｎ型領域を隔離するように設けられたｐ型領域と、前記ｎ型領域に接続されたソース電極と、前記第１の半導体層に接続されたドレイン電極と、を備え、前記中間半導体層が、酸化されたときにｎ型を維持することができるｎ型の非酸化物、又はｎ型のＳｉＣからなり、前記中間半導体層が、前記ｎ型の非酸化物からなる場合、前記第１の半導体層側の一部若しくは全体が酸化されており、又は酸化されておらず、前記ｎ型のＳｉＣからなる場合、酸化されていない、電界効果トランジスタ。
［２］前記トレンチ間領域の前記中間半導体層と前記ｐ型領域の間の領域に、第２のｎ型領域が設けられた、上記［１］に記載の電界効果トランジスタ。
［３］前記トレンチ間領域の表層の、前記ｎ型領域と前記第２のトレンチとの間の領域に、第２のｐ型領域が設けられた、上記［１］に記載の電界効果トランジスタ。
［４］前記ｐ型半導体部がｐ型の酸化物半導体からなる、上記［１］～［３］のいずれか１項に記載の電界効果トランジスタ。
［５］前記ｐ型の酸化物半導体がｐ型のＮｉＯ、ＣｕＯ、又はＣｕ_２Ｏである、上記［４］に記載の電界効果トランジスタ。
［６］前記中間半導体層が、前記ｎ型の非酸化物からなり、前記非酸化物が、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、及びＧａＢｉからなる群から選択される１つ若しくは２つ以上の混晶、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、及びＩｎＢｉからなる群から選択される１つ若しくは２つ以上の混晶、ＺｎＳ、ＺｎＳｅ、及びＺｎＴｅからなる群から選択される１つ若しくは２つ以上の混晶、ＣｄＳ、ＣｄＳｅ、及びＣｄＴｅからなる群から選択される１つ若しくは２つ以上の混晶、又はＧｅである、上記［１］～［３］のいずれか１項に記載の電界効果トランジスタ。
［７］前記非酸化物が、ＧａＰ、ＧａＡｓ、又はこれらの混晶である、上記［６］に記載の電界効果トランジスタ。

【発明の効果】

【0011】

本発明によれば、トレンチゲート構造を有する電界効果トランジスタであって、より信頼性の高い電界効果トランジスタを提供することができる。

【図面の簡単な説明】

【0012】

【図1】図１は、本発明の実施の形態に係る電界効果トランジスタの垂直断面図である。

【図2】図２（ａ）、（ｂ）は、それぞれ接合後に４００℃と１０００℃でアニールが施されたＳｉとＧａ_２Ｏ_３の界面近傍の断面ＴＥＭ像である。

【図3】図３（ａ）、（ｂ）は、それぞれ接合後に４００℃と１０００℃でアニールが施されたＳｉとＧａ_２Ｏ_３の界面近傍の元素濃度プロファイルを示すグラフである。

【図4】図４（ａ）～（ｃ）は、本発明の実施の形態に係る電界効果トランジスタの製造工程の一例を示す垂直断面図である。

【図5】図５（ａ）～（ｃ）は、本発明の実施の形態に係る電界効果トランジスタの製造工程の一例を示す垂直断面図である。

【図6】図６（ａ）、（ｂ）は、本発明の実施の形態に係る電界効果トランジスタの製造工程の一例を示す垂直断面図である。

【図7】図７（ａ）～（ｃ）は、本発明の実施の形態に係る電界効果トランジスタの製造工程の変形例を示す垂直断面図である。

【図8】図８（ａ）、（ｂ）は、本発明の実施の形態に係る電界効果トランジスタの製造工程の変形例を示す垂直断面図である。

【図9】図９（ａ）、（ｂ）、（ｃ）は、それぞれ本発明の実施の形態に係る電界効果トランジスタの一例のオフ耐圧特性、ゲート特性、オン特性を示すグラフである。

【発明を実施するための形態】

【0013】

（電界効果トランジスタの構成）
図１は、本発明の実施の形態に係る電界効果トランジスタ１の垂直断面図である。電界効果トランジスタ１は、トレンチゲート構造を有する縦型の電界効果トランジスタである。

【0014】

電界効果トランジスタ１は、酸化ガリウム系半導体からなるｎ型の第１の半導体層１０と、第１の半導体層１０上にｎ型の中間半導体層２２を介して設けられた、Ｓｉからなる第２の半導体層１１と、第２の半導体層１１の上面から第１の半導体層１０まで達する第１のトレンチ１２ａ及び第２のトレンチ１２ｂ中にそれぞれ埋め込まれた第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂと、一方の側面と底面の一部とが第１のｐ型半導体部１３ａにより形成されるように設けられた、第２の半導体層１１の上面から第１の半導体層１０まで達する第３のトレンチ１４中に、ゲート絶縁膜１５に覆われて埋め込まれたゲート電極１６と、第２の半導体層１１の第２のトレンチ１２ｂと第３のトレンチ１４の間の領域（以下、トレンチ間領域と呼ぶ）の表層において、少なくとも第３のトレンチ１４側の一部に設けられたｎ型領域１１１と、上記トレンチ間領域の第１の半導体層１０とｎ型領域１１１の間の領域に、第１の半導体層１０とｎ型領域１１１を隔離するように設けられたｐ型領域１１２と、ｎ型領域１１１に接続されたソース電極１７と、第１の半導体層１０に接続されたドレイン電極１８とを備える。なお、図１に示される左側のゲート電極１６は、電界効果トランジスタ１の左側に隣接する電界効果トランジスタに用いられるものである。

【0015】

電界効果トランジスタ１は、ノーマリーオフ型でもノーマリーオン型でもよいが、パワーデバイスとして用いられる場合には、安全性の観点から、通常、ノーマリーオフ型に製造される。ゲート回路の断線などによりゲートが制御不能になった時にソース電極１７とドレイン電極１８が導通することを防ぐためである。

【0016】

ノーマリーオフ型の電界効果トランジスタ１においては、ゲート電極１６とソース電極１７との間にゲート閾値電圧以上の電圧を印加することにより、トレンチ間領域におけるｐ型領域１１２のゲート絶縁膜１５側の領域に縦方向のチャネルが形成され、ソース電極１７とドレイン電極１８との間に電流を流すことができる。

【0017】

第１の半導体層１０は、β型の結晶構造を有する酸化ガリウム系半導体の単結晶からなる。ここで、酸化ガリウム系半導体とは、Ｇａ_２Ｏ_３、又は、Ａｌ、Ｉｎなどの元素が添加されたＧａ_２Ｏ_３をいう。例えば、酸化ガリウム系半導体は、（Ｇａ_ｘＡｌ_ｙＩｎ_{（１－ｘ－ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）で表される組成を有する。Ｇａ_２Ｏ_３にＡｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。また、ｎ型である第１の半導体層１０は、Ｓｉ、Ｓｎなどのドナー不純物を含む。

【0018】

また、第１の半導体層１０は、典型的には、図１に示されるように、ドレイン電極１８をオーミック接続するためのドナー濃度の高い層１０１と、その上の層１０２を含む。例えば、層１０１は１×１０^１８ｃｍ^－３以上、１×１０^２１ｃｍ^－３以下のドナー濃度を有し、層１０２は１×１０^１５ｃｍ^－３以上、１×１０^１７ｃｍ^－３以下のドナー濃度を有する。また、例えば、層１０１の厚さは３０μｍ以上、６００μｍ以下であり、層１０２の厚さは５μｍ以上、５０μｍ以下である。

【0019】

第１の半導体層１０の層１０１は、典型的には、酸化ガリウム系半導体の基板からなる。この場合の基板は、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法などの融液成長法により育成した酸化ガリウム系単結晶のバルク結晶をスライスし、表面を研磨することにより形成される。また、第１の半導体層１０の層１０２は、典型的には、層１０１の上面を下地面として成膜されたエピタキシャル膜である。

【0020】

第２の半導体層１１は、Ｓｉの単結晶からなる層である。第２の半導体層１１中に形成されるｎ型領域１１１やｐ型領域１１２は、例えば、第２の半導体層１１中にドナー不純物やアクセプター不純物を注入することにより形成される。

【0021】

第２の半導体層１１中に形成されるｎ型領域１１１は、電界効果トランジスタ１のソースである。ｎ型領域１１１は、ヒ素などのドナー不純物を含み、ソース電極１７をオーミック接続するために、例えば、１×１０^１８ｃｍ^－３以上、１×１０^２１ｃｍ^－３以下の高いドナー濃度を有する。

【0022】

第２の半導体層１１中に形成されるｐ型領域１１２は、ホウ素などのアクセプター不純物を含み、例えば、１×１０^１８ｃｍ^－３以上、１×１０^２１ｃｍ^－３以下のアクセプター濃度を有する。

【0023】

第２の半導体層１１は、薄すぎるとｎ型領域１１１やｐ型領域１１２の形成が難しくなり、厚すぎると第１のトレンチ１２ａ、第２のトレンチ１２ｂ、及び第３のトレンチ１４を深く形成しなければならなくなる。このため、第２の半導体層１１の厚さＤ１は、例えば、０．６μｍ以上、１．２μｍ以下であることが好ましい。

【0024】

第２の半導体層１１の形成方法は特に限定されず、例えば、第１の半導体層１０上の中間半導体層２２の上面を下地面としてＳｉ単結晶をエピタキシャル成長させてもよいが、結晶品質の高い第２の半導体層１１を形成するためには、表面活性化接合法などの基板貼り合わせ技術によりＳｉ基板を第１の半導体層１０側に貼り合わせ、スマートカット法などの薄膜化技術により薄くしたＳｉ基板を第２の半導体層１１とすることが好ましい。

【0025】

中間半導体層２２は、酸化されたときにｎ型を維持することができるｎ型の非酸化物、又はｎ型のＳｉＣからなる。ここで、中間半導体層２２が酸化されたときにｎ型を維持することができるｎ型の非酸化物からなる場合の、酸化されていない部分を非酸化層２２１、酸化された部分を酸化層２２２と呼ぶ。

【0026】

中間半導体層２２の酸化層２２２は、電界効果トランジスタ１の製造過程で加えられる熱により、形成された直後は非酸化層２２１のみからなる中間半導体層２２が第１の半導体層１０と反応し、酸化されることにより形成される。具体的には、酸化ガリウム系半導体からなる第１の半導体層１０から抜けた酸素により、非酸化層２２１が酸化され、第１の半導体層１０と接触している側から酸化層２２２が生成される。

【0027】

中間半導体層２２が設けられておらず、第１の半導体層１０と第２の半導体層１１が直接接触している場合は、電界効果トランジスタ１の製造過程においておよそ３００～４００℃以上の熱処理を行うと、第１の半導体層１０の酸化ガリウム系半導体から抜けた酸素が第２の半導体層１１のＳｉを酸化し、第１の半導体層１０と第２の半導体層１１の間に抵抗率の高いＳｉ酸化物が形成されてしまい、第１の半導体層１０と第２の半導体層１１の間に十分な電流を流せない。

【0028】

図２（ａ）、（ｂ）は、それぞれ接合後に４００℃と１０００℃でアニールが施されたＳｉとＧａ_２Ｏ_３の界面近傍の断面ＴＥＭ像である。図２（ａ）、（ｂ）によれば、４００℃と１０００℃のいずれの温度のアニールを施した場合も、ＳｉとＧａ_２Ｏ_３の界面にＳｉ酸化物（ＳｉＯ_ｘ）と考えられるコントラストの異なる薄層が存在していることがわかる。

【0029】

図３（ａ）、（ｂ）は、それぞれ接合後に４００℃と１０００℃でアニールが施されたＳｉとＧａ_２Ｏ_３の界面近傍の元素濃度プロファイルを示すグラフである。図３（ａ）では判別は困難であるが、図３（ｂ）ではＳｉとＧａ_２Ｏ_３の界面にＳｉとＯの両方が存在する層が確認でき、この層が図２（ａ）、（ｂ）に見られる薄層に対応していると考えられる。

【0030】

中間半導体層２２の非酸化層２２１は、酸素を含まない非酸化物からなるため、Ｓｉからなる第２の半導体層１１を酸化させてＳｉ酸化物を形成するおそれがない。このため、中間半導体層２２と第２の半導体層１１の間に十分な電流を流すことができる。また、中間半導体層２２の酸化層２２２は、非酸化層２２１と同様にｎ型であるため、第１の半導体層１０と中間半導体層２２の間に十分な電流を流すことができる。

【0031】

中間半導体層２２は、酸化されたときにｎ型を維持することができるｎ型の非酸化物からなる場合、典型的には、図１に示されるように、非酸化層２２１と酸化層２２２から構成される。しかしながら、中間半導体層２２の全体が酸化されても、中間半導体層２２と第２の半導体層１１の間にＳｉ酸化物が形成されていなければ問題はない。すなわち、中間半導体層２２が酸化層２２２のみから構成される場合もある。また、電界効果トランジスタ１の製造工程を非酸化層２２１の酸化が生じない温度で完結させた場合には、中間半導体層２２が非酸化層２２１のみから構成される。

【0032】

中間半導体層２２の厚さは１０ｎｍ以上であることが好ましい。厚さが１０ｎｍ以上であれば、電界効果トランジスタ１の通常の製造過程で加えられる熱により中間半導体層２２の全てが酸化されるおそれが少なく、中間半導体層２２と第２の半導体層１１の間に抵抗率の高いＳｉ酸化物が形成されることを防止できる。一方で、中間半導体層２２が厚くなるほど導通損失が大きくなってしまうため、中間半導体層２２の厚さは、例えば、１μｍ以下であることが好ましい。

【0033】

なお、中間半導体層２２の材料の１つであるＳｉＣは、酸化されると抵抗率の高いＳｉＯ_ｘが生成され、ｎ型を維持できない。このため、中間半導体層２２がｎ型のＳｉＣからなる場合は、電界効果トランジスタ１の製造工程を非酸化層２２１の酸化が生じない温度、例えば１０００℃以下の温度で完結させる必要があり、中間半導体層２２が非酸化層２２１のみから構成される。

【0034】

中間半導体層２２は、（１）中間半導体層２２と第１の半導体層１０の界面及び第１の半導体層１０と第２の半導体層１１の界面における歪みの低減や剥離の防止のため、熱膨張係数が第１の半導体層１０を構成する酸化ガリウム系半導体の熱膨張係数と第２の半導体層１１を構成するＳｉの熱膨張係数の間にあること（以下、第１の条件と呼ぶ）、（２）中間半導体層２２と第１の半導体層１０の界面及び第１の半導体層１０と第２の半導体層１１の界面における導通損失を低減するため、第１の半導体層１０を構成する酸化ガリウム系半導体及び第２の半導体層１１を構成するＳｉとの伝導帯のバンドオフセット（伝導帯の底のエネルギー差）が小さい（以下、第２の条件と呼ぶ）、（３）高品質な中間半導体層２２を第１の半導体層１０上にエピタキシャル成長させるため、第２の半導体層１１を構成するＳｉとの格子不整合度が小さい（以下、第３の条件と呼ぶ）、の条件を満たすことが好ましい。

【0035】

上記第１の条件を満たすためには、中間半導体層２２が非酸化層２２１と酸化層２２２の両方を含む場合、中間半導体層２２の材料、すなわち非酸化層２２１を構成する物質と、中間半導体層２２の材料が酸化されたときに生成される酸化物、すなわち酸化層２２２を構成する物質の両方の熱膨張係数が、酸化ガリウム系半導体の熱膨張係数とＳｉの熱膨張係数の間にあることが求められる。また、中間半導体層２２が酸化層２２２のみからなる場合は、中間半導体層２２の材料が酸化されたときに生成される酸化物の熱膨張係数が、酸化ガリウム系半導体の熱膨張係数とＳｉの熱膨張係数の間にあることが求められる。また、中間半導体層２２が非酸化層２２１のみからなる場合は、中間半導体層２２の材料の熱膨張係数が、酸化ガリウム系半導体の熱膨張係数とＳｉの熱膨張係数の間にあることが求められる。

【0036】

以下の表１に、中間半導体層２２の材料、すなわち非酸化層２２１を構成する物質の例とそれらの熱膨張係数、及び中間半導体層２２の材料が酸化されたときに生成される酸化物、すなわち酸化層２２２を構成する物質とそれらの熱膨張係数を示す。なお、ＺｎＴｅの熱膨張係数は推測値である。表１の「非酸化層」は非酸化層２２１を構成する物質を意味し、「酸化層」は酸化層２２２を構成する物質を意味する。以降の表においても同様とする。

【0037】

【表1】

【0038】

Ｓｉの熱膨張係数は２．６×１０^－６／Ｋであり、酸化ガリウム系半導体の典型例であるＧａ_２Ｏ_３の熱膨張係数は３．８～７．８×１０^－６／Ｋである。このため、表１に示される中間半導体層２２の材料を用いる場合、中間半導体層２２が非酸化層２２１と酸化層２２２の両方を含む場合、いずれか一方を含む場合のいずれであっても、上記の第１の条件を満たす、又は満たす可能性がある。

【0039】

上記第２の条件を満たすためには、中間半導体層２２が非酸化層２２１と酸化層２２２の両方を含む場合、非酸化層２２１とＳｉの伝導帯のバンドオフセット、及び酸化層２２２と酸化ガリウム系半導体の伝導帯のバンドオフセットが小さいことが求められる。また、中間半導体層２２が酸化層２２２のみからなる場合は、酸化層２２２とＳｉの伝導帯のバンドオフセット、及び酸化層２２２と酸化ガリウム系半導体の伝導帯のバンドオフセットが小さいことが求められる。また、中間半導体層２２が非酸化層２２１のみからなる場合は、非酸化層２２１とＳｉの伝導帯のバンドオフセット、及び非酸化層２２１と酸化ガリウム系半導体の伝導帯のバンドオフセットが小さいことが求められる。なお、伝導帯のバンドオフセットに関して、中間半導体層２２が非酸化層２２１と酸化層２２２の両方を含む場合には、第２の条件に加えて、非酸化層２２１と酸化層２２２の伝導体バンドオフセットが小さいことも求められる。

【0040】

表１に示される中間半導体層２２の材料を用いた場合の、非酸化層２２１とＳｉの伝導帯のバンドオフセット及び酸化層２２２と酸化ガリウム系半導体の典型例であるＧａ_２Ｏ_３の伝導帯のバンドオフセット、並びに非酸化層２２１と酸化層２２２の伝導帯のバンドオフセットを以下の表２に、非酸化層２２１とＳｉの伝導帯のバンドオフセット、及び非酸化層２２１と酸化ガリウム系半導体の典型例であるＧａ_２Ｏ_３の伝導帯のバンドオフセットを以下の表３に、酸化層２２２とＳｉの伝導帯のバンドオフセット及び酸化層２２２と酸化ガリウム系半導体の典型例であるＧａ_２Ｏ_３の伝導帯のバンドオフセットを以下の表４に示す。表２～４における「ΔＥ_ｃ」は、伝導帯のバンドオフセットを意味する。なお、ＧａＢｉは半金属であり、バンドギャップを有しないため、伝導帯のバンドオフセットの値を示していない。

【0041】

【表2】

【0042】

【表3】

【0043】

【表4】

【0044】

表２によれば、中間半導体層２２が非酸化層２２１と酸化層２２２の両方を含む場合、上記第２の条件を満たすためには、中間半導体層２２の材料としてＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅを用いることが好ましいといえる。また、表３によれば、中間半導体層２２が非酸化層２２１のみからなる場合、上記第２の条件を満たすためには、中間半導体層２２の材料としてＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＳｂ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｇｅ、３Ｃ－ＳｉＣ用いることが好ましいといえる。また、表４によれば、中間半導体層２２が酸化層２２２のみからなる場合、上記第２の条件を満たすためには、中間半導体層２２の材料としてＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅを用いることが好ましいといえる。

【0045】

表１に示される中間半導体層２２の材料を用いた場合の、中間半導体層２２の材料、すなわち非酸化層２２１を構成する物質と第２の半導体層１１を構成するＳｉとの格子不整合度を以下の表５に示す。表５のＳｉとの格子不整合度（％）は、Ｓｉとの格子定数差をＳｉの格子定数で除したものである。Ｓｉとの格子不整合度の計算においては、Ｓｉ（００１）の格子定数５．４３１とＳｉ（１１１）の格子定数３．８４のうち、Ｓｉとの格子不整合度が小さくなる方をＳｉの格子定数として用いている。

【0046】

【表5】

【0047】

表５によれば、上記第３の条件を満たすためには、中間半導体層２２の材料としてＧａＰ、ＧａＡｓ、ＩｎＮ、ＩｎＰ、ＺｎＳ、ＺｎＳｅ、ＣｄＳ、Ｇｅを用いることが好ましいといえる。

【0048】

表１～５によれば、表１に示される非酸化層２２１を構成する物質、すなわち中間半導体層２２の材料は、上記の第１～３の条件をある程度以上満たす、又は満たすと推測されるため、中間半導体層２２の材料として好ましい。中でも、ＧａＰ、ＧａＡｓは、第１～３の条件を高い水準で満たすため、中間半導体層２２の材料として特に好ましい。

【0049】

このため、中間半導体層２２の材料としての、酸化されたときにｎ型を維持することができる非酸化物は、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、及びＧａＢｉからなる群から選択される１つ若しくは２つ以上の混晶、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、及びＩｎＢｉからなる群から選択される１つ若しくは２つ以上の混晶、ＺｎＳ、ＺｎＳｅ、及びＺｎＴｅからなる群から選択される１つ若しくは２つ以上の混晶、ＣｄＳ、ＣｄＳｅ、及びＣｄＴｅからなる群から選択される１つ若しくは２つ以上の混晶、又はＧｅであることが好ましく、特に、ＧａＰ、ＧａＡｓ、又はこれらの混晶であることが好ましい。

【0050】

なお、トレンチゲート構造を有する電界効果トランジスタにおいては、その動作上、ｎ型の半導体層とｐ型の半導体層がｐｎ接合を形成することが必要であるが、異種材料からなる層の間にｐｎ接合を形成することは難しい。例えば、ｎ型の中間半導体層２２とｐ型の第２の半導体層１１を接合した場合、界面に意図しない化合物層や金属層が形成されたり、ｐ型の第２の半導体層１１から拡散したＳｉがｎ型の中間半導体層２２中でドナーとして働き、界面近傍にドナー濃度が非常に高い層が形成されたりすることにより、ｐｎ接合が得られない場合がある。

【0051】

そのため、図１に示されるように、第２の半導体層１１のトレンチ間領域のｎ型の中間半導体層２２とｐ型領域１１２の間の領域に、第２のｎ型領域１１３が設けられていることが好ましい。この場合、ｐｎ接合は異種材料からなる中間半導体層２２とｐ型領域１１２の間ではなく、ともにＳｉからなる第２のｎ型領域１１３とｐ型領域１１２の間に形成されるため、単にオーミック接触する界面が形成されればよく、その界面の平坦性や急峻性などを要求されない。すなわち、容易にｐｎ接合を形成することができる。第２のｎ型領域１１３は、リンなどのドナー不純物を含み、例えば、１×１０^１５ｃｍ^－３以上、１×１０^１７ｃｍ^－３以下のドナー濃度を有する。

【0052】

また、図１に示されるように、第２の半導体層１１のトレンチ間領域の表層の、ｎ型領域１１１と第２のトレンチ１２ｂとの間の領域に、第２のｐ型領域１１４が設けられていることが好ましい。これにより、第２のｐ型領域１１４を用いてトレンチ間領域のｐ型領域１１２の電界効果トランジスタ１のバルクをソース電位と共にグラウンド電位に固定できる。第２のｐ型領域１１４は、ホウ素などのアクセプター不純物を含む。第２のｐ型領域１１４のアクセプター濃度は、ｐ型領域１１２のアクセプター濃度よりも高く、例えば、１×１０^１８ｃｍ^－３以上、１×１０^２１ｃｍ^－３以下である。

【0053】

第１のトレンチ１２ａと第２のトレンチ１２ｂは、第２の半導体層１１の上面（第１の半導体層１０の反対側の面）から第１の半導体層１０まで達する。すなわち、第１のトレンチ１２ａと第２のトレンチ１２ｂ及びこれらに埋め込まれる第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂの底が、第１の半導体層１０の上面（第２の半導体層１１側の面）よりも下側に位置する。

【0054】

第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂは、ｐ型の半導体からなり、第１の半導体層１０を構成する酸化ガリウム系半導体と反応し難いＮｉＯ、ＣｕＯ、Ｃｕ_２Ｏなどのｐ型の酸化物半導体からなることが好ましい。この第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂの材料としてＮｉＯを用いる場合、ＮｉＯの有する３．７ｅＶという大きなバンドギャップにより、高い耐圧が得られる。ＣｕＯやＣｕ_２Ｏを用いた場合、耐圧はＮｉＯより低くなるものの、ＮｉＯと比較して材料コストを低減することができる。なお、これらの材料はアモルファス、多結晶、単結晶のいずれであってもよく、また、それらのうちの２つ以上の複合体であってもよい。

【0055】

第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂを設けることにより、電界効果トランジスタ１のゲート電極１６とソース電極１７との間に逆バイアスを印加するとき（オフ時）に、第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂの底に電界が集中する。第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂの底は、絶縁破壊電界強度の高い酸化ガリウム系半導体からなる第１の半導体層１０中に位置するため、電界集中による半導体層の絶縁破壊が抑えられ、電界効果トランジスタ１の耐圧が大きくなる。そして、第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂを設けて第１の半導体層１０中に電界を集中させることにより、チャネルが形成される第２の半導体層１１の材料に酸化ガリウム系半導体よりも絶縁破壊電界強度が低い一方で電子の移動度が大きいＳｉを用いることができ、それによってチャネル抵抗を低減し、素子のオン抵抗を低減することができる。

【0056】

さらに、第３のトレンチ１４の一方の側面と底面の一部は第１のｐ型半導体部１３ａにより形成されており、第３のトレンチ１４中のゲート絶縁膜１５に覆われたゲート電極１６の底面の一部、例えば図１に示される断面の半分程度、が第１のｐ型半導体部１３ａに覆われている。このため、第１のｐ型半導体部１３ａの底に電界を集中させて、第３のトレンチ１４の底部の電界を低減することができる。これにより、第３のトレンチ１４の底部周辺の第１の半導体層１０及びゲート絶縁膜１５の絶縁破壊を抑制し、電界効果トランジスタ１の信頼性を向上させることができる。なお、寄生ＪＦＥＴと呼ばれる現象による抵抗増加が懸念されるため、ゲート絶縁膜１５に覆われたゲート電極１６の底面の全部が第１のｐ型半導体部１３ａに覆われることは好ましくない。

【0057】

ｎ型の層１０２を狭窄させる事により、電界の空間変調効果を起こすため、第１のｐ型半導体部１３ａと第２のｐ型半導体部１３ｂの間隔、すなわちトレンチ間領域の幅Ｄ１０は、１．２μｍ以上、２．０μｍ以下であることが好ましい。

【0058】

また、上記空間変調効果によるゲート電極端への電界を遮蔽するため、第１のトレンチ１２ａの第１の半導体層１０と第２の半導体層１１の界面からの深さＤ７は、１．６μｍ以上、３．０μｍ以下であることが好ましい。

【0059】

また、ｎ型の層１０２の更なる空間変調効果による電界緩和を達成するため、第２のトレンチ１２ｂと第３のトレンチ１４との水平方向の距離Ｄ１４は、０．８μｍ以上、１．２μｍ以下であることが好ましい。

【0060】

ゲート電極１６は、例えば、高濃度のドナーが添加された多結晶Ｓｉや、タングステン、タングステンとＳｉの化合物であるタングステンシリサイドなどからなる。ゲート電極１６は、その側面及び底面がゲート絶縁膜１５に覆われ、その上面が絶縁膜１９に覆われている。

【0061】

ゲート絶縁膜１５はゲート電極１６を第１の半導体層１０、第２の半導体層１１、及び中間半導体層２２から絶縁し、絶縁膜１９はゲート電極１６をソース電極１７から絶縁する。ゲート絶縁膜１５と絶縁膜１９は、例えばＨｆＯ_２やＡｌ_２Ｏ_３、ＳｉＯ_２からなる。ゲート絶縁膜１５の厚さは、例えば３０ｎｍ以上、１００ｎｍ以下である。絶縁膜１９の厚さは、例えば３０ｎｍ以上、１００ｎｍ以下である。

【0062】

ソース電極１７は、例えば、アルミニウムなどの金属からなり、第２の半導体層１１のｎ型領域１１１にオーミック接続されている。また、ドレイン電極１８は、例えば、チタンやアルミニウムなどの金属からなり、第１の半導体層１０にオーミック接続されている。

【0063】

第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂの水平方向のパターン（すなわち第１のトレンチ１２ａ及び第２のトレンチ１２ｂの水平方向のパターン）、ゲート絶縁膜１５及びゲート電極１６の水平方向のパターン（すなわち第３のトレンチ１４の水平方向のパターン）、並びにｎ型領域１１１及び第２のｐ型領域１１４の水平方向のパターンは、特に限定されない。例えば、第１のトレンチ１２ａと第２のトレンチ１２ｂは、図１の垂直断面に表れない部分でつながっていてもよい。

【0064】

（電界効果トランジスタの製造）
図４（ａ）～（ｃ）、図５（ａ）～（ｃ）、図６（ａ）、（ｂ）は、電界効果トランジスタ１の製造工程の一例を示す垂直断面図である。以下、図４（ａ）～（ｃ）、図５（ａ）～（ｃ）、図６（ａ）、（ｂ）に示される製造工程について説明する。

【0065】

まず、図４（ａ）に示されるように、リンなどのドナー不純物を含むｎ型のＳｉ基板２０上に、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、スパッタ、ＡＬＤなどにより中間半導体層２２を形成する。この時点では中間半導体層２２は非酸化層２２１のみから構成される。

【0066】

次に、図４（ｂ）に示されるように、Ｓｉ基板２０の所定の深さに、水素イオンのイオン注入により面状のイオン注入領域２１を形成する。後述するように、イオン注入領域２１を分割面としてＳｉ基板２０を分割し、Ｓｉ基板２０から分離される膜が第２の半導体層１１となるため、イオン注入領域２１を形成する深さは、目的とする第２の半導体層１１の厚さに応じて決定される。

【0067】

イオン注入領域２１の形成のためにイオン注入される水素イオンのドーズ量は、例えば、２×１０^１６～８×１０^１６／ｃｍ^２である。また、イオン注入の注入エネルギーは、イオン注入領域２１を形成する深さによって決定され、例えば、表面から９５０ｎｍ程度の深さにイオン注入領域２１を形成する場合には、およそ１１０ｋｅＶのエネルギーで水素イオンをイオン注入する。

【0068】

次に、図４（ｃ）に示されるように、Ｓｉ基板２０上に形成された中間半導体層２２の表面と、第１の半導体層１０の層１０２の表面を表面活性化接合法により貼り合わせる。

【0069】

表面活性化接合法では、例えば、５×１０^－６Ｐａ程度の圧力下の超高真空中チャンバー内において、ＣＭＰ（chemical mechanical polishing）などの平坦化処理により平坦化された層１０２と中間半導体層２２の最表面を１．５ｋｅＶのエネルギーで加速したＡｒ原子ビームを照射することにより除去して、露出したそれらの新生面同士を接触させて接合する。

【0070】

次に、図５（ａ）に示されるように、スマートカットによりＳｉ基板２０を分割し、中間半導体層２２上に第２の半導体層１１を残す。このとき、スマートカットが熱処理を伴うため、第１の半導体層１０の層１０２から抜けた酸素により中間半導体層２２が酸化され、非酸化層２２１の層１０２側の一部が酸化層２２２に変化する。

【0071】

スマートカットでは、４００℃以上の熱処理を施すことにより、イオン注入領域２１において水素脆化を生じさせてＳｉ基板２０を分割する。スマートカットにおける熱処理は、例えば、Ｎ_２又はＡｒ雰囲気下で１～１０分間行われる。なお、熱処理は、減圧下の真空チャンバー内で行われてもよいし、真空チャンバー以外の他の炉内で行われてもよい。スマートカットの後には、再度の熱処理（例えば５００～１０００℃）を施すことにより、イオン注入やスマートカットにおいて生じた第２の半導体層１１のダメージを回復する。その後、第２の半導体層１１の表面にＣＭＰなどの平坦化処理を施してもよい。

【0072】

次に、図５（ｂ）に示されるように、第２の半導体層１１にホウ素などのアクセプター不純物をイオン注入することによりｐ型領域１１２を形成する。ここで、ｎ型の第２の半導体層１１の不純物を注入されない領域が第２のｎ型領域１１３となる。その後、熱処理（例えば５００～１０００℃）を施すことにより、イオン注入において生じた第２の半導体層１１のダメージを回復する。このときの熱処理により、中間半導体層２２の酸化が進み、酸化層２２２の厚さが増す。

【0073】

次に、図５（ｃ）に示されるように、第２の半導体層１１に第２のｐ型領域１１４とｎ型領域１１１を形成した後、第１の半導体層１０、中間半導体層２２、第２の半導体層１１の積層体に第１のトレンチ１２ａ及び第２のトレンチ１２ｂを形成し、第１のトレンチ１２ａ、第２のトレンチ１２ｂ中にそれぞれ第１のｐ型半導体部１３ａ、第２のｐ型半導体部１３ｂを形成する。

【0074】

第２のｐ型領域１１４は、第２の半導体層１１にホウ素などのアクセプター不純物をイオン注入することにより形成される。また、ｎ型領域１１１は、第２の半導体層１１にヒ素などのドナー不純物をイオン注入することにより形成される。

【0075】

第１のトレンチ１２ａ及び第２のトレンチ１２ｂは、例えば、フォトリソグラフィとドライエッチングにより形成される。第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂは、例えば、ＣＶＤ（Chemical Vapor Deposition）、真空蒸着、スパッタリングなどにより材料を第１のトレンチ１２ａ及び第２のトレンチ１２ｂ中に堆積させることにより形成される。

【0076】

次に、図６（ａ）に示されるように、第１の半導体層１０、中間半導体層２２、第２の半導体層１１の積層体に第３のトレンチ１４を形成する。第３のトレンチ１４は、一部が幅方向に第１のトレンチ１２ａと重なるように形成される。第３のトレンチ１４は、例えば、フォトリソグラフィとドライエッチングにより形成される。

【0077】

次に、図６（ｂ）に示されるように、第３のトレンチ１４中にゲート絶縁膜１５及びゲート電極１６を形成する。ゲート絶縁膜１５及びゲート電極１６は、例えば、ＣＶＤ、真空蒸着、スパッタリングなどにより材料を第３のトレンチ１４中に堆積させて形成する。

【0078】

その後、絶縁膜１９、ソース電極１７、及びドレイン電極１８を形成して、電界効果トランジスタ１を得る。絶縁膜１９は、例えば、ＣＶＤ、真空蒸着、スパッタリングなどにより材料をゲート電極１６上に堆積させて形成する。ソース電極１７及びドレイン電極１８は、例えば、スパッタリングなどにより第２の半導体層１１の上面、第１の半導体層１０の下面にそれぞれ材料を堆積させて形成する。

【0079】

なお、上記の例では、表面活性化接合法による貼り合わせの前に、中間半導体層２２をＳｉ基板２０上に形成したが、第１の半導体層１０の層１０２上に形成してもよく、また、Ｓｉ基板２０上と層１０２上の両方に形成してもよい。

【0080】

図７（ａ）～（ｃ）、図８（ａ）、（ｂ）は、電界効果トランジスタ１の製造工程の変形例を示す垂直断面図である。

【0081】

まず、図７（ａ）に示されるように、ホウ素などのアクセプター不純物を含むｐ型のＳｉ基板２３を用意する。

【0082】

次に、図７（ｂ）に示されるように、Ｓｉ基板２３上に、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、スパッタ、ＡＬＤなどにより中間半導体層２２を形成する。この場合、中間半導体層２２の材料は、Ｓｉ中でドナー不純物として振る舞う元素を含む材料、例えばＡｓを含むＧａＡｓやＰを含むＧａＰ、から選択される。

【0083】

中間半導体層２２の形成後、Ｓｉ中でドナー不純物として振る舞うＡｓやＰなどの元素が中間半導体層２２からｐ型のＳｉ基板２３に拡散し、Ｓｉ基板２３の中間半導体層２２側の一部がｎ型化する。このＳｉ基板２３のｎ型化した部分を第２のｎ型領域１１３として用いる。

【0084】

次に、図７（ｃ）に示されるように、Ｓｉ基板２３の所定の深さに、水素イオンのイオン注入により面状のイオン注入領域２４を形成する。後述するように、イオン注入領域２４を分割面としてＳｉ基板２３を分割し、Ｓｉ基板２３から分離される膜が第２の半導体層１１となるため、イオン注入領域２４を形成する深さは、目的とする第２の半導体層１１の厚さに応じて決定される。

【0085】

イオン注入領域２４の形成のためにイオン注入される水素イオンのドーズ量は、例えば、２×１０^１６～８×１０^１６／ｃｍ^２である。また、イオン注入の注入エネルギーは、イオン注入領域２４を形成する深さによって決定され、例えば、表面から９５０ｎｍ程度の深さにイオン注入領域２４を形成する場合には、およそ１１０ｋｅＶのエネルギーで水素イオンをイオン注入する。

【0086】

次に、図８（ａ）に示されるように、Ｓｉ基板２３上に形成された中間半導体層２２の表面と、第１の半導体層１０の層１０２の表面を表面活性化接合法により貼り合わせる。

【0087】

表面活性化接合法では、例えば、５×１０^－６Ｐａ程度の圧力下の超高真空中チャンバー内において、ＣＭＰ（chemical mechanical polishing）などの平坦化処理により平坦化された層１０２と中間半導体層２２の最表面を１．５ｋｅＶのエネルギーで加速したＡｒ原子ビームを照射することにより除去して、露出したそれらの新生面同士を接触させて接合する。

【0088】

次に、図８（ｂ）に示されるように、スマートカットによりＳｉ基板２３を分割し、中間半導体層２２上に第２の半導体層１１を残す。ここで、Ｓｉ基板２３のｎ型化されていない部分、すなわち第２のｎ型領域１１３が形成されていない部分がｐ型領域１１２となる。このとき、スマートカットが熱処理を伴うため、第１の半導体層１０の層１０２から抜けた酸素により中間半導体層２２が酸化され、非酸化層２２１の層１０２側の一部が酸化層２２２に変化する。

【0089】

スマートカットでは、４００℃以上の熱処理を施すことにより、イオン注入領域２４において水素脆化を生じさせてＳｉ基板２３を分割する。スマートカットにおける熱処理は、例えば、Ｎ_２又はＡｒ雰囲気下で１～１０分間行われる。なお、熱処理は、減圧下の真空チャンバー内で行われてもよいし、真空チャンバー以外の他の炉内で行われてもよい。スマートカットの後には、再度の熱処理（例えば５００～１０００℃）を施すことにより、イオン注入やスマートカットにおいて生じた第２の半導体層１１のダメージを回復する。その後、第２の半導体層１１の表面にＣＭＰなどの平坦化処理を施してもよい。

【0090】

その後は、上述の図５（ｃ）～図６（ｂ）に示した工程と同様の工程を経て電界効果トランジスタ１を製造する。

【0091】

（電界効果トランジスタの特性）
以下に、電界効果トランジスタ１のゲート電極１６に逆バイアスを印加したとき（オフ時）の電界分布、オフ耐圧特性、ゲート特性、及びオン特性のシミュレーション結果について述べる。

【0092】

次の表６に、本シミュレーションに用いた電界効果トランジスタ１の各部の寸法Ｄ１～Ｄ１８（図１を参照）を示す。

【0093】

【表6】

【0094】

また、第１の半導体層１０の材料をＧａ_２Ｏ_３、第１のｐ型半導体部１３ａ及び第２のｐ型半導体部１３ｂの材料をＮｉＯ、ゲート電極１６の材料を多結晶Ｓｉ、ゲート絶縁膜１５の材料をＳｉＯ_２とした。中間半導体層２２の材料をＧａＡｓとした。

【0095】

また、ゲート絶縁膜１５の厚さは５０ｎｍ、第１の半導体層１０の厚さは５μｍ、中間半導体層２２の厚さは１０ｎｍ、第１の半導体層１０と第２の半導体層１１の界面捕獲準位密度は２×１０^１２ｃｍ^－２／ｅＶ、図１の断面に表れている第１のトレンチ１２ａ、第２のトレンチ１２ｂの底部の両端のコーナーの曲率半径は０．２μｍ、第３のトレンチ１４の底部の両端のコーナーの曲率半径は０．１５μｍ、絶縁膜１９の比誘電率は３．９とした。

【0096】

次の表７に、本シミュレーションに用いた電界効果トランジスタ１の各部のドナー濃度又はアクセプター濃度を示す。

【0097】

【表7】

【0098】

上記の電界効果トランジスタ１のドレイン電極１８に１４００Ｖの電圧を印加したとき（ソース電極１７は接地されている）の、点Ｐ１、Ｐ２、Ｐ３（図１を参照）における電界の強さは、それぞれおよそ７ＭＶ／ｃｍ、４．５ＭＶ／ｃｍ、０．３ＭＶ／ｃｍであった。ここで、点Ｐ１は、第１のトレンチ１２ａの底部周辺の第１の半導体層１０中の点であり、点Ｐ２は、第３のトレンチ１４の底部周辺のゲート絶縁膜１５中の点であり、点Ｐ３は、ｐ型領域１１２と第２のｎ型領域１１３の界面上の点である。

【0099】

点Ｐ１における電界は、電界効果トランジスタ１の内部で最も強く、また、点Ｐ２、Ｐ３における電界の強さは上述のように低く抑えられていた。このことから、電界効果トランジスタ１のゲート電極１６に逆バイアスを印加すると、第１のｐ型半導体部１３ａの底部に電界が集中して、第３のトレンチ１４の底部周辺や第１の半導体層１０と第２の半導体層１１の界面周辺の電界が緩和されていることが確認された。このため、通常電界の集中しやすい第３のトレンチ１４の底部周辺の第１の半導体層１０及びゲート絶縁膜１５の絶縁破壊を抑制することができる。

【0100】

図９（ａ）、（ｂ）、（ｃ）は、それぞれ電界効果トランジスタ１の一例のオフ耐圧特性、ゲート特性、オン特性を示すグラフである。これらの特性は、上記の中間半導体層２２のドナー濃度が１×１０^１６ｃｍ^－３である条件に加え、中間半導体層２２のドナー濃度が１×１０^１７ｃｍ^－３、１×１０^１８ｃｍ^－３である条件で求められたものである。

【0101】

図９（ａ）は、電界効果トランジスタ１のオフ耐圧特性を示すグラフである。図９（ａ）のグラフは、ゲート電極１６に印加するゲート電圧を－５Ｖに固定して、ドレイン電極１８に印加するドレイン電圧を変化させたときのドレイン電流の変化を示している。

【0102】

図９（ａ）によれば、中間半導体層２２のドナー濃度が１×１０^１６ｃｍ^－３、１×１０^１７ｃｍ^－３、１×１０^１８ｃｍ^－３であるときのブレークダウン電圧の最大値は、それぞれ１４９７．６Ｖ、１４９７．７Ｖ、１４９８．５Ｖであり、いずれの場合も、ドレイン電圧がおよそ１４００Ｖを超えるとアバランシェブレークダウンが生じる。また、中間半導体層２２を設けずに中間半導体層２２の厚さの分だけ第１の半導体層１０の層１０２の厚さを増した場合のブレークダウン電圧の最大値は１４９７．９Ｖであり、中間半導体層２２を設けることによる耐圧特性への影響はほとんどないことがわかった。

【0103】

図９（ｂ）は、電界効果トランジスタ１のゲート特性を示すグラフである。図９（ｂ）のグラフは、ドレイン電極１８に印加するドレイン電圧を１Ｖに固定して、ゲート電極１６に印加するゲート電圧を変化させたときのドレイン電流の変化を示している。

【0104】

図９（ｂ）によれば、中間半導体層２２のドナー濃度が１×１０^１６ｃｍ^－３、１×１０^１７ｃｍ^－３、１×１０^１８ｃｍ^－３のいずれである場合もほぼ同等のゲート特性を示し、ゲート閾値電圧がおよそ５Ｖである。また、中間半導体層２２を設けずに中間半導体層２２の厚さの分だけ第１の半導体層１０の層１０２の厚さを増した場合のゲート閾値電圧もおよそ５Ｖであり、中間半導体層２２を設けることによるゲート特性への影響はほとんどないことがわかった。

【0105】

図９（ｃ）は、電界効果トランジスタ１のオン特性を示すグラフである。図９（ｃ）のグラフは、ゲート電極１６に印加するゲート電圧を１５Ｖに固定して、ドレイン電極１８に印加するドレイン電圧を変化させたときのドレイン電流の変化を示している。

【0106】

図９（ｃ）によれば、中間半導体層２２のドナー濃度が１×１０^１６ｃｍ^－３、１×１０^１７ｃｍ^－３、１×１０^１８ｃｍ^－３のいずれである場合もほぼ同等のオン特性を示し、例えば、ゲート電圧が１５Ｖ、ドレイン電圧が１Ｖであるときのオン抵抗がおよそ２．８５ｍΩｃｍ^２である。また、中間半導体層２２を設けずに中間半導体層２２の厚さの分だけ第１の半導体層１０の層１０２の厚さを増した場合の、ゲート電圧が１５Ｖ、ドレイン電圧が１Ｖであるときのオン抵抗はおよそ２．８３ｍΩｃｍ^２であり、中間半導体層２２を設けることによるオン特性への影響はほとんどないことがわかった。

【0107】

図９（ａ）～（ｃ）の結果から、中間半導体層２２にＳｉなどが拡散して中間半導体層２２のドナー濃度が増加した場合であっても、少なくとも１×１０^１６～１×１０^１８ｃｍ^－３の範囲内では、耐圧特性、ゲート特性、オン抵抗にほとんど影響しないことがわかった。

【0108】

（実施の形態の効果）
上記本発明の実施の形態によれば、ゲート電極１６が埋め込まれる第３のトレンチ１４の底部を絶縁破壊電界強度の高い酸化ガリウム系半導体からなるｎ型の第１の半導体層１０中に設置し、また、第１のｐ型半導体部１３ａにより第３のトレンチ１４の底部周辺の電界を緩和することにより、第３のトレンチ１４の底部周辺の第１の半導体層１０やゲート絶縁膜１５の絶縁破壊を抑制し、電界効果トランジスタ１の信頼性を高めることができる。また、第１の半導体層１０と第２の半導体層１１との間に中間半導体層２２を設けることにより、第１の半導体層１０と第２の半導体層１１の間に抵抗率の高いＳｉ酸化物が形成されることを防止できる。

【0109】

以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。

【0110】

また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

【符号の説明】

【0111】

１…電界効果トランジスタ、 １０…第１の半導体層、 １１…第２の半導体層、 １１１…ｎ型領域、 １１２…ｐ型領域、 １１３…第２のｎ型領域、 １１４…第２のｐ型領域、 １２ａ…第１のトレンチ、 １２ｂ…第２のトレンチ、 １３ａ…第１のｐ型半導体部、 １３ｂ…第２のｐ型半導体部、 １４…第３のトレンチ、 １５…ゲート絶縁膜、 １６…ゲート電極、 １７…ソース電極、 １８…ドレイン電極、 ２２…中間半導体層、 ２２１…非酸化層、 ２２２…酸化層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】