知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024038908
(43)【公開日】2024-03-21
(54)【発明の名称】メモリシステム
(51)【国際特許分類】
G11C 16/08 20060101AFI20240313BHJP
G06F 12/00 20060101ALI20240313BHJP
G11C 7/04 20060101ALI20240313BHJP
G11C 11/56 20060101ALI20240313BHJP
【ＦＩ】
G11C16/08 120
G06F12/00 597U
G11C7/04
G11C11/56 220
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2022143276
(22)【出願日】2022-09-08
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】武田 奈穂美
(72)【発明者】
【氏名】白川 政信
【テーマコード（参考）】
5B160
5B225
【Ｆターム（参考）】
5B160AA06
5B160AA14
5B225BA19
5B225CA21
5B225DA10
5B225EA05
5B225EG16
5B225FA01
(57)【要約】
【課題】読出し処理のレイテンシの増加を抑制する。
【解決手段】実施形態に係るメモリシステムは、第１～第５サブメモリ領域とコントローラとを備え、コントローラは、第１処理において第１サブメモリ領域に対応する第１電圧を算出し、第２処理において第４サブメモリ領域に対応する第２電圧を算出し、第１処理の前に、第１、第２、第４、及び第５サブメモリ領域の各々からデータを読出す際に第３電圧を用い、第３サブメモリ領域からデータを読出す際に、第３サブメモリ領域に対応する第４電圧を用い、第１処理の後、第２処理の前に、第１サブメモリ領域からデータを読出す際に第１電圧を用い、第２、第４、及び第５サブメモリ領域の各々からデータを読出す際に、第１電圧を用いて算出される第５電圧を用い、第２処理の後、第２及び第５サブメモリ領域の各々からデータを読出す際に、第２電圧を用いて算出される第６電圧を用いるように構成される。
【選択図】図５
【解決手段】実施形態に係るメモリシステムは、第１～第５サブメモリ領域とコントローラとを備え、コントローラは、第１処理において第１サブメモリ領域に対応する第１電圧を算出し、第２処理において第４サブメモリ領域に対応する第２電圧を算出し、第１処理の前に、第１、第２、第４、及び第５サブメモリ領域の各々からデータを読出す際に第３電圧を用い、第３サブメモリ領域からデータを読出す際に、第３サブメモリ領域に対応する第４電圧を用い、第１処理の後、第２処理の前に、第１サブメモリ領域からデータを読出す際に第１電圧を用い、第２、第４、及び第５サブメモリ領域の各々からデータを読出す際に、第１電圧を用いて算出される第５電圧を用い、第２処理の後、第２及び第５サブメモリ領域の各々からデータを読出す際に、第２電圧を用いて算出される第６電圧を用いるように構成される。
【選択図】図５
【特許請求の範囲】
【請求項1】
第１サブメモリ領域、第２サブメモリ領域、第３サブメモリ領域、第４サブメモリ領域、及び第５サブメモリ領域を含む不揮発性メモリと、
コントローラと、
を備え、
前記第１サブメモリ領域、前記第２サブメモリ領域、前記第３サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
第１処理において、前記第１サブメモリ領域に対応付けられる第１電圧を算出し、
前記第１処理の後の第２処理において、前記第４サブメモリ領域に対応付けられる第２電圧を算出し、
前記第１処理の前において、前記第１サブメモリ領域、前記第２サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々からデータを読出す際に、第３電圧を共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３サブメモリ領域に対応付けられる第４電圧を用い、
前記第１処理の後、前記第２処理の前において、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第５電圧を前記共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第４電圧を用い、
前記第２処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域及び前記第５サブメモリ領域の各々からデータを読出す際に、前記第２電圧を用いて算出される第６電圧を前記共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第４電圧を用い、前記第４サブメモリ領域からデータを読出す際に、前記第２電圧を用いる、
ように構成されるメモリシステム。
コントローラと、
を備え、
前記第１サブメモリ領域、前記第２サブメモリ領域、前記第３サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
第１処理において、前記第１サブメモリ領域に対応付けられる第１電圧を算出し、
前記第１処理の後の第２処理において、前記第４サブメモリ領域に対応付けられる第２電圧を算出し、
前記第１処理の前において、前記第１サブメモリ領域、前記第２サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々からデータを読出す際に、第３電圧を共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３サブメモリ領域に対応付けられる第４電圧を用い、
前記第１処理の後、前記第２処理の前において、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第５電圧を前記共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第４電圧を用い、
前記第２処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域及び前記第５サブメモリ領域の各々からデータを読出す際に、前記第２電圧を用いて算出される第６電圧を前記共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第４電圧を用い、前記第４サブメモリ領域からデータを読出す際に、前記第２電圧を用いる、
ように構成されるメモリシステム。
【請求項2】
前記第１処理は、第１条件が満たされる際に実行され、
前記第１条件は、
前記第１サブメモリ領域にデータが書込まれたことと、
前記第１サブメモリ領域にデータが書込まれた後、第１時間が経過すること、温度が第１温度以上になること、及び前記第１サブメモリ領域からデータを読出した際のフェイルビット数が第１値以上であること、のうち少なくともいずれか１つと、
を含む、
請求項１記載のメモリシステム。
前記第１条件は、
前記第１サブメモリ領域にデータが書込まれたことと、
前記第１サブメモリ領域にデータが書込まれた後、第１時間が経過すること、温度が第１温度以上になること、及び前記第１サブメモリ領域からデータを読出した際のフェイルビット数が第１値以上であること、のうち少なくともいずれか１つと、
を含む、
請求項１記載のメモリシステム。
【請求項3】
外部からの指示によらない処理において、前記第１条件が満たされるかどうか判定される、
請求項２記載のメモリシステム。
請求項２記載のメモリシステム。
【請求項4】
外部からの読出し処理の指示に基づいて、前記第１条件が満たされるかどうか判定される、
請求項２記載のメモリシステム。
請求項２記載のメモリシステム。
【請求項5】
第１サブメモリ領域、第２サブメモリ領域、第３サブメモリ領域、第４サブメモリ領域、第５サブメモリ領域、及び第６サブメモリ領域を含む不揮発性メモリと、
コントローラと、
を備え、
前記第１サブメモリ領域、前記第２サブメモリ領域、前記第３サブメモリ領域、前記第４サブメモリ領域、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
第１処理において、前記第１サブメモリ領域に対応付けられる第１電圧を算出し、
第１処理の前において、前記第１サブメモリ領域、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、第２電圧を第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３サブメモリ領域に対応付けられる第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、第４電圧を第２共通電圧として用い、
第１処理において第１条件が満たされる場合に、前記第１処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第５電圧を前記第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、前記第４電圧を用い、
第１処理において第１条件が満たされない場合に、前記第１処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、前記第２電圧を前記第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第６電圧を前記第２共通電圧として用いる、
ように構成されるメモリシステム。
コントローラと、
を備え、
前記第１サブメモリ領域、前記第２サブメモリ領域、前記第３サブメモリ領域、前記第４サブメモリ領域、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
第１処理において、前記第１サブメモリ領域に対応付けられる第１電圧を算出し、
第１処理の前において、前記第１サブメモリ領域、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、第２電圧を第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３サブメモリ領域に対応付けられる第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、第４電圧を第２共通電圧として用い、
第１処理において第１条件が満たされる場合に、前記第１処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第５電圧を前記第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、前記第４電圧を用い、
第１処理において第１条件が満たされない場合に、前記第１処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、前記第２電圧を前記第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第６電圧を前記第２共通電圧として用いる、
ように構成されるメモリシステム。
【請求項6】
前記第１処理は、第２条件が満たされる際に実行され、
前記第２条件は、
前記第１サブメモリ領域にデータが書込まれたことと、
前記第１サブメモリ領域にデータが書込まれた後、第１時間が経過すること、温度が第１温度以上になること、及び前記第１サブメモリ領域からデータを読出した際のフェイルビット数が第１値以上であること、のうち少なくともいずれか１つと、
を含む、
請求項５記載のメモリシステム。
前記第２条件は、
前記第１サブメモリ領域にデータが書込まれたことと、
前記第１サブメモリ領域にデータが書込まれた後、第１時間が経過すること、温度が第１温度以上になること、及び前記第１サブメモリ領域からデータを読出した際のフェイルビット数が第１値以上であること、のうち少なくともいずれか１つと、
を含む、
請求項５記載のメモリシステム。
【請求項7】
前記第１条件は、
前記第１サブメモリ領域の位置に関する条件、
前記第１サブメモリ領域にデータが書込まれた際の温度に関する条件、
前記第１サブメモリ領域にデータが書込まれた際のステータスに関する条件、及び
前記第５電圧又は前記第６電圧が第１の電圧範囲にあること、
のうち少なくともいずれか１つ、
を含む、
請求項６記載のメモリシステム。
前記第１サブメモリ領域の位置に関する条件、
前記第１サブメモリ領域にデータが書込まれた際の温度に関する条件、
前記第１サブメモリ領域にデータが書込まれた際のステータスに関する条件、及び
前記第５電圧又は前記第６電圧が第１の電圧範囲にあること、
のうち少なくともいずれか１つ、
を含む、
請求項６記載のメモリシステム。
【請求項8】
外部からの指示によらない処理において、前記第２条件が満たされるかどうか判定される、
請求項６又は請求項７記載のメモリシステム。
請求項６又は請求項７記載のメモリシステム。
【請求項9】
外部からの読出し処理の指示に基づいて、前記第２条件が満たされるかどうか判定される、
請求項６又は請求項７記載のメモリシステム。
請求項６又は請求項７記載のメモリシステム。
【請求項10】
第１メモリ領域及び第２メモリ領域を含む不揮発性メモリと、
コントローラと、
を備え、
前記第１メモリ領域及び前記第２メモリ領域の各々は複数のサブメモリ領域を含み、前記複数のサブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
前記第１メモリ領域に含まれる前記複数のサブメモリ領域の各々からデータを読出す際に、前記第１メモリ領域に対応付けられる第１共通電圧を用い、
前記第２メモリ領域に含まれる前記複数のサブメモリ領域の各々からデータを読出す際に、前記第２メモリ領域に対応付けられ、かつ前記第１共通電圧とは独立な第２共通電圧を用いる、
ように構成されるメモリシステム。
コントローラと、
を備え、
前記第１メモリ領域及び前記第２メモリ領域の各々は複数のサブメモリ領域を含み、前記複数のサブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
前記第１メモリ領域に含まれる前記複数のサブメモリ領域の各々からデータを読出す際に、前記第１メモリ領域に対応付けられる第１共通電圧を用い、
前記第２メモリ領域に含まれる前記複数のサブメモリ領域の各々からデータを読出す際に、前記第２メモリ領域に対応付けられ、かつ前記第１共通電圧とは独立な第２共通電圧を用いる、
ように構成されるメモリシステム。
【請求項11】
前記コントローラは、前記第１メモリ領域内の第１サブメモリ領域が第１条件を満たすと、
前記第１サブメモリ領域に対応づけられる第１電圧を算出し、
前記第１電圧に基づいて第２電圧を算出し、
前記第２電圧を前記第１共通電圧に適用する
ように構成される請求項１０記載のメモリシステム。
前記第１サブメモリ領域に対応づけられる第１電圧を算出し、
前記第１電圧に基づいて第２電圧を算出し、
前記第２電圧を前記第１共通電圧に適用する
ように構成される請求項１０記載のメモリシステム。
【請求項12】
前記コントローラは、前記第２電圧を前記第１共通電圧に適用した後、
前記第１メモリ領域に含まれる前記第１サブメモリ領域を除く複数のサブメモリ領域の各々からデータを読み出す際に、前記第１共通電圧を用い、
前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用いる
ように構成される請求項１１記載のメモリシステム。
前記第１メモリ領域に含まれる前記第１サブメモリ領域を除く複数のサブメモリ領域の各々からデータを読み出す際に、前記第１共通電圧を用い、
前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用いる
ように構成される請求項１１記載のメモリシステム。
【請求項13】
前記第１条件は、前記第１サブメモリ領域にデータが書込まれた際の温度が所定の温度未満であることを含む、
請求項１１記載のメモリシステム。
請求項１１記載のメモリシステム。
【請求項14】
前記第１条件は、前記第１サブメモリ領域にデータが書込まれた際に、これまでの前記第１サブメモリ領域へのデータの書込み処理の実行回数が所定の数未満であることを含む、
請求項１１記載のメモリシステム。
請求項１１記載のメモリシステム。
【請求項15】
前記コントローラは、前記第１メモリ領域内の第２サブメモリ領域が第２条件を満たすと、
前記第２サブメモリ領域からデータを読出す際に、前記第１メモリ領域に対応付けられる第３共通電圧を用いる、
ように構成される請求項１０記載のメモリシステム。
前記第２サブメモリ領域からデータを読出す際に、前記第１メモリ領域に対応付けられる第３共通電圧を用いる、
ように構成される請求項１０記載のメモリシステム。
【請求項16】
前記コントローラは、前記第１メモリ領域内の第３サブメモリ領域が前記第２条件を満たすと、
前記第３サブメモリ領域に対応づけられる第３電圧を算出し、
前記第３電圧に基づいて第４電圧を算出し、
前記第４電圧を前記第３共通電圧に適用する
ように構成される請求項１５記載のメモリシステム。
前記第３サブメモリ領域に対応づけられる第３電圧を算出し、
前記第３電圧に基づいて第４電圧を算出し、
前記第４電圧を前記第３共通電圧に適用する
ように構成される請求項１５記載のメモリシステム。
【請求項17】
前記コントローラは、前記第１メモリ領域に含まれる前記複数のサブメモリ領域のうち第４サブメモリ領域が第３条件を満たすと、
前記第４サブメモリ領域に対応づけられる第５電圧を算出し、
前記第４サブメモリ領域からデータを読出す際に、前記第５電圧を用い、
前記第１メモリ領域に含まれる前記第４サブメモリ領域を除く複数のサブメモリ領域の各々からデータを読み出す際に、前記第１共通電圧を用いる、
ように構成される請求項１０記載のメモリシステム。
前記第４サブメモリ領域に対応づけられる第５電圧を算出し、
前記第４サブメモリ領域からデータを読出す際に、前記第５電圧を用い、
前記第１メモリ領域に含まれる前記第４サブメモリ領域を除く複数のサブメモリ領域の各々からデータを読み出す際に、前記第１共通電圧を用いる、
ように構成される請求項１０記載のメモリシステム。
【請求項18】
外部からの指示によらない内部処理において、前記第４サブメモリ領域が前記第３条件を満たすかどうか判定される、
請求項１７記載のメモリシステム。
請求項１７記載のメモリシステム。
【請求項19】
外部からの読出し処理の指示に基づいて、前記第４サブメモリ領域が前記第３条件を満たすかどうか判定される、
請求項１７記載のメモリシステム。
請求項１７記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、メモリシステムに関する。
【背景技術】
【0002】
データを不揮発に記憶することが可能な不揮発性メモリと、当該不揮発性メモリを制御するコントローラと、を備えるメモリシステムが知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－０１９０１５０号公報
【特許文献2】米国特許第１１２５０９１８号明細書
【特許文献3】米国特許第１１１２０８８２号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
読出し処理のレイテンシの増加を抑制する。
【課題を解決するための手段】
【0005】
実施形態に係るメモリシステムは、第１サブメモリ領域、第２サブメモリ領域、第３サブメモリ領域、第４サブメモリ領域、及び第５サブメモリ領域を含む不揮発性メモリと、コントローラと、を備え、上記第１サブメモリ領域、上記第２サブメモリ領域、上記第３サブメモリ領域、上記第４サブメモリ領域、及び上記第５サブメモリ領域の各々は複数のメモリセルを含み、上記コントローラは、第１処理において、上記第１サブメモリ領域に対応付けられる第１電圧を算出し、上記第１処理の後の第２処理において、上記第４サブメモリ領域に対応付けられる第２電圧を算出し、上記第１処理の前において、上記第１サブメモリ領域、上記第２サブメモリ領域、上記第４サブメモリ領域、及び上記第５サブメモリ領域の各々からデータを読出す際に、第３電圧を共通電圧として用い、上記第３サブメモリ領域からデータを読出す際に、上記第３サブメモリ領域に対応付けられる第４電圧を用い、上記第１処理の後、上記第２処理の前において、上記第１サブメモリ領域からデータを読出す際に、上記第１電圧を用い、上記第２サブメモリ領域、上記第４サブメモリ領域、及び上記第５サブメモリ領域の各々からデータを読出す際に、上記第１電圧を用いて算出される第５電圧を上記共通電圧として用い、上記第３サブメモリ領域からデータを読出す際に、上記第４電圧を用い、上記第２処理の後、上記第１サブメモリ領域からデータを読出す際に、上記第１電圧を用い、上記第２サブメモリ領域及び上記第５サブメモリ領域の各々からデータを読出す際に、上記第２電圧を用いて算出される第６電圧を上記共通電圧として用い、上記第３サブメモリ領域からデータを読出す際に、上記第４電圧を用い、上記第４サブメモリ領域からデータを読出す際に、上記第２電圧を用いる。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係るメモリシステム及びホスト機器を含むメモリシステムの構成の一例を示すブロック図。
【図2】第１実施形態に係る不揮発性メモリの構成の一例を説明するためのブロック図。
【図3】第１実施形態に係る不揮発性メモリの備えるメモリセルアレイの回路構成の一例を示す回路図。
【図4】第１実施形態に係るメモリシステムにおけるメモリセルトランジスタの閾値電圧分布の一例を示す模式図。
【図5】第１実施形態に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図。
【図6】第１実施形態に係るメモリシステムの揮発性メモリが記憶する共通読出し電圧情報の一例を示す図。
【図7】第１実施形態の第１動作例に係る第１処理を説明するためのフローチャート。
【図8】第１実施形態の第１動作例に係る第２処理を説明するためのフローチャート。
【図9】第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
【図10】第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
【図11】第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
【図12】第１実施形態の第１動作例に係るトラッキングリード処理の一例を説明するための模式図。
【図13】第１実施形態の第１動作例に係る補正量算出処理の一例を説明するための模式図。
【図14】第１実施形態の第２動作例に係る第２処理を説明するためのフローチャート。
【図15】第１実施形態の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
【図16】第１実施形態の第３動作例に係る読出し処理を説明するためのフローチャート。
【図17】第１実施形態の第１変形例に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図。
【図18】第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作を説明するためのフローチャート。
【図19】第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
【図20】第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作を説明するためのフローチャート。
【図21】第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
【図22】第１実施形態の第２変形例に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図。
【図23】第１実施形態の第２変形例の第１動作例に係るメモリシステムにおいて、複数の共通読出し電圧の識別子のうち、ブロックに対応する共通読出し電圧の識別子を付与する動作を説明するためのフローチャート。
【図24】第１実施形態の第２変形例の第１動作例における読出し電圧情報の更新の一例を説明するための図。
【図25】第１実施形態の第２変形例の第２動作例に係る第１処理を説明するためのフローチャート。
【図26】第１実施形態の第２変形例の第２動作例に係る第２処理を説明するためのフローチャート。
【図27】第１実施形態の第２変形例の第２動作例における読出し電圧情報の更新の一例を説明するための図。
【図28】第２実施形態に係る不揮発性メモリの構成の一例を説明するためのブロック図。
【図29】第２実施形態の動作例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャート。
【図30】第２実施形態に係る読出し電圧の更新処理を説明するためのフローチャート。
【図31】第２実施形態の第１変形例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャート。
【図32】第２実施形態の第１変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャート。
【図33】第２実施形態の第２変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャート。
【図34】第２実施形態の第２変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャート。
【図35】第２実施形態の第３変形例に係るメモリシステムを用いたホスト読出し処理を説明するためのフローチャート。
【図36】第２実施形態の第４変形例に係るメモリシステムを用いたホスト読出し処理を説明するためのフローチャート。
【図37】第２実施形態の第５変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャート。
【発明を実施するための形態】
【0007】
以下に、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
【0008】
なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字又は数字を付加する場合がある。
【0009】
１ 第１実施形態
１．１ 構成
以下では、不揮発性メモリを含むメモリシステムについて説明する。
１．１ 構成
以下では、不揮発性メモリを含むメモリシステムについて説明する。
【0010】
１．１．１ メモリシステム
まず、メモリシステムを含む構成について、図１を用いて説明する。図１は、第１実施形態に係るメモリシステム及びホスト機器を含むメモリシステムの構成の一例を示すブロック図である。
まず、メモリシステムを含む構成について、図１を用いて説明する。図１は、第１実施形態に係るメモリシステム及びホスト機器を含むメモリシステムの構成の一例を示すブロック図である。
【0011】
メモリシステム１は、不揮発性メモリ１０、揮発性メモリ２０、及びコントローラ３０を備える。不揮発性メモリ１０、揮発性メモリ２０、及びコントローラ３０は、例えばこれらの組み合わせにより一つの半導体装置を構成してもよい。メモリシステム１は、例えば、ＳＳＤ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）やＳＤＴＭカードである。メモリシステム１は、外部のホスト機器２に接続される。メモリシステム１は、ホスト機器２からのデータを記憶する。また、メモリシステム１は、データをホスト機器２に読出す。
【0012】
不揮発性メモリ１０は、例えば、半導体メモリである。半導体メモリは、例えば、ＮＡＮＤ型フラッシュメモリである。不揮発性メモリ１０は、チップＣｈｉｐ０～ＣｈｉｐＮを含む。チップＣｈｉｐ０～ＣｈｉｐＮの各々は、複数のメモリセルを含む。不揮発性メモリ１０は、ホスト機器２から書込みを指示されたデータを不揮発に記憶する。また、不揮発性メモリ１０は、ホスト機器２からの指示に基づいた読出し処理（ホスト読出し処理）により読出されたデータを、コントローラ３０を介してホスト機器２に出力する。なお、以下の説明において、チップＣｈｉｐ０～ＣｈｉｐＮを区別しない場合、各チップＣｈｉｐ０～ＣｈｉｐＮを単にチップＣｈｉｐと呼ぶ。
【0013】
揮発性メモリ２０は、例えばＤＲＡＭ（Dynamic random access memory）である。揮発性メモリ２０は、不揮発性メモリ１０を管理するためのファームウェアや、各種の管理情報を記憶する。揮発性メモリ２０は、例えば読出し電圧情報２１を記憶する。読出し電圧情報２１は、読出し処理を実行するための情報である。読出し電圧情報２１は、読出し処理を実行する際に用いられる読出し電圧の種類を示す読出し電圧の識別子、及び当該読出し電圧の識別子に対応する読出し電圧に関する情報を含む。読出し電圧情報２１の詳細については、後述する。
【0014】
コントローラ３０は、例えば、ＳｏＣ（system-on-a-chip）のような集積回路で構成される。コントローラ３０は、ホスト機器２から命令を受取る。コントローラ３０は、当該受取った命令に基づいて不揮発性メモリ１０を制御する。具体的には、コントローラ３０は、ホスト機器２から受取った書込み命令に基づいて、書込みを命令されたデータを不揮発性メモリ１０に書込む。また、コントローラ３０は、ホスト読出し処理において、ホスト機器２から受取った読出し命令に基づいて、ホスト機器２から読出しを命令されたデータを不揮発性メモリ１０から読出してホスト機器２に送信する。
【0015】
１．１．２ コントローラ
コントローラ３０は、プロセッサ（ＣＰＵ）３１、バッファメモリ３２、ホストインタフェース回路（ホストＩ／Ｆ）３３、ＥＣＣ回路３４、ＮＡＮＤインタフェース回路（ＮＡＮＤ Ｉ／Ｆ）３５、ＤＲＡＭインタフェース回路（ＤＲＡＭ Ｉ／Ｆ）３６、読出し電圧選択部３７、及び読出し電圧算出部３８を含む。コントローラ３０内の各部の機能は、専用ハードウェア、プログラム（ファームウェア）を実行するプロセッサ、またはこれらの組み合わせにより実現され得る。
コントローラ３０は、プロセッサ（ＣＰＵ）３１、バッファメモリ３２、ホストインタフェース回路（ホストＩ／Ｆ）３３、ＥＣＣ回路３４、ＮＡＮＤインタフェース回路（ＮＡＮＤ Ｉ／Ｆ）３５、ＤＲＡＭインタフェース回路（ＤＲＡＭ Ｉ／Ｆ）３６、読出し電圧選択部３７、及び読出し電圧算出部３８を含む。コントローラ３０内の各部の機能は、専用ハードウェア、プログラム（ファームウェア）を実行するプロセッサ、またはこれらの組み合わせにより実現され得る。
【0016】
プロセッサ３１は、コントローラ３０内のＲＯＭ（Read only memory）に記憶されたプログラムを用いて、コントローラ３０全体の動作を実行する。プロセッサ３１は、例えば、不揮発性メモリ１０に書込み処理、読出し処理、及び消去処理を含む各種処理の実行を指示するためのコマンドを発行する。
【0017】
バッファメモリ３２は、例えばＳＲＡＭ（Static random access memory）である。バッファメモリ３２は、コントローラ３０が不揮発性メモリ１０から読出したデータや、ホスト機器２から受信した書込みデータ等を一時的に記憶する。
【0018】
ホストインタフェース回路３３は、ホストバスを介してホスト機器２と接続される。ホストインタフェース回路３３は、コントローラ３０とホスト機器２との間の通信を司る。ホストバスは、例えば、ＳＤＴＭインタフェース、ＳＡＳ（Serial attached SCSI(small computer system interface)）、ＳＡＴＡ（Serial ATA(advanced technology attachment)）、又はＰＣＩｅ（Peripheral component interconnect express）等に準拠したバスである。
【0019】
ＥＣＣ回路３４は、不揮発性メモリ１０に記憶されるデータに関する誤り検出及び誤り訂正処理を行う。より具体的には、ＥＣＣ回路３４は、データの書込み時には誤り訂正符号を生成して、誤り訂正符号を書込みデータに付与する。誤り訂正符号は、例えばＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号やＲＳ（Reed-Solomon）符号等の硬判定復号符号、又はＬＤＰＣ（Low-Density Parity-Check）符号等の軟判定復号符号である。また、ＥＣＣ回路３４は、データの読出し処理時には誤り訂正符号を復号し、誤りビットの有無を検出する。ＥＣＣ回路３４は、誤りビットが検出された際に、その誤りビットの位置を特定し、誤りを訂正する。
【0020】
ＮＡＮＤインタフェース回路３５は、ＮＡＮＤバスによって不揮発性メモリ１０と接続される。ＮＡＮＤインタフェース回路３５は、ＮＡＮＤインタフェース規格に基づいて通信を行う。ＮＡＮＤインタフェース回路３５は、不揮発性メモリ１０内のチップＣｈｉｐ０～ＣｈｉｐＮの各々と独立に通信を行う。ＮＡＮＤインタフェース回路３５は、不揮発性メモリ１０との通信を司る。ＮＡＮＤインタフェース回路３５は、プロセッサ３１の指示により、データ、コマンド、及びアドレスを不揮発性メモリ１０に送信する。コマンドは、不揮発性メモリ１０全体を制御するための信号である。データは、読出しデータ及び書込みデータを含む。
【0021】
ＤＲＡＭインタフェース回路３６は、揮発性メモリ２０に接続される。ＤＲＡＭインタフェース回路３６は、コントローラ３０と揮発性メモリ２０との間の通信を司る。ＤＲＡＭインタフェース回路３６は、ＤＲＡＭインタフェース規格に基づいて通信を行う。
【0022】
読出し電圧選択部３７は、読出し電圧情報２１に基づいて、読出し電圧の識別子を抽出する。読出し電圧選択部３７は、読出し電圧として、当該抽出した読出し電圧の識別子に応じた読出し電圧を適用する。
【0023】
読出し電圧算出部３８は、読出し電圧情報２１内の読出し電圧の識別子を付与する。読出し電圧算出部３８は、読出し電圧の識別子に対応する読出し電圧を更新する。読出し電圧算出部３８は、当該読出し電圧を更新する際に、読出し電圧を算出する。
【0024】
１．１．３ チップ
次に、不揮発性メモリ１０内のチップＣｈｉｐの構成について、図２を用いて説明する。図２は、第１実施形態に係る不揮発性メモリの構成の一例を説明するためのブロック図である。図２では、チップＣｈｉｐ０の構成の例が示される。なお、チップＣｈｉｐ１～ＣｈｉｐＮは、チップＣｈｉｐ０と同等の構成を有する。
次に、不揮発性メモリ１０内のチップＣｈｉｐの構成について、図２を用いて説明する。図２は、第１実施形態に係る不揮発性メモリの構成の一例を説明するためのブロック図である。図２では、チップＣｈｉｐ０の構成の例が示される。なお、チップＣｈｉｐ１～ＣｈｉｐＮは、チップＣｈｉｐ０と同等の構成を有する。
【0025】
チップＣｈｉｐは、例えばメモリセルアレイ１１Ａ及び１１Ｂ、コマンドレジスタ１２、アドレスレジスタ１３、シーケンサ１４、ドライバモジュール１５、ロウデコーダモジュール１６Ａ及び１６Ｂ、並びにセンスアンプモジュール１７Ａ及び１７Ｂを備える。なお、以下の説明において、メモリセルアレイ１１Ａ及び１１Ｂを区別しない場合、各メモリセルアレイ１１Ａ及び１１Ｂを単にメモリセルアレイ１１と呼ぶ。また、ロウデコーダモジュール１６Ａ及び１６Ｂを区別しない場合、各ロウデコーダモジュール１６Ａ及び１６Ｂを単にロウデコーダモジュール１６と呼ぶ。また、センスアンプモジュール１７Ａ及び１７Ｂを区別しない場合、各センスアンプモジュール１７Ａ及び１７Ｂを単にセンスアンプモジュール１７と呼ぶ。
【0026】
以下の説明では、メモリセルアレイ１１Ａ、ロウデコーダモジュール１６Ａ、及びセンスアンプモジュール１７Ａの組をプレーンＰＬＮ１と呼ぶ。メモリセルアレイ１１Ｂ、ロウデコーダモジュール１６Ｂ、及びセンスアンプモジュール１７Ｂの組をプレーンＰＬＮ２と呼ぶ。なお、図２の例では、チップＣｈｉｐが２つのプレーンＰＬＮ１及びＰＬＮ２を含む場合を示したが、これらに限られない。各Ｃｈｉｐは、１つのプレーンＰＬＮ又は３つ以上のプレーンＰＬＮを備えてもよい。
【0027】
メモリセルアレイ１１Ａ及び１１Ｂはそれぞれ、データを不揮発に記憶する。メモリセルアレイ１１Ａ及び１１Ｂのそれぞれには、複数のビット線及び複数のワード線が設けられる。メモリセルアレイ１１Ａ及び１１Ｂのそれぞれは、ブロックＢＬＫ０～ＢＬＫｎを含む。ブロックＢＬＫ０～ＢＬＫｎの各々は、複数のメモリセルの集合である。ブロックＢＬＫ０～ＢＬＫｎの各々は、例えばデータの消去単位として使用される。各メモリセルは、１本のビット線と１本のワード線とに関連付けられる。メモリセルアレイ１１の詳細については後述する。なお、以下の説明において、ブロックＢＬＫ０～ＢＬＫｎを区別しない場合、ブロックＢＬＫ０～ＢＬＫｎの各々を単にブロックＢＬＫと呼ぶ。
【0028】
コマンドレジスタ１２は、チップＣｈｉｐがコントローラ３０から受信したコマンドＣＭＤを記憶する。コマンドＣＭＤは、例えばシーケンサ１４に読出し処理、書込み処理、及び消去処理等を実行させる命令を含む。
【0029】
アドレスレジスタ１３は、チップＣｈｉｐがコントローラ３０から受信したアドレスＡＤＤを記憶する。アドレスＡＤＤは、例えばブロックアドレス及びカラムアドレスを含む。アドレスレジスタ１３は、記憶したアドレスＡＤＤを、ドライバモジュール１５、ロウデコーダモジュール１６、及びセンスアンプモジュール１７に転送する。
【0030】
シーケンサ１４は、チップＣｈｉｐ全体の動作を制御する。シーケンサ１４は、プレーンＰＬＮ１とプレーンＰＬＮ２とを独立に制御する。例えば、シーケンサ１４は、コマンドレジスタ１２に記憶されたコマンドＣＭＤに基づいて、プレーンＰＬＮ１及びＰＬＮ２に対する読出し処理、書込み処理、及び消去処理を実行する。
【0031】
ドライバモジュール１５は、シーケンサ１４の指示に基づき、読出し処理、書込み処理、及び消去処理等に必要な電圧を生成する。ドライバモジュール１５は、生成した電圧をメモリセルアレイ１１Ａ及び１１Ｂ、ロウデコーダモジュール１６Ａ及び１６Ｂ、並びにセンスアンプモジュール１７Ａ及び１７Ｂに供給する。
【0032】
ロウデコーダモジュール１６Ａ及び１６Ｂはそれぞれ、メモリセルアレイ１１Ａ及び１１Ｂに対応して設けられる。各ロウデコーダモジュール１６は、アドレスレジスタ１３に記憶されたブロックアドレスに基づいて、対応するメモリセルアレイ１１内の１つのブロックＢＬＫを選択する。当該選択されたブロックＢＬＫには、各ロウデコーダモジュール１６を介して、ドライバモジュール１５によって生成された電圧が供給される。
【0033】
センスアンプモジュール１７Ａ及び１７Ｂはそれぞれ、メモリセルアレイ１１Ａ及び１１Ｂに対応して設けられる。各センスアンプモジュール１７は、読出し処理において、メモリセルからビット線に読出された読出しデータをセンスする。各センスアンプモジュール１７は、当該センスした読出しデータをコントローラ３０に転送する。各センスアンプモジュール１７は、書込み処理において、ビット線を介して書き込まれる書込みデータをメモリセルに転送する。また、各センスアンプモジュール１７は、アドレスレジスタ１３からカラムアドレスを受け取る。各センスアンプモジュール１７は、当該受け取ったカラムアドレスに基づくカラムのデータを出力する。
【0034】
不揮発性メモリ１０とコントローラ３０との間の通信は、例えばＮＡＮＤインタフェース規格に基づいて行われる。ＮＡＮＤインタフェース規格に基づく各種信号は、例えば信号Ｉ／Ｏ、ＣＥｎ、ＣＬＥ、ＡＬＥ、ＷＥｎ、ＲＥｎ、ＷＰｎ、及びＲＢｎを含む。
【0035】
信号Ｉ／Ｏは、例えば８ビット幅の信号である。信号Ｉ／Ｏは、コントローラ３０と不揮発性メモリ１０との間で送受信される。信号Ｉ／Ｏは、アドレスＡＤＤ、コマンドＣＭＤ、及びデータＤＡＴを含む。
【0036】
信号ＣＥｎは、チップイネーブル（Chip Enable）信号である。信号ＣＥｎは、不揮発性メモリ１０をイネーブルにするための信号である。信号ＣＬＥは、コマンドラッチイネーブル（Command Latch Enable）信号である。信号ＣＬＥは、信号ＣＬＥが“Ｈ（Ｈｉｇｈ）”レベルである間に不揮発性メモリ１０に送信される信号Ｉ／Ｏがコマンドであることを不揮発性メモリ１０に通知する。信号ＡＬＥは、アドレスラッチイネーブル（Address Latch Enable）信号である。信号ＡＬＥは、信号ＡＬＥが“Ｈ”レベルである間に不揮発性メモリ１０に送信される信号Ｉ／Ｏがアドレスであることを不揮発性メモリ１０に通知する。信号ＷＥｎは、ライトイネーブル（Write Enable）信号である。信号ＷＥｎは、不揮発性メモリ１０に信号Ｉ／Ｏを取り込むことを指示する。信号ＲＥｎは、リードイネーブル（Read Enable）信号である。信号ＲＥｎは、不揮発性メモリ１０に信号Ｉ／Ｏを出力することを指示する。信号ＲＢｎは、レディビジー（Ready Busy）信号である。信号ＲＢｎは、不揮発性メモリ１０がレディ状態であるか、ビジー状態であるかを示す。レディ状態は、外部からの命令を受け付ける状態である。ビジー状態は、外部からの命令を受け付けない状態である。
【0037】
１．１．４ メモリセルアレイ
次に、第１実施形態に係る不揮発性メモリ１０が備えるメモリセルアレイ１１の構成について図３を用いて説明する。図３は、第１実施形態に係る不揮発性メモリの備えるメモリセルアレイの回路構成の一例を示す回路図である。図３では、メモリセルアレイ１１のうち、１つのブロックＢＬＫの回路図の例が示される。
次に、第１実施形態に係る不揮発性メモリ１０が備えるメモリセルアレイ１１の構成について図３を用いて説明する。図３は、第１実施形態に係る不揮発性メモリの備えるメモリセルアレイの回路構成の一例を示す回路図である。図３では、メモリセルアレイ１１のうち、１つのブロックＢＬＫの回路図の例が示される。
【0038】
ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を含む。なお、図３において、ストリングユニットＳＵ２及びＳＵ３の構成は簡略化して示される。なお、以下の説明において、ストリングユニットＳＵ０～ＳＵ３を区別しない場合、各ストリングユニットＳＵ０～ＳＵ３を単にストリングユニットＳＵと呼ぶ。
【0039】
各ストリングユニットＳＵは、複数のＮＡＮＤストリングＮＳを含む。
【0040】
各ＮＡＮＤストリングＮＳは、例えば１６個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ１５）と、選択トランジスタＳＴ１及びＳＴ２とを備える。なお、ＮＡＮＤストリングＮＳあたりのメモリセルトランジスタＭＴの数は限定されるものではない。各メモリセルトランジスタＭＴは、制御ゲートと電荷蓄積層とを含む積層ゲートを備える。各ＮＡＮＤストリングＮＳにおいて、各メモリセルトランジスタＭＴは、選択トランジスタＳＴ１及びＳＴ２の間に、直列接続される。
【0041】
各ブロックＢＬＫ内において、ストリングユニットＳＵ０～ＳＵ３の選択トランジスタＳＴ１のゲートはそれぞれ、選択ゲート線ＳＧＤ０～ＳＧＤ３に接続される。なお、以下の説明において、選択ゲート線ＳＧＤ０～ＳＧＤ３を区別しない場合、各選択ゲート線ＳＧＤ０～ＳＧＤ３を単に選択ゲート線ＳＧＤと呼ぶ。各ブロックＢＬＫ内の全てのストリングユニットＳＵの選択トランジスタＳＴ２のゲートは、選択ゲート線ＳＧＳに共通接続される。同一のブロックＢＬＫ内のメモリセルトランジスタＭＴ０～ＭＴ１５の制御ゲートは、それぞれワード線ＷＬ０～ＷＬ１５に接続される。すなわち、同じアドレスのワード線ＷＬは、同一のブロックＢＬＫ内の全てのストリングユニットＳＵに共通接続されており、選択ゲート線ＳＧＳは、同一のブロックＢＬＫ内の全てのストリングユニットＳＵに共通接続される。一方、選択ゲート線ＳＧＤは、同一のブロックＢＬＫ内のストリングユニットＳＵの１つのみに接続される。
【0042】
また、メモリセルアレイ１１内でマトリクス状に配置されたＮＡＮＤストリングＮＳのうち、同一行にあるＮＡＮＤストリングＮＳの選択トランジスタＳＴ１の他端は、Ｍ本のビット線ＢＬ（ＢＬ０～ＢＬ（Ｍ－１））のいずれかに接続される。Ｍは２以上の自然数である。また、ビット線ＢＬは、複数のブロックＢＬＫにわたって、同一列のＮＡＮＤストリングＮＳに共通接続される。
【0043】
また、選択トランジスタＳＴ２の他端は、ソース線ＳＬに接続される。ソース線ＳＬは、複数のブロックＢＬＫにわたって、複数のＮＡＮＤストリングＮＳに共通接続される。
【0044】
上述のとおり、データの消去は、例えば、同一のブロックＢＬＫ内にあるメモリセルトランジスタＭＴに対して一括して行われる。これに対して、データの読出し処理、及び書込み処理は、いずれかのブロックＢＬＫのいずれかのストリングユニットＳＵにおける、いずれかのワード線ＷＬに共通接続された複数のメモリセルトランジスタＭＴにつき、一括して行われ得る。このような、１つのストリングユニットＳＵ中でワード線ＷＬを共有する複数のメモリセルトランジスタＭＴの組は、例えば、セルユニットＣＵと呼ばれる。つまり、セルユニットＣＵは、一括して、書込み処理又は読出し処理が実行される複数のメモリセルトランジスタＭＴの組である。例えば、それぞれが１ビットデータを記憶する複数のメモリセルトランジスタＭＴを含むセルユニットＣＵの記憶容量が、「１ページデータ」として定義される。１ページデータは、例えば、データの読出し単位として使用される。セルユニットＣＵは、メモリセルトランジスタＭＴが記憶するデータのビット数に応じて２ページデータ以上の記憶容量を有し得る。
【0045】
１．１．５ データの割付について
第１実施形態に係るメモリシステム１におけるデータの割付について図４を用いて説明する。図４は、第１実施形態に係るメモリシステムにおけるメモリセルトランジスタの閾値電圧分布の一例を示す模式図である。図４に示された閾値電圧分布において、縦軸はメモリセルトランジスタＭＴの個数に対応し、横軸はメモリセルトランジスタＭＴの閾値電圧に対応する。なお、図４及び以降の図面において、メモリセルトランジスタＭＴの個数、及びメモリセルトランジスタＭＴの閾値電圧は、それぞれＮＭＴｓ及びＶｔｈで示されることがある。
第１実施形態に係るメモリシステム１におけるデータの割付について図４を用いて説明する。図４は、第１実施形態に係るメモリシステムにおけるメモリセルトランジスタの閾値電圧分布の一例を示す模式図である。図４に示された閾値電圧分布において、縦軸はメモリセルトランジスタＭＴの個数に対応し、横軸はメモリセルトランジスタＭＴの閾値電圧に対応する。なお、図４及び以降の図面において、メモリセルトランジスタＭＴの個数、及びメモリセルトランジスタＭＴの閾値電圧は、それぞれＮＭＴｓ及びＶｔｈで示されることがある。
【0046】
図４に示すように、第１実施形態に係るメモリシステム１では、例えば１個のセルユニットＣＵに含まれた複数のメモリセルトランジスタＭＴの閾値電圧によって、閾値電圧分布は８つの状態を含む。
【0047】
以下では、当該８つの状態を、閾値電圧の低い方から順に、状態“Ｓ０”、状態“Ｓ１”、状態“Ｓ２”、状態“Ｓ３”、状態“Ｓ４”、状態“Ｓ５”、状態“Ｓ６”、及び状態“Ｓ７”と呼ぶ。
【0048】
８つの状態“Ｓ０”～“Ｓ７”を区別するために、７つの読出し電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、及びＶ７が用いられる。また、記憶するデータに依らずに全てのメモリセルトランジスタＭＴをオン状態にするために、電圧ＶＲＥＡＤが用いられる。読出し電圧Ｖ１～Ｖ７、及び電圧ＶＲＥＡＤは、メモリセルトランジスタＭＴのゲートに印加される。読出し電圧Ｖ１～Ｖ７、及び電圧ＶＲＥＡＤの関係は、Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５＜Ｖ６＜Ｖ７＜ＶＲＥＡＤである。
【0049】
状態“Ｓ０”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ１未満である。状態“Ｓ１”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ１以上かつ読出し電圧Ｖ２未満である。状態“Ｓ２”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ２以上かつ読出し電圧Ｖ３未満である。状態“Ｓ３”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ３以上かつ読出し電圧Ｖ４未満である。状態“Ｓ４”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ４以上かつ読出し電圧Ｖ５未満である。状態“Ｓ５”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ５以上かつ読出し電圧Ｖ６未満である。状態“Ｓ６”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ６以上かつ読出し電圧Ｖ７未満である。状態“Ｓ７”に含まれるメモリセルトランジスタＭＴの閾値電圧は、読出し電圧Ｖ７以上かつ読出し電圧ＶＲＥＡＤ未満である。
【0050】
ゲートに読出し電圧Ｖ１が印加されると、状態“Ｓ０”に属するメモリセルトランジスタＭＴはオン状態になり、状態“Ｓ１”～“Ｓ７”に属するメモリセルトランジスタＭＴはオフ状態になる。また、ゲートに読出し電圧Ｖ２が印加されると、状態“Ｓ０”及び“Ｓ１”に属するメモリセルトランジスタＭＴはオン状態になり、状態“Ｓ２”～“Ｓ７”に属するメモリセルトランジスタＭＴはオフ状態になる。また、ゲートに読出し電圧Ｖ３が印加されると、状態“Ｓ０”～“Ｓ２”に属するメモリセルトランジスタＭＴはオン状態になり、状態“Ｓ３”～“Ｓ７”に属するメモリセルトランジスタＭＴはオフ状態になる。また、ゲートに読出し電圧Ｖ４が印加されると、状態“Ｓ０”～“Ｓ３”に属するメモリセルトランジスタＭＴはオン状態になり、状態“Ｓ４”～“Ｓ７”に属するメモリセルトランジスタＭＴはオフ状態になる。また、ゲートに読出し電圧Ｖ５が印加されると、状態“Ｓ０”～“Ｓ４”に属するメモリセルトランジスタＭＴはオン状態になり、状態“Ｓ５”～“Ｓ７”に属するメモリセルトランジスタＭＴはオフ状態になる。また、ゲートに読出し電圧Ｖ６が印加されると、状態“Ｓ０”～“Ｓ５”に属するメモリセルトランジスタＭＴはオン状態になり、状態“Ｓ６”及び“Ｓ７”に属するメモリセルトランジスタＭＴはオフ状態になる。また、ゲートに読出し電圧Ｖ７が印加されると、状態“Ｓ０”～“Ｓ６”に属するメモリセルトランジスタＭＴはオン状態になり、状態“Ｓ７”に属するメモリセルトランジスタＭＴはオフ状態になる。また、ゲートに読出し電圧ＶＲＥＡＤが印加されると、全ての状態“Ｓ０”～“Ｓ７”に属するメモリセルトランジスタＭＴがオン状態になる。
【0051】
以上で説明された８つの状態のそれぞれに対して、異なる３ビットデータが割り当てられる。以下に、８つの状態に対するデータの割り付けの一例を羅列する。
【0052】
状態“Ｓ０”：“１、１、１（上位ビット、中位ビット、下位ビット）”データ
状態“Ｓ１”：“１、１、０”データ
状態“Ｓ２”：“１、０、０”データ
状態“Ｓ３”：“０、０、０”データ
状態“Ｓ４”：“０、１、０”データ
状態“Ｓ５”：“０、１、１”データ
状態“Ｓ６”：“０、０、１”データ
状態“Ｓ７”：“１、０、１”データ。
状態“Ｓ１”：“１、１、０”データ
状態“Ｓ２”：“１、０、０”データ
状態“Ｓ３”：“０、０、０”データ
状態“Ｓ４”：“０、１、０”データ
状態“Ｓ５”：“０、１、１”データ
状態“Ｓ６”：“０、０、１”データ
状態“Ｓ７”：“１、０、１”データ。
【0053】
このようにデータが割付けられた場合、下位ビットで構成される１ページデータ（下位ページデータ）は、読出し電圧Ｖ１及びＶ５を用いた読出し処理によって確定する。中位ビットで構成される１ページデータ（中位ページデータ）は、読出し電圧Ｖ２、Ｖ４、及びＶ６を用いた読出し処理によって確定する。上位ビットで構成される１ページデータ（上位ページデータ）は、読出し電圧Ｖ３及びＶ７のそれぞれを用いた読出し処理によって確定する。つまり、下位ページデータ、中位ページデータ、及び上位ページデータはそれぞれ、２種類、３種類、及び２種類の読出し電圧を用いた読出し処理によって確定する。
【0054】
１．１．６ 読出し電圧情報
次に、第１実施形態に係る揮発性メモリ２０が記憶する読出し電圧情報２１について説明する。
次に、第１実施形態に係る揮発性メモリ２０が記憶する読出し電圧情報２１について説明する。
【0055】
書込み処理直後において、例えば図４に示すように、閾値電圧分布において状態“Ｓ０”～状態“Ｓ７”は互いに離間する。したがって、コントローラ３０は、読出し電圧として、既定の読出し電圧を適用することで、正しいデータを読出すことができる。ここで、既定の読出し電圧とは、読出し電圧Ｖ１～Ｖ７の各々についての、書込み直後のデフォルト値である。
【0056】
しかしながら、ディスターブ等の要因により、メモリセルトランジスタＭＴの閾値電圧は変動する。これにより、最適な読出し電圧は、書込み処理後の時間の経過に応じて、既定の読出し電圧からずれる可能性がある。
【0057】
メモリセルトランジスタＭＴの閾値電圧の変動の傾向は、例えば不揮発性メモリ１０内の物理的な位置に応じて異なり得る。例えば、最適な読出し電圧の既定の読出し電圧からのずれの大きさは、チップＣｈｉｐ毎に異なり得る。このため、メモリシステム１は、例えば各Ｃｈｉｐ内の複数のブロックＢＬＫに共通する上記ずれの傾向に基づいて、当該チップＣｈｉｐ内の各ブロックＢＬＫから正しいデータを読出し得る読出し電圧として、当該チップＣｈｉｐの共通読出し電圧を適用するように構成される。
【0058】
また、メモリセルトランジスタＭＴの閾値電圧の変動の傾向は、同じチップＣｈｉｐ内においても、ブロックＢＬＫの物理的な位置や、書込み処理及び消去処理のサイクルが繰り返された回数等に応じて異なり得る。これにより、最適な読出し電圧の既定の読出し電圧からのずれの大きさの傾向が、同じチップＣｈｉｐ内の他のブロックＢＬＫと異なるブロックＢＬＫが存在し得る。このことから、メモリシステム１は、各チップＣｈｉｐ内の各ブロックＢＬＫに対して個別に算出された最適な読出し電圧として、個別読出し電圧を適用可能に構成される。個別読出し電圧は、例えば最適な読出し電圧の既定の読出し電圧からのずれの大きさの傾向が他のブロックＢＬＫと異なるブロックＢＬＫに対して適用される。
【0059】
読出し処理に際しては、上述の共通読出し電圧又は個別読出し電圧が適宜選択的に適用されることが望ましい。メモリシステム１は、各ブロックＢＬＫに適用される読出し電圧に関する情報を、読出し電圧情報２１として管理する。
【0060】
読出し電圧情報２１には、共通読出し電圧及び個別読出し電圧に加えて、例えば、読出し電圧の識別子が含まれる。読出し電圧の識別子は、共通読出し電圧、及び個別読出し電圧のどちらが適用されるブロックＢＬＫであるのかを識別するための情報である。読出し電圧の識別子は、各チップＣｈｉｐに対応する共通読出し電圧の識別子、及び個別読出し電圧の識別子を含む。
【0061】
なお、上述のように、最適な読出し電圧は、時間の経過に応じて共通読出し電圧及び個別読出し電圧から変動し得る。このため、メモリシステム１は、共通読出し電圧及び個別読出し電圧を更新可能に構成される。共通読出し電圧を更新する場合、メモリシステム１は、例えば各チップＣｈｉｐに１つ以上含まれる特定のブロックＢＬＫを用いる。以下の説明では、当該特定のブロックＢＬＫを共通読出し電圧更新用ブロックと呼ぶ。
【0062】
読出し電圧情報２１には、共通読出し電圧更新用ブロックであるかどうかの情報が更に含まれる。読出し電圧情報２１に含まれる情報のうち、読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるどうかの情報は、「ブロック毎の読出し電圧情報」として管理される。読出し電圧情報２１に含まれる情報のうち、共通読出し電圧の識別子と共通読出し電圧との対応関係を示す情報は、「共通読出し電圧情報」として管理される。
【0063】
以下では、読出し電圧情報２１の具体例について、図５及び図６を用いて説明する。図５は、第１実施形態に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図である。図６は、第１実施形態に係るメモリシステムの揮発性メモリが記憶する共通読出し電圧情報の一例を示す図である。
【0064】
図５に示すように、ブロック毎の読出し電圧情報には、読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報が、ブロック毎に記憶される。
【0065】
読出し電圧の識別子は、共通読出し電圧の識別子Ｉｃｏｍ０～ＩｃｏｍＮ、及び個別読出し電圧の識別子Ｉｉを含む。書込み処理が実行された各ブロックＢＬＫに対して、共通読出し電圧の識別子Ｉｃｏｍ０～ＩｃｏｍＮ、及び個別読出し電圧の識別子Ｉｉのうちいずれかの読出し電圧の識別子が付与される。なお、書込み処理が実行されていない状態のブロックＢＬＫに対しては、読出し電圧の識別子が付与されない。図５では、読出し電圧の識別子が付与されていないブロックＢＬＫに対して、「－」が示される。
【0066】
共通読出し電圧の識別子Ｉｃｏｍ０～ＩｃｏｍＮはそれぞれ、チップＣｈｉｐ０～ＣｈｉｐＮに対応付けられる。例えば、共通読出し電圧の識別子Ｉｃｏｍ０は、チップＣｈｉｐ０に含まれるブロックＢＬＫのうち、共通読出し電圧が適用されるブロックＢＬＫに対して付与される。図５の例では、チップＣｈｉｐ０のブロックＢＬＫ０、ＢＬＫ１、及びＢＬＫｎ…に対して、共通読出し電圧の識別子Ｉｃｏｍ０が付与される。また、共通読出し電圧の識別子Ｉｃｏｍ１は、チップＣｈｉｐ１に含まれるブロックＢＬＫのうち、共通読出し電圧が適用されるブロックＢＬＫに対して付与される。図５の例では、チップＣｈｉｐ１のブロックＢＬＫ０～ＢＬＫ２、及びＢＬＫｎ、…に対して、共通読出し電圧の識別子Ｉｃｏｍ１が付与される。また、図示しないが、各共通読出し電圧の識別子Ｉｃｏｍ２～ＩｃｏｍＮは、共通読出し電圧の識別子Ｉｃｏｍ０及びＩｃｏｍ１と同等に、各チップＣｈｉｐ２～ＣｈｉｐＮに含まれるブロックＢＬＫのうち、共通読出し電圧が適用されるブロックＢＬＫに対して付与される。
【0067】
個別読出し電圧の識別子Ｉｉは、チップＣｈｉｐに関わらず、個別読出し電圧が適用されるブロックＢＬＫに対して付与される。図５の例では、チップＣｈｉｐ０のブロックＢＬＫ２、及びチップＣｈｉｐ１のブロックＢＬＫ３、…に対して、個別読出し電圧の識別子Ｉｉが付与される。
【0068】
ブロック毎の読出し電圧情報は、個別読出し電圧の識別子Ｉｉが付与される各ブロックＢＬＫの固有の読出し電圧として、個別読出し電圧を記憶する。例えば、図５の例において、ブロック毎の読出し電圧情報は、個別読出し電圧の識別子Ｉｉが付与されるチップＣｈｉｐ０のブロックＢＬＫ２の読出し電圧Ｖ１として、個別読出し電圧Ｖｉ０－２を記憶する。また、ブロック毎の読出し電圧情報は、個別読出し電圧の識別子Ｉｉが付与されるチップＣｈｉｐ１のブロックＢＬＫ３の読出し電圧Ｖ１として、個別読出し電圧Ｖｉ１－３を記憶する。なお、図示しないが、ブロック毎の読出し電圧情報は、個別読出し電圧の識別子Ｉｉが付与される各ブロックＢＬＫの読出し電圧Ｖ２～Ｖ７としてそれぞれ、読出し電圧Ｖ１と同様に、個別読出し電圧を記憶する。なお、個別読出し電圧が算出されていない状態のブロックＢＬＫは、未設定状態とされる。図５では、個別読出し電圧が算出されていない状態のブロックＢＬＫに対して、「－」が示される。
【0069】
また、ブロック毎の読出し電圧情報において、各ブロックＢＬＫが共通読出し電圧更新用ブロックであるかどうかの情報が記憶される。図５では、共通読出し電圧更新用ブロックであるブロックＢＬＫに対して、“○”が示される。また、共通読出し電圧更新用ブロックではないブロックＢＬＫに対して、“×”が示される。例えば、図５の例において、共通読出し電圧更新用ブロックは、チップＣｈｉｐ０のブロックＢＬＫ０及びＢＬＫ３、並びにチップＣｈｉｐ１のブロックＢＬＫ０及びＢＬＫ３、…である。メモリシステム１は、例えばチップＣｈｉｐ０のブロックＢＬＫ０の閾値電圧分布、又はチップＣｈｉｐ０のブロックＢＬＫ３の閾値電圧分布に基づいてチップＣｈｉｐ０に対応する共通読出し電圧を更新する。また、メモリシステム１は、例えばチップＣｈｉｐ１のブロックＢＬＫ０の閾値電圧分布、又はチップＣｈｉｐ１のブロックＢＬＫ３の閾値電圧分布に基づいてチップＣｈｉｐ１に対応する共通読出し電圧を更新する。共通読出し電圧の更新については後述する。
【0070】
なお、図５では、各チップＣｈｉｐに対して２つの共通読出し電圧更新用ブロックのみ示したが、これに限られない。ブロック毎の読出し電圧情報には、例えば、各チップＣｈｉｐにおいて、予め定められた数の複数のブロックＢＬＫが共通読出し電圧更新用ブロックである、と記憶され得る。より具体的には、ブロック毎の読出し電圧情報には、各チップＣｈｉｐにおいて、例えばブロックＢＬＫ０、ＢＬＫ１００、ＢＬＫ２００、…が、共通読出し電圧更新用ブロックである、と記憶される。
【0071】
また、共通読出し電圧更新用ブロックは、固定されていなくてもよい。例えば、共通読出し電圧更新用ブロックは、対応するチップにおける書込み処理の実行回数に基づいて変更されてもよい。より具体的には、ブロック毎の読出し電圧情報には、例えば、１００番目、２００番目、…の書込み処理がそれぞれ実行されるブロックが共通読出し電圧更新用ブロックである、と記憶され得る。また、例えば、共通読出し電圧更新用ブロックは、対応するチップにおける共通読出し電圧更新後の経過時間に基づいて変更されてもよい。より具体的には、ブロック毎の読出し電圧情報には、例えば１日や１ヶ月等の期間毎に、当該期間における最初の書込み処理の実行対象であるブロックＢＬＫが、共通読出し電圧更新用ブロックであると、記憶され得る。
【0072】
また、図５に示す例では、各チップＣｈｉｐ内の一部のブロックＢＬＫが共通読出し電圧更新用ブロックである場合について説明したが、これに限られない。例えば、各チップＣｈｉｐ内の全てのブロックＢＬＫが共通読出し電圧更新用ブロックであってもよい。この場合、読出し電圧情報２１には、各チップＣｈｉｐにおける共通読出し電圧更新用ブロックであるかどうかの情報が記憶されなくてもよい。
【0073】
次に、共通読出し電圧情報について説明する。
【0074】
同一の共通読出し電圧の識別子が付与されるブロックＢＬＫの読出し電圧は、各読出し電圧Ｖ１～Ｖ７に関して同一である。例えば、チップＣｈｉｐ０において共通読出し電圧の識別子Ｉｃｏｍ０が付与されるブロックＢＬＫ０、ＢＬＫ１、及びＢＬＫｎ、…の読出し電圧Ｖ１として、共通読出し電圧Ｖｃ０が適用される。また、チップＣｈｉｐ１において共通読出し電圧の識別子Ｉｃｏｍ１が付与されるブロックＢＬＫ０～ＢＬＫ２、及びＢＬＫｎ…の読出し電圧Ｖ１として、共通読出し電圧Ｖｃ１が適用される。
【0075】
なお、図示しないが、その他の読出し電圧Ｖ２～Ｖ７に関しても、同様に共通読出し電圧が適用される。
【0076】
また、図５、図６、及び上記説明では、揮発性メモリ２０が、共通読出し電圧及び個別読出し電圧をそれぞれ記憶する例を示したが、これに限られない。揮発性メモリ２０は、例えば共通読出し電圧と既定の読出し電圧との差分、及び個別読出し電圧と既定の読出し電圧との差分を記憶するように構成されてもよい。
【0077】
１．２ 動作
第１実施形態に係るメモリシステム１の動作について説明する。
第１実施形態に係るメモリシステム１の動作について説明する。
【0078】
１．２．１ 第１動作例
第１動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行される際に、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として個別読出し電圧が記憶される動作例が説明される。
第１動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行される際に、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として個別読出し電圧が記憶される動作例が説明される。
【0079】
１．２．１．１ 全体動作
第１動作例における書込み処理を含む全体動作について説明する。
第１動作例における書込み処理を含む全体動作について説明する。
【0080】
第１動作例における書込み処理を含む全体動作は、第１処理及び第２処理を含む。第１処理は、書込み対象のブロックＢＬＫに対する書込み処理、及び当該ブロックＢＬＫの読出し電圧として共通読出し電圧を適用する処理を含む。第２処理は、例えば書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックであり、かつ第２処理の開始条件が満たされる場合に実行される。第２処理の開始条件は、例えば書込み処理から予め定められた時間が経過すること（以下では、時間に関する条件と呼ぶ）を含む。第２処理は、書込み対象のブロックＢＬＫに対する個別読出し電圧の算出処理、及び当該算出処理の結果に基づいて共通読出し電圧を更新する処理を含む。また、第２処理は、当該共通読出し電圧を更新する処理から予め定められた時間が経過した際に実行されてもよい。ここで、予め定められた時間は、例えば３０分以上、３６時間以内である。この場合、第２処理は、書込み対象とされた共通読出し電圧更新用ブロックに対して、定期的に複数回実行されてもよい。
【0081】
また、第２処理の開始条件は、例えばコントローラ３０が、不揮発性メモリ１０の温度が予め定められた温度の条件を満たすことを検出したこと（以下では、温度に関する条件と呼ぶ）を含んでもよい。ここで、温度の条件は、例えば不揮発性メモリ１０の温度が予め定められた温度以上になることである。また、温度の条件は、例えば不揮発性メモリ１０の温度が予め定められた温度以下になることである。また、温度の条件は、例えば不揮発性メモリ１０の温度が、第１処理において共通読出し電圧更新用ブロックに書込み処理を実行した際の不揮発性メモリ１０の温度よりも、予め定められた温度差以上高くなることである。
【0082】
また、第２処理の開始条件は、例えばコントローラ３０が、第１処理において書込み処理が実行されたブロックＢＬＫの読出し処理を実行した際のフェイルビット数が予め定められた値以上であることを検出したこと（以下では、フェイルビット数に関する条件と呼ぶ）を含んでもよい。当該予め定められた値は、例えば各ブロックＢＬＫについてエラー訂正処理ができる最大のフェイルビット数の４０％以上の値である。
【0083】
また、第２処理の開始条件は、例えば上記時間に関する条件、上記温度に関する条件、及び上記フェイルビット数に関する条件のうち少なくともいずれか１つの条件を含む条件であってもよい。
【0084】
以下では、第１動作例における書込み処理を含む全体動作について図７及び図８を用いて、説明する。図７は、第１実施形態の第１動作例に係る第１処理を説明するためのフローチャートである。図８は、第１実施形態の第１動作例に係る第２処理を説明するためのフローチャートである。
【0085】
まず、第１処理における動作について、図７を用いて説明する。
【0086】
ホスト機器２からの書込み命令を受信すると（第１処理開始）、コントローラ３０は、不揮発性メモリ１０に、書込み対象のブロックＢＬＫに対する書込み処理を実行させる（Ｓｔ０）。
【0087】
書込み処理が終了すると、読出し電圧算出部３８は、書込み処理が実行されたブロックＢＬＫの読出し電圧の識別子として、当該ブロックＢＬＫに対応する共通読出し電圧の識別子を付与する（Ｓｔ１）。すなわち、当該ブロックＢＬＫの読出し電圧が共通読出し電圧とされる。
【0088】
読出し電圧算出部３８は、読出し電圧情報２１において、書込み処理が実行されたブロックＢＬＫに対応する個別読出し電圧を未設定状態にする（Ｓｔ２）。なお、Ｓｔ２の処理が実行される際の当該ブロックＢＬＫに対応する個別読出し電圧が未設定状態である場合、コントローラ３０は、当該ブロックＢＬＫに対応する個別読出し電圧を未設定状態に維持する。
【0089】
そして、第１処理が終了する（第１処理終了）。
【0090】
次に、第２処理における動作について、図８を用いて説明する。
【0091】
書込み処理が実行されたブロックＢＬＫが共通読出し電圧更新用ブロックである場合（第２処理開始）、読出し電圧算出部３８は、例えば上記ブロックＢＬＫに対する書込み処理が実行された後、予め定められた時間が経過した際に、当該ブロックＢＬＫに対する個別読出し電圧を算出する（Ｓｔ３）。個別読出し電圧を算出する処理では、書込み処理が実行されたブロックＢＬＫについて、状態“Ｓ１”～“Ｓ７”のうち隣り合う状態間の読出し電圧Ｖ１～Ｖ７のそれぞれに関する個別読出し電圧が算出される。個別読出し電圧の算出については後述する。揮発性メモリ２０は、例えばコントローラ３０の指示によって、各共通読出し電圧の識別子について、Ｓｔ３の処理が実行された回数に対する個別読出し電圧の系列データを記憶する。なお、書込み処理が実行されたブロックＢＬＫが共通読出し電圧更新用ブロックではない場合、第２処理は実行されない。
【0092】
Ｓｔ３の処理の後、読出し電圧算出部３８によって、Ｓｔ３の処理において算出された個別読出し電圧が、読出し電圧情報２１の当該ブロックＢＬＫの個別読出し電圧が記憶される領域に、記憶される（Ｓｔ４）。そして、処理はＳｔ５に進む。
【0093】
読出し電圧算出部３８は、上記ブロックＢＬＫの個別読出し電圧を用いて、書込み処理が実行されたブロックＢＬＫに付与された共通読出し電圧の識別子に対応する共通読出し電圧を更新する（Ｓｔ５）。これにより、当該共通読出し電圧の識別子が付与される全てのブロックＢＬＫの読出し電圧として、更新された共通読出し電圧が適用される。なお、更新された共通読出し電圧は、例えば上記系列データのうち全ての個別読出し電圧を用いて算出される、個別読出し電圧の平均値や中央値である。また、更新された共通読出し電圧は、上記系列データに含まれる全ての個別読出し電圧を用いて算出される個別読出し電圧の平均値や中央値の代わりに、例えば上記系列データのうち最新の所定の数の個別読出し電圧を用いて算出される個別読出し電圧の平均値や中央値であってもよい。そして、処理はＳｔ６に進む。
【0094】
読出し電圧算出部３８は、書込み処理が実行されたブロックＢＬＫの読出し電圧の識別子として、個別読出し電圧の識別子Ｉｉを付与する（Ｓｔ６）。
【0095】
以上の処理により、第２処理の動作が終了する（第２処理終了）。
【0096】
以上のように、第１動作例において、書込み処理が実行されたブロックＢＬＫが共通読出し電圧更新用ブロックである場合、第２処理において、読出し電圧算出部３８によって、書込み対象とされたブロックＢＬＫの個別読出し電圧として、Ｓｔ３の処理において算出された個別読出し電圧が記憶される。また、読出し電圧算出部３８は、書込み対象とされたブロックＢＬＫの読出し電圧の識別子として、個別読出し電圧の識別子を付与する。また、読出し電圧算出部３８は、書込み対象とされたブロックＢＬＫの個別読出し電圧を用いて共通読出し電圧を更新する。
【0097】
なお、第１動作例において、第１処理及び第２処理における各処理の順番は入れ替えられてもよい。例えば第１処理において、Ｓｔ１の処理及びＳｔ２の処理は入れ替えられてもよい。また、第２処理において、Ｓｔ５の処理及びＳｔ６の処理は入れ替えられてもよい。
【0098】
１．２．１．２ 読出し電圧情報の更新
第１動作例の書込み処理を含む全体動作における読出し電圧情報２１の更新について、図９～図１１を用いてさらに説明する。図９～図１１は、第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図９～図１１では、チップＣｈｉｐ０のブロックＢＬＫ０～ＢＬＫ４についての読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報、並びに共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。以下の動作例では、チップＣｈｉｐ０のブロックＢＬＫ０～ＢＬＫ４をそれぞれ、単にブロックＢＬＫ０～ＢＬＫ４とも呼ぶ。
第１動作例の書込み処理を含む全体動作における読出し電圧情報２１の更新について、図９～図１１を用いてさらに説明する。図９～図１１は、第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図９～図１１では、チップＣｈｉｐ０のブロックＢＬＫ０～ＢＬＫ４についての読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報、並びに共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。以下の動作例では、チップＣｈｉｐ０のブロックＢＬＫ０～ＢＬＫ４をそれぞれ、単にブロックＢＬＫ０～ＢＬＫ４とも呼ぶ。
【0099】
以下では、ブロックＢＬＫ０に対する書込み処理を含む１回目の全体動作が実行された後、ブロックＢＬＫ３に対する書込み処理を含む２回目の全体動作が実行される際の読出し電圧情報２１の更新の例が示される。第１動作例において、ブロックＢＬＫ０及びＢＬＫ３は共通読出し電圧更新用ブロックである。これにより、ブロックＢＬＫ０に対する第１処理とともに第２処理が実行される。また、ブロックＢＬＫ３に対する第１処理とともに第２処理が実行される。
【0100】
図９は１回目の全体動作における第１処理が実行される前における読出し電圧情報２１である。図１０は１回目の全体動作の後第２処理が実行された後、２回目の全体動作の前における読出し電圧情報２１である。図１１は、２回目の全体動作が実行された後における読出し電圧情報２１である。
【0101】
図９に示すように、１回目の全体動作が実行される前において、ブロックＢＬＫ０、ＢＬＫ１、ＢＬＫ３、及びＢＬＫ４のそれぞれの読出し電圧の識別子は、共通読出し電圧の識別子Ｉｃｏｍ０である。また、ブロックＢＬＫ２の読出し電圧の識別子は、個別読出し電圧の識別子Ｉｉである。また、共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧は、電圧Ｖｃ０（０）である。第１動作例において、電圧Ｖｃ０（０）は、例えば規定の読出し電圧である。また、ブロックＢＬＫ２の個別読出し電圧として、個別読出し電圧Ｖｉ０－２が記憶される。
【0102】
ブロックＢＬＫ０に対する書込み処理を含む１回目の全体動作が実行された後、図１０に示すように、ブロックＢＬＫ０の個別読出し電圧として、電圧Ｖｉ０－０が記憶される。また、電圧Ｖｉ０－０を用いて、共通読出し電圧が、電圧Ｖｃ０（０）から電圧Ｖｃ０（１）に更新される。また、ブロックＢＬＫ０の読出し電圧の識別子として、個別読出し電圧の識別子Ｉｉが付与される。より具体的には、例えばコントローラ３０が、１回目の全体動作の第１処理においてブロックＢＬＫ０に対する書込み処理が実行された後、予め定められた時間が経過したことを検出した際に、１回目の全体動作の第２処理が実行される。これにより、Ｓｔ３、Ｓｔ４、Ｓｔ５、及びＳｔ６の処理においてそれぞれ、ブロックＢＬＫ０の個別読出し電圧の算出、個別読出し電圧の記憶、共通読出し電圧の更新、及びブロックＢＬＫ０に対する個別読出し電圧の識別子Ｉｉの付与が実行される。
【0103】
ブロックＢＬＫ３に対する書込み処理を含む２回目の全体動作が実行された後、図１１に示すように、ブロックＢＬＫ３の個別読出し電圧として、電圧Ｖｉ０－３が記憶される。また、電圧Ｖｉ０－３を用いて、共通読出し電圧が、電圧Ｖｃ０（１）から電圧Ｖｃ０（２）に更新される。また、ブロックＢＬＫ３の読出し電圧の識別子として、個別読出し電圧の識別子Ｉｉが付与される。２回目の全体動作は、１回目の全体動作におけるブロックＢＬＫ０の代わりに、ブロックＢＬＫ３に関する処理が実行されることを除き、同様である。
【0104】
なお、上記動作例では、第１処理が実行される前において、第１処理が実行されるブロックＢＬＫの読出し電圧の識別子として、共通読出し電圧の識別子が付与される例を示したが、これに限られない。第１処理が実行される前において、第１処理が実行されるブロックＢＬＫの読出し電圧の識別子は付与されていなくてもよいし、当該読出し電圧の識別子として、個別読出し電圧の識別子Ｉｉが付与され、当該ブロックＢＬＫの読出し電圧として個別読出し電圧が記憶されてもよい。これらの場合であっても、各全体動作が実行された後の読出し電圧情報２１はそれぞれ、図１１及び図１２に示す読出し電圧情報と同等とし得る。
【0105】
１．２．１．３ 個別読出し電圧の算出
Ｓｔ３の処理における個別読出し電圧の算出について説明する。
Ｓｔ３の処理における個別読出し電圧の算出について説明する。
【0106】
個別読出し電圧の算出は、例えばトラッキングリード処理や、補正量算出処理を用いて実行される。以下では、トラッキングリード処理を用いた個別読出し電圧の算出の例、及び補正量算出処理を用いた個別読出し電圧の算出の例が説明される。
【0107】
（トラッキングリード処理）
トラッキングリード処理を用いた個別読出し電圧の算出の例について、図１２を用いて説明する。図１２は、第１実施形態の第１動作例に係るトラッキングリード処理の一例を説明するための模式図である。
トラッキングリード処理を用いた個別読出し電圧の算出の例について、図１２を用いて説明する。図１２は、第１実施形態の第１動作例に係るトラッキングリード処理の一例を説明するための模式図である。
【0108】
図１２（Ａ）に示すように、書込み処理直後の閾値電圧分布において、状態“Ｓ（ｍ－１）”及び状態“Ｓｍ”は互いに離間する。しかしながら、上述のようなメモリセルトランジスタＭＴの閾値電圧の変動が発生することによって、各状態“Ｓ０”～“Ｓ７”の閾値電圧分布の半値全幅等の分布幅が変化する可能性がある。これにより、図１２（Ｂ）に示すように、状態“Ｓ（ｍ－１）”及び状態“Ｓｍ”のそれぞれの閾値電圧分布は重なる可能性がある。また、上述のように最適な読出し電圧が既定の読出し電圧からずれる可能性がある。これらのことから、既定の読出し電圧を用いた読出し処理ではフェイルビット数が多くなり、エラー訂正が困難になる可能性がある。
【0109】
そこで、第１実施形態に係るメモリシステム１は、図１２（Ｂ）に示すように、トラッキングリード処理を実行する。トラッキングリード処理では、複数のトラッキング電圧を用いた読出し処理が実行され、フェイルビット数が少なくなる個別読出し電圧が探索される。
【0110】
例えば、読出し電圧Ｖｍに対応するトラッキングリードでは、トラッキング電圧Ｖｍｔ０、Ｖｍｔ１、Ｖｍｔ２、Ｖｍｔ３、及びＶｍｔ４をそれぞれ用いた読出し処理が連続で実行される。
【0111】
トラッキング電圧Ｖｍｔ０～Ｖｍｔ４はそれぞれ任意の値に設定され、隣り合うトラッキング電圧間の差は例えば略同一に設定される。トラッキング電圧Ｖｍｔ０、Ｖｍｔ１、Ｖｍｔ２、Ｖｍｔ３、及びＶｍｔ４はこの順に高い（Ｖｍｔ０＜Ｖｍｔ１＜Ｖｍｔ２＜Ｖｍｔ３＜Ｖｍｔ４）。また、既定の読出し電圧Ｖｍｄｅｆは、トラッキング電圧Ｖｍｔ０より高く、トラッキング電圧Ｖｍｔ４より低い（Ｖｍｔ０＜Ｖｍｄｅｆ＜Ｖｍｔ４）。
【0112】
なお、トラッキング電圧の数は、５つに限られず、任意の数に設定され得る。また、隣り合うトラッキング電圧間の差は、読出し電圧毎に異なっていてもよい。
【0113】
読出し電圧Ｖｍに対応するトラッキングリード処理において、シーケンサ１４は、例えばトラッキング電圧Ｖｍｔ０を用いた読出し処理におけるメモリセルトランジスタＭＴのオンセル数、トラッキング電圧Ｖｍｔ１を用いた読出し処理におけるメモリセルトランジスタＭＴのオンセル数、…、及びトラッキング電圧Ｖｍｔ４を用いた読出し処理におけるメモリセルトランジスタＭＴのオンセル数に基づいて、状態“Ｓ（ｍ－１）”と状態“Ｓｍ”とを分離するための個別読出し電圧を見積もる。シーケンサ１４は、例えばメモリセルトランジスタＭＴのオンセル数が最少となる電圧を推定する。シーケンサ１４は、例えば、当該推定した電圧を個別読出し電圧とする。
【0114】
（補正量算出処理）
補正量算出処理を用いた個別読出し電圧の算出の例について、図１３を用いて説明する。図１３は、第１実施形態の第１動作例に係る補正量算出処理の一例を説明するための模式図である。図１３の例では、読出し電圧Ｖｍの補正量を算出する場合が示される。
補正量算出処理を用いた個別読出し電圧の算出の例について、図１３を用いて説明する。図１３は、第１実施形態の第１動作例に係る補正量算出処理の一例を説明するための模式図である。図１３の例では、読出し電圧Ｖｍの補正量を算出する場合が示される。
【0115】
ＥＣＣ回路３４は、例えば読出しデータのカラムアドレス毎に、書き込まれる際の状態と、読出される際の状態と、を比較する。より具体的には、例えば、ＥＣＣ回路３４は、状態“Ｓｍ”として書き込まれたデータが状態“Ｓ（ｍ－１）”として誤って読出されたメモリセル数Ｅ（ａ）を算出する。また、ＥＣＣ回路３４は、状態“Ｓ（ｍ－１）”として書き込まれたデータが状態“Ｓｍ”として誤って読出されたメモリセル数Ｅ（ｂ）を算出する。
【0116】
図１３において、状態“Ｓｍ”として書き込まれたデータが状態“Ｓ（ｍ－１）”として誤って読出されたメモリセル数Ｅ（ａ）は、図１３（Ａ）～図１３（Ｃ）における領域（ａ）の面積に相当する。また、状態“Ｓ（ｍ－１）”として書き込まれたデータが状態“Ｓｍ”として誤って読出されたメモリセル数Ｅ（ｂ）は、図１３（Ａ）～図１３（Ｃ）における領域（ｂ）の面積に相当する。
【0117】
図１３（Ａ）では、読出し電圧Ｖｍが状態“Ｓ（ｍ－１）”及び状態“Ｓｍ”に対応する２つの閾値電圧分布が交差する位置における電圧Ｖｍｏｐｔと等しい場合が示される。図１３（Ａ）では、メモリセル数Ｅ（ａ）とメモリセル数Ｅ（ｂ）とは、等しい。この場合、状態“Ｓ（ｍ－１）”及び状態“Ｓｍ”との間で発生するフェイルビット数Ｅは最少となることが期待される。フェイルビット数Ｅは、メモリセル数Ｅ（ａ）及びＥ（ｂ）の和である（Ｅ＝Ｅ（ａ）＋Ｅ（ｂ））。このため、読出し電圧算出部３８は、読出し電圧Ｖｍが更新不要であると判定する。つまり、読出し電圧算出部３８は、読出し電圧Ｖｍの補正量ΔＶｍを“０”とする（ΔＶｍ＝０）。
【0118】
図１３（Ｂ）では、読出し電圧Ｖｍが電圧Ｖｍｏｐｔよりも高電圧側に位置する場合が示される。図１３（Ｂ）では、メモリセル数Ｅ（ａ）は、メモリセル数Ｅ（ｂ）よりも多い。この場合、フェイルビット数Ｅは、図１３（Ａ）の場合のフェイルビット数Ｅよりも多くなってしまう。このため、読出し電圧算出部３８は、読出し電圧Ｖｍを電圧Ｖｍｏｐｔに近づけるように、低電圧側にシフトさせる。つまり、読出し電圧算出部３８は、負の補正量ΔＶｍを算出する（ΔＶｍ＜０）。
【0119】
図１３（Ｃ）では、読出し電圧Ｖｍが電圧Ｖｍｏｐｔよりも低電圧側に位置する場合が示される。図１３（Ｃ）では、メモリセル数Ｅ（ａ）は、メモリセル数Ｅ（ｂ）よりも少なくなる。この場合、フェイルビット数Ｅは、図１３（Ａ）の場合のフェイルビット数Ｅよりも多くなってしまう。このため、読出し電圧算出部３８は、読出し電圧ＶＡを電圧ＶＡｏｐｔに近づけるように、高電圧側にシフトさせる。つまり、読出し電圧算出部３８は、正の補正量ΔＶｍを算出する（ΔＶｍ＞０）。
【0120】
なお、メモリセル数Ｅ（ａ）及びＥ（ｂ）の差は、読出し電圧Ｖｍが電圧Ｖｍｏｐｔから離れるほど大きくなることが期待される。このため、読出し電圧算出部３８は、補正量ΔＶｍを、メモリセル数Ｅ（ａ）及びＥ（ｂ）の比の大きさに応じて決定する。これにより、閾値電圧分布の重複の度合いに応じて適切な補正量を決定することができ、電圧Ｖｍｏｐｔに近づくように補正量ΔＶｍを算出する。
【0121】
読出し電圧算出部３８は、例えば、以上のようにして算出された補正量ΔＶｍを規定の読出し電圧Ｖｍｄｅｆに加えた電圧を、個別読出し電圧とする。
【0122】
１．２．２ 第２動作例
第２動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行された後、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として共通読出し電圧が適用される動作例が説明される。なお、以下では、書込み処理が実行された後、予め定められた時間が経過した際に、共通読出し電圧が更新される例が示される。
第２動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行された後、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として共通読出し電圧が適用される動作例が説明される。なお、以下では、書込み処理が実行された後、予め定められた時間が経過した際に、共通読出し電圧が更新される例が示される。
【0123】
１．２．２．１ 全体動作
第２動作例における書込み処理を含む全体動作について、図１４を用いて説明する。図１４は、第１実施形態の第２動作例に係る第２処理を説明するためのフローチャートである。以下では、第２動作例における全体動作について、第１動作例における全体動作と異なる点について主に説明する。
第２動作例における書込み処理を含む全体動作について、図１４を用いて説明する。図１４は、第１実施形態の第２動作例に係る第２処理を説明するためのフローチャートである。以下では、第２動作例における全体動作について、第１動作例における全体動作と異なる点について主に説明する。
【0124】
第２動作例における書込み処理を含む全体動作は、第１処理及び第２処理を含む。
【0125】
第２動作例における第１処理は、第１動作例における第１処理と同等である。また、第２動作例の第２処理は、Ｓｔ１０及びＳｔ１１の処理を含む。Ｓｔ１０及びＳｔ１１の処理は、第１動作例の第２処理におけるＳｔ３及びＳｔ５の処理と同等である。
【0126】
また、第２動作例における第２処理は、第１動作例における第２処理と同様に、例えば書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックであり、かつ上述の第２処理の開始条件が満たされる場合に実行される。また、書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックではない場合、第１実施形態の第１動作例と同様に、第２処理は実行されない。
【0127】
以上のように、第２動作例の第２処理では、書込み対象とされたブロックＢＬＫの読出し電圧の識別子として、共通読出し電圧の識別子が付与される。また、読出し電圧算出部３８は、第１動作例と同等に、書込み対象とされたブロックＢＬＫの個別読出し電圧を用いて共通読出し電圧を更新する。
【0128】
なお、メモリシステム１は、第１動作例と同等に、第１処理の書込み処理が実行されたブロックＢＬＫが共通読出し電圧更新用ブロックである場合、例えば第２処理を定期的に複数回実行するように構成されてもよい。
【0129】
１．２．２．２ 読出し電圧情報の更新
第２動作例の書込み処理を含む全体動作における読出し電圧情報２１の更新について、図１５を用いてさらに説明する。図１５は、第１実施形態の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図１５では、説明を簡単にするため、チップＣｈｉｐ０のブロックＢＬＫ０についての読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報、並びに識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。
第２動作例の書込み処理を含む全体動作における読出し電圧情報２１の更新について、図１５を用いてさらに説明する。図１５は、第１実施形態の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図１５では、説明を簡単にするため、チップＣｈｉｐ０のブロックＢＬＫ０についての読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報、並びに識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。
【0130】
以下では、ブロックＢＬＫ０に対する書込み処理を含む全体動作が実行される際の読出し電圧情報２１の更新の例が示される。第２動作例において、ブロックＢＬＫ０は共通読出し電圧更新用ブロックである。これにより、ブロックＢＬＫ０に対する第１処理とともに第２処理が実行される。
【0131】
図１５（Ａ）は第１処理が実行される前における読出し電圧情報２１である。図１５（Ｂ）は第１処理が実行された後、第２処理が実行される前における読出し電圧情報２１である。図１５（Ｃ）は第２処理が実行された後における読出し電圧情報２１である。
【0132】
ブロックＢＬＫ０に対する第１処理が実行される前において、ブロックＢＬＫ０には、書込み処理が実行されていない。すなわち、図１５（Ａ）に示すように、ブロックＢＬＫ０に対する読出し電圧の識別子、及びブロックＢＬＫ０に対する個別読出し電圧は、未設定状態である。また、共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧は、電圧Ｖｃ０（０）である。第２動作例において、電圧Ｖｃ０（０）は、例えば規定の読出し電圧である。
【0133】
第１処理のＳｔ１の処理において、ブロックＢＬＫ０に対する書込み処理が実行される。そして、図１５（Ｂ）に示すように、ブロックＢＬＫ０に対する第１処理が実行されることによって、ブロックＢＬＫ０の読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０が付与される。
【0134】
第２処理のＳｔ１１の処理において、読出し電圧算出部３８は、共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧を更新する。これにより、図１５（Ｃ）に示すように、第２処理が実行された後において、共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧は、電圧Ｖｃ０（０）から電圧Ｖｃ０（１）に更新される。このため、図示しないが、共通読出し電圧の識別子Ｉｃｏｍ０が付与される全てのブロックＢＬＫの読出し電圧は、電圧Ｖｃ０（１）になる。
【0135】
１．２．３ 第３動作例
第３動作例では、各ブロックＢＬＫに対する読出し処理が実行される場合の例が説明される。
第３動作例では、各ブロックＢＬＫに対する読出し処理が実行される場合の例が説明される。
【0136】
【0137】
例えばホスト機器２から読出し処理の指示があった場合（開始）、読出し電圧選択部３７は、読出し電圧情報２１に基づいて、読出し処理の対象とされたブロックＢＬＫの読出し電圧の識別子を抽出する（Ｓｔ２０）。なお、読出し処理の対象とされるブロックＢＬＫは、有効なデータを記憶するブロックＢＬＫである。
【0138】
コントローラ３０は、Ｓｔ２０の処理において抽出された読出し電圧の識別子が個別読出し電圧の識別子であるかどうかを判定する（Ｓｔ２１）。Ｓｔ２０の処理において抽出された読出し電圧の識別子が個別読出し電圧の識別子であると判定される場合（Ｓｔ２１；ＹＥＳ）、処理はＳｔ２３に進む。Ｓｔ２０の処理において抽出された読出し電圧の識別子が個別読出し電圧の識別子でない場合（Ｓｔ２１；ＮＯ）、処理はＳｔ２２に進む。すなわち、Ｓｔ２０の処理において抽出された読出し電圧の識別子が共通読出し電圧の識別子である場合、処理はＳｔ２２に進む。
【0139】
Ｓｔ２０の処理において抽出された読出し電圧の識別子が共通読出し電圧の識別子である場合（Ｓｔ２１；ＮＯ）、読出し電圧選択部３７は、読出し電圧として、当該共通読出し電圧の識別子に対応する共通読出し電圧を適用する（Ｓｔ２２）。そして、処理はＳｔ２４に進む。
【0140】
Ｓｔ２０の処理において抽出された読出し電圧の識別子が個別読出し電圧の識別子であると判定される場合（Ｓｔ２１；ＹＥＳ）、読出し電圧選択部３７は、読出し電圧の識別子に基づいて、読出し電圧として、読出し処理の対象とされたブロックＢＬＫに対応する個別読出し電圧を適用する（Ｓｔ２３）。そして、処理はＳｔ２４に進む。
【0141】
コントローラ３０は、Ｓｔ２２の処理において適用された読出し電圧、又はＳｔ２３の処理において適用された読出し電圧を用いて、読出し処理を実行する（Ｓｔ２４）。
【0142】
以上の動作により、第３動作例における全体動作が終了する（終了）。
【0143】
１．３ 第１実施形態に係る効果
第１実施形態に係るメモリシステム１によれば、読出し処理のレイテンシの増加を抑制することができる。ここで、リードレイテンシは読出し処理の遅延時間である。
第１実施形態に係るメモリシステム１によれば、読出し処理のレイテンシの増加を抑制することができる。ここで、リードレイテンシは読出し処理の遅延時間である。
【0144】
第１実施形態に係るメモリシステム１は、複数のチップＣｈｉｐを含む不揮発性メモリ１０と、コントローラ３０とを備える。第１実施形態の第１動作例において、コントローラ３０は、１回目の全体動作の前において、チップＣｈｉｐ０のブロックＢＬＫ０、ＢＬＫ１、ＢＬＫ３、及びＢＬＫ４の各々からデータを読出す際に、電圧Ｖｃ０（０）を共通読出し電圧として用いる。また、コントローラ３０は、ブロックＢＬＫ２からデータを読出す際に、ブロックＢＬＫ２に対応付けられる電圧Ｖｉ０－２を用いる。コントローラ３０は、１回目の全体動作において、ブロックＢＬＫ０に対応付けられる電圧Ｖｉ０－０が算出されると、電圧Ｖｉ０－０に基づいて共通読出し電圧を、Ｖｃ０（０）からＶｃ０（１）に更新する。コントローラ３０は、１回目の全体動作の後、ブロックＢＬＫ０からデータを読出す際に、電圧Ｖｉ０－０を用いる。また、コントローラ３０は、ブロックＢＬＫ１、ＢＬＫ３、及びＢＬＫ４の各々からデータを読出す際に、電圧Ｖｃ０（１）を共通読出し電圧として用いる。また、コントローラ３０は、ブロックＢＬＫ２からデータを読出す際に、電圧Ｖｉ０－２を用いる。コントローラ３０は、２回目の全体動作において、ブロックＢＬＫ３に対応付けられる電圧Ｖｉ０－３が算出されると、電圧Ｖｉ０－３に基づいて共通読出し電圧を、Ｖｃ０（１）からＶｃ０（２）に更新する。コントローラ３０は、２回目の全体動作の後、ブロックＢＬＫ０からデータを読出す際に、電圧Ｖｉ０－０を用いる。また、コントローラ３０は、ブロックＢＬＫ１及びＢＬＫ４の各々からデータを読出す際に、電圧Ｖｃ０（２）を共通読出し電圧として用い、ブロックＢＬＫ２からデータを読出す際に、電圧Ｖｉ０－２を用いる。また、コントローラ３０は、ブロックＢＬＫ３からデータを読出す際に、電圧Ｖｉ０－３を用いる。このように、あるチップＣｈｉｐにおいて、共通読出し電圧を複数回更新するように構成されることで、各ブロックＢＬＫからデータを読出す際に、当該ブロックＢＬＫに対して独立に算出された読出し電圧を用いなくてもフェイルビット数の増加を抑制することができる。すなわち、各ブロックＢＬＫの最適な読出し電圧を算出する処理の頻度を低減しつつ、フェイルビット数の増加を抑制することができる。したがって、フェイルビット数が増加したブロックに対する読出し電圧の更新処理、及び読直し処理等の追加処理の増加を抑制することで、リードレイテンシの増加を抑制することができる。
【0145】
補足すると、上述のように、書込み処理の後、メモリセルトランジスタＭＴの閾値電圧が変動することによって、最適な読出し電圧は変動してしまう。また、各チップＣｈｉｐに含まれる複数のブロックＢＬＫは、同様の最適な読出し電圧の変動の傾向を有し得る。第１実施形態に係るメモリシステム１によれば、各チップＣｈｉｐの最適な読出し電圧の変動の傾向を共通の読出し電圧に反映させることで、共通の読出し電圧と、各ブロックＢＬＫの最適な読出し電圧との差の増大を抑制することができる。すなわち、全てのブロックＢＬＫに対して最適な読出し電圧の算出を行わなくても、メモリセルトランジスタＭＴの閾値電圧の変動による読出し電圧の変動の影響を抑制することができる。
【0146】
また、コントローラ３０は、各チップＣｈｉｐに含まれる複数のブロックＢＬＫの各々からデータを読出す際に、当該チップＣｈｉｐに対応付けられる共通読出し電圧を用いる。複数のチップＣｈｉｐに対応付けられる複数の共通読出し電圧はそれぞれ、互いに独立である。これらの構成により、複数のチップＣｈｉｐの各々において、リードレイテンシの増加を抑制することができる。
【0147】
１．４ 第１実施形態の第１変形例
第１実施形態の第１動作例、及び第１実施形態の第２動作例では、書込み処理の条件に関わらず、共通読出し電圧が更新される例を示したが、これに限られない。コントローラ３０は、書込み処理の条件に基づいて共通読出し電圧を更新するかどうか判定する処理を行ってもよい。
第１実施形態の第１動作例、及び第１実施形態の第２動作例では、書込み処理の条件に関わらず、共通読出し電圧が更新される例を示したが、これに限られない。コントローラ３０は、書込み処理の条件に基づいて共通読出し電圧を更新するかどうか判定する処理を行ってもよい。
【0148】
以下では、第１実施形態の第１変形例に係るメモリシステム１の構成及び動作について、第１実施形態に係るメモリシステムの構成及び動作と異なる点について主に説明する。
【0149】
１．４．１ 構成
第１実施形態の第１変形例に係る不揮発性メモリ１０及びコントローラ３０の構成は、第１実施形態に係る不揮発性メモリ及びコントローラの構成と同等である。また、第１実施形態の第１変形例に係る揮発性メモリ２０は、第１実施形態に係る揮発性メモリと同等に、読出し電圧情報２１を記憶する。以下では、第１実施形態の第１変形例に係る揮発性メモリ２０が記憶する読出し電圧情報２１について、第１実施形態に係る揮発性メモリ２０が記憶する読出し電圧情報と異なる点が主に説明される。
第１実施形態の第１変形例に係る不揮発性メモリ１０及びコントローラ３０の構成は、第１実施形態に係る不揮発性メモリ及びコントローラの構成と同等である。また、第１実施形態の第１変形例に係る揮発性メモリ２０は、第１実施形態に係る揮発性メモリと同等に、読出し電圧情報２１を記憶する。以下では、第１実施形態の第１変形例に係る揮発性メモリ２０が記憶する読出し電圧情報２１について、第１実施形態に係る揮発性メモリ２０が記憶する読出し電圧情報と異なる点が主に説明される。
【0150】
第１実施形態の第１変形例における読出し電圧情報２１について、図１７を用いて説明する。図１７は、第１実施形態の第１変形例に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図である。なお、第１実施形態の第１変形例において、共通読出し電圧の識別子と共通読出し電圧との関係を示すテーブルは、第１実施形態における図６のテーブルと実質的に同等であるため、その説明及び図示を省略する。チップＣｈｉｐ１～ＣｈｉｐＮに関する読出し電圧情報はチップＣｈｉｐ０に関する読出し電圧情報と同様である。
【0151】
第１実施形態の第１変形例に係る揮発性メモリ２０は、読出し電圧情報２１において、読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報に加えて、各ブロックＢＬＫに対する最新の書込み処理を実行した際の温度を記憶する。なお、図１７及び以下の説明では、各ブロックＢＬＫに対して最後に書込み処理を実行した際の不揮発性メモリ１０の温度を、単に書込み温度と呼ぶ。第１実施形態の第１変形例における読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報は、第１実施形態における読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報と実質的に同等であるため、それらの説明を省略する。
【0152】
１．４．２ 動作
第１実施形態の第１変形例に係るメモリシステム１の動作について説明する。
第１実施形態の第１変形例に係るメモリシステム１の動作について説明する。
【0153】
１．４．２．１ 第１実施形態の第１変形例の第１動作例
第１実施形態の第１変形例の第１動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行された後、当該ブロックＢＬＫが共通読出し電圧更新の条件を満たす場合に、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として共通読出し電圧が適用される動作例が説明される。
第１実施形態の第１変形例の第１動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行された後、当該ブロックＢＬＫが共通読出し電圧更新の条件を満たす場合に、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として共通読出し電圧が適用される動作例が説明される。
【0154】
１．４．２．１．１ 全体動作
第１実施形態の第１変形例の第１動作例における書込み処理を含む全体動作について、図１８を用いて説明する。図１８は、第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作を説明するためのフローチャートである。以下では、第１実施形態の第１動作例及び第２動作例と異なる点が主に説明される。
第１実施形態の第１変形例の第１動作例における書込み処理を含む全体動作について、図１８を用いて説明する。図１８は、第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作を説明するためのフローチャートである。以下では、第１実施形態の第１動作例及び第２動作例と異なる点が主に説明される。
【0155】
第１実施形態の第１変形例の第１動作例は、第１処理及び第２処理を含む。
【0156】
第１処理において、コントローラ３０は、第１実施形態の第１動作例のＳｔ０～Ｓｔ２の処理と同等の処理を実行する。また、コントローラ３０は、揮発性メモリ２０に、書込み対象のブロックＢＬＫに関連付けられた書込み温度を記憶させる。
【0157】
第１実施形態の第１変形例の第１動作例における第２処理は、第１実施形態の第１動作例、及び第１実施形態の第２動作例における第２処理と同様に、例えば書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックであり、かつ上述の第２処理の開始条件が満たされる場合に実行される。また、書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックではない場合、第１実施形態の第１動作例、及び第１実施形態の第２動作例と同様に、第２処理は実行されない。
【0158】
第２処理において、Ｓｔ３０の処理は、第１実施形態の第１動作例のＳｔ３の処理、及び第１実施形態の第２動作例のＳｔ１０の処理と同等である。また、Ｓｔ３２の処理は、第１実施形態の第１動作例のＳｔ５の処理、及び第１実施形態の第２動作例のＳｔ１１の処理と同等である。
【0159】
コントローラ３０は、Ｓｔ３０の処理の後、書込み対象のブロックＢＬＫが共通読出し電圧更新の条件を満たすかどうか判定する（Ｓｔ３１）。共通読出し電圧更新の条件は、例えば書込み対象のブロックＢＬＫに対応する書込み温度が７０℃未満であることである。書込み対象のブロックＢＬＫが共通読出し電圧更新の条件を満たす場合（Ｓｔ３１；ＹＥＳ）、処理はＳｔ３２に進む。書込み対象のブロックＢＬＫが共通読出し電圧更新の条件を満たさない場合（Ｓｔ３１；ＮＯ）、第２処理の動作は終了する（第２処理終了）。
【0160】
また、Ｓｔ３２の処理が実行されると、第２処理の動作は終了する（第２処理終了）。
【0161】
なお、全体動作において、Ｓｔ３１の処理の順番は可能な範囲で変更されてもよい。例えば、図１８において、Ｓｔ３１の処理とＳｔ３０の処理とは入れ替えられてもよい。
【0162】
また、第５変形例では、共通読出し電圧更新の条件が書込み温度に基づく場合を示すが、これに限られない。共通読出し電圧更新の条件は、例えば各ブロックＢＬＫのフェイルビット数Ｅに基づいてもよい。すなわち、共通読出し電圧更新の条件は、例えば書込み処理が実行されたブロックＢＬＫが、フェイルビット数Ｅが予め定められた数未満のブロックＢＬＫであることであってもよい。この場合、揮発性メモリ２０は、例えば読出し電圧情報２１において、読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報に加えて、各ブロックＢＬＫのフェイルビット数Ｅを記憶する。
【0163】
また、共通読出し電圧更新の条件は、例えばブロックＢＬＫについて算出された個別読出し電圧と、当該ブロックＢＬＫに対応する共通読出し電圧との差、又は当該個別読出し電圧と、当該共通読出し電圧とは異なる共通読出し電圧や、当該ブロックＢＬＫとは異なるブロックＢＬＫに対応する個別読出し電圧との差に基づいてもよい。より具体的には、共通読出し電圧更新の条件は、例えば上記差が予め定められた値未満のブロックＢＬＫであることであってもよい。
【0164】
また、共通読出し電圧更新の条件は、例えば書込み処理が実行されたブロックＢＬＫが、所定の範囲のブロックＢＬＫであることである。所定の範囲のブロックＢＬＫは、例えば予め共通読出し電圧更新に用いることができると決定される複数のブロックＢＬＫを含む。当該複数のブロックＢＬＫは、例えばメモリセルアレイ１１内の物理的な位置、又は論理的な位置によって決定されてもよい。
【0165】
また、共通読出し電圧更新の条件は、例えば書込み処理において実行されるプログラムループの回数に基づく条件であってもよい。より具体的には、共通読出し電圧更新の条件は、例えばプログラムループの回数が予め設定された回数未満であることである。コントローラ３０は、共通読出し電圧更新の条件が満たされない場合に、例えば書込み対象のブロックＢＬＫが、他のブロックＢＬＫよりも書込みにくいブロックＢＬＫや他のブロックＢＬＫと異なる特性を有するブロックＢＬＫであると判断する。そして、共通読出し電圧の更新は実行されない。
【0166】
また、第１実施形態の第１変形例の第１動作例では、共通読出し電圧更新の条件が書込み温度に基づく条件であったが、これに限られない。共通読出し電圧更新の条件は、書込み温度の代わりに、Ｓｔ３０の処理において個別読出し電圧を算出する際の不揮発性メモリ１０の温度に基づく条件であってもよい。
【0167】
１．４．２．１．２ 読出し電圧情報の更新
第１実施形態の第１変形例の第１動作例の書込み処理を含む全体動作における読出し電圧情報２１の更新について、図１９を用いてさらに説明する。図１９は、第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図１９では、説明を簡単にするため、ブロックＢＬＫ０についての読出し電圧の識別子、個別読出し電圧、共通読出し電圧更新用ブロックであるかどうかの情報、及び書込み温度、並びに共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。
第１実施形態の第１変形例の第１動作例の書込み処理を含む全体動作における読出し電圧情報２１の更新について、図１９を用いてさらに説明する。図１９は、第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図１９では、説明を簡単にするため、ブロックＢＬＫ０についての読出し電圧の識別子、個別読出し電圧、共通読出し電圧更新用ブロックであるかどうかの情報、及び書込み温度、並びに共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。
【0168】
以下では、９０℃の書込み温度においてブロックＢＬＫ０に対する書込み処理が実行される場合の、書込み処理を含む全体動作が実行される際の読出し電圧情報２１の更新の例が示される。第１実施形態の第１変形例の第１動作例において、チップＣｈｉｐ０のブロックＢＬＫ０は共通読出し電圧更新用ブロックである。これにより、ブロックＢＬＫ０に対する第１処理とともに第２処理が実行される。
【0169】
図１９（Ａ）は第１処理が実行される前における読出し電圧情報２１である。図１９（Ｂ）は第１処理が実行された後、第２処理が実行される前における読出し電圧情報２１である。図１９（Ｃ）は第２処理が実行された後における読出し電圧情報２１である。
【0170】
図１９（Ａ）及び（Ｂ）に示すように、第１処理が実行される前における読出し電圧情報２１、及び第１処理が実行された後、第２処理が実行される前における読出し電圧情報２１は、書込み温度を除き、第１実施形態における図１５（Ａ）及び図１５（Ｂ）と同等である。図１９（Ａ）に示すように、第１処理が実行される前において、書込み温度は未設定状態（図１９中「－」で示される）である。また、第１実施形態の第１変形例の第１動作例における書込み温度は９０℃である。これにより、図１９（Ｂ）に示すように、第１処理において、ブロックＢＬＫ０に対する書込み処理の際の不揮発性メモリ１０の温度が記憶される。
【0171】
第２処理のＳｔ３１の処理におけるブロックＢＬＫ０の書込み温度が７０℃以上であるため、コントローラ３０は、書込み処理が実行されたブロックＢＬＫ０の書込み温度が共通読出し電圧更新の条件を満たさないと判定する。これにより、図１９（Ｃ）に示すように、第２処理が実行された後において、共通読出し電圧は、コントローラ３０によって更新されない。
【0172】
なお、書込み対象のブロックＢＬＫ０が共通読出し電圧更新の条件を満たす場合における読出し電圧情報２１の更新は、書込み温度が記憶されることを除き、第１実施形態の第２動作例において、図１５に示す読出し電圧情報の更新と同等である。
【0173】
１．４．２．２ 第１実施形態の第１変形例の第２動作例
第１実施形態の第１変形例の第２動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行された後、当該ブロックＢＬＫが共通読出し電圧更新の条件を満たす場合に、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として個別読出し電圧が記憶される動作例が説明される。
第１実施形態の第１変形例の第２動作例では、共通読出し電圧更新用ブロックに対して書込み処理が実行された後、当該ブロックＢＬＫが共通読出し電圧更新の条件を満たす場合に、共通読出し電圧を更新しつつ、当該共通読出し電圧更新用ブロックに対する読出し電圧として個別読出し電圧が記憶される動作例が説明される。
【0174】
１．４．２．２．１ 全体動作
第１実施形態の第１変形例の第２動作例における書込み処理を含む全体動作について、図２０を用いて説明する。図２０は、第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作を説明するためのフローチャートである。以下では、第１実施形態の第２動作例、及び第１実施形態の第１変形例の第１動作例と異なる点が主に説明される。
第１実施形態の第１変形例の第２動作例における書込み処理を含む全体動作について、図２０を用いて説明する。図２０は、第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作を説明するためのフローチャートである。以下では、第１実施形態の第２動作例、及び第１実施形態の第１変形例の第１動作例と異なる点が主に説明される。
【0175】
第１実施形態の第１変形例の第２動作例における全体動作は、第１処理及び第２処理を含む。
【0176】
第１実施形態の第１変形例の第２動作例における第１処理は、第１実施形態の第１変形例の第１動作例における第１処理と同等である。
【0177】
第１実施形態の第１変形例の第２動作例における第２処理は、第１実施形態の第１動作例、第１実施形態の第２動作例、及び第１実施形態の第１変形例の第１動作例における第２処理と同様に、例えば書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックであり、かつ上述の第２処理の開始条件が満たされる場合に実行される。また、書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックではない場合、第１実施形態の第１動作例、第１実施形態の第２動作例、及び第１実施形態の第１変形例の第１動作例と同様に、第２処理は実行されない。
【0178】
第２処理において、Ｓｔ４０の処理は、第１実施形態の第１動作例におけるＳｔ３の処理、第１実施形態の第２動作例におけるＳｔ１０の処理、及び第１実施形態の第１変形例の第１動作例におけるＳｔ３０の処理と同等である。Ｓｔ４１の処理は、第１実施形態の第１動作例におけるＳｔ４の処理と同等である。Ｓｔ４３の処理は、第１実施形態の第１動作例におけるＳｔ５の処理、第１実施形態の第２動作例におけるＳｔ１１の処理、及び第１実施形態の第１変形例の第１動作例におけるＳｔ３２の処理と同等である。Ｓｔ４４の処理は、第１実施形態の第１動作例におけるＳｔ６の処理と同等である。
【0179】
コントローラ３０は、Ｓｔ４１の処理の後、第１実施形態の第１変形例の第１動作例におけるＳｔ３１の処理と同等に、書込み対象のブロックＢＬＫが共通読出し電圧更新の条件を満たすかどうか判定する（Ｓｔ４２）。書込み対象のブロックＢＬＫが共通読出し電圧更新の条件を満たす場合（Ｓｔ４２；ＹＥＳ）、処理はＳｔ４３に進む。書込み対象のブロックＢＬＫが共通読出し電圧更新の条件を満たさない場合（Ｓｔ４２；ＮＯ）、処理はＳｔ４４に進む。
【0180】
なお、全体動作において、共通読出し電圧更新の条件を満たすかどうか判定する処理の順番は、可能な範囲で変更されてもよい。例えば、図２０において、Ｓｔ４２の処理は、Ｓｔ４０の処理の前に実行されてもよい。
【0181】
１．４．２．２．２ 読出し電圧情報の更新
第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報２１の更新について、図２１を用いてさらに説明する。図２１は、第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図２１では、説明を簡単にするため、チップＣｈｉｐ０のブロックＢＬＫ０についての読出し電圧の識別子、個別読出し電圧、共通読出し電圧更新用ブロックであるかどうかの情報、及び書込み温度、並びに共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。
第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報２１の更新について、図２１を用いてさらに説明する。図２１は、第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図である。図２１では、説明を簡単にするため、チップＣｈｉｐ０のブロックＢＬＫ０についての読出し電圧の識別子、個別読出し電圧、共通読出し電圧更新用ブロックであるかどうかの情報、及び書込み温度、並びに共通読出し電圧の識別子Ｉｃｏｍ０に対応する共通読出し電圧が示される。
【0182】
以下では、９０℃の書込み温度においてブロックＢＬＫ０に対する書込み処理が実行される場合の、書込み処理を含む全体動作が実行される際の読出し電圧情報の更新の例が示される。第１実施形態の第１変形例の第２動作例において、チップＣｈｉｐ０のブロックＢＬＫ０は共通読出し電圧更新用ブロックである。これにより、第１処理とともに第２処理が実行される。
【0183】
図２１（Ａ）は第１処理が実行される前における読出し電圧情報２１である。図２１（Ｂ）は第１処理が実行された後、第２処理が実行される前における読出し電圧情報２１である。図２１（Ｃ）は第２処理が実行された後における読出し電圧情報２１である。図２１（Ａ）に示す読出し電圧情報２１、及び図２１（Ｂ）に示す読出し電圧情報２１はそれぞれ、第１実施形態の第１変形例の第１動作例における図１９（Ａ）に示す読出し電圧情報、及び図１９（Ｂ）に示す読出し電圧情報と同等であるため、これらの説明を省略する。
【0184】
書込み対象のブロックＢＬＫ０が共通読出し電圧更新の条件を満たさない場合において、第２動作例における読出し電圧情報２１の更新は、図２１（Ｃ）に示す第２処理が実行された後の読出し電圧情報２１において、個別読出し電圧として、電圧Ｖｉ０－０が記憶されること、及び読出し電圧の識別子として個別読出し電圧の識別子Ｉｉが付与されることを除き、第１実施形態の第１変形例の第１動作例における読出し電圧情報の更新と同等である。すなわち、第１実施形態の第１変形例の第２動作例では、Ｓｔ４１の処理によって、ブロックＢＬＫ０に対する個別読出し電圧が記憶される。また、Ｓｔ４４の処理によって、ブロックＢＬＫ０の読出し電圧の識別子として、個別読出し電圧の識別子Ｉｉが付与される。また、共通読出し電圧の更新は実行されない。
【0185】
なお、書込み対象のブロックＢＬＫ０が共通読出し電圧更新の条件を満たす場合における読出し電圧情報２１の更新は、書込み温度が記憶されていることを除き、第１実施形態の第２動作例において、図１５に示す第１実施形態の第２動作例に係る読出し電圧情報の更新と同等である。
【0186】
第１実施形態の第１変形例によっても第１実施形態と同様の効果が奏される。
【0187】
１．５ 第１実施形態の第２変形例
上述の第１実施形態、及び第１実施形態の第１変形例では、各チップＣｈｉｐに対して１つの共通読出し電圧が設定される場合を示したが、これに限られない。各チップＣｈｉｐに対して複数の共通読出し電圧が設定されてもよい。
上述の第１実施形態、及び第１実施形態の第１変形例では、各チップＣｈｉｐに対して１つの共通読出し電圧が設定される場合を示したが、これに限られない。各チップＣｈｉｐに対して複数の共通読出し電圧が設定されてもよい。
【0188】
以下では、第１実施形態の第２変形例に係るメモリシステム１の構成及び動作について、第１実施形態に係るメモリシステムの構成及び動作と異なる点について主に説明する。
【0189】
１．５．１ 構成
第１実施形態の第２変形例に係る不揮発性メモリ１０及びコントローラ３０の構成は、第１実施形態に係る不揮発性メモリ及びコントローラの構成と同等である。また、第１実施形態の第２変形例に係る揮発性メモリ２０は、第１実施形態に係る揮発性メモリと同様に、読出し電圧情報２１を記憶する。以下では、第１実施形態の第２変形例における読出し電圧情報２１について、第１実施形態における読出し電圧情報と異なる点が主に説明される。
第１実施形態の第２変形例に係る不揮発性メモリ１０及びコントローラ３０の構成は、第１実施形態に係る不揮発性メモリ及びコントローラの構成と同等である。また、第１実施形態の第２変形例に係る揮発性メモリ２０は、第１実施形態に係る揮発性メモリと同様に、読出し電圧情報２１を記憶する。以下では、第１実施形態の第２変形例における読出し電圧情報２１について、第１実施形態における読出し電圧情報と異なる点が主に説明される。
【0190】
第１実施形態の第２変形例における読出し電圧情報２１について図２２を用いて説明する。図２２は、第１実施形態の第２変形例に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図である。なお、第１実施形態の第２変形例において、共通読出し電圧の識別子と共通読出し電圧との関係を示すテーブルは、チップＣｈｉｐ０に対応する共通読出し電圧の識別子の数が増えていることを除き、第１実施形態における図６のテーブルと実質的に同等であるため、その説明を省略する。
【0191】
第１実施形態の第２変形例において、読出し電圧算出部３８は、チップＣｈｉｐ０において、２つの共通読出し電圧の識別子Ｉｃｏｍ０－０及びＩｃｏｍ０－１を設定し得る。より具体的には、読出し電圧算出部３８は、例えば書込み温度が７０℃未満であるブロックＢＬＫに対して、共通読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－０を付与する。また、読出し電圧算出部３８は、例えば書込み温度が７０℃以上であるブロックＢＬＫに対して、共通読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－１を付与する。例えば、図２２に示す例において、書込み温度が７０℃未満であるブロックＢＬＫ０、ＢＬＫ１、及びＢＬＫｎ…に対して、読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－０が付与される。また、書込み温度が７０℃以上であるブロックＢＬＫ２、及びＢＬＫ３、…に対して、読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－１が付与される。
【0192】
１．５．２ 動作
第１実施形態の第２変形例に係るメモリシステム１の動作について説明する。
第１実施形態の第２変形例に係るメモリシステム１の動作について説明する。
【0193】
以下では、共通読出し電圧更新用ブロックに対して書込み処理が実行される場合の動作例が説明される。
【0194】
１．５．２．１ 第１実施形態の第２変形例の第１動作例
第１実施形態の第２変形例の第１動作例では、書込み処理が実行されたブロックＢＬＫが条件を満たすかどうかに応じて、異なる共通読出し電圧の識別子が付与される動作例が説明される。
第１実施形態の第２変形例の第１動作例では、書込み処理が実行されたブロックＢＬＫが条件を満たすかどうかに応じて、異なる共通読出し電圧の識別子が付与される動作例が説明される。
【0195】
１．５．２．１．１ 全体動作
第１実施形態の第２変形例に係る第１動作例は、共通読出し電圧の識別子を付与する処理を除き、例えば図７及び図８を用いて説明される第１実施形態の第１動作例の全体動作、又は図１４を用いて説明される第１実施形態の第２動作例の全体動作と同等とすることができる。
第１実施形態の第２変形例に係る第１動作例は、共通読出し電圧の識別子を付与する処理を除き、例えば図７及び図８を用いて説明される第１実施形態の第１動作例の全体動作、又は図１４を用いて説明される第１実施形態の第２動作例の全体動作と同等とすることができる。
【0196】
以下では、共通読出し電圧の識別子を付与する処理について図２３を用いて説明する。図２３は、第１実施形態の第２変形例に係るメモリシステムにおいて、複数の共通読出し電圧の識別子のうち、ブロックに対応する共通読出し電圧の識別子を付与する動作を説明するためのフローチャートである。当該処理は、第１実施形態の第１動作例のＳｔ１の処理に相当する処理である。
【0197】
書込み対象のブロックＢＬＫに対する書込み処理が実行された場合（開始）、コントローラ３０は、書込み処理が実行されたブロックＢＬＫがチップＣｈｉｐ０に含まれるブロックＢＬＫであるかどうかを判定する（Ｓｔ５０）。書込み処理が実行されたブロックＢＬＫがチップＣｈｉｐ０に含まれるブロックＢＬＫであると判定される場合（Ｓｔ５０；ＹＥＳ）、処理はＳｔ５１に進む。書込み処理が実行されたブロックＢＬＫがチップＣｈｉｐ０に含まれるブロックＢＬＫではないと判定される場合（Ｓｔ５０；ＮＯ）、処理はＳｔ５４に進む。
【0198】
書込み処理が実行されたブロックＢＬＫがチップＣｈｉｐ０に含まれるブロックＢＬＫであると判定される場合（Ｓｔ５０；ＹＥＳ）、コントローラ３０は、第１条件が満たされるかどうかを判定する（Ｓｔ５１）。ここで、第１条件は、例えばブロックＢＬＫの書込み温度に基づく。より具体的には、第１条件は、ブロックの書込み温度が７０℃以上であることである。第１条件が満たされると判定される場合（Ｓｔ５１；ＹＥＳ）、処理はＳｔ５２に進む。第１条件を満たされないと判定される場合（Ｓｔ５１；ＮＯ）、処理はＳｔ５３に進む。
【0199】
第１条件が満たされる場合（Ｓｔ５１；ＹＥＳ）、共通読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－１を付与する。
【0200】
第１条件が満たされない場合（Ｓｔ５１；ＮＯ）、共通読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－０を付与する。
【0201】
書込み処理が実行されたブロックＢＬＫがチップＣｈｉｐ０に含まれるブロックＢＬＫではない場合（Ｓｔ５０；ＮＯ）、当該ブロックＢＬＫを含むチップＣｈｉｐに対応する共通読出し電圧の識別子を付与する（Ｓｔ５４）。なお、当該チップＣｈｉｐにおいても複数の共通読出し電圧が適用される場合、コントローラ３０は、Ｓｔ５４の処理において、Ｓｔ５１～Ｓｔ５３の処理と同様に読出し電圧の識別子を付与し得る。
【0202】
以上の動作により、共通読出し電圧の識別子を付与する動作が終了する（終了）。
【0203】
このように、全体動作の第１処理において、書込み処理が実行されたブロックＢＬＫに対して、共通読出し電圧の選択が実行される。
【0204】
なお、図２３に示される処理の同様の処理が、例えば第１実施形態の第１動作例の第２処理においてさらに実行されてもよい。より具体的には、図２３に示される処理と同様の処理が、例えば第１実施形態の第１動作例の第２処理において、Ｓｔ３の処理の前に実行されてもよい。この場合、例えば書込み処理が実行されたブロックＢＬＫに対して、第２処理において選択された共通読出し電圧の識別子に基づいて、共通読出し電圧の更新が実行される。
【0205】
また、図２３に示される処理の代わりに、図２３に示される処理の同様の処理が、例えば第１実施形態の第１動作例の第２処理において実行されてもよい。この場合、共通読出し電圧更新用ブロックに対してのみ、共通読出し電圧の識別子の選択が実行される。
【0206】
また、第１実施形態の第２変形例に係る第１動作例は、第１実施形態の第１変形例に係る第１動作例及び第２動作例において実施することもできる。すなわち、第１実施形態の第２変形例に係る第１動作例の第１処理において共通読出し電圧の識別子Ｉｃｏｍ０－０及びＩｃｏｍ０－１がそれぞれ付与された読出し電圧更新用ブロックを用いて共通読出し電圧を更新する際に、第１実施形態の第１変形例に係る第１動作例及び第２動作例と同等に、共通読出し電圧更新の条件を満たすかどうか判定してもよい。
【0207】
また、図２３に示される処理の同様の処理が、例えば第１実施形態の第１変形例に係る第１動作例及び第２動作例においてさらに実行されてもよい。より具体的には、図２３に示される処理の同様の処理が、例えば第１実施形態の第１変形例に係る第１動作例の第２処理において、Ｓｔ３１とＳｔ３２の処理の間において実行されてもよい。また、図２３に示される処理の同様の処理が、例えば第１実施形態の第１変形例に係る第２動作例の第２処理において、Ｓｔ４２とＳｔ４３の処理の間において実行されてもよい。また、図２３に示される処理の代わりに、図２３に示される処理の同様の処理が、例えば第１実施形態の第１変形例に係る第１動作例及び第２動作例のそれぞれの第２処理において実行されてもよい。
【0208】
１．５．２．１．２ 読出し電圧情報の更新
第１実施形態の第２変形例の第１動作例における読出し電圧情報２１の更新について、図２４を用いてさらに説明する。図２４は、第１実施形態の第２変形例の第１動作例における読出し電圧情報の更新の一例を説明するための図である。
第１実施形態の第２変形例の第１動作例における読出し電圧情報２１の更新について、図２４を用いてさらに説明する。図２４は、第１実施形態の第２変形例の第１動作例における読出し電圧情報の更新の一例を説明するための図である。
【0209】
以下では、チップＣｈｉｐ０のブロックＢＬＫ０に対して、書込み温度が４０℃である書込み処理を含む全体動作、及び書込み温度が９０℃である書込み処理を含む全体動作が連続して実行される場合の読出し電圧情報２１の更新の例が示される。図２４では、説明を簡単にするため、ブロックＢＬＫ０についての読出し電圧の識別子、共通読出し電圧更新用ブロックであるかどうかの情報、及び書込み温度が示される。
【0210】
図２４に示す例において、ブロックＢＬＫ０は、共通読出し電圧更新用ブロックではない。これにより、各書込み処理を含む全体動作において、第２処理は実行されず、ブロックＢＬＫ０に対する第１処理のみが実行される。
【0211】
図２４（Ａ）は１回目の書込み処理を含む全体動作が実行される前における読出し電圧情報２１である。図２４（Ｂ）は１回目の書込み処理を含む全体動作が実行された後、２回目の書込み処理を含む全体動作が実行される前における読出し電圧情報２１である。図２４（Ｃ）は２回目の書込み処理を含む全体動作が実行された後における読出し電圧情報２１である。
【0212】
図２４に示す例の１回目の書込み処理を含む第１処理が実行される前において、ブロックＢＬＫ０には、書込み処理が実行されていない。これにより、図２４（Ａ）に示すように、読出し電圧の識別子、及び書込み温度は未設定状態である。
【0213】
１回目の書込み処理の書込み温度は、４０℃である。これにより、１回目の書込み処理の書込み温度は、第１条件を満たさない。このため、図２４（Ｂ）に示すように、１回目の第１処理においてブロックＢＬＫ０に対する書込み処理が実行された後、Ｓｔ５３の処理によって、読出し電圧算出部３８は、ブロックＢＬＫ０の読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－０を付与する。
【0214】
２回目の書込み処理の書込み温度は、９０℃である。すなわち、２回目の書込み処理の書込み温度は、第１条件を満たす。これにより、図２４（Ｃ）に示すように、２回目の第１処理においてブロックＢＬＫ０に対する書込み処理が実行された後、Ｓｔ５２の処理によって、読出し電圧算出部３８は、ブロックＢＬＫ０の読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－１を付与する。
【0215】
なお、上述の第１実施形態の第２変形例では、ブロックＢＬＫの書込み温度に基づいて共通読出し電圧の識別子を付与する場合が示されたが、これに限られない。例えば、読出し電圧算出部３８は、各ブロックＢＬＫの疲弊状態に基づいて共通読出し電圧を付与してもよい。この場合、読出し電圧情報２１には、例えば読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用ブロックであるかどうかの情報に加えて、各ブロックＢＬＫに対する書込み処理の実行回数が記憶される。以下の説明では、各ブロックＢＬＫに対する書込み処理の実行回数を、疲弊度とも呼ぶ。
【0216】
読出し電圧算出部３８が各ブロックＢＬＫの疲弊状態に基づいて共通読出し電圧を付与する場合、チップＣｈｉｐ０において、２つの共通読出し電圧の識別子Ｉｃｏｍ０－０及びＩｃｏｍ０－１は、疲弊度に応じて付与され得る。より具体的には、例えば疲弊度が１０００未満であるブロックＢＬＫ１、ＢＬＫ３、及びＢＬＫｎ…に対して、共通読出し電圧の識別子Ｉｃｏｍ０－０が付与される。また、例えば疲弊度が１０００以上であるブロックＢＬＫ０、及びＢＬＫ２、…に対して、共通読出し電圧の識別子Ｉｃｏｍ０－１が付与される。
【0217】
また、コントローラ３０は、各ブロックＢＬＫの最新の書込み処理の際に取得するステータス情報に基づいて、複数の共通読出し電圧のうち、当該ブロックＢＬＫに対する共通読出し電圧を適用してもよい。ここで、ステータス情報は、例えば書込み処理において実行されるプログラムループの回数である。
【0218】
また、コントローラ３０は、例えば各ブロックＢＬＫの個別読出し電圧の系列データを用いて算出される値に基づいて、複数の共通読出し電圧の識別子のうち、当該ブロックＢＬＫに対する共通読出し電圧の識別子を付与してもよい。個別読出し電圧の系列データを用いて算出される値は、例えば個別読出し電圧の平均値や中央値である。より具体的には、コントローラ３０は、当該個別読出し電圧の系列データを用いて算出される値と、既定の読出し電圧との差が予め定められる値未満である場合、当該ブロックＢＬＫは書込み処理、及び読出し処理の特性が悪化していないブロックＢＬＫであると推定する。また、コントローラ３０は、上記差が予め定められる値以上である場合、当該ブロックＢＬＫは書込み及び読出しの特性が悪化したブロックＢＬＫであると推定する。コントローラ３０は、上記差が予め定められる値未満であるブロックＢＬＫに対して、読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－０を付与する。また、コントローラ３０は、上記差が予め定められる値以上であるブロックＢＬＫに対して、読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－１を付与する。このようにして、コントローラ３０は、特性が悪化したブロックＢＬＫと、特性が悪化していないブロックＢＬＫとに分けて、共通読出し電圧の識別子を付与することができる。
【0219】
また、コントローラ３０は、例えば各ブロックＢＬＫの物理的な位置や論理的な位置に基づいて、複数の共通読出し電圧の識別子のうち、当該ブロックＢＬＫに対する共通読出し電圧の識別子を付与してもよい。すなわち、メモリシステム１は、例えば各チップＣｈｉｐにおいて、予め定められる第１範囲にあるブロックＢＬＫに対して共通読出し電圧の識別子Ｉｃｏｍ０－０を付与し、第１範囲と異なる第２範囲にあるブロックＢＬＫに対して共通読出し電圧の識別子Ｉｃｏｍ０－１を付与するように構成されてもよい。
【0220】
１．５．２．２ 第１実施形態の第２変形例の第２動作例
第１実施形態の第２変形例の第２動作例では、各チップＣｈｉｐに対して複数の共通読出し電圧が設定される場合において、書込み処理が実行された共通読出し電圧更新用ブロックが条件を満たすかどうかに応じて、２つの共通読出し電圧の識別子のうちいずれか１つに対応する共通読出し電圧を更新する動作例が示される。
第１実施形態の第２変形例の第２動作例では、各チップＣｈｉｐに対して複数の共通読出し電圧が設定される場合において、書込み処理が実行された共通読出し電圧更新用ブロックが条件を満たすかどうかに応じて、２つの共通読出し電圧の識別子のうちいずれか１つに対応する共通読出し電圧を更新する動作例が示される。
【0221】
１．５．２．２．１ 全体動作
第１実施形態の第２変形例に係る第２動作例における全体動作は、第１処理及び第２処理を含む。なお、第２処理が実行されるタイミングは、第１実施形態の第１動作例における第２処理が実行されるタイミングと同様である。
第１実施形態の第２変形例に係る第２動作例における全体動作は、第１処理及び第２処理を含む。なお、第２処理が実行されるタイミングは、第１実施形態の第１動作例における第２処理が実行されるタイミングと同様である。
【0222】
第１実施形態の第２変形例に係る第２動作例の全体動作について図２５及び図２６を用いて説明する。図２５は、第１実施形態の第２変形例の第２動作例に係る第１処理を説明するためのフローチャートである。図２６は、第１実施形態の第２変形例の第２動作例に係る第２処理を説明するためのフローチャートである。
【0223】
まず、第１実施形態の第２変形例に係る第２動作例の第１処理が説明される。
【0224】
図２５に示すように、Ｓｔ６０及びＳｔ６２の処理は、第１実施形態の第１動作例の第１動作におけるＳｔ０及びＳｔ２の処理と同等である。
【0225】
Ｓｔ６１の処理において、書込み処理が実行されたブロックＢＬＫの読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－０が付与される。より一般的には、例えば各チップＣｈｉｐにおいて２つの共通読出し電圧の識別子が付与される場合に、いずれか１つの共通読出し電圧の識別子が付与される。
【0226】
以上のようにして第１処理が終了する。
【0227】
次に、第１実施形態の第２変形例に係る第２動作例における第２処理が説明される。
【0228】
第１実施形態の第２変形例の第２動作例における第２処理は、第１実施形態の第１動作例、第１実施形態の第２動作例、第１実施形態の第１変形例の第１動作例、第１実施形態の第１変形例の第２動作例、及び第１実施形態の第２変形例の第１動作例における第２処理と同様に、例えば書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックであり、かつ上述の第２処理の開始条件が満たされる場合に実行される。また、書込み対象のブロックＢＬＫが共通読出し電圧更新用ブロックではない場合、第１実施形態の第１動作例、第１実施形態の第２動作例、第１実施形態の第１変形例の第１動作例、第１実施形態の第１変形例の第２動作例、及び第１実施形態の第２変形例の第１動作例と同様に、第２処理は実行されない。
【0229】
Ｓｔ７０の処理は、第１実施形態の第１動作例におけるＳｔ３の処理、第１実施形態の第２動作例におけるＳｔ１０の処理、第１実施形態の第１変形例の第１動作例におけるＳｔ３０の処理、及び第１実施形態の第１変形例の第２動作例のＳｔ４０の処理と同等である。Ｓｔ７１の処理は、第１実施形態の第１動作例におけるＳｔ４の処理、及び第１実施形態の第１変形例の第２動作例のＳｔ４１の処理と同等である。Ｓｔ７５の処理は、第１実施形態の第１動作例におけるＳｔ６の処理、及び第１実施形態の第１変形例の第２動作例のＳｔ４４の処理と同等である。
【0230】
コントローラ３０は、Ｓｔ７１の処理の後、書込み対象のブロックＢＬＫが共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧更新の条件を満たすかどうか判定する（Ｓｔ７２）。書込み対象のブロックＢＬＫが、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧更新の条件を満たす場合（Ｓｔ７２；ＹＥＳ）、処理はＳｔ７３に進む。書込み対象のブロックＢＬＫが、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧更新の条件を満たさない場合（Ｓｔ７２；ＮＯ）、処理はＳｔ７４に進む。ここで、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧更新の条件は、例えばＳｔ７０の処理において算出された個別読出し電圧に基づく条件である。以下の説明において、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧更新の条件を、単に個別読出し電圧に基づく条件とも呼ぶ。より具体的に、個別読出し電圧に基づく条件は、例えば書込み対象のブロックＢＬＫについて算出された個別読出し電圧と、当該ブロックＢＬＫに対応する共通読出し電圧との差、又は当該個別読出し電圧と、当該共通読出し電圧とは異なる共通読出し電圧や、当該ブロックＢＬＫとは異なるブロックＢＬＫに対応する個別読出し電圧との差が、予め定められた値未満であることである。当該ブロックＢＬＫに対応する共通読出し電圧は、例えば共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧である。
【0231】
Ｓｔ７３の処理は、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧が更新されることを除き、第１実施形態の第１動作例におけるＳｔ５の処理、第１実施形態の第２動作例におけるＳｔ１１の処理、及び第１実施形態の第１変形例の第１動作例におけるＳｔ３２の処理、第１実施形態の第１変形例の第２動作例のＳｔ４３の処理と同等である。
【0232】
Ｓｔ７４の処理は、共通読出し電圧の識別子Ｉｃｏｍ０－１に対応する共通読出し電圧が更新されることを除き、第１実施形態の第１動作例におけるＳｔ５の処理、第１実施形態の第２動作例におけるＳｔ１１の処理、及び第１実施形態の第１変形例の第１動作例におけるＳｔ３２の処理、第１実施形態の第１変形例の第２動作例のＳｔ４３の処理と同等である。
【0233】
なお、上述の動作例では、書込み処理が実行されたブロックＢＬＫの個別読出し電圧が記憶される例について説明したが、これに限られない。例えば、第１実施形態の第１変形例の第１動作例と同様に、書込み対象のブロックＢＬＫの個別読出し電圧を用いて共通読出し電圧を更新した際に、個別読出し電圧が記憶されなくてもよい。この場合、例えばＳｔ７４の処理において共通読出し電圧を更新した後、書込み対象のブロックＢＬＫに対して共通読出し電圧の識別子Ｉｃｏｍ０－１が付与されてもよい。
【0234】
１．５．２．２．２ 読出し電圧情報の更新
第１実施形態の第２変形例の第２動作例における読出し電圧情報２１の更新について、図２７を用いてさらに説明する。図２７は、第１実施形態の第２変形例の第２動作例における読出し電圧情報の更新の一例を説明するための図である。
第１実施形態の第２変形例の第２動作例における読出し電圧情報２１の更新について、図２７を用いてさらに説明する。図２７は、第１実施形態の第２変形例の第２動作例における読出し電圧情報の更新の一例を説明するための図である。
【0235】
以下では、チップＣｈｉｐ０のブロックＢＬＫ０に対して、２回の全体動作が連続して実行される場合の読出し電圧情報２１の更新の例が示される。図２７では、説明を簡単にするため、ブロックＢＬＫ０についての読出し電圧の識別子、個別読出し電圧、共通読出し電圧更新用ブロックであるかどうかの情報、個別読出し電圧に基づく条件を満たすかどうかの情報、並びに共通読出し電圧の識別子Ｉｃｏｍ０－０及びＩｃｏｍ０－１のそれぞれに対応する共通読出し電圧が示される。なお、図２７中、個別読出し電圧に基づく条件が満たされる場合に、個別読出し電圧に基づく条件に対応する欄に“○”が示される。また、図２７中、個別読出し電圧に基づく条件が満たされない場合に、個別読出し電圧に基づく条件に対応する欄に“×”が示される。
【0236】
また、以下では、個別読出し電圧に基づく条件が、書込み対象のブロックＢＬＫについて算出された個別読出し電圧と、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧との差が、予め定められた値未満である例、が説明される。
【0237】
図２７に示す例において、ブロックＢＬＫ０は、共通読出し電圧更新用ブロックである。これにより、各全体動作において、第１処理及び第２処理が実行される。
【0238】
図２７（Ａ）は１回目の全体動作が実行される前における読出し電圧情報２１である。図２７（Ｂ）は１回目の全体動作が実行された後、２回目の全体動作が実行される前における読出し電圧情報２１である。図２７（Ｃ）は２回目の全体動作が実行された後における読出し電圧情報２１である。
【0239】
図２７に示す例の１回目の書込み処理を含む第１処理が実行される前において、ブロックＢＬＫ０の読出し電圧の識別子として、共通読出し電圧の識別子Ｉｃｏｍ０－０が付与される。また、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧として、電圧Ｖｃ０－０（０）が記憶される。また、共通読出し電圧の識別子Ｉｃｏｍ０－１に対応する共通読出し電圧として、電圧Ｖｃ０－１（０）が記憶される。
【0240】
１回目の全体動作のＳｔ７１の処理において、ブロックＢＬＫ０の個別読出し電圧として、電圧Ｖｉ０－０（０）が記憶される。ブロックＢＬＫ０の個別読出し電圧としての電圧Ｖｉ０－０（０）と、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧としての電圧Ｖｃ０－０（０）との差は、例えば予め定められた値未満である。これにより、Ｓｔ７２の処理において、個別読出し電圧に基づく条件が満たされる。このため、図２７（Ｂ）に示すように、Ｓｔ７３の処理によって、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧が、電圧Ｖｃ０－０（０）から電圧Ｖｃ０－０（１）に更新される。また、Ｓｔ７５の処理において、ブロックＢＬＫ０に対して個別読出し電圧の識別子Ｉｉが付与される。
【0241】
２回目の全体動作のＳｔ７１の処理において、ブロックＢＬＫ０の個別読出し電圧として、電圧Ｖｉ０－０（１）が記憶される。ブロックＢＬＫ０の個別読出し電圧としての電圧Ｖｉ０－０（１）と、共通読出し電圧の識別子Ｉｃｏｍ０－０に対応する共通読出し電圧としての電圧Ｖｃ０－０（１）との差は、例えば予め定められた値以上である。これにより、Ｓｔ７２の処理において、個別読出し電圧に基づく条件は満たされない。このため、図２７（Ｃ）に示すように、Ｓｔ７４の処理によって、共通読出し電圧の識別子Ｉｃｏｍ０－１に対応する共通読出し電圧が、電圧Ｖｃ０－１（０）から電圧Ｖｃ０－１（１）に更新される。また、Ｓｔ７５の処理において、ブロックＢＬＫ０に対して個別読出し電圧の識別子Ｉｉが付与される。
【0242】
第１実施形態の第２変形例によっても、第１実施形態及び第１実施形態の第１変形例と同様の効果が奏される。
【0243】
２ 第２実施形態
上述の第１実施形態、第１実施形態の第１変形例、及び第１実施形態の第２変形例では、書込み処理を実行した後の経過時間に基づいて読出し電圧が更新される例を示したが、これに限られない。コントローラ３０は、ホスト機器２等からの書込み処理等の指示に関わらず、メモリシステム１の内部処理において読出し電圧を更新すると判定されたタイミングにおいて、読出し電圧を更新してもよい。
上述の第１実施形態、第１実施形態の第１変形例、及び第１実施形態の第２変形例では、書込み処理を実行した後の経過時間に基づいて読出し電圧が更新される例を示したが、これに限られない。コントローラ３０は、ホスト機器２等からの書込み処理等の指示に関わらず、メモリシステム１の内部処理において読出し電圧を更新すると判定されたタイミングにおいて、読出し電圧を更新してもよい。
【0244】
以下では、第２実施形態に係るメモリシステムの構成及び動作について説明される。
【0245】
【0246】
第２実施形態に係るメモリシステム１の不揮発性メモリ１０及び揮発性メモリ２０の構成は、第１実施形態に係るメモリシステム１の不揮発性メモリ１０及び揮発性メモリ２０の構成と実質的に同等である。
【0247】
第２実施形態に係るメモリシステム１のコントローラ３０は、ＣＰＵ３１、バッファメモリ３２、ホストインタフェース回路３３、ＥＣＣ回路３４、ＮＡＮＤインタフェース回路３５、ＤＲＡＭインタフェース回路３６、読出し電圧選択部３７、読出し電圧算出部３８、及び算出対象判定部３９を含む。第２実施形態に係るメモリシステム１のコントローラ３０において、ＣＰＵ３１、バッファメモリ３２、ホストインタフェース回路３３、ＥＣＣ回路３４、ＮＡＮＤインタフェース回路３５、ＤＲＡＭインタフェース回路３６、読出し電圧選択部３７、及び読出し電圧算出部３８の構成は、第１実施形態に係るメモリシステム１におけるこれらの構成と同等である。
【0248】
算出対象判定部３９は、例えばパトロール処理の際に、フェイルビット数Ｅに基づいて、各ブロックＢＬＫの読出し電圧を更新するかどうかを判定する。パトロール処理は、例えば有効なブロックに対して定期的に実行される内部処理である。コントローラ３０は、パトロール処理において、例えば不揮発性メモリ１０内の複数のページを巡回することで、エラー訂正処理が可能かどうかを判定する。また、コントローラ３０は、当該判定の結果に基づいて、読出し電圧を最適な状態に保つ。
【0249】
２．２ 動作
第２実施形態に係るメモリシステム１の動作について説明する。
第２実施形態に係るメモリシステム１の動作について説明する。
【0250】
２．２．１ 第２実施形態の動作例
第２実施形態の動作例では、パトロール動作においてエラー訂正処理ができる最大のフェイルビット数Ｅｔｈを超えてはいないものの、フェイルビット数Ｅが多いと判定されたブロックＢＬＫの読出し電圧が更新される動作例が説明される。
第２実施形態の動作例では、パトロール動作においてエラー訂正処理ができる最大のフェイルビット数Ｅｔｈを超えてはいないものの、フェイルビット数Ｅが多いと判定されたブロックＢＬＫの読出し電圧が更新される動作例が説明される。
【0251】
２．２．１．１ パトロール処理
まず、第２実施形態に係るメモリシステム１におけるパトロール処理について図２９を用いて説明する。図２９は、第２実施形態の動作例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャートである。なお、以下では説明を簡単にするため、各チップＣｈｉｐが１つのプレーンＰＬＮを含む場合について説明する。
まず、第２実施形態に係るメモリシステム１におけるパトロール処理について図２９を用いて説明する。図２９は、第２実施形態の動作例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャートである。なお、以下では説明を簡単にするため、各チップＣｈｉｐが１つのプレーンＰＬＮを含む場合について説明する。
【0252】
Ｓｔ８０において、コントローラ３０は、変数ｉ０、ｊ０、及びｋ０を初期化する（ｉ０＝ｊ０＝ｋ０＝０）。
【0253】
読出し電圧選択部３７は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０に対して付与される読出し電圧の識別子に基づいて、当該ブロックＢＬＫの読出し電圧として、当該読出し電圧の識別子に対応する読出し電圧を適用する（Ｓｔ８１）。なお、読出し電圧を適用する処理は、第１実施形態の第３動作例のＳｔ２０～Ｓｔ２３の処理と実質的に同等である。
【0254】
コントローラ３０は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０に対して、上記決定される読出し電圧を用いてパトロール読出し処理を実行する（Ｓｔ８２）。より具体的には、コントローラ３０は、パトロール読出し処理を実行する旨のコマンドセットを発行し、不揮発性メモリ１０に送信する。不揮発性メモリ１０は、当該コマンドセットを受信すると、上記決定される読出し電圧を用いてセルユニットＣＵｋ０からデータを読出す。当該読出されたデータは、コントローラ３０に送信される。
【0255】
なお、以下の説明では、パトロール読出し処理において、不揮発性メモリ１０は、セルユニットＣＵｋ０に記憶された全てのページからデータを読出して、コントローラ３０に出力するものとして説明するが、これに限られない。例えば、不揮発性メモリ１０は、セルユニットＣＵｋ０に記憶された特定の１ページ又は複数のページからデータを読出して、コントローラ３０に出力してもよい。
【0256】
コントローラ３０内のＥＣＣ回路３４は、上記読出されたデータを用いてエラー検出及びエラー訂正処理を行う。そして、コントローラ３０は、エラー訂正に成功したかどうかを判定する（Ｓｔ８３）。エラー訂正に成功したと判定された場合（Ｓｔ８３；ＹＥＳ）、処理はＳｔ８４に進む。エラー訂正に失敗したと判定された場合（Ｓｔ８３；ＮＯ）、処理はＳｔ８６に進む。
【0257】
算出対象判定部３９は、上記エラー検出の結果を用いて、チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０のフェイルビット数Ｅが予め定められた基準値Ｅｃより多いかどうか判定する（Ｓｔ８４）。ここで、基準値Ｅｃは、例えばセルユニットＣＵについてエラー訂正処理ができる最大のフェイルビット数Ｅｔｈ未満の数である。基準値Ｅｃは、例えばフェイルビット数Ｅｔｈの４０％以上の値である。セルユニットＣＵｋ０のフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ８４；ＹＥＳ）、処理はＳ６５に進む。チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０のフェイルビット数Ｅが基準値Ｅｃ以下であると判定された場合（Ｓｔ８４；ＮＯ）、処理はＳｔ８７に進む。
【0258】
セルユニットＣＵｋ０のフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ８４；ＹＥＳ）、コントローラ３０は読出し電圧の更新処理を実行する（Ｓｔ８５）。読出し電圧の更新処理の詳細については後述する。そして、処理はＳｔ８９に進む。
【0259】
エラー訂正に失敗したと判定された場合（Ｓｔ８３；ＮＯ）、コントローラ３０はその他のリトライ処理を実行する（Ｓｔ８６）。そして、処理はＳｔ８９に進む。
【0260】
チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０のフェイルビット数Ｅが基準値Ｅｃ以下であると判定された場合（Ｓｔ８４；ＮＯ）、コントローラ３０は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０内のセルユニットＣＵのパトロール読出し処理が終了したかどうかを判定する（Ｓｔ８７）。チップＣｈｉｐｉ０のブロックＢＬＫｊ０内のセルユニットＣＵのパトロール読出し処理が終了したと判定された場合（Ｓｔ８７；ＹＥＳ）、処理はＳｔ８９に進む。チップＣｈｉｐｉ０のブロックＢＬＫｊ０内にパトロール読出し処理を実行すべきセルユニットＣＵが残っていると判定された場合（Ｓｔ８７；ＮＯ）、処理はＳｔ８８に進む。
【0261】
チップＣｈｉｐｉ０のブロックＢＬＫｊ０内にパトロール読出し処理を実行すべきセルユニットＣＵが残っていると判定された場合（Ｓｔ８７；ＮＯ）、コントローラ３０は、変数ｋ０をインクリメントする（Ｓｔ８８）。そして、処理はＳｔ８２に進む。これにより、チップＣｈｉｐｉ０のブロックＢＬＫｊ０における全てのセルユニットＣＵについてパトロール読出し処理が完了するまで、Ｓｔ８２～Ｓｔ８８の処理が繰り返される。
【0262】
Ｓｔ８５の処理が実行された場合、及びチップＣｈｉｐｉ０のブロックＢＬＫｊ０の全てのセルユニットＣＵに対してパトロール読出し処理を実行したと判定された場合（Ｓｔ８７；ＹＥＳ）、コントローラ３０は、チップＣｈｉｐｉ０における全てのブロックＢＬＫに対してパトロール読出し処理を実行したかどうかを判定する（Ｓｔ８９）。チップＣｈｉｐｉ０における全てのブロックＢＬＫに対してパトロール読出し処理を実行したと判定された場合（Ｓｔ８９；ＹＥＳ）、処理はＳｔ９１に進む。チップＣｈｉｐｉ０内にパトロール読出し処理を実行すべきブロックＢＬＫが残っていると判定された場合（Ｓｔ８９；ＮＯ）、処理はＳｔ９０に進む。
【0263】
チップＣｈｉｐｉ０内にパトロール読出し処理を実行すべきブロックＢＬＫが残っていると判定された場合（Ｓｔ８９；ＮＯ）、コントローラ３０は、変数ｊ０をインクリメントする（Ｓｔ９０）。また、コントローラ３０は、変数ｋ０を初期化する（ｋ０＝０）。そして、処理はＳｔ８１に進む。これにより、チップＣｈｉｐｉ０における全てのブロックＢＬＫについてパトロール読出し処理が完了するまで、Ｓｔ８１～Ｓｔ９０が繰り返される。
【0264】
チップＣｈｉｐｉ０における全てのブロックＢＬＫに対してパトロール読出し処理を実行したと判定された場合（Ｓｔ８９；ＹＥＳ）、コントローラ３０は、全てのチップＣｈｉｐに対してパトロール読出し処理を実行したかどうかを判定する（Ｓｔ９１）。全てのチップＣｈｉｐに対してパトロール読出し処理を実行したと判定された場合（Ｓｔ９１；ＹＥＳ）、パトロール処理は終了する。パトロール読出し処理を実行すべきチップＣｈｉｐが残っていると判定された場合（Ｓｔ９１；ＮＯ）、処理はＳｔ９２に進む。
【0265】
パトロール読出し処理を実行すべきチップＣｈｉｐが残っていると判定された場合（Ｓｔ９１；ＮＯ）、コントローラ３０は、変数ｉ０をインクリメントする（Ｓｔ９１）。また、コントローラ３０は、変数ｊ０及びｋ０を初期化する（ｊ０＝ｋ０＝０）。そして、処理はＳｔ８１に進む。これにより、全てのチップＣｈｉｐについてパトロール読出し処理が完了するまで、Ｓｔ８１～Ｓｔ９２が繰り返される。
【0266】
以上の動作によりパトロール処理が終了する。
【0267】
なお、上述したパトロール処理のフローはあくまで一例であり、これに限られない。
【0268】
また、パトロール読出し処理は、各ブロックＢＬＫのうち、予め選択される一部の代表セルユニットＣＵに対して実行されてもよい。また、代表セルユニットＣＵの数は、ブロックＢＬＫによって異なってもよい。
【0269】
また、例えば、パトロール読出し処理は、各チップＣｈｉｐのうち、予め選択される一部の代表ブロックＢＬＫに対して実行されてもよい。また、代表ブロックＢＬＫの数は、チップＣｈｉｐによって異なってもよい。
【0270】
また、例えば、コントローラ３０は、不揮発性メモリ１０内の記憶領域の一部をパトロール処理対象から除外してもよい。より具体的には、コントローラ３０は、例えば、データが書き込まれていない未使用のブロックＢＬＫ、及び有効なデータが書き込まれておらず参照されることがない無効なブロックＢＬＫ等を、パトロール読出し処理の対象から除外し得る。
【0271】
また、例えば、パトロール処理は、複数のチップＣｈｉｐに対して並列に実行されてもよい。
【0272】
また、図２９の例では、各チップＣｈｉｐが１つのプレーンＰＬＮを含む場合を示したが、これに限られない。各チップＣｈｉｐが複数のプレーンＰＬＮを含む場合、パトロール処理は、複数のプレーンＰＬＮに対して実行されてもよい。
【0273】
【0274】
チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０のフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ８４；ＹＥＳ）、コントローラ３０は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０が更新処理の条件を満たすかどうか判定する（Ｓｔ１００）。更新処理の条件は、例えば当該ブロックＢＬＫが有効なブロックＢＬＫであることである。また、更新処理の条件は、例えば上記ブロックＢＬＫが読出し電圧更新処理の対象となった回数が、予め決められた回数未満であることである。また、更新処理の条件は、例えば予め決められた期間内に、上記ブロックＢＬＫが一度も第１対象リストに加えられていないことである。当該期間は、例えば上記ブロックＢＬＫに対する書込み処理が実行されてから現在までの期間、及び最近の予め決められた期間等である。上記ブロックＢＬＫが更新処理の条件を満たすと判定された場合（Ｓｔ１００；ＹＥＳ）、処理はＳｔ１０１に進む。上記ブロックＢＬＫが更新処理の条件を満たさないと判定された場合（Ｓｔ１００；ＮＯ）、読出し電圧の更新処理は終了する。
【0275】
読出し電圧算出部３８は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０の個別読出し電圧を算出する（Ｓｔ１０１）。なお、個別読出し電圧を算出する処理は、書込み処理が実行されたブロックＢＬＫに関する処理が実行される代わりに、フェイルビット数Ｅが基準値Ｅｃより多いと判定されたセルユニットＣＵを含むブロックＢＬＫに関する処理が実行されることを除き、例えば第１実施形態の第１動作例のＳｔ３の処理、及び第１実施形態の第２動作例のＳｔ１０の処理と同様である。そして、処理はＳｔ１０２に進む。
【0276】
それから、読出し電圧算出部３８によって、Ｓｔ１０１の処理において算出された個別読出し電圧が、チップＣｈｉｐｉ０のブロックＢＬＫｊ０の個別読出し電圧として記憶される（Ｓｔ１０２）。そして、処理はＳｔ１０３に進む。
【0277】
読出し電圧算出部３８は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０の読出し電圧の識別子として、個別読出し電圧の識別子Ｉｉを付与する（Ｓｔ１０３）。そして、読出し電圧の更新処理は終了する（終了）。
【0278】
以上の動作により、読出し電圧の更新処理が実行される。
【0279】
第２実施形態に係るメモリシステム１によっても、第１実施形態、第１実施形態の第１変形例、及び第１実施形態の第２変形例に係るメモリシステムと同様の効果が奏される。
【0280】
また、第２実施形態の動作例によれば、パトロール処理において、フェイルビット数Ｅが、エラー訂正処理ができる最大のフェイルビット数Ｅｔｈに達する前に、フェイルビット数Ｅが多いブロックＢＬＫの読出し電圧の更新処理を実行することができる。これにより、例えばリトライ処理の頻度を低減することができる。このため、フェイルビット数Ｅの増加によるリードレイテンシの増加を抑制することができる。
【0281】
また、Ｓｔ１００において、読出し電圧の更新処理の対象であるブロックＢＬＫが有効なブロックＢＬＫであることが、更新処理の条件とされる。これにより、読出し電圧の更新処理を実行する際に無効なブロックＢＬＫに対する処理の実行を避けることができる。このことによっても、リードレイテンシの増加を抑制することができる。
【0282】
また、Ｓｔ１００において、読出し電圧の更新処理の対象であるブロックＢＬＫがこれまでに読出し電圧更新処理の対象のブロックＢＬＫとして選択された回数が、予め決められた回数未満であることが、更新処理の条件とされ得る。当該選択された回数が予め決められた回数以上であるブロックは、例えばブロック内のデータが破壊されていることで適切な読出し電圧を算出することができないブロックである可能性がある。このため、このようなブロックに対して、読出し電圧の更新処理が繰り返されることによって、システムに対する処理の負荷が大きくなることを抑制することができる。
【0283】
２．３ 第２実施形態の第１変形例
上述の第２実施形態では、パトロール処理内において、読出し電圧の更新処理が実行される場合を示したが、これに限られない。読出し電圧の更新処理は、パトロール処理の終了後に実行されてもよい。以下では、第２実施形態の第１変形例に係るメモリシステムの構成及び動作について、第２実施形態に係るメモリステムの構成及び動作と異なる点が説明される。
上述の第２実施形態では、パトロール処理内において、読出し電圧の更新処理が実行される場合を示したが、これに限られない。読出し電圧の更新処理は、パトロール処理の終了後に実行されてもよい。以下では、第２実施形態の第１変形例に係るメモリシステムの構成及び動作について、第２実施形態に係るメモリステムの構成及び動作と異なる点が説明される。
【0284】
２．３．１ 構成
第２実施形態の第１変形例において、揮発性メモリ２０は、コントローラ３０の指示によって、図示しない第１対象リストを記憶する。第１対象リストには、読出し電圧の更新処理を実行するために、読出し電圧の更新処理の対象とされるブロックＢＬＫが記憶される。読出し電圧算出部３８は、第１対象リストに記憶されるブロックＢＬＫに対して、読出し電圧の更新処理を実行する。
第２実施形態の第１変形例において、揮発性メモリ２０は、コントローラ３０の指示によって、図示しない第１対象リストを記憶する。第１対象リストには、読出し電圧の更新処理を実行するために、読出し電圧の更新処理の対象とされるブロックＢＬＫが記憶される。読出し電圧算出部３８は、第１対象リストに記憶されるブロックＢＬＫに対して、読出し電圧の更新処理を実行する。
【0285】
第２実施形態の第１変形例に係る不揮発性メモリ１０、コントローラ３０、及びホスト機器２の構成は、第２実施形態に係る不揮発性メモリ１０、コントローラ３０、及びホスト機器２の構成と実質的に同等である。また、第２実施形態の第１変形例に係る揮発性メモリ２０の構成は、上述のように第１対象リストを記憶することを除き、第２実施形態に係る揮発性メモリ２０の構成と同等である。
【0286】
２．３．２ 動作
第２実施形態の第１変形例に係るメモリシステム１の動作ついて、第２実施形態の動作例に係るメモリシステムの動作と異なる点が主に説明される。
第２実施形態の第１変形例に係るメモリシステム１の動作ついて、第２実施形態の動作例に係るメモリシステムの動作と異なる点が主に説明される。
【0287】
２．３．２．１ パトロール処理
第２実施形態の第１変形例に係るメモリシステム１におけるパトロール処理について図３１を用いて説明する。図３１は、第２実施形態の第１変形例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャートである。
第２実施形態の第１変形例に係るメモリシステム１におけるパトロール処理について図３１を用いて説明する。図３１は、第２実施形態の第１変形例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャートである。
【0288】
第２実施形態の第１変形例のパトロール処理において、Ｓｔ１１０～Ｓｔ１１４、及びＳｔ１１６～Ｓｔ１２２の処理はそれぞれ、変数ｉ０、ｊ０、及びｋ０の代わりに変数ｉ１、ｊ１、及びｋ１を用いることを除き、第２実施形態の動作例のパトロール処理におけるＳｔ８０～Ｓｔ８４、及びＳｔ８６～Ｓｔ９２の処理と実質的に同等である。以下では、第２実施形態の第１変形例のパトロール処理について、第２実施形態の動作例のパトロール処理と異なる点が主に説明される。
【0289】
チップＣｈｉｐｉ１のブロックＢＬＫｊ１のセルユニットＣＵｋ１のフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ１１４；ＹＥＳ）、コントローラ３０は、第１対象リストに、ブロックＢＬＫｊ１を加える（Ｓｔ１１５）。そして、処理はＳｔ１１９に進む。なお、第１対象リストには、Ｓｔ１１４の処理においてセルユニットＣＵｋ１のフェイルビット数Ｅが基準値Ｅｃより多いと判定された順番に、ブロックＢＬＫが加えられる。
【0290】
以上のようにして、Ｓｔ１２１の処理において全てのパトロール読出し処理が終了したと判定されるまで、Ｓｔ１１１～Ｓｔ１２２の処理を繰り返し実行することで、第２実施形態の第１変形例のパトロール処理が終了する。
【0291】
コントローラ３０は、例えば上述のようなパトロール処理の後、次のパトロール処理の前に、第１対象リストに基づいて読出し電圧の更新処理を実行する。
【0292】
なお、上記説明では、フェイルビット数Ｅが基準値Ｅｃより多い全てのブロックＢＬＫを第１対象リストに加える例を示したが、これに限られない。第１対象リストに加えるブロックＢＬＫは、各チップＣｈｉｐあたり１つであってもよいし、予め決められた数であってもよい。各チップＣｈｉｐあたり１つのブロックＢＬＫを第１対象リストに加える場合、当該１つのブロックＢＬＫは、各チップＣｈｉｐにおいて最もフェイルビット数Ｅが多いブロックＢＬＫとしてもよい。
【0293】
また、複数のプレーンＰＬＮに対してパトロール処理を実行する際に、第１対象リストに加えるブロックＢＬＫは、各プレーンＰＬＮあたり１つであってもよいし、予め決められた数であってもよい。各プレーンＰＬＮあたり１つのブロックＢＬＫを第１対象リストに加える場合、当該１つのブロックＢＬＫは、各プレーンＰＬＮにおいて最もフェイルビット数Ｅが多いブロックＢＬＫとしてもよい。
【0294】
２．３．２．２ 読出し電圧の更新処理
次に、第２実施形態の第１変形例に係るメモリシステム１の読出し電圧の更新処理を含む一連の動作について、図３２を用いて説明する。図３２は、第２実施形態の第１変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャートである。
次に、第２実施形態の第１変形例に係るメモリシステム１の読出し電圧の更新処理を含む一連の動作について、図３２を用いて説明する。図３２は、第２実施形態の第１変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャートである。
【0295】
例えばホスト機器２から読出し電圧の更新処理の指示があった場合（開始）、コントローラ３０は、上述のパトロール処理において作成された第１対象リストのうち、最初のブロックＢＬＫが更新処理の条件を満たすかどうか判定する（Ｓｔ１３０）。なお、Ｓｔ１３０の処理は、Ｓｔ１００の処理において、チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０のフェイルビット数Ｅが基準値Ｅｃより多いと判定された際のブロックＢＬＫｊ０の代わりに、第１対象リストの最初のブロックＢＬＫに対して処理が実行されることを除き、Ｓｔ１００の処理と同様である。最初のブロックＢＬＫが更新処理の条件を満たすと判定された場合（Ｓｔ１３０；ＹＥＳ）、処理はＳｔ１３１に進む。最初のブロックＢＬＫが更新処理の条件を満たさないと判定された場合（Ｓｔ１３０；ＮＯ）、処理はＳｔ１３２に進む。
【0296】
最初のブロックＢＬＫが更新処理の条件を満たすと判定された場合（Ｓｔ１３０；ＹＥＳ）、メモリシステム１は、最初のブロックＢＬＫに対して読出し電圧の更新処理を実行する（Ｓｔ１３１）。当該読出し電圧の更新処理は、当該最初のブロックＢＬＫに関する処理が実行されることを除き、第２実施形態の動作例のＳｔ８５の処理と同様である。そして、処理はＳｔ１３２に進む。
【0297】
読出し電圧の更新処理（Ｓｔ１３１）を実行した後、及び最初のブロックＢＬＫが更新処理の条件を満たさないと判定された場合（Ｓｔ１３０；ＮＯ）、コントローラ３０は、上述の最初のブロックＢＬＫを第１対象リストから取り除く（Ｓｔ１３２）。そして、処理はＳｔ１３３に進む。
【0298】
コントローラ３０は、全ての読出し電圧更新処理が終了したかどうかを判定する（Ｓｔ１３３）。すなわち、第１対象リストに含まれるブロックＢＬＫがないかどうかを判定する。全ての読出し電圧更新処理が終了したと判定された場合（Ｓｔ１３３；ＹＥＳ）、処理は終了する。第１対象リストにブロックＢＬＫが含まれる場合（Ｓｔ１３３；ＮＯ）、処理はＳｔ１３０に進む。
【0299】
以上のようにして、読出し電圧の更新処理を含む一連の動作が終了する（終了）。
【0300】
第２実施形態の第１変形例に係るメモリシステム１によっても、第１実施形態、第１実施形態の第１変形例、第１実施形態の第２変形例、及び第２実施形態に係るメモリシステムと同様の効果が奏される。
【0301】
２．４ 第２実施形態の第２変形例
上述の第２実施形態の第１変形例では、読出し電圧の更新処理を含む一連の動作において、フェイルビット数Ｅが基準値Ｅｃより多いブロックＢＬＫに対して、第１対象リストの順番に読出し電圧の更新処理が実行される場合を示したが、これに限られない。読出し電圧の更新処理を含む一連の動作において、フェイルビット数Ｅが基準値Ｅｃより多いブロックＢＬＫのうち、一部のブロックＢＬＫの読出し電圧の更新処理が優先的に実行されてもよい。
上述の第２実施形態の第１変形例では、読出し電圧の更新処理を含む一連の動作において、フェイルビット数Ｅが基準値Ｅｃより多いブロックＢＬＫに対して、第１対象リストの順番に読出し電圧の更新処理が実行される場合を示したが、これに限られない。読出し電圧の更新処理を含む一連の動作において、フェイルビット数Ｅが基準値Ｅｃより多いブロックＢＬＫのうち、一部のブロックＢＬＫの読出し電圧の更新処理が優先的に実行されてもよい。
【0302】
以下では、第２実施形態の第２変形例に係るメモリシステムの構成及び動作について、第２実施形態の第１変形例に係るメモリシステムの構成及び動作と異なる点が説明される。
【0303】
２．４．１ 構成
第２実施形態の第２変形例において、揮発性メモリ２０は、読出し電圧の更新処理を実行するための第２対象リスト及び第３対象リストを記憶する。第２対象リスト及び第３対象リストは、それぞれ読出し電圧の更新処理の対象とされるブロックＢＬＫが記憶される。第２対象リストに含まれるブロックＢＬＫのフェイルビット数Ｅは、第３対象リストに含まれるブロックＢＬＫのフェイルビット数Ｅよりも多い。読出し電圧算出部３８は、第２対象リスト及び第３対象リストに基づいて、読出し電圧の更新処理を実行する。
第２実施形態の第２変形例において、揮発性メモリ２０は、読出し電圧の更新処理を実行するための第２対象リスト及び第３対象リストを記憶する。第２対象リスト及び第３対象リストは、それぞれ読出し電圧の更新処理の対象とされるブロックＢＬＫが記憶される。第２対象リストに含まれるブロックＢＬＫのフェイルビット数Ｅは、第３対象リストに含まれるブロックＢＬＫのフェイルビット数Ｅよりも多い。読出し電圧算出部３８は、第２対象リスト及び第３対象リストに基づいて、読出し電圧の更新処理を実行する。
【0304】
第２実施形態の第２変形例に係る不揮発性メモリ１０、コントローラ３０、及びホスト機器２の構成は、第２実施形態の第１変形例に係る不揮発性メモリ１０、コントローラ３０、及びホスト機器２の構成と実質的に同等である。また、第２実施形態の第２変形例に係る揮発性メモリ２０の構成は、上述のように第２対象リスト及び第３対象リストを記憶することを除き、第２実施形態の第１変形例に係る揮発性メモリ２０の構成と同等である。
【0305】
２．４．２ 動作
第２実施形態の第２変形例に係るメモリシステム１の動作ついて、第２実施形態の第１変形例に係るメモリシステムの動作と異なる点が主に説明される。
第２実施形態の第２変形例に係るメモリシステム１の動作ついて、第２実施形態の第１変形例に係るメモリシステムの動作と異なる点が主に説明される。
【0306】
２．４．２．１ パトロール処理
（全体動作）
第２実施形態の第２変形例に係るメモリシステム１におけるパトロール処理について、第２実施形態の第１変形例に係るメモリシステムにおけるパトロール処理と異なる点について説明する。
（全体動作）
第２実施形態の第２変形例に係るメモリシステム１におけるパトロール処理について、第２実施形態の第１変形例に係るメモリシステムにおけるパトロール処理と異なる点について説明する。
【0307】
第２実施形態の第２変形例のパトロール処理において、コントローラ３０は、第２実施形態の第１変形例のパトロール処理におけるＳｔ１１０～Ｓｔ１１４、及びＳｔ１１６～Ｓｔ１２２と同等の処理を実行する。以下では、第２実施形態の第２変形例のパトロール処理について、第２実施形態の第１変形例のパトロール処理と異なる点が主に説明される。
【0308】
第２実施形態の第２変形例において、コントローラ３０は、フェイルビット数Ｅに基づいて、チップＣｈｉｐｉ１のブロックＢＬＫｊ１を、第２対象リスト及び第３対象リストのうちのいずれかに加える（Ｓｔ１１５）。当該処理の詳細については後述する。
【0309】
第２実施形態の第２変形例のパトロール処理の後、次のパトロール処理の前に、コントローラ３０は、第２対象リスト及び第３対象リストに基づいて読出し電圧の更新処理を実行する。第２実施形態の第２変形例の読出し電圧の更新処理については後述する。
【0310】
（第２対象リスト及び第３対象リストの生成）
上述のように、コントローラ３０は、フェイルビット数Ｅに基づいて、ブロックＢＬＫｊ１を第２対象リスト又は第３対象リストに加える。以下では、ブロックＢＬＫｊ１を第２対象リスト又は第３対象リストに加える処理について、図３３を用いて説明する。図３３は、第２実施形態の第２変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャートである。
上述のように、コントローラ３０は、フェイルビット数Ｅに基づいて、ブロックＢＬＫｊ１を第２対象リスト又は第３対象リストに加える。以下では、ブロックＢＬＫｊ１を第２対象リスト又は第３対象リストに加える処理について、図３３を用いて説明する。図３３は、第２実施形態の第２変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャートである。
【0311】
セルユニットＣＵｋ１のフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ１１４；ＹＥＳ）、算出対象判定部３９は、ブロックＢＬＫｊ１のセルユニットＣＵｋ１のフェイルビット数Ｅが、エラー訂正処理ができる最大のフェイルビット数Ｅｔｈに定数ａを乗じた値（ａ×Ｅｔｈ）より多いかどうか判定する（Ｓｔ１４０）。定数ａは１より小さい正の数である。また、値（ａ×Ｅｔｈ）は、基準値Ｅｃより大きい値である。第２実施形態の第２変形例における基準値Ｅｃは、エラー訂正処理ができる最大のフェイルビット数Ｅｔｈに定数ｂを乗じた値（ｂ×Ｅｔｈ）である。定数ｂは定数ａより小さい正の数である。セルユニットＣＵｋ１のフェイルビット数Ｅが値（ａ×Ｅｔｈ）より多いと判定された場合（Ｓｔ１４０；ＹＥＳ）、処理はＳｔ１４１に進む。セルユニットＣＵｋ１のフェイルビット数Ｅが値（ａ×Ｅｔｈ）以下であると判定された場合（Ｓｔ１４０；ＮＯ）、処理はＳｔ１４２に進む。
【0312】
セルユニットＣＵｋ１のフェイルビット数Ｅが値（ａ×Ｅｔｈ）より多いと判定された場合（Ｓｔ１４０；ＹＥＳ）、算出対象判定部３９は、ブロックＢＬＫｊ１を第２対象リストに加える（Ｓｔ１４１）。そして、処理は終了する。なお、第２対象リストには、Ｓｔ１４０の処理においてセルユニットＣＵｋ１のフェイルビット数Ｅが値（ａ×Ｅｔｈ）より多いと判定された順番に、ブロックＢＬＫが加えられる。
【0313】
セルユニットＣＵｋ１のフェイルビット数Ｅが値（ａ×Ｅｔｈ）以下であると判定された場合（Ｓｔ１４０；ＮＯ）、コントローラ３０は、ブロックＢＬＫｊ１を第３対象リストに加える（Ｓｔ１４２）。そして、処理は終了する。なお、第３対象リストには、Ｓｔ１４０の処理においてセルユニットＣＵｋ１のフェイルビット数Ｅが値（ａ×Ｅｔｈ）以下であると判定された順番に、ブロックＢＬＫが加えられる。
【0314】
以上のような動作により、読出し電圧更新の処理に関する第２対象リスト及び第３対象リストが生成される。
【0315】
２．４．２．２ 読出し電圧の更新処理
次に、第２実施形態の第２変形例に係るメモリシステム１の読出し電圧の更新処理を含む一連の動作について、図３４を用いて説明する。図３４は、第２実施形態の第２変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャートである。
次に、第２実施形態の第２変形例に係るメモリシステム１の読出し電圧の更新処理を含む一連の動作について、図３４を用いて説明する。図３４は、第２実施形態の第２変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャートである。
【0316】
例えばホスト機器２から読出し電圧の更新処理の指示があった場合（開始）、Ｓｔ１５０において、コントローラ３０は、変数ｐを初期化する（ｐ＝０）。
【0317】
コントローラ３０は、第２対象リストにブロックＢＬＫが含まれるかどうか判定する（Ｓｔ１５１）。第２対象リストにブロックＢＬＫが含まれる場合（Ｓｔ１５１；ＹＥＳ）、処理はＳｔ１５２に進む。第２対象リストにブロックＢＬＫが含まれない場合（Ｓｔ１５１；ＮＯ）、処理はＳｔ１５４に進む。
【0318】
コントローラ３０は、第２対象リストの最初のブロックＢＬＫを読出し電圧の更新処理の対象のブロックＢＬＫとして選択する（Ｓｔ１５２）。そして、処理はＳｔ１５３に進む。
【0319】
コントローラ３０は、第２対象リストの最初のブロックＢＬＫを第２対象リストから取り除く（Ｓｔ１５３）。そして、処理はＳｔ１５７に進む。
【0320】
コントローラ３０は、第３対象リストにブロックＢＬＫが含まれているかどうか判定する（Ｓｔ１５４）。第３対象リストにブロックＢＬＫが含まれる場合（Ｓｔ１５４；ＹＥＳ）、処理はＳｔ１５５に進む。第３対象リストにブロックＢＬＫが含まれない場合（Ｓｔ１５４；ＮＯ）、処理は終了する。
【0321】
コントローラ３０は、第３対象リストの最初のブロックＢＬＫを読出し電圧の更新処理の対象のブロックＢＬＫとして選択する（Ｓｔ１５５）。そして、処理はＳｔ１５６に進む。
【0322】
コントローラ３０は、第３対象リストの最初のブロックＢＬＫを第３対象リストから取り除く（Ｓｔ１５６）。そして、処理はＳｔ１５７に進む。
【0323】
メモリシステム１は、Ｓｔ１５２、又はＳｔ１５５の処理において、読出し電圧の更新処理の対象として選択されたブロックＢＬＫの読出し電圧の更新処理を実行する（Ｓｔ１５７）。当該読出し電圧の更新処理は、Ｓｔ１５２、又はＳｔ１５５の処理において、読出し電圧の更新処理の対象として選択されたブロックＢＬＫに対する処理が実行されることを除き、第２実施形態の動作例のＳｔ８５の処理、及び第２実施形態の第２変形例のＳｔ１３１の処理と同様である。そして、処理はＳｔ１５８に進む。
【0324】
コントローラ３０は、変数ｐをインクリメントする（Ｓｔ１５８）。そして、処理はＳｔ１５９に進む。
【0325】
コントローラ３０は、変数ｐが許容回数Ｎｍａｘ以上であるかどうかを判定する（Ｓｔ１５９）。変数ｐが許容回数Ｎｍａｘ以上であると判定された場合（Ｓｔ１５９；ＹＥＳ）、処理は終了する。変数ｐが許容回数Ｎｍａｘ未満であると判定された場合（Ｓｔ１５９；ＮＯ）、処理はＳｔ１５１に進む。これにより、許容回数Ｎｍａｘの読出し電圧更新処理が実行されるまで、Ｓｔ１５１～Ｓｔ１５９が繰り返される。
【0326】
以上のようにして、読出し電圧の更新処理を含む一連の動作が終了する（終了）。
【0327】
第２実施形態の第２変形例に係るメモリシステム１によっても、第１実施形態、第１実施形態の第１変形例、第１実施形態の第２変形例、第２実施形態、及び第２実施形態の第１変形例に係るメモリシステムと同様の効果が奏される。
【0328】
また、第２実施形態の第２変形例によれば、第２対象リスト及び第３対象リストに基づいて読出し電圧の更新処理を実行することで、第３対象リストに含まれるブロックＢＬＫよりフェイルビット数が多い、第２対象リストに含まれるブロックＢＬＫの読出し電圧の更新処理を優先的に実行することができる。これにより、ＥＣＣ回路３４の訂正限界を超えてしまうブロックＢＬＫの発生を効率的に抑制することができる。また、第２対象リストに含まれるブロックＢＬＫが無い場合であっても、第３対象リストに含まれるブロックＢＬＫに対する読出し電圧の更新処理を実行することで、フェイルビット数の増加を抑制することができる。
【0329】
２．５ 第２実施形態の第３変形例
上述の第２実施形態では、パトロール処理において、読出し電圧の更新処理が実行される場合を示したが、これに限られない。外部からの指示に基づいて、読出し電圧の更新処理が実行されてもよい。
上述の第２実施形態では、パトロール処理において、読出し電圧の更新処理が実行される場合を示したが、これに限られない。外部からの指示に基づいて、読出し電圧の更新処理が実行されてもよい。
【0330】
第２実施形態の第３変形例に係るメモリシステム１の構成は、第２実施形態に係るメモリシステムの構成と実質的に同等である。以下では、第２実施形態の第３変形例に係るメモリシステム１の動作について、第２実施形態に係るメモリシステム１と異なる動作が説明される。
【0331】
第２実施形態の第３変形例に係るメモリシステム１のホスト読出し処理について、図３５を用いて説明する。図３５は、第２実施形態の第３変形例に係るメモリシステムを用いたホスト読出し処理を説明するためのフローチャートである。
【0332】
ホスト機器２から読出し処理の指示があった場合（開始）、読出し電圧選択部３７は、当該指示における読出し処理の対象であるセルユニットＣＵを含むブロックＢＬＫに対して付与される読出し電圧の識別子に基づいて、読出し電圧として、当該ブロックＢＬＫの読出し電圧を適用する（Ｓｔ１６０）。
【0333】
コントローラ３０は、ホスト読出し処理の対象であるセルユニットＣＵに対して、上記適用される読出し電圧を用いて読出し処理を実行する（Ｓｔ１６１）。そして、処理はＳｔ１６２に進む。
【0334】
Ｓｔ１６２の処理は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０、及びチップＣｈｉｐｉ１のブロックＢＬＫｊ１のセルユニットＣＵｋ１の代わりに、ホスト読出し処理の対象となるセルユニットＣＵに対して処理が実行されることを除いて、第２実施形態の動作例のＳｔ８３の処理、及び第２実施形態の第１変形例のＳｔ１１３の処理と実質的に同等である。エラー訂正に成功したと判定された場合（Ｓｔ１６２；ＹＥＳ）、処理はＳｔ１６３に進む。エラー訂正に失敗したと判定された場合（Ｓｔ１６２；ＮＯ）、処理はＳｔ１６５に進む。
【0335】
算出対象判定部３９は、Ｓｔ１６２のエラー検出の結果を用いて、セルユニットＣＵのフェイルビット数Ｅが基準値Ｅｃより多いかどうか判定する（Ｓｔ１６３）。セルユニットＣＵのフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ１６３；ＹＥＳ）、処理はＳｔ１６４に進む。セルユニットＣＵのフェイルビット数Ｅが基準値Ｅｃ以下であると判定された場合（Ｓｔ１６３；ＮＯ）、ホスト読出し処理は終了する（終了）。
【0336】
セルユニットＣＵのフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ１６３；ＹＥＳ）、コントローラ３０は、読出し電圧の更新処理を実行する（Ｓｔ１６４）。Ｓｔ１６４の処理は、ホスト読出し処理の対象となるセルユニットＣＵを含むブロックＢＬＫに対して処理が実行されることを除いて、第２実施形態の動作例のＳｔ８５の処理、第２実施形態の第１変形例のＳｔ１３１の処理、及び第２実施形態の第２変形例のＳｔ１５７の処理と実質的に同等である。そして、ホスト読出し処理は終了する。
【0337】
Ｓｔ１６５の処理は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０のセルユニットＣＵｋ０、及びチップＣｈｉｐｉ１のブロックＢＬＫｊ１のセルユニットＣＵｋ１の代わりに、ホスト読出し処理の対象となるセルユニットＣＵに関する処理が実行されることを除いて、第２実施形態の動作例のＳｔ８６の処理、及び第２実施形態の第１変形例のＳｔ１１６の処理と実質的に同等である。
【0338】
以上の動作により、ホスト読出し処理は終了する。
【0339】
第２実施形態の第３変形例に係るメモリシステム１によっても、第１実施形態、第１実施形態の第１変形例、第１実施形態の第２変形例、及び第２実施形態に係るメモリシステムと同様の効果が奏される。
【0340】
２．６ 第２実施形態の第４変形例
上述の第２実施形態の第３変形例では、ホスト読出し処理内において、読出し電圧の更新処理が実行される場合を示したが、これに限られない。ホスト読出し処理内において読出し電圧の更新処理の対象とされたブロックＢＬＫに対して、ホスト読出し処理とは異なる処理において、読出し電圧の更新処理が実行されてもよい。
上述の第２実施形態の第３変形例では、ホスト読出し処理内において、読出し電圧の更新処理が実行される場合を示したが、これに限られない。ホスト読出し処理内において読出し電圧の更新処理の対象とされたブロックＢＬＫに対して、ホスト読出し処理とは異なる処理において、読出し電圧の更新処理が実行されてもよい。
【0341】
第２実施形態の第４変形例に係るメモリシステム１の構成は、第２実施形態の第１変形例に係るメモリシステムの構成と実質的に同等である。以下では、第２実施形態の第４変形例に係るメモリシステム１の動作について、第２実施形態の第１変形例に係るメモリシステム１と異なる動作が説明される。
【0342】
第２実施形態の第４変形例に係るメモリシステム１のホスト読出し処理について、図３６を用いて説明する。図３６は、第２実施形態の第４変形例に係るメモリシステムを用いたホスト読出し処理を説明するためのフローチャートである。
【0343】
Ｓｔ１７０～Ｓｔ１７３、及びＳｔ１７５の処理は、第２実施形態の第３変形例におけるＳｔ１６０～Ｓｔ１６３、及びＳｔ１６５の処理と実質的に同等である。
【0344】
ホスト読出し処理の対象のセルユニットＣＵのフェイルビット数Ｅが基準値Ｅｃより多いと判定された場合（Ｓｔ１７３；ＹＥＳ）、コントローラ３０は、読出し電圧更新処理のリストに、当該セルユニットＣＵを含むブロックＢＬＫを加える（Ｓｔ１７４）。なお、コントローラ３０は、第２実施形態の第１変形例と同様に１つの対象リストを作成してもよいし、第２実施形態の第２変形例と同様にフェイルビット数に基づいて２つの対象リストを作成してもよい。そして、ホスト読出し処理は終了する。
【0345】
第１対象リストを用いた読出し電圧の更新処理、並びに第２対象リスト及び第３対象リストを用いた読出し電圧の更新処理はそれぞれ、第２実施形態の第１変形例における読出し電圧の更新処理、並びに第２実施形態の第２変形例における読出し電圧の更新処理と同等とすることができる。
【0346】
第２実施形態の第４変形例に係るメモリシステム１によっても、第１実施形態、第１実施形態の第１変形例、第１実施形態の第２変形例、第２実施形態、第２実施形態の第１変形例、第２実施形態の第２変形例、及び第２実施形態の第３変形例に係るメモリシステムと同様の効果が奏される。
【0347】
２．７ 第２実施形態の第５変形例
上述の第２実施形態の動作例では、パトロール動作においてエラー訂正処理ができる最大のフェイルビット数を超えてはいないものの、フェイルビット数Ｅが多いと判定されたブロックＢＬＫの読出し電圧が更新される動作例が示されたが、これに限られない。パトロール処理において、エラー訂正処理により訂正できる最大のフェイルビット数を超えたと判定されたブロックＢＬＫの読出し電圧が更新されてもよい。
上述の第２実施形態の動作例では、パトロール動作においてエラー訂正処理ができる最大のフェイルビット数を超えてはいないものの、フェイルビット数Ｅが多いと判定されたブロックＢＬＫの読出し電圧が更新される動作例が示されたが、これに限られない。パトロール処理において、エラー訂正処理により訂正できる最大のフェイルビット数を超えたと判定されたブロックＢＬＫの読出し電圧が更新されてもよい。
【0348】
第２実施形態の第５変形例に係る構成は、第２実施形態に係る構成と同等とすることができる。以下では、第２実施形態の第５変形例に係る動作について、第２実施形態に係る動作と異なる点が主に説明される。
【0349】
２．７．１ 動作例
第２実施形態の第５変形例では、パトロール処理において、エラー訂正処理により訂正できる最大のフェイルビット数Ｅｔｈを超えたと判定されたブロックＢＬＫの読出し電圧を更新する動作例が説明される。
第２実施形態の第５変形例では、パトロール処理において、エラー訂正処理により訂正できる最大のフェイルビット数Ｅｔｈを超えたと判定されたブロックＢＬＫの読出し電圧を更新する動作例が説明される。
【0350】
２．７．１．１ 読出し電圧の更新処理
第２実施形態の第５変形例における全体動作において、図３７を用いて説明する。図３７は、第２実施形態の第５変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャートである。
第２実施形態の第５変形例における全体動作において、図３７を用いて説明する。図３７は、第２実施形態の第５変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャートである。
【0351】
第２実施形態の第５変形例のパトロール処理において、Ｓｔ１８０～Ｓｔ１８２、及びＳｔ１８５～Ｓｔ１９０の処理はそれぞれ、変数ｉ０、ｊ０、及びｋ０の代わりに変数ｉ２、ｊ２、及びｋ２を用いることを除き、第２実施形態の動作例のパトロール処理におけるＳｔ８０～Ｓｔ８２、Ｓｔ８７～Ｓｔ９２の処理と実質的に同等である。以下では、第２実施形態の第５変形例のパトロール処理について、第２実施形態の動作例のパトロール処理と異なる点が主に説明される。
【0352】
コントローラ３０は、エラー訂正に成功したかどうかを判定する（Ｓｔ１８３）。エラー訂正に成功したと判定された場合（Ｓｔ１８３；ＹＥＳ）、処理はＳｔ１８５に進む。エラー訂正に失敗したと判定された場合（Ｓｔ１８３；ＮＯ）、処理はＳｔ１８４に進む。
【0353】
エラー訂正に失敗したと判定された場合（Ｓｔ１８３；ＮＯ）、読出し電圧算出部３８は、チップＣｈｉｐｉ０のブロックＢＬＫｊ０の代わりに、チップＣｈｉｐｉ２のブロックＢＬＫｊ２に関する処理を実行することを除き、第２実施形態の動作例のＳｔ８５の処理、第２実施形態の第１変形例のＳｔ１３１の処理、第２実施形態の第２変形例のＳｔ１５７の処理、及び第２実施形態の第３変形例のＳｔ１６４の処理と同様に、読出し電圧の更新処理を実行する（Ｓｔ１８４）。これにより、読出し電圧算出部３８によって、チップＣｈｉｐｉ２のブロックＢＬＫｊ２の個別読出し電圧として、算出された個別読出し電圧が記憶される。また、読出し電圧算出部３８は、チップＣｈｉｐｉ２のブロックＢＬＫｊ２の読出し電圧の識別子として、個別読出し電圧の識別子Ｉｉを付与する。そして、処理はＳｔ１８７に進む。
【0354】
以上のようにして、第２実施形態の第５変形例の動作が実行される。
【0355】
第２実施形態の第５変形例に係るメモリシステム１によっても、第１実施形態、第１実施形態の第１変形例、及び第１実施形態の第２変形例に係るメモリシステムと同様の効果が奏される。
【0356】
３ その他
なお、上述の例では、チップＣｈｉｐ毎に共通読出し電圧が適用される場合を説明したが、これに限られない。共通読出し電圧は、プレーンＰＬＮ毎、プレーンＰＬＮ内の複数のブロックＢＬＫの集合毎に適用されてもよい。プレーンＰＬＮ内の複数のブロックＢＬＫの集合毎に共通の読出し電圧が適用される場合、プレーンＰＬＮ内の複数のブロックＢＬＫの集合は、例えば、各プレーンＰＬＮにおいて、センスアンプモジュールと各ブロックＢＬＫとの物理的な距離に基づいて分けられる。
なお、上述の例では、チップＣｈｉｐ毎に共通読出し電圧が適用される場合を説明したが、これに限られない。共通読出し電圧は、プレーンＰＬＮ毎、プレーンＰＬＮ内の複数のブロックＢＬＫの集合毎に適用されてもよい。プレーンＰＬＮ内の複数のブロックＢＬＫの集合毎に共通の読出し電圧が適用される場合、プレーンＰＬＮ内の複数のブロックＢＬＫの集合は、例えば、各プレーンＰＬＮにおいて、センスアンプモジュールと各ブロックＢＬＫとの物理的な距離に基づいて分けられる。
【0357】
また、上述の例では、ブロックＢＬＫ毎に読出し電圧の識別子が付与される場合を説明したが、これに限られない。読出し電圧の識別子は、ブロックＢＬＫよりも小さい単位に対して付与されてもよい。ブロックＢＬＫよりも小さい単位は、例えば１つ以上のセルユニットＣＵを含むワード線グループである。この場合、メモリシステム１の揮発性メモリ２０は、例えばワード線グループ毎の読出し電圧情報を記憶する。すなわち、例えば各ワード線グループの読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用のワード線グループであるかどうかの情報が記憶される。共通読出し電圧更新用のワード線グループは、共通読出し電圧更新用のブロックに対応する。また、第１処理及び第２処理を含む全体動作、パトロール処理、及びホスト読出し処理において、各ブロックＢＬＫに対して処理が実行される代わりに、ワード線グループを対象とする処理が実行され得る。また、各チップＣｈｉｐが、例えば１つ以上のブロックＢＬＫと１つ以上のワード線グループとを含む、異なる構成単位の組合せに基づいて、管理されてもよい。この場合、読出し電圧情報２１は、１つ以上のブロックＢＬＫの各々に関する読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用のブロックであるかどうかの情報、並びに１つ以上のワード線グループの各々に関する読出し電圧の識別子、個別読出し電圧、及び共通読出し電圧更新用のワード線グループであるかどうかの情報を含み得る。また、第１処理及び第２処理を含む全体動作、パトロール処理、及びホスト読出し処理において、ブロックＢＬＫを対象とする処理、及びワード線グループを対象とする処理がいずれも実行され得る。
【0358】
また、上述の実施形態では、読出し電圧情報２１が揮発性メモリ２０のみに記憶される場合を示したが、これに限られない。メモリシステム１は、読出し電圧情報２１の少なくとも一部が不揮発性メモリ１０に記憶されるように構成されてもよい。また、メモリシステム１は、例えば不揮発性メモリ１０が、読出し電圧情報２１のうち最新の更新された情報及び追加された情報を、定期的に又は不定期的に記憶するように構成されてもよい。これにより、メモリシステム１の電源が不正に切断された場合等に、不揮発性メモリ１０に記憶される読出し電圧情報２１に関する情報に基づいて、読出し電圧情報２１を復旧することができる。
【0359】
上記ではいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことが出来る。これら実施形態及びその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0360】
１…メモリシステム、２…ホスト機器、１０…不揮発性メモリ、１１Ａ、１１Ｂ…メモリセルアレイ、１２…コマンドレジスタ、１３…アドレスレジスタ、１４…シーケンサ、１５…ドライバモジュール、１６Ａ、１６Ｂ…ロウデコーダモジュール、１７Ａ、１７Ｂ…センスアンプモジュール、２０…揮発性メモリ、３０…コントローラ、２１…読出し電圧情報、２２…補正量情報、３１…プロセッサ、３２…バッファメモリ、３３…ホスト Ｉ／Ｆ、３４…ＥＣＣ回路、３５…ＮＡＮＤ Ｉ／Ｆ、３６…ＤＲＡＭ Ｉ／Ｆ、３７…読出し電圧選択部、３８…読出し電圧算出部、３９…算出対象判定部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
