知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024039011
(43)【公開日】2024-03-21
(54)【発明の名称】集積回路装置の製造方法
(51)【国際特許分類】
H01L 21/8234 20060101AFI20240313BHJP
H01L 21/336 20060101ALI20240313BHJP
H01L 21/8238 20060101ALI20240313BHJP
H01L 21/316 20060101ALN20240313BHJP
【ＦＩ】
H01L27/088 C
H01L29/78 301G
H01L29/78 301Y
H01L29/78 301Z
H01L27/092 D
H01L27/088 B
H01L27/092 C
H01L21/316 S
H01L21/316 X
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023145368
(22)【出願日】2023-09-07
(31)【優先権主張番号】10-2022-0114466
(32)【優先日】2022-09-08
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】黄 聖 雲
(72)【発明者】
【氏名】張 東 烈
(72)【発明者】
【氏名】朴 炳 哲
(72)【発明者】
【氏名】朴 慧 秀
(72)【発明者】
【氏名】魏 聖 禮
(72)【発明者】
【氏名】李 允 州
(72)【発明者】
【氏名】崔 光 一
(72)【発明者】
【氏名】崔 在 商
(72)【発明者】
【氏名】崔 廈 ヨン
(72)【発明者】
【氏名】許 淳 チョル
【テーマコード（参考）】
5F048
5F058
5F140
【Ｆターム（参考）】
5F048AA01
5F048AC01
5F048AC03
5F048BA01
5F048BA14
5F048BA15
5F048BB08
5F048BB09
5F048BB11
5F048BB15
5F048BB16
5F048BB17
5F048BB19
5F048BD06
5F048BF02
5F048BF06
5F048BF07
5F048BG13
5F058BC02
5F058BC03
5F058BF02
5F058BF52
5F058BJ01
5F140AB01
5F140AB03
5F140BA01
5F140BA02
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA08
5F140BB05
5F140BC15
5F140BD01
5F140BD02
5F140BD05
5F140BD11
5F140BD13
5F140BD18
5F140BE09
5F140BE10
5F140BF03
5F140BF05
5F140BF06
5F140BF07
5F140BF08
5F140BF10
5F140BF11
5F140BF15
5F140BF16
5F140BF17
5F140BF20
5F140BF21
5F140BF22
5F140BF25
5F140BF26
5F140BF27
5F140BF42
5F140BG04
5F140BG05
5F140BG14
5F140BG27
5F140BG28
5F140BH06
5F140BJ05
5F140BJ07
5F140BJ08
5F140BJ10
5F140BK13
5F140CB04
5F140CC02
5F140CC03
5F140CC09
5F140CE07
(57)【要約】 （修正有）
【課題】複数のトランジスタに互いに異なる閾値電圧を提供する。
【解決手段】ＴＲ１～３を含む集積回路装置の製造方法は、基板１１０の第１～第３活性領域ＡＣ１～３上にダミーゲート絶縁層及びダミーゲートを形成し、基板上にダミーゲートの側壁をカバーするゲート間絶縁層を形成し、第１マスクを使用し第１、第２ダミーゲートをカバーした状態で第３ダミーゲートを除去し第３ゲート空間ＧＳ３を形成し、第３ゲート空間の底部に露出されたダミーゲート絶縁層の第３部分１２６＿３上にエキストラゲート絶縁層１２８＿３を形成し、第２マスクを使用して第１、第２ダミーゲートを除去し、第１、第２ゲート空間ＧＳ１、２を形成し、第３マスクを使用し第２、第３ゲート空間をカバーした状態で第１ゲート空間の底部に露出されたダミーゲート絶縁層の第１部分を除去し、第１～第３ゲート空間内にゲート絶縁層及びゲート電極１３０を順次形成する。
【選択図】図３
【解決手段】ＴＲ１～３を含む集積回路装置の製造方法は、基板１１０の第１～第３活性領域ＡＣ１～３上にダミーゲート絶縁層及びダミーゲートを形成し、基板上にダミーゲートの側壁をカバーするゲート間絶縁層を形成し、第１マスクを使用し第１、第２ダミーゲートをカバーした状態で第３ダミーゲートを除去し第３ゲート空間ＧＳ３を形成し、第３ゲート空間の底部に露出されたダミーゲート絶縁層の第３部分１２６＿３上にエキストラゲート絶縁層１２８＿３を形成し、第２マスクを使用して第１、第２ダミーゲートを除去し、第１、第２ゲート空間ＧＳ１、２を形成し、第３マスクを使用し第２、第３ゲート空間をカバーした状態で第１ゲート空間の底部に露出されたダミーゲート絶縁層の第１部分を除去し、第１～第３ゲート空間内にゲート絶縁層及びゲート電極１３０を順次形成する。
【選択図】図３
【特許請求の範囲】
【請求項1】
基板の第１活性領域、第２活性領域、及び第３活性領域上に、ダミーゲート絶縁層を形成する段階と、
前記基板の前記第１～第３活性領域上に、それぞれ第１ダミーゲート、第２ダミーゲート、及び第３ダミーゲートを形成する段階と、
前記基板上に、前記第１～第３ダミーゲートの側壁をカバーするゲート間絶縁層を形成する段階と、
第１マスクを使用して前記第１及び第２ダミーゲートをカバーした状態で、前記第３ダミーゲートを除去し、第３ゲート空間を形成する段階と、
前記第３ゲート空間の底部に露出された前記ダミーゲート絶縁層の第３部分上に、エキストラ（ｅｘｔｒａ）ゲート絶縁層を形成する段階と、
第２マスクを使用して前記第３ダミーゲートをカバーした状態で、前記第１ダミーゲートと前記第２ダミーゲートを除去し、第１ゲート空間及び第２ゲート空間を形成する段階と、
第３マスクを使用して前記第２及び第３ゲート空間をカバーした状態で、前記第１ゲート空間の底部に露出された前記ダミーゲート絶縁層の第１部分を除去する段階と、
前記第１～第３ゲート空間内に、ゲート絶縁層及びゲート電極を順次に形成する段階と、を有することを特徴とする集積回路装置の製造方法。
前記基板の前記第１～第３活性領域上に、それぞれ第１ダミーゲート、第２ダミーゲート、及び第３ダミーゲートを形成する段階と、
前記基板上に、前記第１～第３ダミーゲートの側壁をカバーするゲート間絶縁層を形成する段階と、
第１マスクを使用して前記第１及び第２ダミーゲートをカバーした状態で、前記第３ダミーゲートを除去し、第３ゲート空間を形成する段階と、
前記第３ゲート空間の底部に露出された前記ダミーゲート絶縁層の第３部分上に、エキストラ（ｅｘｔｒａ）ゲート絶縁層を形成する段階と、
第２マスクを使用して前記第３ダミーゲートをカバーした状態で、前記第１ダミーゲートと前記第２ダミーゲートを除去し、第１ゲート空間及び第２ゲート空間を形成する段階と、
第３マスクを使用して前記第２及び第３ゲート空間をカバーした状態で、前記第１ゲート空間の底部に露出された前記ダミーゲート絶縁層の第１部分を除去する段階と、
前記第１～第３ゲート空間内に、ゲート絶縁層及びゲート電極を順次に形成する段階と、を有することを特徴とする集積回路装置の製造方法。
【請求項2】
前記ゲート絶縁層及びゲート電極を順次に形成する段階以前に、
前記第１ゲート空間に露出された前記第１活性領域の上面上に界面層を形成する段階をさらに有することを特徴とする請求項１に記載の集積回路装置の製造方法。
前記第１ゲート空間に露出された前記第１活性領域の上面上に界面層を形成する段階をさらに有することを特徴とする請求項１に記載の集積回路装置の製造方法。
【請求項3】
前記ゲート絶縁層及びゲート電極を順次に形成する段階は、
前記第１ゲート空間の側壁上に、及び前記界面層上に、前記ゲート絶縁層の第１部分を形成する段階と、
前記第２ゲート空間の側壁上に、及び前記ダミーゲート絶縁層の第２部分上に、前記ゲート絶縁層の第２部分を形成する段階と、
前記第３ゲート空間内で、前記エキストラゲート絶縁層上に、前記ゲート絶縁層の第３部分を形成する段階と、を含み、
前記ダミーゲート絶縁層の第２部分は、前記第２ゲート空間の底部に配置されることを特徴とする請求項２に記載の集積回路装置の製造方法。
前記第１ゲート空間の側壁上に、及び前記界面層上に、前記ゲート絶縁層の第１部分を形成する段階と、
前記第２ゲート空間の側壁上に、及び前記ダミーゲート絶縁層の第２部分上に、前記ゲート絶縁層の第２部分を形成する段階と、
前記第３ゲート空間内で、前記エキストラゲート絶縁層上に、前記ゲート絶縁層の第３部分を形成する段階と、を含み、
前記ダミーゲート絶縁層の第２部分は、前記第２ゲート空間の底部に配置されることを特徴とする請求項２に記載の集積回路装置の製造方法。
【請求項4】
前記界面層を形成する段階は、熱酸化工程によって実行されることを特徴とする請求項２に記載の集積回路装置の製造方法。
【請求項5】
前記界面層は、シリコン酸化物を含み、
前記ダミーゲート絶縁層は、シリコン酸化物を含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
前記ダミーゲート絶縁層は、シリコン酸化物を含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
【請求項6】
前記ゲート絶縁層は、高誘電率物質を含み、
前記エキストラゲート絶縁層は、シリコン酸化物又は高誘電率物質を含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
前記エキストラゲート絶縁層は、シリコン酸化物又は高誘電率物質を含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
【請求項7】
前記ゲート間絶縁層を形成する段階以前に、
前記第１ダミーゲート、前記第２ダミーゲート、及び前記第３ダミーゲートそれぞれの反対になる側壁上に、それぞれ一対の第１スペーサ、一対の第２スペーサ、及び一対の第３スペーサを形成する段階をさらに有し、
前記ゲート絶縁層及びゲート電極を順次に形成する段階は、
前記一対の第１スペーサ間で、前記界面層上に、前記ゲート絶縁層の第１部分を形成し、
前記一対の第２スペーサ間で、前記ダミーゲート絶縁層の第２部分上に、前記ゲート絶縁層の第２部分を形成し、
前記一対の第３スペーサ間で、前記エキストラゲート絶縁層上に、前記ゲート絶縁層の第３部分を形成する段階を含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
前記第１ダミーゲート、前記第２ダミーゲート、及び前記第３ダミーゲートそれぞれの反対になる側壁上に、それぞれ一対の第１スペーサ、一対の第２スペーサ、及び一対の第３スペーサを形成する段階をさらに有し、
前記ゲート絶縁層及びゲート電極を順次に形成する段階は、
前記一対の第１スペーサ間で、前記界面層上に、前記ゲート絶縁層の第１部分を形成し、
前記一対の第２スペーサ間で、前記ダミーゲート絶縁層の第２部分上に、前記ゲート絶縁層の第２部分を形成し、
前記一対の第３スペーサ間で、前記エキストラゲート絶縁層上に、前記ゲート絶縁層の第３部分を形成する段階を含むことを特徴とする請求項２に記載の集積回路装置の製造方法。
【請求項8】
前記ダミーゲート絶縁層は、第１厚みを有し、
前記エキストラゲート絶縁層は、第２厚みを有し、
前記ゲート絶縁層は、第３厚みを有し、
前記第１厚みは、前記第３厚みより大きいか、あるいはそれと同一であり、
前記第２厚みは、前記第３厚みより大きいか、あるいはそれと同一であることを特徴とする請求項１に記載の集積回路装置の製造方法。
前記エキストラゲート絶縁層は、第２厚みを有し、
前記ゲート絶縁層は、第３厚みを有し、
前記第１厚みは、前記第３厚みより大きいか、あるいはそれと同一であり、
前記第２厚みは、前記第３厚みより大きいか、あるいはそれと同一であることを特徴とする請求項１に記載の集積回路装置の製造方法。
【請求項9】
前記ダミーゲート絶縁層の前記第１厚みは、５～６０オングストロームであり、
前記エキストラゲート絶縁層の前記第２厚みは、５～１２０オングストロームであり、
前記ゲート絶縁層の前記第３厚みは、２～２０オングストロームであることを特徴とする請求項８に記載の集積回路装置の製造方法。
前記エキストラゲート絶縁層の前記第２厚みは、５～１２０オングストロームであり、
前記ゲート絶縁層の前記第３厚みは、２～２０オングストロームであることを特徴とする請求項８に記載の集積回路装置の製造方法。
【請求項10】
基板の第１活性領域、第２活性領域及び第３活性領域上に、ダミーゲート絶縁層を形成する段階と、
前記基板の前記第１～第３活性領域上に、それぞれ第１ダミーゲート、第２ダミーゲート及び第３ダミーゲートを形成する段階と、
前記基板上に、前記第１～第３ダミーゲートの側壁をカバーするゲート間絶縁層を形成する段階と、
前記第３ダミーゲートを除去して、前記ゲート間絶縁層によって取り囲まれ、底部に前記ダミーゲート絶縁層の第３部分が配置される第３ゲート空間を形成する段階と、
前記第３ゲート空間内の前記ダミーゲート絶縁層の前記第３部分上に、エキストラ（ｅｘｔｒａ）ゲート絶縁層を形成する段階と、
前記第１ダミーゲートと前記第２ダミーゲートを除去して、前記ゲート間絶縁層によって取り囲まれ、底部に前記ダミーゲート絶縁層の第１部分及び第２部分が配置される第１ゲート空間及び第２ゲート空間を形成する段階と、
前記第１ゲート空間内の前記ダミーゲート絶縁層の前記第１部分を除去する段階と、
前記第１～第３ゲート空間内に、ゲート絶縁層を形成する段階と、
前記第１～第３ゲート空間内に、ゲート電極を形成する段階と、を有することを特徴とする集積回路装置の製造方法。
前記基板の前記第１～第３活性領域上に、それぞれ第１ダミーゲート、第２ダミーゲート及び第３ダミーゲートを形成する段階と、
前記基板上に、前記第１～第３ダミーゲートの側壁をカバーするゲート間絶縁層を形成する段階と、
前記第３ダミーゲートを除去して、前記ゲート間絶縁層によって取り囲まれ、底部に前記ダミーゲート絶縁層の第３部分が配置される第３ゲート空間を形成する段階と、
前記第３ゲート空間内の前記ダミーゲート絶縁層の前記第３部分上に、エキストラ（ｅｘｔｒａ）ゲート絶縁層を形成する段階と、
前記第１ダミーゲートと前記第２ダミーゲートを除去して、前記ゲート間絶縁層によって取り囲まれ、底部に前記ダミーゲート絶縁層の第１部分及び第２部分が配置される第１ゲート空間及び第２ゲート空間を形成する段階と、
前記第１ゲート空間内の前記ダミーゲート絶縁層の前記第１部分を除去する段階と、
前記第１～第３ゲート空間内に、ゲート絶縁層を形成する段階と、
前記第１～第３ゲート空間内に、ゲート電極を形成する段階と、を有することを特徴とする集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路装置の製造方法に関し、特に、金属ゲートを含む集積回路装置の製造方法に関する。
【背景技術】
【0002】
電子製品の軽薄短小化の傾向によって、集積回路装置の高集積化への要求が増加している。
【0003】
集積回路装置の高集積化及び多機能化によって、互いに異なる閾値電圧を有する複数のトランジスタを相対的に小さい素子面積内に形成する一方、集積回路装置の性能を最適化することができる集積回路装置の開発が要求され、課題となっている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００８－１０３４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来の集積回路装置における課題に鑑みてなされたものであって、本発明の目的は、互いに異なる閾値電圧を有する複数のトランジスタを含む一方、最適化された性能を有する集積回路装置の製造方法を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明による集積回路装置の製造方法は、基板の第１活性領域、第２活性領域、及び第３活性領域上に、ダミーゲート絶縁層を形成する段階と、前記基板の前記第１～第３活性領域上に、それぞれ第１ダミーゲート、第２ダミーゲート、及び第３ダミーゲートを形成する段階と、前記基板上に、前記第１～第３ダミーゲートの側壁をカバーするゲート間絶縁層を形成する段階と、第１マスクを使用して前記第１及び第２ダミーゲートをカバーした状態で、前記第３ダミーゲートを除去し、第３ゲート空間を形成する段階と、前記第３ゲート空間の底部に露出された前記ダミーゲート絶縁層の第３部分上に、エキストラ（ｅｘｔｒａ）ゲート絶縁層を形成する段階と、第２マスクを使用して前記第３ダミーゲートをカバーした状態で、前記第１ダミーゲートと前記第２ダミーゲートを除去し、第１ゲート空間及び第２ゲート空間を形成する段階と、第３マスクを使用して前記第２及び第３ゲート空間をカバーした状態で、前記第１ゲート空間の底部に露出された前記ダミーゲート絶縁層の第１部分を除去する段階と、前記第１～第３ゲート空間内に、ゲート絶縁層及びゲート電極を順次に形成する段階と、を有することを特徴とする。
【0007】
また、上記目的を達成するためになされた本発明による集積回路装置の製造方法は、基板の第１活性領域、第２活性領域及び第３活性領域上に、ダミーゲート絶縁層を形成する段階と、前記基板の前記第１～第３活性領域上に、それぞれ第１ダミーゲート、第２ダミーゲート及び第３ダミーゲートを形成する段階と、前記基板上に、前記第１～第３ダミーゲートの側壁をカバーするゲート間絶縁層を形成する段階と、前記第３ダミーゲートを除去して、前記ゲート間絶縁層によって取り囲まれ、底部に前記ダミーゲート絶縁層の第３部分が配置される第３ゲート空間を形成する段階と、前記第３ゲート空間内の前記ダミーゲート絶縁層の前記第３部分上に、エキストラ（ｅｘｔｒａ）ゲート絶縁層を形成する段階と、前記第１ダミーゲートと前記第２ダミーゲートを除去して、前記ゲート間絶縁層によって取り囲まれ、底部に前記ダミーゲート絶縁層の第１部分及び第２部分が配置される第１ゲート空間及び第２ゲート空間を形成する段階と、前記第１ゲート空間内の前記ダミーゲート絶縁層の前記第１部分を除去する段階と、前記第１～第３ゲート空間内に、ゲート絶縁層を形成する段階と、前記第１～第３ゲート空間内に、ゲート電極を形成する段階と、を有することを特徴とする。
【0008】
前記課題を解決するための例示的な実施形態による集積回路装置の製造方法は、基板の第１活性領域、第２活性領域及び第３活性領域上に、ダミーゲート絶縁層を形成する段階と、前記基板の前記第１～第３活性領域上に、それぞれ第１ダミーゲート、第２ダミーゲート及び第３ダミーゲートを形成する段階と、前記第１～第３ダミーゲートの両側壁上に、それぞれ一対の第１スペーサ、一対の第２スペーサ及び一対の第３スペーサを形成する段階と、前記基板上に、前記一対の第１スペーサ、前記一対の第２スペーサ及び前記一対の第３スペーサの側壁をカバーするゲート間絶縁層を形成する段階と、前記第１及び第２ダミーゲートをカバーし、前記第３ダミーゲートをカバーしない第１マスクを形成する段階と、前記第３ダミーゲートを除去して、前記一対の第３スペーサ間に定義され、底部に前記ダミーゲート絶縁層の第３部分が配置される第３ゲート空間を形成する段階と、前記第３ゲート空間内の前記ダミーゲート絶縁層の前記第３部分上に、エキストラ（ｅｘｔｒａ）ゲート絶縁層を形成する段階と、前記第３ゲート空間をカバーし、前記第１及び第２ダミーゲートをカバーしない第２マスクを形成する段階と、前記第１ダミーゲートと前記第２ダミーゲートを除去して、前記一対の第１スペーサ間に定義され、底部に前記ダミーゲート絶縁層の第１部分が配置される第１ゲート空間を形成し、前記一対の第２スペーサ間に定義され、底部に前記ダミーゲート絶縁層の第２部分が配置される第２ゲート空間を形成する段階と、前記第２ゲート空間と前記第３ゲート空間をカバーし、前記第１ゲート空間をカバーしない第３マスクを形成する段階と、前記第１ゲート空間内の前記ダミーゲート絶縁層の前記第１部分を除去する段階と、前記第１～第３ゲート空間内に、ゲート絶縁層を形成する段階と、前記第１～第３ゲート空間内に、ゲート電極を形成する段階と、を含む。
【発明の効果】
【0009】
本発明に係る集積回路装置の製造方法によれば、第１～第３マスクの使用順序、及びマスクによってカバーされる下部の層／成分が、基板の表面のエッチング／除去工程の露出を最小化するように調節され、これにより、基板の損傷を最小化し、基板の上部に形成されるトランジスタの電気的性能を向上させることができる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態による集積回路装置の概略構成を示すレイアウト図である。
【図4】本発明の他の実施形態による集積回路装置の概略構成を示すレイアウト図である。
【図9】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図10】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図11】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図12】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図13】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図14】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図15】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図16】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図17】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図18】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図19】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図20】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【図21】本発明の実施形態による集積回路装置の製造方法を説明するための断面図である。
【発明を実施するための形態】
【0011】
次に、本発明に係る集積回路装置の製造方法を実施するための形態の具体例を図面を参照しながら説明する。
【0012】
図１は、本発明の実施形態による集積回路装置１００の概略構成を示すレイアウト図であり、図２は、図１のＡ１－Ａ１’線に沿って切断した断面図であり、図３は、図２のＥ１部分、Ｅ２部分、及びＥ３部分の拡大図である。
図１には、図示の便宜上、集積回路装置１００の一部構成要素を省略して示している。
図１～図３を参照すると、基板１１０は、第１素子領域ＲＸ１、第２素子領域ＲＸ２、及び第３素子領域ＲＸ３を含む。
図１には、図示の便宜上、集積回路装置１００の一部構成要素を省略して示している。
図１～図３を参照すると、基板１１０は、第１素子領域ＲＸ１、第２素子領域ＲＸ２、及び第３素子領域ＲＸ３を含む。
【0013】
本発明の実施形態において、第１素子領域ＲＸ１上には、第１閾値電圧を有する第１トランジスタＴＲ１が配置され、第２素子領域ＲＸ２上には、第２閾値電圧を有する第２トランジスタＴＲ２が配置され、第３素子領域ＲＸ３上には、第３閾値電圧を有する第３トランジスタＴＲ３が配置される。
一実施形態において、第２閾値電圧は、第１閾値電圧よりも大きく、第３閾値電圧は、第１閾値電圧及び第２閾値電圧よりも大きい。
一実施形態において、第１素子領域ＲＸ１上には、第１電圧が印加される第１トランジスタＴＲ１が配置され、第２素子領域ＲＸ２上には、第１電圧より大きい第２電圧が印加される第２トランジスタＴＲ２が配置され、第３素子領域ＲＸ３上には、第２電圧より大きい第３電圧が印加される第３トランジスタＴＲ３が配置される。
一実施形態において、第２閾値電圧は、第１閾値電圧よりも大きく、第３閾値電圧は、第１閾値電圧及び第２閾値電圧よりも大きい。
一実施形態において、第１素子領域ＲＸ１上には、第１電圧が印加される第１トランジスタＴＲ１が配置され、第２素子領域ＲＸ２上には、第１電圧より大きい第２電圧が印加される第２トランジスタＴＲ２が配置され、第３素子領域ＲＸ３上には、第２電圧より大きい第３電圧が印加される第３トランジスタＴＲ３が配置される。
【0014】
一実施形態において、第１素子領域ＲＸ１は、コア領域又はＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）装置形成領域を含み、例えば、論理的機能を行う標準セルが配置される領域である。
標準セルは、トランジスタやレジスタのような複数の回路素子を含む多様な種類の論理セルを含むこともできる。
論理セルは、例えば、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ（ｅｘｃｌｕｓｉｖｅ ＯＲ）、ＸＮＯＲ（ｅｘｃｌｕｓｉｖｅ ＮＯＲ）、ＩＮＶ（ｉｎｖｅｒｔｅｒ）、ＡＤＤ（ａｄｄｅｒ）、ＢＵＦ（ｂｕｆｆｅｒ）、ＤＬＹ（ｄｅｌａｙ）、ＦＩＬ（ｆｉｌｔｅｒ）、マルチプレクサ（ＭＸＴ／ＭＸＩＴ）、ＯＡＩ（ＯＲ／ＡＮＤ／ＩＮＶＥＲＴＥＲ）、ＡＯ（ＡＮＤ／ＯＲ）、ＡＯＩ（ＡＮＤ／ＯＲ／ＩＮＶＥＲＴＥＲ）、Ｄフリップフロップ、リセットフリップフロップ、マスター・スレーブフリップフロップ、ラッチ（ｌａｔｃｈ）などを構成することができる。
標準セルは、トランジスタやレジスタのような複数の回路素子を含む多様な種類の論理セルを含むこともできる。
論理セルは、例えば、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ（ｅｘｃｌｕｓｉｖｅ ＯＲ）、ＸＮＯＲ（ｅｘｃｌｕｓｉｖｅ ＮＯＲ）、ＩＮＶ（ｉｎｖｅｒｔｅｒ）、ＡＤＤ（ａｄｄｅｒ）、ＢＵＦ（ｂｕｆｆｅｒ）、ＤＬＹ（ｄｅｌａｙ）、ＦＩＬ（ｆｉｌｔｅｒ）、マルチプレクサ（ＭＸＴ／ＭＸＩＴ）、ＯＡＩ（ＯＲ／ＡＮＤ／ＩＮＶＥＲＴＥＲ）、ＡＯ（ＡＮＤ／ＯＲ）、ＡＯＩ（ＡＮＤ／ＯＲ／ＩＮＶＥＲＴＥＲ）、Ｄフリップフロップ、リセットフリップフロップ、マスター・スレーブフリップフロップ、ラッチ（ｌａｔｃｈ）などを構成することができる。
【0015】
一実施形態において、第２素子領域ＲＸ２及び第３素子領域ＲＸ３は、入出力回路又はアナログ回路が形成される領域である。
しかし、第１～第３素子領域（ＲＸ１、ＲＸ２、ＲＸ３）に形成される回路の種類が、それに限定されるものではない。
しかし、第１～第３素子領域（ＲＸ１、ＲＸ２、ＲＸ３）に形成される回路の種類が、それに限定されるものではない。
【0016】
基板１１０は、Ｓｉ又はＧｅのようなＩＶ族半導体、ＳｉＧｅ又はＳｉＣのようなＩＶ－ＩＶ族化合物半導体、あるいはＧａＡｓ、ＩｎＡｓ又はＩｎＰのようなＩＩＩ－Ｖ族化合物半導体を含み得る。
一実施形態において、基板１１０は、バルク基板であってもよく、ＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）タイプの基板であってもよい。
基板１１０は、導電領域、例えば、不純物がドーピングされたウェル（ｗｅｌｌ）、又は不純物がドーピングされた構造物を含み得る。
基板１１０には、素子分離トレンチ１１２Ｔが形成され、素子分離トレンチ１１２Ｔ内に素子分離膜１１２が配置される。
素子分離膜１１２により、基板１１０の第１素子領域ＲＸ１、第２素子領域ＲＸ２、及び第３素子領域ＲＸ３に、第１活性領域ＡＣ１、第２活性領域ＡＣ２、及び第３活性領域ＡＣ３が定義される。
一実施形態において、基板１１０は、バルク基板であってもよく、ＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）タイプの基板であってもよい。
基板１１０は、導電領域、例えば、不純物がドーピングされたウェル（ｗｅｌｌ）、又は不純物がドーピングされた構造物を含み得る。
基板１１０には、素子分離トレンチ１１２Ｔが形成され、素子分離トレンチ１１２Ｔ内に素子分離膜１１２が配置される。
素子分離膜１１２により、基板１１０の第１素子領域ＲＸ１、第２素子領域ＲＸ２、及び第３素子領域ＲＸ３に、第１活性領域ＡＣ１、第２活性領域ＡＣ２、及び第３活性領域ＡＣ３が定義される。
【0017】
第１トランジスタＴＲ１は、第１活性領域ＡＣ１上に配置された第１絶縁構造物ＧＩ１、ゲート電極１３０、及びスペーサ１３２、並びに第１活性領域ＡＣ１の上側に配置された不純物領域１１４を含む。
第２トランジスタＴＲ２は、第２活性領域ＡＣ２上に配置された第２絶縁構造物ＧＩ２、ゲート電極１３０、及びスペーサ１３２、並びに第２活性領域ＡＣ２の上側に配置された不純物領域１１４を含む。
第３トランジスタＴＲ３は、第３活性領域ＡＣ３上に配置された第３絶縁構造物ＧＩ３、ゲート電極１３０、及びスペーサ１３２、並びに第３活性領域ＡＣ３の上側に配置された不純物領域１１４を含む。
基板１１０上には、スペーサ１３２の両側壁をカバーするゲート間絶縁層１５２が配置される。
第２トランジスタＴＲ２は、第２活性領域ＡＣ２上に配置された第２絶縁構造物ＧＩ２、ゲート電極１３０、及びスペーサ１３２、並びに第２活性領域ＡＣ２の上側に配置された不純物領域１１４を含む。
第３トランジスタＴＲ３は、第３活性領域ＡＣ３上に配置された第３絶縁構造物ＧＩ３、ゲート電極１３０、及びスペーサ１３２、並びに第３活性領域ＡＣ３の上側に配置された不純物領域１１４を含む。
基板１１０上には、スペーサ１３２の両側壁をカバーするゲート間絶縁層１５２が配置される。
【0018】
一実施形態において、第１～第３トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３）は、互いに異なる厚みを有する第１～第３絶縁構造物（ＧＩ１、ＧＩ２、ＧＩ３）を有し、これにより、第１～第３トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３）それぞれが互いに異なる第１～第３閾値電圧を有する。
例えば、第１絶縁構造物ＧＩ１の厚みｔ１０は、約３～２５オングストロームの範囲であり、第２絶縁構造物ＧＩ２の厚みｔ２０は、約５～８０オングストロームの範囲であり、第３絶縁構造物ＧＩ３の厚みｔ３０は、約５～２００オングストロームの範囲である。
例えば、第１絶縁構造物ＧＩ１の厚みｔ１０は、約３～２５オングストロームの範囲であり、第２絶縁構造物ＧＩ２の厚みｔ２０は、約５～８０オングストロームの範囲であり、第３絶縁構造物ＧＩ３の厚みｔ３０は、約５～２００オングストロームの範囲である。
【0019】
第１活性領域ＡＣ１上には、一対のスペーサ１３２間に第１ゲート空間ＧＳ１が定義され、第１ゲート空間ＧＳ１内に、第１絶縁構造物ＧＩ１とゲート電極１３０が配置される。
第１絶縁構造物ＧＩ１は、ゲート電極１３０の底面及び側壁を取り囲み、一対のスペーサ１３２とゲート電極１３０との間に介在する。
第１絶縁構造物ＧＩ１は、基板１１０の上面１１０Ｍとゲート電極１３０の底面との間に配置される水平部分、及びゲート電極１３０の側壁上に配置され、スペーサ１３２の側壁と接触する垂直部分を含み得る。
第１絶縁構造物ＧＩ１は、ゲート電極１３０の底面及び側壁を取り囲み、一対のスペーサ１３２とゲート電極１３０との間に介在する。
第１絶縁構造物ＧＩ１は、基板１１０の上面１１０Ｍとゲート電極１３０の底面との間に配置される水平部分、及びゲート電極１３０の側壁上に配置され、スペーサ１３２の側壁と接触する垂直部分を含み得る。
【0020】
一実施形態において、第１絶縁構造物ＧＩ１は、ゲート間絶縁層１５２と直接接触しない。
しかし、他の実施形態において、スペーサ１３２が省略可能であり、その場合、第１絶縁構造物ＧＩ１の垂直部分が、ゲート電極１３０の側壁とゲート間絶縁層１５２との間に介在し、第１ゲート空間ＧＳ１内で、第１絶縁構造物ＧＩ１の前記垂直部分がゲート間絶縁層１５２と直接接触することもできる。
しかし、他の実施形態において、スペーサ１３２が省略可能であり、その場合、第１絶縁構造物ＧＩ１の垂直部分が、ゲート電極１３０の側壁とゲート間絶縁層１５２との間に介在し、第１ゲート空間ＧＳ１内で、第１絶縁構造物ＧＩ１の前記垂直部分がゲート間絶縁層１５２と直接接触することもできる。
【0021】
第１絶縁構造物ＧＩ１は、第１活性領域ＡＣ１上に順次に積層された界面層（１２２＿１）及びゲート絶縁層の第１部分（１２４＿１）を含む。
一実施形態において、界面層（１２２＿１）は、シリコン酸化物を含み、例えば、熱酸化工程によっても形成される。
界面層（１２２＿１）の厚みｔ１１は、１～１０オングストロームの範囲である。
界面層（１２２＿１）は、基板１１０の上面１１０Ｍ上に配置され、例えば、第１絶縁構造物ＧＩ１の水平部分内に含まれ、第１絶縁構造物ＧＩ１の垂直部分内に含まれていない。
ゲート絶縁層の第１部分（１２４＿１）は、界面層（１２２＿１）上に配置される。
ゲート絶縁層の第１部分（１２４＿１）は、界面層（１２２＿１）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
ゲート絶縁層の第１部分（１２４＿１）は、第１絶縁構造物ＧＩ１の水平部分及び垂直部分の両方に含まれる。
一実施形態において、界面層（１２２＿１）は、シリコン酸化物を含み、例えば、熱酸化工程によっても形成される。
界面層（１２２＿１）の厚みｔ１１は、１～１０オングストロームの範囲である。
界面層（１２２＿１）は、基板１１０の上面１１０Ｍ上に配置され、例えば、第１絶縁構造物ＧＩ１の水平部分内に含まれ、第１絶縁構造物ＧＩ１の垂直部分内に含まれていない。
ゲート絶縁層の第１部分（１２４＿１）は、界面層（１２２＿１）上に配置される。
ゲート絶縁層の第１部分（１２４＿１）は、界面層（１２２＿１）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
ゲート絶縁層の第１部分（１２４＿１）は、第１絶縁構造物ＧＩ１の水平部分及び垂直部分の両方に含まれる。
【0022】
一実施形態において、ゲート絶縁層の第１部分（１２４＿１）は、高誘電率の誘電物質を含み得る。
例えば、ゲート絶縁層の第１部分（１２４＿１）は、シリコン酸窒化膜、シリコン窒化膜、金属酸化物、又は金属酸窒化物を含み、例えば、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、ＺｒＯ２、Ａｌ２Ｏ３、又はそれらの組み合わせを含むが、それらに限定されるものではない。
ゲート絶縁層の第１部分（１２４＿１）の厚みｔ１２は、２～２０オングストロームの範囲である。
例えば、ゲート絶縁層の第１部分（１２４＿１）は、シリコン酸窒化膜、シリコン窒化膜、金属酸化物、又は金属酸窒化物を含み、例えば、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、ＺｒＯ２、Ａｌ２Ｏ３、又はそれらの組み合わせを含むが、それらに限定されるものではない。
ゲート絶縁層の第１部分（１２４＿１）の厚みｔ１２は、２～２０オングストロームの範囲である。
【0023】
第１活性領域ＡＣ１上で、第１ゲート空間ＧＳ１内に、ゲート電極１３０が配置される。
ゲート電極１３０は、第１ゲート空間ＧＳ１内で、第１絶縁構造物ＧＩ１の上面及び側壁上に配置され、例えば、ゲート絶縁層の第１部分（１２４＿１）と直接接触する。
一実施形態において、ゲート電極１３０は、金属、導電性金属窒化物、導電性金属炭化物、導電性金属シリサイド、又はそれらの組み合わせを含み得る。
例えば、ゲート電極１３０は、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、ＴａＮ、ＮｉＳｉ、ＣｏＳｉ、ＴｉＮ、ＷＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴａＣＮ、ＴａＣ、ＴａＳｉＮ、又はそれらの組み合わせを含むが、それらに限定されるものではない。
ゲート電極１３０は、第１ゲート空間ＧＳ１内で、第１絶縁構造物ＧＩ１の上面及び側壁上に配置され、例えば、ゲート絶縁層の第１部分（１２４＿１）と直接接触する。
一実施形態において、ゲート電極１３０は、金属、導電性金属窒化物、導電性金属炭化物、導電性金属シリサイド、又はそれらの組み合わせを含み得る。
例えば、ゲート電極１３０は、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、ＴａＮ、ＮｉＳｉ、ＣｏＳｉ、ＴｉＮ、ＷＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴａＣＮ、ＴａＣ、ＴａＳｉＮ、又はそれらの組み合わせを含むが、それらに限定されるものではない。
【0024】
一実施形態において、ゲート電極１３０は、仕事関数金属含有層及びギャップフィル金属膜を含むこともできる。
仕事関数金属含有層は、Ｔｉ、Ｗ、Ｒｕ、Ｎｂ、Ｍｏ、Ｈｆ、Ｎｉ、Ｃｏ、Ｐｔ、Ｙｂ、Ｔｂ、Ｄｙ、Ｅｒ、及びＰｄの内から選択される少なくとも１つの金属を含み得る。
ギャップフィル金属膜は、Ｗ膜又はＡｌ膜からなり得る。
一実施形態において、ゲート電極１３０は、ＴｉＡｌＣ／ＴｉＮ／Ｗの積層構造、ＴｉＮ／ＴａＮ／ＴｉＡｌＣ／ＴｉＮ／Ｗの積層構造、又はＴｉＮ／ＴａＮ／ＴｉＮ／ＴｉＡｌＣ／ＴｉＮ／Ｗの積層構造を含むが、それらに限定されるものではない。
仕事関数金属含有層は、Ｔｉ、Ｗ、Ｒｕ、Ｎｂ、Ｍｏ、Ｈｆ、Ｎｉ、Ｃｏ、Ｐｔ、Ｙｂ、Ｔｂ、Ｄｙ、Ｅｒ、及びＰｄの内から選択される少なくとも１つの金属を含み得る。
ギャップフィル金属膜は、Ｗ膜又はＡｌ膜からなり得る。
一実施形態において、ゲート電極１３０は、ＴｉＡｌＣ／ＴｉＮ／Ｗの積層構造、ＴｉＮ／ＴａＮ／ＴｉＡｌＣ／ＴｉＮ／Ｗの積層構造、又はＴｉＮ／ＴａＮ／ＴｉＮ／ＴｉＡｌＣ／ＴｉＮ／Ｗの積層構造を含むが、それらに限定されるものではない。
【0025】
一実施形態において、スペーサ１３２は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、シリコン炭窒化物（ＳｉＣｘＮｙ）、シリコン酸炭窒化物（ＳｉＯｘＣｙＮｚ）又はそれらの組み合わせを含み得る。
一実施形態において、スペーサ１３２は、互いに異なる物質からなる複数の層を含むこともできる。
一実施形態において、複数の層の内のいずれか１層は、エア空間を含み得る。
一実施形態において、スペーサ１３２は、互いに異なる物質からなる複数の層を含むこともできる。
一実施形態において、複数の層の内のいずれか１層は、エア空間を含み得る。
【0026】
第２活性領域ＡＣ２上には、一対のスペーサ１３２間に第２ゲート空間ＧＳ２が定義され、第２ゲート空間ＧＳ２内に、第２絶縁構造物ＧＩ２とゲート電極１３０が配置される。
第２絶縁構造物ＧＩ２は、第２活性領域ＡＣ２上に順次に積層されたダミーゲート絶縁層の第２部分（１２６＿２）、及びゲート絶縁層の第２部分（１２４＿２）を含む。
一実施形態において、ダミーゲート絶縁層の第２部分（１２６＿２）は、シリコン酸化物を含む。
ダミーゲート絶縁層の第２部分（１２６＿２）の厚みｔ２１は、５～６０オングストロームの範囲である。
ダミーゲート絶縁層の第２部分（１２６＿２）は、基板１１０の上面１１０Ｍ上に配置され、例えば、第２絶縁構造物ＧＩ２の水平部分内に含まれ、第２絶縁構造物ＧＩ２の垂直部分内に含まれていない。
第２絶縁構造物ＧＩ２は、第２活性領域ＡＣ２上に順次に積層されたダミーゲート絶縁層の第２部分（１２６＿２）、及びゲート絶縁層の第２部分（１２４＿２）を含む。
一実施形態において、ダミーゲート絶縁層の第２部分（１２６＿２）は、シリコン酸化物を含む。
ダミーゲート絶縁層の第２部分（１２６＿２）の厚みｔ２１は、５～６０オングストロームの範囲である。
ダミーゲート絶縁層の第２部分（１２６＿２）は、基板１１０の上面１１０Ｍ上に配置され、例えば、第２絶縁構造物ＧＩ２の水平部分内に含まれ、第２絶縁構造物ＧＩ２の垂直部分内に含まれていない。
【0027】
ゲート絶縁層の第２部分（１２４＿２）は、ダミーゲート絶縁層の第２部分（１２６＿２）上に配置される。
ゲート絶縁層の第２部分（１２４＿２）は、ダミーゲート絶縁層の第２部分（１２６＿２）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
ゲート絶縁層の第２部分（１２４＿２）は、第２絶縁構造物ＧＩ２の水平部分及び垂直部分の両方に含まれる。
例示的な実施形態において、ゲート絶縁層の第２部分（１２４＿２）は、高誘電率の誘電物質を含む。
例えば、ゲート絶縁層の第２部分（１２４＿２）は、ゲート絶縁層の第１部分（１２４＿１）と同一工程によって形成された物質層の一部分である。
これにより、ゲート絶縁層の第２部分（１２４＿２）は、ゲート絶縁層の第１部分（１２４＿１｝と同一組成の物質を含む。
ゲート絶縁層の第２部分（１２４＿２）の厚みｔ２２は、２～２０オングストロームの範囲である。
ゲート絶縁層の第２部分（１２４＿２）は、ダミーゲート絶縁層の第２部分（１２６＿２）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
ゲート絶縁層の第２部分（１２４＿２）は、第２絶縁構造物ＧＩ２の水平部分及び垂直部分の両方に含まれる。
例示的な実施形態において、ゲート絶縁層の第２部分（１２４＿２）は、高誘電率の誘電物質を含む。
例えば、ゲート絶縁層の第２部分（１２４＿２）は、ゲート絶縁層の第１部分（１２４＿１）と同一工程によって形成された物質層の一部分である。
これにより、ゲート絶縁層の第２部分（１２４＿２）は、ゲート絶縁層の第１部分（１２４＿１｝と同一組成の物質を含む。
ゲート絶縁層の第２部分（１２４＿２）の厚みｔ２２は、２～２０オングストロームの範囲である。
【0028】
第３活性領域ＡＣ３上には、一対のスペーサ１３２間に第３ゲート空間ＧＳ３が定義され、第３ゲート空間ＧＳ３内に、第３絶縁構造物ＧＩ３とゲート電極１３０が配置される。
第３絶縁構造物ＧＩ３は、第３活性領域ＡＣ３上に順次に積層されたダミーゲート絶縁層の第３部分（１２６＿３）、エキストラゲート絶縁層（１２８＿３）、及びゲート絶縁層の第３部分（１２４＿３）を含む。
一実施形態において、ダミーゲート絶縁層の第３部分（１２６＿３）は、シリコン酸化物を含む。
ダミーゲート絶縁層の第３部分（１２６＿３）の厚みｔ３１は、５～６０オングストロームの範囲である。
ダミーゲート絶縁層の第３部分（１２６＿３）は、基板１１０の上面１１０Ｍ上に配置され、例えば、第３絶縁構造物ＧＩ３の水平部分内に含まれ、第３絶縁構造物ＧＩ３の垂直部分内に含まれていない。
例えば、ダミーゲート絶縁層の第３部分（１２６＿３）は、ダミーゲート絶縁層の第２部分（１２６＿２）と同一工程によって形成された物質層の一部分である。
これにより、ダミーゲート絶縁層の第３部分（１２６＿３）は、ダミーゲート絶縁層の第２部分（１２６＿２）と同一組成の物質を含む。
第３絶縁構造物ＧＩ３は、第３活性領域ＡＣ３上に順次に積層されたダミーゲート絶縁層の第３部分（１２６＿３）、エキストラゲート絶縁層（１２８＿３）、及びゲート絶縁層の第３部分（１２４＿３）を含む。
一実施形態において、ダミーゲート絶縁層の第３部分（１２６＿３）は、シリコン酸化物を含む。
ダミーゲート絶縁層の第３部分（１２６＿３）の厚みｔ３１は、５～６０オングストロームの範囲である。
ダミーゲート絶縁層の第３部分（１２６＿３）は、基板１１０の上面１１０Ｍ上に配置され、例えば、第３絶縁構造物ＧＩ３の水平部分内に含まれ、第３絶縁構造物ＧＩ３の垂直部分内に含まれていない。
例えば、ダミーゲート絶縁層の第３部分（１２６＿３）は、ダミーゲート絶縁層の第２部分（１２６＿２）と同一工程によって形成された物質層の一部分である。
これにより、ダミーゲート絶縁層の第３部分（１２６＿３）は、ダミーゲート絶縁層の第２部分（１２６＿２）と同一組成の物質を含む。
【0029】
一実施形態において、エキストラゲート絶縁層（１２８＿３）は、シリコン酸化物又は高誘電率の誘電物質を含む。
エキストラゲート絶縁層（１２８＿３）は、ダミーゲート絶縁層の第３部分（１２６＿３）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
エキストラゲート絶縁層（１２８＿３）は、第３絶縁構造物ＧＩ３の水平部分及び垂直部分の両方に含まれる。
エキストラゲート絶縁層（１２８＿３）の厚みｔ３２は、５～１２０オングストロームの範囲である。
ゲート絶縁層の第３部分（１２４＿３）は、エキストラゲート絶縁層（１２８＿３）上に配置される。
ゲート絶縁層の第３部分（１２４＿３）は、エキストラゲート絶縁層（１２８＿３）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
ゲート絶縁層の第３部分（１２４＿３）は、第３絶縁構造物ＧＩ３の水平部分及び垂直部分の両方に含まれる。
エキストラゲート絶縁層（１２８＿３）は、ダミーゲート絶縁層の第３部分（１２６＿３）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
エキストラゲート絶縁層（１２８＿３）は、第３絶縁構造物ＧＩ３の水平部分及び垂直部分の両方に含まれる。
エキストラゲート絶縁層（１２８＿３）の厚みｔ３２は、５～１２０オングストロームの範囲である。
ゲート絶縁層の第３部分（１２４＿３）は、エキストラゲート絶縁層（１２８＿３）上に配置される。
ゲート絶縁層の第３部分（１２４＿３）は、エキストラゲート絶縁層（１２８＿３）とゲート電極１３０との間、及びスペーサ１３２とゲート電極１３０との間に介在する。
ゲート絶縁層の第３部分（１２４＿３）は、第３絶縁構造物ＧＩ３の水平部分及び垂直部分の両方に含まれる。
【0030】
一実施形態において、ゲート絶縁層の第３部分（１２４＿３）は、高誘電率の誘電物質を含む。
例えば、ゲート絶縁層の第３部分（１２４＿３）は、ゲート絶縁層の第１部分（１２４＿１）及びゲート絶縁層の第２部分（１２４＿２）と同一工程によって形成された物質層の一部分である。
これにより、ゲート絶縁層の第３部分（１２４＿３）は、ゲート絶縁層の第１部分（１２４＿１）及びゲート絶縁層の第２部分（１２４＿２）と同一組成の物質を含む。
ゲート絶縁層の第３部分（１２４＿３）の厚みｔ３３は、２～２０オングストロームの範囲である。
例えば、ゲート絶縁層の第３部分（１２４＿３）は、ゲート絶縁層の第１部分（１２４＿１）及びゲート絶縁層の第２部分（１２４＿２）と同一工程によって形成された物質層の一部分である。
これにより、ゲート絶縁層の第３部分（１２４＿３）は、ゲート絶縁層の第１部分（１２４＿１）及びゲート絶縁層の第２部分（１２４＿２）と同一組成の物質を含む。
ゲート絶縁層の第３部分（１２４＿３）の厚みｔ３３は、２～２０オングストロームの範囲である。
【0031】
不純物領域１１４は、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）の上側に不純物がイオン注入されて形成された領域である。
例えば、不純物領域１１４は、第１～第３トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３）のソース／ドレイン領域として機能する。
ゲート間絶縁層１５２上には、上部絶縁層１５４が配置される。
ゲート間絶縁層１５２及び上部絶縁層１５４は、シリコン酸化物、シリコンカーボン酸化物、シリコン酸窒化物、又は低誘電率の誘電物質の内の少なくとも１つを含む。
例えば、不純物領域１１４は、第１～第３トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３）のソース／ドレイン領域として機能する。
ゲート間絶縁層１５２上には、上部絶縁層１５４が配置される。
ゲート間絶縁層１５２及び上部絶縁層１５４は、シリコン酸化物、シリコンカーボン酸化物、シリコン酸窒化物、又は低誘電率の誘電物質の内の少なくとも１つを含む。
【0032】
上部絶縁層１５４及びゲート間絶縁層１５２を貫通し、不純物領域１１４の上面を露出させる第１コンタクトホール１６０ＡＨ内に、第１コンタクト１６０Ａが配置される。
上部絶縁層１５４を貫通し、ゲート電極１３０の上面を露出させる第２コンタクトホール１６０ＢＨ内に、第２コンタクト１６０Ｂが配置される。
第１コンタクト１６０Ａは、不純物領域１１４と電気的に接続され、第２コンタクト１６０Ｂは、ゲート電極１３０と電気的に接続される。
第１コンタクト１６０Ａ及び第２コンタクト１６０Ｂは、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、チタンシリコン窒化物（ＴｉＳｉＮ）、チタンシリサイド（ＴｉＳｉ）、タングステンシリサイド（ＷＳｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びアルミニウム（Ａｌ）の内の少なくとも１つを含む。
図に示していないが、第１コンタクト１６０Ａの底面と不純物領域１１４の上面との間に金属シリサイド層がさらに形成されることも可能である。
上部絶縁層１５４を貫通し、ゲート電極１３０の上面を露出させる第２コンタクトホール１６０ＢＨ内に、第２コンタクト１６０Ｂが配置される。
第１コンタクト１６０Ａは、不純物領域１１４と電気的に接続され、第２コンタクト１６０Ｂは、ゲート電極１３０と電気的に接続される。
第１コンタクト１６０Ａ及び第２コンタクト１６０Ｂは、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、チタンシリコン窒化物（ＴｉＳｉＮ）、チタンシリサイド（ＴｉＳｉ）、タングステンシリサイド（ＷＳｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びアルミニウム（Ａｌ）の内の少なくとも１つを含む。
図に示していないが、第１コンタクト１６０Ａの底面と不純物領域１１４の上面との間に金属シリサイド層がさらに形成されることも可能である。
【0033】
上部絶縁層１５４を貫通する第１コンタクトホール１６０ＡＨ内に、第１コンタクト１６０Ａが配置される。
第１コンタクト１６０Ａは、不純物領域１１４と電気的に接続される。
図に示していないが、第１コンタクト１６０Ａの底面と不純物領域１１４の上面との間に金属シリサイド層をさらに形成することも可能である。
図に示していないが、上部絶縁層１５４上には、複数の導電ビア、複数の配線ライン、及び複数の導電ビアと複数の配線ラインとをカバーする層間絶縁膜をさらに配置してもよい。
例えば、複数の配線ラインの内の少なくとも１つから、第１コンタクト１６０Ａを通じて不純物領域１１４に電源電圧又は接地電圧が印加され、複数の配線ラインの内の少なくとも１つから、第２コンタクト１６０Ｂを通じてゲート電極１３０にゲート電圧が印加される。
第１コンタクト１６０Ａは、不純物領域１１４と電気的に接続される。
図に示していないが、第１コンタクト１６０Ａの底面と不純物領域１１４の上面との間に金属シリサイド層をさらに形成することも可能である。
図に示していないが、上部絶縁層１５４上には、複数の導電ビア、複数の配線ライン、及び複数の導電ビアと複数の配線ラインとをカバーする層間絶縁膜をさらに配置してもよい。
例えば、複数の配線ラインの内の少なくとも１つから、第１コンタクト１６０Ａを通じて不純物領域１１４に電源電圧又は接地電圧が印加され、複数の配線ラインの内の少なくとも１つから、第２コンタクト１６０Ｂを通じてゲート電極１３０にゲート電圧が印加される。
【0034】
一実施形態による集積回路装置１００の製造方法によれば、第１マスク、第２マスク、及び第３マスクを使用して、第１活性領域ＡＣ１上に、界面層（１２２＿１）とゲート絶縁層の第１部分（１２４＿１）とを有する第１絶縁構造物ＧＩ１を形成し、第２活性領域ＡＣ２上に、ダミーゲート絶縁層の第２部分（１２６＿２）とゲート絶縁層の第２部分（１２４＿２）とを有する第２絶縁構造物ＧＩ２を形成し、第３活性領域ＡＣ３上に、ダミーゲート絶縁層の第３部分（１２６＿３）、エキストラゲート絶縁層（１２８＿３）、及びゲート絶縁層の第３部分（１２４＿３）を有する第３絶縁構造物ＧＩ３を形成する。
そのような方法により、活性領域（ＡＣ１、ＡＣ２、ＡＣ３）及びダミーゲート絶縁層（１２６＿２、１２６＿３）の損傷を最小化することができるので、集積回路装置１００は、複数の閾値電圧を有し、最適化された性能を有することができる。
そのような方法により、活性領域（ＡＣ１、ＡＣ２、ＡＣ３）及びダミーゲート絶縁層（１２６＿２、１２６＿３）の損傷を最小化することができるので、集積回路装置１００は、複数の閾値電圧を有し、最適化された性能を有することができる。
【0035】
図４は、本発明の実施形態による集積回路装置１００Ａの概略構成を示すレイアウト図であり、図５は、図４のＡ１－Ａ１’線に沿って切断した断面図であり、図６は、図４のＢ１－Ｂ１’線、Ｂ２－Ｂ２’線及びＢ３－Ｂ３’線に沿って切断した断面図であり、図７は、図４のＣ１－Ｃ１’線、Ｃ２－Ｃ２’線及びＣ３－Ｃ３’線に沿って切断した断面図であり、図８は、図５のＥ１部分、Ｅ２部分及びＥ３部分の拡大図である。
図４～図８において、図１～図３と同一参照符号は、同一構成要素を示す。
図４～図８を参照すると、第１～第３トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３）は、フィン型電界効果トランジスタ（ｆｉｎＦＥＴ）である。
基板１１０は、第１活性領域ＡＣ１、第２活性領域ＡＣ２、及び第３活性領域ＡＣ３上の第１フィン型活性領域ＦＡ１、第２フィン型活性領域ＦＡ２、及び第３フィン型活性領域ＦＡ３を含む。
図４～図８において、図１～図３と同一参照符号は、同一構成要素を示す。
図４～図８を参照すると、第１～第３トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３）は、フィン型電界効果トランジスタ（ｆｉｎＦＥＴ）である。
基板１１０は、第１活性領域ＡＣ１、第２活性領域ＡＣ２、及び第３活性領域ＡＣ３上の第１フィン型活性領域ＦＡ１、第２フィン型活性領域ＦＡ２、及び第３フィン型活性領域ＦＡ３を含む。
【0036】
第１活性領域ＡＣ１上で、基板１１０の上面１１０Ｍから第１フィン型活性領域ＦＡ１が突出して配置され、第１フィン型活性領域ＦＡ１は、第１方向（Ｘ方向）に沿って延長される。
第２活性領域ＡＣ２上で、基板１１０の上面１１０Ｍから第２フィン型活性領域ＦＡ２が突出して配置され、第２フィン型活性領域ＦＡ２は、第１方向（Ｘ方向）に沿って延長される。
第３活性領域ＡＣ３上で、基板１１０の上面１１０Ｍから第３フィン型活性領域ＦＡ３が突出して配置され、第３フィン型活性領域ＦＡ３は、第１方向（Ｘ方向）に沿って延長される。
第１フィン型活性領域ＦＡ１の両側壁、第２フィン型活性領域ＦＡ２の両側壁、及び第３フィン型活性領域ＦＡ３の両側壁は、素子分離膜１１２によってカバーされる。
例えば、第１フィン型活性領域ＦＡ１、第２フィン型活性領域ＦＡ２、及び第３フィン型活性領域ＦＡ３それぞれは、素子分離膜１１２の上面から垂直方向Ｚに５～５０ナノメートルほど離隔された垂直レベルに配置される上面を有するが、それに限定されるものではない。
第２活性領域ＡＣ２上で、基板１１０の上面１１０Ｍから第２フィン型活性領域ＦＡ２が突出して配置され、第２フィン型活性領域ＦＡ２は、第１方向（Ｘ方向）に沿って延長される。
第３活性領域ＡＣ３上で、基板１１０の上面１１０Ｍから第３フィン型活性領域ＦＡ３が突出して配置され、第３フィン型活性領域ＦＡ３は、第１方向（Ｘ方向）に沿って延長される。
第１フィン型活性領域ＦＡ１の両側壁、第２フィン型活性領域ＦＡ２の両側壁、及び第３フィン型活性領域ＦＡ３の両側壁は、素子分離膜１１２によってカバーされる。
例えば、第１フィン型活性領域ＦＡ１、第２フィン型活性領域ＦＡ２、及び第３フィン型活性領域ＦＡ３それぞれは、素子分離膜１１２の上面から垂直方向Ｚに５～５０ナノメートルほど離隔された垂直レベルに配置される上面を有するが、それに限定されるものではない。
【0037】
ディープトレンチ１１６Ｔは、基板１１０の上面１１０Ｍから所定の深さに形成され、ディープトレンチ絶縁膜１１６は、ディープトレンチ１１６Ｔの内部を充填する。
ディープトレンチ絶縁膜１１６は、素子分離膜１１２の上面と同一レベルに配置される上面を有し、素子分離膜１１２の底面よりさらに低いレベルに配置される底面を有する。
ゲート電極１３０の両側に、第１フィン型活性領域ＦＡ１の内部に延長されるリセス領域ＲＳが形成され、リセス領域ＲＳの内部に不純物領域１４０が形成される。
同様に、ゲート電極１３０の両側に、第２フィン型活性領域ＦＡ２の内部に延長されるリセス領域ＲＳが形成され、リセス領域ＲＳの内部に不純物領域１４０が形成される。
また、ゲート電極１３０の両側に、第３フィン型活性領域ＦＡ３の内部に延長されるリセス領域ＲＳが形成され、リセス領域ＲＳの内部に不純物領域１４０が形成される。
ディープトレンチ絶縁膜１１６は、素子分離膜１１２の上面と同一レベルに配置される上面を有し、素子分離膜１１２の底面よりさらに低いレベルに配置される底面を有する。
ゲート電極１３０の両側に、第１フィン型活性領域ＦＡ１の内部に延長されるリセス領域ＲＳが形成され、リセス領域ＲＳの内部に不純物領域１４０が形成される。
同様に、ゲート電極１３０の両側に、第２フィン型活性領域ＦＡ２の内部に延長されるリセス領域ＲＳが形成され、リセス領域ＲＳの内部に不純物領域１４０が形成される。
また、ゲート電極１３０の両側に、第３フィン型活性領域ＦＡ３の内部に延長されるリセス領域ＲＳが形成され、リセス領域ＲＳの内部に不純物領域１４０が形成される。
【0038】
不純物領域１４０は、第１～第３トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３｝のソース／ドレイン領域として機能する。
一実施形態において、不純物領域１４０は、ドーピングされたＳｉＧｅ膜、ドーピングされたＧｅ膜、ドーピングされたＳｉＣ膜、又はドーピングされたＩｎＧａＡｓ膜を含むが、それに限定されるものではない。
例えば、ゲート電極１３０及びスペーサ１３２の両側の第１フィン型活性領域ＦＡ１の一部分を除去して、リセス領域ＲＳを形成し、エピタキシャル成長工程、例えば、選択的エピタキシャルにより、リセス領域ＲＳの内部を充填する半導体層を成長させることにより、不純物領域１４０が形成される。
図７に示したように、不純物領域１４０は、複数の傾斜側壁１４０ＳＩを有する。
一実施形態において、不純物領域１４０は、互いに異なる組成を有する複数の半導体層によって構成される。
例えば、不純物領域１４０は、リセス領域ＲＳ内を順次に充填する下部半導体層、上部半導体層、及びキャッピング半導体層を含む。
例えば、下部半導体層、上部半導体層、及びキャッピング半導体層は、それぞれＳｉＣを含み、ＳｉとＣの含量が異なっている。
一実施形態において、不純物領域１４０は、ドーピングされたＳｉＧｅ膜、ドーピングされたＧｅ膜、ドーピングされたＳｉＣ膜、又はドーピングされたＩｎＧａＡｓ膜を含むが、それに限定されるものではない。
例えば、ゲート電極１３０及びスペーサ１３２の両側の第１フィン型活性領域ＦＡ１の一部分を除去して、リセス領域ＲＳを形成し、エピタキシャル成長工程、例えば、選択的エピタキシャルにより、リセス領域ＲＳの内部を充填する半導体層を成長させることにより、不純物領域１４０が形成される。
図７に示したように、不純物領域１４０は、複数の傾斜側壁１４０ＳＩを有する。
一実施形態において、不純物領域１４０は、互いに異なる組成を有する複数の半導体層によって構成される。
例えば、不純物領域１４０は、リセス領域ＲＳ内を順次に充填する下部半導体層、上部半導体層、及びキャッピング半導体層を含む。
例えば、下部半導体層、上部半導体層、及びキャッピング半導体層は、それぞれＳｉＣを含み、ＳｉとＣの含量が異なっている。
【0039】
第１絶縁構造物ＧＩ１は、第１フィン型活性領域ＦＡ１上に順次に積層された界面層（１２２＿１）及びゲート絶縁層の第１部分（１２４＿１）を含む。
図６に示したように、第１絶縁構造物ＧＩ１は、第１フィン型活性領域ＦＡ１の上面及び両側壁をカバーし、素子分離膜１１２の上面上に延長される。
界面層（１２２＿１）は、第１フィン型活性領域ＦＡ１の上面及び両側壁上に配置され、素子分離膜１１２上に配置されていない。
ゲート絶縁層の第１部分（１２４＿１）は、界面層（１２２＿１）上で、第１フィン型活性領域ＦＡ１の上面及び両側壁をカバーし、素子分離膜１１２上に延長され、ゲート絶縁層の第１部分（１２４＿１）の底面が素子分離膜１１２と接触する。
図６に示したように、第１絶縁構造物ＧＩ１は、第１フィン型活性領域ＦＡ１の上面及び両側壁をカバーし、素子分離膜１１２の上面上に延長される。
界面層（１２２＿１）は、第１フィン型活性領域ＦＡ１の上面及び両側壁上に配置され、素子分離膜１１２上に配置されていない。
ゲート絶縁層の第１部分（１２４＿１）は、界面層（１２２＿１）上で、第１フィン型活性領域ＦＡ１の上面及び両側壁をカバーし、素子分離膜１１２上に延長され、ゲート絶縁層の第１部分（１２４＿１）の底面が素子分離膜１１２と接触する。
【0040】
第２絶縁構造物ＧＩ２は、第２フィン型活性領域ＦＡ２上に順次に積層されたダミーゲート絶縁層の第２部分（１２６＿２）及びゲート絶縁層の第２部分（１２４＿２）を含む。
図６に示したように、第２絶縁構造物ＧＩ２は、第２フィン型活性領域ＦＡ２の上面及び両側壁をカバーし、素子分離膜１１２の上面上に延長される。
ダミーゲート絶縁層の第２部分（１２６＿２）は、第２フィン型活性領域ＦＡ２の上面及び両側壁上に配置され、素子分離膜１１２上に延長され、ゲート絶縁層の第２部分（１２４＿２）は、ダミーゲート絶縁層の第２部分（１２６＿２）上にコンフォーマルに配置される。
図６に示したように、第２絶縁構造物ＧＩ２は、第２フィン型活性領域ＦＡ２の上面及び両側壁をカバーし、素子分離膜１１２の上面上に延長される。
ダミーゲート絶縁層の第２部分（１２６＿２）は、第２フィン型活性領域ＦＡ２の上面及び両側壁上に配置され、素子分離膜１１２上に延長され、ゲート絶縁層の第２部分（１２４＿２）は、ダミーゲート絶縁層の第２部分（１２６＿２）上にコンフォーマルに配置される。
【0041】
第３絶縁構造物ＧＩ３は、第３フィン型活性領域ＦＡ３上に順次に積層されたダミーゲート絶縁層の第３部分（１２６＿３）、エキストラゲート絶縁層（１２８＿３）、及びゲート絶縁層の第３部分（１２４＿３）を含む。
図６に示したように、第３絶縁構造物ＧＩ３は、第３フィン型活性領域ＦＡ３の上面及び両側壁をカバーし、素子分離膜１１２の上面上に延長される。
ダミーゲート絶縁層の第３部分（１２６＿３）は、第３フィン型活性領域ＦＡ３の上面及び両側壁上に配置され、素子分離膜１１２上に延長され、エキストラゲート絶縁層（１２８＿３）及びゲート絶縁層の第３部分（１２４＿３）は、ダミーゲート絶縁層の第３部分（１２６＿３）上にコンフォーマルに配置される。
図６に示したように、第３絶縁構造物ＧＩ３は、第３フィン型活性領域ＦＡ３の上面及び両側壁をカバーし、素子分離膜１１２の上面上に延長される。
ダミーゲート絶縁層の第３部分（１２６＿３）は、第３フィン型活性領域ＦＡ３の上面及び両側壁上に配置され、素子分離膜１１２上に延長され、エキストラゲート絶縁層（１２８＿３）及びゲート絶縁層の第３部分（１２４＿３）は、ダミーゲート絶縁層の第３部分（１２６＿３）上にコンフォーマルに配置される。
【0042】
一実施形態による集積回路装置１００Ａの製造方法によれば、第１マスク、第２マスク及び第３マスクを使用して、第１フィン型活性領域ＦＡ１上に、界面層（１２２＿１）とゲート絶縁層の第１部分（１２４＿１）とを有する第１絶縁構造物ＧＩ１を形成し、第２フィン型活性領域ＦＡ２上に、ダミーゲート絶縁層の第２部分（１２６＿２）とゲート絶縁層の第２部分（１２４＿２）とを有する第２絶縁構造物ＧＩ２を形成し、第３フィン型活性領域ＦＡ３上に、ダミーゲート絶縁層の第３部分（１２６＿３）、エキストラゲート絶縁層（１２８＿３）、及びゲート絶縁層の第３部分（１２４＿３）を有する第３絶縁構造物ＧＩ３を形成する。
そのような方法により、フィン型活性領域（ＦＡ１、ＦＡ２、ＦＡ３）及びダミーゲート絶縁層（１２６＿２、１２６＿３）の損傷を最小化することができるので、集積回路装置１００Ａは、複数の閾値電圧を有し、最適化された性能を有する。
そのような方法により、フィン型活性領域（ＦＡ１、ＦＡ２、ＦＡ３）及びダミーゲート絶縁層（１２６＿２、１２６＿３）の損傷を最小化することができるので、集積回路装置１００Ａは、複数の閾値電圧を有し、最適化された性能を有する。
【0043】
他の実施形態において、第１活性領域ＡＣ１及び第２活性領域ＡＣ２上に、第１及び第２フィン型活性領域（ＦＡ１、ＦＡ２）が形成され、第３活性領域ＡＣ３上に第３フィン型活性領域ＦＡ３が形成されていない。
その場合、第３活性領域ＡＣ３上に、図１～図３を参照して説明した第３トランジスタＴＲ３を形成することも可能である。
さらに他の実施形態において、基板１１０は、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）以外に第４活性領域をさらに含み、第４活性領域上に、第１～第３閾値電圧と異なる第４閾値電圧を有する第４トランジスタをさらに形成することも可能である。
第４トランジスタは、第１～第３絶縁構造物（ＧＩ１、ＧＩ２、ＧＩ３）よりも大きい厚みを有する第４絶縁構造物を含み、第４絶縁構造物は、それぞれがシリコン酸化物、シリコン窒化物、シリコン酸窒化物、又は高誘電率の誘電物質の内のいずれか１つを含む１以上の絶縁層を含む。
その場合、第３活性領域ＡＣ３上に、図１～図３を参照して説明した第３トランジスタＴＲ３を形成することも可能である。
さらに他の実施形態において、基板１１０は、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）以外に第４活性領域をさらに含み、第４活性領域上に、第１～第３閾値電圧と異なる第４閾値電圧を有する第４トランジスタをさらに形成することも可能である。
第４トランジスタは、第１～第３絶縁構造物（ＧＩ１、ＧＩ２、ＧＩ３）よりも大きい厚みを有する第４絶縁構造物を含み、第４絶縁構造物は、それぞれがシリコン酸化物、シリコン窒化物、シリコン酸窒化物、又は高誘電率の誘電物質の内のいずれか１つを含む１以上の絶縁層を含む。
【0044】
図９～図２１は、本発明の実施形態による集積回路装置１００の製造方法を示す断面図である。
図９～図２１は、図１のＡ１－Ａ１’線に対応する断面図である。
図９～図２１において、図１～図８と同一参照符号は、同一構成要素を示す。
図９～図２１は、図１のＡ１－Ａ１’線に対応する断面図である。
図９～図２１において、図１～図８と同一参照符号は、同一構成要素を示す。
【0045】
図９を参照すると、基板１１０の上面上にマスクパターン（図示せず）を形成し、マスクパターンをエッチングマスクとして使用して、基板１１０を所定の厚みほど除去し、素子分離トレンチ１１２Ｔを形成する。
次いで、素子分離トレンチ１１２Ｔ内に素子分離膜１１２を形成して、第１素子領域ＲＸ１に第１活性領域ＡＣ１を定義し、第２素子領域ＲＸ２に第２活性領域ＡＣ２を定義し、第３素子領域ＲＸ３に第３活性領域ＡＣ３を定義する。
例えば、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）それぞれは、平坦な表面を有する。
次いで、素子分離トレンチ１１２Ｔ内に素子分離膜１１２を形成して、第１素子領域ＲＸ１に第１活性領域ＡＣ１を定義し、第２素子領域ＲＸ２に第２活性領域ＡＣ２を定義し、第３素子領域ＲＸ３に第３活性領域ＡＣ３を定義する。
例えば、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）それぞれは、平坦な表面を有する。
【0046】
一実施形態において、素子分離膜１１２は、例えば、ＦＣＶＤ（ｆｌｏｗａｂｌｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程又はスピンコーティング工程によって形成された酸化膜を含み得る。
例えば、素子分離膜１１２は、ＦＳＧ（ｆｌｕｏｒｉｄｅ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＢＰＳＧ（ｂｏｒｏ－ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、ＰＥ－ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａ－ｅｔｈｙｌ－ｏｒｔｈｏ－ｓｉｌｉｃａｔｅ）、又はＴＯＳＺ（ｔｏｎｅｎ ｓｉｌａｚｅｎｅ）を含むが、それに限定されるものではない。
例えば、素子分離膜１１２は、ＦＳＧ（ｆｌｕｏｒｉｄｅ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＢＰＳＧ（ｂｏｒｏ－ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、ＰＥ－ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａ－ｅｔｈｙｌ－ｏｒｔｈｏ－ｓｉｌｉｃａｔｅ）、又はＴＯＳＺ（ｔｏｎｅｎ ｓｉｌａｚｅｎｅ）を含むが、それに限定されるものではない。
【0047】
次いで、基板１１０上にダミーゲート絶縁層１２６Ｌを形成し、例えば、ダミーゲート絶縁層１２６Ｌは、第１活性領域ＡＣ１、第２活性領域ＡＣ２及び第３活性領域ＡＣ３それぞれをカバーするように、全体の基板１１０上に連続して形成される。
ダミーゲート絶縁層１２６Ｌは、シリコン酸化物を使用して、例えば、原子層蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）工程、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）工程、又は熱酸化工程の内の少なくとも１つによって形成する。
一実施形態において、ダミーゲート絶縁層１２６Ｌは、５～６０オングストロームの厚みに形成される。
ダミーゲート絶縁層１２６Ｌは、シリコン酸化物を使用して、例えば、原子層蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）工程、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）工程、又は熱酸化工程の内の少なくとも１つによって形成する。
一実施形態において、ダミーゲート絶縁層１２６Ｌは、５～６０オングストロームの厚みに形成される。
【0048】
図１０を参照すると、ダミーゲート絶縁層１２６Ｌ上にダミーゲート導電層（図示せず）を形成し、ダミーゲート導電層上にハードマスクパターン２１０を形成した後、ハードマスクパターン２１０をエッチングマスクとして使用して、ダミーゲート導電層とダミーゲート絶縁層１２６Ｌをパターニングし、ダミーゲート２２０とダミーゲート絶縁層パターン１２６Ｐを形成する。
例えば、ダミーゲート２２０は、ポリシリコンで形成される。
ここで、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）それぞれ上に、ダミーゲート絶縁層パターン１２６Ｐ、ダミーゲート２２０、及びハードマスクパターン２１０が順次に積層され、ダミーゲート絶縁層パターン１２６Ｐ、ダミーゲート２２０、及びハードマスクパターン２１０をダミーゲート構造物２２０Ｓと称する。
例えば、ダミーゲート２２０は、ポリシリコンで形成される。
ここで、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）それぞれ上に、ダミーゲート絶縁層パターン１２６Ｐ、ダミーゲート２２０、及びハードマスクパターン２１０が順次に積層され、ダミーゲート絶縁層パターン１２６Ｐ、ダミーゲート２２０、及びハードマスクパターン２１０をダミーゲート構造物２２０Ｓと称する。
【0049】
次いで、ダミーゲート構造物２２０Ｓをカバーする絶縁層を、ＡＬＤ工程又はＣＶＤ工程を使用して形成し、絶縁層に異方性エッチング工程を実行し、ダミーゲート構造物２２０Ｓの側壁上にスペーサ１３２を形成する。
スペーサ１３２は、シリコン窒化物を含むが、それに限定されるものではない。
次いで、ダミーゲート構造物２２０Ｓの両側上の基板１１０の内部に不純物イオンを注入し、不純物領域１１４を形成する。
不純物領域１１４は、イオン注入工程によって形成され、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）上に形成されるトランジスタの種類によって、ｎ型不純物又はｐ型不純物を含むように形成可能である。
次いで、基板１１０上に、ダミーゲート構造物２２０Ｓを覆う絶縁層を形成し、ハードマスクパターン２１０の上面が露出されるまで、絶縁層を平坦化し、ゲート間絶縁層１５２を形成する。
スペーサ１３２は、シリコン窒化物を含むが、それに限定されるものではない。
次いで、ダミーゲート構造物２２０Ｓの両側上の基板１１０の内部に不純物イオンを注入し、不純物領域１１４を形成する。
不純物領域１１４は、イオン注入工程によって形成され、第１～第３活性領域（ＡＣ１、ＡＣ２、ＡＣ３）上に形成されるトランジスタの種類によって、ｎ型不純物又はｐ型不純物を含むように形成可能である。
次いで、基板１１０上に、ダミーゲート構造物２２０Ｓを覆う絶縁層を形成し、ハードマスクパターン２１０の上面が露出されるまで、絶縁層を平坦化し、ゲート間絶縁層１５２を形成する。
【0050】
図１１を参照すると、ダミーゲート２２０の上面が露出されるまで、ゲート間絶縁層１５２の上側に平坦化工程を実行し、ゲート間絶縁層１５２の上側部分とハードマスクパターン２１０を除去する。
これにより、ゲート間絶縁層１５２の高さが減少し、ダミーゲート２２０の上面が露出される。
図１１に示したように、第１活性領域ＡＣ１上には、ダミーゲート絶縁パターン２６０Ｐとダミーゲート２２０を順次に配置し、ダミーゲート２２０の両側壁上に一対のスペーサ１３２が配置し、一対のスペーサ１３２の側壁を取り囲むように、ゲート間絶縁層１５２を配置する。
これにより、ゲート間絶縁層１５２の高さが減少し、ダミーゲート２２０の上面が露出される。
図１１に示したように、第１活性領域ＡＣ１上には、ダミーゲート絶縁パターン２６０Ｐとダミーゲート２２０を順次に配置し、ダミーゲート２２０の両側壁上に一対のスペーサ１３２が配置し、一対のスペーサ１３２の側壁を取り囲むように、ゲート間絶縁層１５２を配置する。
【0051】
図１２を参照すると、ゲート間絶縁層１５２上に第１カバー絶縁層を形成し、第１カバー絶縁層上に、第１活性領域ＡＣ１及び第２活性領域ＡＣ２のみをカバーし、第３活性領域ＡＣ３をカバーしない第１マスクＭ１を形成する。
例えば、第１マスクＭ１は、第１活性領域ＡＣ１及び第２活性領域ＡＣ２の全体を連続してカバーし、第３活性領域ＡＣ３の全体を露出させる。
例えば、第１マスクＭ１は、第１活性領域ＡＣ１に配置されたダミーゲート２２０と、第２活性領域ＡＣ２に配置されたダミーゲート２２０とをカバーし、第３活性領域ＡＣ３に配置されたダミーゲート２２０をカバーしないように配置する。
次いで、第１マスクＭ１を使用して、第１カバー絶縁層をパターニングし、第１カバー絶縁パターン２３０を形成する。
一実施形態において、第１カバー絶縁パターン２３０は、シリコン酸化物、シリコン酸窒化物、又はシリコン窒化物を使用して形成するが、それに限定されるものではない。
例えば、第１マスクＭ１は、第１活性領域ＡＣ１及び第２活性領域ＡＣ２の全体を連続してカバーし、第３活性領域ＡＣ３の全体を露出させる。
例えば、第１マスクＭ１は、第１活性領域ＡＣ１に配置されたダミーゲート２２０と、第２活性領域ＡＣ２に配置されたダミーゲート２２０とをカバーし、第３活性領域ＡＣ３に配置されたダミーゲート２２０をカバーしないように配置する。
次いで、第１マスクＭ１を使用して、第１カバー絶縁層をパターニングし、第１カバー絶縁パターン２３０を形成する。
一実施形態において、第１カバー絶縁パターン２３０は、シリコン酸化物、シリコン酸窒化物、又はシリコン窒化物を使用して形成するが、それに限定されるものではない。
【0052】
図１３を参照すると、第１活性領域ＡＣ１に配置されたダミーゲート２２０と、第２活性領域ＡＣ２に配置されたダミーゲート２２０とがカバーされた状態で、第３活性領域ＡＣ３に配置されたダミーゲート２２０を除去する。
一実施形態において、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程以前に、第１マスクＭ１を除去し、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程において、第１及び第２活性領域（ＡＣ１、ＡＣ２）上には、第１カバー絶縁パターン２３０がダミーゲート２２０の上面をカバーし、第１及び第２活性領域（ＡＣ１、ＡＣ２）上のダミーゲート２２０がエッチング雰囲気に露出されないようにする。
他の実施形態において、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程以後に、第１マスクＭ１が除去され、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程において、第１及び第２活性領域（ＡＣ１、ＡＣ２）上には、第１カバー絶縁パターン２３０及び第１マスクＭ１がダミーゲート２２０の上面をカバーし、第１及び第２活性領域（ＡＣ１、ＡＣ２）上のダミーゲート２２０がエッチング雰囲気に露出されないようにする。
第３活性領域ＡＣ３でのダミーゲート２２０の除去工程以後に、第３活性領域ＡＣ３上に、一対のスペーサ１３２間の第３ゲート空間ＧＳ３を形成する。
第３ゲート空間ＧＳ３の底部には、ダミーゲート絶縁層パターン１２６Ｐが露出される。
第３ゲート空間ＧＳ３の底部に配置されるダミーゲート絶縁層パターン１２６Ｐを、ダミーゲート絶縁層の第３部分（１２６＿３）と称する。
一実施形態において、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程以前に、第１マスクＭ１を除去し、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程において、第１及び第２活性領域（ＡＣ１、ＡＣ２）上には、第１カバー絶縁パターン２３０がダミーゲート２２０の上面をカバーし、第１及び第２活性領域（ＡＣ１、ＡＣ２）上のダミーゲート２２０がエッチング雰囲気に露出されないようにする。
他の実施形態において、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程以後に、第１マスクＭ１が除去され、第３活性領域ＡＣ３でのダミーゲート２２０の除去工程において、第１及び第２活性領域（ＡＣ１、ＡＣ２）上には、第１カバー絶縁パターン２３０及び第１マスクＭ１がダミーゲート２２０の上面をカバーし、第１及び第２活性領域（ＡＣ１、ＡＣ２）上のダミーゲート２２０がエッチング雰囲気に露出されないようにする。
第３活性領域ＡＣ３でのダミーゲート２２０の除去工程以後に、第３活性領域ＡＣ３上に、一対のスペーサ１３２間の第３ゲート空間ＧＳ３を形成する。
第３ゲート空間ＧＳ３の底部には、ダミーゲート絶縁層パターン１２６Ｐが露出される。
第３ゲート空間ＧＳ３の底部に配置されるダミーゲート絶縁層パターン１２６Ｐを、ダミーゲート絶縁層の第３部分（１２６＿３）と称する。
【0053】
図１４を参照すると、第３ゲート空間ＧＳ３内に、エキストラゲート絶縁層１２８を形成する。
エキストラゲート絶縁層１２８は、第３ゲート空間ＧＳ３の内壁上にコンフォーマルに配置され、例えば、第３ゲート空間ＧＳ３内で、一対のスペーサ１３２の側壁上に、及びダミーゲート絶縁層の第３部分（１２６＿３）の上面上に形成される。
一実施形態において、エキストラゲート絶縁層１２８は、シリコン酸化物、又は高誘電率の誘電物質を使用して、ＣＶＤ工程又はＡＬＤ工程によって形成される。
一実施形態において、エキストラゲート絶縁層１２８は、５～１２０オングストロームの厚みに形成される。
エキストラゲート絶縁層１２８は、第３ゲート空間ＧＳ３の内壁上にコンフォーマルに配置され、例えば、第３ゲート空間ＧＳ３内で、一対のスペーサ１３２の側壁上に、及びダミーゲート絶縁層の第３部分（１２６＿３）の上面上に形成される。
一実施形態において、エキストラゲート絶縁層１２８は、シリコン酸化物、又は高誘電率の誘電物質を使用して、ＣＶＤ工程又はＡＬＤ工程によって形成される。
一実施形態において、エキストラゲート絶縁層１２８は、５～１２０オングストロームの厚みに形成される。
【0054】
図１５を参照すると、第３活性領域ＡＣ３のみをカバーし、第１活性領域ＡＣ１及び第２活性領域ＡＣ２をカバーしない第２マスクＭ２を形成する。
例えば、第２マスクＭ２は、第３活性領域ＡＣ３に配置された第３ゲート空間ＧＳ３とエキストラゲート絶縁層１２８の部分をカバーし、第１活性領域ＡＣ１に配置されたダミーゲート２２０とエキストラゲート絶縁層１２８の部分、及び第２活性領域ＡＣ２に配置されたダミーゲート２２０とエキストラゲート絶縁層１２８の部分をカバーしないように配置される。
次いで、第２マスクＭ２が第３活性領域ＡＣ３をカバーした状態で、第１活性領域ＡＣ１及び第２活性領域ＡＣ２上に配置される第１カバー絶縁パターン２３０とエキストラゲート絶縁層１２８の部分を除去する。
第１活性領域ＡＣ１及び第２活性領域ＡＣ２上で、第１カバー絶縁パターン２３０とエキストラゲート絶縁層１２８の部分を除去することにより、第１活性領域ＡＣ１及び第２活性領域ＡＣ２上のダミーゲート２２０の上面及びゲート間絶縁層１５２の上面が再び露出される。
例えば、第２マスクＭ２は、第３活性領域ＡＣ３に配置された第３ゲート空間ＧＳ３とエキストラゲート絶縁層１２８の部分をカバーし、第１活性領域ＡＣ１に配置されたダミーゲート２２０とエキストラゲート絶縁層１２８の部分、及び第２活性領域ＡＣ２に配置されたダミーゲート２２０とエキストラゲート絶縁層１２８の部分をカバーしないように配置される。
次いで、第２マスクＭ２が第３活性領域ＡＣ３をカバーした状態で、第１活性領域ＡＣ１及び第２活性領域ＡＣ２上に配置される第１カバー絶縁パターン２３０とエキストラゲート絶縁層１２８の部分を除去する。
第１活性領域ＡＣ１及び第２活性領域ＡＣ２上で、第１カバー絶縁パターン２３０とエキストラゲート絶縁層１２８の部分を除去することにより、第１活性領域ＡＣ１及び第２活性領域ＡＣ２上のダミーゲート２２０の上面及びゲート間絶縁層１５２の上面が再び露出される。
【0055】
図１６を参照すると、第２マスクＭ２が第３活性領域ＡＣ３をカバーした状態で、第１活性領域ＡＣ１に配置されたダミーゲート２２０と、第２活性領域ＡＣ２に配置されたダミーゲート２２０を除去する。
第１活性領域ＡＣ１に配置されたダミーゲート２２０が除去されて、第１ゲート空間ＧＳ１が形成され、第２活性領域ＡＣ２に配置されたダミーゲート２２０が除去されて、第２ゲート空間ＧＳ２が形成される。
第１ゲート空間ＧＳ１及び第２ゲート空間ＧＳ２の底部には、ダミーゲート絶縁層パターン１２６Ｐが露出される。
第１ゲート空間ＧＳ１の底部に配置されるダミーゲート絶縁層パターン１２６Ｐを、ダミーゲート絶縁層の第１部分（１２６＿１）と称し、第２ゲート空間ＧＳ２の底部に配置されるダミーゲート絶縁層パターン１２６Ｐを、ダミーゲート絶縁層の第２部分（１２６＿２）と称する。
第１活性領域ＡＣ１に配置されたダミーゲート２２０が除去されて、第１ゲート空間ＧＳ１が形成され、第２活性領域ＡＣ２に配置されたダミーゲート２２０が除去されて、第２ゲート空間ＧＳ２が形成される。
第１ゲート空間ＧＳ１及び第２ゲート空間ＧＳ２の底部には、ダミーゲート絶縁層パターン１２６Ｐが露出される。
第１ゲート空間ＧＳ１の底部に配置されるダミーゲート絶縁層パターン１２６Ｐを、ダミーゲート絶縁層の第１部分（１２６＿１）と称し、第２ゲート空間ＧＳ２の底部に配置されるダミーゲート絶縁層パターン１２６Ｐを、ダミーゲート絶縁層の第２部分（１２６＿２）と称する。
【0056】
図１７を参照すると、第２マスクＭ２を除去する。
第２マスクＭ２を除去した後、第３活性領域ＡＣ３上に配置されるエキストラゲート絶縁層１２８の上面が露出される。
エキストラゲート絶縁層１２８は、第３ゲート空間ＧＳ３の内壁上から、ゲート間絶縁層１５２の上面上に延長されるように配置される。
第２マスクＭ２を除去した後、第３活性領域ＡＣ３上に配置されるエキストラゲート絶縁層１２８の上面が露出される。
エキストラゲート絶縁層１２８は、第３ゲート空間ＧＳ３の内壁上から、ゲート間絶縁層１５２の上面上に延長されるように配置される。
【0057】
図１８を参照すると、第２活性領域ＡＣ２及び第３活性領域ＡＣ３をカバーし、第１活性領域ＡＣ１をカバーしない第３マスクＭ３を形成する。
例えば、第３マスクＭ３は、第２活性領域ＡＣ２に配置されたダミーゲート絶縁層の第２部分（１２６＿２）、及び第３活性領域ＡＣ３に配置されたエキストラゲート絶縁層１２８をカバーし、第１活性領域ＡＣ１に配置されたダミーゲート絶縁層の第１部分（１２６＿１）をカバーしないように配置される。
次いで、第３マスクＭ３が第２活性領域ＡＣ２及び第３活性領域ＡＣ３をカバーした状態で、第１活性領域ＡＣ１に配置されたダミーゲート絶縁層の第１部分（１２６＿１）を除去する。
一実施形態において、ダミーゲート絶縁層の第１部分（１２６＿１）を除去した後、第１ゲート空間ＧＳの底部に基板１１０の上面１１０Ｍが再び露出される。
例えば、第３マスクＭ３は、第２活性領域ＡＣ２に配置されたダミーゲート絶縁層の第２部分（１２６＿２）、及び第３活性領域ＡＣ３に配置されたエキストラゲート絶縁層１２８をカバーし、第１活性領域ＡＣ１に配置されたダミーゲート絶縁層の第１部分（１２６＿１）をカバーしないように配置される。
次いで、第３マスクＭ３が第２活性領域ＡＣ２及び第３活性領域ＡＣ３をカバーした状態で、第１活性領域ＡＣ１に配置されたダミーゲート絶縁層の第１部分（１２６＿１）を除去する。
一実施形態において、ダミーゲート絶縁層の第１部分（１２６＿１）を除去した後、第１ゲート空間ＧＳの底部に基板１１０の上面１１０Ｍが再び露出される。
【0058】
図１９を参照すると、第３マスクＭ３を除去する。
第３マスクＭ３を除去した後、第３活性領域ＡＣ３上に配置されるエキストラゲート絶縁層１２８の上面が露出される。
また、第２活性領域ＡＣ２上に配置されるダミーゲート絶縁層の第２部分（１２６＿２）の上面が再び露出される。
ダミーゲート絶縁層の第２部分（１２６＿２）は、第１ゲート空間ＧＳの底部で基板１１０の上面１１０Ｍをカバーするように配置される。
第３マスクＭ３を除去した後、第３活性領域ＡＣ３上に配置されるエキストラゲート絶縁層１２８の上面が露出される。
また、第２活性領域ＡＣ２上に配置されるダミーゲート絶縁層の第２部分（１２６＿２）の上面が再び露出される。
ダミーゲート絶縁層の第２部分（１２６＿２）は、第１ゲート空間ＧＳの底部で基板１１０の上面１１０Ｍをカバーするように配置される。
【0059】
図２０を参照すると、第１ゲート空間ＧＳ１の底部に露出された基板１１０の上面１１０Ｍ上に、界面層（１２２＿１）を形成する。
一実施形態において、界面層（１２２＿１）を形成するための工程は、熱酸化工程を含む。
界面層（１２２＿１）は、熱酸化工程により、基板１１０の上面１１０Ｍ上に形成されたシリコン酸化物層で構成される。
次いで、第１ゲート空間ＧＳ１、第２ゲート空間ＧＳ２、及び第３ゲート空間ＧＳ３の内壁上に、ゲート絶縁層１２４Ｌを形成する。
ゲート絶縁層１２４Ｌは、第１ゲート空間ＧＳ１、第２ゲート空間ＧＳ２、及び第３ゲート空間ＧＳ３の内壁上に、及びゲート間絶縁層１５２の上面上にコンフォーマルに形成される。
一実施形態において、界面層（１２２＿１）を形成するための工程は、熱酸化工程を含む。
界面層（１２２＿１）は、熱酸化工程により、基板１１０の上面１１０Ｍ上に形成されたシリコン酸化物層で構成される。
次いで、第１ゲート空間ＧＳ１、第２ゲート空間ＧＳ２、及び第３ゲート空間ＧＳ３の内壁上に、ゲート絶縁層１２４Ｌを形成する。
ゲート絶縁層１２４Ｌは、第１ゲート空間ＧＳ１、第２ゲート空間ＧＳ２、及び第３ゲート空間ＧＳ３の内壁上に、及びゲート間絶縁層１５２の上面上にコンフォーマルに形成される。
【0060】
例えば、第１活性領域ＡＣ１上で、ゲート絶縁層１２４Ｌは、第１ゲート空間ＧＳ１内の一対のスペーサ１３２の側壁上に、及び界面層（１２２＿１）の上面上に形成される。
第２活性領域ＡＣ２上で、ゲート絶縁層１２４Ｌは、第２ゲート空間ＧＳ２内の一対のスペーサ１３２の側壁上に、及びダミーゲート絶縁層の第２部分（１２６＿２）の上面上に形成される。
第３活性領域ＡＣ３上で、ゲート絶縁層１２４Ｌは、第３ゲート空間ＧＳ３内のエキストラゲート絶縁層１２８の側壁及び上面上に形成される。
第３活性領域ＡＣ３上で、ゲート絶縁層１２４Ｌは、一対のスペーサ１３２と直接接触しない。
一実施形態において、ゲート絶縁層１２４Ｌは、高誘電率の誘電物質を使用して形成され、２～２０オングストロームの厚みに形成される。
第２活性領域ＡＣ２上で、ゲート絶縁層１２４Ｌは、第２ゲート空間ＧＳ２内の一対のスペーサ１３２の側壁上に、及びダミーゲート絶縁層の第２部分（１２６＿２）の上面上に形成される。
第３活性領域ＡＣ３上で、ゲート絶縁層１２４Ｌは、第３ゲート空間ＧＳ３内のエキストラゲート絶縁層１２８の側壁及び上面上に形成される。
第３活性領域ＡＣ３上で、ゲート絶縁層１２４Ｌは、一対のスペーサ１３２と直接接触しない。
一実施形態において、ゲート絶縁層１２４Ｌは、高誘電率の誘電物質を使用して形成され、２～２０オングストロームの厚みに形成される。
【0061】
図２１を参照すると、ゲート絶縁層１２４Ｌ上に導電層を形成し、ゲート間絶縁層１５２の上面が露出されるまで、平坦化工程により、前記導電層の上側を除去し、ゲート電極１３０を形成する。
平坦化工程において、ゲート間絶縁層１５２の上面上に配置されるゲート絶縁層１２４Ｌの部分も除去する。
第１ゲート空間ＧＳ１内に配置されるゲート絶縁層１２４Ｌの部分は、ゲート絶縁層の第１部分（１２４＿１）と称し、第２ゲート空間ＧＳ２内に配置されるゲート絶縁層１２４Ｌの部分は、ゲート絶縁層の第２部分（１２４＿２）と称し、第３ゲート空間ＧＳ３内に配置されるゲート絶縁層１２４Ｌの部分は、ゲート絶縁層の第３部分（１２４＿３）と称する。
平坦化工程以後、第１ゲート空間ＧＳ１内に第１絶縁構造物ＧＩ１とゲート電極１３０を配置し、第２ゲート空間ＧＳ２内に第２絶縁構造物ＧＩ２とゲート電極１３０を配置し、第３ゲート空間ＧＳ３内に第３絶縁構造物ＧＩ３とゲート電極１３０を配置する。
これにより、第１活性領域ＡＣ１上に第１トランジスタＴＲ１が形成され、第２活性領域ＡＣ２上に第２トランジスタＴＲ２が形成され、第３活性領域ＡＣ３上に第３トランジスタＴＲ３が形成される。
平坦化工程において、ゲート間絶縁層１５２の上面上に配置されるゲート絶縁層１２４Ｌの部分も除去する。
第１ゲート空間ＧＳ１内に配置されるゲート絶縁層１２４Ｌの部分は、ゲート絶縁層の第１部分（１２４＿１）と称し、第２ゲート空間ＧＳ２内に配置されるゲート絶縁層１２４Ｌの部分は、ゲート絶縁層の第２部分（１２４＿２）と称し、第３ゲート空間ＧＳ３内に配置されるゲート絶縁層１２４Ｌの部分は、ゲート絶縁層の第３部分（１２４＿３）と称する。
平坦化工程以後、第１ゲート空間ＧＳ１内に第１絶縁構造物ＧＩ１とゲート電極１３０を配置し、第２ゲート空間ＧＳ２内に第２絶縁構造物ＧＩ２とゲート電極１３０を配置し、第３ゲート空間ＧＳ３内に第３絶縁構造物ＧＩ３とゲート電極１３０を配置する。
これにより、第１活性領域ＡＣ１上に第１トランジスタＴＲ１が形成され、第２活性領域ＡＣ２上に第２トランジスタＴＲ２が形成され、第３活性領域ＡＣ３上に第３トランジスタＴＲ３が形成される。
【0062】
図２を再び参照すると、ゲート間絶縁層１５２上に上部絶縁層１５４を形成し、上部絶縁層１５４及びゲート間絶縁層１５２を貫通し、不純物領域１１４の上面を露出させる第１コンタクトホール１６０ＡＨを形成する。
次いで、第１コンタクトホール１６０ＡＨ内に導電物質を使用して第１コンタクト１６０Ａを形成する。
また、ゲート間絶縁層１５２を貫通し、ゲート電極１３０の上面を露出させる第２コンタクトホール１６０ＢＨを形成する。
次いで、第２コンタクトホール１６０ＢＨ内に導電物質を使用して第２コンタクト１６０Ｂを形成する。
次いで、第１コンタクトホール１６０ＡＨ内に導電物質を使用して第１コンタクト１６０Ａを形成する。
また、ゲート間絶縁層１５２を貫通し、ゲート電極１３０の上面を露出させる第２コンタクトホール１６０ＢＨを形成する。
次いで、第２コンタクトホール１６０ＢＨ内に導電物質を使用して第２コンタクト１６０Ｂを形成する。
【0063】
集積回路装置が高集積化及び多機能化されるにつれて、複数の閾値電圧を有するトランジスタを相対的に狭い面積上に形成する必要がある。
しかし、高い電圧が印加される高電圧トランジスタは、コア領域で使用される低電圧トランジスタに比べて、さらに厚いゲート絶縁層を含む場合があるので、低電圧トランジスタをマスクによってカバーした状態で、高電圧トランジスタのゲート絶縁層を形成する。 複数の電圧レベルを有する（例えば、複数の閾値電圧を有する）複数のトランジスタを形成するために、マスキング工程及びマスク除去工程などにより、活性領域の上面がエッチング雰囲気に多数回露出されて損傷され、これにより、トランジスタの電気的特性の変動が生じる可能性がある。
しかし、高い電圧が印加される高電圧トランジスタは、コア領域で使用される低電圧トランジスタに比べて、さらに厚いゲート絶縁層を含む場合があるので、低電圧トランジスタをマスクによってカバーした状態で、高電圧トランジスタのゲート絶縁層を形成する。 複数の電圧レベルを有する（例えば、複数の閾値電圧を有する）複数のトランジスタを形成するために、マスキング工程及びマスク除去工程などにより、活性領域の上面がエッチング雰囲気に多数回露出されて損傷され、これにより、トランジスタの電気的特性の変動が生じる可能性がある。
【0064】
しかし、本発明の実施形態によれば、第１～第３マスクを使用して、ダミーゲート絶縁層１２６Ｌ、エキストラゲート絶縁層１２８、及びゲート絶縁層１２４Ｌの組み合わせを使用して、互いに異なる厚みを有する第１～第３絶縁構造物（ＧＩ１、ＧＩ２、ＧＩ３）を形成し、第１～第３絶縁構造物（ＧＩ１、ＧＩ２、ＧＩ３）を形成する工程において、基板１１０の表面の露出による損傷を最小化することができる。
したがって、集積回路装置１００は、優れた電気的性能を有することができる。
本発明の実施形態は、異なる閾値電圧及び最適化された性能を有する複数のトランジスタを含む集積回路装置の製造方法を提供する。
すなわち、第１～第３マスクの使用順序、及びマスクによってカバーされる下部の層／成分が、基板の表面のエッチング／除去工程の露出を最小化するように調節され、これにより、基板の損傷を最小化し、基板の上部に形成されるトランジスタの電気的性能を向上させることができる。
したがって、集積回路装置１００は、優れた電気的性能を有することができる。
本発明の実施形態は、異なる閾値電圧及び最適化された性能を有する複数のトランジスタを含む集積回路装置の製造方法を提供する。
すなわち、第１～第３マスクの使用順序、及びマスクによってカバーされる下部の層／成分が、基板の表面のエッチング／除去工程の露出を最小化するように調節され、これにより、基板の損傷を最小化し、基板の上部に形成されるトランジスタの電気的性能を向上させることができる。
【0065】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0066】
１００ 集積回路装置
１１０ 基板
１１０Ｍ 基板の上面
１１２ 素子分離膜
１１２Ｔ 素子分離トレンチ
１１４ 不純物領域
１２２＿１ 界面層
１２４＿１ ゲート絶縁層の第１部分
１２４＿２ ゲート絶縁層の第２部分
１２４＿３ ゲート絶縁層の第３部分
１２６＿２ ダミーゲート絶縁層の第２部分
１２６＿３ ダミーゲート絶縁層の第３部分
１２８＿３ エキストラゲート絶縁層
１３０ ゲート電極
１３２ スペーサ
１５２ ゲート間絶縁層
１５４ 上部絶縁層
１６０Ａ 第１コンタクト
１６０ＡＨ 第１コンタクトホール
１６０Ｂ 第２コンタクト
１６０ＢＨ 第２コンタクトホール
ＡＣ１ 第１活性領域
ＡＣ２ 第２活性領域
ＡＣ３ 第３活性領域
ＧＩ１ 第１絶縁構造物
ＧＩ２ 第２絶縁構造物
ＧＩ３ 第３絶縁構造物
ＲＸ１ 第１素子領域
ＲＸ２ 第２素子領域
ＲＸ３ 第３素子領域
ＴＲ１ 第１トランジスタ
ＴＲ２ 第２トランジスタ
ＴＲ３ 第３トランジスタ
１１０ 基板
１１０Ｍ 基板の上面
１１２ 素子分離膜
１１２Ｔ 素子分離トレンチ
１１４ 不純物領域
１２２＿１ 界面層
１２４＿１ ゲート絶縁層の第１部分
１２４＿２ ゲート絶縁層の第２部分
１２４＿３ ゲート絶縁層の第３部分
１２６＿２ ダミーゲート絶縁層の第２部分
１２６＿３ ダミーゲート絶縁層の第３部分
１２８＿３ エキストラゲート絶縁層
１３０ ゲート電極
１３２ スペーサ
１５２ ゲート間絶縁層
１５４ 上部絶縁層
１６０Ａ 第１コンタクト
１６０ＡＨ 第１コンタクトホール
１６０Ｂ 第２コンタクト
１６０ＢＨ 第２コンタクトホール
ＡＣ１ 第１活性領域
ＡＣ２ 第２活性領域
ＡＣ３ 第３活性領域
ＧＩ１ 第１絶縁構造物
ＧＩ２ 第２絶縁構造物
ＧＩ３ 第３絶縁構造物
ＲＸ１ 第１素子領域
ＲＸ２ 第２素子領域
ＲＸ３ 第３素子領域
ＴＲ１ 第１トランジスタ
ＴＲ２ 第２トランジスタ
ＴＲ３ 第３トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】