知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024039012
(43)【公開日】2024-03-21
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H01L 27/146 20060101AFI20240313BHJP
H01L 21/3205 20060101ALI20240313BHJP
H01L 21/768 20060101ALI20240313BHJP
【ＦＩ】
H01L27/146 D
H01L21/88 J
H01L21/90 A
H01L27/146 F
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023145492
(22)【出願日】2023-09-07
(31)【優先権主張番号】10-2022-0114457
(32)【優先日】2022-09-08
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】柳 制亨
(72)【発明者】
【氏名】林 夏珍
(72)【発明者】
【氏名】全 宅洙
【テーマコード（参考）】
4M118
5F033
【Ｆターム（参考）】
4M118AA05
4M118AB01
4M118BA04
4M118BA14
4M118CA02
4M118CA03
4M118CA32
4M118CA33
4M118CA34
4M118CB01
4M118CB02
4M118CB03
4M118CB13
4M118DD04
4M118DD12
4M118EA14
4M118EA18
4M118FA27
4M118FA35
4M118FB09
4M118GA02
4M118GD03
4M118GD13
4M118HA33
5F033HH19
5F033HH32
5F033HH33
5F033HH34
5F033JJ01
5F033JJ19
5F033JJ32
5F033JJ33
5F033JJ34
5F033KK19
5F033KK32
5F033KK33
5F033KK34
5F033MM12
5F033MM30
5F033NN06
5F033NN32
5F033NN39
5F033QQ04
5F033QQ07
5F033QQ09
5F033QQ24
5F033QQ37
5F033RR03
5F033RR04
5F033RR06
5F033RR21
5F033SS04
5F033SS15
5F033TT02
5F033UU04
5F033WW00
5F033XX26
(57)【要約】
【課題】イメージセンサを提供する。
【解決手段】第１ピクセルと、第１ピクセルと隣接して配された第２ピクセルと、を含む半導体基板；第１ピクセルと第２ピクセルとの間のピクセル分離構造体；第１ピクセル、第２ピクセル及びピクセル分離構造体の上に配された反射防止層；反射防止層及び半導体基板を貫通する貫通ビアホール内に配される貫通ビア構造体；を含み、貫通ビア構造体は、貫通ビアホールの内壁上に配される第１導電層と、貫通ビアホールの内壁上において、第１導電層上に配される第２導電層と、を含み、反射防止層は、ＴｉＯ２によってなり、第１導電層は、Ｔｉより仕事関数が高い物質によってなることを特徴とするイメージセンサである。
【選択図】図５
【解決手段】第１ピクセルと、第１ピクセルと隣接して配された第２ピクセルと、を含む半導体基板；第１ピクセルと第２ピクセルとの間のピクセル分離構造体；第１ピクセル、第２ピクセル及びピクセル分離構造体の上に配された反射防止層；反射防止層及び半導体基板を貫通する貫通ビアホール内に配される貫通ビア構造体；を含み、貫通ビア構造体は、貫通ビアホールの内壁上に配される第１導電層と、貫通ビアホールの内壁上において、第１導電層上に配される第２導電層と、を含み、反射防止層は、ＴｉＯ２によってなり、第１導電層は、Ｔｉより仕事関数が高い物質によってなることを特徴とするイメージセンサである。
【選択図】図５
【特許請求の範囲】
【請求項1】
第１ピクセルと、前記第１ピクセルと隣接して配された第２ピクセルと、を含む半導体基板と、
前記第１ピクセルと前記第２ピクセルとの間のピクセル分離構造体と、
前記第１ピクセル、前記第２ピクセル及び前記ピクセル分離構造体の上に配された反射防止層と、
前記反射防止層及び前記半導体基板を貫通する貫通ビアホール内に配される貫通ビア構造体と、を含み、
前記貫通ビア構造体は、
前記貫通ビアホールの内壁上に配される第１導電層と、
前記貫通ビアホールの内壁上において、前記第１導電層上に配される第２導電層と、を含み、
前記反射防止層は、ＴｉＯ２によってなり、
前記第１導電層は、Ｔｉより仕事関数が高い物質によってなることを特徴とするイメージセンサ。
前記第１ピクセルと前記第２ピクセルとの間のピクセル分離構造体と、
前記第１ピクセル、前記第２ピクセル及び前記ピクセル分離構造体の上に配された反射防止層と、
前記反射防止層及び前記半導体基板を貫通する貫通ビアホール内に配される貫通ビア構造体と、を含み、
前記貫通ビア構造体は、
前記貫通ビアホールの内壁上に配される第１導電層と、
前記貫通ビアホールの内壁上において、前記第１導電層上に配される第２導電層と、を含み、
前記反射防止層は、ＴｉＯ２によってなり、
前記第１導電層は、Ｔｉより仕事関数が高い物質によってなることを特徴とするイメージセンサ。
【請求項2】
前記第１導電層は、ＷＮ、ＴｉＮ及びＴａＮのうち少なくともいずれか一つによってなることを特徴とする請求項１に記載のイメージセンサ。
【請求項3】
前記半導体基板は、第１面と前記第１面に反対となる第２面と、を含み、
前記反射防止層は、前記第２面上に配され、
前記貫通ビア構造体は、前記第２面上から前記第１面上に延長されることを特徴とする請求項１に記載のイメージセンサ。
前記反射防止層は、前記第２面上に配され、
前記貫通ビア構造体は、前記第２面上から前記第１面上に延長されることを特徴とする請求項１に記載のイメージセンサ。
【請求項4】
前記半導体基板の第２面と前記反射防止層との間に配される第１暗電流抑制層をさらに含み、
前記第１暗電流抑制層は、それぞれＡｌＯｘ（ここで、ｘは、０より大きく、２より小さい）及びＨｆＯのうち少なくとも一つを含むことを特徴とする請求項１に記載のイメージセンサ。
前記第１暗電流抑制層は、それぞれＡｌＯｘ（ここで、ｘは、０より大きく、２より小さい）及びＨｆＯのうち少なくとも一つを含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項5】
前記反射防止層上に配される絶縁層をさらに含み、
前記絶縁層は、ＳｉＯｘ（ｘは、０より大きく、２より小さいか、あるいはそれと同じである）を含むことを特徴とする請求項４に記載のイメージセンサ。
前記絶縁層は、ＳｉＯｘ（ｘは、０より大きく、２より小さいか、あるいはそれと同じである）を含むことを特徴とする請求項４に記載のイメージセンサ。
【請求項6】
前記貫通ビア構造体は、Ｔｉを含まないことを特徴とする請求項１に記載のイメージセンサ。
【請求項7】
前記半導体基板の第１面上に配される第１前面構造物と、
前記第１前面構造物に付着された第２前面構造物と、をさらに含み、
前記貫通ビア構造体は、前記第１前面構造物の一部、及び前記第２前面構造物の一部を貫通することを特徴とする請求項１に記載のイメージセンサ。
前記第１前面構造物に付着された第２前面構造物と、をさらに含み、
前記貫通ビア構造体は、前記第１前面構造物の一部、及び前記第２前面構造物の一部を貫通することを特徴とする請求項１に記載のイメージセンサ。
【請求項8】
前記第１前面構造物は、前記第１前面構造物の内部に配される第１導電パターンを含み、
前記第２前面構造物は前記第２前面構造物の内部に配される第２導電パターンを含み、
前記貫通ビア構造体は、前記第１導電パターン及び前記第２導電パターンを電気的に連結することを特徴とする請求項７に記載のイメージセンサ。
前記第２前面構造物は前記第２前面構造物の内部に配される第２導電パターンを含み、
前記貫通ビア構造体は、前記第１導電パターン及び前記第２導電パターンを電気的に連結することを特徴とする請求項７に記載のイメージセンサ。
【請求項9】
前記第１導電層は、前記反射防止層の側面に接触することを特徴とする請求項１に記載のイメージセンサ。
【請求項10】
前記第１導電層は、４．３３ｅＶより大きい仕事関数を有する物質によってなることを特徴とする請求項１に記載のイメージセンサ。
【請求項11】
前記第１導電層は、前記反射防止層の上面一部を覆い、
前記貫通ビア構造体は、前記貫通ビア構造体の断面形状が第１方向に幅が狭くなるテーパ形状であることを特徴とする請求項１に記載のイメージセンサ。
前記貫通ビア構造体は、前記貫通ビア構造体の断面形状が第１方向に幅が狭くなるテーパ形状であることを特徴とする請求項１に記載のイメージセンサ。
【請求項12】
第１ピクセルと、前記第１ピクセルと隣接して配された第２ピクセルと、を含む半導体基板と、
前記第１ピクセルと前記第２ピクセルとの間のピクセル分離構造体と、
前記第１ピクセル、前記第２ピクセル及び前記ピクセル分離構造体の上に配された反射防止層と、
前記半導体基板の第１面上に配され、第１導電パターンを含む第１前面構造物と、
前記第１前面構造物に付着され、第２導電パターンを含む第２前面構造物と、
前記反射防止層及び前記半導体基板を貫通する貫通ビアホール内に配され、前記第１前面構造物の一部と、前記第２前面構造物の一部とを貫通し、前記第１導電パターンと前記第２導電パターンとを電気的に連結する貫通ビア構造体と、を含み、
前記貫通ビア構造体は、
前記貫通ビアホールの内壁上に配される第１導電層と、
前記貫通ビアホールの内壁上において、前記第１導電層上に配される第２導電層と、を含み、
前記第１導電層は、窒化物を含み、前記第２導電層は、タングステンを含むことを特徴とするイメージセンサ。
前記第１ピクセルと前記第２ピクセルとの間のピクセル分離構造体と、
前記第１ピクセル、前記第２ピクセル及び前記ピクセル分離構造体の上に配された反射防止層と、
前記半導体基板の第１面上に配され、第１導電パターンを含む第１前面構造物と、
前記第１前面構造物に付着され、第２導電パターンを含む第２前面構造物と、
前記反射防止層及び前記半導体基板を貫通する貫通ビアホール内に配され、前記第１前面構造物の一部と、前記第２前面構造物の一部とを貫通し、前記第１導電パターンと前記第２導電パターンとを電気的に連結する貫通ビア構造体と、を含み、
前記貫通ビア構造体は、
前記貫通ビアホールの内壁上に配される第１導電層と、
前記貫通ビアホールの内壁上において、前記第１導電層上に配される第２導電層と、を含み、
前記第１導電層は、窒化物を含み、前記第２導電層は、タングステンを含むことを特徴とするイメージセンサ。
【請求項13】
前記第１導電層は、Ｗ、Ｔｉ及びＴａのうち少なくともいずれか１つの金属を含む金属窒化物を含むことを特徴とする請求項１２に記載のイメージセンサ。
【請求項14】
前記第１導電層は、前記反射防止層の側面と接触し、
前記第２導電層は、前記反射防止層と離隔されたことを特徴とする請求項１２に記載のイメージセンサ。
前記第２導電層は、前記反射防止層と離隔されたことを特徴とする請求項１２に記載のイメージセンサ。
【請求項15】
前記第２導電層は、前記第１導電層と接触して配されることを特徴とする請求項１２に記載のイメージセンサ。
【請求項16】
前記半導体基板は、第１面と、前記第１面に反対となる第２面と、を含み、
前記半導体基板の第２面と前記反射防止層との間に配される第１暗電流抑制層と、
前記反射防止層上に配される第２暗電流抑制層と、
前記第２暗電流抑制層と前記反射防止層との間に配される絶縁層と、をさらに含み、
前記第１暗電流抑制層及び前記第２暗電流抑制層は、それぞれＡｌＯｘ（ここで、ｘは、０より大きく、２より小さい）及びＨｆＯのうち少なくとも一つを含み、
前記絶縁層は、ＳｉＯｘ（ｘは、０より大きく、２より小さいか、あるいはそれと同じである）を含むことを特徴とする請求項１２に記載のイメージセンサ。
前記半導体基板の第２面と前記反射防止層との間に配される第１暗電流抑制層と、
前記反射防止層上に配される第２暗電流抑制層と、
前記第２暗電流抑制層と前記反射防止層との間に配される絶縁層と、をさらに含み、
前記第１暗電流抑制層及び前記第２暗電流抑制層は、それぞれＡｌＯｘ（ここで、ｘは、０より大きく、２より小さい）及びＨｆＯのうち少なくとも一つを含み、
前記絶縁層は、ＳｉＯｘ（ｘは、０より大きく、２より小さいか、あるいはそれと同じである）を含むことを特徴とする請求項１２に記載のイメージセンサ。
【請求項17】
前記貫通ビア構造体は、前記第１暗電流抑制層、前記第２暗電流抑制層及び前記絶縁層それぞれの側面と接触することを特徴とする請求項１６に記載のイメージセンサ。
【請求項18】
ロジック素子が形成された第１半導体基板、及び前記第１半導体基板の上部の第１前面構造物を具備した第１半導体チップと、
前記第１半導体チップ上に積層され、多数のピクセルが形成された第２半導体基板、前記第２半導体基板の上部に配された反射防止層、前記第２半導体基板の下部の第２前面構造物を具備した第２半導体チップと、
前記反射防止層、前記第２半導体基板及び第２前面構造物の一部を貫通し、前記ロジック素子と、前記多数のピクセルとを電気的に連結する貫通ビア構造体と、を含み、
前記反射防止層は、ＴｉＯ２を含み、
前記貫通ビア構造体は、タングステンを含む第２導電層、及びＴｉより高い仕事関数を有する物質によってなる第１導電層を含み、
前記第１導電層は、前記反射防止層の側面と接触することを特徴とするイメージセンサ。
前記第１半導体チップ上に積層され、多数のピクセルが形成された第２半導体基板、前記第２半導体基板の上部に配された反射防止層、前記第２半導体基板の下部の第２前面構造物を具備した第２半導体チップと、
前記反射防止層、前記第２半導体基板及び第２前面構造物の一部を貫通し、前記ロジック素子と、前記多数のピクセルとを電気的に連結する貫通ビア構造体と、を含み、
前記反射防止層は、ＴｉＯ２を含み、
前記貫通ビア構造体は、タングステンを含む第２導電層、及びＴｉより高い仕事関数を有する物質によってなる第１導電層を含み、
前記第１導電層は、前記反射防止層の側面と接触することを特徴とするイメージセンサ。
【請求項19】
前記第１導電層は、ＷＮ、ＴｉＮ及びＴａＮのうち少なくともいずれか一つを含み、
前記第２導電層は、前記反射防止層と離隔され、前記第１導電層と接触し、
前記反射防止層は、ＨｆＯ２を含まないことを特徴とする請求項１８に記載のイメージセンサ。
前記第２導電層は、前記反射防止層と離隔され、前記第１導電層と接触し、
前記反射防止層は、ＨｆＯ２を含まないことを特徴とする請求項１８に記載のイメージセンサ。
【請求項20】
前記第１前面構造物は、第１導電パターンを含み、前記第２前面構造物は、第２導電パターンを含み、
前記第１導電層は、前記第１導電パターン及び前記第２導電パターンとそれぞれ接触することを特徴とする請求項１８に記載のイメージセンサ。
前記第１導電層は、前記第１導電パターン及び前記第２導電パターンとそれぞれ接触することを特徴とする請求項１８に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに関する。
【背景技術】
【0002】
イメージセンサは、光学イメージ信号を電気信号に変換させる装置である。該イメージセンサは、ピクセル領域とロジック領域とを含むものでもある。ピクセル領域には、複数個のピクセルが二次元アレイ構造に配列され、ピクセルを構成する単位ピクセルは、１つのフォトダイオードとピクセルトランジスタとを含むものでもある。該ロジック領域には、ピクセル領域からのピクセル信号を処理するためのロジック素子が配されうる。
【0003】
最近、ピクセル領域とロジック領域とをそれぞれの半導体チップに形成し、２個の半導体チップを積層した構造の背面照射（ＢＳＩ：back side illumination）イメージセンサが開発されている。背面照射（ＢＳＩ）を具現するためのボンディング技術は、酸化物対酸化物の工程と、金属対金属の工程とに分けられ、それらに適用される貫通シリコンビア（ＴＳＶ：through silicon via）方式または背面貫通スタック（ＢＶＳ：back via stack）方式の技術に大きな関心が向けられている。ＴＳＶ方式またはＢＳＶ方式の場合、複数の端子間の漏れ電流（leakage current）発生を抑制するために、複数の端子間に、絶縁構造（isolation structure）を形成しうる。ただし、該絶縁構造の一部に欠陥（defect）が生じる場合、依然として漏れ電流が生じうるという問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の技術的思想が解決しようとする課題は、貫通ビア構造体と反射防止層との間の漏れ電流が低減され、向上されたイメージ品質を有するイメージセンサを提供することである。
【0005】
また、本発明の技術的思想が解決しようとする課題は、前述の課題に制限されるものではなく、他の課題は、以下の記載から、通常の技術者に明確に理解されうるであろう。
【課題を解決するための手段】
【0006】
前記課題を解決するために、本発明の技術的思想は、第１ピクセルと、前記第１ピクセルと隣接して配された第２ピクセルと、を含む半導体基板；前記第１ピクセルと前記第２ピクセルとの間のピクセル分離構造体；前記第１ピクセル、前記第２ピクセル及び前記ピクセル分離構造体の上に配された反射防止層；並びに前記反射防止層及び前記半導体基板を貫通する貫通ビアホール内に配される貫通ビア構造体；を含み、前記貫通ビア構造体は、前記貫通ビアホールの内壁上に配される第１導電層；及び前記貫通ビアホールの内壁上において、前記第１導電層上に配される第２導電層を含み、前記反射防止層は、ＴｉＯ２によってなり、前記第１導電層は、Ｔｉより仕事関数が高い物質によってなることを特徴とするイメージセンサを提供する。
【0007】
また、本発明の技術的思想は、前記課題を解決するために、第１ピクセルと、前記第１ピクセルと隣接して配された第２ピクセルと、を含む半導体基板；前記第１ピクセルと前記第２ピクセルとの間のピクセル分離構造体；前記第１ピクセル、前記第２ピクセル及び前記ピクセル分離構造体の上に配された反射防止層；前記半導体基板の第１面上に配され、第１導電パターンを含む第１前面構造物；前記第１前面構造物に付着され、第２導電パターンを含む第２前面構造物；並びに前記反射防止層及び前記半導体基板を貫通する貫通ビアホール内に配され、前記第１前面構造物の一部と、前記第２前面構造物の一部とを貫通し、前記第１導電パターンと前記第２導電パターンとを電気的に連結する貫通ビア構造体；を含み、前記貫通ビア構造体は、前記貫通ビアホールの内壁上に配される第１導電層；及び前記貫通ビアホールの内壁上において、前記第１導電層上に配される第２導電層を含み、前記第１導電層は、窒化物を含み、前記第２導電層は、タングステンを含むことを特徴とするイメージセンサを提供する。
【0008】
また、本発明の技術的思想は、前記課題を解決するために、ロジック素子が形成された第１半導体基板、及び前記第１半導体基板の上部の第１前面構造物を具備した第１半導体チップ；前記第１半導体チップ上に積層され、多数のピクセルが形成された第２半導体基板、前記第２半導体基板の上部に配された反射防止層、前記第２半導体基板下部の第２前面構造物を具備した第２半導体チップ；並びに前記反射防止層、前記第２半導体基板及び第２前面構造物の一部を貫通し、前記ロジック素子と、前記多数のピクセルとを電気的に連結する貫通ビア構造体；を含み、前記反射防止層は、ＴｉＯ２を含み、前記貫通ビア構造体は、タングステンを含む第２導電層、及びＴｉより高い仕事関数を有する物質によってなる第１導電層を含み、前記第１導電層は、前記反射防止層の側面と接触することを特徴とするイメージセンサを提供する。
【発明の効果】
【0009】
本発明の技術的思想によるイメージセンサは、ＴｉＮを含む貫通ビア構造体、及びＴｉＯ２を含む反射防止層を含む。仕事関数が高いＴｉＮでもって貫通ビア構造体を形成し、貫通ビア構造体と反射防止層とを接触させることにより、イメージセンサの漏れ電流を防止することができる。また、前記イメージセンサは、ＴｉＯ２を利用して反射防止層を形成することにより、青色光に対する感度を向上させることができる。
【図面の簡単な説明】
【0010】
【図1】本発明の一実施形態による積層構造のイメージセンサを示すが、第１半導体チップと第２半導体チップとを分離して示す分離斜視図である。
【図9】本発明の一実施形態によるイメージセンサの製造方法を示す図である。
【図10】本発明の一実施形態によるイメージセンサの製造方法を示す図である。
【図11】本発明の一実施形態によるイメージセンサの製造方法を示す図である。
【図12A】本発明の一実施形態によるイメージセンサの製造方法を示す図である。
【図13】従来のイメージセンサのエネルギーバンドダイヤグラムである。
【図14】従来のイメージセンサに係わる漏れ電流を示すグラフである。
【図15】本発明の一実施形態によるイメージセンサのエネルギーバンドダイヤグラムである。
【図16】本発明の一実施形態によるイメージセンサに係わる漏れ電流を示すグラフである。
【図17】マルチカメラモジュールを含む電子装置のブロック図である。
【図19】本発明の技術的思想の実施形態によるイメージセンサの構成を示すブロック図である。
【発明を実施するための形態】
【0011】
以下においては、添付図面を参照し、本発明の実施形態について詳細に説明する。図面上の同一構成要素については、同一参照符号を使用し、それらに係わる重複説明は、省略する。
【0012】
図１は、本発明の一実施形態による積層構造のイメージセンサ１０００を示すが、第１半導体チップと第２半導体チップとを分離して示す分離斜視図である。
【0013】
図１を参照すれば、本実施形態の積層構造のイメージセンサ１０００（以下、簡単に、「イメージセンサ」とする）は、第１半導体チップ１００と第２半導体チップ２００とを含むものでもある。本実施形態のイメージセンサ１０００は、第１半導体チップ１００上に、第２半導体チップ２００が積層された構造を有しうる。本実施形態のイメージセンサ１０００は、例えば、ＣＩＳ（ＣＭＯＳ（complementary metal oxide semiconductor） image sensor）でもある。
【0014】
第１半導体チップ１００は、ロジック領域ＬＡと第１周辺領域ＰＥ１とを含むものでもある。ロジック領域ＬＡは、第１半導体チップ１００の中央領域に配され、多数のロジック素子が配されうる。該ロジック素子は、第２半導体チップ２００のピクセルからのピクセル信号を処理するための多様な素子を含むものでもある。例えば、該ロジック素子は、アナログ信号処理素子、ＡＤＣ（analog-to-digital converter）、イメージ信号処理素子、制御素子などを含むものでもある。しかしながら、ロジック領域ＬＡに含まれる素子が、前記素子に限定されるものではない。例えば、ロジック領域ＬＡには、ピクセルに、電源やグラウンドを供給するための素子や、抵抗やキャパシタのような受動素子が含まれうる。
【0015】
第２半導体チップ２００のピクセル領域ＰＡからのピクセル信号が、第１半導体チップ１００のロジック領域ＬＡのロジック素子に伝達されうる。また、第１半導体チップ１００のロジック領域ＬＡのロジック素子から、駆動信号、電源／グラウンド信号が、第２半導体チップ２００のピクセル領域ＰＡのピクセルに伝達されうる。
【0016】
第１周辺領域ＰＥ１は、ロジック領域ＬＡを取り囲む構造でもって、ロジック領域ＬＡの外部に配されうる。例えば、第１周辺領域ＰＥ１は、ロジック領域ＬＡの４面を取り囲む形態でもって、ロジック領域ＬＡの外部に配されている。しかしながら、一実施形態により、第１周辺領域ＰＥ１は、ロジック領域ＬＡの２面または３面の外部にだけ配されうる。一方、表示されていないが、第２半導体チップ２００の貫通ビア（through via）領域ＶＣｘ、ＶＣｙ１、ＶＣｙ２に対応し、第１周辺領域ＰＥ１にも、貫通ビア領域が配されうる。
【0017】
第２半導体チップ２００は、ピクセル領域ＰＡと第２周辺領域ＰＥ２とを含むものでもある。ピクセル領域ＰＡは、第２半導体チップ２００の中央領域に配され、多数のピクセルＰＸａ（図４）が二次元アレイ構造に配されうる。ピクセル領域ＰＡは、中心のアクティブピクセル領域ＰＡａと、アクティブピクセル領域ＰＡａを取り囲むダミーピクセル領域（図示せず）と、を含むものでもある。アクティブピクセル領域ＰＡａには、アクティブピクセルＰＸａが配され、ダミーピクセル領域（図示せず）には、ダミーピクセル（図示せず）が配されうる。
【0018】
第２周辺領域ＰＥ２は、ピクセル領域ＰＡの外部に配されうる。例えば、第２周辺領域ＰＥ２は、ピクセル領域ＰＡの４面を取り囲む構造でピクセル領域ＰＡの外部に配されうる。しかしながら、実施形態により、第２周辺領域ＰＥ２は、ピクセル領域ＰＡの２面または３面の外部にだけ配されうる。第２周辺領域ＰＥ２には、貫通ビア領域ＶＣｘ、ＶＣｙ１、ＶＣｙ２が配されうる。貫通ビア領域ＶＣｘ、ＶＣｙ１、ＶＣｙ２には、多数の貫通ビア構造体２３０が配されうる。貫通ビア構造体２３０は、第２半導体チップ２００の第２前面構造物２２０の配線を介し、ピクセル領域ＰＡのピクセルに連結されうる。また、貫通ビア構造体２３０は、第２半導体チップ２００の第２前面構造物２２０の配線を、第１半導体チップ１００の第１前面構造物１２０の配線に連結させることができる。第１半導体チップ１００の第１前面構造物１２０の配線は、ロジック領域ＬＡのロジック素子に連結されうる。
【0019】
貫通ビア領域ＶＣｘ、ＶＣｙ１、ＶＣｙ２は、第１方向（ｘ方向）に延長されるロウ貫通ビア領域ＶＣｘと、第２方向（ｙ方向）に延長されるカラム貫通ビア領域ＶＣｙ１、ＶＣｙ２と、を含むものでもある。カラム貫通ビア領域ＶＣｙ１、ＶＣｙ２は、ピクセル領域ＰＡ左側の第１カラム貫通ビア領域ＶＣｙ１と、ピクセル領域ＰＡ右側の第２カラム貫通ビア領域ＶＣｙ２と、を含むものでもある。一実施形態により、第１カラム貫通ビア領域ＶＣｙ１と、第２カラム貫通ビア領域ＶＣｙ２のうちいずれか一つは、省略されうる。
【0020】
図２及び図３は、図１のイメージセンサ１０００において、第１半導体チップのピクセル領域に含まれたピクセルを構成する単位ピクセルに係わる回路図、及びそれに対応する概略的な平面図である。以下において、図１を共に参照して説明する。
【0021】
図１、図２及び図３を参照すれば、本実施形態のイメージセンサ１０００において、第２半導体チップ２００のアクティブピクセル領域ＰＡａには、多数の共有（shared）ピクセルＳＰが二次元アレイ構造に配列されうる。図２において、２個の共有ピクセルＳＰ１、ＳＰ２が図示されているが、実際には、第２半導体チップ２００のアクティブピクセル領域ＰＡａには、第１方向（ｘ方向）と第２方向（ｙ方向）とに沿い、多数の共有ピクセルＳＰが二次元アレイ構造に配列されうる。
【0022】
共有ピクセルＳＰそれぞれは、ピクセル共有領域ＰＡｓとトランジスタ（ＴＲ）領域ＰＡｔとを含むものでもある。例えば、ピクセル共有領域ＰＡｓには、フォトダイオードＰＤ（photo-diode）、伝送トランジスタ（ＴＲ）ＴＧ及びフローティング拡散（floating
diffusion）領域ＦＤが配され、ＴＲ領域ＰＡｔには、リセットトランジスタ（ＴＲ）ＲＧ、ソースフォロワトランジスタ（ＴＲ）ＳＦ及び選択トランジスタ（ＴＲ）ＳＥＬが配されうる。
diffusion）領域ＦＤが配され、ＴＲ領域ＰＡｔには、リセットトランジスタ（ＴＲ）ＲＧ、ソースフォロワトランジスタ（ＴＲ）ＳＦ及び選択トランジスタ（ＴＲ）ＳＥＬが配されうる。
【0023】
フォトダイオードＰＤは、ＰＮ接合ダイオードであり、入射された光量に比例し、電荷、えば、負電荷である電子と、正電荷である正孔を生成することができる。伝送トランジスタ（ＴＲ）ＴＧは、フォトダイオードＰＤで生成された電荷をフローティング拡散領域ＦＤに伝送し、リセットトランジスタ（ＴＲ）ＲＧは、フローティング拡散領域ＦＤに保存されている電荷を、周期的にリセット（reset）させることができる。また、ソースフォロワトランジスタ（ＴＲ）ＳＦは、バッファ増幅器（buffer amplifier）であり、フローティング拡散領域ＦＤに充電された電荷による信号をバッファリング（buffering）し、選択トランジスタ（ＴＲ）ＳＥＬは、スイッチの役割を行うＴＲであり、当該ピクセルを選択することができる。一方、選択トランジスタ（ＴＲ）ＳＥＬのソース領域にカラムラインＣｏｌに連結され、選択トランジスタ（ＴＲ）ＳＥＬのソース領域の電圧が、出力電圧Ｖｏｕｔとして、カラムラインＣｏｌを介して出力されうる。本実施形態のイメージセンサ１０００において、１つのフォトダイオードＰＤが１つのピクセルに対応し、従って、以下において、特別に言及されなければ、フォトダイオードＰＤとピクセルは、同一概念として扱う。
【0024】
図３に図示されているように、１つのピクセル共有領域ＰＡｓには、４個のフォトダイオードＰＤが配されうる。従って、１つの共有ピクセルＳＰは、４個のピクセル、例えば、４個のアクティブピクセルＰＸａを含むものでもある。具体的には、共有ピクセルＳＰは、４個のフォトダイオードＰＤ１～ＰＤ４が１つのフローティング拡散領域ＦＤを取り囲みながら共有する構造を有しうる。
【0025】
１つの共有ピクセルＳＰにおいて、４個のフォトダイオードＰＤ１～ＰＤ４による１つのフローティング拡散領域ＦＤの共有は、図２の回路図を介して知ることができるように、フォトダイオードＰＤ１～ＰＤ４それぞれに対応する伝送トランジスタ（ＴＲ）ＴＧ１～ＴＧ４を介して行われうる。具体的には、第１フォトダイオードＰＤ１に対応する第１伝送トランジスタ（ＴＲ）ＴＧ１、第２フォトダイオードＰＤ２に対応する第２伝送トランジスタ（ＴＲ）ＴＧ２、第３フォトダイオードＰＤ３に対応する第３伝送トランジスタ（ＴＲ）ＴＧ３、及び第４フォトダイオードＰＤ４に対応する第４伝送トランジスタ（ＴＲ）ＴＧ４は、フローティング拡散領域ＦＤを共通ドレイン領域として共有しうる。
【0026】
なお、共有ピクセルＳＰの共有の概念は、４個のフォトダイオードＰＤ１～ＰＤ４が、１つのフローティング拡散領域ＦＤを共有するという意味だけではなく、４個のフォトダイオードＰＤ１～ＰＤ４が、伝送トランジスタ（ＴＲ）ＴＧ１～ＴＧ４を除いたピクセルトランジスタ（ＴＲ）ＲＧ、ＦＳ、ＳＥＬを共有するという意味を含むものでもある。すなわち、共有ピクセルＳＰを構成する４個のフォトダイオードＰＤ１～ＰＤ４は、リセットトランジスタ（ＴＲ）ＲＧ、ソースフォロワトランジスタ（ＴＲ）ＳＦ及び選択トランジスタ（ＴＲ）ＳＥＬを共有しうる。リセットトランジスタ（ＴＲ）ＲＧ、ソースフォロワトランジスタ（ＴＲ）ＳＦ及び選択トランジスタ（ＴＲ）ＳＥＬは、ＴＲ領域ＰＡｔにおいて、第２方向（ｙ方向）に沿って配されうる。しかしながら、ピクセル共有領域ＰＡｓ内のフォトダイオードＰＤ１～ＰＤ４、及び伝送トランジスタ（ＴＲ）ＴＧ１～ＴＧ４の配置構造により、リセットトランジスタ（ＴＲ）ＲＧ、ソースフォロワトランジスタ（ＴＲ）ＳＦ及び選択トランジスタ（ＴＲ）ＳＥＬは、ＴＲ領域ＰＡｔにおいて、第１方向（ｘ方向）に沿って配されうる。
【0027】
図２の回路図を介し、ピクセルトランジスタ（ＴＲ）ＴＧ、ＲＧ、ＳＦ、ＳＥＬの連結関係について簡単に述べれば、４個のフォトダイオードＰＤ１～ＰＤ４は、それぞれ対応する４個の伝送トランジスタ（ＴＲ）ＴＧ１～ＴＧ４のソース領域を構成することができる。フローティング拡散領域ＦＤは、伝送トランジスタ（ＴＲ）ＴＧ１～ＴＧ４の共通ドレイン領域を構成し、配線ＩＬにより、リセットトランジスタ（ＴＲ）ＲＧのソース領域に連結されうる。また、フローティング拡散領域ＦＤは、配線ＩＬを介し、ソースフォロワトランジスタ（ＴＲ）ＳＦのゲート電極にも連結されうる。リセットトランジスタ（ＴＲ）ＲＧのドレイン領域と、ソースフォロワトランジスタ（ＴＲ）ＳＦのドレイン領域とが共有され、電源電圧Ｖｐｉｘに連結されうる。ソースフォロワトランジスタ（ＴＲ）ＳＦのソース領域と、選択トランジスタ（ＴＲ）ＳＥＬのドレイン領域とが互いに共有されうる。選択トランジスタ（ＴＲ）ＳＥＬのソース領域には、出力電圧Ｖｏｕｔが連結されうる。すなわち、選択トランジスタ（ＴＲ）ＳＥＬのソース領域の電圧が、出力電圧Ｖｏｕｔとして、カラムラインＣｏｌを介して出力されうる。
【0028】
本実施形態のイメージセンサ１０００において、単位共有ピクセルＳＰは、ピクセル共有領域ＰＡｓの４個のピクセルと、それに対応するＴＲ領域ＰＡｔのトランジスタ（ＴＲ）ＲＧ、ＳＦ、ＳＥＬとによって構成され、また、ピクセル共有領域ＰＡｓには、共有されたフォトダイオードＰＤ１～ＰＤ４の個数に対応する伝送トランジスタ（ＴＲ）ＴＧ１～ＴＧ４が配されうる。なお、４個のピクセルが、１つの共有ピクセルＳＰを構成した構造をもって説明したが、本実施形態のイメージセンサ１０００の共有ピクセル構造は、それに限定されるものではない。例えば、本実施形態のイメージセンサ１０００において、２個のピクセルが、１つの共有ピクセルを構成したり、８個のピクセルが、１つの共有ピクセルを構成したりすることもできる。また、一実施形態により、アクティブピクセル領域ＰＡａには、共有ピクセルではなく、単一ピクセルが配されうる。該単一ピクセルの場合、それぞれのピクセルが、フォトダイオードＰＤ、フローティング拡散領域ＦＤ及びピクセルトランジスタ（ＴＲ）ＴＧ、ＲＧ、ＳＦ、ＳＥＬを含むものでもある。
【0029】
【0030】
図１及び図４を参照すれば、ピクセル領域ＰＡは、アクティブピクセル領域ＰＡａを含むものでもある。アクティブピクセル領域ＰＡａには、アクティブピクセルＰＸａが二次元アレイ構造に配されうる。アクティブピクセル領域ＰＡａのアクティブピクセルＰＸａは、ピクセル分離構造体２１５によって互いに分離されうる。図４を介して知ることができるように、ピクセル分離構造体２１５は、平面的に見るとき、ピクセルＰＸａの二次元アレイ構造に対応し、二次元格子形態を有しうる。
【0031】
貫通ビア領域ＶＣｙ１は、複数の貫通ビア構造体２３０を含むものでもある。例示的な実施形態において、貫通ビア構造体２３０は、第１半導体チップ１００と第２半導体チップ２００とを電気的に連結することができる。例示的な実施形態において、貫通ビア構造体２３０は、ピクセル領域ＰＡａとロジック領域ＬＡとを電気的に連結することができる。
【0032】
【0033】
図５を参照すれば、イメージセンサ１０００は、マイクロレンズＭＬ、カラーフィルタＣＦ、第１半導体チップ１００、第２半導体チップ２００及び貫通ビア構造体２３０を含むものでもある。
【0034】
カラーフィルタＣＦ及びマイクロレンズＭＬは、第２半導体チップ２００の上部側に形成されうる。第２半導体チップ２００内にピクセルが形成された第２半導体基板２１０を基準に、カラーフィルタＣＦとマイクロレンズＭＬとが第２前面構造物２２０と反対方向に形成された構造を、背面照射（ＢＳＩ）構造と称することができ、本実施形態のイメージセンサ１０００において、第２半導体チップ２００は、背面照射（ＢＳＩ）構造を有しうる。
【0035】
第１半導体チップ１００は、第１半導体基板１１０、第１前面構造物１２０を含むものでもある。第３方向（ｚ方向）に沿う垂直構造として見るとき、第１半導体チップ１００下部側に第１半導体基板１１０が位置し、上部側に第１前面構造物１２０が位置することができる。
【0036】
第１半導体チップ１００は、メモリ領域をさらに含むものでもある。該メモリ領域には、メモリ素子が配されうる。例えば、該メモリ素子は、ＤＲＡＭ（dynamic random access memory）及び／またはＭＲＡＭ（magnetic random access memory）を含むものでもある。それにより、該メモリ領域には、多数のＤＲＡＭセル、及び／または多数のＭＲＡＭセルが二次元アレイ構造に配されうる。なお、第１半導体チップ１００がメモリ領域を含む場合、該メモリ領域のメモリ素子は、ロジック領域のロジック素子と共に形成されうる。例えば、ＣＭＯＳ（complementary metal oxide semiconductor）工程を介し、ロジック領域のロジック素子と、メモリ領域のメモリ素子とが共に形成されうる。参照として、該メモリ領域のメモリ素子は、フレームイメージを保存するためのイメージバッファメモリ（image buffer memory）として利用されうる。
【0037】
第１半導体基板１１０は、第１前面構造物１２０の下部に配されうる。第１半導体基板１１０には、ロジック素子が形成されうる。第１半導体基板１１０は、シリコンによって形成されうる。しかしながら、第１半導体基板１１０の材質がシリコンに限定されるものではない。例えば、第２半導体基板２１０は、ゲルマニウム（Ｇｅ）のような単元素半導体や、シリコンカバイド（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウム（ＩｎＡｓ）またはリン化インジウム（ＩｎＰ）のような化合物半導体を含むものでもある。
【0038】
第１前面構造物１２０は、電子素子ＴＲ、第１絶縁層１２１及び第１導電パターン１２２を含むものでもある。図５の貫通ビア領域ＶＣｙ１において、便宜上、２層の第１導電パターン１２２が図示されているが、第１前面構造物１２０には、複数層の第１導電パターン１２２が配されうる。
【0039】
電子素子ＴＲは、ゲート絶縁層、ゲート電極及びスペーサを含むものでもある。該ゲート電極は、ドーピングされたポリシリコン、金属、金属シリサイド、金属窒化物または金属含有膜のうち少なくとも一つを含むものでもある。例示的な実施形態において、第２半導体チップ２００のピクセルＰＸ１、ＰＸ２は、電子素子ＴＲに電気的に連結されうる。
【0040】
第１導電パターン１２２は、例えば、ロジック領域ＬＡ（図１）のロジック素子に連結されうる。また、第１前面構造物１２０の第１導電パターン１２２は、貫通ビア構造体２３０を介し、第２前面構造物２２０の第２導電パターン２２２に連結されうる。
【0041】
第２半導体チップ２００は、第２半導体基板２１０、第２前面構造物２２０及び反射防止構造物２４０を含むものでもある。第３方向（ｚ方向）に沿う垂直構造として見るとき、第１半導体チップ１００下部側に第１半導体基板１１０が位置し、上部側に第１前面構造物１２０が位置しうる。
【0042】
第２半導体基板２１０は、第１ピクセルＰＸ１、第２ピクセルＰＸ２及びピクセル分離構造体２１５を含むものでもある。第２半導体基板２１０は、第１面２１０Ａと、第１面２１０Ａに反対となる第２面２１０Ｂと、を含むものでもある。第２半導体基板２１０の第１面２１０Ａは、第２前面構造物２２０と接する第２半導体基板２１０の下部面でもある。第２半導体基板２１０の第２面２１０Ｂは、反射防止構造物２４０と接する第２半導体基板２１０の上部面でもある。第２半導体基板２１０は、シリコンを含むものでもある。しかしながら、第２半導体基板２１０の材質がシリコンに限定されるものではない。第２半導体基板２１０の材質は、第１半導体基板１１０の材質と同一でもある。反射防止構造物２４０は、図６を参照して後述する。
【0043】
ピクセル分離構造体２１５は、第３方向（ｚ方向）に、第２半導体基板２１０を貫通する構造を有しうる。ピクセル分離構造体２１５が第２半導体基板２１０を貫通する構造に形成されることにより、傾いて入射される光によるクロストークが防止されうる。
【0044】
第２前面構造物２２０は、第２絶縁層２２１及び第２導電パターン２２２を含むものでもある。図５の貫通ビア領域ＶＣｙ１において、便宜上、２層の第２導電パターン２２２が図示されているが、第２前面構造物２２０には、複数層の第１導電パターン１２２が配されうる。互いに異なる層の第２導電パターン２２２は、垂直コンタクトを介し、互いに連結されうる。第２導電パターン２２２は、ピクセルに連結されうる。
【0045】
図１及び図５を参照し、貫通ビア構造体２３０について具体的に説明すれば、貫通ビア構造体２３０は、第１導電層２３２及び第２導電層２３４を含むものでもある。第１導電層２３２は、貫通ビアホールＴＨの内壁上に配されうる。第１導電層２３２は、反射防止構造物２４０の側面と接触しうる。
【0046】
例示的な実施形態において、第１導電層２３２は、窒化物を含むものでもある。例示的な実施形態において、第１導電層２３２は、Ｗ、Ｔｉ及びＴａのうち少なくともいずれか１つの金属を含む金属窒化物を含むものでもある。第１導電層２３２は、ＷＮ、ＴｉＮ及びＴａＮのうち少なくともいずれか一つによってもなる。また、第１導電層は、Ｔｉを含まないのである。第１導電層２３２は、第２導電層２３４に対するバリア膜でもある。例示的な実施形態において、第１導電層２３２を形成する物質の仕事関数は、Ｔｉの仕事関数よりも大きくなる。例示的な実施形態において、第１導電層２３２を形成する物質の仕事関数は、４．３３ｅＶよりも大きくなる。
【0047】
第２導電層２３４は、貫通ビアホールＴＨの内壁上において、第１導電層２３２上に配されうる。第２導電層２３４は、反射防止構造物２４０の側面と離隔されうる。すなわち、第２導電層２３４は、反射防止構造物２４０と接触しないのである。第２導電層２３４は、Ｗ（タングステン）でもある。
【0048】
貫通ビア構造体２３０は、貫通ビア領域ＶＣｘ、ＶＣｙ１、ＶＣｙ２に配されうる。貫通ビア構造体２３０は、第２半導体基板２１０、第２前面構造物２２０及び第１前面構造物１２０の一部を貫通する貫通ビアホールＴＨを形成しうる。
【0049】
第２前面構造物２２０及び第１前面構造物１２０それぞれは、第１導電パターン１２２及び第２導電パターン２２２をそれぞれ含むものでもあり、第１導電パターン１２２及び第２導電パターン２２２は、貫通ビアホールＴＨ形成のためのエッチング工程において、エッチング停止層（etching stopper）として機能することができる。例えば、第２前面構造物２２０の第２導電パターン２２２において、最上部の第２配線２２２ｔがエッチング停止層として機能することができる。第１前面構造物１２０の第１導電パターン１２２において、最上部の第１配線１２２ｔは、エッチング停止層として機能することができる。
【0050】
例示的な実施形態において、反射防止構造物２４０及び第２配線２２２ｔの位置と構造とに基づき、貫通ビアホールＴＨは、反射防止構造物２４０の位置から第２配線２２２ｔの位置までは、広幅を有しうる。例示的な実施形態において、貫通ビアホールＴＨは、第１配線１２２ｔ及び第２配線２２２ｔの位置から第１配線１２２ｔの位置までは、狭幅を有しうる。貫通ビアホールＴＨ及び貫通ビア構造体２３０は、テーパ形状でもある。
【0051】
第２配線２２２ｔと第１配線１２２ｔは、電源印加用配線または信号印加用配線に該当し、貫通ビア構造体２３０と接触することができる。一部例示において、第１半導体チップ１００からの電源、例えば、（－）電圧が、第１配線１２２ｔ、貫通ビア構造体２３０及び第２配線２２２ｔを介し、第２半導体チップ２００のピクセル領域ＰＡのピクセルに印加されうる。
【0052】
また、第１半導体チップ１００からの（－）電圧は、第１配線１２２ｔ及び貫通ビア構造体２３０を介し、第２半導体チップ２００のピクセル分離構造体２１５に印加されうる。ここで、貫通ビアホールＴＨのスペース部分は、追って、カラーフィルタ形成前、ソルダレジスト（ＰＲ）のような保護層で充填されうる。
【0053】
例示的な実施形態において、貫通ビア構造体２３０は、反射防止構造物２４０から、第２半導体基板２１０の第２面２１０Ｂ上に延長されうる。例示的な実施形態において、貫通ビア構造体２３０は、第２半導体基板２１０の第２面２１０Ｂ上から第１面２１０Ａ上に延長されうる。例示的な実施形態において、貫通ビア構造体２３０は、第２前面構造物２２０から第１前面構造物１２０の一部に延長されうる。
【0054】
それにより、前述のように、第１半導体チップ１００からの（－）電圧が、第１配線１２２ｔ及び貫通ビア構造体２３０を介し、ピクセル分離構造体２１５に印加されうる。さらには、実際、貫通ビア構造体２３０は、第２半導体基板２１０上面上の反射防止構造物２４０上に拡張されうる。
【0055】
反射防止構造物２４０は、酸化膜系統の透明な絶縁層でもある。反射防止構造物２４０は、多重層形態に形成されうる。例えば、反射防止構造物２４０は、反射防止層と、反射防止層下部の下部絶縁層と、反射防止層上部の上部絶縁層を含むものでもある。一方、貫通ビア構造体２３０は、反射防止構造物２４０上において、一定部分まで拡張されうる。例えば、貫通ビア構造体２３０は、隣接する他の貫通ビア構造体２３０と連結されないのである。
【0056】
さらには、本実施形態のイメージセンサ１０００は、イメージセンサを含むカメラや光学検査装置などに利用されうるだけではなく、指紋センサ、虹彩センサ、ビジョンセンサなどにも活用されうる。さらには、本実施形態のイメージセンサ１０００の技術的思想は、イメージセンサ分野を外れ、（－）バイアス電圧が印加されるパッケージ形態の半導体装置にも拡張されて活用されうる。
【0057】
イメージセンサ１０００は、反射防止構造物２４０を構成する物質として、ＨｆＯ２の代わりに、ＴｉＯ２が選択され、貫通ビア構造体２３０を構成する物質として、ＴｉＮ、ＷＮ、ＴａＮのうちいずれか一つが選択されうる。貫通ビア構造体２３０は、Ｔｉを含まないのである。貫通ビア構造体２３０は、Ｔｉより仕事関数が高い物質によって形成されうる。例示的な実施形態において、反射防止構造物２４０の側面と、貫通ビア構造体２３０は、接触されるが、ＴｉＮ－ＨｆＯ２－ＴｉＮ間の接合を介し、反射防止構造物２４０に流れる漏れ電流を抑制することができる。また、反射防止構造物２４０を構成する物質として、ＨｆＯ２の代わりにＴｉＯ２を選択することにより、イメージセンサ１０００は、青色光に対する感度を向上させることができる。そのような構造を介し、イメージセンサ１０００の信頼性を向上させることができる。
【0058】
【0059】
図６を、図５と共に参照すれば、反射防止構造物２４０は、第１暗電流抑制層２４２、反射防止層２４４、絶縁層２４６及び第２暗電流抑制層２４８を含むものでもある。反射防止構造物２４０は、第２半導体基板２１０の第２面２１０Ｂ上に、第１暗電流抑制層２４２、反射防止層２４４、絶縁層２４６及び第２暗電流抑制層２４８の順序に積層されうる。
【0060】
第１暗電流抑制層２４２は、第２半導体基板２１０上に配されうる。第１暗電流抑制層２４２の下部面は、第２半導体基板２１０の第２面２１０Ｂと接触しうる。第１暗電流抑制層２４２の上部面は、反射防止層２４４の下部面と接触しうる。また、第１暗電流抑制層２４２は、反射防止層２４４と第１半導体基板１１０との間に配されうる。
【0061】
例示的な実施形態において、第１暗電流抑制層２４２の側面は、貫通ビアホールＴＨによって露出されうる。例示的な実施形態において、第１暗電流抑制層２４２の側面は、貫通ビア構造体２３０の第１導電層２３２と接触しうる。例示的な実施形態において、第１暗電流抑制層２４２の側面は、貫通ビア構造体２３０の第２導電層２３４と離隔されうる。
【0062】
例示的な実施形態において、第１暗電流抑制層２４２は、酸化アルミニウム（ＡｌＯ）、酸化タンタル（ＴａＯ）、酸化ハフニウム（ＨｆＯ）、酸化ジルコニウム（ＺｒＯ）及び酸化ランタン（ＬａＯ）のうち少なくともいずれか１つの物質を含むものでもある。例示的な実施形態において、第１暗電流抑制層２４２は、ＡｌＯｘ（ここで、ｘは、０より大きく、２より小さい）を含むものでもある。例示的な実施形態において、第１暗電流抑制層２４２は、酸化アルミニウム（ＡｌＯｘ）によってなる単一物質層でもある。
【0063】
反射防止層２４４は、第１暗電流抑制層２４２上に配されうる。例示的な実施形態において、反射防止層２４４の側面は、貫通ビアホールＴＨによって露出されうる。例示的な実施形態において、反射防止層２４４の側面は、貫通ビア構造体２３０の第１導電層２３２と接触しうる。例示的な実施形態において、反射防止層２４４の側面は、貫通ビア構造体２３０の第２導電層２３４と離隔されうる。例示的な実施形態において、反射防止層２４４は、酸化チタン（ＴｉＯ２）を含むものでもある。反射防止層２４４は、酸化チタン（ＴｉＯ２）を含む単一層でもある。
【0064】
絶縁層２４６は、反射防止層２４４上に配されうる。例示的な実施形態において、絶縁層２４６の側面は、貫通ビアホールＴＨによって露出されうる。例示的な実施形態において、絶縁層２４６の側面は、貫通ビア構造体２３０の第１導電層２３２と接触しうる。例示的な実施形態において、絶縁層２４６の側面は、貫通ビア構造体２３０の第２導電層２３４と離隔されうる。例示的な実施形態において、絶縁層２４６は、ＰＥＴＥＯＳ、ＳｉＯＣ、ＳｉＯｘ（ｘは、０より大きく、２より小さいか、あるいはそれと同じである）及びＳｉＮのうち少なくともいずれか１つの物質を含むものでもある。絶縁層２４６は、ＳｉＯ２によってなる単一物質層でもある。
【0065】
第２暗電流抑制層２４８は、絶縁層２４６上に配されうる。例示的な実施形態において、第２暗電流抑制層２４８の側面は、貫通ビアホールＴＨによって露出されうる。例示的な実施形態において、第２暗電流抑制層２４８の側面は、貫通ビア構造体２３０の第１導電層２３２と接触しうる。例示的な実施形態において、第２暗電流抑制層２４８の側面は、貫通ビア構造体２３０の第２導電層２３４と離隔されうる。
【0066】
第２暗電流抑制層２４８は、酸化アルミニウム（ＡｌＯ）、酸化タンタル（ＴａＯ）、酸化ハフニウム（ＨｆＯ）、酸化ジルコニウム（ＺｒＯ）及び酸化ランタン（ＬａＯ）のうち少なくともいずれか１つの物質を含むものでもある。例示的な実施形態において、第２暗電流抑制層２４８は、酸化ハフニウム（ＨｆＯ）によってなる単一物質層でもある。他の例示的な実施形態において、第１暗電流抑制層２４２及び第２暗電流抑制層２４８は、同一物質によってもなる。第１暗電流抑制層２４２及び第２暗電流抑制層２４８は、それぞれＡｌＯｘ及びＨｆＯのうち少なくとも一つを含むものでもある。第１暗電流抑制層２４２及び第２暗電流抑制層２４８は、ＨｆＯ２を含まないのである。また、反射防止構造物２４０は、ＨｆＯ２を含まないのである。
【0067】
図５及び図６を参照して説明されたイメージセンサ１０００によれば、反射防止層２４４は、チタン酸化物を含むことにより、青色光に対する低減が向上されうる。それだけではなく、第１導電層２３２の仕事関数が相対的に高いので、第１導電層２３２が反射防止層２４４と接触しても、イメージセンサ１０００は、低減された漏れ電流を有しうる。
【0068】
【0069】
図７を参照すれば、例示的な実施形態において、反射防止構造物２４０は、第１暗電流抑制層２４２、反射防止層２４４及び絶縁層２４６を含む多重層でもある。すなわち、第２暗電流抑制層２４８を含まず、反射防止構造物２４０の最上端層は、絶縁層２４６でもある。絶縁層２４６の上部面の一部は、貫通ビア構造体２３０の第１導電層２３２と直接接触しうる。
【0070】
図８を参照すれば、例示的な実施形態において、反射防止構造物２４０は、第１暗電流抑制層２４２及び反射防止層２４４を含む多重層でもある。すなわち、第２暗電流抑制層２４８及び絶縁層２４６を含まないのである。反射防止層２４４の上部面の一部は、貫通ビア構造体２３０の第１導電層２３２と直接接触しうる。
【0071】
【0072】
図９を参照すれば、まず、第１半導体チップ１００の第１前面構造物１２０と、第２半導体チップ２００の第２前面構造物２２０とが互いに対向されるように接着された半導体素子が具備されうる。ここで、第１前面構造物１２０は、第１導電パターン１２２を含み、第２前面構造物２２０は、第２導電パターン２２２を含むものでもある。第１前面構造物１２０と第２前面構造物２２０との間に接着層（図示せず）が形成されうる。
【0073】
その後、第２半導体チップ２００の第２前面構造物２２０上に、反射防止構造物２４０を形成しうる。具体的には、第１暗電流抑制層２４２、反射防止層２４４、絶縁層２４６及び第２暗電流抑制層２４８を順次に積層しうる。ここで、反射防止層２４４は、ＴｉＯ２によってなる単一層でもある。
【0074】
図１０を参照すれば、第２暗電流抑制層２４８上に、エッチングマスクパターン（図示せず）を形成しうる。該エッチングマスクパターンは、貫通ビアホールＴＨを形成するためのマスクでもある。該エッチングマスクパターンを利用し、反射防止構造物２４０、第２半導体チップ２００及び第１前面構造物１２０をエッチングすることにより、第１前面構造物１２０の第１導電パターン１２２、及び第２前面構造物２２０の第２導電パターン２２２を露出させる貫通ビアホールＴＨを形成しうる。
【0075】
図１１を参照すれば、貫通ビアホールＴＨの内壁を覆う貫通ビア構造物２４０を形成しうる。貫通ビア構造物２４０は、第２暗電流抑制層２４８の上面を覆うことができる。貫通ビア構造物２４０を形成する方法は、まず、第１導電層２３２を貫通ビアホールＴＨの内壁、及び第２暗電流抑制層２４８の上面に形成する段階、並びに第１導電層２３２の上面に、第２導電層２３４を形成する段階を含むものでもある。その後、第２暗電流抑制層２４８上の貫通ビア構造物２４０の一部をエッチングし、第２暗電流抑制層２４８の一部を露出させることができる。
【0076】
図１２Ａを参照すれば、貫通ビア構造物２４０の第２導電層２３４のスペース（space）に、ソルダレジスト（ＰＲ）を含む保護層２３６を形成しうる。ここで、保護層２３６は、カラーフィルタＣＦ形成前に形成されうる。
【0077】
【0078】
図１２Ｂを参照すれば、貫通ビアホールＴＨの幅を、図１２Ａの貫通ビアホールＴＨより狭く形成しうる。その後の段階において、第１導電層２３２及び第２導電層２３４の厚みを、図１２Ａの第１導電層２３２及び第２導電層２３４の厚みより厚く形成しうる。貫通ビアホールＴＨの内壁、及び第２暗電流抑制層２４８の上面に沿い、第１導電層２３２をまず形成し、第１導電層２３２のスペースを完全に充填しながら、第２導電層２３４を形成しうる。図１２Ａと異なり、貫通ビア構造物２４０は、保護層２３６を含まないのである。
【0079】
【0080】
図１３の（ａ）は、Ｔｉ－ＨｆＯ－Ｔｉ間において接合された場合のエネルギーバンドダイヤグラムである。図１３の（ｂ）は、Ｔｉ－ＴｉＯ２－Ｔｉ間において接合された場合のエネルギーバンドダイヤグラムである。図１３の（ａ）及び（ｂ）において、エネルギーバンドダイヤグラムの縦軸は、エネルギーを示し、横軸は、接合された物質を示す。図１４のグラフ横軸は、漏れ電流を示し、縦軸は、確率分布を示す。横軸の単位は、マイクロアンペア（μＡ）を示し、縦軸の単位は、百分率（％）を示す。
【0081】
図１３の（ａ）を参照すれば、エネルギーバンドダイヤグラムの縦軸は、エネルギーを示し、横軸は、接合された物質を示す。縦軸の単位は、ｅＶである。ここで、エネルギーバンドダイヤグラムは、第１導電層２３２の物質としてＴｉを使用し、反射防止層２４４の物質としてＨｆＯを使用した。Ｔｉの仕事関数は、４．３３ｅＶであり、ＨｆＯの電子親和度は、２．６５ｅＶである。それらを接合した場合、エネルギーバリアｄ１は、１．６８ｅＶと示された。相対的に高いエネルギーバリアｄ１により、第１導電層２３２と反射防止層２４４との間の漏れ電流は、抑制されているた。しかしながら、ＨｆＯを反射防止層２４４として使用することにより、青色光に対する感度が低くなるという問題点があった。
【0082】
図１３の（ｂ）を参照すれば、青色光に対する感度を解決するために、第１導電層２３２の物質としてＴｉを使用し、反射防止層２４４の物質としてＴｉＯ２を使用した。青色光に対する感度は、改善されたが、エネルギーバンドダイヤグラムに示されているように、エネルギーバリアｄ２が相対的に低くなり、エネルギーバリアｄ２は、０．１８ｅＶである。それにより、反射防止層２４４と第１導電層２３２との間の漏れ電流が生じるという問題点があった。
【0083】
図１４を参照すれば、実線は、Ｔｉによってなる第１導電層２３２に対し、反射防止層２４４をＨｆＯでもって構成した場合であり、点線は、Ｔｉによってなる第１導電層２３２に対し、反射防止層２４４をＴｉＯ２でもって構成した場合である。点線が実線より右側に偏っているが、実際、Ｔｉ－ＨｆＯ－Ｔｉ接合より、Ｔｉ－ＴｉＯ２－Ｔｉ接合において、反射防止層２４４と第１導電層２３２との間の漏れ電流が相対的に増大することを知ることができる。
【0084】
【0085】
図１５は、Ｔｉ－ＴｉＯ２－Ｔｉ間において接合された場合と、ＴｉＮ－ＴｉＯ２－ＴｉＮ間において接合された場合と、を比較したエネルギーバンドダイヤグラムである。図１６のグラフの横軸は、漏れ電流を示し、縦軸は、確率分布を示す。横軸の単位は、マイクロアンペア（μＡ）を示し、縦軸の単位は、百分率（％）を示す。
【0086】
図１５を参照すれば、反射防止層２４４としてＴｉＯ２を使用した場合において、第１導電層２３２を、ＴｉよりもＴｉＮを使用した場合、エネルギーバリアｄ３が増大したことが分かった。反射防止層２４４と第１導電層２３２との界面において、エネルギーバリアｄ３は、０．３５ｅＶであり、図１３の（ｂ）に図示されたエネルギーバリアｄ２に比べ、さらに高い値を有するということを確認することができる。
【0087】
図１６を参照すれば、反射防止層２４４としてＴｉＯ２を使用した場合において、実線は、第１導電層２３２としてＴｉＮを使用した場合であり、点線は、Ｔｉを使用した場合である。点線が実線より右側に移動して偏っているが、第１導電層２３２をＴｉでもって形成した場合より、第１導電層２３２をＴｉＮでもって形成した場合、漏れ電流が低減されるということを知ることができる。
【0088】
それを介し、本発明の一実施形態により、反射防止層２４４をＴｉＯ２で形成し、第１導電層２３２をＴｉＮで形成した場合、青色光に対するイメージセンサ１０００の感度を向上させ、漏れ電流を抑制することができるということを確認した。
【0089】
【0090】
図１７を参照すれば、電子装置１０００は、カメラモジュールグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ １３００及び外部ストレージ１４００を含むものでもある。
【0091】
カメラモジュールグループ１１００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃを含むものでもある。たとえ図面には、３個のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが配された実施形態が図示されているにしても、本実施形態がそれに限定されるものではない。一部実施形態において、カメラモジュールグループ１１００は、２個のカメラモジュールのみを含むか、あるいはｎ個（ここで、ｎは、４以上の自然数である）のカメラモジュールを含むように変形されて実施されうる。
【0092】
図１８を参照すれば、カメラモジュール１１００ｂは、プリズム１１０５、光学経路フォールディング要素（ＯＰＦＥ：optical path folding element）１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０及び保存部１１５０を含むものでもある。
【0093】
ここで、カメラモジュール１１００ｂの詳細構成につき、さらに具体的に説明するが、以下の説明は、本実施形態により、他のカメラモジュール１１００ａ、１１００ｃについても、同一に適用されうる。
【0094】
プリズム１１０５は、光反射物質の反射面１１０７を含み、外部から入射される光Ｌの経路を変形させることができる。
【0095】
一部実施形態において、プリズム１１０５は、第１方向（Ｘ方向）に入射される光Ｌの経路を、第１方向（Ｘ方向）に垂直である第２方向（Ｙ方向）に変更させることができる。また、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６を中心にＡ方向に回転させるか、あるいは中心軸１１０６をＢ方向に回転させ、第１方向（Ｘ方向）に入射される光Ｌの経路を、垂直である第２方向（Ｙ方向）に変更させることができる。このとき、ＯＰＦＥ
１１１０も、第１方向（Ｘ方向）及び第２方向（Ｙ方向）と垂直である第３方向（Ｚ方向）に移動することができる。
１１１０も、第１方向（Ｘ方向）及び第２方向（Ｙ方向）と垂直である第３方向（Ｚ方向）に移動することができる。
【0096】
一部実施形態において、図示されているように、プリズム１１０５のＡ方向最大回転角度は、正（＋）のＡ方向には、１５°以下であり、負（－）のＡ方向には、１５°より大きくもなるが、本実施形態がそれに限定されるものではない。
【0097】
一部実施形態において、プリズム１１０５は、正（＋）または負（－）のＢ方向に、２０°前後、１０°から２０°、あるいは１５°から２０°の間で動くことができ、ここで、動く角度は、正（＋）または負（－）のＢ方向に同一角度で動くか、あるいは１°前後の範囲において、ほぼ類似した角度まで動くことができる。
【0098】
一部実施形態において、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６の延長方向と平行な第３方向（Ｚ方向）に移動させることができる。
【0099】
ＯＰＦＥ １１１０は、例えば、ｍ個（ここで、ｍは、自然数である）のグループによってなる光学レンズを含むものでもある。ｍ個のレンズは、第２方向（Ｙ方向）に移動し、カメラモジュール１１００ｂの光学ズーム倍率（optical zoom ratio）を変更させることができる。例えば、カメラモジュール１１００ｂの基本光学ズーム倍率をＺとするとき、ＯＰＦＥ
１１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は、３Ｚ、５Ｚ、または５Ｚ以上の光学ズーム倍率に変更されうる。
１１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は、３Ｚ、５Ｚ、または５Ｚ以上の光学ズーム倍率に変更されうる。
【0100】
アクチュエータ１１３０は、ＯＰＦＥ
１１１０または光学レンズを特定位置に移動させることができる。例えば、アクチュエータ１１３０は、正確なセンシングのために、イメージセンサ１１４２が光学レンズの焦点距離（focal length）に位置するように、光学レンズの位置を調整することができる。
１１１０または光学レンズを特定位置に移動させることができる。例えば、アクチュエータ１１３０は、正確なセンシングのために、イメージセンサ１１４２が光学レンズの焦点距離（focal length）に位置するように、光学レンズの位置を調整することができる。
【0101】
イメージセンシング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４及びメモリ１１４６を含むものでもある。イメージセンサ１１４２は、光学レンズを介して提供される光Ｌを利用し、センシング対象のイメージをセンシングすることができる。制御ロジック１１４４は、カメラモジュール１１００ｂの全般的な動作を制御しうる。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを介して提供された制御信号により、カメラモジュール１１００ｂの動作を制御することができる。
【0102】
メモリ１１４６は、矯正データ１１４７のような、カメラモジュール１１００ｂの動作に必要な情報を保存することができる。矯正データ１１４７は、カメラモジュール１１００ｂが、外部から提供された光Ｌを利用し、イメージデータを生成するのに必要な情報を含むものでもある。矯正データ１１４７は、例えば、前述の回転度（degree of rotation）に係わる情報、焦点距離に係わる情報、光学軸に係わる情報などを含むものでもある。カメラモジュール１１００ｂが、光学レンズの位置によって焦点距離が変わるマルチステート（multi state）カメラ形態に具現される場合、矯正データ１１４７は、光学レンズのそれぞれの位置別（または、ステート別）焦点距離値と、オートフォーカシング（auto focusing）とに係わる情報を含むものでもある。
【0103】
保存部１１５０は、イメージセンサ１１４２を介してセンシングされたイメージデータを保存しうる。保存部１１５０は、イメージセンシング装置１１４０の外部に配され、イメージセンシング装置１１４０を構成するセンサチップとスタックされた（stacked）形態に具現されうる。一部実施形態において、保存部１１５０は、ＥＥＰＲＯＭ（electrically erasable programmable read-only memory）によって具現されうるが、本実施形態がそれに限定されるものではない。
【0104】
図１７及び図１８を共に参照すれば、一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、アクチュエータ１１３０を含むものでもある。それにより、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、その内部に含まれたアクチュエータ１１３０の動作による、互いに同一であるか、あるいは互いに異なる矯正データ１１４７を含むものでもある。
【0105】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち、例えば、１つのカメラモジュール１１００ｂは、前述のプリズム１１０５と、ＯＰＦＥ
１１１０を含むフォールデッドレンズ（folded lens）形態のカメラモジュールであり、例えば、残りカメラモジュール１１００ａ、１１００ｃは、プリズム１１０５とＯＰＦＥ
１１１０とが含まれていないバーチカル形態のカメラモジュールでもあるが、本実施形態がそれに限定されるものではない。
１１１０を含むフォールデッドレンズ（folded lens）形態のカメラモジュールであり、例えば、残りカメラモジュール１１００ａ、１１００ｃは、プリズム１１０５とＯＰＦＥ
１１１０とが含まれていないバーチカル形態のカメラモジュールでもあるが、本実施形態がそれに限定されるものではない。
【0106】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち、例えば、１つのカメラモジュール１１００ｃは、例えば、ＩＲ（infrared ray）を利用し、深さ（depth）情報を抽出するバーチカル形態のデプスカメラ（depth camera）でもある。その場合、アプリケーションプロセッサ１２００は、そのようなデプスカメラから提供されたイメージデータと異なるカメラモジュール（例えば、カメラモジュール１１００ａまたは１１００ｂ）から提供されたイメージデータを併合し、三次元深さイメージ（３Ｄ depth image）を生成することができる。
【0107】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、カメラモジュール１１００ａ、１１００ｂ）は、互いに異なる観測視野（field of view）（視野角）を有しうる。その場合、例えば、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、カメラモジュール１１００ａ、１１００ｂ）の光学レンズが互いに異なりうるが、それに限定されるものではない。
【0108】
また、一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの視野角は、互いに異なりうる。その場合、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに含まれた光学レンズも、互いに異なりうるが、それに限定されるものではない。
【0109】
一部実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、互いに物理的に分離されて配されうる。すなわち、１つのイメージセンサ１１４２のセンシング領域を、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが分割して使用するのではなく、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの内部に、独立したイメージセンサ１１４２が配されうる。
【0110】
さらに図１７を参照すれば、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリコントローラ１２２０、内部メモリ１２３０を含むものでもある。アプリケーションプロセッサ１２００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃと分離されて具現されうる。例えば、アプリケーションプロセッサ１２００と、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、別途の半導体チップでもって、互いに分離されて具現されうる。
【0111】
イメージ処理装置１２１０は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃ、イメージ生成器１２１４及びカメラモジュールコントローラ１２１６を含むものでもある。
【0112】
イメージ処理装置１２１０は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの個数に対応する個数の複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃを含むものでもある。
【0113】
それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータは、互いに分離されたイメージ信号ラインＩＳＬａ、ＩＳＬｂ、ＩＳＬｃを介し、対応するサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されうる。例えば、カメラモジュール１１００ａから生成されたイメージデータは、イメージ信号ラインＩＳＬａを介し、サブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータは、イメージ信号ラインＩＳＬｂを介し、サブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを介し、サブイメージプロセッサ１２１２ｃに提供されうる。そのようなイメージデータ伝送は、例えば、ＭＩＰＩ（mobile industry processor interface）に基づくカメラ直列インターフェース（ＣＳＩ：camera serial interface）を利用して行われうるが、本実施形態がそれに限定されるものではない。
【0114】
なお、一部実施形態において、１つのサブイメージプロセッサが、複数のカメラモジュールに対応するようにも配される。例えば、サブイメージプロセッサ１２１２ａとサブイメージプロセッサ１２１２ｃとが、図示されているように、互いに分離されて具現されるものではなく、１つのサブイメージプロセッサに統合されて具現され、カメラモジュール１１００ａとカメラモジュール１１００ｃとから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などを介して選択された後、統合されたサブイメージプロセッサに提供されうる。
【0115】
それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されたイメージデータは、イメージ生成器１２１４に提供されうる。イメージ生成器１２１４は、イメージ生成情報（generating information）またはモード信号（mode signal）により、それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから提供されたイメージデータを利用し、出力イメージを生成することができる。
【0116】
具体的には、イメージ生成器１２１４は、イメージ生成情報またはモード信号により、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうち、少なくとも一部を併合し（merge）、出力イメージを生成することができる。また、イメージ生成器１２１４は、イメージ生成情報またはモード信号により、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうちいずれか一つを選択し、出力イメージを生成することができる。
【0117】
一部実施形態において、イメージ生成情報は、ズーム信号（zoom signalまたはzoom factor）を含むものでもある。また、一部実施形態において、該モード信号は、例えば、ユーザから選択されたモードに基づく信号でもある。
【0118】
イメージ生成情報がズーム信号（ズームファクタ）であり、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４は、ズーム信号の種類により、互いに異なる動作を遂行することができる。例えば、該ズーム信号が第１信号である場合、カメラモジュール１１００ａから出力されたイメージデータと、カメラモジュール１１００ｃから出力されたイメージデータとを併合した後、併合されたイメージ信号と、併合に使使用されていないカメラモジュール１１００ｂから出力されたイメージデータとを利用し、出力イメージを生成することができる。もし該ズーム信号が第１信号と異なる第２信号である場合、イメージ生成器１２１４は、そのようなイメージデータ併合を行わず、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから出力されたイメージデータのうちいずれか一つを選択し、出力イメージを生成することができる。しかしながら、本実施形態がそれに限定されるものではなく、必要によっては、イメージデータを処理する方法は、いかほどにも変形されて実施されうる。
【0119】
一部実施形態において、イメージ生成器１２１４は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち少なくとも一つから、露出時間が異なる複数のイメージデータを受信し、複数のイメージデータに対してＨＤＲ処理を行うことにより、ダイナミックレンジが増大された併合されたイメージデータを生成することができる。
【0120】
カメラモジュールコントローラ１２１６は、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに制御信号を提供することができる。カメラモジュールコントローラ１２１６から生成された制御信号は、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介し、対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されうる。
【0121】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうちいずれか一つは、ズーム信号を含むイメージ生成情報またはモード信号により、マスター（master）カメラモジュール（例えば、カメラモジュール１１００ｂ）に指定され、残りカメラモジュール（例えば、カメラモジュール１１００ａ、１１００ｃ）は、スレーブ（slave）カメラに指定されうる。そのような情報は、制御信号に含まれ、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介し、対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されうる。
【0122】
ズームファクタまたは動作モード信号により、マスター及びスレーブとして動作するカメラモジュールが変更されうる。例えば、カメラモジュール１１００ａの視野角が、カメラモジュール１１００ｂの視野角より広く、ズームファクタが低いズーム倍率を示す場合、カメラモジュール１１００ｂがマスターとして動作し、カメラモジュール１１００ａがスレーブとして動作しうる。反対に、ズームファクタが高いズーム倍率を示す場合、カメラモジュール１１００ａがマスターとして動作し、カメラモジュール１１００ｂがスレーブとして動作しうる。
【0123】
一部実施形態において、カメラモジュールコントローラ１２１６からそれぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、シンクイネーブル（sync enable）信号を含むものでもある。例えば、カメラモジュール１１００ｂがマスターカメラであり、カメラモジュール１１００ａ、１１００ｃがスレーブカメラである場合、カメラモジュールコントローラ１２１６は、カメラモジュール１１００ｂにシンクイネーブル信号を伝送することができる。そのようなシンクイネーブル信号を提供されたカメラモジュール１１００ｂは、提供されたシンクイネーブル信号を基にシンク信号（sync signal）を生成し、生成されたシンク信号をシンク信号ラインＳＳＬを介し、カメラモジュール１１００ａ、１１００ｃに提供することができる。カメラモジュール１１００ｂとカメラモジュール１１００ａ、１１００ｃは、そのようなシンク信号に同期化され、イメージデータをアプリケーションプロセッサ１２００に伝送することができる。
【0124】
一部実施形態において、カメラモジュールコントローラ１２１６から、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、モード信号によるモード情報を含むものでもある。該モード情報に基づき、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、センシング速度と係わり、第１動作モード及び第２動作モードで動作することができる。
【0125】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第１動作モードにおいて、第１速度で、イメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成する）し、それを、第１速度より速い第２速度でエンコーディング（例えば、第１フレームレートより高い第２フレームレートのイメージ信号をエンコーディングする）し、エンコーディングされたイメージ信号を、アプリケーションプロセッサ１２００に伝送することができる。
【0126】
アプリケーションプロセッサ１２００は、受信されたイメージ信号、言い替えれば、エンコーディングされたイメージ信号を、内部に具備される内部メモリ１２３０、またはアプリケーションプロセッサ１２００外部の外部ストレージ１４００に保存し、その後、内部メモリ１２３０または外部ストレージ１４００からエンコーディングされたイメージ信号を読み取ってデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータをディスプレイすることができる。例えば、イメージ処理装置１２１０の複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃにおいて対応するサブプロセッサがデコーディングを行うことができ、またデコーディングされたイメージ信号に対し、イメージ処理を行うことができる。
【0127】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第２動作モードにおいて、第１速度より遅い第３速度で、イメージ信号を生成（例えば、第１フレームレートより低い第３フレームレートのイメージ信号を生成する）し、該イメージ信号を、アプリケーションプロセッサ１２００に伝送することができる。アプリケーションプロセッサ１２００に提供されるイメージ信号は、エンコーディングされていない信号でもある。アプリケーションプロセッサ１２００は、受信されるイメージ信号に対し、イメージ処理を行うか、あるいは該イメージ信号を内部メモリ１２３０または外部ストレージ１４００に保存することができる。
【0128】
ＰＭＩＣ１３００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに、電力、例えば、電源電圧を供給することができる。例えば、ＰＭＩＣ
１３００は、アプリケーションプロセッサ１２００の制御下で、パワー信号ラインＰＳＬａを介し、カメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介し、カメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介し、カメラモジュール１１００ｃに第３電力を供給することができる。
１３００は、アプリケーションプロセッサ１２００の制御下で、パワー信号ラインＰＳＬａを介し、カメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介し、カメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介し、カメラモジュール１１００ｃに第３電力を供給することができる。
【0129】
ＰＭＩＣ１３００は、アプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答し、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに対応する電力を生成し、また、電力のレベルを調整することができる。電力制御信号ＰＣＯＮは、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの動作モード別に、電力調整信号を含むものでもある。例えば、該動作モードは、低電力モード（low power mode）を含むものでもあり、このとき、電力制御信号ＰＣＯＮは、低電力モードで動作するカメラモジュール、及び設定される電力レベルに係わる情報を含むものでもある。複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに提供される電力のレベルは、互いに同一でもあり、あるいは互いに異なってもいる。また、電力のレベルは、動的に変更されうる。
【0130】
図１９は、本発明の技術的思想の実施形態によるイメージセンサの構成を示すブロック図である。
【0131】
図１９を参照すれば、イメージセンサ１５００は、ピクセルアレイ１５１０、コントローラ１５３０、ロウドライバ１５２０及びピクセル信号処理部１５４０を含むものでもある。
【0132】
イメージセンサ１５００は、前述のイメージセンサ１０００を含むものでもある。ピクセルアレイ１５１０は、二次元的に配列された複数の単位ピクセルを含むものでもあり、それぞれの単位ピクセルは、光電変換素子を含むものでもある。該光電変換素子は、光を吸収して光電荷を生成し、生成された光電荷による電気的信号（出力電圧）は、垂直信号ラインを介し、ピクセル信号処理部１５４０に提供されうる。
【0133】
ピクセルアレイ１５１０が含む単位ピクセルは、ロウ（row）単位で、１回に一つずつ出力電圧を提供することができ、それにより、ピクセルアレイ１５１０の１つのロウに属する単位ピクセルは、ロウドライバ１５２０が出力する選択信号により、同時に活性化されうる。選択されたロウに属する単位ピクセルは、吸収した光による出力電圧を、対応するカラムの出力ラインに提供することができる。
【0134】
コントローラ１５３０は、ピクセルアレイ１５１０をして、光を吸収させ、光電荷を蓄積させるか、あるいは蓄積された光電荷を臨時に保存させ、保存された光電荷による電気的信号を、ピクセルアレイ１５１０の外部に出力させるように、ロウドライバ１５２０を制御することができる。また、コントローラ１５３０は、ピクセルアレイ１５１０が提供する出力電圧を測定するように、ピクセル信号処理部１５４０を制御することができる。
【0135】
ピクセル信号処理部１５４０は、相関二重サンプラ（ＣＤＳ）１５４２、アナログデジタル・コンバータ（ＡＤＣ）１５４４及びバッファ１５４６を含むものでもある。相関二重サンプラ１５４２は、ピクセルアレイ１５１０から提供された出力電圧をサンプリングしてホールドすることができる。
【0136】
相関二重サンプラ１５４２は、特定のノイズレベルと、生成された出力電圧によるレベルとを二重にサンプリングし、その差に該当するレベルを出力することができる。また、相関二重サンプラ１５４２は、ランプ信号生成器１５４８が生成したランプ信号を入力されて互いに比較し、該比較結果を出力することができる。
【0137】
アナログデジタル・コンバータ１５４４は、相関二重サンプラ１５４２から受信するレベルに対応するアナログ信号をデジタル信号に変換することができる。バッファ１５４６は、該デジタル信号をラッチすることができ、ラッチされた信号は、順次にイメージセンサ１５００の外部に出力され、イメージプロセッサ（図示せず）に伝達されうる。
【0138】
以上、本発明について、望ましい実施形態を挙げ、詳細に説明したが、本発明は、前記実施形態に限定されるものではなく、本発明の技術的思想及びその範囲内において、当分野において通常の知識を有する者によりさまざまな変形及び変更が可能である。
【産業上の利用可能性】
【0139】
本発明の、イメージセンサは、例えば、イメージ処理関連の技術分野に効果的に適用可能である。
【符号の説明】
【0140】
１００ 第１半導体チップ
１１０ 第１半導体基板
１２０ 第１前面構造物
２００ 第２半導体チップ
２１０ 第２半導体基板
２２０ 第２前面構造物
２３０ 貫通ビア構造体
２４０ 反射防止構造物
１０００ イメージセンサ
１１０ 第１半導体基板
１２０ 第１前面構造物
２００ 第２半導体チップ
２１０ 第２半導体基板
２２０ 第２前面構造物
２３０ 貫通ビア構造体
２４０ 反射防止構造物
１０００ イメージセンサ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】