特開 2024-39302 メモリシステムおよびブロック管理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024039302

(43)【公開日】2024-03-22

(54)【発明の名称】メモリシステムおよびブロック管理方法

(51)【国際特許分類】

   G06F 12/02 20060101AFI20240314BHJP

   G06F 12/00 20060101ALI20240314BHJP

【ＦＩ】

G06F12/02 510A

G06F12/00 597U

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2022143752

(22)【出願日】2022-09-09

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】中西 悠

(72)【発明者】

【氏名】檜田 和浩

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA10

5B160AA14

5B160NA03

(57)【要約】

【課題】ＮＡＮＤメモリのブロックの管理情報を管理する負荷を低減することができるメモリシステムを提供する。
【解決手段】実施形態によれば、メモリシステムは、不揮発性メモリと、コントローラと、を具備する。不揮発性メモリは、各々が複数のページを含む複数のブロックを備える。コントローラは、複数のページにデータを書き込む際に複数のページの第１ページから順に書き込むように構成される。コントローラは、複数のブロックに関する管理情報を、複数のブロックのそれぞれの第１ページに記録する。
【選択図】図３

【特許請求の範囲】

【請求項1】

各々が複数のページを含む複数のブロックを備える不揮発性メモリと、
前記複数のページにデータを書き込む際に前記複数のページの第１ページから順に書き込むように構成されるコントローラと、
を具備し、
前記コントローラは、前記複数のブロックに関する管理情報を、前記複数のブロックのそれぞれの前記第１ページに記録する、
メモリシステム。

【請求項2】

前記コントローラは、前記管理情報をユーザデータと共に前記第１ページに格納する請求項１に記載のメモリシステム。

【請求項3】

前記コントローラは、
データを書き込み済みの状態からデータが未書き込みの状態へ各ページの状態を移行させるために各ブロックにおいて実行されたデータ消去の回数を、前記管理情報として各ブロックの第１ページに記録する、
請求項１または２に記載のメモリシステム。

【請求項4】

前記コントローラは、
ユーザデータの書き込み先として第１ブロックが適用されている状況下において第２ブロックを次のユーザデータの書き込み先として選択した場合、
前記第１ブロックの第１ページに記録されているデータ消去回数を、前記第２ブロックの第２ページに記録し、
前記第２ブロックの第２ページへのデータ消去回数の記録が完了した後、前記第１ブロックのデータ消去を実行する、
請求項３に記載のメモリシステム。

【請求項5】

前記コントローラは、
電力供給の異常な遮断の発生後、電力供給が復帰した場合、
前記複数のブロックのすべてについて前記第１ページの読み出しを実行し、
前記第１ページが読み出せない第３ブロックが存在した場合、前記第３ブロックを除く前記複数のブロックのすべてについて前記第２ページの読み出しを実行して、前記第３ブロックのデータ消去回数を検索し、
前記検索されたデータ消去回数に１を加えた値を、前記第３ブロックのデータ消去回数として、前記第３ブロックの第１ページへ記録する、
請求項４に記載のメモリシステム。

【請求項6】

前記コントローラは、前記第３ブロックを除く前記複数のブロックの中の２以上のブロックの第２ページから前記第３ブロックのデータ消去回数が検索された場合、それらの中から最も大きい値のデータ消去回数を採用する請求項５に記載のメモリシステム。

【請求項7】

前記コントローラは、
前記複数のブロックの中の１つのブロックを、各ブロックにおいて実行されたデータ消去の回数を記録しておくためのシステムブロックとして確保し、
各ブロックについて、前記第１ページに記録されているデータ消去回数が、前記システムブロックに記録されているデータ消去回数と等しいか、または、前記システムブロックに記録されているデータ消去回数に１を加えた値か、のいずれであるのかを管理し、
第４ブロックを次のユーザデータの書き込み先として選択した場合、
前記第４ブロックの第１ページに記録されているデータ消去回数が、前記システムブロックに記録されているデータ消去回数と等しいか、または、前記システムブロックに記録されているデータ消去回数に１を加えた値か、のいずれであるのかを判定し、
前記システムブロックに記録されているデータ消去回数と等しい場合、前記システムブロックへのデータ消去回数の記録を行うことなく、前記第４ブロックのデータ消去を実行した後、前記第４ブロックの第１ページに記録されていたデータ消去回数に１を加えた値をデータ消去回数として前記第４ブロックの第１ページに記録し、
前記システムブロックに記録されているデータ消去回数に１を加えた値である場合、前記第４ブロックの第１ページに記録されていたデータ消去回数に１を加えた値をデータ消去回数として前記システムブロックに記録すると共に、前記第４ブロックのデータ消去を実行した後、前記第４ブロックの第１ページに記録されていたデータ消去回数に１を加えた値をデータ消去回数として前記第４ブロックの第１ページに記録する、
請求項３に記載のメモリシステム。

【請求項8】

前記コントローラは、前記第４ブロックのデータ消去回数を前記システムブロックに記録する際、第１ページに記録されているデータ消去回数が前記システムブロックに記録されているデータ消去回数に１を加えた値である第５ブロックが存在する場合、併せて、前記第５ブロックの第１ページに記録されているデータ消去回数を前記システムブロックに記録する請求項７に記載のメモリシステム。

【請求項9】

前記コントローラは、
電力供給の異常な遮断の発生後、電力供給が復帰した場合、
前記システムブロックを除く前記複数のブロックのすべてについて前記第１ページの読み出しを実行し、
前記第１ページが読み出せない第６ブロックが存在した場合、前記第６ブロックのデータ消去回数を前記システムブロックから読み出し、
前記システムブロックから読み出したデータ消去回数に１を加えた値を、前記第６ブロックのデータ消去回数として、前記第６ブロックの第１ページへ記録する、
請求項７に記載のメモリシステム。

【請求項10】

前記コントローラは、
各ブロックのデータ消去回数を、ベージ番号の小さいページからベージ番号の大きいページへと前記システムブロックに追記的に記録していき、
同一ブロックについて複数のデータ消去回数が前記システムブロックに記録されている場合、それらの中からページ番号の最も大きいページに記録されているデータ消去回数を採用する、
請求項９に記載のメモリシステム。

【請求項11】

前記コントローラは、前記システムブロックへのデータ消去回数の記録を、前回のシステムブロックへのデータ消去回数の書き込み時からの差分を追記していくことによって実行する請求項７に記載のメモリシステム。

【請求項12】

前記コントローラは、ユーザデータの書き込み先として適用された順番を示すシーケンス番号を、前記管理情報として各ブロックの第１ページに記録する請求項１または２に記載のメモリシステム。

【請求項13】

前記コントローラは、電力供給が開始された場合、前記複数のブロックのすべてについて前記第１ページの読み出しを実行し、最も大きい値のシーケンス番号が記録されている第７ブロックを、前回の電力供給遮断時においてユーザデータの書き込み先として適用されていたブロックとして検索する請求項１２に記載のメモリシステム。

【請求項14】

前記複数のブロックは、各々がユーザデータの書き込み先として適用するブロックを含む複数のグループの中のいずれかに割り当てられ、
前記コントローラは、ユーザデータの書き込み先として第１グループに対して第８ブロックが割り当てられて適用された場合、前記第１グループ以外のグループにおいてユーザデータの書き込み先として適用されているブロックの識別子を、前記シーケンス番号と共に前記管理情報として前記第８ブロックの第１ページに記録する請求項１２に記載のメモリシステム。

【請求項15】

前記コントローラは、電力供給が開始された場合、前記複数のブロックのすべてについて前記第１ページの読み出しを実行し、最も大きい値のシーケンス番号が記録されている第９ブロックを、前回の電力供給遮断時においてユーザデータの書き込み先として適用されていたブロックとして検索し、かつ、前記第９ブロックの第１ページにシーケンス番号と共に記録されている識別子で示される１以上の第１０ブロックを、前回の電力供給遮断時においてユーザデータの書き込み先として適用されていたブロックと判定する請求項１４に記載のメモリシステム。

【請求項16】

前記不揮発性メモリは、データを書き込み済みのページへのデータの上書きを行うことができないメモリである請求項１に記載のメモリシステム。

【請求項17】

各々が複数のページを含む複数のブロックを備える不揮発性メモリの前記複数のページにデータを書き込む際に前記複数のページの第１ページから順に書き込むように構成されるコントローラによるブロック管理方法であって、
前記複数のブロックに関する管理情報を、前記複数のブロックのそれぞれの前記第１ページに記録する、
ブロック管理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリシステムおよびブロック管理方法に関する。

【背景技術】

【0002】

ＮＡＮＤ型フラッシュメモリ（ＮＡＮＤメモリ）は、データが書込み済みの領域へのデータの上書きを行うことができない不揮発性メモリである。ＮＡＮＤメモリを制御するコントローラは、あるブロックの、あるページに格納されているデータを更新する場合、そのページに格納されている更新前データを無効化し、別のブロックのページまたは当該ブロックの別のページに更新後データを書き込む。

【0003】

そのため、コントローラは、データが無効化されたページを再利用するための、ガベージコレクションなどと称される処理を定期的または適応的に実行する。ガベージコレクションは、Ｎ個のブロックに残存する有効データをＭ（Ｍ＜Ｎ）個のブロックに移動させることにより、（Ｎ－Ｍ）個のフリーブロックを生成する処理である。コントローラは、回収したＮ個の移動元ブロックのデータを、たとえば、各ブロックが次の書き込み対象として選択されたタイミングで消去する。

【0004】

また、ＮＡＮＤメモリのブロックは、データを消去可能な回数に制限がある。そこで、コントローラは、データの消去回数がＮＡＮＤ内の全ブロック間でなるべく均一となるようにするための、ウェアレベリングなどと称される処理を実行している。

【0005】

コントローラは、ガベージコレクションやウェアレベリングを適切に実行するために、ブロックの管理情報を使用してブロックの消去回数等を管理する。コントローラは、ブロックの管理情報を、特定のブロックに記録することでブロックの管理情報が消滅することを防止する。この場合、その特定のブロックへのデータの書き込みは、ホストから要求されるデータの書き込みや読み出しとは関係のない、システムライトなどと称される処理となる。システムライトは、いわゆるオーバーヘッドであり、ホストに対する応答性能を低下させる要因となる可能性がある。従って、ブロックの管理情報の管理については、少しでも負荷の低減を図ることが好ましい。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１１－１８６５５３号公報

【特許文献2】特表２０１６－５１０９２８号公報

【特許文献3】米国特許出願公開第２０１４／０１５７０８３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の１つの実施形態は、ＮＡＮＤメモリのブロックの管理情報を管理する負荷を低減することができるメモリシステムおよびブロック管理方法を提供する。

【課題を解決するための手段】

【0008】

実施形態によれば、メモリシステムは、不揮発性メモリと、コントローラと、を具備する。不揮発性メモリは、各々が複数のページを含む複数のブロックを備える。コントローラは、複数のページにデータを書き込む際に複数のページの第１ページから順に書き込むように構成される。コントローラは、複数のブロックに関する管理情報を、複数のブロックのそれぞれの第１ページに記録する。

【図面の簡単な説明】

【0009】

【図1】第１実施形態のメモリシステムの一適用例を示す図。

【図2】第１実施形態のメモリシステムの一構成例を示す図。

【図3】第１実施形態のメモリシステムが実行するイレース回数の管理方法およびイレース回数の復元方法を説明するための図。

【図4】第１実施形態のメモリシステムのイレース回数付与時の動作の流れを示すフローチャート。

【図5】第１実施形態のメモリシステムのイレース回数復元時の動作の流れを示すフローチャート。

【図6】第２実施形態のメモリシステムの一構成例を示す図。

【図7】第２実施形態のメモリシステムが実行するイレース回数の管理方法およびイレース回数の復元方法を説明するための図。

【図8】第２実施形態のメモリシステムのイレース回数付与時の動作の流れを示すフローチャート。

【図9】第２実施形態のメモリシステムのイレース時の動作の流れを示すフローチャート。

【図10】第２実施形態のメモリシステムのイレース回数復元時の動作の流れを示すフローチャート。

【図11】第３実施形態のメモリシステムの一構成例を示す図。

【図12】第３実施形態のメモリシステムが実行するイレース回数の管理方法およびイレース回数の復元方法を説明するための図。

【図13】第３実施形態のメモリシステムのイレース時の動作の流れを示すフローチャート。

【図14】第３実施形態のメモリシステムのイレース回数復元時の動作の流れの一部を示すフローチャート。

【図15】第４実施形態のメモリシステムの一構成例を示す図。

【図16】第４実施形態のメモリシステムが実行するシーケンス番号の管理方法および途中止めブロックの判定方法を説明するための図。

【図17】第４実施形態のメモリシステムのシーケンス番号付与時の動作の流れを示すフローチャート。

【図18】第４実施形態のメモリシステムの途中止めブロック検出時の動作の流れを示すフローチャート。

【図19】第５実施形態のメモリシステムが実行するシーケンス番号の管理方法および途中止めブロックの判定方法を説明するための図。

【図20】第５実施形態のメモリシステムのシーケンス番号付与時の動作の流れを示すフローチャート。

【図21】第５実施形態のメモリシステムの途中止めブロック検出時の動作の流れを示すフローチャート。

【発明を実施するための形態】

【0010】

以下、実施の形態について、図面を参照して説明する。

【0011】

（第１実施形態）
まず、第１実施形態について説明する。

【0012】

図１は、第１実施形態のメモリシステム２の一適用例を示す図である。ここでは、メモリシステム２が電子機器１００のメインメモリとして適用されていることを想定する。電子機器１００は、タブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）やスマートフォン等、様々な機器であってよい。ここでは、電子機器１００がタブレットＰＣとして実現されていることを想定する。

【0013】

また、電子機器１００のメインメモリとしては、通常、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｍ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））といった揮発性の記憶装置が使用されるが、ここでは、低コスト化のため、メモリシステム２が、ＮＡＮＤメモリを搭載する不揮発性の記憶装置として実現されていることを想定する。つまり、メモリモジュール２は、不揮発性の記憶装置でありながら、電子機器１００内においては揮発性の記憶装置として使用される状況を想定する。

【0014】

電子機器１００は、ＣＰＵ１と、メインメモリ（メモリシステム）２と、外部記憶装置３と、タッチスクリーンディスプレイ４と、を有する。

【0015】

ＣＰＵ１は、外部記憶装置３にインストールされている各種プログラムをメインメモリ２へロードして実行する。各種プログラムは、タッチスクリーンディスプレイ４に操作画面を表示し、この操作画面上でのタッチ操作に応じて各種処理を実行し、その結果をタッチスクリーンディスプレイ４に表示する。

【0016】

メインメモリ（メモリシステム）２は、各種プログラムや各種プログラムの入出力データを一時的に記憶する。一方、外部記憶装置３は、各種プログラムや各種プログラムの入出力データを恒久的に記憶する。外部記憶装置３は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などである。

【0017】

タッチスクリーンディスプレイ４は、たとえば、液晶パネルとタッチパネルとが重ね合わせられた、電子機器１００がＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）を提供するためのデバイスである。

【0018】

以上のような構成の電子機器１００において、第１実施形態のメモリシステム２は、前述したように、ＮＡＮＤメモリを搭載する不揮発性の記憶装置でありながら、揮発性の記憶装置として使用される。電源オン時に前回の電源オフ時のユーザデータの格納状態を再現する必要のない揮発性の記憶装置として使用される場合、ＮＡＮＤメモリを搭載する不揮発性の記憶装置であるメモリシステム２のシステムライトは、各ブロックのデータの消去回数を記録するための書き込みが支配的となる。そこで、第１実施形態のメモリシステム２は、ＮＡＮＤメモリのブロックの管理情報の１つである各ブロックのデータの消去回数を管理する負荷を低減することができる仕組みを備えたものであり、以下、この点について詳述する。なお、以下に説明する、ＮＡＮＤメモリの各ブロックのデータの消去回数を管理する負荷を低減するための仕組みは、メモリシステム２が揮発性の記憶装置として使用される場合に限定されず、不揮発性の記憶装置として使用される場合においても有効である。

【0019】

図２は、第１実施形態のメモリシステム２の一構成例を示す図である。図２に示すように、メモリシステム２は、コントローラ２１と、ＮＡＮＤメモリ２２と、を有する。

【0020】

コントローラ２１は、ＮＡＮＤメモリ２２を制御する。コントローラ２１は、ＣＰＵ１からの要求に応じて、ＮＡＮＤメモリ２２へデータを書き込み、または、ＮＡＮＤメモリからデータを読み出す。図２においては、ＮＡＮＤメモリ２２の各ブロックのデータの消去回数を含む、システムライトでＮＡＮＤメモリ２２へ書き込まれるデータ（システムデータ）と区別するために、コントローラ２１がＣＰＵ１から受け取るＮＡＮＤメモリ２２への書き込みデータを、ユーザデータと表記している。システムデータは、メタデータと称される場合がある。

【0021】

ＮＡＮＤメモリ２２は、複数のＮＡＮＤブロック２２１を有する。各ＮＡＮＤブロック２２１は、複数のページを有する。複数のページのそれぞれには、ページ番号が昇順に付されている。具体的には、最も小さいページ番号が先頭ページに付され、当該最も小さいページ番号から１つずつインクリメントされたページ番号が最終ページへ向かって順番に付されている。ＮＡＮＤブロック２２１へは、先頭ページから最終ページへとデータが順次書き込まれていく（追記されていく）。また、複数のＮＡＮＤブロック２２１のそれぞれには、ブロック番号が付されている。

【0022】

コントローラ２１は、書き込み先決定部２１１と、初期化部２１２と、イレース回数付与判断部２１３と、を有する。コントローラ２１は、たとえばＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）として構成されており、コントローラ２１内の各部は、コントローラ２１内の図示されないプロセッサがファームウェアなどと称されるプログラムを実行することによって実現される。あるいは、コントローラ２１内の各部は、電気回路などのハードウェアとして実現されるものであってもよい。なお、以下、ＮＡＮＤブロック２２１のデータの消去回数を、イレース回数とも称することがある。つまり、ＮＡＮＤブロック２２１のデータの消去を、イレースとも称することがある。

【0023】

書き込み先決定部２１１は、ＮＡＮＤメモリ２２の複数のＮＡＮＤブロック２２１の中から、ユーザデータの書き込み先とするＮＡＮＤブロック２２１を決定する。書き込み先決定部２１１は、決定したＮＡＮＤブロック２２１内で書き込み先となるページの管理も行う。書き込み先決定部２１１は、イレース回数管理部２１１１と、追記先管理部２１１２と、フリーブロック管理部２１１３と、を有する。

【0024】

イレース回数管理部２１１１は、各ＮＡＮＤブロック２２１のイレース回数を記録するためのブロック（システムブロック）として特定のＮＡＮＤブロック２２１を消費することなく、各ＮＡＮＤブロック２２１のイレース回数を管理する。具体的には、イレース回数管理部２１１１は、ＮＡＮＤブロック２２１の先頭ページおよび最終ページの一部（たとえば冗長領域）を使って、各ＮＡＮＤブロック２２１のイレース回数を管理する。イレース回数管理部２１１１によるイレース回数の管理方法の詳細については後述する。

【0025】

追記先管理部２１１２は、ユーザデータの現在の書き込み先（追記先）となっているＮＡＮＤブロック２２１の残りページ数などを監視するとともに、たとえば残りページ数が閾値以下となったとき、次の追記先とすべきＮＡＮＤブロック２２１を選択する。

【0026】

フリーブロック管理部２１１３は、未使用状態のＮＡＮＤブロック２２１をフリーブロックとして管理する。追記先管理部２１１２は、フリーブロック管理部２１１３によってフリーブロックとして管理されているＮＡＮＤブロック２２１の中から、次の追記先とすべきＮＡＮＤブロック２２１を選択する。コントローラ２１は、次の追記先とすべきＮＡＮＤブロック２２１が選択されたとき、そのＮＡＮＤブロック２２１についてデータの消去（イレース）を実行する。このイレースにより、そのＮＡＮＤブロック２２１内のすべてのページは、データを書き込み済みの状態からデータが未書き込みの状態、つまり、データを書き込み可能な状態へと移行する。なお、追記先管理部２１１２は、フリーブロック管理部２１１３によってフリーブロックとして管理されているＮＡＮＤブロック２２１の中から、次の追記先とすべきＮＡＮＤブロック２２１を選択するとき、イレース回数が最も小さいＮＡＮＤブロック２２１を選択することが好ましい。

【0027】

初期化部２１２は、メモリモジュール２に対する電力供給が開始された際、直前の電力供給の遮断が正規の手順を経ず不意に遮断される電力供給の異常な遮断であった場合においては不整合を生じさせている可能性のある、ＮＡＮＤメモリ２２に格納されているシステムデータを本来の状態に復帰させる処理を実行する。初期化部２１２は、イレース回数復元部２１２１を有する。イレース回数復元部２１２１は、書き込み先決定部２１１のイレース回数管理部２１１１と協働して、各ＮＡＮＤブロック２２１のイレース回数を復元する。イレース回数の復元方法については後述する。

【0028】

イレース回数付与判断部２１３は、各ＮＡＮＤブロック２２１のイレース回数をＮＡＮＤメモリ２２へ書き込むべきタイミングか否かを判断する。前述したように、第１実施形態のメモリシステム２においては、ＮＡＮＤブロック２２１の先頭ページおよび最終ページの一部（たとえば冗長領域）を使って、各ＮＡＮＤブロック２２１のイレース回数を管理する。イレース回数の管理方法については後述するが、イレース回数付与判断部２１３は、具体的には、ＮＡＮＤブロック２２１内の書き込み対象となっているページが先頭ページまたは最終ページであるか否かを判断する。

【0029】

次に、図３を参照して、以上のような構成の第１実施形態のメモリシステム２において実行されるイレース回数の管理方法および電力供給の遮断の発生後のイレース回数の復元方法について説明する。

【0030】

ここでは、まず、ブロックＢが、ユーザデータの現在の書き込み先（追記先）となっていることを想定する。また、ブロックＢに対するユーザデータの書き込みが進み、ブロックＢの残りページが最終ページのみとなったため、追記先管理部２１１２によって、次の追記先としてブロックＡが選択されたものと想定する。ブロックＡは、フリーブロック管理部２１１３によってフリーブロックとして管理されているブロックから選ばれる。

【0031】

ブロックＢ内におけるユーザデータの書き込み対象が最終ページとなると、その旨がイレース回数付与判断部２１３によって検知される。そうすると、イレース回数管理部２１１１は、次の追記先であるブロックＡのブロック番号と、その時点でのブロックＡのイレース回数とを、ユーザデータとともに、ブロックＢの最終ページにメタデータとして書き込む（１）。なお、ブロックＡのイレース回数は、ブロックＡの先頭ページにメタデータとして格納されている。つまり、イレース回数管理部２１１１は、ブロックＡの先頭ページにメタデータとして格納されているブロックＡのイレース回数を読み出し、ブロックＢの最終ページへメタデータとして書き込む。ここでは、その時点でのブロックＡのイレース回数は、１０であったことを想定する。

【0032】

このブロックＢの最終ページへのメタデータの書き込みが完了すると、ブロックＡのイレースが実行される。ブロックＡのイレースが完了した後、このブロックＡの先頭ページへのユーザデータの書き込み時、ユーザデータの書き込み対象が先頭ページであることがイレース回数付与判断部２１３によって検知される。そうすると、イレース回数管理部２１１１は、ブロックＡが次の追記先として選択された際に当該ブロックＡの先頭ページから読み出したイレース回数を１回分インクリメントし、当該インクリメント後のブロックＡのイレース回数を、ユーザデータとともに、ブロックＡの先頭ページにメタデータとして書き込む（２）。この時、ブロックＡの先頭ページには、ブロックＡのイレース回数として１１が書き込まれる。つまり、ブロックＢの最終ページにメタデータとして書き込まれるイレース回数は、前回、ブロックＡが次の追記先として選ばれてイレースが実行された際に先頭ページにメタデータとして書き込まれたものである。

【0033】

たとえば、各ＮＡＮＤブロック２２１のイレース回数を、特定のブロックをシステムブロックとして用いて記録する場合と比較して、以上のようなイレース回数の管理方法を実行する第１実施形態のメモリシステム２においては、ユーザデータとともに、ＮＡＮＤブロック２２１の先頭ページおよび最終ページに記録するので、オーバーヘッドであるシステムライトを大幅に削減することができる。したがって、第１実施形態のメモリシステム２は、ホストに対する応答性能を向上させることができる。また、第１実施形態のメモリシステム２は、各ＮＡＮＤブロック２２１のイレース回数を格納しておくためのシステムブロックの確保を不要とすることができる。

【0034】

次に、メモリモジュール２に対する電力供給の遮断が正規の手順を経ず不意に遮断される電力供給の異常な遮断が発生し、その後、電力供給が復帰した場合を想定して、第１実施形態のメモリシステム２が実行するイレース回数の復元方法について説明する。

【0035】

ＮＡＮＤブロック２２１の先頭ページおよび最終ページに記録されるＮＡＮＤブロック２２１のイレース回数が不整合を生じさせるケースとしては、あるＮＡＮＤブロック２２１のイレースを実行してから、このＮＡＮＤブロック２２１の先頭ページに最新のイレース回数を書き込むまでの間に電力供給の異常な遮断が発生したケースが考えられる。

【0036】

イレース回数復元部２１２１は、ＮＡＮＤメモリ２２のすべてのＮＡＮＤブロック２２１について、先頭ページの読み出しを実行する。イレース回数復元部２１２１は、先頭ページが呼び出せたＮＡＮＤブロック２２１については、その先頭ページにメタデータとして格納されているイレース回数をそのまま採用する。一方、先頭ページが呼び出せないＮＡＮＤブロック２２１については、イレース後、先頭ページに最新のイレース回数が書き込まれる前に、電力供給の異常な遮断が発生したため、当該最新のイレース回数が失われたブロックであると判断する。この場合、イレース回数復元部２１２１は、以下の手順で当該失われた最新のイレース回数を復元する。ここでは、ブロックＡが、先頭ページが読み出せなかった場合を想定する。

【0037】

前述したように、ブロックＡが次の追記先と選択されてイレースされる場合、現在の追記先のブロックの最終ページに、ブロックＡのその時点でのイレース回数がメタデータとして書き込まれる。ブロックＡのイレース回数を最終ページに記録するブロックは、ＮＡＮＤメモリ２２内に１以上存在し得る。たとえば、ブロックＣが追記先である時に次の追記先としてブロックＡが選択され、その後、ブロックＣがイレースされることなく、ブロックＢが追記先である時に次の追記先としてブロックＡが再度選択された場合、ブロックＡのイレース回数が、ブロックＣの最終ページと、ブロックＢの最終ページとの２箇所に記録されていることになる。なお、この場合、ブロックＢの最終ページに記録されているイレース回数は、ブロックＣの最終ページに記録されているイレース回数から１回分インクリメントされている。図３では、ブロックＢの最終ページには、ブロックＡのイレース回数として１０が記録され、ブロックＣの最終ページには、ブロックＡのイレース回数として９が記録されている。

【0038】

イレース回数復元部２１２１は、ブロックＡの先頭ページが読めない場合、ＮＡＮＤメモリ２２内のブロックＡ以外のすべてのブロックの最終ページを読み出し、ブロックＡのイレース回数を検索する。１つのみ検索された場合、イレース回数復元部２１２１は、そのイレース回数を１回分インクリメントし、ブロックＡの先頭ページに書き込む。２以上検索された場合、イレース回数復元部２１２１は、それらの中から最も値の大きいイレース回数を採用する。そして、イレース回数復元部２１２１は、採用した最大値のイレース回数を１回分インクリメントし、ブロックＡの先頭ページに書き込む（３）。つまり、ブロックＡの先頭ページには、ブロックＡのイレース回数である１１が書き込まれる。

【0039】

これにより、第１実施形態のメモリシステム２は、各ＮＡＮＤブロック２２１のイレース回数をシステムブロックへ書き込むシステムライトを無くしても、メモリモジュール２に対する電力供給の異常な遮断に対処することができる。

【0040】

図４は、第１実施形態のメモリシステム２のイレース回数付与時の動作の流れを示すフローチャートである。

【0041】

イレース回数付与判断部２１３は、現在の追記先のＮＡＮＤブロック２２１内のいずれのページが書き込み先となっているかを判定する（Ｓ１０１）。先頭ページと判定された場合（Ｓ１０２：ＹＥＳ）、イレース回数管理部２１１１は、該当ブロックのイレース回数を書き込みデータに付与する（Ｓ１０３）。そして、書き込み先決定部２１１は、当該先頭ページへの書き込み処理を実行する（Ｓ１０７）。

【0042】

また、最終ページと判定された場合（Ｓ１０２：ＮＯ，Ｓ１０４：ＹＥＳ）、追記先管理部２１１２は、次の追記先、つまり、次のイレース先を決定する（Ｓ１０５）。イレース回数管理部２１１１は、当該決定された次のブロックの番号とイレース回数を書き込みデータに付与する（Ｓ１０６）。そして、書き込み先決定部２１１は、当該最終ページへの書き込み処理を実行する（Ｓ１０７）。

【0043】

また、先頭ページおよび最終ページのいずれでもないと判定された場合（Ｓ１０４：ＮＯ）、書き込み先決定部２１１は、ブロック番号やイレース回数が付与されていない書き込みデータの先頭ページおよび最終ページ以外のページへの書き込み処理を実行する（Ｓ１０７）。

【0044】

図５は、第１実施形態のメモリシステム２のイレース回数復元時の動作の流れを示すフローチャートである。

【0045】

イレース回数復元部２１２１は、全対象ブロックの先頭ページの読み出しを行う（Ｓ２０１）。先頭ページが読み出せたブロックの場合（Ｓ２０２：ＮＯ）、イレース回数復元部２１２１は、その先頭ページに書かれたイレース回数を該当ブロックのイレース回数とする（Ｓ２０３）。

【0046】

一方、先頭ページがイレースページだった場合（Ｓ２０２：ＹＥＳ）、イレース回数復元部２１２１は、全対象ブロックの最終ページの読み出しを行い、該当ページのイレース直前の情報を探す。そして、イレース回数復元部２１２１は、最もイレース回数が大きいものを該当ブロックのイレース回数とする（Ｓ２０４）。

【0047】

以上のように、第１実施形態のメモリシステム２は、ＮＡＮＤメモリのブロックの管理情報の１つである各ブロックのデータの消去回数を管理する負荷を低減することができる。

【0048】

（第２実施形態）
次に、第２実施形態について説明する。

【0049】

第１実施形態のメモリシステム２においては、各ブロックのイレース回数をシステムブロックへ書き込むシステムライトを不要とできる反面、先頭ページが読み出せなかったブロックのイレース回数の復元には、全ブロックの最終ページの読み出しが必要となる。

【0050】

第２実施形態のメモリシステム２は、各ブロックのイレース回数をシステムブロックへ書き込むシステムライトを、各ブロックの先頭ページへのイレース回数の書き込みと並行して実行するが、その頻度を低下させる。これにより、第２実施形態のメモリシステム２は、先頭ページが読み出せなかったブロックのイレース回数をシステムブロックのシステムデータから速やかに復元できるようにしつつ、オーバーヘッドであるシステムライトの負荷を軽減して、応答性能を向上させる。

【0051】

図６は、第２実施形態のメモリシステム２の一構成例を示す図である。第１実施形態のメモリシステム２（図２参照）と比較して、第２実施形態のメモリシステム２は、コントローラ２１が、システムブロック管理部２１４をさらに有している。

【0052】

システムブロック管理部２１４は、ＮＡＮＤメモリ２２内の特定のＮＡＮＤブロック２２１Ａを、システムデータを格納するシステムブロックとして管理する。なお、システムブロック用のＮＡＮＤブロック２２１Ａは、ＮＡＮＤメモリ２２内の複数のＮＡＮＤブロック２２１の中から任意に選ばれるものであり、ユーザデータを格納するＮＡＮＤブロック２２１とは用途が異なるだけである。たとえば、ある時点ではユーザデータの格納用となっていたＮＡＮＤブロック２２１が、その後のある時点では、システムデータの格納用となり得るし、逆に、ある時点ではシステムデータの格納用となっていたＮＡＮＤブロック２２１Ａが、その後のある時点では、ユーザデータの格納用となり得る。つまり、図６のＮＡＮＤブロック２２１Ａも、イレース回数の管理対象である。

【0053】

システムブロック管理部２１４は、システムデータ（イレース回数テーブル）書き込み判断部２１４１を有する。システムデータ書き込み判断部２１４１は、あるブロックについてイレースが実行されたとき、都度、そのブロックのイレース回数を１回分インクリメントすべくシステムブロックへの書き込みを行うのではなく、システムライトの回数を削減するために、システムライトを行うべきか否かの判断を実行する。以下、図７を参照して、第２実施形態のメモリシステム２における、各ブロックのイレース回数に関するシステムライトの回数を削減する仕組みについて説明する。

【0054】

ここでは、ブロックＡが次の追記先として選択された場合を例に示す。第２実施形態のメモリシステム２においては、イレース回数付与判断部２１３は、ＮＡＮＤブロック２２１内の書き込み対象ページが先頭ページか否かのみを判断する。先頭ページと判断された場合、イレース回数管理部２１１１は、そのブロックのイレース前に先頭ページに格納されていたイレース回数を１回分インクリメントしたイレース回数をイレース後の先頭ページに格納する（１）。この時、システムデータ書き込み判断部２１４１は、イレース前に先頭ページに格納されているイレース回数が、システムブロックに格納されている当該ブロックのイレース回数と一致しているか否かを判断する。なお、システムデータ書き込み判断部２１４１は、システムブロックからの読み出しを不要とするために、イレース回数管理部２１１１と協働して、イレース回数の一致不一致を判断するための情報を、コントローラ２１内のたとえば図示されないＲＡＭなどに格納する。具体的には、たとえばＲＡＭなどに、各ブロックについて、先頭ページに格納されているイレース回数が、システムブロックに格納されているイレース回数と等しい状態か、１回分インクリメントされている状態かを示す情報が格納されている。

【0055】

一致している場合、システムデータ書き込み判断部２１４１は、そのイレースに伴うシステムブロックへのシステムデータ（イレース回数）の書き込みを行わないと判断する。この判断結果を受けて、イレース回数関する１１１は、イレース後の先頭ページへのイレース回数の格納のみを実行する（２Ｂ）。この場合、イレース後の先頭ページのイレース回数は、システムブロックのイレース回数よりも１回分多い値となる。

【0056】

一方、一致していない場合、システムデータ書き込み判断部２１４１は、そのイレースに伴うシステムブロックへのシステムデータ（イレース回数）の書き込みを行うものと判断する。一致していない場合とは、イレース前に先頭ページに格納されているイレース回数が、システムブロックのイレース回数よりも１回分多い値となっている場合である。この判断結果を受けて、イレース回数管理部２１１１は、イレース後の先頭ページへのイレース回数の格納を実行するとともに、システムブロック管理部２１４に対して、システムブロックへのイレース回数の書き込みを指示する（２Ａ）。この場合、イレース後の先頭ページのイレース回数と、システムブロックのイレース回数とは一致することとなる。

【0057】

つまり、第２実施形態のメモリシステム２においては、イレース後の先頭ページのイレース回数がシステムブロックのイレース回数よりも２回分多い値となる時、両者の値を整合させるためのシステムブロックへのイレース回数の書き込み（システムライト）を実行する。

【0058】

このシステムライトの実行時、イレース回数管理部２１１１は、システムブロックに格納されているイレース回数よりも１回分多い値が先頭ページに格納されているＮＡＮＤブロック２２１が存在するならば、システムブロック管理部２１４に対して、システムブロックに格納されている当該ＮＡＮＤブロック２２１のイレース回数を併せて更新することを指示する。その存在有無は、前述の、コントローラ２１内のたとえば図示されないＲＡＭなどに格納されている、イレース回数の一致不一致を判断するための情報を参照することによって判断することができる。

【0059】

たとえば、ＮＡＮＤメモリ２２内のすべてのＮＡＮＤブロック２２１の先頭ページに格納されているイレース回数が、システムブロックに格納されているイレース回数よりも１回分インクリメントされている状態のとき、いずれかのＮＡＮＤブロック２２１についてイレースが行われると、１回のシステムライトで、すべてのＮＡＮＤブロック２２１についてシステムブロックのイレース回数が更新されることになる。

【0060】

これにより、仮に、ウェアレベリングが適切に実行されていたとするならば、オーバーヘッドである各ブロックのイレース回数に関するシステムライトを、最大、１／（ＮＡＮＤブロック２２１の数）に減らすことが実現される、
続いて、以上のように各ブロックのイレース回数を管理する、第２実施形態のメモリシステム２におけるイレース回数の復元について説明する。

【0061】

なお、システムブロック内に、同一のブロックのイレース回数が複数のページに格納されている場合もあり得る。システムブロックも、先頭ページから最終ページへと書き込みデータが順次追記されるので、ページ番号が大きい方のページに格納されているものが最新のイレース回数であるものとする。

【0062】

イレース回数復元部２１２１は、システムブロックに格納されている、各ブロックのイレース回数を読み出す（３－１）。また、イレース回数復元部２１２１は、すべてのＮＡＮＤブロック２２１の先頭ページを読み出す（３－２）。先頭ページが読み出せたブロックについては、イレース回数復元部２１２１は、その先頭ページに格納されているイレース回数をそのまま採用する。一方、先頭ページが読み出せないブロックについては、システムブロックから読み出したイレース回数を１回分インクリメントした値を当該ブロックのイレース回数とし、そのブロックの先頭ページに書き込む。

【0063】

このような復元を行う第２実施形態のメモリシステム２においては、１回分の誤差が生じる可能性があるが、第１実施形態のメモリシステム２と比較して、すべてのＮＡＮＤブロック２２１の最終ページを読み出すことが不要であり、復元の所要時間を大幅に短縮することができる。また、第２実施形態のメモリシステム２においては、各ブロックのイレース回数に関するシステムライトが必要であるものの、その回数を最大で１／（ＮＡＮＤブロック２２１の数）に削減することができる。

【0064】

図８は、第２実施形態のメモリシステム２のイレース回数付与時の動作の流れを示すフローチャートである。

【0065】

イレース回数付与判断部２１３は、現在の追記先のＮＡＮＤブロック２２１内のいずれのページが書き込み先となっているかを判定する（Ｓ３０１）。先頭ページと判定された場合（Ｓ３０２：ＹＥＳ）、イレース回数管理部２１１１は、該当ブロックのイレース回数を書き込みデータに付与する（Ｓ３０３）。そして、書き込み先決定部２１１は、当該先頭ページへの書き込み処理を実行する（Ｓ３０４）。

【0066】

一方、先頭ページではないと判定された場合（Ｓ３０２：ＮＯ）、書き込み先決定部２１１は、イレース回数が付与されていない書き込みデータの先頭ページ以外のページへの書き込み処理を実行する（Ｓ３０４）。

【0067】

図９は、第２実施形態のメモリシステム２のイレース時の動作の流れを示すフローチャートである。

【0068】

追記先管理部２１１２は、次の追記先、つまり、イレースするブロックを決定する（Ｓ４０１）、システムデータ書き込み判断部２１４１は、決定されたブロックについて、システムブロックのイレース回数と決定されたブロックの先頭ページに格納されたイレース回数とが１離れているか否かを判断する（Ｓ４０２）。双方のイレース回数が１離れている場合（Ｓ４０２：ＹＥＳ）、イレース回数管理部２１１１は、システムブロック管理部２１４を介してシステムライトを実行し（Ｓ４０３）、書き込み先決定部２１１は、該当ブロックのイレースを実行する（Ｓ４０４）。

【0069】

一方、双方のイレース回数が一致している場合（Ｓ４０２：ＮＯ）、Ｓ４０３はスキップされて、書き込み先決定部２１１による、該当ブロックのイレースが実行される（Ｓ４０４）。

【0070】

図１０は、第２実施形態のメモリシステム２のイレース回数復元時の動作の流れを示すフローチャートである。

【0071】

イレース回数復元部２１２１は、各ブロックのイレース回数を含む、システムブロックのシステムデータ、つまり、システムログを読み出す（Ｓ５０１）。また、イレース回数復元部２１２１は、全対象ブロックの先頭ページを読み出す（Ｓ５０２）。先頭ページが読み出せたブロックの場合（Ｓ５０３：ＮＯ）、イレース回数復元部２１２１は、その先頭ページに書かれたイレース回数を該当ブロックのイレース回数とする（Ｓ５０３）。

【0072】

一方、先頭ページがイレースページだった場合（Ｓ５０３：ＹＥＳ）、イレース回数復元部２１２１は、システムログのイレース回数を１回分インクリメントした値を該当ブロックのイレース回数とする（Ｓ５０５）。

【0073】

以上のように、第２実施形態のメモリシステム２においても、ＮＡＮＤメモリのブロックの管理情報の１つである各ブロックのデータの消去回数を管理する負荷を低減することができる。

【0074】

（第３実施形態）
次に、第３実施形態について説明する。

【0075】

第２実施形態のメモリシステム２においては、先頭ページが読み出せなかったブロックのイレース回数を速やかに復元できるようにするために、各ブロックのイレース回数をシステムブロックへ書き込むシステムライトを、頻度を低下させつつも、各ブロックの先頭ページへのイレース回数の書き込みと並行して実行する。第３実施形態のメモリシステム２は、さらに、各ブロックのイレース回数をシステムブロックへ書き込むシステムライトのデータ量を削減する。より詳しくは、第３実施形態のメモリシステム２は、システムブロックに記録するイレース回数を差分情報化する。

【0076】

図１１は、第３実施形態のメモリシステム２の一構成例を示す図である。第２実施形態のメモリシステム２（図６参照）と比較して、第３実施形態のメモリシステム２は、システムブロック管理部２１４が、差分生成部２１４２をさらに有している。以下、図１２を参照して、第３実施形態のメモリシステム２における、各ブロックのイレース回数に関するシステムライトのデータ量を削減する仕組みについて説明する。

【0077】

第３実施形態のメモリシステム２におけるシステムブロック管理部２１４は、各ＮＡＮＤブロック２２１のイレース回数を、メインログと、差分ログと、を使って記録する。ここでは、ブロックＡのイレース回数は１０、ブロックＢのイレース回数は１５であるものと想定する。つまり、ブロックＡの先頭ページにはイレース回数として１０が格納されており、ブロックＢの先頭ページにはイレース回数として１５が格納されている。また、メインログには、ブロックＡおよびブロックＢの双方について、各ブロックの先頭ページに格納されているイレース回数と同じ値のイレース回数が格納されているものと想定する。

【0078】

第２実施形態で説明したように、システムブロックへイレース回数を書き込むためのシステムライトは、各ブロックの先頭ページのイレース回数がステムブロックのイレース回数よりも２回分多い値となる時に実行される。そのため、ブロックＡについて１１回目のイレースが実行されたとき、イレース後のブロックＡの先頭ページにイレース回数として１１が書き込まれるが（１）、システムデータ書き込み判断部２１４１は、このタイミングでは、システムブロックへの書き込みは行わないと判断する。

【0079】

その後、いずれのＮＡＮＤブロック２２１においても、先頭ページのイレース回数がステムブロックのイレース回数よりも２回分多い値となることがないまま、ブロックＡについて１２回目のイレースが実行されることとなったとする。この場合、システムデータ書き込み判断部２１４１は、システムブロックへの書き込みを行うと判断する。

【0080】

この時、第３実施形態のメモリシステム２では、差分生成部２１４２が、システムブロックに格納されているイレース回数よりも１回分多い値が先頭ページに格納されているＮＡＮＤブロック２２１を示す差分データを生成する。この差分データは、各ビットがイレースの実行有無を示す、ＮＡＮＤメモリ２２内のＮＡＮＤブロック２２１がマッピングされたビットマップであってもよいし、イレースが実行されたＮＡＮＤブロック２２１のブロック番号であってもよい。システムブロック管理部２１４は、差分生成部２１４２によって生成された差分データを差分ログに書き込む。

【0081】

図１２中、符号ａ１の矢印は、前回のシステムライト後、ブロックＡのみイレースが実行された場合を示している。この場合、差分ログに格納される、差分生成部２１４２によって生成される差分データは、「１０」（ビットマップ）または「Ａ」（ブロック番号）となる。このビットマップは、１ビット目がブロックＡ、２ビット目がブロックＢにそれぞれ対応し、また、「１」がイレースの実行有り、「０」がイレースの実行無し、を示している。従って、ビットマップ「１０」は、ブロックＡはイレースが実行されて、ブロックＢはイレースが実行されていないことを示している。その結果、システムブロックのメインログと差分ログとで、ブロックＡのイレース回数として１１が格納され、ブロックＢのイレース回数として１５が格納されていることとなる。

【0082】

一方、符号ａ２の矢印は、前回のシステムライト後、ブロックＡ、ブロックＢの両方でイレースが実行された場合を示している。この場合、差分ログに格納される、差分生成部２１４２によって生成される差分データは、「１１」（ビットマップ）または「Ａ，Ｂ」（ブロック番号）となる。その結果、システムブロックのメインログと差分ログとで、ブロックＡのイレース回数として１１が格納され、ブロックＢのイレース回数として１６が格納されていることとなる。なお、ここでは、ブロックＡのイレースを契機として、ブロックＢのイレースが併せて差分ログに反映されたことを想定しているので、このタイミングで、ブロックＢの先頭ページに格納されているイレース回数と、システムブロックに格納されているイレース回数とは、１６で一致することとなる。イレース後のブロックＡの先頭ページに格納されるイレース回数は、システムブロック（メインログ＋差分ログ）に格納されているイレース回数よりも１回分多い１７である。

【0083】

以後、いずれかのＮＡＮＤブロック２２１において、イレース後の先頭ページのイレース回数がシステムブロックのイレース回数よりも２回分多い値となる都度、差分ログが追記されていく。システムブロック管理部２１４は、所定のタイミングで、蓄積された差分ログをメインログに反映させる処理を実行してもよい。

【0084】

このように、システムブロックに記録するイレース回数を差分情報化することで、第３実施形態のメモリシステム２は、システムブロックへ書き込むシステムライトのデータ量を削減することができる。

【0085】

第３実施形態のメモリシステム２における、イレース回数付与時の作の流れは、第２実施形態のメモリシステム２の場合と同様である（図８参照）。

【0086】

図１３は、第３実施形態のメモリシステム２のイレース時の動作の流れを示すフローチャートである。

【0087】

追記先管理部２１１２は、次の追記先、つまり、イレースするブロックを決定する（Ｓ６０１）、システムデータ書き込み判断部２１４１は、決定されたブロックについて、システムブロックのイレース回数と現在のイレース回数とが１離れているか否かを判断する（Ｓ６０２）。双方のイレース回数が１離れている場合（Ｓ６０２：ＹＥＳ）、イレース回数管理部２１１１は、システムブロック管理部２１４を介してシステムライトを実行する。この時、システムデータ書き込み判断部２１４１が差分ログを作成すると判断しなかった場合（Ｓ６０３：ＮＯ）、システムブロック管理部２１４は、第２実施形態と同様、メインログに対するシステムライトを実行する（Ｓ６０４）。一方、システムデータ書き込み判断部２１４１が差分ログを作成すると判断した場合（Ｓ６０３：ＹＥＳ）、システムブロック管理部２１４は、差分生成部２１４２によって差分データを作成して、差分ログに対するシステムライトを実行する（Ｓ６０５）。システムブロック管理部２１４によるシステムライトの完了後、書き込み先決定部２１１は、該当ブロックのイレースを実行する（Ｓ６０６）。

【0088】

システムデータ書き込み判断部２１４１が差分ログを作成するか否かを判断する基準としては、たとえば以下のようなものが考えられる。
（１）常に差分を書く設定（常に差分ログを作成すると判断）。
（２）システムブロックの先頭ページはメインログ、以降は差分ログ。
（３）システムブロックの先頭ページはメインログ、その次はｎ回連続で差分ログ、以降はメインログ、ｎ回連続の差分ログ、の繰り返し。

【0089】

一方、双方のイレース回数が一致している場合（Ｓ６０２：ＮＯ）、Ｓ６０３からＳ６０５はスキップされて、書き込み先決定部２１１による、該当ブロックのイレースが実行される（Ｓ６０６）。

【0090】

図１４は、第３実施形態のメモリシステム２のイレース回数復元時の動作の流れの一部を示すフローチャートであって、第２実施形態のメモリシステム２のＳ５０１（図１０参照）に対応する動作の流れの一部を示すフローチャートである。なお、図１４のＳ７０５以降は、第２実施形態のメモリシステム２のＳ５０２以降と同様の流れとなる。

【0091】

イレース回数復元部２１２１は、最新のメインログを読む（Ｓ７０１）。最新のメインログを探す方法としては、（１）システムログを古い順に読んでいって最後に読んだメインログを最新のメインログとする、（２）システムログを新しい順に読んでいって最初に読んだメインログを最新のメインログとする、が考えられる。イレース回数復元部２１２１は、読み出された値をイレース回数のベースとする（Ｓ７０２）。イレース回数復元部２１２１は、読み出したメインログが最終データか否かを判定し（Ｓ７０３）、最終データであったならば（Ｓ７０３：ＹＥＳ）、図１０のＳ５０２へ移行する。読み出したメインログが最終データではなかった場合（Ｓ７０３：ＮＯ）、イレース回数復元部２１２１は、次の差分ログを読み出し（Ｓ７０４）、読み出された値をベース（イレース回数）に反映する（Ｓ７０５）。

【0092】

イレース回数復元部２１２１は、読み出した差分ログが最終データか否かを判定し（Ｓ７０３）、最終データでなければ（Ｓ７０３：ＮＯ）、次の差分ログを読み出し（Ｓ７０４）、読み出された値をベース（イレース回数）に反映する（Ｓ７０５）。イレース回数復元部２１２１は、最終データの差分ログまで、Ｓ７０４、Ｓ７０５の処理を繰り返す。読み出した差分ログが最終データであったならば（Ｓ７０３：ＹＥＳ）、イレース回数復元部２１２１は、図１０のＳ５０２へ移行する。

【0093】

以上のように、第３実施形態のメモリシステム２においては、さらに、各ブロックのイレース回数をシステムブロックへ書き込むシステムライトのデータ量を削減することができる。

【0094】

（第４実施形態）
次に、第４実施形態について説明する。

【0095】

第１実施形態から第３実施形態においては、メモリシステム２は、各ブロックのイレース回数を、ユーザデータと共に各ブロックの先頭ページにメタデータとして格納する例について説明した。

【0096】

ところで、ＮＡＮＤブロック２２１は、データの書き込みが途中のページまで行われた状態、つまり、一部のページがデータを未書き込みの状態でイレースされると、再利用時の信頼性が悪化するという特性を有する。そのため、たとえばメモリシステム２が揮発性の記憶装置として使用される場合、メモリシステム２の電源オン時、前回の電源オフ時にデータの書き込み先として適用されていたブロックから書き込みを開始するか、未書き込み状態のページにダミーデータを書き込む等、全ページへのデータの書き込みが未完の状態でイレースが行われることを防ぐ対策を講じることが好ましい。なお、以下、データが途中のページまで書き込まれているブロックを、「途中止めブロック」とも称する。

【0097】

このような対策を講じるためには、メモリシステム２の電源オン時、前回の電源オフ時にデータの書き込み先として適用されていたブロック（途中止めブロック）を、ＮＡＮＤメモリ２２内の多数のブロックの中から特定する必要がある。しかし、たとえば、各ブロックのデータの書き込み状況をシステムブロックへのシステムライトで記録しておくとすると、第１実施形態から第３実施形態で取り上げたイレース回数の場合と同様、メモリシステム２の応答性能を低下させる。

【0098】

そこで、第４実施形態のメモリシステム２においては、第１実施形態から第３実施形態でのイレース回数のように、ブロックの管理情報の１つである途中止めブロックを特定するための情報を、ユーザデータと共に各ブロックの先頭ページにメタデータとして格納する。

【0099】

図１５は、第４実施形態のメモリシステム２の一構成例を示す図である。第１実施形態のメモリシステム２（図２参照）と比較して、第４実施形態のメモリシステム２は、イレース回数管理部２１１１、イレース回数復元部２１２１およびイレース回数付与判断部２１３が、シーケンス番号管理部２１１４、途中止めブロック判定部２１２２およびシーケンス番号付与判断部２１５に置き換わっている。

【0100】

シーケンス番号管理部２１１４は、ＮＡＮＤブロック２２１の先頭ページを使って、各ＮＡＮＤブロック２２１について、データの書き込み先として適用された順番を示すシーケンス番号を管理する。シーケンス番号管理部２１１４によるシーケンス番号の管理方法の詳細については後述する。

【0101】

途中止めブロック判定部２１２２は、シーケンス番号管理部２１１４がＮＡＮＤブロック２２１の先頭ページを使って管理するシーケンス番号に基づき、ＮＡＮＤメモリ２２内の複数のＮＡＮＤブロック２２１の中から途中止めブロックを判定する。途中止めブロック判定部２１２２による途中止めブロックの判定方法については後述する。

【0102】

シーケンス番号付与判断部２１５は、シーケンス番号をＮＡＮＤメモリ２２へ書き込むべきタイミングか否かを判断する。前述したように、第１実施形態のメモリシステム２においては、シーケンス番号管理部２１１４が、ＮＡＮＤブロック２２１の先頭ページを使って、各ＮＡＮＤブロック２２１についてシーケンス番号を管理する。シーケンス番号の管理方法については後述するが、シーケンス番号付与判断部２１５は、具体的には、ＮＡＮＤブロック２２１内の書き込み対象となっているページが先頭ページであるか否かを判断する。

【0103】

ここで、図１６を参照して、以上のような構成の第４実施形態のメモリシステム２において実行されるシーケンス番号の管理方法および電源オン時の途中止めブロックの判定方法について説明する。

【0104】

ここでは、ブロックＢ、ブロックＣ、ブロックＡという順番で、ユーザデータの書き込み先のブロックとして適用されたことを想定する。たとえば、ブロックＣが書き込み先のブロックとして適用されていたが、書き込みが最終ページまで達し、追記先管理部２１１２によって、次の書き込み先としてブロックＡが選択された状況下にメモリシステム２がある場合について考える。ブロックＡへの書き込みが開始されると、書き込み対象ページが先頭ページであることがシーケンス番号付与判断部２１５によって検知される。そうすると、シーケンス番号管理部２１１４は、たとえばメモリシステム２が使用を開始されてからの通し番号として管理するシーケンス番号を、ユーザデータとともに、ブロックＡの先頭ページにメタデータとして書き込む（１）。その後、シーケンス番号管理部２１１４は、前述の通し番号などであるシーケンス番号を１つインクリメントする。以下、シーケンス番号管理部２１１４が管理する、前述の通し番号などであるシーケンス番号をグローバルシーケンス番号と称することがある。

【0105】

つまり、前述の、ブロックＢ、ブロックＣ、ブロックＡという順番で、ユーザデータの書き込み先のブロックとして適用された場合には、ブロックＢの先頭ページにメタデータとして格納されているシーケンス番号に１加えた値のシーケンス番号がブロックＣの先頭ページにユーザデータと共にメタデータとして格納される。さらに、ブロックＣの先頭ページにメタデータとして格納されているシーケンス番号に１加えた値のシーケンス番号がブロックＡの先頭ページにユーザデータと共にメタデータとして格納される。なお、図１６のブロックＡ内の「次の追記先」と記されている部分は、次にデータを書き込むべきページを示している。

【0106】

このように、第４実施形態のメモリシステム２は、あるＮＡＮＤブロック２２１がデータの書き込み先として適用される都度、グローバルシーケンス番号として管理するシーケンス番号をＮＡＮＤブロック２２１の先頭ページにユーザデータと共にメタデータとして格納し、かつ、グローバルシーケンス番号をインクリメントすることで、たとえばシステムブロックへのシステムライトを行うことなく、シーケンス番号を管理する。なお、グローバルシーケンス番号をインクリメントするタイミングは、ＮＡＮＤブロック２２１の先頭ページへの格納前としてもよい。

【0107】

次に、ブロックＡの途中までデータが書き込まれた状況下において、メモリシステム２が電源オフされ、その後、メモリシステム２が電源オンされた場合を想定して、電源復帰時の途中止めブロック（ブロックＡ）の判定方法について説明する。

【0108】

メモリシステム２が電源復帰すると、途中止めブロック判定部２１２２は、ＮＡＮＤメモリ２２の全ＮＡＮＤブロック２２１について先頭ページの読み出しを実行する。途中止めブロック判定部２１２２は、先頭ページにメタデータとして格納されているシーケンス番号が全ＮＡＮＤブロック２２１の中で最大のＮＡＮＤブロック２２１を途中止めブロックと判定する。また、シーケンス番号管理部２１１４は、この途中止めブロックの先頭ページに格納されているシーケンス番号に１を加えた値をグローバルシーケンス番号として管理する。

【0109】

このように、第４実施形態のメモリシステム２は、たとえばシステムブロックへのシステムライトを行うことなく、途中止めブロックを判定することができる。途中止めブロックを判定することで、メモリシステム２は、途中止めブロック内の「次の追記先」のページからユーザデータの書き込みを開始したり、「次の追記先」のページから最終ページまでダミーデータを書き込んだり等、当該途中止めブロックが未書き込み状態のページを含んだままイレースされることを防止することができる。

【0110】

図１７は、第４実施形態のメモリシステム２のシーケンス番号付与時の動作の流れを示すフローチャートである。

【0111】

シーケンス番号付与判断部２１５は、追記先のＮＡＮＤブロック２２１内のいずれのページが書き込み先となっているかを判定する（Ｓ８０１）。先頭ページと判定された場合（Ｓ８０２：ＹＥＳ）、シーケンス番号付与判断部２１５は、その時点でグローバルシーケンス番号として管理されているシーケンス番号を書き込みデータに付与する（Ｓ８０３）。次に、シーケンス番号付与判断部２１５は、グローバルシーケンス番号を１つインクリメントする（Ｓ８０４）。そして、書き込み先決定部２１１は、当該先頭ページへの書き込み処理を実行する（Ｓ８０５）。

【0112】

一方、先頭ページ以外と判定された場合（Ｓ８０２：ＮＯ）、書き込み先決定部２１１は、シーケンス番号が付与されていないユーザデータの先頭ページ以外のページへの書き込み処理を実行する（Ｓ８０５）。

【0113】

図１８は、第４実施形態のメモリシステム２の途中止めブロック検出時の動作の流れを示すフローチャートである。

【0114】

途中止めブロック判定部２１２２は、まず、全対象ブロックの先頭ページの読み出しを行う（Ｓ９０１）。途中止めブロック判定部２１２２は、先頭ページに書かれたシーケンス番号が一番大きいブロックを全対象ブロックの中から検索する（Ｓ９０２）。途中止めブロック判定部２１２２は、シーケンス番号が一番大きいブロックを見つけたら（Ｓ９０２：ＹＥＳ）、そのブロックを途中止めブロックと判定する。シーケンス番号管理部２１１４は、途中止めブロックの先頭ページに書かれているシーケンス番号に１を加えた値をグローバルシーケンス番号として復元する（Ｓ９０３）。また、途中止めブロック判定部２１２２は、二分探査等により、途中止めブロックと判定したブロック内で最後に書き込みが行われたページを検出する（Ｓ９０４）。前述したように、書き込み済みの末端ページを検出できたら、そのページに後続するページから書き込みを開始してもよいし、そのページ以降の全ページにダミーデータを書き込んでもよい。

【0115】

以上のように、第４実施形態のメモリシステム２は、ブロックの管理情報の１つである途中止めブロックを判定するために必要な情報（たとえばシーケンス番号）を管理する負荷を低減することができる。

【0116】

（第５実施形態）
次に、第５実施形態について説明する。

【0117】

第４実施形態のメモリシステム２においては、ユーザデータの書き込み先として適用されているＮＡＮＤ２２１が、ＮＡＮＤメモリ２２内で１つのみ存在することを前提としている。つまり、メモリシステム２の電源復帰時、検出すべき途中止めブロックは１つであることを前提としている。

【0118】

一方で、ＮＡＮＤメモリ２２内のＮＡＮＤブロック２２１を、たとえばユーザやプログラム毎に割り当てて、複数のユーザや複数のプログラムからのアクセス要求を並列的に受け付けられるようにすることがある。この場合、ユーザデータの書き込み先として適用されているＮＡＮＤブロック２２１が、ユーザやプログラム毎に存在し得るので、メモリシステム２の電源復帰時、検出すべき途中止めブロックは１つとは限らない。そこで、第５実施形態のメモリシステム２は、さらに、複数の途中止めブロックを効率的に検出できるようにした。

【0119】

図１９を参照して、第５実施形態のメモリシステム２において実行されるシーケンス番号の管理方法および電源オン時の途中止めブロックの判定方法について説明する。

【0120】

図１９中、「リージョン」は、たとえばユーザやプログラム毎に割り当てられたＮＡＮＤブロック２２１の集合体（グループ）である。ここでは、まず、あるユーザまたはプログラムが書き込みを要求するデータの書き込み先のブロックとしてブロックＢが適用されており（リージョン０）、別のあるユーザまたはプログラムが書き込みを要求するデータの書き込み先のブロックとしてブロックＤが適用されていた（リージョン１）ことを想定する。また、ブロックＢが書き込み先のブロックとして適用されたのは、ブロックＤが書き込み先のブロックとして適用された時よりも後であったものと想定する。つまり、この時点において、最も大きいシーケンス番号は、ブロックＢに付与されている（シーケンス番号：８）。従って、グローバルシーケンス番号は、ブロックＢに付与されているシーケンス番号に１を加えた値である（グローバルシーケンス番号：９）。

【0121】

次に、ブロックＤが最終ページまでデータが書き込まれ、リージョン１における次の書き込み先のブロックとして、ブロックＣが選択、適用されたものと想定する。第４実施形態で説明したように、この場合、シーケンス番号管理部２１１４は、その時点でのグローバルシーケンス番号をブロックＣの先頭ページにメタデータとしてユーザデータと共に格納する（シーケンス番号＝９）。これに加えて、第５実施形態においては、シーケンス番号管理部２１１４は、当該ブロックＣ以外で書き込み先のブロックとして適用されているブロック（ここでは、ブロックＢ）の識別子を、メタデータとしてさらに格納する（リージョン０＝Ｂ）。識別子は、たとえば各ブロックに一意に割り当てられたブロック番号である。

【0122】

さらに次に、ブロックＢが最終ページまでデータが書き込まれ、リージョン０における次の書き込み先のブロックとして、ブロックＡが選択、適用されたものと想定する。そうすると、シーケンス番号管理部２１１４は、今度は、その時点でのグローバルシーケンス番号をブロックＡの先頭ページにメタデータとしてユーザデータと共に格納し（シーケンス番号＝１０）、かつ、当該ブロックＡ以外で書き込み先のブロックとして適用されているブロック（ここでは、ブロックＣ）の識別子をメタデータとして格納する（リージョン１＝Ｃ）。

【0123】

つまり、第５実施形態においては、各ブロックの先頭ページに、シーケンス番号と当該ブロック以外の途中止めブロックの識別子とを、メタデータとしてユーザデータと共に書き込む（１）。なお、あるブロックが書き込み先ブロックとして選択、適用された際、他に途中止めブロックが存在しない場合には、先頭ページへのメタデータとしての識別子の書き込みは行われない。一方、２以上の他の途中止めブロックが存在する場合には、それらすべての識別子の書き込みが行われる。

【0124】

次に、ブロックＡとブロックＣとが途中止めブロックとなっている状態で電源復帰した場合における途中止めブロック（ブロックＡ、Ｃ）の判定方法について説明する。

【0125】

途中止めブロック判定部２１２２は、第４実施形態と同様、ＮＡＮＤメモリ２２の全ＮＡＮＤブロック２２１について、先頭ページの読み出しを実行する。途中止めブロック判定部２１２２は、まずは、先頭ページにメタデータとして格納されているシーケンス番号が全ＮＡＮＤブロック２２１の中で最大のＮＡＮＤブロック２２１を途中止めブロックと判定する。ここでは、まず、ブロックＡが途中止めブロックとして検出される。

【0126】

続いて、途中止めブロック判定部２１２２は、ブロックＡの先頭ページにメタデータとして格納されている識別子（リージョン１＝Ｃ）を使って、さらに途中止めブロックを検出する。つまり、ブロックＡに続いて、ブロックＣが芋づる式に途中止めブロックとして検出される。

【0127】

このように、第５実施形態においては、電源復帰時、各ブロック２２１の先頭ページに格納されているシーケンス番号と当該ブロック以外の識別子とに基づき、複数の途中止めブロックを検出する（２）。

【0128】

図２０は、第５実施形態のメモリシステム２のシーケンス番号付与時の動作の流れを示すフローチャートである。

【0129】

シーケンス番号付与判断部２１５は、追記先のＮＡＮＤブロック２２１内のいずれのページが書き込み先となっているかを判定する（Ｓ１００１）。先頭ページと判定された場合（Ｓ１００２：ＹＥＳ）、シーケンス番号付与判断部２１５は、その時点でグローバルシーケンス番号として管理されているシーケンス番号を書き込みデータに付与する（Ｓ１００３）。次に、シーケンス番号付与判断部２１５は、グローバルシーケンス番号を１つインクリメントする（Ｓ１００４）。

【0130】

また、シーケンス番号付与判断部２１５は、途中止めブロックとなっている他のＮＡＮＤブロック２２１が存在するか否かを判定する（Ｓ１００５）。存在する場合（Ｓ１００５：ＹＥＳ）、シーケンス番号付与判断部２１５は、そのブロックの識別子（ブロック番号）をさらに書き込みデータに付与する（Ｓ１００６）。そして、書き込み先決定部２１１は、当該先頭ページへの書き込み処理を実行する（Ｓ１００７）。

【0131】

途中止めブロックとなっている他のＮＡＮＤブロック２２１が存在しない場合（Ｓ１００５：ＮＯ）、書き込み先決定部２１１は、Ｓ１００６の処理をスキップし、シーケンス番号のみが付与されたユーザデータの先頭ページへの書き込み処理を実行する（Ｓ１００７）。また、先頭ページ以外と判定された場合には（Ｓ１００２：ＮＯ）、書き込み先決定部２１１は、シーケンス番号や途中止めブロックの識別子が付与されていないユーザデータの先頭ページ以外のページへの書き込み処理を実行する（Ｓ１００７）。

【0132】

図２１は、第５実施形態のメモリシステム２の途中止めブロック検出時の動作の流れを示すフローチャートである。

【0133】

途中止めブロック判定部２１２２は、まず、全対象ブロックの先頭ページの読み出しを行う（Ｓ１１０１）。途中止めブロック判定部２１２２は、先頭ページに書かれたシーケンス番号が一番大きいブロックを全対象ブロックの中から検索する（Ｓ１１０２）。途中止めブロック判定部２１２２は、シーケンス番号が一番大きいブロックを見つけたら（Ｓ１１０２：ＹＥＳ）、そのブロックを途中止めブロックと判定し、かつ、二分探査等により、そのブロック内で最後に書き込みが行われたページを検出する（Ｓ１１０３）。

【0134】

続いて、途中止めブロック判定部２１２２は、途中止めブロックと判定したブロックの先頭ページに他の途中止めブロックを示す識別子が格納されているか否かにより、他の途中止めブロックが存在するか否かを判定する（Ｓ１１０４）。存在する場合（Ｓ１１０４：ＹＥＳ）、途中止めブロック判定部２１２２は、当該ブロックを途中止めブロックと判定し、かつ、二分探査等により、他の途中止めブロックのすべてについて、最後に書き込みが行われたページを検出する（Ｓ１１０５）。

【0135】

以上のように、第５実施形態のメモリシステム２は、ブロックの管理情報の１つである途中止めブロックを判定するために必要な情報（たとえばシーケンス番号）を管理する負荷を低減することに加えて、複数の途中止めブロックを効率的に検出することができる。

【0136】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0137】

１…ＣＰＵ、２…メインメモリ（メモリシステム）、３…外部記憶装置、４…タッチスクリーンディスプレイ、２１…コントローラ、２２…ＮＡＮＤメモリ、１００…電子機器、
２１１…書込み先決定部、２１２…初期化部、２１３…イレース回数付与判断部、
２１４…システムブロック管理部、２２１…ＮＡＮＤブロック、２１１１…イレース回数管理部、２１１２…追記先管理部、２１１３…フリーブロック管理部、２１２１…イレース回数復元部、２１４１…システムデータ書き込み判断部、２１４２…差分生成部。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】