ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024003932
(43)【公開日】2024-01-16
(54)【発明の名称】電気光学装置、電子機器、および電気光学装置の製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20240109BHJP
G09F 9/35 20060101ALI20240109BHJP
G09F 9/00 20060101ALI20240109BHJP
G02F 1/1335 20060101ALI20240109BHJP
G02F 1/1368 20060101ALI20240109BHJP
【ＦＩ】
G09F9/30 349C
G09F9/35
G09F9/00 338
G02F1/1335 500
G02F1/1368
G09F9/30 310
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022103299
(22)【出願日】2022-06-28
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】室橋 徹晶
【テーマコード（参考）】
2H192
2H291
5C094
5G435
【Ｆターム（参考）】
2H192DA67
2H192EA02
2H192EA04
2H192EA32
2H192GD73
2H291FA15Y
2H291FB14
2H291FD02
2H291LA02
2H291LA13
2H291MA02
2H291MA13
5C094AA31
5C094BA03
5C094BA43
5C094CA19
5C094ED14
5C094FA02
5C094FB02
5C094GB01
5C094HA08
5G435AA06
5G435BB12
5G435CC09
5G435FF13
5G435KK05
5G435LL04
5G435LL08
5G435LL14
5G435LL15
(57)【要約】
【課題】周辺領域Ｆにおいて、遮光層１３ａのクラックを抑制する電気光学装置を提供すること。
【解決手段】液晶装置１００は、表示領域Ｅの外側としての周辺領域Ｆにおいて、第１領域Ｆａと、第２領域Ｆｂと、第１領域Ｆａと第２領域Ｆｂとの間の第１段差としての段差部９１ａまたは段差部９３ａを有する基板１０ａと、トランジスターとしてのＴＦＴ３０と、基板１０ａとＴＦＴ３０との層間に設けられ、高融点金属又は金属シリサイドを含む遮光層１３ａと、を備え、第１領域Ｆａは、基板１０ａの厚み方向において第２領域Ｆｂよりも高く、遮光層１３ａは、平面視で、第１領域Ｆａと重なる部分に設けられ、段差部９１ａまたは段差部９３ａと重なる部分に設けられていない。
【選択図】図４Ａ
【解決手段】液晶装置１００は、表示領域Ｅの外側としての周辺領域Ｆにおいて、第１領域Ｆａと、第２領域Ｆｂと、第１領域Ｆａと第２領域Ｆｂとの間の第１段差としての段差部９１ａまたは段差部９３ａを有する基板１０ａと、トランジスターとしてのＴＦＴ３０と、基板１０ａとＴＦＴ３０との層間に設けられ、高融点金属又は金属シリサイドを含む遮光層１３ａと、を備え、第１領域Ｆａは、基板１０ａの厚み方向において第２領域Ｆｂよりも高く、遮光層１３ａは、平面視で、第１領域Ｆａと重なる部分に設けられ、段差部９１ａまたは段差部９３ａと重なる部分に設けられていない。
【選択図】図４Ａ
【特許請求の範囲】
【請求項1】
表示領域の外側において、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第１段差を有する基板と、
トランジスターと、
前記基板と前記トランジスターとの層間に設けられ、高融点金属又は金属シリサイドを含む遮光層と、を備え、
前記第１領域は、前記基板の厚み方向において前記第２領域よりも高く、
前記遮光層は、平面視で、前記第１領域と重なる部分に設けられ、前記第１段差と重なる部分に設けられていない、
電気光学装置。
トランジスターと、
前記基板と前記トランジスターとの層間に設けられ、高融点金属又は金属シリサイドを含む遮光層と、を備え、
前記第１領域は、前記基板の厚み方向において前記第２領域よりも高く、
前記遮光層は、平面視で、前記第１領域と重なる部分に設けられ、前記第１段差と重なる部分に設けられていない、
電気光学装置。
【請求項2】
前記高融点金属は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含み、
前記金属シリサイドは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、
請求項１に記載の電気光学装置。
前記金属シリサイドは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、
請求項１に記載の電気光学装置。
【請求項3】
前記第１段差は、前記基板に設けられた凹部の一部である、
請求項１に記載の電気光学装置。
請求項１に記載の電気光学装置。
【請求項4】
前記第１段差は、前記基板に積層された積層体に設けられた凹部の一部である、
請求項１に記載の電気光学装置。
請求項１に記載の電気光学装置。
【請求項5】
前記第１段差は、段差測定用のモニターパターンの一部である、
請求項１に記載の電気光学装置。
請求項１に記載の電気光学装置。
【請求項6】
前記第１段差は、アライメントマークの一部である、
請求項１に記載の電気光学装置。
請求項１に記載の電気光学装置。
【請求項7】
前記表示領域において、第２段差に設けられた容量素子と、を備え、
前記第１段差は、前記第２段差に対応している、
請求項１に記載の電気光学装置。
前記第１段差は、前記第２段差に対応している、
請求項１に記載の電気光学装置。
【請求項8】
前記第２段差は、前記基板に設けられた凹部の一部である、
請求項７に記載の電気光学装置。
請求項７に記載の電気光学装置。
【請求項9】
前記第２段差は、前記基板に積層された積層体の一部である、
請求項７に記載の電気光学装置。
請求項７に記載の電気光学装置。
【請求項10】
請求項１乃至請求項９のいずれか一項に記載の電気光学装置を備えた電子機器。
【請求項11】
基板の表示領域と前記表示領域の外側とに、互いに対応する段差を形成する工程と、
前記表示領域と前記表示領域の外側とに、高融点金属又は金属シリサイドを含む遮光層を形成する工程と、
前記表示領域にトランジスターを形成する工程と、を含み、
前記段差を形成する工程は、前記表示領域の外側に、第１領域と、前記基板の厚み方向において前記第１領域よりも低い第２領域とを形成することで、前記第１領域と前記第２領域との間に前記段差を形成し、
前記遮光層を形成する工程は、前記表示領域の外側において、前記遮光層を、平面視で、前記第１領域と重なる部分に形成し、前記第１領域と前記第２領域との間の前記段差と重なる部分に形成しない、
電気光学装置の製造方法。
前記表示領域と前記表示領域の外側とに、高融点金属又は金属シリサイドを含む遮光層を形成する工程と、
前記表示領域にトランジスターを形成する工程と、を含み、
前記段差を形成する工程は、前記表示領域の外側に、第１領域と、前記基板の厚み方向において前記第１領域よりも低い第２領域とを形成することで、前記第１領域と前記第２領域との間に前記段差を形成し、
前記遮光層を形成する工程は、前記表示領域の外側において、前記遮光層を、平面視で、前記第１領域と重なる部分に形成し、前記第１領域と前記第２領域との間の前記段差と重なる部分に形成しない、
電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置、電気光学装置を備えた電子機器、および電気光学装置の製造方法に関する。
【背景技術】
【0002】
従来、特許文献１に示す電気光学装置が知られている。
特許文献１において電気光学装置は、画素電極と、画素トランジスターとしてのＴＦＴ（Thin Film Transistor）と、画素電極とＴＦＴとの間に配置され、ＴＦＴを介して画素電極に画像信号を供給するデータ線と、ＴＦＴと基板との間に配置され、ＴＦＴのゲート電極に走査信号を供給する走査線と、走査線と基板との間に配置され、画素電極に電気的に接続された積層容量からなる保持容量と、を備える。走査線は、基板とＴＦＴとの間に配置された遮光層であり、導電性のポリシリコン膜にＷＳｉ（タングステンシリサイド）からなる膜が積層された二層構造となっている。
特許文献１において電気光学装置は、画素電極と、画素トランジスターとしてのＴＦＴ（Thin Film Transistor）と、画素電極とＴＦＴとの間に配置され、ＴＦＴを介して画素電極に画像信号を供給するデータ線と、ＴＦＴと基板との間に配置され、ＴＦＴのゲート電極に走査信号を供給する走査線と、走査線と基板との間に配置され、画素電極に電気的に接続された積層容量からなる保持容量と、を備える。走査線は、基板とＴＦＴとの間に配置された遮光層であり、導電性のポリシリコン膜にＷＳｉ（タングステンシリサイド）からなる膜が積層された二層構造となっている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－３８２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電気光学装置において、保持容量の大容量化または微細化に伴う保持容量の減少を抑制する方法として、例えば、基板にトレンチを形成して、当該トレンチに保持容量を形成することが検討されている。
基板に設けたトレンチに保持容量を形成する場合、保持容量を構成する電極や誘電膜をトレンチの位置に合わせて形成するために、フォトマスクを位置合わせするためのアライメントマークが必要になる。このようなアライメントマークは、表示領域の外側の周辺領域に、トレンチと同じ工程で形成するため、アライメントマークもトレンチと同様の構造を有する。
また、周辺領域に、トレンチの形成状態を間接的にモニターするためのモニターパターンを作る場合がある。このようなモニターパターンもトレンチと同じ工程で形成するため、トレンチと同様の構造を有する。
基板に設けたトレンチに保持容量を形成する場合、保持容量を構成する電極や誘電膜をトレンチの位置に合わせて形成するために、フォトマスクを位置合わせするためのアライメントマークが必要になる。このようなアライメントマークは、表示領域の外側の周辺領域に、トレンチと同じ工程で形成するため、アライメントマークもトレンチと同様の構造を有する。
また、周辺領域に、トレンチの形成状態を間接的にモニターするためのモニターパターンを作る場合がある。このようなモニターパターンもトレンチと同じ工程で形成するため、トレンチと同様の構造を有する。
【0005】
このようなアライメントマークやモニターパターンと、平面視で重なるように、遮光層を設けると、走査線と同層の当該遮光層は、走査線と同様にＷＳｉを含むため、遮光層にクラックが生じて、アライメントマークやモニターパターンの近くに設けられた周辺回路にクラックによる影響が生じるおそれがあることが分かった。
【課題を解決するための手段】
【0006】
本願の一態様に係る電気光学装置は、表示領域の外側において、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第１段差を有する基板と、トランジスターと、前記基板と前記トランジスターとの層間に設けられ、高融点金属又は金属シリサイドを含む遮光層と、を備え、前記第１領域は、前記基板の厚み方向において前記第２領域よりも高く、前記遮光層は、平面視で、前記第１領域と重なる部分に設けられ、前記第１段差と重なる部分に設けられていない。
【0007】
本願の一態様に係る電子機器は、上記に記載の電気光学装置を備える。
【0008】
本願の一態様に係る電気光学装置の製造方法は、基板の表示領域と前記表示領域の外側とに、互いに対応する段差を形成する工程と、前記表示領域と前記表示領域の外側とに、高融点金属又は金属シリサイドを含む遮光層を形成する工程と、前記表示領域にトランジスターを形成する工程と、を含み、前記段差を形成する工程は、前記表示領域の外側に、第１領域と、前記基板の厚み方向において前記第１領域よりも低い第２領域とを形成することで、前記第１領域と前記第２領域との間に前記段差を形成し、前記遮光層を形成する工程は、前記表示領域の外側において、前記遮光層を、平面視で、前記第１領域と重なる部分に形成し、前記第１領域と前記第２領域との間の前記段差と重なる部分に形成しない。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、本発明の実施形態について、図面を参照して説明する。
ここで、以下の各図においては、各部材を認識可能な程度の大きさにするため、各部材の尺度を実際とは異ならせしめている。
また、各図には、必要に応じて、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、およびＺ軸が図示されている。また、Ｘ軸に沿う方向をＸ方向とし、Ｙ軸に沿う方向をＹ方向とし、Ｚ軸に沿う方向をＺ方向または厚み方向とする。
また、Ｘ軸とＹ軸とを含む面をＸＹ面と言いい、ＸＹ面を＋Ｚ方向または－Ｚ方向に見ることを平面視あるいは平面的とし、Ｚ軸を含む断面に対して垂直方向から見ることを断面視あるいは断面的とする。
ここで、以下の各図においては、各部材を認識可能な程度の大きさにするため、各部材の尺度を実際とは異ならせしめている。
また、各図には、必要に応じて、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、およびＺ軸が図示されている。また、Ｘ軸に沿う方向をＸ方向とし、Ｙ軸に沿う方向をＹ方向とし、Ｚ軸に沿う方向をＺ方向または厚み方向とする。
また、Ｘ軸とＹ軸とを含む面をＸＹ面と言いい、ＸＹ面を＋Ｚ方向または－Ｚ方向に見ることを平面視あるいは平面的とし、Ｚ軸を含む断面に対して垂直方向から見ることを断面視あるいは断面的とする。
【0011】
さらに、以下の説明において、例えば基板に対して、基板上にとの記載は、基板の上に接して配置される場合、基板の上に他の構造物等の要素を介して配置される場合、または基板の上に一部が接して配置され、一部が他の要素を介して配置される場合のいずれかを表すものとする。
【0012】
１．実施形態１
本実施形態では、電気光学装置として、画素ごとにＴＦＴを備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する電子機器としての投射型表示装置において、光変調装置として好適に用いることができるものである。
本実施形態では、電気光学装置として、画素ごとにＴＦＴを備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する電子機器としての投射型表示装置において、光変調装置として好適に用いることができるものである。
【0013】
１．１．液晶装置の構造の概要
本実施形態に係る電気光学装置としての液晶装置の構造について、図１から図３を参照して説明する。図１は、実施形態１に係る電気光学装置としての透過型の液晶装置の構成を示す概略平面図である。図２は、図１のII－II線に沿った液晶装置の構造を示す概略断面図である。図３は、図１の右上の部分の拡大図である。
本実施形態に係る電気光学装置としての液晶装置の構造について、図１から図３を参照して説明する。図１は、実施形態１に係る電気光学装置としての透過型の液晶装置の構成を示す概略平面図である。図２は、図１のII－II線に沿った液晶装置の構造を示す概略断面図である。図３は、図１の右上の部分の拡大図である。
【0014】
図１および図２に示すように、本実施形態の液晶装置１００は、素子基板１０と、素子基板１０と対向配置された対向基板２０と、素子基板１０、および対向基板２０の間に挟持された電気光学層として液晶層５と、を有している。液晶層５は、正または負の誘電異方性を有する液晶からなる。
【0015】
素子基板１０の基板としての基板１０ａには、例えば、ガラス基板、石英基板などの基板が用いられる。対向基板２０の基板２０ａには、例えば、ガラス基板、石英基板などの透明基板が用いられる。素子基板１０は、平面視における形状が対向基板２０よりも大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁に沿って配置されたシール材６を介して接合されている。
【0016】
シール材６の内側には、マトリクス状に配列した複数の画素Ｐを含む表示領域Ｅが設けられている。表示領域Ｅの外側が周辺領域Ｆである。周辺領域Ｆにおいて、シール材６と表示領域Ｅとの間には、表示領域Ｅの外縁に沿って遮光材料からなる見切り部２３が設けられている。
【0017】
素子基板１０の周辺領域Ｆには、複数の外部接続端子４３が配列した端子部が設けられている。周辺領域Ｆにおいて、該端子部に沿った第１辺Ｋ１とシール材６との間にデータ線駆動回路４７が設けられている。また、周辺領域Ｆにおいて、第１辺Ｋ１に対向する第２辺Ｋ２に沿ったシール材６と表示領域Ｅとの間に検査回路４１が設けられている。
【0018】
周辺領域Ｆにおいて、第１辺Ｋ１と直交し、互いに対向する第３辺Ｋ３および第４辺Ｋ４に沿ったシール材６と表示領域Ｅとの間には、それぞれ走査線駆動回路４５が設けられている。なお、走査線駆動回路４５は、２つある必要はなく、１つのみの構成でもよい。また、周辺領域Ｆには、複数の配線４９が設けられている。
【0019】
図３に示すように、周辺領域Ｆにおいて、基板１０ａの第４辺Ｋ４とシール材６との間には、モニターパターン９１とアライメントマーク９３とが設けられている。
モニターパターン９１は、基板１０ａに後述するトレンチを設ける場合に、トレンチと同じ工程で形成される段差測定用のモニターパターンである。
アライメントマーク９３は、例えば、トレンチの位置に合わせて容量電極を形成するため、およびその他の構成を形成するために用いられるフォトマスク用のアライメントマークである。アライメントマーク９３は、使用する露光装置に応じたパターンに形成される。
モニターパターン９１は、基板１０ａに後述するトレンチを設ける場合に、トレンチと同じ工程で形成される段差測定用のモニターパターンである。
アライメントマーク９３は、例えば、トレンチの位置に合わせて容量電極を形成するため、およびその他の構成を形成するために用いられるフォトマスク用のアライメントマークである。アライメントマーク９３は、使用する露光装置に応じたパターンに形成される。
【0020】
なお、モニターパターン９１およびまたはアライメントマーク９３は、基板１０ａの複数個所に設けられてもよい。また、容量電極等を複数の基板１０ａからなる大判基板の状態で、形成する場合は、モニターパターン９１およびまたはアライメントマーク９３は、各基板１０ａに１カ所ずつ、もしくは、複数の基板１０ａ毎に１カ所ずつ、設ける構成としてもよい。
【0021】
図２に示すように、基板１０ａの液晶層５側の面には、画素Ｐごとに設けられた光透過性の画素電極１１、トランジスターとしてのＴＦＴ３０、走査線駆動回路４５、配線４９、および画素電極１１を覆う配向膜１２が設けられている。ＴＦＴ３０および画素電極１１は、画素Ｐの構成要素である。素子基板１０は、基板１０ａ、基板１０ａ上に設けられた画素電極１１、ＴＦＴ３０、走査線駆動回路４５、配線４９、および配向膜１２を含む。
【0022】
基板２０ａの液晶層５側の面には、見切り部２３、絶縁層２５、共通電極としての対向電極２１、および対向電極２１を覆う配向膜２２が設けられている。本実施形態における対向基板２０は、基板２０ａ、見切り部２３、絶縁層２５、対向電極２１、および配向膜２２を含む。なお、本実施形態では、共通電極を対向電極２１として対向基板２０側に設けた例を示したが、共通電極は、素子基板１０側に設けてもよい。
【0023】
絶縁層２５は、例えば、光透過性を有する酸化シリコン（ＳｉＯ2）などの無機材料から成る。
対向電極２１は、対向基板２０の四隅に設けられた上下導通部７に電気的に接続されている。上下導通部７は、素子基板１０側の後述する容量配線としての共通配線１８に電気的に接続されている。
対向電極２１は、対向基板２０の四隅に設けられた上下導通部７に電気的に接続されている。上下導通部７は、素子基板１０側の後述する容量配線としての共通配線１８に電気的に接続されている。
【0024】
画素電極１１および対向電極２１は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜から成る。配向膜１２および配向膜２２は、液晶装置１００の光学設計に基づいて選定される。配向膜１２，２２の形成材料としては、酸化シリコンなどの無機配向膜、ポリイミドなどの有機配向膜が挙げられる。
【0025】
このような液晶装置１００は、電圧が印加されない時の画素Ｐの光透過率が、電圧印加時の透過率よりも大きいノーマリーホワイトモードや、電圧が印加されない時の画素Ｐの透過率が、電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。
液晶装置１００において、光Ｌの入射側と出射側とのそれぞれには、図示しない偏光素子が光学設計に応じて配置されている。
液晶装置１００において、光Ｌの入射側と出射側とのそれぞれには、図示しない偏光素子が光学設計に応じて配置されている。
【0026】
本実施形態では、配向膜１２，２２として無機配向膜および液晶層５として負の誘電異方性を有する液晶を用い、ノーマリーブラックモードの光学設計が適用された例について説明する。
【0027】
１．２．素子基板の構成の概要
次に、素子基板１０の表示領域Ｅと周辺領域Ｆとの断面的な構成について、図４Ａおよび図４Ｂを参照して説明する。図４Ａは、図３のIVA－IVA線における断面図であり、図４Ｂは、図３のIVB－IVB線における断面図である。なお、図４Ａおよび図４Ｂは、配向膜１２の図示を省略している。
次に、素子基板１０の表示領域Ｅと周辺領域Ｆとの断面的な構成について、図４Ａおよび図４Ｂを参照して説明する。図４Ａは、図３のIVA－IVA線における断面図であり、図４Ｂは、図３のIVB－IVB線における断面図である。なお、図４Ａおよび図４Ｂは、配向膜１２の図示を省略している。
【0028】
図４Ａおよび図４Ｂに示すように、基板１０ａの表示領域Ｅには、トレンチ１０ｃが設けられ、周辺領域Ｆには、モニターパターン９１とアライメントマーク９３とが設けられている。
トレンチ１０ｃは、基板１０ａに設けられた凹部であり、第２段差としての段差部１０ｃａを有する。
トレンチ１０ｃは、基板１０ａに設けられた凹部であり、第２段差としての段差部１０ｃａを有する。
【0029】
図４Ａに示すように、モニターパターン９１は、基板１０ａにおいて、厚み方向に凹んだ凹部９１ｂを有する。凹部９１ｂは、トレンチ１０ｃと同じ深さを有する。本実施形態において、モニターパターン９１の凹部９１ｂに対応する領域が、第２領域Ｆｂであり、周辺領域Ｆにおいて、第２領域Ｆｂを除いた領域が第１領域Ｆａである。第１領域Ｆａは、基板１０ａの厚み方向において第２領域Ｆｂよりも高い位置の領域である。換言すると、第２領域Ｆｂは、基板１０ａの厚み方向において第１領域Ｆａよりも低い位置の領域である。
【0030】
また、第１領域Ｆａと第２領域Ｆｂとの間には、第１段差としての段差部９１ａが設けられる。段差部９１ａは、トレンチ１０ｃの段差部１０ｃａに対応する。具体的には、段差部９１ａは、段差部１０ｃａと同じ高低差を有する。なお、本実施形態において、段差部９１ａとモニターパターン９１の底とがつながる部分は、滑らかに形成されているが、トレンチ１０ｃと同じ形状に形成してもよい。
【0031】
周辺領域Ｆにおいて、第１領域Ｆａには、遮光層１３ａが設けられる。遮光層１３ａは、段差部９１ａとは、重ならないように設けられる。
【0032】
図４Ｂに示すように、アライメントマーク９３は、基板１０ａにおいて、厚み方向に凹んだ複数の凹部９３ｂを有する。凹部９３ｂは、トレンチ１０ｃと略同じ深さの凹部を有する。本実施形態において、平面視で、アライメントマーク９３の凹部９３ｂに対応する領域が、第２領域Ｆｂであり、周辺領域Ｆにおいて、第２領域Ｆｂを除いた領域が第１領域Ｆａである。
【0033】
また、第１領域Ｆａと第２領域Ｆｂとの間には、第１段差としての段差部９３ａが設けられる。段差部９３ａは、トレンチ１０ｃの段差部１０ｃａに対応する。具体的には、段差部９３ａは、段差部１０ｃａと略同じ高低差を有する。
【0034】
周辺領域Ｆにおいて、第１領域Ｆａには、遮光層１３ａが設けられる。遮光層１３ａは、平面視で、段差部９３ａとは、重ならないように設けられる。なお、本実施形態において、遮光層１３ａは、第２領域Ｆｂと、平面視で、重ならないが、第２領域Ｆｂと重なるように設けてもよい。
【0035】
図４Ａおよび図４Ｂに示すように、素子基板１０は、ベースとなる基板１０ａ上に、複数の機能層を積層した構成を有している。
具体的には、基板１０ａ上に、第１導電層、第２導電層、第３導電層１３ｘ、半導体層３１、第４導電層、第５導電層、第６導電層、第７導電層、および画素電極１１が、この順番に積層されている。
具体的には、基板１０ａ上に、第１導電層、第２導電層、第３導電層１３ｘ、半導体層３１、第４導電層、第５導電層、第６導電層、第７導電層、および画素電極１１が、この順番に積層されている。
【0036】
第１導電層は、容量素子６０の第２容量電極６２を含む。
第２導電層は、容量素子６０の第１容量電極６１を含む。
第３導電層１３ｘは、走査線１３および遮光層１３ａを含む。
第４導電層は、ＴＦＴ３０のゲート電極３２、第２中継電極８２および第５中継電極８５を含む。
第５導電層は、中継電極５０を含む。
第６導電層は、データ線１６および第４中継電極８４を含む。
第７導電層は、容量配線としての共通配線１８および第３中継電極８３を含む。
第２導電層は、容量素子６０の第１容量電極６１を含む。
第３導電層１３ｘは、走査線１３および遮光層１３ａを含む。
第４導電層は、ＴＦＴ３０のゲート電極３２、第２中継電極８２および第５中継電極８５を含む。
第５導電層は、中継電極５０を含む。
第６導電層は、データ線１６および第４中継電極８４を含む。
第７導電層は、容量配線としての共通配線１８および第３中継電極８３を含む。
【0037】
第１導電層の第２容量電極６２と第２導電層の第１容量電極６１との間には、誘電膜６３が設けられている。
第２導電層と第３導電層１３ｘとの間には、第１層間絶縁層７１が設けられている。
第３導電層１３ｘと半導体層３１との間には、第２層間絶縁層７２が設けられている。
半導体層３１と第４導電層のゲート電極３２との間には、ゲート絶縁膜３３が設けられている。
第４導電層と第５導電層との間には、第３層間絶縁層７３が設けられている。
第５導電層と第６導電層との間には、第４層間絶縁層７４が設けられている。
第６導電層と第７導電層との間には、第５層間絶縁層７５が設けられている。
第７導電層と画素電極１１との間には、第６層間絶縁層７６が設けられている。
第２導電層と第３導電層１３ｘとの間には、第１層間絶縁層７１が設けられている。
第３導電層１３ｘと半導体層３１との間には、第２層間絶縁層７２が設けられている。
半導体層３１と第４導電層のゲート電極３２との間には、ゲート絶縁膜３３が設けられている。
第４導電層と第５導電層との間には、第３層間絶縁層７３が設けられている。
第５導電層と第６導電層との間には、第４層間絶縁層７４が設けられている。
第６導電層と第７導電層との間には、第５層間絶縁層７５が設けられている。
第７導電層と画素電極１１との間には、第６層間絶縁層７６が設けられている。
【0038】
図４Ａおよび図４Ｂに示すように、基板１０ａには、トレンチ１０ｃが設けられている。容量素子６０の一部を、トレンチ１０ｃの内側に設けることによって、静電容量の大容量化が行われている。
容量素子６０は、走査線１３側に配置された第１容量電極６１と、基板１０ａ側に配置された第２容量電極６２と、第１容量電極６１と第２容量電極６２との間の誘電膜６３とを有する。
容量素子６０は、走査線１３側に配置された第１容量電極６１と、基板１０ａ側に配置された第２容量電極６２と、第１容量電極６１と第２容量電極６２との間の誘電膜６３とを有する。
【0039】
第２容量電極６２は、画素電極１１に電気的に接続される。
第２容量電極６２は、第２層間絶縁層７２および第１層間絶縁層７１に設けられたコンタクトホールＣ３を介して、第５中継電極８５に電気的に接続される。
第５中継電極８５は、半導体層３１のドレイン領域３１ｄに接続されるとともに、第３層間絶縁層７３に設けられたコンタクトホールＣ５を介して、中継電極５０に電気的に接続される。
第２容量電極６２は、第２層間絶縁層７２および第１層間絶縁層７１に設けられたコンタクトホールＣ３を介して、第５中継電極８５に電気的に接続される。
第５中継電極８５は、半導体層３１のドレイン領域３１ｄに接続されるとともに、第３層間絶縁層７３に設けられたコンタクトホールＣ５を介して、中継電極５０に電気的に接続される。
【0040】
中継電極５０は、第４層間絶縁層７４に設けられたコンタクトホールＣ８を介して、第４中継電極８４に電気的に接続されている。
第４中継電極８４は、第５層間絶縁層７５に設けられたコンタクトホールＣ１０を介して、第３中継電極８３に電気的に接続されている。
第３中継電極８３は、第６層間絶縁層７６に設けられたコンタクトホールＣ２０を介して、画素電極１１に電気的に接続されている。
第４中継電極８４は、第５層間絶縁層７５に設けられたコンタクトホールＣ１０を介して、第３中継電極８３に電気的に接続されている。
第３中継電極８３は、第６層間絶縁層７６に設けられたコンタクトホールＣ２０を介して、画素電極１１に電気的に接続されている。
【0041】
データ線１６は、第４層間絶縁層７４および第３層間絶縁層７３に設けられた図示しないコンタクトホールを介して、ＴＦＴ３０のソース領域に電気的に接続されている。
共通配線１８は、図示しない中継電極および第２中継電極８２を介して、第１容量電極６１に電気的に接続されている。
共通配線１８は、図示しない中継電極および第２中継電極８２を介して、第１容量電極６１に電気的に接続されている。
【0042】
１．３．液晶装置の製造方法の概要
次に、本実施形態に係る液晶装置１００の製造方法について説明する。なお、以下では、図５から図１１Ｂを参照して説明する。図５は、素子基板の製造工程のフローチャート図である。図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０、および図１１Ａは、それぞれ図４Ａの素子基板の各製造過程に対応する断面図であり、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂおよび図１１Ｂは、それぞれ図４Ｂの素子基板の各製造過程に対応する断面図である。
次に、本実施形態に係る液晶装置１００の製造方法について説明する。なお、以下では、図５から図１１Ｂを参照して説明する。図５は、素子基板の製造工程のフローチャート図である。図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０、および図１１Ａは、それぞれ図４Ａの素子基板の各製造過程に対応する断面図であり、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂおよび図１１Ｂは、それぞれ図４Ｂの素子基板の各製造過程に対応する断面図である。
【0043】
素子基板１０は、基本的に、減圧ＣＶＤ（Chemical Vapor Deposition）法、常圧ＣＶＤ法、プラズマＣＶＤ法、フォトリソグラフィ法、スパッタリング法、エッチング法、およびＣＭＰ（Chemical Mechanical Planarization）法など、公知の半導体プロセスで用いられる方法や、これらを組み合せることにより製造することが可能である。以下、好適な製造方法を主体に説明するが、同等な構造を形成可能で、かつ、当該構成における機能、特性を満たせれば、他の製造方法を用いても良い。
【0044】
ステップＳ１では、図６Ａに示すように、基板１０ａにおいて、表示領域Ｅにトレンチ１０ｃおよび周辺領域Ｆに凹部９１ｂを形成する。なお、トレンチ１０ｃおよび凹部９１ｂは、基板１０ａ上に層間絶縁層を成膜して、当該層間絶縁層または当該層間絶縁層と基板１０ａとに、トレンチ１０ｃおよび凹部９１ｂを形成する構成としてもよい。
【0045】
また、図６Ｂに示すように、ステップＳ１では、トレンチ１０ｃおよび凹部９１ｂと同時に、周辺領域Ｆに複数の凹部９３ｂを形成する。なお、凹部９３ｂは、トレンチ１０ｃおよび凹部９１ｂと同様に、基板１０ａ上に層間絶縁層を成膜して、当該層間絶縁層または当該層間絶縁層と基板１０ａとに、凹部９３ｂを形成する構成としてもよい。
【0046】
ステップＳ２では、図７Ａおよび図７Ｂに示すように、トレンチ１０ｃに容量素子６０を形成する。
まず、トレンチ１０ｃの内壁を含む基板１０ａ上に、導電性のポリシリコン膜からなる第２容量電極６２を形成する。基板１０ａ上に、リンを含んだデポポリシリコンからなる第１導電層を５０ｎｍから１００ｎｍの膜厚に成膜したのち、ドライエッチングによって、所望の形状にパターニングすることで、第２容量電極６２は形成される。
まず、トレンチ１０ｃの内壁を含む基板１０ａ上に、導電性のポリシリコン膜からなる第２容量電極６２を形成する。基板１０ａ上に、リンを含んだデポポリシリコンからなる第１導電層を５０ｎｍから１００ｎｍの膜厚に成膜したのち、ドライエッチングによって、所望の形状にパターニングすることで、第２容量電極６２は形成される。
【0047】
第２容量電極６２を形成した後、第２容量電極６２の一部を覆う酸化膜の島７１ａを形成する。酸化膜の島７１ａは、ＴＥＯＳ（Tetraethyl Orthosilicate）膜、またはＨＴＯ（High Temperature Oxide）膜等の酸化シリコン膜を１００ｎｍ程度の膜厚に成膜した後、パターニングして形成する。酸化膜の島７１ａは、後述するコンタクトホールＣ３を設ける位置に配置され、後述する第１容量電極６１をパターニングする際に、第２容量電極６２を保護するためのエッチングストッパー膜として機能する。
【0048】
第２容量電極６２上に、誘電膜６３として、酸化シリコン（ＳｉＯ2）膜、シリコン窒化（ＳｉＮ）膜、または金属酸化膜（ＨｆＯ2、ＺｒＯ2）などを２０ｎｍの膜厚に成膜する。その後、誘電膜６３上に、リンを含んだデポポリシリコンからなる第２導電層を５０ｎｍから１００ｎｍの膜厚に成膜したのち、ドライエッチングによって、パターニングすることで、誘電膜６３と第１容量電極６１とを形成する。
【0049】
ステップＳ３では、第１層間絶縁層７１を形成する。
図７Ａおよび図７Ｂに示すように、第１層間絶縁層７１は、例えば、ＴＥＯＳを原料とする酸化シリコン膜からなり、第１容量電極６１および基板１０ａの表示領域Ｅおよび周辺領域Ｆ上に、４００ｎｍから６００ｎｍの膜厚に形成される。
第１層間絶縁層７１において、トレンチ１０ｃと平面視で重なる位置には、トレンチ１０ｃの形状を反映した凹部７１ｂが形成される。また、凹部９１ｂと平面視で重なる位置には、凹部９１ｂの形状を反映した凹部７１ｃが形成される。また、凹部９３ｂと平面視で重なる位置には、凹部９３ｂの形状を反映した凹部７１ｄが形成される。
図７Ａおよび図７Ｂに示すように、第１層間絶縁層７１は、例えば、ＴＥＯＳを原料とする酸化シリコン膜からなり、第１容量電極６１および基板１０ａの表示領域Ｅおよび周辺領域Ｆ上に、４００ｎｍから６００ｎｍの膜厚に形成される。
第１層間絶縁層７１において、トレンチ１０ｃと平面視で重なる位置には、トレンチ１０ｃの形状を反映した凹部７１ｂが形成される。また、凹部９１ｂと平面視で重なる位置には、凹部９１ｂの形状を反映した凹部７１ｃが形成される。また、凹部９３ｂと平面視で重なる位置には、凹部９３ｂの形状を反映した凹部７１ｄが形成される。
【0050】
ステップＳ４では、第３導電層１３ｘを形成する。
図８Ａおよび図８Ｂに示すように、第１層間絶縁層７１上に、タングステンシリサイド（ＷＳｉ）膜からなる第３導電層１３ｘを１００ｎｍから４００ｎｍの膜厚に成膜する。
なお、第３導電層１３ｘの材料は、好適には、タングステンシリサイド膜であるが、他の材料を用いることもできる。例えば、第３導電層１３ｘの材料としては、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイド、または、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む高融点金属を用いることができる。また、これらの材料の複層構造としてもよい。
図８Ａおよび図８Ｂに示すように、第１層間絶縁層７１上に、タングステンシリサイド（ＷＳｉ）膜からなる第３導電層１３ｘを１００ｎｍから４００ｎｍの膜厚に成膜する。
なお、第３導電層１３ｘの材料は、好適には、タングステンシリサイド膜であるが、他の材料を用いることもできる。例えば、第３導電層１３ｘの材料としては、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイド、または、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む高融点金属を用いることができる。また、これらの材料の複層構造としてもよい。
【0051】
第３導電層１３ｘにおいて、トレンチ１０ｃおよび凹部７１ｂと重なる位置には、凹部７１ｂの形状を反映した凹部１３ｂが形成される。また、凹部９１ｂおよび凹部７１ｃと重なる位置には、凹部７１ｃの形状を反映した凹部１３ｃが形成される。また、凹部９３ｂおよび凹部７１ｄと平面視で重なる位置には、凹部７１ｄの形状を反映した凹部１３ｄが形成される。
【0052】
ステップＳ５では、走査線１３および遮光層１３ａを形成する。
図９Ａおよび図９Ｂに示すように、第３導電層１３ｘをパターニングすることで、走査線１３と遮光層１３ａとを形成する。周辺領域Ｆにおいて、遮光層１３ａは、段差部９１ａおよび段差部９３ａと平面視で重ならないように形成される。
図９Ａおよび図９Ｂに示すように、第３導電層１３ｘをパターニングすることで、走査線１３と遮光層１３ａとを形成する。周辺領域Ｆにおいて、遮光層１３ａは、段差部９１ａおよび段差部９３ａと平面視で重ならないように形成される。
【0053】
ステップＳ６では、犠牲膜１９を形成する。
図１０に示すように、犠牲膜１９は、走査線１３および遮光層１３ａを覆うように形成される。犠牲膜１９は、例えば、ＴＥＯＳを原料とする酸化シリコン膜からなる。
図１０に示すように、犠牲膜１９は、走査線１３および遮光層１３ａを覆うように形成される。犠牲膜１９は、例えば、ＴＥＯＳを原料とする酸化シリコン膜からなる。
【0054】
ステップＳ７では、遮光層１３ａを熱処理する。
タングステンシリサイド（ＷＳｉ）膜からなる遮光層１３ａを熱処理することで、アモルファス状態の遮光層１３ａは、多結晶状態へ遷移する。遮光層１３ａを結晶化させることで、応力を緩和することができる。上述したように、遮光層１３ａは、段差部９１ａおよび段差部９３ａと、平面視で、重ならないように、設けられている。よって、遮光層１３ａが、段差部９１ａおよび段差部９３ａと、平面視で、重なることによって、発生するクラックの発生を抑制することができる。
タングステンシリサイド（ＷＳｉ）膜からなる遮光層１３ａを熱処理することで、アモルファス状態の遮光層１３ａは、多結晶状態へ遷移する。遮光層１３ａを結晶化させることで、応力を緩和することができる。上述したように、遮光層１３ａは、段差部９１ａおよび段差部９３ａと、平面視で、重ならないように、設けられている。よって、遮光層１３ａが、段差部９１ａおよび段差部９３ａと、平面視で、重なることによって、発生するクラックの発生を抑制することができる。
【0055】
ステップＳ８では、犠牲膜１９を除去する。
図１１Ａおよび図１１Ｂに示すように、犠牲膜１９をウェットエッチングよって除去した際に、第１層間絶縁層７１には、オーバーエッチングされた部分７１ｙが形成される。なお、オーバーエッチングされた部分７１ｙは、犠牲膜１９を除去する際に、オーバーエッチングが発生した部分にのみに形成される。
図１１Ａおよび図１１Ｂに示すように、犠牲膜１９をウェットエッチングよって除去した際に、第１層間絶縁層７１には、オーバーエッチングされた部分７１ｙが形成される。なお、オーバーエッチングされた部分７１ｙは、犠牲膜１９を除去する際に、オーバーエッチングが発生した部分にのみに形成される。
【0056】
ステップＳ９では、ＴＦＴ３０の半導体層３１を形成する。
図４Ａおよび図４Ｂに示すように、まず、走査線１３および遮光層１３ａ上に、ＴＥＯＳ膜からなる第２層間絶縁層７２を形成する。
その後、ＴＦＴ３０の半導体層３１を形成する。半導体層３１は、ポリシリコンからなり、第２層間絶縁層７２上に、アモルファスシリコンを成膜した後、熱処理が行われることで形成される。
図４Ａおよび図４Ｂに示すように、まず、走査線１３および遮光層１３ａ上に、ＴＥＯＳ膜からなる第２層間絶縁層７２を形成する。
その後、ＴＦＴ３０の半導体層３１を形成する。半導体層３１は、ポリシリコンからなり、第２層間絶縁層７２上に、アモルファスシリコンを成膜した後、熱処理が行われることで形成される。
【0057】
ステップＳ１０では、ゲート電極３２を形成する。
まず、半導体層３１上に、ゲート絶縁膜３３を形成する。ゲート絶縁膜３３は、ＨＴＯ膜からなり、半導体層３１上に、３０ｎｍから１００ｎｍの膜厚に成膜される。
まず、半導体層３１上に、ゲート絶縁膜３３を形成する。ゲート絶縁膜３３は、ＨＴＯ膜からなり、半導体層３１上に、３０ｎｍから１００ｎｍの膜厚に成膜される。
【0058】
次に、コンタクトホールＣ１，Ｃ３，Ｃ４を形成する。
コンタクトホールＣ１は、ゲート絶縁膜３３と第２層間絶縁層７２とを貫通して、コンタクトホールＣ１の底に、走査線１３を露出する。
コンタクトホールＣ３は、ゲート絶縁膜３３、第２層間絶縁層７２、第１層間絶縁層７１、および酸化膜の島７１ａを貫通して、コンタクトホールＣ３の底に、容量素子６０の第２容量電極６２を露出する。なお、コンタクトホールＣ３の内側には、半導体層３１のドレイン領域３１ｄが露出している。
コンタクトホールＣ４は、ゲート絶縁膜３３、第２層間絶縁層７２、および第１層間絶縁層７１を貫通して、コンタクトホールＣ４の底に、容量素子６０の第１容量電極６１を露出する。
コンタクトホールＣ１は、ゲート絶縁膜３３と第２層間絶縁層７２とを貫通して、コンタクトホールＣ１の底に、走査線１３を露出する。
コンタクトホールＣ３は、ゲート絶縁膜３３、第２層間絶縁層７２、第１層間絶縁層７１、および酸化膜の島７１ａを貫通して、コンタクトホールＣ３の底に、容量素子６０の第２容量電極６２を露出する。なお、コンタクトホールＣ３の内側には、半導体層３１のドレイン領域３１ｄが露出している。
コンタクトホールＣ４は、ゲート絶縁膜３３、第２層間絶縁層７２、および第１層間絶縁層７１を貫通して、コンタクトホールＣ４の底に、容量素子６０の第１容量電極６１を露出する。
【0059】
次に、ゲート絶縁膜３３上およびコンタクトホールＣ１，Ｃ３，Ｃ４の内部に、導電性のポリシリコン膜と、遮光性の導電膜であるタングステンシリサイド膜とからなる２層構造の第４導電層を形成する。
第４導電層を成膜した後、第４導電層を、パターニングすることで、ゲート電極３２、第２中継電極８２、および第５中継電極８５を形成する。
第４導電層を成膜した後、第４導電層を、パターニングすることで、ゲート電極３２、第２中継電極８２、および第５中継電極８５を形成する。
【0060】
ゲート電極３２は、コンタクトホールＣ１を介して、走査線１３と電気的に接続される。
第２中継電極８２は、コンタクトホールＣ４を介して、容量素子６０の第１容量電極６１と電気的に接続される。
第５中継電極８５は、コンタクトホールＣ３を介して、容量素子６０の第２容量電極６２に電気的に接続される。
第２中継電極８２は、コンタクトホールＣ４を介して、容量素子６０の第１容量電極６１と電気的に接続される。
第５中継電極８５は、コンタクトホールＣ３を介して、容量素子６０の第２容量電極６２に電気的に接続される。
【0061】
ステップＳ１１では、中継電極５０を形成する。
まず、第３層間絶縁層７３を形成する。第３層間絶縁層７３は、ＴＥＯＳ膜からなり、ゲート電極３２、第２中継電極８２、および第５中継電極８５上に、２００ｎｍから４００ｎｍの膜厚に形成される。
次に、コンタクトホールＣ５を形成する。コンタクトホールＣ５は、第３層間絶縁層７３を貫通して、第５中継電極８５を露出するように形成される。
まず、第３層間絶縁層７３を形成する。第３層間絶縁層７３は、ＴＥＯＳ膜からなり、ゲート電極３２、第２中継電極８２、および第５中継電極８５上に、２００ｎｍから４００ｎｍの膜厚に形成される。
次に、コンタクトホールＣ５を形成する。コンタクトホールＣ５は、第３層間絶縁層７３を貫通して、第５中継電極８５を露出するように形成される。
【0062】
次に、第３層間絶縁層７３上およびコンタクトホールＣ５の内部に、遮光性の導電膜であるタングステンシリサイド膜等の金属膜からなる第５導電層を１００ｎｍから４００ｎｍの膜厚に成膜する。その後、第５導電層を、パターニングして、中継電極５０を形成する。
中継電極５０は、コンタクトホールＣ５を介して、第５中継電極８５に電気的に接続される。これによって、中継電極５０は、第５中継電極８５を介して、容量素子６０の第２容量電極６２に電気的に接続される。
中継電極５０は、コンタクトホールＣ５を介して、第５中継電極８５に電気的に接続される。これによって、中継電極５０は、第５中継電極８５を介して、容量素子６０の第２容量電極６２に電気的に接続される。
【0063】
ステップＳ１２では、データ線１６を形成する。
まず、第４層間絶縁層７４を形成する。第４層間絶縁層７４は、ＴＥＯＳ膜からなり、中継電極５０上および第３層間絶縁層７３上に、５００ｎｍから１０００ｎｍの膜厚に形成される。
まず、第４層間絶縁層７４を形成する。第４層間絶縁層７４は、ＴＥＯＳ膜からなり、中継電極５０上および第３層間絶縁層７３上に、５００ｎｍから１０００ｎｍの膜厚に形成される。
【0064】
次に、第４層間絶縁層７４に、コンタクトホールＣ８を形成する。コンタクトホールＣ８は、第４層間絶縁層７４を貫通して、コンタクトホールＣ８の底に、中継電極５０を露出する。
【0065】
次に、第４層間絶縁層７４およびコンタクトホールＣ８の内部に、アルミニウム合金膜または窒化チタン膜とアルミニウム膜とが２層から４層に積層された複層膜からなる第６導電層を形成する。
その後、第６導電層をパターニングすることで、データ線１６および第４中継電極８４を形成する。
データ線１６は、半導体層３１のソース領域に電気的に接続される。
第４中継電極８４は、コンタクトホールＣ８の内部に成膜されて、コンタクトホールＣ８の底に露出した中継電極５０に電気的に接続される。
その後、第６導電層をパターニングすることで、データ線１６および第４中継電極８４を形成する。
データ線１６は、半導体層３１のソース領域に電気的に接続される。
第４中継電極８４は、コンタクトホールＣ８の内部に成膜されて、コンタクトホールＣ８の底に露出した中継電極５０に電気的に接続される。
【0066】
ステップＳ１３では、共通配線１８を形成する。
まず、第５層間絶縁層７５を形成する。第５層間絶縁層７５は、ＴＥＯＳ膜からなり、データ線１６および第４中継電極８４上に、５００ｎｍから１０００ｎｍの膜厚に形成される。
次に、第５層間絶縁層７５に、コンタクトホールＣ１０を形成する。コンタクトホールＣ１０は、第５層間絶縁層７５を貫通して、コンタクトホールＣ１０の底に第４中継電極８４を露出する。
まず、第５層間絶縁層７５を形成する。第５層間絶縁層７５は、ＴＥＯＳ膜からなり、データ線１６および第４中継電極８４上に、５００ｎｍから１０００ｎｍの膜厚に形成される。
次に、第５層間絶縁層７５に、コンタクトホールＣ１０を形成する。コンタクトホールＣ１０は、第５層間絶縁層７５を貫通して、コンタクトホールＣ１０の底に第４中継電極８４を露出する。
【0067】
次に、第５層間絶縁層７５上およびコンタクトホールＣ１０の内部に、アルミニウム合金膜または窒化チタン膜とアルミニウム膜とが２層から４層に積層された複層膜からなる第７導電層を形成する。
第７導電層を成膜した後、第７導電層をパターニングすることで、共通配線１８および第３中継電極８３を形成する。
第３中継電極８３は、コンタクトホールＣ１０の内部に成膜されて、コンタクトホールＣ１０の底に露出した第４中継電極８４に電気的に接続される。
第７導電層を成膜した後、第７導電層をパターニングすることで、共通配線１８および第３中継電極８３を形成する。
第３中継電極８３は、コンタクトホールＣ１０の内部に成膜されて、コンタクトホールＣ１０の底に露出した第４中継電極８４に電気的に接続される。
【0068】
ステップＳ１４では、画素電極１１を形成する。
まず、第６層間絶縁層７６を形成する。第６層間絶縁層７６は、ＴＥＯＳ膜からなり、共通配線１８および第３中継電極８３上に、第６層間絶縁層７６を５００ｎｍから１０００ｎｍの膜厚に形成する。
次に、第６層間絶縁層７６に、コンタクトホールＣ２０を形成する。コンタクトホールＣ２０は、第６層間絶縁層７６を貫通して、コンタクトホールＣ２０の底に第３中継電極８３を露出する。
次に、第６層間絶縁層７６上およびコンタクトホールＣ２０の内部にＩＴＯを成膜して、パターニングすることで、画素電極１１を形成する。
まず、第６層間絶縁層７６を形成する。第６層間絶縁層７６は、ＴＥＯＳ膜からなり、共通配線１８および第３中継電極８３上に、第６層間絶縁層７６を５００ｎｍから１０００ｎｍの膜厚に形成する。
次に、第６層間絶縁層７６に、コンタクトホールＣ２０を形成する。コンタクトホールＣ２０は、第６層間絶縁層７６を貫通して、コンタクトホールＣ２０の底に第３中継電極８３を露出する。
次に、第６層間絶縁層７６上およびコンタクトホールＣ２０の内部にＩＴＯを成膜して、パターニングすることで、画素電極１１を形成する。
【0069】
なお、本実施形態にかかる製造方法において、ステップＳ６からステップＳ８の工程は、省略してもよい。ステップＳ６からステップＳ８の工程を省略しても、遮光層１３ａを、平面視で、段差部９１ａおよび段差部９３ａと重ならないように設けることによって、ステップＳ９の熱処理で、遮光層１３ａにクラックが発生することを抑制することができる。
ステップＳ６からステップＳ８の工程を省略する場合は、第１層間絶縁層７１にオーバーエッチングによって削れた部分７１ｙは形成されない。
ステップＳ６からステップＳ８の工程を省略する場合は、第１層間絶縁層７１にオーバーエッチングによって削れた部分７１ｙは形成されない。
【0070】
１．４.変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
【0071】
前述の実施形態では、第３導電層１３ｘによって、走査線１３を形成しているが、走査線１３を別の層に形成する場合は、表示領域Ｅにおいて、平面視で、凹部７１ｂと重なる位置の第３導電層１３ｘをパターニングによって除去してもよい。この場合、前述したステップＳ５において、表示領域Ｅの第３導電層１３ｘは、トレンチ１０ｃおよび凹部７１ｂと、平面視で、重ならないようにパターニングされる。走査線１３は、例えば、ゲート電極３２を走査線１３として機能するように形成することができる。
【0072】
前述の実施形態では、トレンチ１０ｃに容量素子６０を形成しているが、トレンチ１０ｃのみを設けて、容量素子６０を設けない構成であってもよい。
【0073】
トレンチ１０ｃの形状は、図面に示した形状に限定されない。例えば、凹部７１ｂが形成されるような段差を有する形状であれば、トレンチ１０ｃの深さ、幅、平面視した際の形状は、限定されない。
【0074】
前述の実施形態では、表示領域Ｅにトレンチ１０ｃを形成しているが、トレンチ１０ｃを設けない構成としてもよい。この変形例において、凹部７１ｂが設けられる場合は、凹部７１ｂの段差と、平面視で、重なる第３導電層１３ｘをパターニングによって除去してもよい。
この場合、凹部７１ｂの形状は、トレンチ１０ｃに依存しない。よって、凹部７１ｂの形状は、クラックの原因となるような段差を有する形状であれば、凹部７１ｂの深さ、幅、平面視した際の形状によって、限定されない。
この場合、凹部７１ｂの形状は、トレンチ１０ｃに依存しない。よって、凹部７１ｂの形状は、クラックの原因となるような段差を有する形状であれば、凹部７１ｂの深さ、幅、平面視した際の形状によって、限定されない。
【0075】
以上、述べたとおり、本実施形態の電気光学装置としての液晶装置１００によれば、以下の効果を得ることができる。
本実施形態の液晶装置１００は、表示領域Ｅの外側としての周辺領域Ｆにおいて、第１領域Ｆａと、第２領域Ｆｂと、第１領域Ｆａと第２領域Ｆｂとの間の第１段差としての段差部９１ａまたは段差部９３ａを有する基板１０ａと、トランジスターとしてのＴＦＴ３０と、基板１０ａとＴＦＴ３０との層間に設けられ、金属シリサイドとしてのＷＳｉを少なくとも含む遮光層１３ａと、を備え、第１領域Ｆａは、基板１０ａの厚み方向において第２領域Ｆｂよりも高く、遮光層１３ａは、平面視で、第１領域Ｆａと重なる部分に設けられ、段差部９１ａまたは段差部９３ａと重なる部分に設けられていない。
本実施形態の液晶装置１００は、表示領域Ｅの外側としての周辺領域Ｆにおいて、第１領域Ｆａと、第２領域Ｆｂと、第１領域Ｆａと第２領域Ｆｂとの間の第１段差としての段差部９１ａまたは段差部９３ａを有する基板１０ａと、トランジスターとしてのＴＦＴ３０と、基板１０ａとＴＦＴ３０との層間に設けられ、金属シリサイドとしてのＷＳｉを少なくとも含む遮光層１３ａと、を備え、第１領域Ｆａは、基板１０ａの厚み方向において第２領域Ｆｂよりも高く、遮光層１３ａは、平面視で、第１領域Ｆａと重なる部分に設けられ、段差部９１ａまたは段差部９３ａと重なる部分に設けられていない。
【0076】
このように本実施形態の液晶装置１００において、基板１０ａとＴＦＴ３０との層間に設けられ、ＷＳｉを少なくとも含む遮光層１３ａは、平面視で、第１領域Ｆａと重なる部分に設けられ、段差部９１ａまたは段差部９３ａと重なる部分に設けられていない。よって、遮光層１３ａにクラックが発生することを抑制することができる。
【0077】
本実施形態の液晶装置１００において、さらに、段差部９１ａは、基板１０ａに設けられた凹部９１ｂの一部である。または、段差部９３ａは、基板１０ａに設けられた凹部９３ｂの一部である。
よって、段差部９１ａまたは段差部９３ａを基板１０ａに設けた場合において、遮光層１３ａにクラックが発生することを抑制することができる。
よって、段差部９１ａまたは段差部９３ａを基板１０ａに設けた場合において、遮光層１３ａにクラックが発生することを抑制することができる。
【0078】
本実施形態の液晶装置１００において、高融点金属は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む。
よって、遮光層１３ａとして、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む高融点金属を用いたとして、遮光層１３ａにクラックが発生することを抑制することができる。
よって、遮光層１３ａとして、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む高融点金属を用いたとして、遮光層１３ａにクラックが発生することを抑制することができる。
【0079】
本実施形態の液晶装置１００において、金属シリサイドは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む。
よって、遮光層１３ａとして、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイドを用いたとして、遮光層１３ａにクラックが発生することを抑制することができる。
よって、遮光層１３ａとして、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイドを用いたとして、遮光層１３ａにクラックが発生することを抑制することができる。
【0080】
本実施形態の液晶装置１００において、さらに、段差部９１ａは、段差測定用のモニターパターン９１の一部である。
よって、モニターパターン９１が段差部９１ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
よって、モニターパターン９１が段差部９１ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
【0081】
本実施形態の液晶装置１００において、さらに、段差部９３ａは、アライメントマーク９３の一部である。
よって、アライメントマーク９３が段差部９３ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
よって、アライメントマーク９３が段差部９３ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
【0082】
本実施形態の液晶装置１００において、さらに、表示領域Ｅにおいて、第２段差として段差部１０ｃａに設けられた容量素子６０と、を備え、段差部９１ａまたは段差部９３ａは、段差部１０ｃａに対応している。
よって、モニターパターン９１が段差部９１ａを有する場合、または、アライメントマーク９３が段差部９３ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
よって、モニターパターン９１が段差部９１ａを有する場合、または、アライメントマーク９３が段差部９３ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
【0083】
本実施形態の液晶装置１００において、さらに、段差部１０ｃａは、基板１０ａに設けられた凹部としてのトレンチ１０ｃの一部である。
よって、基板１０ａに、段差部１０ｃａを有するトレンチ１０ｃが設けられている場合においても、周辺領域Ｆにおいて、遮光層１３ａにクラックが発生することを抑制することができる。
よって、基板１０ａに、段差部１０ｃａを有するトレンチ１０ｃが設けられている場合においても、周辺領域Ｆにおいて、遮光層１３ａにクラックが発生することを抑制することができる。
【0084】
本実施形態の電気光学装置としての液晶装置１００の製造方法は、基板１０ａの表示領域Ｅと表示領域Ｅの外側の周辺領域Ｆとに、互いに対応する段差としての段差部１０ｃａと段差部９１ａまたは段差部９３ａを形成する工程としてのステップＳ１と、表示領域Ｅと周辺領域Ｆとに、ＷＳｉを少なくとも含む遮光層１３ａを形成する工程としてのステップＳ５と、表示領域ＥにトランジスターとしてのＴＦＴ３０を形成する工程としてのステップＳ９と、を含み、段差を形成する工程は、表示領域Ｅの外側に、第１領域Ｆａと、基板１０ａの厚み方向において第１領域Ｆａよりも低い第２領域Ｆｂとを形成することで、第１領域Ｆａと第２領域Ｆｂとの間に段差部９１ａまたは段差部９３ａを形成し、遮光層を形成する工程は、周辺領域Ｆにおいて、遮光層１３ａを、平面視で、第１領域Ｆａと重なる部分に形成し、第１領域Ｆａと第２領域Ｆｂとの間の段差部９１ａまたは段差部９３ａと重なる部分に形成しない。
【0085】
このように本実施形態の液晶装置１００の製造方法によれば、金属シリサイドとしてのＷＳｉを少なくとも含む遮光層１３ａは、平面視で、第１領域Ｆａと重なる部分に設けられ、段差部９１ａまたは段差部９３ａと重なる部分に設けられていない。よって、遮光層１３ａにクラックが発生することを抑制することができる液晶装置１００を製造することができる。
【0086】
２．実施形態２
図１２は、実施形態２に係る素子基板の断面図である。図１２は、実施形態１の図４Ｂと同様の位置で切断した断面を示す断面図である。
実施形態２は、基板１０ａが、トレンチ１０ｃと、トレンチ１０ｃの形成を間接的にモニターするためのモニターパターン９１とを備えていない点で、および、容量素子６０の一部が、トレンチ１０ｃに形成されていない点で、実施形態１と異なる。なお、以下の説明では、実施形態１と同一の構成には同一の符号を使用して、重複する説明は省略する。
図１２は、実施形態２に係る素子基板の断面図である。図１２は、実施形態１の図４Ｂと同様の位置で切断した断面を示す断面図である。
実施形態２は、基板１０ａが、トレンチ１０ｃと、トレンチ１０ｃの形成を間接的にモニターするためのモニターパターン９１とを備えていない点で、および、容量素子６０の一部が、トレンチ１０ｃに形成されていない点で、実施形態１と異なる。なお、以下の説明では、実施形態１と同一の構成には同一の符号を使用して、重複する説明は省略する。
【0087】
容量素子６０は、第３容量電極６５、誘電膜６４、第２容量電極６２、誘電膜６３および第１容量電極６１を有し、基板１０ａ側から各構成が積層された５層の積層体から構成される。
容量素子６０を構成する積層体の端部には、第２段差としての段差部７１ｚが形成される。
容量素子６０を構成する積層体の端部には、第２段差としての段差部７１ｚが形成される。
【0088】
本実施形態において、アライメントマーク９５は、容量素子６０を構成する５層の積層体に設けられた開口である凹部９５ｂと凹部９５ｂを埋める第１層間絶縁層７１とから構成される。
平面視で、アライメントマーク９５の凹部９５ｂに対応する領域が、第２領域Ｆｂであり、周辺領域Ｆにおいて、第２領域Ｆｂを除いた領域が第１領域Ｆａである。また、第１層間絶縁層７１の第１領域Ｆａと第２領域Ｆｂとの間には、第１段差としての段差部９５ａが設けられる。
周辺領域Ｆにおいて、第１領域Ｆａには、遮光層１３ａが設けられる。また、遮光層１３ａは、実施形態１と同様に、段差部９５ａとは、平面視で、重ならないように設けられる。
平面視で、アライメントマーク９５の凹部９５ｂに対応する領域が、第２領域Ｆｂであり、周辺領域Ｆにおいて、第２領域Ｆｂを除いた領域が第１領域Ｆａである。また、第１層間絶縁層７１の第１領域Ｆａと第２領域Ｆｂとの間には、第１段差としての段差部９５ａが設けられる。
周辺領域Ｆにおいて、第１領域Ｆａには、遮光層１３ａが設けられる。また、遮光層１３ａは、実施形態１と同様に、段差部９５ａとは、平面視で、重ならないように設けられる。
【0089】
以上、述べたとおり、本実施形態の電気光学装置としての液晶装置１００によれば、実施形態１の効果に加えて、以下の効果を得ることができる。
【0090】
本実施形態の液晶装置１００において、第１段差としての段差部９５ａは、基板１０ａに積層された積層体としての５層の積層体に設けられた開口である凹部９５ｂの一部である。
よって、例えば、アライメントマーク９５が、段差部９５ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
よって、例えば、アライメントマーク９５が、段差部９５ａを有する場合において、遮光層１３ａにクラックが発生することを抑制することができる。
【0091】
本実施形態の液晶装置１００において、第２段差としての段差部７１ｚは、基板１０ａに積層された積層体としての第３容量電極６５、誘電膜６４、第２容量電極６２、誘電膜６３および第１容量電極６１の一部である。
よって、容量素子６０を積層体としての第３容量電極６５、誘電膜６４、第２容量電極６２、誘電膜６３および第１容量電極６１から構成した場合において、遮光層１３ａにクラックが発生することを抑制することができる。
よって、容量素子６０を積層体としての第３容量電極６５、誘電膜６４、第２容量電極６２、誘電膜６３および第１容量電極６１から構成した場合において、遮光層１３ａにクラックが発生することを抑制することができる。
【0092】
３．実施形態３
図１３は、本実施形態に係る電子機器としての投射型表示装置の構成を示す概略構成図である。本実施形態では、投射型表示装置１０００として、上述した電気光学装置としての液晶装置１００を備えた投射型表示装置１０００を例に挙げて説明する。
図１３は、本実施形態に係る電子機器としての投射型表示装置の構成を示す概略構成図である。本実施形態では、投射型表示装置１０００として、上述した電気光学装置としての液晶装置１００を備えた投射型表示装置１０００を例に挙げて説明する。
【0093】
図１３に示すように、本実施形態の電子機器としての投射型表示装置１０００は、光源としてのランプユニット１００１、色分離光学系としてのダイクロイックミラー１０１１，１０１２、青色光に対応する液晶装置１００Ｂ、緑色光に対応した液晶装置１００Ｇ、赤色光に対応した液晶装置１００Ｒ、３個の反射ミラー１１１１，１１１２，１１１３、３個のリレーレンズ１１２１，１１２２，１１２３、色合成光学系としてのダイクロイックプリズム１１３０、投射光学系としての投射レンズ１１４０を備えている。
【0094】
ランプユニット１００１では、例えば、放電型の光源を採用している。光源の方式はこれに限定されず、発光ダイオード、レーザーなどの固体光源を採用してもよい。
【0095】
ランプユニット１００１から射出された光は、２個のダイクロイックミラー１０１１，１０１２によって、各々異なる波長域の３色の色光に分離する。３色の色光とは、略赤色の光、略緑色の光、略青色の光である。以降の説明において、上記略赤色の光を赤色光Ｒともいい、上記略緑色の光を緑色光Ｇともいい、上記略青色の光を青色光Ｂともいう。
【0096】
ダイクロイックミラー１０１１は、赤色光Ｒを透過させると共に、赤色光Ｒよりも波長が短い、緑色光Ｇおよび青色光Ｂを反射させる。ダイクロイックミラー１０１１を透過した赤色光Ｒは、反射ミラー１１１１で反射され、液晶装置１００Ｒに入射する。ダイクロイックミラー１０１１で反射された緑色光Ｇは、ダイクロイックミラー１０１２によって反射された後、液晶装置１００Ｇに入射する。ダイクロイックミラー１０１１で反射された青色光Ｂは、ダイクロイックミラー１０１２を透過して、リレーレンズ系１１２０へ射出される。
【0097】
リレーレンズ系１１２０は、リレーレンズ１１２１，１１２２，１１２３、反射ミラー１１１２，１１１３を有している。青色光Ｂは、緑色光Ｇや赤色光Ｒと比べて光路が長いため、光束が大きくなりやすい。そのため、リレーレンズ１１２２を用いて光束の拡大を抑えている。リレーレンズ系１１２０に入射した青色光Ｂは、反射ミラー１１１２で反射されると共に、リレーレンズ１１２１によってリレーレンズ１１２２の近傍で収束される。そして、青色光Ｂは、反射ミラー１１１３およびリレーレンズ１１２３を経て、液晶装置１００Ｂに入射する。
【0098】
投射型表示装置１０００における、光変調装置である液晶装置１００Ｒ，１００Ｇ，１００Ｂには、実施形態１または実施形態２にかかる電気光学装置としての液晶装置１００が適用されている。
【0099】
液晶装置１００Ｒ，１００Ｇ，１００Ｂのそれぞれは、投射型表示装置１０００の上位回路に電気的に接続される。これによって、赤色光Ｒ、緑色光Ｇ、青色光Ｂの階調レベルを指定する画像信号Ｄｘがそれぞれ外部回路から供給され、上位回路で処理される。これによって、液晶装置１００Ｒ，１００Ｇ，１００Ｂが駆動されて、それぞれの色光が変調される。
【0100】
液晶装置１００Ｒ，１００Ｇ，１００Ｂによって変調された赤色光Ｒ、緑色光Ｇ、青色光Ｂは、ダイクロイックプリズム１１３０に３方向から入射する。ダイクロイックプリズム１１３０は、入射した赤色光Ｒ、緑色光Ｇ、青色光Ｂを合成する。ダイクロイックプリズム１１３０において、赤色光Ｒおよび青色光Ｂは９０度に反射され、緑色光Ｇは透過する。そのため、赤色光Ｒ、緑色光Ｇ、青色光Ｂは、カラー画像を表示する表示光として合成され、投射レンズ１１４０に向かって射出される。
【0101】
投射レンズ１１４０は、投射型表示装置１０００の外側を向いて配置されている。表示光は、投射レンズ１１４０を介して拡大されて射出され、投射対象であるスクリーン１２００に投射される。
【0102】
本実施形態では、電子機器として投射型表示装置１０００を例示したが、液晶装置１００が適用される電子機器はこれに限定されない。例えば、投射型のＨＵＤ（Head-Up Display）、ＨＭＤ（Head Mounted Display）、パーソナルコンピューター、デジタルカメラ、液晶テレビなどの電子機器に適用されてもよい。
以上述べた通り、本実施形態の投射型表示装置１０００によれば、上記各実施形態の効果に加えて、以下の効果を得ることができる。
電子機器としての投射型表示装置１０００は、上記各実施形態にかかる電気光学装置としての液晶装置１００を備える。
以上述べた通り、本実施形態の投射型表示装置１０００によれば、上記各実施形態の効果に加えて、以下の効果を得ることができる。
電子機器としての投射型表示装置１０００は、上記各実施形態にかかる電気光学装置としての液晶装置１００を備える。
【0103】
この構成によれば、液晶装置１００の遮光層１３ａにクラックが生じることを抑制できるので、クラックを起因とする品質不良の発生を抑制して、高品質な表示が可能な電子機器を提供することができる。
【0104】
また、上記実施形態では、電気光学装置としての液晶装置１００として、透過型の液晶装置を例示したが、液晶装置１００としては、反射型の液晶装置またはＬＣＯＳ（Liquid crystal on silicon）型の液晶装置としてもよい。
【符号の説明】
【0105】
５…液晶層、６…シール材、７…上下導通部、１０…素子基板、１０ａ…基板、１０ｃ…トレンチ、１０ｃａ…段差部、１１…画素電極、１２…配向膜、１３…走査線、１３ａ…遮光層、１３ｂ，１３ｃ，１３ｄ…凹部、１３ｘ…第３導電層、１６…データ線、１８…共通配線、１９…犠牲膜、２０…対向基板、２０ａ…基板、２１…対向電極、３０…ＴＦＴ、３１…半導体層、３１ｄ…ドレイン領域、３２…ゲート電極、３３…ゲート絶縁膜、４１…検査回路、４３…外部接続端子、４５…走査線駆動回路、４７…データ線駆動回路、４９…配線、５０…中継電極、６０…容量素子、６１…第１容量電極、６２…第２容量電極、６３，６４…誘電膜、６５…第３容量電極、７１…第１層間絶縁層、７１ｂ，７１ｃ，７１ｄ…凹部、７１ｙ…オーバーエッチングされた部分、７１ｚ…段差部、７２…第２層間絶縁層、７３…第３層間絶縁層、７４…第４層間絶縁層、７５…第５層間絶縁層、７６…第６層間絶縁層、８２…第２中継電極、８３…第３中継電極、８４…第４中継電極、８５…第５中継電極、９１…モニターパターン、９１ａ…段差部、９１ｂ…凹部、９３，９５…アライメントマーク、９３ａ，９５ａ…段差部、９３ｂ，９５ｂ…凹部、１００，１００Ｂ，１００Ｇ，１００Ｒ…液晶装置、１０００…投射型表示装置、１００１…ランプユニット、１０１１，１０１２…ダイクロイックミラー、１１１１，１１１２，１１１３…反射ミラー、１１２０…リレーレンズ系、１１３０…ダイクロイックプリズム、１１４０…投射レンズ、１２００…スクリーン、Ｃ１，Ｃ３，Ｃ４，Ｃ５，Ｃ８，Ｃ１０，Ｃ２０…コンタクトホール、Ｅ…表示領域、Ｆ…周辺領域、Ｆａ…第１領域、Ｆｂ…第２領域。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12】
【図13】