知財求人 - 知財ポータルサイト「IP Force」
特開2024-39515スイッチング回路のゲート駆動回路、それを備えるモジュール、スイッチング電源
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024039515
(43)【公開日】2024-03-22
(54)【発明の名称】スイッチング回路のゲート駆動回路、それを備えるモジュール、スイッチング電源
(51)【国際特許分類】
H02M 1/08 20060101AFI20240314BHJP
H02M 3/155 20060101ALI20240314BHJP
【ＦＩ】
H02M1/08 A
H02M3/155 H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022144125
(22)【出願日】2022-09-09
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】篠崎 裕一
【テーマコード（参考）】
5H730
5H740
【Ｆターム（参考）】
5H730AA14
5H730AS05
5H730BB13
5H730DD04
5H730EE59
5H730FD01
5H730FG05
5H740AA05
5H740BA12
5H740BB01
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740KK01
5H740MM01
(57)【要約】
【課題】デッドタイム期間における損失を低減する。
【解決手段】ローサイドドライバ２０４は、ローサイドトランジスタＭＬのゲートソース間に、０Ｖ、ローサイドトランジスタＭＬのゲートしきい値電圧Ｖｇｓ（ｔｈ）より高いハイ電圧ＶＤＤ、ゲートしきい値電圧Ｖｇｓ（ｔｈ）より低いバイアス電圧ＶＢＩＡＳを印加可能に構成される。ローサイドドライバ２０４は、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフであるハイ出力状態から、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、ローサイドトランジスタＭＬのゲートソース間に、バイアス電圧ＶＢＩＡＳを印加する。
【選択図】図２
【解決手段】ローサイドドライバ２０４は、ローサイドトランジスタＭＬのゲートソース間に、０Ｖ、ローサイドトランジスタＭＬのゲートしきい値電圧Ｖｇｓ（ｔｈ）より高いハイ電圧ＶＤＤ、ゲートしきい値電圧Ｖｇｓ（ｔｈ）より低いバイアス電圧ＶＢＩＡＳを印加可能に構成される。ローサイドドライバ２０４は、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフであるハイ出力状態から、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、ローサイドトランジスタＭＬのゲートソース間に、バイアス電圧ＶＢＩＡＳを印加する。
【選択図】図２
【特許請求の範囲】
【請求項1】
ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路のゲート駆動回路であって、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ローサイドドライバは、前記ローサイドトランジスタのゲートソース間に、０Ｖ、前記ローサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ローサイドドライバは、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態から、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ローサイドドライバは、前記ローサイドトランジスタのゲートソース間に、０Ｖ、前記ローサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ローサイドドライバは、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態から、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
【請求項2】
前記ローサイドドライバは、前記ハイ出力状態から前記デッドタイムに遷移するより前に、前記バイアス電圧の印加を開始する、請求項１に記載のゲート駆動回路。
【請求項3】
前記ローサイドドライバは、
前記ローサイドトランジスタのゲートにハイ電圧またはロー電圧を印加するプリドライバと、
前記バイアス電圧を規定する基準電圧を生成する電圧源と、
前記電圧源の出力と前記ローサイドトランジスタのゲートの間に接続されたスイッチと、
を含む、請求項１または２に記載のゲート駆動回路。
前記ローサイドトランジスタのゲートにハイ電圧またはロー電圧を印加するプリドライバと、
前記バイアス電圧を規定する基準電圧を生成する電圧源と、
前記電圧源の出力と前記ローサイドトランジスタのゲートの間に接続されたスイッチと、
を含む、請求項１または２に記載のゲート駆動回路。
【請求項4】
前記電圧源は、温度に応じて前記基準電圧を変化させる、請求項３に記載のゲート駆動回路。
【請求項5】
前記ゲート駆動回路は、
前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記０Ｖを印加する、請求項１または２に記載のゲート駆動回路。
前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記０Ｖを印加する、請求項１または２に記載のゲート駆動回路。
【請求項6】
前記ハイサイドドライバは、
前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、請求項１または２に記載のゲート駆動回路。
前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、請求項１または２に記載のゲート駆動回路。
【請求項7】
ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路のゲート駆動回路であって、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ハイサイドドライバは、前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態から、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ハイサイドドライバは、前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態から、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
【請求項8】
ひとつの半導体基板に一体集積化される、請求項１または２に記載のゲート駆動回路。
【請求項9】
請求項１、２、７のいずれかに記載のゲート駆動回路と、
前記ハイサイドトランジスタと、前記ローサイドトランジスタと、
を備える、モジュール。
前記ハイサイドトランジスタと、前記ローサイドトランジスタと、
を備える、モジュール。
【請求項10】
ハイサイドトランジスタおよびローサイドトランジスタと、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動する請求項１、２、７のいずれかに記載のゲート駆動回路と、
を備える、スイッチング電源。
前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動する請求項１、２、７のいずれかに記載のゲート駆動回路と、
を備える、スイッチング電源。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スイッチング回路に関する。
【背景技術】
【0002】
ＤＣ／ＤＣコンバータや、ＡＣ／ＤＣコンバータ、インバータをはじめとするパワーエレクトロニクスの分野において、ハーフブリッジ回路やフルブリッジ回路などのスイッチング回路が用いられる。
【0003】
図１は、スイッチング回路１００Ｒの回路図である。スイッチング回路１００Ｒは、直列に接続されるハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬと、それらを駆動するゲート駆動回路２００Ｒを備える。ゲート駆動回路２００Ｒは、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬのオン、オフを相補的に制御することにより、スイッチング端子ＳＷを、ハイ出力状態（入力電圧ＶＩＮ）およびロー出力状態（接地電圧０Ｖ）の二状態で切り替える。
【0004】
ゲート駆動回路２００Ｒは、ハイサイドドライバ２０２、ローサイドドライバ２０４および整流素子Ｄ１を備える。ハイサイドトランジスタＭＨはＮチャンネルトランジスタであり、それをターンオンするためには、入力電圧ＶＩＮより高い駆動電圧が必要となる。入力電圧ＶＩＮより高い駆動電圧を生成するために、ブートストラップ回路が利用される。整流素子Ｄ１は、外付けのブートストラップキャパシタＣＢとともにブートストラップ回路を構成する。
【0005】
ハイサイドトランジスタＭＨとローサイドトランジスタＭＬが同時にオンすると、貫通電流が流れるため、それを防止するために、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬが両方オフとなるデッドタイムが挿入される。ＤＣ／ＤＣコンバータをはじめとするいくつかのアプリケーションでは、スイッチング回路１００がロー出力からハイ出力に遷移するときのデッドタイムの間、ローサイドトランジスタＭＬには逆電流が流れる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許出願公開第２０２０／００４４５５４号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
スイッチング素子としては、従来、シリコン（Ｓｉ）のＭＯＳＦＥＴやバイポーラトランジスタが用いられていたが、近年、その代替として、窒化ガリウム（ＧａＮ）を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が注目されている。ＧａＮ－ＨＥＭＴは、優れた高周波数特性、低い動作抵抗と高い耐圧を有しており、Ｓｉデバイスとの置き換えにより、ＤＣ／ＤＣコンバータなどの高効率化、小型化が期待される。
【0008】
ローサイドトランジスタＭＬがＳｉ－ＭＯＳＦＥＴである場合、ハイ出力状態からロー出力状態に遷移する間に挿入されるデッドタイムの間、ローサイドトランジスタＭＬのボディダイオードに電流が流れ、このときのローサイドトランジスタＭＬの両端間電圧はボディダイオードの順方向電圧Ｖｆとなる。
【0009】
これに対して、ローサイドトランジスタＭＬがＧａＮ ＨＥＭＴである場合、逆方向電流が流れるときのローサイドトランジスタＭＬの両端間電圧（逆方向電圧）は、Ｓｉ－ＭＯＳＦＥＴのボディダイオードよりも大きな電圧（たとえば４Ｖ）となる。そのため、ＧａＮ ＨＥＭＴを利用したスイッチング回路は、ＳｉＭＯＳＦＥＴを利用したスイッチング回路に比べて、デッドタイムにおけるローサイドトランジスタの損失が大きい。
【0010】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、デッドタイム期間における損失を低減することにある。
【課題を解決するための手段】
【0011】
本開示のある態様は、ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路のゲート駆動回路に関する。ゲート駆動回路は、ハイサイドトランジスタを駆動するハイサイドドライバと、ローサイドトランジスタを駆動するローサイドドライバと、を備える。ローサイドドライバは、ローサイドトランジスタのゲートソース間に、０Ｖ、ローサイドトランジスタのゲートしきい値電圧より高いハイ電圧、ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、ローサイドドライバは、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態から、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、ローサイドトランジスタのゲートソース間に、バイアス電圧を印加する。
【0012】
本開示の別の態様もまた、ゲート駆動回路である。このゲート駆動回路は、ハイサイドトランジスタを駆動するハイサイドドライバと、ローサイドトランジスタを駆動するローサイドドライバと、を備える。ハイサイドドライバは、ハイサイドトランジスタのゲートソース間に、０Ｖ、ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、ハイサイドドライバは、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態から、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、ハイサイドトランジスタのゲートソース間に、バイアス電圧を印加する。
【0013】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0014】
本開示のある態様によれば、デッドタイム中の損失を低減できる。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0017】
一実施形態に係るゲート駆動回路は、ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路に使用される。ゲート駆動回路は、ハイサイドトランジスタを駆動するハイサイドドライバと、ローサイドトランジスタを駆動するローサイドドライバと、を備える。ローサイドドライバは、ローサイドトランジスタのゲートソース間に、０Ｖ、ローサイドトランジスタのゲートしきい値電圧より高いハイ電圧、ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、ローサイドドライバは、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態から、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、ローサイドトランジスタのゲートソース間に、バイアス電圧を印加する。
【0018】
ＧａＮ－ＨＥＭＴの逆方向電圧は、ゲートソース間電圧に対する依存性を有し、ゲートソース間電圧が大きいほど、逆方向電圧が小さくなる。そこで、デッドタイムの間、ゲートしきい値電圧を超えないバイアス電圧を、ローサイドトランジスタのゲートソース間に印加することにより、ローサイドトランジスタのオフ状態を維持しつつ、逆方向電圧を小さくでき、損失を低減できる。
【0019】
一実施形態において、ローサイドドライバは、ハイ出力状態からデッドタイムに遷移するより前に、バイアス電圧の印加を開始してもよい。これにより、デッドタイム中の全期間にわたり、損失を低減できる。
【0020】
一実施形態において、ローサイドドライバは、ローサイドトランジスタのゲートにハイ電圧またはロー電圧を印加するプリドライバと、バイアス電圧を規定する基準電圧を生成する電圧源と、電圧源の出力とローサイドトランジスタのゲートの間に接続されたスイッチと、を含んでもよい。
【0021】
一実施形態において、電圧源は、温度に応じて基準電圧を変化させてもよい。
【0022】
一実施形態において、ゲート駆動回路は、ロー出力状態からハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、ローサイドトランジスタのゲートソース間に、０Ｖを印加してもよい。
【0023】
一実施形態において、ハイサイドドライバは、ハイサイドトランジスタのゲートソース間に、０Ｖ、ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、ハイサイドドライバは、ロー出力状態からハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、ハイサイドトランジスタのゲートソース間に、バイアス電圧を印加してもよい。
【0024】
ハイサイドトランジスタに逆方向電流が流れるアプリケーションにおいては、ハイサイドトランジスタについても、デッドタイム中にバイアス電圧を印加することにより、損失を低減できる。
【0025】
一実施形態に係るゲート駆動回路は、ハイサイドトランジスタを駆動するハイサイドドライバと、ローサイドトランジスタを駆動するローサイドドライバと、を備える。ハイサイドドライバは、ハイサイドトランジスタのゲートソース間に、０Ｖ、ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、ハイサイドドライバは、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態から、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、ハイサイドトランジスタのゲートソース間に、バイアス電圧を印加する。
【0026】
この構成によると、デッドタイムにおけるハイサイドトランジスタの損失を低減できる。
【0027】
一実施形態において、ゲート駆動回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0028】
一実施形態に係るモジュールは、上述のいずれかのゲート駆動回路と、ハイサイドトランジスタと、ローサイドトランジスタと、を備えてもよい。
【0029】
一実施形態に係るスイッチング電源は、ハイサイドトランジスタおよびローサイドトランジスタと、ハイサイドトランジスタおよびローサイドトランジスタを駆動するゲート駆動回路と、を備えてもよい。
【0030】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0031】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0032】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0033】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタ、インダクタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは回路定数（抵抗値、容量値、インダクタンス）を表すものとする。
【0034】
（実施形態１）
図２は、実施形態１に係るゲート駆動回路２００を備えるスイッチング回路１００のブロック図である。スイッチング回路１００は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、ブートストラップキャパシタＣＢおよびゲート駆動回路２００を備える。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＧａＮ－ＨＥＭＴ（ＧａＮ－ＦＥＴ）である。
図２は、実施形態１に係るゲート駆動回路２００を備えるスイッチング回路１００のブロック図である。スイッチング回路１００は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、ブートストラップキャパシタＣＢおよびゲート駆動回路２００を備える。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＧａＮ－ＨＥＭＴ（ＧａＮ－ＦＥＴ）である。
【0035】
ゲート駆動回路２００は、その入力ピン（あるいは端子）ＩＮに、パルスの入力信号を受け、入力信号ＩＮに応じて、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを制御する。たとえば入力信号ＩＮがハイのとき、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフであり、スイッチング端子ＳＷの電圧ＶＳはハイとなり、入力信号ＩＮがローのとき、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンであり、スイッチング端子ＳＷの電圧ＶＳはローとなる。
【0036】
ゲート駆動回路２００は、ハイサイドドライバ２０２、ローサイドドライバ２０４、レベルシフタ２０６、デッドタイムコントローラ２１０、ダイオードＤ１を備え、ひとつの半導体基板に集積化されている。
【0037】
ゲート駆動回路２００の出力ピンＨＯは、ハイサイドトランジスタＭＨのゲートと接続され、スイッチングピンＶＳは、ハイサイドトランジスタＭＨのソースおよびローサイドトランジスタＭＬのドレインと接続される。ゲート駆動回路２００の出力ピンＬＯは、ローサイドトランジスタＭＬのゲートと接続される。
【0038】
デッドタイムコントローラ２１０は、入力信号ＩＮにもとづいて、相補的にハイレベルとなる２つのハイサイドパルスＳＨおよびローサイドパルスＳＬを発生する。ハイサイドパルスＳＨのハイ区間は、入力信号ＩＮのハイ区間に応じており、ローサイドパルスＳＬのハイ区間は、入力信号ＩＮのロー区間に応じている。デッドタイムコントローラ２１０は、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬが同時にオンとならないように、入力信号ＩＮのレベルが変化するたびに、ハイサイドパルスＳＨとローサイドパルスＳＬが両方オフとなるデッドタイムを挿入する。
【0039】
ローサイドドライバ２０４は、ローサイドパルスＳＬにもとづいてローサイドトランジスタＭＬを駆動する。ハイサイドパルスＭＨは、レベルシフタ２０６を介してハイサイドドライバ２０２に入力される。ローサイドドライバ２０４は、ローサイドパルスＳＬが第１レベル（たとえばハイ）のときに、ローサイドトランジスタＭＬのゲートソース間に、ＧａＮ－ＨＥＭＴのゲートしきい値電圧Ｖｇｓ（ｔｈ）より高いハイ電圧（ＶＤＤ）を印加する。またローサイドドライバ２０４は、ローサイドパルスＳＬが第２レベル（たとえばロー）のときに、ローサイドトランジスタＭＬのゲートソース間に０Ｖを印加する。
【0040】
ハイサイドドライバ２０２の上側電源ノードＮ１はブートストラップピンＶＢと接続され、その下側電源ノードＮ２が、スイッチングピンＶＳと接続されており、レベルシフト後のハイサイドパルスＳＨ’にもとづいて、ハイサイドトランジスタＭＨを駆動する。
【0041】
ブートストラップキャパシタＣＢの一端は、スイッチングピンＶＳと接続され、その他端はブートストラップピンＶＢと接続される。ダイオードＤ１のカソードは、ＶＢピンを介してブートストラップキャパシタＣＢの他端と接続され、そのアノードには定電圧ＶＲＥＧが印加される。
【0042】
ハイサイドドライバ２０２は、ブートストラップピンＶＢとスイッチングピンＶＳの電位差ＶＢＳ＝ＶＢ－ＶＳ、つまりブートストラップキャパシタＣＢの両端間電圧を電源電圧として動作する。したがって、ＶＢＳをハイサイド電源電圧と称する。
【0043】
ハイサイドドライバ２０２は、ハイサイドパルスＳＨ’が第１レベル（たとえばハイ）のときに、ハイサイドトランジスタＭＨのゲートソース間に、ＧａＮ－ＨＥＭＴのゲートしきい値電圧Ｖｇｓ（ｔｈ）より高いハイ電圧（ＶＢＳ）を印加する。またハイサイドドライバ２０２は、ハイサイドパルスＳＨが第２レベル（たとえばロー）のときに、ハイサイドトランジスタＭＨのゲートソース間に０Ｖを印加する。
【0044】
本実施形態において、ローサイドドライバ２０４は、ハイ電圧ＶＤＤ、０Ｖに加えて、バイアス電圧ＶＢＩＡＳを、ローサイドトランジスタＭＬのゲートソース間に印加できるように構成されている。バイアス電圧ＶＢＩＡＳは、ローサイドトランジスタＭＬのゲートしきい値電圧Ｖｇｓ（ｔｈ）よりも低く定められる。たとえば、バイアス電圧ＶＢＩＡＳは、Ｖｇｓ（ｔｈ）から、０．１～０．２Ｖ程度低い電圧とすることができる。
【0045】
ローサイドドライバ２０４は、ハイ出力状態からロー出力状態に遷移する間に挿入されるデッドタイムにおいて、ローサイドトランジスタＭＬのゲートソース間に、バイアス電圧ＶＢＩＡＳを印加する。ローサイドドライバ２０４は、デッドタイムコントローラ２１０が生成する制御信号ＳＢに応じて、バイアス電圧ＶＢＩＡＳを出力する。
【0046】
以上がゲート駆動回路２００の構成である。続いてその動作を説明する。
【0047】
【0048】
入力信号ＩＮは、ハイレベルとローレベルを交互に繰り返す。時刻ｔ０に入力信号ＩＮがハイに遷移すると、それをトリガーとしてデッドタイムコントローラ２１０は、時刻ｔ１に、ローサイドパルスＳＬをローに遷移させる。またデッドタイムＴＤ１の経過後の時刻ｔ２に、ハイサイドパルスＳＨをハイに遷移させる。このデッドタイムＴＤ１の間、スイッチング電圧ＶＳＷは、－ＶＲＥＶとなる。ＶＲＥＶは、ローサイドトランジスタＭＬの逆方向電圧である。
【0049】
時刻ｔ２にハイサイドパルスＳＨがハイとなり、ハイサイドトランジスタＭＨがオンすると、ハイ出力状態φＨとなる。
【0050】
時刻ｔ３に、入力信号ＩＮがローに遷移する。ローサイドドライバ２０４は、ハイ出力状態φＨから次のデッドタイムＴＤ２に遷移するより前に、つまりハイ出力状態φＨの間に、バイアス電圧ＶＢＩＡＳの印加を開始する。たとえばデッドタイムコントローラ２１０は、入力信号ＩＮのローへの遷移をトリガーとして、制御信号ＳＢを直ちにアサート（たとえばハイ）とする。続く時刻ｔ４に、デッドタイムコントローラ２１０は、ハイサイドパルスＳＨをローに遷移させる。時刻ｔ４～ｔ５の期間、ローサイドトランジスタＭＬのゲートソース間には、バイアス電圧ＶＢＩＡＳが印加される。
【0051】
そして、時刻ｔ４からデッドタイムＴＤ２の経過後の時刻ｔ５に、ローサイドパルスＳＬがハイとなると、ローサイドトランジスタＭＬのゲートソース間にハイ電圧ＶＤＤが印加される。その結果、ローサイドトランジスタＭＬがオンとなり、ロー出力状態φＬとなる。
【0052】
ゲート駆動回路２００はこの動作を繰り返す。以上がゲート駆動回路２００の動作である。続いてその利点を説明する。
【0053】
デッドタイムＴＤ２におけるスイッチング電圧ＶＳＷは、デッドタイムＴＤ１と同様に、ローサイドトランジスタＭＬの逆方向電圧ＶＲＥＶに応じた電圧となるが、デッドタイムＴＤ１では、ローサイドトランジスタＭＬのゲートソース間電圧が０Ｖであるのに対して、デッドタイムＴＤ２では、ローサイドトランジスタＭＬのゲートソース間電圧は、ＶＢＩＡＳである点で異なっている。ＧａＮ－ＨＥＭＴの逆方向電圧ＶＲＥＶは、ゲートソース間電圧に依存し、ゲートソース間に正の電圧を加えると、逆方向電圧ＶＲＥＶは、ゲートソース間電圧が０Ｖのときに比べて、小さくなる。つまり、デッドタイムＴＤ２における逆方向電圧ＶＲＥＶ’は、デッドタイムＴＤ１における逆方向電圧ＶＲＥＶよりも小さくなる。
【0054】
デッドタイムにおけるローサイドトランジスタＭＬの消費電力Ｐは、
Ｐ＝Ｉ×ＶＲＥＶ
となる。本実施形態によれば、デッドタイムＴＤ２において、逆方向電圧ＶＲＥＶを小さくできるため、ローサイドトランジスタＭＬにおける損失を低減することができる。
Ｐ＝Ｉ×ＶＲＥＶ
となる。本実施形態によれば、デッドタイムＴＤ２において、逆方向電圧ＶＲＥＶを小さくできるため、ローサイドトランジスタＭＬにおける損失を低減することができる。
【0055】
図４は、ローサイドドライバ２０４の構成例を示す回路図である。ローサイドドライバ２０４は、プリドライバ２４０、ダイオード２４２、スイッチ２４４、電圧源２４６を含む。
【0056】
プリドライバ２４０は、ローサイドパルスＳＬに応じて、ローサイドトランジスタＭＬのゲートに、ハイ電圧ＶＤＤまたはロー電圧０Ｖを印加する。
【0057】
電圧源２４６は、バイアス電圧ＶＢＩＡＳを規定する基準電圧ＶＲＥＦを生成する。スイッチ２４４は、ＮＭＯＳトランジスタであり、制御信号ＳＢをゲートに受ける。スイッチ２４４は、制御信号ＳＢがハイのときにオンとなる。スイッチ２４４と、ローサイドトランジスタＭＬのゲートの間には、ダイオード２４２が挿入される。
【0058】
プリドライバ２４０は、スリーステートバッファで構成してもよい。プリドライバ２４０は、図３の時刻ｔ３～ｔ４の間、ディセーブル状態となり、その出力がハイインピーダンスとなってもよい。
【0059】
スイッチ２４４がオンとなると、ダイオード２４２を介して、基準電圧ＶＲＥＦが、ローサイドトランジスタＭＬのゲートに供給される。ダイオード２４２の順方向電圧をＶｆとするとき、ＶＢＩＡＳ＝ＶＲＥＦ－Ｖｆとなる。ダイオード２４２を挿入することで、図３のロー出力状態φＬにおいて、ローサイドトランジスタＭＬのゲートから電圧源２４６に向かって電流が逆流するのを防止できる。
【0060】
電圧源２４６は、温度に応じて基準電圧ＶＲＥＦを変化させてもよい。ローサイドトランジスタＭＬのゲートしきい値電圧Ｖｇｓ（ｔｈ）は、温度依存性を有しており、温度が高いほど、しきい値電圧Ｖｇｓ（ｔｈ）は低くなる。そこで、温度が高いほど、基準電圧ＶＲＥＦを低くすることにより、デッドタイム期間中の逆方向電圧を適切に制御できる。
【0061】
なお、ロー出力状態φＬからハイ出力状態φＨに遷移する間に挿入されるデッドタイムＴＤ１の間は、ローサイドトランジスタＭＬのゲート電圧は０Ｖとされる。これにより、ローサイドトランジスタＭＬがセルフターンオンするのを防止することができる。
【0062】
図３では、デッドタイムＴＤ２に先行して、ローサイドトランジスタＭＬのゲートソース間に、バイアス電圧ＶＢＩＡＳを印加しはじめる。言い換えると、バイアス電圧ＶＢＩＡＳを印加し始めるタイミングはハイ出力状態であればよいため、制御信号ＳＢの生成に関しては、細かいタイミング制御は不要である。
【0063】
（実施形態２）
図５は、実施形態２に係るゲート駆動回路２００Ａを備えるスイッチング回路１００Ａのブロック図である。
図５は、実施形態２に係るゲート駆動回路２００Ａを備えるスイッチング回路１００Ａのブロック図である。
【0064】
このスイッチング回路１００Ａは、スイッチング端子ＳＷを介して電流が流れ出るソースモードと、スイッチング端子ＳＷを介して外部から電流を吸い込むシンクモードの両方で動作する。スイッチング回路１００Ａがシンクモードで動作するとき、デッドタイムＴＤ１，ＴＤ２において、ハイサイドトランジスタＭＨに逆方向電流が流れることとなる。
【0065】
そこでゲート駆動回路２００Ａでは、ハイサイドドライバ２０２が、ローサイドドライバ２０４と同様に、ハイ電圧、ロー電圧、バイアス電圧ＶＢＩＡＳの３つの電圧を、ハイサイドトランジスタＭＨのゲートソース間に、印加可能に構成されている。
【0066】
具体的には、ハイサイドドライバ２０２は、ロー出力状態φＬからハイ出力状態φＨに遷移する間に挿入されるデッドタイムＴＤ１において、ハイサイドトランジスタＭＨのゲートソース間に、バイアス電圧ＶＢＩＡＳを印加する。なお、セルフターンオンを防止するため、デッドタイムＴＤ２の間は、ハイサイドトランジスタＭＨのゲートソース間には０Ｖが印加される。
【0067】
実施形態２によれば、シンクモードで動作するときに、ハイサイドトランジスタＭＨの逆方向電圧が小さくなるため、消費電力を削減できる。
【0068】
（実施形態３）
実施形態３では、スイッチング回路は、ソースモードでの動作が支配的であり、シンクモードでの動作はほとんど発生しないとする。この場合、ハイサイドドライバ２０２のみ、ハイ電圧、ロー電圧、バイアス電圧の３つの電圧を出力可能とし、ローサイドドライバ２０４は、ハイ電圧とロー電圧の２つの電圧を出力可能としてもよい。
実施形態３では、スイッチング回路は、ソースモードでの動作が支配的であり、シンクモードでの動作はほとんど発生しないとする。この場合、ハイサイドドライバ２０２のみ、ハイ電圧、ロー電圧、バイアス電圧の３つの電圧を出力可能とし、ローサイドドライバ２０４は、ハイ電圧とロー電圧の２つの電圧を出力可能としてもよい。
【0069】
続いてスイッチング回路１００の用途を説明する。
【0070】
図６は、ゲート駆動回路２００を備えるＤＣ／ＤＣコンバータ３００の回路図である。ＤＣ／ＤＣコンバータ３００は、降圧（Buck）コンバータであり、ゲート駆動回路２００に加えて、インダクタＬ１、出力キャパシタＣ１、コントローラ３１０を備える。コントローラ３１０は、ＤＣ／ＤＣコンバータ３００の出力電圧あるいは出力電流が、目標とする状態に近づくように変調されるパルス信号Ｓｐを生成するパルス変調器である。パルス信号Ｓｐは、ゲート駆動回路２００の入力端子ＩＮに供給される。
【0071】
ゲート駆動回路２００とハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬは、同じパッケージ内にモジュール化されてもよい。このパッケージには、さらにコントローラ３１０がモジュール化されてもよい。
【0072】
【0073】
なおデジタル制御電源の場合、パルス変調器において、パルス信号Ｓｐに替えて、デューティサイクル指令値を生成してもよい。デッドタイムコントローラ２１０は、デューティサイクル指令値にもとづいて、ハイサイドパルスＳＨとローサイドパルスＳＬを生成してもよい。
【0074】
ＤＣ／ＤＣコンバータ３００は、昇圧コンバータであってもよい。その場合、スイッチングトランジスタがローサイドトランジスタＭＬ、同期整流トランジスタがハイサイドトランジスタＭＨとなる。
【0075】
本開示に係る実施形態について、具体的な用語を用いて説明したが、この説明は、理解を助けるための例示に過ぎず、本開示あるいは請求の範囲を限定するものではない。本発明の範囲は、請求の範囲によって規定されるものであり、したがって、ここでは説明しない実施形態、実施例、変形例も、本発明の範囲に含まれる。
【0076】
スイッチング回路は、電源のほか、モータ駆動回路などさまざまな用途で使用されており、本発明は電源以外の用途にも適用可能である。
【0077】
実施形態にもとづき、具体的な語句を用いて本発明を説明したが、実施形態は、本発明の原理、応用を示しているにすぎず、実施形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【0078】
（付記）
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
【0079】
（項目１）
ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路のゲート駆動回路であって、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ローサイドドライバは、前記ローサイドトランジスタのゲートソース間に、０Ｖ、前記ローサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ローサイドドライバは、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態から、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路のゲート駆動回路であって、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ローサイドドライバは、前記ローサイドトランジスタのゲートソース間に、０Ｖ、前記ローサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ローサイドドライバは、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態から、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
【0080】
（項目２）
前記ローサイドドライバは、前記ハイ出力状態から前記デッドタイムに遷移するより前に、前記バイアス電圧の印加を開始する、項目１に記載のゲート駆動回路。
前記ローサイドドライバは、前記ハイ出力状態から前記デッドタイムに遷移するより前に、前記バイアス電圧の印加を開始する、項目１に記載のゲート駆動回路。
【0081】
（項目３）
前記ローサイドドライバは、
前記ローサイドトランジスタのゲートにハイ電圧またはロー電圧を印加するプリドライバと、
前記バイアス電圧を規定する基準電圧を生成する電圧源と、
前記電圧源の出力と前記ローサイドトランジスタのゲートの間に接続されたスイッチと、
を含む、項目１または２に記載のゲート駆動回路。
前記ローサイドドライバは、
前記ローサイドトランジスタのゲートにハイ電圧またはロー電圧を印加するプリドライバと、
前記バイアス電圧を規定する基準電圧を生成する電圧源と、
前記電圧源の出力と前記ローサイドトランジスタのゲートの間に接続されたスイッチと、
を含む、項目１または２に記載のゲート駆動回路。
【0082】
（項目４）
前記電圧源は、温度に応じて前記基準電圧を変化させる、項目３に記載のゲート駆動回路。
前記電圧源は、温度に応じて前記基準電圧を変化させる、項目３に記載のゲート駆動回路。
【0083】
（項目５）
前記ゲート駆動回路は、
前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記０Ｖを印加する、項目１から４のいずれかに記載のゲート駆動回路。
前記ゲート駆動回路は、
前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ローサイドトランジスタのゲートソース間に、前記０Ｖを印加する、項目１から４のいずれかに記載のゲート駆動回路。
【0084】
（項目６）
前記ハイサイドドライバは、
前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、項目１から５のいずれかに記載のゲート駆動回路。
前記ハイサイドドライバは、
前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ロー出力状態から前記ハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、項目１から５のいずれかに記載のゲート駆動回路。
【0085】
（項目７）
ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路のゲート駆動回路であって、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ハイサイドドライバは、前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態から、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるハイサイドトランジスタおよびローサイドトランジスタを含むスイッチング回路のゲート駆動回路であって、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
を備え、
前記ハイサイドドライバは、前記ハイサイドトランジスタのゲートソース間に、０Ｖ、前記ハイサイドトランジスタのゲートしきい値電圧より高いハイ電圧、前記ゲートしきい値電圧より低いバイアス電圧を印加可能に構成され、
前記ハイサイドドライバは、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンであるロー出力状態から、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフであるハイ出力状態に遷移する間に挿入されるデッドタイムにおいて、前記ハイサイドトランジスタのゲートソース間に、前記バイアス電圧を印加する、ゲート駆動回路。
【0086】
（項目８）
ひとつの半導体基板に一体集積化される、項目１から７のいずれかに記載のゲート駆動回路。
ひとつの半導体基板に一体集積化される、項目１から７のいずれかに記載のゲート駆動回路。
【0087】
（項目９）
項目１から８のいずれかに記載のゲート駆動回路と、
前記ハイサイドトランジスタと、前記ローサイドトランジスタと、
を備える、モジュール。
項目１から８のいずれかに記載のゲート駆動回路と、
前記ハイサイドトランジスタと、前記ローサイドトランジスタと、
を備える、モジュール。
【0088】
（項目１０）
ハイサイドトランジスタおよびローサイドトランジスタと、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動する項目１から８のいずれかに記載のゲート駆動回路と、
を備える、スイッチング電源。
ハイサイドトランジスタおよびローサイドトランジスタと、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動する項目１から８のいずれかに記載のゲート駆動回路と、
を備える、スイッチング電源。
【符号の説明】
【0089】
１００ スイッチング回路
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
ＣＢ ブートストラップキャパシタ
２００ ゲート駆動回路
２０２ ハイサイドドライバ
２０４ ローサイドドライバ
２０６ レベルシフタ
２１０ デッドタイムコントローラ
３００ ＤＣ／ＤＣコンバータ
３１０ コントローラ
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
ＣＢ ブートストラップキャパシタ
２００ ゲート駆動回路
２０２ ハイサイドドライバ
２０４ ローサイドドライバ
２０６ レベルシフタ
２１０ デッドタイムコントローラ
３００ ＤＣ／ＤＣコンバータ
３１０ コントローラ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】