ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024040041
(43)【公開日】2024-03-25
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240315BHJP
G02F 1/1368 20060101ALI20240315BHJP
G02F 1/1339 20060101ALI20240315BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 348A
G09F9/30 349C
G02F1/1368
G02F1/1339 500
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022144860
(22)【出願日】2022-09-12
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】尾崎 靖尚
(72)【発明者】
【氏名】尾関 芳孝
(72)【発明者】
【氏名】森口 幸志郎
【テーマコード（参考）】
2H189
2H192
5C094
【Ｆターム（参考）】
2H189DA06
2H189DA08
2H189DA10
2H189DA11
2H189DA16
2H189DA18
2H189DA31
2H192AA24
2H192BC34
2H192BC35
2H192CB02
2H192CB37
2H192CB81
2H192CC02
2H192CC42
2H192GD22
2H192GD23
5C094AA09
5C094BA03
5C094BA27
5C094BA43
5C094BA52
5C094BA75
5C094DA13
5C094DA15
5C094DB01
5C094EA04
5C094EA05
5C094ED15
5C094FB14
(57)【要約】
【課題】表示装置において、高精細化された画素におけるクロストークを低減する。
【解決手段】表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと電気的に接続される第１透明導電層と、第１透明導電層よりも上層に設けられた第１絶縁層と、第１絶縁層に設けられ、第１方向に並んで配置された複数の画素に亘って延在する開口を介して第１透明導電層と電気的に接続される第２透明導電層と、第２透明導電層の上に設けられ、開口の内部を充填する充填部材と、第１絶縁層及び充填部材の上に設けられた第３透明導電層と、第３透明導電層と接する金属層と、を有する。
【選択図】図１
【解決手段】表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと電気的に接続される第１透明導電層と、第１透明導電層よりも上層に設けられた第１絶縁層と、第１絶縁層に設けられ、第１方向に並んで配置された複数の画素に亘って延在する開口を介して第１透明導電層と電気的に接続される第２透明導電層と、第２透明導電層の上に設けられ、開口の内部を充填する充填部材と、第１絶縁層及び充填部材の上に設けられた第３透明導電層と、第３透明導電層と接する金属層と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１基板の上に、第１方向及び前記第１方向と交差する第２方向に沿って配置された複数の画素を有し、
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと電気的に接続される第１透明導電層と、
前記第１透明導電層よりも上層に設けられた第１絶縁層と、
前記第１絶縁層に設けられ、前記第１方向に並んで配置された複数の画素に亘って延在する開口を介して前記第１透明導電層と電気的に接続される第２透明導電層と、
前記第２透明導電層の上に設けられ、前記開口の内部を充填する充填部材と、
前記第１絶縁層及び前記充填部材の上に設けられた第３透明導電層と、
前記第３透明導電層と接する金属層と、を有する、表示装置。
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと電気的に接続される第１透明導電層と、
前記第１透明導電層よりも上層に設けられた第１絶縁層と、
前記第１絶縁層に設けられ、前記第１方向に並んで配置された複数の画素に亘って延在する開口を介して前記第１透明導電層と電気的に接続される第２透明導電層と、
前記第２透明導電層の上に設けられ、前記開口の内部を充填する充填部材と、
前記第１絶縁層及び前記充填部材の上に設けられた第３透明導電層と、
前記第３透明導電層と接する金属層と、を有する、表示装置。
【請求項2】
前記トランジスタは、酸化物半導体層と、前記酸化物半導体層に対向するゲート配線と、前記酸化物半導体層と前記ゲート配線との間のゲート絶縁層と、を有し、
前記ゲート配線は、前記開口と重畳するように第１方向に沿って延在する、請求項１に記載の表示装置。
前記ゲート配線は、前記開口と重畳するように第１方向に沿って延在する、請求項１に記載の表示装置。
【請求項3】
前記充填部材は、前記第１絶縁層の上に設けられた前記第２透明導電層の上面よりも突出した突出部を有する、請求項１に記載の表示装置。
【請求項4】
前記突出部の上に、前記第３透明導電層及び前記金属層が設けられる、請求項３に記載の表示装置。
【請求項5】
第１基板の上に、第１方向及び前記第１方向と交差する第２方向に沿って配置された複数の画素を有し、
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと電気的に接続される第１透明導電層と、
前記第１透明導電層よりも上層に設けられた第１絶縁層と、
前記第１絶縁層に設けられ、前記第１方向に並んで配置された複数の画素に亘って延在する開口を介して前記第１透明導電層と電気的に接続される第２透明導電層と、
前記第２透明導電層の上に設けられた第２絶縁層と、
前記第２絶縁層の上に設けられた第３透明導電層と、
前記第３透明導電層の上に設けられ、前記開口の内部を充填する充填部材と、
前記第３透明導電層及び前記充填部材の上に設けられた金属層と、を有する、表示装置。
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと電気的に接続される第１透明導電層と、
前記第１透明導電層よりも上層に設けられた第１絶縁層と、
前記第１絶縁層に設けられ、前記第１方向に並んで配置された複数の画素に亘って延在する開口を介して前記第１透明導電層と電気的に接続される第２透明導電層と、
前記第２透明導電層の上に設けられた第２絶縁層と、
前記第２絶縁層の上に設けられた第３透明導電層と、
前記第３透明導電層の上に設けられ、前記開口の内部を充填する充填部材と、
前記第３透明導電層及び前記充填部材の上に設けられた金属層と、を有する、表示装置。
【請求項6】
前記トランジスタは、酸化物半導体層と、前記酸化物半導体層に対向するゲート配線と、前記酸化物半導体層と前記ゲート配線との間のゲート絶縁層と、を有し、
前記ゲート配線は、前記開口と重畳するように第１方向に沿って延在する、請求項５に記載の表示装置。
前記ゲート配線は、前記開口と重畳するように第１方向に沿って延在する、請求項５に記載の表示装置。
【請求項7】
前記第１基板と、前記酸化物半導体層との間に遮光層をさらに有し、
前記遮光層は、前記開口と重畳するように第１方向に沿って延在する、請求項６に記載の表示装置。
前記遮光層は、前記開口と重畳するように第１方向に沿って延在する、請求項６に記載の表示装置。
【請求項8】
前記充填部材は、前記第１絶縁層の上に設けられた前記第２透明導電層の上面よりも突出した突出部を有する、請求項５に記載の表示装置。
【請求項9】
前記突出部の上に前記金属層が設けられる、請求項８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一実施形態は、表示装置に関する。特に、本発明の一実施形態は、酸化物半導体を含むトランジスタが用いられた表示装置に関する。また、本発明の一実施形態は、表示装置のアレイ基板に関する。
【背景技術】
【0002】
最近、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンに替わり、酸化物半導体をチャネルに用いたトランジスタの開発が進められている（例えば、特許文献１、２参照）。酸化物半導体がチャネルに用いられたトランジスタは、アモルファスシリコンがチャネルに用いられたトランジスタと同様に、単純な構造かつ低温プロセスで形成される。酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタよりも高い移動度を有し、オフ電流が非常に低いことが知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１４６８１９号公報
【特許文献2】特開２０１５－１５９３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
表示装置の画素サイズ縮小化に伴って画素電極と信号線との距離が短くなり、画素電極は信号線による容量カップリングの影響を受けやすくなる。そのため、信号線の電位によって画素電極の電位が変化するクロストークの影響が顕在化する。
【0005】
本発明の一実施形態は、表示装置において、高精細化された画素におけるクロストークを低減することを目的の一つとする。
【課題を解決するための手段】
【0006】
本発明の一実施形態に係る表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと電気的に接続される第１透明導電層と、第１透明導電層よりも上層に設けられた第１絶縁層と、第１絶縁層に設けられ、第１方向に並んで配置された複数の画素に亘って延在する開口を介して第１透明導電層と電気的に接続される第２透明導電層と、第２透明導電層の上に設けられ、開口の内部を充填する充填部材と、第１絶縁層及び充填部材の上に設けられた第３透明導電層と、第３透明導電層と接する金属層と、を有する。
【0007】
本発明の一実施形態に係る表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと電気的に接続される第１透明導電層と、第１透明導電層よりも上層に設けられた第１絶縁層と、第１絶縁層に設けられ、第１方向に並んで配置された複数の画素に亘って延在する開口を介して第１透明導電層と電気的に接続される第２透明導電層と、第２透明導電層の上に設けられた第２絶縁層と、第２絶縁層の上に設けられた第３透明導電層と、第３透明導電層の上に設けられ、開口の内部を充填する充填部材と、第３透明導電層及び充填部材の上に設けられた金属層と、を有する。
【図面の簡単な説明】
【0008】
【図1】本発明の一実施形態に係る表示装置の概要を示す平面図である。
【図2】本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。
【図3】本発明の一実施形態に係る表示装置の画素の画素回路を示す回路図である。
【図4】本発明の一実施形態に係る表示装置の構成を示す断面図である。
【図5】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図6】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図9】ゲートドライバ回路と画像表示領域との境界を拡大した模式図である。
【図10】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図11】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図12】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図13】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図14】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図15】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図16】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図17】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図18】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図19】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図20】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図21】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図22】本発明の一実施形態に係る表示装置の構成を示す断面図である。
【図25】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図26】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図27】本発明の一実施形態に係る表示装置の構成を示す断面図である。
【図28】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図30】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図31】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図34】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図35】比較例の表示装置の断面図である。
【図36】比較例の表示装置の断面図である。
【図37】比較例の表示装置の断面図である。
【発明を実施するための形態】
【0009】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定しない。本明細書と各図において、既出の図に関して前述した構成と同様の構成には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
【0010】
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上または上方という。逆に、酸化物半導体層から基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と異なる向きに配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方または下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視でトランジスタと画素電極とが重畳しない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視でトランジスタと画素電極とが重畳する位置関係を意味する。
【0011】
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、または表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
【0012】
本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ，ＢおよびＣのいずれかを含む」、「αはＡ，ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【0013】
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
【0014】
［第１実施形態］
［１．表示装置１０の概要］
図１～図３を参照して、本発明の一実施形態に係る表示装置１０の概要について説明する。図１は、本発明の一実施形態に係る表示装置１０の概要を示す平面図である。図１に示すように、表示装置１０は、アレイ基板３００、シール部４００、対向基板５００、フレキシブルプリント回路基板６００（ＦＰＣ６００）、およびＩＣチップ７００を有する。アレイ基板３００および対向基板５００はシール部４００によって貼り合わせられている。シール部４００に囲まれた液晶領域２２には、複数の画素３１０が、第１方向Ｄ１（行方向）および第１方向Ｄ１と交差する第２方向Ｄ２（列方向）に沿ってマトリクス状に配置されている。複数の画素３１０は、対向基板に設けられるカラーフィルタに応じた赤色画素Ｒ、緑色画素Ｇ、および青色画素Ｂを含む。第１方向Ｄ１と第２方向Ｄ２とは、直交していてもよい。図１では図示しないが、アレイ基板３００の表面に対して垂直な方向を第３方向Ｄ３として説明する。液晶領域２２は、後述する液晶素子４１０と平面視で重畳する領域である。なお、以下では、液晶領域２２のうち、複数の画素を含む領域を画像表示領域２３という場合がある。
［１．表示装置１０の概要］
図１～図３を参照して、本発明の一実施形態に係る表示装置１０の概要について説明する。図１は、本発明の一実施形態に係る表示装置１０の概要を示す平面図である。図１に示すように、表示装置１０は、アレイ基板３００、シール部４００、対向基板５００、フレキシブルプリント回路基板６００（ＦＰＣ６００）、およびＩＣチップ７００を有する。アレイ基板３００および対向基板５００はシール部４００によって貼り合わせられている。シール部４００に囲まれた液晶領域２２には、複数の画素３１０が、第１方向Ｄ１（行方向）および第１方向Ｄ１と交差する第２方向Ｄ２（列方向）に沿ってマトリクス状に配置されている。複数の画素３１０は、対向基板に設けられるカラーフィルタに応じた赤色画素Ｒ、緑色画素Ｇ、および青色画素Ｂを含む。第１方向Ｄ１と第２方向Ｄ２とは、直交していてもよい。図１では図示しないが、アレイ基板３００の表面に対して垂直な方向を第３方向Ｄ３として説明する。液晶領域２２は、後述する液晶素子４１０と平面視で重畳する領域である。なお、以下では、液晶領域２２のうち、複数の画素を含む領域を画像表示領域２３という場合がある。
【0015】
また、表示装置１０は、アレイ基板３００の背部にバックライトユニットを有し、バックライトユニットからの出射光が画像表示領域２３を透過するときに、各画素３１０において透過光が変調されることで画像が表示される。
【0016】
シール部４００が設けられたシール領域２４は、液晶領域２２の周囲の領域である。ＦＰＣ６００は端子領域２６に取り付けられている。端子領域２６はアレイ基板３００が対向基板５００から露出された領域であり、シール領域２４の外側に設けられている。なお、シール領域２４の外側とは、シール部４００が設けられた領域およびシール部４００によって囲まれた領域の外側を意味する。ＩＣチップ７００はＦＰＣ６００上に設けられている。ＩＣチップ７００は各画素３１０の画素回路を駆動させるための信号を供給する。なお、以下では、シール領域２４、シール領域２４の外側および端子領域２６をまとめて額縁領域という場合がある。
【0017】
［２．表示装置１０の回路構成］
図２は、本発明の一実施形態に係る表示装置１０の回路構成を示すブロック図である。図２に示すように、画素３１０が配置された液晶領域２２に対して第１方向Ｄ１に沿うようにソースドライバ回路３２０が設けられており、液晶領域２２に対して第２方向Ｄ２に沿うようにゲートドライバ回路３３０－１、３３０－２が設けられている。ソースドライバ回路３２０およびゲートドライバ回路３３０－１、３３０－２は、上記のシール領域２４に設けられている。ただし、ソースドライバ回路３２０およびゲートドライバ回路３３０－１、３３０－２が設けられる領域はシール領域２４に限定されず、画素３１０の画素回路が設けられた領域の外側であれば、どの領域でもよい。
図２は、本発明の一実施形態に係る表示装置１０の回路構成を示すブロック図である。図２に示すように、画素３１０が配置された液晶領域２２に対して第１方向Ｄ１に沿うようにソースドライバ回路３２０が設けられており、液晶領域２２に対して第２方向Ｄ２に沿うようにゲートドライバ回路３３０－１、３３０－２が設けられている。ソースドライバ回路３２０およびゲートドライバ回路３３０－１、３３０－２は、上記のシール領域２４に設けられている。ただし、ソースドライバ回路３２０およびゲートドライバ回路３３０－１、３３０－２が設けられる領域はシール領域２４に限定されず、画素３１０の画素回路が設けられた領域の外側であれば、どの領域でもよい。
【0018】
ソースドライバ回路３２０からソース配線３２１が第２方向Ｄ２に延在しており、第２方向Ｄ２に配列された複数の画素３１０の画素回路に接続されている。ゲートドライバ回路３３０－１又はゲートドライバ回路３３０－２からゲート配線３３１が第１方向Ｄ１に延在しており、第１方向Ｄ１に配列された複数の画素３１０の画素回路に接続されている。
【0019】
端子領域２６には端子部３３３が設けられている。端子部３３３とソースドライバ回路３２０とは接続配線３４１で接続されている。同様に、端子部３３３とゲートドライバ回路３３０－１、３３０－２とは接続配線３４１で接続されている。ＦＰＣ６００が端子部３３３に接続されることで、ＦＰＣ６００が接続された外部機器と表示装置２０とが接続され、外部機器からの信号によって表示装置１０に設けられた各画素３１０に含まれる画素回路が駆動する。
【0020】
［３．表示装置１０の画素３１０の画素回路］
図３は、本発明の一実施形態に係る表示装置１０の画素３１０の画素回路を示す回路図である。図３に示すように、画素回路はトランジスタ８００、保持容量８９０、および液晶素子４１０などの素子を含む。詳細は後述するが、液晶素子４１０の一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。そして、保持容量８９０の一方の電極は画素電極ＰＴＣＯが兼ねており、他方の電極は共通電極ＣＴＣＯが兼ねている。トランジスタ８００は第１ゲート電極８１０、第１ソース電極８３０、および第１ドレイン電極８４０を有する。第１ゲート電極８１０はゲート配線３３１に接続されている。第１ソース電極８３０はソース配線３２１に接続されている。第１ドレイン電極８４０は保持容量８９０および液晶素子４１０に接続されている。なお、本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、各々の電極は、ソースとしての機能とドレインとしての機能とが入れ替わってもよい。
図３は、本発明の一実施形態に係る表示装置１０の画素３１０の画素回路を示す回路図である。図３に示すように、画素回路はトランジスタ８００、保持容量８９０、および液晶素子４１０などの素子を含む。詳細は後述するが、液晶素子４１０の一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。そして、保持容量８９０の一方の電極は画素電極ＰＴＣＯが兼ねており、他方の電極は共通電極ＣＴＣＯが兼ねている。トランジスタ８００は第１ゲート電極８１０、第１ソース電極８３０、および第１ドレイン電極８４０を有する。第１ゲート電極８１０はゲート配線３３１に接続されている。第１ソース電極８３０はソース配線３２１に接続されている。第１ドレイン電極８４０は保持容量８９０および液晶素子４１０に接続されている。なお、本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、各々の電極は、ソースとしての機能とドレインとしての機能とが入れ替わってもよい。
【0021】
［４．表示装置１０の構成］
図４～図２１を参照して、本発明の一実施形態に係る表示装置１０の構成の詳細について説明する。図４は、本発明の一実施形態に係る表示装置１０の構成を示す断面図である。図５及び図６は、本発明の一実施形態に係る表示装置１０の構成を示す平面図である。図７は、図５及び図６に示す表示装置のＡ１－Ａ２線における断面図である。図８は、図５及び図６に示す表示装置のＢ１－Ｂ２線における断面図である。図９は、表示領域と額縁領域との境界における平面図である。図１０～図２１は、本発明の一実施形態に係る表示装置１０において、各層のレイアウトを説明する平面図である。なお、図４の断面図は、表示装置１０の層構造を説明するための断面図であり、周辺回路と画素回路が隣接して示されているが、実際には画素回路は画像表示領域内に、周辺回路は画像表示領域外の額縁領域に設けられており、これらの回路同士が離間して設けられていることは言うまでもない。また、特に、図４の中の画素回路においては、画素中のコンタクトホール周辺部を中心に示されており、表示に寄与する透光領域（開口領域）については一部のみが示されている。
図４～図２１を参照して、本発明の一実施形態に係る表示装置１０の構成の詳細について説明する。図４は、本発明の一実施形態に係る表示装置１０の構成を示す断面図である。図５及び図６は、本発明の一実施形態に係る表示装置１０の構成を示す平面図である。図７は、図５及び図６に示す表示装置のＡ１－Ａ２線における断面図である。図８は、図５及び図６に示す表示装置のＢ１－Ｂ２線における断面図である。図９は、表示領域と額縁領域との境界における平面図である。図１０～図２１は、本発明の一実施形態に係る表示装置１０において、各層のレイアウトを説明する平面図である。なお、図４の断面図は、表示装置１０の層構造を説明するための断面図であり、周辺回路と画素回路が隣接して示されているが、実際には画素回路は画像表示領域内に、周辺回路は画像表示領域外の額縁領域に設けられており、これらの回路同士が離間して設けられていることは言うまでもない。また、特に、図４の中の画素回路においては、画素中のコンタクトホール周辺部を中心に示されており、表示に寄与する透光領域（開口領域）については一部のみが示されている。
【0022】
図４に示すように、表示装置１０は基板ＳＵＢの上方に設けられている。表示装置１０は、トランジスタＴｒ１、トランジスタＴｒ２、配線Ｗ、接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、および共通電極ＣＴＣＯを有する。ＴＣＯはＴｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ（透明導電性酸化物）の略称である。トランジスタＴｒ１は表示装置１０の画素３１０の画素回路に含まれるトランジスタである。トランジスタＴｒ２はソースドライバ回路３２０またはゲートドライバ回路３３０－１、３３０－２などの周辺回路に含まれるトランジスタである。
【0023】
［５．トランジスタＴｒ１の構成］
トランジスタＴｒ１は、酸化物半導体層ＯＳ、ゲート絶縁層ＧＩ１、およびゲート電極ＧＬ１を有する。ゲート電極ＧＬ１は酸化物半導体層ＯＳに対向する。ゲート絶縁層ＧＩ１は酸化物半導体層ＯＳとゲート電極ＧＬ１との間に設けられている。本実施形態では、ゲート電極ＧＬ１よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート電極ＧＬ１と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。
トランジスタＴｒ１は、酸化物半導体層ＯＳ、ゲート絶縁層ＧＩ１、およびゲート電極ＧＬ１を有する。ゲート電極ＧＬ１は酸化物半導体層ＯＳに対向する。ゲート絶縁層ＧＩ１は酸化物半導体層ＯＳとゲート電極ＧＬ１との間に設けられている。本実施形態では、ゲート電極ＧＬ１よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート電極ＧＬ１と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。
【0024】
酸化物半導体層ＯＳは、酸化物半導体層ＯＳ１、ＯＳ２を含む。酸化物半導体層ＯＳ１は、平面視でゲート電極ＧＬ１と重畳する領域の酸化物半導体層である。酸化物半導体層ＯＳ１は、半導体層として機能し、ゲート電極ＧＬ１に供給される電圧に応じて導通状態と非導通状態とに切り替えられる。つまり、酸化物半導体層ＯＳ１はトランジスタＴｒ１のチャネルとして機能する。酸化物半導体層ＯＳ２は導電層として機能する。酸化物半導体層ＯＳ１、ＯＳ２は同じ酸化物半導体層から形成された層である。例えば、酸化物半導体層ＯＳ２は、酸化物半導体層ＯＳ１と同じ物性の層に対して不純物をドーピングすることで低抵抗化された酸化物半導体層である。
【0025】
ゲート電極ＧＬ１の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２およびゲート絶縁層ＧＩ１に設けられた開口ＷＣＯＮ（コンタクトホールともいう）を介して酸化物半導体層ＯＳ２に接続されている。配線Ｗ１には、画素の階調に関連するデータ信号が伝達される。絶縁層ＩＬ２および配線Ｗ１の上に絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３の上に接続電極ＺＴＣＯが設けられている。接続電極ＺＴＣＯは、絶縁層ＩＬ３、ＩＬ２、およびゲート絶縁層ＧＩ１に設けられた開口ＺＣＯＮ（コンタクトホールともいう）を介して酸化物半導体層ＯＳ２に接続されている。接続電極ＺＴＣＯは開口ＺＣＯＮの底部において酸化物半導体層ＯＳ２と接している。接続電極ＺＴＣＯは、透明導電層である。
【0026】
接続電極ＺＴＣＯ（第１透明導電層ともいう）と酸化物半導体層ＯＳ２とが接する領域を第１コンタクト領域ＣＯＮ１という。詳細は後述するが、第１透明導電層は、平面視でゲート電極ＧＬ１および配線Ｗ１とは重畳しない第１コンタクト領域ＣＯＮ１において酸化物半導体層ＯＳ２と接する。平面視で第１コンタクト領域ＣＯＮ１は画素の表示領域に含まれる。
【0027】
例えば、ＩＴＯ層などの透明導電層をシリコン層などの半導体層に接するように形成すると、ＩＴＯ成膜時のプロセスガスや酸素イオンによって半導体層の表面が酸化する。半導体層の表面に形成された酸化層は高抵抗であるため、半導体層と透明導電層との間の接触抵抗が高くなる。その結果、半導体層と透明電極層との電気的接触に不良が生じる。一方、上記の透明導電層を酸化物半導体層に接するように形成しても、酸化物半導体層の表面に上記のような高抵抗な酸化層は形成されない。そのため、酸化物半導体層と透明導電層との間の電気的接触に不良は生じない。
【0028】
接続電極ＺＴＣＯの上に絶縁層ＩＬ４が設けられている。絶縁層ＩＬ４は、絶縁層ＩＬ４よりも下層に設けられた構造体によって形成された段差を緩和する。絶縁層ＩＬ４を平坦化膜という場合がある。絶縁層ＩＬ４の上に画素電極ＰＴＣＯ（第２透明導電層ともいう）が設けられている。
【0029】
画素電極ＰＴＣＯは絶縁層ＩＬ４に設けられた開口ＰＣＯＮ（コンタクトホールともいう）を介して接続電極ＺＴＣＯに接続されている。接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接する領域を第２コンタクト領域ＣＯＮ２という。平面視で第２コンタクト領域ＣＯＮ２はゲート電極ＧＬ１と重畳する。画素電極ＰＴＣＯは、透明導電層である。
【0030】
図５に示すように、開口ＰＣＯＮは、絶縁層ＩＬ４に設けられ、マトリクス状に配置された複数の画素のうち、第１方向Ｄ１に並んで配置された複数の画素に亘って延在している。また、開口ＰＣＯＮは、第１方向Ｄ１に沿ってゲート配線ＧＬ１と重畳するように設けられている。
【0031】
画素電極ＰＴＣＯ及び絶縁層ＩＬ４の上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５は、開口ＰＣＯＮの内部において、開口ＰＣＯＮの側面と、画素電極ＰＴＣＯの上にも設けられている。絶縁層ＩＬ５の上に設けられ、開口ＰＣＯＮの内部を充填するように充填部材ＦＭが設けられている。開口ＰＣＯＮは第１方向Ｄ１に延在して設けられるため、充填部材ＦＭも第１方向Ｄ１に延在して設けられている。充填部材ＦＭが設けられている領域において、充填部材ＦＭは、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面よりも突出した突出部を有している。突出部は、スペーサＳＰとして機能する。なお、充填部材ＦＭのうち、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面又は絶縁層ＩＬ４の上に設けられた絶縁層ＩＬ５の上面と略一致する部分を、充填部ともいう。
【0032】
スペーサＳＰは一部の画素に対して設けられている。例えば、スペーサＳＰは、赤色画素、緑色画素、および青色画素のいずれか１つの画素に対して設けられていてもよい。但し、スペーサＳＰは全ての画素に設けられていてもよい。スペーサＳＰの高さは、セルギャップの半分の高さである。対向基板にもスペーサが設けられており、対向基板のスペーサと上記のスペーサＳＰとは平面視で重畳する。なお、スペーサＳＰの高さをセルギャップ相当とする構成も適用することができる。なお、スペーサＳＰの詳細な構成については、後に詳述する。
【0033】
図６に示すように、充填部材ＦＭの上に共通補助電極ＣＭＴＬおよび共通電極ＣＴＣＯ（第３透明導電層ともいう）が設けられている。共通電極ＣＴＣＯは、共通補助電極ＣＭＴＬに接して設けられている。また、共通補助電極ＣＭＴＬは、充填部材ＦＭに接して設けられている。共通補助電極ＣＭＴＬと共通電極ＣＴＣＯとは、それぞれ異なる平面パターンを有する。共通補助電極ＣＭＴＬは金属層である。共通電極ＣＴＣＯは透明導電層である。共通補助電極ＣＭＴＬの電気抵抗は共通電極ＣＴＣＯの電気抵抗よりも低抵抗である。また、共通補助電極ＣＭＴＬは遮光層としても機能する。例えば、共通補助電極ＣＭＴＬが隣接する画素からの光を遮光することで、混色の発生が抑制される。図４では、共通補助電極ＣＭＴＬの上に共通電極ＣＴＣＯが設けられる構成について示すが、共通電極ＣＴＣＯの上に共通補助電極ＣＭＴＬが設けられる構成であってもよい。
【0034】
トランジスタＴｒ１と基板ＳＵＢとの間に遮光層ＬＳが設けられている。本実施形態では、遮光層ＬＳとして、遮光層ＬＳ１、ＬＳ２が設けられている。ただし、遮光層ＬＳは遮光層ＬＳ１のみまたはＬＳ２のみで形成されていてもよい。平面視で、遮光層ＬＳは、ゲート電極ＧＬ１と酸化物半導体層ＯＳとが重畳する領域に設けられている。つまり、平面視で、遮光層ＬＳは酸化物半導体層ＯＳ１と重畳する領域に設けられている。遮光層ＬＳは、基板ＳＵＢ側から入射した光が酸化物半導体層ＯＳ１に到達することを抑制する。遮光層ＬＳとして導電層が用いられる場合、遮光層ＬＳに電圧を印加して酸化物半導体層ＯＳ１を制御してもよい。遮光層ＬＳに電圧が印加される場合、遮光層ＬＳとゲート電極ＧＬ１とは、画素回路の額縁領域で接続されていてもよい。平面視で、上記の第１コンタクト領域ＣＯＮ１は遮光層ＬＳと重畳しない領域に設けられている。また、遮光層ＬＳは、開口ＰＣＯＮと重畳するように第１方向Ｄ１に延在する。
【0035】
［６．トランジスタＴｒ２の構成］
トランジスタＴｒ２は、ｐ型のトランジスタＴｒ２－１およびｎ型のトランジスタＴｒ２－２を有する。
トランジスタＴｒ２は、ｐ型のトランジスタＴｒ２－１およびｎ型のトランジスタＴｒ２－２を有する。
【0036】
ｐ型のトランジスタＴｒ２－１およびｎ型のトランジスタＴｒ２－２は、いずれもゲート電極ＧＬ２、ゲート絶縁層ＧＩ２、および半導体層Ｓを有する。ゲート電極ＧＬ２は半導体層Ｓに対向する。ゲート絶縁層ＧＩ２は半導体層Ｓとゲート電極ＧＬ２との間に設けられている。本実施形態では、半導体層Ｓよりも基板ＳＵＢ側にゲート電極ＧＬ２が設けられたボトムゲート型トランジスタが例示されているが、半導体層Ｓとゲート電極ＧＬ２との位置関係が逆であるトップゲート型トランジスタが用いられてもよい。
【0037】
ｐ型のトランジスタＴｒ２－１の半導体層Ｓは、半導体層Ｓ１、Ｓ２を含む。ｎ型のトランジスタＴｒ２－２の半導体層Ｓは、半導体層Ｓ１、Ｓ２、Ｓ３を含む。半導体層Ｓ１は、平面視でゲート電極ＧＬ２と重畳する領域の半導体層である。半導体層Ｓ１はトランジスタＴｒ２－１のチャネルとして機能する。半導体層Ｓ２は導電層として機能する。半導体層Ｓ３は、半導体層Ｓ２よりも高抵抗な導電層として機能する。半導体層Ｓ３は、半導体層Ｓ１に向かって侵入するホットキャリアを減衰させることで、ホットキャリア劣化を抑制する。
【0038】
半導体層Ｓの上に絶縁層ＩＬ１およびゲート絶縁層ＧＩ１が設けられている。トランジスタＴｒ２において、ゲート絶縁層ＧＩ１は単に層間膜として機能する。これらの絶縁層の上に配線Ｗ２が設けられている。配線Ｗ２は、絶縁層ＩＬ１およびゲート絶縁層ＧＩ１に設けられた開口を介して半導体層Ｓに接続されている。配線Ｗ２の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２に設けられた開口（コンタクトホールともいう）を介して配線Ｗ２に接続されている。
【0039】
ゲート電極ＧＬ２と遮光層ＬＳ２とは同一層である。配線Ｗ２とゲート電極ＧＬ１とは同一層である。同一層とは、複数の部材が、１つの層がパターニングされることによって形成されていることを意味する。
【0040】
［７．寄生容量による影響］
図３５～図３７を参照して、配線Ｗ１、画素電極ＰＴＣＯ、及び共通電極ＣＴＣＯによって形成される寄生容量の影響について説明する。図３５～図３７は、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接触する第２コンタクト領域ＣＯＮ２を、第１方向Ｄ１に沿って切断した図である。ヘッドマウントディスプレイなどの表示装置では画素数を増加した高精細な表示が望まれている。画素の高精細化にあたっては、配線Ｗ１と画素電極ＰＴＣＯとの間に形成される寄生容量（図３５参照）、及び配線Ｗ１と共通電極ＣＴＣＯとの間に形成される寄生容量（図３６参照）が問題となる。
図３５～図３７を参照して、配線Ｗ１、画素電極ＰＴＣＯ、及び共通電極ＣＴＣＯによって形成される寄生容量の影響について説明する。図３５～図３７は、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接触する第２コンタクト領域ＣＯＮ２を、第１方向Ｄ１に沿って切断した図である。ヘッドマウントディスプレイなどの表示装置では画素数を増加した高精細な表示が望まれている。画素の高精細化にあたっては、配線Ｗ１と画素電極ＰＴＣＯとの間に形成される寄生容量（図３５参照）、及び配線Ｗ１と共通電極ＣＴＣＯとの間に形成される寄生容量（図３６参照）が問題となる。
【0041】
配線Ｗ１と共通電極ＣＴＣＯとの間に形成される寄生容量を減少させるためには、配線Ｗ１と共通電極ＣＴＣＯとの距離を長くすればよい。この場合、絶縁層ＩＬ４を厚くすればよいことになる。しかし、絶縁層ＩＬ４を厚くすると、コンタクトホールの孔径（特に絶縁層ＩＬ４上面における孔径）が大きくなる傾向がある。この影響により、図３５に示すように、開口ＰＣＯＮの孔径が広がり、第１方向Ｄ１において配線Ｗ１と、開口ＰＣＯＮの側面を覆う画素電極ＰＴＣＯとの距離Ｌ１が近くなることで、寄生容量が無視できない程度に大きくなってしまう。このような状態で画素を高速に駆動しようとすると、配線Ｗ１と画素電極ＰＴＣＯとの間で負荷が増大することで、消費電力が増加してしまう。
【0042】
配線Ｗ１と画素電極ＰＴＣＯとの間に形成される寄生容量を減少させるためには、配線Ｗ１と画素電極ＰＴＣＯとの距離を長くすればよい。この場合、コンタクトホールの孔径を縮小すればよいが、コンタクトホールの孔径を縮小するためには絶縁層ＩＬ４の膜厚を薄くする必要がある。この影響により、図３６に示すように、第１方向Ｄ１における配線Ｗと共通電極ＣＴＣＯとの距離Ｌ２が近くなることで、寄生容量が形成されてしまう。このような状態で画素を高速に駆動しようとすると、寄生容量に伴う容量カップリングにより、配線Ｗ１の電位によって画素電極ＰＴＣＯの電位が元の電位よりも高い電位になる。そのため、表示装置に変化するクロストークが生じ、表示装置の表示品位が低下してしまう。
【0043】
このように、画素の精細度を向上させるためには、接続電極ＺＴＣＯと画素電極ＰＴＣＯとを接続するためのコンタクトホールの形状に制約がある。そこで、本実施形態においては、接続電極ＺＴＣＯと画素電極ＰＴＣＯとを接続するためのコンタクトホールを、コンタクト溝として第１方向Ｄ１に沿って延在するように設ける。この場合、画素ごとに個別にコンタクトホールを設けることに起因する上述の如き種々の制約がなくなり、画素の高精細化が可能となる。一方で、図３７に示すように、配線Ｗ１上にもコンタクト溝が形成されることになるので、コンタクト溝内では逆に配線Ｗ１と共通電極ＣＴＣＯとの距離Ｌ２が近くなる。これにより、配線Ｗ１と共通電極ＣＴＣＯとの間で寄生容量が形成されてしまう。
【0044】
以上説明した通り、画素の高精細化に当たっては、接続電極ＺＴＣＯと画素電極ＰＴＣＯとを接続するコンタクトホールに起因する寄生容量の形成を抑制する必要がある。
【0045】
図７は、図５及び図６に示す表示装置のＡ１－Ａ２線における断面図である。図８は、図５及び図６に示す表示装置のＢ１－Ｂ２線における断面図である。図７に示すように、絶縁層ＩＬ４に接続電極ＺＴＣＯと画素電極ＰＴＣＯとを接続するためのコンタクトホール（開口ＰＣＯＮ）が第１方向Ｄ１に沿って延在するように設けられている。また、開口ＰＣＯＮは、第１方向Ｄ１に沿って延在する溝（開口溝、コンタクト溝ともいう）である。また、図７及び図８に示すように、開口ＰＣＯＮの内部を充填する充填部材ＦＭが設けられている。さらに、共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯは、絶縁層ＩＬ４及び充填部材ＦＭの上に設けられている。
【0046】
図６に示すように、開口ＰＣＯＮを第１方向Ｄ１に沿って延在するように設ける。これにより、図７に示すように、開口ＰＣＯＮにおいては信号線として機能する配線Ｗ１の上に絶縁層ＩＬ４が存在しない。これにより、開口ＰＣＯＮの側面に画素電極ＰＴＣＯが位置しない構造が得られ、配線Ｗ１と画素電極ＰＴＣＯが近接しないようにすることができる。その結果、開口ＰＣＯＮの側面において、配線Ｗ１と画素電極ＰＴＣＯとにより寄生容量が形成されることを抑制することができる。開口ＰＣＯＮの孔径に制約がなくなるため、絶縁層ＩＬ４の厚さは特に限定されない。また、共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯは、充填部材ＦＭよりも上方に設けられる。そのため、配線Ｗ１と、配線Ｗ１の上方における共通電極ＣＴＣＯとにより寄生容量が形成されることを抑制することができる。
【0047】
絶縁層ＩＬ４は、有機絶縁材料を用いて形成されている。図８に示すように、絶縁層ＩＬ４に設けられた開口ＰＣＯＮの上端部ＵＥ－１、ＵＥ－２は、湾曲している。充填部材ＦＭは、開口ＰＣＯＮの上端部ＵＥ－１、ＵＥ－２の近傍まで充填されている。充填部材ＦＭは、開口ＰＣＯＮの上端部ＵＥ－１、ＵＥ－２よりも覆うように盛られていてもよい。また、開口ＰＣＯＮの幅とは、第２方向Ｄ２における絶縁層ＩＬ４の下端部ＢＥ－１から下端部ＢＥ－２までの長さをいう。
【0048】
本発明の一実施形態に係る表示装置１０では、絶縁層ＩＬ４の厚さを薄くすることなく、画素電極ＰＴＣＯと接続電極ＺＴＣＯの接続が確保される。また、配線Ｗと共通電極ＣＴＣＯによって形成される寄生容量、及び、配線Ｗと画素電極ＰＴＣＯとによって寄生容量が形成されることを抑制することができる。これと共に、第１方向Ｄ１におけるコンタクトホールの寸法及びコンタクトホール間の距離の制約をなくすことができる。これにより、高精細な表示装置として、クロストークの影響を減少させることができ、消費電極が増加することを抑制できる。
【0049】
［８．開口ＰＣＯＮの形状］
図９は、ゲートドライバ回路３３０－１と画像表示領域２３との境界を拡大した模式図である。図９には、画像表示領域２３には、複数の画素３１０が設けられている。図９には、ゲートドライバ回路３３０－１と、ゲート電極ＧＬ１～ＧＬ４と、開口ＰＣＯＮ１～ＰＣＯＮ４と、画素電極ＰＴＣＯと、を図示している。図９には、酸化物半導体層ＯＳ、ゲート配線ＧＬ以外の導電層、透明導電層、及び絶縁層の図示は省略している。ゲートドライバ回路３３０－１、３３０－２は、第２方向Ｄ２に沿って設けられている。ゲート配線ＧＬは、第１方向Ｄ１に沿って延在している。
図９は、ゲートドライバ回路３３０－１と画像表示領域２３との境界を拡大した模式図である。図９には、画像表示領域２３には、複数の画素３１０が設けられている。図９には、ゲートドライバ回路３３０－１と、ゲート電極ＧＬ１～ＧＬ４と、開口ＰＣＯＮ１～ＰＣＯＮ４と、画素電極ＰＴＣＯと、を図示している。図９には、酸化物半導体層ＯＳ、ゲート配線ＧＬ以外の導電層、透明導電層、及び絶縁層の図示は省略している。ゲートドライバ回路３３０－１、３３０－２は、第２方向Ｄ２に沿って設けられている。ゲート配線ＧＬは、第１方向Ｄ１に沿って延在している。
【0050】
ゲートドライバ回路３３０－１は、ゲート電極ＧＬ１～ＧＬ４を介して、複数の画素３１０の駆動を制御する。開口ＰＣＯＮ１～ＰＣＯＮ４のそれぞれは、マトリクス状に配置された複数の画素のうち、第１方向に延在する複数の画素に亘って延在する。開口ＰＣＯＮは、ゲート配線ＧＬと重畳するように、第１方向Ｄ１に沿って延在している。開口ＰＣＯＮ１～ＰＣＯＮ４の端部は、画像表示領域２３の端部まで設けられていてもよい。図示しないが、開口ＰＣＯＮの端部は、ゲートドライバ回路３３０－２側の画像表示領域２３の端部まで設けられていてもよい。また、開口ＰＣＯＮは、ゲートドライバ回路３３０－１側の画像表示領域２３の端部から、ゲートドライバ回路３３０－２側の画像表示領域２３の端部まで、連続して設けられていてもよい。または、開口ＰＣＯＮは、第１方向Ｄ１に沿って配置された複数の画素３１０ごとに分割されて設けられていてもよい。
【0051】
【0052】
図４、図１０、および図１２に示すように、遮光層ＬＳは第１方向Ｄ１に延在し、第１方向Ｄ１に配置された画素に共通して設けられている。画素によって遮光層ＬＳの形状が異なっていてもよい。例えば、スペーサＳＰが設けられる領域と、スペーサＳＰが設けられない領域とで、遮光層ＬＳの形状が異なっていてもよい。本実施形態では、第１方向Ｄ１に延在する遮光層ＬＳの一部から、第１方向Ｄ１と交差する第２方向Ｄ２に突出する突出部ＰＪＴが設けられている。図１２に示すように、遮光層ＬＳは、平面視でゲート電極ＧＬ１と酸化物半導体層ＯＳとが重畳する領域を含む領域に設けられている。なお、ゲート電極ＧＬ１を「ゲート線」ということもできる。
【0053】
図４、図１１、および図１２に示すように、酸化物半導体層ＯＳは第２方向Ｄ２に延在している。ゲート電極ＧＬ１は、第１方向Ｄ１に延在して酸化物半導体層ＯＳと交差する。ゲート電極ＧＬ１のパターンは遮光層ＬＳのパターンの内側に設けられている。
【0054】
図４、図１３、および図１４に示すように、開口ＷＣＯＮは酸化物半導体層ＯＳのパターンの上端付近において、配線Ｗ１と重畳する領域に設けられている。開口ＷＣＯＮは、ゲート絶縁層ＧＩ１及び絶縁層ＩＬ２に形成される。配線Ｗ１は、絶縁層ＩＬ２の上に形成される。酸化物半導体層ＯＳのパターンのメイン部分は隣接する配線Ｗ１の間において第２方向Ｄ２に延在している。酸化物半導体層ＯＳのパターンの残りの部分は、当該メイン部分から開口ＷＣＯＮの領域に向かって第１方向Ｄ１および第２方向Ｄ２に対して斜めの方向に延在している。
【0055】
図４および図１４に示すように、複数の配線Ｗ１が第２方向Ｄ２に延在している。隣接する２つの配線をそれぞれ区別して説明する必要がある場合、隣接する２つの配線Ｗ１を第１配線Ｗ１－１および第２配線Ｗ１－２という。この場合、酸化物半導体層ＯＳのメイン部分は、第１配線Ｗ１－１と第２配線Ｗ１－２との間において、第２方向Ｄ２に延在し、ゲート電極ＧＬ１と交差するということができる。
【0056】
図４、図１５、および図１６に示すように、開口ＺＣＯＮは酸化物半導体層ＯＳのパターンの下端付近に設けられている。開口ＺＣＯＮは、ゲート絶縁層ＧＩ１、及び絶縁層ＩＬ２、ＩＬ３に形成される。開口ＺＣＯＮは、酸化物半導体層ＯＳのパターンと重畳する領域、かつ、ゲート電極ＧＬ１とは重畳しない領域に設けられている。開口ＺＣＯＮは接続電極ＺＴＣＯと重畳する領域に設けられている。接続電極ＺＴＣＯは、絶縁層ＩＬ３の上に形成される。接続電極ＺＴＣＯは、第１配線Ｗ１－１と第２配線Ｗ１－２との間において、ゲート電極ＧＬ１および酸化物半導体層ＯＳと重畳する。よって、接続電極ＺＴＣＯは、ゲート電極ＧＬ１とは重畳しない開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）において酸化物半導体層ＯＳと接する。
【0057】
図４、図１３、および図１４に示すように、酸化物半導体層ＯＳは、ゲート電極ＧＬ１に対して、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）とは反対側で配線Ｗ１と接する。開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）は遮光層ＬＳと重畳しない。
【0058】
図４、図１６、および図１７に示すように、開口ＰＣＯＮは接続電極ＺＴＣＯのパターンの上端付近に設けられている。開口ＰＣＯＮは、絶縁層ＩＬ４に形成される。開口ＰＣＯＮは、ゲート電極ＧＬ１のパターンおよび接続電極ＺＴＣＯのパターンと重畳する領域に設けられている。開口ＰＣＯＮの内部において、接続電極ＺＴＣＯは露出する。上述したように、開口ＰＣＯＮは、第１方向Ｄ１に沿って延在するように設けられている。ゲート配線ＧＬは、開口ＰＣＯＮと重畳するように第１方向に沿って延在している。また、遮光層ＬＳは、開口ＰＣＯＮと重畳するように第１方向に沿って延在している。開口ＰＣＯＮの幅（第２方向Ｄ２における長さ）は、遮光層ＬＳの幅よりも小さければよく、接続電極ＺＴＣＯと後に形成される画素電極ＰＴＣＯとのコンタクトを確保できる程度の幅であればよい。
【0059】
図４及び図１８に示すように、画素電極ＰＴＣＯは、開口ＰＣＯＮと重畳する領域に設けられている。画素電極ＰＴＣＯは、絶縁層ＩＬ４の上と、開口ＰＣＯＮの内部に形成される。開口ＰＣＯＮの内部で、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接続される。画素電極ＰＴＣＯは、第１配線Ｗ１－１と第２配線Ｗ１－２との間において、ゲート電極ＧＬ１、酸化物半導体層ＯＳ、および接続電極ＺＴＣＯと重畳する。よって、画素電極ＰＴＣＯは、ゲート電極ＧＬ１と重畳する開口ＰＣＯＮ（第２コンタクト領域ＣＯＮ２）において接続電極ＺＴＣＯと接する。また、矩形状の画素電極ＰＴＣＯのうち、絶縁層ＩＬ４上面に設けられる領域は、配線Ｗ１との間に絶縁層ＩＬ４が介在するため配線Ｗ１との距離が大きく、配線Ｗ１の電位の影響を受けにくい。一方で、画素電極ＰＴＣＯの接続電極ＺＴＣＯと接する領域は、開口溝の底部に位置するため絶縁層ＩＬ４が介在せず、配線Ｗ１との距離が比較的近い。そのため、配線Ｗ１と画素電極ＰＴＣＯとの距離が大きくなるよう、接続電極ＺＴＣＯと接する領域における画素電極ＰＴＣＯの幅（第１方向Ｄ１の長さ）は、絶縁層ＩＬ４上面に設けられる領域における画素電極ＰＴＣＯの幅（第１方向Ｄ１における長さ）よりも小さくしてもよい。
【0060】
図４及び図１９に示すように、開口ＰＣＯＮを充填するように充填部材ＦＭが設けられる。充填部材ＦＭは、絶縁層ＩＬ５の上に設けられる。充填部材ＦＭは、開口ＰＣＯＮと同様に、第１方向Ｄ１に延在するように設けられている。充填部材ＦＭの幅（第２方向Ｄ２の長さ）は、開口ＰＣＯＮの幅（第２方向Ｄ２の長さ）と同じであってもよいし、大きくてもよい。図１９では、充填部材ＦＭは、開口ＰＣＯＮの上端部ＵＥ－１、ＵＥ－２よりも上に設けられている場合について示している。
【0061】
図４及び図２０に示すように、共通補助電極ＣＭＴＬは、複数の画素の各々の画素電極ＰＴＣＯの一部と重畳し、格子状に設けられ、各画素電極ＰＴＣＯと対向する位置に開口ＯＰが形成されている。具体的には、共通補助電極ＣＭＴＬは、画像表示領域内で分断されることなく複数の又は全部の画素に対して共通に設けられており、各画素の開口ＰＣＯＮと重畳するとともに、各画素電極ＰＴＣＯの縁部の一部とも重畳する。そのため、開口ＰＣＯＮにおいて、共通補助電極ＣＭＴＬは、画素電極ＰＴＣＯと重畳している。また、共通補助電極ＣＭＴＬは、平面視でゲート電極ＧＬ１とも重畳する。一方、共通補助電極ＣＭＴＬは、開口ＺＣＯＮを含む画素電極ＰＴＣＯが露出されるように開口されている。すなわち、開口ＺＣＯＮ（第１コンタクト領域ＣＯＮ１）が表示領域に含まれている。なお、ここで言う表示領域とは、画素単位で見た場合にユーザが画素からの光を視認できる領域を意味する。例えば、金属層によって遮光され、ユーザが光を視認できない領域は表示領域には含まれない。つまり、上記の表示領域を「透光領域（または、開口領域）」という場合がある。共通補助電極ＣＭＴＬは、第１方向Ｄ１及び第２方向Ｄ２に沿って配置されている。また、共通補助電極ＣＭＴＬは、ゲート配線ＧＬ及び配線Ｗ１と重畳するように設けられている。また、共通補助電極ＣＭＴＬは、充填部材ＦＭを覆っている。共通補助電極ＣＭＴＬは、遮光機能を有し、酸化物半導体層ＯＳのチャネルへの光照射を抑制することができる。したがって、そのような共通補助電極ＣＭＴＬを含む表示装置１０Ａでは、トランジスタＴｒ１の特性が安定し、信頼性が向上する。
【0062】
図２１に示すように、共通電極ＣＴＣＯは、画像表示領域２３内で分断されることなく複数の又は全部の画素に対して共通に設けられている。共通電極ＣＴＣＯは、画素電極ＰＴＣＯと重畳している。共通電極ＣＴＣＯは、上記各開口ＯＰに対応した領域にスリットＳＬが設けられている。スリットＳＬは湾曲した形状（縦に長いＳ字形状）を有している。スリットＳＬの先端は、当該先端の延伸方向に直交する幅が小さくなる形状を有している。また、スリットＳＬの一方の先端は開口ＰＣＯＮ内で共通補助電極ＣＭＴＬと重畳し、かつ、画素電極ＰＴＣＯと重畳している。また、スリットＳＬの他方の先端は、開口ＯＰ内に位置するものの、画素電極ＰＴＣＯとは重畳していない。
【0063】
［１０．スペーサＳＰの構成］
図２２～図２６を参照して、上記第１実施形態の構成においてアレイ基板に設けられるスペーサＳＰの構成について説明する。表示装置１０のアレイ基板及び対向基板には、１又は複数画素に一つの割合で画像表示領域２３内にスペーサＳＰが設けられる。アレイ基板に設けられたスペーサＳＰと、対向基板に設けられたスペーサＳＰとが向かい合うことで、セルギャップを形成する。スペーサＳＰは、複数の画素ごとに間隔をあけて設けられている。なお、当該スペーサをアレイ基板のみに設け、当該アレイ基板に形成されたスペーサが対向基板に当接する構成も採用可能である。
図２２～図２６を参照して、上記第１実施形態の構成においてアレイ基板に設けられるスペーサＳＰの構成について説明する。表示装置１０のアレイ基板及び対向基板には、１又は複数画素に一つの割合で画像表示領域２３内にスペーサＳＰが設けられる。アレイ基板に設けられたスペーサＳＰと、対向基板に設けられたスペーサＳＰとが向かい合うことで、セルギャップを形成する。スペーサＳＰは、複数の画素ごとに間隔をあけて設けられている。なお、当該スペーサをアレイ基板のみに設け、当該アレイ基板に形成されたスペーサが対向基板に当接する構成も採用可能である。
【0064】
図２２には、遮光層ＬＳ、充填部材ＦＭ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯの平面図を示す。図２３には、図２２に示すＣ１－Ｃ２線に沿って切断した断面図を示す。図２４には、図２２に示すＤ１－Ｄ２線に沿って切断した断面図を示す。図２２～図２６において、遮光層ＬＳ、充填部材ＦＭ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯ以外の構成は、図１１～図１８で説明した構成と同様であるため、詳細な図示を省略する。
【0065】
図２２に示すように、充填部材ＦＭは、開口ＰＣＯＮと重畳するように第１方向Ｄ１に沿って延在する。充填部材ＦＭは、充填部ＦＰを含んでいる。充填部材ＦＭが設けられている領域のうち、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面よりも突出した突出部（スペーサＳＰともいう）が設けられている。図２３及び図２４に示すように、充填部材ＦＭのスペーサＳＰの上に共通補助電極ＣＭＴＬが設けられている。また、共通補助電極ＣＭＴＬの上に共通電極ＣＴＣＯが設けられている。
【0066】
図２２及び図２３に示すように、スペーサＳＰが設けられる領域は、遮光層ＬＳが重畳するように設けられている。図２２に示すように、共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯは、スペーサＳＰが設けられない画素と同じパターンを有していてもよい。
【0067】
図２５には、図２３に示す共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯのパターンとは一部異なるパターンを有する共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯを示す。図２５に示すように、スペーサＳＰが設けられる領域における共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯのパターンが、スペーサＳＰが設けられない領域における共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯのパターンとは異なっていてもよい。例えば、共通補助電極ＣＭＴＬの開口ＯＰが、充填部材ＦＭ又はスペーサＳＰと重ならないように設けられていてもよい。また、共通電極ＣＴＣＯのスリットＳＬが、第２方向Ｄ２に隣接するスリットＳＬと連続して設けられていてもよい。
【0068】
アレイ基板の製造工程において共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯの膜厚がスペーサごとに異なってしまう場合がある。このような場合、セルギャップのばらつきの要因となる可能性がある。そこで、図２５に示す構成においては、スペーサＳＰが設けられる領域において、共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯに開口が設けられている。つまり、スペーサＳＰの上には、共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯが設けられないため、セルギャップのばらつきを抑制することができる。
【0069】
また、アレイ基板の表面には、配向膜として例えばポリイミドが塗布される。ポリイミドは、透明電極（例えば、ＩＴＯ）や金属膜よりも、充填部材ＦＭのポリイミドの方が密着性がよい。そのため、対向基板側のスペーサと摩擦が起きた場合に、配向膜のポリイミドが削れることを抑制することができる。
【0070】
図２６には、図２３及び図２５に示す共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯのパターンとは一部異なるパターンを有する共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯを示す。図２６に示すように、スペーサＳＰが設けられる領域における共通補助電極ＣＭＴＬの開口ＯＰのパターン及び共通電極ＣＴＣＯのスリットＳＬのパターンが、スペーサＳＰが設けられない領域における共通補助電極ＣＭＴＬの開口ＯＰのパターン及び共通電極ＣＴＣＯのスリットＳＬのパターンと異なっていてもよい。例えば、共通補助電極ＣＭＴＬの開口ＯＰのパターンが、充填部材ＦＭ又はスペーサＳＰと重ならないように設けられていてもよい。また、共通補助電極ＣＭＴＬは、スペーサＳＰを囲むように開口が設けられていてもよい。これにより、第２方向Ｄ２に隣接する開口ＯＰとスペーサＳＰを囲む開口とが連続して設けられていてもよい。また、共通電極ＣＴＣＯのスリットＳＬのパターンが、充填部材ＦＭ及びスペーサＳＰと重ならないように設けられていてもよい。また、共通電極ＣＴＣＯは、スペーサＳＰを囲むように開口が設けられていてもよい。これにより、第２方向Ｄ２に隣接するスリットＳＬとスペーサＳＰを囲む開口とが連続して設けられていてもよい。
【0071】
また、表示装置に、対向基板側から局所的な圧力が加わると、対向基板側のスペーサと、基板ＳＵＢ側のスペーサとがずれてしまう。このとき、図２６に示すようにスペーサＳＰにＤ１方向に延在する領域が存在すると、対向基板側のスペーサＳＰの位置がずれても、対向基板側のスペーサを支持することができる。図２６に示すスペーサＳＰの形状の場合も、対向基板側のスペーサと摩擦が起きた場合に、ポリイミドが削れることを抑制することができる。
【0072】
［１１．表示装置１０の各部材の材質］
基板ＳＵＢとして、ガラス基板、石英基板、またはサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。
基板ＳＵＢとして、ガラス基板、石英基板、またはサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。
【0073】
ゲート電極ＧＬ１、ＧＬ２、配線Ｗ１、Ｗ２、遮光層ＬＳ、および共通補助電極ＣＭＴＬとして、金属材料を用いることができる。例えば、金属材料として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、もしくは銀（Ａｇ）、またはこれらの合金もしくは化合物が用いられる。上記の電極等の部材として、上記の金属材料が単層で用いられてもよく、積層で用いられてもよい。
【0074】
例えば、ゲート電極ＧＬ１として、Ｔｉ、Ａｌ、及びＴｉの積層構造が用いられる。本実施形態において、上記の積層構造を有するゲート電極ＧＬ１のパターン端部の断面形状は順テーパ形状である。
【0075】
ゲート絶縁層ＧＩ１、ＧＩ２および絶縁層ＩＬ１～ＩＬ５として、一般的な絶縁性材料を用いることができる。例えば、絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、または窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層を用いることができる。これらの絶縁層として、欠陥が少ない絶縁層を用いることができる。絶縁層ＩＬ４として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などの有機絶縁材料を用いることができる。ゲート絶縁層ＧＩ１、ＧＩ２および絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、上記の有機絶縁材料が用いられてもよい。上記の絶縁層等の部材として、上記の絶縁性材料が単層で用いられてもよく、積層で用いられてもよい。
【0076】
上記のＳｉＯｘＮｙおよびＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。ＳｉＮｘＯｙおよびＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物およびアルミニウム化合物である。
【0077】
上記の絶縁層の一例として、ゲート絶縁層ＧＩ１として厚さが１００ｎｍのＳｉＯｘが用いられる。絶縁層ＩＬ１として総厚さが６００ｎｍ～７００ｎｍのＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘの積層構造が用いられる。ゲート絶縁層ＧＩ２として総厚さが６０～１００ｎｍのＳｉＯｘ、ＳｉＮｘの積層構造が用いられる。絶縁層ＩＬ２として総厚さが３００ｎｍ～５００ｎｍのＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘの積層構造が用いられる。絶縁層ＩＬ３として総厚さが２００ｎｍ～５００ｎｍのＳｉＯｘ（単層）、ＳｉＮｘ（単層）、またはこれらの積層が用いられる。絶縁層ＩＬ４として厚さが２μｍ～４μｍの有機絶縁材料が用いられる。絶縁層ＩＬ５として厚さが５０ｎｍ～１５０ｎｍのＳｉＮｘ（単層）が用いられる。
【0078】
充填部材ＦＭとして、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などの有機絶縁材料が用いられる。
【0079】
酸化物半導体層ＯＳとして、半導体の特性を有する酸化物半導体を用いることができる。酸化物半導体層ＯＳは透光性を有する。例えば、酸化物半導体層ＯＳとして、インジウム（Ｉｎ）を含む２以上の金属を含む酸化物半導体が用いられる。酸化物半導体層ＯＳとして、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を含む酸化物半導体を酸化物半導体層ＯＳとして用いてもよい。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いてもよい。ただし、本実施形態で使用される酸化物半導体層ＯＳは上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を上記より大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を上記より大きくしてもよい。酸化物半導体層ＯＳはアモルファスであってもよく、多結晶であってもよい。酸化物半導体層ＯＳはアモルファスと結晶の混相であってもよい。
【0080】
また、酸化物半導体層ＯＳとして、酸化物半導体層ＯＳの全体に対するインジウムの比率は５０％以上であってもよい。酸化物半導体層ＯＳとして、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ランタノイドが用いられる。酸化物半導体層ＯＳとして、上記以外の元素が用いられてもよい。酸化物半導体層ＯＳの全体に対するインジウムの比率が５０％以上である場合、酸化物半導体層ＯＳは多結晶構造となる。
【0081】
接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、および共通電極ＣＴＣＯとして、透明導電層が用いられる。当該透明導電層として、酸化インジウムおよび酸化スズの混合物（ＩＴＯ）または酸化インジウムおよび酸化亜鉛の混合物（ＩＺＯ）などを用いることができる。当該透明導電層として、上記以外の材料が用いられてもよい。
【0082】
［第２実施形態］
図２７～図２９を参照して、本発明の一実施形態に係る表示装置１０Ａの構成について説明する。図２７は、本発明の一実施形態に係る表示装置１０Ａの構成を示す断面図である。図２８は、本発明の一実施形態に係る表示装置１０Ａの構成を示す平面図である。図２９は、図２８に示す表示装置１０ＡのＥ１－Ｅ２線における断面図である。図２７の断面図は、表示装置１０Ａの層構造を説明するための断面図である。また、図２７の中の画素回路においては、画素中のコンタクトホール周辺部を中心に示されており、表示に寄与する透光領域（開口領域）については一部のみが示されている。なお、表示装置１０Ａの構成が表示装置１０の構成と同様であるとき、その説明を省略する場合がある。
図２７～図２９を参照して、本発明の一実施形態に係る表示装置１０Ａの構成について説明する。図２７は、本発明の一実施形態に係る表示装置１０Ａの構成を示す断面図である。図２８は、本発明の一実施形態に係る表示装置１０Ａの構成を示す平面図である。図２９は、図２８に示す表示装置１０ＡのＥ１－Ｅ２線における断面図である。図２７の断面図は、表示装置１０Ａの層構造を説明するための断面図である。また、図２７の中の画素回路においては、画素中のコンタクトホール周辺部を中心に示されており、表示に寄与する透光領域（開口領域）については一部のみが示されている。なお、表示装置１０Ａの構成が表示装置１０の構成と同様であるとき、その説明を省略する場合がある。
【0083】
表示装置１０Ａにおいても、開口ＰＣＯＮが第１方向Ｄ１に沿って延在するように設けられている点は、表示装置１０と同様である。図２７に示すように、表示装置１０Ａでは、絶縁層ＩＬ５の上に共通電極ＣＴＣＯが設けられている点で表示装置１０と異なっている。そのため、遮光層ＬＳから絶縁層ＩＬ４までの構成は、第１実施形態の説明（例えば、図５～図８）を参照すればよいため、詳細な説明は省略する。
【0084】
図２８に示すように、開口ＰＣＯＮが設けられる領域における共通電極ＣＴＣＯのスリットＳＬのパターンが、第１実施形態に示す共通電極ＣＴＣＯのスリットＳＬのパターンと異なっている。本実施形態では、絶縁層ＩＬ５の上に、共通電極ＣＴＣＯが設けられる。開口ＰＣＯＮでは、絶縁層ＩＬ４が設けられないため、共通電極ＣＴＣＯと配線Ｗ１との距離が近くなることで、寄生容量が形成されてしまう。
【0085】
そこで、開口ＰＣＯＮにおける配線Ｗ１と重畳する領域において、共通電極ＣＴＣＯを除去することが好ましい。これにより、開口ＰＣＯＮ内で共通電極ＣＴＣＯは配線Ｗ１と重ならない。より具体的には、図２８に示すように、共通電極は、開口ＰＣＯＮにおける配線Ｗ１と重畳する領域に開口ＯＰＡを具えており、開口ＰＣＯＮ内にて共通電極ＣＴＣＯと配線Ｗ１との間で寄生容量が形成されることが抑制される。また、開口ＰＣＯＮにおける配線Ｗ１と重畳する領域において開口ＯＰＡを設けることで、第１方向Ｄ１及び第２方向Ｄ２と交差する第４方向Ｄ４において隣接するスリットＳＬ１、ＳＬ２が連続してもよい。
【0086】
図２９に示すように、開口ＰＣＯＮにおいて、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接続されている。また、画素電極ＰＴＣＯの上に、絶縁層ＩＬ５が設けられている。また、絶縁層ＩＬ５の上に、共通電極ＣＴＣＯが設けられている。すなわち、開口ＰＣＯＮ内にて、共通電極は、開口ＯＰＡを具えることにより配線Ｗ１とは重畳しないものの、残余の部分において画素電極と絶縁層を介して対向している。これにより、開口ＰＣＯＮ内にて、共通電極と配線との間に寄生容量が形成することを抑制しつつ、画素電極ＰＴＣＯと、絶縁層ＩＬ５と、共通電極ＣＴＣＯとにより、保持容量が形成される。共通電極ＣＴＣＯの上に、開口ＰＣＯＮを充填するように充填部材ＦＭが設けられている。充填部材ＦＭの上に、共通補助電極ＣＭＴＬが設けられている。
【0087】
図３０は、共通電極ＣＴＣＯの形状が、図２８に示す共通電極ＣＴＣＯの形状と異なる例を示す。図３０に示すように、共通電極ＣＴＣＯに、スリットＳＬ１、ＳＬ２と、開口ＯＰＡとがそれぞれ独立に設けられている構成であってもよい。図３０に示すように、開口ＯＰＡは、第４方向Ｄ４においてスリットＳＬ１、ＳＬ２と連続していない。また、開口ＯＰＡは、Ｄ２方向に沿って設けられていてもよい。これにより、共通電極ＣＴＣＯと配線Ｗ１との間で寄生容量が形成されてしまうことを抑制することができる。
【0088】
図３１～図３４を参照して、アレイ基板に設けられるスペーサＳＰの構成について説明する。図３１には、遮光層ＬＳ、充填部材ＦＭ、共通電極ＣＴＣＯ、及び共通補助電極ＣＭＴＬの平面図を示す。図３２には、図３０に示すＦ１－Ｆ２線に沿って切断した断面図を示す。図３３には、図３０に示すＧ１－Ｇ２線に沿って切断した断面図を示す。
【0089】
図３１においても、絶縁層ＩＬ５の上に、共通電極ＣＴＣＯが設けられる。そのため、開口ＰＣＯＮにおける配線Ｗ１と重畳する領域において、共通電極ＣＴＣＯを除去することが好ましい。つまり、開口ＰＣＯＮが設けられない領域において、共通電極ＣＴＣＯは配線Ｗ１と重ならないように設けられている。図３０に示すように、開口ＰＣＯＮにおける配線Ｗ１と重畳する領域において開口ＯＰＡを設けることで、第１方向Ｄ１及び第２方向Ｄ２と交差する第３方向において隣接するスリットＳＬ１、ＳＬ２が連続してもよい。
【0090】
図３２に示すように、画素電極ＰＴＣＯ及び絶縁層ＩＬ４の上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５は、開口ＰＣＯＮの内部において、開口ＰＣＯＮの側面と、画素電極ＰＴＣＯの上にも設けられている。絶縁層ＩＬ５の上には、共通電極ＣＴＣＯが設けられている。開口ＰＣＯＮの内部を充填するように充填部材ＦＭが設けられている。開口ＰＣＯＮは第１方向Ｄ１に延在して設けられるため、充填部材ＦＭも第１方向Ｄ１に延在して設けられている。開口ＰＣＯＮにおいて、配線Ｗ１は、共通電極ＣＴＣＯと重畳することを防止できる。これにより、開口ＰＣＯＮにおける配線Ｗ１と重畳する領域において、寄生容量が形成されることを抑制することができる。充填部材ＦＭが設けられている領域において、充填部材ＦＭは、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面よりも突出した突出部（スペーサＳＰ）を有している。充填部材ＦＭのスペーサＳＰの上に共通補助電極ＣＭＴＬが設けられている。
【0091】
本実施形態では、表示装置１０Ａでは、画素３１０の開口領域おいて、画素電極ＰＴＣＯと絶縁層ＩＬ５と及び共通電極ＣＴＣＯ（共通補助電極ＣＭＴＬ）とによる保持容量に、開口ＰＣＯＮにおける画素電極ＰＴＣＯと絶縁層ＩＬ５と共通電極ＣＴＣＯとによる保持容量を加えることができる。これにより、表示装置１０Ａにおいて保持容量を大きくすることができるため、容量カップリングによる電位の影響を小さくすることができる。このように、表示装置１０Ａでは、縮小化された画素において、容量カップリングによる電位の影響を低減することができるため、クロストークを低減することができる。
【0092】
本実施形態において、図３３に示すように、充填部材ＦＭが設けられない領域においては、絶縁層ＩＬ４の上で、共通電極ＣＴＣＯ及び共通補助電極ＣＭＴＬとが接している。例えば、共通電極ＣＴＣＯに設けられた開口の大きさによっては、共通電極ＣＴＣＯに孤立した共通電極が形成されてしまう場合がある。しかしながら、充填部材ＦＭが設けられない領域においては、絶縁層ＩＬ４の上で、共通電極ＣＴＣＯ及び共通補助電極ＣＭＴＬとが接している。共通補助電極ＣＭＴＬによって、孤立した共通電極が電気的に絶縁されてしまうことを抑制することができる。
【0093】
図３４には、図３０に示す共通補助電極ＣＭＴＬのパターンとは一部異なるパターンを有する共通補助電極ＣＭＴＬを示す。図３４に示すように、スペーサＳＰが設けられる領域における共通補助電極ＣＭＴＬのパターンが、スペーサＳＰが設けられない領域における共通補助電極ＣＭＴＬのパターン（図２８参照）とは異なっていてもよい。より具体的には、図３４に示す如く、共通補助電極ＣＭＴＬが、充填部材ＦＭ又はスペーサＳＰと重なる位置に開口ＯＰＢを具え、当該開口ＯＰＢの周辺の開口ＯＰと連結される構成を具えてもよい。
【0094】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0095】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0096】
１０、１０Ａ、２０：表示装置、２２：液晶領域、２３：画像表示領域、２４：シール領域、２６：端子領域、３００：アレイ基板、３１０：画素、３２０：ソースドライバ回路、３２１：ソース配線、３３０－１、３３０－２：ゲートドライバ回路、３３１：ゲート配線、３３３：端子部、３４１：接続配線、４００：シール部、４１０：液晶素子、５００：対向基板、６００：フレキシブルプリント回路基板、７００：チップ、８００：トランジスタ、８１０：第１ゲート電極、８３０：第１ソース電極、８４０：第１ドレイン電極、８９０：保持容量、ＳＵＢ：基板、Ｔｒ１、Ｔｒ２、Ｔｒ２－１、Ｔｒ２－２：トランジスタ、ＯＳ、ＯＳ１、ＯＳ２：酸化物半導体層、Ｓ、Ｓ１～Ｓ３：半導体層、ＬＳ、ＬＳ１、ＬＳ２：遮光層、ＧＬ：ゲート電極、ＧＬ２：ゲート電極、Ｗ、Ｗ１、Ｗ２：配線、Ｗ１－１：第１配線、Ｗ１－２：第２配線、ＺＴＣＯ：接続電極、ＰＴＣＯ：画素電極、ＣＴＣＯ：共通電極、ＣＭＴＬ：共通補助電極、ＩＬ１～ＩＬ５：絶縁層、ＧＩ１、ＧＩ２：ゲート絶縁層、ＣＯＮ１：第１コンタクト領域、ＣＯＮ２：第２コンタクト領域、ＰＪＴ：突出部、ＷＣＯＮ、ＺＣＯＮ、ＰＣＯＮ：開口、ＳＬ：スリット、ＯＰ：開口、ＦＭ：充填部材、ＦＰ：充填部、ＳＰ：スペーサ、ＵＥ－１、ＵＥ－２：上端部、ＢＥ－１、ＢＥ－２：下端部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】