知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024040790
(43)【公開日】2024-03-26
(54)【発明の名称】半導体量子装置
(51)【国際特許分類】
H01L 29/06 20060101AFI20240318BHJP
H10B 99/00 20230101ALI20240318BHJP
H01L 29/82 20060101ALI20240318BHJP
H10B 43/20 20230101ALI20240318BHJP
H01L 29/66 20060101ALI20240318BHJP
G06N 10/40 20220101ALI20240318BHJP
【ＦＩ】
H01L29/06 601D
H01L27/10 451
H01L29/82 Z
H01L27/11578
H01L29/66 Z
G06N10/40
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022145376
(22)【出願日】2022-09-13
(71)【出願人】
【識別番号】399086263
【氏名又は名称】学校法人帝京大学
(74)【代理人】
【識別番号】100165179
【弁理士】
【氏名又は名称】田▲崎▼ 聡
(74)【代理人】
【識別番号】100188558
【弁理士】
【氏名又は名称】飯田 雅人
(74)【代理人】
【識別番号】100175824
【弁理士】
【氏名又は名称】小林 淳一
(74)【代理人】
【識別番号】100152272
【弁理士】
【氏名又は名称】川越 雄一郎
(74)【代理人】
【識別番号】100181722
【弁理士】
【氏名又は名称】春田 洋孝
(72)【発明者】
【氏名】棚本 哲史
【テーマコード（参考）】
5F083
5F092
【Ｆターム（参考）】
5F083EP17
5F083EP22
5F083EP33
5F083EP76
5F083FZ10
5F083GA10
5F083JA37
5F092AB10
5F092AC24
5F092AC30
5F092AD01
5F092AD30
5F092BD15
5F092BD20
5F092EA01
5F092FA08
(57)【要約】
【課題】既存のトランジスタ技術を適用して構成することができる量子コンピュータ、量子アニーリング機械の基礎構成単位となる半導体量子装置を提供すること。
【解決手段】本開示に係る半導体量子装置は、ソースとドレインとゲートとを有するトランジスタ構造部と、電荷が局在できる１つ以上の量子ドット構造部と、量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ラインと、を備え、量子ドット構造部と量子ビット制御電流ラインは、同一層内に配置され、トランジスタ構造部と量子ドット構造部とは、基板に対して積層方向に積層されている。
【選択図】図１
【解決手段】本開示に係る半導体量子装置は、ソースとドレインとゲートとを有するトランジスタ構造部と、電荷が局在できる１つ以上の量子ドット構造部と、量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ラインと、を備え、量子ドット構造部と量子ビット制御電流ラインは、同一層内に配置され、トランジスタ構造部と量子ドット構造部とは、基板に対して積層方向に積層されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
ソースとドレインとゲートとを有するトランジスタ構造部と、
電荷が局在できる１つ以上の量子ドット構造部と、
前記量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ラインと、を備え、
前記量子ドット構造部と量子ビット制御電流ラインは、同一層内に配置され、
前記トランジスタ構造部と前記量子ドット構造部とは、基板に対して積層方向に積層されている、
半導体量子装置。
電荷が局在できる１つ以上の量子ドット構造部と、
前記量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ラインと、を備え、
前記量子ドット構造部と量子ビット制御電流ラインは、同一層内に配置され、
前記トランジスタ構造部と前記量子ドット構造部とは、基板に対して積層方向に積層されている、
半導体量子装置。
【請求項2】
前記トランジスタ構造部は、前記ソースと前記ドレインとの間を接続する複数のチャネル構造部を有し、
複数の前記チャネル構造部は、前記基板に対して前記積層方向に積層され、
前記量子ドット構造部は、前記積層方向において隣接する前記チャネル構造部の間に設けられ、
前記量子ドット構造部内には、電子もしくはホールが蓄積可能であり、
前記量子ビット制御電流ラインは、前記量子ドット構造部内の電子もしくはホールのスピン状態を制御する磁場を制御させる量子ビット制御電流が流れると共に、前記量子ドット構造部に近接して配置されている、
請求項１に記載の半導体量子装置。
複数の前記チャネル構造部は、前記基板に対して前記積層方向に積層され、
前記量子ドット構造部は、前記積層方向において隣接する前記チャネル構造部の間に設けられ、
前記量子ドット構造部内には、電子もしくはホールが蓄積可能であり、
前記量子ビット制御電流ラインは、前記量子ドット構造部内の電子もしくはホールのスピン状態を制御する磁場を制御させる量子ビット制御電流が流れると共に、前記量子ドット構造部に近接して配置されている、
請求項１に記載の半導体量子装置。
【請求項3】
前記トランジスタ構造部は、前記量子ドット構造部を挟む複数の前記チャネル構造部を有するナノシート型トランジスタである、
請求項２に記載の半導体量子装置。
請求項２に記載の半導体量子装置。
【請求項4】
前記量子ドット構造部内の電子もしくはホールのスピン状態を制御する磁場が前記トランジスタ構造部に近接して設置された一つ以上の磁性体であることを特徴とする、
請求項２に記載の半導体量子装置。
請求項２に記載の半導体量子装置。
【請求項5】
前記量子ドット構造部として構成される、少なくとも第１量子ドット構造部と、第２量子ドット構造部とを備え、
複数の前記チャネル構造部には、前記第１量子ドット構造部と前記第２量子ドット構造部との間に配置された第１チャネル構造部が含まれ、
前記量子ビット制御電流ラインに量子ビット制御電流を流すことにより発生する磁場を利用することによって、前記第１量子ドット構造部内の電荷スピンの量子状態を変化させ、前記第１量子ドット構造部内の電荷スピンと前記第２量子ドット構造部内の電荷スピンとの間の相互作用を、前記第１チャネル構造部内の電荷を介した間接相互作用とする、
請求項２に記載の半導体量子装置。
複数の前記チャネル構造部には、前記第１量子ドット構造部と前記第２量子ドット構造部との間に配置された第１チャネル構造部が含まれ、
前記量子ビット制御電流ラインに量子ビット制御電流を流すことにより発生する磁場を利用することによって、前記第１量子ドット構造部内の電荷スピンの量子状態を変化させ、前記第１量子ドット構造部内の電荷スピンと前記第２量子ドット構造部内の電荷スピンとの間の相互作用を、前記第１チャネル構造部内の電荷を介した間接相互作用とする、
請求項２に記載の半導体量子装置。
【請求項6】
前記半導体量子装置が操作モードを有し、
前記操作モードでは、前記量子ビット制御電流ラインの電流がゼロではない値に設定され、前記ゲートの電圧がゼロより大きい値に設定され、前記ソースの電圧がゼロではない値に設定され、前記ドレインの電圧がゼロではない値に設定され、少なくとも前記量子ビット制御電流ラインによって発生させられる磁場がゼロではない値に設定され、ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）相互作用が利用される、
請求項５に記載の半導体量子装置。
前記操作モードでは、前記量子ビット制御電流ラインの電流がゼロではない値に設定され、前記ゲートの電圧がゼロより大きい値に設定され、前記ソースの電圧がゼロではない値に設定され、前記ドレインの電圧がゼロではない値に設定され、少なくとも前記量子ビット制御電流ラインによって発生させられる磁場がゼロではない値に設定され、ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）相互作用が利用される、
請求項５に記載の半導体量子装置。
【請求項7】
前記基板上において前記積層方向及び前記積層方向に直交する層方向に配置された複数の前記量子ドット構造部と、
前記積層方向及び前記層方向に隣接する前記量子ドット構造部の間に配置された複数の前記量子ビット制御電流ラインと、
複数の前記量子ドット構造部に磁場が与えられている状態において、前記量子ビット制御電流ラインを制御することによって複数の前記量子ドット構造部に対して前記積層方向及び前記層方向において二種類のＣＮＯＴゲート動作を行い、複数の前記量子ドット構造部に量子エラー訂正を行うための量子エラー訂正符号を与える、
請求項１に記載の半導体量子装置。
前記積層方向及び前記層方向に隣接する前記量子ドット構造部の間に配置された複数の前記量子ビット制御電流ラインと、
複数の前記量子ドット構造部に磁場が与えられている状態において、前記量子ビット制御電流ラインを制御することによって複数の前記量子ドット構造部に対して前記積層方向及び前記層方向において二種類のＣＮＯＴゲート動作を行い、複数の前記量子ドット構造部に量子エラー訂正を行うための量子エラー訂正符号を与える、
請求項１に記載の半導体量子装置。
【請求項8】
前記チャネル構造部は、前記量子ビット制御電流ライン及び前記量子ドット構造部のスピン状態を測定する測定チャネルを併用するように構成されている、
請求項２に記載の半導体量子装置。
請求項２に記載の半導体量子装置。
【請求項9】
前記基板上において前記積層方向及び前記積層方向に直交する層方向に配置された複数の前記量子ドット構造部を備え、
複数の前記量子ドット構造部は、前記積層方向或いは前記層方向に隣接する前記量子ドット構造部の量子ビットに生じるスピンを結合する結合構造を備え、
前記結合構造は、量子アニーリングのための任意の個数の量子ビットを結合する、
請求項１に記載の半導体量子装置。
複数の前記量子ドット構造部は、前記積層方向或いは前記層方向に隣接する前記量子ドット構造部の量子ビットに生じるスピンを結合する結合構造を備え、
前記結合構造は、量子アニーリングのための任意の個数の量子ビットを結合する、
請求項１に記載の半導体量子装置。
【請求項10】
前記量子ドット構造部は、３次元ＮＡＮＤフラッシュメモリにより形成されている、
請求項１に記載の半導体量子装置。
請求項１に記載の半導体量子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体量子装置に関する。
【背景技術】
【0002】
量子コンピュータと量子アニーリング機械に関する研究開発が進んでいる（例えば、非特許文献１、２参照）。例えば、非特許文献１には半導体量ビットの実験例が記載されている。非特許文献２と特許文献１には、超伝導体を用いた量子アニーリング機械の実験例が記載されている。上記の技術はすでに商用化されている。
【0003】
量子コンピュータに関する技術としては、超伝導体を用いた関連技術の発展が半導体に比べて発展している。これは量子状態を保つのに必要な時間（コヒーレンス時間）を抵抗のない超伝導状態が実験的に比較的に実現しやすいからである。しかし、従来の超伝導デバイスでは、集積化が困難であった。
【0004】
一方、現在のコンピュータはシリコンなどの半導体により形成されている。現在のスマートフォンなどに使われているトランジスタは、すでに１５ｎｍ以下のゲート長により形成されている。今後、２ｎｍのゲート長により形成されるトランジスタも、実用化が見込まれている（例えば、非特許文献３参照）。
【0005】
既存の半導体技術は、これまで何十年にもわたって集積化に関する技術が蓄積されている。従って、量子ビットの作成過程に既存の半導体技術を適用することで高い信頼性と汎用性を兼ね備えた量子コンピュータ関連技術を実現することが期待されている。ただし、半導体においてスピンや電荷状態のコヒーレンスを保つのは超伝導の場合より一般的には難しいとされてきていた。このため、この分野の技術はこれからの進展が望まれている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許出願公開第２０１６／００１９４６８号明細書
【特許文献2】国際公開第２０１７／１８２８２６号
【特許文献3】特開２０２１－１９７４３６号公報
【非特許文献】
【0007】
【非特許文献1】M. Veldhorst, C. H. Yang, J. C. C. Hwang, W. Huang, J. P. Dehollain, J. T. Muhonen, S. Simmons, A. Laucht, F. E. Hudson, K. M. Itoh, A. Morello & A. S. Dzurak “A two-qubit logic gate in silicon”－ｎature volume 526, pages410-414(2015)
【非特許文献2】M. W. Johnson他 “Quantum annealing with manufactured spins”－ｎature vol 473, pp.194-198 (2011).
【非特許文献3】S. Mochizuki et al., "Stacked Gate-All-Around－ｎanosheet pFET with Highly Compressive Strained Si1-xGex Channel," 2020 IEEE International Electron Devices Meeting (IEDM), 2020, pp. 2.3.1-2.3.4.
【非特許文献4】T. Tanamoto and K. Ono, “Compact spin qubits using the common gate structure of fin field-effect transistors”, AIP Advances 11, 045004 (2021).
【非特許文献5】K. Takeda, J. Kamioka, T. Otsuka, J. Yoneda, T.－ｎakajima, M. R. Delbecq, S. Amaha, G. Allison, T. Kodera, S. Oda, and S. Tarucha, “A fault-tolerant addressable spin qubit in a－ｎatural silicon quantum dot”, Sci. Adv. 2, e1600694 (2016)
【非特許文献6】J. Taylor, H.A. Engel, et al. “Fault-tolerant architecture for quantum computation using electrically controlled semiconductor spins.”－ｎature Phys 1, 177-183 (2005).
【非特許文献7】A. G. Fowler, A. C. Whiteside, A. L. McInnes, and A. Rabbani、Phys. Rev. X 2, 041003 (2012).
【非特許文献8】A. Matsuzawa, "Low-voltage and low-power circuit design for mixed analog/digital systems in portable equipment," in IEEE Journal of Solid-State Circuits, vol. 29,－ｎo. 4, pp. 470-480, （1994）.
【非特許文献9】N. Yoshioka, Y. Akagi, and H. Katsura, Phys. Rev. E 99, 032113（2019）.
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、既存のトランジスタ技術を適用して構成することができる量子コンピュータ、量子アニーリング機械の基礎構成単位となる半導体量子装置を提供することを目的とする。詳細には、本発明は、従来トランジスタ構造をできる限り利用しつつ現状の工場施設で製造可能であって、簡便に測定を行うことができる半導体量子装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記の目的を達するために、本発明は、ソースとドレインとゲートとを有するトランジスタ構造部と、電荷が局在できる１つ以上の量子ドット構造部と、前記量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ラインと、を備え、前記量子ドット構造部と量子ビット制御電流ラインは、同一層内に配置され、前記トランジスタ構造部と前記量子ドット構造部とは、前記基板に対して積層方向に積層されている、半導体量子装置である。
【発明の効果】
【0010】
本発明によれば、既存のトランジスタ技術を適用して構成することができる量子コンピュータ、量子アニーリング機械の基礎構成単位となる半導体量子装置を提供することができる。詳細には、本発明によれば、従来トランジスタ構造をできる限り利用しつつ現状の工場施設で製造可能であって、簡便に測定を行うことができることができる。
【図面の簡単な説明】
【0011】
【図1】第１実施形態に係る半導体量子装置の構成を示す正面方向からみた断面図である。
【図2】第１実施形態に係る量子ドット構造部の構成を示す斜視図である。
【図3】第２実施形態に係る半導体量子装置の構成を示す正面方向からみた断面図である。
【図4】第３実施形態に係る半導体量子装置の構成を示す側面方向からみた断面図である。
【図5】第４実施形態に係る半導体量子装置の構成を示す斜視図である。
【図6】第５実施形態に係る半導体量子装置の構成を示す側面方向からみた断面図である。
【図7】第５実施形態に係る量子ドット構造部の構成を示す斜視図である。
【図8】第５実施形態に係るナノシート構造を示す正面方向からみた断面図である。
【図9】第６実施形態に係る２つの量子ビットのエネルギー準位を示す外部磁場の関数を示す図である。
【図10】第７実施形態に係る量子ドット構造部のＲＫＫＹ相互作用を示す図である。
【図11】第７実施形態に係る論理量子ビットが４つの量子ドットから構成される例を示す図である。
【図12】第８実施形態に係るナノシート間の静電結合の強さを変えることで、量子演算を行う方法を示す図である。
【図13】第１０実施形態に係る表面符号を実装可能なレイアウトに構成された半導体量子装置を示す図である。
【図14】第１０実施形態に係る半導体量子装置を用いて順番に量子演算を行う例を示す図である。
【図15】第１１実施形態に係るナノシート型量子ビットを横方向に接続した半導体量子装置の構成を示す図である。
【図16】第１１実施形態に係る量子ドット構造部のＲＫＫＹ相互作用の横方向の相互作用を示す図である。
【図17】第１２実施形態に係る半導体量子装置に量子アニーリングを実装する場合の構成を示す図である。
【図18】第１２実施形態に係る半導体量子装置の構成を示す正面方向からみた断面図である。
【図19】第１２実施形態に係る半導体量子装置の構成を示す正面方向からみた断面図である。
【図20】第１５実施形態に係る半導体量子装置を３次元ＮＡＮＤフラッシュで量子ビット動作をさせる場合の構成を示す図である。
【図21】第１６実施形態に係る半導体量子装置に適用される磁性体の磁区の方向を示す図である。
【発明を実施するための形態】
【0012】
本発明の半導体量子装置の実施形態を説明する前に、従来の量子装置の構造、測定などに関する技術について説明する。
【0013】
（構造に関する従来技術）
量子装置は、量子情報を記憶する量子ビットを備えている。従来の量子装置は、通常、半導体量子ビットを基板に平行に並置するように構成されている。しかし、従来の量子装置においては、量子ビットを制御するには多くの配線が必要となる。従って、従来の量子装置においては、基板に平行に並べられた量子ビットに個別にアクセスするために設けられた配線同士の間隔が近くなり、隣接する配線同士が影響するクロストークが発生するという問題がある。
量子装置は、量子情報を記憶する量子ビットを備えている。従来の量子装置は、通常、半導体量子ビットを基板に平行に並置するように構成されている。しかし、従来の量子装置においては、量子ビットを制御するには多くの配線が必要となる。従って、従来の量子装置においては、基板に平行に並べられた量子ビットに個別にアクセスするために設けられた配線同士の間隔が近くなり、隣接する配線同士が影響するクロストークが発生するという問題がある。
【0014】
特許文献３及び非特許文献４は、量子装置において配線数を減らした二次元面内のＦＩＮＦＥＴ（Fin Field-Effect Transistor）内の量子ドット構造を提案している。しかしこの構造では、磁場を発生する電流ラインと量子ビットの構造が空間的に離れていたために、多くの電流を流す必要があった。また、非特許文献５は、磁性体を量子ビットと同じ基板上に設置し、磁場勾配を利用した方法を提案している。しかしながらこの方法においては、二つ以上の量子ビットの距離を離す必要があり、集積化することに問題があった。
【0015】
（論理量子ビットに関する従来技術）
二つ以上の電荷スピンから一つの論理量子ビットを形成する場合、従来の方法は、量子ビット間のハイゼンベルグ作用ハミルトニアンの固有解を厳密に解いて、解析的な数学解を直接利用する方法が取られていた。しかしながら、ハイゼンベルグ相互作用は複雑な形をしているため、論理量子ビット間の演算操作は極めて複雑になるという欠点があった。
二つ以上の電荷スピンから一つの論理量子ビットを形成する場合、従来の方法は、量子ビット間のハイゼンベルグ作用ハミルトニアンの固有解を厳密に解いて、解析的な数学解を直接利用する方法が取られていた。しかしながら、ハイゼンベルグ相互作用は複雑な形をしているため、論理量子ビット間の演算操作は極めて複雑になるという欠点があった。
【0016】
（量子アニーリング技術）
量子アニーリング技術は人工知能に関連して、最適化問題を解く手段として研究が進展している。まず、西森らが物理的な理論を展開し、カナダのＤ－ｗａｖｅの開発・販売で研究が加速した（非特許文献２及び特許文献１参照）。量子アニーリングは、古典的なアニーリング計算手法を量子的に拡張したものであり、トラベルセールスマン問題などのいわゆるＮＰ－ｈａｒｄの問題で、計算時間が短縮することが期待されている。しかし、固体量子ビットで長距離間の量子ビットを論理的に接続する方法は新たな接続構造を必要として、信頼性などに問題があった。
量子アニーリング技術は人工知能に関連して、最適化問題を解く手段として研究が進展している。まず、西森らが物理的な理論を展開し、カナダのＤ－ｗａｖｅの開発・販売で研究が加速した（非特許文献２及び特許文献１参照）。量子アニーリングは、古典的なアニーリング計算手法を量子的に拡張したものであり、トラベルセールスマン問題などのいわゆるＮＰ－ｈａｒｄの問題で、計算時間が短縮することが期待されている。しかし、固体量子ビットで長距離間の量子ビットを論理的に接続する方法は新たな接続構造を必要として、信頼性などに問題があった。
【0017】
本発明では、量子ビットを縦方向に積むことにより、配線を基板に対して平行に並べることが可能となり、配線同士のクロストークを削減することを可能とする。また本発明の論理量子ビットの形成方法は、複数の電荷スピンの固有状態をそのまま利用するため、解析的な解を求める必要がなく、多体相互作用の固有状態として扱うため、固有エネルギー準位間のエネルギー差に対応した電圧パルスで論理ビット間の操作が可能となる。
【0018】
以下、図面を参照しつつ、本発明に係る半導体量子装置の実施形態について説明する。
［第１実施形態］
図１に示されるように、半導体量子装置１は、板状の基板２と、基板２の上層側に設けられたトランジスタ構造部Ｔと、トランジスタ構造部Ｔに設けられた１つ以上の量子ドット構造部３－ｎ（ｎ：自然数）と、を備えている。量子ドット構造部３－ｎには、電荷を局在できるように構成されている。トランジスタ構造部Ｔは、ソースとドレインとゲートＧ１とを有する。トランジスタ構造部Ｔは、例えば、図において紙面の表側にソースが設けられている。トランジスタ構造部Ｔは、例えば、図において紙面の裏側にドレインが設けられている。ソースとドレインは、入れ替えられてもよい。
［第１実施形態］
図１に示されるように、半導体量子装置１は、板状の基板２と、基板２の上層側に設けられたトランジスタ構造部Ｔと、トランジスタ構造部Ｔに設けられた１つ以上の量子ドット構造部３－ｎ（ｎ：自然数）と、を備えている。量子ドット構造部３－ｎには、電荷を局在できるように構成されている。トランジスタ構造部Ｔは、ソースとドレインとゲートＧ１とを有する。トランジスタ構造部Ｔは、例えば、図において紙面の表側にソースが設けられている。トランジスタ構造部Ｔは、例えば、図において紙面の裏側にドレインが設けられている。ソースとドレインは、入れ替えられてもよい。
【0019】
基板２は、例えば、シリコン素材により形成されている（図４参照）。トランジスタ構造部Ｔは、例えば、ソースとドレインとの間を接続する複数のシート状に形成された電荷を伝導するためのシート状伝導部（チャネル構造部８－ｎ）を有している。シート状伝導部はソース電極部８－ｎＡとドレイン電極部８－ｎＢとゲートＧ１に隣接する伝導チャネル部８－ｎＣから構成される（図４参照）。シート状伝導部は一般にナノシート、ナノワイヤ、ナノリボン、フォークシート構造と呼ばれることがあるが、以下では簡単のためチャネル構造部８－ｎと呼ぶことにする。
【0020】
複数のチャネル構造部８－ｎは、基板２に対して積層方向（Ｚ軸方向）に積層されている。量子ドット構造部３－ｎは、積層方向において隣接するチャネル構造部８－ｎの間に設けられている。即ち、複数のチャネル構造部８－ｎの間には、複数の量子ドット構造部３－ｎが設けられている。量子ドット構造部３－ｎは、特にチャネル構造部８－ｎの中でもゲートＧ１に隣接する伝導チャネル部８－ｎＣの近傍の隣接する位置に設けることが効率的である。トランジスタ構造部Ｔと量子ドット構造部３－ｎとは、基板２に対して積層方向に積層されている。図中に構成要素が記載されていない部分（つまり、図中の空間部分）には、例えば絶縁層９が適宜充填されている。チャネル構造部８－ｎと量子ドット構造部３－ｎとの間には、絶縁層９が設けられている。
【0021】
トランジスタ構造部Ｔは、量子ドット構造部３－ｎを挟む複数のチャネル構造部８－ｎを有するナノシート型トランジスタである。複数の量子ドット構造部３－ｎの層方向の周囲には、ゲートＧ１が延在している。即ち、ゲートＧ１は、トランジスタ構造部Ｔの周囲に配置されている。ゲートＧ１は、各層のチャネル構造部８－ｎにおいて伝導チャネル部８－ｎＣに隣接する。ゲートＧ１は、チャネル構造部８－ｎにおいて伝導チャネル部８－ｎＣ（図４参照）に隣接する。ゲートＧ１は、加えられる電圧を制御することで、電界を発生し伝導チャネル部８－ｎＣ内に生じる電子または正孔の密度を制御し基板２においてドレインとソース間の電流を制御する。
【0022】
各チャネル構造部８－ｎは、ソース電極部８－ｎＡ及びドレイン電極部８－ｎＢにそれぞれ接続するソース電極用のソースコンタクト配線Ｓｎとドレイン電極用のドレインコンタクト配線Ｄｎとが接続されている。基板２の上層側には、複数のチャネル構造部８－ｎと、ゲートＧ１と、ソース及びドレインとによりナノシート構造が形成されている。量子ドット構造部３－ｎは、少なくとも１つの量子ドット４－ｎと、量子ドット４－ｎの両側に配置された一対の量子ビット制御電流ライン５－ｎ，６－ｎを備えている。各量子ドット構造部３－ｎ内の量子ドット４－ｎには、電子もしくはホールが蓄積可能である。量子ドット４－ｎは、例えばポリシリコンなどの電荷を蓄積することができる材料により形成されている。
【0023】
また、量子ドット４－ｎは、人工的に作成されたものであっても、欠陥などの自然に作成されたものであってもよい。量子ドット４－ｎのエネルギー準位は、トラップ準位であってもよい。チャネル構造部８－ｎはｎ型半導体とｐ型半導体の二種類がある。多くの場合、ソース・ドレイン部分はゲート下の部分より不純物濃度が高い。
【0024】
各量子ドット構造部３－ｎは、例えば、量子ビットとして機能する少なくとも１つの量子ドット４－ｎと、量子ドット構造部３－ｎ内の電荷の状態を変化させることができる一対の量子ビット制御電流ライン５－ｎ，６－ｎを備えている。量子ドット構造部３－ｎは、量子ビット制御電流ライン５－ｎ，６－ｎが同一層内に配置されている。
【0025】
量子ビット制御電流ライン５－ｎ，６－ｎは、量子ドット構造部３－ｎ内の電子もしくはホールのスピン状態を制御する磁場を発生させる量子ビット制御電流が流れる。量子ビット制御電流ライン５－ｎ，６－ｎは、量子ドット４－ｎに近接して配置されている。半導体量子装置１は、複数のチャネル構造部８－ｎを有するナノシート構造の間に、量子ビットとなる量子ドット４－ｎと量子ビットを制御する量子ビット制御電流ライン５－ｎ，６－ｎを設置したものである。
【0026】
基板２は、例えば、シリコン素材により形成されている。基板２は、矩形の板状体に形成されている。図においては、基板２の長手方向は、Ｙ方向に沿って形成されており、基板２の短手方向（幅方向）は、Ｘ方向に沿って形成されている。基板２の上面側には、絶縁層９を介して第１層目の量子ドット構造部３－１が形成されている。絶縁層９は、例えば、ＳｉＯ２などの絶縁体によって形成されている。
【0027】
量子ドット構造部３－１は、Ｙ方向に断面視して中央部に、且つ、Ｘ方向に側面視して少なくとも１つの量子ドット４－１が配置されている。量子ドット４－１の数、配置関係については後述する。量子ドット４－１は、例えばポリシリコンなどの電荷を蓄積可能な材料により形成されている。Ｙ方向に断面視して、量子ドット４－１の両側には、一対の量子ビット制御電流ライン５－１，６－１が配置されている。一対の量子ビット制御電流ライン５－１，６－１は、例えばＣｕなどの導電性材料によって形成されている。一対の量子ビット制御電流ライン５－１，６－１は、流れる電流に基づいて周囲に磁場を発生させ量子ドット４－１内の電荷の状態を変化させることができる。
【0028】
具体的には、一対の量子ビット制御電流ライン５－１，６－１には、電子もしくはホールを制御する磁場を発生させる量子ビット制御電流が流れる。またこの量子ビット制御電流ライン５－１，６－１に交流電流を流すことにより、量子ビットとなる量子ドット４－ｎ内電荷を位置的に振動させて、実質的な磁場変化の影響を電荷に及ぼすことにも利用される。
【0029】
量子ビット制御電流ライン５－１は、Ｙ方向に断面視して、Ｘ軸方向の一方側に配置されている。量子ビット制御電流ライン５－１は、例えば、ポリシリコンや銅、アルミニウム、タンタル、タングステンあるいはこれらを含む複合物などの一般的な金属配線で形成されている。量子ビット制御電流ライン５－１は、Ｘ軸方向に側面視して、Ｙ軸方向に延在して形成されている。
【0030】
量子ビット制御電流ライン６－１は、Ｙ方向に断面視して、Ｘ軸方向の他方側に配置されている。量子ビット制御電流ライン６－１は、例えば、金属配線で形成されている。量子ビット制御電流ライン６－１は、Ｘ軸方向に側面視して、Ｙ軸方向に延在して形成されている。量子ビット制御電流ライン６－１は、Ｙ軸方向に沿ってみて量子ドット４－１に関して量子ビット制御電流ライン５－１と対称に形成されている。上記構成により、量子ドット構造部３―１が形成されている。量子ドット構造部３－１の上層側には、絶縁層９を介して第１層目のチャネル構造部８－１が形成されている。
【0031】
チャネル構造部８－１は、例えば、シリコン素材により形成されている。シリコン素材にはシリコンゲルマニュウム（ＳｉＧｅ）のような複合材料でも構わない。チャネル構造部８－１は、矩形の板状体に形成されている。図においては、チャネル構造部８－１の長手方向は、Ｙ方向に沿って形成されており、チャネル構造部８－１の短手方向（幅方向）は、Ｘ方向に沿って形成されている。チャネル構造部８－１の上面側には、絶縁層９を介して第２層目の量子ドット構造部３－２が形成されている。
【0032】
量子ドット構造部３－２は、量子ドット構造部３―１と同様の構成を有する。量子ドット構造部３－２は、少なくとも１つの量子ドット４－２と、量子ドット４－２の両側に配置された一対の量子ビット制御電流ライン５－２，６－２を備えている。
【0033】
量子ビット制御電流ライン６－２は、Ｘ軸方向に側面視して、Ｙ軸方向に延在して形成されている。量子ビット制御電流ライン６－２は、Ｙ軸方向に沿ってみて量子ドット４－２に関して量子ビット制御電流ライン５－２と対称に形成されている。上記構成により、量子ドット構造部３－２が形成されている。量子ドット構造部３－２の上層側には、絶縁層９を介して第２層目のチャネル構造部８－２が形成されている。
【0034】
チャネル構造部８－２は、例えば、シリコン素材により形成されている。チャネル構造部８－２は、矩形の板状体に形成されている。チャネル構造部８－２は、チャネル構造部８―１と同様の構成を有する。チャネル構造部８－２の上層側には、上記構成と同様に、絶縁層９を介して第３層目の量子ドット構造部３－３が形成されている。量子ドット構造部３－３の上層側には、絶縁層９を介して第３層目のチャネル構造部８－３が形成されている。
【0035】
半導体量子装置１は、上記と同様の構成を繰り返し、第ｎ層目の量子ドット構造部３－ｎ、第ｎ層目のチャネル構造部８－ｎまで形成されている－ｎは、任意の数により設定される。本実施形態の例では、半導体量子装置１は、第６層目の量子ドット構造部３－６、第６層目のチャネル構造部８－６まで形成されている。ゲートＧ１は、第ｎ層目の量子ドット構造部３－ｎ及び第ｎ層目のチャネル構造部８－ｎに共通の電極である。ゲートＧ１は、第ｎ層目の量子ドット構造部３－ｎ及び第ｎ層目のチャネル構造部８－ｎの周囲を覆うように門型に形成されている。図示する例では、ゲートＧ１は、第ｎ層目の量子ドット構造部３－ｎ及び第ｎ層目のチャネル構造部８－ｎの周囲を覆うように門型に形成されているが、ゲートＧ１は、チャネル構造部８－ｎの横側および下側のいずれかに配置されていてもよい。
【0036】
上記構成により、半導体量子装置１において、積層方向に積層された各量子ビット（量子ドット４－ｎ）間の相互作用は、基板２及び各チャネル構造部８－ｎにより形成されたナノシート構造を介して実行される。半導体量子装置１は、量子ビット（量子ドット４－ｎ）を制御する量子ビット制御電流ライン５－ｎ，６－ｎを量子ビットのすぐ近傍に隣接して設置することにより、より少ない電流で大きな磁場を発生させることができる。
【0037】
半導体量子装置１は、量子ドット４－ｎの演算結果を測定するチャネルを層方向に積層されたナノシートに構成している。半導体量子装置１は、上記構成により、非特許文献４のＦＩＮＦＥＴ（Fin Field-Effect Transistor）構造に対応している。半導体量子装置１の半導体量子装置としての動作原理は、非特許文献４のＦＩＮＦＥＴ構造に基づいて、詳細な構造を備えることができる。ＦＩＮＦＥＴ構造では、ゲートＧ１に電圧をかけるとソース・ドレイン間のチャネル構造部８－ｎ（電荷の伝導路）にゲートＧ１の電界効果により電荷が集まり反転層を形成する。
【0038】
積層方向に隣接する量子ドット構造部３－ｎ，３－ｎ－１の量子ビット間の相互作用では、チャネル構造部８－ｎ－１のうちのゲートＧ１の近くの部分に電荷が集まり反転層を形成する。積層方向に隣接する量子ドット構造部３－ｎ，３－ｎ－１の量子ビット間の相互作用は、このチャネル内の表面近くに集まってきた電荷を利用する。
【0039】
量子ドット構造部３－ｎ－１とチャネル構造部８－ｎ－１との間の絶縁層９、および、量子ドット構造部３－ｎとチャネル構造部８－ｎ－１との間の絶縁層９は十分薄くする。例えば、絶縁層９がシリコン酸化膜の場合、絶縁層９の厚さは２ｎｍ以下とする。この場合、量子ドット４－ｎ－１とチャネル構造部８－ｎ－１との間、および、量子ドット４－ｎとチャネル構造部８－ｎ－１との間には量子力学的なトンネリングが発生する。トンネリング現象を介して、チャネル構造部８－ｎ－１の両側にある二つの量子ドット４－ｎ、４－ｎ－１内の電荷スピンは相互作用を形成する。これは一般的にはＲＫＫＹ（Ruderman Kittel Kasuya Yosida）相互作用といわれるものであり、ここではチャネル構造部の電荷を介した量子ビット間の相互作用を示すこととする。
【0040】
量子ドット４－ｎ内のスピンと伝導チャネル（チャネル構造部８－ｎ－１）の電荷との間には、薄膜を通したトンネリングが起きる。また、量子ドット４－ｎ－１内のスピンと伝導チャネル（チャネル構造部８－ｎ－１）の電荷との間にも、薄膜を通したトンネリングが起きる。量子ドット４－ｎ内の電荷はこのトンネリングを介して、チャネル構造部８－ｎ－１内電荷と相互作用し、チャネル構造部８－ｎ－１内で伝導電荷は移動できるので、チャネル構造部８－ｎ－１の反対側にたどり着く。ここでまたトンネリングを介して別の量子ドット４－ｎ－１内のスピンと相互作用する。このようにチャネル構造部８－ｎ－１内の電荷の移動を介した量子ドット４－ｎ、４－ｎ－１内の電荷、つまり量子ビットの相互作用がＲＫＫＹ相互作用の具体的な説明となる。表１は量子ビットの操作モード、測定モード等に対応する操作（operation）の一例を示している。
【0041】
【表1】
【0042】
表１に示す例では、量子ビット（量子ドット４－ｎ）の操作モード（manipulation mode）において、量子ビット制御電流ライン５－ｎ、６－ｎ（図１参照）の電流Ｉｃｔｒｌがゼロではない値に設定され、ゲートＧ１（図１参照）の電圧ＶＧがゼロより大きい値に設定され、ソース（図１参照）の電圧ＶＳがゼロではない値に設定され、ドレイン（図１参照）の電圧ＶＤがゼロではない値に設定され、量子ビット制御電流ライン５－ｎ、６－ｎなどによって発生させられる横磁場がゼロではない値に設定される。また、量子ビット制御電流ライン５－ｎ、６－ｎ以外の磁場発生手段（図３の磁性体Ｍ参照）によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
【0043】
量子ビット（量子ドット４－ｎ）の測定モード（measurement mode）では、量子ビット制御電流ライン５－ｎ、６－ｎ電流Ｉｃｔｒｌがゼロに設定され、ゲートＧ１の電圧ＶＧがゼロより大きい値に設定され、ソースの電圧ＶＳが、ドレインの電圧ＶＤより低い値に設定される。その結果、ソース・ドレイン間に電流が流れる。また、ソース・ドレイン間の電流に基づいて、量子ドット４－ｎ内の電荷スピンの状態が推定される。なお回路の対称性によっては電圧ＶＳが電圧ＶＤよりも高くても構わない。また、量子ビット制御電流ライン５－ｎ、６－ｎ以外の磁場発生手段によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
【0044】
量子ビット（量子ドット４－ｎ）のメモリーモード（memory mode）では、量子ビット制御電流ライン５－ｎ、６－ｎの電流Ｉｃｔｒｌがゼロに設定され、ゲートＧ１の電圧ＶＧがゼロより大きい値に設定され、ソースの電圧ＶＳがゼロではない値に設定され、ドレインの電圧ＶＤがゼロではない値に設定される。また、量子ビット制御電流ライン５－ｎ、６－ｎ以外の磁場発生手段によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
【0045】
半導体量子装置１は、ソース・ドレイン間の電流が流れるナノシート状の複数のチャネル構造部８－ｎを備え、チャネル構造部８－ｎの層間には、それぞれ量子ドット構造部３－ｎが設けられており、各量子ドット構造部３－ｎには、電子もしくはホールが注入される量子ドット４－ｎ及び量子ドット４－ｎに隣接した量子ビット制御電流ライン５－ｎ，６－ｎが設けられていることを特徴とする。
【0046】
図示する例では、半導体量子装置１は、量子ドット４－ｎ内に蓄積されたカウント可能な電子またはホールのスピンを基本ユニットである量子ビットとして用いる。また、半導体量子装置１において用いられる電荷は、電子またはホールを意味する。ホールの場合、加える電極の極性が電子と逆になるなどするが説明としては同じなので、以下、主に電荷として記述する。
【0047】
量子ドット構造部３－ｎには、積層方向に隣接して積層された少なくとも２層分の第１量子ドット構造部と、第２量子ドット構造部とが設けられている。第１量子ドット構造部と記第２量子ドット構造部との間には、複数のチャネル構造部８－ｎに含まれる第１チャネル構造部が配置されている。量子ビット制御電流ライン５－ｎ，６－ｎに量子ビット制御電流を流すことにより発生する磁場を利用することによって、第１量子ドット構造部内の電荷スピンの量子状態を変化させ、第１量子ドット構造部内の電荷スピンと第２量子ドット構造部内の電荷スピンとの間の相互作用を、第１チャネル構造部内の電荷を介した間接相互作用とする。
【0048】
半導体量子装置１において、量子ドット４－ｎは、電荷のスピンを用いている。量子ドット４－ｎにおける電荷のスピンの向きは、量子状態（｜↑＞と｜↓＞）に対応する。電荷スピンの量子状態は、外部磁場に基づいて変更される。外部磁場は、半導体量子装置１の全体にかけられる静的な磁場と、量子ビット制御電流ライン５－ｎ，６－ｎに電流を流すことにより生じる動的な磁場との二種類が用いられる。半導体量子装置１の全体にかけられる静的な磁場は、例えば、第２実施形態に示されるように、磁性体Ｍ（図３参照）が用いられてもよい。第２実施形態の場合には、量子ビット制御電流ライン５－ｎ，６－ｎに交流電流やパルス電流を流し、量子ドット内で電荷の位置を振動され、実効的な磁場がかかっているのと同じ状況を作ることができる。静的な磁場は、磁性体Ｍの他、電流に基づいて生成されてもよい。
【0049】
静的な外部磁場をかけると、量子ドット４－ｎにおける電荷のスピンは向きによってゼーマン分離を起こす。例えば上向きの磁場がかけられているとき、スピンは磁場に沿って上向きに並びやすい。従って、上向きスピンのエネルギーが低く、下向きスピンのエネルギーは高くなる。これによりスピン状態を区別することができる。実験的には例えば１Ｔ（テスラ）から数Ｔ程度の磁場が用いられる。動的な磁場の大きさはアンペールの法則を用いて見積もることができる。半導体量子装置１は、上記配線構造に基づいて、量子ドット４－ｎを｜０＞と｜１＞との間の状態にする操作が行われる。
【0050】
半導体量子装置１において、ナノシート構造における上層と下層の量子ドット４－ｎはナノシート構造内の電荷との相互作用を介して、互いに相互作用を及ぼす。半導体量子装置１において、ナノシート間の相互作用に基づいて、ＣＮＯＴ（Ｃｏｎｔｒｏｌｌｅｄ－ｎＯＴ）ゲート動作などが行われる。ＣＮＯＴゲートとは、制御ビットが｜０＞｝である場合には状態を維持し、制御ビットが｜１＞｝である場合には標的ビットの｜０＞｝と｜１＞｝とを反転させる機能を有するゲートである。
【0051】
なお、本実施形態では半導体量子装置１において、ソースとドレインに接続される、積層された複数のチャネル構造部８－ｎをナノシートと呼ぶが、一般的には別の呼称でも構わない。半導体量子装置１において、基板２上の積層方向に積層されたナノシートの間には、量子ドット４－ｎが１つ以上挟まれている。
【0052】
図２（Ａ）に示されるように、半導体量子装置１において、量子ドット４－ｎが一つの場合は、量子ビットが量子ドット４－ｎ内の電荷から構成される。図２（Ｂ）に示されるように、半導体量子装置１において、量子ドット４－ｎが複数の場合は、後述する複数個の量子ドット４－ｎから構成される論理量子ビットとして利用することができる。なお、量子ドット４－ｎとは微細な構造物のことであり、フローティングゲート、またはトラップ準位で構成されていても構わない。
【0053】
［第２実施形態］
以下、第２実施形態に係る半導体量子装置１Ａについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第２実施形態の半導体量子装置１Ａは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第２実施形態の半導体量子装置１Ａによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第２実施形態に係る半導体量子装置１Ａについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第２実施形態の半導体量子装置１Ａは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第２実施形態の半導体量子装置１Ａによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0054】
図３に示されるように、半導体量子装置１Ａは、Ｘ軸方向に並置された複数の半導体量子装置１と、複数の半導体量子装置１の周囲を囲むように形成されたゲートＧ１と、ゲートＧ１の上部において各半導体量子装置１に対応して設けられた１つ以上の磁性体Ｍとを備えている。図示する例では、３個の半導体量子装置１が並置されている。半導体量子装置１Ａにおいて、半導体量子装置１は、２個や３個以上設けられていてもよい。各半導体量子装置１の間には、ナノシート構造における各層の量子ドット４－ｎの位置に対応して更に量子ドット４－ｎが配置されている。
【0055】
磁性体Ｍは、例えば、磁場を生成する微小なナノマグネットにより形成されている。各磁性体Ｍは、各半導体量子装置１を含む空間内に磁場を与えている。トランジスタ構造部Ｔに近接して設置された１つ以上の磁性体Ｍは、量子ドット構造部３－ｎ内の電子もしくはホールのスピン状態を制御する磁場を生成する。半導体量子装置１Ａによれば、磁性体Ｍの生成する磁場を利用することにより、ナノシート構造における各層の各量子ドット構造部３－ｎ内の各量子ドット４－ｎを個別に制御することができる。
【0056】
磁性体Ｍにより発生する磁場が存在する場合、ナノシート構造における各層の量子ビット制御電流ライン５－ｎ，６－ｎにより、量子ビット制御電流ライン５－ｎ，６－ｎの間に配置された量子ドット４－ｎに交流やパルスなどの電場をかけると、量子ドット４－ｎ内のスピンは、量子ドット４－ｎ内を移動し、磁場が変化したのと同じ効果を受ける。本実施形態では、量子ドット４－ｎに電圧変化を与える量子ビット制御電流ライン５－ｎ，６－ｎを量子ビットのすぐそばに設置することにより、磁性体Ｍによる傾斜磁場を使った制御が少ない電流で可能となる。
【0057】
なお図３の例では、ナノシート構造の上側に、ナノシートのサイズと同じように磁性体Ｍを配置した構造を例示しているが、磁性体Ｍの大きさはナノシートの幅に合わせる必要はなく、勾配磁場が発生できるならば、ナノシートの内部などにも配置してもよい。
【0058】
第１実施形態及び第２実施形態において説明したように、量子ドット４－ｎに隣接した量子ビット制御電流ライン５－ｎ，６－ｎは、磁場生成及び高周波電場の発生の両方に用いることができる。量子ビット制御電流ライン５－ｎ，６－ｎは、以下の実施形態では電場制御及び磁場発生用ラインとも呼ぶ。
【0059】
［第３実施形態］
以下、第３実施形態に係る半導体量子装置１Ｂについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第３実施形態の半導体量子装置１Ｂは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第３実施形態の半導体量子装置１Ｂによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第３実施形態に係る半導体量子装置１Ｂについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第３実施形態の半導体量子装置１Ｂは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第３実施形態の半導体量子装置１Ｂによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0060】
図４には、第３実施形態実施形態に係る半導体量子装置１Ｂが示されている。図４には、チャネル構造部８－ｎに挟まれた量子ビットを制御する構造を有する半導体量子装置１Ｂが側面視して示されている。半導体量子装置１Ｂにおいて、ソース・ドレインはチャネル構造部ごとに独立に設置され、量子ビット間の相互作用をソース・ドレインの電位で制御することができる。
【0061】
各チャネル構造部８－ｎのソース電極部８－ｎＡには、ソースコンタクト配線Ｓｎが、各チャネル構造部８－ｎのドレイン電極部８－ｎＢにはドレイン各チャネル構造部８－ｎのソース電極部８－ｎＡが接続されている。ソースコンタクト配線Ｓｎとドレインコンタクト配線Ｄｎとは、対称な構造に形成されており、入れ替えられてもよい。
【0062】
チャネル構造部８－１には、上方に起立したソースコンタクト配線Ｓ１と、上方に起立したドレインコンタクト配線Ｄ１とが形成されている。チャネル構造部８－２には、上方に起立したソースコンタクト配線Ｓ２と、上方に起立したドレインコンタクト配線Ｄ２とが形成されている。上記構成と同様に積層方向において積層されたチャネル構造部８－ｎには、上方に起立したソースコンタクト配線Ｓｎと、上方に起立したドレインコンタクト配線Ｄｎとが形成されている。
【0063】
量子ビット制御電流ライン５－１のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ１及びドレインコンタクト配線Ｄ１の間の間隔に比して若干短い。量子ビット制御電流ライン５－２のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ２及びドレインコンタクト配線Ｄ２の間の間隔に比して若干短い。上記構成と同様に積層方向において量子ビット制御電流ライン５－ｎが繰り返し形成されている。
【0064】
量子ビット制御電流ライン６－１のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ１及びドレインコンタクト配線Ｄ１の間の間隔に比して若干短い。量子ビット制御電流ライン６－２のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ１及びドレインコンタクト配線Ｄ１の間の間隔に比して若干短い。上記構成と同様に積層方向において量子ビット制御電流ライン６－ｎが繰り返し形成されている。
【0065】
［第４実施形態］
以下、第４実施形態に係る半導体量子装置１Ｃについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第４実施形態の半導体量子装置１Ｃは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第４実施形態の半導体量子装置１によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第４実施形態に係る半導体量子装置１Ｃについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第４実施形態の半導体量子装置１Ｃは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第４実施形態の半導体量子装置１によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0066】
図５には、第４の実施形態に係る半導体量子装置１Ｃの構成が斜視図により示されている。第１層目のチャネル構造部８－１の長手方向においてＹ軸方向一方側のソース電極部８－１Ａ側には、上方に起立したソースコンタクト配線Ｓ１が形成されている。チャネル構造部８－１の長手方向においてＹ軸方向一方側のドレイン電極部８－１Ｂ側には、上方に起立したドレインコンタクト配線Ｄ１が形成されている。ソースコンタクト配線Ｓ１とドレインコンタクト配線Ｄ１とは、対称な構造に形成されており、入れ替えられてもよい。
【0067】
第１層目の量子ドット構造部３－１において、量子ビット制御電流ライン５－１のＹ軸方向一方側の端部には、上層側に起立した給電配線５－１Ａが形成されている。給電配線５－１Ａの下端部は、Ｘ軸方向に屈曲しており、量子ビット制御電流ライン５－１のＹ軸方向一方側の端部に電気的に接続されている。量子ビット制御電流ライン５－１のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ１及びドレインコンタクト配線Ｄ１の間の間隔に比して若干短い。
【0068】
第１層目の量子ドット構造部３－１において、量子ビット制御電流ライン６－１のＹ軸方向他方側の端部には、上層側に起立した給電配線６－１Ｂ（不図示）が形成されている。給電配線６－１Ｂは、給電配線６－１Ａと同様の形状に形成されている。給電配線６－１Ｂの下端部は、Ｘ軸方向に屈曲しており、量子ビット制御電流ライン６－１のＹ軸方向他方側の端部に電気的に接続されている。量子ビット制御電流ライン６－１のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ１及びドレインコンタクト配線Ｄ１の間の間隔に比して若干短い。
【0069】
第２層目のチャネル構造部８－２の長手方向においてＹ軸方向一方側のソース電極部８－２Ａ側には、上方に起立したソースコンタクト配線Ｓ２が形成されている。チャネル構造部８－２の長手方向においてＹ軸方向一方側のドレイン電極部８－２Ｂ側には、上方に起立したドレインコンタクト配線Ｄ２が形成されている。ソースコンタクト配線Ｓ２とドレインコンタクト配線Ｄ２とは、対称な構造に形成されており、入れ替えられてもよい。
【0070】
第２層目の量子ドット構造部３－２において、量子ビット制御電流ライン５－２のＹ軸方向一方側の端部には、上層側に起立した給電配線５－２Ａが形成されている。給電配線５－２Ａの下端部は、Ｘ軸方向に屈曲しており、量子ビット制御電流ライン５－２のＹ軸方向一方側の端部に電気的に接続されている。量子ビット制御電流ライン５－２のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ１及びドレインコンタクト配線Ｄ１の間の間隔に比して若干短い。
【0071】
第２層目の量子ドット構造部３－２において、量子ビット制御電流ライン６－２のＹ軸方向他方側の端部には、上層側に起立した給電配線６－２Ｂ（不図示）が形成されている。給電配線６－２Ｂは、給電配線６－２Ａと同様の形状に形成されている。給電配線６－２Ｂの下端部は、Ｘ軸方向に屈曲しており、量子ビット制御電流ライン６－２のＹ軸方向他方側の端部に電気的に接続されている。量子ビット制御電流ライン６－２のＹ軸方向に沿った長さは、ソースコンタクト配線Ｓ１及びドレインコンタクト配線Ｄ１の間の間隔に比して若干短い。
【0072】
上記構成と同様に積層方向において、第ｎ層目のチャネル構造部８－ｎの長手方向においてＹ軸方向一方側のソース電極部８－ｎＡ側には、上方に起立したソースコンタクト配線Ｓ２が形成されている。チャネル構造部８－２の長手方向においてＹ軸方向一方側のドレイン電極部８－ｎＢ側には、上方に起立したドレインコンタクト配線Ｄｎが形成されている。ソースコンタクト配線Ｓｎとドレインコンタクト配線Ｄｎとは、対称な構造に形成されており、入れ替えられてもよい。
【0073】
第ｎ層目の量子ドット構造部３－ｎにおいて、量子ビット制御電流ライン５－ｎのＹ軸方向一方側の端部には、上層側に起立した給電配線５－ｎＡが形成されている。給電配線５－ｎＡの下端部は、Ｘ軸方向に屈曲しており、量子ビット制御電流ライン５－ｎのＹ軸方向一方側の端部に電気的に接続されている。量子ビット制御電流ライン５－ｎのＹ軸方向に沿った長さは、ソースコンタクト配線Ｓｎ及びドレインコンタクト配線Ｄｎの間の間隔に比して若干短い。
【0074】
第ｎ層目の量子ドット構造部３－ｎにおいて、量子ビット制御電流ライン６－ｎのＹ軸方向他方側の端部には、上層側に起立した給電配線６－ｎＢ（不図示）が形成されている。給電配線６－ｎＢは、給電配線６－ｎＡと同様の形状に形成されている。給電配線６－ｎＢの下端部は、Ｘ軸方向に屈曲しており、量子ビット制御電流ライン６－ｎのＹ軸方向他方側の端部に電気的に接続されている。量子ビット制御電流ライン６－ｎのＹ軸方向に沿った長さは、ソースコンタクト配線Ｓｎ及びドレインコンタクト配線Ｄｎの間の間隔に比して若干短い。
【0075】
上記構成により、半導体量子装置１Ｃにおいて、量子ビットとなる量子ドット４－ｎに隣接した量子ビット制御電流ライン５－ｎ，６－ｎに接続される各給電配線は、ソース及びドレインとは別の空間に設置される。量子ビット制御電流ライン５－ｎに接続される給電配線５－ｎＡと、量子ビット制御電流ライン６－ｎに接続される給電配線６－ｎＡとは、Ｘ軸方向においてソースコンタクト配線Ｓｎに隣接して配置されている。量子ビット制御電流ライン５－ｎに接続される給電配線５－ｎＢと、量子ビット制御電流ライン６－ｎに接続される給電配線６－ｎＢとは、Ｘ軸方向においてドレインコンタクト配線Ｄｎに隣接して配置されている。
【0076】
［第５実施形態］
以下、第５実施形態に係る半導体量子装置１Ｄについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第５実施形態の半導体量子装置１Ｄは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第５実施形態の半導体量子装置１Ｄによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第５実施形態に係る半導体量子装置１Ｄについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第５実施形態の半導体量子装置１Ｄは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第５実施形態の半導体量子装置１Ｄによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0077】
図６には、第５実施形態に係る半導体量子装置１Ｄが示されている。半導体量子装置１Ｄにおいて、積層方向に積層された各量子ドット構造部３－ｎには、量子ビットとなる量子ドット４－ｎがソース・ドレイン間のチャネル上に複数個配置されている。
【0078】
図７に示されるように、各量子ドット構造部３－ｎには、複数の量子ドット４－ｎが格子状に配置されている。各量子ドット構造部３－ｎにおける複数の量子ドット４－ｎは、実際の成膜においては、ばらばらに配置されていてもよい。半導体量子装置１Ｄによれば、特に第２実施形態に係る半導体量子装置１Ａ（図３参照）のように、磁性体Ｍの傾斜磁場を用いる場合には、積層方向に積層された各量子ドット４－ｎ間に別々の磁場を与えることができる。
【0079】
図８には、図７に配置した量子ドット４－ｎを積層方向に積層されたナノシート（チャネル構造部８－ｎ）間に配置した図を示す。ここではすべてのナノシート間で同じ数の場合を示しているが、層ごとに別々の数の量子ドット４－ｎが配置されていてもよい。
【0080】
［第６実施形態］
以下、第６実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第６実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第６実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第６実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第６実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第６実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0081】
論理量子ビットは通常いくつかの電荷スピンから形成される。典型的な論理量子ビットとして、２つの電荷スピンの利用がある。外部磁場が弱い場合には、２つの電荷スピンの基底状態はシングレット状態｜Ｓ＞となり、雑音などに強い状態が形成される。２つの量子ビットの励起状態は３つのトリプレット状態（｜Ｔ０＞，｜Ｔ＋＞，｜Ｔ－＞）があり、印可磁場により、相互のエネルギー準位は変化する。式としては以下の式（１）により示される。
【0082】
【数1】
【0083】
ここでは外部磁場をスピン量子化軸のｚ軸方向にかかるものとしてＢｚとする。横磁場部分のハミルトニアンとしては二つの量子ビットａ、ｂにかかる横磁場をＢｘ
ａ，Ｂｘ
ｂとしてｈｘ
ａ＝ｇμＢＢｘ
ａ，ｈｘ
ｂ＝ｇμＢＢｘ
ｂと表記すれば、横磁場の効果は以下の式（２）により示される。
【0084】
【数2】
【0085】
図９に外部磁場の関数として、２つの量子ビットのエネルギー準位を示す。この式から、｜Ｓ＞と｜Ｔ０＞を横磁場によってトンネリングさせることができることがわかる。図９は２つの量子ビットの固有エネルギー状態を外部磁場Ｂｚの関数として示す。外部磁場がゼロの場合は、シングレット状態が基底状態となり、外部磁場を強めていくと、シングレット状態とトリプレット状態の内の１つが交差する。この２つの状態を量子ビットの｜０＞Ｌと｜１＞Ｌとすると、横磁場の大きさに比例して、この２つの状態がトンネルし合うので、｜０＞Ｌと｜１＞Ｌを量子ビットの２つのエネルギー準位として利用することができる。横磁場が大きいほど、２つの準位の結合は強くなり、その結果、トンネリング速度が上がる。
【0086】
個別の量子ビットにはばらつきがあるので、実際の外部磁場の値は平均値付近に設定する。交差する点での｜０＞Ｌと｜１＞Ｌの変位は量子ビットの横にある電極で生成する磁場もしくは電位の差で決まる。横磁場の大きさが大きいほど、｜０＞Ｌと｜１＞Ｌの間の遷移確率は大きくなる。つまり横磁場がないとき、遷移は起こらず、ばらつきがない場合でも横磁場をかけない限り、論理量子ビットは元の状態を保つことができる。３つ以上の場合には、対応するハミルトニアンの基底状態と励起状態の内の１つを論理量子状態｜１＞と｜０＞と用いることになる。
【0087】
［第７実施形態］
以下、第７実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第７実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第７実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第７実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第７実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第７実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0088】
論理量子ビット同士の相互作用として、例えばＲＫＫＹ相互作用（Ｒｕｄｅｒｍａｎ－Ｋｉｔｔｅｌ－Ｋａｓｕｙａ－Ｙｏｓｉｄａ）を利用する。二量子ビット間の演算としては、ＣＮＯＴゲート動作を実現する必要がある。ＲＫＫＹ相互作用は図１０（Ａ）のように原理的には４種類存在する。図１０（Ａ）では量子ビット１－４の間の相互作用の強さをＪｉｊ（ｉ，ｊ＝１，．．４）と示している。この相互作用はハイゼンベルグ型であり、複雑な形をしているため、ハイゼンベルグ相互作用のままで、演算を考えるのは極めて煩雑である。
【0089】
図１０（Ｂ）にその固有状態を示す。本発明では、基底状態と励起状態のエネルギー固有状態が隣の二つの量子ビットの状態により、変化することを利用して、論理量子ビットの｜０＞Ｌと｜１＞Ｌの演算を行う。つまり、隣の論理量子ビットが｜１＞のときの対象論理ビットの｜０＞Ｌ，と｜１＞Ｌの間のエネルギー差に対応する電圧をかければ、エネルギー状態間で遷移が行われる。ＣＮＯＴ動作に対応する。
【0090】
図１１は論理量子ビットが４つの量子ドット４－ｎから構成される例を示したものである。図１（Ａ）に４つの量子ビットが隣接する電場及び磁場制御ラインと２つずつ接している場合の例を示す。４つの量子ドット４－ｎの配置は、図示する例に限らない。図１１（Ｂ）には対応する固有状態が示してある。
【0091】
［第８実施形態］
以下、第８実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第８実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第８実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第８実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第８実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第８実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0092】
図１２には、ナノシート間の静電結合の強さを変えることで、量子演算を行う方法を示す。原理としてｈ論理量子ビット構造では他に非特許文献６のＴａｙｌｏｒらの方法を利用する。この場合、論理量子ビット同士がクーロン力で結合する必要である。このとき、片側の電場制御及び磁場発生用ラインの電位を下げると、下げた側の空乏層が広がるため、左右の量子ビットの間で、層の間の電荷結合に不均一なる。この状況がＴａｙｌｏｒらの結合量子ドットの制御を実現するものである。
【0093】
本発明においては、チャネル部分の界面の電位を横方向の二つの量子ドットで違う値にすることで、チャネル内の空乏層の厚さが量子ビット間で異なり、結果として、同チャネルを挟んだ上下の量子ドット４－ｎ間で静電容量を減少させることができる。つまり空乏層の大きい場所ではチャネルの上と下、つまり、積層方向に積層された量子ドット４－ｎ間のキャパシタンス結合が弱くなり、上下の量子ドット４－ｎが独立になる。これによりＴａｙｌｏｒの上下、量子ビットを結合させることができる。なお、ＲＫＫＹ相互作用は、チャネル内の自由電荷があるときに有効となるため、個別の量子ドット４－ｎの操作のときは、ＯＦＦとしておくことができる。
【0094】
［第９実施形態］
以下、第９実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第２実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第９実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第９実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第２実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第９実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0095】
シングレット状態｜Ｓ＞とトリプレット状態｜Ｔ０＞に注目すると、ばらつきが無視できる範囲でハミルトニアンは以下の式（３）のように。｜Ｔ＋＞，｜Ｔ－＞から分離することができる。
【0096】
【数3】
【0097】
ハミルトニアンは、この範囲において、このハミルトニアンを利用した量子計算も可能となる。｜Ｓ＞と｜Ｔ０＞の変換は磁場生成ラインの量子化軸をｚ軸とすることにし、左右の磁場の方向を逆にとることによって実現される。
【0098】
［第１０実施形態］
以下、第１０実施形態に係る半導体量子装置１Ｅについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１０実施形態の半導体量子装置１Ｅは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１０実施形態の半導体量子装置１Ｅによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１０実施形態に係る半導体量子装置１Ｅについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１０実施形態の半導体量子装置１Ｅは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１０実施形態の半導体量子装置１Ｅによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0099】
量子演算には量子エラー訂正コードが必要である。非特許文献７は代表的な表面符号またはトポロジカル表面符号という符号を明示している。以下では表面符号と呼ぶ。表面符号はＣＮＯＴゲートを図で上下、左右の４方向に順番に行う必要がある。ＣＮＯＴゲートは、コントロール量子ビットが｜１＞のときにターゲット量子ビットのビットを｜０＞と｜１＞の間で変換するものである。つまり｜１０＞⇔｜１１＞の変換を行う。四つの状態｜００＞，｜０１＞，｜１０＞，｜１１＞に対応する固有エネルギーが異なっている必要がある。この状況を作るため、ＣＮＯＴゲートを行う二つのエネルギー準位を変えておく。個別の量子ビットを効率的に制御するため、量子ビット間で異なるゼーマンエネルギーを持っている方がよい。この状況は、外部磁場でゼーマンエネルギーを設定する場合、ｇ因子のばらつきがこの状況を実現する。磁性体を置く場合には、磁性体から量子ビットへの距離が個々の量子ビットで違うので、この状況を実現できる。
【0100】
図１３には、本発明を適用し、表面符号を実装可能なレイアウトに構成された半導体量子装置１Ｅが示されている。この実施例では、チャネル構造部８－ｎが電場制御及び磁場発生用ラインとスピン状態を測定する測定チャネルを兼ねる。チャネル構造部８－ｎは、量子ビット制御電流ライン５－ｎ，６－ｎ及び量子ドット４－ｎのスピン状態を測定する測定チャネルを併用するように構成されている。すなわち、図１、図３などのチャネル構造部８－ｎが電流磁場制御ライン（量子ビット制御電流ライン５－ｎ，６－ｎ）と、測定チャネルを兼ねている。半導体量子装置１Ｅは、基板（不図示）上において複数のデータ量子ビット４Ａ－ｎと、複数の計測量子ビット４Ｂ－ｎと、複数の配線（一対のチャネル構造部８－ｎ，８－ｎ－１、一対の量子ビット制御電流ライン５－ｎ，６－ｎ）とを備えている。
【0101】
半導体量子装置１Ｅは、基板上において積層方向及び積層方向に直交する層方向に配置された複数のデータ量子ビット４Ａ－ｎと、複数の計測量子ビット４Ｂ－ｎと、により複数の量子ドット構造部を構成している。半導体量子装置１Ｅは、基板上において積層方向及び層方向に隣接する量子ドット構造部の間に配置された複数の配線（一対のチャネル構造部８－ｎ，８－ｎ－１、一対の量子ビット制御電流ライン５－ｎ，６－ｎ）により複数の量子ビット制御電流ラインを構成している。半導体量子装置１Ｅは、複数の量子ドット構造部に磁場を与える磁性体Ｍを備えている。
【0102】
データ量子ビット４Ａ－ｎは、量子ドットにより構成されている。複数のデータ量子ビット４Ａ－ｎは、縦方向（Ｚ軸方向、積層方向ともいう）及び縦方向に直交する横方向（Ｘ軸方向、層方向ともいう）に沿ってマトリクス状に配置されている。計測量子ビット４Ｂ－ｎは、量子ドットにより構成されている。複数の計測量子ビット４Ｂ－ｎは、Ｚ軸方向及びＸ軸方向に沿ってマトリクス状に配置されている。縦方向及び横方向においてデータ量子ビット４Ａ－ｎと計測量子ビット４Ｂ－ｎとは、交互に配列されている。データ量子ビット４Ａ－ｎ及び計測量子ビット４Ｂ－ｎの縦方向及び横方向の周囲には電場制御及び磁場発生用ラインとなる複数の配線（一対のチャネル構造部８－ｎ，８－ｎ－１、一対の量子ビット制御電流ライン５－ｎ，６－ｎ）が配置されている。
【0103】
これは、表面符号の実装において、横方向と縦方向の二種類のＣＮＯＴゲート動作が必要になるため、縦方向のＣＮＯＴゲートの操作時は、これまでの実施例に示す方法で、一対の量子ビット制御電流ライン５－ｎ，６－ｎを制御して縦方向（Ｚ軸方向）のみＣＮＯＴゲートを行う。横方向（Ｘ軸方向）においては、電場制御及び磁場発生用ラインとなる一対のチャネル構造部８－ｎ，８－ｎ－１を制御して横方向（X軸方向）のみＣＮＯＴゲートを行う。ナノマグネット等の磁性体Ｍを利用する場合、高周波電場を発生し、実効的な磁場の変化を与えると共に、電流に基づいて磁場を発生する。
【0104】
横方向にＣＮＯＴゲート動作が必要な場合は、横方向の二つの一対の量子ビット制御電流ライン５－ｎ，６－ｎの間で配線内電荷を利用したＣＮＯＴゲート動作を行い、縦方向には、縦方向の量子ビットを挟む二つの電場制御及び磁場発生用ラインとなる一対のチャネル構造部８－ｎ，８－ｎ－１で磁場の傾斜が発生するようにする、もしくは磁場を発生させる。この場合、各配線（一対のチャネル構造部８－ｎ，８－ｎ－１、一対の量子ビット制御電流ライン５－ｎ，６－ｎ）はチャネルを兼ねるため、半導体で構成する必要がある。特にシリコンやシリコンと他の物質を合成した材料でのナノワイヤ構造などが適当である。
【0105】
図１４には、半導体量子装置１Ｅを用いて順番に量子演算を行う例を示す。上記構成により、量子ビット制御電流ラインを構成する配線（一対のチャネル構造部８－ｎ，８－ｎ－１、一対の量子ビット制御電流ライン５－ｎ，６－ｎ）によって発生させられる磁場に基づいて、複数の量子ドット構造部に対して積層方向及び前記層方向において二種類のＣＮＯＴゲート動作を行う。これにより、複数のデータ量子ビット４Ａ－ｎ及び複数の計測量子ビット４Ｂ－ｎにより構成される複数の量子ドット構造部に量子エラー訂正を行うための表面符号を与える。
【0106】
図１４が表面符号を実行する手順の一例である。図１４（ａ）は測定量子ビットを初期状態にするプロセス。図１４（ｂ）は測定量子ビットにアダマール（Hadamard）ゲートを施すプロセス。図１４（ｃ）（ｆ）が縦方向にＣＮＯＴゲート動作を行うプロセス。図１４（ｄ）（e）がＣＮＯＴゲート動作を水平方向に行うプロセスである。水平方向で量子ビットの状態を測定するチャネル構造部としたとき、量子ビットを挟む上下のチャネル構造部８－ｎ，８－ｎ－１が電流制御ラインとなる。次の表面符号のプロセスでは量子ビットの上下のチャネル構造部８－ｎ，８－ｎ－１が量子ビットの状態を計測するチャネル構造部の役割をし、水平方向の量子ビット制御電流ライン５－ｎ，６－ｎが電流磁場制御ラインとなる。
【0107】
図１５には、図３～５に対応する半導体量子装置１Ｅの構造が示されている。半導体量子装置１Ｅは、量子ビット制御電流ラインへの給電配線５－ｎＡ，５－ｎＢ，６－ｎＡ，６－ｎＢが図３～５と少し違って構成されている。
【0108】
図１５は、第１０実施形態に係る半導体量子装置１Ｅの構成を斜視図により示したものである。図では８－ｎ，５－ｎ，６－ｎの符号が記してあるが、表面符号の段階によって、量子ビット制御電流ラインと量子ビットの状態を読み出すチャネル構造部を兼ねる。図４と異なり、コンタクト配線の５－ｎ，６－ｎと８－ｎの相対的な位置は変化してもよい。なお、この構造は一般的な量子エラー訂正符号にも適用することができる。量子エラー訂正符号は、表面符号以外のトポロジカル符号、スラビライザー符号、低密度パリティ検査符号、Ｓｈｏｒの符号のような多数決をとる符号を含んでいてもよい。
【0109】
［第１１実施形態］
以下、第１１実施形態に係る半導体量子装置１Ｆについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１１実施形態の半導体量子装置１Ｆは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１１実施形態の半導体量子装置１Ｆによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１１実施形態に係る半導体量子装置１Ｆについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１１実施形態の半導体量子装置１Ｆは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１１実施形態の半導体量子装置１Ｆによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0110】
【0111】
［第１２実施形態］
以下、第１２実施形態に係る半導体量子装置１Ｇ，１Ｈについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１２実施形態の半導体量子装置１Ｇ，１Ｈは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１２実施形態の半導体量子装置１Ｇ，１Ｈによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１２実施形態に係る半導体量子装置１Ｇ，１Ｈについて説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１２実施形態の半導体量子装置１Ｇ，１Ｈは、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１２実施形態の半導体量子装置１Ｇ，１Ｈによれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0112】
量子アニーリングを実装する場合の構成について、以上の実施例の構造で、特許文献１と同様に、同じデータを複数の量子ビットに転写する方法で、任意の量子ビット間を結合することができる。本実施形態においては、別の方法として、非特許文献８の方法を実現する方法についての発明を示す。この方法は図１７（ａ）に示すように、図のｄにあたるスピンの上下を足し合わせる結合構造を形成することによりスピン間を結合する方法である。数学的原理は以下の式（４）に基づいて、左辺の４体の相互作用を右辺の二体の相互作用から構成できるという恒等式を利用する点にある。
【0113】
【数4】
【0114】
ここでＭ（０）とＭ（１）は適当な比例係数である。この式を実現するには、図１７に示されるように、量子ビットの配置に基づいて、上下に配置された量子ビットに生じるスピンを結合する結合構造を作った後、ゲート操作で、上記ｄのスピンが｜↑＞の場合と｜↓＞の場合の二つの操作を行い、スピンの上下を足し合わせすればよい。この式（４）を発展されることにより図１７（ｂ）のように任意の個数（Ｎ個）のスピンの結合σ１σ２…σＮを作ることができる。基板上、空間的に離れた量子ビット（スピン）同士はまず、この結合を作り、そのあとで、中間の量子ビットを測定すればよい。例えば１番目とＮ番目の量子ビットの結合σ１σＮは、まず結合σ２…σＮ―１を生成した後、中間の結合σ１σ２…σＮについて測定を行うことにより形成できる。右辺の状態は一般的にはキャット状態（Ｃａｔ Ｓｔａｔｅ）を形成することにより実現できる。
【0115】
この状態を実現する方法を示したのが図１８に示される半導体量子装置１Ｇと図１９に示される半導体量子装置１Ｈである。まず、図１８，１９において６個の量子ビットと結合する相互作用項は、ＲＫＫＹ相互作用を用いている。これ以外の量子ビットについては、スピンの左右を足し合わせる結合構造を形成することにより、縦方向の量子ビットの結合で形成することが可能となる。即ち、基板２上において積層向及び層方向に配置された複数の量子ドット構造部は、積層方向或いは層方向に隣接する量子ドット構造部の量子ビットに生じるスピンを結合する結合構造を備える。結合構造は、量子アニーリングのための任意の個数の量子ビットを結合する。図１８、図１９で上側の図の結合構造を実現する場合の図が下側である。それぞれ黒い点ＢＬが結合点の量子ビットであり、下図の黒い点ＢＬの量子ビットに対応する。
【0116】
［第１３実施形態］
以下、第１３実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１３実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１３実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１３実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１３実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１３実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0117】
本発明の量子ビットシステムは量子レザバーコンピューティングに利用することができる。量子レザバーコンピューティングでは、声帯信号を電気信号に変換して入力用の学習パルス列を形成する。学習パルス列をゲートに入力すると、パルス列に応じて量子ビット間には相互作用が生じる。量子ビット間のＲＫＫＹ相互作用をＯｎにしておけば、ゲートに入力した電圧の高低により、ソース・ドレイン間を流れる電流が非線形に変化する。この量子レザバーコンピューティングにはランダムテレグラフノイズ（ＲＴＮ）が発生する領域も利用することができる。ＲＴＮはゲート絶縁膜界面などに存在する欠陥に、伝導電子が一時的にトラップされる非線形現象である。電子がトラップされている間はメモリ効果とみなせる。ゲート電圧に対するソース・ドレイン間の電流値をベースに、量子レザバーコンピューティングにおける重みを出すことができる。
【0118】
以上は通常のＣＭＯＳでも実現することができるが、量子ドット内の電子スピンの状態がメモリ効果として、上記の量子レザバーコンピューティングの動作を強めることを特徴とする。量子ドット内の電子スピンには、コヒーレンス時間がある。磁場をかけて、スピンの状態を揃え、スピンが反転するパルスを上記のＲＴＮのパルスに加えることでも、より非線形性の高い量子レザバーコンピューティングを実現することができる。
【0119】
［第１４実施形態］
以下、第１４実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１４実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１４実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１４実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１４実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１４実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0120】
量子ビットの演算の結果を判定するには、例えば、第１量子回路と反転回路となる第２量子回路とに接続されたラッチ回路を用い、第１量子回路から出力された第１量子ビットの状態をラッチして、第１量子ビットの状態を示す信号を増幅し、第２量子回路から出力された第２量子ビットの状態をラッチして、第２量子ビットの状態を示す信号を増幅する方法が考えられる。上記の発明で示した量子ビットの結果は、ナノシートのソース・ドレイン間の電圧変化として出力される。この出力信号は通常のＣＭＯＳ回路より小さいために増幅が必要となる。上記ラッチ回路はその最初の段階の増幅を可能とする。ただし、ラッチ回路のような増幅回路では、個々の増幅回路のオフセット電圧のばらつきが問題になることが多い。そこで、非特許文献８のインターポーレーションの方法を組み合わせることにより、ＣＭＯＳから構成される増幅回路のばらつきを考慮しても読み出すことが可能となる。
【0121】
［第１５実施形態］
以下、第１５実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１５実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１５実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１５実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１５実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１５実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0122】
図２０は、３次元ＮＡＮＤフラッシュで、量子ビット動作をする場合の実施例を示したものである。即ち、半導体量子装置において、量子ドット構造部は、３次元ＮＡＮＤフラッシュメモリにより形成されていてもよい。図２０（ａ）ではCharge trap、図２０（ｂ）では浮遊ゲート（ＦＧ）と呼ばれるところが、電荷が蓄えられる部分であるが、この部分を一つまたは複数の論理スピン量子ビットとすることが、外部に磁場をかけることで実現することができる。量子ビットのスピンの状態はチャネルを流れる電流で計測される。
【0123】
磁性体から生成される不均一磁場の元、制御ゲート（ＣＧ）であり、制御したい量子ビットを挟むＣＧ間に高周波の電位差を生じさせることにより、量子ビットに横磁場の効果を発生させることができる。量子ビット間の相互作用は図でビットライン（bitline）を通してＲＫＫＹ相互作用などで実現する。
【0124】
［第１６実施形態］
以下、第１６実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１６実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１６実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１６実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１６実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１６実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0125】
半導体量子装置は電子もしくはホールを用いて実現されてもよい。磁場を発生させる磁性体Ｍとしてはコバルト、鉄、ニッケル、ガドリニウムの他、これらの材料からなる合金が用いられる。また磁区の方向は図２１（ａ）に示すようにすべての磁性体Ｍで平行でもかまわないし、図２１（ｂ）に示すように基板に対して横でも斜めでもかまわない。さらに図２１（ｃ）に示すように、個々の磁性体Ｍ間で軸の方向がばらばらでもかまわない。特に図２１（ｃ）のように隣り合った磁性体Ｍ同士の磁区を反対にすれば、この磁性体によって生成される磁場の勾配が大きくなり効果的である。また図２１（ｄ）に示すように同じ磁性体内で複数の磁区構造を持っていても構わない。
【0126】
上記実施例では量子化磁区方向とそれに垂直な磁荷方向の磁場を利用する例を示したが、量子ドット内ホールと伝導電子の間のスピン軌道相互作用も利用することができる。
【0127】
［第１７実施形態］
以下、第１７実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１７実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１７実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
以下、第１７実施形態に係る半導体量子装置について説明する。以下の説明では、第１実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。第１７実施形態の半導体量子装置は、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様に構成されている。従って、第１７実施形態の半導体量子装置によれば、後述する点を除き、上述した第１実施形態の半導体量子装置１と同様の効果を奏することができる。
【0128】
半導体量子装置の量子ドットはシリコンやシリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム、ガリウムヒ素、ガリウムナイトライドなどの半導体材料、またはＡｌ，Ｃｏ，Ｆｅなどの金属で構成されてもよい。量子ドットのサイズは４５ｎｍ以下が望ましい。量子ビットと隣接する電場及び磁場制御ラインの間はシリコン酸化膜、ＴｉＮ，ＳｉＮや酸化ハフニュウムなどのＨｉｇｈ－Ｋ材料など一般的なシリコントランジスタに用いられているトンネリング膜を用いることができる。また量子ビットと隣接する電場及び磁場制御ラインとの距離は５ｎｍ以下が望ましい。
【0129】
以上、本発明の一実施形態について説明したが、本発明は上記の一実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【0130】
１、１Ａ－１Ｈ 半導体量子装置
２ 基板
３、３－ｎ 量子ドット構造部
４Ａ－ｎ データ量子ビット
４Ｂ－ｎ 計測量子ビット
４－ｎ 量子ドット
５－ｎ、６－ｎ 量子ビット制御電流ライン
５－ｎＡ，５－ｎＢ，６－ｎＡ，６－ｎＢ 給電配線
８，８－ｎ チャネル構造部
９ 絶縁層
Ｄ ドレイン
Ｄ１，Ｄｎ ドレインコンタクト配線
Ｇ１ ゲート
Ｍ 磁性体
Ｓ ソース
Ｓ１，Ｓｎ ソースコンタクト配線
Ｔ トランジスタ構造部
２ 基板
３、３－ｎ 量子ドット構造部
４Ａ－ｎ データ量子ビット
４Ｂ－ｎ 計測量子ビット
４－ｎ 量子ドット
５－ｎ、６－ｎ 量子ビット制御電流ライン
５－ｎＡ，５－ｎＢ，６－ｎＡ，６－ｎＢ 給電配線
８，８－ｎ チャネル構造部
９ 絶縁層
Ｄ ドレイン
Ｄ１，Ｄｎ ドレインコンタクト配線
Ｇ１ ゲート
Ｍ 磁性体
Ｓ ソース
Ｓ１，Ｓｎ ソースコンタクト配線
Ｔ トランジスタ構造部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】