特開 2024-40843 差動増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024040843

(43)【公開日】2024-03-26

(54)【発明の名称】差動増幅器

(51)【国際特許分類】

   H03F 3/45 20060101AFI20240318BHJP

   H03F 3/34 20060101ALI20240318BHJP

   H03F 3/38 20060101ALI20240318BHJP

   H03F 3/68 20060101ALI20240318BHJP

【ＦＩ】

H03F3/45

H03F3/34 210

H03F3/38

H03F3/68

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022145465

(22)【出願日】2022-09-13

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】真砂 健一

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA12

5J500AA26

5J500AA51

5J500AC13

5J500AF09

5J500AF15

5J500AF18

5J500AH10

5J500AH25

5J500AH40

5J500AK02

5J500AK56

5J500AM08

5J500AM13

5J500AS15

5J500AT01

5J500DN01

5J500DP01

5J500MU04

5J500MV14

5J500MV18

(57)【要約】

【課題】差動増幅器の出力に発生し得るオフセット電圧を低減する。
【解決手段】差動増幅器（１）は、第１トランジスタ（Ｍ１）及び第２トランジスタ（Ｍ２）を含む第１差動入力対を備える第１差動増幅回路（Ａ１）と、第１入力信号に基づく第１信号を前記第１トランジスタの制御端子に供給し第２入力信号に基づく第２信号を前記第２トランジスタの制御端子に供給するか、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するか、を切り替えるように構成された第１切替回路（Ｂ１）と、を備える。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

第１トランジスタ及び第２トランジスタを含む第１差動入力対を備える第１差動増幅回路と、
第１入力信号に基づく第１信号を前記第１トランジスタの制御端子に供給し第２入力信号に基づく第２信号を前記第２トランジスタの制御端子に供給するか、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するか、を切り替えるように構成された第１切替回路と、
を備える、差動増幅器。

【請求項2】

第３トランジスタ及び第４トランジスタを含む第２差動入力対を備える第２差動増幅回路と、
前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給するか、前記第１入力信号を前記第４トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第３トランジスタの制御端子に供給するか、を切り替えるように構成された第２切替回路と、
をさらに備え、
前記第１切替回路は、前記第２差動増幅回路と前記第１差動増幅回路との間に設けられる、請求項１に記載の差動増幅器。

【請求項3】

第５トランジスタ及び第６トランジスタを含む第３差動入力対を備える第３差動増幅回路と、
前記第２入力信号を前記第５トランジスタの制御端子に供給し前記第３差動増幅回路の出力を前記第６トランジスタの制御端子に供給するか、前記第２入力信号を前記第６トランジスタの制御端子に供給し前記第３差動増幅回路の出力を前記第５トランジスタの制御端子に供給するか、を切り替えるように構成された第３切替回路と、
をさらに備え、
前記第１切替回路は、前記第２差動増幅回路及び前記第３差動増幅回路と前記第１差動増幅回路との間に設けられる、請求項２に記載の差動増幅器。

【請求項4】

前記第１切替回路は、第１チョッピング信号に基づき動作し、
前記第２切替回路は、第２チョッピング信号に基づき動作し、
前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは同相である、請求項２に記載の差動増幅器。

【請求項5】

前記第１切替回路は、第１チョッピング信号に基づき動作し、
前記第２切替回路は、第２チョッピング信号に基づき動作し、
前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは互いにずれている、請求項２に記載の差動増幅器。

【請求項6】

前記第１切替回路は、第１チョッピング信号に基づき動作し、
前記第２切替回路は、第２チョッピング信号に基づき動作し、
前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは逆相である、請求項２に記載の差動増幅器。

【請求項7】

前記第１切替回路が、前記第１信号を前記第１トランジスタの制御端子に供給し前記第２信号を前記第２トランジスタの制御端子に供給するとき、
前記第２切替回路が、前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給する、請求項２に記載の差動増幅器。

【請求項8】

前記第１切替回路が、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するとき、
前記第２切替回路が、前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給する、請求項２に記載の差動増幅器。

【請求項9】

前記差動増幅器は電流センサである、請求項１～８のいずれか一項に記載の差動増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、差動増幅器に関する。

【背景技術】

【0002】

特許文献１では、入力間に発生するオフセットひいては出力に発生するオフセット電圧を低減できる差動増幅器が提案されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平４－２７１６０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１で提案されている差動増幅器は、一対のトランジスタのエミッタ間を抵抗によって結合した差動対を備える構成であることが必要であるという制約がある。

【0005】

そのため、一対のトランジスタのエミッタ間を抵抗によって結合した差動対を備える構成の差動増幅器、一対のトランジスタのエミッタ間を抵抗によって結合した差動対を備えない構成の差動増幅器のいずれであっても、差動増幅器の出力に発生し得るオフセット電圧を低減することができる技術が望まれていた。

【課題を解決するための手段】

【0006】

本明細書中に開示されている差動増幅器は、第１トランジスタ及び第２トランジスタを含む第１差動入力対を備える第１差動増幅回路と、第１入力信号に基づく第１信号を前記第１トランジスタの制御端子に供給し第２入力信号に基づく第２信号を前記第２トランジスタの制御端子に供給するか、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するか、を切り替えるように構成された第１切替回路と、を備える。

【発明の効果】

【0007】

本明細書中に開示されている発明によれば、差動増幅器の出力に発生し得るオフセット電圧を低減することができる。

【図面の簡単な説明】

【0008】

【図1A】図１Ａは、第１実施形態に係る差動増幅器の概略構成を示す図である。

【図1B】図１Ｂは、差動増幅回路の一構成例を示す図である。

【図2】図２は、第１チョッピング信号の波形例を示す図である。

【図3】図３は、第２実施形態に係る差動増幅器の概略構成を示す図である。

【図4】図４は、第１チョッピング信号及び第２チョッピング信号の波形例を示す図である。

【図5】図５は、第１チョッピング信号及び第２チョッピング信号の他の波形例を示す図である。

【図6】図６は、第１チョッピング信号及び第２チョッピング信号のさらに他の波形例を示す図である。

【図7】図７は、第３実施形態に係る差動増幅器の概略構成を示す図である。

【発明を実施するための形態】

【0009】

本明細書において、ＭＯＳトランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなる電界効果トランジスタをいう。つまり、ＭＯＳトランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。

【0010】

＜第１実施形態＞
図１Ａは、第１実施形態に係る差動増幅器１の概略構成を示す図である。差動増幅器１は、差動増幅回路Ａ１と、切替回路Ｂ１と、抵抗Ｒ１～Ｒ４と、入力端子Ｔ１及びＴ２と、バイアス電圧端子Ｔ３と、出力端子Ｔ４と、を備える。

【0011】

差動増幅回路Ａ１は、Ｐチャネル型ＭＯＳトランジスタＭ１及びＭ２を含む差動入力対を備える。なお、本実施形態とは異なり、差動増幅回路Ａ１の差動入力対を構成するトランジスタは、Ｐチャネル型ＭＯＳトランジスタ以外のトランジスタであってもよい。

【0012】

切替回路Ｂ１は、スイッチＳＷ１及びＳＷ２を備える。スイッチＳＷ１は、端子１１～１３を備え、チョッピング信号Ｃ１に基づき、端子１１と端子１２とが電気的に接続される第１状態と、端子１１と端子１３とが電気的に接続される第２状態と、を切り替える。スイッチＳＷ２は、端子２１～２３を備え、チョッピング信号Ｃ１に基づき、端子２１と端子２２とが電気的に接続される第１状態と、端子２１と端子２３とが電気的に接続される第２状態と、を切り替える。チョッピング信号Ｃ１は、図２に示すように、ＬＯＷレベルとＨＩＧＨレベルとを交互に繰り返す周期的な信号である。

【0013】

入力端子Ｔ１は、入力信号ＩＮ１を受け取る。入力端子Ｔ１は、抵抗Ｒ１の第１端に接続される。抵抗Ｒ１の第２端は、端子１１及び抵抗Ｒ２の第１端に接続される。抵抗Ｒ２の第２端は、差動増幅回路Ａ１の出力端及び出力端子Ｔ４に接続される。出力端子Ｔ４は、出力信号ＯＵＴ１を出力する。

【0014】

入力端子Ｔ２は、入力信号ＩＮ２を受け取る。入力端子Ｔ２は、抵抗Ｒ３の第１端に接続される。抵抗Ｒ３の第２端は、端子２１及び抵抗Ｒ４の第１端に接続される。抵抗Ｒ４の第２端は、バイアス電圧端子Ｔ３に接続される。バイアス電圧端子Ｔ３には、バイアス電圧（例えばグラウンド電圧）が印加される。

【0015】

端子１２及び２２は、Ｐチャネル型ＭＯＳトランジスタＭ１のゲートに接続される。端子１３及び２３は、Ｐチャネル型ＭＯＳトランジスタＭ２のゲートに接続される。

【0016】

上述した構成である差動増幅器１のゲインは、抵抗Ｒ１～Ｒ４の抵抗値に応じた値になる。

【0017】

入力信号ＩＮ１に基づく信号Ｓ１は、端子１１に供給される。チョッピング信号Ｃ１がＬＯＷレベルであるとき、スイッチＳＷ１は、端子１１と端子１２とを電気的に接続する。また、チョッピング信号Ｃ１がＨＩＧＨレベルであるとき、スイッチＳＷ１は、端子１１と端子１３とを電気的に接続する。

【0018】

入力信号ＩＮ２に基づく信号Ｓ２は、端子２１に供給される。チョッピング信号Ｃ１がＬＯＷレベルであるとき、スイッチＳＷ２は、端子２１と端子２３とを電気的に接続する。また、チョッピング信号Ｃ１がＨＩＧＨレベルであるとき、スイッチＳＷ２は、端子２１と端子２２とを電気的に接続する。

【0019】

したがって、チョッピング信号Ｃ１がＬＯＷレベルであるとき、切替回路Ｂ１は、入力信号ＩＮ１に基づく信号Ｓ１をＰチャネル型ＭＯＳトランジスタＭ１のゲートに供給する。また、チョッピング信号Ｃ１がＨＩＧＨレベルであるとき、切替回路Ｂ１は、入力信号ＩＮ２に基づく信号Ｓ２をＰチャネル型ＭＯＳトランジスタＭ１のゲートに供給する。

【0020】

差動増幅器１の出力信号ＯＵＴ１に発生し得るオフセット電圧は、主としてＰチャネル型ＭＯＳトランジスタＭ１及びＭ２のマッチングばらつきに起因する。

【0021】

しかしながら、差動増幅器１では、切替回路Ｂ１の周期的な切替動作によって信号Ｓ１及びＳ２の各供給先とＰチャネル型ＭＯＳトランジスタＭ１及びＭ２の各ゲートとの組み合わせが周期的に変化する。差動増幅器１は、当該変化によってＰチャネル型ＭＯＳトランジスタＭ１及びＭ２のマッチングばらつきを平滑化しているため、出力信号ＯＵＴ１に発生し得るオフセット電圧を低減することができる。

【0022】

図１Ｂは、差動増幅回路Ａ１の一構成例を示す図である。図１Ｂに示す構成例の差動増幅回路Ａ１は、Ｐチャネル型ＭＯＳトランジスタＭ１及びＭ２と、Ｐチャネル型ＭＯＳトランジスタＭ７～Ｍ９と、電流源ＣＳ１と、Ｎチャネル型ＭＯＳトランジスタＭ１０～Ｍ１４と、スイッチＳＷ７及びＳＷ８と、を備える。

【0023】

スイッチＳＷ７は、端子７１～７３を備え、チョッピング信号Ｃ１’に基づき、端子７１と端子７２とが電気的に接続される第１状態と、端子７１と端子７３とが電気的に接続される第２状態と、を切り替える。スイッチＳＷ８は、端子８１～８３を備え、チョッピング信号Ｃ１’に基づき、端子８１と端子８２とが電気的に接続される第１状態と、端子８１と端子８３とが電気的に接続される第２状態と、を切り替える。チョッピング信号Ｃ１’は、チョッピング信号Ｃ１に同期する。

【0024】

定電圧ＶＣＣは、Ｐチャネル型ＭＯＳトランジスタＭ７～Ｍ９の各ソースと、電流源ＣＳ１の第１端と、に印加される。電流源ＣＳ１の第２端は、Ｎチャネル型ＭＯＳトランジスタＭ１０のゲート及びドレインと、Ｎチャネル型ＭＯＳトランジスタＭ１１のゲートと、に接続される。Ｎチャネル型ＭＯＳトランジスタＭ１１のドレインは、Ｐチャネル型ＭＯＳトランジスタＭ７のゲート及びドレインと、Ｐチャネル型ＭＯＳトランジスタＭ８のゲートと、Ｐチャネル型ＭＯＳトランジスタＭ９のゲートと、に接続される。

【0025】

Ｐチャネル型ＭＯＳトランジスタＭ８のドレインは、Ｐチャネル型ＭＯＳトランジスタＭ１及びＭ２の各ソースに接続される。Ｐチャネル型ＭＯＳトランジスタＭ９のドレインは、Ｎチャネル型ＭＯＳトランジスタＭ１４のドレインに接続される。Ｐチャネル型ＭＯＳトランジスタＭ９のドレインとＮチャネル型ＭＯＳトランジスタＭ１４のドレインとの接続ノードが差動増幅回路Ａ１の出力端となる。

【0026】

Ｐチャネル型ＭＯＳトランジスタＭ１のソースは、スイッチＳＷ７の端子７１と、Ｎチャネル型ＭＯＳトランジスタＭ１２のドレインに接続される。Ｐチャネル型ＭＯＳトランジスタＭ２のソースは、スイッチＳＷ８の端子８１と、Ｎチャネル型ＭＯＳトランジスタＭ１３のドレインに接続される。スイッチＳＷ７の端子７２及びスイッチＳＷ８の端子８３は、Ｎチャネル型ＭＯＳトランジスタＭ１２及びＭ１３の各ゲートに接続される。スイッチＳＷ７の端子７３及びスイッチＳＷ８の端子８２は、Ｎチャネル型ＭＯＳトランジスタＭ１４のゲートに接続される。Ｎチャネル型ＭＯＳトランジスタＭ１０～Ｍ１４の各ソースはグラウンド電位に接続される。

【0027】

＜第２実施形態＞
図３は、第２実施形態に係る差動増幅器２の概略構成を示す図である。差動増幅器２は、第１実施形態に係る差動増幅器１に差動増幅回路Ａ２及び切替回路Ｂ２が追加された構成である。なお、第１実施形態と同様の部分については適宜説明を省略し、主として第１実施形態と異なる部分について説明する。差動増幅回路Ａ２の構成例は、差動増幅回路Ａ１の構成例と同様である。ただし、差動増幅回路Ａ２内のスイッチは、チョッピング信号Ｃ２に同期するチョッピング信号に基づき動作する。

【0028】

差動増幅回路Ａ２は、Ｐチャネル型ＭＯＳトランジスタＭ３及びＭ４を含む差動入力対を備える。なお、本実施形態とは異なり、差動増幅回路Ａ２の差動入力対を構成するトランジスタは、Ｐチャネル型ＭＯＳトランジスタ以外のトランジスタであってもよい。

【0029】

切替回路Ｂ２は、スイッチＳＷ３及びＳＷ４を備える。スイッチＳＷ３は、端子３１～３３を備え、チョッピング信号Ｃ２に基づき、端子３１と端子３２とが電気的に接続される第１状態と、端子３１と端子３３とが電気的に接続される第２状態と、を切り替える。スイッチＳＷ４は、端子４１～４３を備え、チョッピング信号Ｃ２に基づき、端子４１と端子４２とが電気的に接続される第１状態と、端子４１と端子４３とが電気的に接続される第２状態と、を切り替える。チョッピング信号Ｃ２は、図４～図６に示すように、ＬＯＷレベルとＨＩＧＨレベルとを交互に繰り返す周期的な信号である。

【0030】

差動増幅回路Ａ２及び切替回路Ｂ２は、入力端子Ｔ１と抵抗Ｒ１との間に設けられる。これにより、切替回路Ｂ１は、差動増幅回路Ａ２と差動増幅回路Ａ１との間に設けられることになる。

【0031】

本実施形態では、入力端子Ｔ１は、抵抗Ｒ１の第１端ではなく端子３１に接続される。端子３２及び４２は、Ｐチャネル型ＭＯＳトランジスタＭ３のゲートに接続される。端子３３及び４３は、Ｐチャネル型ＭＯＳトランジスタＭ４のゲートに接続される。

【0032】

差動増幅回路Ａ２の出力端は、抵抗Ｒ１の第１端及び端子４１に接続される。

【0033】

入力信号ＩＮ１は、入力端子Ｔ１から端子３１に供給される。チョッピング信号Ｃ２がＬＯＷレベルであるとき、スイッチＳＷ３は、端子３１と端子３２とを電気的に接続する。また、チョッピング信号Ｃ２がＨＩＧＨレベルであるとき、スイッチＳＷ３は、端子３１と端子３３とを電気的に接続する。

【0034】

差動増幅回路Ａ２の出力は、端子４１に供給される。チョッピング信号Ｃ２がＬＯＷレベルであるとき、スイッチＳＷ４は、端子４１と端子４３とを電気的に接続する。また、チョッピング信号Ｃ２がＨＩＧＨレベルであるとき、スイッチＳＷ４は、端子４１と端子４２とを電気的に接続する。

【0035】

したがって、チョッピング信号Ｃ２がＬＯＷレベルであるとき、切替回路Ｂ２は、入力信号ＩＮ１をＰチャネル型ＭＯＳトランジスタＭ３のゲートに供給する。また、チョッピング信号Ｃ２がＨＩＧＨレベルであるとき、切替回路Ｂ２は、差動増幅回路Ａ２の出力をＰチャネル型ＭＯＳトランジスタＭ３のゲートに供給する。

【0036】

上述した構成である差動増幅回路Ａ２及び切替回路Ｂ２は、入力信号ＩＮ１を入力して入力信号ＩＮ１を抵抗Ｒ１に出力するバッファアンプである。

【0037】

差動増幅回路Ａ２及び切替回路Ｂ２によって構成されるバッファアンプの出力に発生し得るオフセット電圧は、主としてＰチャネル型ＭＯＳトランジスタＭ３及びＭ４のマッチングばらつきに起因する。

【0038】

しかしながら、差動増幅回路Ａ２及び切替回路Ｂ２によって構成されるバッファアンプでは、切替回路Ｂ２の周期的な切替動作によって入力信号ＩＮ１及び差動増幅回路Ａ２の出力の各供給先とＰチャネル型ＭＯＳトランジスタＭ３及びＭ４の各ゲートとの組み合わせが周期的に変化する。差動増幅回路Ａ２及び切替回路Ｂ２によって構成されるバッファアンプは、当該変化によってＰチャネル型ＭＯＳトランジスタＭ３及びＭ４のマッチングばらつきを平滑化しているため、差動増幅回路Ａ２及び切替回路Ｂ２によって構成されるバッファアンプの出力に発生し得るオフセット電圧を低減することができる。

【0039】

そして、差動増幅回路Ａ２及び切替回路Ｂ２によって構成されるバッファアンプの出力に発生し得るオフセット電圧と、差動増幅器２の出力信号ＯＵＴ１に発生し得るオフセット電圧とが相殺されると、差動増幅器２の出力信号ＯＵＴ１に発生し得るオフセット電圧は、差動増幅器１の出力信号ＯＵＴ１に発生し得るオフセット電圧よりも小さくなる。

【0040】

逆に、差動増幅回路Ａ２及び切替回路Ｂ２によって構成されるバッファアンプの出力に発生し得るオフセット電圧によって、差動増幅器２の出力信号ＯＵＴ１に発生し得るオフセット電圧が増大すると、差動増幅器２の出力信号ＯＵＴ１に発生し得るオフセット電圧は、差動増幅器１の出力信号ＯＵＴ１に発生し得るオフセット電圧よりも大きくなる。

【0041】

切替回路Ｂ１及びＢ２がどのような切替動作を行えば上述した相殺が実現できるかは、Ｐチャネル型ＭＯＳトランジスタＭ１及びＭ２のマッチングばらつきと、Ｐチャネル型ＭＯＳトランジスタＭ３及びＭ４のマッチングばらつきとの関係性に依存する。

【0042】

したがって、例えば図４に示す場合、図５に示す場合、図６に示す場合のうちのどれが差動増幅器１の出力信号ＯＵＴ１に発生し得るオフセット電圧を最も低減できるかがシミュレーション、実験等で確認され、オフセット電圧を最も低減できるものが採用されるようにすればよい。

【0043】

なお、図４は、チョッピング信号Ｃ１の位相とチョッピング信号Ｃ２の位相とを同相にした場合のチョッピング信号Ｃ１及びＣ２の波形を示している。この場合、切替回路Ｂ１が、信号Ｓ１をＰチャネル型ＭＯＳトランジスタＭ１のゲートに供給し信号Ｓ２をＰチャネル型ＭＯＳトランジスタＭ２のゲートに供給するとき、切替回路Ｂ２が、入力信号ＩＮ１をＰチャネル型ＭＯＳトランジスタＭ３のゲートに供給し差動増幅回路Ａ２の出力をＰチャネル型ＭＯＳトランジスタＭ４のゲートに供給する。

【0044】

また、図５は、チョッピング信号Ｃ１の位相とチョッピング信号Ｃ２の位相とを逆相にした場合のチョッピング信号Ｃ１及びＣ２の波形を示している。この場合、切替回路Ｂ１が、信号Ｓ１をＰチャネル型ＭＯＳトランジスタＭ２のゲートに供給し信号Ｓ２をＰチャネル型ＭＯＳトランジスタＭ１のゲートに供給するとき、切替回路Ｂ２が、入力信号ＩＮ１をＰチャネル型ＭＯＳトランジスタＭ３のゲートに供給し差動増幅回路Ａ２の出力をＰチャネル型ＭＯＳトランジスタＭ４のゲートに供給する。

【0045】

また、図６は、チョッピング信号Ｃ１の位相とチョッピング信号Ｃ２の位相とを所定の角度（１８０°を除く）ずらした場合、のチョッピング信号Ｃ１及びＣ２の波形を示している。上記の所定の角度として複数の異なる角度が設定されることが望ましい。

【0046】

＜第３実施形態＞
図７は、第３実施形態に係る差動増幅器３の概略構成を示す図である。差動増幅器３は、第２実施形態に係る差動増幅器２に差動増幅回路Ａ３及び切替回路Ｂ３が追加された構成である。なお、第２実施形態と同様の部分については適宜説明を省略し、主として第２実施形態と異なる部分について説明する。

【0047】

差動増幅回路Ａ３は、Ｐチャネル型ＭＯＳトランジスタＭ５及びＭ６を含む差動入力対を備える。なお、本実施形態とは異なり、差動増幅回路Ａ３の差動入力対を構成するトランジスタは、Ｐチャネル型ＭＯＳトランジスタ以外のトランジスタであってもよい。差動増幅回路Ａ３の構成例は、差動増幅回路Ａ１の構成例と同様である。ただし、差動増幅回路Ａ３内のスイッチは、チョッピング信号Ｃ２に同期するチョッピング信号に基づき動作する。

【0048】

切替回路Ｂ３は、スイッチＳＷ５及びＳＷ６を備える。スイッチＳＷ５は、端子５１～５３を備え、チョッピング信号Ｃ２に基づき、端子５１と端子５２とが電気的に接続される第１状態と、端子５１と端子５３とが電気的に接続される第２状態と、を切り替える。スイッチＳＷ６は、端子６１～６３を備え、チョッピング信号Ｃ２に基づき、端子６１と端子６２とが電気的に接続される第１状態と、端子６１と端子６３とが電気的に接続される第２状態と、を切り替える。

【0049】

差動増幅回路Ａ３及び切替回路Ｂ３は、入力端子Ｔ２と抵抗Ｒ３との間に設けられる。これにより、切替回路Ｂ１は、差動増幅回路Ａ２及びＡ３と差動増幅回路Ａ１との間に設けられることになる。

【0050】

本実施形態では、入力端子Ｔ２は、抵抗Ｒ３の第１端ではなく端子５１に接続される。端子５２及び６２は、Ｐチャネル型ＭＯＳトランジスタＭ５のゲートに接続される。端子５３及び６３は、Ｐチャネル型ＭＯＳトランジスタＭ６のゲートに接続される。

【0051】

差動増幅回路Ａ３の出力端は、抵抗Ｒ３の第１端及び端子６１に接続される。

【0052】

入力信号ＩＮ２は、入力端子Ｔ２から端子５１に供給される。チョッピング信号Ｃ２がＬＯＷレベルであるとき、スイッチＳＷ５は、端子５１と端子５２とを電気的に接続する。また、チョッピング信号Ｃ２がＨＩＧＨレベルであるとき、スイッチＳＷ５は、端子５１と端子５３とを電気的に接続する。

【0053】

差動増幅回路Ａ３の出力は、端子６１に供給される。チョッピング信号Ｃ２がＬＯＷレベルであるとき、スイッチＳＷ６は、端子６１と端子６３とを電気的に接続する。また、チョッピング信号Ｃ２がＨＩＧＨレベルであるとき、スイッチＳＷ６は、端子６１と端子６２とを電気的に接続する。

【0054】

したがって、チョッピング信号Ｃ２がＬＯＷレベルであるとき、切替回路Ｂ３は、入力信号ＩＮ２をＰチャネル型ＭＯＳトランジスタＭ５のゲートに供給する。また、チョッピング信号Ｃ２がＨＩＧＨレベルであるとき、切替回路Ｂ３は、差動増幅回路Ａ３の出力をＰチャネル型ＭＯＳトランジスタＭ５のゲートに供給する。

【0055】

上述した構成である差動増幅回路Ａ３及び切替回路Ｂ３は、入力信号ＩＮ２を入力して入力信号ＩＮ２を抵抗Ｒ３に出力するバッファアンプである。

【0056】

差動増幅回路Ａ３及び切替回路Ｂ３によって構成されるバッファアンプの出力に発生し得るオフセット電圧と、差動増幅器２の出力信号ＯＵＴ１に発生し得るオフセット電圧とが相殺されると、差動増幅器３の出力信号ＯＵＴ１に発生し得るオフセット電圧は、差動増幅器２の出力信号ＯＵＴ１に発生し得るオフセット電圧よりも小さくなる。

【0057】

本実施形態では、切替回路Ｂ２及びＢ３はチョッピング信号Ｃ２によって制御されたが、切替回路Ｂ２及びＢ３それぞれが別個のチョッピング信号によって制御されてもよい。切替回路Ｂ１～Ｂ３それぞれを制御する３つのチョッピング信号の位相関係を最適化することで差動増幅器３の出力信号ＯＵＴ１に発生し得るオフセット電圧をより一層低減することができる。

【0058】

＜適用例＞
上述した差動増幅器１～３それぞれは、例えば電流センサとして用いられる。上述した差動増幅器１～３それぞれが電流センサである場合、検出対象の電流が流れるセンス抵抗の第１端が入力端子Ｔ１に接続され、当該センス抵抗の第２端が入力端子Ｔ２に接続される。

【0059】

なお、差動増幅器１～３それぞれの用途は、電流センサに限定されない。

【0060】

＜その他＞
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。これまでに説明してきた各種の実施形態は、矛盾のない範囲で適宜組み合わせて実施してもよい。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。

【0061】

＜付記＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。

【0062】

本開示の差動増幅器（１～３）は、第１トランジスタ（Ｍ１）及び第２トランジスタ（Ｍ２）を含む第１差動入力対を備える第１差動増幅回路（Ａ１）と、第１入力信号に基づく第１信号を前記第１トランジスタの制御端子に供給し第２入力信号に基づく第２信号を前記第２トランジスタの制御端子に供給するか、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するか、を切り替えるように構成された第１切替回路（Ｂ１）と、を備える構成（第１の構成）である。

【0063】

上記第１の構成の差動増幅器において、第３トランジスタ（Ｍ３）及び第４トランジスタ（Ｍ４）を含む第２差動入力対を備える第２差動増幅回路（Ａ２）と、前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給するか、前記第１入力信号を前記第４トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第３トランジスタの制御端子に供給するか、を切り替えるように構成された第２切替回路（Ｂ２）と、をさらに備え、前記第１切替回路は、前記第２差動増幅回路と前記第１差動増幅回路との間に設けられる構成（第２の構成）であってもよい。

【0064】

上記第２の構成の差動増幅器において、第５トランジスタ（Ｍ５）及び第６トランジスタ（Ｍ６）を含む第３差動入力対を備える第３差動増幅回路（Ａ３）と、前記第２入力信号を前記第５トランジスタの制御端子に供給し前記第３差動増幅回路の出力を前記第６トランジスタの制御端子に供給するか、前記第２入力信号を前記第６トランジスタの制御端子に供給し前記第３差動増幅回路の出力を前記第５トランジスタの制御端子に供給するか、を切り替えるように構成された第３切替回路（Ｂ３）と、をさらに備え、前記第１切替回路は、前記第２差動増幅回路及び前記第３差動増幅回路と前記第１差動増幅回路との間に設けられる構成（第３の構成）であってもよい。

【0065】

上記第２又は第３の構成の差動増幅器において、前記第１切替回路は、第１チョッピング信号に基づき動作し、前記第２切替回路は、第２チョッピング信号に基づき動作し、
前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは同相である構成（第４の構成）であってもよい。

【0066】

上記第２又は第３の構成の差動増幅器において、前記第１切替回路は、第１チョッピング信号に基づき動作し、前記第２切替回路は、第２チョッピング信号に基づき動作し、前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは互いにずれている構成（第５の構成）であってもよい。

【0067】

上記第５の構成の差動増幅器において、前記第１切替回路は、第１チョッピング信号に基づき動作し、前記第２切替回路は、第２チョッピング信号に基づき動作し、前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは逆相である構成（第６の構成）であってもよい。

【0068】

上記第２又は第３の構成の差動増幅器において、前記第１切替回路が、前記第１信号を前記第１トランジスタの制御端子に供給し前記第２信号を前記第２トランジスタの制御端子に供給するとき、前記第２切替回路が、前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給する構成（第７の構成）であってもよい。

【0069】

上記第２又は第３の構成の差動増幅器において、前記第１切替回路が、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するとき、前記第２切替回路が、前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給する構成（第８の構成）であってもよい。

【0070】

上記第１～第８いずれかの構成の差動増幅器において、前記差動増幅器は電流センサである構成（第９の構成）であってもよい。

【符号の説明】

【0071】

１～３ 差動増幅器
１１～１３、２１～２３、３１～３３、４１～４３、５１～５３、６１～６３ 端子
Ａ１～Ａ３ 差動増幅回路
Ｂ１～Ｂ３ 切替回路
ＣＳ１ 電流源
Ｍ１～Ｍ９ Ｐチャネル型ＭＯＳトランジスタ
Ｍ１０～Ｍ１４ Ｎチャネル型ＭＯＳトランジスタ
Ｒ１～Ｒ４ 抵抗
ＳＷ１～ＳＷ８ スイッチ
Ｔ１、Ｔ２ 入力端子
Ｔ３ バイアス電圧端子
Ｔ４ 出力端子

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】