知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024041033
(43)【公開日】2024-03-26
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H10B 12/00 20230101AFI20240318BHJP
H01L 21/8234 20060101ALI20240318BHJP
H01L 21/822 20060101ALI20240318BHJP
H01L 29/786 20060101ALI20240318BHJP
【ＦＩ】
H10B12/00 611
H10B12/00 621B
H10B12/00 671A
H10B12/00 671C
H01L27/06 102A
H01L27/04 C
H01L27/088 H
H01L29/78 613B
H01L29/78 626A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023091378
(22)【出願日】2023-06-02
(31)【優先権主張番号】10-2022-0115000
(32)【優先日】2022-09-13
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】チェ ウンソク
(72)【発明者】
【氏名】キム イェラム
(72)【発明者】
【氏名】金 是 祐
(72)【発明者】
【氏名】キム ジンア
(72)【発明者】
【氏名】金 衡 洙
(72)【発明者】
【氏名】リ ソンベク
【テーマコード（参考）】
5F038
5F048
5F083
5F110
【Ｆターム（参考）】
5F038AC05
5F038AC09
5F038AC10
5F038AC14
5F038AC15
5F038DF05
5F048AB01
5F048AC10
5F048BA01
5F048BA14
5F048BA15
5F048BA20
5F048BB05
5F048BB08
5F048BB09
5F048BB11
5F048BB12
5F048BB14
5F048BD07
5F048BF01
5F048BF02
5F048BF03
5F048BF06
5F048BF07
5F048CB07
5F083AD06
5F083AD23
5F083GA01
5F083GA05
5F083GA09
5F083GA21
5F083HA02
5F083HA06
5F083JA02
5F083JA03
5F083JA05
5F083JA12
5F083JA35
5F083JA36
5F083JA37
5F083JA38
5F083JA39
5F083JA40
5F083JA42
5F083JA43
5F083JA53
5F083LA21
5F083MA06
5F083MA16
5F083NA01
5F083PR06
5F083PR07
5F110AA30
5F110BB05
5F110BB06
5F110CC09
5F110DD01
5F110DD05
5F110EE01
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE07
5F110EE22
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF09
5F110FF12
5F110GG01
5F110NN72
5F110QQ11
(57)【要約】
【課題】電気的特性及び信頼度が向上された半導体装置を提供する。
【解決手段】本発明による半導体装置は、活性パターンと、活性パターンに電気的に接続されるキャパシタコンタクト構造体と、キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、キャパシタ構造体は、互いに隣接する第１下部電極及び第２下部電極と、第１及び第２下部電極を支持するサポーターと、第１及び第２下部電極を覆うキャパシタ絶縁膜と、キャパシタ絶縁膜上の上部電極と、を含み、サポーターは、第１下部電極及び第２下部電極と接続される第１サポーター屈曲側壁を含み、上部電極は、サポーターによって囲まれる介在電極部を含み、第１サポーター屈曲側壁は、介在電極部に向かって膨らんでいる。
【選択図】図１Ｂ
【解決手段】本発明による半導体装置は、活性パターンと、活性パターンに電気的に接続されるキャパシタコンタクト構造体と、キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、キャパシタ構造体は、互いに隣接する第１下部電極及び第２下部電極と、第１及び第２下部電極を支持するサポーターと、第１及び第２下部電極を覆うキャパシタ絶縁膜と、キャパシタ絶縁膜上の上部電極と、を含み、サポーターは、第１下部電極及び第２下部電極と接続される第１サポーター屈曲側壁を含み、上部電極は、サポーターによって囲まれる介在電極部を含み、第１サポーター屈曲側壁は、介在電極部に向かって膨らんでいる。
【選択図】図１Ｂ
【特許請求の範囲】
【請求項1】
活性パターンと、
前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、
前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、
前記キャパシタ構造体は、互いに隣接する第１下部電極及び第２下部電極と、
前記第１及び第２下部電極を支持するサポーターと、
前記第１及び第２下部電極を覆うキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上の上部電極と、を含み、
前記サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁を含み、
前記上部電極は、前記サポーターによって囲まれる介在電極部を含み、
前記第１サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする半導体装置。
前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、
前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、
前記キャパシタ構造体は、互いに隣接する第１下部電極及び第２下部電極と、
前記第１及び第２下部電極を支持するサポーターと、
前記第１及び第２下部電極を覆うキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上の上部電極と、を含み、
前記サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁を含み、
前記上部電極は、前記サポーターによって囲まれる介在電極部を含み、
前記第１サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする半導体装置。
【請求項2】
前記第１及び第２下部電極に隣接する第３下部電極をさらに有し、
前記サポーターは、前記第１下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁をさらに含み、
前記第１サポーター屈曲側壁と前記第２サポーター屈曲側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする請求項１に記載の半導体装置。
前記サポーターは、前記第１下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁をさらに含み、
前記第１サポーター屈曲側壁と前記第２サポーター屈曲側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記キャパシタ絶縁膜は、前記第１サポーター屈曲側壁に接する第１絶縁屈曲外側壁及び前記第２サポーター屈曲側壁に接する第２絶縁屈曲外側壁を含み、
前記第１絶縁屈曲外側壁と前記第２絶縁屈曲外側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする請求項２に記載の半導体装置。
前記第１絶縁屈曲外側壁と前記第２絶縁屈曲外側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする請求項２に記載の半導体装置。
【請求項4】
前記第１絶縁屈曲外側壁及び前記第２絶縁屈曲外側壁は、前記介在電極部に向かって凹んでいることを特徴とする請求項３に記載の半導体装置。
【請求項5】
前記第１サポーター屈曲側壁は、前記第１下部電極に隣接する第１部分及び前記第２下部電極に隣接する第２部分を含み、
前記第１サポーター屈曲側壁の前記第１部分と前記介在電極部の中心との間の距離は、前記第１下部電極で、遠くなるほど小さくなることを特徴とする請求項１に記載の半導体装置。
前記第１サポーター屈曲側壁の前記第１部分と前記介在電極部の中心との間の距離は、前記第１下部電極で、遠くなるほど小さくなることを特徴とする請求項１に記載の半導体装置。
【請求項6】
前記第１サポーター屈曲側壁の前記第２部分と前記介在電極部の前記中心との間の距離は、前記第２下部電極で、遠くなるほど小さくなることを特徴とする請求項５に記載の半導体装置。
【請求項7】
前記第１下部電極の最上部は、前記キャパシタ絶縁膜に接する第１側壁及び前記サポーターに接する第２側壁を含み、
前記第１下部電極の前記最上部の前記第１側壁の曲率半径は、前記第１下部電極の前記最上部の前記第２側壁の曲率半径より大きいことを特徴とする請求項１に記載の半導体装置。
前記第１下部電極の前記最上部の前記第１側壁の曲率半径は、前記第１下部電極の前記最上部の前記第２側壁の曲率半径より大きいことを特徴とする請求項１に記載の半導体装置。
【請求項8】
前記介在電極部の幅は、レベルが低くなるほど小さくなることを特徴とする請求項１に記載の半導体装置。
【請求項9】
前記サポーターの上面のレベルは、前記第１及び第２下部電極の上面のレベルと同一であることを特徴とする請求項１に記載の半導体装置。
【請求項10】
活性パターンと、
前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、
前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、
前記キャパシタ構造体は、互いに隣接する第１下部電極、第２下部電極、及び第３下部電極と、
前記第１乃至第３下部電極を支持する第１サポーターと、
前記第１乃至第３下部電極を覆うキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上の上部電極と、を含み、
前記第１サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁と、前記第１下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁と、を含み、
前記第１サポーター屈曲側壁と前記第２サポーター屈曲側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする半導体装置。
前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、
前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、
前記キャパシタ構造体は、互いに隣接する第１下部電極、第２下部電極、及び第３下部電極と、
前記第１乃至第３下部電極を支持する第１サポーターと、
前記第１乃至第３下部電極を覆うキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上の上部電極と、を含み、
前記第１サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁と、前記第１下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁と、を含み、
前記第１サポーター屈曲側壁と前記第２サポーター屈曲側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする半導体装置。
【請求項11】
前記第１サポーターの上面は、前記第１乃至第３下部電極の上面と共面をなすことを特徴とする請求項１０に記載の半導体装置。
【請求項12】
前記上部電極は、前記第１サポーターと同一のレベルに配置される介在電極部を含み、
前記第１サポーター屈曲側壁及び前記第２サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする請求項１０に記載の半導体装置。
前記第１サポーター屈曲側壁及び前記第２サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする請求項１０に記載の半導体装置。
【請求項13】
前記第１サポーター下の第２サポーターをさらに有し、
前記第２サポーターのサポーター屈曲側壁は、凹んでいることを特徴とする請求項１０に記載の半導体装置。
前記第２サポーターのサポーター屈曲側壁は、凹んでいることを特徴とする請求項１０に記載の半導体装置。
【請求項14】
前記キャパシタ絶縁膜は、前記第２サポーターの前記サポーター屈曲側壁に接する介在絶縁部を含み、
前記介在絶縁部は、リング形状を有することを特徴とする請求項１３に記載の半導体装置。
前記介在絶縁部は、リング形状を有することを特徴とする請求項１３に記載の半導体装置。
【請求項15】
前記上部電極は、前記キャパシタ絶縁膜の前記介在絶縁部によって囲まれる介在電極部を含み、
前記介在電極部は、円形状を有することを特徴とする請求項１４に記載の半導体装置。
前記介在電極部は、円形状を有することを特徴とする請求項１４に記載の半導体装置。
【請求項16】
前記キャパシタ絶縁膜は、前記第１サポーター屈曲側壁に接する絶縁屈曲外側壁を含み、
前記絶縁屈曲外側壁は、凹んでいることを特徴とする請求項１０に記載の半導体装置。
前記絶縁屈曲外側壁は、凹んでいることを特徴とする請求項１０に記載の半導体装置。
【請求項17】
前記第１下部電極の最上部は、前記キャパシタ絶縁膜に接する第１側壁及び前記第１サポーターに接する第２側壁を含み、
前記第１下部電極の前記最上部の前記第１側壁の曲率半径は、前記第１下部電極の前記最上部の前記第２側壁の曲率半径より大きいことを特徴とする請求項１０に記載の半導体装置。
前記第１下部電極の前記最上部の前記第１側壁の曲率半径は、前記第１下部電極の前記最上部の前記第２側壁の曲率半径より大きいことを特徴とする請求項１０に記載の半導体装置。
【請求項18】
前記第１下部電極の前記最上部の幅は、レベルが低くなるほど大きくなることを特徴とする請求項１７に記載の半導体装置。
【請求項19】
活性パターンを含む基板と、
前記活性パターン上のゲート構造体と、
前記活性パターン上のビットライン構造体と、
前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、
前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、
前記キャパシタ構造体は、互いに隣接する第１下部電極、第２下部電極、及び第３下部電極と、
前記第１乃至第３下部電極を支持するサポーターと、
前記第１乃至第３下部電極を覆うキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上の上部電極と、を含み、
前記サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁と、前記第２下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁と、前記第１下部電極及び前記第３下部電極と接続される第３サポーター屈曲側壁と、を含み、
前記上部電極は、前記第１乃至第３サポーター屈曲側壁及び前記第１乃至第３下部電極によって囲まれる介在電極部を含み、
前記第１乃至第３サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする半導体装置。
前記活性パターン上のゲート構造体と、
前記活性パターン上のビットライン構造体と、
前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、
前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、
前記キャパシタ構造体は、互いに隣接する第１下部電極、第２下部電極、及び第３下部電極と、
前記第１乃至第３下部電極を支持するサポーターと、
前記第１乃至第３下部電極を覆うキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上の上部電極と、を含み、
前記サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁と、前記第２下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁と、前記第１下部電極及び前記第３下部電極と接続される第３サポーター屈曲側壁と、を含み、
前記上部電極は、前記第１乃至第３サポーター屈曲側壁及び前記第１乃至第３下部電極によって囲まれる介在電極部を含み、
前記第１乃至第３サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする半導体装置。
【請求項20】
前記第１サポーター屈曲側壁と前記第２サポーター屈曲側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする請求項１９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関し、特にキャパシタ構造体を含む半導体装置に関する。
【背景技術】
【0002】
小型化、多機能化、及び／又は低い製造単価等の特性によって半導体素子は、電子産業で重要な要素として脚光を浴びている。
半導体素子は、論理データを格納する半導体記憶素子、論理データを演算処理する半導体論理素子、及び記憶要素と論理要素を含むハイブリッド（ｈｙｂｒｉｄ）半導体素子等に区分されることができる。
半導体素子は、論理データを格納する半導体記憶素子、論理データを演算処理する半導体論理素子、及び記憶要素と論理要素を含むハイブリッド（ｈｙｂｒｉｄ）半導体素子等に区分されることができる。
【0003】
近年、電子機器の高速化、低消費電力化に応じて、これらに内蔵される半導体素子もやはり速い動作速度及び／又は低い動作電圧等が要求されており、これを充足させるためには、より高集積化された半導体素子が必要である。
但し、半導体素子の高集積化が深化されるほど、半導体素子の電気的特性及び生産収率が減少する可能性がある。
したがって、半導体素子の課題としての電気的特性及び生産収率の向上のために多くの研究、開発が行われている。
但し、半導体素子の高集積化が深化されるほど、半導体素子の電気的特性及び生産収率が減少する可能性がある。
したがって、半導体素子の課題としての電気的特性及び生産収率の向上のために多くの研究、開発が行われている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第１０，２８３，５０９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来の半導体素子における課題に鑑みてなされたものであって、本発明の目的は、電気的特性及び信頼度が向上された半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明による半導体装置は、活性パターンと、前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、前記キャパシタ構造体は、互いに隣接する第１下部電極及び第２下部電極と、前記第１及び第２下部電極を支持するサポーターと、前記第１及び第２下部電極を覆うキャパシタ絶縁膜と、前記キャパシタ絶縁膜上の上部電極と、を含み、前記サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁を含み、前記上部電極は、前記サポーターによって囲まれる介在電極部を含み、前記第１サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする。
【0007】
また、上記目的を達成するためになされた本発明による半導体装置は、活性パターンと、前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、前記キャパシタ構造体は、互いに隣接する第１下部電極、第２下部電極、及び第３下部電極と、前記第１乃至第３下部電極を支持する第１サポーターと、前記第１乃至第３下部電極を覆うキャパシタ絶縁膜と、前記キャパシタ絶縁膜上の上部電極と、を含み、前記第１サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁と、前記第１下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁と、を含み、前記第１サポーター屈曲側壁と前記第２サポーター屈曲側壁との間の距離は、レベルが低くなるほど小さくなることを特徴とする。
【0008】
また、上記目的を達成するためになされた本発明による半導体装置は、活性パターンを含む基板と、前記活性パターン上のゲート構造体と、前記活性パターン上のビットライン構造体と、前記活性パターンに電気的に接続されるキャパシタコンタクト構造体と、前記キャパシタコンタクト構造体に電気的に接続されるキャパシタ構造体と、を有し、前記キャパシタ構造体は、互いに隣接する第１下部電極、第２下部電極、及び第３下部電極と、前記第１乃至第３下部電極を支持するサポーターと、前記第１乃至第３下部電極を覆うキャパシタ絶縁膜と、前記キャパシタ絶縁膜上の上部電極と、を含み、前記サポーターは、前記第１下部電極及び前記第２下部電極と接続される第１サポーター屈曲側壁と、前記第２下部電極及び前記第３下部電極と接続される第２サポーター屈曲側壁と、前記第１下部電極及び前記第３下部電極と接続される第３サポーター屈曲側壁と、を含み、前記上部電極は、前記第１乃至第３サポーター屈曲側壁及び前記第１乃至第３下部電極によって囲まれる介在電極部を含み、前記第１乃至第３サポーター屈曲側壁は、前記介在電極部に向かって膨らんでいることを特徴とする。
【0009】
本発明の実施形態による半導体装置の製造方法は、犠牲膜及びサポーターを形成する段階と、前記犠牲膜及び前記サポーターを貫通する下部電極を形成する段階と、前記下部電極上にマスク構造体を形成する段階と、前記マスク構造体上に開口を含むフォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとして前記マスク構造体をエッチングする段階と、エッチングされた前記マスク構造体をエッチングマスクとして前記犠牲膜及び前記サポーターをエッチングしてホールを形成する段階と、前記下部電極を覆うキャパシタ絶縁膜を形成する段階と、前記キャパシタ絶縁膜上に上部電極を形成する段階と、を有し、前記サポーターは前記サポーターの中で最上部に配置される第１サポーターを含み、前記ホールは前記第１サポーターと同一のレベルに配置される第１部分及び前記第１部分下の第２部分を含み、前記第１サポーターは前記ホールの前記第１部分に向かって膨らんでいるサポーター屈曲側壁を含むことができる。
【発明の効果】
【0010】
本発明に係る半導体装置によれば、下部電極とサポーター屈曲側壁との間のミスアライメントマージンを確保することができる。
また、下部電極の間のブリッジディスターブを改善することができる。
また、下部電極の間のブリッジディスターブを改善することができる。
【図面の簡単な説明】
【0011】
【図1A】本発明の実施形態による半導体装置の概略を示す部分平面図である。
【図5A】本発明の他の実施形態による半導体装置を説明するための部分平面図である。
【図5B】本発明の他の実施形態による半導体装置を説明するための部分断面図である。
【図5C】本発明の他の実施形態による半導体装置を説明するための部分断面図である。
【図6A】本発明の実施形態による半導体装置の部分平面図である。
【図7A】本発明の実施形態による半導体装置の斜視図である。
【発明を実施するための形態】
【0012】
次に、本発明に係る半導体装置を実施するための形態の具体例を図面を参照しながら説明する。
【0013】
図１Ａは、本発明の実施形態による半導体装置の概略を示す部分であり、図１Ｂは、図１ＡのＡ１－Ａ１’線に沿って切断した部分断面図であり、図１Ｃは、図１ＡのＢ１－Ｂ１’線に沿って切断した部分断面図であり、図１Ｄは、図１ＡのＣ１－Ｃ１’線に沿って切断した部分断面図であり、図１Ｅは、図１ＡのＤ領域の拡大図であり、図１Ｆは、図１Ａ～図１Ｅにしたがう半導体装置の第２サポーターの概略を示す図である。
図１Ｅは、半導体装置の第１サポーターを示す図である。
図１Ｅは、例えば、半導体装置の第１サポーターの上面のレベルにしたがう構造を示す図である。
図１Ｆは、例えば、半導体装置の第２サポーターの上面のレベルにしたがう構造を示す図である。
図１Ｅは、半導体装置の第１サポーターを示す図である。
図１Ｅは、例えば、半導体装置の第１サポーターの上面のレベルにしたがう構造を示す図である。
図１Ｆは、例えば、半導体装置の第２サポーターの上面のレベルにしたがう構造を示す図である。
【0014】
図１Ａ～１Ｆを参照すると、半導体装置は基板１００を含む。
本発明の実施形態において、基板１００は、半導体基板である。
一例として、基板１００は、シリコン、ゲルマニウム、シリコン－ゲルマニウム、ＧａＰ、又はＧａＡｓを含む。
一実施形態において、基板１００は、「シリコン－オン－インシュレータ」（ＳＯＩ）基板又は「ゲルマニウム－オン－インシュレータ」（ＧＯＩ）基板であり得る。
基板１００は、第１方向Ｄ１及び第２方向Ｄ２に延長される平面に沿って延長されるプレートの形状を有する。
第１方向Ｄ１及び第２方向Ｄ２は、互いに交差する。
一例として、第１方向Ｄ１と第２方向Ｄ２は互いに直交する水平方向である。
本発明の実施形態において、基板１００は、半導体基板である。
一例として、基板１００は、シリコン、ゲルマニウム、シリコン－ゲルマニウム、ＧａＰ、又はＧａＡｓを含む。
一実施形態において、基板１００は、「シリコン－オン－インシュレータ」（ＳＯＩ）基板又は「ゲルマニウム－オン－インシュレータ」（ＧＯＩ）基板であり得る。
基板１００は、第１方向Ｄ１及び第２方向Ｄ２に延長される平面に沿って延長されるプレートの形状を有する。
第１方向Ｄ１及び第２方向Ｄ２は、互いに交差する。
一例として、第１方向Ｄ１と第２方向Ｄ２は互いに直交する水平方向である。
【0015】
基板１００を覆う層間絶縁膜１１０が提供される。
層間絶縁膜１１０は絶縁材料を含む。
一実施形態において、層間絶縁膜１１０は，複数の絶縁膜を含む多重絶縁膜であり得る。
層間絶縁膜１１０内にキャパシタコンタクト構造体１２０が提供される。
キャパシタコンタクト構造体１２０は，導電物質を含む。
キャパシタコンタクト構造体１２０は，基板１００に電気的に接続される。
一実施形態において、基板１００は，不純物領域を含む活性パターンを含み、キャパシタコンタクト構造体１２０は、基板１００の活性パターン内の不純物領域に接続される。
一実施形態において、キャパシタコンタクト構造体１２０は、複数の導電膜を含む多重導電膜である。
層間絶縁膜１１０は絶縁材料を含む。
一実施形態において、層間絶縁膜１１０は，複数の絶縁膜を含む多重絶縁膜であり得る。
層間絶縁膜１１０内にキャパシタコンタクト構造体１２０が提供される。
キャパシタコンタクト構造体１２０は，導電物質を含む。
キャパシタコンタクト構造体１２０は，基板１００に電気的に接続される。
一実施形態において、基板１００は，不純物領域を含む活性パターンを含み、キャパシタコンタクト構造体１２０は、基板１００の活性パターン内の不純物領域に接続される。
一実施形態において、キャパシタコンタクト構造体１２０は、複数の導電膜を含む多重導電膜である。
【0016】
層間絶縁膜１１０及びキャパシタコンタクト構造体１２０上にキャパシタ構造体１３０が提供される。
キャパシタ構造体１３０は、キャパシタコンタクト構造体１２０と電気的に接続される。
キャパシタ構造体１３０は、キャパシタコンタクト構造体１２０を通じて基板１００に電気的に接続される。
キャパシタ構造体１３０は、下部電極ＬＥ、キャパシタ絶縁膜ＣＩ、第１サポーターＳＵ１、第２サポーターＳＵ２、第３サポーターＳＵ３、及び上部電極ＵＥを含む。
下部電極ＬＥは、第３方向Ｄ３に延長する円柱の形状を有する。
第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２に交差する。
一例として、第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２に直交する垂直方向である。
キャパシタ構造体１３０は、キャパシタコンタクト構造体１２０と電気的に接続される。
キャパシタ構造体１３０は、キャパシタコンタクト構造体１２０を通じて基板１００に電気的に接続される。
キャパシタ構造体１３０は、下部電極ＬＥ、キャパシタ絶縁膜ＣＩ、第１サポーターＳＵ１、第２サポーターＳＵ２、第３サポーターＳＵ３、及び上部電極ＵＥを含む。
下部電極ＬＥは、第３方向Ｄ３に延長する円柱の形状を有する。
第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２に交差する。
一例として、第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２に直交する垂直方向である。
【0017】
下部電極ＬＥは、キャパシタコンタクト構造体１２０に接続される。
キャパシタ絶縁膜ＣＩは、下部電極ＬＥ及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を覆う。
キャパシタ絶縁膜ＣＩは、下部電極ＬＥ及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を囲む。
キャパシタ絶縁膜ＣＩは、層間絶縁膜１１０を覆う。
キャパシタ絶縁膜ＣＩは、絶縁材料を含み得る。
一例として、キャパシタ絶縁膜ＣＩは、酸化物を含む。
一実施形態において、キャパシタ絶縁膜ＣＩは、多重絶縁膜である。
キャパシタ絶縁膜ＣＩは、下部電極ＬＥ及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を覆う。
キャパシタ絶縁膜ＣＩは、下部電極ＬＥ及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を囲む。
キャパシタ絶縁膜ＣＩは、層間絶縁膜１１０を覆う。
キャパシタ絶縁膜ＣＩは、絶縁材料を含み得る。
一例として、キャパシタ絶縁膜ＣＩは、酸化物を含む。
一実施形態において、キャパシタ絶縁膜ＣＩは、多重絶縁膜である。
【0018】
上部電極ＵＥは、キャパシタ絶縁膜ＣＩ上に提供される。
上部電極ＵＥは、キャパシタ絶縁膜ＣＩを覆う。
上部電極ＵＥは、下部電極ＬＥ、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）及びキャパシタ絶縁膜ＣＩを囲む。
第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、下部電極ＬＥを支持する。
第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、下部電極ＬＥを囲む。
第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、絶縁材料を含み得る。
一例として、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、シリコン酸窒化物（例えば、ＳｉＣＮ）を含む。
第１サポーターＳＵ１は、サポーター（ＳＵ１、ＳＵ２、ＳＵ３）の中で最も高いレベルに配置される。
第２サポーターＳＵ２は、第１サポーターＳＵ１より低いレベルに配置される。
第２サポーターＳＵ２は、第１サポーターＳＵ１の下に配置される。
第３サポーターＳＵ３は、第２サポーターＳＵ２より低いレベルに配置される。
第３サポーターＳＵ３は、第２サポーターＳＵ２の下に配置される。
上部電極ＵＥは、キャパシタ絶縁膜ＣＩを覆う。
上部電極ＵＥは、下部電極ＬＥ、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）及びキャパシタ絶縁膜ＣＩを囲む。
第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、下部電極ＬＥを支持する。
第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、下部電極ＬＥを囲む。
第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、絶縁材料を含み得る。
一例として、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、シリコン酸窒化物（例えば、ＳｉＣＮ）を含む。
第１サポーターＳＵ１は、サポーター（ＳＵ１、ＳＵ２、ＳＵ３）の中で最も高いレベルに配置される。
第２サポーターＳＵ２は、第１サポーターＳＵ１より低いレベルに配置される。
第２サポーターＳＵ２は、第１サポーターＳＵ１の下に配置される。
第３サポーターＳＵ３は、第２サポーターＳＵ２より低いレベルに配置される。
第３サポーターＳＵ３は、第２サポーターＳＵ２の下に配置される。
【0019】
下部電極ＬＥは、導電物質を含み得る。
一例として、下部電極ＬＥは、ＴｉＳｉＮを含む。
上部電極ＵＥは、導電物質を含み得る。
一例として、上部電極ＵＥは、ＴｉＮを含む。
上部電極ＵＥは、第１サポーターＳＵ１と同一のレベルに配置される第１介在電極部ＩＥＰ１を含む。
第１介在電極部ＩＥＰ１は、第１サポーターＳＵ１によって囲まれる上部電極ＵＥの部分である。
第１介在電極部ＩＥＰ１は、第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）と下面（ＳＵ１＿Ｂ）との間に配置される上部電極ＵＥの部分である。
第１サポーターＳＵ１は、サポーター屈曲側壁ＳＣＳを含む。
第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳは、上部電極ＵＥの第１介在電極部ＩＥＰ１と対向する側壁である。
第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）は、下部電極ＬＥの上面と同一のレベルに配置される。
第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）は、下部電極ＬＥの上面と共面をなす。
一例として、下部電極ＬＥは、ＴｉＳｉＮを含む。
上部電極ＵＥは、導電物質を含み得る。
一例として、上部電極ＵＥは、ＴｉＮを含む。
上部電極ＵＥは、第１サポーターＳＵ１と同一のレベルに配置される第１介在電極部ＩＥＰ１を含む。
第１介在電極部ＩＥＰ１は、第１サポーターＳＵ１によって囲まれる上部電極ＵＥの部分である。
第１介在電極部ＩＥＰ１は、第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）と下面（ＳＵ１＿Ｂ）との間に配置される上部電極ＵＥの部分である。
第１サポーターＳＵ１は、サポーター屈曲側壁ＳＣＳを含む。
第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳは、上部電極ＵＥの第１介在電極部ＩＥＰ１と対向する側壁である。
第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）は、下部電極ＬＥの上面と同一のレベルに配置される。
第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）は、下部電極ＬＥの上面と共面をなす。
【0020】
互いに接続される第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳ及び下部電極ＬＥは、上部電極ＵＥの第１介在電極部ＩＥＰ１を囲む。
例えば、下部電極ＬＥは、互いに隣接する第１下部電極ＬＥ１、第２下部電極ＬＥ２、及び第３下部電極ＬＥ３を含み、第１サポーターＳＵ１は、互いに隣接する第１サポーター屈曲側壁ＳＣＳ１、第２サポーター屈曲側壁ＳＣＳ２、及び第３サポーター屈曲側壁ＳＣＳ３を含み、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）によって上部電極ＵＥの第１介在電極部ＩＥＰ１が囲まれる。
第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁Ｓ（ＣＳ１、ＳＣＳ２、ＳＣＳ３）によって定義される空間内に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１サポーター屈曲側壁ＳＣＳ１は、第１下部電極ＬＥ１及び第２下部電極ＬＥ２に接続される。
第２サポーター屈曲側壁ＳＣＳ２は、第２下部電極ＬＥ２及び第３下部電極ＬＥ３に接続される。
第３サポーター屈曲側壁ＳＣＳ３は、第１下部電極ＬＥ１及び第３下部電極ＬＥ３に接続される。
例えば、下部電極ＬＥは、互いに隣接する第１下部電極ＬＥ１、第２下部電極ＬＥ２、及び第３下部電極ＬＥ３を含み、第１サポーターＳＵ１は、互いに隣接する第１サポーター屈曲側壁ＳＣＳ１、第２サポーター屈曲側壁ＳＣＳ２、及び第３サポーター屈曲側壁ＳＣＳ３を含み、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）によって上部電極ＵＥの第１介在電極部ＩＥＰ１が囲まれる。
第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁Ｓ（ＣＳ１、ＳＣＳ２、ＳＣＳ３）によって定義される空間内に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１サポーター屈曲側壁ＳＣＳ１は、第１下部電極ＬＥ１及び第２下部電極ＬＥ２に接続される。
第２サポーター屈曲側壁ＳＣＳ２は、第２下部電極ＬＥ２及び第３下部電極ＬＥ３に接続される。
第３サポーター屈曲側壁ＳＣＳ３は、第１下部電極ＬＥ１及び第３下部電極ＬＥ３に接続される。
【0021】
第１サポーター屈曲側壁ＳＣＳ１と第２サポーター屈曲側壁ＳＣＳ２との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第２サポーター屈曲側壁ＳＣＳ２と第３サポーター屈曲側壁ＳＣＳ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１サポーター屈曲側壁ＳＣＳ１と第３サポーター屈曲側壁ＳＣＳ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１下部電極ＬＥ１と第２下部電極ＬＥ２との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第２下部電極ＬＥ２と第３下部電極ＬＥ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１下部電極ＬＥ１と第３下部電極ＬＥ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第２サポーター屈曲側壁ＳＣＳ２と第３サポーター屈曲側壁ＳＣＳ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１サポーター屈曲側壁ＳＣＳ１と第３サポーター屈曲側壁ＳＣＳ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１下部電極ＬＥ１と第２下部電極ＬＥ２との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第２下部電極ＬＥ２と第３下部電極ＬＥ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
第１下部電極ＬＥ１と第３下部電極ＬＥ３との間に上部電極ＵＥの第１介在電極部ＩＥＰ１が配置される。
【0022】
第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）は、曲がっている。
第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）は、上部電極ＵＥの第１介在電極部ＩＥＰ１に向かって膨らんでいる。
一例として、図１Ｅにしたがう平面視において、第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）は、上部電極ＵＥの第１介在電極部ＩＥＰ１に向かって膨らんでいる。
第１サポーター屈曲側壁ＳＣＳ１と第３サポーター屈曲側壁ＳＣＳ３との間の距離は、レベルが低くなるほど小さくなる。
一例として、第１サポーター屈曲側壁ＳＣＳ１と第３サポーター屈曲側壁ＳＣＳ３との間の第１方向Ｄ１への距離Ｌ１（図１Ｄ参照）は、レベルが低くなるほど小さくなる。
第１サポーター屈曲側壁ＳＣＳ１と第２サポーター屈曲側壁ＳＣＳ２との間の距離は、レベルが低くなるほど小さくなる。
第２サポーター屈曲側壁ＳＣＳ２と第３サポーター屈曲側壁ＳＣＳ３との間の距離は、レベルが低くなるほど小さくなる。
第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）は、上部電極ＵＥの第１介在電極部ＩＥＰ１に向かって膨らんでいる。
一例として、図１Ｅにしたがう平面視において、第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）は、上部電極ＵＥの第１介在電極部ＩＥＰ１に向かって膨らんでいる。
第１サポーター屈曲側壁ＳＣＳ１と第３サポーター屈曲側壁ＳＣＳ３との間の距離は、レベルが低くなるほど小さくなる。
一例として、第１サポーター屈曲側壁ＳＣＳ１と第３サポーター屈曲側壁ＳＣＳ３との間の第１方向Ｄ１への距離Ｌ１（図１Ｄ参照）は、レベルが低くなるほど小さくなる。
第１サポーター屈曲側壁ＳＣＳ１と第２サポーター屈曲側壁ＳＣＳ２との間の距離は、レベルが低くなるほど小さくなる。
第２サポーター屈曲側壁ＳＣＳ２と第３サポーター屈曲側壁ＳＣＳ３との間の距離は、レベルが低くなるほど小さくなる。
【0023】
第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳの下部電極ＬＥに隣接する部分と第１介在電極部ＩＥＰ１の中心ＣＥとの間の距離は、下部電極ＬＥで、遠くなるほど小さくなる。
例えば、第１サポーター屈曲側壁ＳＣＳ１は、第１下部電極ＬＥ１に隣接する部分Ｐ１及び第２下部電極ＬＥ２に隣接する部分Ｐ２を含み、第１サポーター屈曲側壁ＳＣＳ１の第１下部電極ＬＥ１に隣接する部分Ｐ１と第１介在電極部ＩＥＰ１の中心ＣＥとの間の距離は、第１下部電極ＬＥ１で、遠くなるほど小さくなり、第１サポーター屈曲側壁ＳＣＳ１の第２下部電極ＬＥ２に隣接する部分Ｐ２と第１介在電極部ＩＥＰ１の中心ＣＥとの間の距離は、第２下部電極ＬＥ２で、遠くなるほど小さくなる。
例えば、第１サポーター屈曲側壁ＳＣＳ１は、第１下部電極ＬＥ１に隣接する部分Ｐ１及び第２下部電極ＬＥ２に隣接する部分Ｐ２を含み、第１サポーター屈曲側壁ＳＣＳ１の第１下部電極ＬＥ１に隣接する部分Ｐ１と第１介在電極部ＩＥＰ１の中心ＣＥとの間の距離は、第１下部電極ＬＥ１で、遠くなるほど小さくなり、第１サポーター屈曲側壁ＳＣＳ１の第２下部電極ＬＥ２に隣接する部分Ｐ２と第１介在電極部ＩＥＰ１の中心ＣＥとの間の距離は、第２下部電極ＬＥ２で、遠くなるほど小さくなる。
【0024】
キャパシタ絶縁膜ＣＩは、第１介在電極部ＩＥＰ１を囲む第１介在絶縁部ＩＩＰ１を含む。
第１介在絶縁部ＩＩＰ１は、第１サポーターＳＵ１及び第１介在電極部ＩＥＰ１と同一のレベルに配置されるキャパシタ絶縁膜ＣＩの一部である。
第１介在絶縁部ＩＩＰ１は、第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）と下面（ＳＵ１＿Ｂ）との間に配置されるキャパシタ絶縁膜ＣＩの部分である。
第１介在絶縁部ＩＩＰ１は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）によって囲まれる。
第１介在絶縁部ＩＩＰ１は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）と第１介在電極部ＩＥＰ１との間に提供される。
第１介在絶縁部ＩＩＰ１は、第１サポーターＳＵ１及び第１介在電極部ＩＥＰ１と同一のレベルに配置されるキャパシタ絶縁膜ＣＩの一部である。
第１介在絶縁部ＩＩＰ１は、第１サポーターＳＵ１の上面（ＳＵ１＿Ｔ）と下面（ＳＵ１＿Ｂ）との間に配置されるキャパシタ絶縁膜ＣＩの部分である。
第１介在絶縁部ＩＩＰ１は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）によって囲まれる。
第１介在絶縁部ＩＩＰ１は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第１～第３サポーター屈曲側壁（ＳＣＳ１、ＳＣＳ２、ＳＣＳ３）と第１介在電極部ＩＥＰ１との間に提供される。
【0025】
第１介在絶縁部ＩＩＰ１は、第１サポーター屈曲側壁ＳＣＳ１に接する第１絶縁屈曲外側壁ＩＣＯ１、第２サポーター屈曲側壁ＳＣＳ２に接する第２絶縁屈曲外側壁ＩＣＯ２、及び第３サポーター屈曲側壁ＳＣＳ３に接する第３絶縁屈曲外側壁ＩＣＯ３を含む。
第１絶縁屈曲外側壁ＩＣＯ１は、第１サポーター屈曲側壁ＳＣＳ１に対応して曲がる。
第２絶縁屈曲外側壁ＩＣＯ２は、第２サポーター屈曲側壁ＳＣＳ２に対応して曲がる。
第３絶縁屈曲外側壁ＩＣＯ３は、第３サポーター屈曲側壁ＳＣＳ３に対応して曲がる。
第１～第３絶縁屈曲外側壁（ＩＣＯ１、ＩＣＯ２、ＩＣＯ３）は、第１介在電極部ＩＥＰ１に向かって凹んでいる。
第１絶縁屈曲外側壁ＩＣＯ１は、第１及び第２下部電極（ＬＥ１、ＬＥ２）に接続される。
第２絶縁屈曲外側壁ＩＣＯ２は、第２及び第３下部電極（ＬＥ２、ＬＥ３）に接続される。
第３絶縁屈曲外側壁ＩＣＯ３は、第１及び第３下部電極（ＬＥ１、ＬＥ３）に接続される。
第１絶縁屈曲外側壁ＩＣＯ１は、第１サポーター屈曲側壁ＳＣＳ１に対応して曲がる。
第２絶縁屈曲外側壁ＩＣＯ２は、第２サポーター屈曲側壁ＳＣＳ２に対応して曲がる。
第３絶縁屈曲外側壁ＩＣＯ３は、第３サポーター屈曲側壁ＳＣＳ３に対応して曲がる。
第１～第３絶縁屈曲外側壁（ＩＣＯ１、ＩＣＯ２、ＩＣＯ３）は、第１介在電極部ＩＥＰ１に向かって凹んでいる。
第１絶縁屈曲外側壁ＩＣＯ１は、第１及び第２下部電極（ＬＥ１、ＬＥ２）に接続される。
第２絶縁屈曲外側壁ＩＣＯ２は、第２及び第３下部電極（ＬＥ２、ＬＥ３）に接続される。
第３絶縁屈曲外側壁ＩＣＯ３は、第１及び第３下部電極（ＬＥ１、ＬＥ３）に接続される。
【0026】
第１絶縁屈曲外側壁ＩＣＯ１と第２絶縁屈曲外側壁ＩＣＯ２との間の距離は、レベルが低くなるほど小さくなる。
第２絶縁屈曲外側壁ＩＣＯ２と第３絶縁屈曲外側壁ＩＣＯ３との間の距離は、レベルが低くなるほど小さくなる。
第１絶縁屈曲外側壁ＩＣＯ１と第３絶縁屈曲外側壁ＩＣＯ３との間の距離は、レベルが低くなるほど小さくなる。
第１介在絶縁部ＩＩＰ１は、第１絶縁屈曲外側壁ＩＣＯ１の反対側に第１絶縁屈曲内側壁ＩＣＩ１、第２絶縁屈曲外側壁ＩＣＯ２の反対側に第２絶縁屈曲内側壁ＩＣＩ２、及び、第３絶縁屈曲外側壁ＩＣＯ３の反対側に第３絶縁屈曲内側壁ＩＣＩ３を含む。
第１～第３絶縁屈曲内側壁（ＩＣＩ１、ＩＣＩ２、ＩＣＩ３）は、第１介在電極部ＩＥＰ１に向かって膨らんでいる。
第１絶縁屈曲内側壁ＩＣＩ１と第２絶縁屈曲内側壁ＩＣＩ２との間の距離は、レベルが低くなるほど小さくなる。
第２絶縁屈曲内側壁ＩＣＩ２と第３絶縁屈曲内側壁ＩＣＩ３との間の距離は、レベルが低くなるほど小さくなる。
第１絶縁屈曲内側壁ＩＣＩ１と第３絶縁屈曲内側壁ＩＣＩ３との間の距離は、レベルが低くなるほど、小さくなる。
第２絶縁屈曲外側壁ＩＣＯ２と第３絶縁屈曲外側壁ＩＣＯ３との間の距離は、レベルが低くなるほど小さくなる。
第１絶縁屈曲外側壁ＩＣＯ１と第３絶縁屈曲外側壁ＩＣＯ３との間の距離は、レベルが低くなるほど小さくなる。
第１介在絶縁部ＩＩＰ１は、第１絶縁屈曲外側壁ＩＣＯ１の反対側に第１絶縁屈曲内側壁ＩＣＩ１、第２絶縁屈曲外側壁ＩＣＯ２の反対側に第２絶縁屈曲内側壁ＩＣＩ２、及び、第３絶縁屈曲外側壁ＩＣＯ３の反対側に第３絶縁屈曲内側壁ＩＣＩ３を含む。
第１～第３絶縁屈曲内側壁（ＩＣＩ１、ＩＣＩ２、ＩＣＩ３）は、第１介在電極部ＩＥＰ１に向かって膨らんでいる。
第１絶縁屈曲内側壁ＩＣＩ１と第２絶縁屈曲内側壁ＩＣＩ２との間の距離は、レベルが低くなるほど小さくなる。
第２絶縁屈曲内側壁ＩＣＩ２と第３絶縁屈曲内側壁ＩＣＩ３との間の距離は、レベルが低くなるほど小さくなる。
第１絶縁屈曲内側壁ＩＣＩ１と第３絶縁屈曲内側壁ＩＣＩ３との間の距離は、レベルが低くなるほど、小さくなる。
【0027】
第１介在電極部ＩＥＰ１は、第１絶縁屈曲内側壁ＩＣＩ１に接する第１電極屈曲側壁ＥＣＳ１、第２絶縁屈曲内側壁ＩＣＩ２に接する第２電極屈曲側壁ＥＣＳ２、及び第３絶縁屈曲内側壁ＩＣＩ３に接する第３電極屈曲側壁ＥＣＳ３を含む。
第１電極屈曲側壁ＥＣＳ１は、第１サポーター屈曲側壁ＳＣＳ１と対向する。
第２電極屈曲側壁ＥＣＳ２は、第２サポーター屈曲側壁ＳＣＳ２と対向する。
第３電極屈曲側壁ＥＣＳ３は、第３サポーター屈曲側壁ＳＣＳ３と対向する。
第１電極屈曲側壁ＥＣＳ１は、第１絶縁屈曲内側壁ＩＣＩ１に対応して曲がる。
第２電極屈曲側壁ＥＣＳ２は、第２絶縁屈曲内側壁ＩＣＩ２に対応して曲がる。
第３電極屈曲側壁ＥＣＳ３は、第３絶縁屈曲内側壁ＩＣＩ３に対応して曲がる。
第１～第３電極屈曲側壁（ＥＣＳ１、ＥＣＳ２、ＥＣＳ３）は、第１介在電極部ＩＥＰ１の中心ＣＥに向かって凹んでいる。
第１電極屈曲側壁ＥＣＳ１と第２電極屈曲側壁ＥＣＳ２との間の距離は、レベルが低くなるほど減少する。
第２電極屈曲側壁ＥＣＳ２と第３電極屈曲側壁ＥＣＳ３との間の距離は、レベルが低くなるほど減少する。
第１電極屈曲側壁ＥＣＳ１と第３電極屈曲側壁ＥＣＳ３との間の距離は、レベルが低くなるほど減少する。
第１電極屈曲側壁ＥＣＳ１は、第１サポーター屈曲側壁ＳＣＳ１と対向する。
第２電極屈曲側壁ＥＣＳ２は、第２サポーター屈曲側壁ＳＣＳ２と対向する。
第３電極屈曲側壁ＥＣＳ３は、第３サポーター屈曲側壁ＳＣＳ３と対向する。
第１電極屈曲側壁ＥＣＳ１は、第１絶縁屈曲内側壁ＩＣＩ１に対応して曲がる。
第２電極屈曲側壁ＥＣＳ２は、第２絶縁屈曲内側壁ＩＣＩ２に対応して曲がる。
第３電極屈曲側壁ＥＣＳ３は、第３絶縁屈曲内側壁ＩＣＩ３に対応して曲がる。
第１～第３電極屈曲側壁（ＥＣＳ１、ＥＣＳ２、ＥＣＳ３）は、第１介在電極部ＩＥＰ１の中心ＣＥに向かって凹んでいる。
第１電極屈曲側壁ＥＣＳ１と第２電極屈曲側壁ＥＣＳ２との間の距離は、レベルが低くなるほど減少する。
第２電極屈曲側壁ＥＣＳ２と第３電極屈曲側壁ＥＣＳ３との間の距離は、レベルが低くなるほど減少する。
第１電極屈曲側壁ＥＣＳ１と第３電極屈曲側壁ＥＣＳ３との間の距離は、レベルが低くなるほど減少する。
【0028】
第１介在電極部ＩＥＰ１の幅は、レベルが低くなるほど小さくなる。
第１サポーター屈曲側壁ＳＣＳ１と第３下部電極ＬＥ３との間の距離は、レベルが低くなるほど減少する。
第２サポーター屈曲側壁ＳＣＳ２と第１下部電極ＬＥ１との間の距離は、レベルが低くなるほど減少する。
第３サポーター屈曲側壁ＳＣＳ３と第２下部電極ＬＥ２との間の距離は、レベルが低くなるほど減少する。
第１サポーター屈曲側壁ＳＣＳ１と第３下部電極ＬＥ３との間の距離は、レベルが低くなるほど減少する。
第２サポーター屈曲側壁ＳＣＳ２と第１下部電極ＬＥ１との間の距離は、レベルが低くなるほど減少する。
第３サポーター屈曲側壁ＳＣＳ３と第２下部電極ＬＥ２との間の距離は、レベルが低くなるほど減少する。
【0029】
上部電極ＵＥは、第２サポーターＳＵ２と同一のレベルに配置される第２介在電極部ＩＥＰ２を含む。
第２介在電極部ＩＥＰ２は、第２サポーターＳＵ２によって囲まれる上部電極ＵＥの部分である。
第２サポーターＳＵ２は、例えば、互いに隣接する第４サポーター屈曲側壁ＳＣＳ４、第５サポーター屈曲側壁ＳＣＳ５、及び第６サポーター屈曲側壁ＳＣＳ６を含み、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）によって上部電極ＵＥの第２介在電極部ＩＥＰ２が囲まれる。
第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）によって定義される空間内に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第４サポーター屈曲側壁ＳＣＳ４は、第１下部電極ＬＥ１及び第２下部電極ＬＥ２に接続される。
第５サポーター屈曲側壁ＳＣＳ５は、第２下部電極ＬＥ２及び第３下部電極ＬＥ３に接続される。
第６サポーター屈曲側壁ＳＣＳ６は、第１下部電極ＬＥ１及び第３下部電極ＬＥ３に接続される。
第２介在電極部ＩＥＰ２は、第２サポーターＳＵ２によって囲まれる上部電極ＵＥの部分である。
第２サポーターＳＵ２は、例えば、互いに隣接する第４サポーター屈曲側壁ＳＣＳ４、第５サポーター屈曲側壁ＳＣＳ５、及び第６サポーター屈曲側壁ＳＣＳ６を含み、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）によって上部電極ＵＥの第２介在電極部ＩＥＰ２が囲まれる。
第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）によって定義される空間内に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第４サポーター屈曲側壁ＳＣＳ４は、第１下部電極ＬＥ１及び第２下部電極ＬＥ２に接続される。
第５サポーター屈曲側壁ＳＣＳ５は、第２下部電極ＬＥ２及び第３下部電極ＬＥ３に接続される。
第６サポーター屈曲側壁ＳＣＳ６は、第１下部電極ＬＥ１及び第３下部電極ＬＥ３に接続される。
【0030】
第４サポーター屈曲側壁ＳＣＳ４と第５サポーター屈曲側壁ＳＣＳ５との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第５サポーター屈曲側壁ＳＣＳ５と第６サポーター屈曲側壁ＳＣＳ６との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第４サポーター屈曲側壁ＳＣＳ４と第６サポーター屈曲側壁ＳＣＳ６との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第１下部電極ＬＥ１と第２下部電極ＬＥ２との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第２下部電極ＬＥ２と第３下部電極ＬＥ３との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第１下部電極ＬＥ１と第３下部電極ＬＥ３との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）は、曲がっている。
第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）は、凹んでいる。
一例として、図１Ｆにしたがう平面視において、第４乃至第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）は凹んでいる。
第５サポーター屈曲側壁ＳＣＳ５と第６サポーター屈曲側壁ＳＣＳ６との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第４サポーター屈曲側壁ＳＣＳ４と第６サポーター屈曲側壁ＳＣＳ６との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第１下部電極ＬＥ１と第２下部電極ＬＥ２との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第２下部電極ＬＥ２と第３下部電極ＬＥ３との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第１下部電極ＬＥ１と第３下部電極ＬＥ３との間に上部電極ＵＥの第２介在電極部ＩＥＰ２が配置される。
第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）は、曲がっている。
第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）は、凹んでいる。
一例として、図１Ｆにしたがう平面視において、第４乃至第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）は凹んでいる。
【0031】
キャパシタ絶縁膜ＣＩは、第２介在電極部ＩＥＰ２を囲む第２介在絶縁部ＩＩＰ２を含む。
第２介在絶縁部ＩＩＰ２は、第２サポーターＳＵ２及び第２介在電極部ＩＥＰ２と同一のレベルに配置されるキャパシタ絶縁膜ＣＩの部分である。
第２介在絶縁部ＩＩＰ２は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）によって囲まれる。
第２介在絶縁部ＩＩＰ２は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）と第２介在電極部ＩＥＰ２との間に提供される。
第２介在絶縁部ＩＩＰ２は、第４サポーター屈曲側壁ＳＣＳ４に接する第４絶縁屈曲外側壁ＩＣＯ４、第５サポーター屈曲側壁ＳＣＳ５に接する第５絶縁屈曲外側壁ＩＣＯ５、及び第６サポーター屈曲側壁ＳＣＳ６に接する第６絶縁屈曲外側壁ＩＣＯ６を含む。
第４～第６絶縁屈曲外側壁（ＩＣＯ４、ＩＣＯ５、ＩＣＯ６）は、膨らんでいる。
第４絶縁屈曲外側壁ＩＣＯ４は、第１及び第２下部電極（ＬＥ１、ＬＥ２）に接続される。
第５絶縁屈曲外側壁ＩＣＯ５は、第２及び第３下部電極（ＬＥ２、ＬＥ３）に接続される。
第６絶縁屈曲外側壁ＩＣＯ６は、第１及び第３下部電極（ＬＥ１、ＬＥ３）に接続される。
第２介在絶縁部ＩＩＰ２は、第２サポーターＳＵ２及び第２介在電極部ＩＥＰ２と同一のレベルに配置されるキャパシタ絶縁膜ＣＩの部分である。
第２介在絶縁部ＩＩＰ２は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）によって囲まれる。
第２介在絶縁部ＩＩＰ２は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）及び第４～第６サポーター屈曲側壁（ＳＣＳ４、ＳＣＳ５、ＳＣＳ６）と第２介在電極部ＩＥＰ２との間に提供される。
第２介在絶縁部ＩＩＰ２は、第４サポーター屈曲側壁ＳＣＳ４に接する第４絶縁屈曲外側壁ＩＣＯ４、第５サポーター屈曲側壁ＳＣＳ５に接する第５絶縁屈曲外側壁ＩＣＯ５、及び第６サポーター屈曲側壁ＳＣＳ６に接する第６絶縁屈曲外側壁ＩＣＯ６を含む。
第４～第６絶縁屈曲外側壁（ＩＣＯ４、ＩＣＯ５、ＩＣＯ６）は、膨らんでいる。
第４絶縁屈曲外側壁ＩＣＯ４は、第１及び第２下部電極（ＬＥ１、ＬＥ２）に接続される。
第５絶縁屈曲外側壁ＩＣＯ５は、第２及び第３下部電極（ＬＥ２、ＬＥ３）に接続される。
第６絶縁屈曲外側壁ＩＣＯ６は、第１及び第３下部電極（ＬＥ１、ＬＥ３）に接続される。
【0032】
一実施形態において、第２介在絶縁部ＩＩＰ２は、平面的にリング形状を有し、第２介在電極部ＩＥＰ２は、平面的に円形状を有する。
第２介在電極部ＩＥＰ２の平面の面積は、第１介在電極部ＩＥＰ１の平面の面積より小さい。
一実施形態において、第２サポーターＳＵ２のサポーター屈曲側壁ＳＣＳは、第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳと類似した形状を有し、第２介在絶縁部ＩＩＰ２は、第１介在絶縁部ＩＩＰ１と類似した形状を有し、第２介在電極部ＩＥＰ２は、第１介在電極部ＩＥＰ１と類似した形状を有する。
第２介在電極部ＩＥＰ２の平面の面積は、第１介在電極部ＩＥＰ１の平面の面積より小さい。
一実施形態において、第２サポーターＳＵ２のサポーター屈曲側壁ＳＣＳは、第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳと類似した形状を有し、第２介在絶縁部ＩＩＰ２は、第１介在絶縁部ＩＩＰ１と類似した形状を有し、第２介在電極部ＩＥＰ２は、第１介在電極部ＩＥＰ１と類似した形状を有する。
【0033】
上部電極ＵＥは、第３サポーターＳＵ３によって囲まれる第３介在電極部ＩＥＰ３を含む。
キャパシタ絶縁膜ＣＩは、第３介在電極部ＩＥＰ３を囲む第３介在絶縁部ＩＩＰ３を含む。
第３介在電極部ＩＥＰ３の形状は、第２介在電極部ＩＥＰ２と類似である。
第３介在絶縁部ＩＩＰ３の形状は、第２介在絶縁部ＩＩＰ２の形状と類似である。
一実施形態において、第３サポーターＳＵ３のサポーター屈曲側壁ＳＣＳは、第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳと類似の形状を有し、第３介在絶縁部ＩＩＰ３は、第１介在絶縁部ＩＩＰ１と類似の形状を有し、第３介在電極部ＩＥＰ３は、第１介在電極部ＩＥＰ１と類似の形状を有する。
キャパシタ絶縁膜ＣＩは、第３介在電極部ＩＥＰ３を囲む第３介在絶縁部ＩＩＰ３を含む。
第３介在電極部ＩＥＰ３の形状は、第２介在電極部ＩＥＰ２と類似である。
第３介在絶縁部ＩＩＰ３の形状は、第２介在絶縁部ＩＩＰ２の形状と類似である。
一実施形態において、第３サポーターＳＵ３のサポーター屈曲側壁ＳＣＳは、第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳと類似の形状を有し、第３介在絶縁部ＩＩＰ３は、第１介在絶縁部ＩＩＰ１と類似の形状を有し、第３介在電極部ＩＥＰ３は、第１介在電極部ＩＥＰ１と類似の形状を有する。
【0034】
本発明の実施形態による半導体装置は、第１サポーター屈曲側壁ＳＣＳ１が第１介在電極部ＩＥＰ１に向かって膨らんでいることに対応して、第１及び第２下部電極（ＬＥ１、ＬＥ２）に隣接する第４下部電極ＬＥ４と第１サポーター屈曲側壁ＳＣＳ１との間の距離が相対的に大きい。
したがって、第４下部電極ＬＥ４と第１サポーター屈曲側壁ＳＣＳ１との間のミスアライメントマージンが確保され、第４下部電極ＬＥ４が第１サポーター屈曲側壁ＳＣＳ１と接続される現象を防止することができる。
本発明の実施形態による半導体装置は、第１サポーター屈曲側壁ＳＣＳ１が第１介在電極部ＩＥＰ１に向かって膨らんでいることに対応して、第１及び第２下部電極（ＬＥ１、ＬＥ２）が第１サポーター屈曲側壁ＳＣＳ１の表面に沿って接続される距離が相対的に大きい。
したがって、第１下部電極ＬＥ１と第２下部電極ＬＥ２との間のブリッジディスターブ（ｂｒｉｄｇｅ ｄｉｓｔｕｒｂ）を改善することができる。
したがって、第４下部電極ＬＥ４と第１サポーター屈曲側壁ＳＣＳ１との間のミスアライメントマージンが確保され、第４下部電極ＬＥ４が第１サポーター屈曲側壁ＳＣＳ１と接続される現象を防止することができる。
本発明の実施形態による半導体装置は、第１サポーター屈曲側壁ＳＣＳ１が第１介在電極部ＩＥＰ１に向かって膨らんでいることに対応して、第１及び第２下部電極（ＬＥ１、ＬＥ２）が第１サポーター屈曲側壁ＳＣＳ１の表面に沿って接続される距離が相対的に大きい。
したがって、第１下部電極ＬＥ１と第２下部電極ＬＥ２との間のブリッジディスターブ（ｂｒｉｄｇｅ ｄｉｓｔｕｒｂ）を改善することができる。
【0035】
図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図４Ｃ、及び図４Ｄは、図１Ａ～図１Ｆにしたがう半導体装置の製造方法を説明するための部分平面図及び部分断面図である。
図２Ａ、図３Ａ、及び図４Ａは、図１Ａに対応し、図２Ｂ、図３Ｂ、及び図４Ｃは、図１Ｃに対応し、図４Ｂは、図１Ｂに対応し、図４Ｄは、図１Ｄに対応する。
図２Ａ、図３Ａ、及び図４Ａは、図１Ａに対応し、図２Ｂ、図３Ｂ、及び図４Ｃは、図１Ｃに対応し、図４Ｂは、図１Ｂに対応し、図４Ｄは、図１Ｄに対応する。
【0036】
図２Ａ及び図２Ｂを参照すると、基板１００上に層間絶縁膜１１０及びキャパシタコンタクト構造体１２０を形成する。
層間絶縁膜１１０及びキャパシタコンタクト構造体１２０上に犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を交互に形成する。
犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、互いに異なる絶縁材料を含む。
犠牲膜１４０が含む絶縁物質は、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）が含む絶縁物質に対してエッチング選択比を有する。
例えば、犠牲膜１４０は、酸化物を含み、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、シリコン炭窒化物（例えば、ＳｉＣＮ）を含む。
層間絶縁膜１１０及びキャパシタコンタクト構造体１２０上に犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を交互に形成する。
犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、互いに異なる絶縁材料を含む。
犠牲膜１４０が含む絶縁物質は、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）が含む絶縁物質に対してエッチング選択比を有する。
例えば、犠牲膜１４０は、酸化物を含み、第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）は、シリコン炭窒化物（例えば、ＳｉＣＮ）を含む。
【0037】
犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）をパターニングして円柱形状を有する空き空間を形成する。
犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）をパターニングして形成した空き空間に下部電極ＬＥを形成する。
下部電極ＬＥは、犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を貫通する。
犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）をパターニングして形成した空き空間に下部電極ＬＥを形成する。
下部電極ＬＥは、犠牲膜１４０及び第１～第３サポーター（ＳＵ１、ＳＵ２、ＳＵ３）を貫通する。
【0038】
図３Ａ及び図３Ｂを参照すると、下部電極ＬＥ及び第１サポーターＳＵ１上にマスク構造体１４１を形成する。
マスク構造体１４１は、下部電極ＬＥ及び第１サポーターＳＵ１上の第１マスク膜１４２及び第１マスク膜１４２上の第２マスク膜１４３を含む。
第１マスク膜１４２は、例えば、非晶質炭素膜（ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｌａｙｅｒ）を含み、第２マスク膜１４３は、例えば、シリコン酸窒化物（ＳｉＯＮ）を含む。
マスク構造体１４１が含むマスク膜（１４２、１４３）の数は、２に制限されなくともよい。
マスク構造体１４１上にフォトレジストパターン１４４を形成する。
フォトレジストパターン１４４を形成することは、マスク構造体１４１上にフォトレジスト膜を形成すること、及びフォトレジスト膜をパターニングすることを含む。
フォトレジストパターン１４４は、下部電極ＬＥ上に形成される。
マスク構造体１４１は、下部電極ＬＥ及び第１サポーターＳＵ１上の第１マスク膜１４２及び第１マスク膜１４２上の第２マスク膜１４３を含む。
第１マスク膜１４２は、例えば、非晶質炭素膜（ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｌａｙｅｒ）を含み、第２マスク膜１４３は、例えば、シリコン酸窒化物（ＳｉＯＮ）を含む。
マスク構造体１４１が含むマスク膜（１４２、１４３）の数は、２に制限されなくともよい。
マスク構造体１４１上にフォトレジストパターン１４４を形成する。
フォトレジストパターン１４４を形成することは、マスク構造体１４１上にフォトレジスト膜を形成すること、及びフォトレジスト膜をパターニングすることを含む。
フォトレジストパターン１４４は、下部電極ＬＥ上に形成される。
【0039】
フォトレジストパターン１４４は、開口１４５を含む。
開口１４５は、フォトレジストパターン１４４を貫通する。
開口１４５によってマスク構造体１４１の第２マスク膜１４３が露出される。
一実施形態において、開口１４５の側壁（１４５＿Ｓ）は、下部電極ＬＥの側壁と第３方向Ｄ３に重畳する。
例えば、開口１４５の側壁（１４５＿Ｓ）は、互いに隣接する第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）の側壁と第３方向Ｄ３に重畳する。
フォトレジストパターン１４４は、下部電極ＬＥと第３方向Ｄ３に重畳する重畳部ＯＶを含む。
開口１４５は、フォトレジストパターン１４４を貫通する。
開口１４５によってマスク構造体１４１の第２マスク膜１４３が露出される。
一実施形態において、開口１４５の側壁（１４５＿Ｓ）は、下部電極ＬＥの側壁と第３方向Ｄ３に重畳する。
例えば、開口１４５の側壁（１４５＿Ｓ）は、互いに隣接する第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）の側壁と第３方向Ｄ３に重畳する。
フォトレジストパターン１４４は、下部電極ＬＥと第３方向Ｄ３に重畳する重畳部ＯＶを含む。
【0040】
重畳部ＯＶは、例えば、下部電極ＬＥの垂直上に配置される部分である。
重畳部ＯＶと下部電極ＬＥは、完全に第３方向Ｄ３に重畳する。
重畳部ＯＶの全部は、下部電極ＬＥの全部と第３方向Ｄ３に重畳する。
重畳部ＯＶの平面形状は、下部電極ＬＥの平面形状と同一である。
重畳部ＯＶは、平面的に円形状を有する。
重畳部ＯＶは、円柱形状を有する。
開口１４５は、互いに隣接する３つの重畳部ＯＶの間に配置される。
開口１４５は、互いに隣接する３つの重畳部ＯＶによって囲まれる。
開口１４５は、互いに隣接する３つの重畳部ＯＶに接する。
フォトレジストパターン１４４は、重畳部ＯＶと開口１４５の間の介在部ＩＮを含む。
重畳部ＯＶと下部電極ＬＥは、完全に第３方向Ｄ３に重畳する。
重畳部ＯＶの全部は、下部電極ＬＥの全部と第３方向Ｄ３に重畳する。
重畳部ＯＶの平面形状は、下部電極ＬＥの平面形状と同一である。
重畳部ＯＶは、平面的に円形状を有する。
重畳部ＯＶは、円柱形状を有する。
開口１４５は、互いに隣接する３つの重畳部ＯＶの間に配置される。
開口１４５は、互いに隣接する３つの重畳部ＯＶによって囲まれる。
開口１４５は、互いに隣接する３つの重畳部ＯＶに接する。
フォトレジストパターン１４４は、重畳部ＯＶと開口１４５の間の介在部ＩＮを含む。
【0041】
図４Ａ、図４Ｂ、図４Ｃ、及び図４Ｄを参照すると、フォトレジストパターン１４４をエッチングマスクとして、マスク構造体１４１をエッチングする。
続いて、エッチングしたマスク構造体１４１をエッチングマスクとしてサポーター（ＳＵ１、ＳＵ２、ＳＵ３）の中で最上部に配置される第１サポーターＳＵ１をエッチングする。
第１サポーターＳＵ１及び下部電極ＬＥが互いにエッチング選択比が小さい物質を含み、エッチング選択比が小さいエッチング工程を通じて第１サポーターＳＵ１をエッチングすることによって、第１サポーターＳＵ１が３次元的にエッチングされ、第１サポーターＳＵ１は、サポーター屈曲側壁ＳＣＳが形成されるようにエッチングされる。
続いて、エッチングしたマスク構造体１４１をエッチングマスクとしてサポーター（ＳＵ１、ＳＵ２、ＳＵ３）の中で最上部に配置される第１サポーターＳＵ１をエッチングする。
第１サポーターＳＵ１及び下部電極ＬＥが互いにエッチング選択比が小さい物質を含み、エッチング選択比が小さいエッチング工程を通じて第１サポーターＳＵ１をエッチングすることによって、第１サポーターＳＵ１が３次元的にエッチングされ、第１サポーターＳＵ１は、サポーター屈曲側壁ＳＣＳが形成されるようにエッチングされる。
【0042】
続いて、第２サポーターＳＵ２、第３サポーターＳＵ３、及び犠牲膜１４０をエッチングし、下部電極ＬＥの間のホール１４６を形成する。
ホール１４６は、第１サポーターＳＵ１、第２サポーターＳＵ２、第３サポーターＳＵ３、犠牲膜１４０、下部電極ＬＥ、及び層間絶縁膜１１０によって定義される。
ホール１４６は、第１サポーターＳＵ１、第２サポーターＳＵ２、第３サポーターＳＵ３、犠牲膜１４０、及び下部電極ＬＥによって囲まれる。
ホール１４６は、互いに隣接する３つの下部電極ＬＥに接続される。
一例として、ホール１４６は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）に接続される。
ホール１４６は、第１サポーターＳＵ１、第２サポーターＳＵ２、第３サポーターＳＵ３、犠牲膜１４０、下部電極ＬＥ、及び層間絶縁膜１１０によって定義される。
ホール１４６は、第１サポーターＳＵ１、第２サポーターＳＵ２、第３サポーターＳＵ３、犠牲膜１４０、及び下部電極ＬＥによって囲まれる。
ホール１４６は、互いに隣接する３つの下部電極ＬＥに接続される。
一例として、ホール１４６は、第１～第３下部電極（ＬＥ１、ＬＥ２、ＬＥ３）に接続される。
【0043】
ホール１４６は、第１サポーターＳＵ１と同一のレベルに配置される第１部分１４７及び第１部分１４７下の第２部分１４８を含む。
ホール１４６の第１部分１４７は、フォトレジストパターン１４４の開口１４５より平面の面積が大きい。
ホール１４６の第２部分１４８は、フォトレジストパターン１４４の開口１４５と平面の面積が同一である。
ホール１４６の第２部分１４８は、フォトレジストパターン１４４の開口１４５と第３方向Ｄ３に重畳する。
ホール１４６の第１部分１４７は、第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳによって定義される。
サポーター屈曲側壁ＳＣＳは、ホール１４６の第１部分１４７の中心に向かって膨らんでいる。
ホール１４６の第１部分１４７は、フォトレジストパターン１４４の開口１４５より平面の面積が大きい。
ホール１４６の第２部分１４８は、フォトレジストパターン１４４の開口１４５と平面の面積が同一である。
ホール１４６の第２部分１４８は、フォトレジストパターン１４４の開口１４５と第３方向Ｄ３に重畳する。
ホール１４６の第１部分１４７は、第１サポーターＳＵ１のサポーター屈曲側壁ＳＣＳによって定義される。
サポーター屈曲側壁ＳＣＳは、ホール１４６の第１部分１４７の中心に向かって膨らんでいる。
【0044】
図１Ａ～図１Ｆを参照すると、犠牲膜１４０を除去する。
キャパシタ絶縁膜ＣＩを形成する。
キャパシタ絶縁膜ＣＩの第１介在絶縁部ＩＩＰ１は、ホール１４６の第１部分１４７内に形成される。
上部電極ＵＥを形成する。
上部電極ＵＥの第１介在電極部ＩＥＰ１は、ホール１４６の第１部分１４７内に形成される。
キャパシタ絶縁膜ＣＩを形成する。
キャパシタ絶縁膜ＣＩの第１介在絶縁部ＩＩＰ１は、ホール１４６の第１部分１４７内に形成される。
上部電極ＵＥを形成する。
上部電極ＵＥの第１介在電極部ＩＥＰ１は、ホール１４６の第１部分１４７内に形成される。
【0045】
図５Ａ、図５Ｂ、及び図５Ｃは、本発明の他の実施形態による半導体装置を説明するための部分平面図及び部分断面図である。
図５Ａは、例えば、半導体装置の第１サポーターの上面のレベルにしたがう構造を示す部分平面図である。
図５Ａ、図５Ｂ、及び図５Ｃを参照すると、半導体装置は、基板１００ａ、層間絶縁膜１１０ａ、キャパシタコンタクト構造体１２０ａ、下部電極ＬＥａ、第１サポーターＳＵ１ａ、第２サポーターＳＵ２ａ、第３サポーターＳＵ３ａ、キャパシタ絶縁膜ＣＩａ、及び上部電極ＵＥａを含む。
図５Ａは、例えば、半導体装置の第１サポーターの上面のレベルにしたがう構造を示す部分平面図である。
図５Ａ、図５Ｂ、及び図５Ｃを参照すると、半導体装置は、基板１００ａ、層間絶縁膜１１０ａ、キャパシタコンタクト構造体１２０ａ、下部電極ＬＥａ、第１サポーターＳＵ１ａ、第２サポーターＳＵ２ａ、第３サポーターＳＵ３ａ、キャパシタ絶縁膜ＣＩａ、及び上部電極ＵＥａを含む。
【0046】
キャパシタ絶縁膜ＣＩａは、第１サポーターＳＵ１ａと同一のレベルに配置される介在絶縁部ＩＩＰａを含む。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）は、第１側壁（ＬＥａ＿Ｓ１）及び第２側壁（ＬＥａ＿Ｓ２）を含む。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）は、第１サポーターＳＵ１ａ及びキャパシタ絶縁膜ＣＩａの介在絶縁部ＩＩＰａと同一のレベルに配置される部分である。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）は、キャパシタ絶縁膜ＣＩａの介在絶縁部ＩＩＰａに接する。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第２側壁（ＬＥａ＿Ｓ２）は、第１サポーターＳＵ１ａに接する。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）及び第２側壁（ＬＥａ＿Ｓ２）は、曲がっている。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）は、第１側壁（ＬＥａ＿Ｓ１）及び第２側壁（ＬＥａ＿Ｓ２）を含む。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）は、第１サポーターＳＵ１ａ及びキャパシタ絶縁膜ＣＩａの介在絶縁部ＩＩＰａと同一のレベルに配置される部分である。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）は、キャパシタ絶縁膜ＣＩａの介在絶縁部ＩＩＰａに接する。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第２側壁（ＬＥａ＿Ｓ２）は、第１サポーターＳＵ１ａに接する。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）及び第２側壁（ＬＥａ＿Ｓ２）は、曲がっている。
【0047】
図５Ｂ及び図５Ｃにしたがう断面視において、下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）は曲がっている。
図５Ｂ及び５ｃにしたがう断面視において、下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第２側壁（ＬＥａ＿Ｓ２）は平らである。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の幅は、レベルが低くなるほど大きくなる。
図５Ｂ及び５ｃにしたがう断面視において、下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第２側壁（ＬＥａ＿Ｓ２）は平らである。
下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の幅は、レベルが低くなるほど大きくなる。
【0048】
図５Ａにしたがう平面視において、下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）の曲率半径は、下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第２側壁（ＬＥａ＿Ｓ２）の曲率半径より大きい。
第１サポーターＳＵ１ａをエッチングする工程で、第１サポーターＳＵ１ａ及び下部電極ＬＥａのエッチング選択比が小さいので、第１サポーターＳＵ１ａと共に下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）がエッチングされ、下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）が形成される。
第１サポーターＳＵ１ａをエッチングする工程で、第１サポーターＳＵ１ａ及び下部電極ＬＥａのエッチング選択比が小さいので、第１サポーターＳＵ１ａと共に下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）がエッチングされ、下部電極ＬＥａの最上部（ＬＥａ＿ＵＭ）の第１側壁（ＬＥａ＿Ｓ１）が形成される。
【0049】
図６Ａは、本発明の実施形態による半導体装置の部分平面図であり、図６Ｂは、図６ＡのＡ２－Ａ２’線に沿って切断した部分断面図であり、図６Ｃは、図６ＡのＢ２－Ｂ２’線に沿って切断した部分断面図である。
図６Ａ、図６Ｂ、及び図６Ｃを参照すると、半導体装置は、基板１００ｂを含む。
図６Ａ、図６Ｂ、及び図６Ｃを参照すると、半導体装置は、基板１００ｂを含む。
【0050】
一実施形態において、基板１００ｂは、半導体基板である。
一実施形態において、基板１００ｂは、「シリコン－オン－インシュレータ」（ＳＯＩ）基板又は「ゲルマニウム－オン－インシュレータ」（ＧＯＩ）基板であり得る。
基板１００ｂは、活性パターンＡＰを含む。
第３方向Ｄ３に突出される基板１００ｂの上部が活性パターンＡＰとして定義される。
活性パターンＡＰは、互いに離隔される。
活性パターンＡＰの間に提供される空間内に素子分離膜ＳＴＩが提供される。
素子分離膜ＳＴＩは、基板１００ｂ内に提供される。
活性パターンＡＰは、素子分離膜ＳＴＩによって定義される。
各々の活性パターンＡＰは、素子分離膜ＳＴＩによって囲まれる。
素子分離膜ＳＴＩは、絶縁材料を含み得る。
一例として、素子分離膜ＳＴＩは、酸化物を含む。
一実施形態において、基板１００ｂは、「シリコン－オン－インシュレータ」（ＳＯＩ）基板又は「ゲルマニウム－オン－インシュレータ」（ＧＯＩ）基板であり得る。
基板１００ｂは、活性パターンＡＰを含む。
第３方向Ｄ３に突出される基板１００ｂの上部が活性パターンＡＰとして定義される。
活性パターンＡＰは、互いに離隔される。
活性パターンＡＰの間に提供される空間内に素子分離膜ＳＴＩが提供される。
素子分離膜ＳＴＩは、基板１００ｂ内に提供される。
活性パターンＡＰは、素子分離膜ＳＴＩによって定義される。
各々の活性パターンＡＰは、素子分離膜ＳＴＩによって囲まれる。
素子分離膜ＳＴＩは、絶縁材料を含み得る。
一例として、素子分離膜ＳＴＩは、酸化物を含む。
【0051】
第２方向Ｄ２に延長するゲート構造体１５０が提供される。
ゲート構造体１５０は、第１方向Ｄ１に配列される。
ゲート構造体１５０は、素子分離膜ＳＴＩ及び活性パターンＡＰ上に提供される。
ゲート構造体１５０は、活性パターンＡＰ及び素子分離膜ＳＴＩ内に埋め込まれた埋め込みゲート構造体である。
活性パターンＡＰは、不純物領域を含み得る。
ゲート構造体１５０及び活性パターンＡＰによってセルトランジスタが定義される。
ゲート構造体１５０は、活性パターンＡＰ上のゲート絶縁膜１５２、ゲート絶縁膜１５２上のゲート電極１５１、及びゲート電極１５１上のゲートキャッピング膜１５３を含む。
ゲート構造体１５０は、第１方向Ｄ１に配列される。
ゲート構造体１５０は、素子分離膜ＳＴＩ及び活性パターンＡＰ上に提供される。
ゲート構造体１５０は、活性パターンＡＰ及び素子分離膜ＳＴＩ内に埋め込まれた埋め込みゲート構造体である。
活性パターンＡＰは、不純物領域を含み得る。
ゲート構造体１５０及び活性パターンＡＰによってセルトランジスタが定義される。
ゲート構造体１５０は、活性パターンＡＰ上のゲート絶縁膜１５２、ゲート絶縁膜１５２上のゲート電極１５１、及びゲート電極１５１上のゲートキャッピング膜１５３を含む。
【0052】
ゲート絶縁膜１５２及びゲートキャッピング膜１５３は、絶縁材料を含み得る。
一例として、ゲート絶縁膜１５２は、酸化物を含み、ゲートキャッピング膜１５３は、窒化物を含む。
ゲート電極１５１は、導電物質を含み得る。
活性パターンＡＰは、第１部分及び２つの第２部分を含む。
活性パターンＡＰの２つの第２部分の間に活性パターンＡＰの第１部分が配置される。
活性パターンＡＰの第１部分と第２部分との間にゲート構造体１５０が提供される。
活性パターンＡＰの第１及び第２部分は、ゲート構造体１５０によって互いに離隔される。
一例として、ゲート絶縁膜１５２は、酸化物を含み、ゲートキャッピング膜１５３は、窒化物を含む。
ゲート電極１５１は、導電物質を含み得る。
活性パターンＡＰは、第１部分及び２つの第２部分を含む。
活性パターンＡＰの２つの第２部分の間に活性パターンＡＰの第１部分が配置される。
活性パターンＡＰの第１部分と第２部分との間にゲート構造体１５０が提供される。
活性パターンＡＰの第１及び第２部分は、ゲート構造体１５０によって互いに離隔される。
【0053】
ゲート構造体１５０及び素子分離膜ＳＴＩ上に絶縁パターン１１１が提供される。
絶縁パターン１１１は、絶縁材料を含み得る。
一実施形態において、絶縁パターン１１１は、複数の絶縁膜を含み得る。
第１方向Ｄ１に延長するビットライン構造体１６０が提供される。
ビットライン構造体１６０は、第２方向Ｄ２に配列される。
ビットライン構造体１６０は、絶縁パターン１１１及び活性パターンＡＰ上に提供される。
ビットライン構造体１６０は、活性パターンＡＰに電気的に接続される。
各々のビットライン構造体１６０は、ビットラインコンタクト１６１、第１導電膜１６２、第２導電膜１６３、第３導電膜１６４、ビットラインキャッピング膜１６６、及びビットラインスペーサー１６７を含む。
絶縁パターン１１１は、絶縁材料を含み得る。
一実施形態において、絶縁パターン１１１は、複数の絶縁膜を含み得る。
第１方向Ｄ１に延長するビットライン構造体１６０が提供される。
ビットライン構造体１６０は、第２方向Ｄ２に配列される。
ビットライン構造体１６０は、絶縁パターン１１１及び活性パターンＡＰ上に提供される。
ビットライン構造体１６０は、活性パターンＡＰに電気的に接続される。
各々のビットライン構造体１６０は、ビットラインコンタクト１６１、第１導電膜１６２、第２導電膜１６３、第３導電膜１６４、ビットラインキャッピング膜１６６、及びビットラインスペーサー１６７を含む。
【0054】
ビットライン構造体１６０のビットラインコンタクト１６１は、第１方向Ｄ１に配列される。
ビットライン構造体１６０の第１導電膜１６２は、第１方向Ｄ１に配列される。
ビットライン構造体１６０のビットラインコンタクト１６１及び第１導電膜１６２は、第１方向Ｄ１に沿って互いに交互に配置される。
ビットラインコンタクト１６１は、活性パターンＡＰの第１部分上に配置される。
ビットラインコンタクト１６１は、絶縁パターン１１１を貫通する。
第１導電膜１６２は、絶縁パターン１１１上に提供される。
ビットラインコンタクト１６１及び第１導電膜１６２は、導電物質を含み得る。
一例として、ビットラインコンタクト１６１及び第１導電膜１６２は、ポリシリコンを含む。
一実施形態において、１つのビットライン構造体１６０が含むビットラインコンタクト１６１及び第１導電膜１６２は、互いに境界無しで接続される一体の構造を有する。
ビットライン構造体１６０の第１導電膜１６２は、第１方向Ｄ１に配列される。
ビットライン構造体１６０のビットラインコンタクト１６１及び第１導電膜１６２は、第１方向Ｄ１に沿って互いに交互に配置される。
ビットラインコンタクト１６１は、活性パターンＡＰの第１部分上に配置される。
ビットラインコンタクト１６１は、絶縁パターン１１１を貫通する。
第１導電膜１６２は、絶縁パターン１１１上に提供される。
ビットラインコンタクト１６１及び第１導電膜１６２は、導電物質を含み得る。
一例として、ビットラインコンタクト１６１及び第１導電膜１６２は、ポリシリコンを含む。
一実施形態において、１つのビットライン構造体１６０が含むビットラインコンタクト１６１及び第１導電膜１６２は、互いに境界無しで接続される一体の構造を有する。
【0055】
第２導電膜１６３は、ビットラインコンタクト１６１及び第１導電膜１６２上に提供される。
第３導電膜１６４は、第２導電膜１６３上に提供される。
ビットラインキャッピング膜１６６は、第３導電膜１６４上に提供される。
第２導電膜１６３及び第３導電膜１６４は、導電物質を含み得る。
一例として、第２導電膜１６３は、ポリシリコンを含み、第３導電膜１６４は、金属を含む。
ビットラインキャッピング膜１６６は、絶縁材料を含み得る。
一例として、ビットラインキャッピング膜１６６は、窒化物を含む。
一実施形態において、１つのビットライン構造体１６０が含む導電膜の数は、図に示したものより多くてもよく、少なくてもよい。
第３導電膜１６４は、第２導電膜１６３上に提供される。
ビットラインキャッピング膜１６６は、第３導電膜１６４上に提供される。
第２導電膜１６３及び第３導電膜１６４は、導電物質を含み得る。
一例として、第２導電膜１６３は、ポリシリコンを含み、第３導電膜１６４は、金属を含む。
ビットラインキャッピング膜１６６は、絶縁材料を含み得る。
一例として、ビットラインキャッピング膜１６６は、窒化物を含む。
一実施形態において、１つのビットライン構造体１６０が含む導電膜の数は、図に示したものより多くてもよく、少なくてもよい。
【0056】
ビットラインスペーサー１６７は、ビットラインキャッピング膜１６６の上面及び側壁、第１～第３導電膜（１６２、１６３、１６４）の側壁及びビットラインコンタクト１６１の側壁を覆う。
ビットラインスペーサー１６７は、絶縁材料を含む。
一実施形態において、ビットラインスペーサー１６７は、複数の絶縁膜を含む。
基板１００ｂの活性パターンＡＰに電気的に接続されるキャパシタコンタクト構造体１２０ｂが提供される。
キャパシタコンタクト構造体１２０ｂは、ストレージノードコンタクトＢＣ及びランディングパッドＬＰを含む。
ビットラインスペーサー１６７は、絶縁材料を含む。
一実施形態において、ビットラインスペーサー１６７は、複数の絶縁膜を含む。
基板１００ｂの活性パターンＡＰに電気的に接続されるキャパシタコンタクト構造体１２０ｂが提供される。
キャパシタコンタクト構造体１２０ｂは、ストレージノードコンタクトＢＣ及びランディングパッドＬＰを含む。
【0057】
ストレージノードコンタクトＢＣは、活性パターンＡＰ上に提供される。
ストレージノードコンタクトＢＣは、互いに隣接するビットライン構造体１６０の間に提供される。
ストレージノードコンタクトＢＣは、ビットライン構造体１６０の側壁上に提供される。
ストレージノードコンタクトＢＣは、導電物質を含み得る。
一例として、ストレージノードコンタクトＢＣは、ポリシリコンを含む。
ストレージノードコンタクトＢＣは、互いに隣接するビットライン構造体１６０の間に提供される。
ストレージノードコンタクトＢＣは、ビットライン構造体１６０の側壁上に提供される。
ストレージノードコンタクトＢＣは、導電物質を含み得る。
一例として、ストレージノードコンタクトＢＣは、ポリシリコンを含む。
【0058】
ランディングパッドＬＰが提供される。
ランディングパッドＬＰは、ストレージノードコンタクトＢＣ上に提供される。
ランディングパッドＬＰは、導電物質を含み得る。
一例として、ランディングパッドＬＰは、金属を含む。
一実施形態において、ストレージノードコンタクトＢＣとランディングパッドＬＰとの間に金属シリサイド膜及びバリアー膜が提供される。
ランディングパッドＬＰは、ストレージノードコンタクトＢＣ上に提供される。
ランディングパッドＬＰは、導電物質を含み得る。
一例として、ランディングパッドＬＰは、金属を含む。
一実施形態において、ストレージノードコンタクトＢＣとランディングパッドＬＰとの間に金属シリサイド膜及びバリアー膜が提供される。
【0059】
絶縁フェンス１８０が提供される。
絶縁フェンス１８０は、ゲート構造体１５０のゲートキャッピング膜１５３上に提供される。
絶縁フェンス１８０は、第２方向Ｄ２に互いに隣接するビットライン構造体１６０の間に提供される。
絶縁フェンス１８０は、絶縁材料を含み得る。
絶縁フェンス１８０上に、フィリングパターン１７０が提供される。
フィリングパターン１７０は、ランディングパッドＬＰを互いに離隔させる。
フィリングパターン１７０は、ランディングパッドＬＰを囲む。
フィリングパターン１７０は、絶縁材料を含み得る。
絶縁フェンス１８０は、ゲート構造体１５０のゲートキャッピング膜１５３上に提供される。
絶縁フェンス１８０は、第２方向Ｄ２に互いに隣接するビットライン構造体１６０の間に提供される。
絶縁フェンス１８０は、絶縁材料を含み得る。
絶縁フェンス１８０上に、フィリングパターン１７０が提供される。
フィリングパターン１７０は、ランディングパッドＬＰを互いに離隔させる。
フィリングパターン１７０は、ランディングパッドＬＰを囲む。
フィリングパターン１７０は、絶縁材料を含み得る。
【0060】
エッチング停止膜１９０がフィリングパターン１７０上に提供される。
エッチング停止膜１９０は、絶縁材料を含み得る。
キャパシタ構造体１３０ｂが提供される。
キャパシタ構造体１３０ｂは、下部電極ＬＥｂ、第１サポーターＳＵ１ｂ、第２サポーターＳＵ２ｂ、第３サポーターＳＵ３ｂ、キャパシタ絶縁膜ＣＩｂ、及び上部電極ＵＥｂを含む。
上部電極ＵＥｂは、第１サポーターＳＵ１ｂと同一のレベルに配置される介在電極部ＩＥＰｂを含む。
第１サポーターＳＵ１ｂは、上部電極ＵＥｂの介在電極部ＩＥＰｂに向かって膨らんでいるサポーター屈曲側壁ＳＣＳｂを含む。
エッチング停止膜１９０は、絶縁材料を含み得る。
キャパシタ構造体１３０ｂが提供される。
キャパシタ構造体１３０ｂは、下部電極ＬＥｂ、第１サポーターＳＵ１ｂ、第２サポーターＳＵ２ｂ、第３サポーターＳＵ３ｂ、キャパシタ絶縁膜ＣＩｂ、及び上部電極ＵＥｂを含む。
上部電極ＵＥｂは、第１サポーターＳＵ１ｂと同一のレベルに配置される介在電極部ＩＥＰｂを含む。
第１サポーターＳＵ１ｂは、上部電極ＵＥｂの介在電極部ＩＥＰｂに向かって膨らんでいるサポーター屈曲側壁ＳＣＳｂを含む。
【0061】
図７Ａは、本発明の実施形態による半導体装置の斜視図であり、図７Ｂは、図７Ａにしたがう半導体装置の部分平面図であり、図７Ｃは、図７ＡのＡ３－Ａ３’線に沿って切断した部分断面図であり、図７Ｄは、図７ＡのＢ３－Ｂ３’線に沿って切断した部分断面図である。
図７Ａ、図７Ｂ、図７Ｃ、及び図７Ｄを参照すると、半導体装置２００は、基板２１０、複数の第１導電ライン２２０、活性パターン２３０、ゲート電極２４０、ゲート絶縁膜２５０、及びキャパシタ構造体２８０を含む。
図７Ａ、図７Ｂ、図７Ｃ、及び図７Ｄを参照すると、半導体装置２００は、基板２１０、複数の第１導電ライン２２０、活性パターン２３０、ゲート電極２４０、ゲート絶縁膜２５０、及びキャパシタ構造体２８０を含む。
【0062】
半導体装置２００は、垂直チャンネルトランジスタ（ｖｅｒｔｉｃａｌ ｃｈａｎｎｅｌ ｔｒａｎｓｉｓｔｏｒ：ＶＣＴ）を含むメモリ装置である。
垂直チャンネルトランジスタは、活性パターン２３０のチャンネル長さが基板２１０から垂直方向に沿って延長される構造を示す。
垂直チャンネルトランジスタは、活性パターン２３０のチャンネル長さが基板２１０から垂直方向に沿って延長される構造を示す。
【0063】
基板２１０上には下部絶縁膜２１２が配置され、下部絶縁膜２１２上に複数の第１導電ライン２２０が第１方向Ｄ１に互いに離隔され、第２方向Ｄ２に延長される。
下部絶縁膜２１２上には複数の第１絶縁構造体２２２が複数の第１導電ライン２２０の間の空間を満たすように配置される。
複数の第１絶縁構造体２２２は、第２方向Ｄ２に延長され、複数の第１絶縁構造体２２２の上面は、複数の第１導電ライン２２０の上面と同一レベルに配置される。
複数の第１導電ライン２２０は、半導体装置２００のビットラインとして機能する。
一実施形態で、複数の第１導電ライン２２０は、ドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、又はこれらの組合を含む。
下部絶縁膜２１２上には複数の第１絶縁構造体２２２が複数の第１導電ライン２２０の間の空間を満たすように配置される。
複数の第１絶縁構造体２２２は、第２方向Ｄ２に延長され、複数の第１絶縁構造体２２２の上面は、複数の第１導電ライン２２０の上面と同一レベルに配置される。
複数の第１導電ライン２２０は、半導体装置２００のビットラインとして機能する。
一実施形態で、複数の第１導電ライン２２０は、ドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、又はこれらの組合を含む。
【0064】
例えば、複数の第１導電ライン２２０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせで形成され得るが、これに限定されるものではない。
複数の第１導電ライン２２０は、前述した物質の単一膜又は多重膜を含む。
一実施形態で、複数の第１導電ライン２２０は、２次元半導体物質を含み、例えば、２次元半導体物質は、グラフェン（ｇｒａｐｈｅｎｅ）、炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）、又はこれらの組み合わせを含み得る。
複数の第１導電ライン２２０は、前述した物質の単一膜又は多重膜を含む。
一実施形態で、複数の第１導電ライン２２０は、２次元半導体物質を含み、例えば、２次元半導体物質は、グラフェン（ｇｒａｐｈｅｎｅ）、炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）、又はこれらの組み合わせを含み得る。
【0065】
活性パターン２３０は、複数の第１導電ライン２２０上で第１方向Ｄ１及び第２方向Ｄ２に離隔されて配置されるマトリックス形状に配列される。
活性パターン２３０は、第１方向Ｄ１にしたがう第１幅と第３方向Ｄ３に沿う第１高さを有し、第１高さが第１幅より大きい。
例えば、第１高さは、第１幅の約２～１０倍であるが、これに限定されるものではない。
活性パターン２３０の底部は、第１ソース／ドレーン領域（図示せず）として機能し、活性パターン２３０の上部（ｕｐｐｅｒ ｐｏｒｔｉｏｎ）は第２ソース／ドレーン領域（図示せず）として機能し、第１及び第２ソース／ドレーン領域の間の活性パターン２３０の一部分は、チャンネル領域（図示せず）として機能する。
活性パターン２３０は、第１方向Ｄ１にしたがう第１幅と第３方向Ｄ３に沿う第１高さを有し、第１高さが第１幅より大きい。
例えば、第１高さは、第１幅の約２～１０倍であるが、これに限定されるものではない。
活性パターン２３０の底部は、第１ソース／ドレーン領域（図示せず）として機能し、活性パターン２３０の上部（ｕｐｐｅｒ ｐｏｒｔｉｏｎ）は第２ソース／ドレーン領域（図示せず）として機能し、第１及び第２ソース／ドレーン領域の間の活性パターン２３０の一部分は、チャンネル領域（図示せず）として機能する。
【0066】
一実施形態で、活性パターン２３０は、酸化物半導体を含み得、例えば、酸化物半導体は、ＩｎｘＧａｙＺｎｚＯ、ＩｎｘＧａｙＳｉｚＯ、ＩｎｘＳｎｙＺｎｚＯ、ＩｎｘＺｎｙＯ、ＺｎｘＯ、ＺｎｘＳｎｙＯ、ＺｎｘＯｙＮ、ＺｒｘＺｎｙＳｎｚＯ、ＳｎｘＯ、ＨｆｘＩｎｙＺｎｚＯ、ＧａｘＺｎｙＳｎｚＯ、ＡｌｘＺｎｙＳｎｚＯ、ＹｂｘＧａｙＺｎｚＯ、ＩｎｘＧａｙＯ、又はこれらの組み合わせを含む。
活性パターン２３０は、酸化物半導体の単一膜又は多重膜を含み得る。
活性パターン２３０は、酸化物半導体の単一膜又は多重膜を含み得る。
【0067】
一実施形態において、活性パターン２３０は、シリコンのバンドギャップエネルギーより大きいバンドギャップエネルギーを有する。
例えば、活性パターン２３０は、約１．５ｅＶ～５．６ｅＶのバンドギャップエネルギーを有する。
例えば、活性パターン２３０は、約２．０ｅＶ～４．０ｅＶのバンドギャップエネルギーを有する時に最適のチャンネル性能を有する。
例えば、活性パターン２３０は、多結晶又は非晶質であるが、これに限定されるものではない。
一実施形態で、活性パターン２３０は、２次元半導体物質を含み得、例えば、２次元半導体物質は、グラフェン（ｇｒａｐｈｅｎｅ）、炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）、又はこれらの組み合わせを含み得る。
例えば、活性パターン２３０は、約１．５ｅＶ～５．６ｅＶのバンドギャップエネルギーを有する。
例えば、活性パターン２３０は、約２．０ｅＶ～４．０ｅＶのバンドギャップエネルギーを有する時に最適のチャンネル性能を有する。
例えば、活性パターン２３０は、多結晶又は非晶質であるが、これに限定されるものではない。
一実施形態で、活性パターン２３０は、２次元半導体物質を含み得、例えば、２次元半導体物質は、グラフェン（ｇｒａｐｈｅｎｅ）、炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）、又はこれらの組み合わせを含み得る。
【0068】
ゲート電極２４０は、活性パターン２３０の両側壁上で第１方向Ｄ１に延長される。
ゲート電極２４０は、活性パターン２３０の第１側壁と対向する第１サブゲート電極２４０Ｐ１と、活性パターン２３０の第１側壁に反対になる第２側壁と対向する第２サブゲート電極２４０Ｐ２を含む。
第１サブゲート電極２４０Ｐ１と第２サブゲート電極２４０Ｐ２との間に１つの活性パターン２３０が配置されることによって半導体装置２００はデュアルゲートトランジスタ構造を有する。
しかし、本発明はこれに制限されなく、第２サブゲート電極２４０Ｐ２が省略され、活性パターン２３０の第１側壁と対向する第１サブゲート電極２４０Ｐ１のみが形成されてシングルゲートトランジスタ構造が具現されてもよい。
ゲート電極２４０は、活性パターン２３０の第１側壁と対向する第１サブゲート電極２４０Ｐ１と、活性パターン２３０の第１側壁に反対になる第２側壁と対向する第２サブゲート電極２４０Ｐ２を含む。
第１サブゲート電極２４０Ｐ１と第２サブゲート電極２４０Ｐ２との間に１つの活性パターン２３０が配置されることによって半導体装置２００はデュアルゲートトランジスタ構造を有する。
しかし、本発明はこれに制限されなく、第２サブゲート電極２４０Ｐ２が省略され、活性パターン２３０の第１側壁と対向する第１サブゲート電極２４０Ｐ１のみが形成されてシングルゲートトランジスタ構造が具現されてもよい。
【0069】
ゲート電極２４０は、ドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、又はこれらの組み合わせを含み得る。
例えば、ゲート電極２４０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせで形成することができるが、これに限定されるものではない。
例えば、ゲート電極２４０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせで形成することができるが、これに限定されるものではない。
【0070】
ゲート絶縁膜２５０は、活性パターン２３０の側壁を囲み、活性パターン２３０とゲート電極２４０との間に介在する。
例えば、活性パターン２３０の全体側壁がゲート絶縁膜２５０によって囲まれ、ゲート電極２４０の側壁一部分がゲート絶縁膜２５０と接する。
一実施形態で、ゲート絶縁膜２５０は、ゲート電極２４０の延長方向に延長され、活性パターン２３０の側壁の中でゲート電極２４０と対向する２つの側壁のみがゲート絶縁膜２５０と接触し得る。
一実施形態で、ゲート絶縁膜２５０は、シリコン酸化膜、シリコン酸窒化膜、シリコン酸化膜より高い誘電常数を有する高誘電膜、又はこれらの組み合わせで形成され得る。
例えば、活性パターン２３０の全体側壁がゲート絶縁膜２５０によって囲まれ、ゲート電極２４０の側壁一部分がゲート絶縁膜２５０と接する。
一実施形態で、ゲート絶縁膜２５０は、ゲート電極２４０の延長方向に延長され、活性パターン２３０の側壁の中でゲート電極２４０と対向する２つの側壁のみがゲート絶縁膜２５０と接触し得る。
一実施形態で、ゲート絶縁膜２５０は、シリコン酸化膜、シリコン酸窒化膜、シリコン酸化膜より高い誘電常数を有する高誘電膜、又はこれらの組み合わせで形成され得る。
【0071】
高誘電膜は、金属酸化物又は金属酸化窒化物で形成される。
例えば、ゲート絶縁膜２５０として使用可能な高誘電膜は、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、ＺｒＯ２、Ａｌ２Ｏ３、又はこれらの組み合わせで形成され得るが、これに限定されるものではない。
複数の第１絶縁構造体２２２上には複数の第２絶縁構造体２３２が第２方向Ｄ２に沿って延長され、複数の第２絶縁構造体２３２の中で隣接する２つの第２絶縁構造体２３２の間に活性パターン２３０が配置される。
例えば、ゲート絶縁膜２５０として使用可能な高誘電膜は、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、ＺｒＯ２、Ａｌ２Ｏ３、又はこれらの組み合わせで形成され得るが、これに限定されるものではない。
複数の第１絶縁構造体２２２上には複数の第２絶縁構造体２３２が第２方向Ｄ２に沿って延長され、複数の第２絶縁構造体２３２の中で隣接する２つの第２絶縁構造体２３２の間に活性パターン２３０が配置される。
【0072】
また、隣接する２つの第２絶縁構造体２３２の間で、２つの隣接する活性パターン２３０の間の空間に第１埋め込み層２３４及び第２埋め込み層２３６が配置される。
第１埋め込み層２３４は、２つの隣接する活性パターン２３０の間の空間の底部に配置され、第２埋め込み層２３６は、第１埋め込み層２３４上で２つの隣接する活性パターン２３０の間の空間の残りを満たすように形成される。
第２埋め込み層２３６の上面は、活性パターン２３０の上面と同一のレベルに配置され、第２埋め込み層２３６は、ゲート電極２４０の上面を覆う。
これとは異なり、複数の第２絶縁構造体２３２が複数の第１絶縁構造体２２２と連続的な物質層で形成されるか、或いは第２埋め込み層２３６が第１埋め込み層２３４と連続的な物質層で形成されてもよい。
第１埋め込み層２３４は、２つの隣接する活性パターン２３０の間の空間の底部に配置され、第２埋め込み層２３６は、第１埋め込み層２３４上で２つの隣接する活性パターン２３０の間の空間の残りを満たすように形成される。
第２埋め込み層２３６の上面は、活性パターン２３０の上面と同一のレベルに配置され、第２埋め込み層２３６は、ゲート電極２４０の上面を覆う。
これとは異なり、複数の第２絶縁構造体２３２が複数の第１絶縁構造体２２２と連続的な物質層で形成されるか、或いは第２埋め込み層２３６が第１埋め込み層２３４と連続的な物質層で形成されてもよい。
【0073】
活性パターン２３０上にはキャパシタコンタクト構造体２６０が配置される。
キャパシタコンタクト構造体２６０は、活性パターン２３０と垂直オーバーラップされるように配置され、第１方向Ｄ１及び第２方向Ｄ２に離隔されて配置されるマトリックス形状に配列される。
キャパシタコンタクト構造体２６０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせで形成され得るが、これに限定されるものではない。
キャパシタコンタクト構造体２６０は、活性パターン２３０と垂直オーバーラップされるように配置され、第１方向Ｄ１及び第２方向Ｄ２に離隔されて配置されるマトリックス形状に配列される。
キャパシタコンタクト構造体２６０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせで形成され得るが、これに限定されるものではない。
【0074】
上部絶縁膜２６２は、複数の第２絶縁構造体２３２と第２埋め込み層２３６上でキャパシタコンタクト構造体２６０の側壁を囲む。
上部絶縁膜２６２上にはエッチング停止膜２７０が配置され、エッチング停止膜２７０上にキャパシタ構造体２８０が配置される。
キャパシタ構造体２８０は、下部電極ＬＥｃ、キャパシタ絶縁膜ＣＩｃ、上部電極ＵＥｃ、第１サポーターＳＵ１ｃ、第２サポーターＳＵ２ｃ、及び第３サポーターＳＵ３ｃを含む。
上部絶縁膜２６２上にはエッチング停止膜２７０が配置され、エッチング停止膜２７０上にキャパシタ構造体２８０が配置される。
キャパシタ構造体２８０は、下部電極ＬＥｃ、キャパシタ絶縁膜ＣＩｃ、上部電極ＵＥｃ、第１サポーターＳＵ１ｃ、第２サポーターＳＵ２ｃ、及び第３サポーターＳＵ３ｃを含む。
【0075】
上部電極ＵＥｃは、第１サポーターＳＵ１ｃと同一のレベルに配置される介在電極部ＩＥＰｃを含む。
キャパシタ絶縁膜ＣＩｃは、第１サポーターＳＵ１ｃと同一のレベルに配置される介在絶縁部ＩＩＰｃを含む。
介在絶縁部ＩＩＰｃは、介在電極部ＩＥＰｃを囲む。
介在絶縁部ＩＩＰｃは、互いに隣接する４つの下部電極ＬＥｃに接する。
第１サポーターＳＵ１ｃは、上部電極ＵＥｃの介在電極部ＩＥＰｃに向かって膨らんでいるサポーター屈曲側壁ＳＣＳｃを含む。
上部電極ＵＥｃの介在電極部ＩＥＰｃは、４つのサポーター屈曲側壁ＳＣＳｃによって囲まれる。
キャパシタ絶縁膜ＣＩｃの介在絶縁部ＩＩＰｃは、４つのサポーター屈曲側壁ＳＣＳｃに接する。
キャパシタ絶縁膜ＣＩｃは、第１サポーターＳＵ１ｃと同一のレベルに配置される介在絶縁部ＩＩＰｃを含む。
介在絶縁部ＩＩＰｃは、介在電極部ＩＥＰｃを囲む。
介在絶縁部ＩＩＰｃは、互いに隣接する４つの下部電極ＬＥｃに接する。
第１サポーターＳＵ１ｃは、上部電極ＵＥｃの介在電極部ＩＥＰｃに向かって膨らんでいるサポーター屈曲側壁ＳＣＳｃを含む。
上部電極ＵＥｃの介在電極部ＩＥＰｃは、４つのサポーター屈曲側壁ＳＣＳｃによって囲まれる。
キャパシタ絶縁膜ＣＩｃの介在絶縁部ＩＩＰｃは、４つのサポーター屈曲側壁ＳＣＳｃに接する。
【0076】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0077】
１００ 基板
１１０ 層間絶縁膜
１２０ キャパシタコンタクト構造体
１３０ キャパシタ構造体
１４０ 犠牲膜
１４６ ホール
ＣＩ キャパシタ絶縁膜
ＥＣＳ１、ＥＣＳ２、ＥＣＳ３ （第１～第３）電極屈曲側壁
ＩＣＩ１、ＩＣＩ２、ＩＣＩ３ （第１～第３）絶縁屈曲内側壁
ＩＣＯ１、ＩＣＯ２、ＩＣＯ３ （第１～第３）絶縁屈曲外側壁
ＩＥＰ１、ＩＥＰ２、ＩＥＰ３ （第１～第３）介在電極部
ＩＩＰ１、ＩＩＰ２、ＩＩＰ３ （第１～第３）介在絶縁部
ＬＥ、ＬＥ１、ＬＥ２、ＬＥ３ （第１～第３）下部電極
ＳＣＳ、ＳＣＳ１、ＳＣＳ２、ＳＣＳ３ （第１～第３）サポーター屈曲側壁
ＳＵ１、ＳＵ２、ＳＵ３ （第１～第３）サポーター
ＵＥ 上部電極
１１０ 層間絶縁膜
１２０ キャパシタコンタクト構造体
１３０ キャパシタ構造体
１４０ 犠牲膜
１４６ ホール
ＣＩ キャパシタ絶縁膜
ＥＣＳ１、ＥＣＳ２、ＥＣＳ３ （第１～第３）電極屈曲側壁
ＩＣＩ１、ＩＣＩ２、ＩＣＩ３ （第１～第３）絶縁屈曲内側壁
ＩＣＯ１、ＩＣＯ２、ＩＣＯ３ （第１～第３）絶縁屈曲外側壁
ＩＥＰ１、ＩＥＰ２、ＩＥＰ３ （第１～第３）介在電極部
ＩＩＰ１、ＩＩＰ２、ＩＩＰ３ （第１～第３）介在絶縁部
ＬＥ、ＬＥ１、ＬＥ２、ＬＥ３ （第１～第３）下部電極
ＳＣＳ、ＳＣＳ１、ＳＣＳ２、ＳＣＳ３ （第１～第３）サポーター屈曲側壁
ＳＵ１、ＳＵ２、ＳＵ３ （第１～第３）サポーター
ＵＥ 上部電極
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図7D】