知財求人 - 知財ポータルサイト「IP Force」
特開2024-41299回路基板、及び、半導体装置、並びに、半導体装置の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024041299
(43)【公開日】2024-03-27
(54)【発明の名称】回路基板、及び、半導体装置、並びに、半導体装置の製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20240319BHJP
H01L 25/00 20060101ALI20240319BHJP
H05K 1/02 20060101ALI20240319BHJP
【ＦＩ】
H01L23/12 Q
H01L25/00 B
H05K1/02 J
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022146022
(22)【出願日】2022-09-14
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110002907
【氏名又は名称】弁理士法人イトーシン国際特許事務所
(72)【発明者】
【氏名】山本 貴志
(72)【発明者】
【氏名】茨木 聡一郎
【テーマコード（参考）】
5E338
【Ｆターム（参考）】
5E338CC10
5E338CD12
5E338CD33
5E338EE32
(57)【要約】 （修正有）
【課題】コンデンサと回路基板との接続不良を効率よく検出することができる回路基板及び半導体装置並びに半導体装置の製造方法を提供する。
【解決手段】コンデンサと電気的に接続されるランド４１ａ、４１ｂが第１表面４０ｓに形成された配線基板４０が複数並べて配置された配線基板フレーム４であって、配線基板４０の第１表面４０ｓに、ランド４１ａ、４１ｂの間をランド４１ａ、４１ｂを結ぶ線と交差する方向に延伸し、両端に検査用端子を有する検査用配線４２が形成されている。ランド４１ａ、４１ｂにコンデンサが搭載された状態において、その経路中にコンデンサが直列に配置されるように検査用配線４２が形成されている。また、検査用配線４２は、ランド４１ａ、４１ｂの間において切断部ＣＲを有する。
【選択図】図３
【解決手段】コンデンサと電気的に接続されるランド４１ａ、４１ｂが第１表面４０ｓに形成された配線基板４０が複数並べて配置された配線基板フレーム４であって、配線基板４０の第１表面４０ｓに、ランド４１ａ、４１ｂの間をランド４１ａ、４１ｂを結ぶ線と交差する方向に延伸し、両端に検査用端子を有する検査用配線４２が形成されている。ランド４１ａ、４１ｂにコンデンサが搭載された状態において、その経路中にコンデンサが直列に配置されるように検査用配線４２が形成されている。また、検査用配線４２は、ランド４１ａ、４１ｂの間において切断部ＣＲを有する。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１面と前記第１面に対して反対側にある第２面とを有し、コンデンサと電気的に接続される一対の電極が前記第１面に形成された配線基板を複数有する回路基板であって、
前記複数の配線基板は、それぞれの第１面を同一平面に並べて配置されており、
前記第１面と前記第２面との間に複数の配線層が積層されており、
各々の前記配線基板の前記第１面に形成された前記一対の電極の間を、前記一対の電極を結ぶ線と交差する方向に延伸し、両端に検査用端子を有する検査用配線が形成されており、
前記一対の電極に前記コンデンサが搭載された状態において、その経路中に前記コンデンサが直列に配置されるように前記検査用配線が形成されており、
前記検査用配線は、前記一対の電極の間において断線部を有する、回路基板。
前記複数の配線基板は、それぞれの第１面を同一平面に並べて配置されており、
前記第１面と前記第２面との間に複数の配線層が積層されており、
各々の前記配線基板の前記第１面に形成された前記一対の電極の間を、前記一対の電極を結ぶ線と交差する方向に延伸し、両端に検査用端子を有する検査用配線が形成されており、
前記一対の電極に前記コンデンサが搭載された状態において、その経路中に前記コンデンサが直列に配置されるように前記検査用配線が形成されており、
前記検査用配線は、前記一対の電極の間において断線部を有する、回路基板。
【請求項2】
前記配線基板には、前記一対の電極が複数形成されており、
前記検査用配線は、前記一対の電極に前記コンデンサが搭載された状態において、前記配線基板ごとに、その経路中に前記コンデンサが直列に配置されるように形成されている、請求項１に記載の回路基板。
前記検査用配線は、前記一対の電極に前記コンデンサが搭載された状態において、前記配線基板ごとに、その経路中に前記コンデンサが直列に配置されるように形成されている、請求項１に記載の回路基板。
【請求項3】
前記一対の電極に前記コンデンサが接続されており、
前記コンデンサは、誘電体層と内部電極とが積層して形成された積層体と、前記積層体の両端に前記配線基板に設けられた前記一対の電極と電気的に接続される一対の外部電極を有し、前記積層体の前記配線基板の前記第１面と対向する面に、前記一対の外部電極の間に薄膜状の検査用導電体が形成されており、前記検査用導電体は、前記断線部の全体を覆うことが可能な平面形状を有する、請求項１に記載の回路基板。
前記コンデンサは、誘電体層と内部電極とが積層して形成された積層体と、前記積層体の両端に前記配線基板に設けられた前記一対の電極と電気的に接続される一対の外部電極を有し、前記積層体の前記配線基板の前記第１面と対向する面に、前記一対の外部電極の間に薄膜状の検査用導電体が形成されており、前記検査用導電体は、前記断線部の全体を覆うことが可能な平面形状を有する、請求項１に記載の回路基板。
【請求項4】
前記検査用配線の、異なる２つの前記配線基板の前記切断部を接続する経路中に、前記検査用端子が形成されている、請求項１に記載の回路基板。
【請求項5】
前記複数の配線層の最上層は前記第１面から露出して形成されており、前記検査用配線の少なくとも前記一対の電極間に形成された部分は、前記最上層に形成されている、請求項１に記載の回路基板。
【請求項6】
前記第１平面と平行な面内において、前記配線基板の周囲には間隙領域が形成されており、前記検査用端子は前記間隙領域に形成されている、請求項１に記載の回路基板。
【請求項7】
前記複数の配線層の最下層は前記第２面から露出して形成されており、前記検査用端子は、前記最下層に形成されている、請求項６に記載の回路基板。
【請求項8】
第１面と前記第１面に対して反対側にある第２面とを有する配線基板と、前記配線基板の前記第１面上に設けられた半導体チップと、前記配線基板の前記第１面上に設けられた一対の電極と接続されたコンデンサと、前記配線基板の第１面と前記半導体チップ及び前記コンデンサの表面とを覆う封止樹脂と、前記配線基板の前記第２面上に設けられた外部機器接続用端子と、
を有する半導体装置であって、
前記配線基板の前記第１面と前記第２面との間に複数の配線層が積層されており、
前記配線基板の前記第１面および前記第２面と直交する側面に終端部を有し、前記配線基板の前記第１面において、前記一対の電極の間を前記一対の電極を結ぶ線と交差する方向に延伸する部分を備える検査用配線が形成されている、半導体装置。
を有する半導体装置であって、
前記配線基板の前記第１面と前記第２面との間に複数の配線層が積層されており、
前記配線基板の前記第１面および前記第２面と直交する側面に終端部を有し、前記配線基板の前記第１面において、前記一対の電極の間を前記一対の電極を結ぶ線と交差する方向に延伸する部分を備える検査用配線が形成されている、半導体装置。
【請求項9】
前記検査用配線は、前記一対の電極の間において断線部を有する、請求項８に記載の半導体装置。
【請求項10】
前記複数の配線層の最上層は前記第１面から露出して形成されており、前記検査用配線の少なくとも前記一対の電極間に形成された部分は、前記最上層に形成されている、請求項８に記載の半導体装置。
【請求項11】
前記コンデンサは、誘電体層と内部電極とが積層して形成された積層体と、前記積層体の両端に前記配線基板に設けられた前記一対の電極と電気的に接続される一対の外部電極を有し、前記積層体の前記配線基板の前記第１面と対向する面に、前記一対の外部電極の間に薄膜状の検査用導電体が形成されており、前記検査用導電体は、前記断線部の全体を覆うことが可能な平面形状を有する、請求項９に記載の半導体装置。
【請求項12】
前記検査用配線は、前記コンデンサの前記検査用導電体とのみ電気的に接続される、請求項１１に記載の半導体装置。
【請求項13】
第１面と前記第１面に対して反対側にある第２面とを有し、前記第１面に形成された一対の電極にコンデンサが電気的に接続されている複数の配線基板を、それぞれの前記第１面を同一平面に並べて配置してなる回路基板であって、それぞれの配線基板に形成された前記一対の電極の間を、前記一対の電極を結ぶ線と交差する方向に延伸し、両端に検査用端子を有する検査用配線が形成された回路基板に、接着材を用いて半導体チップを物理的に接着することと、
前記接着材を熱硬化させることと、
前記半導体チップの端子と前記回路基板の端子とを電気的に接続することと、
前記配線基板の前記第１面と前記半導体チップ及び前記コンデンサの表面とを封止樹脂で覆うことと、
前記回路基板の前記第２面に、導電性接着材を用いて外部機器用接続端子を物理的かつ電気的に接続することと、
前記導電性接着材を熱硬化させることと、
前記回路基板を前記配線基板ごとに切断することと、
前記回路基板が切断されるまでの間に、前記検査用端子間の直流抵抗を測定して、前記コンデンサと前記配線基板との物理的接続状態を検査することと、
を含む、半導体装置の製造方法。
前記接着材を熱硬化させることと、
前記半導体チップの端子と前記回路基板の端子とを電気的に接続することと、
前記配線基板の前記第１面と前記半導体チップ及び前記コンデンサの表面とを封止樹脂で覆うことと、
前記回路基板の前記第２面に、導電性接着材を用いて外部機器用接続端子を物理的かつ電気的に接続することと、
前記導電性接着材を熱硬化させることと、
前記回路基板を前記配線基板ごとに切断することと、
前記回路基板が切断されるまでの間に、前記検査用端子間の直流抵抗を測定して、前記コンデンサと前記配線基板との物理的接続状態を検査することと、
を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、回路基板、及び、半導体装置、並びに、半導体装置の製造方法に関する。
【背景技術】
【0002】
高速動作時のノイズ対策として、半導体チップとともにコンデンサが配線基板に設けられた半導体装置が提案されている。しかしながら、コンデンサと配線基板との物理的な接続不良（ツームストーンや脱落など）の発生が問題となっている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０２０／０３７３３０６号明細書
【特許文献2】米国特許出願公開第２００５／００９００４１号明細書
【特許文献3】米国特許第１０５９３４８０号明細書
【特許文献4】米国特許第８９１２８０２号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、コンデンサと回路基板との接続不良を効率よく検出することができる、回路基板、及び、半導体装置、並びに、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
本実施形態の回路基板は、第１面と前記第１面に対して反対側にある第２面とを有し、コンデンサと電気的に接続される一対の電極が前記第１面に形成された配線基板を複数有する回路基板である。前記複数の配線基板は、それぞれの第１面を同一平面に並べて配置されており、前記第１面と前記第２面との間に複数の配線層が積層されている。各々の前記配線基板の前記第１面に形成された前記一対の電極の間を、前記一対の電極を結ぶ線と交差する方向に延伸し、両端に検査用端子を有する検査用配線が形成されている。前記一対の電極に前記コンデンサが搭載された状態において、その経路中に前記コンデンサが直列に配置されるように前記検査用配線が形成されている。前記検査用配線は、前記一対の電極の間において断線部を有する。
【図面の簡単な説明】
【0006】
【図1】実施形態の半導体装置の一例を説明する断面図である。
【図2A】配線基板に搭載される半導体チップ及びコンデンサの配置の一例を説明する概略図であって、半導体チップとコンデンサとが配置された配線基板を第１表面の上方（Ｚ方向正側）からみた上面図である。
【図2B】配線基板に搭載される半導体チップ及びコンデンサの配置の一例を説明する概略図であって、半導体チップとコンデンサとが配置された配線基板をＸ方向正側からみた側面図である。
【図3】配線基板における検査用配線の配置の一例を説明する平面図である。
【図5】配線基板フレームにおける検査用配線のレイアウトの一例を説明する平面図である。
【図7】実施形態の半導体装置に搭載されるコンデンサの構成の一例を説明する図である。
【図9】コンデンサと配線基板との位置関係を説明するための平面図である。
【図10】コンデンサと配線基板との接合部分の構成を説明するための断面図である。
【図11A】実施形態の半導体装置の製造工程の一例を説明するフローチャートである。
【図11B】配線基板フレーム上に搭載されたコンデンサの物理的な接続状態を検査する工程の一例を説明するフローチャートである。
【図12】配線基板フレームにおける検査用配線の別の配置を説明する断面図である。
【図13】配線基板フレームにおける検査用配線及び検査用端子の別の配置を説明する断面図である。
【図14A】配線基板に搭載される半導体チップ及びコンデンサの配置の別の一例を説明する概略図であって、半導体チップとコンデンサとが配置された配線基板を第１表面の上方（Ｚ方向正側）からみた上面図である。
【図14B】配線基板に搭載される半導体チップ及びコンデンサの配置の別の一例を説明する概略図であって、半導体チップとコンデンサとが配置された配線基板をＸ方向正側からみた側面図である。
【図15】配線基板における検査用配線の配置の別の一例を説明する平面図である。
【図16】配線基板フレームにおける検査用配線のレイアウトの別の一例を説明する平面図である。
【図17】コンデンサと配線基板との接合部分の別の構成を説明するための断面図である。
【図18】コンデンサと配線基板との接合部分のさらに別の構成を説明するための断面図である。
【発明を実施するための形態】
【0007】
以下、図面を参照して実施形態を説明する。
【0008】
以下の説明では、直交座標系の一例であるＸＹＺ座標系を用いる。すなわち、半導体装置１００を構成する配線基板４０の表面と平行な平面をＸＹ平面とし、ＸＹ平面と直交する方向をＺ軸とする。また、Ｘ軸とＹ軸は、ＸＹ平面内における直交する２方向とする。なお、以下においては、説明の便宜上、配線基板の上下方向は、Ｚ軸正方向側（半導体チップが設けられる面）を上側とする相対的な上下関係を用いて説明するが、鉛直方向に従った上下関係を表すものではない。
【0009】
図１は、実施形態の半導体装置の一例を説明する断面図である。なお、図１は実施形態の半導体装置の断面構造を模式的に示すものであり、構成要素間の比率は実際の比率とは異なる。実施形態の半導体装置１００は、例えば、配線基板上に搭載された半導体チップやコンデンサなどの部品をモールド樹脂で封止してなる半導体パッケージである。半導体装置１００は、半導体チップとしてのコントローラチップ２０と、コンデンサ３０と、配線基板４０と、半田ボール５０と、モールド樹脂６０とを備えている。モールド樹脂６０は、封止樹脂の一例である。また、半導体装置１００は、コントローラチップ２０のＹ方向正側（紙面奥側）に、半導体チップとしてのＮＡＮＤ型フラッシュメモリチップ（以下、メモリチップと示す）も備えている。
【0010】
配線基板４０は、例えば表面や内部に配線層が設けられた絶縁樹脂配線基板やセラミックス配線基板などである。配線基板４０は、第１表面４０ｓと第２表面４０ｂとを備える。第１表面４０ｓには、コントローラチップ２０、コンデンサ３０、および、メモリチップ１０が設けられている。第２表面４０ｂには、ＢＧＡパッケージ用の外部端子としての半田ボール５０が形成されている。半田ボール５０は、外部機器接続用端子の一例である。配線基板４０は積層された複数の配線層を有しており、最上層の配線層には検査用配線４２が形成されている。検査用配線４２は、コンデンサ３０と配線基板４０との物理的な接続状態を検査するために用いられる配線であり、コンデンサ３０の下を横切るように形成される。
【0011】
図２Ａ、図２Ｂは、配線基板に搭載される半導体チップ及びコンデンサの配置の一例を説明する図である。図２Ａは、半導体チップとコンデンサとが配置された配線基板を第１表面の上方（Ｚ方向正側）からみた上面図である。図２Ｂは、半導体チップとコンデンサとが配置された配線基板をＸ方向正側からみた側面図である。なお、図１は、半導体装置１００を、図２ＡにおいてＡ－Ａ'で示す位置で切断した場合の断面を示している。
【0012】
図２Ａに示すように、配線基板４０には、メモリチップ１０と、コントローラチップ２０と、コンデンサ３０とが搭載される。複数のメモリチップ１０は、平面が矩形形状を有する薄板である。複数のメモリチップ１０は、薄板の厚さの方向がＺ方向と平行、かつ、長辺がＸ方向と平行になるように、配線基板４０の第１表面４０ｓ上に配置される。より具体的には、複数のメモリチップ１０は、メモリチップ１０のＸ方向正側の一辺と配線基板４０のＸ方向正側の一辺との距離と、メモリチップ１０のＸ方向負側の一辺と配線基板４０のＸ方向負側の一辺との距離がほぼ等しくなり、かつ、メモリチップ１０のＹ方向負側の一辺と配線基板４０のＹ方向負側の一辺との距離が、メモリチップ１０のＹ方向正側の一辺と配線基板４０のＹ方向正側の一辺との距離よりも大きくなるように、配置される。複数のメモリチップ１０は、Ｚ方向に積層して配置される。例えば、図２Ｂに示すように、Ｚ方向において上下に隣り合って配置される２つのメモリチップ１０は、Ｙ方向に所定距離だけずらして配置されている。すなわち、それぞれのメモリチップ１０の上面の一部は、他のメモリチップ１０に覆われないように配置されている。なお、図２Ａ、２Ｂでは４つのメモリチップ１０が積層されているが、メモリチップ１０の積層数は特に限定されない。
【0013】
コントローラチップ２０は矩形の平面形状を有する薄板である。コントローラチップ２０は、薄板の厚さの方向がＺ方向と平行、かつ、長辺がＸ方向と平行になるように、配線基板４０の第１表面４０ｓに配置される。より具体的には、コントローラチップ２０は、Ｚ方向においてメモリチップ１０と重ならないように、メモリチップ１０よりもＹ方向負側に配置される。すなわち、メモリチップ１０のＹ方向負側の一辺からＹ方向負側に所定距離だけ離れた位置に、コントローラチップ２０のＹ方向正側の一辺が位置するように、コントローラチップ２０が配置される。Ｘ方向において、コントローラチップ２０は、配線基板４０の略中央に配置される。なお、コントローラチップ２０の短辺の長さは、メモリチップ１０の短辺の長さよりも短く形成されている。
【0014】
複数のコンデンサ３０は、直方体の形状を有する。複数のコンデンサ３０は、配線基板４０の第１表面４０ｓにおいて、個々のコンデンサ３０の底面が第１表面４０ｓと対向するように配置される。図２Ａに示す一例では、コントローラチップ２０のＸ方向負側およびＸ方向正側のスペースに配置される。それぞれのコンデンサ３０は、他のコンデンサ３０や、コントローラチップ２０、メモリチップ１０とＺ方向において重ならないように、隣接する部品と所定の距離をもって配置される。コントローラチップ２０のＸ方向負側に配置されたコンデンサ３０は、底面の長辺がＹ方向と平行になるように配置され、コントローラチップ２０のＸ方向正側に配置されたコンデンサ３０は、底面の長辺がＸ方向と平行になるように配置されている。図２Ａ、２Ｂに示すように、コントローラチップ２０のＸ方向正側に配置された複数のコンデンサ３０は、Ｘ方向に関して同じ位置であって、Ｙ方向に所定の間隔を有するように配置されている。なお、図２Ａでは、コンデンサ３０が３つ配置されている例を示しているが、コンデンサ３０の個数は特に限定されない。コンデンサ３０には、底面と直交する面であって、底面の長辺方向に相対する一対の面（以下、端面と示す）に、外部電極３２が形成されている。外部電極３２は、端面から延伸して底面や上面の一部にも形成されている。
【0015】
配線基板４０の配線層には、コンデンサ３０と配線基板４０との物理的な接続状態を検査するための検査用配線４２が設けられている。図３は、配線基板における検査用配線の配置の一例を説明する平面図である。図３は、半導体チップ及びコンデンサが、図２Ａ、２Ｂのように配置された配線基板における検査用配線の配置を示している。なお、配線基板４０の第１表面４０ｓには、メモリチップ１０やコントローラチップ２０と配線基板４０とを電気的に接続するための端子なども設けられているが、図３には、コンデンサ３０と配線基板４０とを電気的に接続するための端子４１、および、検査用配線４２のみを示し、その他の配線や端子については図示を省略している。
【0016】
配線基板４０の第１表面４０ｓには、コンデンサ３０と配線基板４０とを接続するための端子４１＿１、４１＿２、４１＿３が形成されている。以下、端子４１＿１、４１＿２、４１＿３の区別を要さない場合、単に端子４１と示す。１つのコンデンサ３０は、プラス側端子とマイナス側端子の２つの外部電極３２を有するので、端子４１は、それぞれの外部電極３２に対応する２つの矩形状のランド４１ａ、４１ｂを有する。ランド４１ａ、４１ｂは、コンデンサ３０と電気的に接続される一対の電極の一例である。ランド４１ａ、４１ｂは、第１表面４０ｓにおいて、コンデンサ３０の外部電極３２が設置される位置に形成されている。ランド４１ａ、４１ｂは、上部に設置されるコンデンサ３０の底面の長辺方向に沿って、離隔して配置されている。すなわち、コンデンサ３０搭載前において、ランド４１ａ、４１ｂは、電気的にも物理的にも切断されている。コンデンサ３０が配線基板４０に搭載されて、２つの外部電極３２がそれぞれランド４１ａ、４１ｂと接続されると、コンデンサ３０を介してランド４１ａとランド４１ｂとは電気的に接続される。
【0017】
配線基板４０の第１表面４０ｓには、検査用配線４２も形成されている。検査用配線４２は、コンデンサ３０と配線基板４０との物理的な接続状態を検査して接続不良を検出するために設けられている。検査用配線４２は、ランド４１ａとランド４１ｂの間を、ランド４１ａ、４１ｂが並ぶ方向（ランド４１ａ、４１ｂの上部に設置されるコンデンサ３０の底面の長辺と平行な方向）に対して垂直な方向に延伸して形成される。例えば、図３において、第１表面４０ｓの左下隅の端子４１＿１を構成するランド４１ａ、４１ｂは、Ｙ方向に並べて配置されている。ゆえに、これらのランド４１ａ、４１ｂの間には、検査用配線４２がＸ方向に延伸して形成される。また、例えば図３において、第１表面４０ｓの右下隅には２つの端子４１＿２、４１＿３が配置されている。端子４１＿２のランド４１ａ、４１ｂはＸ方向に並べて配置されており、ランド４１ａ、４１ｂの間には、検査用配線４２がＹ方向に延伸して形成される。また、端子４１＿３のランド４１ａ、４１ｂもＸ方向に並べて配置されており、ランド４１ａ、４１ｂの間には、検査用配線４２がＹ方向に延伸して形成される。
【0018】
図４は、図３の点線で囲まれた矩形領域Ｂを拡大した平面図である。矩形領域Ｂは、ランド４１ａ、４１ｂと、検査用配線４２との位置関係を説明する図である。検査用配線４２は、ランド４１ａとランド４１ｂとの間の領域において、物理的に切断されている。検査用配線４２は、端子部４２ａ、４２ｂと、端子間接続部４２ｃを有する。端子部４２ａ、４２ｂは、ランド４１ａとランド４１ｂとの間の領域に形成された検査用配線４２の部分配線である。端子部４２ａ、４２ｂの幅は、ランド４１ａとランド４１ｂとの離隔距離よりも狭く形成されており、検査用配線４２は、ランド４１ａ、４１ｂと離隔して配置されている。図４では、検査用配線４２は、ランド４１ａ、４１ｂのそれぞれから距離Ｄ２だけ離隔して形成されている。端子部４２ａの一端は、切断部ＣＲをはさんで端子部４２ｂの一端と対向している。切断部ＣＲは、断線部の一例である。切断部ＣＲの長さ、すなわち、端子部４２ａの端部と端子部４２ｂの端部との距離は、距離Ｄ１に設定されている。距離Ｄ１、Ｄ２の決め方については、後に詳しく説明する。端子部４２ａの他端は、端子間接続部４２ｃの一端に接続されている。端子部４２ｂの他端は、別の端子間接続部４２ｃの一端に接続されている。
【0019】
端子間接続部４２ｃは、以下の２つのグループに分類される。１つめのグループは、一端が端子部４２ａ（または端子部４２ｂ）と接続されており、他端が配線基板４０の周縁に位置するものである。２つめのグループは、一端が端子部４２ａ（または端子部４２ｂ）と接続されており、他端が当該端子部４２ａ（または端子部４２ｂ）と切断部ＣＲをはさんで対向する端子部４２ｂ（または端子部４２ａ）とは別の端子部４２ｂ（または端子部４２ａ）と接続されているものである。
【0020】
例えば、図３において、第１表面４０ｓの左下に位置する端子４１＿１を構成するランド４１ａ、４１ｂの間には、検査用配線４２がＸ方向に延伸して形成されている。この検査用配線４２は、ランド４１ａとランド４１ｂの間の領域において切断されている。切断部ＣＲよりＸ方向負側には端子部４２ａ、切断部ＣＲよりＸ方向正側には端子部４２ｂが形成されている。端子部４２ａの一端は、切断部ＣＲをはさんで端子部４２ｂの一端と対向している。端子部４２ａの他端は、端子間接続部４２ｃの一端に接続されている。この端子間接続部４２ｃはＸ方向負側に延伸し、配線基板４０の周縁（Ｙ方向に平行な辺のうちＸ方向負側に位置する一辺）まで直線的に形成されている。すなわち、この端子間接続部４２ｃは１つめのグループに属する。
【0021】
上述の端子部４２ｂの一端は、切断部ＣＲをはさんで端子部４２ａの一端と対向している。端子部４２ｂの他端は、上述した端子間接続部４２ｃとは別の端子間接続部４２ｃの一端に接続されている。この端子間接続部４２ｃはＸ方向正側に延伸し、途中に屈曲部を有する。この端子間接続部４２ｃは、屈曲部において延伸方向を変え、屈曲部より先はＹ方向負側向かって延伸し、配線基板４０の周縁（Ｘ方向に平行な辺のうちＹ方向負側に位置する一辺）まで形成されている。すなわち、この端子間接続部４２ｃも１つめのグループに属する。このように、端子間接続部４２ｃは、直線的に形成されていてもよいし、途中に屈曲部を有してもよい。
【0022】
また、例えば、図３において、第１表面４０ｓの右下に位置する端子４１＿２を構成するランド４１ａ、４１ｂの間には、検査用配線４２がＹ方向に延伸して形成されている。この検査用配線４２は、ランド４１ａとランド４１ｂの間の領域において切断されている。切断部ＣＲよりＹ方向負側には端子部４２ａ、切断部ＣＲよりＹ方向正側には端子部４２ｂが形成されている。
【0023】
上述の端子部４２ｂの一端は、切断部ＣＲをはさんで端子部４２ａの一端と対向している。端子部４２ｂの他端は、上述した端子間接続部４２ｃとは別の端子間接続部４２ｃの一端に接続されている。この端子間接続部４２ｃはＹ方向正側に延伸し、端子４１＿３を構成するランド４１ａ、４１ｂの間に形成された端子部４２ａの一端と接続されている。すなわち、この端子間接続部４２ｃは、２つめのグループに属する。なお、２つめのグループに属する端子間接続部４２ｃも、１つめのグループに属する端子間接続部４２ｃと同様に、直線的に形成されていてもよいし、途中に屈曲部を有してもよい。
【0024】
配線基板４０に搭載されるコンデンサ３０の数や位置によって、配置される端子間接続部４２ｃの数や位置も異なる。ただし、コンデンサ３０の数や位置によらず、配線基板４０には１つめのグループに属する端子間接続部４２ｃが２つ以上配置されている。
【0025】
実施形態の半導体装置は、複数の配線基板４０がマトリクス状に配置された多数個取りの配線基板（以下、配線基板フレーム４と示す）を用いて製造される。図５は、配線基板フレームにおける検査用配線のレイアウトの一例を説明する平面図である。配線基板フレーム４は、回路基板の一例である。１枚の配線基板フレーム４には、複数の配線基板４０がマトリクス状に配置される。例えば、Ｙ方向に５行、Ｘ方向に２０列、合計１００個の配線基板４０が配置される。配線基板フレーム４において、それぞれの配線基板４０の周囲は、間隙領域７０で囲まれている。間隙領域７０は、ダイシングにより半導体装置を個片化する際に切り捨てられる領域である。それぞれの配線基板４０には、メモリチップが搭載される領域４１０、及び、コントローラチップが搭載される領域４２０を除く第１表面４０ｓ上に、コンデンサ３０の外部電極３２と接続される端子４１と、検査用配線４２とが形成されている。間隙領域７０には、配線基板４０の第１表面４０ｓと同じ側に位置する面（以下、第１表面７０ｓと示す）上に、検査用端子４３と検査用配線４２とが形成される。以下の説明において、間隙領域７０において、配線基板４０の第２表面４０ｂと同じ側に位置する面を、第２表面７０ｂと示す。また、第１表面４０ｓと第１表面７０ｓとを含む配線基板フレーム４の面を第１表面４ｓと示し、第２表面４０ｂと第２表面７０ｂとを含む配線基板フレーム４の面を第２表面４ｂと示す。
【0026】
検査用配線４２は、配線基板フレーム４の第１表面４ｓにおいて、切断部ＣＲと介して対向する端子部４２ａ、４２ｂを電気的に接続した場合に分岐のない１本の配線となるように形成される。また、検査用配線４２は、その経路中において、各配線基板４０に搭載される端子４１が直列に配置されるように形成される。さらに、検査用配線４２は、その経路中において、すべての配線基板４０が直列に配置されるように形成される。検査用端子４３は、検査用端子４３ａと検査用端子４３ｂとを含む。検査用端子４３ａは、直列的に形成された検査用配線４２の両端に形成される。また、検査用端子４３ｂは、検査用配線４２の途中にも形成される。具体的には、異なる配線基板４０に配置されている２つの端子間接続部４２ｃを接続する配線の途中に形成される。
【0027】
配線基板フレーム４の各配線基板４０にコンデンサ３０を搭載した後、配線基板４０とコンデンサ３０との物理的な接続不良の検査が行われる。具体的には、検査用配線４２の両端に形成された検査用端子４３ａ間の直流抵抗値の測定が行われる。コンデンサ３０の底面（配線基板４０の第１表面４０ｓと対向する面）には、検査用電極３３が形成されている。（コンデンサ３０の構成については、後に詳述する。）配線基板４０の第１表面４０ｓに形成されたすべての端子４１にコンデンサ３０が接続されると、端子４１のランド４１ａ、４１ｂ間に形成されている端子部４２ａの一端と端子部４２ｂの一端とが、検査用電極３３を介して電気的に接続される。ツームストーンや脱落などにより、コンデンサ３０と端子４１との間で物理的な接続不良が生じている場合、端子部４２ａの一端と端子部４２ｂの一端とは電気的に接続されない。
【0028】
配線基板フレーム４の各配線基板４０にコンデンサ３０を搭載した後、検査用配線４２の両端に形成された検査用端子４３ａ間の直流抵抗値を測定し、直流抵抗値が設定された閾値よりも低い場合は、配線基板フレーム４上に搭載されたすべてのコンデンサ３０が、配線基板４０（の端子４１）と物理的に接続されていると判定される。直流抵抗値が設定された閾値以上である場合は、いずれかのコンデンサ３０に物理的な接続不良が生じていると判定される。引き続き、検査用配線４２の途中に形成されている検査用端子４３ｂを用い、任意の端子間の直流抵抗値を測定することで、接続不良が生じているコンデンサ３０が搭載されている配線基板４０を特定することができる。配線基板４０が特定されたら、例えば、画像検査などにより、物理的な接続不良が生じているコンデンサ３０を検出する。
【0029】
一般的には、配線基板フレーム４の第１表面４ｓを上面から撮像した画像（または、Ｘ線などを用いた透過画像）を取得し、画像認識プログラムや目視によって、コンデンサ３０の接続不良を検出する方法が用いられている。しかしながら、画像を用いた検査方法、特に、目視による方法では、検査者によって結果にばらつきが生じるという問題がある。また、配線基板フレーム４に搭載されるコンデンサ３０の個数が多くなると、検査時間が長時間化し検査効率が低下するという問題がある。また、抜取検査を行う場合、検査していない箇所の接続不良は検出できないという問題も生じる。これに対し、実施形態の半導体装置１００によれば、配線基板フレーム４に搭載されたコンデンサ３０の個数によらず、すべてのコンデンサ３０の物理的な接続不良の有無を、短時間に効率よく検出することができる。
【0030】
次に、配線基板フレーム４の構造について、図６を用いて説明する。図６は、図５に示す配線基板フレームのＣ－Ｃ'線に沿った断面図である。配線基板フレーム４は、表面配線層Ｌ１、Ｌ３と、中間配線層Ｌ２を有する。
【0031】
表面配線層Ｌ１は、第１表面４ｓに形成される配線層であって、メモリチップ１０やコントローラチップ２０の図示しない端子と電気的に接続される端子や、コンデンサ３０と電気的に接続される端子４１など、配線基板４０に搭載される部品と電気的に接続される端子や配線が形成されている。表面配線層Ｌ１には、検査用配線４２や検査用端子４３も形成されている。検査用端子４３は、間隙領域７０の第１表面７０ｓにのみ形成される。検査用配線４２は、配線基板４０の第１表面４０ｓと間隙領域７０の第１表面７０ｓの両方に形成される。なお、検査用配線４２と検査用端子４３とは、表面配線層Ｌ１において、他の配線や端子（例えば、メモリチップ１０やコントローラチップ２０の端子や、コンデンサ３０の端子４１など、配線基板４０に搭載されている部品と電気的に接続されている配線や端子）とは電気的に接続されていない。表面配線層Ｌ１の下には、ソルダーレジスト層４６を介して中間配線層Ｌ２が形成されている。
【0032】
中間配線層Ｌ２は、複数の配線層が積層されてなる多層配線層である。表面配線層Ｌ１に形成される端子や配線（配線基板４０に搭載されている部品と電気的に接続されている端子や配線）と、中間配線層Ｌ２に形成される配線とは、ビア４８を介して電気的に接続されている。中間配線層Ｌ２に積層して形成される配線間（上下に隣接する配線の間）には、絶縁層４５、または、コア層４４が形成されている。コア層４４は、例えば、ガラス繊維とエポキシ樹脂とからなる硬質な板状部材である。コア層４４の上面と下面に形成される配線は、複数のスルーホール配線４７のいずれかを介して電気的に接続されている。スルーホール配線４７は、コア層４４を貫通して設けられた貫通孔（スルーホール）に埋め込まれている配線である。絶縁層４５の上面と下面に形成される配線は、ビア４８を介して電気的に接続されている。中間配線層Ｌ２の下には、ソルダーレジスト層４６を介して表面配線層Ｌ３が形成されている。なお、図５では、コア層４４を有する配線基板フレーム４を示しているが、コア層４４を有しない、所謂、コアレス基板フレームを用いることもできる。この場合、中間配線層Ｌ２に形成される複数の配線は、絶縁層４５をはさんで積層され、配線間はビア４８を介して電気的に接続される。
【0033】
表面配線層Ｌ３は、第２表面４ｂに形成される配線層であって、外部端子としての半田ボール５０を接続するためのランド４９が形成されている。中間配線層Ｌ２に形成される配線とランド４９とは、ビア４８を介して電気的に接続されている。このような構成により、配線基板４０の各部位を介し、メモリチップ１０やコントローラチップ２０が半田ボール５０と電気的に接続される。なお、表面配線層Ｌ１に形成されている検査用配線４２と検査用端子４３とは、中間配線層Ｌ２や表面配線層Ｌ３を介して、表面配線層Ｌ１に形成されている他の配線や端子（配線基板４０に搭載されている部品と電気的に接続されている端子や配線）と電気的に接続されていない。また、半田ボール５０とも電気的に接続されていない。
【0034】
このように構成された配線基板フレーム４の各配線基板４０に、メモリチップ１０やコントローラチップ２０、コンデンサ３０などの部品が搭載されて、これらの部品が配線基板４０の表面配線層Ｌ１と電気的に接続される。各配線基板４０がモールドされ、半田ボール５０がランド４９に接続された後に、ダイシングにより配線基板４０の周縁が切断されて、半導体装置１００が個片化される。ダイシングにより、図６の太線を境として配線基板４０と間隙領域７０とが分離されることで、検査用配線４２のうちの間隙領域７０に形成された部分と、検査用端子４３とが半導体装置１００から分離される。すなわち、図３に示した配線基板４０の周縁に位置する端子間接続部４２ｃの一端は、ダイシングによって生成される検査用配線４２の配線基板４０側の切断端である。切断端は、終端部の一例である。
【0035】
次に、コンデンサ３０の構造について説明する。図７は、実施形態の半導体装置に搭載されるコンデンサの構成の一例を説明する図である。実施形態のコンデンサ３０は、誘電体層と内部電極が多層積層された構造を有する、所謂、積層セラミックコンデンサである。図７には、コンデンサ３０の側面図（上側の図）と底面図（下側の図）とを示している。コンデンサ３０は、積層体３１と、外部電極３２と、検査用電極３３とを有する。積層体３１は、セラミック誘電体層と内部電極層とが交互に積層された積層体構造を有する焼成体である。積層体３１は、直方体の形状であって、長方形の底面を有する。外部電極３２は、積層体３１の内部電極層と配線基板４０に形成されたランド４１ａ、４１ｂとを電気的に接続する外部端子である。外部電極３２は、積層体３１の端面に形成されている。また、外部電極３２は、端面から延伸して底面や上面の一部にも形成されている。外部電極３２としては、例えば、銅（Ｃｕ）電極が用いられる。Ｃｕ電極の表面には、ニッケル（Ｎｉ）／すず（Ｓｎ）のメッキ層が形成されている。検査用電極３３は、積層体３１の底面中央に形成された電極であって、表面の形状が矩形状に形成されている。検査用電極３３は、積層体３１の底面の対向する短辺を含んで形成された２つの外部電極３２の間に、これらと離隔して形成されている。積層体３１の底面の短辺と平行な方向における検査用電極３３の長さＥ１は、距離Ｄ１（対向する端子部４２ａ、４２ｂ間の距離）よりも長い。また、積層体３１の底面の長辺と平行な方向における検査用電極３３の長さＥ２は、端子部４２ａ、４２ｂの幅よりも長い。後述するように、検査用電極３３は半田６１を介して配線基板４０と接続される。コンデンサ３０と配線基板４０とを圧着する際に、半田６１が検査用電極３３からはみ出す可能性がある。このような場合においても、ランド４１ａとランド４１ｂとが半田６１を介して電気的に接続されないように、検査用電極３３の長さＥ２は、ランド４１ａ、４１ｂ間の距離よりも十分に短い。検査用電極３３は、例えば、外部電極３２と同じ材料で形成される。
【0036】
図８は、図７のコンデンサの製造工程を説明する図である。まず、誘電体セラミックスの微細粉を溶剤や分散剤、バインダ(結合剤)などと混合して泥状のスラリーとし、これをキャリアフィルム上に薄く伸ばして誘電体のグリーンシートを形成する。
次にこのグリーンシートに内部電極パターンをスクリーン印刷したものを積み重ねて圧着してから、多数のチップ個片に切断し、これを焼成してセラミックス化し、積層体３１を形成する（図８（ａ）参照）。次に、積層体３１の両端面の外部電極３２を形成する領域と、底面の中央の検査用電極３３を形成する領域に、Ｃｕ電極３２ａを塗布焼付する（図８（ｂ）参照）。最後に、電解メッキによりＣｕ電極３２ａの表面にＮｉとＳｎを順に積層して外部電極３２と検査用電極３３を形成し、実施形態の半導体装置１００に搭載されるコンデンサ３０が完成する（図８（ｃ）参照）。
次にこのグリーンシートに内部電極パターンをスクリーン印刷したものを積み重ねて圧着してから、多数のチップ個片に切断し、これを焼成してセラミックス化し、積層体３１を形成する（図８（ａ）参照）。次に、積層体３１の両端面の外部電極３２を形成する領域と、底面の中央の検査用電極３３を形成する領域に、Ｃｕ電極３２ａを塗布焼付する（図８（ｂ）参照）。最後に、電解メッキによりＣｕ電極３２ａの表面にＮｉとＳｎを順に積層して外部電極３２と検査用電極３３を形成し、実施形態の半導体装置１００に搭載されるコンデンサ３０が完成する（図８（ｃ）参照）。
【0037】
上述の構造を有するコンデンサ３０と配線基板４０との接合領域について、図９、図１０を用いて説明する。図９は、コンデンサと配線基板との位置関係を説明するための平面図である。図９は、配線基板４０の第１表面４０ｓに形成された構成要素と、コンデンサ３０の底面に形成された構成要素との位置関係の一例を示しており、配線基板４０の第１表面４０ｓにおける図３の点線で囲まれた矩形領域Ｂの平面図である。図１０は、コンデンサと配線基板との接合部分の構成を説明するための断面図である。図１０は、半田６１によりコンデンサ３０を配線基板４０に接合した後の断面の一例であり、図９のＤ－Ｄ'線に沿った断面図である。
【0038】
図９に示すように、配線基板４０と接合する際に、コンデンサ３０の底面の長辺に平行な方向（図９におけるＸ方向）において、２つの外部電極３２の下面がそれぞれランド４１ａ、４１ｂの表面に含まれ、かつ、検査用電極３３のランド４１ａに対向する一辺が、ランド４１ａから検査用配線４２までの間の第１表面４０ｓ上に位置し、かつ、検査用電極３３のランド４１ｂに対向する一辺が、検査用配線４２からランド４１ｂまでの間の第１表面４０ｓ上に位置するように、コンデンサ３０の位置が決定される。また、配線基板４０と接合する際に、コンデンサ３０の底面の短辺に平行な方向（図９のＹ方向）において、２つの外部電極３２の下面がそれぞれランド４１ａ、４１ｂの表面に含まれ、かつ、検査用電極３３の一辺が端子部４２ａを横切り、かつ、検査用電極３３の対向する一辺が端子部４２ｂを横切るように、コンデンサ３０の位置が決定される。
【0039】
すなわち、２つの外部電極３２のそれぞれは、ランド４１ａ、４１ｂとは物理的かつ電気的に接続されるが、端子部４２ａ、４２ｂとは物理的にも電気的にも接続されないように配置される。また、検査用電極３３は、端子部４２ａ、４２ｂとは物理的かつ電気的に接続されるが、ランド４１ａ、４１ｂとは物理的にも電気的にも接続されないように配置される。
【0040】
コンデンサ３０を配線基板４０に搭載する際には、第１表面４０ｓの面内において位置ずれが生じる可能性がある。端子部４２ａと端子部４２ｂとの間の距離Ｄ１は、コンデンサ３０が底面の短辺に平行な方向に位置ずれした場合にも、検査用電極３３が端子部４２ａ、４２ｂの両方にまたがって配置されるように設定される。例えば、距離Ｄ１は、コンデンサ３０の底面の短辺に平行な方向におけるランド４１ａ、４１ｂの幅の半分以下に設定される。また、端子部４２ａと端子部４２ｂは、設計上の形状に対し、加工精度に応じた誤差が生じて形成される可能性がある。距離Ｄ１は、端子部４２ａや端子部４２ｂが設計上の形状よりも長く形成される場合にも、端子部４２ａの一端と端子部４２ｂの一端が接触し、意図せぬ導通が生じないように設定される。例えば、距離Ｄ１は、５０μｍ以上に設定される。
【0041】
また、検査用配線４２とランド４１ａ、４１ｂとの距離Ｄ２は、コンデンサ３０が底面の短辺に垂直な方向（図９のＸ方向）に位置ずれした場合にも、検査用電極３３がランド４１ａ、４１ｂと接触しないように設定される。
【0042】
図９に示すように、配線基板４０の第１表面４０ｓ上おいて、コンデンサ３０底面の外部電極３２の位置と検査用電極３３とが位置決めされると、決定された接合位置に開口部を有するマスク材（例えば、スクリーン印刷版）を配線基板４０の第１表面４０ｓに覆い被せ、マスク材の上からペースト状のクリームはんだを塗布する。続いて、スキージなどにより圧力を加えてクリームはんだを開口部から押し出し、マスク材の開口部から露出している第１表面４０ｓに印刷（塗布）する。マスク材を取り除き、クリームはんだ上にコンデンサ３０を搭載し、リフロー方式で実装する。クリームはんだは導電性を有するので、コンデンサ３０の外部電極３２と配線基板４０のランド４１ａ、４１ｂとは、電気的にも接続される。
【0043】
図１０に示すように、配線基板４０の第１表面４０ｓに形成されたランド４１ａ、ランド４１ｂの表面上には、半田６１（リフロー処理により溶融し凝固したクリームはんだ）を介してコンデンサ３０の外部電極３２が接続される。外部電極３２の底面とランド４１ａ、４１ｂとの間、および、ランド４１ａ、４１ｂの表面からコンデンサ３０の端面に沿って所定高さまでフィレット状に形成された半田６１によって、一方の外部電極３２とランド４１ａとが物理的かつ電気的に接続され、他方の外部電極３２とランド４１ｂとが物理的かつ電気的に接続される。また、コンデンサ３０の底面に形成された検査用電極３３と端子部４２ａとの間にも形成された半田６１によって、検査用電極３３と端子部４２ａとが物理的かつ電気的に接続される。さらに、検査用電極３３の表面に形成された半田６１によって、紙面奥方向に配置されている端子部４２ｂと検査用電極３３とが物理的かつ電気的に接続する。
【0044】
すなわち、半田６１を介してコンデンサ３０が端子４１に接続されると、コンデンサ３０の底面の長辺に直交する方向において対向して配置された端子部４２ａと端子部４２ｂとが、半田６１と検査用電極３３とを介して電気的に接続される。一方、半導体装置１００の製造過程において、加熱や応力などによってツームストーンや脱落などが生じ、コンデンサ３０と端子４１との間で物理的な接続不良が生じる場合、検査用電極３３と端子部４２ａ、および／または、検査用電極３３と端子部４２ｂは物理的に接続されなくなる。故に、コンデンサ３０と端子４１との間で物理的な接続不良が生じた場合、端子部４２ａの一端と端子部４２ｂの一端とは電気的に接続されなくなる。
【0045】
このように、本実施形態によれば、コンデンサ３０底面の外部電極３２間に検査用電極３３を設けている。また、配線基板フレーム４の第１表面４ｓに検査用配線４２を設けている。検査用配線４２は、各配線基板４０に搭載されるすべてのコンデンサ３０が配線基板４０に物理的に接続されている場合において、各コンデンサ３０に形成された検査用電極３３がデイジーチェーン方式で直列に接続されるように配置されている。このような構成により、検査用配線４２の両端に設けられた検査用端子４３ａ間の抵抗値を測定することにより、配線基板フレーム４に設けられたすべての配線基板４０に搭載されたコンデンサ３０について、接続不良（配線基板４０に対する物理的な接続の不良）の有無を一括で検出することができる。従って、コンデンサと配線基板との接続不良を効率よく検出することができる。
【0046】
また、外部電極３２とランド４１ａ、４１ｂだけでなく、検査用電極３３と検査用配線４２も半田６１で物理的に接続されるので、コンデンサ３０と配線基板４０との接続強度が増し、コンデンサ３０が配線基板４０から脱落するのを防止することができる。故に、半導体装置の歩留まりが向上する効果も得られる。
【0047】
次に、実施形態の半導体装置１００の製造方法について説明する。図１１Ａは、実施形態の半導体装置の製造工程の一例を説明するフローチャートである。まず、配線基板フレーム４に形成された配線基板４０のすべての端子４１にコンデンサ３０を半田付けして、配線基板４０とコンデンサ３０とを物理的に接続し、コンデンサ３０の外部電極３２と配線基板４０の表面配線層Ｌ１とを電気的に接続する（Ｓ１）。コンデンサ３０が搭載された配線基板フレーム４を用いて半導体装置を製造する場合、Ｓ１は省略される。
【0048】
次に、配線基板フレーム４に形成されたすべての配線基板４０について、第１表面４０ｓの領域４１０にメモリチップ１０の裏面が接着され、第１表面４０ｓの領域４２０にコントローラチップ２０の裏面が接着される（Ｓ２）。Ｓ２は、所謂、ダイボンディングとよばれる工程である。配線基板４０の第１表面４０ｓの領域４１０とメモリチップ１０の裏面、及び、領域４２０とコントローラチップ２０の裏面とが、例えば、ダイアタッチフィルム（Ｄiｅ Ａｔｔａｃｈ Ｆｉｌｍ；ＤＡＦ）などの非導電性接着剤を用いて接着される。また、図１Ａに示すように、複数のメモリチップ１０が積層して形成される場合、上下に隣り合うメモリチップ１０間の接着にも、ＤＡＦが用いられる。
【0049】
続いて、配線基板フレーム４をオーブンにより加熱して、上記接着剤を硬化させる（Ｓ３）。さらに、メモリチップ１０とコントローラチップ２０の端子と、配線基板４０の表面配線層Ｌ１の端子とを金（Ａｕ）などの金属ワイヤを用いて結線する（Ｓ４）。Ｓ４は、所謂、ワイヤボンディングと呼ばれる工程である。
【0050】
次に、配線基板フレーム４を樹脂で封止する（Ｓ５）。Ｓ５は、所謂、モールドと呼ばれる工程である。Ｓ５では、配線基板フレーム４に形成された複数の配線基板４０の樹脂封止が、一括して行われる。続いて、配線基板フレーム４の表面配線層Ｌ３に形成されたランド４９に、半田ペーストなどの導電性接着剤を用いて、外部端子である半田ボール５０を接着する（Ｓ６）。続いてリフロー処理により配線基板フレーム４を加熱して、ランド４９と半田ボール５０とを固着させる（Ｓ７）。最後に、配線基板４０と間隙領域７０との間を切断し、個別の半導体装置１００に切り分ける（Ｓ８）。Ｓ８は、所謂、ダイシングと呼ばれる工程である。以上の工程を実施することで、実施形態の半導体装置１００が製造される。コンデンサ３０が配線基板フレーム４に搭載されてから、配線基板フレーム４がダイシングされるまでの間であれば、配線基板フレーム４の間隙領域７０に形成された検査用端子４３を用いて直流抵抗値の計測を行うことが可能である。
【0051】
図１１Ｂは、配線基板フレーム４上に搭載されたコンデンサ３０の物理的な接続状態を検査する工程の一例を説明するフローチャートである。まず、検査用配線４２の両端に形成された検査用端子４３ａ間の直流抵抗値を測定する（Ｓ１１）。直流抵抗値が設定された閾値よりも低い場合は（Ｓ１２、ＹＥＳ）、配線基板フレーム４上に搭載されたすべてのコンデンサ３０が、配線基板４０と物理的に接続されていると判定し（Ｓ１３）、検査を終了する。
【0052】
一方、直流抵抗値が設定された閾値以上である場合は（Ｓ１２、ＮＯ）、いずれかのコンデンサ３０に物理的な接続不良が生じていると判定する（Ｓ１４）。検査用端子４３ａに加えて検査用配線４２の途中に形成されている検査用端子４３ｂも用い、任意の端子間の直流抵抗値を測定する（Ｓ１５）。直流抵抗値が設定された閾値よりも低い場合は（Ｓ１６、ＹＥＳ）、Ｓ１５の測定で用いた端子間に位置する配線基板４０上のコンデンサ３０は、配線基板４０と物理的に接続されていると判定する（Ｓ１８）。接続不良が生じているコンデンサを検出するため、測定する検査用端子４３ａ、４３ｂを変更し（Ｓ１９）、Ｓ１５に戻って端子間の直流抵抗値を測定する。一方、直流抵抗値が設定された閾値以上である場合は（Ｓ１６、ＮＯ）、Ｓ１５の測定で用いた端子間に位置する配線基板４０上のコンデンサ３０の中に、物理的な接続不良が生じているものがあると判定し（Ｓ１７）、検査を終了する。物理的な接続不良が生じているコンデンサ３０が搭載された配線基板４０をさらに絞り込む場合は、Ｓ１９に戻って測定する検査用端子４３ａ、４３ｂを変更し、検査を継続する。
【0053】
このように、実施形態の半導体装置によれば、上述の製造工程において、Ｓ１実行後、Ｓ８実行前までの間の任意のタイミングで、コンデンサ３０と配線基板４０との物理的な接続不良を効率よく検出することができる。
【0054】
例えば、Ｓ１とＳ２のとの間に検査を行い、接続不良が生じているコンデンサ３０があれば、その場所（どの配線基板４０上に搭載されているか）を特定する。Ｓ２以降の工程において、コンデンサ３０との接続不良が生じている配線基板４０に対して、メモリチップ１０やコントローラチップ２０などの部材を搭載しないようにすることで、メモリチップ１０やコントローラチップ２０の使用量を削減することができ、コストを削減することができる。また、例えば、Ｓ７とＳ８との間に検査を行うことで、Ｓ７までの工程において、製品に加えられる熱履歴による応力等に起因して生じるコンデンサ３０の接続不良（ツームストーンや脱落など）を検出することができる。接続不良が生じている場合、どの配線基板４０において接続不良が生じているかを特定することができる。Ｓ８で半導体装置を個片化した後、接続不良が生じている半導体装置を排除することができるので、製品テストを行う半導体装置を絞り込むことができ、コスト削減やテスト時間の短縮を実現することができる。
【0055】
なお、上述した半導体装置は、検査用配線４２を配線基板フレーム４の表面配線層Ｌ１にのみ形成しているが、端子部４２ａ、４２ｂ以外は中間配線層Ｌ２に形成してもよい。図１２は、配線基板フレームにおける検査用配線の別の配置を説明する断面図である。図１２に示すように、例えば、端子間接続部４２ｃを中間配線層Ｌ２の最上層に形成して、表面配線層Ｌ１に形成される端子部４２ａ、４２ｂや検査用端子４３とビア４８を介して電気的に接続するようにしてもよい。なお、端子間接続部４２ｃは、図１２に示すように、表面配線層Ｌ１と中間配線層Ｌ２とにまたがって形成してもよいし、中間配線層Ｌ２のみに形成してもよい。さらに、中間配線層Ｌ２の最上層以外の層や、複数の層にまたがって端子間接続部４２ｃを形成してもよい。このように、端子間接続部４２ｃの少なくとも一部を中間配線層Ｌ２に形成することで、配線設計の自由度が増す。故に、配線基板４０の第１表面４０ｓに検査用配線４２を形成するスペースが限られている場合にも、検査用配線４２を確実に配置することができる。
【0056】
また、上述した半導体装置は、検査用端子４３を配線基板フレーム４の表面配線層Ｌ１に形成しているが、表面配線層Ｌ３に形成してもよい。図１３は、配線基板フレームにおける検査用配線及び検査用端子の別の配置を説明する断面図である。図１３に示すように、検査用端子４３を表面配線層Ｌ３に形成し、スルーホール配線４７１を介して表面配線層Ｌ１に形成されている端子間接続部４２ｃと電気的に接続するようにしてもよい。このように、検査用端子４３を表面配線層Ｌ３に形成し、配線基板フレーム４の第２表面４ｂから露出させることで、配線基板４０の第１表面４０ｓがモールド樹脂６０で覆われた後においても、コンデンサ３０と配線基板４０との接続不良の有無の検査を確実に行うことができる。なお、検査用端子４３を表面配線層Ｌ３に形成する場合においても、上述のように、端子間接続部４２ｃの一部または全部を中間配線層Ｌ２に形成してもよい。
【0057】
さらに、配線基板４０に搭載されるメモリチップ１０やコンデンサ３０の個数、および、第１表面４０ｓ上におけるメモリチップ１０、コントローラチップ２０、コンデンサ３０の配置は、図２Ａ、２Ｂに示す個数や配置に限定されない。図１４Ａ、１４Ｂは、配線基板に搭載される半導体チップ及びコンデンサの配置の別の一例を説明する図である。図１４Ａは、半導体チップとコンデンサとが配置された配線基板を第１表面の上方（Ｚ方向正側）からみた上面図である。図１４Ｂは、半導体チップとコンデンサとが配置された配線基板をＸ方向正側からみた側面図である。図２Ａ、２Ｂでは、４枚のメモリチップ１０が少しずつ互いにずらされながら積層されたメモリチップ群を、コントローラチップ２０のＹ方向正側に配置し、コントローラチップ２０のＸ方向正側にコンデンサ３０を２つ配置し、Ｘ方向負側にコンデンサ３０を１つ配置している。これに対し、図１４Ａ、１４Ｂに示す別の構成では、４枚のメモリチップ１０が少しずつ互いにずらされながら積層されたメモリチップ群を、コントローラチップ２０のＹ方向正側とＹ方向負側とに配置し、コントローラチップ２０のＸ方向正側とＸ方向負側とにそれぞれ１つずつコンデンサ３０を配置している。このように、コンデンサ３０は、メモリチップ１０やコントローラチップ２０が配置されていない空きスペースに配置すればよく、配線基板４０上に設置される位置は自由に設計可能である。また、コンデンサ３０は、配線基板４０の第１表面４０ｓ上に設置可能な空きスペースの面積や、半導体装置１００の動作に必要とされる容量に応じて、任意の個数を搭載することができる。
【0058】
図１５は、配線基板における検査用配線の配置の別の一例を説明する平面図である。図１５は、半導体チップ及びコンデンサが、図１４Ａ、１４Ｂに示すように配置された配線基板における検査用配線の配置を示している。図１５に示すように、配線基板４０の第１表面４０ｓ上には、コンデンサ３０を配線基板４０と接続するためのランド４１ａ、４１ｂの組が２組形成されている。ランド４１ａ、４１ｂは、第１表面４０ｓにおいて、コンデンサ３０の外部電極３２が設置される位置に形成されている。ランド４１ａ、４１ｂは、上部に設置されるコンデンサ３０の底面の長辺方向に沿って、離隔して配置されている。検査用配線４２は、ランド４１ａとランド４１ｂの間を、ランド４１ａ、４１ｂが並ぶ方向（ランド４１ａ、４１ｂの上部に設置されるコンデンサ３０の底面の長辺と平行な方向）に対して垂直な方向に延伸して形成される。検査用配線４２は、ランド４１ａとランド４１ｂとの間の領域において物理的に切断されており、切断部ＣＲが形成されている。
【0059】
図１６は、配線基板フレームにおける検査用配線のレイアウトの別の一例を説明する平面図である。図１６は、図１５に示す配線基板４０がマトリクス状に配置された多数個取りの配線基板フレーム４である。配線基板４０に搭載されるコンデンサ３０の位置や数が異なっても、配線基板フレーム４の第１表面４ｓにおいて、切断部ＣＲを介して対向する端子部４２ａ、４２ｂを電気的に接続した場合に分岐のない１本の配線となるように検査用配線４２を形成することができる。
【0060】
また、上述した半導体装置１００においては、端子部４２ａと端子部４２ｂとを導通させる部品として、外部電極３２と同じ材料でコンデンサ３０の底面に検査用電極３３を形成し、端子部４２ａ、４２ｂおよび第１表面４０ｓとを、半田６１を用いて接続したが、導電性を有する材料であれば、半田６１以外の接着材を用いてもよい。図１７は、コンデンサと配線基板との接合部分の別の構成を説明するための断面図である。図１７に示す構成においては、コンデンサ３０の底面に形成した検査用電極３３と、端子部４２ａ、４２ｂおよび第１表面４０ｓとを、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｉｖｅ Ｆｉｌｍ；ＡＣＦ）６２を用いて接続している。異方性導電フィルム６２は半田６１に比べて、熱や圧力が印加されても形状が変化しづらい。故に、コンデンサ３０を配線基板４０に接着後に圧力や熱が印加されても、異方性導電フィルム６２とランド４１ａ、および、異方性導電フィルム６２とランド４１ｂとが離隔された状態を保持することができ、ランド４１ａ、４１ｂが電気的に接続されるのをより確実に防止することができる。なお、検査用電極３３、および、異方性導電フィルム６２は、検査用導電体の一例である。
【0061】
図１８は、コンデンサと配線基板との接合部分のさらに別の構成を説明するための断面図である。図１８に示す構成においては、コンデンサ３０は底面に検査用電極３３を形成せずに、異方性導電フィルム６２を介してコンデンサ３０と端子部４２ａ、４２ｂおよび第１表面４０ｓとを接続している。このように、コンデンサ３０が配線基板４０に物理的に接続された状態において、端子部４２ａ、４２ｂの間が電気的に接続されるようにコンデンサ３０の底面に設ける部材は、導電性を有する他の材料に変更することができる。
【0062】
本発明の実施形態を説明したが、本実施形態は一例として示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0063】
４…配線基板フレーム、
４ｓ…第１表面、
４ｂ…第２表面、
１０…メモリチップ、
２０…コントローラチップ、
３０…コンデンサ、
３１…積層体、
３２…外部電極、
３３…検査用電極、
４０…配線基板、
４１…端子、
４１ａ、４１ｂ、４９…ランド、
４２…検査用配線、
４２ａ、４２ｂ…端子部、
４２ｃ…端子間接続部、
４３、４３ａ、４３ｂ…検査用端子、
５０…半田ボール、
６０…モールド樹脂、
６１…半田、
７０…間隙領域、
１００…半導体装置
４ｓ…第１表面、
４ｂ…第２表面、
１０…メモリチップ、
２０…コントローラチップ、
３０…コンデンサ、
３１…積層体、
３２…外部電極、
３３…検査用電極、
４０…配線基板、
４１…端子、
４１ａ、４１ｂ、４９…ランド、
４２…検査用配線、
４２ａ、４２ｂ…端子部、
４２ｃ…端子間接続部、
４３、４３ａ、４３ｂ…検査用端子、
５０…半田ボール、
６０…モールド樹脂、
６１…半田、
７０…間隙領域、
１００…半導体装置
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】