知財求人 - 知財ポータルサイト「IP Force」
特開2024-42360データ処理プログラム、データ処理方法およびデータ処理装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024042360
(43)【公開日】2024-03-28
(54)【発明の名称】データ処理プログラム、データ処理方法およびデータ処理装置
(51)【国際特許分類】
G06F 9/50 20060101AFI20240321BHJP
【ＦＩ】
G06F9/50 150E
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022147028
(22)【出願日】2022-09-15
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】山田 芙夕楓
(57)【要約】
【課題】複数の演算部の処理量のばらつきを低減する。
【解決手段】記憶部１１は、複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータを記憶する。処理部１２は、２Ｎ個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定する。処理部１２は、上位のＮ個の第１データそれぞれを、演算対象の相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。処理部１２は、下位のＮ個の第２データそれぞれを、演算対象の相手データの数の昇順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。処理部１２は、Ｎ個の演算部に対する２Ｎ個のデータの割り当て結果に基づいて、２Ｎ個のデータのうちのＮ個のデータに対する演算をＮ個の演算部により並列に実行する。
【選択図】図１
【解決手段】記憶部１１は、複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータを記憶する。処理部１２は、２Ｎ個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定する。処理部１２は、上位のＮ個の第１データそれぞれを、演算対象の相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。処理部１２は、下位のＮ個の第２データそれぞれを、演算対象の相手データの数の昇順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。処理部１２は、Ｎ個の演算部に対する２Ｎ個のデータの割り当て結果に基づいて、２Ｎ個のデータのうちのＮ個のデータに対する演算をＮ個の演算部により並列に実行する。
【選択図】図１
【特許請求の範囲】
【請求項1】
コンピュータに、
複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定し、
前記上位のＮ個の第１データそれぞれを、演算対象の前記相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当て、前記下位のＮ個の第２データそれぞれを、演算対象の前記相手データの数の昇順となるように、前記第１の演算部から前記第Ｎの演算部までの前記Ｎ個の演算部それぞれに割り当て、
前記Ｎ個の演算部に対する前記２Ｎ個のデータの割り当て結果に基づいて、前記２Ｎ個のデータのうちのＮ個のデータに対する前記演算を前記Ｎ個の演算部により並列に実行する、
処理を実行させるデータ処理プログラム。
複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定し、
前記上位のＮ個の第１データそれぞれを、演算対象の前記相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当て、前記下位のＮ個の第２データそれぞれを、演算対象の前記相手データの数の昇順となるように、前記第１の演算部から前記第Ｎの演算部までの前記Ｎ個の演算部それぞれに割り当て、
前記Ｎ個の演算部に対する前記２Ｎ個のデータの割り当て結果に基づいて、前記２Ｎ個のデータのうちのＮ個のデータに対する前記演算を前記Ｎ個の演算部により並列に実行する、
処理を実行させるデータ処理プログラム。
【請求項2】
前記上位のＮ個の第１データそれぞれに対する前記演算の実行では、前記複数の相手データのうち当該演算に用いる前記相手データを第１の順序で選択し、
前記下位のＮ個の第２データそれぞれに対する前記演算の実行では、前記複数の相手データのうち当該演算に用いる前記相手データを前記第１の順序とは逆の順序で選択する、
請求項１記載のデータ処理プログラム。
前記下位のＮ個の第２データそれぞれに対する前記演算の実行では、前記複数の相手データのうち当該演算に用いる前記相手データを前記第１の順序とは逆の順序で選択する、
請求項１記載のデータ処理プログラム。
【請求項3】
前記Ｎ個の演算部によりアクセスされるキャッシュメモリの記憶領域を第１記憶領域と第２記憶領域とに分割し、前記２Ｎ個のデータのうちの前記演算の実行対象のデータを前記第１記憶領域にロードし、前記複数の相手データのうちの前記演算の実行対象の前記相手データを前記第２記憶領域にロードする、
請求項２記載のデータ処理プログラム。
請求項２記載のデータ処理プログラム。
【請求項4】
前記２Ｎ個のデータそれぞれのサイズである第１サイズにＮを乗じた値に基づいて、前記第１記憶領域のサイズを決定する、請求項３記載のデータ処理プログラム。
【請求項5】
コンピュータが、
複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定し、
前記上位のＮ個の第１データそれぞれを、演算対象の前記相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当て、前記下位のＮ個の第２データそれぞれを、演算対象の前記相手データの数の昇順となるように、前記第１の演算部から前記第Ｎの演算部までの前記Ｎ個の演算部それぞれに割り当て、
前記Ｎ個の演算部に対する前記２Ｎ個のデータの割り当て結果に基づいて、前記２Ｎ個のデータのうちのＮ個のデータに対する前記演算を前記Ｎ個の演算部により並列に実行する、
データ処理方法。
複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定し、
前記上位のＮ個の第１データそれぞれを、演算対象の前記相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当て、前記下位のＮ個の第２データそれぞれを、演算対象の前記相手データの数の昇順となるように、前記第１の演算部から前記第Ｎの演算部までの前記Ｎ個の演算部それぞれに割り当て、
前記Ｎ個の演算部に対する前記２Ｎ個のデータの割り当て結果に基づいて、前記２Ｎ個のデータのうちのＮ個のデータに対する前記演算を前記Ｎ個の演算部により並列に実行する、
データ処理方法。
【請求項6】
複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータを記憶する記憶部と、
前記２Ｎ個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定し、前記上位のＮ個の第１データそれぞれを、演算対象の前記相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当て、前記下位のＮ個の第２データそれぞれを、演算対象の前記相手データの数の昇順となるように、前記第１の演算部から前記第Ｎの演算部までの前記Ｎ個の演算部それぞれに割り当て、前記Ｎ個の演算部に対する前記２Ｎ個のデータの割り当て結果に基づいて、前記２Ｎ個のデータのうちのＮ個のデータに対する前記演算を前記Ｎ個の演算部により並列に実行する処理部と、
を有するデータ処理装置。
前記２Ｎ個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定し、前記上位のＮ個の第１データそれぞれを、演算対象の前記相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当て、前記下位のＮ個の第２データそれぞれを、演算対象の前記相手データの数の昇順となるように、前記第１の演算部から前記第Ｎの演算部までの前記Ｎ個の演算部それぞれに割り当て、前記Ｎ個の演算部に対する前記２Ｎ個のデータの割り当て結果に基づいて、前記２Ｎ個のデータのうちのＮ個のデータに対する前記演算を前記Ｎ個の演算部により並列に実行する処理部と、
を有するデータ処理装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はデータ処理プログラム、データ処理方法およびデータ処理装置に関する。
【背景技術】
【0002】
データの分析にパターンマイニングと呼ばれる手法が用いられている。パターンマイニングでは、データ集合の中から、ある条件を満たすデータの組み合わせを抽出することがある。データの複数の組み合わせそれぞれに対する演算は、例えばコンピュータが備えるＣＰＵ（Central Processing Unit）などの複数の演算部により並列に実行することができる。ここで、コンピュータによる並列処理の実行を効率化する方法が考えられている。
【0003】
例えば、マルチプロセッサシステムにおいて、ＯＳ（Operating System）のスケジューラにより、中断中のスレッドを最も少ない負荷のＣＰＵに割り当てることで、中断中のスレッドの割り当てと同時に負荷分散処理を行うスケジュール制御方法の提案がある。
【0004】
また、スレッドをまとめてディスパッチする際に、前回と同じＣＰＵにディスパッチするようにディスパッチ時期を調整することで、ＣＰＵごとに設けられたキャッシュの中のデータが再利用される可能性を高めるスケジューリング方式の提案もある。
【0005】
また、マルチコアプロセッサを備えたコンピュータシステムで、ＯＳスケジューラによりＣＰＩ（Cycles Per Instruction）レートと呼ばれる命令ごとのサイクル数を用いて、各スレッドを各コアに動的に割り当てる方法の提案もある。
【0006】
更に、タスクが実行されているときに発行されたオブジェクト、メモリ、またはレジスタのロックの数などの統計データを収集し、統計データを基に後続の処理サイクルでのスレッド数を調整するマルチスレッド処理システムの提案もある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】国際公開第２００７／０１７９３２号
【特許文献2】特開平７－３０２２４６号公報
【特許文献3】米国特許出願公開第２００８／００５９７１２号明細書
【特許文献4】米国特許出願公開第２０１７／００３１７０８号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
第１のデータ集合の要素と第２のデータ集合の要素との全ての組み合わせに対する演算を複数の演算部を用いて行う場合、第１のデータ集合の要素ごとに、当該要素に関する演算を担当する演算部を割り当てることが考えられる。この場合、重複する組み合わせの演算は省略され得る。このため、第１のデータ集合の要素ごとに、組み合わせ相手として用いる第２のデータ集合の要素の数が変わり得る。したがって、例えば第１のデータ集合の要素を、組み合わせ相手となる第２のデータ集合の要素の数が多い順に、各演算部にサイクリックに割り当てると、各演算部が実行する処理量にばらつきが生じる。各演算部の処理量のばらつきは、全ての組み合わせに対する演算の終了を遅延させる要因となる。
【0009】
１つの側面では、本発明は、複数の演算部の処理量のばらつきを低減することを目的とする。
【課題を解決するための手段】
【0010】
１つの態様では、データ処理プログラムが提供される。このデータ処理プログラムは、コンピュータに、次の処理を実行させる。コンピュータは、複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定する。コンピュータは、上位のＮ個の第１データそれぞれを、演算対象の相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。コンピュータは、下位のＮ個の第２データそれぞれを、演算対象の相手データの数の昇順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。コンピュータは、Ｎ個の演算部に対する２Ｎ個のデータの割り当て結果に基づいて、２Ｎ個のデータのうちのＮ個のデータに対する演算をＮ個の演算部により並列に実行する。
【0011】
また、１つの態様では、コンピュータが実行するデータ処理方法が提供される。また、１つの態様では、記憶部と処理部とを有するデータ処理装置が提供される。
【発明の効果】
【0012】
１つの側面では、複数の演算部の処理量のばらつきを低減できる。
【図面の簡単な説明】
【0013】
【図1】第１の実施の形態のデータ処理装置を説明する図である。
【図2】第２の実施の形態のデータ処理装置のハードウェア例を示す図である。
【図3】商品の組み合わせの抽出例を示す図である。
【図4】３種類の商品を全て購入した人数の計算例を示す図である。
【図5】２種類の商品の組み合わせに対する演算例を示す図である。
【図6】３種類の商品の組み合わせに対する演算例を示す図である。
【図7】ＣＰＵのハードウェア例を示す図である。
【図8】複数のコアに対するデータ割り当て例を示す図である。
【図9】データ処理装置の機能例を示す図である。
【図10】組み合わせ計算例を示すフローチャートである。
【図11】複数のコアに対するデータ割り当ての比較例を示す図である。
【図12】各コアが計算する組み合わせ数の比較を示す図である。
【図13】第２の実施の形態のキャッシュ使用例（その１）を示す図である。
【図14】第２の実施の形態のキャッシュ使用例（その２）を示す図である。
【図15】第３の実施の形態の組み合わせ計算の実行順序の例を示す図である。
【図16】商品数が１０個の場合の組み合わせ計算の実行順序の例を示す図である。
【図17】第３の実施の形態のキャッシュ使用例を示す図である。
【図18】第３の実施の形態のキャッシュ使用例（続き）を示す図である。
【図19】第３の実施の形態のキャッシュ使用例（続き）を示す図である。
【図20】組み合わせ計算例を示すフローチャートである。
【図21】第４の実施の形態のセクタキャッシュの例を示す図である。
【図22】第４の実施の形態のキャッシュ使用例を示す図である。
【図23】第４の実施の形態のキャッシュ使用例（続き）を示す図である。
【図24】第４の実施の形態のキャッシュ使用例（続き）を示す図である。
【図25】組み合わせ計算例を示すフローチャートである。
【図26】第２の実施の形態の組み合わせ計算を一般化したフローチャートである。
【図27】第３の実施の形態の組み合わせ計算を一般化したフローチャートである。
【図28】第４の実施の形態の組み合わせ計算を一般化したフローチャートである。
【発明を実施するための形態】
【0014】
以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
第１の実施の形態を説明する。
［第１の実施の形態］
第１の実施の形態を説明する。
【0015】
図１は、第１の実施の形態のデータ処理装置を説明する図である。
データ処理装置１０は、第１のデータ集合の要素と第２のデータ集合の要素との組み合わせに対する演算を複数の演算部を用いて行う。データ処理装置１０は、記憶部１１および処理部１２を有する。
データ処理装置１０は、第１のデータ集合の要素と第２のデータ集合の要素との組み合わせに対する演算を複数の演算部を用いて行う。データ処理装置１０は、記憶部１１および処理部１２を有する。
【0016】
記憶部１１は、ＲＡＭ（Random Access Memory）などの揮発性の半導体メモリでもよいし、ＨＤＤ（Hard Disk Drive）やフラッシュメモリなどの不揮発性ストレージでもよい。処理部１２は、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）などのプロセッサである。ただし、処理部１２は、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの特定用途の電子回路を含んでもよい。プロセッサは、ＲＡＭなどのメモリ（記憶部１１でもよい）に記憶されたプログラムを実行する。
【0017】
ここで、複数のプロセッサの集合を「マルチプロセッサ」と言うことがある。また、複数のプロセッサコアを有するプロセッサを「マルチコアプロセッサ」と言うことがある。処理部１２は、例えばマルチプロセッサまたはマルチコアプロセッサである。
【0018】
処理部１２は、Ｎ個の演算部を有する。Ｎは２以上の整数である。図１ではＮ＝２の場合が例示される。Ｎ＝２の場合、処理部１２は、演算部１２ａ，１２ｂを有する。例えば処理部１２がマルチプロセッサの場合、演算部１２ａ，１２ｂは、処理部１２が有するプロセッサでもよい。例えば処理部１２がマルチコアプロセッサの場合、演算部１２ａ，１２ｂは、処理部１２が有するプロセッサコアでもよい。演算部１２ａ，１２ｂは、組み合わせの演算に用いられる。
【0019】
ここで、対象となる組み合わせは第１のデータ集合の要素と第２のデータ集合の要素の組み合わせとする。この対象の組み合わせの演算に用いられる第１のデータ集合は２Ｎ個のデータを含む。Ｎ＝２の例では、第１のデータ集合は、第１のデータ集合の要素として４つのデータｄ１，ｄ２，ｄ３，ｄ４を含む。第１のデータ集合の要素との組み合わせ対象となる第２のデータ集合の要素を「相手データ」と言う。組み合わせの演算では、第１のデータ集合の要素ごとに当該要素の演算を担当する演算部が割り当てられる。第１のデータ集合の１つの要素に対応する全組み合わせの演算を１スレッドで実行することで、演算に使用するデータの入れ替えが少なくて済み、演算を効率的に行えるためである。
【0020】
また、組み合わせの演算では、重複する組み合わせに対する演算が省略される。重複する組み合わせに対する演算の省略により、余計な演算を省ける。例えば、データｄ１とある相手データとの組み合わせと、データｄ２と他の相手データとの組み合わせが、同一の組み合わせに相当する場合、データｄ１についてだけ該当の相手データとの演算を行えばよく、データｄ２と当該他の相手データとの演算は省略される。このため、データｄ１～ｄ４は、組み合わせによる演算対象となる相手データの数が異なる。そこで、処理部１２は各演算部に対して、次のようにデータｄ１～ｄ４を割り当てる。
【0021】
処理部１２は、Ｎ個のデータから、演算対象の相手データの数（相手データとの組み合わせ数）でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定する。テーブル１１ａは、Ｎ＝２の例において、データｄ１～ｄ４それぞれの相手データとの組み合わせ数を例示する。データｄ１～ｄ４それぞれの演算対象の相手データの数は、データｄ１～ｄ４それぞれの組み合わせ対象の相手データの数とも言える。例えば、テーブル１１ａは記憶部１１に記憶されてもよい。データｄ１～ｄ４それぞれの相手データとの組み合わせ数は次の通りであると仮定する。
【0022】
データｄ１の相手データとの組み合わせ数はｍ１である。データｄ２の相手データとの組み合わせ数はｍ２である。ｍ２＜ｍ１である。データｄ３の相手データとの組み合わせ数はｍ３である。ｍ３＜ｍ２である。データｄ４の相手データとの組み合わせ数はｍ４である。ｍ４＜ｍ３である。なお、ｍ１～ｍ４は何れも正の整数である。この場合、処理部１２は、組み合わせ数の上位２個のデータｄ１，ｄ２、および、下位２個のデータｄ３，ｄ４を特定する。
【0023】
処理部１２は、上位のＮ個の第１データそれぞれを、組み合わせ数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。処理部１２は、下位のＮ個の第２データそれぞれを、組み合わせ数の昇順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。
【0024】
上記のＮ＝２の例では、演算部１２ａが第１の演算部でもよく、演算部１２ｂが第２の演算部でもよい。処理部１２は、組み合わせ数の上位２個のデータｄ１，ｄ２それぞれを、組み合わせ数の降順となるように、演算部１２ａ，１２ｂそれぞれに割り当てる。すなわち、処理部１２は、演算部１２ａにデータｄ１を割り当て、演算部１２ｂにデータｄ２を割り当てる。また、処理部１２は、組み合わせ数の下位２個のデータｄ３，ｄ４それぞれを、組み合わせ数の昇順となるように、演算部１２ａ，１２ｂそれぞれに割り当てる。すなわち、処理部１２は、演算部１２ａにデータｄ４を割り当て、演算部１２ｂにデータｄ３を割り当てる。
【0025】
なお、上記の割り当てについて、演算部１２ｂ，１２ａの順序でみれば、演算部１２ｂ，１２ａそれぞれにデータｄ２，ｄ１それぞれが組み合わせ数の昇順となるように割り当てられていると言える。同様に、演算部１２ｂ，１２ａそれぞれにデータｄ３，ｄ４それぞれが組み合わせ数の降順となるように割り当てられていると言える。
【0026】
また、上記の処理部１２による割り当て処理は、演算部１２ａ，１２ｂの何れかにより実行されてもよいし、処理部１２が備える他の演算部（制御用の演算部）により実行されてもよい。図１では当該他の演算部の図示は省略されている。
【0027】
処理部１２は、Ｎ個の演算部に対する２Ｎ個のデータの割り当て結果に基づいて、２Ｎ個のデータのうちのＮ個のデータに対する演算をＮ個の演算部により並列に実行する。上記のＮ＝２の例では、処理部１２は、演算部１２ａ，１２ｂに対するデータｄ１～ｄ４の割り当て結果に基づいて、２個のデータに対する演算を、演算部１２ａ，１２ｂにより並列に実行する。
【0028】
図１には、演算部１２ａ，１２ｂによる演算の実行例２０が示されている。実行例２０は、演算部１２ａ，１２ｂそれぞれによる演算の実行時間の例を示す。横軸の左から右向かう方向が時間の正方向である。例えば、演算部１２ａは、データｄ１の演算を実行し、その後データｄ４の演算を実行する。演算部１２ｂは、データｄ２の演算を実行し、その後データｄ３の演算を実行する。このように、処理部１２は、演算部１２ａ，１２ｂを用いて、同時に２個のデータに対する演算を並列に実行する。
【0029】
第１の実施の形態のデータ処理装置１０によれば、複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとが特定される。上位のＮ個の第１データそれぞれが、演算対象の相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てられる。下位のＮ個の第２データそれぞれが、演算対象の相手データの数の昇順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てられる。Ｎ個の演算部に対する２Ｎ個のデータの割り当て結果に基づいて、２Ｎ個のデータのうちのＮ個のデータに対する演算がＮ個の演算部により並列に実行される。これにより、複数の演算部の処理量のばらつきを低減できる。
【0030】
ここで、例えば、データｄ１，ｄ２，ｄ３，ｄ４を、相手データとの組み合わせ数（演算対象の相手データの数）の多い順に、演算部１２ａ，１２ｂにサイクリックに割り当てることも考えられる。サイクリックに割り当てる場合、演算部１２ａにデータｄ１，ｄ３が、演算部１２ｂにデータｄ２，ｄ４がそれぞれ割り当てられる。しかし、この場合、演算部１２ａが担当するデータｄ１，ｄ３に対する処理量と、演算部１２ｂが担当するデータｄ２，ｄ４に対する処理量との差は比較的大きくなる。その結果、演算部１２ａによるデータｄ１，ｄ３に対する合計の計算時間が比較的長くなり、全体の演算の終了が遅延する。
【0031】
一方、データ処理装置１０によれば、実行例２０に示されるように、演算部１２ａが担当するデータｄ１，ｄ４に対する処理量と、演算部１２ｂが担当するデータｄ２，ｄ３に対する処理量との差を低減できる。その結果、演算部１２ａの計算時間と演算部１２ｂの計算時間との差が低減され、全体の演算の終了の遅延が低減される。
【0032】
【0033】
データ処理装置１００は、ＣＰＵ１０１、ＲＡＭ１０２、ＨＤＤ１０３、ＧＰＵ１０４、入力インタフェース１０５、媒体リーダ１０６および通信インタフェース１０７を有する。データ処理装置１００が有するこれらのユニットは、データ処理装置１００の内部でバスに接続されている。ＣＰＵ１０１は、第１の実施の形態の処理部１２に対応する。ＲＡＭ１０２またはＨＤＤ１０３は、第１の実施の形態の記憶部１１に対応する。
【0034】
ＣＰＵ１０１は、プログラムの命令を実行するプロセッサである。ＣＰＵ１０１は、ＨＤＤ１０３に記憶されたプログラムやデータの少なくとも一部をＲＡＭ１０２にロードし、プログラムを実行する。ＣＰＵ１０１は複数のプロセッサコアを含むマルチコアプロセッサである。プロセッサコアはＣＰＵコアと言われてもよい。以下ではプロセッサコアをコアと称する。
【0035】
ＲＡＭ１０２は、ＣＰＵ１０１が実行するプログラムやＣＰＵ１０１が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、データ処理装置１００は、ＲＡＭ以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。
【0036】
ＨＤＤ１０３は、ＯＳ（Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、および、データを記憶する不揮発性の記憶装置である。なお、データ処理装置１００は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。
【0037】
ＧＰＵ１０４は、ＣＰＵ１０１からの命令に従って、データ処理装置１００に接続されたディスプレイ１１１に画像を出力する。ディスプレイ１１１としては、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ、有機ＥＬ（ＯＥＬ：Organic Electro-Luminescence）ディスプレイなど、任意の種類のディスプレイを用いることができる。
【0038】
入力インタフェース１０５は、データ処理装置１００に接続された入力デバイス１１２から入力信号を取得し、ＣＰＵ１０１に出力する。入力デバイス１１２としては、マウス、タッチパネル、タッチパッド、トラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、データ処理装置１００に、複数の種類の入力デバイスが接続されていてもよい。
【0039】
媒体リーダ１０６は、記録媒体１１３に記録されたプログラムやデータを読み取る読み取り装置である。記録媒体１１３として、例えば、磁気ディスク、光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）やＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）が含まれる。
【0040】
媒体リーダ１０６は、例えば、記録媒体１１３から読み取ったプログラムやデータを、ＲＡＭ１０２やＨＤＤ１０３などの他の記録媒体にコピーする。読み取られたプログラムは、例えば、ＣＰＵ１０１によって実行される。なお、記録媒体１１３は可搬型記録媒体であってもよく、プログラムやデータの配布に用いられることがある。また、記録媒体１１３やＨＤＤ１０３を、コンピュータ読み取り可能な記録媒体と言うことがある。
【0041】
通信インタフェース１０７は、ネットワーク１１４に接続され、ネットワーク１１４を介して他の情報処理装置と通信する。通信インタフェース１０７は、スイッチやルータなどの有線通信装置に接続される有線通信インタフェースでもよいし、基地局やアクセスポイントなどの無線通信装置に接続される無線通信インタフェースでもよい。
【0042】
なお、データ処理装置１００は、複数のＣＰＵ１０１を有し、大規模な演算に用いられるＨＰＣ（High-Performance Computing）システムでもよい。
データ処理装置１００は、パターンマイニングに用いられる。パターンマイニングでは、データ処理装置１００は、パターンマイニングにより、条件を満たすサンプルが所定数以上ある条件の組み合わせを求める。以下では、一例として、マーケティング分野における購買予測や広告、ｗｅｂ掲載などの計画を行うために行われるパターンマイニングを例示する。ただし、データ処理装置１００は、選挙投票率の予測といった政治分野や病気の原因発見といった医療分野など、他分野におけるパターンマイニングに適用することもできる。
データ処理装置１００は、パターンマイニングに用いられる。パターンマイニングでは、データ処理装置１００は、パターンマイニングにより、条件を満たすサンプルが所定数以上ある条件の組み合わせを求める。以下では、一例として、マーケティング分野における購買予測や広告、ｗｅｂ掲載などの計画を行うために行われるパターンマイニングを例示する。ただし、データ処理装置１００は、選挙投票率の予測といった政治分野や病気の原因発見といった医療分野など、他分野におけるパターンマイニングに適用することもできる。
【0043】
図３は、商品の組み合わせの抽出例を示す図である。
例えば、マーケティング分野では、次のような場合にパターンマイニングが行われ得る。第１の例は、商品の組み合わせに関し、組み合わせ内の全ての商品を購入した人数が、例えば１００人など一定数以上いるような組み合わせを求める場合である。第２の例は、特定の２つの商品の両方を購入した人数が、例えば１００人など一定数以上であるか否かを調査する場合である。あるいは、第１の例、第２の例以外の他の目的でパターンマイニングが行われることもある。
例えば、マーケティング分野では、次のような場合にパターンマイニングが行われ得る。第１の例は、商品の組み合わせに関し、組み合わせ内の全ての商品を購入した人数が、例えば１００人など一定数以上いるような組み合わせを求める場合である。第２の例は、特定の２つの商品の両方を購入した人数が、例えば１００人など一定数以上であるか否かを調査する場合である。あるいは、第１の例、第２の例以外の他の目的でパターンマイニングが行われることもある。
【0044】
第２の実施の形態の例では、データ処理装置１００により、任意のｋ個の商品の組み合わせを選択し、それら全てを購入した顧客の人数がｓ＿ｍｉｎ以上である商品の組み合わせを抽出する場合を例示する。ｋは２以上の整数である。ｓ＿ｍｉｎは１以上の整数である。
【0045】
商品購入履歴データ２００は、顧客ＩＤに対する「商品１」、「商品２」、「商品３」、…の購入履歴を示す。商品の列の「０」は購入しなかったことを示し、「１」は購入したことを示す。出力リスト２１０は、商品購入履歴データ２００に基づいてデータ処理装置１００により出力される。出力リスト２１０は、あるｋ個の商品の組み合わせを全て購入した人数がｓ＿ｍｉｎ以上である当該ｋ個の商品の組み合わせを示す。次に、ｋ＝３の場合の計算例を説明する。
【0046】
図４は、３種類の商品を全て購入した人数の計算例を示す図である。
例えば、商品購入履歴データ２００に基づいて「商品１」、「商品２」、「商品３」の全てを購入した人数を次のように計算する。まず、データ処理装置１００は、商品購入履歴データ２００の「商品１」の列と「商品２」の列との論理積（ＡＮＤ）を計算する（ステップＳＴ１）。各商品の列に相当するデータは、０，１が並ぶベクトルとなる。Ａｎｄ（１，２）は、「商品１」の列と「商品２」の列との論理積の計算結果である。例えば、「商品１」の列が「１１１１」であり、「商品２」の列が「０１１０」の場合、Ａｎｄ（１，２）は、「０１１０」となる。
例えば、商品購入履歴データ２００に基づいて「商品１」、「商品２」、「商品３」の全てを購入した人数を次のように計算する。まず、データ処理装置１００は、商品購入履歴データ２００の「商品１」の列と「商品２」の列との論理積（ＡＮＤ）を計算する（ステップＳＴ１）。各商品の列に相当するデータは、０，１が並ぶベクトルとなる。Ａｎｄ（１，２）は、「商品１」の列と「商品２」の列との論理積の計算結果である。例えば、「商品１」の列が「１１１１」であり、「商品２」の列が「０１１０」の場合、Ａｎｄ（１，２）は、「０１１０」となる。
【0047】
次に、データ処理装置１００は、Ａｎｄ（１，２）と「商品３」の列との論理積Ａｎｄ（１，２，３）を計算する（ステップＳＴ２）。「商品３」の列が「０１００」の場合、Ａｎｄ（１，２，３）は「０１００」となる。
【0048】
そして、データ処理装置１００は、ステップＳＴ２の結果、すなわち、Ａｎｄ（１，２，３）の要素の総和Ｓｕｍ（１，２，３）を計算する（ステップＳＴ３）。Ａｎｄ（１，２，３）に対して、Ｓｕｍ（１，２，３）＝０＋１＋０＋０＝１となる。データ処理装置１００は、例えば、Ｓｕｍ（１，２，３）がｓ＿ｍｉｎ以上の場合、「商品１」、「商品２」、「商品３」の組み合わせを出力リスト２１０に追加する。
【0049】
次に、ステップＳＴ１に例示される２種類の商品の組み合わせに対する演算の例を説明する。
図５は、２種類の商品の組み合わせに対する演算例を示す図である。
図５は、２種類の商品の組み合わせに対する演算例を示す図である。
【0050】
一例として、商品数ｄ＿ｘ＝１０とする。マトリクス２０１は、２つの商品ｘ，ｙの組み合わせに対応する論理積Ａｎｄ（ｘ，ｙ）の各演算を例示する。列ｘは、商品購入履歴データ２００の商品ｘに対応する。行ｙは、商品購入履歴データ２００の商品ｙに対応する。すなわち、「列１」、「列２」、…、「列１０」は、それぞれ「商品１」、「商品２」、…、「商品１０」に対応する。また、「行１」、「行２」、…、「行１０」は、それぞれ「商品１」、「商品２」、…、「商品１０」に対応する。
【0051】
マトリクス２０１の１つのマスが、商品ｘ，ｙそれぞれの列の組み合わせに対する１つの論理積Ａｎｄ（ｘ，ｙ）の演算を示す。例えば、マトリクス２０１の７行８列目のマスは、商品購入履歴データ２００の「商品７」の列と同「商品８」の列との論理積Ａｎｄ（８，７）を示す。商品数ｄ＿ｘ＝１０の場合、２つの商品の列の組み合わせ総数は、１０Ｃ２＝４５通りとなる。なお、マトリクス２０１の斜線が記載されたマスは、当該マスに対応する演算が実行されないことを示す。
【0052】
データ処理装置１００は、論理積Ａｎｄ（ｘ，ｙ）に基づいて、３種類の商品の組み合わせに対する演算を行う。
図６は、３種類の商品の組み合わせに対する演算例を示す図である。
図６は、３種類の商品の組み合わせに対する演算例を示す図である。
【0053】
マトリクス２０２は、Ａｎｄ（ｘ，ｙ）のデータと、商品ｘ，ｙとは異なる商品ｚのデータ（相手データ）との組み合わせに対応する論理積Ａｎｄ（ｘ，ｙ，ｚ）の各演算を例示する。マトリクス２０２における列ｚは、商品購入履歴データ２００の商品ｚに対応する。マトリクス２０２の行は、Ａｎｄ（ｘ，ｙ）に相当する。なお、図中、マトリクス２０２の行は、Ａｎｄ（ｘ，ｙ）に対応するラベル（ｘ，ｙ）により識別される。マトリクス２０２の横軸におけるｚの値の数はｄ＿ｘ個である。マトリクス２０２の縦軸における（ｘ，ｙ）の数はｄ＿ｘＣ２である。
【0054】
マトリクス２０２の行は、（９，１０），（８，１０），（８，９），（７，１０），（７，９），…，（１，２）の順に並べられる。列は、ｚの１０～１の順に並べられる。Ａｎｄ（ｘ，ｙ）ごとに計算する組み合わせ数、すなわち、演算対象の相手データの数は、（ｘ，ｙ）に対して組み合わせるｚの数として、組み合わせの重複がないように予め特定される。マトリクス２０２の行に対応する（ｘ，ｙ）の並び順は、当該行に対応するＡｎｄ（ｘ，ｙ）のデータを、当該Ａｎｄ（ｘ，ｙ）に対して計算する組み合わせ数（ｚの数）の降順にソートした結果に相当する。
【0055】
マトリクス２０２の１つのマスが、Ａｎｄ（ｘ，ｙ）と商品ｚの列との組み合わせに対する１つの論理積Ａｎｄ（ｘ，ｙ，ｚ）の演算を示す。商品数ｄ＿ｘ＝１０の場合、Ａｎｄ（ｘ，ｙ）と商品ｚの列との組み合わせ総数は、１０Ｃ３＝１２０通りとなる。なお、マトリクス２０２の斜線が記載されたマスは、当該マスに対応する演算が実行されないことを示す。
【0056】
マトリクス２０１やマトリクス２０２で示される論理積の演算は、１行に対応する演算を１スレッドとしてＣＰＵ１０１の各コアに割り振ることで、マルチスレッドで並列に実行可能である。
【0057】
図７は、ＣＰＵのハードウェア例を示す図である。
ＣＰＵ１０１は、コア１２１，１２２，１２３，１２４およびキャッシュメモリ１２５を有する。コア１２１～１２４は、それぞれが並列に演算を実行するプロセッサコアである。キャッシュメモリ１２５は、コア１２１～１２４それぞれの演算に使用されるデータが格納される。キャッシュメモリ１２５は、コア１２１～１２４から、ＲＡＭ１０２よりも高速にアクセス可能である。キャッシュメモリ１２５には演算に用いられるデータがＲＡＭ１０２からロードされる。また、キャッシュメモリ１２５に格納されたデータがＲＡＭ１０２に書き込まれることもある。キャッシュメモリ１２５は、コア１２１～１２４により共有される。例えば、あるコアの演算のためにキャッシュメモリ１２５にロードされたデータは、他のコアの演算にも再利用できる。
ＣＰＵ１０１は、コア１２１，１２２，１２３，１２４およびキャッシュメモリ１２５を有する。コア１２１～１２４は、それぞれが並列に演算を実行するプロセッサコアである。キャッシュメモリ１２５は、コア１２１～１２４それぞれの演算に使用されるデータが格納される。キャッシュメモリ１２５は、コア１２１～１２４から、ＲＡＭ１０２よりも高速にアクセス可能である。キャッシュメモリ１２５には演算に用いられるデータがＲＡＭ１０２からロードされる。また、キャッシュメモリ１２５に格納されたデータがＲＡＭ１０２に書き込まれることもある。キャッシュメモリ１２５は、コア１２１～１２４により共有される。例えば、あるコアの演算のためにキャッシュメモリ１２５にロードされたデータは、他のコアの演算にも再利用できる。
【0058】
例えば、マトリクス２０２に対して、コア１２１～１２４には、次のように演算に用いられるデータが割り当てられる。
図８は、複数のコアに対するデータ割り当て例を示す図である。
図８は、複数のコアに対するデータ割り当て例を示す図である。
【0059】
マトリクス３００は、マトリクス２０２の一部を記載したものである。第２の実施の形態の例では、４つのコア１２１～１２４に対し、ソート順位が隣接する８つ（４×２＝８）のＡｎｄ（ｘ，ｙ）のデータを１セットとし、次のように各データが各コアに割り当てられる。
【0060】
具体的には、組み合わせ数が上位の４個のデータそれぞれが、組み合わせ数の降順となるように、１番目のコア１２１から４番目のコア１２４までの４個のコアそれぞれに割り当てられる。また、組み合わせ数が下位の４個のデータそれぞれが、組み合わせ数の昇順となるように、１番目のコア１２１から４番目のコア１２４までの４個のコアそれぞれに割り当てられる。なお、「組み合わせ数」は、演算対象の相手データの数に相当する。
【0061】
すると、マトリクス３００の例では、コア１２１～１２４に対して、次のように入れ子状にデータが割り当てられる。組み合わせ数「８」であるＡｎｄ（９，１０）がコア１２１に割り当てられる。組み合わせ数「７」であるＡｎｄ（８，１０）がコア１２２に割り当てられる。組み合わせ数「７」であるＡｎｄ（８，９）がコア１２３に割り当てられる。組み合わせ数「６」であるＡｎｄ（７，１０）がコア１２４に割り当てられる。また、組み合わせ数「６」であるＡｎｄ（７，９）がコア１２４に割り当てられる。組み合わせ数「６」であるＡｎｄ（７，８）がコア１２３に割り当てられる。組み合わせ数「５」であるＡｎｄ（６，１０）がコア１２２に割り当てられる。組み合わせ数「５」であるＡｎｄ（６，９）がコア１２１に割り当てられる。
【0062】
マトリクス３００における行に対応する他のデータについても、同様にコア１２１～１２４が入れ子状に割り当てられる。
すると、コア１２１～１２４により４スレッドでマトリクス３００の行方向の演算を並列に実行することができる。例えば、コア１２１は、Ａｎｄ（９，１０）と商品ｚ＝８～１の列それぞれとを組み合わせた８通り分の論理積の演算を１スレッドで実行する。コア１２２は、Ａｎｄ（８，１０）と商品ｚ＝７～１の列それぞれとを組み合わせた７通り分の論理積の演算を１スレッドで実行する。コア１２３は、Ａｎｄ（８，９）と商品ｚ＝７～１の列それぞれとを組み合わせた７通り分の論理積の演算を１スレッドで実行する。コア１２４は、Ａｎｄ（７，１０）と商品ｚ＝６～１の列それぞれとを組み合わせた６通り分の論理積の演算を１スレッドで実行する。
すると、コア１２１～１２４により４スレッドでマトリクス３００の行方向の演算を並列に実行することができる。例えば、コア１２１は、Ａｎｄ（９，１０）と商品ｚ＝８～１の列それぞれとを組み合わせた８通り分の論理積の演算を１スレッドで実行する。コア１２２は、Ａｎｄ（８，１０）と商品ｚ＝７～１の列それぞれとを組み合わせた７通り分の論理積の演算を１スレッドで実行する。コア１２３は、Ａｎｄ（８，９）と商品ｚ＝７～１の列それぞれとを組み合わせた７通り分の論理積の演算を１スレッドで実行する。コア１２４は、Ａｎｄ（７，１０）と商品ｚ＝６～１の列それぞれとを組み合わせた６通り分の論理積の演算を１スレッドで実行する。
【0063】
コア１２４は、当該６通りの分の論理積の演算が終了すると、Ａｎｄ（７，９）と商品ｚ＝６～１の列それぞれとを組み合わせた６通り分の論理積の演算を１スレッドで実行する。コア１２１～１２３も同様に、割り当てられたデータに対する演算を順次実行する。
【0064】
なお、データ処理装置１００は、マトリクス２０１に関しても、図８で例示した方法と同様に、コア１２１～１２４へマトリクス２０１の行ｙに対応するデータ、すなわち、商品購入履歴データ２００の商品ｙの列を割り当てることができる。
【0065】
図９は、データ処理装置の機能例を示す図である。
データ処理装置１００は、データ記憶部１３０、キャッシュ記憶部１４０、割り当て部１５０および演算制御部１６０を有する。データ記憶部１３０は、ＲＡＭ１０２やＨＤＤ１０３の記憶領域により実現される。キャッシュ記憶部１４０はキャッシュメモリ１２５の記憶領域により実現される。割り当て部１５０および演算制御部１６０は、ＲＡＭ１０２に記憶されたプログラムをＣＰＵ１０１が実行することで実現される。
データ処理装置１００は、データ記憶部１３０、キャッシュ記憶部１４０、割り当て部１５０および演算制御部１６０を有する。データ記憶部１３０は、ＲＡＭ１０２やＨＤＤ１０３の記憶領域により実現される。キャッシュ記憶部１４０はキャッシュメモリ１２５の記憶領域により実現される。割り当て部１５０および演算制御部１６０は、ＲＡＭ１０２に記憶されたプログラムをＣＰＵ１０１が実行することで実現される。
【0066】
データ記憶部１３０は、マトリクス２０１やマトリクス２０２で使用されるデータの全体を記憶する。例えば、データ記憶部１３０は、商品購入履歴データ２００を記憶する。
キャッシュ記憶部１４０は、データ記憶部１３０に記憶されたデータのうちの一部を記憶する。キャッシュ記憶部１４０には、データ記憶部１３０に記憶されたデータのうちの一部が、演算制御部１６０による演算実行に応じてロードされる。キャッシュ記憶部１４０は一定のサイズを有する。
キャッシュ記憶部１４０は、データ記憶部１３０に記憶されたデータのうちの一部を記憶する。キャッシュ記憶部１４０には、データ記憶部１３０に記憶されたデータのうちの一部が、演算制御部１６０による演算実行に応じてロードされる。キャッシュ記憶部１４０は一定のサイズを有する。
【0067】
割り当て部１５０は、コア１２１～１２４それぞれに対して、マトリクス２０１やマトリクス２０２の行に対応するデータを割り当てる。データの割り当て方法には、図８で例示した方法が用いられる。
【0068】
演算制御部１６０は、割り当て部１５０によるデータの割り当て結果に基づき、コア１２１～１２４を用いて並列に各データに関する演算を実行する。演算制御部１６０は、演算結果をデータ記憶部１３０に格納する。
【0069】
次に、データ処理装置１００による処理手順を説明する。
図１０は、組み合わせ計算例を示すフローチャートである。
（Ｓ１０）演算制御部１６０は、コア１２１～１２４を用いてｋ＝２の組み合わせ計算を行い、各組み合わせの論理積Ａｎｄ（ｘ，ｙ）をリストＡとして出力する。
図１０は、組み合わせ計算例を示すフローチャートである。
（Ｓ１０）演算制御部１６０は、コア１２１～１２４を用いてｋ＝２の組み合わせ計算を行い、各組み合わせの論理積Ａｎｄ（ｘ，ｙ）をリストＡとして出力する。
【0070】
（Ｓ１１）割り当て部１５０は、リストＡの各データ、すなわち、論理積Ａｎｄ（ｘ，ｙ）を各コアに入れ子状に割り当てる。ステップＳ１１の割り当てでは、図８で例示した方法が用いられる。
【0071】
（Ｓ１２）演算制御部１６０は、下記ステップＳ１３～Ｓ１６で示される任意の３個の商品の組み合わせ計算をコア１２１～１２４を用いて繰り返し実行する。組み合わせ計算の総回数は、ｄ＿ｘＣ３回である。
【0072】
（Ｓ１３）コア１２１～１２４それぞれは、当該コアにて担当する組み合わせＡｎｄ（ｘ，ｙ）を選択し、未選択の組み合わせ（ｘ，ｙ，ｚ）となる商品ｚを選択する。
（Ｓ１４）コア１２１～１２４それぞれは、３個の商品ｘ，ｙ，ｚの論理積Ａｎｄ（ｘ，ｙ，ｚ）を計算する。
（Ｓ１４）コア１２１～１２４それぞれは、３個の商品ｘ，ｙ，ｚの論理積Ａｎｄ（ｘ，ｙ，ｚ）を計算する。
【0073】
（Ｓ１５）コア１２１～１２４それぞれは、論理積Ａｎｄ（ｘ，ｙ，ｚ）から３つの商品ｘ，ｙ，ｚを購入した人数Ｓｕｍ（ｘ，ｙ，ｚ）を計数する。
（Ｓ１６）コア１２１～１２４それぞれは、Ｓｕｍ（ｘ，ｙ，ｚ）をリストＢに追加する。
（Ｓ１６）コア１２１～１２４それぞれは、Ｓｕｍ（ｘ，ｙ，ｚ）をリストＢに追加する。
【0074】
（Ｓ１７）演算制御部１６０は、ステップＳ１３～Ｓ１６で示される任意の３個の商品の全ての組み合わせに対する計算を終了すると、ステップＳ１８に処理を進める。
（Ｓ１８）演算制御部１６０は、リストＢを出力する。リストＢは、データ記憶部１３０に格納される。そして、組み合わせ計算の処理が終了する。
（Ｓ１８）演算制御部１６０は、リストＢを出力する。リストＢは、データ記憶部１３０に格納される。そして、組み合わせ計算の処理が終了する。
【0075】
例えば、ステップＳ１８で出力されたリストＢの中から、Ｓｕｍ（ｘ，ｙ，ｚ）がｓ＿ｍｉｎ以上である商品ｘ，ｙ，ｚの組み合わせが、出力リスト２１０に追加される。
次に、図８のデータ割り当てに対する比較例を説明する。
次に、図８のデータ割り当てに対する比較例を説明する。
【0076】
図１１は、複数のコアに対するデータ割り当ての比較例を示す図である。
マトリクス４００は、マトリクス２０２の一部を記載したものである。例えば、マトリクス４００の各行に対応するデータを、組み合わせ数の多い順に、４つのコアＣ１，Ｃ２，Ｃ３，Ｃ４にサイクリックに割り当てることも考えられる。この場合、コアＣ１にＡｎｄ（９，１０）、コアＣ２にＡｎｄ（８，１０）、コアＣ３にＡｎｄ（８，９）、コアＣ４にＡｎｄ（７，１０）、コアＣ１にＡｎｄ（７，９）、…というような割り当てとなる。しかし、比較例の割り当て方法では、コア数が増えるほど、各コアの処理量の差は大きくなる。コア間の処理量の差が大きくなると、処理が特定のコアに偏り、全体の処理時間が長くなる。
マトリクス４００は、マトリクス２０２の一部を記載したものである。例えば、マトリクス４００の各行に対応するデータを、組み合わせ数の多い順に、４つのコアＣ１，Ｃ２，Ｃ３，Ｃ４にサイクリックに割り当てることも考えられる。この場合、コアＣ１にＡｎｄ（９，１０）、コアＣ２にＡｎｄ（８，１０）、コアＣ３にＡｎｄ（８，９）、コアＣ４にＡｎｄ（７，１０）、コアＣ１にＡｎｄ（７，９）、…というような割り当てとなる。しかし、比較例の割り当て方法では、コア数が増えるほど、各コアの処理量の差は大きくなる。コア間の処理量の差が大きくなると、処理が特定のコアに偏り、全体の処理時間が長くなる。
【0077】
また、他の比較例の方法として、マトリクス４００の一部を４分割してコアＣ１～Ｃ４に割り当てる例も考えられる。例えば、マトリクス４００の上から１行目～５行目かつ左から１列目～５列目の第１領域、１行目～５行目かつ６列目～１０列目の第２領域、６行目～１０行目かつ１列目～５列目の第３領域、６行目～１０行目かつ６列目～１０列目の第４領域のように分割され得る。そして、分割した領域に含まれる各論理積の演算を、領域ごとにコアＣ１～Ｃ４に割り振る。しかし、このような割り当て方法でも、コアＣ１～Ｃ４の処理量の差は大きくなる。例えば、コアＣ１に第１領域、コアＣ２に第２領域、コアＣ３に第３領域、コアＣ４に第４領域を割り当てる場合、コアＣ２，Ｃ４が担当する組み合わせ数が２５となり、コアＣ１が担当する組み合わせ数が９となり、コアＣ３が担当する組み合わせ数が１となる。このため、マトリクス４００の１行目～１０行目かつ１列目～１０列目の部分だけでもコアＣ１，Ｃ３間の処理量の差が非常に大きくなってしまい、当該差を埋めることが難しくなる。また、この方法では、４つのコアのうちの高々２つのコアでしか、同じ商品ｚのデータを使用できない。
【0078】
図１２は、各コアが計算する組み合わせ数の比較を示す図である。
テーブル５００は、図１１で示した比較例の方法を用いた場合と、図８で例示したデータ処理装置１００の方法を用いた場合とにおける、コア１２１～１２４それぞれが計算する組み合わせ数を示す。コア数＝４である。商品数ｄ＿ｘ＝１０である。あるコアが計算する組み合わせ数は、当該コアに割り当てられる（ｘ，ｙ）の各データに対応する組み合わせ数の総和である。
テーブル５００は、図１１で示した比較例の方法を用いた場合と、図８で例示したデータ処理装置１００の方法を用いた場合とにおける、コア１２１～１２４それぞれが計算する組み合わせ数を示す。コア数＝４である。商品数ｄ＿ｘ＝１０である。あるコアが計算する組み合わせ数は、当該コアに割り当てられる（ｘ，ｙ）の各データに対応する組み合わせ数の総和である。
【0079】
図１１の比較例の方法では、コア１２１，１２２，１２３，１２４それぞれが計算する組み合わせ数は、３３，３１，２９，２７である。比較例の方法では、コア間の処理量の差の最大値は６となる。
【0080】
一方、図８のデータ処理装置１００の方法では、コア１２１，１２２，１２３，１２４それぞれが計算する組み合わせ数は、３０，３０，３０，３０である。データ処理装置１００では、コア間の処理量の差の最大値は０となる。このため、データ処理装置１００では、比較例の方法に比べ、全体として３組み合わせ分（＝３３－３０）の計算時間を削減可能になる。
【0081】
以上説明したように、第２の実施の形態のデータ処理装置１００によれば、複数のコアの処理量のばらつきを低減できる。その結果、全体の組み合わせに対する演算の終了の遅延を低減できる。
【0082】
ところで、コア１２１～１２４は、上記の演算において例えば次のようにキャッシュ記憶部１４０を共用する。
図１３は、第２の実施の形態のキャッシュ使用例（その１）を示す図である。
図１３は、第２の実施の形態のキャッシュ使用例（その１）を示す図である。
【0083】
ここで、Ａｎｄ（ｘ，ｙ）とｚとの１つの組み合わせに対する演算を１ステップとする。テーブル６００は、各ステップにおけるコア１２１～１２４の演算対象の組み合わせ（ｚ，（ｘ，ｙ））を示す。ステップはステップ１，２，…というようにステップ番号の昇順に進む。また、図中、コア１２１を「コア１」、コア１２２を「コア２」、コア１２３を「コア１２３」、コア１２４を「コア４」と略記する。１つの組み合わせの計算にかかる時間は、コア１２１～１２４で同じであるとする。
【0084】
更に、各ステップにおける各コアのキャッシュ記憶部１４０へのデータのロード順は、コア１２１が最も早く、２番目にコア１２２が早く、３番目にコア１２３が早く、コア１２４が最も遅いものとする。キャッシュ記憶部１４０に空きがなくなると、キャッシュ記憶部１４０のデータは、最後に使用されてからの経過時間が長いデータが優先的に削除される。
【0085】
例えば、ステップ１では、コア１２１～１２４は次の組み合わせ（ｚ，（ｘ，ｙ））の演算を実行する。コア１２１は（８，（９，１０））の演算を実行する。コア１２２は（７，（８，１０））の演算を実行する。コア１２３は（７，（８，９））の演算を実行する。コア１２４は（６，（７，１０））の演算を実行する。
【0086】
ステップ１終了直後、キャッシュ記憶部１４０に保持されるデータは古い方から順に、Ａｎｄ（９，１０）、「商品８」、Ａｎｄ（８，１０）、Ａｎｄ（８，９）、「商品７」、Ａｎｄ（７，１０）、「商品６」となる。ここで、「商品ｚ」は商品購入履歴データ２００の商品ｚの列に相当する。なお、図中では、キャッシュ記憶部１４０に格納されているデータは、図の左側へ向かうほど最後に使用されてからの時間が長く（使用履歴が古く）、図の右側へ向かうほど最後に使用されてからの時間が短い（使用履歴が新しい）。
【0087】
次に、ステップ２では、コア１２１～１２４は次の組み合わせ（ｚ，（ｘ，ｙ））の演算を実行する。コア１２１は（７，（９，１０））の演算を実行する。コア１２２は（６，（８，１０））の演算を実行する。コア１２３は（６，（８，９））の演算を実行する。コア１２４は（５，（７，１０））の演算を実行する。
【0088】
ステップ２終了直後、キャッシュ記憶部１４０に保持されるデータは古い方から順に、「商品８」、Ａｎｄ（９，１０）、「商品７」、Ａｎｄ（８，１０）、「商品６」、Ａｎｄ（７，１０）、「商品５」となる。
【0089】
このように、第２の実施の形態では、コア１２１～１２４はマトリクス３００の行方向について、ｚの大きい方から小さい方へ向かう順で演算を行う。図１３のマトリクス３００の各マスには、当該マスの演算が実行されるステップ番号が記載されている。
【0090】
図１４は、第２の実施の形態のキャッシュ使用例（その２）を示す図である。
例えば、ステップｘの実行中に、キャッシュ記憶部１４０に新たにデータＤが追加される際、キャッシュ記憶部１４０に空き容量がない場合、キャッシュ記憶部１４０において、使用履歴が最も古いデータ（例えば、「商品８」のデータ）が削除される。
例えば、ステップｘの実行中に、キャッシュ記憶部１４０に新たにデータＤが追加される際、キャッシュ記憶部１４０に空き容量がない場合、キャッシュ記憶部１４０において、使用履歴が最も古いデータ（例えば、「商品８」のデータ）が削除される。
【0091】
「商品８」のデータは、キャッシュ記憶部１４０から削除されると、他の演算でキャッシュ記憶部１４０のデータを再利用できなくなる。このため、他の演算で「商品８」のデータを使用する場合、「商品８」のデータは、キャッシュ記憶部１４０に再ロードされる。例えば、コア１２１～１２４が担当するマトリクス３００の各行を、４行ずつブロックに区切る。この場合、各コアが、マトリクス３００の第１ブロックの演算後に、次の第２ブロックの演算に移る際、キャッシュ上に「商品ｚ」のデータが無い場合がある。その場合、「商品ｚ」のデータが再ロードされる。
【0092】
［第３の実施の形態］
次に、第３の実施の形態を説明する。前述の第２の実施の形態と相違する事項を主に説明し、共通する事項の説明を省略する。
次に、第３の実施の形態を説明する。前述の第２の実施の形態と相違する事項を主に説明し、共通する事項の説明を省略する。
【0093】
第３の実施の形態のデータ処理装置１００は、第２の実施の形態よりもキャッシュメモリ１２５へのデータのロード回数を低減する機能を提供する。
図１５は、第３の実施の形態の組み合わせ計算の実行順序の例を示す図である。
図１５は、第３の実施の形態の組み合わせ計算の実行順序の例を示す図である。
【0094】
マトリクス７００は、マトリクス２０２の一部を記載したものである。
第３の実施の形態では、コア１２１～１２４は、マトリクス７００における、ある行の演算を、ｚを第１の順序で用いて実行する。そして、コア１２１～１２４は、次の行の演算を、ｚを第１の順序とは逆の順序で用いて実行する。第１の順序は、例えばｚの降順である。第１の順序はｚの昇順でもよい。
第３の実施の形態では、コア１２１～１２４は、マトリクス７００における、ある行の演算を、ｚを第１の順序で用いて実行する。そして、コア１２１～１２４は、次の行の演算を、ｚを第１の順序とは逆の順序で用いて実行する。第１の順序は、例えばｚの降順である。第１の順序はｚの昇順でもよい。
【0095】
マトリクス７００の各マスには、行に対応するデータＡｎｄ（ｘ，ｙ）に対する組み合わせ計算の実行順序を示すステップ数が記載されている。コア１２１～１２４には、第２の実施の形態と同様の方法で、各行に対応するデータＡｎｄ（ｘ，ｙ）が割り当てられる。例えば、コア１２１～１２４は、自身が担当するデータＡｎｄ（ｘ，ｙ）について、相手データをｚの降順に用いて演算を実行すると、次に自身が担当するデータＡｎｄ（ｘ’，ｙ’）について、相手データをｚの昇順に用いて演算を実行する。
【0096】
より具体的には、Ａｎｄ（９，１０），Ａｎｄ（６，９）がコア１２１に割り当てられる例では、コア１２１はＡｎｄ（９，１０）に対しｚ＝…，３，２，１の順で演算を実行した後、Ａｎｄ（６，９）に対しｚ＝１，２，３，…の順で演算を実行する。このように、第３の実施の形態では、コア１２１～１２４は、組み合わせの相手データを折り返し順で使用して演算を実行する。これにより、ある組合せの演算の際に、他の組み合わせの演算のためにキャッシュメモリ１２５にロード済の相手データが利用され易くなる。
【0097】
図１６は、商品数が１０個の場合の組み合わせ計算の実行順序の例を示す図である。
マトリクス７００ａは、商品数ｄ＿ｘ＝１０の場合における、コア１２１～１２４による全ての組み合わせ計算の実行順序を示す。なお、Ａｎｄ（９，１０）にはコア１２１が、Ａｎｄ（８，１０）にはコア１２２が、Ａｎｄ（８，９）にはコア１２３が、Ａｎｄ（７，１０）にはコア１２４がそれぞれ割り当てられるとする。以降、図８で例示した第２の実施の形態の方法で各コアに入れ子状にデータが割り当てられる。
マトリクス７００ａは、商品数ｄ＿ｘ＝１０の場合における、コア１２１～１２４による全ての組み合わせ計算の実行順序を示す。なお、Ａｎｄ（９，１０）にはコア１２１が、Ａｎｄ（８，１０）にはコア１２２が、Ａｎｄ（８，９）にはコア１２３が、Ａｎｄ（７，１０）にはコア１２４がそれぞれ割り当てられるとする。以降、図８で例示した第２の実施の形態の方法で各コアに入れ子状にデータが割り当てられる。
【0098】
図１７は、第３の実施の形態のキャッシュ使用例を示す図である。
テーブル８００は、キャッシュ記憶部１４０におけるデータの格納状態を、マトリクス７００ａの各ステップ番号（ｓｔｅｐ）に対して例示する。テーブル８００の（ｘ，ｙ）の項目は、Ａｎｄ（ｘ，ｙ）のデータを示す。テーブル８００のｚの項目は、商品購入履歴データ２００の「商品ｚ」の列に相当するデータを示す。
テーブル８００は、キャッシュ記憶部１４０におけるデータの格納状態を、マトリクス７００ａの各ステップ番号（ｓｔｅｐ）に対して例示する。テーブル８００の（ｘ，ｙ）の項目は、Ａｎｄ（ｘ，ｙ）のデータを示す。テーブル８００のｚの項目は、商品購入履歴データ２００の「商品ｚ」の列に相当するデータを示す。
【0099】
テーブル８００の太枠線で囲われたマスは、キャッシュ記憶部１４０に格納されたデータ、すなわち、キャッシュ上のデータを示す。なお、キャッシュ記憶部１４０には、各ステップにおいて、最大１０個のデータを格納できるものとする。すなわち、Ａｎｄ（ｘ，ｙ）のデータおよび「商品ｚ」の列に相当する、キャッシュ上のデータの総数が１０個を超える場合、最後に使用されてからの時間が最も長いデータがキャッシュ記憶部１４０から削除される。
【0100】
また、テーブル８００の薄いドットのハッチングのマスは、データ記憶部１３０からキャッシュ記憶部１４０にロードされるデータ、すなわち、ＲＡＭ１０２からキャッシュメモリ１２５にロードされるデータを示す。
【0101】
また、テーブル８００の斜線のハッチングのマスは、キャッシュ溢れにより、キャッシュ記憶部１４０から削除されるデータを示す。当該削除されるデータは、キャッシュ記憶部１４０内で使用履歴が最古のデータである。
【0102】
更に、テーブル８００の濃いドットのハッチングのマスは、各ステップの計算で使用されるデータを示す。計算で使用されるデータは、キャッシュ記憶部１４０内で使用履歴が最新に更新される。
【0103】
テーブル８００は、マトリクス７００ａにおける各ステップのうち、ステップ番号１～１８（ｓｔｅｐ＝１～１８）のステップを例示する。
図１８は、第３の実施の形態のキャッシュ使用例（続き）を示す図である。
図１８は、第３の実施の形態のキャッシュ使用例（続き）を示す図である。
【0104】
テーブル８００ａは、マトリクス７００ａにおける各ステップのうち、ステップ番号１９～２６（ｓｔｅｐ＝１９～２６）のステップを例示する。
図１９は、第３の実施の形態のキャッシュ使用例（続き）を示す図である。
図１９は、第３の実施の形態のキャッシュ使用例（続き）を示す図である。
【0105】
テーブル８００ｂは、マトリクス７００ａにおける各ステップのうち、ステップ番号２７～３０（ｓｔｅｐ＝２７～３０）のステップを例示する。なお、テーブル８００ｂは、最終的に各データをキャッシュ記憶部１４０から削除するステップ番号３１（ｓｔｅｐ＝３１）のステップも例示する。
【0106】
テーブル８００～８００ｂの例において、ＲＡＭ１０２からキャッシュメモリ１２５へのロード回数は全部で５３回となる。
図２０は、組み合わせ計算例を示すフローチャートである。
図２０は、組み合わせ計算例を示すフローチャートである。
【0107】
第３の実施の形態では、図１０の手順のステップＳ１３に代えて、ステップＳ１３ａが実行される点が第２の実施の形態と異なる。そこで、以下ではステップＳ１３ａを主に説明し、他のステップの説明を省略する。ステップＳ１３ａは、ステップＳ１２の次に実行される。
【0108】
（Ｓ１３ａ）コア１２１～１２４それぞれは、当該コアにて担当する組み合わせＡｎｄ（ｘ，ｙ）を選択し、未選択の組み合わせ（ｘ，ｙ，ｚ）となる商品ｚを、折り返しとなる順序で選択する。ここで、折り返しとなる順序での選択方法には、図１５のマトリクス７００や図１６のマトリクス７００ａで例示した方法が用いられる。そして、ステップＳ１４に処理が進む。
【0109】
このように、データ処理装置１００は、組み合わせの相手データをｚの折り返し順で用いて組み合わせ計算を実行することで、キャッシュメモリ１２５にロードされているデータの再利用可能性を高め、キャッシュメモリ１２５へのロードの回数を低減できる。その結果、データ処理装置１００は、キャッシュメモリ１２５へのロードに伴うオーバーヘッドを低減でき、組み合わせ計算の高速化を図れる。
【0110】
［第４の実施の形態］
次に、第４の実施の形態を説明する。前述の第２，第３の実施の形態と相違する事項を主に説明し、共通する事項の説明を省略する。
次に、第４の実施の形態を説明する。前述の第２，第３の実施の形態と相違する事項を主に説明し、共通する事項の説明を省略する。
【0111】
第４の実施の形態では、データ処理装置１００は、キャッシュメモリ１２５へのデータのロード回数を更に低減する機能を提供する。第４の実施の形態は、ｋ≧３以上の場合に適用される。
【0112】
図２１は、第４の実施の形態のセクタキャッシュの例を示す図である。
第４の実施の形態のキャッシュ記憶部１４０は、セクタ１４１，１４２を有する。セクタ１４１，１４２は、キャッシュ記憶部１４０の記憶領域全体を更に分割した記憶領域である。セクタ１４１の識別番号は「＃０」である。セクタ１４２の識別番号は「＃１」である。セクタキャッシュはソフトウェア制御可能なキャッシュ機構である。セクタキャッシュを用いると、このように、キャッシュメモリ１２５の記憶領域を複数のセクタに分割し、再利用性のあるデータと再利用性のないデータをセクタごとに住み分けることができる。
第４の実施の形態のキャッシュ記憶部１４０は、セクタ１４１，１４２を有する。セクタ１４１，１４２は、キャッシュ記憶部１４０の記憶領域全体を更に分割した記憶領域である。セクタ１４１の識別番号は「＃０」である。セクタ１４２の識別番号は「＃１」である。セクタキャッシュはソフトウェア制御可能なキャッシュ機構である。セクタキャッシュを用いると、このように、キャッシュメモリ１２５の記憶領域を複数のセクタに分割し、再利用性のあるデータと再利用性のないデータをセクタごとに住み分けることができる。
【0113】
ここで、図１７～図１９で例示したテーブル８００～８００ｂの例において、Ａｎｄ（ｘ，ｙ）よりも「商品ｚ」のデータの方が再利用性は高い。ｋ≧３の場合において、Ａｎｄ（ｘ，ｙ）は、マトリクス７００ａの１行の処理が完了した後、二度と参照されることはないためである。
【0114】
そこで、コア１２１～１２４は、Ａｎｄ（ｘ，ｙ）と「商品ｚ」のデータとを異なるセクタに格納する。例えば、コア１２１～１２４は、Ａｎｄ（ｘ，ｙ）のデータを、セクタ１４１に格納する。コア１２１～１２４は、「商品ｚ」のデータを、セクタ１４２に格納する。例えば、データａの配列をセクタ１４１に配置する、というように、何れのデータを何れのセクタに配置するかは、コア１２１～１２４が実行するプログラムのソースコード上で指定することができる。セクタ１４１，１４２それぞれの容量の割合は、例えばＷＡＹという単位で指定可能である。ＷＡＹ当たりの単位サイズｓに当該セクタのＷＡＹの値ｗを乗じた値が、当該セクタのサイズＭ（＝ｗ×ｓ）となる。ｓ，ｗは正の実数である。
【0115】
例えば、セクタ１４１のサイズは、コア数分のデータサイズ（例えば、４コアでは４データ分のサイズ）よりも大きくなるＷＡＹの値ｗ相当のサイズ（＝ｗ×ｓ）のうちの最小のサイズＭ１（＝ｗ１×ｓ）に対応するＷＡＹの値ｗ１とされる。ｗ１は正の実数である。割り当て部１５０は、データサイズに基づいて、キャッシュ記憶部１４０の記憶領域のうちセクタ１４１に割り当てるＷＡＹの値を決定し、残りのＷＡＹの値をセクタ１４２に割り当てるようにしてもよい。
【0116】
図２２は、第４の実施の形態のキャッシュ使用例を示す図である。
テーブル９００は、キャッシュ記憶部１４０におけるデータの格納状態を、マトリクス７００ａの各ステップ番号（ｓｔｅｐ）に対して例示する。テーブル９００の（ｘ，ｙ）の項目は、Ａｎｄ（ｘ，ｙ）のデータを示す。テーブル９００のｚの項目は、商品購入履歴データ２００の「商品ｚ」の列に相当するデータを示す。
テーブル９００は、キャッシュ記憶部１４０におけるデータの格納状態を、マトリクス７００ａの各ステップ番号（ｓｔｅｐ）に対して例示する。テーブル９００の（ｘ，ｙ）の項目は、Ａｎｄ（ｘ，ｙ）のデータを示す。テーブル９００のｚの項目は、商品購入履歴データ２００の「商品ｚ」の列に相当するデータを示す。
【0117】
コア数は４である。商品数ｄ＿ｘ＝１０である。また、キャッシュ記憶部１４０の記憶領域は、最大で１０データを保持可能であるとする。更に、キャッシュ記憶部１４０の当該記憶領域はセクタ＃０：セクタ＃１＝４：６の割合で分割されるものとする。
【0118】
第４の実施の形態では、Ａｎｄ（ｘ，ｙ）のデータがセクタ１４１（セクタ＃０）に載り、「商品ｚ」のデータがセクタ１４２（セクタ＃１）に載る点が、第３の実施の形態と異なる。
【0119】
テーブル９００の太枠線で囲われたマスは、キャッシュ記憶部１４０に格納されたデータ、すなわち、キャッシュ上のデータを示す。なお、キャッシュ記憶部１４０には、各ステップにおいて、最大１０個のデータを格納できるものとする。
【0120】
また、テーブル９００の薄いドットのハッチングのマスは、データ記憶部１３０からキャッシュ記憶部１４０にロードされるデータ、すなわち、ＲＡＭ１０２からキャッシュメモリ１２５にロードされるデータを示す。
【0121】
また、テーブル９００の斜線のハッチングのマスは、キャッシュ溢れにより、キャッシュ記憶部１４０から削除されるデータを示す。データの削除は、セクタごとに行われる。当該削除されるデータは、該当のセクタ内で使用履歴が最古のデータである。
【0122】
更に、テーブル９００の濃いドットのハッチングのマスは、各ステップの計算で使用されるデータを示す。計算で使用されるデータは、該当のセクタ内で使用履歴が最新に更新される。
【0123】
テーブル９００は、マトリクス７００ａにおける各ステップのうち、ステップ番号１～１９（ｓｔｅｐ＝１～１９）のステップを例示する。
図２３は、第４の実施の形態のキャッシュ使用例（続き）を示す図である。
図２３は、第４の実施の形態のキャッシュ使用例（続き）を示す図である。
【0124】
テーブル９００ａは、マトリクス７００ａにおける各ステップのうち、ステップ番号２０～２８（ｓｔｅｐ＝２０～２８）のステップを例示する。
図２４は、第４の実施の形態のキャッシュ使用例（続き）を示す図である。
図２４は、第４の実施の形態のキャッシュ使用例（続き）を示す図である。
【0125】
テーブル９００ｂは、マトリクス７００ａにおける各ステップのうち、ステップ番号２９，３０（ｓｔｅｐ＝２９，３０）のステップを例示する。
図２５は、組み合わせ計算例を示すフローチャートである。
図２５は、組み合わせ計算例を示すフローチャートである。
【0126】
第４の実施の形態では、図２０の手順のステップＳ１０の前にステップＳ１０ａが実行される点が第３の実施の形態と異なる。そこで、以下ではステップＳ１０ａを主に説明し、他のステップの説明を省略する。
【0127】
（Ｓ１０ａ）割り当て部１５０は、セクタキャッシュの割合、すなわち、セクタ１４１，１４２の割合を指定し、データｚをセクタ１４２（セクタ＃１）に割り当てるように指定する。前述のように、割り当て部１５０は、コア数と、商品購入履歴データ２００の１列当たりのデータサイズとに基づいて、キャッシュ記憶部１４０のうちのセクタ１４１（セクタ＃０）のサイズを決定し、残りをセクタ１４２（セクタ＃１）のサイズとする。そして、ステップＳ１０に処理が進む。
【0128】
このように、データ処理装置１００は、セクタキャッシュを用いることで、キャッシュメモリ１２５へのロード回数を一層低減できる。例えば、図２２～図２４のテーブル９００～９００ｂにおいて、ＲＡＭ１０２からキャッシュメモリ１２５へのロード回数は全部で４４回となる。
【0129】
第３の実施の形態の図１７～図１９の例では、ロード回数は全部で５３回である。例えば、第３の実施の形態では、図１８のｓｔｅｐ＝２２，２３のように、再利用可能性の高いデータ（例えばｚ＝１のデータ）がキャッシュ上から削除された後に、再びロードされるケースが発生している。このようなケースはロード回数が増える要因となる。
【0130】
一方、データ処理装置１００は、セクタキャッシュを用いることで、Ａｎｄ（ｘ，ｙ）のデータのロードにより、「商品ｚ」のデータがキャッシュ上から追い出されることを抑えられる。例えば、Ａｎｄ（ｘ，ｙ）のデータをロードするときには、最終使用時からの時間が最長であるＡｎｄ（ｘ，ｙ）のデータがセクタ１４１から追い出されて、新たなＡｎｄ（ｘ，ｙ）のデータがセクタ１４１に格納される。その結果、「商品ｚ」のデータが、キャッシュメモリ１２５のセクタ１４２上に長く保持されるようになり、ＲＡＭ１０２からキャッシュメモリ１２５へのロード回数を一層低減できる。
【0131】
このように、第４の実施の形態では、セクタキャッシュを用いることで、第３の実施の形態よりもロード回数を低減できる。また、その結果、データ処理装置１００は、キャッシュメモリ１２５へのロードに伴うオーバーヘッドを一層低減でき、組み合わせ計算の一層の高速化を図れる。
【0132】
ところで、パターンマイニング処理をマルチスレッドで実行する際に、スレッド（コア）ごとの処理負荷のばらつきや、キャッシュメモリ１２５の非効率な使用のため、処理時間が長くなることがある。
【0133】
例えば、コアごとの処理負荷のばらつきへの対策として、ＯＳのスケジューラがコアの処理負荷を常時監視し、負荷の少ないコアに処理を割り振ることが考えられる。しかし、このような方法では、常時監視用のプログラムを要することになる。また、ＯＳのスケジューラでは、パターンマイニング処理以外の他のプログラムなどの処理を各コアに分散するに過ぎない。
【0134】
これに対し、データ処理装置１００では、コアへのスレッドの割り振りにスケジューラを用いず、組み合わせ計算の処理の実行前に割り振りを決定する。このため、実装が容易である。また、データ処理装置１００の方法は、扱う行列データが三角行列に近いデータであるほど、各コアの処理量の平準化に有用である。すなわち、データ処理装置１００の方法は、扱う行列データが三角行列に近いデータであるほど、各コアの負荷を均等に近くすることができる。また、データ処理装置１００は、キャッシュメモリ１２５にロードされたデータの再利用可能性を高めることで、ＲＡＭ１０２からキャッシュメモリ１２５へのデータのロード回数を削減でき、組み合わせ計算の全体の処理時間を短縮できる。
【0135】
次に、第２～第４の実施の形態の処理手順を一般化した例を説明する。
図２６は、第２の実施の形態の組み合わせ計算を一般化したフローチャートである。
（Ｓ２０）演算制御部１６０は、計算対象の商品の組み合わせ数ｎがｎ＝２であるか否かを判定する。ここで、ｎは２以上の整数である。ｎ≠２の場合、ステップＳ２１に処理が進む。ｎ＝２の場合、ステップＳ２２に処理が進む。
図２６は、第２の実施の形態の組み合わせ計算を一般化したフローチャートである。
（Ｓ２０）演算制御部１６０は、計算対象の商品の組み合わせ数ｎがｎ＝２であるか否かを判定する。ここで、ｎは２以上の整数である。ｎ≠２の場合、ステップＳ２１に処理が進む。ｎ＝２の場合、ステップＳ２２に処理が進む。
【0136】
（Ｓ２１）演算制御部１６０は、コア１２１～１２４を用いてｋ＝ｎ－１の組み合わせ計算を行い、各組み合わせの論理積Ａｎｄ（ｘ，．．．）をリストＡとして出力する。そして、ステップＳ２３に処理が進む。
【0137】
（Ｓ２２）演算制御部１６０は、相手データｄをリストＡとする。リストＡは、相手データｄの一覧となる。そして、ステップＳ２３に処理が進む。
（Ｓ２３）割り当て部１５０は、リストＡの各データ、すなわち、論理積Ａｎｄ（ｘ，．．．）を各コアに入れ子状に割り当てる。ステップＳ２３の割り当てでは、図８で例示した方法が用いられる。（ｘ，．．．）は、ｎ－１個の商品の組み合わせを示す。
（Ｓ２３）割り当て部１５０は、リストＡの各データ、すなわち、論理積Ａｎｄ（ｘ，．．．）を各コアに入れ子状に割り当てる。ステップＳ２３の割り当てでは、図８で例示した方法が用いられる。（ｘ，．．．）は、ｎ－１個の商品の組み合わせを示す。
【0138】
（Ｓ２４）演算制御部１６０は、下記ステップＳ２５～Ｓ２７で示される任意のｎ個の商品の組み合わせ計算をコア１２１～１２４を用いて繰り返し実行する。組み合わせ計算の総回数は、ｄ＿ｘＣｎ回である。
【0139】
（Ｓ２５）コア１２１～１２４それぞれは、当該コアにて担当する組み合わせＡｎｄ（ｘ，．．．）を選択し、未選択の組み合わせ（ｘ，．．．，ｄ）となる商品ｄのデータ（すなわち、相手データｄ）を選択する。（ｘ，．．．，ｄ）は、ｎ個の商品の組み合わせを示す。コア１２１～１２４それぞれは、ｎ個の商品ｘ，．．．，ｄの論理積Ａｎｄ（ｘ，．．．，ｄ）を計算する。
【0140】
（Ｓ２６）コア１２１～１２４それぞれは、論理積Ａｎｄ（ｘ，．．．，ｄ）からｎ個の商品ｘ，．．．，ｄを購入した人数Ｓｕｍ（ｘ，．．．，ｄ）を計数する。
（Ｓ２７）コア１２１～１２４それぞれは、Ｓｕｍ（ｘ，．．．，ｄ）をリストＢに追加する。
（Ｓ２７）コア１２１～１２４それぞれは、Ｓｕｍ（ｘ，．．．，ｄ）をリストＢに追加する。
【0141】
（Ｓ２８）演算制御部１６０は、ステップＳ２５～Ｓ２７で示される任意のｎ個の商品の全ての組み合わせに対する計算を終了すると、ステップＳ２９に処理を進める。
（Ｓ２９）演算制御部１６０は、リストＢを出力する。リストＢは、データ記憶部１３０に格納される。リストＢは、商品（ｘ，．．．，ｄ）を購入した総和のリストとなる。そして、組み合わせ計算の処理が終了する。
（Ｓ２９）演算制御部１６０は、リストＢを出力する。リストＢは、データ記憶部１３０に格納される。リストＢは、商品（ｘ，．．．，ｄ）を購入した総和のリストとなる。そして、組み合わせ計算の処理が終了する。
【0142】
図２７は、第３の実施の形態の組み合わせ計算を一般化したフローチャートである。
図２７の手順では、図２６のステップＳ２４の次にステップＳ２４ａが実行される点が、図２６の手順と異なる。そこで、以下ではステップＳ２４ａを主に説明し、他のステップの説明を省略する。
図２７の手順では、図２６のステップＳ２４の次にステップＳ２４ａが実行される点が、図２６の手順と異なる。そこで、以下ではステップＳ２４ａを主に説明し、他のステップの説明を省略する。
【0143】
（Ｓ２４ａ）コア１２１～１２４それぞれは、当該コアにて担当する組み合わせＡｎｄ（ｘ，．．．）を選択し、未選択の組み合わせ（ｘ，．．．，ｄ）となる商品ｄを、折り返しとなる順序で選択する。ここで、折り返しとなる順序での選択方法には、図１５のマトリクス７００や図１６のマトリクス７００ａで例示した方法が用いられる。そして、ステップＳ２５に処理が進む。
【0144】
図２８は、第４の実施の形態の組み合わせ計算を一般化したフローチャートである。
図２８の手順は、ｎ≧３の場合であり、図２７の手順のステップＳ２０に代えて、ステップＳ２０ａが実行される点、および、ステップＳ２２が実行されない点が図２７の手順と異なる。そこで、以下ではステップＳ２０ａを主に説明し、他のステップの説明を省略する。なお、図２８の手順ではｎ≧３であるため、ステップＳ２１のｋについてｋ≧２となる。
図２８の手順は、ｎ≧３の場合であり、図２７の手順のステップＳ２０に代えて、ステップＳ２０ａが実行される点、および、ステップＳ２２が実行されない点が図２７の手順と異なる。そこで、以下ではステップＳ２０ａを主に説明し、他のステップの説明を省略する。なお、図２８の手順ではｎ≧３であるため、ステップＳ２１のｋについてｋ≧２となる。
【0145】
（Ｓ２０ａ）割り当て部１５０は、セクタキャッシュの割合、すなわち、セクタ１４１，１４２の割合を指定し、データｚをセクタ１４２（セクタ＃１）に割り当てるように指定する。前述のように、割り当て部１５０は、コア数と、商品購入履歴データ２００の１列当たりのデータサイズとに基づいて、キャッシュ記憶部１４０のうちのセクタ１４１（セクタ＃０）のサイズを決定し、残りをセクタ１４２（セクタ＃１）のサイズとする。そして、ステップＳ２１に処理が進む。
【0146】
このように、第２～第４の実施の形態の手順を一般化することができる。
第２～第４の実施の形態で説明したように、データ処理装置１００は次の処理を実行する。
第２～第４の実施の形態で説明したように、データ処理装置１００は次の処理を実行する。
【0147】
割り当て部１５０は、複数の相手データそれぞれとの組み合わせによる演算に用いられる２Ｎ（Ｎは２以上の整数）個のデータから、演算対象の相手データの数でのソート結果における上位のＮ個の第１データと下位のＮ個の第２データとを特定する。割り当て部１５０は、上位のＮ個の第１データそれぞれを、演算対象の相手データの数の降順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。割り当て部１５０は、下位のＮ個の第２データそれぞれを、演算対象の相手データの数の昇順となるように、第１の演算部から第Ｎの演算部までのＮ個の演算部それぞれに割り当てる。演算制御部１６０は、Ｎ個の演算部に対する２Ｎ個のデータの割り当て結果に基づいて、２Ｎ個のデータのうちのＮ個のデータに対する演算をＮ個の演算部により並列に実行する。
【0148】
これにより、データ処理装置１００は、複数の演算部（Ｎ個の演算部）の処理量のばらつきを低減できる。コア１２１～１２４は、４個の演算部の一例である。なお、データ処理装置１００の機能は、図５，６に例示されるように、扱うデータが三角行列に近いほど、複数の演算部の処理量のばらつきを小さくできる。また、図５のマトリクス２０１の例では、行に対応するｙのデータに対して、列に対応するｘのデータが相手データの一例となる。図６のマトリクス２０２の例では、行に対応するＡｎｄ（ｘ，ｙ）のデータに対して、列に対応するｚのデータが相手データの一例となる。
【0149】
また、上位のＮ個の第１データそれぞれに対する演算の実行では、Ｎ個の演算部は、複数の相手データのうち当該演算に用いる相手データを第１の順序で選択してもよい。下位のＮ個の第２データそれぞれに対する演算の実行では、Ｎ個の演算部は、複数の相手データのうち当該演算に用いる相手データを第１の順序とは逆の順序で選択してもよい。
【0150】
これにより、データ処理装置１００は、Ｎ個の演算部が共用するキャッシュメモリ１２５上に相手データをロードする回数を低減できる。その結果、データ処理装置１００は、キャッシュメモリ１２５へのロードに伴うオーバーヘッドを低減でき、演算の高速化を図れる。
【0151】
また、割り当て部１５０は、Ｎ個の演算部によりアクセスされるキャッシュメモリ１２５の記憶領域を第１記憶領域と第２記憶領域とに分割してもよい。そして、Ｎ個の演算部は、２Ｎ個のデータのうちの演算の実行対象のデータを第１記憶領域にロードし、複数の相手データのうちの演算の実行対象の相手データを第２記憶領域にロードしてもよい。
【0152】
これにより、データ処理装置１００は、再利用可能性の高い相手データがキャッシュメモリ１２５から追い出されることを抑制し、キャッシュメモリ１２５上に相手データをロードする回数を一層低減できる。セクタ１４１は、第１記憶領域の一例である。セクタ１４２は、第２記憶領域の一例である。
【0153】
例えば、割り当て部１５０は、２Ｎ個のデータそれぞれのサイズである第１サイズにＮを乗じた値に基づいて、第１記憶領域のサイズを決定する。これにより、データ処理装置１００は、第１記憶領域のサイズを適切に決定でき、キャッシュメモリ１２５上に相手データをロードする回数を効率的に低減できる。例えば、データ処理装置１００は、演算部の数Ｎに対して、キャッシュメモリ１２５の記憶領域の使用可能なサイズのうち、第１記憶領域のサイズを必要最小限に定め、残りを第２記憶領域のサイズとする。このようにすると、第２記憶領域のサイズを比較的大きくすることができ、相手データを保持できるサイズが大きくなる。このため、データ処理装置１００は、キャッシュメモリ１２５上に相手データをロードする回数をより一層低減できる。
【0154】
なお、第１の実施の形態の情報処理は、処理部１２にプログラムを実行させることで実現できる。また、第２の実施の形態の情報処理は、ＣＰＵ１０１にプログラムを実行させることで実現できる。プログラムは、コンピュータ読み取り可能な記録媒体１１３に記録できる。
【0155】
例えば、プログラムを記録した記録媒体１１３を配布することで、プログラムを流通させることができる。また、プログラムを他のコンピュータに格納しておき、ネットワーク経由でプログラムを配布してもよい。コンピュータは、例えば、記録媒体１１３に記録されたプログラムまたは他のコンピュータから受信したプログラムを、ＲＡＭ１０２やＨＤＤ１０３などの記憶装置に格納し（インストールし）、当該記憶装置からプログラムを読み込んで実行してもよい。
【符号の説明】
【0156】
１０ データ処理装置
１１ 記憶部
１１ａ テーブル
１２ 処理部
１２ａ，１２ｂ 演算部
２０ 実行例
１１ 記憶部
１１ａ テーブル
１２ 処理部
１２ａ，１２ｂ 演算部
２０ 実行例
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】