知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024042557
(43)【公開日】2024-03-28
(54)【発明の名称】表示装置
(51)【国際特許分類】
G02F 1/1368 20060101AFI20240321BHJP
G02F 1/1343 20060101ALI20240321BHJP
【ＦＩ】
G02F1/1368
G02F1/1343
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2022147345
(22)【出願日】2022-09-15
(71)【出願人】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100179062
【弁理士】
【氏名又は名称】井上 正
(74)【代理人】
【識別番号】100199565
【弁理士】
【氏名又は名称】飯野 茂
(74)【代理人】
【識別番号】100209048
【弁理士】
【氏名又は名称】森川 元嗣
(74)【代理人】
【識別番号】100212705
【弁理士】
【氏名又は名称】矢頭 尚之
(74)【代理人】
【識別番号】100219542
【弁理士】
【氏名又は名称】大宅 郁治
(72)【発明者】
【氏名】吉田 基彦
【テーマコード（参考）】
2H092
2H192
【Ｆターム（参考）】
2H092HA04
2H092JA24
2H092JA26
2H092JA38
2H092JA42
2H092JB42
2H092JB62
2H092KA05
2H092NA23
2H192BC34
2H192CB05
2H192CB14
2H192CB35
2H192CC02
2H192CC42
2H192DA12
2H192DA73
(57)【要約】
【課題】 動作特性を向上させることが可能な表示装置を提供する。
【解決手段】 表示装置は、複数の画素を備える。複数の画素の各々は、第１及び第２ＴＦＴを含む。第１及び第２ＴＦＴは、放射状に配置される。第１及び第２ＴＦＴの各々は、ゲート電極、ゲート絶縁膜、半導体層、ソース電極、及びドレイン電極を含む。ゲート電極は、走査線に接続され、ソース電極は、画素電極に接続され、ドレイン電極は、信号線に接続される。ゲート電極及び半導体層は、それぞれが半円状であり、互いに重なるように配置される。ソース電極は、半円状であり、半導体層の半円の中心に重なるように配置される。ドレイン電極は、ソース電極を囲むように構成される。
【選択図】 図３
【解決手段】 表示装置は、複数の画素を備える。複数の画素の各々は、第１及び第２ＴＦＴを含む。第１及び第２ＴＦＴは、放射状に配置される。第１及び第２ＴＦＴの各々は、ゲート電極、ゲート絶縁膜、半導体層、ソース電極、及びドレイン電極を含む。ゲート電極は、走査線に接続され、ソース電極は、画素電極に接続され、ドレイン電極は、信号線に接続される。ゲート電極及び半導体層は、それぞれが半円状であり、互いに重なるように配置される。ソース電極は、半円状であり、半導体層の半円の中心に重なるように配置される。ドレイン電極は、ソース電極を囲むように構成される。
【選択図】 図３
【特許請求の範囲】
【請求項1】
複数の画素を備え、
前記複数の画素の各々は、第１及び第２ＴＦＴ（thin film transistor）を含み、
前記第１及び第２ＴＦＴは、放射状に配置され、
前記第１及び第２ＴＦＴの各々は、
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた半導体層と、
前記半導体層上に設けられたソース電極及びドレイン電極とを含み、
前記ゲート電極は、走査線に接続され、
前記ソース電極は、画素電極に接続され、
前記ドレイン電極は、信号線に接続され、
前記ゲート電極及び前記半導体層は、それぞれが半円状であり、互いに重なるように配置され、
前記ソース電極は、半円状であり、前記半導体層の半円の中心に重なるように配置され、
前記ドレイン電極は、前記ソース電極を囲むように構成される
表示装置。
前記複数の画素の各々は、第１及び第２ＴＦＴ（thin film transistor）を含み、
前記第１及び第２ＴＦＴは、放射状に配置され、
前記第１及び第２ＴＦＴの各々は、
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた半導体層と、
前記半導体層上に設けられたソース電極及びドレイン電極とを含み、
前記ゲート電極は、走査線に接続され、
前記ソース電極は、画素電極に接続され、
前記ドレイン電極は、信号線に接続され、
前記ゲート電極及び前記半導体層は、それぞれが半円状であり、互いに重なるように配置され、
前記ソース電極は、半円状であり、前記半導体層の半円の中心に重なるように配置され、
前記ドレイン電極は、前記ソース電極を囲むように構成される
表示装置。
【請求項2】
前記ソース電極と前記画素電極とを接続する接続電極をさらに具備し、
前記画素電極は、前記接続電極と接続されるスルーホールを含み、
前記スルーホールは、前記放射状の中心に配置される
請求項１に記載の表示装置。
前記画素電極は、前記接続電極と接続されるスルーホールを含み、
前記スルーホールは、前記放射状の中心に配置される
請求項１に記載の表示装置。
【請求項3】
前記第１ＴＦＴと同じ構成を有する第３ＴＦＴをさらに具備し、
前記第１乃至第３ＴＦＴは、放射状に配置される
請求項１に記載の表示装置。
前記第１乃至第３ＴＦＴは、放射状に配置される
請求項１に記載の表示装置。
【請求項4】
前記第１乃至第３ＴＦＴは、回転対称に配置される
請求項３に記載の表示装置。
請求項３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に関する。
【背景技術】
【0002】
アクティブマトリックス方式の液晶表示装置は、スイッチング素子に薄膜トランジスタ（ＴＦＴ）を用いている。ＴＦＴは、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層と、半導体層上に部分的に設けられたソース電極及びドレイン電極とを有する。ゲート電極は、走査線に接続され、ソース電極は、画素電極に接続され、ドレイン電極は、信号線に接続される。
【0003】
ＴＦＴは、走査線に印加されるゲート電圧に応じて、信号線の電位を画素電極に印加する。ＴＦＴは、ゲート－ソース間容量Ｃｇｓを有する。このゲート－ソース間容量Ｃｇｓに応じて、画素電極に電圧降下ΔＶが発生する。ΔＶを抑制するために、画素電極に重なるように絶縁層を介して蓄積電極を配置し、画素に蓄積容量（補助容量ともいう）が付加される。
【0004】
画素数を増やすことにより、ＴＦＴの高速駆動が求められる。この場合、必然的にＴＦＴのチャネル幅（ゲート幅）Ｗを大きくする必要がある。ＴＦＴのサイズを大きくすると、ゲート－ソース間容量Ｃｇｓが増大するとともに、ΔＶが大きくなる。ΔＶが大きくなると、液晶表示装置の動作特性が劣化してしまう。また、ΔＶを抑制するために、蓄積容量を大きくする必要がある。結果として、ＴＦＴの高速駆動の妨げになってしまう。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平２－２８５３２６号公報
【特許文献2】特開２００１－２０９０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、動作特性を向上させることが可能な表示装置を提供する。
【課題を解決するための手段】
【0007】
本発明の第１態様によると、複数の画素を備え、前記複数の画素の各々は、第１及び第２ＴＦＴ（thin film transistor）を含み、前記第１及び第２ＴＦＴは、放射状に配置され、前記第１及び第２ＴＦＴの各々は、基板上に設けられたゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導体層と、前記半導体層上に設けられたソース電極及びドレイン電極とを含み、前記ゲート電極は、走査線に接続され、前記ソース電極は、画素電極に接続され、前記ドレイン電極は、信号線に接続され、前記ゲート電極及び前記半導体層は、それぞれが半円状であり、互いに重なるように配置され、前記ソース電極は、半円状であり、前記半導体層の半円の中心に重なるように配置され、前記ドレイン電極は、前記ソース電極を囲むように構成される、表示装置が提供される。
【0008】
本発明の第２態様によると、前記ソース電極と前記画素電極とを接続する接続電極をさらに具備し、前記画素電極は、前記接続電極と接続されるスルーホールを含み、前記スルーホールは、前記放射状の中心に配置される、第１態様に係る表示装置が提供される。
【0009】
本発明の第３態様によると、前記画素電極は、前記ＴＦＴに重ならないように配置される、第１態様に係る表示装置が提供される。
【0010】
本発明の第４態様によると、前記画素電極に重なるように配置され、前記ＴＦＴに重ならないように配置された蓄積電極をさらに具備する、第１態様に係る表示装置が提供される。
【0011】
本発明の第５態様によると、前記第１ＴＦＴと同じ構成を有する第３ＴＦＴをさらに具備し、前記第１乃至第３ＴＦＴは、放射状に配置される、第１態様に係る表示装置が提供される。
【0012】
本発明の第６態様によると、前記第１乃至第３ＴＦＴは、回転対称に配置される、第５態様に係る表示装置が提供される。
【0013】
本発明の第７態様によると、前記画素電極は、前記ＴＦＴに重なるように配置される、第６態様に係る表示装置が提供される。
【0014】
本発明の第８態様によると、前記画素電極及び前記ＴＦＴに重なるように配置された蓄積電極をさらに具備する、第６態様に係る表示装置が提供される。
【0015】
本発明の第９態様によると、前記第１ＴＦＴと同じ構成を有する第３ＴＦＴをさらに具備し、前記第３ＴＦＴは、回転対称に配置された３個のＴＦＴのうち１つを平行移動するようにして、前記第１及び第２ＴＦＴから離れて配置される、第１態様に係る表示装置が提供される。
【0016】
本発明の第１０態様によると、前記ソース電極と前記画素電極とを接続する第１接続電極をさらに具備し、前記画素電極は、前記第１接続電極と接続されるスルーホールを含み、前記スルーホールは、前記第１及び第２ＴＦＴと前記第３ＴＦＴとの間に配置される、第９態様に係る表示装置が提供される。
【0017】
本発明の第１１態様によると、前記第１ＴＦＴの前記ゲート電極と、前記第３ＴＦＴの前記ゲート電極とを接続する第２接続電極と、前記第１ＴＦＴの前記ドレイン電極と、前記第３ＴＦＴの前記ドレイン電極とを接続する第３接続電極とをさらに具備する、第１０態様に係る表示装置が提供される。
【0018】
本発明の第１２態様によると、前記画素は、液晶層を含む、第１態様に係る表示装置が提供される。
【0019】
本発明の第１３態様によると、複数の画素を備え、前記複数の画素の各々は、第１及び第２ＴＦＴ群を含み、前記第１及び第２ＴＦＴ群の各々は、第１及び第２ＴＦＴを含み、前記第１及び第２ＴＦＴは、放射状に配置され、前記第１及び第２ＴＦＴの各々は、基板上に設けられたゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導体層と、前記半導体層上に設けられたソース電極及びドレイン電極とを含み、前記ゲート電極は、走査線に接続され、前記ソース電極は、画素電極に接続され、前記ドレイン電極は、信号線に接続され、前記ゲート電極及び前記半導体層は、それぞれが半円状であり、互いに重なるように配置され、前記ソース電極は、半円状であり、前記半導体層の半円の中心に重なるように配置され、前記ドレイン電極は、前記ソース電極を囲むように構成され、前記第１及び第２ＴＦＴ群は、前記画素電極を挟むように配置され、前記第２ＴＦＴ群は、前記第１ＴＦＴ群を１８０度回転した形状を有する、表示装置が提供される。
【0020】
本発明の第１４態様によると、前記第１ＴＦＴ群の前記ソース電極と前記画素電極とを接続する第１接続電極と、前記第２ＴＦＴ群の前記ソース電極と前記画素電極とを接続する第２接続電極と、前記第１ＴＦＴ群の前記ゲート電極と、前記第２ＴＦＴ群の前記ゲート電極とを接続する第３接続電極と、前記第１ＴＦＴ群の前記ドレイン電極と、前記第２ＴＦＴ群の前記ドレイン電極とを接続する第４接続電極とをさらに具備し、前記画素電極は、前記第１接続電極と接続される第１スルーホールと、前記第２接続電極と接続される第２スルーホールとを含む、第１３態様に係る表示装置が提供される。
【0021】
本発明の第１５態様によると、前記画素電極は、前記ＴＦＴに重ならないように配置される、第１３態様に係る表示装置が提供される。
【0022】
本発明の第１６態様によると、前記画素電極に重なるように配置され、前記ＴＦＴに重ならないように配置された蓄積電極をさらに具備する、第１３態様に係る表示装置が提供される。
【発明の効果】
【0023】
本発明によれば、動作特性を向上させることが可能な表示装置を提供することができる。
【図面の簡単な説明】
【0024】
【発明を実施するための形態】
【0025】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。
【0026】
［１］ 第１実施形態
［１－１］ 液晶表示装置１の全体構成
本実施形態では、表示装置として液晶表示装置を例に挙げて説明する。液晶表示装置は、アクティブマトリクス型の液晶表示装置である。
［１－１］ 液晶表示装置１の全体構成
本実施形態では、表示装置として液晶表示装置を例に挙げて説明する。液晶表示装置は、アクティブマトリクス型の液晶表示装置である。
【0027】
図１は、本発明の第１実施形態に係る液晶表示装置１の回路図である。液晶表示装置１は、画素アレイ２、走査線駆動回路３、信号線駆動回路４、及び共通電極駆動回路５を備える。
【0028】
画素アレイ２は、マトリクス状に配置された複数の画素ＰＸを備える。画素アレイ２には、それぞれがＸ方向（ロウ方向ともいう）に延びる複数の走査線ＧＬ１～ＧＬｍと、それぞれがＸ方向に直交するＹ方向（カラム方向ともいう）に延びる複数の信号線ＳＬ１～ＳＬｎとが配設される。“ｍ”及び“ｎ”はそれぞれ、２以上の整数である。走査線ＧＬと信号線ＳＬとの交差領域には、画素ＰＸが配置される。
【0029】
画素ＰＸは、スイッチング素子（アクティブ素子）６、液晶容量（液晶素子）Ｃｌｃ、及び蓄積容量Ｃｓを備える。スイッチング素子６としては、例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられ、またｎチャネルＴＦＴが用いられる。なお、トランジスタのソース及びドレインは、トランジスタに流れる電流の向きによって変化するが、以下の説明では、トランジスタの接続状態の一例を説明する。しかし、ソース及びドレインが名称通りに固定されるものでないことは勿論である。
【0030】
後述するように、画素ＰＸに含まれるＴＦＴは、２個以上のＴＦＴが並列接続されて構成される。図１では、並列接続された複数のＴＦＴを纏めて１個のＴＦＴとして図示している。
【0031】
ＴＦＴ６のドレインは、信号線ＳＬに接続され、そのゲートは、走査線ＧＬに接続され、そのソースは、液晶容量Ｃｌｃの一方の電極に接続される。液晶素子としての液晶容量Ｃｌｃは、画素電極と、共通電極と、これらに挟まれた液晶層とにより構成される。液晶容量Ｃｌｃの他方の電極には、共通電極駆動回路５により共通電圧Ｖｃｏｍが印加される。
【0032】
蓄積容量Ｃｓの一方の電極は、液晶容量Ｃｌｃの一方の電極に接続される。蓄積容量Ｃｓの他方の電極には、共通電極駆動回路５により共通電圧Ｖｃｏｍが印加される。蓄積容量Ｃｓは、画素電極に生じる電位変動を抑制するとともに、画素電極に印加された駆動電圧を次の信号に対応する駆動電圧が印加されるまでの間保持する機能を有する。蓄積容量Ｃｓは、画素電極と、蓄積容量線と、これらに挟まれた絶縁層とにより構成される。蓄積容量Ｃｓの他方の電極（蓄積容量線）には、共通電圧Ｖｃｏｍと異なる蓄積容量電圧を印加してもよい。
【0033】
画素アレイ２の背面には、バックライト（図示せず）が配置される。バックライトは、画素アレイ２の背面に、照明光を照射する。バックライトとしては、例えば、直下型又はサイドライト型（エッジライト型）のＬＥＤバックライトが用いられる。
【0034】
走査線駆動回路３は、複数の走査線ＧＬに接続される。走査線駆動回路３は、制御回路（図示せず）から送られる制御信号に基づいて、ＴＦＴをオン／オフするための走査信号を画素アレイ２に送る。
【0035】
信号線駆動回路４は、複数の信号線ＳＬに電気的に接続される。信号線駆動回路４は、制御回路から制御信号、及び表示データを受ける。信号線駆動回路４は、制御信号に基づいて、表示データに対応する複数の階調信号（複数の駆動電圧）を画素アレイ２に送る。
【0036】
共通電極駆動回路５は、共通電圧Ｖｃｏｍを生成し、これを画素アレイ２内の共通電極及び蓄積容量線に供給する。
【0037】
［１－２］ 液晶表示装置１の具体的な構成
次に、液晶表示装置１の具体的な構成について説明する。
次に、液晶表示装置１の具体的な構成について説明する。
【0038】
図２は、液晶表示装置１の平面図である。図２は、画素アレイに含まれる２個の画素ＰＸを抽出して示している。液晶表示装置１は、図２示した画素ＰＸがＸ方向及びＹ方向にマトリクス状に配置される。Ｘ方向に並んだ１行分の画素は、１本の走査線ＧＬに共通接続される。Ｙ方向に並んだ１列分の画素は、１本の信号線ＳＬに共通接続される。
【0039】
画素ＰＸは、２個のＴＦＴ６－１、６－２を備える。ＴＦＴ６－１、６－２は、共通の走査線ＧＬに接続されるとともに、互いに並列接続される。ＴＦＴは、例えば、逆スタガ型かつチャネルエッチ型のＴＦＴである。逆スタガ型ＴＦＴとは、走査線として機能するゲート電極がソース電極及びドレイン電極よりも下方（絶縁基板側）に設けられたＴＦＴである。逆スタガ型ＴＦＴは、ボトムゲート型ＴＦＴとも呼ばれる。チャネルエッチ型ＴＦＴとは、ソース電極及びドレイン電極を分離する際に、半導体層を多少エッチングするような製法で製造されたＴＦＴである。なお、本実施形態は、逆スタガ型かつチャネルエッチ型のＴＦＴに限定されず、他の種類のＴＦＴに適用してもよい。
【0040】
画素ＰＸは、Ｙ方向に延びる画素電極２０を備える。画素アレイには、画素アレイの各行に共通して、Ｘ方向に延びる蓄積電極２２が設けられる。蓄積電極２２は、前述した蓄積容量線に対応し、蓄積容量を構成する。蓄積電極２２は、画素ＰＸのＹ方向における端部に配置される。画素電極２０及び蓄積電極２２の具体的な構成については後述する。
【0041】
図３は、画素ＰＸに含まれる２個のＴＦＴ６－１、６－２を抽出して示した平面図である。図４は、図３のＰ－Ｐ’線に沿ったＴＦＴ６－１の断面図である。図４には、蓄積電極２２が設けられた部分をＹ方向に切断した断面図（図４の右側の断面図）も図示している。
【0042】
液晶表示装置１は、ＴＦＴ及び画素電極が配置される基板（ＴＦＴ基板ともいう）１０を備える。ＴＦＴ基板１０は、透明かつ絶縁性を有する基板（例えば、ガラス基板、又はプラスチック基板）から構成される。
【0043】
なお、図示は省略するが、液晶表示装置１は、ＴＦＴ基板１０に対向して配置される対向基板と、ＴＦＴ基板１０と対向基板との間に挟持された液晶層とを備える。対向基板は、透明かつ絶縁性を有する基板（例えば、ガラス基板、又はプラスチック基板）から構成される。対向基板には、ブラックマトリクス、カラーフィルタ、及び共通電極などが設けられる。
【0044】
まず、ＴＦＴ６－１の構成について説明する。ＴＦＴ６－１は、図３に示した対称軸ＡＸ１を基準にして線対称の形状を有する。
【0045】
ＴＦＴ基板１０上には、ゲート電極１１Ａが設けられる。ゲート電極１１Ａは、走査線ＧＬとして機能するとともに、走査線ＧＬに電気的に接続される。ゲート電極１１Ａは、半円状である。対称軸ＡＸ１は、ゲート電極１１Ａの半円の対称軸に対応する。本明細書では、半円は、弧（又円弧）と直線とで囲まれた形状を意味する。半円は、円の半分の形状のみを意味するものではない。
【0046】
ゲート電極１１Ａ及びＴＦＴ基板１０上には、ゲート絶縁膜１２が設けられる。ゲート絶縁膜１２を絶縁層ともいう。
【0047】
ゲート絶縁膜１２上には、半導体層１３Ａが設けられる。半導体層１３Ａは、半円状である。半導体層１３Ａは、ゲート電極１１Ａに重なるように配置され、半導体層１３Ａの対称軸は、ゲート電極１１Ａの対称軸と同じである。半導体層１３Ａの面積は、ゲート電極１１Ａの面積より大きい。図３において、半導体層１３Ａの円周側の端部は、ゲート電極１１Ａの円周側の端部とほぼ同じである。半導体層１３Ａの直線側の端部は、ゲート電極１１Ａの直線側の端部より突出するように配置される。
【0048】
半導体層１３Ａ上には、オーミックコンタクト層１４を介して、ソース電極１５Ａが設けられる。オーミックコンタクト層１４は、半導体層と電極との電気的接続を良好にする機能を有する。オーミックコンタクト層１４は、高濃度のｎ型不純物が導入されたｎ＋型半導体層で構成される。オーミックコンタクト層１４は、省略しても構わない。
【0049】
ソース電極１５Ａは、半円状の電極部分を含み、この電極部分が、半円状の半導体層１３Ａの中心に重なるように配置される。ソース電極１５Ａは、対称軸ＡＸ１に沿って延びる。ソース電極１５Ａの幅は、例えば、製造工程で規定される最小配線幅である。
【0050】
半導体層１３Ａ上には、オーミックコンタクト層１６を介して、ドレイン電極１７Ａが設けられる。オーミックコンタクト層１６の構成は、オーミックコンタクト層１４と同じである。オーミックコンタクト層１６は、省略しても構わない。
【0051】
ドレイン電極１７Ａは、ソース電極１５Ａを囲むように構成される。ドレイン電極１７Ａは、Ｃ字状である。ドレイン電極１７Ａの幅は、例えば、製造工程で規定される最小配線幅である。ドレイン電極１７Ａは、信号線ＳＬに電気的に接続される。
【0052】
ゲート絶縁膜１２上には、接続電極１８が設けられる。接続電極１８は、対称軸ＡＸ１上に配置された円形の電極部分と、円形の電極部分からソース電極１５Ａまで延びる電極部分とを含む。接続電極１８の幅は、例えば、製造工程で規定される最小配線幅である。接続電極１８の幅は、円形の電極部分のうち画素電極２０と接する部分以外の円環部分の幅と、ソース電極１５Ａまで延びる直線部分の幅とを意味する。
【0053】
ソース電極１５Ａ及びドレイン電極１７Ａ上には、絶縁層１９が設けられる。
【0054】
絶縁層１９上には、Ｙ方向に延びる画素電極２０が設けられる。画素電極２０は、画素ＰＸが占める領域より若干小さい面積を有する。画素電極２０は、対称軸ＡＸ１上かつ接続電極１８と重なる位置に配置されたスルーホール２１を有する。スルーホール２１は、接続電極１８に向けて窪んだ電極部分に対応する。スルーホール２１は、円形である。画素電極２０は、スルーホール２１を介して接続電極１８に電気的に接続される。図２に示すように、画素電極２０は、ＴＦＴ６－１、６－２に重ならない位置に配置されるとともに、画素ＰＸのうちＴＦＴ６－１、６－２が設けられた領域以外の領域に設けられる。
【0055】
次に、ＴＦＴ６－２の構成について説明する。ＴＦＴ６－２は、図３に示した対称軸ＡＸ２を基準にして線対称の形状を有する。対称軸ＡＸ１と対称軸ＡＸ２とは、例えば９０度の角度をなす。
【0056】
ＴＦＴ６－２の構成（レイアウト及び積層構造）は、ＴＦＴ６－１と同じである。ＴＦＴ６－２は、ゲート電極１１Ｂ、半導体層１３Ｂ、オーミックコンタクト層１４、ソース電極１５Ｂ、オーミックコンタクト層１６、及びドレイン電極１７Ｂを含む。対称軸ＡＸ２は、ゲート電極１１Ｂの半円の対称軸に対応する。
【0057】
ＴＦＴ６－１とＴＦＴ６－２とは、放射状に配置される。具体的には、ＴＦＴ６－１とＴＦＴ６－２とは、スルーホール２１を中心として放射状に配置される。本明細書で放射状とは、ある中心から周囲に広がるように配置される形状をいう。スルーホール２１は、対称軸ＡＸ１と対称軸ＡＸ２との交点に配置される。
【0058】
ゲート電極１１Ａとゲート電極１１Ｂとは、電気的に接続される。半導体層１３Ａと半導体層１３Ｂとは、物理的に接続される。ソース電極１５Ｂは、接続電極１８に電気的に接続される。ドレイン電極１７Ａとドレイン電極１７Ｂとは、電気的に接続される。
【0059】
画素電極２０のＹ方向における端部には、画素電極２０に部分的に重なるように配置された蓄積電極２２が設けられる。すなわち、ゲート絶縁膜１２上には、絶縁層１９－１が設けられる。絶縁層１９－１上には、Ｘ方向に延びる蓄積電極２２が設けられる。蓄積電極２２は、ＴＦＴ６－１、６－２に重ならない位置に配置される。
【0060】
蓄積電極２２上には、絶縁層１９－２が設けられる。絶縁層１９－２上には、画素電極２０が設けられる。絶縁層１９－１、１９－２は、前述した絶縁層１９に対応する。
【0061】
（材料の例示）
半導体層１３Ａ、１３Ｂとしては、アモルファスシリコンが用いられる。
半導体層１３Ａ、１３Ｂとしては、アモルファスシリコンが用いられる。
【0062】
ゲート電極１１Ａ、１１Ｂ、ソース電極１５Ａ、１５Ｂ、ドレイン電極１７Ａ、１７Ｂ、接続電極１８、走査線ＧＬ、及び信号線ＳＬとしては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のいずれか、又はこれらの１種類以上を含む合金等が用いられる。
【0063】
画素電極２０、及び蓄積電極２２としては、透明電極が用いられ、例えばＩＴＯ（インジウム錫酸化物）が用いられる。
【0064】
ゲート絶縁膜１２、及び絶縁層１９としては、透明な絶縁材料が用いられ、例えばシリコン窒化物（ＳｉＮ）が用いられる。
【0065】
［１－３］ 作用
ゲート電極１１Ａとソース電極１５Ａとの重なり部分は、ゲート－ソース間容量Ｃｇｓを構成する。ソース電極１５Ａは、半導体層１３の中心に重なるように配置される。ソース電極１５Ａの幅は、例えば、製造工程で規定される最小配線幅である。本実施形態では、ゲート電極１１Ａとソース電極１５Ａとの重なり部分の面積を小さくできる。これにより、ゲート－ソース間容量Ｃｇｓを小さくできる。ゲート電極１１Ｂとソース電極１５Ｂとの関係についても同様である。
ゲート電極１１Ａとソース電極１５Ａとの重なり部分は、ゲート－ソース間容量Ｃｇｓを構成する。ソース電極１５Ａは、半導体層１３の中心に重なるように配置される。ソース電極１５Ａの幅は、例えば、製造工程で規定される最小配線幅である。本実施形態では、ゲート電極１１Ａとソース電極１５Ａとの重なり部分の面積を小さくできる。これにより、ゲート－ソース間容量Ｃｇｓを小さくできる。ゲート電極１１Ｂとソース電極１５Ｂとの関係についても同様である。
【0066】
ＴＦＴ６－１、６－２のゲートにゲート電圧が印加されると、信号線ＳＬの電位が画素電極２０に印加される。この時、画素電極２０には、ΔＶの電圧降下が生じる。ΔＶは、以下の式で表される。
【0067】
ΔＶ＝Ｃｇｓ・Ｖｇ／（Ｃｌｃ＋Ｃｇｓ）
Ｖｇは、ゲート電圧であり、Ｃｌｃは、液晶容量である。
Ｖｇは、ゲート電圧であり、Ｃｌｃは、液晶容量である。
【0068】
本実施形態では、ゲート－ソース間容量Ｃｇｓを小さくできるため、ΔＶを低減できる。また、画素ＰＸごとのΔＶを低減できるため、複数の画素ＰＸでΔＶの変動を抑制できる。
【0069】
本実施形態では、画素ＰＸごとに２個のＴＦＴ６－１、６－２を配置している。すなわち、画素ＰＸごとに２個のソース電極１５Ａ、１５Ｂが設けられる。よって、画素ＰＸにおけるチャネル幅（ゲート幅）Ｗを大きくすることができる。
【0070】
［１－４］ 変形例
図５は、変形例に係るＴＦＴの平面図である。
図５は、変形例に係るＴＦＴの平面図である。
【0071】
【0072】
ＴＦＴ６－１、６－２の各々の構成は、第１実施形態で説明したＴＦＴ６－１と同じである。ＴＦＴ６－１の対称軸ＡＸ１は、Ｘ方向に平行である。ＴＦＴ６－２の対称軸ＡＸ２は、Ｙ方向に平行である。
【0073】
このように、ＴＦＴ６－１の対称軸ＡＸ１と、ＴＦＴ６－２の対称軸ＡＸ２とは、任意の方向に設定可能である。
【0074】
［１－５］ 第１実施形態の効果
第１実施形態によれば、ゲート電極とソース電極との重なり部分の面積を小さくできるため、ゲート－ソース間容量Ｃｇｓを小さくできる。これにより、画素電極２０の電圧降下ΔＶを低減できる。結果として、液晶表示装置１の動作特性を向上させることができる。
第１実施形態によれば、ゲート電極とソース電極との重なり部分の面積を小さくできるため、ゲート－ソース間容量Ｃｇｓを小さくできる。これにより、画素電極２０の電圧降下ΔＶを低減できる。結果として、液晶表示装置１の動作特性を向上させることができる。
【0075】
また、画素ＰＸは、並列接続された複数のＴＦＴを備えている。これにより、画素ＰＸにおけるチャネル幅Ｗを大きくすることができる。これにより、ＴＦＴの駆動能力を向上させることが可能であり、またＴＦＴの動作を高速化できる。結果として、液晶表示装置１の動作特性を向上させることができる。
【0076】
また、複数のＴＦＴを放射状に配置している。これにより、ソース電極と画素電極とを接続する配線を短くできる。よって、画素ＰＸの開口率を大きくすることができる。
【0077】
また、画素電極２０は、ＴＦＴと重ならない位置に配置される。これにより、画素電極２０がＴＦＴ周りの電位変動の影響を受けるのを避けることができる。よって、液晶表示装置１の動作特性を向上させることができる。
【0078】
また、蓄積電極２２は、画素電極２０の端部に重なるように配置され、ＴＦＴと重ならない位置に配置される。これにより、共通電圧Ｖｃｏｍが印加される蓄積電極２２からの電界に起因してＴＦＴのオフ電流が増えるのを抑制できる。
【0079】
［２］ 第２実施形態
第２実施形態は、画素ＰＸが、放射状に配置されかつ並列接続された３個のＴＦＴを備えるようにしている。
第２実施形態は、画素ＰＸが、放射状に配置されかつ並列接続された３個のＴＦＴを備えるようにしている。
【0080】
［２－１］ 液晶表示装置１の構成
図６は、本発明の第２実施形態に係るＴＦＴの平面図である。
図６は、本発明の第２実施形態に係るＴＦＴの平面図である。
【0081】
画素ＰＸは、３個のＴＦＴ６－１～６－３を備える。ＴＦＴ６－１～６－３は、放射状に配置される。ＴＦＴ６－１～６－３の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。ＴＦＴ６－３は、ゲート電極１１Ｃ、半導体層１３Ｃ、オーミックコンタクト層１４、ソース電極１５Ｃ、オーミックコンタクト層１６、及びドレイン電極１７Ｃを含む。
【0082】
ゲート電極１１Ａ～１１Ｃは、電気的に接続される。半導体層１３Ａ～１３Ｃは、物理的に接続される。ドレイン電極１７Ａ～１７Ｃは、電気的に接続される。接続電極１８は、ソース電極１５Ａ～１５Ｃに電気的に接続されるように配線される。
【0083】
図６に示した対称軸ＡＸ１は、ＴＦＴ６－１の対称軸に対応し、対称軸ＡＸ２は、ＴＦＴ６－２の対称軸に対応し、対称軸ＡＸ３は、ＴＦＴ６－３の対称軸に対応する。対称軸ＡＸ１～ＡＸ３は、この順に６０度の角度をなす。スルーホール２１は、対称軸ＡＸ１～ＡＸ３の交点に配置される。
【0084】
［２－２］ 第１変形例
図７は、第１変形例に係るＴＦＴの平面図である。ＴＦＴ６－１～６－３の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。
図７は、第１変形例に係るＴＦＴの平面図である。ＴＦＴ６－１～６－３の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。
【0085】
対称軸ＡＸ１は、ＴＦＴ６－１、６－３の対称軸である。対称軸ＡＸ２は、ＴＦＴ６－２の対称軸である。対称軸ＡＸ１と対称軸ＡＸ２とは、９０度の角度をなす。ＴＦＴ６－３は、ＴＦＴ６－１と線対称である。
【0086】
スルーホール２１は、対称軸ＡＸ１と対称軸ＡＸ２との交点に配置される。接続電極１８は、ソース電極１５Ａ～１５Ｃに電気的に接続されるように配線される。
【0087】
このように、ＴＦＴ６－１～６－３の対称軸は、任意の方向に設定可能である。
【0088】
［２－３］ 第２変形例
図８は、第２変形例に係るＴＦＴの平面図である。ＴＦＴ６－１～６－３の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。
図８は、第２変形例に係るＴＦＴの平面図である。ＴＦＴ６－１～６－３の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。
【0089】
ＴＦＴ６－１～６－３は、回転対称（具体的には、３回回転対称）である。対称軸ＡＸ１は、ＴＦＴ６－１の対称軸であり、対称軸ＡＸ２は、ＴＦＴ６－２の対称軸であり、対称軸ＡＸ３は、ＴＦＴ６－３の対称軸である。対称軸ＡＸ１～ＡＸ３は、この順に１２０度の角度をなす。
【0090】
ゲート電極１１Ａ～１１Ｃは、電気的に接続される。半導体層１３Ａ～１３Ｃは、それぞれが半円状であり、物理的に分離される。ドレイン電極１７Ａ～１７Ｃは、電気的に接続される。スルーホール２１は、対称軸ＡＸ１～ＡＸ３の交点に配置され、ＴＦＴ６－１～６－３の中心に配置される。接続電極１８は、ソース電極１５Ａ～１５Ｃに電気的に接続されるように配線される。
【0091】
このように、ＴＦＴ６－１～６－３を回転対称に配置することも可能である。
【0092】
［２－４］ 第２実施形態の効果
第２実施形態では、画素ＰＸが３個のＴＦＴを備えているため、ＴＦＴの駆動能力をより向上させることができる。
第２実施形態では、画素ＰＸが３個のＴＦＴを備えているため、ＴＦＴの駆動能力をより向上させることができる。
【0093】
また、第２変形例において複数のＴＦＴを回転対称に配置することで、ＴＦＴの製造工程においてゲート電極とソース及びドレイン電極とのアライメントにズレが生じた場合でも、複数のＴＦＴのアライメントズレが相互に補完されて相殺される。これにより、液晶表示装置１の安定性を向上させることができる。
【0094】
また、第２変形例において、スルーホール２１は、複数のＴＦＴの中心に配置される。これにより、ソース電極とスルーホールとを接続する接続電極１８の配線長を短くできる。よって、画素ＰＸの開口率を大きくすることができる。
【0095】
その他の効果は、第１実施形態と同じである。
【0096】
［３］ 第３実施形態
第３実施形態は、第１ＴＦＴ群と第２ＴＦＴ群とを画素電極２０を挟むように配置している。
第３実施形態は、第１ＴＦＴ群と第２ＴＦＴ群とを画素電極２０を挟むように配置している。
【0097】
図９は、本発明の第３実施形態に係る画素ＰＸの平面図である。
【0098】
画素ＰＸは、第１ＴＦＴ群６－１～６－３と、第２ＴＦＴ群６－４～６－６とを備える。
【0099】
第１ＴＦＴ群６－１～６－３の構成は、第２実施形態で示したＴＦＴ６－１～６－３と同じである。第２ＴＦＴ群６－４～６－６の構成も、第２実施形態で示したＴＦＴ６－１～６－３と同じである。
【0100】
第１ＴＦＴ群６－１～６－３と第２ＴＦＴ群６－４～６－６とは、画素電極２０のＹ方向両側に配置される。第１ＴＦＴ群６－１～６－３と第２ＴＦＴ群６－４～６－６とは、点対称である。すなわち、第２ＴＦＴ群６－４～６－６は、第１ＴＦＴ群６－１～６－３を１８０度回転させた形状を有する。
【0101】
第１ＴＦＴ群６－１～６－３のソース電極は、接続電極１８－１に接続される。接続電極１８－１は、スルーホール２１－１を介して画素電極２０に接続される。
【0102】
第２ＴＦＴ群６－４～６－６のソース電極は、接続電極１８－２に接続される。接続電極１８－２は、スルーホール２１－２を介して画素電極２０に接続される。
【0103】
第１ＴＦＴ群６－１～６－３のゲート電極と、第２ＴＦＴ群６－４～６－６のゲート電極とは、Ｙ方向に延びる接続電極２３で接続される。第１ＴＦＴ群６－１～６－３のドレイン電極と、第２ＴＦＴ群６－４～６－６のドレイン電極とは、Ｙ方向に延びる接続電極２４で接続される。
【0104】
【0105】
第１画素のゲート電極は、第１画素のＸ方向に隣接する第２画素の接続電極２３に電気的に接続される。ゲート電極と接続電極２３とが全体として走査線ＧＬとして機能する。ＴＦＴ６－１～６－６のドレイン電極は、信号線ＳＬに電気的に接続される。
【0106】
第３実施形態によれば、第１ＴＦＴ群と第２ＴＦＴ群とのアライメントにズレが生じた場合でも、第１ＴＦＴ群と第２ＴＦＴ群とのアライメントズレが相互に補完されて相殺される。これにより、液晶表示装置１の安定性を向上させることができる。
【0107】
その他の効果は、第１実施形態と同じである。
【0108】
第３実施形態は、２個のＴＦＴ群がそれぞれ、３個のＴＦＴを備える構成に限定されず、各ＴＦＴ群が２個、又は４個以上のＴＦＴを備える構成にも適用できる。
【0109】
［４］ 第４実施形態
第４実施形態は、画素ＰＸが、放射状に配置されかつ並列接続された４個以上のＴＦＴを備えるようにしている。
第４実施形態は、画素ＰＸが、放射状に配置されかつ並列接続された４個以上のＴＦＴを備えるようにしている。
【0110】
［４－１］ 液晶表示装置１の構成
図１１は、本発明の第４実施形態に係るＴＦＴの平面図である。
図１１は、本発明の第４実施形態に係るＴＦＴの平面図である。
【0111】
画素ＰＸは、４個のＴＦＴ６－１～６－４を備える。ＴＦＴ６－１～６－４は、放射状に配置される。ＴＦＴ６－１～６－４の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。
【0112】
対称軸ＡＸ１は、ＴＦＴ６－１、６－４の対称軸である。対称軸ＡＸ２は、ＴＦＴ６－２の対称軸である。対称軸ＡＸ３は、ＴＦＴ６－３の対称軸である。対称軸ＡＸ１～ＡＸ３は、この順に６０度の角度をなす。ＴＦＴ６－４は、ＴＦＴ６－１と線対称である。
【0113】
スルーホール２１は、対称軸ＡＸ１～ＡＸ３の交点に配置される。接続電極１８は、ＴＦＴ６－１～６－４の４個のソース電極に電気的に接続されるように配線される。
【0114】
このように、画素ＰＸが４個のＴＦＴ６－１～６－４を備えることも可能である。
【0115】
［４－２］ 変形例
図１２は、変形例に係るＴＦＴの平面図である。
図１２は、変形例に係るＴＦＴの平面図である。
【0116】
画素ＰＸは、５個のＴＦＴ６－１～６－５を備える。ＴＦＴ６－１～６－５は、放射状に配置される。ＴＦＴ６－１～６－５の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。
【0117】
対称軸ＡＸ１は、ＴＦＴ６－１、６－４の対称軸である。対称軸ＡＸ２は、ＴＦＴ６－２、６－５の対称軸である。対称軸ＡＸ３は、ＴＦＴ６－３の対称軸である。対称軸ＡＸ１～ＡＸ３は、この順に６０度の角度をなす。ＴＦＴ６－４は、ＴＦＴ６－１と線対称である。ＴＦＴ６－５は、ＴＦＴ６－２と線対称である。
【0118】
スルーホール２１は、対称軸ＡＸ１～ＡＸ３の交点に配置される。接続電極１８は、ＴＦＴ６－１～６－５の５個のソース電極に電気的に接続されるように配線される。
【0119】
このように、画素ＰＸが５個のＴＦＴ６－１～６－５を備えることも可能である。なお、画素ＰＸは、６個以上のＦＴＦを備えていてもよい。
【0120】
［４－３］ 第４実施形態の効果
第４実施形態においても、第１実施形態と同じ効果を得ることができる。
第４実施形態においても、第１実施形態と同じ効果を得ることができる。
【0121】
［５］ 第５実施形態
第５実施形態では、回転対称に配置された３個のＴＦＴのうち１個のＴＦＴを平行移動するように配置している。
第５実施形態では、回転対称に配置された３個のＴＦＴのうち１個のＴＦＴを平行移動するように配置している。
【0122】
［５－１］ 液晶表示装置１の構成
図１３は、本発明の第５実施形態に係るＴＦＴの平面図である。
図１３は、本発明の第５実施形態に係るＴＦＴの平面図である。
【0123】
画素ＰＸは、３個のＴＦＴ６－１～６－３を備える。ＴＦＴ６－１～６－３の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。
【0124】
対称軸ＡＸ１は、ＴＦＴ６－１の対称軸であり、対称軸ＡＸ２は、ＴＦＴ６－２の対称軸であり、対称軸ＡＸ３は、ＴＦＴ６－３の対称軸である。
【0125】
ＴＦＴ６－１、６－２は、放射状に配置される。対称軸ＡＸ１と対称軸ＡＸ２とは、１２０度の角度をなす。ゲート電極１１Ａとゲート電極１１Ｂとは、電気的に接続される。半導体層１３Ａと半導体層１３Ｂとは、物理的に接続される。ドレイン電極１７Ａとドレイン電極１７Ｂとは、電気的に接続される。
【0126】
ＴＦＴ６－３は、ＴＦＴ６－１からＹ方向に離れて配置される。対称軸ＡＸ１と対称軸ＡＸ３とは、１２０度の角度をなす。半導体層１３Ｃは、半導体層１３Ａと分離される。換言すると、ＴＦＴ６－３は、回転対称に配置された３個のＴＦＴのうち１個のＴＦＴをＹ方向に沿って平行移動して構成される。
【0127】
ゲート電極１１Ｃは、Ｙ方向に延びる接続電極２３を介してゲート電極１１Ａに電気的に接続される。ドレイン電極１７Ｃは、Ｙ方向に延びる接続電極２４を介してドレイン電極１７Ａに電気的に接続される。
【0128】
スルーホール２１は、ＴＦＴ６－１、６－２とＴＦＴ６－３との間に配置される。接続電極１８は、ソース電極１５Ａ～１５Ｃに電気的に接続されるように配線される。
【0129】
［５－２］ 第１変形例
図１４は、第１変形例に係るＴＦＴの平面図である。
図１４は、第１変形例に係るＴＦＴの平面図である。
【0130】
図１４のＴＦＴ６－１、６－２は、図１３のＴＦＴ６－１、６－２を反時計回りに３０度回転させたものである。図１４のＴＦＴ６－３は、図１３の１～６－３を反時計回りに３０度回転させたものである。それに合わせて、接続電極１８は、ソース電極１５Ａ～１５Ｃに電気的に接続されるように配線される。
【0131】
［５－３］ 第２変形例
図１５は、第２変形例に係るＴＦＴの平面図である。
図１５は、第２変形例に係るＴＦＴの平面図である。
【0132】
図１５のＴＦＴ６－１～６－３のレイアウトは、図１４と同じである。第２変形例では、第１変形例と比べて、スルーホール２１がＹ方向にずれて配置される。それに合わせて、接続電極１８は、スルーホール２１に電気的に接続されるように配線される。
【0133】
［５－４］ 第５実施形態の効果
第５実施形態によれば、スルーホール２１をＴＦＴから離して配置することができる。このより、スルーホール２１の電位、及び接続電極１８の電位に起因してＴＦＴの動作に干渉するのを抑制できる。
第５実施形態によれば、スルーホール２１をＴＦＴから離して配置することができる。このより、スルーホール２１の電位、及び接続電極１８の電位に起因してＴＦＴの動作に干渉するのを抑制できる。
【0134】
また、画素ＰＸのＸ方向（短手方向）の幅を低減することができる。第５実施形態の構成は、主にリアルカラー画素配置のように、各画素（サブピクセル）の短手方向の幅が長手方向の１／３程度となるような画素において、有用である。
【0135】
その他の効果は、第１実施形態と同じである。
【0136】
［６］ 第６実施形態
第６実施形態では、回転対称に配置された４個のＴＦＴのうち１個のＴＦＴを平行移動するように配置している。
第６実施形態では、回転対称に配置された４個のＴＦＴのうち１個のＴＦＴを平行移動するように配置している。
【0137】
【0138】
画素ＰＸは、４個のＴＦＴ６－１～６－４を備える。ＴＦＴ６－４は、ゲート電極１１Ｄ、半導体層１３Ｄ、オーミックコンタクト層１４、ソース電極１５Ｄ、オーミックコンタクト層１６、及びドレイン電極１７Ｄを含む。ＴＦＴ６－１～６－４の各々の構成は、第１実施形態で説明したＴＦＴ６－１の構成と同じである。Ｘ方向に隣接する複数の画素ＰＸのゲート電極は、１本の走査線ＧＬに共通接続される。
【0139】
図１７は、画素ＰＸに含まれるＴＦＴの平面図である。
対称軸ＡＸ１は、ＴＦＴ６－１、６－３の対称軸である。対称軸ＡＸ２は、ＴＦＴ６－２の対称軸である。対称軸ＡＸ３は、ＴＦＴ６－４の対称軸である。対称軸ＡＸ１と対称軸ＡＸ２とは、９０度の角度をなす。ＴＦＴ６－１～６－３は、放射状に配置される。ＴＦＴ６－３は、ＴＦＴ６－１と線対称である。
対称軸ＡＸ１は、ＴＦＴ６－１、６－３の対称軸である。対称軸ＡＸ２は、ＴＦＴ６－２の対称軸である。対称軸ＡＸ３は、ＴＦＴ６－４の対称軸である。対称軸ＡＸ１と対称軸ＡＸ２とは、９０度の角度をなす。ＴＦＴ６－１～６－３は、放射状に配置される。ＴＦＴ６－３は、ＴＦＴ６－１と線対称である。
【0140】
ゲート電極１１Ａ～１１Ｃは、電気的に接続される。半導体層１３Ａ～１３Ｃは、物理的に接続される。ドレイン電極１７Ａ～１７Ｃは、電気的に接続される。
【0141】
ＴＦＴ６－４は、ＴＦＴ群６－１～６－３から離れて配置される。対称軸ＡＸ１と対称軸ＡＸ３とは、９０度の角度をなす。半導体層１３Ｄは、半導体層１３Ａと分離される。換言すると、ＴＦＴ６－４は、回転対称に配置された４個のＴＦＴのうち１個のＴＦＴをＹ方向に沿って平行移動して構成される。
【0142】
ゲート電極１１Ｄは、Ｙ方向に延びる接続電極２３を介してゲート電極１１Ａに電気的に接続される。ドレイン電極１７Ｄは、Ｙ方向に延びる接続電極２４を介してドレイン電極１７Ａに電気的に接続される。
【0143】
スルーホール２１は、ＴＦＴ６－１～６－３とＴＦＴ６－４との間に配置される。接続電極１８は、ソース電極１５Ａ～１５Ｄに電気的に接続されるように配線される。
【0144】
［６－２］ 第１変形例
図１８は、第１変形例に係るＴＦＴの平面図である。
図１８は、第１変形例に係るＴＦＴの平面図である。
【0145】
図１８のＴＦＴ６－１～６－３は、図１６のＴＦＴ６－１～６－３を反時計回りに４５度回転させたものである。図１８のＴＦＴ６－４は、図１６のＴＦＴ６－４を反時計回りに４５度回転させたものである。それに合わせて、接続電極１８は、ソース電極１５Ａ～１５Ｄに電気的に接続されるように配線される。
【0146】
［６－３］ 第２変形例
図１９は、第２変形例に係るＴＦＴの平面図である。
図１９は、第２変形例に係るＴＦＴの平面図である。
【0147】
ＴＦＴ６－４は、対称軸ＡＸ２上に配置される。ＴＦＴ６－４は、ＴＦＴ６－２と線対称である。
【0148】
［６－４］ 第３変形例
図２０は、第３変形例に係るＴＦＴの平面図である。
図２０は、第３変形例に係るＴＦＴの平面図である。
【0149】
【0150】
［６－５］ 第６実施形態の効果
第６実施形態においても、第５実施形態と同じ効果を得ることができる。
第６実施形態においても、第５実施形態と同じ効果を得ることができる。
【0151】
［７］ 第７実施形態
第７実施形態は、画素ＰＸが回転対称に配置された４個のＴＦＴを備えるようにしている。
第７実施形態は、画素ＰＸが回転対称に配置された４個のＴＦＴを備えるようにしている。
【0152】
図２１は、本発明の第７実施形態に係る液晶表示装置１の平面図である。図２１は、画素アレイに含まれる２個の画素ＰＸを抽出して示している。Ｘ方向に並んだ１行分の画素は、１本の走査線ＧＬに共通接続される。Ｙ方向に並んだ１列分の画素は、１本の信号線ＳＬに共通接続される。
【0153】
画素ＰＸは、４個のＴＦＴ６－１～６－４を備える。ＴＦＴ６－１～６－４は、共通の走査線ＧＬに接続されるとともに、互いに並列接続される。画素ＰＸは、Ｙ方向に延びる画素電極２０を備える。画素電極２０は、ＴＦＴに重なるように配置される。画素アレイには、画素アレイの各行に共通して、Ｘ方向に延びる蓄積電極２２が設けられる。蓄積電極２２は、ＴＦＴに重なるように配置される。画素電極２０及び蓄積電極２２の具体的な構成については後述する。
【0154】
図２２は、画素ＰＸに含まれる４個のＴＦＴ６－１～６－４を抽出して示した平面図である。図２３は、図２２のＱ－Ｑ’－Ｑ’’線に沿ったＴＦＴ６－１の断面図である。なお、図示は省略するが、液晶表示装置１は、ＴＦＴ基板１０に対向して配置される対向基板と、ＴＦＴ基板１０と対向基板との間に挟持された液晶層とを備える。対向基板には、ブラックマトリクス、カラーフィルタ、及び共通電極などが設けられる。
【0155】
ＴＦＴ６－１～６－４は、放射状かつ回転対称に配置される。ＴＦＴ６－１～６－４は、全体が四角形で構成され、それぞれが四角形の４つの角に配置される。四角形は、典型的には正方形である。正方形の対角線を通る軸を対称軸ＡＸ１、ＡＸ２とする。対称軸ＡＸ１と対角線ＡＸ２とは、９０度の角度をなす。
【0156】
ＴＦＴ６－１は、対称軸ＡＸ１を基準にして線対称の形状を有する。ＴＦＴ６－２は、対称軸ＡＸ２を基準にして線対称の形状を有する。ＴＦＴ６－３は、対称軸ＡＸ１を基準にして線対称の形状を有する。ＴＦＴ６－４は、対称軸ＡＸ２を基準にして線対称の形状を有する。ＴＦＴ６－１は、ＴＦＴ６－３と線対称である。ＴＦＴ６－２は、ＴＦＴ６－４と線対称である。
【0157】
まず、ＴＦＴ６－１の構成について説明する。
ＴＦＴ基板１０上には、ゲート電極１１Ａが設けられる。ゲート電極１１Ａは、一端が曲線で構成され、他端が直線で構成される。換言すると、ゲート電極１１Ａは、おおよそ半円状である。
ＴＦＴ基板１０上には、ゲート電極１１Ａが設けられる。ゲート電極１１Ａは、一端が曲線で構成され、他端が直線で構成される。換言すると、ゲート電極１１Ａは、おおよそ半円状である。
【0158】
ゲート電極１１Ａ及びＴＦＴ基板１０上には、ゲート絶縁膜１２が設けられる。
【0159】
ゲート絶縁膜１２上には、半導体層１３Ａが設けられる。半導体層１３Ａは、一端が曲線で構成され、他端が直線で構成される。換言すると、半導体層１３Ａは、おおよそ半円状である。半導体層１３Ａは、ゲート電極１１Ａに重なるように配置される。半導体層１３Ａの面積は、ゲート電極１１Ａの面積より大きい。図２２において、半導体層１３Ａの曲線側の端部は、ゲート電極１１Ａの曲線側の端部とほぼ同じである。半導体層１３Ａの直線側の端部は、ゲート電極１１Ａの直線側の端部より突出するように配置される。
【0160】
半導体層１３Ａ上には、オーミックコンタクト層１４を介して、ソース電極１５Ａが設けられる。ソース電極１５Ａは、対称軸ＡＸ１に沿って延びる。ソース電極１５Ａは、半円状の電極部分を含み、この電極部分が、半導体層１３Ａに重なるように配置される。ソース電極１５Ａの幅は、例えば、製造工程で規定される最小配線幅である。
【0161】
半導体層１３Ａ上には、オーミックコンタクト層１６を介して、ドレイン電極１７Ａが設けられる。ドレイン電極１７Ａは、ソース電極１５Ａを囲むように構成される。ドレイン電極１７Ａは、Ｃ字状である。ドレイン電極１７Ａの幅は、例えば、製造工程で規定される最小配線幅である。ドレイン電極１７Ａは、信号線ＳＬに電気的に接続される。
【0162】
ゲート絶縁膜１２上には、接続電極１８が設けられる。接続電極１８は、対称軸ＡＸ１と対称軸ＡＸ２との交点に配置された円形の電極部分と、円形の電極部分からソース電極１５Ａまで延びる電極部分とを含む。接続電極１８の幅は、例えば、製造工程で規定される最小配線幅である。接続電極１８の幅は、円形の電極部分のうち画素電極２０と接する部分以外の円環部分の幅と、ソース電極１５Ａまで延びる直線部分の幅とを意味する。
【0163】
ソース電極１５Ａ及びドレイン電極１７Ａ上には、絶縁層１９－１が設けられる。
【0164】
絶縁層１９－１上には、Ｘ方向に延びる蓄積電極２２が設けられる。蓄積電極２２は、ＴＦＴ６－１～６－４に重なるように配置される。蓄積電極２２は、ＴＦＴ６－１～６－４全体の中央部分に、円形の開口部２２Ａを有する。
【0165】
蓄積電極２２及び絶縁層１９－１上には、絶縁層１９－２が設けられる。
【0166】
絶縁層１９－２上には、Ｙ方向に延びる画素電極２０が設けられる。画素電極２０は、画素ＰＸが占める領域より若干小さい面積を有する。画素電極２０は、ＴＦＴ６－１～６－４に重なるように配置される。
【0167】
画素電極２０は、対称軸ＡＸ１と対称軸ＡＸ２との交点にスルーホール２１を有する。スルーホール２１は、円形である。スルーホール２１は、蓄積電極２２の開口部２２Ａを通過する。画素電極２０は、スルーホール２１を介して接続電極１８に電気的に接続される。
【0168】
ＴＦＴ６－２～６－４は、ＴＦＴ６－１と同じ構成である。
【0169】
４個のゲート電極１１Ａ～１１Ｄは、電気的に接続される。ゲート電極１１Ａ～１１Ｄは、全体として、その外周が、角の丸まった正方形を有する。ゲート電極１１Ａ～１１Ｄは、全体として、中央部に正方形の開口部を有する。ゲート電極１１Ａ～１１Ｄは、走査線ＧＬに電気的に接続される。
【0170】
４個の半導体層１３Ａ～１３Ｄは、物理的に接続される。半導体層１３Ａ～１３Ｄは、全体として、その外周が、角の丸まった正方形を有する。半導体層１３Ａ～１３Ｄは、全体として、中央部に八角形の開口部を有する。
【0171】
４個のソース電極１５Ａ～１５Ｄは、対称軸ＡＸ１、ＡＸ２に重なるようにして、十字状に配置される。
【0172】
４個のドレイン電極１７Ａ～１７Ｄは、電気的に接続される。ドレイン電極１７Ａ～１７Ｄは、全体として、その外周が、角の丸まった正方形を有する。ドレイン電極１７Ａ～１７Ｄは、信号線ＳＬに電気的に接続される。
【0173】
第７実施形態によれば、複数のＴＦＴを回転対称に配置することで、ＴＦＴの製造工程においてゲート電極とソース及びドレイン電極とのアライメントにズレが生じた場合でも、複数のＴＦＴのアライメントズレが相互に補完されて相殺される。これにより、液晶表示装置１の安定性を向上させることができる。
【0174】
また、スルーホール２１は、複数のＴＦＴの中心に配置される。これにより、ソース電極とスルーホールとを接続する接続電極１８の配線長を短くできる。よって、画素ＰＸの開口率を大きくすることができる。
【0175】
その他の効果は、第１実施形態と同じである。
【0176】
なお、画素ＰＸに含まれるＴＦＴの数は、４個に限らず、３個でもよいし、５個以上でもよい。
【0177】
［８］ 第８実施形態
第８実施形態は、画素ＰＸが回転対称に配置された６個のＴＦＴを備えるようにしている。
第８実施形態は、画素ＰＸが回転対称に配置された６個のＴＦＴを備えるようにしている。
【0178】
【0179】
画素ＰＸは、６個のＴＦＴ６－１～６－６を備える。ＴＦＴ６－１～６－６は、共通の走査線ＧＬに接続されるとともに、互いに並列接続される。
【0180】
図２５は、画素ＰＸに含まれる６個のＴＦＴ６－１～６－６を抽出して示した平面図である。ＴＦＴ６－１～６－６の各々の構成は、第７実施形態で説明したＴＦＴ６－１の構成と同じである。
【0181】
ＴＦＴ６－１～６－６は、放射状かつ回転対称に配置される。ＴＦＴ６－１～６－６は、全体が六角形で構成され、それぞれが六角形の６つの角に配置される。六角形の頂点と中心とを通る軸を対称軸ＡＸ１～ＡＸ３とする。対称軸ＡＸ１～ＡＸ３は、六角形の中心を通る対角線に対応する。対称軸ＡＸ１～ＡＸ３は、この順に６０度の角度をなす。
【0182】
対称軸ＡＸ１は、ＴＦＴ６－１、６－４の対称軸である。対称軸ＡＸ２は、ＴＦＴ６－２、６－５の対称軸である。対称軸ＡＸ３は、ＴＦＴ６－３、６－６の対称軸である。
【0183】
スルーホール２１は、対称軸ＡＸ１～ＡＸ３の交点に配置される。接続電極１８は、ＴＦＴ６－１～６－６のそれぞれのソース電極に電気的に接続されるように配線される。
【0184】
ＴＦＴ６－１～６－６の６個のゲート電極は、電気的に接続される。６個のゲート電極は、全体として、その外周が、角の丸まった六角形を有する。６個のゲート電極１１Ｄは、全体として、中央部に六角形の開口部を有する。ゲート電極は、走査線ＧＬに電気的に接続される。
【0185】
ＴＦＴ６－１～６－６の６個の半導体層は、物理的に接続される。６個の半導体層は、全体として、その外周が、角の丸まった六角形を有する。６個の半導体層は、全体として、中央部におおよそ六角形の開口部を有する。
【0186】
ＴＦＴ６－１～６－６の６個のソース電極は、対称軸ＡＸ１～ＡＸ３に重なるように配置される。
【0187】
ＴＦＴ６－１～６－６の６個のドレイン電極は、電気的に接続される。６個のドレイン電極は、全体として、その外周が、角の丸まった六角形を有する。ドレイン電極は、信号線ＳＬに電気的に接続される。
【0188】
第８実施形態においても、第７実施形態と同じ効果を得ることができる。
【0189】
なお、画素ＰＸに含まれるＴＦＴの数は、６個に限らず、７個以上でもよい。
【0190】
上記各実施形態では、表示装置として液晶表示装置を例に挙げて説明している。本実施形態は、液晶表示装置以外の表示装置にも適用可能である。例えば、本実施形態は、有機ＥＬ（electroluminescence）表示装置にも適用可能である。
【0191】
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0192】
１…液晶表示装置、２…画素アレイ、３…走査線駆動回路、４…信号線駆動回路、５…共通電極駆動回路、６…ＴＦＴ、１０…ＴＦＴ基板、１１Ａ～１１Ｄ…ゲート電極、１２…ゲート絶縁膜、１３Ａ～１３Ｄ…半導体層、１４…オーミックコンタクト層、１５Ａ～１５Ｄ…ソース電極、１６…オーミックコンタクト層、１７Ａ～１７Ｄ…ドレイン電極、１８…接続電極、１９…絶縁層、２０…画素電極、２１…スルーホール、２２…蓄積電極、２２Ａ…開口部、２３…接続電極、２４…接続電極、ＧＬ…走査線、ＳＬ…信号線。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
