知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024042642
(43)【公開日】2024-03-28
(54)【発明の名称】半導体装置及びその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20240321BHJP
H01L 29/739 20060101ALI20240321BHJP
H01L 29/12 20060101ALI20240321BHJP
H01L 21/336 20060101ALI20240321BHJP
【ＦＩ】
H01L29/78 652M
H01L29/78 655G
H01L29/78 652T
H01L29/78 653A
H01L29/78 652J
H01L29/78 658F
H01L29/78 652D
【審査請求】未請求
【請求項の数】28
【出願形態】ＯＬ
(21)【出願番号】P 2023062251
(22)【出願日】2023-04-06
(31)【優先権主張番号】P 2022146836
(32)【優先日】2022-09-15
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】窪内 源宜
(72)【発明者】
【氏名】河野 涼一
(57)【要約】
【課題】コンタクトトレンチを有する構造において、ゲート閾値電圧のばらつきを抑制することができる半導体装置を提供する。
【解決手段】第１導電型の半導体基板１０と、半導体基板１０に設けられた第１トレンチ１１に埋め込まれた絶縁ゲート型電極構造（６，７）と、半導体基板１０に第１トレンチ１１に接して設けられた第２導電型のベース領域３と、ベース領域３の上部に第１トレンチ１１に接して設けられた第１導電型の第１主電極領域４ａ，４ｂと、半導体基板１０に設けられた第２トレンチ１４に埋め込まれ、ベース領域３に接し、ベース領域３よりも高不純物濃度の第２導電型のポリシリコン膜１５と、半導体基板１０の下面側に設けられた第２主電極領域９を備える。
【選択図】図２
【解決手段】第１導電型の半導体基板１０と、半導体基板１０に設けられた第１トレンチ１１に埋め込まれた絶縁ゲート型電極構造（６，７）と、半導体基板１０に第１トレンチ１１に接して設けられた第２導電型のベース領域３と、ベース領域３の上部に第１トレンチ１１に接して設けられた第１導電型の第１主電極領域４ａ，４ｂと、半導体基板１０に設けられた第２トレンチ１４に埋め込まれ、ベース領域３に接し、ベース領域３よりも高不純物濃度の第２導電型のポリシリコン膜１５と、半導体基板１０の下面側に設けられた第２主電極領域９を備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１導電型の半導体基板と、
前記半導体基板に設けられた第１トレンチに埋め込まれた絶縁ゲート型電極構造と、
前記半導体基板に前記第１トレンチに接して設けられた第２導電型のベース領域と、
前記ベース領域の上部に前記第１トレンチに接して設けられた第１導電型の第１主電極領域と、
前記半導体基板に設けられた第２トレンチに埋め込まれ、前記ベース領域に接し、前記ベース領域よりも高不純物濃度の第２導電型のポリシリコン膜と、
前記半導体基板の下面側に設けられた第２主電極領域と、
を備えることを特徴とする半導体装置。
前記半導体基板に設けられた第１トレンチに埋め込まれた絶縁ゲート型電極構造と、
前記半導体基板に前記第１トレンチに接して設けられた第２導電型のベース領域と、
前記ベース領域の上部に前記第１トレンチに接して設けられた第１導電型の第１主電極領域と、
前記半導体基板に設けられた第２トレンチに埋め込まれ、前記ベース領域に接し、前記ベース領域よりも高不純物濃度の第２導電型のポリシリコン膜と、
前記半導体基板の下面側に設けられた第２主電極領域と、
を備えることを特徴とする半導体装置。
【請求項2】
前記第１トレンチ及び前記第２トレンチが、互いに離間することを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記第２トレンチが、前記第１主電極領域には設けられていないことを特徴とする請求項１又は２に記載の半導体装置。
【請求項4】
前記第２トレンチが、前記第１主電極領域に設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項5】
前記第２トレンチが、前記第１主電極領域を貫通して前記ベース領域に達することを特徴とする請求項４に記載の半導体装置。
【請求項6】
前記第１トレンチ及び前記第２トレンチが互いに接することを特徴とする請求項１に記載の半導体装置。
【請求項7】
前記第１主電極領域に接して設けられた第２導電型のコンタクト領域を更に備えることを特徴とする請求項１又は２に記載の半導体装置。
【請求項8】
前記コンタクト領域が前記第２トレンチの下面に接することを特徴とする請求項７に記載の半導体装置。
【請求項9】
前記第２トレンチに前記ポリシリコン膜を介して埋め込まれたコンタクト部を更に備えることを特徴とする請求項１又は２に記載の半導体装置。
【請求項10】
前記ポリシリコン膜の上面が、前記第１主電極領域の上面と同じ高さであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項11】
前記第１トレンチ及び前記第２トレンチが同一方向にストライプ状に延伸し、
前記第１主電極領域及びコンタクト領域が、前記第１トレンチ及び前記第２トレンチの延伸方向に平行な方向において、交互に設けられている
ことを特徴とする請求項７に記載の半導体装置。
前記第１主電極領域及びコンタクト領域が、前記第１トレンチ及び前記第２トレンチの延伸方向に平行な方向において、交互に設けられている
ことを特徴とする請求項７に記載の半導体装置。
【請求項12】
前記ポリシリコン膜の上面に凹部が設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項13】
前記第１主電極領域の深さが、前記第２トレンチの深さよりも浅く、
前記第２トレンチが、前記第１主電極領域を貫通し、前記ベース領域に達する
ことを特徴とする請求項１又は２に記載の半導体装置。
前記第２トレンチが、前記第１主電極領域を貫通し、前記ベース領域に達する
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項14】
前記ポリシリコン膜が、前記第１主電極領域及び前記ベース領域に接することを特徴とする請求項１３に記載の半導体装置。
【請求項15】
前記コンタクト領域の深さが、前記第２トレンチの深さよりも浅く、
前記第２トレンチが、前記コンタクト領域を貫通し、前記ベース領域に達する
ことを特徴とする請求項７に記載の半導体装置。
前記第２トレンチが、前記コンタクト領域を貫通し、前記ベース領域に達する
ことを特徴とする請求項７に記載の半導体装置。
【請求項16】
前記ポリシリコン膜が、前記コンタクト領域及び前記ベース領域に接することを特徴とする請求項１５に記載の半導体装置。
【請求項17】
前記第１主電極領域の深さが、前記第２トレンチの深さよりも深く、
前記第２トレンチの底面が、前記第１主電極領域の内部に位置する
ことを特徴とする請求項１又は２に記載の半導体装置。
前記第２トレンチの底面が、前記第１主電極領域の内部に位置する
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項18】
前記ポリシリコン膜が、前記第１主電極領域に接し、前記ベース領域から離間することを特徴とする請求項１７に記載の半導体装置。
【請求項19】
前記コンタクト領域の深さが、前記第２トレンチの深さよりも深く、
前記第２トレンチの底面が、前記コンタクト領域の内部に位置する
ことを特徴とする請求項７に記載の半導体装置。
前記第２トレンチの底面が、前記コンタクト領域の内部に位置する
ことを特徴とする請求項７に記載の半導体装置。
【請求項20】
前記ポリシリコン膜が、前記コンタクト領域に接し、前記ベース領域から離間することを特徴とする請求項１９に記載の半導体装置。
【請求項21】
前記ポリシリコン膜の上面が平面であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項22】
前記ポリシリコン膜が、前記ベース領域に接し、前記第１主電極領域から離間することを特徴とする請求項１３に記載の半導体装置。
【請求項23】
前記ポリシリコン膜が、前記第２トレンチの底面及び側面の一部に沿って設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項24】
前記第１トレンチ及び前記第２トレンチが同一方向にストライプ状に延伸し、
前記第１主電極領域及びコンタクト領域が、前記第１トレンチ及び前記第２トレンチの延伸方向に平行にストライプ状に延伸する
ことを特徴とする請求項１に記載の半導体装置。
前記第１主電極領域及びコンタクト領域が、前記第１トレンチ及び前記第２トレンチの延伸方向に平行にストライプ状に延伸する
ことを特徴とする請求項１に記載の半導体装置。
【請求項25】
前記第２トレンチが、前記コンタクト領域の上部に設けられていることを特徴とする請求項２４に記載の半導体装置。
【請求項26】
前記ポリシリコン膜が、前記第２トレンチの側面及び底面がなす角部に選択的に設けられていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項27】
前記コンタクト領域の深さが、前記第１主電極領域の深さよりも深いことを特徴とする請求項７に記載の半導体装置。
【請求項28】
第１導電型の半導体基板に第１トレンチを形成する工程と、
前記第１トレンチに絶縁ゲート型電極構造を形成する工程と、
前記半導体基板に前記第１トレンチに接して第２導電型のベース領域を形成する工程と、
前記ベース領域の上部に前記第１トレンチに接して第１導電型の第１主電極領域を形成する工程と、
前記半導体基板の上部に、前記ベース領域に接する第２トレンチを形成する工程と、
前記第２トレンチに、前記ベース領域よりも高不純物濃度の第２導電型のポリシリコン膜を埋め込む工程と、
前記半導体基板の下面側に第２主電極領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
前記第１トレンチに絶縁ゲート型電極構造を形成する工程と、
前記半導体基板に前記第１トレンチに接して第２導電型のベース領域を形成する工程と、
前記ベース領域の上部に前記第１トレンチに接して第１導電型の第１主電極領域を形成する工程と、
前記半導体基板の上部に、前記ベース領域に接する第２トレンチを形成する工程と、
前記第２トレンチに、前記ベース領域よりも高不純物濃度の第２導電型のポリシリコン膜を埋め込む工程と、
前記半導体基板の下面側に第２主電極領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
従来、トレンチゲート構造の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置において、微細化に伴う耐量低下を補う技術として、ゲートトレンチ間のメサ部を露出するようにコンタクトホールを形成した後に、ゲートトレンチ間のメサ部を更にエッチングし、トレンチ（コンタクトトレンチ）を形成する技術が開発されている。
【0003】
コンタクトトレンチの形成後には、コンタクト抵抗を低減するために、コンタクトトレンチの底面にボロン（Ｂ）等のｐ型不純物をイオン注入して高不純物濃度のコンタクト領域を形成する。その後、コンタクトトレンチに、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）等のバリアメタル膜を介して、タングステン（Ｗ）等のコンタクトプラグを埋め込む。
【0004】
特許文献１は、コンタクト用トレンチの下方に正孔引き抜き領域がボディ領域よりも浅く形成され、オーミック接触していること、及び、正孔引き抜き領域がコンタクト用トレンチの存在範囲内に収まるように配置されてもよいことを開示する。特許文献２は、ｐ＋層がソースボディコンタクトトレンチに沿って形成されていることを開示する。
【0005】
特許文献３は、コンタクトホール内にポリシリコン膜を設けて底部以外のポリシリコン膜をエッチバック等で除去し、熱処理をすること、及び、コンタクトホール内には拡散源層が設けられていることを開示する。特許文献４は、コンタクト部の底面に接する半導体基板の表面にはｐ＋型半導体領域が形成され、ｐ＋型半導体領域がコンタクト部の底面からｎ型半導体領域の途中深さに亘って形成されていることを開示する。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１９－１８６２５２号公報
【特許文献2】特表２００８－５３０８００号公報
【特許文献3】特開２００４－３０３９６４号公報
【特許文献4】特開２０１８－２２７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述のように、コンタクトトレンチの形成後には、コンタクトトレンチの底面にｐ型不純物をイオン注入して高不純物濃度のコンタクト領域を形成するのが一般的である。しかしながら、イオン注入後のｐ型不純物の活性化等の熱履歴により、ｐ型不純物がチャネル近傍へ拡散し、チャネルの不純物濃度が変動することで、ゲート閾値電圧が変動する。このゲート閾値電圧の変動量はウェハ面内やウェハ間の差によって異なるため、ゲート閾値電圧がばらつく。コンタクト領域はできるだけ狭くしたいが、ウェハプロセスのばらつきの影響により制御が困難である。確実にコンタクトさせるために、コンタクト領域を広めに形成するため、ｐ型不純物がチャネル近傍まで拡散し易くなる。
【0008】
本発明は、コンタクトトレンチを有する構造において、ゲート閾値電圧のばらつきを抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために、本発明の一態様は、第１導電型の半導体基板と、半導体基板に設けられた第１トレンチに埋め込まれた絶縁ゲート型電極構造と、半導体基板に第１トレンチに接して設けられた第２導電型のベース領域と、ベース領域の上部に第１トレンチに接して設けられた第１導電型の第１主電極領域と、半導体基板に設けられた第２トレンチに埋め込まれ、ベース領域に接し、ベース領域よりも高不純物濃度の第２導電型のポリシリコン膜と、半導体基板の下面側に設けられた第２主電極領域とを備えることを特徴とする半導体装置であることを要旨とする。
【0010】
本発明の他の態様は、第１導電型の半導体基板に第１トレンチを形成する工程と、第１トレンチに絶縁ゲート型電極構造を形成する工程と、半導体基板に第１トレンチに接して第２導電型のベース領域を形成する工程と、ベース領域の上部に第１トレンチに接して第１導電型の第１主電極領域を形成する工程と、半導体基板の上部に、ベース領域に接する第２トレンチを形成する工程と、第２トレンチに、ベース領域よりも高不純物濃度の第２導電型のポリシリコン膜を埋め込む工程と、半導体基板の下面側に第２主電極領域を形成する工程とを含む半導体装置の製造方法であることを要旨とする。
【発明の効果】
【0011】
本発明によれば、コンタクトトレンチを有する構造において、ゲート閾値電圧のばらつきを抑制することができる半導体装置及びその製造方法を提供できる。
【図面の簡単な説明】
【0012】
【図1】第１実施形態に係る半導体装置の一例を示す水平方向の断面図である。
【図5】第１実施形態に係る半導体装置の製造方法の一例の工程断面図である。
【図15】比較例に係る半導体装置の製造方法の工程断面図である。
【図17】第２実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図18】第２実施形態に係る半導体装置の一例を示す垂直方向の他の断面図である。
【図19】第３実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図20】第３実施形態に係る半導体装置の一例を示す垂直方向の他の断面図である。
【図21】第４実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図22】第４実施形態に係る半導体装置の一例を示す垂直方向の他の断面図である。
【図23】第５実施形態に係る半導体装置の一例を示す水平方向の断面図である。
【図25】第６実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図26】第７実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図27】第７実施形態に係る半導体装置の一例を示す垂直方向の他の断面図である。
【図28】第８実施形態に係る半導体装置の一例を示す水平方向の断面図である。
【図31】第９実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図32】第９実施形態に係る半導体装置の一例を示す垂直方向の他の断面図である。
【図33】第１０実施形態に係る半導体装置の一例を示す水平方向の断面図である。
【図36】第１１実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図37】第１１実施形態に係る半導体装置の一例を示す垂直方向の他の断面図である。
【図38】第１２実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図39】第１３実施形態に係る半導体装置の一例を示す水平方向の断面図である。
【図42】第１４実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図43】第１５実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図44】第１６実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【図45】第１６実施形態に係る半導体装置の一例を示す垂直方向の断面図である。
【発明を実施するための形態】
【0013】
以下において、図面を参照して本発明の第１～第１７実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0014】
以下の説明では、「第１主電極領域」及び「第２主電極領域」は、主電流が流入若しくは流出する半導体素子の主電極領域である。「第１主電極領域」とは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であれば、エミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味する。電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）であれば、ソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）であれば、アノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。また、「第２主電極領域」とは、ＩＧＢＴであれば、上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる領域を意味する。ＦＥＴやＳＩＴであれば、上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。ＳＩサイリスタやＧＴＯであれば、上記第１主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる領域を意味する。即ち、「第１主電極領域」がソース領域であれば、「第２主電極領域」はドレイン領域を意味する。「第１主電極領域」がエミッタ領域であれば、「第２主電極領域」はコレクタ領域を意味する。「第１主電極領域」がアノード領域であれば、「第２主電極領域」はカソード領域を意味する。なお、単に「主電極領域」と記載する場合は、技術的及び文脈的に妥当な第１主電極領域又は第２主電極領域のいずれか一方を包括的に意味する。
【0015】
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また、「上面」を「おもて面」と読み替えてもよく、「下面」を「裏面」と読み替えてもよい。
【0016】
また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。また「ｎ」や「ｐ」に付す「＋」や「－」は、「＋」及び「－」が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じ「ｎ」と「ｎ」とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
【0017】
（第１実施形態）
＜半導体装置の構造＞
第１実施形態に係る半導体装置として、ＩＧＢＴを一例に説明する。図１は、第１実施形態に係る半導体装置の活性領域の一部を上面（おもて面）側から見た水平方向の断面を示す。図２は、図１のＡ－Ａ方向から見た垂直方向の断面を示す。図２のＢ－Ｂ方向から見た水平方向の断面が図１に対応する。
＜半導体装置の構造＞
第１実施形態に係る半導体装置として、ＩＧＢＴを一例に説明する。図１は、第１実施形態に係る半導体装置の活性領域の一部を上面（おもて面）側から見た水平方向の断面を示す。図２は、図１のＡ－Ａ方向から見た垂直方向の断面を示す。図２のＢ－Ｂ方向から見た水平方向の断面が図１に対応する。
【0018】
図２に示すように、第１実施形態に係る半導体装置は、半導体基板１０を備える。半導体基板１０は、例えばシリコン（Ｓｉ）基板で構成されている。半導体基板１０は、Ｓｉ基板に限定されず、例えば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）又は窒化アルミニウム（ＡｌＮ）等のＳｉよりも禁制帯幅が広い半導体（ワイドバンドギャップ半導体）からなる半導体基板であってもよい。
【0019】
半導体基板１０は、第１導電型（ｎ－型）のドリフト層１を備える。ドリフト層１の上面側には、ドリフト層１よりも高不純物濃度のｎ型の蓄積層２が設けられている。蓄積層２の下面は、ドリフト層１の上面に接する。蓄積層２を設けることにより、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。なお、蓄積層２は必ずしも設けられていなくてよい。
【0020】
蓄積層２の上面側には、第２導電型（ｐ－型）のベース領域３が設けられている。ベース領域３の下面は、蓄積層２の上面に接する。蓄積層２が設けられない場合には、ベース領域３の下面は、ドリフト層１の上面に接する。ベース領域３の上面側には、ｎ＋型の第１主電極領域（エミッタ領域）４ａ，４ｂが設けられている。エミッタ領域４ａ，４ｂの下面は、ベース領域３の上面に接する。エミッタ領域４ａ，４ｂの不純物濃度は、ドリフト層１及び蓄積層２の不純物濃度よりも高い。
【0021】
半導体基板１０の上部には、複数のトレンチ（ゲートトレンチ）１１が互いに離間して並列して設けられている。ゲートトレンチ１１は、半導体基板１０の上面から、半導体基板１０の上面に対して垂直方向である深さ方向に設けられている。ゲートトレンチ１１は、エミッタ領域４ａ，４ｂ、ベース領域３及び蓄積層２を貫通してドリフト層１に達する。ゲートトレンチ１１の側面（側壁）には、エミッタ領域４ａ，４ｂ、ベース領域３及び蓄積層２の側面が接している。
【0022】
ゲートトレンチ１１の底面及び側面を覆うようにゲート絶縁膜６が設けられている。ゲート絶縁膜６としては、例えば二酸化珪素膜（ＳｉＯ２膜）、酸窒化珪素（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、窒化珪素（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ２Ｏ３）膜、ハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）膜、タンタル酸化物（Ｔａ２Ｏ５）膜、ビスマス酸化物（Ｂｉ２Ｏ３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜等が採用可能である。
【0023】
ゲートトレンチ１１の内側には、ゲート絶縁膜６を介してゲート電極７が埋め込まれている。ゲート絶縁膜６及びゲート電極７により絶縁ゲート型電極構造（６，７）が構成される。ゲート電極７の材料としては、例えば燐（Ｐ）やボロン（Ｂ）等の不純物を高不純物濃度に添加したポリシリコン膜（ドープドポリシリコン膜）が使用可能である。
【0024】
なお、複数の絶縁ゲート型電極構造（６，７）のうちの一部の絶縁ゲート型電極構造（６，７）がゲートランナーに接続されるゲートトレンチ部であり、残りの絶縁ゲート型電極構造（６，７）がゲートランナーに接続されないダミートレンチ部であってよい。
【0025】
隣り合うゲートトレンチ１１の間隔は、例えば０．５μｍ以上、１．５μｍ以下程度である。隣り合うゲートトレンチ１１の間には、半導体基板１０の上部で構成されるメサ部が設けられている。メサ部は、隣り合うゲートトレンチ１１に挟まれた半導体基板１０の領域であり、ゲートトレンチ１１の最も深い位置よりも上方の領域である。
【0026】
半導体基板１０のメサ部及び絶縁ゲート型電極構造（６，７）の上面には層間絶縁膜２０が設けられている。層間絶縁膜２０は、例えば、「ＮＳＧ」と称される燐（Ｐ）や硼素（Ｂ）を含まないノンドープのシリコン酸化膜（ＳｉＯ２膜）、燐を添加したシリコン酸化膜（ＰＳＧ膜）、硼素を添加したシリコン酸化膜（ＢＳＧ膜）、硼素及び燐を添加したシリコン酸化膜（ＢＰＳＧ膜）、シリコン窒化物膜（Ｓｉ３Ｎ４膜）、高温酸化膜（ＨＴＯ膜）等の単層膜や、これらの積層膜で構成されている。
【0027】
半導体基板１０のメサ部上に位置する層間絶縁膜２０には、層間絶縁膜２０を貫通するコンタクトホール２０ａが設けられている。半導体基板１０のメサ部には、コンタクトホール２０ａに連続するようにトレンチ（コンタクトトレンチ）１４が設けられている。コンタクトトレンチ１４は、半導体基板１０のメサ部の上面から、メサ部の上面に対して垂直方向である深さ方向に設けられている。
【0028】
図２のコンタクトトレンチ１４の周囲を囲む破線の領域Ａの拡大図を図３に示す。図３に示すように、エミッタ領域４ａ，４ｂが現れる断面において、コンタクトトレンチ１４は、エミッタ領域４ａ，４ｂを貫通し、ベース領域３に到達している。コンタクトトレンチ１４の深さＤ１は、エミッタ領域４ａ，４ｂの深さＤ３よりも深く、例えば０．２μｍ以上、１．０μｍ以下程度である。なお、コンタクトトレンチ１４の深さＤ１は、エミッタ領域４ａ，４ｂの深さＤ３と同一であってもよく、エミッタ領域４ａ，４ｂの深さＤ３よりも浅くてもよい。コンタクトトレンチ１４の底面の幅は、例えば０．１μｍ以上、０．５μｍ以下程度である。
【0029】
コンタクトトレンチ１４の側面は、開口部から底面に向かって狭くなるテーパ形状（順テーパ形状）である。なお、コンタクトトレンチ１４の側面は、コンタクトトレンチ１４の底面に対して略垂直であってもよく、或いは、開口部から底面に向かって広くなるテーパ形状（逆テーパ形状）でもよい。コンタクトトレンチ１４の底面は平面であるが、これに限定されず、下に凸の曲面等であってもよい。
【0030】
コンタクトトレンチ１４の下部には、ベース領域３よりも高不純物濃度のｐ＋型のポリシリコン膜１５が埋め込まれている。ポリシリコン膜１５は、ボロン（Ｂ）等のｐ型不純物を高不純物濃度に添加したポリシリコン膜（ドープドポリシリコン膜）である。ポリシリコン膜１５の下面は、ベース領域３に接している。ポリシリコン膜１５の側面は、ベース領域３及びエミッタ領域４ａ，４ｂに接している。
【0031】
ポリシリコン膜１５の厚さＴ１は、例えば０．１μｍ以上、０．８μｍ以下程度であり、コンタクトトレンチ１４の深さの１／１０以上、４／５以下程度である。ポリシリコン膜１５の上面の中央部には、凹部１５ｘが設けられている。凹部１５ｘの深さＤ２は、例えば０．０１μｍ以上、０．１μｍ以下程度であり、ポリシリコン膜１５の厚さＴ１の１／１０以上、１／２以下程度である。凹部１５ｘの開口部の幅Ｗ１は、例えば０．１μｍ以上、０．４μｍ以下程度であり、ポリシリコン膜１５の上面の幅Ｗ２の１／５以上、４／５以下程度である。
【0032】
コンタクトトレンチ１４の上部及びコンタクトホール２０ａにはコンタクト部３０が埋め込まれている。コンタクト部３０の下面は、ポリシリコン膜１５の上面に接している。コンタクト部３０の側面は、エミッタ領域４ａ，４ｂ及び層間絶縁膜２０に接している。コンタクト部３０は、エミッタ領域４ａ，４ｂ及びポリシリコン膜１５にオーミック接触する。
【0033】
コンタクト部３０は、バリアメタル膜及びコンタクトプラグで構成されている。バリアメタル膜としては、例えば、チタン（Ｔｉ）又は窒化チタン（ＴｉＮ）等の単層膜、或いは、Ｔｉ及びＴｉＮの積層膜等が使用可能である。コンタクトプラグとしては、タングステン（Ｗ）等の金属が使用可能である。コンタクト部３０とエミッタ領域４ａ，４ｂ及びポリシリコン膜１５の間には金属シリサイド層が形成されていてもよい。
【0034】
図１に示すように、ゲートトレンチ１１は、一方向（図１の上下方向）に互いに平行に延伸する直線状（ストライプ状）の平面パターンを有する。コンタクトトレンチ１４は、ゲートトレンチ１１の延伸方向に平行に延伸する直線状（ストライプ状）の平面パターンを有する。コンタクトトレンチ１４に埋め込まれたコンタクト部３０、及びコンタクト部３０の下に隠れたポリシリコン膜１５は、コンタクトトレンチ１４の延伸方向に延伸する平面パターンを有する。
【0035】
コンタクトトレンチ１４の一方の側面（図１の左側の側面）には、ｎ＋型のエミッタ領域４ａ及びｐ＋型のコンタクト領域５ａが接している。エミッタ領域４ａ及びコンタクト領域５ａは、互いに接して、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行に、交互且つ周期的に設けられている。コンタクトトレンチ１４の他方の側面（図１の右側の側面）には、ｎ＋型のエミッタ領域４ｂ及びｐ＋型のコンタクト領域５ｂが接している。エミッタ領域４ｂ及びコンタクト領域５ｂは、互いに接して、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行に、交互且つ周期的に設けられている。
【0036】
図４は、図１のＢ－Ｂ方向から見たコンタクト領域５ａ，５ｂを通過する位置の垂直方向の断面において、図３と同様のコンタクトトレンチ１４の周辺の領域を示す。図４に示すように、コンタクト領域５ａ，５ｂが現れる断面において、コンタクト領域５ａ，５ｂの下面は、ベース領域３の上面に接している。コンタクト領域５ａ，５ｂの不純物濃度は、ベース領域３の不純物濃度よりも高い。
【0037】
コンタクト領域５ａ，５ｂの深さＤ４は、図３に示したエミッタ領域４ａ，４ｂの深さＤ３よりも深い。なお、コンタクト領域５ａ，５ｂの深さＤ４は、エミッタ領域４ａ，４ｂの深さＤ３と同一であってもよく、エミッタ領域４ａ，４ｂの深さＤ３よりも浅くてもよい。
【0038】
コンタクト領域５ａ，５ｂの深さＤ４は、コンタクトトレンチ１４の深さＤ１よりも浅い。なお、コンタクト領域５ａ，５ｂの深さＤ４は、コンタクトトレンチ１４の深さＤ１と同一であってもよく、コンタクトトレンチ１４の深さＤ１よりも深くてもよい。
【0039】
コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５の下面は、ベース領域３に接している。ポリシリコン膜１５の側面は、ベース領域３及びコンタクト領域５ａ，５ｂに接している。ポリシリコン膜１５の不純物濃度は、ベース領域３及びコンタクト領域５ａ，５ｂの不純物濃度よりも高い。コンタクト部３０の側面は、コンタクト領域５ａ，５ｂに接している。コンタクト部３０は、ポリシリコン膜１５及びコンタクト領域５ａ，５ｂにオーミック接触する。
【0040】
図２～図４に示すように、層間絶縁膜２０上には、表面電極（エミッタ電極）４０が設けられている。表面電極４０は、コンタクト部３０を介してエミッタ領域４ａ，４ｂ及びコンタクト領域５ａ，５ｂに電気的に接続されている。表面電極４０は、アルミニウム（Ａｌ）やＡｌ合金、銅（Ｃｕ）等の金属が使用可能である。Ａｌ合金としては、Ａｌ－シリコン（Ｓｉ）、Ａｌ－銅（Ｃｕ）－Ｓｉ、Ａｌ－Ｃｕ等が挙げられる。
【0041】
図２に示すように、ドリフト層１の下面側には、ドリフト層１よりも高不純物濃度のｎ型のフィールドストップ（ＦＳ）層８が設けられている。ＦＳ層８の上面は、ドリフト層１の下面に接している。ＦＳ層８は、ベース領域３の下面側から広がる空乏層が、後述する第２主電極領域（コレクタ領域）９に到達することを防止する。
【0042】
ＦＳ層８の下面側には、ｐ＋型のコレクタ領域９が設けられている。コレクタ領域９の上面は、ＦＳ層８の下面に接している。コレクタ領域９の不純物濃度は、ベース領域３の不純物濃度よりも高い。
【0043】
コレクタ領域９の下面側には、裏面電極（コレクタ電極）５０が設けられている。裏面電極５０は、例えば金（Ａｕ）からなる単層膜や、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）の順で積層された金属膜で構成できる。
【0044】
第１実施形態に係る半導体装置の動作時は、表面電極４０を接地電位として、裏面電極５０に正電圧を印加し、ゲート電極７に閾値以上の正電圧を印加すると、ベース領域３のゲートトレンチ１１の側面側に反転層（チャネル）が形成されてオン状態となる。オン状態では、裏面電極５０からコレクタ領域９、ＦＳ層８、ドリフト層１、蓄積層２、ベース領域３の反転層及びエミッタ領域４ａ，４ｂを経由して表面電極４０へ電流が流れる。一方、ゲート電極７に印加される電圧が閾値未満の場合、ベース領域３に反転層が形成されないため、オフ状態となり、裏面電極５０から表面電極４０へ電流が流れない。
【0045】
＜半導体装置の製造方法＞
次に、図２又は図３の断面に対応する図５～図１４を参照して、第１実施形態に係る半導体装置の製造方法の一例を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
次に、図２又は図３の断面に対応する図５～図１４を参照して、第１実施形態に係る半導体装置の製造方法の一例を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【0046】
まず、図５に示すように、第１導電型（ｎ－型）のシリコン（Ｓｉ）ウェハ等からなる半導体基板１０を用意する。次に、フォトリソグラフィ技術及びドライエッチングにより、半導体基板１０の上面側からドリフト層１の一部を選択的に除去する。この結果、図６に示すように、半導体基板１０の上部に複数のゲートトレンチ１１が形成される。
【0047】
次に、熱酸化法又は化学気相成長（ＣＶＤ）法等により、ゲートトレンチ１１の底面及び側面にゲート絶縁膜６を形成する。次に、ＣＶＤ法等により、ゲート絶縁膜６を介してゲートトレンチ１１の内側を埋め込むように、燐（Ｐ）やボロン（Ｂ）等の不純物を高濃度で添加したポリシリコン膜（ドープドポリシリコン膜）を堆積する。その後、フォトリソグラフィ技術及びドライエッチングにより、半導体基板１０上のポリシリコン膜及びゲート絶縁膜６を選択的に除去する。この結果、図７に示すように、ゲートトレンチ１１の内側にゲート絶縁膜６及びポリシリコン膜のゲート電極７からなる絶縁ゲート型電極構造（６，７）が形成される。
【0048】
次に、ドリフト層１の上面の全面に、ｐ－型のベース領域３を形成するためのボロン（
Ｂ）等のｐ型不純物をイオン注入する。次に、ドリフト層１の上面の全面に、ｎ型の蓄積層２を形成するための燐（Ｐ）又は砒素（Ａｓ）等のｎ型不純物をイオン注入する。
Ｂ）等のｐ型不純物をイオン注入する。次に、ドリフト層１の上面の全面に、ｎ型の蓄積層２を形成するための燐（Ｐ）又は砒素（Ａｓ）等のｎ型不純物をイオン注入する。
【0049】
次に、ドリフト層１の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術によりフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をイオン注入用マスクとして用いて、ｐ＋型のコンタクト領域５ａ，５ｂを形成するためにボロン（Ｂ）等のｐ型不純物をイオン注入する。その後、フォトレジスト膜を除去する。
【0050】
次に、ドリフト層１の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術によりフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をイオン注入用マスクとして用いて、ｎ＋型のエミッタ領域４ａ，４ｂを形成するために燐（Ｐ）又は砒素（Ａｓ）等のｎ型不純物をイオン注入する。その後、フォトレジスト膜を除去する。なお、蓄積層２を形成するためのイオン注入、ベース領域３を形成するためのイオン注入、エミッタ領域４ａ，４ｂを形成するためのイオン注入、及びコンタクト領域５ａ，５ｂを形成するためのイオン注入の順番は特に限定されず、順番を入れ替えてもよい。
【0051】
次に、熱処理により、半導体基板１０に注入された不純物イオンを活性化させる。この結果、図８に示すように、半導体基板１０の上部に、ｎ型の蓄積層２、ｐ－型のベース領域３、ｎ＋型のエミッタ領域４及びｐ＋型のコンタクト領域（図１及び図４参照）が形成される。
【0052】
次に、ＣＶＤ法等により、絶縁ゲート型電極構造（６，７）、エミッタ領域４の上面に層間絶縁膜２０を成膜する。次に、層間絶縁膜２０の上面にフォトレジスト膜２３を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜２３をパターニングする。パターニングされたフォトレジスト膜２３をエッチング用マスクとして用いて、ドライエッチングにより、層間絶縁膜２０の一部を選択的に除去する。この結果、図９に示すように、層間絶縁膜２０に、エミッタ領域４の一部を露出するコンタクトホール２０ａが開口される。その後、フォトレジスト膜２３を除去する。
【0053】
次に、層間絶縁膜２０をエッチング用マスクとして用いて、反応性イオンエッチング（ＲＩＥ）等のドライエッチングにより、メサ部のエミッタ領域４及びベース領域３の一部を選択的に除去する。この結果、図１０に示すように、コンタクトホール２０ａに連続するように、エミッタ領域４を貫通し、ベース領域３に到達するコンタクトトレンチ１４が形成される。コンタクトトレンチ１４によりエミッタ領域４が分断されてエミッタ領域４ａ，４ｂとなる。
【0054】
次に、ＣＶＤ法等により、ボロン（Ｂ）等のｐ型不純物が高不純物濃度にドープされたポリシリコン膜を堆積する。そして、ドライエッチング等によりポリシリコン膜をエッチバックして、ポリシリコン膜の一部を選択的に除去する。この結果、図１１に示すように、コンタクトトレンチ１４の下部にｐ＋型のポリシリコン膜１５が埋め込まれる。ポリシリコン膜１５の上面の中央部には、ポリシリコン膜の堆積時の形状に由来する凹部１５ｘが形成される。ポリシリコン膜１５を形成後には、熱処理を行わなくてよい。なお、ポリシリコン膜１５のｐ型不純物の拡散がチャネルの不純物濃度に影響しない程度の熱処理を行ってもよい。
【0055】
次に、スパッタリング法又は蒸着法、及びドライエッチング等により、コンタクトトレンチ１４及びコンタクトホール２０ａに、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）等のバリアメタル膜を形成する。次に、ＣＶＤ法及びエッチバック等により、コンタクトトレンチ１４及びコンタクトホール２０ａに、バリアメタル膜を介して、タングステン（Ｗ）等のコンタクトプラグを埋め込む。この結果、図１２に示すように、コンタクトトレンチ１４及びコンタクトホール２０ａに、バリアメタル膜及びコンタクトプラグからなるコンタクト部３０が埋め込まれる。
【0056】
次に、スパッタリング法又は蒸着法等により、図１３に示すように、コンタクト部３０及び層間絶縁膜２０の上面に表面電極４０を堆積する。
【0057】
次に、研削又は化学機械研磨（ＣＭＰ）等により、半導体基板１０を下面側から研削し、半導体基板１０の厚さを製品厚さに調整する。次に、半導体基板１０の下面の全面に亘って、ｎ型のＦＳ層８を形成するための燐（Ｐ）又はセレン（Ｓｅ）等のｎ型不純物をイオン注入する。次に、半導体基板１０の下面の全面に亘って、ｎ型のＦＳ層８を形成するためのイオン注入の加速電圧よりも低い加速電圧で、ｐ＋型のコレクタ領域９を形成するためのボロン（Ｂ）等のｐ型不純物をイオン注入する。次に、熱処理により、半導体基板１０に注入された不純物イオンを活性化させる。この結果、図１４に示すように、半導体基板１０の下部にｎ型のＦＳ層８及びｐ＋型のコレクタ領域９が形成される。
【0058】
次に、スパッタリング法又は蒸着法等により、半導体基板１０の下面の全面に金（Ａｕ）等からなる裏面電極５０を形成する。その後、半導体基板１０を切断（ダイシング）して個片化することにより、図１～図４に示した第１実施形態に係る半導体装置が完成する。
【0059】
ここで、比較例に係る半導体装置の製造方法について説明する。比較例に係る半導体装置の製造方法は、図１０に示したコンタクトトレンチ１４の形成工程までは、第１実施形態に係る半導体装置の製造方法と同様である。比較例に係る半導体装置の製造方法では、図１０に示したコンタクトトレンチ１４の形成後、図１５に示すように、コンタクトトレンチ１４の底面にｐ型不純物をイオン注入する。その後、熱処理を行うことにより、ｐ型不純物を活性化させて、図１６に示すように、ｐ＋型のコンタクト領域１６を形成する。その後、コンタクトトレンチ１４にバリアメタル膜及びコンタクトプラグを埋め込む。
【0060】
比較例に係る半導体装置の製造方法では、コンタクトトレンチ１４の底面へのｐ型不純物のイオン注入後の熱処理等により、ｐ型不純物がチャネル近傍まで拡散する。この結果、チャネルの不純物濃度が変動して、ゲート閾値電圧がばらつく。コンタクトトレンチ１４の位置はウェハプロセスのばらつきにより多少変動するため、コンタクト領域１６を広めに形成する必要があり、ｐ型不純物がチャネル近傍まで拡散し易くなる。
【0061】
これに対して、第１実施形態に係る半導体装置及びその製造方法によれば、コンタクトトレンチ１４にポリシリコン膜１５を設けることにより、ポリシリコン膜１５がコンタクト部３０とオーミック接触するため、コンタクト抵抗を低減することができる。このため、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入は不要となる。よって、イオン注入されたｐ型不純物がチャネル近傍まで拡散することがなくなり、チャネルの不純物濃度の変動に起因したゲート閾値電圧のばらつきを抑制することができる。
【0062】
また、ウェハプロセスのばらつきによりコンタクトトレンチ１４の位置がずれても、ポリシリコン膜１５によりオーミック接触に必要な面積を確保することができる。よって、ポリシリコン膜１５の幅を、イオン注入によるコンタクト領域１６の幅よりも狭くすることができる。よって、ｐ型不純物のチャネルへの拡散を最小限とすることが可能となり、ゲート閾値電圧のばらつきを抑制することができる。
【0063】
また、比較例に係る半導体装置の製造方法では、微細化によりコンタクトトレンチ１４のアスペクト比が大きいため、バリアメタル膜の成膜時に、コンタクトトレンチ１４の側壁と底面との接続部においてバリアメタル膜が切断され、その切断部を起点としてバリアメタル膜の剥がれが生じる場合がある。
【0064】
これに対して、第１実施形態に係る半導体装置によれば、コンタクトトレンチ１４の下部にポリシリコン膜１５が埋め込まれているため、コンタクトトレンチ１４のコンタクト部３０が設けられる部分のアスペクト比は小さくなる。このため、コンタクト部３０となるバリアメタル膜を成膜時に、バリアメタルの切断を防止することができるので、切断部を起点とするバリアメタル膜の剥がれを防止することができる。
【0065】
（第２実施形態）
図１７は、第２実施形態に係る半導体装置のエミッタ領域４が現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図１７に示すように、第２実施形態に係る半導体装置は、コンタクトトレンチ１４がエミッタ領域４を貫通せずに、ベース領域３から離間する点が、第１実施形態に係る半導体装置と異なる。コンタクトトレンチ１４の深さＤ１は、エミッタ領域４の深さＤ３よりも浅い。コンタクトトレンチ１４の底面は、エミッタ領域４の内部に位置する。コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５の側面及び下面は、エミッタ領域４に接している。
図１７は、第２実施形態に係る半導体装置のエミッタ領域４が現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図１７に示すように、第２実施形態に係る半導体装置は、コンタクトトレンチ１４がエミッタ領域４を貫通せずに、ベース領域３から離間する点が、第１実施形態に係る半導体装置と異なる。コンタクトトレンチ１４の深さＤ１は、エミッタ領域４の深さＤ３よりも浅い。コンタクトトレンチ１４の底面は、エミッタ領域４の内部に位置する。コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５の側面及び下面は、エミッタ領域４に接している。
【0066】
図１８は、第２実施形態に係る半導体装置のコンタクト領域５が現れる断面を示しており、図４に示した第１実施形態に係る半導体装置の断面に対応する。図１８に示すように、コンタクトトレンチ１４がコンタクト領域５を貫通せずに、ベース領域３から離間する。コンタクト領域５の深さＤ４は、図１７に示したエミッタ領域４の深さＤ３よりも深い。コンタクトトレンチ１４の底面は、コンタクト領域５の内部に位置する。コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５の側面及び下面は、コンタクト領域５に接している。第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0067】
第２実施形態に係る半導体装置によれば、コンタクトトレンチ１４がエミッタ領域４及びコンタクト領域５を貫通せずに、ベース領域３から離間する場合でも、コンタクトトレンチ１４にポリシリコン膜１５を設けることにより、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0068】
（第３実施形態）
図１９は、第３実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図１９に示すように、第３実施形態に係る半導体装置は、コンタクトトレンチ１４の下部に埋め込まれたポリシリコン膜１５が略矩形の断面形状を有する点が、第１実施形態に係る半導体装置と異なる。ポリシリコン膜１５の上面には凹部が設けられておらず、ポリシリコン膜１５の上面は平面である。ポリシリコン膜１５の厚さＴ１は、図３に示したポリシリコン膜１５の厚さＴ１よりも薄い。
図１９は、第３実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図１９に示すように、第３実施形態に係る半導体装置は、コンタクトトレンチ１４の下部に埋め込まれたポリシリコン膜１５が略矩形の断面形状を有する点が、第１実施形態に係る半導体装置と異なる。ポリシリコン膜１５の上面には凹部が設けられておらず、ポリシリコン膜１５の上面は平面である。ポリシリコン膜１５の厚さＴ１は、図３に示したポリシリコン膜１５の厚さＴ１よりも薄い。
【0069】
図１９に示したポリシリコン膜１５の形状は、ＣＶＤ法等によりポリシリコン膜を全面に成膜する際の成膜条件や、ドライエッチング又はウェットエッチングにより、ポリシリコン膜の一部を除去する際のエッチング条件を調整することにより形成可能である。
【0070】
図２０は、第３実施形態に係る半導体装置のコンタクト領域５が現れる断面を示しており、図４に示した第１実施形態に係る半導体装置の断面に対応する。コンタクト領域５の深さＤ４は、図１９に示したエミッタ領域４ａ，４ｂの深さＤ３及びコンタクトトレンチ１４の深さＤ１よりも深い。コンタクトトレンチ１４の底面は、コンタクト領域５の内部に位置する。ポリシリコン膜１５の側面及び下面は、コンタクト領域５に接している。第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0071】
第３実施形態に係る半導体装置によれば、コンタクトトレンチ１４の下部に埋め込まれたポリシリコン膜１５が略矩形の断面形状を有する場合でも、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。更に、第１実施形態に係る半導体装置と比較してポリシリコン膜１５の厚さＴ１が薄く、コンタクト部３０がコンタクトトレンチ１４の下方まで設けられているため、ラッチアップをより抑制することができる。
【0072】
（第４実施形態）
図２１は、第４実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図２１に示すように、第４実施形態に係る半導体装置は、コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５がＵ字状の断面形状を有する点が、第１実施形態に係る半導体装置と異なる。ポリシリコン膜１５は、コンタクトトレンチ１４の底面及び側面の下部に沿って設けられている。
図２１は、第４実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図２１に示すように、第４実施形態に係る半導体装置は、コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５がＵ字状の断面形状を有する点が、第１実施形態に係る半導体装置と異なる。ポリシリコン膜１５は、コンタクトトレンチ１４の底面及び側面の下部に沿って設けられている。
【0073】
図２１に示したポリシリコン膜１５の形状は、ＣＶＤ法等によりポリシリコン膜を全面に成膜する際の成膜条件や、ドライエッチング又はウェットエッチングにより、ポリシリコン膜の一部を除去する際のエッチング条件を調整することにより形成可能である。
【0074】
図２２は、第４実施形態に係る半導体装置のコンタクト領域５が現れる断面を示しており、図４に示した第１実施形態に係る半導体装置の断面に対応する。図２２に示すように、コンタクト領域５の深さＤ４は、図２１に示したエミッタ領域４ａ，４ｂの深さＤ３及びコンタクトトレンチ１４の深さＤ１よりも深い。コンタクトトレンチ１４の底面は、コンタクト領域５の内部に位置する。ポリシリコン膜１５は、コンタクト領域５に接している。なお、コンタクト領域５の深さＤ４が、図２１に示したコンタクトトレンチ１４の深さＤ１よりも浅くてもよい。その場合、コンタクトトレンチ１４の側面においてポリシリコン膜１５がコンタクト領域５に接していればよい。第４実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0075】
第４実施形態に係る半導体装置によれば、コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５がＵ字状の断面形状を有する場合でも、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。また、ポリシリコン膜１５とコンタクト部３０のオーミック接触面積が大きいため、コンタクト抵抗をより低減することができる。
【0076】
（第５実施形態）
図２３は、第５実施形態に係る半導体装置の水平方向の断面を示し、図１に示した第１実施形態に係る半導体装置の水平方向の断面に対応する。図２３に示すように、第５実施形態に係る半導体装置は、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行に、エミッタ領域４ａ，４ｂがストライプ状に延伸する部分を有する点が、第１実施形態に係る半導体装置と異なる。ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に直交する方向に、ゲートトレンチ１１、エミッタ領域４ａ、コンタクトトレンチ１４及びエミッタ領域４ｂが並列して周期的に設けられている。
図２３は、第５実施形態に係る半導体装置の水平方向の断面を示し、図１に示した第１実施形態に係る半導体装置の水平方向の断面に対応する。図２３に示すように、第５実施形態に係る半導体装置は、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行に、エミッタ領域４ａ，４ｂがストライプ状に延伸する部分を有する点が、第１実施形態に係る半導体装置と異なる。ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に直交する方向に、ゲートトレンチ１１、エミッタ領域４ａ、コンタクトトレンチ１４及びエミッタ領域４ｂが並列して周期的に設けられている。
【0077】
図２４は、図２３のＡ－Ａ方向から見た垂直方向の断面の一部を示す。図２４のＢ－Ｂ方向から見た水平方向の断面が図２３に対応する。図２４に示すように、ベース領域３の上部にエミッタ領域４ａ，４ｂ及びコンタクト領域５が設けられている。エミッタ領域４ａ，４ｂはコンタクト領域５を挟むように設けられている。エミッタ領域４ａ，４ｂの深さＤ３は、コンタクト領域５の深さＤ４よりも浅い。また、エミッタ領域４ａ，４ｂは、コンタクトトレンチ１４の側壁に接し、コンタクトトレンチ１４内のポリシリコン膜１５とコンタクトホール２０ａ内のコンタクト部３０に接するように設けられている。或いは、エミッタ領域４ａ，４ｂは、コンタクトホール２０ａ内のコンタクト部３０に接し、ポリシリコン膜１５とは接していなくてもよい。
【0078】
コンタクト領域５は、エミッタ領域４ａ，４ｂ及びコンタクトトレンチ１４の下面側に設けられる。コンタクト領域５は、コンタクトトレンチ１４の側壁と底部を覆い、ポリシリコン膜１５に接するように設けられている。コンタクト領域５は、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行にストライプ状に設けられている。
【0079】
コンタクトトレンチ１４は、コンタクト領域５の上部に設けられている。コンタクトトレンチ１４の側壁及び底面は、コンタクト領域５に接している。コンタクトトレンチ１４の下部にはポリシリコン膜１５が埋め込まれている。ポリシリコン膜１５の上面の中央部には凹部１５ｘが設けられている。ポリシリコン膜１５の側面及び下面は、コンタクト領域５に接している。コンタクト部３０は、ポリシリコン膜１５にオーミック接触している。なお、コンタクト領域５は、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行方向において、選択的に設けられてもよい。第５実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0080】
第５実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置とエミッタ領域４ａ，４ｂ及びコンタクト領域５の配置が異なる場合でも、コンタクトトレンチ１４にポリシリコン膜１５を設けることにより、ポリシリコン膜１５をコンタクト部３０とオーミック接触させることができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入によりコンタクト領域５を形成する際に、ポリシリコン膜１５を設けない場合と比較して、コンタクトトレンチ１４に接するｐ＋型のコンタクト領域５の幅を狭く、且つ浅くすることができるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0081】
（第６実施形態）
図２５は、第６実施形態に係る半導体装置のコンタクト領域５が現れる断面を示しており、図４に示した第１実施形態に係る半導体装置の断面に対応する。第６実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面は、図３と同様である。図２５に示すように、第６実施形態に係る半導体装置は、コンタクト領域５の深さＤ４が、図４に示したコンタクト領域５の深さＤ４よりも深く、コンタクトトレンチ１４の深さＤ１よりも深い点が、第１実施形態に係る半導体装置と異なる。
図２５は、第６実施形態に係る半導体装置のコンタクト領域５が現れる断面を示しており、図４に示した第１実施形態に係る半導体装置の断面に対応する。第６実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面は、図３と同様である。図２５に示すように、第６実施形態に係る半導体装置は、コンタクト領域５の深さＤ４が、図４に示したコンタクト領域５の深さＤ４よりも深く、コンタクトトレンチ１４の深さＤ１よりも深い点が、第１実施形態に係る半導体装置と異なる。
【0082】
コンタクト領域５の深さＤ４は、コンタクト領域５を形成するためのイオン注入の加速電圧を調整することにより調整可能である。コンタクトトレンチ１４の底面は、コンタクト領域５の内部に位置する。コンタクトトレンチ１４に埋め込まれたポリシリコン膜１５の側面及び下面は、コンタクト領域５に接している。第６実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0083】
第６実施形態に係る半導体装置によれば、図３に示すようにエミッタ領域４ａ，４ｂの深さＤ３がコンタクトトレンチ１４の深さＤ１よりも浅く、且つ図２５に示すようにコンタクト領域５の深さＤ４がコンタクトトレンチ１４の深さＤ１よりも深い場合でも、コンタクトトレンチ１４にポリシリコン膜１５を設けることにより、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0084】
（第７実施形態）
図２６は、第７実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図２６に示すように、第７実施形態に係る半導体装置は、ポリシリコン膜１５ａ，１５ｂが、コンタクトトレンチ１４の側面及び底面がなす角部に選択的に設けられている点が、第１実施形態に係る半導体装置と異なる。
図２６は、第７実施形態に係る半導体装置のエミッタ領域４ａ，４ｂが現れる断面を示しており、図３に示した第１実施形態に係る半導体装置の断面に対応する。図２６に示すように、第７実施形態に係る半導体装置は、ポリシリコン膜１５ａ，１５ｂが、コンタクトトレンチ１４の側面及び底面がなす角部に選択的に設けられている点が、第１実施形態に係る半導体装置と異なる。
【0085】
図２６に示したポリシリコン膜１５ａ，１５ｂの形状は、ＣＶＤ法等によりポリシリコン膜を全面に成膜する際の成膜条件や、ドライエッチング又はウェットエッチングにより、ポリシリコン膜の一部を除去する際のエッチング条件を調整することにより形成可能である。コンタクトトレンチ１４の底面の中央部は、オーバーエッチにより抉れて凹部が形成されていてもよい。
【0086】
ポリシリコン膜１５ａは、エミッタ領域４ａ及びベース領域３に接している。ポリシリコン膜１５ｂは、エミッタ領域４ｂ及びベース領域３に接している。ポリシリコン膜１５ａ，１５ｂは、互いに離間して設けられている。ポリシリコン膜１５ａ，１５ｂの間には、コンタクト部３０が設けられている。コンタクト部３０の下面は、ベース領域３に接している。エミッタ領域４ａ，４ｂの深さＤ３は、コンタクトトレンチ１４の深さＤ１よりも浅い。なお、エミッタ領域４ａ，４ｂの深さＤ３は、コンタクトトレンチ１４の深さＤ１と同一でもよく、コンタクトトレンチ１４の深さＤ１よりも深くてもよい。
【0087】
図２７は、第７実施形態に係る半導体装置のコンタクト領域５が現れる断面を示しており、図４に示した第１実施形態に係る半導体装置の断面に対応する。図２７に示すように、コンタクト領域５の深さＤ４は、図２１に示したエミッタ領域４ａ，４ｂの深さＤ３及びコンタクトトレンチ１４の深さＤ１よりも深い。なお、コンタクト領域５の深さＤ４は、コンタクトトレンチ１４の深さＤ１と同一でもよく、コンタクトトレンチ１４の深さＤ１よりも浅くてもよい。コンタクトトレンチ１４の底面は、コンタクト領域５の内部に位置する。ポリシリコン膜１５ａ，１５ｂは、コンタクト領域５に接している。ポリシリコン膜１５ａ，１５ｂの間において、コンタクト部３０の下面は、ベース領域３に接している。第７実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0088】
第７実施形態に係る半導体装置によれば、ポリシリコン膜１５ａ，１５ｂが、コンタクトトレンチ１４の側面及び底面がなす角部に選択的に設けられている場合でも、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0089】
（第８実施形態）
第８実施形態に係る半導体装置の水平方向の断面を図２８に示す。図２８のＡ－Ａ´線で切断した垂直方向の断面を図２９に示す。図２９のＥ－Ｅ方向から見た水平方向での断面が図２８に対応する。図２８に示すように、第８実施形態に係る半導体装置は、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行に、エミッタ領域４ａ，４ｂ及びベース領域３が交互且つ周期的に設けられている点が、図１に示した第１実施形態に係る半導体装置と異なる。第８実施形態に係る半導体装置では、ベース領域３の上面側にｐ＋型のコンタクト領域が設けられていない。
第８実施形態に係る半導体装置の水平方向の断面を図２８に示す。図２８のＡ－Ａ´線で切断した垂直方向の断面を図２９に示す。図２９のＥ－Ｅ方向から見た水平方向での断面が図２８に対応する。図２８に示すように、第８実施形態に係る半導体装置は、ゲートトレンチ１１及びコンタクトトレンチ１４の延伸方向に平行に、エミッタ領域４ａ，４ｂ及びベース領域３が交互且つ周期的に設けられている点が、図１に示した第１実施形態に係る半導体装置と異なる。第８実施形態に係る半導体装置では、ベース領域３の上面側にｐ＋型のコンタクト領域が設けられていない。
【0090】
図２９に示すように、ベース領域３の上面側にはエミッタ領域４ａ，４ｂが設けられている。エミッタ領域４ａ，４ｂを貫通してベース領域３に達するようにコンタクトトレンチ１４が設けられている。コンタクトトレンチ１４の下面は、ベース領域３の上面よりも深く形成されている。なお、コンタクトトレンチ１４の下面は、ベース領域３の上面と同じ深さであってもよい。また、コンタクトトレンチ１４は、エミッタ領域４ａ，４ｂを貫通せずにエミッタ領域４ａ，４ｂの内部に設けられていてもよく、その場合、コンタクトトレンチ１４の下面は、ベース領域３の上面よりも浅くてもよい。
【0091】
コンタクトトレンチ１４の下部には、ベース領域３よりも高不純物濃度のｐ＋型のポリシリコン膜１５が埋め込まれている。ポリシリコン膜１５の上面の中央部には凹部１５ｘが設けられている。ポリシリコン膜１５の下面はベース領域３に接している。ポリシリコン膜１５の側面はベース領域３及びエミッタ領域４ａ，４ｂに接している。
【0092】
コンタクトトレンチ１４の上部及び層間絶縁膜２０のコンタクトホール２０ａにはコンタクト部３０が設けられている。コンタクト部３０は、埋込部３０ａ及びプラグ部３０ｂを含む。埋込部３０ａ及びプラグ部３０ｂは、互いに一体的に形成されていてもよく、個別に形成されていてもよい。埋込部３０ａは、コンタクト部３０の下部であり、コンタクトトレンチ１４に埋め込まれた部分である。埋込部３０ａはポリシリコン膜１５にオーミック接触している。プラグ部３０ｂは、コンタクト部３０の上部であり、コンタクトホール２０ａに設けられた部分である。
【0093】
図２８のＢ－Ｂ´線で切断した垂直方向の断面を図３０に示す。図３０に示すように、ベース領域３の上面に層間絶縁膜２０が設けられている。ベース領域３の上部にコンタクトトレンチ１４が設けられている。コンタクトトレンチ１４の下部にはポリシリコン膜１５が埋め込まれている。コンタクトトレンチ１４の上部には、コンタクト部３０の埋込部３０ａが埋め込まれている。埋込部３０ａは、ポリシリコン膜１５にオーミック接触している。層間絶縁膜２０のコンタクトホール２０ａにはコンタクト部３０のプラグ部３０ｂが設けられている。第８実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0094】
第８実施形態に係る半導体装置によれば、ベース領域３の上面側にｐ＋型のコンタクト領域が設けられていない場合でも、ポリシリコン膜１５がコンタクト部３０とオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入が不要となるので、リフロー等の長時間加熱をしなければ、隣接するゲートトレンチ１１の間のメサ部のシリコン（Ｓｉ）にボロン（Ｂ）等のｐ型不純物が拡散するようなことが無くなり、ゲート閾値に影響を及ぼさない。よって、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0095】
（第９実施形態）
第９実施形態に係る半導体装置の水平方向の断面は、図２８に示した第８実施形態に係る半導体装置の水平方向の断面のコンタクト部３０ａがポリシリコン膜１５である点が異なる。図２８のＡ－Ａ´線で切断した第９実施形態に係る半導体装置の垂直方向の断面を図３１に示す。図３１に示すように、第９実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図２９に示した第８実施形態に係る半導体装置と異なる。
第９実施形態に係る半導体装置の水平方向の断面は、図２８に示した第８実施形態に係る半導体装置の水平方向の断面のコンタクト部３０ａがポリシリコン膜１５である点が異なる。図２８のＡ－Ａ´線で切断した第９実施形態に係る半導体装置の垂直方向の断面を図３１に示す。図３１に示すように、第９実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図２９に示した第８実施形態に係る半導体装置と異なる。
【0096】
ポリシリコン膜１５の上面の高さは、エミッタ領域４ａ，４ｂの上面の高さと略一致する。ポリシリコン膜１５は、更に層間絶縁膜２０のコンタクトホール２０ａの途中まで設けられていてもよい。その場合、ポリシリコン膜１５の上面の高さが、エミッタ領域４ａ，４ｂの上面の高さよりも上方に位置してもよい。
【0097】
コンタクト部３０は、コンタクトトレンチ１４に埋め込まれた埋込部３０ａを有さず、層間絶縁膜２０のコンタクトホール２０ａに設けられたプラグ部３０ｂのみを有する。プラグ部３０ｂが、ポリシリコン膜１５とオーミック接触している。
【0098】
図２８のＢ－Ｂ´線で切断した第９実施形態に係る半導体装置の垂直方向の断面を図３２に示す。図３２に示すように、第９実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図３０に示した第８実施形態に係る半導体装置と異なる。
【0099】
コンタクト部３０は、コンタクトトレンチ１４に埋め込まれた埋込部３０ａを有さず、層間絶縁膜２０のコンタクトホール２０ａに設けられたプラグ部３０ｂのみを有する。プラグ部３０ｂが、ポリシリコン膜１５とオーミック接触している。第９実施形態に係る半導体装置の他の構成は、第８実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0100】
第９実施形態に係る半導体装置によれば、ポリシリコン膜１５が、コンタクトトレンチ１４の上部まで設けられている場合でも、ポリシリコン膜１５がコンタクト部３０のプラグ部３０ｂとオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入が不要となるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0101】
（第１０実施形態）
第１０実施形態に係る半導体装置の水平方向の断面を図３３に示す。図３３のＡ－Ａ´線で切断した第１０実施形態に係る半導体装置の垂直方向の断面を図３４に示す。図３４のＥ－Ｅ方向から見た水平方向での断面が図３３に対応する。図３３に示すように、第１０実施形態に係る半導体装置は、ゲートトレンチ１１の延伸方向に平行に、エミッタ領域４ａ，４ｂ及びベース領域３が交互且つ周期的に設けられている点は、図２８に示した第８実施形態に係る半導体装置と同様である。しかし、第１０実施形態に係る半導体装置は、コンタクトトレンチ１４が、ゲートトレンチ１１の延伸方向に沿って間欠的に設けられている点が、第８実施形態に係る半導体装置と異なる。
第１０実施形態に係る半導体装置の水平方向の断面を図３３に示す。図３３のＡ－Ａ´線で切断した第１０実施形態に係る半導体装置の垂直方向の断面を図３４に示す。図３４のＥ－Ｅ方向から見た水平方向での断面が図３３に対応する。図３３に示すように、第１０実施形態に係る半導体装置は、ゲートトレンチ１１の延伸方向に平行に、エミッタ領域４ａ，４ｂ及びベース領域３が交互且つ周期的に設けられている点は、図２８に示した第８実施形態に係る半導体装置と同様である。しかし、第１０実施形態に係る半導体装置は、コンタクトトレンチ１４が、ゲートトレンチ１１の延伸方向に沿って間欠的に設けられている点が、第８実施形態に係る半導体装置と異なる。
【0102】
コンタクトトレンチ１４は、エミッタ領域４ａ，４ｂには設けられていない。エミッタ領域４ａ，４ｂは、ゲートトレンチ１１の延伸方向に沿って、間欠的に設けられている。エミッタ領域４ａ，４ｂは、ゲートトレンチ１１の延伸方向とは直交する方向において、隣接するゲートトレンチ１１の間に亘って設けられている。
【0103】
コンタクトトレンチ１４は、ベース領域３にのみ選択的に設けられている。コンタクトトレンチ１４は、ゲートトレンチ１１の延伸方向を長手方向として、ベース領域３の両端に亘って設けられている。なお、コンタクトトレンチ１４は、ベース領域３の両端の内側の一部に設けられていてもよい。また、コンタクトトレンチ１４は、ベース領域３の両端に亘り、更にエミッタ領域４ａ，４ｂの一部まで延伸して設けられていてもよい。
【0104】
図３４に示すように、ベース領域３の上面側にはエミッタ領域４ａが設けられている。エミッタ領域４ａの上面には層間絶縁膜２０が設けられている。層間絶縁膜２０のコンタクトホール２０ａには、コンタクト部３０のプラグ部３０ｂが設けられている。プラグ部３０ｂの下面は、エミッタ領域４ａの上面に接している。
【0105】
図３３のＢ－Ｂ´線で切断した第１０実施形態に係る半導体装置の垂直方向の断面は、図３０に示した第８実施形態に係る半導体装置の垂直方向の断面と同様である。なお、図３０に示したエミッタ領域４ａ，４ｂが形成されない部分の層間絶縁膜２０のコンタクトホール２０ａの幅を、図３４に示したエミッタ領域４ａ，４ｂが形成される部分の層間絶縁膜２０のコンタクトホール２０ａの幅よりも広くしてもよい。
【0106】
図３３のＣ－Ｃ´線で切断した第１０実施形態に係る半導体装置の垂直方向の断面を図３５に示す。図３５に示すように、ベース領域３の上面側にエミッタ領域４ａ，４ｂが設けられている。エミッタ領域４ａ，４ｂの上面には、コンタクト部３０のプラグ部３０ｂが設けられている。エミッタ領域４ａ，４ｂを貫通し、ベース領域３に達するように、コンタクトトレンチ１４が設けられている。コンタクトトレンチ１４の下部にはポリシリコン膜１５が設けられている。コンタクトトレンチ１４の上部にはコンタクト部３０の埋込部３０ａが設けられている。埋込部３０ａは、ポリシリコン膜１５にオーミック接触している。なお、ポリシリコン膜１５の上面の中央部の凹部１５ｘは設けなくてもよく、ポリシリコン膜１５の上面が平らであってもよい。第１０実施形態に係る半導体装置の他の構成は、第８実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0107】
第１０実施形態に係る半導体装置によれば、コンタクトトレンチ１４がベース領域３に間欠的に設けられている場合でも、ポリシリコン膜１５がコンタクト部３０とオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入が不要となるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0108】
（第１１実施形態）
第１１実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面と同様である。図３３のＡ－Ａ´線で切断した第１１実施形態に係る半導体装置の垂直方向の断面は、図３４に示した第１０実施形態に係る半導体装置の垂直方向の断面と同様である。
第１１実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面と同様である。図３３のＡ－Ａ´線で切断した第１１実施形態に係る半導体装置の垂直方向の断面は、図３４に示した第１０実施形態に係る半導体装置の垂直方向の断面と同様である。
【0109】
図３３のＢ－Ｂ´線で切断した第１１実施形態に係る半導体装置の垂直方向の断面を図３６に示す。図３６に示すように、第１１実施形態に係る半導体装置は、コンタクトトレンチ１４の下面及び側面に接するようにｐ＋型のコンタクト領域５が設けられている点が、図３０に示した第１０実施形態に係る半導体装置と異なる。コンタクト領域５は、コンタクトトレンチ１４の側面には接せず、コンタクトトレンチ１４の下面にのみ接するように設けてもよい。コンタクト領域５は、ポリシリコン膜１５に接している。
【0110】
図３３のＣ－Ｃ´線で切断した第１１実施形態に係る半導体装置の垂直方向の断面を図３７に示す。図３７に示すように、第１１実施形態に係る半導体装置は、コンタクトトレンチ１４の下面及び側面に接するようにｐ＋型のコンタクト領域５が設けられている点が、図３５に示した第１０実施形態に係る半導体装置と異なる。なお、図３６及び図３７において、コンタクト領域５は、コンタクトトレンチ１４の側面には接せず、コンタクトトレンチ１４の下面にのみ接するように設けてもよい。コンタクト領域５は、ポリシリコン膜１５に接している。また、ポリシリコン膜１５の上面の中央部の凹部１５ｘは設けなくてもよく、ポリシリコン膜１５の上面が平らであってもよい。第１１実施形態に係る半導体装置の他の構成は、第１０実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0111】
第１１実施形態に係る半導体装置によれば、ポリシリコン膜１５がコンタクト部３０の埋込部３０ａとオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入によりコンタクト領域５を形成する際に、ポリシリコン膜１５を設けない場合と比較して、コンタクトトレンチ１４の下面及び側面に接するｐ＋型のコンタクト領域５の幅を狭く、且つ浅くすることができるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0112】
（第１２実施形態）
第１２実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面のコンタクト部３０ａがポリシリコン膜１５である点が異なる。図３３のＡ－Ａ´線で切断した第１２実施形態に係る半導体装置の垂直方向の断面は、図３４に示した第１０実施形態に係る半導体装置の垂直方向の断面と同様である。
第１２実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面のコンタクト部３０ａがポリシリコン膜１５である点が異なる。図３３のＡ－Ａ´線で切断した第１２実施形態に係る半導体装置の垂直方向の断面は、図３４に示した第１０実施形態に係る半導体装置の垂直方向の断面と同様である。
【0113】
図３３のＢ－Ｂ´線で切断した第１２実施形態に係る半導体装置の垂直方向の断面は、図３２に示した第９実施形態に係る半導体装置の垂直方向の断面と同様である。即ち、図３２に示すように、第１２実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図３０に示した第１０実施形態に係る半導体装置と異なる。ポリシリコン膜１５は、コンタクト部３０のプラグ部３０ｂに接している。
【0114】
図３３のＣ－Ｃ´線で切断した第１２実施形態に係る半導体装置の垂直方向の断面を図３８に示す。図３８に示すように、第１２実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図３５に示した第１０実施形態に係る半導体装置と異なる。ポリシリコン膜１５は、コンタクト部３０のプラグ部３０ｂに接している。なお、ポリシリコン膜１５の上面の中央部の凹部１５ｘは設けなくてもよく、ポリシリコン膜１５の上面が平らであってもよい。第１２実施形態に係る半導体装置の他の構成は、第１０実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0115】
第１２実施形態に係る半導体装置によれば、ポリシリコン膜１５が、コンタクトトレンチ１４の上部まで設けられている場合でも、ポリシリコン膜１５がコンタクト部３０のプラグ部３０ｂとオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入が不要となるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0116】
（第１３実施形態）
第１３実施形態に係る半導体装置の水平方向の断面を図３９に示す。図３９に示すように、第１３実施形態に係る半導体装置は、ゲートトレンチ１１の延伸する方向に沿ってコンタクトトレンチ１４が間欠的に設けられている点は、図３３に示した第１０実施形態に係る半導体装置と同様である。しかし、第１３実施形態に係る半導体装置は、ゲートトレンチ１１の延伸する方向とは直交する方向において、コンタクトトレンチ１４がゲートトレンチ１１に接するように設けられている点が、図３３に示した第１０実施形態に係る半導体装置と異なる。コンタクトトレンチ１４は、隣接するゲートトレンチ１１の間に亘って設けられている。
第１３実施形態に係る半導体装置の水平方向の断面を図３９に示す。図３９に示すように、第１３実施形態に係る半導体装置は、ゲートトレンチ１１の延伸する方向に沿ってコンタクトトレンチ１４が間欠的に設けられている点は、図３３に示した第１０実施形態に係る半導体装置と同様である。しかし、第１３実施形態に係る半導体装置は、ゲートトレンチ１１の延伸する方向とは直交する方向において、コンタクトトレンチ１４がゲートトレンチ１１に接するように設けられている点が、図３３に示した第１０実施形態に係る半導体装置と異なる。コンタクトトレンチ１４は、隣接するゲートトレンチ１１の間に亘って設けられている。
【0117】
図３９のＡ－Ａ´線で切断した第１３実施形態に係る半導体装置の垂直方向の断面を図４０に示す。図４０に示すように、第１３実施形態に係る半導体装置は、エミッタ領域４ａの上面に設けられた層間絶縁膜２０のコンタクトホール２０ａの幅が広い点が、図３４に示した第１０実施形態に係る半導体装置と異なる。
【0118】
図３９のＢ－Ｂ´線で切断した第１３実施形態に係る半導体装置の垂直方向の断面を図４１に示す。図４１に示すように、第１３実施形態に係る半導体装置は、コンタクトトレンチ１４の両側が、互いに隣接するトレンチ１１に接している点が、図３０に示した第１０実施形態に係る半導体装置と異なる。コンタクトトレンチ１４に設けられたポリシリコン膜１５及びコンタクト部３０の埋込部３０ａも、互いに隣接するトレンチ１１に接している。なお、図４１のポリシリコン膜１５の上面の中央部には凹部１５ｘを設けてもよい。
【0119】
図３９のＣ－Ｃ´線で切断した第１３実施形態に係る半導体装置の垂直方向の断面は、図３５に示した第１０実施形態に係る半導体装置の垂直方向の断面と同様である。第１３実施形態に係る半導体装置の他の構成は、第１０実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0120】
第１３実施形態に係る半導体装置によれば、コンタクトトレンチ１４がゲートトレンチ１１に接する場合でも、ポリシリコン膜１５がコンタクト部３０とオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入が不要となるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0121】
（第１４実施形態）
第１４実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面と同様である。図３９のＡ－Ａ´線で切断した第１４実施形態に係る半導体装置の垂直方向の断面は、図４０に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。
第１４実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面と同様である。図３９のＡ－Ａ´線で切断した第１４実施形態に係る半導体装置の垂直方向の断面は、図４０に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。
【0122】
図３９のＢ－Ｂ´線で切断した第１４実施形態に係る半導体装置の垂直方向の断面を図４２に示す。図４２に示すように、第１４実施形態に係る半導体装置は、コンタクトトレンチ１４の下面に接するようにｐ＋型のコンタクト領域５が設けられている点が、図４１に示した第１３実施形態に係る半導体装置と異なる。なお、ポリシリコン膜１５の上面の中央部には凹部１５ｘを設けてもよい。
【0123】
図３９のＣ－Ｃ´線で切断した第１４実施形態に係る半導体装置の垂直方向の断面は、図３７に示した第１１実施形態に係る半導体装置の垂直方向の断面と同様である。第１４実施形態に係る半導体装置の他の構成は、第１３実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0124】
第１４実施形態に係る半導体装置によれば、ポリシリコン膜１５がコンタクト部３０の埋込部３０ａとオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入によりコンタクト領域５を形成する際に、コンタクトトレンチ１４に接するｐ＋型のコンタクト領域５の幅を狭く、且つ浅くすることができるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0125】
（第１５実施形態）
第１５実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面のコンタクト部３０ａがポリシリコン膜１５である点が異なる。図３９のＡ－Ａ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面は、図４０に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。
第１５実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面のコンタクト部３０ａがポリシリコン膜１５である点が異なる。図３９のＡ－Ａ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面は、図４０に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。
【0126】
図３９のＢ－Ｂ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面を図４３に示す。図４３に示すように、第１５実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図４１に示した第１３実施形態に係る半導体装置と異なる。ポリシリコン膜１５は、コンタクト部３０のプラグ部３０ｂとオーミック接触している。なお、ポリシリコン膜１５の上面の中央部には凹部１５ｘを設けてもよい。
【0127】
図３９のＣ－Ｃ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面は、図３８に示した第１２実施形態に係る半導体装置の垂直方向の断面と同様である。図３８に示すように、第１５実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図３５に示した第１３実施形態に係る半導体装置と異なる。第１５実施形態に係る半導体装置の他の構成は、第１３実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0128】
第１５実施形態に係る半導体装置によれば、ポリシリコン膜１５が、コンタクトトレンチ１４の上部まで設けられている場合でも、ポリシリコン膜１５がコンタクト部３０のプラグ部３０ｂとオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入が不要となるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0129】
（第１６実施形態）
第１６実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面と同様である。図３９のＡ－Ａ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面を図４４に示す。図４４に示すように、第１６実施形態に係る半導体装置は、エミッタ領域４ａの上面に設けられた層間絶縁膜２０の部分にはコンタクトホールが設けられていない点が、図４０に示した第１３実施形態に係る半導体装置と異なる。
第１６実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面と同様である。図３９のＡ－Ａ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面を図４４に示す。図４４に示すように、第１６実施形態に係る半導体装置は、エミッタ領域４ａの上面に設けられた層間絶縁膜２０の部分にはコンタクトホールが設けられていない点が、図４０に示した第１３実施形態に係る半導体装置と異なる。
【0130】
図３９のＢ－Ｂ´線で切断した第１６実施形態に係る半導体装置の垂直方向の断面は、図４１に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。図３９のＣ－Ｃ´線で切断した第１６実施形態に係る半導体装置の垂直方向の断面を図４５に示す。図４５は、図３５に示した第１３実施形態に係る半導体装置の垂直方向の断面とコンタクト部３０ｂが層間絶縁膜２０に埋め込まれている点が異なる。この場合、図４５に示すように、エミッタ領域４ａ，４ｂの側面がコンタクト部３０の埋込部３０ａと接する。なお、ポリシリコン膜１５の上面の中央部の凹部１５ｘは設けなくてもよく、ポリシリコン膜１５の上面が平らであってもよい。第１６実施形態に係る半導体装置の他の構成は、第１３実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【0131】
第１６実施形態に係る半導体装置によれば、エミッタ領域４ａの上面に設けられた層間絶縁膜２０の部分にコンタクトホールが設けられていない場合でも、ポリシリコン膜１５がコンタクト部３０とオーミック接触することができる。よって、コンタクトトレンチ１４の底面へのｐ型不純物をイオン注入が不要となるので、ウェハプロセスに起因したゲート閾値電圧のばらつきを抑制することができる。
【0132】
（第１７実施形態）
第１７実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面とコンタクト領域５ａ、５ｂがベース領域３の上部に形成されている点が異なる。第１７実施形態に係る半導体装置の、エミッタ領域４を含む、トレンチ１１の延伸方向に対し垂直な方向の断面は、図３３のＡ－Ａ´線で切断した断面と同じであり、第１５実施形態に係る半導体装置の垂直方向の断面を示す図４４と同様である。また、第１７実施形態に係る半導体装置の、コンタクト領域５ａ、５ｂを含む、トレンチ１１の延伸方向に対し垂直な方向の断面は、図１のＢ－Ｂ´線で切断した断面と同じであり、第１実施形態に係る半導体装置の垂直方向の断面を示す図４と同様である。さらに第１７実施形態に係る半導体装置の、コンタクト部３０の、トレンチ１１の延伸方向に対し並行な方向の断面は、図３３のＣ－Ｃ´線で切断した断面と同じであり、第１６実施形態に係る半導体装置の垂直方向の断面を示す図３５、または第１１実施形態に係る半導体装置の垂直方向の断面を示す図３７と同様である。
第１７実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面とコンタクト領域５ａ、５ｂがベース領域３の上部に形成されている点が異なる。第１７実施形態に係る半導体装置の、エミッタ領域４を含む、トレンチ１１の延伸方向に対し垂直な方向の断面は、図３３のＡ－Ａ´線で切断した断面と同じであり、第１５実施形態に係る半導体装置の垂直方向の断面を示す図４４と同様である。また、第１７実施形態に係る半導体装置の、コンタクト領域５ａ、５ｂを含む、トレンチ１１の延伸方向に対し垂直な方向の断面は、図１のＢ－Ｂ´線で切断した断面と同じであり、第１実施形態に係る半導体装置の垂直方向の断面を示す図４と同様である。さらに第１７実施形態に係る半導体装置の、コンタクト部３０の、トレンチ１１の延伸方向に対し並行な方向の断面は、図３３のＣ－Ｃ´線で切断した断面と同じであり、第１６実施形態に係る半導体装置の垂直方向の断面を示す図３５、または第１１実施形態に係る半導体装置の垂直方向の断面を示す図３７と同様である。
【0133】
第１７実施形態に係る半導体装置によれば、第１５実施形態に比べ、コンタクト領域５を形成していることで、リフロー等での加熱に伴うポリシリコン膜１５からのベース領域３へのｐ型不純物の拡散の影響をより低減することができる。
【0134】
なお、第１７実施形態における半導体装置の、コンタクト領域５ａ、５ｂを含む、トレンチ１１の延伸方向に対し垂直な方向の断面は、第２実施形態に係る半導体装置の垂直方向の断面を示す図１８もしくは第３実施形態に係る半導体装置の垂直方向の断面を示す図２０と同様、であってもよく、コンタクト部３０の、トレンチ１１の延伸方向に対し並行な方向の断面は、第１１実施形態に係る半導体装置の垂直方向の断面を示す図３７と同様であってもよい。この場合、第１７実施形態と同様の効果を得ることができる。
【0135】
（その他の実施形態）
上記のように第１～第１７実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上記のように第１～第１７実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【0136】
例えば、第１～第１７実施形態に係る半導体装置として、ＩＧＢＴを例示したが、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）や、逆阻止絶縁ゲート型バイポーラトランジスタ（ＲＢ－ＩＧＢＴ）にも適用可能である。ＲＣ－ＩＧＢＴでは、ＩＧＢＴを有するトランジスタ部のメサ部のコンタクトトレンチ構造と、ダイオード部のメサ部のコンタクトトレンチ構造に、第１～第７実施形態に係る半導体装置のコンタクトトレンチ構造を適用可能である。なお、メサ部とは、隣り合うトレンチの間の部分を示す。また、図２に示したＩＧＢＴのｐ＋型のコレクタ領域９をｎ＋型のドレイン領域とした構成のＭＯＳＦＥＴにも適用可能である。
【0137】
また、第１～第１７実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0138】
１…ドリフト層
２…蓄積層
３…ベース領域
４，４ａ，４ｂ…第１主電極領域（エミッタ領域）
５，５ａ，５ｂ…コンタクト領域
６…ゲート絶縁膜
７…ゲート電極
８…フィールドストップ（ＦＳ）層
９…第２主電極領域（コレクタ領域）
１０…半導体基板
１１…トレンチ（ゲートトレンチ）
１４…トレンチ（コンタクトトレンチ）
１５，１５ａ，１５ｂ…ポリシリコン膜
１５ｘ…凹部
１６…コンタクト領域
２０…層間絶縁膜
２０ａ…コンタクトホール
２３…フォトレジスト膜
３０…コンタクト部
３０ａ…埋込部
３０ｂ…プラグ部
４０…表面電極（エミッタ電極）
５０…裏面電極（コレクタ電極）
２…蓄積層
３…ベース領域
４，４ａ，４ｂ…第１主電極領域（エミッタ領域）
５，５ａ，５ｂ…コンタクト領域
６…ゲート絶縁膜
７…ゲート電極
８…フィールドストップ（ＦＳ）層
９…第２主電極領域（コレクタ領域）
１０…半導体基板
１１…トレンチ（ゲートトレンチ）
１４…トレンチ（コンタクトトレンチ）
１５，１５ａ，１５ｂ…ポリシリコン膜
１５ｘ…凹部
１６…コンタクト領域
２０…層間絶縁膜
２０ａ…コンタクトホール
２３…フォトレジスト膜
３０…コンタクト部
３０ａ…埋込部
３０ｂ…プラグ部
４０…表面電極（エミッタ電極）
５０…裏面電極（コレクタ電極）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【手続補正書】
【提出日】2023-07-14
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【0095】
（第９実施形態）
第９実施形態に係る半導体装置の水平方向の断面は、図２８に示した第８実施形態に係る半導体装置の水平方向の断面の埋込部３０ａがポリシリコン膜１５である点が異なる。図２８のＡ－Ａ´線で切断した第９実施形態に係る半導体装置の垂直方向の断面を図３１に示す。図３１に示すように、第９実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図２９に示した第８実施形態に係る半導体装置と異なる。
第９実施形態に係る半導体装置の水平方向の断面は、図２８に示した第８実施形態に係る半導体装置の水平方向の断面の埋込部３０ａがポリシリコン膜１５である点が異なる。図２８のＡ－Ａ´線で切断した第９実施形態に係る半導体装置の垂直方向の断面を図３１に示す。図３１に示すように、第９実施形態に係る半導体装置は、コンタクトトレンチ１４の上部までポリシリコン膜１５が埋め込まれている点が、図２９に示した第８実施形態に係る半導体装置と異なる。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【0112】
（第１２実施形態）
第１２実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面の埋込部３０ａがポリシリコン膜１５である点が異なる。図３３のＡ－Ａ´線で切断した第１２実施形態に係る半導体装置の垂直方向の断面は、図３４に示した第１０実施形態に係る半導体装置の垂直方向の断面と同様である。
第１２実施形態に係る半導体装置の水平方向の断面は、図３３に示した第１０実施形態に係る半導体装置の水平方向の断面の埋込部３０ａがポリシリコン膜１５である点が異なる。図３３のＡ－Ａ´線で切断した第１２実施形態に係る半導体装置の垂直方向の断面は、図３４に示した第１０実施形態に係る半導体装置の垂直方向の断面と同様である。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正の内容】
【0125】
（第１５実施形態）
第１５実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面の埋込部３０ａがポリシリコン膜１５である点が異なる。図３９のＡ－Ａ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面は、図４０に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。
第１５実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面の埋込部３０ａがポリシリコン膜１５である点が異なる。図３９のＡ－Ａ´線で切断した第１５実施形態に係る半導体装置の垂直方向の断面は、図４０に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【0129】
（第１６実施形態）
第１６実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面と同様である。図３９のＡ－Ａ´線で切断した第１６実施形態に係る半導体装置の垂直方向の断面を図４４に示す。図４４に示すように、第１６実施形態に係る半導体装置は、エミッタ領域４ａの上面に設けられた層間絶縁膜２０の部分にはコンタクトホールが設けられていない点が、図４０に示した第１３実施形態に係る半導体装置と異なる。
第１６実施形態に係る半導体装置の水平方向の断面は、図３９に示した第１３実施形態に係る半導体装置の水平方向の断面と同様である。図３９のＡ－Ａ´線で切断した第１６実施形態に係る半導体装置の垂直方向の断面を図４４に示す。図４４に示すように、第１６実施形態に係る半導体装置は、エミッタ領域４ａの上面に設けられた層間絶縁膜２０の部分にはコンタクトホールが設けられていない点が、図４０に示した第１３実施形態に係る半導体装置と異なる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【0130】
図３９のＢ－Ｂ´線で切断した第１６実施形態に係る半導体装置の垂直方向の断面は、図４１に示した第１３実施形態に係る半導体装置の垂直方向の断面と同様である。図３９のＣ－Ｃ´線で切断した第１６実施形態に係る半導体装置の垂直方向の断面を図４５に示す。図４５は、図３５に示した第１３実施形態に係る半導体装置の垂直方向の断面とプラグ部３０ｂが層間絶縁膜２０に埋め込まれている点が異なる。この場合、図４５に示すように、エミッタ領域４ａ，４ｂの側面がコンタクト部３０の埋込部３０ａと接する。なお、ポリシリコン膜１５の上面の中央部の凹部１５ｘは設けなくてもよく、ポリシリコン膜１５の上面が平らであってもよい。第１６実施形態に係る半導体装置の他の構成は、第１３実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正の内容】
【0136】
例えば、第１～第１７実施形態に係る半導体装置として、ＩＧＢＴを例示したが、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）や、逆阻止絶縁ゲート型バイポーラトランジスタ（ＲＢ－ＩＧＢＴ）にも適用可能である。ＲＣ－ＩＧＢＴでは、ＩＧＢＴを有するトランジスタ部のメサ部のコンタクトトレンチ構造と、ダイオード部のメサ部のコンタクトトレンチ構造に、第１～第１７実施形態に係る半導体装置のコンタクトトレンチ構造を適用可能である。なお、メサ部とは、隣り合うトレンチの間の部分を示す。また、図２に示したＩＧＢＴのｐ＋型のコレクタ領域９をｎ＋型のドレイン領域とした構成のＭＯＳＦＥＴにも適用可能である。