特開 2024-428 処理回路、論理ゲート、演算処理方法及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024000428

(43)【公開日】2024-01-05

(54)【発明の名称】処理回路、論理ゲート、演算処理方法及びプログラム

(51)【国際特許分類】

   G06N 99/00 20190101AFI20231225BHJP

【ＦＩ】

G06N99/00 180

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022099193

(22)【出願日】2022-06-20

(71)【出願人】

【識別番号】504157024

【氏名又は名称】国立大学法人東北大学

(71)【出願人】

【識別番号】594164542

【氏名又は名称】キヤノンメディカルシステムズ株式会社

(74)【代理人】

【識別番号】110001771

【氏名又は名称】弁理士法人虎ノ門知的財産事務所

(72)【発明者】

【氏名】羽生 貴弘

(72)【発明者】

【氏名】鬼沢 直哉

(72)【発明者】

【氏名】新 誠一

(72)【発明者】

【氏名】藤田 博之

(72)【発明者】

【氏名】矢野 亨治

(57)【要約】

【課題】逆問題を解くことのできる回路において性能を向上させること。
【解決手段】実施形態に係る処理回路は、１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に定める論理ゲートが複数個組み合わせられることにより構成される。処理回路は、入力ノード及び出力ノードのうちの少なくとも一部のノード間で満たすべき関係に基づいて、信号値の制御を行う制御部を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における前記入力ノード及び前記出力ノードのうちの少なくとも一方における信号値を確率的に定める論理ゲートが複数個組み合わせられることにより構成され、
前記入力ノード及び前記出力ノードのうちの少なくとも一部のノード間で満たすべき関係に基づいて、前記信号値の制御を行う制御部を備える処理回路。

【請求項2】

前記制御部は、前記関係に基づいて、前記入力ノード及び前記出力ノードのうちの少なくとも一方に与える乱数値の大きさを定めることにより、前記信号値を確率的に更新する、請求項１に記載の処理回路。

【請求項3】

前記制御部は、前記入力ノード及び前記出力ノードにおける信号値に基づいて定められた評価値に基づいて、前記入力ノード及び前記出力ノードのうちの少なくとも一方における前記信号値を確率的に更新する、請求項２に記載の処理回路。

【請求項4】

前記制御部は、前記乱数値の大きさに基づいて生成された乱数と前記評価値との和に基づいて、前記入力ノード及び前記出力ノードのうちの少なくとも一方における前記信号値を確率的に更新する、請求項３に記載の処理回路。

【請求項5】

前記入力ノード及び前記出力ノードのうちの少なくとも一部のノード間で満たすべき関係が、
前記論理ゲートが満たすべき関係に基づいて定まる、請求項２に記載の処理回路。

【請求項6】

前記制御部は、前記入力ノード及び前記出力ノードにおける前記信号値が、前記論理ゲートの満たすべき真理値表と一致しない場合、前記真理値表と一致する場合と比較して大きな前記乱数値を前記入力ノード及び前記出力ノードのうちの少なくとも一方に与える、請求項２に記載の処理回路。

【請求項7】

前記制御部は、前記入力ノード及び前記出力ノードのうちの少なくとも一方に与える乱数値の大きさが固定されている第１の動作モードと、前記入力ノード及び前記出力ノードのうちの少なくとも一方に与える乱数値の大きさが前記関係に基づいて変化する第２の動作モードとを切り替えながら、前記信号値を確率的に更新する、請求項２に記載の処理回路。

【請求項8】

前記制御部は、一定の時間周期で、前記第２の動作モードにて前記信号値を確率的に更新し、前記第２の動作モードで動作する時刻以外の時刻においては、前記第１の動作モードにて前記信号値を確率的に更新する、請求項７に記載の処理回路。

【請求項9】

１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における前記入力ノード及び前記出力ノードのうちの少なくとも一方における信号値を確率的に定める論理ゲートであって、
前記入力ノード及び前記出力ノードのうちの一部のノード間で満たすべき関係に基づいて、前記信号値の制御を行う制御部を備える論理ゲート。

【請求項10】

前記制御部は、前記関係に基づいて、前記入力ノード及び前記出力ノードのうちの少なくとも一方に与える乱数値の大きさを定めることにより、前記信号値を確率的に更新する、請求項９に記載の論理ゲート。

【請求項11】

１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における前記入力ノード及び前記出力ノードのうちの少なくとも一方における信号値を確率的に定める演算処理を行い、
前記演算処理の際に、前記入力ノード及び前記出力ノードのうちの一部のノード間で満たすべき関係に基づいて、前記信号値の制御を行う、演算処理方法。

【請求項12】

１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における前記入力ノード及び前記出力ノードのうちの少なくとも一方における信号値を確率的に定める演算処理を、コンピュータに実行させ、
前記演算処理の際に、前記入力ノード及び前記出力ノードのうちの一部のノード間で満たすべき関係に基づいて、前記信号値の制御を行う処理を前記コンピュータに実行させる、プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書及び図面に開示の実施形態は、処理回路、論理ゲート、演算処理方法及びプログラムに関する。

【背景技術】

【0002】

逆問題を解くためのアプローチとして、反転可能論理（Ｉｎｖｅｒｔｉｂｌｅ ｌｏｇｉｃ）ゲートを用いる方法がある。反転可能論理ゲートは、ゲートごとに定められたハミルトニアンに従ってノードの信号値を更新していくことで、十分な時間が経過したのちにノードの信号値の状態が、高確率で当該ハミルトニアンにより定められる最小エネルギー状態を満たしたものとなる動作をする素子である。

【0003】

しかしながら、反転可能論理ゲートを組み合わせた回路においては、ノードの信号値が時間発展の際に局所的な最小エネルギー状態に捕捉され抜け出ることができない結果、真の計算結果である大域的な最小エネルギー状態に移行できない場合があった。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２０－０１３３５０号公報

【特許文献2】特開２０１９－１６０１６９号公報

【特許文献3】特開２０１９－１５９７８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本明細書及び図面の開示の実施形態が解決しようとする課題の一つは、逆問題を解くことのできる回路において性能を向上させることである。ただし、本明細書及び図面に開示の実施形態により解決しようとする課題は上記課題に限られない。後述する実施形態に示す各構成による各効果に対応する課題を他の課題として位置づけることもできる。

【課題を解決するための手段】

【0006】

実施形態に係る処理回路は、１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に定める論理ゲートが複数個組み合わせられることにより構成される。処理回路は、入力ノード及び出力ノードのうちの一部のノード間で満たすべき関係に基づいて、信号値の制御を行う制御部を備える。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態に係る処理回路１５０の構成の一例を示す図である。

【図2】図２は、実施形態に係る処理回路１５０におけるノードの配置の一例を示す図である。

【図3】図３は、実施形態に係る処理回路１５０に接続される装置の一例を示す図である。

【図4】図４は、実施形態に係る反転可能論理ゲートの一例を示す図である。

【図5】図５は、実施形態に係る反転可能論理ゲートの一例を示す図である。

【図6】図６は、実施形態に係る反転可能論理ゲートの一例を示す図である。

【図7】図７は、実施形態に係る反転可能論理ゲートを用いた計算の処理の流れの一例を示すフローチャートである。

【図8】図８は、図７のステップＳ２００の処理の流れを詳細に説明したフローチャートである。

【図9】図９は、実施形態に係る反転可能論理ゲートが行う処理の一例を示す図である。

【図10】図１０は、実施形態に係る処理回路１５０が行う処理の一例を示す図である。

【図11】図１１は、実施形態に係る処理回路１５０が行う処理の流れを示すフローチャートである。

【図12】図１２は、実施形態に係る処理回路１５０が行う処理について説明した図である。

【図13】図１３は、実施形態に係る処理回路１５０が行った計算結果の一例を示した図である。

【図14】図１４は、実施形態に係る処理回路１５０が行った計算結果の一例を示した図である。

【発明を実施するための形態】

【0008】

（実施形態）
以下、図面を参照しながら、処理回路、論理ゲート、演算処理方法及びプログラムの実施形態について詳細に説明する。

【0009】

図１に、実施形態に係る処理回路１５０の構成の一例が示されている。処理回路１５０は、後述する反転可能論理（Ｉｎｖｅｒｔｉｂｌｅ ｌｏｇｉｃ）ゲートを用いて逆問題を解くことができる処理回路であり、１または２以上の反転可能論理ゲートを有し、処理回路全体として、入力ノード、中間ノード及び出力ノードを有する。図２には、反転可能乗算回路１５が実施形態に係る処理回路１５０である場合の具体例を示しており、この場合、処理回路１５０としての反転可能乗算回路１５は、入力ノード１１、１２と、中間ノード１４と、出力ノード１３とを有する。すなわち、図２におけるＡ_０～Ａ_３、Ｂ_０～Ｂ_３、Ｃ_０～Ｃ_７の一つ一つが、処理回路１５０としての反転可能乗算回路１５における各ノードとなる。また、処理回路１５０としての反転可能乗算回路１５は、全体として複数の反転可能論理ゲートから構成される。ここで、それぞれの反転可能論理ゲートは、複数のノードとそれらのノード間との接続と、後述する所定の制御機能により実現される。

【0010】

図１に戻り、処理回路１５０は、データ入力機能１５１、入力ノードデータ保持機能１５２、中間ノードデータ保持機能１５３、出力ノードデータ保持機能１５４、データ出力機能１５５及び反転可能論理ゲート処理機能１６０の各機能を有する。反転可能論理ゲート処理機能１６０は、第１評価値生成機能１６１、第２評価値生成機能１６２、評価値加算機能１６３、ノードデータ更新機能１６４、収束判定機能１６５、計算精度算出機能１６６を有する。第１評価値生成機能１６１は、ハミルトニアン係数保持機能１６１ａ及びハミルトニアン評価機能１６１ｂを有する。第２評価値生成機能１６２は、対象ゲート判定機能１６２ａ、有効状態判定機能１６２ｂ、乱数部係数決定機能１６２ｃ及び乱数生成機能１６２ｄを有する。

【0011】

また、図３に示されるように、処理回路１５０は、入力装置１１０、メモリ１２０、ディスプレイ１３０等と接続される。入力装置１１０は、操作者からの各種指示や情報入力を受け付ける、例えば、マウスやトラックボール等のポインティングデバイス、モード切り替えスイッチ等の選択デバイス、あるいはキーボード等の入力デバイスである。メモリ１２０は、処理回路１５０に入力される入力データや、処理回路１５０が出力する出力データ等の種々のデータを記憶するメモリであり、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリ等の半導体メモリ素子、ハードディスク、光ディスク等である。ディスプレイ１３０は、種々の解析結果等をユーザに表示するディスプレイであり、例えば液晶表示器等の表示デバイスである。

【0012】

図１に戻り、実施形態では、データ入力機能１５１、入力ノードデータ保持機能１５２、中間ノードデータ保持機能１５３、出力ノードデータ保持機能１５４、データ出力機能１５５及び反転可能論理ゲート処理機能１６０（及び反転可能論理ゲート処理機能１６０を構成する各処理機能）の各処理機能は、コンピュータによって実行可能なプログラムの形態でメモリ１２０へ記憶されている。処理回路１５０はプログラムをメモリ１２０から読み出し、実行することで各プログラムに対応する機能を実現するプロセッサである。換言すると、各プログラムを読み出した状態の処理回路１５０は、図１の処理回路１５０内に示された各機能を有することになる。なお、図１においては単一の処理回路１５０にて、これらの処理機能が実現されるものとして説明するが、複数の独立したプロセッサを組み合わせて処理回路１５０を構成し、各プロセッサがプログラムを実行することにより機能を実現するものとしても構わない。換言すると、上述のそれぞれの機能がプログラムとして構成され、１つの処理回路１５０が各プログラムを実行する場合であってもよい。別の例として、特定の機能が専用の独立したプログラム実行回路に実装される場合であってもよい。

【0013】

なお、データ入力機能１５１、データ出力機能１５５及び反転可能論理ゲート処理機能１６０は、制御部の一例である。また、入力ノードデータ保持機能１５２、中間ノードデータ保持機能１５３、出力ノードデータ保持機能１５４は、保持部の一例である。

【0014】

上記説明において用いた「プロセッサ」という文言は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）或いは、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＡＳＩＣ）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（Ｓｉｍｐｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ：ＳＰＬＤ）、複合プログラマブル論理デバイス（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ：ＦＰＧＡ））等の回路を意味する。プロセッサはメモリ１２０に保存されたプログラムを読み出し実行することで機能を実現する。

【0015】

また、メモリ１２０にプログラムを保存する代わりに、プロセッサの回路内にプログラムを直接組み込むよう構成しても構わない。この場合、プロセッサは回路内に組み込まれたプログラムを読み出し実行することで機能を実現する。

【0016】

データ入力機能１５１は、計算対象の入力データを入力する機能である。具体的には、処理回路１５０は、データ入力機能１５１により、入力装置１１０またはメモリ１２０から計算対象の入力データを取得し、処理回路１５０のうちの出力ノード１３に当該入力データを入力する。なお、実施形態の処理回路１５０は、逆問題を解く処理を行うものであるので、入力データは出力ノード１３に入力され、また出力データは入力ノード１１、１２から出力される。

【0017】

データ出力機能１５５は、計算結果の出力データを外部装置に出力する機能である。具体的には、処理回路１５０は、データ出力機能１５５により、入力ノード１１、１２に保持された計算結果の出力データを、メモリ１２０に送信し、またはディスプレイ１３０に表示させる。

【0018】

また、処理回路１５０は、入力ノードデータ保持機能１５２、中間ノードデータ保持機能１５３、出力ノードデータ保持機能１５４の各機能により、それぞれ入力ノード１１、１２、中間ノード１４、出力ノード１３のデータを保持する。

【0019】

処理回路１５０は、反転可能論理ゲート処理機能１６０により、反転可能論理ゲートを用いた処理を行い、逆問題を解く処理を行う。

【0020】

続いて、図４～１０を用いて、反転可能論理ゲート及び、反転可能論理ゲートを用いた回路について簡単に説明する。

【0021】

通常の論理ゲートは、入力ノードに入力信号が入力されると、入力信号に一意的に対応する出力信号が出力ノードから出力される。例えば、ＯＲ論理ゲートである場合、第１の入力ノードの信号値が「１」であり、第２の入力ノードの信号値が「０」である場合、これらの入力信号に一意的に対応する出力信号である信号値「１」が、出力ノードから出力される。

【0022】

これに対して、反転可能論理ゲートでは、与えられた出力信号に対して無矛盾な入力信号が、入力信号として高確率で出力される。一例として、反転可能ＯＲ論理ゲートである場合、出力ノードの信号値が「１」である場合、この出力ノードの信号値と無矛盾な入力信号の組としては、第１の入力ノードの信号値が「１」であり、第２の入力ノードの信号値が「０」であるケース、第１の入力ノードの信号値が「０」であり、第２の入力ノードの信号値が「１」であるケース、第１の入力ノードの信号値が「１」であり、第２の入力ノードの信号値が「１」であるケースのいずれかが考えられる。従って、反転可能論理ゲートでは、出力ノードの信号値と無矛盾な入力ノードの信号値の組のいずれかが、高確率で入力ノードに与えられる。

【0023】

ここで、通常の論理ゲートの場合と異なり、反転可能論理ゲートの場合、出力ノードの信号値に対して、出力ノードの信号値と無矛盾な入力信号の組は一般には複数存在するので、入力ノードの信号値は一意的に定まらない。従って、反転可能論理ゲートでは、出力ノードの信号値と無矛盾な信号値が、入力ノードの信号値として、確率的に与えられる。

【0024】

また、反転可能論理ゲートでは、出力ノードの信号値と無矛盾な入力ノードの信号値の組のいずれかが、高確率で入力ノードに与えられるが、出力ノードの信号値と矛盾する入力ノードの信号値が入力ノードに与えられる可能性は排除されない。例えば、反転可能ＯＲ論理ゲートにおいて、出力ノードの信号値が「１」でも、第１の入力ノードの信号値が「０」であり、第２の入力ノードの信号値が「０」である可能性は排除されない。換言すると、反転可能論理ゲートにおいては、各時刻において、通常の論理ゲートとしての入力ノードの信号値と出力ノードの信号値との関係性が満たされているとは限らない。

【0025】

しかしながら、反転可能論理ゲートにおいては、後述する処理により、各ノードの信号値を定期的に更新する処理が行われる。この際に、後述するハミルトニアンが各論理ゲートに対して導入され、通常の論理ゲートとしての論理的関係性を満たしている入力ノード及び出力ノードの組と、通常の論理ゲートとしての論理的関係性を満たしていない入力ノード及び出力ノードの組との間で、信号値の更新確率を異ならせる処理が行われる。このことで、初期状態から十分時間が経過した時刻において、通常の論理ゲートとしての論理的関係性を満たしている入力信号の組が、高確率で選択されることになる。

【0026】

すなわち、反転可能論理ゲートにおいては、各時刻においては、入力ノードと出力ノードとの間に、通常の論理ゲートとしての論理的関係性は必ずしも保証されないにもかかわらず、初期状態から十分時間が経過した後では、通常の論理ゲートとしての論理的関係性を満たしている入力信号の組が、高確率で選択される。この意味で、反転可能論理ゲートは、出力信号に対する入力信号を出力することができると考えることができる。従って、反転可能論理ゲートを複数組み合わせた回路を構成することにより、与えられた出力信号になるような入力信号を出力することができ、逆問題を解くことができる処理回路１５０を構成することができる。

【0027】

上記した論理的関係性とは、例えば、論理演算（ＡＮＤ、ＯＲ、ＸＯＲ、ＮＯＴなど）の真理値表に示される入力と出力における対応関係のことである。また、ここでいう関係性は、例えば、論理演算（論理ゲート）単位ではなく、複数の論理ゲートを含み構成されるブロック単位で、入力、出力ノード間で満たすべき関係と考えることもできる。なお、反転可能論理ゲートは、ＣＰＵ、ＧＰＵ（或いは、ＡＳＩＣ）、プログラマブル論理デバイス（例えば、ＳＰＬＤ、ＣＰＬＤ、及びＦＰＧＡ）等の所定のハードウェアにより実現されてもよいし、ハードウェア上のソフトウェアとして実現されてもよい。

【0028】

図４に、反転可能論理ゲート１０の模式図が示されている。すなわち、入力ノードが第１の入力ノード１ａ及び第２の入力ノード１ｂの２ノード、出力ノードが出力ノード１ｃの１ノードの計３ノードからなる反転可能論理ゲート１０が示されている。ここで、第１の入力ノード１ａ、第２の入力ノード１ｂ及び出力ノード１ｃにおいて保持されている信号値は、「０」または「１」となる。これらの信号値は、スピン１／２の表現を取ることもでき、例えば信号値「０」が、下向きスピンであるｍ＝－１の状態に対応し、信号値「１」が、上向きスピンであるスピンｍ＝１の状態に対応する。例えば、第１の入力ノード１ａの信号値が「０」、第２の入力ノード１ｂの信号値が「１」、出力ノードの信号値が「０」である場合、第１の入力ノード１ａの信号値のスピン表現はｍ_１＝－１、第２の入力ノード１ｂの信号値のスピン表現はｍ_２＝１、出力ノード１ｃの信号値のスピン表現はｍ_３＝－１となる。

【0029】

反転可能論理ゲート１０に対して、以下の式（１）で示すイジングモデルのハミルトニアンＨ_ｇａｔｅが定義される。

【0030】

【数1】

【0031】

ここで、ｉ及びｊは各ノードの添え字を表し、ｍ_ｉは、ｉ番目のノードの信号値のスピン表現である。ｈ_ｉは、ｉ番目のノードに対する係数であり、イジングモデルにおいては、ｉ番目のノードに関する磁場を表す量である。また、Ｊ_ｉｊは、ｉ番目のノードとｊ番目のノードとの間に対する係数であり、イジングモデルにおいては、ｉ番目のノードとｊ番目のノードとの間の交換相互作用を表す量である。

【0032】

このハミルトニアンに対応して、反転可能論理ゲート１０は、図４に示す通り、各ノードの係数である係数２ａ、２ｂ、２ｃに対応する情報及び、ノード間の係数である係数３ａ、３ｂ、３ｃに対応する情報を保持する。具体的には、反転可能論理ゲート１０は、式（１）の右辺第１項に対応する係数を、係数２ａ、２ｂ、２ｃとして保持する。すなわち、反転可能論理ゲート１０は、係数２ａ、２ｂ、２ｃを、それぞれ１番目、２番目、３番目のノードに対する、式（１）の右辺第１項に対応する係数として保持する。また、反転可能論理ゲート１０は、式（１）の右辺第２項に対応する係数を、係数３ａ、３ｂ、３ｃとして保持する。すなわち、反転可能論理ゲート１０は、係数３ａ、３ｂ、３ｃを、それぞれ１番目のノードと２番目のノードの間の、２番目のノードと３番目のノードの間の、３番目のノードと１番目のノードの間の係数であって、式（１）の右辺第２項に対応する係数として保持する。

【0033】

なお、係数２ａ、２ｂ、２ｃ及び係数３ａ、３ｂ、３ｃは、反転可能論理ゲート１０の論理ゲートとしての種類によってあらかじめ定められている数値である。これらの数値は、時刻が変化しても不変な数値であり、また、各ノードの信号値に依存しない。

【0034】

また、これらの係数は、反転可能論理ゲート１０が通常の論理ゲートであったと仮定した場合においてノード間で満たすべき論理的関係性を満たしている状態（有効な状態）におけるハミルトニアンの評価値が、そうでない状態（有効でない状態）と比較して小さくなるように設計されている。換言すると、式（１）で与えられるハミルトニアンは、反転可能論理ゲート１０において有効な状態におけるハミルトニアンの評価値が、有効でない状態におけるハミルトニアンの評価値と比較して小さくなるように設計される。

【0035】

図５及び図６を用いて、反転可能論理ゲートのより具体的な構成例について説明する。図５に示される反転可能ＯＲ論理ゲート１０ａにおいては、係数ｈ_ｉ及び係数Ｊ_ｉｊは、それぞれ以下の式（２）及び式（３）で表される。

【0036】

【数2】

【0037】

【数3】

【0038】

すなわち、図５に示されるように、反転可能ＯＲ論理ゲート１０ａにおいて、係数２ａについてｈ_１＝－１、係数２ｂについてｈ_２＝－１、係数２ｃについてｈ_３＝２となる。また、反転可能ＯＲ論理ゲート１０ａにおいて、係数３ａについてＪ_１２＝－１、係数３ｂについてＪ_２３＝２、係数３ｃについてＪ_３１＝２となる。

【0039】

また、図６に示される反転可能ＡＮＤ論理ゲート１０ｂにおいては、係数ｈ_ｉ及び係数Ｊ_ｉｊは、それぞれ以下の式（４）及び式（５）で表される。

【0040】

【数4】

【0041】

【数5】

【0042】

すなわち、図６に示されるように、反転可能ＡＮＤ論理ゲート１０ｂにおいて、係数２ａについてｈ_１＝１、係数２ｂについてｈ_２＝１、係数２ｃについてｈ_３＝－２となる。また、反転可能ＡＮＤ論理ゲート１０ｂにおいて、係数３ａについてＪ_１２＝－１、係数３ｂについてＪ_２３＝２、係数３ｃについてＪ_３１＝２となる。

【0043】

また、その他の種類の反転可能論理ゲート１０、例えば反転可能ＸＯＲ論理ゲートや反転可能ＮＯＲ論理ゲート等についても、同様に、ハミルトニアンの係数値を適宜構成することにより、構成することができる。

【0044】

なお、式（１）で示された反転可能論理ゲート１０のハミルトニアンは、以下の式（６）で示されるように、ハミルトニアンのうちノードｉに係る部分Ｈ_ｉの和に分解することができる。

【0045】

【数6】

【0046】

具体的には、反転可能論理ゲート１０のハミルトニアンのうちノードｉに係る部分Ｈ_ｉは、以下の式（７）で表される。

【0047】

【数7】

【0048】

すなわち、反転可能論理ゲート１０のハミルトニアンは、適宜、ノードごとの成分の和に分解することができる。これらノードごとの成分に分解されたハミルトニアンの各成分は、後述の式（８）の右辺第１項及び第２項に組み込まれることにより、各ノードにおける信号値を更新する処理に用いられる。

【0049】

続いて、図７及び図８を用いて、反転可能論理ゲート１０において行われる処理について説明する。図７は、実施形態に係る反転可能論理ゲート１０において行われる処理の流れを示したフローチャートである。また、図８は、図７のステップＳ２００において行われる処理の流れを示したフローチャートである。なお、実施形態に係る処理回路１５０においては、図７のステップＳ２００における処理について、図７のフローチャートに示された以外の処理を含んだ処理を行うが、この点については、後述する図１１の説明において詳しく説明することとし、まずはこの処理については除外して、反転可能論理ゲート１０の基本的な動作について説明する。

【0050】

また、実施形態においては、通常複数の反転可能論理ゲート１０が組み合わされて処理回路１５０が構成されるが、複数の反転可能論理ゲート１０を組み合わせる場合については後述し、ここでは、１個の反転可能論理ゲート１０により処理回路１５０が構成されている場合について説明する。

【0051】

はじめに、ステップＳ１００において、処理回路１５０は、データ入力機能１５１により、時刻ｔ＝０において、初期値を出力ノード１ｃに入力する。具体的には、処理回路１５０は、データ入力機能１５１により、反転可能論理ゲート１０の出力ノード１ｃに、初期値を入力する。一例として、時刻ｔ＝０において、出力ノード１ｃに入力される初期値が「１」の場合、処理回路１５０は、データ入力機能１５１により、反転可能論理ゲート１０の出力ノード１ｃに、初期値である「１」を入力する。この時、出力ノード１ｃの信号値は、ｍ_３＝１となる。

【0052】

続いて、処理はステップＳ２００に進み、処理回路１５０は、一定の時間間隔で、各ノードの信号値を更新する。すなわち、処理回路１５０は、反転可能論理ゲート処理機能１６０により、ｉをノード番号として、ある時刻ｔにおけるノードｉの信号値ｍ_ｉ（ｔ）及びその他のノードｊ（ノードｊはノードｉとは異なるノードであって、ノードｉに隣接するノードとする）の信号値ｍ_ｊ（ｔ）に基づいて、次の時刻ｔ＋１における信号値ｍ_ｉ（ｔ＋１）を、確率的に定める。一例として、図４の場合、処理回路１５０は、反転可能論理ゲート処理機能１６０により、時刻ｔにおける第１の入力ノード１ａの信号値ｍ_１（ｔ）、時刻ｔにおける第２の入力ノード１ｂの信号値ｍ_２（ｔ）、時刻ｔにおける出力ノード１ｃの信号値ｍ_３（ｔ）に基づいて、次の時刻ｔ＋１における信号値ｍ_１（ｔ＋１）、ｍ_２（ｔ＋１）及びｍ_３（ｔ＋τ）を確率的に定める。

【0053】

具体的には、処理回路１５０は、反転可能論理ゲート処理機能１６０により、時刻ｔ＋１におけるノードｉの信号値ｍ_ｉ（ｔ＋１）を、以下の式（８）～（１０）により与える。

【0054】

【数8】

【0055】

【数9】

【0056】

【数10】

【0057】

ここで、式（８）において、ｔは時刻、ｉ及びｊはノードの番号、ｈ_iは式（１）の右辺第１項のｉ番目のノードに関する係数、Ｊ_ｉｊは式（１）の右辺第２項のｉ番目のノードとｊ番目のノード間の係数、ｎ_ｒｎｄは乱数の大きさを表す定数、r_ｉ(t)は、時刻ｔにおいてｉ番目のノードに与えられる乱数である。すなわち、ｉ番目のノードにおける時刻ｔ＋１における関数Ｉ_ｉ（ｔ）は、式（８）の右辺を評価することにより求められる。

【0058】

また、時刻ｔ＋１におけるｉ番目のノードにおける関数Ｉｔａｎｈ_ｉ（ｔ＋１）は、関数Ｉ_ｉ（ｔ）を用いて、式（９）により評価することができる。ここで、Ｉ_０は、所定の閾値である。なお、Ｉ_０は、スピン系において、温度の逆数を意味する意味合いの量である。なお、関数Ｉｔａｎｈ_ｉ（ｔ）は、その挙動がｔａｎｈ関数に類似する関数という意味あいで命名している関数であるが、式（９）の漸化式により順次定められる関数であり、ｔａｎｈ関数そのものではない。

【0059】

前述の関数Ｉｔａｎｈ_ｉ（ｔ）を用いて、時刻ｔ＋１におけるｉ番目のノードにおける信号値ｍ_ｉ（ｔ＋１）は、上述の式（１０）で与えられる。

【0060】

図８に、そのようなステップの詳細が示されている。図８は、図７のステップＳ２００の処理についてより詳細に説明したフローチャートである。

【0061】

はじめに、ステップＳ２１０において、処理回路１５０は、第１評価値生成機能１６１により、各ノードにおける信号値に基づいて定められた第１の評価値を算出する。

【0062】

第１評価値生成機能１６１は、各ゲートのハミルトニアンの係数を保持するハミルトニアン係数保持機能１６１ａと、ハミルトニアン係数保持機能１６１ａにより保持されたハミルトニアンの係数に基づいて、ハミルトニアンの評価を行うハミルトニアン評価機能１６１ｂとを有する。処理回路１５０は、ハミルトニアン係数保持機能１６１ａにより、各ノードに関する係数ｈ_ｉ及び、ノード間の係数Ｊ_ｉｊの値を保持する。また、処理回路１５０は、ハミルトニアン評価機能１６１ｂにより、保持された各ノードに関する係数ｈ_ｉ及び、ノード間の係数Ｊ_ｉｊの値に基づいて、式（８）の右辺第１項及び右辺第２項の和である第１の評価値を算出する。

【0063】

かかる処理が図９に示されている。図９において、処理回路１５０は、第１評価値生成機能１６１により、矢印４で示された部分において式（８）の右辺第１項の評価を行い、囲み線５で示された部分において式（８）の右辺第２項の評価を行う。処理回路１５０は、ハミルトニアン評価機能１６１ｂの一部としての加算回路８により、式（８）の右辺第１項と第２項との和を算出する。

【0064】

続いて、ステップＳ２２０において、処理回路１５０は、第２評価値生成機能１６２により、第２の評価値を算出する。

【0065】

ここで、第２評価値生成機能１６２は、対象ゲート判定機能１６２ａ、有効状態判定機能１６２ｂ、乱数部係数決定機能１６２ｃ及び乱数生成機能１６２ｄを有する。ただし、図８の例については、乱数部係数ｎ_ｒｎｄは固定値であるので、対象ゲート判定機能１６２ａ、有効状態判定機能１６２ｂ及び乱数部係数決定機能１６２ｃの機能は使用されない。これらの機能の詳細については図１１において説明する。乱数生成機能１６２ｄは、乱数を生成する機能である。すなわち、処理回路１５０は、乱数生成機能１６２ｄにより、式（８）の右辺第３項に示される乱数ｒ_ｉ（ｔ）を生成する。

【0066】

続いて、処理回路１５０は、第２評価値生成機能１６２により、式（８）の右辺第３項における固定された乱数部係数ｎ_ｒｎｄに乱数ｒ_ｉ（ｔ）を乗じて式（８）の右辺第３項である第２の評価値を算出する。一例として、処理回路１５０は、乱数生成機能１６２ｄにより、図９の矢印６で示された部分において、式（８）の右辺第３項である第２の評価値を算出する。

【0067】

続いて、ステップＳ２３０において、処理回路１５０は、評価値加算機能１６３及びノードデータ更新機能１６４により、信号値の更新を行う。評価値加算機能１６３は、第１評価値生成機能１６１により生成された第１の評価値と、第２評価値生成機能１６２により生成された第２の評価値とを加算する機能である。

【0068】

すなわち、処理回路１５０は、評価値加算機能１６３により、式（８）の右辺第１項及び右辺第２項である第１の評価値と、式（８）の右辺第３項である第２の評価値とを加算して、関数Ｉ_ｉ（ｔ＋１）の値を生成する。一例として、処理回路１５０は、評価値加算機能１６３としての加算回路８により、矢印４で示される式（８）の右辺第１項の評価値と、囲み線５で示される式（８）の右辺第２項の評価値と、矢印６で示される式（８）の右辺第３項の評価値とを加算して、関数Ｉ_ｉ（ｔ＋１）の値を生成する。

【0069】

また、ノードデータ更新機能１６４は、生成された関数Ｉ_ｉ（ｔ）の値に基づいて、信号値を更新する機能である。すなわち、処理回路１５０は、ノードデータ更新機能１６４により、評価値加算機能１６３により生成された関数Ｉ_ｉ（ｔ）の値に基づいて、式（９）及び式（１０）により、ｉ番目のノードにおける信号値ｍ_ｉを更新する。一例として、処理回路１５０は、式（９）に相当する処理を行う回路９ａに基づいて、評価値加算機能１６３により生成された関数Ｉ_ｉの値に基づいて、関数Iｔａｎｈ_ｉの値の算出を行う。また、処理回路１５０は、式（１０）に相当する処理を行う回路９ｂに基づいて、信号値ｍ_ｉの更新を行う。すなわち、回路９ａ及び回路９ｂは、ノードデータ更新機能１６４の一例である。

【0070】

なお、ステップＳ２３０において、処理回路１５０は、すべてのノードにおいて信号値を更新するのではなく、一部のノードのみにおける信号値を更新してもよい。

【0071】

一例として、処理回路１５０は、ノードデータ更新機能１６４により、入力ノードの信号値を固定して、出力ノードの信号値のみを更新する順方向モード(ｆｏｒｗａｒｄ ｍｏｄｅ)にて、信号値の更新を行ってもよい。この場合、処理回路１５０は、ノードデータ更新機能１６４により、出力ノード１ｃの信号値ｍ_３のみ更新し、第１の入力ノード１ａの信号値ｍ_１及び第２の入力ノード１ｂの信号値ｍ_２については信号値を固定し更新を行わなくてもよい。

【0072】

また、別の例として、処理回路１５０は、ノードデータ更新機能１６４により、出力ノードの信号値を固定して、入力ノードの信号値のみを更新する逆方向モード(ｒｅｖｅｒｓｅ ｍｏｄｅ)にて、信号値の更新を行ってもよい。この場合、処理回路１５０は、ノードデータ更新機能１６４により、第１の入力ノード１ａの信号値ｍ_１及び第２の入力ノード１ｂの信号値ｍ_２のみ更新し、出力ノード１ｃの信号値ｍ_３については信号値を固定し更新を行わなくてもよい。更にまた、別の例として、処理回路１５０は、ノードデータ更新機能１６４により、出力ノードの信号値と、入力ノードの信号値の両方を更新したり、上記した順方向モードと逆方向モードとを組み合わせたりする（両モードを交互に行う等）こともできる。

【0073】

収束判定機能１６５及び計算精度算出機能１６６は、各繰り返しステップにおいて、それぞれ収束判定及び計算精度の算出を行う機能である。ここで、収束判定とは、計算結果すなわち各ノードの信号値が一定の値に収束しているかを判定する機能である。また、計算精度とは、その時点の逆問題の解候補である入力ノードのデータが、どの程度、満たすべき逆問題の関係を満たしているかを表す数値を意味する。処理回路１５０は、収束判定機能１６５または計算精度算出機能１６６により、各繰り返しステップにおいて、必要に応じて適宜収束判定を行い、または計算精度の算出を行ってもよい。

【0074】

以上のように、ステップＳ２００において、処理回路１５０は、ノードデータ更新機能１６４により、各ノードの信号値ｍ_ｉの更新を行う。

【0075】

図７に戻り、ステップＳ３００において、処理回路１５０は、反転可能論理ゲート処理機能１６０により、終了判定条件が満たされたか否かを判定する。ここで、終了判定条件を満たすとは、例えば、計算結果に関する収束判定条件を満たす場合が挙げられる。すなわち、処理回路１５０は、収束判定機能１６５により、計算結果が収束しているか否かを判定することにより、終了判定条件が満たされたか否かを判定する。また、別の終了判定条件として、処理回路１５０は、反転可能論理ゲート処理機能１６０により、所定の回数だけ信号値の更新が行われた場合、終了判定条件が満たされたと判定してもよい。尚、ステップＳ３００における終了判定状況としては、例えば、複数の論理ゲートがある場合には、個々のゲートを構成する入力ノードの信号値と出力ノードの信号値との関係が、真理値表と比較した場合に、当該真理値表と矛盾してしまう状態（invalid state）のゲートの個数がゼロとなるように定めることもできるし、また、真理値表に矛盾する状態のゲートの存在をある程度許容するように定めることもできる。

【0076】

処理回路１５０が、反転可能論理ゲート処理機能１６０により、終了判定条件が満たされていないと判定した場合（ステップＳ３００ Ｎｏ）、処理はステップＳ２００に戻り、処理回路１５０は、各ノードの信号値ｍ_ｉの更新を行う。一方、処理回路１５０が、反転可能論理ゲート処理機能１６０により、終了判定条件が満たされたと判定した場合（ステップＳ３００ Ｙｅｓ）、処理はステップＳ４００に進む。

【0077】

続いて、ステップＳ４００において、処理回路１５０は、データ出力機能１５５により、入力ノードの信号値を、計算結果として出力する。一例として、反転可能論理ゲート１０は、第１の入力ノード１ａの信号値及び第２の入力ノード１ｂの信号値を、計算結果として出力する。反転可能論理ゲート１０においては、信号値ｍ_ｉの更新確率を定めるのに用いられる評価値であるハミルトニアンが、各入力ノードの信号値に対する反転可能論理ゲート１０が通常の論理ゲートであったと仮定した場合に満たすべき関係を満たす場合に、当該関係を満たさない場合と比較して小さな値を取るように設計されている。この結果、十分なサイクルだけ時間が経過したのちは、各入力ノードの信号値が、当該満たすべき関係を高確率で満たすようになる。

【0078】

続いて、反転可能論理ゲートを複数組み合わせた場合の処理回路１５０について説明する。

【0079】

図５及び図６では、反転可能ＡＮＤ論理ゲート及び反転可能ＯＲゲートについて説明したが、ハミルトニアンを適切に設定することにより、同様に、反転可能ＸＯＲ論理ゲート、反転可能ＮＯＲ論理ゲート、反転可能ＮＡＮＤ論理ゲート等の基本的な論理ゲートを構成することができる。ここで、任意の論理回路は、ＡＮＤゲート、ＯＲゲート、ＸＯＲゲートなどの基本的な論理ゲートの組み合わせで表現することができる。従って、任意の論理回路について、基本的な反転可能論理ゲートを複数組み合わせた回路を構成することにより、順方向の問題が通常の論理回路で表現された問題に対する逆問題を解くことができる。一例として、順方向の問題がＡＮＤゲートとＸＯＲゲートとの組み合わせにより表現できる場合、反転可能ＡＮＤ論理ゲートと反転可能ＸＯＲ論理ゲートとを組み合わせた回路を用いることにより、当該順方向の問題に対する逆問題を解くことができる。

【0080】

すなわち、逆問題を反転可能論理ゲートを用いて解くための回路を作成するには、まず、順問題を通常の論理ゲートの組み合わせで表現したのち、通常の論理ゲートを、対応する反転可能論理ゲートに置き換えればよい。

【0081】

以下、自然数の因数分解問題を例として、そのような回路構成について説明する。ここで、自然数の因数分解問題とは、与えられた自然数Ｃに対して、Ａ×Ｂ＝Ｃを満たす自然数Ａ及びＢの組を見出す問題を言う。すなわち、自然数Ａと自然数Ｂに対して、ＡとＢの積を計算する処理を順方向の問題として、与えられた自然数Ｃに対して、Ａ×Ｂ＝Ｃを満たす自然数Ａ及びＢの組を見出す問題は、当該順方向の問題に対する逆問題となる。

【0082】

まず、順方向の問題の解法を考えると、簡単のため、Ａ及びＢは１以上１６未満の自然数とすると、Ａ及びＢを２進数表現すると、Ａ＝Ａ_３×２^３＋Ａ_２×２^２＋Ａ_１×２＋Ａ_０×２^０、Ｂ＝Ｂ_３×２^３＋Ｂ_２×２^２＋Ｂ_１×２^１＋Ｂ_０×２^０となる。これらの２進数表現を用いてＡ×Ｂを表現し、繰り上がり等も考慮してＣの２進数表現Ｃ＝Ｃ_７×２^７＋Ｃ_６×２^６＋Ｃ_５×２^５＋Ｃ_４×２^４＋Ｃ_３×２^３＋Ｃ_２×２^２＋Ｃ_１×２^１＋Ｃ_０×２^０と比較することにより、自然数Ａと自然数Ｂに対してＡとＢの積を計算する論理回路を実装することができる。

【0083】

図１０に、そのような論理回路の例が示されている。ここで、Ａ_３、Ａ_２、Ａ_１、Ａ_０は、自然数Ａの２進数表現であり、これらが入力として与えられる。また、Ｂ_３、Ｂ_２、Ｂ_１、Ｂ_０は、自然数Ｂの２進数表現であり、これらが入力として与えられる。また、Ｃ_７、Ｃ_６、Ｃ_５、Ｃ_４、Ｃ_３、Ｃ_２、Ｃ_１、Ｃ_０は、自然数Ｃの２進数表現であり、これらが出力として与えられる。

【0084】

ここで、ゲート２０及びゲート２１はＡＮＤ論理ゲートである。また、回路２２及び回路２３は、それぞれＨａｌｆ－Ａｄｄｅｒ、Ｆｕｌｌ―Ａｄｄｅｒとして知られる論理回路であり、所定の論理ゲートの組み合わせにより実現可能な回路である。例えば、回路２２及び回路２３は、ＡＮＤゲートと、ＸＯＲゲートとの所定の組み合わせで実現可能な回路である。従って、一例として、Ｈａｌｆ－Ａｄｄｅｒである回路２２の回路構成のうち、ＡＮＤゲートを反転可能ＡＮＤ論理ゲートに、ＸＯＲゲートを反転可能ＸＯＲ論理ゲートに置き換えることで、反転可能Ｈａｌｆ－Ａｄｄｅｒ回路を生成することができる。また、一例として、Ｆｕｌｌ－Ａｄｄｅｒである回路２３の回路構成のうち、ＡＮＤゲートを反転可能ＡＮＤ論理ゲートに、ＸＯＲゲートを反転可能ＸＯＲ論理ゲートに置き換えることで、反転可能Ｆｕｌｌ－Ａｄｄｅｒ回路を生成することができる。

【0085】

従って、図１０に示される乗算回路において、各構成要素の論理ゲートを反転可能論理ゲートに置き換えることで、反転可能乗算回路（因数分解回路）を生成することができる。

【0086】

図２に戻り、反転可能乗算回路１５のノード構成について説明する。出力ノード１３は、逆問題の初期入力が入力されるノードである。処理回路１５０は、データ入力機能１５１により、因数分解を行うべき自然数Ｃの２進数表現を、出力ノード１３に入力する。また、入力ノード１１及び入力ノード１２は、計算結果が出力されるノードである。処理回路１５０は、データ出力機能１５５により、因数分解が行われた自然数Ａの２進数表現を入力ノード１１から出力し、因数分解が行われた自然数Ｂの２進数表現を入力ノード１２から出力する。また、中間ノード１４は、反転可能乗算回路１５のノードのうち、入力ノード１１、１２及び出力ノード１３以外のノードである。中間ノード１４には、種々の中間的な計算結果が保持される。

【0087】

図７及び図８を再び参照し、反転可能論理ゲートを複数組み合わせた処理回路１５０の行う処理の流れについて説明する。

【0088】

はじめに、ステップＳ１００において、処理回路１５０は、データ入力機能１５１により、時刻ｔ＝０において、初期値を出力ノードに入力する。一例として、処理回路１５０は、データ入力機能１５１により、反転可能乗算回路１５の出力ノード１３に、因数分解を行うべき自然数Ｃの２進数表現を入力する。

【0089】

続いて、処理はステップＳ２００に進み、処理回路１５０は、一定の時間間隔で、各ノードの信号値を更新する。ここで、「各ノード」とは、出力ノード１３以外のノードである、入力ノード１１、入力ノード１２及び中間ノード１４である。処理回路１５０は、反転可能論理ゲート処理機能１６０により、これらのノードの信号値を確率的に更新する。なお、処理回路１５０は、出力ノード１３の信号値については、更新を行わず固定することができる。

【0090】

ここで、処理回路１５０は、式（８）～式（１０）を用いて各ノードの信号値を更新するが、複数の反転可能論理ゲートの組み合わせにより構成された回路における各ノードの信号値についての式（８）の右辺の評価は、式（８）の右辺第１項及び第２項に関しては、各論理ゲートの和により定められる回路全体のハミルトニアンのうち、当該各ノードに関連する部分の寄与を用いて評価する。

【0091】

すなわち、複数の論理ゲートが構成されて一つの回路となる場合、回路全体のハミルトニアンＨは、以下の式（１１）で表現することができる。

【0092】

【数11】

【0093】

ここで、ｋは各反転可能論理ゲートに付された番号であり、Ｈ_{Ｇａｔｅ＿ｋ}は、ｋ番目の反転可能論理ゲートのハミルトニアンである。また、それぞれの反転可能論理ゲートのハミルトニアンは、式（１）のような形式になっているので、式（６）及び式（７）のように、ハミルトニアンを、ノードごとの成分に分離することができる。従って、式（１１）の回路全体のハミルトニアンについても、ノードごとの成分に分離することができる。当該ノードごとのハミルトニアン成分を、式（８）の右辺第１項及び第２項に変えて代入して式（９）及び式（１０）を用いることにより、処理回路１５０は反転可能論理ゲート処理機能１６０により各ノードの信号値を更新する。

【0094】

すなわち、ステップＳ２１０において、処理回路１５０は、第１評価値生成機能１６１により、回路全体のハミルトニアンのうち各ノードについての寄与である第１の評価値を算出する。

【0095】

続いて、ステップＳ２２０において、処理回路１５０は、乱数生成機能１６２ｄにより、式（８）の右辺第３項に示される乱数ｒ_ｉ（ｔ）を生成する。続いて、処理回路１５０は、第２評価値生成機能１６２により、式（８）の右辺第３項における固定された乱数部係数ｎ_ｒｎｄに乱数ｒ_ｉ（ｔ）を乗じて式（８）の右辺第３項である第２の評価値を算出する。

【0096】

続いて、ステップＳ２３０において、処理回路１５０は、評価値加算機能１６３により、第１の評価値と第２の評価値を加算して、関数Ｉ_ｉ（ｔ＋１）の値を生成する。続いて、処理回路１５０は、ノードデータ更新機能１６４により、生成された関数Ｉ_ｉ（ｔ＋１）の値に基づいて、式（９）及び式（１０）に基づいて、ｉ番目のノードにおける信号値ｍ_ｉを更新する。

【0097】

以上のように、ステップＳ２００において、処理回路１５０は、ノードデータ更新機能１６４により、各ノードの信号値ｍ_ｉの更新を行う。

【0098】

図７に戻り、ステップＳ３００において、処理回路１５０は、反転可能論理ゲート処理機能１６０により、終了判定条件が満たされたか否かを判定する。

【0099】

処理回路１５０が、反転可能論理ゲート処理機能１６０により、終了判定条件が満たされていないと判定した場合（ステップＳ３００ Ｎｏ）、処理はステップＳ２００に戻り、処理回路１５０は、各ノードの信号値ｍ_ｉの更新を行う。一方、処理回路１５０が、反転可能論理ゲート処理機能１６０により、終了判定条件が満たされたと判定した場合（ステップＳ３００ Ｙｅｓ）、処理はステップＳ４００に進む。

【0100】

続いて、ステップＳ４００において、処理回路１５０は、データ出力機能１５５により、入力ノードの信号値を、計算結果として出力する。一例として、処理回路１５０は、データ出力機能１５５により、入力ノード１１及び入力ノード１２の信号値を、計算結果として出力する。

【0101】

続いて、実施形態に係る背景について説明する。

【0102】

反転可能論理ゲートを用いた計算において、計算結果が局所的な最小エネルギー状態から抜けだせなくなってしまい、その結果、真の計算結果である大域的な最小エネルギー状態にたどり着けない場合があるという問題がある。例えば、各ノードが、本来の論理ゲートの満たすべき論理関係を満たしていない論理ゲート（以下、第１の論理ゲートと呼ぶ）に、複数の論理ゲート（第２の論理ゲート）が隣接し、これら第２の論理ゲートにおいては、各ノードが、本来の論理ゲートの満たすべき論理関係を満たしている場合を考える。

【0103】

この場合、第１の論理ゲートにおける各ノードが当該論理関係を満たすために、第１の論理ゲートにおけるノードの信号値を変更した場合を考える。この場合、第２の論理ゲートは、第１の論理ゲートにおけるノードの信号値が変更された結果、もはや本来の論理ゲートの満たすべき論理関係を満たさなくなり、その結果、その状態のエネルギーが高エネルギー状態と評価される場合がある。従って、第２の論理ゲートにおける各ノードの信号値を更に変更すれば大域的な低エネルギー状態が得られるにもかかわらず、そのような状態への到達確率が低くなり、真の計算結果が得られない場合がある。

【0104】

前記処理回路１５０は、かかる背景に基づくものである。すなわち、実施形態に係る処理回路１５０は、１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に定める論理ゲートが複数個組み合わせられることにより構成される。ここで、処理回路１５０は、反転可能論理ゲート処理機能１６０により、入力ノード及び出力ノードのうちの少なくとも一部のノード間で満たすべき関係に基づいて、信号値の制御を行うことができる。尚、処理回路１５０は、入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における入力ノード及び出力ノードにおける信号値の両方を確率的に定める論理ゲートを複数個含み構成されることもできる。また、論理ゲートが複数集まった回路では、図２や図１０で説明するように、ゲート出力が複数、すなわち出力ノードが複数ある場合も本実施形態に含まれ得る。なお、処理回路１５０は、入力ノード及び出力ノードのうちの一部のノード間で満たすべき関係に基づいて、信号値の制御を行うこともできるし、入力・出力ノードのうちの全てのノード間で満たすべき関係に基づいて、信号値の制御を行ってもよい。

【0105】

また、実施形態に係る論理ゲートは、１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に定める論理ゲートであって、入力ノード及び出力ノードのうちの少なくとも一部のノード間で満たすべき関係に基づいて、信号値の制御を行う制御部を備える。

【0106】

また、実施形態に係る演算処理方法は、１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に定める演算処理を行い、演算処理の際に、入力ノード及び出力ノードのうちの少なくとも一部のノード間で満たすべき関係に基づいて、信号値の制御を行う。

【0107】

また、実施形態に係るプログラムは、１または２以上の入力ノードと、出力ノードとのある時刻における信号値に基づいて、次の時刻における入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に定める演算処理を、コンピュータに実行させ、当該演算処理の際に、入力ノード及び出力ノードのうちの少なくとも一部のノード間で満たすべき関係に基づいて、信号値の制御を行う処理をコンピュータに実行させる。

【0108】

すなわち、実施形態においては、処理回路１５０は、反転可能論理ゲート処理機能１６０により、図７のステップＳ２００の処理において、図８において示される処理に代えて、図１１において示される処理を行う。具体的には、処理回路１５０は、反転可能論理ゲート処理機能１６０により、ステップＳ２１５及びステップＳ５００～Ｓ５４０の処理を追加的に行いながらノードの信号値を確率的に更新するものである。これにより処理回路１５０は、信号値が時間発展の際に局所的な最小エネルギー状態に捕捉されて抜け出せなくなることを防止することができる。この結果、計算結果の収束性を改善することができ、計算結果が安定的に大域的な最小エネルギー状態へと到達する確率を向上させることができる。すなわち、実施形態に係る処理回路１５０は、逆問題を解くことのできる回路において性能を向上させることができる。

【0109】

なお、ここでいう「入力ノード及び出力ノードのうちの一部のノード」とは、処理回路１５０を構成するいずれかの反転可能論理ゲート１０の第１の入力ノード１ａ、第２の入力ノード１ｂまたは出力ノード１ｃとなっているノードを意味する。すなわち、例えば図２の反転可能乗算回路１５の場合、入力ノード１１、１２、出力ノード１３のみならず中間ノード１４に関しても、いずれかの反転可能論理ゲート１０の第１の入力ノード１ａ、第２の入力ノード１ｂまたは出力ノード１ｃとなっているノードであるので、ここでいう「入力ノード及び出力ノードのうちの一部のノード」に含まれる。

【0110】

実施形態に係る処理回路１５０は、反転可能論理ゲート１０が１または複数個組み合わせられることにより構成され、逆問題を解くための計算に使用される。すなわち、実施形態に係る処理回路１５０は、１または２以上の入力ノードと、出力ノードとのある時刻ｔにおける信号値に基づいて、次の時刻ｔ＋１における入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に定める論理ゲートが１または複数個組み合わせられることにより構成されるものである。

【0111】

なお、初期データが入力されてから計算結果が出力されるまでの基本的な流れは、図７にすでに示した通りであり、ステップＳ２００に示されるように、処理回路１５０は、反転可能論理ゲート処理機能１６０により、時刻ｔにおける信号値ｍ_ｉ（ｔ）に基づいて、次の時刻ｔ＋１における信号値ｍ_ｉ（ｔ＋１）を確率的に定める。ここで、実施形態においては、図８に代えて、図１１で示される処理に基づいて、図７のステップＳ２００の処理を行う。

【0112】

ここで、実施形態に係る処理回路１５０は、式（８）に代えて、以下の式（１２）及び式（１３）に基づいて信号値の更新を行う。換言すると、処理回路１５０は、式（１２）、式（１３）、式（９）及び式（１０）に基づいて信号値の更新を行う。

【0113】

【数12】

【0114】

【数13】

【0115】

式（１２）において、ｎ_{rnd_i}(t)は、式（８）におけるｎ_rndと同様に、乱数の大きさであるが、実施形態においては、定数ではなく、ノードｉごとに異なる値をもち、また、時刻ｔに依存した値となる。また、式（１２）の右辺第３項は、ノードｉが所定のゲートに含まれる場合にのみ、右辺第３項の評価値が右辺に加算されることを示している。すなわち、式（１２）は、右辺第１項及び第２項については式（８）と同様であるが、右辺第３項で与えられる乱数項の大きさが、ノードｉ及び時刻ｔによって異なる値を取り得ることを示し、また、所定のゲートに対してのみ当該処理が行われることを示している。

【0116】

また、式（１３）は、式（１２）の右辺第３項に示されるそのような乱数項の大きさを示したものである。ここで、Ｔ_INTVLは、所定の時間間隔を、ｌは、定数を、ｎ_ｒｎｄは、乱数の固定値を示している。すなわち、式（１３）は、所定のゲート（Ｇａｔｅ ｋ）がｉｎｖａｌｉｄ (無効)であり、かつ、時刻ｔが、所定の時間間隔Ｔ_{ＩＮＴＶＬ}の倍数であるときにのみ、与えられる乱数項の大きさが乱数の固定値ｎ_ｒｎｄに定数ｌを乗じたものとなり、その他の場合においては、乱数項の大きさは固定値ｎ_ｒｎｄになることを意味する。すなわち、式（１３）は、所定のゲートの状態がｉｎｖａｌｉｄ(無効)でありかつ、時刻ｔが、所定の時間間隔Ｔ_{ＩＮＴＶＬ}の倍数であるときにのみ、与えられる乱数項の大きさをその他の場合と異ならせることを意味する。なお、定数ｌは通常、１より大きな値が選択され、すなわち、所定の論理ゲートの状態がｉｎｖａｌｉｄ(無効)でありかつ、時刻ｔが、所定の時間間隔Ｔ_{ＩＮＴＶＬ}の倍数であるときにのみ、大きな乱数項が与えられる。

【0117】

換言すると、実施形態に係る処理回路１５０は、所定の論理ゲートの状態がｉｎｖａｌｉｄ(無効)でありかつ、時刻ｔが、所定の時間間隔Ｔ_{ＩＮＴＶＬ}の倍数であるときにのみ、大きな乱数項をノードに与えて反転確率を高めることで、系の状態が局所的な最小エネルギー状態から速やかに脱出できるような処理を行う。尚、どのようなタイミングで、大きな乱数項をノードに与えて反転確率を高めるかが予め決められていれば、必ずしも、所定の時間間隔Ｔ_{ＩＮＴＶＬ}の倍数であるときにのみノードの反転確率を高めなくてもよい。このように、本実施形態においては、入力ノードと出力ノードを含み構成される論理ゲートの状態がｖａｌｉｄである場合に比べて、前記論理ゲートがｉｎｖａｌｉｄである場合には、前記入力値及び出力値の少なくとも一方をより高い確率で反転させる（例えば、入力値が１である場合に、―１に更新する）ために、より大きな乱数値（換言すると、より大きなノイズ）を前記論理ゲートのノードに加える処理を行う。

【0118】

なお、所定の論理ゲートがｖａｌｉｄ(有効)か、ｉｎｖａｌｉｄ(無効)かは、例えば当該論理ゲートが満たすべき関係を満たしているか否かによって判定される。すなわち、反転可能論理ゲートが通常の論理ゲートであったと仮定した場合に満たすべき関係を満たしている場合、当該反転可能論理ゲートは有効な状態であり、通常の論理ゲートであったと仮定した場合に満たすべき関係を満たしていない場合、当該反転可能論理ゲートは無効な状態である。一例として、反転可能ＡＮＤゲートの場合、入力ノードが「１」及び「１」であり出力ノードが「１」である場合は、当該反転可能ＡＮＤゲートは有効な状態であり、入力ノードが「１」及び「０」であり出力ノードが「１」である場合は、当該反転可能ＡＮＤゲートは無効な状態である。

【0119】

以上を踏まえ、図１１及び図１２を用いて、実施形態に係る処理回路１５０が行う処理の流れについて説明する。

【0120】

先に述べたように、式（１２）の右辺第１項及び第２項については、信号値の更新の処理に用いられる評価値のうち、乱数項以外の部分については、図８の場合と共通の処理が行われる。すなわち、ステップＳ２１０において、処理回路１５０は、第１評価値生成機能１６１により、式（１２）の右辺第１項及び第２項を評価することにより、回路全体のハミルトニアンのうち各ノードについての寄与である第１の評価値を算出する。

【0121】

ここで、実施形態においては、式（１３）において、ｔがＴ_{ＩＮＴＶＬ}の倍数であるときのみ式（１３）の左辺の値がｎ_ｒｎｄと異なることとなることからもわかるように、処理回路１５０は、反転可能論理ゲート処理機能１６０により、入力ノード及び出力ノードのうちの少なくとも一方に与える乱数値の大きさｎ_ｒｎｄが固定されている第１の動作モードと、入力ノード及び出力ノードのうちの少なくとも一方に与える乱数値の大きさｎ_{ｒｎd_i}（ｔ）が入力ノード及び出力ノードのうちの一部のノード間（例えば、入力ノード１１、１２、中間ノード１４及び出力ノード１３のうちの一部のノード間）で満たすべき関係に基づいて変化する第２の動作モードとを切り替えながら、信号値ｍ_ｉを確率的に更新する。

【0122】

一例として、処理回路１５０は、反転可能論理ゲート処理機能１６０により、一定の時間周期Ｔ_{ＩＮＴＶＬ}で第２の動作モードにて信号値ｍ_ｉを確率的に更新し、第２の動作モードで動作する時刻以外の時刻においては、第１の動作モードにて信号値ｍ_ｉを確率的に更新する。

【0123】

すなわち、ここでの第２の動作モードは、計算結果が局所的な低エネルギー状態に捕らわれてしまうのを防止する利点がある一方で、第２の動作モードの作動頻度が多すぎてしまうと、計算結果の収束という点では悪影響を及ぼす可能性がある。従って、実施形態に係る処理回路１５０は、信号値の更新ごとに毎回第２の動作モードを作動させるのではなく、一定の時間周期Ｔ_{ＩＮＴＶＬ}でのみ、第２の動作モードを作動させることもできる。典型的には、例えばＴ_{ＩＮＴＶＬ}＝６やＴ_{ＩＮＴＶＬ}＝１０の値が選択される。

【0124】

すなわち、ステップＳ２１５において、処理回路１５０は、反転可能論理ゲート処理機能１６０により、乱数の大きさをゲートごとに変化させる第２の動作モードを作動させるか否かを判定する。一例として、処理回路１５０は、反転可能論理ゲート処理機能１６０により、一定の時間周期Ｔ_{ＩＮＴＶＬ}ごとにのみ、第２の動作モードを作動させる。一例として、処理回路１５０は、反転可能論理ゲート処理機能１６０により、時刻ｔがＴ_{ＩＮＴＶＬ}の整数倍である時には（ステップＳ２１５ Ｙｅｓ）、処理はステップＳ５００に進み、処理回路１５０は、ステップＳ５１０～ステップＳ５４０の処理を行う（第２の動作モード）。一方、処理回路１５０は、反転可能論理ゲート処理機能１６０により、時刻ｔがＴ_{ＩＮＴＶＬ}の整数倍以外の場合には（ステップＳ２１５ Ｎｏ）、処理はステップＳ２１６に進み、処理回路１５０は、ステップＳ２２０の処理を行う（第１の動作モード）。ステップＳ２２０の処理については、図８ですでに説明した処理と同様であるので、重ねての説明は省略する。

【0125】

続いて、第２の動作モードの処理について、図１２を適宜参照しながら説明する。はじめに、ステップＳ５１０において、処理回路１５０は、第２評価値生成機能１６２の対象ゲート判定機能１６２ａにより、ステップＳ５２０～５４０の処理を行う論理ゲートを抽出する。ここで、一例として、図１２において、処理回路１５０は、対象ゲート判定機能１６２ａにより、例えば抽出範囲３２で示した範囲にある所定の反転可能論理ゲートを、ステップＳ５２０～５４０の処理を行う論理ゲートとして抽出する。また、別の例として、処理回路１５０は、対象ゲート判定機能１６２ａにより、全てのゲートを、ステップＳ５２０～５４０の処理を行う論理ゲートとして抽出してもよい。更にまた、ステップＳ２１０を行う時点で、抽出したゲートについて、各ノードの信号値を真理値表と照合することが既に行われている場合は、ステップＳ５２０は、省略することもできる。かかる場合、Ｓ５３０における処理は、ステップＳ２１０で照合した結果に応じて、異なる値の乱数部係数を定めることになる。

【0126】

続いて、ステップＳ５２０において、処理回路１５０は、有効状態判定機能１６２ｂにより、ステップＳ５１０において抽出された反転可能論理ゲートについて、入力ノード及び出力ノードのうちの一部のノード間で満たすべき関係を満たしているかを判定する。一例として、処理回路１５０は、有効状態判定機能１６２ｂにより、ステップＳ５１０において抽出された反転可能論理ゲートについて、反転可能論理ゲートが通常の論理ゲートであると仮定した場合の、論理ゲートがノード間で満たすべき関係を満たしているかを判定する。すなわち、入力ノード及び出力ノードのうちの一部のノード間で満たすべき関係は、例えば、論理ゲートが満たすべき関係に基づいて定まる。尚、反転可能論理ゲートについて、入力ノード及び出力ノードのうちの一部のノード間で満たすべき関係を満たしているかを判定する代わりに、当該反転可能論理ゲートを構成するすべての入力ノードと出力ノード間で満たすべき関係を満たしているかどうかを判定してもよい。

【0127】

より具体的な処理としては、処理回路１５０は、有効状態判定機能１６２ｂにより、ステップＳ５１０において抽出した論理ゲートについて、各ノードの信号値を、真理値表（ｔｒｕｔｈ ｔａｂｌｅ）と照合し、真理値表と一致していた場合、論理ゲートが満たすべき関係を満たしており、有効(ｖａｌｉｄ)であると判定する。一方、処理回路１５０は、有効状態判定機能１６２ｂにより、ステップＳ５１０において抽出した論理ゲートについて、各ノードの信号値を、真理値表（ｔｒｕｔｈ ｔａｂｌｅ）と照合し、真理値表と一致しない場合、論理ゲートが満たすべき関係を満たしておらず、無効(ｉｎｖａｌｉｄ)であると判定する。

【0128】

一例として、図１２において、抽出範囲３２に含まれるノード３１に係るゲートが反転可能ＡＮＤゲートの場合、入力ノードが「１」及び「１」であり出力ノードが「１」である場合は、処理回路１５０は、有効状態判定機能１６２ｂにより、有効状態判定部３３として、当該反転可能ＡＮＤゲートは有効であると判定する。また、ノード３１に係るゲートが反転可能ＡＮＤゲートの場合であって、入力ノードが「１」及び「０」であり出力ノードが「１」である場合は、処理回路１５０は、有効状態判定機能１６２ｂにより、有効状態判定部３３として、当該反転可能ＡＮＤゲートは無効であると判定する。

【0129】

なお、先に述べたように、ここでいう「入力ノード及び出力ノードのうちの一部のノード」とは、処理回路１５０を構成するいずれかの反転可能論理ゲート１０の入力ノード及び出力ノードのうちの一部のノードを意味する。従って、例えば図２の反転可能乗算回路１５の場合、中間ノード１４等においても、いずれかの反転可能論理ゲートの入力ノードまたは出力ノードとなっているノードであるので、ここでいう「入力ノード及び出力ノードのうちの一部のノード」に含まれる。

【0130】

続いて、ステップＳ５３０において、処理回路１５０は、乱数部係数決定機能１６２ｃにより、ステップＳ５２０で判定した結果に応じて、異なる値の乱数部係数ｎ_{ｒｎｄ_i}（ｔ）を算出する。一例として、処理回路１５０は、乱数部係数決定機能１６２ｃにより、ステップＳ５２０で各ノードの信号値を真理値表と照合した結果に基づいて、異なる値の乱数部係数ｎ_{ｒｎｄ_i}（ｔ）を算出する。具体的には、処理回路１５０は、乱数部係数決定機能１６２ｃにより、ステップＳ５２０において無効と判定した論理ゲートに係るノードに関しては、式（１３）の上段の値を適用し、固定値ｎ_ｒｎｄに、定数ｌを乗じた値を、乱数部係数ｎ_{ｒｎｄ_t}（ｔ）として算出する。一方、処理回路１５０は、乱数部係数決定機能１６２ｃにより、ステップＳ５２０において有効と判定した論理ゲートに係るノードに関しては、式（１３）の下段の値を適用し、固定値ｎ_ｒｎｄを、乱数部係数ｎ_{ｒｎ_i}(t)として算出する。

【0131】

なお、定数ｌの値は、通常１より大きな値が用いられる。この場合、処理回路１５０は、乱数部係数決定機能１６２ｃにより、入力ノード及び出力ノードにおける信号値が、論理ゲートの満たすべき真理値表と一致しない場合、真理値表と一致する場合と比較して大きな乱数値を入力ノード及び出力ノードのうちの少なくとも一方に与える。

【0132】

続いて、ステップＳ５４０において、処理回路１５０は、乱数生成機能１６２ｄにより、式（１２）の右辺第３項に示される乱数ｒ_ｉ（ｔ）を生成する。続いて、処理回路１５０は、第２評価値生成機能１６２により、ステップＳ２３０で与えられた乱数部係数ｎ_{ｒｎｄ_i}（ｔ）に、乱数ｒ_ｉ（ｔ）を乗じて式（１２）の右辺第３項である第２の評価値を算出する。

【0133】

続いて、ステップＳ２３０において、処理回路１５０は、評価値加算機能１６３により、式（１２）の右辺第１項と右辺第２項の和である第１の評価値と、式（１２）の右辺第３項である第２の評価値を加算して、関数Ｉ_ｉ（ｔ＋１）の値を生成する。続いて、処理回路１５０は、ノードデータ更新機能１６４により、生成された関数Ｉ_ｉ（ｔ＋１）の値に基づいて、式（９）及び式（１０）に基づいて、ｉ番目のノードにおける信号値ｍ_ｉ（ｔ）を更新する。このように、図１２に示されるように、ノードデータ更新機能１６４としてのスピン状態反転部３４は、有効状態判定部３３から取得した情報に基づいて、抽出範囲３２に含まれるノードにおける信号値ｍ_ｉ（ｔ）の値を更新する。

【0134】

以上のように、処理回路１５０は、反転可能論理ゲート処理機能１６０により、入力ノード及び出力ノードのうちの一部のノード間で満たすべき関係に基づいて、信号値ｍ_ｉ（ｔ）の制御を行う。すなわち、処理回路１５０は、反転可能論理ゲート処理機能１６０により、入力ノード及び出力ノードのうちの一部のノード間で満たすべき関係に基づいて、入力ノード及び出力ノードのうちの少なくとも一方に与える乱数値の大きさｎ_{rnd_i}(ｔ)を定めることにより、信号値ｍ_ｉ（ｔ）を確率的に更新する。具体的には、処理回路１５０は、入力ノード及び出力ノードにおける信号値ｍ_ｉ（ｔ）に基づいて定められた評価値と、乱数値の大きさｎ_{rnd_i}(ｔ)に基づいて生成された乱数との和に基づいて、入力ノード及び出力ノードのうちの少なくとも一方における信号値を確率的に更新する。

【0135】

なお、実施形態は、これに限られない。実施形態では、ステップＳ５２０における、ノード間で満たすべき関係を満たしているかを判定する処理を行う場合において、ノードの信号値について論理ゲート単位で判定を行う場合について説明した。しかしながら、実施形態はこれに限られず、ステップＳ５２０において、処理回路１５０は、第２評価値生成機能１６２により、複数の論理ゲートのブロック単位で、ノード間で満たすべき関係を満たしているかを判定してもよい。

【0136】

図１３及び図１４に、実施形態に係る処理回路１５０が行った方法の性能が示されている。図１３及び図１４は、因数分解問題において、因数分解をすべき数の出力ビット幅を変化させたときの、比較手法と実施形態に係る手法とにおいて、それぞれ３２００サイクルの計算を行った時の、収束確率Ｐ_ＣＯＮＶ（図１３）及び正解に達した確率Ｐ_ＳＯＬＮ（図１４）を示したものである。

【0137】

ここで、グラフ４０及びグラフ４１は、比較例を示すものであり、グラフ４２及びグラフ４３は、実施形態に係る手法を示したものである。

【0138】

グラフ４０は、図８に示される手法を用いて計算を行ったものであり、グラフ４１は、図８のステップＳ２２０において、一定の確率でのみ第２の評価値を算出し、その他の場合、第２の評価値をゼロとして計算を行ったものである。また、グラフ４２及びグラフ４３は、いずれも図１１に示される手法を用いて計算を行ったものであるが、ステップＳ２１５において、第２の動作モードを作動させる時間間隔が異なる。すなわち、グラフ４２に係る計算においては、処理回路１５０は６サイクルごとに第２の動作モードを作動させたのに対して、グラフ４３に係る計算においては、処理回路１５０は１０サイクルごとに第２の動作モードを動作させた。

【0139】

図１３を見ると、実施形態に係る方法においては、比較例に係る方法と比較して、計算結果の収束性が大きく改善していることがわかる。また、図１４を見ると、実施形態に係る方法においては、比較例に係る方法と比較して、正しい結果が得られる確率が大きく改善していることがわかる。

【0140】

以上説明した少なくとも１つの実施形態によれば、逆問題を解くことのできる回路において性能を向上させることができる。

【0141】

いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、実施形態同士の組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0142】

１５０ 処理回路
１５１ データ入力機能
１５２ 入力ノードデータ保持機能
１５３ 中間ノードデータ保持機能
１５４ 出力ノードデータ保持機能
１５５ データ出力機能
１６０ 反転可能論理ゲート処理機能
１６１ 第１評価値生成機能
１６１ａ ハミルトニアン係数保持機能
１６１ｂ ハミルトニアン評価機能
１６２ 第２評価値生成機能
１６２ａ 対象ゲート判定機能
１６２ｂ 有効状態判定機能
１６２ｃ 乱数部係数決定機能
１６２ｄ 乱数生成機能
１６３ 評価値加算機能
１６４ ノードデータ更新機能
１６５ 収束判定機能
１６６ 計算精度算出機能

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】