特開 2024-42801 半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024042801

(43)【公開日】2024-03-29

(54)【発明の名称】半導体モジュール

(51)【国際特許分類】

   H03K 17/567 20060101AFI20240322BHJP

   H02M 1/08 20060101ALI20240322BHJP

   H03K 17/08 20060101ALN20240322BHJP

   H03K 17/082 20060101ALN20240322BHJP

【ＦＩ】

H03K17/567

H02M1/08 A

H03K17/08 Z

H03K17/082

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022147659

(22)【出願日】2022-09-16

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】掛部 功

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA11

5H740BB09

5H740BB10

5H740BC01

5H740BC02

5H740HH05

5H740KK01

5J055AX34

5J055AX41

5J055BX16

5J055CX13

5J055CX20

5J055DX09

5J055DX59

5J055EX01

5J055EX07

5J055EY01

5J055EY03

5J055EY12

5J055EY21

5J055EZ04

5J055EZ09

5J055EZ10

5J055EZ12

5J055EZ38

5J055EZ63

5J055FX04

5J055FX13

5J055FX19

5J055FX38

5J055GX01

5J055GX05

(57)【要約】

【課題】本発明は、複数の半導体スイッチング素子のそれぞれの駆動特性のばらつきを低減することができる半導体モジュールを提供することを目的とする。
【解決手段】半導体モジュール１は、負荷に電力を供給するＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚと、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚに１対１の関係で駆動対象が設定され、当該駆動対象の例えばＩＧＢＴ１１１ｘに対する位置関係に応じてＩＧＢＴ１１１ｘを駆動する駆動能力が設定されるゲート駆動回路１２ｘとを備えている。
【選択図】図３

【特許請求の範囲】

【請求項1】

負荷に電力を供給する複数の半導体スイッチング素子と、
前記複数の半導体スイッチング素子に１対１の関係で駆動対象が設定され、前記駆動対象の前記半導体スイッチング素子である対象スイッチング素子に対する位置関係に応じて前記対象スイッチング素子を駆動する駆動能力が設定される複数の駆動回路と
を備える半導体モジュール。

【請求項2】

前記複数の駆動回路のそれぞれは、前記対象スイッチング素子に対する位置関係を判定する判定部を有する
請求項１に記載の半導体モジュール。

【請求項3】

前記複数の駆動回路のそれぞれは、前記判定部での判定結果に基づいて前記駆動能力を設定する設定部を有する
請求項２に記載の半導体モジュール。

【請求項4】

前記複数の駆動回路のそれぞれは、前記設定部によって設定された前記駆動能力で前記対象スイッチング素子を駆動する駆動部を有する
請求項３に記載の半導体モジュール。

【請求項5】

前記複数の駆動回路のそれぞれは、自己が設けられた前記駆動回路の前記位置関係に応じて設定される閾値に基づいて該駆動回路の前記対象スイッチング素子を保護する保護部を有する
請求項１から３までのいずれか一項に記載の半導体モジュール。

【請求項6】

前記複数の駆動回路のそれぞれは、自己が設けられた前記駆動回路の前記位置関係に応じて設定される閾値に基づいて該駆動回路の前記対象スイッチング素子を保護する保護部を有する
請求項４に記載の半導体モジュール。

【請求項7】

前記判定部は、
前記位置関係に応じて電圧レベルが変更されるパッドと、
前記パッドの電圧レベルを判別する判別部と
を有する
請求項６に記載の半導体モジュール。

【請求項8】

前記設定部は、
前記判別部での判別結果に基づいて前記駆動部の駆動能力を選択するための選択信号を生成する選択部と、
前記選択信号に基づいて前記駆動部の駆動能力を切り替える第一切替部と
を有する
請求項７に記載の半導体モジュール。

【請求項9】

前記複数の半導体スイッチング素子のそれぞれは、自己に流れる電流を検知するための電流検知素子を有し、
前記保護部は、
前記電流検知素子で検知された検知電流を検知電圧に変換する変換部と、
自己が設けられた前記駆動回路の前記位置関係に応じて前記閾値としての基準電圧を切り替える第二切替部と、
前記検知電圧及び前記基準電圧を比較する比較部と、
前記比較部での比較結果に基づいて前記対象スイッチング素子を保護するか否かを判断し、該対象スイッチング素子を保護すると判断した場合には保護処理を実行する処理部と
を有する
請求項８に記載の半導体モジュール。

【請求項10】

前記第二切替部は、前記位置関係の判定に前記選択信号を用いる
請求項９に記載の半導体モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の半導体スイッチング素子を備える半導体モジュールに関する。

【背景技術】

【0002】

電力変換用絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）などの半導体スイッチング素子を制御するドライバー集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）は、入力信号に応じて半導体スイッチング素子のオン状態及びオフ状態を制御する基本機能を有している。半導体モジュールの１つであるインテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ：ＩＰＭ）は半導体スイッチング素子及びドライバーＩＣが組み込まれた状態で使用される。

【0003】

半導体スイッチング素子をオフ状態からオン状態に駆動するときは、ドライバーＩＣによって半導体スイッチング素子を定電流回路で充電し、オン状態からオフ状態に駆動するときはドライバーＩＣに設けられたスイッチによって半導体スイッチング素子に充電されている電荷を引き抜く。半導体スイッチング素子に流れる電流をドライバーＩＣによって監視し、半導体スイッチング素子に過電流が流れた場合に、半導体スイッチング素子に流れる電流を抑えるための保護動作が働く機能をＩＰＭに持たせることができる。

【0004】

特許文献１には、スイッチング素子の過電流を検出して保護動作を行う技術が開示されている。特許文献２には、並列接続された複数スイッチを駆動する場合に各配線経路のインピーダンスを等しくすることにより電流の偏りを抑制する技術が開示されている。特許文献３には、トランジスタのメイン電極とセンス電極とで配線インダクタンスに差を設けてメイン電極とセンス電極のゲート駆動電圧の差を小さくすることによって短絡電流検出の精度を改善する技術が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１０－６２８６０号公報

【特許文献2】特開２０２０－１８０５５号公報

【特許文献3】特開２０１８－１８６６００号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ＩＰＭに設けられた複数の半導体スイッチング素子の配置と複数のドライバーＩＣの配置によって各部品の電源インピーダンスが異なる。また、ドライバーＩＣと半導体スイッチング素子の位置関係によってドライブ信号や過電流検出信号が伝送される配線のインピーダンスも異なる。これにより、複数のドライバーＩＣが半導体スイッチング素子を駆動する特性にばらつきが生じる。特性ばらつきの影響で電力損失が増加したり、過電流保護機能の特性が複数のドライバーＩＣごとに異なったりするという悪影響が生じる。

【0007】

本発明の目的は、複数の半導体スイッチング素子のそれぞれの駆動特性のばらつきを低減することができる半導体モジュールを提供することにある。

【課題を解決するための手段】

【0008】

上記目的を達成するために、本発明の一態様による半導体モジュールは、負荷に電力を供給する複数の半導体スイッチング素子と、前記複数の半導体スイッチング素子に１対１の関係で駆動対象が設定され、前記駆動対象の前記半導体スイッチング素子である対象スイッチング素子に対する位置関係に応じて前記対象スイッチング素子を駆動する駆動能力が設定される複数の駆動回路とを備える。

【発明の効果】

【0009】

本発明の一態様によれば、複数の半導体スイッチング素子のそれぞれの駆動特性のばらつきを低減することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施形態による半導体モジュールの概略構成の一例を示すブロック図である。

【図2】本発明の一実施形態による半導体モジュールの概略構成の一例を示す部品レイアウトを模式的に示す図である。

【図3】本発明の一実施形態による半導体モジュールに備えられたゲート駆動回路の概略構成の一例を示す回路図である。

【図4】比較例による半導体モジュールにおけるゲート駆動電流の電流波形の一例を模式的に示す図である。

【図5】比較例による半導体モジュールにおけるゲート駆動電圧の電圧波形の一例を模式的に示す図である。

【図6】比較例による半導体モジュールにおける検知電圧の電圧波形の一例を模式的に示す図である。

【図7】本発明の一実施形態による半導体モジュールにおけるゲート駆動電流の電流波形の一例を模式的に示す図である。

【図8】本発明の一実施形態による半導体モジュールにおけるゲート駆動電圧の電圧波形の一例を模式的に示す図である。

【図9】本発明の一実施形態による半導体モジュールにおける検知電圧の電圧波形の一例を模式的に示す図である。

【発明を実施するための形態】

【0011】

本発明の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

【0012】

以下、本発明の実施形態による半導体モジュールは、インバータ装置を例にとって説明するが、各実施形態によるインテリジェントパワーモジュールは、インバータ装置に限られず、コンバータ装置やモジュラーマルチレベル変換器などにも適用できる。

【0013】

本発明の一実施形態による半導体モジュールについて図１から図９を用いて説明する。まず、本実施形態による半導体モジュール１の全体構成の一例について図１及び図２を用いて説明する。図１は、本実施形態による半導体モジュール１の概略構成の一例を示すブロック図である。図１では、理解を容易にするため、半導体モジュール１に接続された制御装置３、交流電源部４及び平滑用コンデンサ５が併せて図示されている。

【0014】

（半導体モジュールの全体構成）
図１に示すように、本実施形態による半導体モジュール１は、交流電源部４に接続されている。交流電源部４は例えば、三相交流電源（不図示）と、三相交流電源から入力される三相交流電力を全波整流する整流回路（不図示）とを有している。半導体モジュール１は、当該整流回路で整流された電力を平滑化する平滑用コンデンサ５に接続されている。当該整流回路は、図示は省略するが例えば６つのダイオードをフルブリッジ接続して構成されるか又は６つのスイッチング素子をフルブリッジ接続して構成されている。

【0015】

交流電源部４の正極側（すなわち当該整流回路の正極出力端子）に正極側ラインＬｐが接続され、交流電源部４の負極側（すなわち当該整流回路の負極出力端子）に負極側ラインＬｎが接続されている。正極側ラインＬｐ及び負極側ラインＬｎ間に平滑用コンデンサ５が接続されている。半導体モジュール１は、正極側ラインＬｐ及び負極側ラインＬｎ間に印加された直流電圧を三相（Ｕ相、Ｖ相及びＷ相）交流電圧に変換するインバータ装置として機能するインテリジェントパワーモジュールで構成されている。半導体モジュール１には、半導体モジュール１を制御する制御装置３が接続されている。半導体モジュール１及び制御装置３によって電力変換装置が構成される。

【0016】

図１に示すように、半導体モジュール１は、正極側ラインＬｐが接続される正極側電源入力端子Ｔｐと、負極側ラインＬｎに接続される負極側電源入力端子Ｔｎとを有している。半導体モジュール１は、正極側電源入力端子Ｔｐと負極側電源入力端子Ｔｎとの間に直列に接続された半導体素子１１ｕ及び半導体素子１１ｘを有している。半導体モジュール１は、正極側電源入力端子Ｔｐと負極側電源入力端子Ｔｎとの間に直列に接続された半導体素子１１ｖ及び半導体素子１１ｙを有している。半導体モジュール１は、正極側電源入力端子Ｔｐと負極側電源入力端子Ｔｎとの間に直列に接続された半導体素子１１ｗ及び半導体素子１１ｚを有している。

【0017】

半導体素子１１ｕ及び半導体素子１１ｘは、Ｕ相出力アームを構成している。半導体素子１１ｖ及び半導体素子１１ｙは、Ｖ相出力アームを構成している。半導体素子１１ｗ及び半導体素子１１ｚは、Ｗ相出力アームを構成している。半導体素子１１ｕ，１１ｖ，１１ｗは、正極側電源入力端子Ｔｐを介して正極側ラインＬｐに接続され、上アーム部を構成する。半導体素子１１ｘ，１１ｙ，１１ｚは、負極側電源入力端子Ｔｎを介して負極側ラインＬｎに接続され、下アーム部を構成する。

【0018】

半導体素子１１ｕは、ＩＧＢＴ１１１ｕと、ＩＧＢＴ１１１ｕに逆並列に接続された還流ダイオード１１２ｕとを有している。本実施形態では、ＩＧＢＴ１１１ｕ及び還流ダイオード１１２ｕは、同一の半導体チップに形成されているが、互いに異なる半導体チップに形成されていてもよい。半導体素子１１ｖは、ＩＧＢＴ１１１ｖと、ＩＧＢＴ１１１ｖに逆並列に接続された還流ダイオード１１２ｖとを有している。本実施形態では、ＩＧＢＴ１１１ｖ及び還流ダイオード１１２ｖは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。半導体素子１１ｗは、ＩＧＢＴ１１１ｗと、ＩＧＢＴ１１１ｗに逆並列に接続された還流ダイオード１１２ｗとを有している。本実施形態では、ＩＧＢＴ１１１ｗ及び還流ダイオード１１２ｗは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。

【0019】

ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗのそれぞれのコレクタ及び還流ダイオード１１２ｕ，１１２ｖ，１１２ｗのそれぞれのカソードは、互いに接続され、正極側電源入力端子Ｔｐに接続されている。ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗのそれぞれのエミッタ及び還流ダイオード１１２ｕ，１１２ｖ，１１２ｗのそれぞれのアノードは、互いに接続されている。ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗのそれぞれは、自己（すなわちＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ）に流れる電流を検知するための電流検知素子Ｓ（詳細は後述）を有している。

【0020】

半導体素子１１ｘは、ＩＧＢＴ１１１ｘと、ＩＧＢＴ１１１ｘに逆並列に接続された還流ダイオード１１２ｘとを有している。本実施形態では、ＩＧＢＴ１１１ｘ及び還流ダイオード１１２ｘは、同一の半導体チップに形成されているが、互いに異なる半導体チップに形成されていてもよい。半導体素子１１ｙは、ＩＧＢＴ１１１ｙと、ＩＧＢＴ１１１ｙに逆並列に接続された還流ダイオード１１２ｙとを有している。本実施形態では、ＩＧＢＴ１１１ｙ及び還流ダイオード１１２ｙは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。半導体素子１１ｚは、ＩＧＢＴ１１１ｚと、ＩＧＢＴ１１１ｚに逆並列に接続された還流ダイオード１１２ｚとを有している。本実施形態では、ＩＧＢＴ１１１ｚ及び還流ダイオード１１２ｚは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。

【0021】

ＩＧＢＴ１１１ｘのコレクタ及び還流ダイオード１１２ｘのカソードは、互いに接続されている。ＩＧＢＴ１１１ｘのコレクタ及び還流ダイオード１１２ｘのカソードは、ＩＧＢＴ１１１ｕのエミッタ及び還流ダイオード１１２ｕのアノードに接続されている。ＩＧＢＴ１１１ｙのコレクタ及び還流ダイオード１１２ｙのカソードは、ＩＧＢＴ１１１ｖのエミッタ及び還流ダイオード１１２ｖのアノードに接続されている。ＩＧＢＴ１１１ｚのコレクタ及び還流ダイオード１１２ｚのカソードは、ＩＧＢＴ１１１ｗのエミッタ及び還流ダイオード１１２ｗのアノードに接続されている。ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚのそれぞれのエミッタ及び還流ダイオード１１２ｘ，１１２ｙ，１１２ｚのそれぞれのアノードは、互いに接続され、負極側電源入力端子Ｔｎに接続されている。ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚのそれぞれは、自己（すなわちＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚ）に流れる電流を検知するための電流検知素子Ｓ（詳細は後述）を有している。

【0022】

ＩＧＢＴ１１１ｕのエミッタ、還流ダイオード１１２ｕのアノード、ＩＧＢＴ１１１ｘのコレクタ及び還流ダイオード１１２ｘのカソードは、Ｕ相出力端子ＴＵに接続されている。Ｕ相出力端子ＴＵは、半導体モジュール１が交流電源部４から入力された直流電圧を直流－交流変換して生成したＵ相の交流電圧が出力される端子である。

【0023】

ＩＧＢＴ１１１ｖのエミッタ、還流ダイオード１１２ｖのアノード、ＩＧＢＴ１１１ｙのコレクタ及び還流ダイオード１１２ｙのカソードは、Ｖ相出力端子ＴＶに接続されている。Ｖ相出力端子ＴＶは、半導体モジュール１が交流電源部４から入力された直流電圧を直流－交流変換して生成したＶ相の交流電圧が出力される端子である。

【0024】

ＩＧＢＴ１１１ｗのエミッタ、還流ダイオード１１２ｗのアノード、ＩＧＢＴ１１１ｚのコレクタ及び還流ダイオード１１２ｚのカソードは、Ｗ相出力端子ＴＷに接続されている。Ｗ相出力端子ＴＷは、半導体モジュール１が交流電源部４から入力された直流電圧を直流－交流変換して生成したＷ相の交流電圧が出力される端子である。

【0025】

図１に示すように、負荷となる例えばモータ６は、半導体モジュール１に設けられたＵ相出力端子ＴＵ、Ｖ相出力端子ＴＶ及びＷ相出力端子ＴＷに接続されている。このため、半導体素子１１ｕ，１１ｖ，１１ｗに設けられたＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗのエミッタ及び還流ダイオード１１２ｕ，１１２ｖ，１１２ｗのアノード並びに半導体素子１１ｘ，１１ｙ，１１ｚに設けられたＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚのコレクタ及び還流ダイオード１１２ｘ，１１２ｙ，１１２ｚのカソードは、モータ６に接続される。

【0026】

このように、半導体モジュール１は、モータ（負荷の一例）６に電力を供給する複数のＩＧＢＴ（半導体スイッチング素子の一例）１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚを備えている。本実施形態では、半導体モジュール１は、半導体スイッチング素子としてＩＧＢＴを備えているが、パワー金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）などの他のパワー半導体素子を備えていてもよい。

【0027】

図１に示すように、半導体モジュール１は、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚに１対１の関係で駆動対象が設定され、当該駆動対象のＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚである対象スイッチング素子に対する位置関係に応じて当該対象スイッチング素子を駆動する駆動能力が設定される複数のゲート駆動回路（駆動回路の一例）１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚを備えている。本実施形態では、ゲート駆動回路１２ｕには、駆動対象としてＩＧＢＴ１１１ｕが１対１の関係で設定されている。したがって、ＩＧＢＴ１１１ｕは、ゲート駆動回路１２ｕにとって対象スイッチング素子に相当する。本実施形態では、ゲート駆動回路１２ｖには、駆動対象としてＩＧＢＴ１１１ｖが１対１の関係で設定されている。したがって、ＩＧＢＴ１１１ｖは、ゲート駆動回路１２ｖにとって対象スイッチング素子に相当する。本実施形態では、ゲート駆動回路１２ｗには、駆動対象としてＩＧＢＴ１１１ｗが１対１の関係で設定されている。したがって、ＩＧＢＴ１１１ｗは、ゲート駆動回路１２ｗにとって対象スイッチング素子に相当する。本実施形態では、ゲート駆動回路１２ｘには、駆動対象としてＩＧＢＴ１１１ｘが１対１の関係で設定されている。したがって、ＩＧＢＴ１１１ｘは、ゲート駆動回路１２ｘにとって対象スイッチング素子に相当する。本実施形態では、ゲート駆動回路１２ｙには、駆動対象としてＩＧＢＴ１１１ｙが１対１の関係で設定されている。したがって、ＩＧＢＴ１１１ｙは、ゲート駆動回路１２ｙにとって対象スイッチング素子に相当する。本実施形態では、ゲート駆動回路１２ｚには、駆動対象としてＩＧＢＴ１１１ｚが１対１の関係で設定されている。したがって、ＩＧＢＴ１１１ｚは、ゲート駆動回路１２ｚにとって対象スイッチング素子に相当する。

【0028】

詳細は後述するが、ゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚには、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚに対するゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚの位置関係に応じて電圧レベルが変更される判定パッドＰｄｕ，Ｐｄｖ，Ｐｄｗ，Ｐｄｘ，Ｐｄｙ，Ｐｄｚが設けられている。本実施形態では、ゲート駆動回路１２ｕに設けられた判定パッドＰｄｕは、電源電圧ＶＣＣが出力される電源端子に接続されている。ゲート駆動回路１２ｖに設けられた判定パッドＰｄｖは、オープン状態に設定されている。ゲート駆動回路１２ｗに設けられた判定パッドＰｄｗは、基準電位に設定された基準電位端子（例えばグランド端子）に接続されている。また、ゲート駆動回路１２ｘに設けられた判定パッドＰｄｘは、基準電位に設定された基準電位端子（例えばグランド端子）に接続されている。ゲート駆動回路１２ｙに設けられた判定パッドＰｄｙは、オープン状態に設定されている。ゲート駆動回路１２ｚに設けられた判定パッドＰｄｚは、電源電圧ＶＣＣが出力される電源端子に接続されている。

【0029】

図１に示すように、ゲート駆動回路１２ｕは、半導体モジュール１に設けられた信号入力端子ＴｉｎＵに接続されている。信号入力端子ＴｉｎＵは、制御装置３に接続されている。これにより、制御装置３から出力される入力信号ＩｎＵは、信号入力端子ＴｉｎＵを介してゲート駆動回路１２ｕに入力される。ゲート駆動回路１２ｕは、入力信号ＩｎＵを用いてＩＧＢＴ１１１ｕを駆動するためのゲート駆動信号ＳｇＵを生成する。

【0030】

ゲート駆動回路１２ｖは、半導体モジュール１に設けられた信号入力端子ＴｉｎＶに接続されている。信号入力端子ＴｉｎＶは、制御装置３に接続されている。これにより、制御装置３から出力される入力信号ＩｎＶは、信号入力端子ＴｉｎＶを介してゲート駆動回路１２ｖに入力される。ゲート駆動回路１２ｖは、入力信号ＩｎＶを用いてＩＧＢＴ１１１ｖを駆動するためのゲート駆動信号ＳｇＶを生成する。

【0031】

ゲート駆動回路１２ｗは、半導体モジュール１に設けられた信号入力端子ＴｉｎＷに接続されている。信号入力端子ＴｉｎＷは、制御装置３に接続されている。これにより、制御装置３から出力される入力信号ＩｎＷは、信号入力端子ＴｉｎＷを介してゲート駆動回路１２ｗに入力される。ゲート駆動回路１２ｗは、入力信号ＩｎＷを用いてＩＧＢＴ１１１ｗを駆動するためのゲート駆動信号ＳｇＷを生成する。

【0032】

ゲート駆動回路１２ｘは、半導体モジュール１に設けられた信号入力端子ＴｉｎＸに接続されている。信号入力端子ＴｉｎＸは、制御装置３に接続されている。これにより、制御装置３から出力される入力信号ＩｎＸは、信号入力端子ＴｉｎＸを介してゲート駆動回路１２ｘに入力される。ゲート駆動回路１２ｘは、入力信号ＩｎＸを用いてＩＧＢＴ１１１ｘを駆動するためのゲート駆動信号ＳｇＸを生成する。

【0033】

ゲート駆動回路１２ｙは、半導体モジュール１に設けられた信号入力端子ＴｉｎＹに接続されている。信号入力端子ＴｉｎＹは、制御装置３に接続されている。これにより、制御装置３から出力される入力信号ＩｎＹは、信号入力端子ＴｉｎＹを介してゲート駆動回路１２ｙに入力される。ゲート駆動回路１２ｙは、入力信号ＩｎＹを用いてＩＧＢＴ１１１ｙを駆動するためのゲート駆動信号ＳｇＹを生成する。

【0034】

ゲート駆動回路１２ｚは、半導体モジュール１に設けられた信号入力端子ＴｉｎＺに接続されている。信号入力端子ＴｉｎＺは、制御装置３に接続されている。これにより、制御装置３から出力される入力信号ＩｎＺは、信号入力端子ＴｉｎＺを介してゲート駆動回路１２ｚに入力される。ゲート駆動回路１２ｚは、入力信号ＩｎＺを用いてＩＧＢＴ１１１ｚを駆動するためのゲート駆動信号ＳｇＺを生成する。

【0035】

次に、半導体モジュール１に備えられたゲート駆動回路１２ｕなどの部品レイアウトについて図１を参照しつつ図２を用いて説明する。図２は、半導体モジュール１の概略構成の一例を示す部品レイアウトを模式的に示す図である。図２では、理解を容易にするため、各部品間を接続する配線のインピーダンスが抵抗素子の回路記号で表されている。また、図２では、ゲート駆動回路１２ｕは「ＩＣ＿Ｕ」と表記され、ゲート駆動回路１２ｖは「ＩＣ＿Ｖ」と表記され、ゲート駆動回路１２ｗは「ＩＣ＿Ｗ」と表記され、ゲート駆動回路１２ｘは「ＩＣ＿Ｘ」と表記され、ゲート駆動回路１２ｙは「ＩＣ＿Ｙ」と表記され、ゲート駆動回路１２ｚは「ＩＣ＿Ｚ」と表記されている。

【0036】

図２に示すように、半導体モジュール１は、例えば正方形状の半導体基板１０にゲート駆動回路１２ｕや半導体素子１１ｕなどが所定箇所に集積して形成されている。半導体基板１０の４つの外周辺のうちの１つには、信号入力パッドＰｉｎＵ，ＰｉｎＶ，ＰｉｎＷ，ＰｉｎＸ，ＰｉｎＹ，ＰｉｎＺが配置されている。信号入力パッドＰｉｎＵは、信号入力端子ＴｉｎＵ（図１参照）に接続される。信号入力パッドＰｉｎＶは、信号入力端子ＴｉｎＶ（図１参照）に接続される。信号入力パッドＰｉｎＷは、信号入力端子ＴｉｎＷ（図１参照）に接続される。信号入力パッドＰｉｎＸは、信号入力端子ＴｉｎＸ（図１参照）に接続される。信号入力パッドＰｉｎＹは、信号入力端子ＴｉｎＹ（図１参照）に接続される。信号入力パッドＰｉｎＺは、信号入力端子ＴｉｎＺ（図１参照）に接続される。

【0037】

信号入力パッドＰｉｎＸと信号入力パッドＰｉｎＵとの間には、電源電圧ＶＣＣが出力される電源端子に接続される電源パッドＰｖｃｃと、基準電位に設定された基準電位端子に接続される基準電位パッドＰｇｎｄとが配置されている。

【0038】

半導体基板１０の４つの外周辺のうち、信号入力パッドＰｉｎＵなどが配置された外周辺と平行な外周辺には、Ｕ相出力パッドＰ＿Ｕ、Ｖ相出力パッドＰ＿Ｖ及びＷ相出力パッドＰ＿Ｗが配置されている。Ｕ相出力パッドＰ＿Ｕは、Ｕ相の交流電圧が出力されるパッドであり、Ｕ相出力端子ＴＵ（図１参照）に接続されている。Ｖ相出力パッドＰ＿Ｖは、Ｖ相の交流電圧が出力されるパッドであり、Ｖ相出力端子ＴＶ（図１参照）に接続されている。Ｗ相出力パッドＰ＿Ｗは、Ｗ相の交流電圧が出力されるパッドであり、Ｗ相出力端子ＴＷ（図１参照）に接続されている。

【0039】

半導体基板１０の４つの外周辺のうち、信号入力パッドＰｉｎＵなどが配置された外周辺及びＵ相出力パッドＰ＿Ｕなどが配置された外周辺に直交する外周辺には、正極側電源入力端子Ｔｐ（図１参照）に接続される正極側電源入力パッドＰ＿Ｐと、負極側電源入力端子Ｔｎ（図１参照）に接続される負極側電源入力パッドＰ＿Ｎとが配置されている。このため、正極側電源入力パッドＰ＿Ｐには、交流電源部４（図１参照）から出力される正極側の直流電圧が入力され、負極側電源入力パッドＰ＿Ｎには、交流電源部４から出力される負極側の直流電圧が入力される。

【0040】

半導体基板１０のほぼ中央部には、半導体素子１１ｕ，１１ｖ，１１ｗ，１１ｘ，１１ｙ，１１ｚが配置されている。半導体素子１１ｕ，１１ｖ，１１ｗ及び半導体素子１１ｘ，１１ｙ，１１ｚは、正極側電源入力パッドＰ＿Ｐ及び負極側電源入力パッドＰ＿Ｎが配置された外周辺の延在方向に並んで配置されている。半導体素子１１ｕ，１１ｖ，１１ｗは、信号入力パッドＰｉｎＵなどが配置された外周辺の延在方向に並んで配置されている。半導体素子１１ｘ，１１ｙ，１１ｚは、信号入力パッドＰｉｎＵなどが配置された外周辺の延在方向に並んで配置されている。

【0041】

半導体基板１０には、正極側電源入力パッドＰ＿Ｐに接続された配線パターンＬ＿Ｐが形成されている。半導体素子１１ｕ，１１ｖ，１１ｗは、配線パターンＬ＿Ｐに接続され、半導体素子１１ｘ，１１ｙ，１１ｚは、配線パターンＬ＿Ｎに接続されている。半導体素子１１ｕは、半導体素子１１ｖ，１１ｗよりも正極側電源入力パッドＰ＿Ｐから離れて配置されている。半導体素子１１ｗは、半導体素子１１ｕ，１１ｖよりも正極側電源入力パッドＰ＿Ｐの近くに配置されている。半導体素子１１ｖは、正極側電源入力パッドＰ＿Ｐに対して半導体素子１１ｕよりも近く、かつ半導体素子１１ｗよりも離れて配置されている。このため、半導体素子１１ｕから正極側電源入力パッドＰ＿ＰまでのインピーダンスＺ＿ＰＵは、半導体素子１１ｖ，１１ｗから正極側電源入力パッドＰ＿ＰまでのインピーダンスＺ＿ＰＶ，Ｚ＿ＰＷよりも高くなる。また、半導体素子１１ｗから正極側電源入力パッドＰ＿ＰまでのインピーダンスＺ＿ＰＷは、半導体素子１１ｕ，１１ｖから正極側電源入力パッドＰ＿ＰまでのインピーダンスＺ＿ＰＵ，Ｚ＿ＰＶよりも低くなる。また、半導体素子１１ｖから正極側電源入力パッドＰ＿ＰまでのインピーダンスＺ＿ＰＶは、半導体素子１１ｕから正極側電源入力パッドＰ＿ＰまでのインピーダンスＺ＿ＰＵよりも低く、かつ半導体素子１１ｗから正極側電源入力パッドＰ＿ＰまでのインピーダンスＺ＿ＰＷよりも高くなる。

【0042】

半導体基板１０には、負極側電源入力パッドＰ＿Ｎに接続された配線パターンＬ＿Ｎが形成されている。半導体素子１１ｘ，１１ｙ，１１ｚは、配線パターンＬ＿Ｎに接続されている。半導体素子１１ｘは、半導体素子１１ｙ，１１ｚよりも負極側電源入力パッドＰ＿Ｎから離れて配置されている。半導体素子１１ｚは、半導体素子１１ｘ，１１ｙよりも負極側電源入力パッドＰ＿Ｎの近くに配置されている。半導体素子１１ｙは、負極側電源入力パッドＰ＿Ｎに対して半導体素子１１ｘよりも近く、かつ半導体素子１１ｚよりも離れて配置されている。このため、半導体素子１１ｘから負極側電源入力パッドＰ＿ＮまでのインピーダンスＺ＿ＮＸは、半導体素子１１ｙ，１１ｚから負極側電源入力パッドＰ＿ＮまでのインピーダンスＺ＿ＮＹ，Ｚ＿ＮＺよりも高くなる。また、半導体素子１１ｚから負極側電源入力パッドＰ＿ＮまでのインピーダンスＺ＿ＮＹは、半導体素子１１ｘ，１１ｚから負極側電源入力パッドＰ＿ＮまでのインピーダンスＺ＿ＮＸ，Ｚ＿ＮＺよりも低くなる。また、半導体素子１１ｙから負極側電源入力パッドＰ＿ＮまでのインピーダンスＺ＿ＮＹは、半導体素子１１ｘから負極側電源入力パッドＰ＿ＮまでのインピーダンスＺ＿ＮＸよりも低く、かつ半導体素子１１ｚから負極側電源入力パッドＰ＿ＮまでのインピーダンスＺ＿ＮＺよりも高くなる。

【0043】

配線パターンＬ＿Ｐのうちの半導体素子１１ｕから正極側電源入力パッドＰ＿Ｐまでの部分と、配線パターンＬ＿Ｎのうちの半導体素子１１ｘから負極側電源入力パッドＰ＿Ｎまでの部分とは、互いに同じ長さを有している。このため、インピーダンスＺ＿ＰＵ及びインピーダンスＺ＿ＮＸは、互いに同じインピーダンス値を有している。これにより、半導体素子１１ｕ及び半導体素子１１ｘによって構成されるＵ相アーム部には、正極側及び負極側で電圧降下などがほぼ同じとなるバランスの取れた直流電圧が入力される。

【0044】

配線パターンＬ＿Ｐのうちの半導体素子１１ｖから正極側電源入力パッドＰ＿Ｐまでの部分と、配線パターンＬ＿Ｎのうちの半導体素子１１ｙから負極側電源入力パッドＰ＿Ｎまでの部分とは、互いに同じ長さを有している。このため、インピーダンスＺ＿ＰＶ及びインピーダンスＺ＿ＮＹは、互いに同じインピーダンス値を有している。これにより、半導体素子１１ｖ及び半導体素子１１ｙによって構成されるＶ相アーム部には、正極側及び負極側で電圧降下などがほぼ同じとなるバランスの取れた直流電圧が入力される。

【0045】

配線パターンＬ＿Ｐのうちの半導体素子１１ｗから正極側電源入力パッドＰ＿Ｐまでの部分と、配線パターンＬ＿Ｎのうちの半導体素子１１ｚから負極側電源入力パッドＰ＿Ｎまでの部分とは、互いに同じ長さを有している。このため、インピーダンスＺ＿ＰＷ及びインピーダンスＺ＿ＮＺは、互いに同じインピーダンス値を有している。これにより、半導体素子１１ｗ及び半導体素子１１ｚによって構成されるＷ相アーム部には、正極側及び負極側で電圧降下などがほぼ同じとなるバランスの取れた直流電圧が入力される。

【0046】

半導体素子１１ｕ及び半導体素子１１ｘの接続部は、配線パターンＬ＿ＯＵによってＵ相出力パッドＰ＿Ｕに接続されている。半導体素子１１ｖ及び半導体素子１１ｙの接続部は、配線パターンＬ＿ＯＶによってＶ相出力パッドＰ＿Ｖに接続されている。半導体素子１１ｗ及び半導体素子１１ｚの接続部は、配線パターンＬ＿ＯＷによってＷ相出力パッドＰ＿Ｗに接続されている。配線パターンＬ＿ＯＵ、配線パターンＬ＿ＯＶ及び配線パターンＬ＿ＯＷは、互いにほぼ同じ長さを有し、ほぼ同じインピーダンス値を有している。

【0047】

図２に示すように、ゲート駆動回路１２ｕ，１２ｖ，１２ｗは、信号入力パッドＰｉｎＵ，ＰｉｎＶ，ＰｉｎＷの近傍で信号入力パッドＰｉｎＵ，ＰｉｎＶ，ＰｉｎＷが配置された半導体基板１０の外周辺の延在方向に並んで配置されている。ゲート駆動回路１２ｕは、半導体基板１０に形成された配線パターンＬ＿ＩＵによって信号入力パッドＰｉｎＵに接続されている。ゲート駆動回路１２ｖは、半導体基板１０に形成された配線パターンＬ＿ＩＶによって信号入力パッドＰｉｎＶに接続されている。ゲート駆動回路１２ｗは、半導体基板１０に形成された配線パターンＬ＿ＩＷによって信号入力パッドＰｉｎＷに接続されている。

【0048】

配線パターンＬ＿ＩＵ、配線パターンＬ＿ＩＶ及び配線パターンＬ＿ＩＷは、互いにほぼ同じ長さを有し、ほぼ同じインピーダンス値を有している。このため、信号入力パッドＰｉｎＵを介してゲート駆動回路１２ｕに入力される入力信号ＩｎＵと、信号入力パッドＰｉｎＶを介してゲート駆動回路１２ｖに入力される入力信号ＩｎＶと、信号入力パッドＰｉｎＷを介してゲート駆動回路１２ｗに入力される入力信号ＩｎＷとは、ほぼ同じ信号遅延を有する。このため、制御装置３から出力される入力信号ＩｎＵ，ＩｎＶ，ＩｎＷは、ほぼ同じタイミングでゲート駆動回路１２ｕ，１２ｖ，１２ｗに入力される。

【0049】

ゲート駆動回路１２ｕは、半導体基板１０に形成された配線パターンＬ＿Ｕによって半導体素子１１ｕに接続されている。ゲート駆動回路１２ｖは、半導体基板１０に形成された配線パターンＬ＿Ｖによって半導体素子１１ｖに接続されている。ゲート駆動回路１２ｗは、半導体基板１０に形成された配線パターンＬ＿Ｗによって半導体素子１１ｗに接続されている。配線パターンＬ＿Ｕは、配線パターンＬ＿Ｖ及び配線パターンＬ＿Ｗよりも長い長さを有している。配線パターンＬ＿Ｖは、配線パターンＬ＿Ｗよりも長い長さを有している。このため、配線パターンＬ＿ＶのインピーダンスＺ＿Ｕは、配線パターンＬ＿ＶのインピーダンスＺ＿Ｖ及び配線パターンＬ＿ＷのインピーダンスＺ＿Ｗよりも高い。また、配線パターンＬ＿ＶのインピーダンスＺ＿Ｖは、配線パターンＬ＿ＷのインピーダンスＺ＿Ｗよりも高い。

【0050】

このため、ゲート駆動回路１２ｕから出力されるゲート駆動信号ＳｇＵは、ゲート駆動回路１２ｖから出力されるゲート駆動信号ＳｇＶが半導体素子１１ｖに入力される電圧及びゲート駆動回路１２ｗから出力されるゲート駆動信号ＳｇＷが半導体素子１１ｗに入力される電圧よりも電圧降下した状態で半導体素子１１ｕに入力される。また、ゲート駆動回路１２ｖから出力されるゲート駆動信号ＳｇＶは、ゲート駆動回路１２ｗから出力されるゲート駆動信号ＳｇＷが半導体素子１１ｗに入力される電圧よりも電圧降下した状態で半導体素子１１ｖに入力される。このため、ゲート駆動回路１２ｕ，１２ｖ，１２ｗが半導体素子１１ｕ，１１ｖ，１１ｗに設けられたＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ（図１参照）を駆動する駆動能力が同一の場合、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗの動作タイミングが互いにずれてしまう。

【0051】

詳細は後述するが、ゲート駆動回路１２ｕ，１２ｖ，１２ｗは、判定パッドＰｄｕ，Ｐｄｖ，Ｐｄｗを有し、判定パッドＰｄｕ，Ｐｄｖ，Ｐｄｗに設定される電圧によってＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗを駆動する駆動能力を最適な状態に設定できる。これにより、半導体モジュール１は、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗの動作タイミングのずれを抑制できる。

【0052】

図２に示すように、ゲート駆動回路１２ｘ，１２ｙ，１２ｚは、信号入力パッドＰｉｎＸ，ＰｉｎＹ，ＰｉｎＺの近傍で信号入力パッドＰｉｎＸ，ＰｉｎＹ，ＰｉｎＺが配置された半導体基板１０の外周辺の延在方向に並んで配置されている。ゲート駆動回路１２ｘは、半導体基板１０に形成された配線パターンＬ＿ＩＸによって信号入力パッドＰｉｎＸに接続されている。ゲート駆動回路１２ｙは、半導体基板１０に形成された配線パターンＬ＿ＩＹによって信号入力パッドＰｉｎＹに接続されている。ゲート駆動回路１２ｚは、半導体基板１０に形成された配線パターンＬ＿ＩＺによって信号入力パッドＰｉｎＺに接続されている。

【0053】

配線パターンＬ＿ＩＸ、配線パターンＬ＿ＩＹ及び配線パターンＬ＿ＩＺは、互いにほぼ同じ長さを有し、ほぼ同じインピーダンス値を有している。このため、信号入力パッドＰｉｎＺＸを介してゲート駆動回路１２ｘに入力される入力信号ＩｎＸと、信号入力パッドＰｉｎＹを介してゲート駆動回路１２ｙに入力される入力信号ＩｎＹと、信号入力パッドＰｉｎＺを介してゲート駆動回路１２ｚに入力される入力信号ＩｎＺとは、ほぼ同じ信号遅延を有する。このため、制御装置３から出力される入力信号ＩｎＸ，ＩｎＹ，ＩｎＺは、ほぼ同じタイミングでゲート駆動回路１２ｘ，１２ｙ，１２ｚに入力される。

【0054】

ゲート駆動回路１２ｘは、半導体基板１０に形成された配線パターンＬ＿Ｘによって半導体素子１１ｘに接続されている。ゲート駆動回路１２ｙは、半導体基板１０に形成された配線パターンＬ＿Ｙによって半導体素子１１ｙに接続されている。ゲート駆動回路１２ｚは、半導体基板１０に形成された配線パターンＬ＿Ｚによって半導体素子１１ｚに接続されている。配線パターンＬ＿Ｘは、配線パターンＬ＿Ｙ及び配線パターンＬ＿Ｚよりも短い長さを有している。配線パターンＬ＿Ｙは、配線パターンＬ＿Ｚよりも短い長さを有している。このため、配線パターンＬ＿ＸのインピーダンスＺ＿Ｘは、配線パターンＬ＿ＹのインピーダンスＺ＿Ｙ及び配線パターンＬ＿ＺのインピーダンスＺ＿Ｚよりも低い。また、配線パターンＬ＿ＹのインピーダンスＺ＿Ｙは、配線パターンＬ＿ＺのインピーダンスＺ＿Ｚよりも低い。

【0055】

このため、ゲート駆動回路１２ｚから出力されるゲート駆動信号ＳｇＺは、ゲート駆動回路１２ｘから出力されるゲート駆動信号ＳｇＸが半導体素子１１ｘに入力される電圧及びゲート駆動回路１２ｙから出力されるゲート駆動信号ＳｇＹが半導体素子１１ｙに入力される電圧よりも電圧降下した状態で半導体素子１１ｚに入力される。また、ゲート駆動回路１２ｙから出力されるゲート駆動信号ＳｇＹは、ゲート駆動回路１２ｘから出力されるゲート駆動信号ＳｇＸが半導体素子１１ｘに入力される電圧よりも電圧降下した状態で半導体素子１１ｙに入力される。このため、ゲート駆動回路１２ｘ，１２ｙ，１２ｚが半導体素子１１ｘ，１１ｙ，１１ｚに設けられたＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚ（図１参照）を駆動する駆動能力が同一の場合、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚの動作タイミングが互いにずれてしまう。

【0056】

詳細は後述するが、ゲート駆動回路１２ｘ，１２ｙ，１２ｚは、判定パッドＰｄｘ，Ｐｄｙ，Ｐｄｚを有し、判定パッドＰｄｘ，Ｐｄｙ，Ｐｄｚに設定される電圧によってＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚを駆動する駆動能力を最適な状態に設定できる。これにより、半導体モジュール１は、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚの動作タイミングのずれを抑制できる。

【0057】

（ゲート駆動回路の構成）
次に、本実施形態による半導体モジュール１に備えられたゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚの概略構成について図１及び図２を参照しつつ図３を用いて説明する。ゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚは、互いに同一の構成を有している。このため、以下、ゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚの概略構成について、ゲート駆動回路１２ｘを例にとって説明する。図３は、ゲート駆動回路１２ｘの概略構成の一例を示す回路図である。図３では、理解を容易にするため、ゲート駆動回路１２ｘの駆動対象であるＩＧＢＴ１１１ｘを有する半導体素子１１ｘが併せて図示されている。

【0058】

図３に示すように、ゲート駆動回路１２ｘは、ＩＧＢＴ１１１ｘに対する位置関係を判定する判定部１２１を有している。また、ゲート駆動回路１２ｘは、判定部１２１での判定結果に基づいてゲート駆動回路１２ｘの駆動能力を設定する設定部１２２を有している。また、ゲート駆動回路１２ｘは、設定部１２２によって設定された駆動能力でＩＧＢＴ１１１ｘを駆動する駆動部１２３を有している。さらに、ゲート駆動回路１２ｘは、自己が設けられた駆動回路（すなわちゲート駆動回路１２ｘ）の位置関係に応じて設定される閾値に基づいてＩＧＢＴ１１１ｘを保護する保護部１２４を有している。

【0059】

図３に示すように、判定部１２１は、ゲート駆動回路１２ｘの位置関係に応じて電圧レベルが変更される判定パッドＰｄｘと、判定パッドＰｄｘの電圧レベルを判別する判別部１２１ａとを有している。判定部１２１は、電源電圧ＶＣＣと基準電位との間に直列に接続された抵抗素子Ｒ１及び抵抗素子Ｒ２を有している。

【0060】

判別部１２１ａは、判定パッドＰｄｘに印加された判定電圧Ｖｄｅと、第一比較電圧Ｖｃ１とを比較する第一比較器１２１ａ－１を有している。判別部１２１ａは、判定パッドＰｄｘにおける電圧と、第二比較電圧Ｖｃ２とを比較する第二比較器１２１ａ－３を有している。第一比較器１２１ａ－１及び第二比較器１２１ａ－３のそれぞれは、例えばオペアンプで構成されている。

【0061】

また、判別部１２１ａは、第一比較電圧Ｖｃ１を生成する第一比較電圧生成部１２１ａ－２と、第二比較電圧Ｖｃ２を生成する第二比較電圧生成部１２１ａ－４とを有している。第一比較電圧生成部１２１ａ－２及び第二比較電圧生成部１２１ａ－４のそれぞれは、例えば直流電源で構成されている。第一比較電圧Ｖｃ１は、電源電圧ＶＣＣよりも低く、かつ第二比較電圧Ｖｃ２より高い電圧に設定されている。第二比較電圧Ｖｃ２は、基準電位（例えばグランド電位）よりも高い電圧に設定されている。

【0062】

第一比較器１２１ａ－１の反転入力端子（－）は、判定パッドＰｄｘに接続されている。第一比較器１２１ａ－１の非反転入力端子（＋）は、第一比較電圧生成部１２１ａ－２の正極側端子に接続されている。第一比較電圧生成部１２１ａ－２の負極側端子は、基準電位に設定された基準電位端子（例えばグランド端子）に接続されている。これにより、第一比較器１２１ａ－１は、判定パッドＰｄｘに印加された判定電圧Ｖｄｅと、第一比較電圧Ｖｃ１とを比較して、判定電圧Ｖｄｅが第一比較電圧Ｖｃ１よりも低い場合はハイレベルの第一比較信号Ｓｃ１を出力する。一方、第一比較器１２１ａ－１は、判定電圧Ｖｄｅが第一比較電圧Ｖｃ１よりも高い場合はローレベルの第一比較信号Ｓｃ１を出力する。

【0063】

第二比較器１２１ａ－３の反転入力端子（－）は、判定パッドＰｄｘに接続されている。第二比較器１２１ａ－３の非反転入力端子（＋）は、第二比較電圧生成部１２１ａ－４の正極側端子に接続されている。第二比較電圧生成部１２１ａ－４の負極側端子は、基準電位に設定された基準電位端子（例えばグランド端子）に接続されている。これにより、第二比較器１２１ａ－３は、判定パッドＰｄｘに印加された判定電圧Ｖｄｅと、第二比較電圧Ｖｃ２とを比較して、判定電圧Ｖｄｅが第二比較電圧Ｖｃ２よりも低い場合はハイレベルの第二比較信号Ｓｃ２を出力する。一方、第二比較器１２１ａ－３は、判定電圧Ｖｄｅが第二比較電圧Ｖｃ２よりも高い場合はローレベルの第二比較信号Ｓｃ２を出力する。

【0064】

図３に示すように、抵抗素子Ｒ１の一端子は、電源電圧ＶＣＣが出力される電源端子に接続されている。抵抗素子Ｒ２の他端子は、抵抗素子Ｒ２の一端子、判定パッドＰｄｘ、第一比較器１２１ａ－１の反転入力端子及び第二比較器１２１ａ－３の反転入力端子に接続されている。抵抗素子Ｒ２の他端子は、基準電位端子（例えばグランド端子）に接続されている。抵抗素子Ｒ１の抵抗値及び抵抗素子Ｒ２の抵抗値は、抵抗素子Ｒ１及び抵抗素子Ｒ２の接続部の電圧が第一比較電圧Ｖｃ１よりも低く、かつ第二比較電圧Ｖｃ２よりも高くなるように設定されている。

【0065】

このため、判定電圧Ｖｄｅの電圧値は、電源電圧ＶＣＣが出力される電源端子に判定パッドＰｄｘが接続されている場合には、電源電圧ＶＣＣと同じ電圧値となる。判定電圧Ｖｄｅの電圧値は、基準電位端子（例えばグランド端子）に判定パッドＰｄｘが接続されている場合には、基準電位と同じ電圧値となる。判定電圧Ｖｄｅの電圧値は、判定パッドＰｄｘがオープン状態の場合には、電源電圧ＶＣＣを抵抗素子Ｒ１，Ｒ２で抵抗分割した電圧値となる。

【0066】

したがって、判定電圧Ｖｄｅは、電源電圧ＶＣＣが出力される電源端子に判定パッドＰｄｘが接続されている場合には、第一比較電圧Ｖｃ１及び第二比較電圧Ｖｃ２よりも高くなる。このため、第一比較電圧Ｖｃ１及び第二比較電圧Ｖｃ２のそれぞれの電圧レベルは、ローレベルになる。また、判定電圧Ｖｄｅは、基準電位端子（例えばグランド端子）に判定パッドＰｄｘが接続されている場合には、第一比較電圧Ｖｃ１及び第二比較電圧Ｖｃ２よりも低くなる。このため、第一比較電圧Ｖｃ１及び第二比較電圧Ｖｃ２のそれぞれの電圧レベルは、ハイレベルになる。さらに、判定電圧Ｖｄｅは、判定パッドＰｄｘがオープン状態の場合には、第一比較電圧Ｖｃ１よりも低く、かつ第二比較電圧Ｖｃ２よりも高くなる。このため、第一比較電圧Ｖｃ１の電圧レベルはハイレベルになり、第二比較電圧Ｖｃ２の電圧レベルはローレベルになる。

【0067】

このように、判定部１２１は、判定パッドＰｄｘに印加される判定電圧Ｖｄｅを判定することができる。半導体モジュール１では、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対するゲート駆動回路１２ｘ，１２ｙ，１２ｚの位置関係と、判定パッドＰｄｘに印加される判定電圧Ｖｄｅとを対応付けられる。これにより、判定部１２１は、ゲート駆動回路１２ｘ，１２ｙ，１２ｚの位置関係に基づいて、ゲート駆動回路１２ｘ，１２ｙ，１２ｚから出力されるゲート駆動信号ＳｇＸ，ＳｇＹ，ＳｇＺが伝送される配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿ＺのインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚ（図２参照）の高低を判定できる。

【0068】

半導体モジュール１では、インピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚのうち、インピーダンスが２番目に高い配線パターンＬ＿Ｙに接続されたゲート駆動回路１２ｙの判定パッドＰｄｙ（図２参照）がオープン状態に設定される（図１参照）。また、図３に示すように、インピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚのうち、インピーダンスが最も低い配線パターンＬ＿Ｘに接続されたゲート駆動回路１２ｘの判定パッドＰｄｘが、電源電圧ＶＣＣが出力される電源端子に接続される。さらに、インピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚのうち、インピーダンスが最も高い配線パターンＬ＿Ｚに接続されたゲート駆動回路１２ｚの判定パッドＰｄｘが基準電位端子（図１参照）に接続される。

【0069】

半導体モジュール１では、インピーダンスＺ＿Ｕ，Ｚ＿Ｖ，Ｚ＿Ｗのうち、インピーダンスが２番目に高い配線パターンＬ＿Ｖに接続されたゲート駆動回路１２ｖの判定パッドＰｄｖ（図２参照）がオープン状態に設定される（図１参照）。また、インピーダンスＺ＿Ｕ，Ｚ＿Ｖ，Ｚ＿Ｗのうち、インピーダンスが最も低い配線パターンＬ＿Ｗに接続されたゲート駆動回路１２ｗの判定パッドＰｄｗが、電源電圧ＶＣＣが出力される電源端子に接続される（図１参照）。さらに、インピーダンスＺ＿Ｕ，Ｚ＿Ｖ，Ｚ＿Ｗのうち、インピーダンスが最も高い配線パターンＬ＿Ｕに接続されたゲート駆動回路１２ｕの判定パッドＰｄｕが基準電位端子（図１参照）に接続される。

【0070】

図３に示すように、設定部１２２は、判別部１２１ａでの判別結果に基づいて駆動部１２３の駆動能力を選択するための選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３を生成する選択回路（選択部の一例）１２２ａと、選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３に基づいて駆動部１２３の駆動能力を切り替える第一切替部１２２ｂとを有している。

【0071】

選択回路１２２ａは、例えばデコーダ回路で構成されている。選択回路１２２ａは、判別部１２１ａから出力される第一比較電圧Ｖｃ１及び第二比較電圧Ｖｃ２のそれぞれの電圧レベルの組合せに応じて、選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３の電圧レベルを変更する。選択回路１２２ａは、判別部１２１ａから入力される第一比較電圧Ｖｃ１及び第二比較電圧Ｖｃ２のそれぞれの電圧レベルがローレベルである場合には、電圧レベルがローレベルの選択信号Ｓｓ２，Ｓｓ３を生成し、かつ電圧レベルがハイレベルの選択信号Ｓｓ１を生成する。選択回路１２２ａは、判別部１２１ａから入力される第一比較電圧Ｖｃ１の電圧レベルがローレベルであり、かつ第二比較電圧Ｖｃ２の電圧レベルがハイレベルの場合には、電圧レベルがローレベルの選択信号Ｓｓ１，Ｓｓ３を生成し、かつ電圧レベルがハイレベルの選択信号Ｓｓ２を生成する。さらに、選択回路１２２ａは、判別部１２１ａから入力される第一比較電圧Ｖｃ１及び第二比較電圧Ｖｃ２のそれぞれの電圧レベルがハイレベルである場合には、電圧レベルがローレベルの選択信号Ｓｓ１，Ｓｓ２を生成し、かつ電圧レベルがハイレベルの選択信号Ｓｓ３を生成する。

【0072】

したがって、選択回路１２２ａは、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合には、電圧レベルがローレベルの選択信号Ｓｓ２，Ｓｓ３を生成し、かつ電圧レベルがハイレベルの選択信号Ｓｓ１を生成する。また、選択回路１２２ａは、判定パッドＰｄｘがオープン状態に設定されている場合には、電圧レベルがローレベルの選択信号Ｓｓ１，Ｓｓ３を生成し、かつ電圧レベルがハイレベルの選択信号Ｓｓ２を生成する。選択回路１２２ａは、基準電位が判定パッドＰｄｘに印加されている場合には、電圧レベルがローレベルの選択信号Ｓｓ１，Ｓｓ２を生成し、かつ電圧レベルがハイレベルの選択信号Ｓｓ３を生成する。

【0073】

図３に示すように、第一切替部１２２ｂは、電源電圧ＶＣＣが出力される電源端子に接続されたラダー抵抗回路１２２ｂ－１と、選択回路１２２ａに接続されたスイッチ回路１２２ｂ－２とを有している。ラダー抵抗回路１２２ｂ－１は、電源電圧ＶＣＣが出力される電源端子とＩＧＢＴ１１１ｘのエミッタ端子との間に直列に接続された４個の抵抗素子Ｒ３，Ｒ４，Ｒ５，Ｒ６を有している。抵抗素子Ｒ３の一端子は、当該電源端子に接続され、抵抗素子Ｒ３の他端子は、抵抗素子Ｒ４の一端子に接続されている。抵抗素子Ｒ４の他端子は、抵抗素子Ｒ５の一端子に接続されている。抵抗素子Ｒ５の他端子は、抵抗素子Ｒ６の一端子に接続されている。抵抗素子Ｒ６の他端子は、ＩＧＢＴ１１１ｘのエミッタ端子に接続されている。

【0074】

スイッチ回路１２２ｂ－２は、選択回路１２２ａから入力される選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３によって開閉（オフ状態及びオン状態）が制御される３個のスイッチＳＷ１，ＳＷ２，ＳＷ３を有している。スイッチＳＷ１，ＳＷ２，ＳＷ３は、例えばＭＯＳトランジスタで構成されている。スイッチＳＷ１は選択信号Ｓｓ１によって開閉が制御され、スイッチＳＷ２は選択信号Ｓｓ２によって開閉が制御され、スイッチＳＷ３は選択信号Ｓｓ３によって開閉が制御されるようになっている。スイッチＳＷ１は、選択信号Ｓｓ１の電圧レベルがハイレベルの場合に閉状態（オン状態）となり、選択信号Ｓｓ１の電圧レベルがローレベルの場合に開状態（オフ状態）となる。スイッチＳＷ２は、選択信号Ｓｓ２の電圧レベルがハイレベルの場合に閉状態となり、選択信号Ｓｓ２の電圧レベルがローレベルの場合に開状態となる。スイッチＳＷ３は、選択信号Ｓｓ３の電圧レベルがハイレベルの場合に閉状態となり、選択信号Ｓｓ３の電圧レベルがローレベルの場合に開状態となる。

【0075】

スイッチＳＷ１の入力端子は、抵抗素子Ｒ３及び抵抗素子Ｒ４の接続部に接続されている。スイッチＳＷ２の入力端子は、抵抗素子Ｒ４及び抵抗素子Ｒ５の接続部に接続されている。スイッチＳＷ３の入力端子は、抵抗素子Ｒ５及び抵抗素子Ｒ６の接続部に接続されている。スイッチＳＷ１，ＳＷ２，ＳＷ３のそれぞれの出力端子は、互いに接続されている。

【0076】

したがって、第一切替部１２２ｂは、選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３の電圧レベルの組合せに応じて、電源電圧ＶＣＣの電位とＩＧＢＴ１１１ｘのエミッタ端子の電位との電位差を抵抗素子Ｒ３，Ｒ４，Ｒ５，Ｒ６で抵抗分割した電圧レベルの切替信号Ｓｃｈを駆動部１２３に出力する。具体的には、選択信号Ｓｓ１の電圧レベルがハイレベルかつ選択信号Ｓｓ２，Ｓｓ３のそれぞれの電圧レベルがローレベルの場合には、スイッチＳＷ１が閉状態かつスイッチＳＷ２，ＳＷ３が開状態となるので、第一切替部１２２ｂは、設定可能な範囲内で最大の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。選択信号Ｓｓ２の電圧レベルがハイレベル、かつ選択信号Ｓｓ１，Ｓｓ３のそれぞれの電圧レベルがローレベルの場合には、スイッチＳＷ２が閉状態かつスイッチＳＷ１，ＳＷ３が開状態となるので、第一切替部１２２ｂは、設定可能な範囲内での最大及び最小の間の電圧レベル（本実施形態では、２番目に高い電圧レベル）を有する切替信号Ｓｃｈを駆動部１２３に出力する。選択信号Ｓｓ３の電圧レベルがハイレベルかつ選択信号Ｓｓ１，Ｓｓ２のそれぞれの電圧レベルがローレベルの場合には、スイッチＳＷ３が閉状態かつスイッチＳＷ１，ＳＷ２が開状態となるので、第一切替部１２２ｂは、設定可能な範囲内で最小の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。

【0077】

したがって、第一切替部１２２ｂは、基準電位が判定パッドＰｄｘに印加されている場合には、設定可能な範囲内で最大の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。また、第一切替部１２２ｂは、判定パッドＰｄｘがオープン状態に設定されている場合には、設定可能な範囲内で最大及び最小の間の中間の電圧レベル（本実施形態では２番目に高い電圧レベル）を有する切替信号Ｓｃｈを駆動部１２３に出力する。さらに、第一切替部１２２ｂは、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合には、設定可能な範囲内で最小の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。

【0078】

つまり、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対する配線長が最も短いゲート駆動回路１２ｘ（図２参照）では、第一切替部１２２ｂは、設定可能な範囲内で最大の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。換言すると、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに接続される配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚのインピーダンス値が最も小さい配線パターンＬ＿Ｘに接続されたゲート駆動回路１２ｘ（図２参照）では、第一切替部１２２ｂは、設定可能な範囲内で最大の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。

【0079】

また、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対して最長距離及び最短距離の間の配線長のゲート駆動回路１２ｙ（図２参照）では、第一切替部１２２ｂは、設定可能な範囲内の中間の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。換言すると、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに接続される配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚのインピーダンス値が最大及び最小の間の配線パターンＬ＿Ｙに接続されたゲート駆動回路１２ｙ（図２参照）では、第一切替部１２２ｂは、設定可能な範囲内で中間の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。

【0080】

さらに、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対する配線長が最も長いゲート駆動回路１２ｚ（図２参照）では、第一切替部１２２ｂは、設定可能な範囲内で最小の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。換言すると、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに接続される配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚのインピーダンス値が最も大きい配線パターンＬ＿Ｚに接続されたゲート駆動回路１２ｚ（図２参照）では、第一切替部１２２ｂは、設定可能な範囲内で最小の電圧レベルを有する切替信号Ｓｃｈを駆動部１２３に出力する。

【0081】

抵抗素子Ｒ３，Ｒ４，Ｒ５，Ｒ６のそれぞれの抵抗値は、配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿ＺのインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚの高低に基づいて設定される。抵抗素子Ｒ３，Ｒ４，Ｒ５，Ｒ６のそれぞれの抵抗値は、例えばインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚの設計値、あるいはインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚの実測値に基づいて設定される。

【0082】

図３に示すように、駆動部１２３は、第一切替部１２２ｂから出力される切替信号Ｓｃｈが入力される増幅器１２３ａと、増幅器１２３ａから出力される出力信号Ｓｏがゲートに入力されるトランジスタ１２３ｂとを有している。増幅器１２３ａは、例えばオペアンプで構成されている。トランジスタ１２３ｂは、例えばＮ型のＭＯＳトランジスタで構成されている。増幅器１２３ａの出力端子はトランジスタ１２３ｂのゲートに接続されている。増幅器１２３ａの非反転入力端子（＋）は、第一切替部１２２ｂの出力端子（すなわちスイッチＳＷ１，ＳＷ２，ＳＷ３のそれぞれの出力端子）に接続されている。

【0083】

駆動部１２３は、トランジスタ１２３ｂのドレインに接続されたカレントミラー回路１２３ｃと、トランジスタ１２３ｂのソースに接続された抵抗素子１２３ｄとを有している。抵抗素子１２３ｄの一端子がトランジスタ１２３ｂのソースに接続され、抵抗素子１２３ｄの他端子が基準電位端子（例えばグランド端子）に接続されている。トランジスタ１２３ｂのソースと抵抗素子１２３ｄの一端子の接続部は増幅器１２３ａの反転入力端子（－）に接続されている。

【0084】

カレントミラー回路１２３ｃは、ゲートが互いに接続されたトランジスタ１２３ｃ－１及びトランジスタ１２３ｃ－２を有している。トランジスタ１２３ｃ－１及びトランジスタ１２３ｃ－２のそれぞれは、例えばＰ型のＭＯＳトランジスタで構成されている。トランジスタ１２３ｃ－１のソースは、電源電圧ＶＣＣが出力される電源端子に接続され、トランジスタ１２３ｃ－１のドレインは、トランジスタ１２３ｃ－１，１２３ｃ－２のゲート及びトランジスタ１２３ｂのドレインに接続されている。

【0085】

駆動部１２３は、制御装置３（図３では不図示、図１参照）にゲートが接続されたトランジスタ１２３ｅ及びトランジスタ１２３ｆを有している。トランジスタ１２３ｅ及びトランジスタ１２３ｆのそれぞれは、例えばＮ型のＭＯＳトランジスタで構成されている。トランジスタ１２３ｅ及びトランジスタ１２３ｆのそれぞれのゲートには、制御装置３から出力された入力信号ＩｎＸが入力される。これにより、トランジスタ１２３ｅ及びトランジスタ１２３ｆは、制御装置３によってオン状態／オフ状態（導通状態／非導通状態）が制御される。トランジスタ１２３ｅ及びトランジスタ１２３ｆは、入力信号ＩｎＸの電圧レベルがハイレベルの場合にオン状態（導通状態）となり、入力信号ＩｎＸの電圧レベルがローレベルの場合にオフ状態（非導通状態）となる。トランジスタ１２３ｅ及びトランジスタ１２３ｆは、同期してオン状態及びオフ状態が制御され、ほぼ同時にオン状態からオフ状態又はオフ状態からオン状態に切り替わるように制御される。

【0086】

トランジスタ１２３ｅのソース及びトランジスタ１２３ｆのソースは、互いに接続されている。また、トランジスタ１２３ｅのソース及びトランジスタ１２３ｆのソースは、抵抗素子１２３ｄの他端子と、基準電位端子（例えばグランド端子）とに接続されている。トランジスタ１２３ｅのドレインは、増幅器１２３ａの出力端子及びトランジスタ１２３ｂのゲートの接続部に接続されている。トランジスタ１２３ｆのドレインは、トランジスタ１２３ｃ－２のドレインに接続されている。トランジスタ１２３ｆのドレイン及びトランジスタ１２３ｃ－２のドレインの接続部は、ＩＧＢＴ１１１ｘのゲート端子に接続されている。

【0087】

駆動部１２３は、カレントミラー回路１２３ｃにゲートが接続されたトランジスタ１２３ｇを有している。トランジスタ１２３ｇは、例えばＰ型のＭＯＳトランジスタで構成されている。トランジスタ１２３ｇのゲートは、トランジスタ１２３ｃ－１，１２３ｃ－２のそれぞれのゲートに接続されている。トランジスタ１２３ｇのソースは、電源電圧ＶＣＣが出力される電源端子に接続されている。トランジスタ１２３ｇのドレインは、トランジスタ１２３ｃ－２，１２３ｆのそれぞれのドレイン及びＩＧＢＴ１１１ｘのゲート端子に接続されている。

【0088】

このような構成を有する駆動部１２３は、入力信号ＩｎＸの電圧レベルがハイレベルの場合に非動作状態となってゲート駆動信号ＳｇＸをＩＧＢＴ１１１ｘに出力しない。より具体的には、トランジスタ１２３ｅ，１２３ｆのそれぞれは、電圧レベルがハイレベルの入力信号ＩｎＸがゲートに入力されるとオン状態となる。このため、トランジスタ１２３ｂは、ゲートがトランジスタ１２３ｅを介して基準電位端子に接続されるので、オフ状態となる。これにより、カレントミラー回路１２３ｃは、基準電位端子に向かって電流を流さないので、ＩＧＢＴ１１１ｘのゲート端子にゲート駆動信号ＳｇＸを出力しない。また、ＩＧＢＴ１１１ｘは、ゲート端子がトランジスタ１２３ｆを介して基準電位端子に接続されるので、非動作状態となる。

【0089】

一方、駆動部１２３は、入力信号ＩｎＸの電圧レベルがローレベルの場合に動作状態となってゲート駆動信号ＳｇＸをＩＧＢＴ１１１ｘに出力する。より具体的には、トランジスタ１２３ｅ，１２３ｆのそれぞれは、電圧レベルがローレベルの入力信号ＩｎＸがゲートに入力されるとオフ状態となる。このため、トランジスタ１２３ｂのゲートは、トランジスタ１２３ｅによって基準電位端子から電気的に切断される。これにより、トランジスタ１２３ｂのゲートには、増幅器１２３ａの出力信号Ｓｏが入力されてオン状態となる。トランジスタ１２３ｂは、ソースが増幅器１２３ａに入力される切替信号Ｓｃｈの電圧と同電圧となるように増幅器１２３ａよってフィードバック制御される。増幅器１２３ａ及びトランジスタ１２３ｂは切替信号Ｓｃｈの電圧レベルによって電流値が決定される定電流源として機能する。

【0090】

その結果、切替信号Ｓｃｈの電圧レベルに応じた電流がトランジスタ１２３ｂ及び抵抗素子１２３ｄを介してカレントミラー回路１２３ｃから基準電位端子に向かって流れる。カレントミラー回路１２３ｃを構成するトランジスタ１２３ｃ－２側及びトランジスタ１２３ｇにも切替信号Ｓｃｈの電圧レベルに応じた電流が流れる。トランジスタ１２３ｆは非導通状態（オフ状態）であるため、トランジスタ１２３ｃ－２，１２３ｇから流れる電流は、ゲート駆動電流としてＩＧＢＴ１１１ｘのゲート端子に向かって流れる。トランジスタ１２３ｇは、トランジスタ１２３ｃ－２よりもトランジスタサイズが大きく形成されている。このため、トランジスタ１２３ｇは、トランジスタ１２３ｃ－２よりも大きい電流をＩＧＢＴ１１１ｘのゲート端子に流す。これにより、ＩＧＢＴ１１１ｘのゲート端子には、切替信号Ｓｃｈの電圧レベルに基づくゲート駆動信号ＳｇＸが入力される。その結果、ＩＧＢＴ１１１ｘは、ゲート端子に入力されるゲート駆動信号ＳｇＸに基づくゲート駆動電圧に応じた駆動能力で駆動される。

【0091】

このように、増幅器１２３ａ及びトランジスタ１２３ｂは、切替信号Ｓｃｈの電圧レベルによって電流値が決定される定電流源として機能する。切替信号Ｓｃｈは、判定パッドＰｄｘに印加される判定電圧Ｖｄｅの大きさに応じて異なる。切替信号Ｓｃｈは、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合には、設定可能な範囲内で最高の電圧レベルを有するので、増幅器１２３ａは、設定可能な範囲内で最も高い電圧を出力する。この場合、トランジスタ１２３ｃ－１のソース－ドレイン間電圧は、設定可能な範囲内で最も低くなるので、増幅器１２３ａ及びトランジスタ１２３ｂは、設定可能な範囲内の最小電流をカレントミラー回路１２３ｃから流すように動作する。これにより、トランジスタ１２３ｃ－２，１２３ｇからＩＧＢＴ１１１ｘに流れる電流は、設定可能な範囲内で最小となるので、ゲート駆動回路１２ｘは、設定可能な範囲内で最低の駆動能力に設定される。

【0092】

切替信号Ｓｃｈは、判定パッドＰｄｘがオープン状態に設定されている場合には、設定可能な範囲内で最大及び最小の間の電圧レベル（本実施形態では２番目に高い電圧レベル）を有する。このため、増幅器１２３ａは、設定可能な範囲内で最大及び最小の間の中間の電圧レベルを有するので、増幅器１２３ａは、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合の電圧よりも低い電圧を出力する。この場合、トランジスタ１２３ｃ－１のソース－ドレイン間電圧は、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合よりも高くなる。これにより、増幅器１２３ａ及びトランジスタ１２３ｂは、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合よりも大きい電流をカレントミラー回路１２３ｃから流すように動作する。その結果、トランジスタ１２３ｃ－２，１２３ｇからＩＧＢＴ１１１ｘに流れる電流は、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合よりも大きくなるので、ゲート駆動回路１２ｘは、設定可能な範囲内における最低の駆動能力よりも高い駆動能力の状態に設定される。

【0093】

切替信号Ｓｃｈは、基準電位が判定パッドＰｄｘに印加されている場合には、設定可能な範囲内で最低の電圧レベルを有する。このため、増幅器１２３ａは、設定可能な範囲内で最も低い電圧レベルを有するので、増幅器１２３ａは、設定可能な範囲内で最も低い電圧を出力する。この場合、トランジスタ１２３ｃ－１のソース－ドレイン間電圧は、設定可能な範囲内で最も高くなるので、増幅器１２３ａ及びトランジスタ１２３ｂは、設定可能な範囲内の最大電流がカレントミラー回路１２３ｃから流れるように動作する。これにより、トランジスタ１２３ｃ－２，１２３ｇからＩＧＢＴ１１１ｘに流れる電流は、設定可能な範囲内で最大となるので、ゲート駆動回路１２ｘは、設定可能な範囲内における最高の駆動能力の状態に設定される。

【0094】

このように、半導体モジュール１は、ＩＧＢＴ１１１ｘに対するゲート駆動回路１２ｘの位置関係に応じて判定パッドＰｄｘに印加する電圧レベルを設定することにより、ゲート駆動回路１２ｘの駆動能力を所望の状態に設定できる。詳細な説明は省略するが、半導体モジュール１は、ゲート駆動回路１２ｘと同様に、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｙ，１１１ｚに対するゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｙ，１２ｚの位置関係に応じて判定パッドＰｄｕ，Ｐｄｖ，Ｐｄｗ，Ｐｄｙ，Ｐｄｚに印加する電圧レベルを設定することにより、ゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｙ，１２ｚの駆動能力を所望の状態に設定できる。

【0095】

図３に示すように、ＩＧＢＴ１１１ｘは、自己（すなわちＩＧＢＴ１１１ｘ）に流れる電流を検知するための電流検知素子Ｓを有している。保護部１２４は、ＩＧＢＴ１１１ｘの電流検知素子Ｓで検知された検知電流Ｉｓを検知電圧Ｖｓに変換する変換部１２４ｂを有している。また、保護部１２４は、自己が設けられたゲート駆動回路１２ｘの位置関係に応じて閾値としての基準電圧Ｖｒｅｆを切り替える第二切替部１２４ｄと、検知電圧Ｖｓ及び基準電圧Ｖｒｅｆを比較する比較器（比較部の一例）１２４ａとを有している。さらに、保護部１２４は、比較器１２４ａでの比較結果に基づいてＩＧＢＴ１１１ｘを保護するか否かを判断し、ＩＧＢＴ１１１ｘを保護すると判断した場合には保護処理を実行する処理部１２４ｃを有している。詳細は後述するが、保護部１２４は、ＩＧＢＴ１１１ｘが異常な初期過渡特性を有する場合にＩＧＢＴ１１１ｘを保護するように構成されている。

【0096】

変換部１２４ｂは、ＩＧＢＴ１１１ｘの電流検知素子Ｓと基準電位端子（例えばグランド端子）との間に接続された抵抗素子１２４ｂ－１を有している。変換部１２４ｂは、ＩＧＢＴ１１１ｘの電流検知素子Ｓと抵抗素子１２４ｂ－１との接続部から検知電流Ｉｓを検知電圧Ｖｓとして出力する。

【0097】

第二切替部１２４ｄは、電源電圧ＶＣＣが出力される電源端子に接続されたラダー抵抗回路１２４ｄ－１と、選択回路１２２ａに接続されたスイッチ回路１２４ｄ－２とを有している。ラダー抵抗回路１２４ｄ－１は、電源電圧ＶＣＣが出力される電源端子と、基準電位端子（例えばグランド端子）との間に直列に接続された４個の抵抗素子Ｒ７，Ｒ８，Ｒ９，Ｒ１０を有している。抵抗素子Ｒ７の一端子は、当該電源端子に接続され、抵抗素子Ｒ７の他端子は、抵抗素子Ｒ８の一端子に接続されている。抵抗素子Ｒ８の他端子は、抵抗素子Ｒ９の一端子に接続されている。抵抗素子Ｒ９の他端子は、抵抗素子Ｒ１０の一端子に接続されている。抵抗素子Ｒ１０の他端子は、基準電位端子に接続されている。

【0098】

スイッチ回路１２４ｄ－２は、選択回路１２２ａから入力される選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３によって開閉（オフ状態及びオン状態）が制御される３個のスイッチＳＷ４，ＳＷ５，ＳＷ６を有している。スイッチＳＷ４，ＳＷ５，ＳＷ６は、例えばＭＯＳトランジスタで構成されている。スイッチＳＷ４は選択信号Ｓｓ１によって開閉が制御され、スイッチＳＷ５は選択信号Ｓｓ２によって開閉が制御され、スイッチＳＷ６は選択信号Ｓｓ３によって開閉が制御されるようになっている。スイッチＳＷ４は、選択信号Ｓｓ３の電圧レベルがハイレベルの場合に閉状態（オン状態）となり、選択信号Ｓｓ３の電圧レベルがローレベルの場合に開状態（オフ状態）となる。スイッチＳＷ５は、選択信号Ｓｓ２の電圧レベルがハイレベルの場合に閉状態となり、選択信号Ｓｓ２の電圧レベルがローレベルの場合に開状態となる。スイッチＳＷ６は、選択信号Ｓｓ１の電圧レベルがハイレベルの場合に閉状態となり、選択信号Ｓｓ１の電圧レベルがローレベルの場合に開状態となる。

【0099】

スイッチＳＷ４の入力端子は、抵抗素子Ｒ７及び抵抗素子Ｒ８の接続部に接続されている。スイッチＳＷ５の入力端子は、抵抗素子Ｒ８及び抵抗素子Ｒ９の接続部に接続されている。スイッチＳＷ６の入力端子は、抵抗素子Ｒ９及び抵抗素子Ｒ１０の接続部に接続されている。スイッチＳＷ４，ＳＷ５，ＳＷ６のそれぞれの出力端子は、互いに接続されている。

【0100】

したがって、第二切替部１２４ｄは、選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３の電圧レベルの組合せに応じて、電源電圧ＶＣＣを抵抗素子Ｒ３，Ｒ４，Ｒ５，Ｒ６で抵抗分割した電圧レベルの基準電圧Ｖｒｅｆを比較器１２４ａに出力する。具体的には、選択信号Ｓｓ１の電圧レベルがハイレベルかつ選択信号Ｓｓ２，Ｓｓ３のそれぞれの電圧レベルがローレベルの場合には、スイッチＳＷ４が閉状態かつスイッチＳＷ４，ＳＷ５が開状態となるので、第二切替部１２４ｄは、設定可能な範囲内で電圧レベルが最も高い基準電圧Ｖｒｅｆを比較器１２４ａに出力する。選択信号Ｓｓ２の電圧レベルがハイレベル、かつ選択信号Ｓｓ１，Ｓｓ３のそれぞれの電圧レベルがローレベルの場合には、スイッチＳＷ５が閉状態かつスイッチＳＷ４，ＳＷ６が開状態となるので、第二切替部１２４ｄは、設定可能な範囲内で最大及び最小の間の中間の電圧レベル（本実施形態では２番目に高い電圧レベル）の基準電圧Ｖｒｅｆを比較器１２４ａに出力する。選択信号Ｓｓ３の電圧レベルがハイレベルかつ選択信号Ｓｓ１，Ｓｓ２のそれぞれの電圧レベルがローレベルの場合には、スイッチＳＷ６が閉状態かつスイッチＳＷ４，ＳＷ５が開状態となるので、第二切替部１２４ｄは、設定可能な範囲内で電圧レベルが最も低い基準電圧Ｖｒｅｆを比較器１２４ａに出力する。

【0101】

したがって、第二切替部１２４ｄは、基準電位が判定パッドＰｄｘに印加されている場合には、設定可能な範囲内で最大レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。また、第二切替部１２４ｄは、判定パッドＰｄｘがオープン状態に設定されている場合には、設定可能な範囲内で最大及び最小の間の中間の電圧レベル（本実施形態では２番目に高い電圧レベル）を有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。さらに、第二切替部１２４ｄは、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合には、設定可能な範囲内で最小の電圧レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。

【0102】

つまり、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対する配線長が最も短いゲート駆動回路１２ｘ（図２参照）では、第二切替部１２４ｄは、設定可能な範囲内で最大の電圧レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。換言すると、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに接続される配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚのインピーダンス値が最も小さい配線パターンＬ＿Ｘに接続されたゲート駆動回路１２ｘ（図２参照）では、第二切替部１２４ｄは、設定可能な範囲内で最大の電圧レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。

【0103】

また、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対して最長距離及び最短距離の間の配線長のゲート駆動回路１２ｙ（図２参照）では、第二切替部１２４ｄは、設定可能な範囲内の中間の電圧レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。換言すると、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに接続される配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚのインピーダンス値が最大及び最小の間の配線パターンＬ＿Ｙに接続されたゲート駆動回路１２ｙ（図２参照）では、第二切替部１２４ｄは、設定可能な範囲内で中間の電圧レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。

【0104】

さらに、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対する配線長が最も長いゲート駆動回路１２ｚ（図２参照）では、第二切替部１２４ｄは、設定可能な範囲内で最小の電圧レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。換言すると、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに接続される配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚのインピーダンス値が最も大きい配線パターンＬ＿Ｚに接続されたゲート駆動回路１２ｚ（図２参照）では、第二切替部１２４ｄは、設定可能な範囲内で最小の電圧レベルを有する基準電圧Ｖｒｅｆを比較器１２４ａに出力する。

【0105】

抵抗素子Ｒ７，Ｒ８，Ｒ９，Ｒ１０のそれぞれの抵抗値は、配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿ＺのインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚの大きさに基づいて設定される。抵抗素子Ｒ７，Ｒ８，Ｒ９，Ｒ１０のそれぞれの抵抗値は、例えばインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚの設計値、あるいはインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚの実測値に基づいて設定される。

【0106】

このように、第二切替部１２４ｄは、ＩＧＢＴ１１１ｘに対するゲート駆動回路１２ｘの位置関係の判定に選択回路１２２ａで生成された選択信号Ｓｓ１，Ｓｓ２，Ｓｓ３を用いるように構成されている。しかしながら、半導体モジュール１は、判定部１２１及び選択回路１２２ａと同じ構成の判定部及び選択回路を有し、第二切替部１２４ｄは、当該判定部及び当該選択回路によって生成された選択信号を用いて基準電圧Ｖｒｅｆの電圧レベルを切り替えるように構成されていてもよい。

【0107】

図３に示すように、保護部１２４に設けられた比較器１２４ａは、例えばオペアンプで構成されている。比較器１２４ａの反転入力端子（－）は、変換部１２４ｂに設けられた抵抗素子１２４ｂ－１の一端子及びＩＢＧＴ１１１ｘの電流検知素子Ｓに接続されている。比較器１２４ａの非反転入力端子（＋）は、第二切替部１２４ｄの出力端子に接続されている。すなわち、比較器１２４ａの非反転入力端子（＋）は、スイッチＳＷ４，ＳＷ５，ＳＷ６のそれぞれの出力端子に接続されている。比較器１２４ａの出力端子は、処理部１２４ｃに接続されている。

【0108】

これにより、比較器１２４ａは、変換部１２４ｂから入力される検知電圧Ｖｓと、第二切替部１２４ｄから入力される基準電圧Ｖｒｅｆとを比較して、検知電圧Ｖｓが基準電圧Ｖｒｅｆよりも低い場合はハイレベルの比較信号Ｓｃを処理部１２４ｃに出力する。一方、比較器１２４ａは、検知電圧Ｖｓが基準電圧Ｖｒｅｆよりも高い場合はローレベルの比較信号Ｓｃを出力する。

【0109】

第二切替部１２４ｄから出力される基準電圧Ｖｒｅｆは、基準電位が判定パッドＰｄｘに印加されている場合に最も低くなり、電源電圧ＶＣＣが判定パッドＰｄｘに印加されている場合に最も高くなり、判定パッドＰｄｘがオープン状態に設定されている場合に最大及び最小の間の電圧になる。つまり、ＩＧＢＴ１１１ｘに対するゲート駆動回路１２ｘの位置関係が近くなるほど基準電圧Ｖｒｅｆの電圧レベルが低くなり、当該位置関係が遠いほど基準電圧Ｖｒｅｆの電圧レベルが高くなる。

【0110】

半導体モジュール１では、ＩＧＢＴ１１１ｘに対するゲート駆動回路１２ｘの位置関係、ＩＧＢＴ１１１ｚに対するゲート駆動回路１２ｚの位置関係及びＩＧＢＴ１１１ｙに対するゲート駆動回路１２ｙの位置関係のうち、ゲート駆動回路１２ｘにおける位置関係が最も近く、ゲート駆動回路１２ｙにおける位置関係が２番目に近く、ゲート駆動回路１２ｚにおける位置関係が最も離れている。したがって、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴに対して最も短い距離を有するゲート駆動回路１２ｘにおける基準電圧Ｖｒｅｆが最も高い電圧レベルになる。また、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴに対して２番目に短い距離を有するゲート駆動回路１２ｙにおける基準電圧Ｖｒｅｆが２番目に高い電圧レベルになる。さらに、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、ＩＧＢＴに対して最も長い距離を有するゲート駆動回路１２ｚにおける基準電圧Ｖｒｅｆが最も低い電圧レベルになる。

【0111】

換言すると、半導体モジュール１では、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、最も低いインピーダンスＺ＿Ｘを有する配線パターンＬ＿ＸでＩＧＢＴ１１１ｘに接続されたゲート駆動回路１２ｘにおける基準電圧Ｖｒｅｆが最も高い電圧レベルになる。また、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、２番目に低いインピーダンスＺ＿Ｙを有する配線パターンＬ＿ＹでＩＧＢＴ１１１ｙに接続されたゲート駆動回路１２ｙにおける基準電圧Ｖｒｅｆが２番目に高い電圧レベルになる。さらに、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのうち、最も高いインピーダンスＺ＿Ｘを有する配線パターンＬ＿ＺでＩＧＢＴ１１１ｚに接続されたゲート駆動回路１２ｚにおける基準電圧Ｖｒｅｆが最も低い電圧レベルになる。

【0112】

このように、半導体モジュール１は、異常判定のための閾値（すなわち基準電圧Ｖｒｅｆ）をＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対するゲート駆動回路１２ｘ，１２ｙ，１２ｚの位置関係に応じて最適値に設定することができる。

【0113】

処理部１２４ｃは、比較器１２４ａから入力される比較信号Ｓｃの電圧レベルがある一定時間ローレベルになった場合には、ＩＧＢＴ１１１ｘに初期過渡異常が発生していると判定する。処理部１２４ｃは、ＩＧＢＴ１１１ｘに初期過渡異常が発生していると判定した場合には、ＩＧＢＴ１１１ｘへのゲート駆動電流の供給を停止する。例えば、処理部１２４ｃは、駆動部１２３に設けられたトランジスタ１２３ｆをオン状態に切り替えることにより、トランジスタ１２３ｃ－２，１２３ｇから出力される電流をＩＧＢＴ１１１ｘのゲート端子ではなく基準電位端子に流すことにより、ＩＧＢＴ１１１ｘの動作を停止することができる。これにより、保護部１２４は、初期過渡異常に伴う過電流がＩＧＢＴ１１１ｘに流れることを防止してＩＧＢＴ１１１ｘを故障から保護することができる。

【0114】

ゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｙ，１２ｚは、ゲート駆動回路１２ｘに設けられた保護部１２４と同様の構成の保護部を備えている。このため、ゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｙ，１２ｚは、ゲート駆動回路１２ｘと同様に、初期過渡異常に伴う過電流がＩＧＢＴ１１１ｘに流れることを防止してＩＧＢＴ１１１ｘを故障から保護することができる。このように、半導体モジュール１は、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚを個別に保護することができる。

【0115】

（ゲート駆動回路の動作及び効果）
本実施形態による半導体モジュール１の動作及び効果を説明する前に、比較例としての半導体モジュールの問題点について説明する。

【0116】

半導体モジュールの分野において、ゲート駆動回路からＩＧＢＴに出力されるゲート駆動信号については、損失及びノイズが低減されるようにゲート駆動電流が最適値に設計される。半導体モジュール内で、ゲート駆動回路及びＩＧＢＴなどの半導体スイッチング素子が配置され、半導体基板に形成された配線パターン及びボンディングワイヤーによって半導体モジュールの外部端子と半導体スイッチング素子とが接続される。半導体モジュール内に設けられたゲート駆動回路などの構成要素の配置により、電源パターン、基準電位パターン（例えばグランドパターン）及び配線パターンのそれぞれのインピーダンス（配線インピーダンス）による影響が構成要素ごとに異なる。このインピーダンスの違いによる電源電圧の揺れの半導体スイッチング素子の電気的特性への影響、配線インピーダンスによってゲート駆動信号などの各種信号の電圧降下の大きさが異なることの影響、及び配線間のカップリングに起因するノイズの影響の少なくとも２つが重なる場合がある。この場合、Ｕ相、Ｖ相及びＷ相のいずれかにおいて、ゲート駆動信号の信号波形が最適設計された信号波形からずれたり、電流検知信号の信号波形に最適設計された場合のリンギングとは異なるリンギングが生じたりするという問題が生じる場合がある。

【0117】

この問題について図４から図６を用いて具体的に説明する。図４は、比較例による半導体モジュールにおけるゲート駆動電流の電流波形の一例を模式的に示す図である。図４中に示すグラフの横軸は時間を表し、図４中に示すグラフの縦軸はゲート駆動電流を表している。図５は、比較例による半導体モジュールにおけるゲート駆動電圧の電圧波形の一例を模式的に示す図である。図５中に示すグラフの横軸は時間を表し、図５中に示すグラフの縦軸はゲート駆動電圧を表している。図６は、比較例による半導体モジュールにおける検知電圧の電圧波形の一例を模式的に示す図である。図６中に示すグラフの横軸は時間を表し、図６中に示すグラフの縦軸は検知電圧を表している。

【0118】

図示は省略するが、比較例による半導体モジュールは、ゲート駆動回路に判定部１２１、設定部１２２及び第二切替部１２４ｄを有していない点を除いて、本実施形態による半導体モジュール１と同様の構成を有している。このため、比較例による半導体モジュールでは、上アーム部及び下アーム部を構成する複数のゲート駆動回路は、ＩＧＢＴに対する位置関係に応じて駆動能力を変更することはできず、当該位置関係によらず互いに同じ駆動能力に設定されている。

【0119】

以下、説明の便宜上、比較例による半導体モジュールにおいて、本実施形態におけるゲート駆動回路１２ｘに相当し、Ｕ相かつ下アームを構成するＩＧＢＴに接続されたゲート駆動回路を「ゲート駆動回路１２ｃｘ」と称する。また、比較例による半導体モジュールにおいて、本実施形態におけるゲート駆動回路１２ｙに相当し、Ｖ相かつ下アームを構成するＩＧＢＴに接続されたゲート駆動回路を「ゲート駆動回路１２ｃｙ」と称する。また、比較例による半導体モジュールにおいて、本実施形態におけるゲート駆動回路１２ｚに相当し、Ｗ相かつ下アームを構成するＩＧＢＴに接続されたゲート駆動回路を「ゲート駆動回路１２ｃｚ」と称する。また、ゲート駆動回路１２ｃｘが接続されたＩＧＢＴを「ＩＧＢＴ１１１ｃｘ」と称し、ゲート駆動回路１２ｃｙが接続されたＩＧＢＴを「ＩＧＢＴ１１１ｃｙ」と称し、ゲート駆動回路１２ｃｚが接続されたＩＧＢＴを「ＩＧＢＴ１１１ｃｚ」と称することにする。さらに、ゲート駆動回路１２ｃｘとＩＧＢＴ１１１ｃｘとを接続する配線パターンを「配線パターンｃＬ＿Ｘ」と称し、ゲート駆動回路１２ｃｙとＩＧＢＴ１１１ｃｙとを接続する配線パターンを「配線パターンｃＬ＿Ｙ」と称し、ゲート駆動回路１２ｃｚとＩＧＢＴ１１１ｃｚとを接続する配線パターンを「配線パターンｃＬ＿Ｚ」と称することにする。

【0120】

ここで、比較例による半導体モジュールは、図２に示す本実施形態による半導体モジュール１と同様の部品配置を有しているとする。このため、駆動対象のＩＧＢＴに対し、ゲート駆動回路１２ｃｘが最も近くに配置され、ゲート駆動回路１２ｃｙが２番目に近くに配置され、ゲート駆動回路１２ｃｚが最も近くに配置される。比較例による半導体モジュールでは、駆動対象のＩＧＢＴを駆動するためにゲート駆動回路１２ｃｙが最適な駆動能力となるように設定されている。すなわち、比較例による半導体モジュールでは、ゲート駆動回路１２ｃｘ，１２ｃｙ，１２ｃｚのそれぞれの駆動能力は、配線パターンｃＬ＿Ｙのインピーダンスを介してＩＧＢＴを最適に駆動できるように設定されている。配線パターンｃＬ＿Ｘは、配線パターンｃＬ＿Ｙのインピーダンスよりも小さいインピーダンス値を有し、配線パターンｃＬ＿Ｚは、配線パターンｃＬ＿Ｙのインピーダンスよりも大きいインピーダンス値を有している。このため、ゲート駆動回路１２ｃｘの駆動能力は、ＩＧＢＴ１１１ｃｘを駆動するための最適な駆動能力よりも高く、ゲート駆動回路１２ｃｚの駆動能力は、ＩＧＢＴ１１１ｃｘを駆動するための最適な駆動能力よりも低い。

【0121】

その結果、図４に示すように、例えば時刻ｔ１において、入力信号Ｉｎｘ，ＩｎＹ，ＩｎＺに相当する入力信号がゲート駆動回路１２ｃｘ，１２ｃｙ，１２ｃｚに入力した場合、最適な駆動能力に設定されたゲート駆動回路１２ｃｙがＩＧＢＴ１１１ｃｙに出力するゲート駆動電流ＩｇｃＹは、所望の時刻ｔ２ｙで所望の電流値Ｉｔに到達する。これにより、図５に示すように、時刻ｔ２ｙにおいてＩＧＢＴ１１１ｃｙのゲート駆動電圧ＶｇｃＹが電圧Ｖ２ｙに到達する。

【0122】

また、この場合、最適な駆動能力よりも高い状態に設定されたゲート駆動回路１２ｃｘがＩＧＢＴ１１１ｃｘに出力するゲート駆動電流ＩｇｃＸは、所望の時刻ｔ２ｙよりも早い時刻ｔ２ｘで所望の電流値Ｉｔに到達する。これにより、図５に示すように、時刻ｔ２ｘにおいて、ＩＧＢＴ１１１ｃｘのゲート駆動電圧ＶｇｃＸが電圧Ｖ２ｘに到達する。さらに、この場合、最適な駆動能力よりも低い状態に設定されたゲート駆動回路１２ｃｚがＩＧＢＴ１１１ｃｚに出力するゲート駆動電流ＩｇｃＺは、所望の時刻ｔ２ｙよりも遅い時刻ｔ２ｚで所望の電流値Ｉｔに到達する。これにより、図５に示すように、時刻ｔ２ｚにおいて、ＩＧＢＴ１１１ｃｚのゲート駆動電圧ＶｇｃＺが電圧Ｖ２ｚに到達する。さらに、時刻ｔ２ｚから所定時間後の時刻ｔ３において、ゲート駆動電圧ＶｇｃＸ，ＶｇｃＹ，ＶｇｃＺは、ほぼ同じ電圧値となる。

【0123】

このように、最適な駆動能力よりも高い状態に設定されたゲート駆動回路１２ｃｘがＩＧＢＴ１１１ｃｘに出力するゲート駆動電圧ＶｇｃＸは、最適な駆動能力に設定されたゲート駆動回路１２ｃｙがＩＧＢＴ１１１ｃｙに出力するゲート駆動電圧ＶｇｃＹと比較して、早い時刻で高い電圧に到達する。一方、最適な駆動能力よりも低い状態に設定されたゲート駆動回路１２ｃｚがＩＧＢＴ１１１ｃｚに出力するゲート駆動電圧ＶｇｃＺは、最適な駆動能力に設定されたゲート駆動回路１２ｃｙがＩＧＢＴ１１１ｃｙに出力するゲート駆動電圧ＶｇｃＹと比較して、遅い時刻で低い電圧に到達する。

【0124】

ゲート駆動電圧ＶｇｃＸのように、最適なタイミングよりも早く立ち上がり、かつ最適な電圧よりも最大値が高くなると、ＩＧＢＴ１１１ｃｘのターンオン時に発生するノイズが増加する。また、ゲート駆動電圧ＶｇｃＺのように、最適なタイミングよりも遅く立ち上がると、ＩＧＢＴ１１１ｃｚにおけるスイッチング損失が増加してしまう。このため、比較例による半導体モジュールは、許容範囲を超えたノイズを発生したり、スイッチング損失が増加したりするという問題を有している。

【0125】

図５に示すゲート駆動電圧ＶｇｃＸ，ＶｇｃＹ，ＶｇｃＺによってＩＧＢＴ１１１ｃｘ，１１１ｃｙ，１１１ｃｚがターンオンした場合、ＩＧＢＴ１１１ｃｘ，１１１ｃｙ，１１１ｃｚのそれぞれに設けられた電流検知素子から検知電流が流れる。電流検知素子から検知電流は、ＩＧＢＴ１１１ｃｘ，１１１ｃｙ，１１１ｃｚのコレクタ－エミッタ間電流に比例する。ＩＧＢＴ１１１ｃｘ，１１１ｃｙ，１１１ｃｚのコレクタ－エミッタ間電流は、ＩＧＢＴ１１１ｃｘ，１１１ｃｙ，１１１ｃｚのゲート駆動電圧ＶｇｃＸ，ＶｇｃＹ，ＶｇｃＺが立ち上がることに応じて立ち上がる。一方、抵抗素子を用いて検知電流を電圧に変換した検知電圧は、検知電流に比例する。このため、検知電圧は、ゲート駆動電圧ＶｇｃＸ，ＶｇｃＹ，ＶｇｃＺが立ち上がることに応じて立ち上がる。

【0126】

図６に示すように、比較例による半導体モジュールでは、ゲート駆動回路１２ｃｘ，１２ｃｙ，１２ｃｚに設けられた保護部に設定されるそれぞれの基準電圧Ｖｒｅｆｃは、同一の電圧値に設定される。比較例による半導体モジュールでは、基準電圧Ｖｒｅｆｃは、最適な駆動能力に設定されたゲート駆動回路１２ｃｙにおける検知電流に基づいて設定される。このため、ＩＧＢＴ１１１ｃｙが正常動作している場合には、検知電圧ＶｄｅｃＹは、立ち上がり始めてから所定タイミングである時刻ｔα２において初めて基準電圧Ｖｒｅｆｃよりも高くなる。

【0127】

これに対し、ＩＧＢＴ１１１ｃｘにおける検知電圧ＶｄｅｃＸは、ゲート駆動電圧ＶｇｃＸがゲート駆動電圧ＶｇｃＹより早く立ち上がることに応じて、検知電圧ＶｄｅｃＹよりも早く立ち上がる。このため、ＩＧＢＴ１１１ｃｘが正常に動作していたとしても、図６に示すように、検知電圧ＶｄｅｃＸは、時刻ｔα２よりも早い時刻ｔα１において初めて基準電圧Ｖｒｅｆｃよりも高くなる。これにより、ゲート駆動回路１２ｃｘに設けられた保護部は、ＩＧＢＴ１１１ｃｘの初期過渡特性が正常な特性を有しておらず、ＩＧＢＴ１１１ｃｘに異常が発生していると判定してしまう。

【0128】

また、ＩＧＢＴ１１１ｃｚにおける検知電圧ＶｄｅｃＺは、ゲート駆動電圧ＶｇｃＺがゲート駆動電圧ＶｇｃＺより遅く立ち上がることに応じて、検知電圧ＶｄｅｃＹよりも遅く立ち上がる。さらに、ゲート駆動電圧ＶｇｃＺは立ち上がり時の最大値がゲート駆動電圧ＶｇｃＹよりも低いため（図５参照）、図６に示すように、検知電圧ＶｄｅｃＺの最大値は、検知電圧ＶｄｅｃＹの最大値よりも低く、例えば基準電圧Ｖｒｅｆｃ以下の電圧となる。このため、ＩＧＢＴ１１１ｃｚが異常動作していたとしても、検知電圧ＶｄｅｃＹが基準電圧Ｖｒｅｆｃよりも高くならないため、ゲート駆動回路１２ｃｚに設けられた保護部は、ＩＧＢＴ１１１ｃｚの初期過渡特性が正常な特性を有していると判定し、ＩＧＢＴ１１１ｃｚに異常が発生していないと判定してしまう。

【0129】

このように、比較例による半導体モジュールは、ＩＧＢＴ１１１ｃｘ，１１１ｃｙ，１１１ｃｚの少なくとも１つ（本例ではＩＧＢＴ１１１ｃｘ，１１１ｃｚの２つ）の初期過渡特性を正確に判定できないという問題を有している。詳細な説明は省略するが、比較例による半導体モジュールは、Ｕ相、Ｖ相及びＷ相のそれぞれの上側アーム部を構成するＩＧＢＴの少なくともいずれか１つの初期過渡特性を正確に判定できない

【0130】

次に、本実施形態による半導体モジュール１に備えられたゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚの動作及び効果について図１から図３を参照しつつ図７から図９用いて説明する。半導体モジュール１に備えられたゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚは、互いに同一の構成を有し、同様に動作する。このため、以下、ゲート駆動回路１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚの動作について、ゲート駆動回路１２ｘ，１２ｙ，１２ｚを例にとって説明する。また、ゲート駆動回路１２ｘ，１２ｙ，１２ｚの動作及び効果の説明に当たって、ゲート駆動回路１２ｙ，１２ｚのそれぞれの構成要素について、図３に示すゲート駆動回路１２ｘの構成要素と同一の参照符号を用いて説明する。また、ゲート駆動回路１２ｘ，１２ｙ，１２ｚによって駆動されるＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚは、互いに異なるタイミングでターンオン及びターンオフされるが、理解を容易にするため、以下、同時にターンオンするとして説明する。

【0131】

図７は、半導体モジュール１におけるゲート駆動電流の電流波形の一例を模式的に示す図である。図７中に示すグラフの横軸は時間を表し、図７中に示すグラフの縦軸はゲート駆動電流を表している。図８は、半導体モジュール１におけるゲート駆動電圧の電圧波形の一例を模式的に示す図である。図８中に示すグラフの横軸は時間を表し、図８中に示すグラフの縦軸はゲート駆動電圧を表している。図９は、半導体モジュール１における検知電圧の電圧波形の一例を模式的に示す図である。図９中に示すグラフの横軸は時間を表し、図９中に示すグラフの縦軸は検知電圧を表している。

【0132】

半導体モジュール１では例えば、ゲート駆動回路１２ｙが最適な駆動能力となるように設定されている。すなわち、半導体モジュール１では、ゲート駆動回路１２ｃｙの駆動能力は、判定パッドＰｄｙ（図２参照）をオープン状態に設定した場合に、配線パターンＬ＿ＹのインピーダンスＺ＿Ｙを介してＩＧＢＴ１１１ｙを最適に駆動できるように設定されている。

【0133】

また、半導体モジュール１では、配線パターンＬ＿ＹのインピーダンスＺ＿Ｙよりも低いインピーダンスＺ＿Ｘを有する配線パターンＬ＿Ｘに接続されたゲート駆動回路１２ｘの判定パッドＰｄｘは、電源電圧ＶＣＣが出力される電源端子に接続される。さらに、半導体モジュール１では、配線パターンＬ＿ＹのインピーダンスＺ＿Ｙよりも高いインピーダンスＺ＿Ｚを有する配線パターンＬ＿Ｚに接続されたゲート駆動回路１２ｘの判定パッドＰｄｚは、基準電位端子（例えばグランド端子）に接続される。

【0134】

判定パッドＰｄｘ，Ｐｄｙ，Ｐｄｚに対する接続状態は、半導体モジュール１の使用者によって半導体モジュール１が動作する前に半導体モジュール１の例えば仕様書の記載に基づいて、半導体モジュール１の使用者によって設定される。判定パッドＰｄｘ，Ｐｄｙ，Ｐｄｚは、ボンディングワイヤーなどによって、半導体モジュール１の外部端子に電気的に接続されている。判定パッドＰｄｘ及び電源端子は、半導体モジュール１が実装される例えばプリント回路基板に形成された配線パターンや外付けの抵抗素子などを用いて接続される。同様に、判定パッドＰｄｚ及び基準電位端子は、当該プリント回路基板に形成された配線パターンや外付けの抵抗素子などを用いて接続される。

【0135】

このように、半導体モジュール１では、動作を開始する前に、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚに対する位置関係に応じてゲート駆動回路１２ｘ，１２ｙ，１２ｚの駆動能力が設定される。これにより、半導体モジュール１に電源が投入されてゲート駆動回路１２ｘ，１２ｙ，１２ｚが動作状態になると、ゲート駆動回路１２ｘに設けられた選択回路１２２ａには、ハイレベルの電圧レベルを有する第一比較信号Ｓｃ１と、ハイレベルの電圧レベルを有する第二比較信号Ｓｃ２とが入力される。このため、ゲート駆動回路１２ｘに設けられた選択回路１２２ａは、ローレベルの電圧レベルを有する選択信号Ｓｓ１，Ｓｓ２及びハイレベルの電圧レベル有する選択信号Ｓｓ３を、ゲート駆動回路１２ｘに設けられた第一切替部１２２ｂ及び第二切替部１２４ｄに出力する。

【0136】

ゲート駆動回路１２ｘの第一切替部１２２ｂに設けられたスイッチ回路１２２ｂ－２のスイッチＳＷ２，ＳＷ３は開状態となり、スイッチＳＷ１は閉状態となる。これにより、ゲート駆動回路１２ｘに設けられた第一切替部１２２ｂは、設定可能な範囲内で最大の電圧レベルを有する切替信号Ｓｃｈを、ゲート駆動回路１２ｘの駆動部１２３に設けられた増幅器１２３ａに出力する。このため、ゲート駆動回路１２ｘの駆動部１２３に設けられたカレントミラー回路１２３ｃのトランジスタ１２３ｃ－１は、設定可能な範囲内で最小の電流を出力する。これにより、ゲート駆動回路１２ｘの駆動部１２３に設けられたトランジスタ１２３ｃ－２，１２３ｇは、設定可能な範囲内で最小の電流をゲート駆動電流ＩｇＸとしてＩＧＢＴ１１１ｘのゲート端子に出力する。図７に示すように、時刻ｔ１においてＩＧＢＴ１１１ｘのゲート端子に流れ始めたゲート駆動電流ＩｇＸは、時刻ｔ１において電流値Ｉｔｘに到達する。

【0137】

また、ゲート駆動回路１２ｘの保護部１２４に設けられた第二切替部１２４ｄに設けられたスイッチ回路１２４ｄ－２のスイッチＳＷ２，ＳＷ３は開状態となり、スイッチＳＷ１は閉状態となる。これにより、ゲート駆動回路１２ｘの保護部１２４に設けられた第二切替部１２４ｄは、設定可能な範囲内で最高の電圧レベルを有する基準電圧を、ゲート駆動回路１２ｘの保護部１２４に設けられた比較器１２４ａに出力する。

【0138】

また、半導体モジュール１に電源が投入されてゲート駆動回路１２ｘ，１２ｙ，１２ｚが動作状態になると、ゲート駆動回路１２ｙに設けられた選択回路１２２ａには、ハイレベルの電圧レベルを有する第一比較信号Ｓｃ１と、ローレベルの電圧レベルを有する第二比較信号Ｓｃ２とが入力される。このため、ゲート駆動回路１２ｙに設けられた選択回路１２２ａは、ローレベルの電圧レベルを有する選択信号Ｓｓ１及びハイレベルの電圧レベル有する選択信号Ｓｓ２，Ｓｓ３を、ゲート駆動回路１２ｙに設けられた第一切替部１２２ｂ及び第二切替部１２４ｄに出力する。

【0139】

ゲート駆動回路１２ｙの第一切替部１２２ｂに設けられたスイッチ回路１２２ｂ－２のスイッチＳＷ１，ＳＷ３は開状態となり、スイッチＳＷ２は閉状態となる。これにより、ゲート駆動回路１２ｙに設けられた第一切替部１２２ｂは、設定可能な範囲内で最高及び最低の間の電圧レベルを有する切替信号Ｓｃｈを、ゲート駆動回路１２ｙの駆動部１２３に設けられた増幅器１２３ａに出力する。このため、ゲート駆動回路１２ｙの駆動部１２３に設けられたカレントミラー回路１２３ｃのトランジスタ１２３ｃ－１は、設定可能な範囲内で最大及び最小の間の電流を出力する。これにより、ゲート駆動回路１２ｙの駆動部１２３に設けられたトランジスタ１２３ｃ－２，１２３ｇは、設定可能な範囲内で最大及び最小の間の電流をゲート駆動電流ＩｇＹとしてＩＧＢＴ１１１ｙのゲート端子に出力する。図７に示すように、時刻ｔ１においてＩＧＢＴ１１１ｙのゲート端子に流れ始めたゲート駆動電流ＩｇＹは、時刻ｔ１において、電流値Ｉｔｘよりも大きい電流値Ｉｔｙに到達する。

【0140】

また、ゲート駆動回路１２ｙの保護部１２４に設けられた第二切替部１２４ｄに設けられたスイッチ回路１２４ｄ－２のスイッチＳＷ１，ＳＷ３は開状態となり、スイッチＳＷ２は閉状態となる。これにより、ゲート駆動回路１２ｙの保護部１２４に設けられた第二切替部１２４ｄは、設定可能な範囲内で最高及び最低の間の電圧レベル（すなわちゲート駆動回路１２ｘにおける基準電圧よりも低い電圧レベル）を有する基準電圧を、ゲート駆動回路１２ｙの保護部１２４に設けられた比較器１２４ａに出力する。

【0141】

また、半導体モジュール１に電源が投入されてゲート駆動回路１２ｘ，１２ｙ，１２ｚが動作状態になると、ゲート駆動回路１２ｚに設けられた選択回路１２２ａには、ハイレベルの電圧レベルを有する第一比較信号Ｓｃ１と、ハイレベルの電圧レベルを有する第二比較信号Ｓｃ２とが入力される。このため、ゲート駆動回路１２ｚに設けられた選択回路１２２ａは、ローレベルの電圧レベルを有する選択信号Ｓｓ１，Ｓｓ２及びハイレベルの電圧レベル有する選択信号Ｓｓ３を、ゲート駆動回路１２ｚに設けられた第一切替部１２２ｂ及び第二切替部１２４ｄに出力する。

【0142】

ゲート駆動回路１２ｚの第一切替部１２２ｂに設けられたスイッチ回路１２２ｂ－２のスイッチＳＷ１，ＳＷ２は開状態となり、スイッチＳＷ３は閉状態となる。これにより、ゲート駆動回路１２ｚに設けられた第一切替部１２２ｂは、設定可能な範囲内で最高の電圧レベルを有する切替信号Ｓｃｈを、ゲート駆動回路１２ｚの駆動部１２３に設けられた増幅器１２３ａに出力する。このため、ゲート駆動回路１２ｚの駆動部１２３に設けられたカレントミラー回路１２３ｃのトランジスタ１２３ｃ－１は、設定可能な範囲内で最大の電流を出力する。これにより、ゲート駆動回路１２ｚの駆動部１２３に設けられたトランジスタ１２３ｃ－２，１２３ｇは、設定可能な範囲内で最大の電流をゲート駆動電流ＩｇＺとしてＩＧＢＴ１１１ｚのゲート端子に出力する。図７に示すように、時刻ｔ１においてＩＧＢＴ１１１ｙのゲート端子に流れ始めたゲート駆動電流ＩｇＺは、時刻ｔ１において、電流値Ｉｔｘ，Ｉｔｙよりも大きい電流値Ｉｔｙに到達する。

【0143】

また、ゲート駆動回路１２ｚの保護部１２４に設けられた第二切替部１２４ｄに設けられたスイッチ回路１２４ｄ－２のスイッチＳＷ１，ＳＷ２は開状態となり、スイッチＳＷ３は閉状態となる。これにより、ゲート駆動回路１２ｚの保護部１２４に設けられた第二切替部１２４ｄは、設定可能な範囲内で最低の電圧レベル（すなわちゲート駆動回路１２ｙにおける基準電圧よりも低い電圧レベル）を有する基準電圧を、ゲート駆動回路１２ｚの保護部１２４に設けられた比較器１２４ａに出力する。

【0144】

図７に示すように、ゲート駆動回路１２ｘが出力するゲート駆動電流ＩｇＸ、ゲート駆動回路１２ｙが出力するゲート駆動電流ＩｇＹ及びゲート駆動回路１２ｚが出力するゲート駆動電流ＩｇＺは、時刻ｔ２において到達する電流値が異なる。ゲート駆動電流ＩｇＸの電流値Ｉｔｘが最も小さく、ゲート駆動電流ＩｇＹの電流値Ｉｔｙが２番目に小さく、ゲート駆動電流ＩｇＺの電流値Ｉｔｚが最も大きい。

【0145】

しかしながら、配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿ＺのインピーダンスＺ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚうち、ゲート駆動電流ＩｇＸが流れる配線パターンＬ＿ＸのインピーダンスＺ＿Ｘが最も低く、ゲート駆動電流ＩｇＹが流れる配線パターンＬ＿ＹのインピーダンスＺ＿Ｙが２番目に低く、ゲート駆動電流ＩｇＺが流れる配線パターンＬ＿ＺのインピーダンスＺ＿Ｚが最も高い。これにより、配線パターンＬ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚのうち、配線パターンＬ＿Ｘにおける電圧降下が最も小さく、配線パターンＬ＿Ｙにおける電圧降下が２番目に小さく、配線パターンＬ＿Ｚにおける電圧降下が最も大きい、このため、ＩＧＢＴ１１１ｘのゲート端子に流れるゲート駆動電流ＩｇＸと、ＩＧＢＴ１１１ｙのゲート端子に流れるＩｇＹと、ＩＧＢＴ１１１ｚのゲート端子に流れるゲート駆動電流ＩｇＺは、ほぼ同じ電流量となる。

【0146】

その結果、図８に示すように、ＩＧＢＴ１１１ｘのゲート駆動電圧ＶｇＸと、ＩＧＢＴ１１１ｙのゲート駆動電圧ＶｇＹと、ＩＧＢＴ１１１ｚのゲート駆動電圧ＶｇＺは、ほぼ同じ電圧波形を有し、時刻ｔ２においてほぼ同じ電圧値を有する。このため、半導体モジュール１は、ゲート駆動回路１２ｘ，１２ｙ，１２ｚのいずれにおいても最適な状態でＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚを駆動することできる。これにより、半導体モジュール１は、比較例による半導体モジュールと比較して、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚがスイッチングする際（すなわちターンオン及びターンオフする際）の発生するノイズの低減を図ることができる。さらに、半導体モジュール１は、比較例による半導体モジュールと比較して、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚがスイッチングする際（すなわちターンオン及びターンオフする際）のスイッチング損失の低減を図ることができる。

【0147】

図９に示すように、ゲート駆動回路１２ｘに設けられた保護部１２４において設定される基準電圧Ｖｒｅｆｘ、ゲート駆動回路１２ｙに設けられた保護部１２４において設定される基準電圧Ｖｒｅｆｙ及びゲート駆動回路１２ｚに設けられた保護部１２４において設定される基準電圧Ｖｒｅｆｚは、互いに異なる電圧レベルとなる。基準電圧Ｖｒｅｆｘの電圧レベルは、基準電圧Ｖｒｅｆｙ及び基準電圧Ｖｒｅｆｚのそれぞれの電圧レベルよりも高く、基準電圧Ｖｒｅｆｙの電圧レベルは、基準電圧Ｖｒｅｆｚの電圧レベルよりも高く、基準電圧Ｖｒｅｆｚの電圧レベルは、最も低い。このため、半導体モジュール１は、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚの初期過渡特性を専用の基準電圧を用いて判定できる。これにより、半導体モジュール１は、比較例による半導体モジュールと比較して、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚの初期過渡特性の判定精度の向上を図ることができる。

【0148】

詳細な説明は省略するが、半導体モジュール１は、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ（図１参照）についても、ノイズの低減及びスイッチング損失の低減を図ることができる。また、半導体モジュール１は、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚのターンオフの際のノイズの低減及びスイッチング損失の低減を図ることができる。さらに、半導体モジュール１は、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ（図１参照）についても、初期過渡特性の判定精度の向上を図ることができる。

【0149】

以上説明したように、本実施形態による半導体モジュール１は、負荷に電力を供給するＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚと、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚに１対１の関係で駆動対象が設定され、当該駆動対象のＩＧＢＴ１１１ｕに対する位置関係に応じてＩＧＢＴ１１１ｕを駆動する駆動能力が設定されるゲート駆動回路１２ｕ、当該駆動対象のＩＧＢＴ１１１ｖに対する位置関係に応じてＩＧＢＴ１１１ｖを駆動する駆動能力が設定されるゲート駆動回路１２ｖ、当該駆動対象のＩＧＢＴ１１１ｗに対する位置関係に応じてＩＧＢＴ１１１ｗを駆動する駆動能力が設定されるゲート駆動回路１２ｗ、当該駆動対象のＩＧＢＴ１１１ｘに対する位置関係に応じてＩＧＢＴ１１１ｘを駆動する駆動能力が設定されるゲート駆動回路１２ｘ、当該駆動対象のＩＧＢＴ１１１ｙに対する位置関係に応じてＩＧＢＴ１１１ｙを駆動する駆動能力が設定されるゲート駆動回路１２ｙ及び当該駆動対象のＩＧＢＴ１１１ｚに対する位置関係に応じてＩＧＢＴ１１１ｚを駆動する駆動能力が設定されるゲート駆動回路１２ｚとを備えている。

【0150】

これにより、半導体モジュール１は、ＩＧＢＴ１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚのそれぞれの駆動特性（例えばターンオン及びターンオフのタイミング）のばらつきを低減することができる。その結果、半導体モジュール１は、ＩＧＢＴ１１１ｘ，１１１ｙ，１１１ｚがスイッチングする際（すなわちターンオン及びターンオフする際）のスイッチング損失の低減を図ることができる。

【0151】

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。

【符号の説明】

【0152】

１ 半導体モジュール
３ 制御装置
４ 交流電源部
５ 平滑用コンデンサ
６ モータ
１０ 半導体基板
１１ｕ，１１ｖ，１１ｗ，１１ｘ，１１ｙ，１１ｚ 半導体素子
１２ｃｘ，１２ｃｙ，１２ｃｚ，１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚ ゲート駆動回路
１１１ｃｘ，１１１ｃｙ，１１１ｃｚ，１１１ｕ，１１１ｖ，１１１ｗ，１１１ｘ，１１１ｙ，１１１ｚ ＩＧＢＴ
１１２ｕ，１１２ｖ，１１２ｗ，１１２ｘ，１１２ｙ，１１２ｚ 還流ダイオード
１２１ 判定部
１２１ａ 判別部
１２１ａ－１ 第一比較器
１２１ａ－２ 第一比較電圧生成部
１２１ａ－３ 第二比較器
１２１ａ－４ 第二比較電圧生成部
１２２ 設定部
１２２ａ 選択回路
１２２ｂ 第一切替部
１２２ｂ－１，１２４ｄ－１ ラダー抵抗回路
１２２ｂ－２，１２４ｄ－２ スイッチ回路
１２３ 駆動部
１２３ａ 増幅器
１２３ｂ，１２３ｃ－１，１２３ｃ－２，１２３ｅ，１２３ｆ，１２３ｇ トランジスタ
１２３ｃ カレントミラー回路
１２３ｄ，１２４ｂ－１，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０ 抵抗素子
１２４ 保護部
１２４ａ 比較器
１２４ｂ 変換部
１２４ｃ 処理部
１２４ｄ 第二切替部
ｃＬ＿Ｘ，ｃＬ＿Ｙ，ｃＬ＿Ｚ，Ｌ＿ＩＵ，Ｌ＿ＩＶ，Ｌ＿ＩＷ，Ｌ＿ＩＸ，Ｌ＿ＩＹ，Ｌ＿ＩＺ，Ｌ＿Ｎ，Ｌ＿ＯＵ，Ｌ＿ＯＶ，Ｌ＿ＯＷ，Ｌ＿Ｐ，Ｌ＿Ｕ，Ｌ＿Ｖ，Ｌ＿Ｗ，Ｌ＿Ｘ，Ｌ＿Ｙ，Ｌ＿Ｚ 配線パターン
ＩｇｃＸ，ＩｇｃＹ，ＩｇｃＺ，ＩｇＸ，ＩｇＹ，ＩｇＺ ゲート駆動電流
ＩｎＵ，ＩｎＶ，ＩｎＷ，Ｉｎｘ，ＩｎＸ，ＩｎＹ，ＩｎＺ 入力信号
Ｉｓ 検知電流
Ｌｎ 負極側ライン
Ｌｐ 正極側ライン
Ｐ＿Ｎ 負極側電源入力パッド
Ｐ＿Ｐ 正極側電源入力パッド
Ｐ＿Ｕ Ｕ相出力パッド
Ｐ＿Ｖ Ｖ相出力パッド
Ｐ＿Ｗ Ｗ相出力パッド
Ｐｄｕ，Ｐｄｖ，Ｐｄｗ，Ｐｄｘ，Ｐｄｙ，Ｐｄｚ 判定パッド
Ｐｇｎｄ 基準電位パッド
ＰｉｎＵ，ＰｉｎＶ，ＰｉｎＷ，ＰｉｎＸ，ＰｉｎＹ，ＰｉｎＺ，ＰｉｎＺＸ 信号入力パッド
Ｐｖｃｃ 電源パッド
Ｓ 電流検知素子
Ｓｃ 比較信号
Ｓｃ１ 第一比較信号
Ｓｃ２ 第二比較信号
Ｓｃｈ 切替信号
ＳｇＵ，ＳｇＶ，ＳｇＷ，ＳｇＸ，ＳｇＹ，ＳｇＺ ゲート駆動信号
Ｓｏ 出力信号
Ｓｓ１，Ｓｓ２，Ｓｓ３ 選択信号
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６ スイッチ
ＴｉｎＵ，ＴｉｎＶ，ＴｉｎＷ，ＴｉｎＸ，ＴｉｎＹ，ＴｉｎＺ 信号入力端子
Ｔｎ 負極側電源入力端子
Ｔｐ 正極側電源入力端子
ＴＵ Ｕ相出力端子
ＴＶ Ｖ相出力端子
ＴＷ Ｗ相出力端子
Ｖｃ１ 第一比較電圧
Ｖｃ２ 第二比較電圧
ＶＣＣ 電源電圧
Ｖｄｅ 判定電圧
ＶｄｅｃＸ，ＶｄｅｃＹ，ＶｄｅｃＺ 検知電圧
ＶｇｃＸ，ＶｇｃＹ，ＶｇｃＺ，ＶｇＸ，ＶｇＹ，ＶｇＺ ゲート駆動電圧
Ｖｒｅｆ，Ｖｒｅｆｃ，Ｖｒｅｆｘ，Ｖｒｅｆｙ，Ｖｒｅｆｚ 基準電圧
Ｖｓ 検知電圧
Ｚ＿ＮＸ，Ｚ＿ＮＹ，Ｚ＿ＮＺ，Ｚ＿ＰＵ，Ｚ＿ＰＶ，Ｚ＿ＰＷ，Ｚ＿Ｕ，Ｚ＿Ｖ，Ｚ＿Ｗ，Ｚ＿Ｘ，Ｚ＿Ｙ，Ｚ＿Ｚ インピーダンス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】