知財求人 - 知財ポータルサイト「IP Force」
特開2024-42803プラズマ処理装置、プラズマ処理方法、および、半導体装置の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024042803
(43)【公開日】2024-03-29
(54)【発明の名称】プラズマ処理装置、プラズマ処理方法、および、半導体装置の製造方法
(51)【国際特許分類】
H01L 21/3065 20060101AFI20240322BHJP
H10B 43/27 20230101ALI20240322BHJP
H01L 21/336 20060101ALI20240322BHJP
H05H 1/46 20060101ALI20240322BHJP
【ＦＩ】
H01L21/302 101B
H01L21/302 101H
H01L27/11582
H01L29/78 371
H05H1/46 M
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022147666
(22)【出願日】2022-09-16
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100213654
【弁理士】
【氏名又は名称】成瀬 晃樹
(72)【発明者】
【氏名】佐々木 俊行
【テーマコード（参考）】
2G084
5F004
5F083
5F101
【Ｆターム（参考）】
2G084AA02
2G084BB14
2G084BB27
2G084CC03
2G084CC05
2G084CC09
2G084CC12
2G084DD02
2G084DD15
2G084DD38
2G084FF15
2G084HH06
2G084HH09
2G084HH17
2G084HH42
5F004AA15
5F004AA16
5F004BA09
5F004BB12
5F004BB13
5F004BB28
5F004CA08
5F004CB02
5F004DA00
5F004DA24
5F004DA26
5F004DB03
5F004DB07
5F004EB01
5F083EP18
5F083EP22
5F083EP42
5F083EP47
5F083EP48
5F083EP76
5F083GA30
5F083JA03
5F083JA04
5F083JA05
5F083JA19
5F083JA39
5F083JA40
5F083PR03
5F083PR21
5F083PR40
5F101BA45
5F101BB02
5F101BC02
5F101BD16
5F101BD30
5F101BE07
5F101BH02
5F101BH14
(57)【要約】
【課題】クリーニング時間を短縮することができるプラズマ処理装置、プラズマ処理方法、および、半導体装置の製造方法を提供する。
【解決手段】本実施形態によるプラズマ処理装置は、チャンバと、複数の直流電源と、制御部と、を備える。個別に制御可能な複数の直流電源は、チャンバの上部および側壁に設けられる。制御部は、互いに独立に直流電圧を印加するように、複数の直流電源を制御する。
【選択図】図１
【解決手段】本実施形態によるプラズマ処理装置は、チャンバと、複数の直流電源と、制御部と、を備える。個別に制御可能な複数の直流電源は、チャンバの上部および側壁に設けられる。制御部は、互いに独立に直流電圧を印加するように、複数の直流電源を制御する。
【選択図】図１
【特許請求の範囲】
【請求項1】
チャンバと、
前記チャンバの上部および側壁に設けられ、個別に制御可能な複数の直流電源と、
互いに独立に直流電圧を印加するように、複数の前記直流電源を制御する制御部と、
を備える、プラズマ処理装置。
前記チャンバの上部および側壁に設けられ、個別に制御可能な複数の直流電源と、
互いに独立に直流電圧を印加するように、複数の前記直流電源を制御する制御部と、
を備える、プラズマ処理装置。
【請求項2】
複数の前記直流電源は、
前記チャンバの上部の異なる位置に設けられ、前記チャンバの上部に直流電圧を印加可能な１つ以上の上部直流電源と、
前記チャンバの側壁の異なる位置に設けられ、前記チャンバの側壁に直流電圧を印加可能な１つ以上の側壁直流電源と、
を有する、請求項１に記載のプラズマ処理装置。
前記チャンバの上部の異なる位置に設けられ、前記チャンバの上部に直流電圧を印加可能な１つ以上の上部直流電源と、
前記チャンバの側壁の異なる位置に設けられ、前記チャンバの側壁に直流電圧を印加可能な１つ以上の側壁直流電源と、
を有する、請求項１に記載のプラズマ処理装置。
【請求項3】
前記チャンバ内にガスを供給するガス供給部と、
電極を含み、前記ガスをプラズマ化するガス処理部と、
をさらに備え、
前記制御部は、プラズマ処理中に互いに独立に直流電圧を印加するように、複数の前記直流電源を制御する、請求項１または請求項２に記載のプラズマ処理装置。
電極を含み、前記ガスをプラズマ化するガス処理部と、
をさらに備え、
前記制御部は、プラズマ処理中に互いに独立に直流電圧を印加するように、複数の前記直流電源を制御する、請求項１または請求項２に記載のプラズマ処理装置。
【請求項4】
前記チャンバ内における、プラズマ処理に用いられるラジカルの量を検出するセンサをさらに備え、
前記制御部は、前記センサの検出結果に応じて互いに独立に直流電圧を印加するように、複数の前記直流電源を制御する、請求項３に記載のプラズマ処理装置。
前記制御部は、前記センサの検出結果に応じて互いに独立に直流電圧を印加するように、複数の前記直流電源を制御する、請求項３に記載のプラズマ処理装置。
【請求項5】
前記制御部は、前記センサの検出結果に基づいて、前記チャンバ内における、プラズマ処理に用いられるラジカルの空間分布を算出し、算出した前記空間分布に応じて互いに独立して直流電圧を印加するように、複数の前記直流電源を制御する、請求項４に記載のプラズマ処理装置。
【請求項6】
前記制御部は、前記センサの検出結果が第１所定値以下である場合、印加する直流電圧を上げるように、対応する位置の前記直流電源を制御し、前記センサの検出結果が第２所定値以上である場合、印加する直流電圧を下げるように、対応する位置の前記直流電源を制御する、
前記第２所定値は、前記第１所定値よりも高い、請求項５に記載のプラズマ処理装置。
前記第２所定値は、前記第１所定値よりも高い、請求項５に記載のプラズマ処理装置。
【請求項7】
前記制御部は、前記センサの検出結果に対して前記ガスの供給量が略同じになるように、前記ガス供給部を制御する、請求項４に記載のプラズマ処理装置。
【請求項8】
前記制御部は、複数の前記直流電源による直流電圧の印加タイミングに応じて、前記ガス供給部を制御する、請求項３に記載のプラズマ処理装置。
【請求項9】
前記制御部は、複数の前記直流電源による直流電圧の印加中に、前記ガスの供給量を減少させるように、前記ガス供給部を制御する、請求項８に記載のプラズマ処理装置。
【請求項10】
前記制御部は、所定周期で直流を印加するように、複数の前記直流電源を制御する、請求項３に記載のプラズマ処理装置。
【請求項11】
前記ガスは、フルオロカーボンガスを含む、請求項３に記載のプラズマ処理装置。
【請求項12】
チャンバと、前記チャンバの上部および側壁に設けられ、個別に制御可能な複数の直流電源と、互いに独立して直流電圧を印加するように、複数の前記直流電源を制御する制御部と、を備えるプラズマ処理装置を用いたプラズマ処理方法であって、
プラズマ処理中に、複数の前記直流電源に直流電圧を印加させることにより、前記チャンバ内に堆積した堆積膜をエッチングする、
ことを具備する、プラズマ処理方法。
プラズマ処理中に、複数の前記直流電源に直流電圧を印加させることにより、前記チャンバ内に堆積した堆積膜をエッチングする、
ことを具備する、プラズマ処理方法。
【請求項13】
ウェハを収容するチャンバと、前記チャンバの上部および側壁に設けられ、個別に制御可能な複数の直流電源と、互いに独立して直流電圧を印加するように、複数の前記直流電源を制御する制御部と、を備えるプラズマ処理装置を用いて前記ウェハ上に形成された被加工膜をエッチングする半導体装置の製造方法であって、
前記被加工膜のエッチング中に、複数の前記直流電源に直流電圧を印加させることにより、前記チャンバ内に堆積した堆積膜をエッチングする、
ことを具備する、半導体装置の製造方法。
前記被加工膜のエッチング中に、複数の前記直流電源に直流電圧を印加させることにより、前記チャンバ内に堆積した堆積膜をエッチングする、
ことを具備する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、プラズマ処理装置、プラズマ処理方法、および、半導体装置の製造方法に関する。
【背景技術】
【0002】
プラズマ処理に用いるガスの種類等によっては、チャンバ内に膜が堆積しやすくなり、または、堆積膜が除去されづらくなる場合がある。この場合、チャンバ内のクリーニング時間が長くなってしまう。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１１－７１５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
クリーニング時間を短縮することができるプラズマ処理装置、プラズマ処理方法、および、半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0005】
本実施形態によるプラズマ処理装置は、チャンバと、複数の直流電源と、制御部と、を備える。個別に制御可能な複数の直流電源は、チャンバの上部および側壁設けられる。制御部は、互いに独立に直流電圧を印加するように、複数の直流電源を制御する。
【図面の簡単な説明】
【0006】
【図1】第１実施形態によるプラズマ処理装置の構造の一例を示す断面図である。
【図2】第１実施形態による直流電源の構成の一例を示す断面図である。
【図3】第１実施形態による上部直流電源の構成の一例を示す平面図である。
【図4】第１実施形態によるプラズマ処理装置の動作の一例を示すタイミングチャートである。
【図5】第２実施形態による半導体装置の構造の一例を示す断面図である。
【図6A】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図6B】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図7A】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図7B】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図8A】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図8B】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図9A】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図9B】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図10A】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【図10B】第２実施形態による半導体装置の製造方法の一例を示す断面図である。
【発明を実施するための形態】
【0007】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
【0009】
図１のプラズマ処理装置は、処理チャンバ１１と、載置台（ステージ）１２と、上部電極１３と、交流電源１４と、プロセスガス供給部１５と、センサ１６と、直流電源１７と、制御部１９とを備えている。ステージ１２、上部電極１３、および、交流電源１４は、ガス処理部の例である。
【0010】
処理チャンバ１１は、処理対象のウェハＷを収容する。図１は、ウェハＷの表面Ｓ１や裏面に平行で互いに垂直なＸ２方向およびＹ２方向と、ウェハＷの表面Ｓ１や裏面に垂直なＺ２方向を示している。本明細書では、＋Ｚ２方向を上方向として取り扱い、－Ｚ２方向を下方向として取り扱う。本実施形態の－Ｚ２方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
【0011】
ステージ１２には、処理チャンバ１１内のウェハＷが載置される。ステージ１２は、プラズマ処理用の下部電極としても機能する。
【0012】
上部電極１３は、ステージ１２の上方に設けられている。上部電極１３は、例えば、処理チャンバ１１の上部で、天板１１１から離れた位置に設けられている。プラズマ処理装置１００は、上部電極１３とステージ１２との間にプラズマを発生させ、プラズマをウェハＷの表面Ｓ１側に供給し、プラズマによりウェハＷを処理する。具体的には、プラズマを用いたドライエッチングによりウェハＷの表面Ｓ１がエッチングされる。実施形態において、例えば、ドライエッチングによりウェハＷの表面Ｓ１に形成された被加工膜にホールが形成される。
【0013】
交流電源１４は、ステージ１２に交流電圧を印加する。これにより、上部電極１３とステージ１２との間にプラズマＰが発生する。交流電源１４は、交流電源１４１と、交流電源１４２と、を有する。交流電源１４１は、例えば、６０ＭＨｚの周波数を有する高周波電源である。交流電源１４２は、例えば、４００ｋＨｚの周波数を有する高周波電源である。
【0014】
プロセスガス供給部１５は、プラズマ生成用のプロセスガスを処理チャンバ１１内に供給する。プロセスガスは、例えば、上部電極１３に設けられる複数の貫通孔を通過する。上部電極１３およびステージ１２は、交流電源１４からの交流電圧を用いてプロセスガスからプラズマを生成する。プロセスガスは、例えば、フルオロカーボンガスを含む。プロセスガスは、例えば、水素（Ｈ２）を含む。
【0015】
センサ１６は、処理チャンバ１１内、すなわち、プラズマＰにおける、プラズマ処理に用いられるラジカルの量を検出する。センサ１６は、例えば、発光分光法によって解析する装置である。センサ１６は、例えば、ＯＥＳ（Optical Emission Spectrometry）装置である。センサ１６は、プラズマエッチング中（つまり、プラズマの発生中）において、処理チャンバ１１内の生成物（ラジカル）の発光強度を測定する。発光強度は、例えば各生成物の発光波長から算出する。例えば、エッチングガスとしてＣ２Ｆ４を含むガスを用いた場合、処理チャンバ１１内にはＣＦ２ラジカルとＣ２ラジカルが発生する。センサ１６は、ＣＦ２ラジカルとＣ２ラジカルの発光波長からそれぞれの発光強度を測定することで、それぞれのラジカルの生成量を計測する。
【0016】
直流電源１７は、複数設けられ、個別に制御可能である。直流電源１７は、例えば、処理チャンバ１１の外に設けられる。複数の直流電源１７は、処理チャンバ１１の上部および側壁１１２に直流電圧を印加する。処理チャンバ１１の上部に直流電圧を印加する直流電源１７は、例えば、上部電極１３と電気的に接続される。直流電源１７の印加電力は、例えば、約２００Ｗ～約１０００Ｗである。これにより、ウェハＷのプラズマ処理中に、処理チャンバ１１内で堆積した堆積膜Ｄをエッチングすることができる。堆積膜Ｄは、例えば、上部電極１３および側壁１１２にプラズマ処理の反応生成物が堆積して形成される膜である。堆積膜Ｄは、例えば、フルオロカーボン系の堆積膜である。この場合、堆積膜Ｄのエッチングにより生成されるフルオロカーボン系（ＣｘＦｙ）のラジカルをウェハＷに供給することができる。この結果、堆積膜Ｄを一部除去しつつ、堆積膜Ｄから生成したラジカルをウェハＷのプラズマ処理に利用することができる。
【0017】
制御部１９は、プラズマ処理装置１００の動作を制御する。制御部１９は例えば、処理チャンバ１１の動作、ステージ１２の動作、交流電源１４のオン／オフや電流、プロセスガス供給部１５のオン／オフやプロセスガス供給量などを制御する。
【0018】
より詳細には、制御部１９は、互いに独立に直流電圧を印加するように、複数の直流電源１７を制御する。これにより、処理チャンバ１１内の堆積膜Ｄを一部除去することができ、クリーニング時間を短縮することができる。より詳細には、制御部１９は、プラズマ処理中（ウェハＷの被加工膜のエッチング中）に互いに独立に直流電圧を印加するように、複数の直流電源１７を制御する。これにより、プラズマ処理中に、処理チャンバ１１内の堆積膜Ｄを一部除去することができる。
【0019】
また、ウェハＷのプラズマ処理が完了した後に、さらに処理チャンバ１１のクリーニングを行ってもよい。ウェハＷのプラズマ処理の後のクリーニングでは、例えば、酸素（Ｏ２）を含むクリーニングガスが処理チャンバ１１内に供給される。このとき、制御部１９は、クリーニング中に、直流電圧を印加するように、複数の直流電源１７を制御する。
【0020】
また、制御部１９は、センサ１６の検出結果に応じて互いに独立に直流電圧を印加するように、複数の直流電源１７を制御する。より詳細には、制御部１９は、センサ１６の検出結果に基づいて、処理チャンバ１１内における、プラズマ処理に用いられるラジカルの空間分布を算出し、算出した空間分布に応じて互いに独立に直流電圧を印加するように、複数の直流電源１７を制御する。制御部１９は、例えば、アーベル変換により、空間分布を算出する。
【0021】
また、制御部１９は、プロセスガス供給部１５を制御する。より詳細には、制御部１９は、複数の直流電源１７による直流電圧の印加タイミングに応じて、プロセスガス供給部１５を制御する。
【0022】
次に、直流電源１７の詳細について説明する。
【0023】
図２は、第１実施形態による直流電源１７の構成の一例を示す断面図である。
【0024】
複数の直流電源１７は、１つ以上の上部直流電源１７１と、１つ以上の側壁直流電源１７２と、を有する。
【0025】
上部直流電源１７１は、上部電極１３側、すなわち、処理チャンバ１１の天板（上部）１１１に設けられる。１つ以上の上部直流電源１７１は、処理チャンバ１１の天板１１１の異なる位置に配置設けられ、個別に制御可能である。１つ以上の上部直流電源１７１は、処理チャンバ１１の上部に直流電圧を印加する。図２に示す例では、複数の上部直流電源１７１は、３つの上部直流電源１７１Ｃ、１７１Ｍ、１７１Ｅを有する。
【0026】
側壁直流電源１７２は、処理チャンバ１１の側壁１１２に設けられる。１つ以上の側壁直流電源１７２は、処理チャンバ１１の側壁１１２の異なる位置に設けられ、個別に制御可能である。１つ以上の側壁直流電源１７２は、処理チャンバ１１の側壁１１２に設けられる電極（図示せず）に直流電圧を印加する。図２に示す例では、複数の側壁直流電源１７２は、２つの側壁直流電源１７２Ｕ、１７２Ｌを有する。
【0027】
側壁直流電源１７２は、Ｚ２方向から見て、処理チャンバ１１の側壁１１２に沿って設けられる。側壁直流電源１７２Ｕは、例えば、側壁１１２の上部に設けられる。側壁直流電源１７２Ｌは、例えば、側壁１１２の下部に設けられる。
【0028】
【0029】
上部直流電源１７１Ｃは、天板１１１の中心部に設けられる。図３に示す例では、上部直流電源１７１Ｃの形状は、略円形状である。
【0030】
上部直流電源１７１Ｅは、天板１１１の外周端部に設けられる。図３に示す例では、上部直流電源１７１Ｅの形状は、略環状である。
【0031】
上部直流電源１７１Ｍは、上部直流電源１７１Ｃと、上部直流電源１７１Ｅと、の間に設けられる。図３に示す例では、上部直流電源１７１Ｍの形状は、略環状である。
【0032】
図２および図３に示すように、複数の上部直流電源１７１Ｃ、１７１Ｍ、１７１Ｅおよび複数の側壁直流電源１７２Ｕ、１７２Ｌが個別に分割して設けられている。これにより、複数の上部直流電源１７１Ｃ、１７１Ｍ、１７１Ｅおよび複数の側壁直流電源１７２Ｕ、１７２Ｌのそれぞれの位置ごとに、直流電圧を独立に印加することができる。
【0033】
次に、プラズマ処理装置１００を用いたプラズマ処理方法について説明する。
【0034】
図４は、第１実施形態によるプラズマ処理装置１００の動作の一例を示すタイミングチャートである。図４における左側のタイミングチャートは、ウェハＷの中心部(Center)に関連する動作の一例を示す。図４における中心および右側のタイミングチャートは、ウェハＷの外周部(Edge)に関連する動作の一例を示す。
【0035】
図４のグラフの横軸は、時間を示す。図４のグラフの縦軸は、ウェハＷのプラズマ処理における処理チャンバ１１内（プラズマＰ内）のラジカル量、プロセスガス流量、処理チャンバ１１内壁の堆積膜Ｄの膜厚、および、ＤＣ（Direct Current）制御の直流電圧を示す。処理チャンバ１１内のラジカル量は、センサ１６の検出結果を示す。ラジカルは、例えば、フルオロカーボン系またはカーボン系の活性種である。プロセスガス流量は、プロセスガス供給部１５が供給するプロセスガスの流量を示す。処理チャンバ１１内壁の堆積膜Ｄの膜厚は、堆積膜Ｄの膜厚の時間変化の一例を示す。ＤＣ制御の直流電圧は、直流電源１７の印加電圧を示す。
【0036】
まず、ウェハＷの中心部に関連する動作について説明する。
【0037】
まず、時刻ｔ１１において、制御部１９は、プロセスガスの流量を流量Ｆ１にする。また、制御部１９は、上部直流電源１７１Ｃの印加電圧（ＤＣ制御）を電圧Ｖ１にする。電圧Ｖ１は、例えば、０Ｖである。
【0038】
時刻ｔ１１から時刻ｔ１２までの期間において、プラズマ処理により発生する反応生成物が処理チャンバ１１内に堆積するため、堆積膜Ｄの膜厚は増加し続ける。
【0039】
次に、時刻ｔ１２において、制御部１９は、上部直流電源１７１Ｃの印加電圧を電圧Ｖ１から電圧Ｖ２にする。電圧Ｖ２は、電圧Ｖ１よりも高い電圧である。すなわち、制御部１９は、上部直流電源１７１Ｃに電圧を印加させる。また、制御部１９は、プロセスガスの流量を流量Ｆ１から流量Ｆ２にする。流量Ｆ２は、流量Ｆ１よりも低い流量である。すなわち、制御部１９は、プロセスガスの流量を低下させる。
【0040】
時刻ｔ１２から時刻ｔ１３までの期間において、直流電圧の印加により堆積膜Ｄがエッチングされるため、堆積膜Ｄの膜厚は低下し続ける。直流電圧の印加によって、ラジカルが堆積膜Ｄからチャンバ内（プラズマＰ内）に供給される。
【0041】
また、時刻ｔ１１から時刻ｔ１２までの期間と、時刻ｔ１２から時刻ｔ１３までの期間と、の間で、処理チャンバ１１内のラジカル量が略一定（所定値Ａｃ）である。これは、直流電圧の印加によるラジカル量の増大を抑制するように、プロセスガスの流量の低下しているためである。すなわち、制御部１９は、複数の直流電源１７による直流電圧の印加中に、プロセスガスの供給量を減少させるように、プロセスガス供給部１５を制御する。
【0042】
次に、時刻ｔ１３において、制御部１９は、上部直流電源１７１Ｃの印加電圧を電圧Ｖ２から電圧Ｖ１に戻す。すなわち、制御部１９は、上部直流電源１７１Ｃによる電圧の印加を停止させる。また、制御部１９は、プロセスガスの流量を流量Ｆ２から流量Ｆ１に戻す。
【0043】
その後、時刻ｔ１１から時刻ｔ１３までの期間と同様の制御が繰り返し実行される。すなわち、制御部１９は、所定周期で直流電圧を印加するように、複数の直流電源１７を制御する。
【0044】
次に、ウェハＷの外周部に関連する動作について説明する。
【0045】
尚、図４に示す例では、動作の途中（時刻ｔ２１から時刻ｔ２７までの期間と、時刻ｔ３１から時刻ｔ３７までの期間と、の間）で、上部直流電源１７１Ｅが印加する電圧が変化している。
【0046】
図４に示す例では、時刻ｔ２１から時刻ｔ２７までの期間に示す、上部直流電源１７１Ｅに対するＤＣ制御は、時刻ｔ１１から時刻ｔ１７までの期間に示す、上部直流電源１７１Ｃに対するＤＣ制御と略同じである。しかし、ウェハＷの外周部におけるラジカル量は、ウェハＷの中心部における所定値Ａｃよりも低い所定値Ａ１に低下している場合がある。これは、ウェハＷの中心部と外周部との間で、プラズマＰが均一ではないなど、処理チャンバ１１内の環境が必ずしも同じではないためである。ウェハＷの中心部と外周部との間でラジカル量が異なっているため、エッチングが均一に行われず、ウェハＷの面内均一性が低下してしまう可能性がある。
【0047】
そこで、制御部１９は、上部直流電源１７１Ｅに印加させる直流電圧を電圧Ｖ２から電圧Ｖ３に大きくする。制御部１９は、センサ１６の検出結果が所定値Ａ１以下である場合、印加する直流電圧を上げるように、対応する位置の直流電源１７を制御する。一方、制御部１９は、センサ１６の検出結果が所定値Ａ２以上である場合、印加する直流電圧を下げるように、対応する位置の直流電源１７を制御する。所定値Ａ２は、所定値Ａ１よりも高い。
【0048】
時刻ｔ３１から時刻ｔ３７までの期間において、印加する直流電圧が上昇することにより、堆積膜Ｄの減少量が大きくなっている。直流電圧の印加によって堆積膜Ｄがエッチングされるため、印加する直流電圧が上昇することにより、堆積膜ＤからプラズマＰに供給されるラジカル量が大きくなる。これにより、図４に示す例では、時刻ｔ３１から時刻ｔ３７までの期間におけるラジカル量は、所定値Ａ１から所定値Ａｃに上昇している。すなわち、ウェハＷの中心部と外周部との間で、ラジカル量を略同じにすることができる。
【0049】
また、図４に示すように、時刻ｔ２１から時刻２７までの期間と、時刻ｔ３１から時刻ｔ３７までの期間と、の間で、プロセスガスの流量は変化させていない。もし、ウェハＷの外周部のラジカル量を高くするためにプロセスガスの流量を大きくすると、ウェハＷの中心部も影響を受けて、ラジカル量が大きくなってしまう。これに対して、上部直流電源１７１Ｅに印加させる電圧を変更することにより、ウェハＷの中心部に影響を与えることなく、ウェハＷの外周部のラジカル量を局所的に大きくすることができる。すなわち、制御部１９は、センサ１６の検出結果に対してプロセスガスの供給量が略同じになるように、プロセスガス供給部１５を制御する。
【0050】
尚、面内均一性に関して、例えば、外周部側のエッチングにより形成したホール形状に異常が発生した場合、外周部側の印加電圧を変更してもよい。これにより、面内均一性を向上させることができる。
【0051】
また、図４に示す例では、ウェハＷの中心部と外周部との間でラジカル量が略同じになるように、直流電源１７のＤＣ制御が行われる。しかし、ラジカル量は、必ずしも同じになるように調整される必要はない。この場合、例えば、上部直流電源１７１Ｃと上部直流電源１７１Ｅとの間で、所定値Ａ１および所定値Ａ２の値が異なっていてもよい。
【0052】
また、堆積膜Ｄから供給されるラジカル量によって、エッチング選択比を変更することができる場合がある。選択比を調整することによっても、面内均一性を向上させることができる。
【0053】
以上のように、第１実施形態によれば、制御部１９は、互いに独立に直流電圧を印加するように、複数の直流電源１７を制御する。直流電圧の印加により、処理チャンバ１１内の堆積膜Ｄを一部除去することができ、クリーニング時間を短縮することができる。また、複数の直流電源１７を個別に制御可能であるため、ウェハＷの面内均一性を向上させることができる。
【0054】
また、制御部１９は、プラズマ処理中（ウェハＷの被加工膜のエッチング中）に、複数の直流電源１７に直流電圧を印加させることにより、処理チャンバ１１内に堆積した堆積膜Ｄをエッチングして、プラズマ処理（ウェハＷの被加工膜のエッチング）に利用可能なように、ラジカルを堆積膜Ｄから処理チャンバ１１内に供給する。これにより、クリーニング時間を短縮しつつ、堆積膜Ｄのエッチングを、プラズマＰへのラジカルの供給に利用することができる。尚、直流電圧の印加による堆積膜Ｄのエッチングは、例えば、スパッタであってもよい。
【0055】
また、図４に示すように、直流電圧の印加中にプロセスガスの流量を低くすることができる。これにより、プロセスガスの使用量を抑制することができる。
【0056】
【0057】
また、図４に示す例では、上部直流電源１７１Ｃと上部直流電源１７１Ｅとの間で、電圧Ｖ１、Ｖ２を印加する時間は略同じであり、直流電圧の大きさが変更されている。しかし、これに限られず、例えば、直流電圧に代えて、電圧Ｖ１、Ｖ２を印加する時間が変更されてもよい。制御部１９は、センサ１６の検出結果が所定値Ａ１以下である場合、電圧Ｖ１を印加する時間に対する電圧Ｖ２を印加する時間の比率を上げるように、対応する位置の直流電源１７を制御する。一方、制御部１９は、センサ１６の検出結果が所定値Ａ２以上である場合、電圧Ｖ１を印加する時間に対する電圧Ｖ２を印加する時間の比率を下げるように、対応する位置の直流電源１７を制御する。
【0058】
（比較例）
比較例として、直流電源１７が設けられない場合について説明する。
比較例として、直流電源１７が設けられない場合について説明する。
【0059】
比較例によるプラズマ処理装置は、図４における時刻ｔ１１から時刻ｔ１２までの期間と同様の動作を行う。すなわち、プラズマ処理が継続されるに従って、処理チャンバ１１内に堆積膜Ｄが堆積し続ける。
【0060】
ここで、プロセスガスに用いられるガスの種類によっては、処理チャンバ１１内の堆積膜Ｄの堆積しやすさ、および、堆積膜Ｄの膜質が異なる場合がある。例えば、低温エッチングは、例えば、０℃以下の低温で行われる。低温エッチングでは、例えば、０℃よりも高い常温で行われる常温エッチングと比較して、プロセスガスの種類が異なっている。低温エッチングに用いられるプロセスガスは、常温ガスの場合と比較して、例えば、酸素（Ｏ２）の量が少なく、水素（Ｈ２）を多く含む。プロセスガスにおけるガスの種類の違いによって、例えば、堆積膜Ｄの形成されやすくなり、また、堆積膜Ｄがクリーニングされづらい膜質になる。この結果、低温エッチングでは、常温エッチングよりも、クリーニング時間がさらに長くなってしまう可能性がある。また、処理チャンバ１１内（プラズマＰ内）でラジカル量の空間分布の偏りを細かに抑制することは困難である。この場合、ウェハＷの面内均一性が低下してしまう可能性がある。
【0061】
これに対して、第１実施形態では、制御部１９は、互いに独立に直流電源を印加するように、複数の直流電源１７を制御する。これにより、プラズマ処理中（ウェハＷの被加工膜のエッチング中）に処理チャンバ１１内の堆積膜Ｄが一部除去され、その後のクリーニング時間を短縮することができる。また、複数の上部直流電源１７１Ｃ、１７１Ｍ、１７１Ｅおよび複数の側壁直流電源１７２Ｕ、１７２Ｌは、個別に制御可能である。これにより、処理チャンバ１１内（プラズマＰ内）のラジカル量の空間分布を調整して、ウェハＷの面内均一性を向上させることができる。
【0062】
（第２実施形態）
図５は、第２実施形態による半導体装置の構造の一例を示す断面図である。図５の半導体装置は、３次元構造のフラッシュメモリを備えており、第１実施形態のウェハＷから製造される。図５は、フラッシュメモリ内の２個のメモリ素子ＭＥを示している。
図５は、第２実施形態による半導体装置の構造の一例を示す断面図である。図５の半導体装置は、３次元構造のフラッシュメモリを備えており、第１実施形態のウェハＷから製造される。図５は、フラッシュメモリ内の２個のメモリ素子ＭＥを示している。
【0063】
図５の半導体装置は、半導体基板３１と、下層膜３２とを備えている。下層膜３２は、例えば、シリコン酸化膜等の絶縁層中に導電層または半導体層を含み、それらが積層構造を有していてもよい。または、下層膜３２は設けられなくてもよい。図５の半導体装置はさらに、第１のメモリ絶縁膜３３と、半導体層３４と、第２のメモリ絶縁膜３５と、電荷蓄積層３６と、第３のメモリ絶縁膜３７と、複数の導電層３８と、複数の絶縁膜３９とを備えている。図５の半導体装置はさらに、絶縁膜４０を備えている。
【0064】
半導体基板３１の例は、シリコン基板である。下層膜３２は、半導体基板３１上に直接形成されていてもよいし、半導体基板３１上に他の層を介して形成されていてもよい。
【0065】
第１のメモリ絶縁膜３３は、Ｚ方向に延びる円柱状の形状を有している。第１のメモリ絶縁膜３３の例は、シリコン酸化膜である。
【0066】
半導体層３４は、第１のメモリ絶縁膜３３の側面に接している。半導体層３４は、第１のメモリ絶縁膜３３の下面付近の部分を除き、第１のメモリ絶縁膜３３の周囲をＺ方向に延びる管状の形状を有している。半導体層３４の例は、ポリシリコン層である。
【0067】
第２のメモリ絶縁膜３５は、半導体層３４の側面に接している。第２のメモリ絶縁膜３５は、半導体層３４の周囲をＺ方向に延びる管状の形状を有している。第２のメモリ絶縁膜３５の例は、シリコン酸化膜である。
【0068】
電荷蓄積層３６は、第２のメモリ絶縁膜３５の側面に接している。電荷蓄積層３６は、第２のメモリ絶縁膜３５の周囲をＺ方向に延びる管状の形状を有している。電荷蓄積層３６の例は、シリコン窒化膜である。
【0069】
第３のメモリ絶縁膜３７は、電荷蓄積層３６の側面に接している。第３のメモリ絶縁膜３７は、電荷蓄積層３６の周囲をＺ方向に延びる管状の形状を有している。第３のメモリ絶縁膜３７の例は、シリコン酸窒化膜である。
【0070】
複数の導電層３８および複数の絶縁膜３９は、下層膜３２上に交互に積層され、第３のメモリ絶縁膜３７の側面に接している。これらの導電層３８および絶縁膜３９は、第３のメモリ絶縁膜３７を包囲する。各導電層３８は、バリアメタル層３８ａと、配線材層３８ｂとを含んでいる。バリアメタル層３８ａの例は、ＴｉＮ（窒化チタン）層、ＴａＮ（窒化タンタル）層、ＷＮ（窒化タングステン）層などである。配線材層３８ｂの例は、Ｎｉ（ニッケル）層、Ｃｏ（コバルト）層、Ｗ（タングステン）層などである。各絶縁膜３９の例は、シリコン酸化膜である。
【0071】
絶縁膜４０は、複数の導電層３８をＹ方向に分断する。絶縁膜４０の例は、シリコン酸化膜である。
【0072】
【0073】
まず、不図示の半導体基板３１上に下層膜３２を形成し、下層膜３２上に複数の犠牲膜４１と複数の絶縁膜３９とを交互に形成する（図６Ａ）。各犠牲膜４１の例は、シリコン窒化膜である。各絶縁膜３９の例は、シリコン酸化膜である。
【0074】
次に、リソグラフィおよびプラズマエッチングにより、犠牲膜４１および絶縁膜３９を貫通して下層膜３２に到達するメモリホールＭＨを形成する（図６Ｂ）。符号Ｓは、メモリホールＭＨの底面を示す。このプラズマエッチングは、第１実施形態によるプラズマ処理装置１００内で第１実施形態のプラズマ処理方法を用いて行われる。なお、本工程では複数のメモリホールＭＨが形成されるが、図６Ｂはそのうちの１つのメモリホールＭＨを示している。
【0075】
次に、半導体基板３１の全面に、第３のメモリ絶縁膜３７と、電荷蓄積層３６と、第２のメモリ絶縁膜３５と、半導体層３４の第１層３４ａとを順に形成する（図７Ａ）。その結果、メモリホールＭＨの側面および底面Ｓに、第３のメモリ絶縁膜３７と、電荷蓄積層３６と、第２のメモリ絶縁膜３５と、第１層３４ａとが順に形成される。第１層３４ａの例は、アモルファスシリコン層である。
【0076】
次に、リソグラフィおよびエッチングにより、メモリホールＭＨの底面Ｓから、第３のメモリ絶縁膜３７、電荷蓄積層３６、第２のメモリ絶縁膜３５、および第１層３４ａを除去する（図７Ｂ）。その結果、メモリホールＭＨの底面Ｓが再び露出する。さらには、下層膜３２もエッチングされることで、メモリホールＭＨの底面Ｓが下層膜３２の最上面よりも低くなる。このエッチングは、第１実施形態によるプラズマ処理装置１００内で行ってもよい。
【0077】
次に、半導体基板３１の全面に、半導体層３４の第２層３４ｂと、第１のメモリ絶縁膜３３とを順に形成する（図８Ａ）。その結果、メモリホールＭＨの底面Ｓに第２層３４ｂが形成され、メモリホールＭＨの側面に第３のメモリ絶縁膜３７、電荷蓄積層３６、第２のメモリ絶縁膜３５、および第１層３４ａを介して第２層３４ｂが形成される。さらには、メモリホールＭＨが、第１のメモリ絶縁膜３３により完全に埋め込まれる。第２層３４ｂの例は、アモルファスシリコン層である。
【0078】
次に、ＣＭＰ（Chemical Mechanical Polishing）により、第１のメモリ絶縁膜３３および半導体層３４の表面を平坦化する（図８Ｂ）。その後、半導体基板３１をアニールすることで、半導体層３４が結晶化されて単結晶シリコン層に変化する。
【0079】
【0080】
次に、リソグラフィおよびプラズマエッチングにより、犠牲膜４１および絶縁膜３９を貫通して下層膜３２に到達する開口部Ｈ１を形成する（図９Ａ）。本工程では、下層膜３２もエッチングされることで、開口部Ｈ２の底面が下層膜３２の最上面よりも低くなる。このプラズマエッチングは、第１実施形態によるプラズマ処理装置１００内で行われる。開口部Ｈ１は、図５の絶縁膜４０の形成予定領域に形成される。
【0081】
次に、選択的エッチングにより、絶縁膜３９を残存させつつ犠牲膜４１を除去する（図９Ｂ）。その結果、絶縁膜３９間に複数の凹部Ｈ２が形成される。凹部Ｈ２は、最下層の絶縁膜３９と下層膜３２との間にも形成される。このエッチングにより、これらの凹部Ｈ２内に第３のメモリ絶縁膜３７の側面が露出する。
【0082】
次に、半導体基板３１の全面に、バリアメタル層３８ａと、配線材層３８ｂとを順に形成する（図１０Ａ）。その結果、各凹部Ｈ２の上面、下面、および側面にバリアメタル層３８ａが形成され、各凹部Ｈ２内にバリアメタル層３８ａを介して配線材層３８ｂが形成される。本工程は、凹部Ｈ２がバリアメタル層３８ａおよび配線材層３８ｂにより完全に埋め込まれるように行われる。
【0083】
次に、ウェットエッチングにより、バリアメタル層３８ａおよび配線材層３８ｂをエッチングする（図１０Ｂ）。その結果、各凹部Ｈ２外のバリアメタル層３８ａおよび配線材層３８ｂが除去され、各凹部Ｈ２内にバリアメタル層３８ａと配線材層３８ｂとを含む導電層３８が形成される。
【0084】
その後、開口部Ｈ１内に絶縁膜４０が形成される。さらには、半導体基板３１上に種々の層間絶縁膜、配線層、プラグ層などが形成される。このようにして、本実施形態の半導体装置が製造される。
【0085】
以上のように、本実施形態では、ウェハＷのプラズマ処理を第１実施形態によるプラズマ処理装置により実行することで、ウェハＷから半導体装置を製造する。よって、本実施形態によれば、クリーニング時間を短縮することが可能となる。
【0086】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0087】
１００ プラズマ処理装置、１１ 処理チャンバ、１１１ 天板、１１２ 側壁、１２ ステージ、１３ 上部電極、１４ 交流電源、１５ プロセスガス供給部、１６ センサ、１７ 直流電源、１７１ 上部直流電源、１７１Ｃ 上部直流電源、１７１Ｍ 上部直流電源、１７１Ｅ 上部直流電源、１７２ 側壁直流電源、１７２Ｕ 側壁直流電源、１７２Ｌ 側壁直流電源、１９ 制御部、Ａ１ 所定値、Ａ２ 所定値、Ｄ 堆積膜、Ｆ１ 流量、Ｆ２ 流量、Ｐ プラズマ、Ｖ１ 電圧、Ｖ２ 電圧、Ｗ ウェハ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
