特開 2024-43337 メモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024043337

(43)【公開日】2024-03-29

(54)【発明の名称】メモリシステム

(51)【国際特許分類】

   G06F 12/02 20060101AFI20240322BHJP

   G06F 12/00 20060101ALI20240322BHJP

【ＦＩ】

G06F12/02 510A

G06F12/00 597U

G06F12/02 530E

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022148464

(22)【出願日】2022-09-16

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002907

【氏名又は名称】弁理士法人イトーシン国際特許事務所

(72)【発明者】

【氏名】神谷 智之

(72)【発明者】

【氏名】藤田 晃右

(72)【発明者】

【氏名】遠藤 郁

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA10

5B160AA12

5B160AA14

(57)【要約】

【課題】 リードレイテンシを改善することができるメモリシステムを提供する。
【解決手段】 実施形態のメモリシステムは、不揮発性メモリの第１及び第２領域のそれぞれのブロックに第１モード又は第２モードによるデータ書き込みを行うように構成されたメモリコントローラ、を具備し、前記第１モードはメモリセル当たり第１ビット数でデータを書き込むための書き込みモードであり、前記第２モードはメモリセル当たり前記第１ビット数より多い第２ビット数でデータを書き込むための書き込みモードであり、前記メモリコントローラは、ホストから受信したデータを前記第１領域の第１ブロックに前記第１モードにより書き込み、前記第１ブロックに書き込まれた前記データのうち、システムデータを前記第１領域の第２ブロックに前記第１モードによりコピーし、ユーザデータを前記第２領域の第３ブロックに前記第２モードによりコピーする、コピー処理を実行する。
【選択図】図８

【特許請求の範囲】

【請求項1】

それぞれが複数のブロックを含む第１領域と第２領域とを有する不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、前記第１領域のそれぞれのブロックに第１モードによるデータ書き込みを行い、前記第２領域のそれぞれのブロックに第２モードによるデータ書き込みを行うように構成されたメモリコントローラと、
を具備し、
前記第１モードはメモリセル当たり第１ビット数でデータを書き込むための書き込みモードであり、
前記第２モードはメモリセル当たり前記第１ビット数より多い第２ビット数でデータを書き込むための書き込みモードであり、
前記メモリコントローラは、
ホストから受信したデータを前記第１領域の第１ブロックに前記第１モードにより書き込み、
前記第１ブロックに書き込まれた前記データのうち、システムデータを前記第１領域の第２ブロックに前記第１モードによりコピーし、ユーザデータを前記第２領域の第３ブロックに前記第２モードによりコピーする、コピー処理を実行する、
メモリシステム。

【請求項2】

前記メモリコントローラは、前記ホストから受信した前記データの第１論理アドレスの範囲に基づいて、前記ホストから受信した前記データがシステムデータであるかユーザデータであるかを判定して、前記コピー処理を実行する、
請求項１に記載のメモリシステム。

【請求項3】

前記メモリコントローラは、前記ホストから受信したライトコマンドに付加された識別情報に基づいて、前記ホストから受信した前記データがシステムデータであるかユーザデータであるかを判定して、前記コピー処理を実行する、
請求項１に記載のメモリシステム。

【請求項4】

前記メモリコントローラは、
前記ホストから受信した前記データがシステムデータであるかユーザデータであるかを示す識別情報を、前記第１ブロックの、前記ホストから受信した前記データが書き込まれるカラムアドレスに連続するカラムアドレスに書き込み、
前記識別情報を前記第１ブロックから取得し、前記取得した識別情報に基づいて、前記ホストから受信した前記データがシステムデータであるかユーザデータであるかを判定して、前記コピー処理を実行する、
請求項１に記載のメモリシステム。

【請求項5】

前記メモリコントローラは、前記ホストから受信した前記データの第１論理アドレスに対するアクセス状況を判定し、判定結果に基づいて、前記ホストから受信した前記データがシステムデータであるかユーザデータであるかを判定して、前記コピー処理を実行する、
請求項１に記載のメモリシステム。

【請求項6】

前記メモリコントローラは、前記第１論理アドレスに対するリード回数が第１閾値以上である場合、前記ホストから受信した前記データをシステムデータであると判定する、
請求項５に記載のメモリシステム。

【請求項7】

前記メモリコントローラは、前記第１論理アドレスに対する最終リードからの経過時間が第２閾値以下である場合、前記ホストから受信した前記データをシステムデータであると判定する、
請求項５に記載のメモリシステム。

【請求項8】

前記メモリコントローラは、前記第１論理アドレスに対するリード回数が第３閾値以上であり、且つ、前記第１論理アドレスに対するライト回数が第４閾値未満である場合、前記ホストから受信した前記データをシステムデータであると判定する、
請求項５に記載のメモリシステム。

【請求項9】

前記メモリコントローラは、前記第１論理アドレスに対する最終ライトからの経過時間が第５閾値以上であり、且つ、前記第１論理アドレスに対するに対する最終リードからの経過時間が第６閾値未満である場合、前記ホストから受信した前記データをシステムデータであると判定する、
請求項５に記載のメモリシステム。

【請求項10】

前記メモリコントローラは、前記第１論理アドレスに対するリード回数と、前記不揮発性メモリに対するリードアクセスの平均と、の差が第７閾値以上である場合、前記ホストから受信した前記データをシステムデータであると判定する、
請求項５に記載のメモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリシステムに関する。

【背景技術】

【0002】

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）やＵＦＳ（Universal Flash Storage）デバイスが知られている。このようなメモリシステムに対しては、リードレイテンシを改善するという要求がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０２１／０１３３０９９号明細書

【特許文献2】米国特許第１１０４２３０７号明細書

【特許文献3】米国特許第１０５９９５６１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施形態の一つは、リードレイテンシを改善することができるメモリシステムを提供する。

【課題を解決するための手段】

【0005】

実施形態のメモリシステムは、それぞれが複数のブロックを含む第１領域と第２領域とを有する不揮発性メモリと、前記不揮発性メモリに電気的に接続され、前記第１領域のそれぞれのブロックに第１モードによるデータ書き込みを行い、前記第２領域のそれぞれのブロックに第２モードによるデータ書き込みを行うように構成されたメモリコントローラと、を具備し、前記第１モードはメモリセル当たり第１ビット数でデータを書き込むための書き込みモードであり、前記第２モードはメモリセル当たり前記第１ビット数より多い第２ビット数でデータを書き込むための書き込みモードであり、前記メモリコントローラは、ホストから受信したデータを前記第１領域の第１ブロックに前記第１モードにより書き込み、前記第１ブロックに書き込まれた前記データのうち、システムデータを前記第１領域の第２ブロックに前記第１モードによりコピーし、ユーザデータを前記第２領域の第３ブロックに前記第２モードによりコピーする、コピー処理を実行する。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態に係るメモリシステムの構成例を示すブロック図。

【図2】第１の実施形態に係る不揮発性メモリのメモリ配置を示す図。

【図3】第１の実施形態に係るメモリコントローラによる書き込み処理の一例を示すフローチャート。

【図4】第１の実施形態に係るＬ２Ｐテーブルの内容を説明するための図。

【図5】第１の実施形態に係るＬ２Ｐテーブルの内容を説明するための図。

【図6】第１の実施形態に係るＬ２Ｐテーブルの内容を説明するための図。

【図7】第１の実施形態に係るＬ２Ｐテーブルの内容を説明するための図。

【図8】第１の実施形態に係るメモリコントローラによるガベージコレクション処理の一例を示すフローチャート。

【図9】第１の実施形態に係るガベージコレクションの動作を説明するための図。

【図10】第２の実施形態における書き込みフォーマットを説明するための図。

【図11】ＵＦＳ規格のライトコマンドのコマンドフォーマットを示す図。

【図12】第２の実施形態に係るメモリコントローラによる書き込み処理の一例を示すフローチャート。

【図13】第２の実施形態に係るメモリコントローラによるガベージコレクション処理の一例を示すフローチャート。

【図14】第２の実施形態の変形例に係るＬ２Ｐテーブルの例を示す図。

【図15】第２の実施形態の変形例に係るＬ２Ｐテーブルの例を示す図。

【図16】第２の実施形態の変形例に係るＬ２Ｐテーブルの例を示す図。

【図17】第２の実施形態の変形例に係るＬ２Ｐテーブルの例を示す図。

【図18】第３の実施形態に係るメモリコントローラによるガベージコレクション処理の一例を示すフローチャート。

【図19】第３の実施形態に係るＬ２Ｐテーブルの一例を示す図。

【図20】第４の実施形態に係るメモリコントローラによるガベージコレクション処理の一例を示すフローチャート。

【図21】第４の実施形態に係るＬ２Ｐテーブルの一例を示す図。

【図22】第５の実施形態に係るメモリコントローラによるガベージコレクション処理の一例を示すフローチャート。

【図23】第５の実施形態に係るＬ２Ｐテーブルの一例を示す図。

【図24】第６の実施形態に係るメモリコントローラによるガベージコレクション処理の一例を示すフローチャート。

【図25】第６の実施形態に係るＬ２Ｐテーブルの一例を示す図。

【図26】第７の実施形態に係るメモリコントローラによるガベージコレクション処理の一例を示すフローチャート。

【図27】第７の実施形態におけるデータの移動を説明するための図。

【図28】第７の実施形態に係るメモリコントローラによるデータの移動処理の一例を示すフローチャート。

【図29】第７の実施形態におけるデータの移動処理を説明するための図。

【発明を実施するための形態】

【0007】

以下、図面を参照して本発明の実施の形態について詳細に説明する。

【0008】

（第１の実施形態）
本実施形態は、高速読み出しの対象となるデータを判定し、高速読み出しの対象となるデータについては、ガベージコレクションが実行された場合でも、メモリセルアレイ中の高速読み出しが可能な領域に保存する。本実施形態は、これによりリードレイテンシを改善する。

【0009】

（メモリシステムの構成）
図１は第１の実施形態に係るメモリシステムの構成例を示すブロック図である。本実施形態のメモリシステム１は、メモリコントローラ３と不揮発性メモリ２とを備える。なお、不揮発性メモリ２は、複数のメモリチップを含んでもよい。メモリシステム１は、ホスト装置４と接続可能である。ホスト装置４は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。ホスト装置４は、中央処理装置（ＣＰＵ）４ａ、ＲＯＭ（図示せず）、及びＤＲＡＭ４ｂを有する。

【0010】

メモリシステム１は、ホスト装置４が搭載されたマザーボード上に実装され得る。メモリシステム１は、複数の半導体チップで構成されてもよい。メモリシステム１の例は、メモリコントローラ３と不揮発性メモリ２とが１つのパッケージとして構成されるＵＦＳ（Universal Flash Storage）デバイス、ＳＤカードのようなメモリカード、ＳＳＤ（Ｓｏｌｉｄ－Ｓｔａｔｅ－Ｄｒｉｖｅ）、又はｅＭＭＣ（ｅｍｂｅｄｄｅｄ－Ｍｕｌｔｉ－Ｍｅｄｉａ－Ｃａｒｄ）である。

【0011】

不揮発性メモリ２は、例えばＮＡＮＤ型フラッシュメモリである。不揮発性メモリ２は、複数のメモリセルトランジスタを備えたメモリセルアレイを有する。各メモリセルトランジスタは、電気的に書き換え可能なメモリセルを構成する。不揮発性メモリ２は、メモリセルトランジスタに印加する電圧を制御するために、複数のビット線ＢＬ、複数のワード線ＷＬ、およびソース線ＣＥＬＳＲＣなどを含む。不揮発性メモリ２は、複数のブロックを備える。各ブロックはデータ消去動作の最小単位として機能する。各ブロックは複数のページを含む。各ページは、データ書き込み動作及びデータ読み出し動作の単位として機能する。なお、各ワード線ＷＬがデータ書き込み動作およびデータ読み出し動作の単位として機能してもよい。

【0012】

不揮発性メモリ２の各メモリセルにはｎ（ｎは、１以上の整数）ビットデータが書き込み可能である。メモリセルは、１ビットデータを記憶可能なＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）であってもよい。メモリセルは、２ビットデータを記憶可能なＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）であってもよい。メモリセルは、３ビットデータを記憶可能なＴＬＣ（Ｔｒｉｐｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）であってもよい。メモリセルは、４ビットデータを記憶可能なＱＬＣ（Ｑｕａｄ Ｌｅｖｅｌ Ｃｅｌｌ）であってもよい。

【0013】

メモリコントローラ３は、システムＬＳＩ（Ｌａｒｇｅ－Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）又はＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）で構成され得る。メモリコントローラ３の各部の機能は、専用ハードウェア、プログラムを実行するプロセッサ、又は、これらの組み合わせにより実現され得る。

【0014】

メモリコントローラ３は、ホストインターフェース回路（以下、ホストＩ／Ｆという）１０と、プロセッサ１１と、ＲＡＭ１２と、バッファメモリ１３と、メモリインターフェース回路（以下、メモリＩ／Ｆという）１４と、誤り検出訂正（ＥＣＣ：Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃｔｉｏｎ）回路（以下、ＥＣＣ回路という）１５と、を含む。ホストＩ／Ｆ１０と、プロセッサ１１と、ＲＡＭ１２と、バッファメモリ１３と、メモリＩ／Ｆ１４と、ＥＣＣ回路１５とは、内部バス１６により互いに接続されている。

【0015】

プロセッサ１１は、中央処理装置（ＣＰＵ）等により構成される。プロセッサ１１は、図示しないＲＯＭに記憶されたプログラム（ファームウェア）を実行することよって、メモリシステム１の各部を統括的に制御する。プロセッサ１１は、ホストＩ／Ｆ１０経由でホスト装置４からの要求を受けた場合に、その要求に従った処理を実行することによって各種制御を行う。例えば、プロセッサ１１は、ホスト装置４からの要求に従って、不揮発性メモリ２へのデータの書き込みをメモリＩ／Ｆ１４へ指示する。また、プロセッサ１１は、ホスト装置４からの要求に従って、不揮発性メモリ２からのデータの読み出しをメモリＩ／Ｆ１４へ指示する。

【0016】

プロセッサ１１は、ホスト装置４からデータの書き込み要求を受信した場合、ホスト装置４から受信したデータに対して、不揮発性メモリ２上の記憶領域（メモリ領域）を決定する。すなわち、プロセッサ１１は、データの書き込み先を管理する。プロセッサ１１は、ホストアドレスとメモリアドレスとの関係を、論理物理アドレス変換テーブル（Ｌｏｇｉｃａｌ ｔｏ Ｐｈｙｓｉｃａｌテーブル：以下、Ｌ２Ｐテーブルという）１２を用いて管理する。ホストアドレスは、ホスト装置４から受信したデータの論理アドレスである。論理アドレスの一例は論理ブロックアドレス（Ｌｏｇｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）である。以下では、ホストアドレスをホストアドレスＬＢＡと称する。メモリアドレスは、データが記憶された不揮発性メモリ２上の記憶領域を示す物理アドレスである。以下では、メモリアドレスを、メモリアドレスＰＢＡと称する。Ｌ２Ｐテーブル１２ａは、ホスト装置４がメモリシステム１にアクセスする際に使用されるホストアドレスＬＢＡと、不揮発性メモリ２のメモリアドレスＰＢＡと、を対応付けるデータを格納する。Ｌ２Ｐテーブル１２ａは、例えばＲＡＭ１２に格納される。

【0017】

不揮発性メモリ２の１つのページへのデータ書き込みは、１回の消去／書き込みサイクル当たり１回のみ可能である。このため、プロセッサ１１は、あるホストアドレスＬＢＡに対応する更新データを、このホストアドレスＬＢＡに対応する以前のデータが格納されている不揮発性メモリ２上の記憶位置ではなく、別の記憶位置に書き込む。そして、プロセッサ１１は、このホストアドレスＬＢＡをこの別の記憶位置に関連付けるようにＬ２Ｐテーブル１２ａを更新することにより、以前のデータを無効化する。Ｌ２Ｐテーブル１２ａから参照されているデータ（すなわちホストアドレスＬＢＡと紐付けられているデータ）は有効データと称される。また、どのホストアドレスＬＢＡとも紐付けられていないデータは無効データと称される。有効データは、後にホスト装置４からリードされる可能性があるデータである。無効データは、もはやホスト装置４からリードされる可能性が無いデータである。無効データのみを記憶しているブロックは、フリーブロックと称される。

【0018】

プロセッサ１１は、ホスト装置４からのデータの書き込み要求を受信すると、その要求に対応するメモリアドレスＰＢＡを決定する。そして、プロセッサ１１は、決定したメモリアドレスＰＢＡの記憶領域へのデータの書き込みをメモリＩ／Ｆ１４へ指示する。メモリコントローラ３は、Ｌ２Ｐテーブル１２ａを更新して、その要求に関わるホストアドレスＬＢＡとメモリアドレスＰＢＡとを関連付ける。プロセッサ１１は、任意のタイミングで、Ｌ２Ｐテーブル１２ａをＲＡＭ１２から不揮発性メモリ２へ不揮発化する。

【0019】

プロセッサ１１は、ホスト装置４からデータの読み出し要求を受信すると、その要求により指定されたホストアドレスＬＢＡについて、Ｌ２Ｐテーブル１２ａを参照して、メモリアドレスＰＢＡを特定する。そして、プロセッサ１１は、該メモリアドレスＰＢＡの記憶領域からのデータの読み出しをメモリＩ／Ｆ１４へ指示する。すなわち、プロセッサ１１は、ホスト装置４からの要求を受けると、その要求に関わるホストアドレスＬＢＡに対応するメモリアドレスＰＢＡを特定して、データの読み出しを行う。

【0020】

ＲＡＭ１２は、Ｌ２Ｐテーブル１２ａだけでなく、各種データを一時的に記憶する。

【0021】

ＥＣＣ回路１５は、不揮発性メモリ２に書き込まれるデータを符号化する。ＥＣＣ回路１５は、不揮発性メモリ２から読み出されたデータを復号する。

【0022】

バッファメモリ１３は、ホスト装置４から受信したデータを一時的に記憶する。また、バッファメモリ１３は、不揮発性メモリ２から読み出したデータを一時的に記憶する。バッファメモリ１３は、例えば、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような汎用メモリである。

【0023】

ホストＩ／Ｆ１０は、ホスト装置４との間のインターフェース規格に従った処理を行う。ホストＩ／Ｆ１０は、ホスト装置４から受信した要求及びデータを内部バス１６に出力する。また、ホストＩ／Ｆ１０は、不揮発性メモリ２から読み出されたデータや、プロセッサ１１からの応答などをホスト装置４へ送信する。

【0024】

メモリＩ／Ｆ１４は、プロセッサ１１の制御の下、不揮発性メモリ２へのデータの書き込み、及び不揮発性メモリ２からのデータの読み出しに関する処理を行う。

【0025】

図２は、不揮発性メモリ２のメモリ配置を示す図である。図２の例では、不揮発性メモリ２は、ＳＬＣ領域と、ＱＬＣ領域とを含む。なお、図２中の斜線部は有効データを格納している領域を示している。

【0026】

ＳＬＣ領域は、各メモリセルがＳＬＣとして用いられる記憶領域である。ＭＬＣ領域は、各メモリセルがＭＬＣとして用いられる記憶領域である。ＴＬＣ領域は、各メモリセルがＴＬＣとして用いられる記憶領域である。ＱＬＣ領域は、各メモリセルがＱＬＣとして用いられる記憶領域である。メモリシステム１は、ＳＬＣ領域のメモリセル毎に１ビットデータを書き込む記録モード（ＳＬＣモード）と、ＭＬＣ領域のメモリセル毎に２ビットデータを書き込む記録モード（ＭＬＣモード）と、ＴＬＣ領域のメモリセル毎に３ビットデータを書き込む記録モード（ＴＬＣモード）と、ＱＬＣ領域のメモリセル毎に４ビットデータを書き込む記録モード（ＱＬＣモード）と、を有する。これらのモードはメモリコントローラ３によって指定される。ＳＬＣ領域へのデータの書き込み時間は、ＭＬＣ領域、ＴＬＣ領域又はＱＬＣ領域へのデータの書き込み時間より短い。また、ＳＬＣ領域に記憶されたデータの読み出し時間は、ＭＬＣ領域、ＴＬＣ領域又はＱＬＣ領域に記憶されたデータの読み出し時間より短い。即ち、各メモリセルが複数ビットのデータを記憶するように構成された領域（以下では多値領域とも称する）からのデータの読み出しよりも、ＳＬＣ領域からのデータの読み出しの方が高速である。なお、以下の説明では、多値領域としてＱＬＣ領域を例に説明するが、多値領域はＭＬＣ領域又はＴＬＣ領域であってもよい。

【0027】

メモリコントローラ３は、不揮発性メモリ２のある記憶領域を、ＳＬＣ領域又はＱＬＣ領域の専用領域として使用してもよい、すなわち、メモリコントローラ３は、メモリシステム１のライフタイム全般にわたり、ある記憶領域をＳＬＣ領域として使用し、別なある領域をＱＬＣ領域として使用してもよい。あるいは、メモリコントローラ３は、不揮発性メモリ２のある記憶領域を、ＳＬＣ領域またはＱＬＣ領域の共用領域として使用してもよい。すなわち、メモリコントローラ３は、ある記憶領域をＳＬＣ領域として使用したり、ＱＬＣ領域として使用したりしてもよい。メモリコントローラ３は、ホスト装置４からの要求に関わるホストアドレスＬＢＡに基づいて、ＳＬＣ領域もしくはＱＬＣ領域へデータを書き込み、又はＳＬＣ領域もしくはＱＬＣ領域からデータを読み出す。

【0028】

上述したように、ＳＬＣ領域の各メモリセルに対する書き込み速度及び読み出し速度は、それぞれＱＬＣ領域の各メモリセルに対する書き込み速度及び読み出し速度に比べて高速である。ＵＦＳ ３．０規格では高速ライトコマンドが定義されている。高速ライトコマンドでの書き込みは通常ライトコマンドでの書き込みよりも高速であることが期待されている。また、高速ライトコマンドで不揮発性メモリ２に書き込まれたデータは、通常ライトコマンドで書き込まれたデータよりも、高速に読み出せることが期待されている。従って、メモリコントローラ３は、高速コマンドでの書き込みが指定されると、ＳＬＣモードにより書き込みを行い、通常コマンドでの書き込みが指定されると、ＱＬＣモードにより書き込みを行うこともある。

【0029】

例えば、スマートフォンなどの携帯端末に実装されるメモリシステム１に書き込まれるデータは、ＯＳ（オペレーティングシステム）やカーネルのようなシステムの中核をなすデータ(以下、システムデータと記載)と、写真や動画やアプリケーションのようなエンドユーザが保存するデータ(以下、ユーザデータと記載)と、に大別することができる。システムデータはスマートフォン等のシステム情報であり、書き込み後の読み出し頻度が高い傾向にある。対してユーザデータは使用する時のみ読み出されるものであるため、相対的に読み出し頻度は低い傾向にある。従って、システムデータは、ＳＬＣモードによりＳＬＣ領域に書き込まれ、ＳＬＣ領域から高速に読み出されることが望ましい。

【0030】

しかしながら、メモリシステム１では、フリーブロックの個数を増やすためにガベージコレクションが実行される。ガベージコレクションは、例えば、フリーブロックの数が所定数以下になったことに応じて実行される。ガベージコレクションでは、有効データと無効データとが混在する複数のブロック（元ブロック）内の全ての有効データが消去済みのブロックに移動される。全ての有効データが移動された元ブロックは、フリーブロックとして管理される。フリーブロックは、データ消去動作後に、新たな書き込み先ブロックとして再利用可能となる。このガベージコレクションによって、高速ライトコマンドを用いてＳＬＣ領域に書き込まれたシステムデータが、ＱＬＣ領域に移動されてしまう恐れがある。

【0031】

また、メモリコントローラ３は、システムデータとユーザデータとを識別することができない。従って、メモリコントローラ３がシステムデータを確実にＳＬＣモードで不揮発性メモリ２に書き込むことができるとは限らない。すなわち、システムデータであってもＱＬＣ領域に書き込まれる恐れがある。

【0032】

ホスト装置からの書き込み要求に基づく書き込み時には常にＳＬＣモードにより不揮発性メモリにデータの書き込みを行い、その後にＳＬＣ領域からＱＬＣ領域にデータを移動させるメモリシステムも存在する。この場合でも、ＳＬＣ領域に書き込まれたシステムデータがＱＬＣ領域に移動されてしまい、システムデータを高速に読み出すことはできない。

【0033】

（対策）
そこで、本実施形態は、高速読み出しの対象となるデータ、即ち、システムデータを判定し、システムデータと判定されたデータについては、常にＳＬＣ領域に保存する。ＰＣやスマートフォン等においては、データ管理のためにファイルシステムが採用されている。ファイルシステムにおいては、ＯＳやカーネルに割り当てられているホストアドレスＬＢＡが既知である場合が多い。例えば、ＯＳやカーネルのようなシステムデータには、小さいホストアドレスＬＢＡが割り当てられることが多い。本実施形態は、システムデータのホストアドレスＬＢＡが既知である場合があることを利用し、ホストアドレスＬＢＡに基づいて、書き込み対象のデータがシステムデータであるか否かを判定する。例えば論理アドレス空間の０～１０ＧＢまでにシステムデータが書き込まれると判明している場合、本実施形態は、そのホストアドレスＬＢＡ内のデータをシステムデータとして扱う。本実施形態は、システムデータについては、ＳＬＣ領域に書き込みを行うと共に、ガベージコレクション時においても、ＳＬＣ領域への移動を行うよう制御する。この制御を可能にするために、本実施形態のメモリコントローラ３は、Ｌ２Ｐテーブル１２ａの更新を制御する。

【0034】

（書き込み及びガベージコレクション）
図３はメモリコントローラ３のプロセッサ１１による書き込み処理の一例を示すフローチャートである。

【0035】

メモリコントローラ３は、ホスト装置４から書き込み要求を受信すると、図３に示す書き込み処理を実行する。即ち、プロセッサ１１は、ステップＳ１においてホスト装置４から書き込み要求（ライトコマンド）の待機状態である（Ｓ１）。

【0036】

プロセッサ１１は、書き込み要求を受信すると（Ｓ１でＹＥＳ）、書き込みデータのホストアドレスＬＢＡが、システムデータの論理アドレスとして規定されているアドレス、あるいは、システムデータの論理アドレスとして一般的に使用されているアドレス（以下、システムデータ用アドレスという）であるか否かを判定する（Ｓ２）。プロセッサ１１は、ホスト装置４から指定されたホストアドレスＬＢＡがシステムデータ用アドレスである場合には（Ｓ２でＹＥＳ）、当該データはシステムデータであると判定して、当該データをＳＬＣ領域に書き込む（Ｓ４）。

【0037】

プロセッサ１１は、ホスト装置４から指定されたホストアドレスＬＢＡがシステムデータ用アドレスでないと判定した場合には（Ｓ２でＮＯ）、当該データはユーザデータであると判定して、当該データをホスト装置４からのコマンドに対応した領域に書き込む。即ち、プロセッサ１１は、当該データが高速ライトコマンドで書き込み要求された場合には当該データをＳＬＣ領域に書き込み、当該データが通常ライトコマンドで書き込み要求された場合には当該データをＱＬＣ領域に書き込む（Ｓ３）。

【0038】

プロセッサ１１は、Ｌ２Ｐテーブル１２ａを更新して、書き込み要求に関わるホストアドレスＬＢＡと、ステップＳ３またはステップＳ４でデータが書き込まれたメモリアドレスＰＢＡとを関連付ける。

【0039】

図４から図７はＬ２Ｐテーブルの内容を説明するための図である。

【0040】

図４はデータ書き込みが行われる前の状態を示している。Ｌ２Ｐテーブル１２ａは、ホストアドレス（ＬＢＡ）、メモリアドレス（ＰＢＡ）、有効無効フラグの情報を含む。ホストアドレスＬＢＡは、ホスト装置４から指定される論理アドレスを示す。メモリアドレスＰＢＡは不揮発性メモリ２の記憶領域の物理アドレスを示す。有効無効フラグは、当該アドレスに保持されているデータが有効データであるか無効データであるかを示す。ガベージコレクションに際して、メモリコントローラ３のプロセッサ１１は、有効データを示す有効無効フラグが設定されたデータをガベージコレクションによる移動の対象とする。

【0041】

図５はホストアドレスＬＢＡ０～３（システムデータ用アドレス）が指定されたデータが不揮発性メモリ２に書き込まれた場合のＬ２Ｐテーブル１２ａの状態を示している。プロセッサ１１は、ホストアドレスＬＢＡがシステムデータ用アドレスであるデータを、高速ライトコマンド及び通常ライトコマンドのいずれのライトコマンドでの書き込み要求であるかに拘わらず、ＳＬＣ領域に書き込む。以下ではホストアドレスＬＢＡがｘである論理アドレスをＬＢＡｘと表記する。また、ブロックＢｌｋＹのページＰａｇｅＷに対応するメモリアドレスＰＢＡを、ＢｌｋＹ，ＰａｇｅＷと表記する。図５の例は、ＬＢＡ０のデータがＢｌｋ０，Ｐａｇｅ０に書き込まれ、ＬＢＡ１のデータがＢｌｋ０，Ｐａｇｅ１に書き込まれ、ＬＢＡ２のデータがＢｌｋ０，Ｐａｇｅ２に書き込まれ、ＬＢＡ３のデータがＢｌｋ０，Ｐａｇｅ３に書き込まれることを示している。また、これらのメモリアドレスＰＢＡの有効無効フラグは、有効を示す“１”となっている。

【0042】

ここで、例えば、ＬＢＡ３のデータがホスト装置４により上書きされるものとする。図６はこの場合のＬ２Ｐテーブル１２ａの例を示す図である。この場合には、ホスト装置４から書き込みが指示されたＬＢＡ３のデータは、空き領域であるＢｌｋ０，Ｐａｇｅ４に書き込まれる。なお、Ｂｌｋ０，Ｐａｇｅ４は、ＳＬＣ領域のメモリアドレスＰＢＡである。この場合には、Ｂｌｋ０，Ｐａｇｅ３の有効無効フラグは、無効を示す“０”となり、Ｂｌｋ０，Ｐａｇｅ４の有効無効フラグは、有効を示す“１”となる。

【0043】

次に、ＳＬＣ領域の例えばＢｌｋ０がガベージコレクションの対象となるものとする。この場合においても、ホストアドレスＬＢＡが小さいデータ、すなわち、システムデータ用アドレスのデータは、システムデータである。従って、プロセッサ１１は、このデータについてはガベージコレクションに際してＳＬＣ領域に移動させる。

【0044】

図８はプロセッサ１１によるガベージコレクション処理の一例を示すフローチャートである。プロセッサ１１は、ガベージコレクション（ＧＣ）が必要と判定すると（Ｓ６でＹＥＳ）、Ｌ２Ｐテーブル１２ａを参照して（Ｓ７）、ガベージコレクションの対象となるデータがシステムデータ用アドレスのデータであるか否かを判定する（Ｓ８）。

【0045】

プロセッサ１１は、ガベージコレクションの対象となるデータがシステムデータ用アドレスのデータであると判定した場合には（Ｓ８でＹＥＳ）、当該データをシステムデータであると判定して、当該データをＳＬＣ領域に移動させる（Ｓ９）。また、プロセッサ１１は、ガベージコレクションの対象となるデータがシステムデータ用アドレスのデータではないと判定した場合には（Ｓ８でＮＯ）、当該データをユーザデータであると判定して、当該データをＱＬＣ領域に移動させる（Ｓ１０）。

【0046】

プロセッサ１１は、Ｌ２Ｐテーブル１２ａを更新して、ガベージコレクションの対象となったデータのホストアドレスＬＢＡと、ステップＳ９またはステップＳ１０で当該データが書き込まれたメモリアドレスＰＢＡとを関連付ける（Ｓ３０）。

【0047】

図７は、図６に示した状態からＢｌｋ０を対象とするガベージコレクションが終了した場合のＬ２Ｐテーブル１２ａの例を示している。プロセッサ１１は、ガベージコレクションによって、Ｂｌｋ０，Ｐａｇｅ０，１，２，４のデータを、ＳＬＣ領域中の他のメモリアドレスＰＢＡ（図７ではＢｌｋ１，Ｐａｇｅ０～３）の記憶領域に書き込む。なお、Ｂｌｋ１，Ｐａｇｅ０～３は、ＳＬＣ領域のメモリアドレスＰＢＡである。この場合には、Ｂｌｋ０の有効無効フラグは、無効を示す“０”となり、Ｂｌｋ１，Ｐａｇｅ０～３の有効無効フラグは、有効を示す“１”となる。なお、図７には省略してあるが、ブロックＢｌｋ１には、ガベージコレクションにより、ブロックＢｌｋ０以外の他のブロックからも有効データが移動される。

【0048】

このようにシステムデータは、常に、ＳＬＣ領域に保存されるので、高速読み出しが可能となる。

【0049】

図９はガベージコレクションの動作を説明するための図である。システムデータは高速ライトコマンド及び通常ライトコマンドのいずれのライトコマンドでの書き込み要求であるかに拘わらず、ＳＬＣ領域に書き込まれる。ガベージコレクションに際して、プロセッサ１１は、システムデータをＳＬＣ領域に移動させる。一方で、ユーザデータが高速ライトコマンドに応じてＳＬＣ領域に書き込まれることもある。この場合、ユーザデータのホストアドレスＬＢＡは、システムデータ用アドレスではないので、ガベージコレクションに際して、プロセッサ１１は、ユーザデータをＱＬＣ領域に移動させる。システムデータ以外のユーザデータについては、ガベージコレクションによってＱＬＣ領域に移動されるので、メモリ領域を有効活用することが可能である。

【0050】

このように本実施形態は、ホストアドレスＬＢＡによって、書き込みデータがシステムデータであるかユーザデータであるかを判定する。本実施形態は、システムデータをＳＬＣ領域に書き込むと共に、ガベージコレクションに際しても、ＳＬＣ領域に移動させる。これにより、システムデータをＳＬＣ領域に保存することができ、高速読み出しを可能にして、低リードレイテンシを実現できる。

【0051】

（第２の実施形態）
図１０は第２の実施形態における書き込みフォーマットを説明するための図である。本実施形態のハードウェア構成は第１の実施形態と同様である。第１の実施形態は、ホストアドレスＬＢＡのアドレス範囲によって、書き込みデータがシステムデータであるか否かを判定した。これに対し、本実施形態においては、ホスト装置４はシステムデータとユーザデータとを判定するための情報をライトコマンドに付加する。例えば、ＵＦＳ規格では、ライトコマンド中にリザーブ領域が確保されている。ホスト装置４は、このリザーブ領域にシステムデータであることを示す情報を含めたライトコマンドを送信する。

【0052】

図１１はＵＦＳ規格のライトコマンドのコマンドフォーマットの例を示す図である。図１１はライトコマンドのＢｙｔｅ０～９それぞれのＢｉｔ７～０に割り当てられるデータを示している。Ｂｙｔｅ０にはＯＰＥＲＡＴＩＯＮ ＣＯＤＥが割り当てられる。Ｂｙｔｅ１には、ＷＲＰＲＯＴＥＣＴ、ＤＰＯ、ＦＵＡ、Ｒｅｓｅｒｖｅｄ、ＦＵＡ＿ＮＶ及びＯｂｓｏｌｅｔｅが割り当てられる。Ｂｙｔｅ２～５には、ホストアドレスＬＢＡ（ＬＯＧＩＣＡＬ ＢＬＯＣＫ ＡＤＤＲＥＳＳ）が割り当てられる。Ｂｙｔｅ７～８には、データ長（ＴＲＡＮＳＦＥＲ ＬＥＮＧＴＨ）が割り当てられる。Ｂｙｔｅ９には、制御コード（ＣＯＮＴＲＯＬ）が割り当てられる。

【0053】

Ｂｙｔｅ６は、予備領域（Ｒｅｓｅｒｖｅｄ）とＧＲＯＵＰ ＮＵＭＢＥＲが割り当てられる。例えば、ホスト装置４は、予備領域（Ｒｅｓｅｒｖｅｄ）に、システムデータであるかユーザデータであるかを示すデータ識別情報を付加する。なお、ホスト装置４は、例えば、ＧＲＯＵＰ ＮＵＭＢＥＲにデータ識別情報を付加してもよい。

【0054】

プロセッサ１１は、ライトコマンドを受信すると、例えば、予備領域（Ｒｅｓｅｒｖｅｄ）に配置されたデータ識別情報を読み出して、ライトコマンドにより書き込みを指示されたデータがシステムデータであるかユーザデータであるかを判定する。プロセッサ１１は、ライトコマンドにより書き込みを指示されたデータがシステムデータであると判定した場合には、当該システムデータをＳＬＣ領域に書き込む。さらにプロセッサ１１は、書き込んだデータがシステムデータであることを示す識別フラグを、書き込みデータ（データ本体）に付加して不揮発性メモリ２へ書き込む。例えば、プロセッサ１１は、データ本体に連続するカラムアドレスに識別フラグを書き込む。

【0055】

図１０はこの場合の書き込みフォーマットを示している。図１０に示すように、プロセッサ１１は、データ本体に識別フラグを付加して書き込む。例えば、プロセッサ１１は、システムデータについては識別フラグとして“１”を設定し、ユーザデータについては識別フラグとして“０”を設定してもよい。

【0056】

次に、このように構成された実施形態の動作について図１２及び図１３を参照して説明する。図１２は書き込み時の動作を説明するためのフローチャートであり、図１３はガベージコレクション時の動作を説明するためのフローチャートである。

【0057】

メモリコントローラ３は、ホスト装置４から書き込み要求（ライトコマンド）を受信すると、図１２に示すデータの書き込み処理を実行する。即ち、プロセッサ１１は、ホスト装置４から書き込み要求を受信すると（Ｓ１でＹＥＳ）、ライトコマンドに含まれるデータ識別情報を読み出し（Ｓ１１）、当該ライトコマンドによって書き込まれるデータがシステムデータであるか否かを判定する（Ｓ１２）。

【0058】

プロセッサ１１は、ホスト装置４からの書き込みデータがシステムデータであると判定した場合には（Ｓ１２でＹＥＳ）、当該データをＳＬＣ領域に書き込む（Ｓ１３）。また、プロセッサ１１は、ホスト装置４からのデータがシステムデータでないと判定した場合（Ｓ１２でＮＯ）、当該データをホスト装置４からのコマンドに対応した領域に書き込む。即ち、プロセッサ１１は、当該データが高速ライトコマンドで書き込み要求された場合には当該データをＳＬＣ領域に書き込み、当該データが通常ライトコマンドで書き込み要求された場合には当該データをＱＬＣ領域に書き込む（Ｓ１４）。

【0059】

本実施形態においては、ステップＳ１３，Ｓ１４の書き込み時に、プロセッサ１１は、データ本体にシステムデータであるか否かを示す識別フラグを付加する。

【0060】

次に、ＳＬＣ領域がガベージコレクションの対象となるものとする。図１３に示すように、プロセッサ１１は、ガベージコレクション（ＧＣ）が必要と判定すると（Ｓ１５でＹＥＳ）、ガベージコレクションの対象となるデータを読み出して（Ｓ１６）、付加された識別フラグにより、当該データがシステムデータであるか否かを判定する（Ｓ１７）。

【0061】

プロセッサ１１は、ガベージコレクションの対象となるデータがシステムデータである場合には（Ｓ１８でＹＥＳ）、当該データをＳＬＣ領域に移動させる（Ｓ１９）。また、プロセッサ１１は、ガベージコレクションの対象となるデータがシステムデータではないと判定した場合には（Ｓ１８でＮＯ）、当該データをＱＬＣ領域に移動させる（Ｓ２０）。

【0062】

このように本実施形態においても、システムデータを常に、ＳＬＣ領域に保存することができ、高速読み出しを可能にして低リードレイテンシを実現できる。

【0063】

（変形例）
図１４から図１７は変形例におけるＬ２Ｐテーブルの内容の一例を示している。図１０ではホスト装置４からのライトコマンドに含まれるデータ識別情報に基づく識別フラグをデータ本体に付加して不揮発性メモリ２に書き込む例を説明した。これに対し、図１４から図１７はデータ識別情報をＬ２Ｐテーブル１２ａに記録する例である。

【0064】

メモリコントローラ３のプロセッサ１１は、ホスト装置４からのライトコマンドに含まれるデータ識別情報を、Ｌ２Ｐテーブル１２ａに書き込む。図１４はデータ書き込みが行われる前の状態を示している。Ｌ２Ｐテーブル１２ａは、ホストアドレス（ＬＢＡ）、メモリアドレス（ＰＢＡ）、有効無効フラグの情報の他に、データ識別情報を含む。

【0065】

図１５はホストアドレスＬＢＡ０～３が指定されたデータが不揮発性メモリ２に書き込まれた場合のＬ２Ｐテーブル１２ａの状態を示している。Ｌ２Ｐテーブル１２ａ中の「システム」はシステムデータを示し、「ユーザ」はユーザデータを示している。Ｌ２Ｐテーブル１２ａのデータ識別情報は、プロセッサ１１がホスト装置４からのライトコマンドに含まれるデータ識別情報を抽出して得たものである。ＬＢＡ０～２が指定されたデータは、システムデータであり、ＬＢＡ３が指定されたデータは、ユーザデータである。プロセッサ１１は、データ識別情報によりシステムデータであることが示されたデータを、高速ライトコマンド及び通常ライトコマンドのいずれのライトコマンドでの書き込み要求であるかに拘わらず、ＳＬＣ領域に書き込む。図１５の例では、ＬＢＡ０のデータはＢｌｋ０，Ｐａｇｅ０に書き込まれ、ＬＢＡ１のデータはＢｌｋ０，Ｐａｇｅ１に書き込まれ、ＬＢＡ２のデータはＢｌｋ０，Ｐａｇｅ２に書き込まれる。Ｂｌｋ０はＳＬＣ領域に含まれる。また、ＬＢＡ３のユーザデータについては、高速ライトコマンドでの書き込み要求に応じてＳＬＣ領域中のＢｌｋ０，Ｐａｇｅ３に書き込まれることを示している。また、これらのメモリアドレスＰＢＡの有効無効フラグは、有効を示す“１”となっている。

【0066】

ここで、例えば、ＬＢＡ２のシステムデータがホスト装置４により上書きされるものとする。図１６はこの場合のＬ２Ｐテーブル１２ａの例を示している。この場合には、ホスト装置４から書き込みが指示されたＬＢＡ２のデータは、空き領域であるＢｌｋ０，Ｐａｇｅ４に書き込まれる。なお、Ｂｌｋ０，Ｐａｇｅ４は、ＳＬＣ領域のメモリアドレスＰＢＡである。この場合には、Ｂｌｋ０，Ｐａｇｅ２の有効無効フラグは、無効を示す“０”となり、Ｂｌｋ０，Ｐａｇｅ４の有効無効フラグは、有効を示す“１”となる。

【0067】

次に、ＳＬＣ領域の例えばＢｌｋ０がガベージコレクションの対象となるものとする。ＳＬＣ領域に書き込まれたシステムデータは、ガベージコレクションに際してＳＬＣ領域に移動される。プロセッサ１１は、ガベージコレクションの対象となるブロックにシステムデータが記憶されている場合には、当該データをＳＬＣ領域に移動させる。また、プロセッサ１１は、ガベージコレクションの対象となるブロックにユーザデータ記憶されている場合には、当該データをＱＬＣ領域に移動させる。

【0068】

図１７はこの場合のＬ２Ｐテーブル１２ａの例を示している。プロセッサ１１は、ガベージコレクションによって、Ｂｌｋ０，Ｐａｇｅ０，１，４のデータを、ＳＬＣ領域中の他のメモリアドレスＰＢＡ（図１７ではＢｌｋ１，Ｐａｇｅ０～２）の記憶領域に書き込む。なお、Ｂｌｋ１，Ｐａｇｅ０～２は、ＳＬＣ領域のメモリアドレスＰＢＡである。この場合には、Ｂｌｋ０の有効無効フラグは、無効を示す“０”となり、Ｂｌｋ１，Ｐａｇｅ０～２の有効無効フラグは、有効を示す“１”となる。また、プロセッサ１１は、Ｂｌｋ０，Ｐａｇｅ３に書き込まれていたユーザデータを、ＱＬＣ領域中のＢｌｋ１１，Ｐａｇｅ０に移動させる。

【0069】

こうして、本変形例においても、システムデータをＳＬＣ領域に保存することができ、高速読出しが可能となる。また、ユーザデータは、ガベージコレクションによってＱＬＣ領域に移動されるので、メモリ領域を有効活用することが可能である。

【0070】

（第３の実施形態）
図１８は第３の実施形態に係るプロセッサ１１によるガベージコレクション処理の一例を示すフローチャートである。本実施形態のハードウェア構成は第１の実施形態と同様である。第１及び第２の実施形態は、システムデータのホストアドレスＬＢＡについての事前情報が利用可能であるか又はシステムデータを示すデータ識別情報が入力される場合の例であった。本実施形態は、これらの事前情報やデータ識別情報無しに、メモリコントローラ３において、書き込みデータがシステムデータであるかユーザデータであるかを判定する。

【0071】

一般的に、システムデータはライトアクセスが少なくリードアクセスが多いという特徴を有する。そこで、メモリコントローラ３のプロセッサ１１は、データのリード回数をホストアドレスＬＢＡ毎にカウントし、カウント結果の情報を管理テーブルに保存する。そして、プロセッサ１１は、ガベージコレクションが必要となると、当該管理テーブルを参照し、リード回数が所定の閾値以上のデータについてはシステムデータであると判定してＳＬＣ領域に移動させ、リード回数が所定の閾値未満のデータについてはユーザデータであると判定してＱＬＣ領域に移動させる制御を行う。

【0072】

なお、リード回数のカウント結果の情報を登録する管理テーブルとして、例えば、Ｌ２Ｐテーブル１２ａを採用してもよい。ガベージコレクションによって、Ｌ２Ｐテーブル１２ａ中のメモリアドレスＰＢＡは更新されるが、リード回数を含むその他の情報は保持される。

【0073】

次に、図１８及び図１９を参照して実施形態の動作について説明する。図１９はリード回数の情報を含むＬ２Ｐテーブル１２ａの一例を示す図である。図１９は、ＬＢＡ０が指定されて書き込まれたデータはリード回数が１００回であり、ＬＢＡ１が指定されて書き込まれたデータはリード回数が１回であり、ＬＢＡ２が指定されて書き込まれたデータはリード回数が１０回であり、ＬＢＡ３が指定されて書き込まれたデータはリード回数が１００回である例を示している。なお、図１９の判定結果は、閾値が１００の場合のシステムデータとユーザデータとの判定結果を示したものであるが、Ｌ２Ｐテーブル１２ａは判定結果を含んでいなくてもよい。

【0074】

本実施形態においては、プロセッサ１１は、各データの読み出し回数をホストアドレスＬＢＡ毎にカウントする。即ち、プロセッサ１１は、ホスト装置４からの読み出し要求を受信すると、読み出し要求により指定されたホストアドレスＬＢＡについて、Ｌ２Ｐテーブル１２ａのリード回数をインクリメントする。読み出しが行われたデータのリード回数は増加する。この結果、図１９に示すように、ＬＢＡ０，３のデータのリード回数が閾値である１００以上になったものとする。

【0075】

この状態で、Ｂｌｋ０がガベージコレクションの対象となるものとする。図１８に示すように、プロセッサ１１は、ガベージコレクションが必要であるか否かを判定する（Ｓ２１）。プロセッサ１１は、ガベージコレクションが必要であると判定すると（Ｓ２１でＹＥＳ）、ガベージコレクションの対象となるホストアドレスＬＢＡについて記録されているリード回数を取得する（Ｓ２２）。プロセッサ１１は、取得したリード回数が閾値以上であるか否かを判定する（Ｓ２３）。プロセッサ１１は、リード回数が閾値以上のデータをシステムデータであると判定して（Ｓ２３でＹＥＳ）、当該データをＳＬＣ領域に移動させる（Ｓ２４）。また、プロセッサ１１は、取得したリード回数が閾値未満のデータをユーザデータであると判定して（Ｓ２３でＮＯ）、当該データをＱＬＣ領域に移動させる（Ｓ２５）。

【0076】

これにより、図１９の例では、ＬＢＡ０，３のデータはシステムデータとしてＳＬＣ領域に移動され、ＬＢＡ１，２のデータはユーザデータとしてＱＬＣ領域に移動される。こうして、システムデータについては、ＳＬＣ領域から高速に読み出しが可能となる。

【0077】

このように本実施形態においても、上記の各実施形態と同様の効果を得ることができる。なお、本実施形態においては、システムデータであってもＱＬＣ領域に書き込まれる可能性がある反面、頻繁に読み出しが行われるデータについては、確実にＳＬＣ領域に移動されて、高速リードされるようになる。

【0078】

（第４の実施形態）
図２０は第４の実施形態に係るプロセッサ１１によるガベージコレクション処理の一例を示すフローチャートである。図２０において図１８と同一の手順には同一符号を付して説明を省略する。本実施形態のハードウェア構成は第１の実施形態と同様である。第３の実施形態は、リード回数を管理することによりリードアクセスが多いシステムデータを判定した。本実施形態は、システムデータを、最終リード時間から現在までの経過時間によって判定する。

【0079】

メモリコントローラ３のプロセッサ１１は、データに対するリードアクセス毎に、アクセス時間を管理し、現在の時刻との差、即ち、現在の時刻と最終リードアクセス時刻との差（最終リードからの経過時間）をホストアドレスＬＢＡ毎に求めて管理テーブルに保存する。そして、プロセッサ１１は、ガベージコレクションが必要であると判定されると、当該管理テーブルを参照し、最終リードからの経過時間が所定の閾値以内のデータをシステムデータであると判定する。プロセッサ１１は、システムデータであると判定したデータをＳＬＣ領域に移動させる制御を行う。プロセッサ１１は、最終リードからの経過時間が所定の閾値を超えるデータをユーザデータであると判定する。プロセッサ１１は、ユーザデータであると判定したデータをＱＬＣ領域に移動させる制御を行う。

【0080】

なお、最終リードからの経過時間の情報を登録する管理テーブルとして、例えば、Ｌ２Ｐテーブル１２ａを採用してもよい。ガベージコレクションによって、Ｌ２Ｐテーブル１２ａ中のメモリアドレスＰＢＡは更新されるが、最終リードからの経過時間を含むその他の情報は保持される。

【0081】

次に、図２０及び図２１を参照して実施形態の動作について説明する。図２１は最終リードからの経過時間の情報を含むＬ２Ｐテーブル１２ａの一例を示す図である。図２１は、ＬＢＡ０が指定されて書き込まれたデータは最終リードからの経過時間が１時間であり、ＬＢＡ１が指定されて書き込まれたデータは最終リードからの経過時間が１０分であり、ＬＢＡ２が指定されて書き込まれたデータは最終リードからの経過時間が２日であり、ＬＢＡ３が指定されて書き込まれたデータは最終リードからの経過時間が1ヶ月である例を示している。なお、図２１の判定結果は、閾値が１時間の場合のシステムデータとユーザデータとの判定結果を示したものであるが、Ｌ２Ｐテーブル１２ａは判定結果を含んでいなくてもよい。

【0082】

本実施形態においては、プロセッサ１１は、各データの最終リードアクセス時刻をホストアドレスＬＢＡ毎に管理する。即ち、プロセッサ１１は、ホスト装置４からの読み出し要求を受信すると、読み出し要求により指定されたＬ２Ｐテーブル１２ａのホストアドレスＬＢＡについて、最終リードアクセス時刻を管理する。読み出し要求が比較的頻繁に発生するシステムデータの最終リードからの経過時間は比較的短い。図２１の例では、ＬＢＡ０，１のデータの最終リードからの経過時間が閾値以下であり、ＬＢＡ２，３のデータの最終リードからの経過時間は閾値を超える。

【0083】

この状態で、Ｂｌｋ０がガベージコレクションの対象となるものとする。図２０に示すように、プロセッサ１１は、ガベージコレクションが必要であると判定すると（Ｓ２１でＹＥＳ）、ガベージコレクションの対象となるホストアドレスＬＢＡについて記録されている最終リードからの経過時間を取得する（Ｓ３１）。プロセッサ１１は、取得した最終リードからの経過時間が閾値以下であるか否かを判定する（Ｓ３２）。プロセッサ１１は、最終リードからの経過時間が閾値以下のデータをシステムデータであると判定して（Ｓ３２でＹＥＳ）、当該データをＳＬＣ領域に移動させる（Ｓ２４）。また、プロセッサ１１は、取得した最終リードからの経過時間が閾値を超えるデータをユーザデータであると判定して（Ｓ３２でＮＯ）、当該データをＱＬＣ領域に移動させる（Ｓ２５）。

【0084】

これにより、図２１の例では、ＬＢＡ０，１のデータはシステムデータとしてＳＬＣ領域に移動され、ＬＢＡ２，３のデータはユーザデータとしてＱＬＣ領域に移動される。こうして、システムデータについては、ＳＬＣ領域から高速に読み出しが可能となる。

【0085】

このように本実施形態においても、第３の実施形態と同様の効果を得ることができる。

【0086】

（第５の実施形態）
図２２は第５の実施形態に係るプロセッサ１１によるガベージコレクション処理の一例を示すフローチャートである。図２２において図１８と同一の手順には同一符号を付して説明を省略する。本実施形態のハードウェア構成は第１の実施形態と同様である。第３の実施形態は、リード回数を管理することによりリードアクセスが多いシステムデータを判定した。本実施形態は、リードアクセスだけでなくライトアクセスを判定することで、より正確にシステムデータであるか否かの判定を行う。

【0087】

例えば、ゲームのセーブデータ等のように、高頻度で書き込み、かつ読み出されるユーザデータの場合には、リード回数による判定ではシステムデータと誤判定してしまうことも考えられる。そこで、本実施形態は、リード回数及びライト回数の情報を用いてシステムデータかユーザデータかの判定を行う。

【0088】

メモリコントローラ３のプロセッサ１１は、データのリード回数をホストアドレスＬＢＡ毎にカウントし、カウント結果の情報を管理テーブルに保存する。プロセッサ１１は、さらに、データのライト回数をホストアドレスＬＢＡ毎にカウントし、カウント結果の情報を管理テーブルに保存する。なお、ライト回数は、同一のホストアドレスＬＢＡが指定されて書き込みが行われるデータの書き込み毎、即ち、データが上書きされる毎にインクリメントされる。

【0089】

プロセッサ１１は、ガベージコレクションが必要であると判定されると、当該管理テーブルを参照し、リード回数が所定の第１閾値以上のデータであって、且つライト回数が所定の第２閾値未満のデータについてはシステムデータであると判定してＳＬＣ領域に移動させる制御を行う。プロセッサ１１は、リード回数が所定の第１閾値未満又はライト回数が所定の第２閾値以上のデータについてはユーザデータであると判定してＱＬＣ領域に移動させる制御を行う。

【0090】

なお、ライト回数及びリード回数のカウント結果の情報を登録する管理テーブルとして、例えば、Ｌ２Ｐテーブル１２ａを採用してもよい。ガベージコレクションによって、Ｌ２Ｐテーブル１２ａ中のメモリアドレスＰＢＡが更新されるが、ライト回数及びリード回数のカウント結果を含むその他の情報は保持される。

【0091】

次に、図２２及び図２３を参照して実施形態の動作について説明する。図２３はリード回数及びライト回数の情報を含むＬ２Ｐテーブル１２ａの一例を示す図である。図２３は、ＬＢＡ０が指定されて書き込まれたデータはライト回数が１回でリード回数が１００回であり、ＬＢＡ１が指定されて書き込まれたデータはライト回数が１回でリード回数が１回であり、ＬＢＡ２が指定されて書き込まれたデータはライト回数が１００回でリード回数が１０回であり、ＬＢＡ３が指定されて書き込まれたデータはライト回数が１００回でリード回数が１００回である例を示している。なお、図２３の判定結果は、ライト回数の第２閾値が１０、リード回数の第１閾値が１００の場合のシステムデータとユーザデータとの判定結果を示したものであるが、Ｌ２Ｐテーブル１２ａは判定結果を含んでいなくてもよい。

【0092】

本実施形態においては、プロセッサ１１は、各データの書き込み回数及び読み出し回数をホストアドレスＬＢＡ毎にカウントする。即ち、プロセッサ１１は、ホスト装置４からの書き込み要求を受信すると、書き込み要求により指定されたホストアドレスＬＢＡについて、Ｌ２Ｐテーブル１２ａのライト回数をインクリメントする。また、プロセッサ１１は、ホスト装置４からの読み出し要求を受信すると、読み出し要求により指定されたホストアドレスＬＢＡについて、Ｌ２Ｐテーブル１２ａのリード回数をインクリメントする。上書きされたデータのライト回数及び読み出しが行われたデータのリード回数は増加する。この結果、図２３に示すように、ＬＢＡ０のデータのライト回数（１）が第２閾値（１０）未満でリード回数（１００）が第１閾値（１００）以上であり、ＬＢＡ１のデータのライト回数（１）が第２閾値（１０）未満でリード回数（１）が第１閾値（１００）以下であり、ＬＢＡ２のデータのライト回数(１００)が第２閾値（１０）以上でリード回数（１０）が第１閾値（１０）以上であり、ＬＢＡ３のデータのライト回数（１００）が第２閾値（１０）以上でリード回数（１００）が第１閾値（１００）以上であるものとする。

【0093】

この状態で、Ｂｌｋ０がガベージコレクションの対象となるものとする。図２２に示すように、プロセッサ１１は、ガベージコレクションが必要であると判定すると（Ｓ２１でＹＥＳ）、ガベージコレクションの対象となるホストアドレスＬＢＡについて記録されているライト回数及びリード回数を取得する（Ｓ３３）。プロセッサ１１は、取得したライト回数が第２閾値未満で且つリード回数が第１閾値以上であるか否か、即ち、当該データがシステムデータであるか否かを判定する（Ｓ３４）。プロセッサ１１は、ライト回数が第２閾値未満で且つリード回数が第１閾値以上のデータをシステムデータであると判定して（Ｓ３４でＹＥＳ）、当該データをＳＬＣ領域に移動させる（Ｓ２４）。また、プロセッサ１１は、ライト回数が第２閾値以上であるか又はリード回数が第１閾値未満のデータをユーザデータであると判定して（Ｓ３４でＮＯ）、当該データをＱＬＣ領域に移動させる（Ｓ２５）。

【0094】

これにより、図２３の例では、ＬＢＡ０のデータはシステムデータとしてＳＬＣ領域に移動され、ＬＢＡ１～３のデータはユーザデータとしてＱＬＣ領域に移動される。こうして、システムデータについては、ＳＬＣ領域から高速に読み出しが可能となる。

【0095】

このように本実施形態においても、上記の各実施形態と同様の効果を得ることができる。なお、本実施形態においては、第３の実施形態よりも多くの情報を用いてシステムデータの判定を行っており、高精度の判定が可能であるものと考えられる。

【0096】

（第６の実施形態）
図２４は第６の実施形態に係るプロセッサ１１によるガベージコレクション処理の一例を示すフローチャートである。図２４において図１８と同一の手順には同一符号を付して説明を省略する。本実施形態のハードウェア構成は第１の実施形態と同様である。第４の実施形態は、最終リードからの経過時間によりリードアクセスが頻繁に発生するシステムデータを判定した。本実施形態は、最終リードからの経過時間と、最終ライト時間から現在までの経過時間とによってシステムデータであるかユーザデータであるかを判定する。

【0097】

メモリコントローラ３のプロセッサ１１は、データに対するリードアクセス時間をホストアドレスＬＢＡ毎に管理して、最終リードからの経過時間を求めて管理テーブルに保存する。プロセッサ１１は、さらに、データに対するライトアクセス時間をホストアドレスＬＢＡ毎に管理し、現在の時刻との差、即ち、現在の時刻と最終ライトアクセス時刻との差（最終ライトからの経過時間）を求めて管理テーブルに保存する。

【0098】

プロセッサ１１は、ガベージコレクションが必要であると判定されると、当該管理テーブルを参照し、最終リードからの経過時間が所定の第３閾値以内のデータであって、且つ最終ライトからの経過時間が所定の第４閾値以上のデータをシステムデータであると判定する。プロセッサ１１は、システムデータであると判定したデータをＳＬＣ領域に移動させる制御を行う。またプロセッサ１１は、最終リードからの経過時間が所定の第３閾値を超えるか又は最終ライトからの経過時間が所定の第４閾値未満のデータについてはユーザデータであると判定する。プロセッサ１１は、ユーザデータであると判定したデータをＱＬＣ領域に移動させる制御を行う。

【0099】

なお、最終ライトからの経過時間及び最終リードからの経過時間の情報を登録する管理テーブルとして、例えば、Ｌ２Ｐテーブル１２ａを採用してもよい。ガベージコレクションによって、Ｌ２Ｐテーブル１２ａ中のメモリアドレスＰＢＡが書き換えられるが、最終ライトからの経過時間及び最終リードからの経過時間を含むその他の情報は保持される。

【0100】

次に、図２４及び図２５を参照して実施形態の動作について説明する。図２５は最終リードからの経過時間及び最終ライトからの経過時間の情報を含むＬ２Ｐテーブル１２ａの一例を示す図である。図２５は、ＬＢＡ０が指定されて書き込まれたデータは最終ライトからの経過時間が１ヶ月で最終リードからの経過時間が１時間であり、ＬＢＡ１が指定されて書き込まれたデータは最終ライトからの経過時間が１時間で最終リードからの経過時間が１０分であり、ＬＢＡ２が指定されて書き込まれたデータは最終ライトからの経過時間が１ヶ月で最終リードからの経過時間が２日であり、ＬＢＡ３が指定されて書き込まれたデータは最終ライトからの経過時間が１ヶ月で最終リードからの経過時間が1ヶ月である例を示している。なお、図２５の判定結果は、最終ライトからの経過時間についての第４閾値が１ヶ月であり、最終リードからの経過時間についての第３閾値が１時間の場合のシステムデータとユーザデータとの判定結果を示したものであるが、Ｌ２Ｐテーブル１２ａは判定結果を含んでいなくてもよい。

【0101】

本実施形態においては、プロセッサ１１は、各データの最終ライトアクセス時刻及び最終リードアクセス時刻をホストアドレスＬＢＡ毎に管理する。即ち、プロセッサ１１は、ホスト装置４からの書き込み要求を受信すると、書き込み要求により指定されたホストアドレスＬＢＡについて、最終ライトアクセス時刻を管理する。また、プロセッサ１１は、ホスト装置４からの読み出し要求を受信すると、読み出し要求により指定されたホストアドレスＬＢＡについて、最終リードアクセス時刻を管理する。読み出しが比較的頻繁なシステムデータの最終リードからの経過時間は比較的短い。また、書き込み（上書き）されることが少ないシステムデータの最終ライトからの経過時間は比較的長い。図２５の例では、ＬＢＡ０が指定されたデータは、最終ライトからの経過時間（１ヶ月）が第４閾値（１ヶ月）以上で且つ最終リードからの経過時間（１時間）が第３閾値（１時間）以下であり、ＬＢＡ１～３が指定されたデータは、最終ライトからの経過時間が第４閾値（１ヶ月）未満又は最終リードからの経過時間が第３閾値（１時間）を超える。

【0102】

この状態で、Ｂｌｋ０がガベージコレクションの対象となるものとする。図２４に示すように、プロセッサ１１は、ガベージコレクションが必要であると判定すると（Ｓ２１でＹＥＳ）、ガベージコレクションの対象となるホストアドレスＬＢＡについて記録されている最終ライトからの経過時間及び最終リードからの経過時間を取得する（Ｓ３５）。プロセッサ１１は、取得した最終ライトからの経過時間が第４閾値以上で且つ最終リードからの経過時間が第３閾値以下であるか否か、即ち、システムデータであるか否かを判定する（Ｓ３６）。プロセッサ１１は、最終ライトからの経過時間が第４閾値以上で且つ最終リードからの経過時間が第３閾値以下のデータをシステムデータであると判定して（Ｓ３６でＹＥＳ）、当該データをＳＬＣ領域に移動させる（Ｓ２４）。また、プロセッサ１１は、取得した最終ライトからの経過時間が第４閾値未満又は最終リードからの経過時間が第３閾値を超えるデータをユーザデータであると判定して（Ｓ３６でＮＯ）、当該データをＱＬＣ領域に移動させる（Ｓ２５）。

【0103】

これにより、図２５の例では、ＬＢＡ０のデータはシステムデータとしてＳＬＣ領域に移動され、ＬＢＡ１～３のデータはユーザデータとしてＱＬＣ領域に移動される。こうして、システムデータについては、ＳＬＣ領域から高速に読み出しが可能となる。

【0104】

このように本実施形態においても、上記の各実施形態と同様の効果を得ることができる。なお、本実施形態においては、第４の実施形態よりも多くの情報を用いてシステムデータの判定を行っており、高精度の判定が可能であるものと考えられる。

【0105】

なお、上記の第３から第６の実施形態においては、メモリコントローラ３においてシステムデータであるかユーザデータであるかの判定を行っており、ガベージコレクションのタイミングでは実際のデータ種別と異なる判定をしてしまうことがある。しかし、この場合でも、メモリアドレスＰＢＡ以外の情報をガベージコレクション前後において保持・更新することで、最終的には、実際のデータ種別に即した判定結果が得られるものと考えられる。

【0106】

（第７の実施形態）
本実施形態はリードディスターブ耐性を向上させるものである。本実施形態のハードウェア構成は第１の実施形態と同様である。

【0107】

メモリシステムにおいてデータ読み出し動作が実行された場合、データ読み出し動作が実行されたワード線ＷＬを含むブロックでのエラービット数が増加する傾向にある。一般的には、メモリシステム内にエラービットの閾値が保持され、データ読み出し動作の実行時にエラービット数と閾値が比較され、エラービット数が閾値を超えている場合には当該データ読み出し動作の対象のデータが別のブロックにコピーされるリフレッシュ処理が行われる。ＮＡＮＤ型フラッシュメモリの特性として、エラービットの増加しやすさは、データの記憶方式に大きく依存する。例えば、１個のメモリセルが記憶するビット数が増えるほど、エラービットは増加しやすくなる。すなわち、１個のメモリセルが記憶するビット数が増えるほど、リードディスターブ耐性は弱くなる傾向にある。一方で、上述したように、１個のメモリセルが記憶するビット数が増えるほどＮＡＮＤ型フラッシュメモリへの書き込み速度は遅くなる傾向にある。

【0108】

一般的なメモリシステムでは、システム内で記憶方式が用途に合わせて使い分けられる。書き込み（更新）頻度の高いデータや重要度の高いデータは、ＳＬＣモードでＳＬＣ領域に書き込まれ、書き込み（更新）頻度が低いデータや重要度が低いデータはＱＬＣモードでＱＬＣ領域に書き込まれる場合が多い。

【0109】

しかし、ＱＬＣ領域等の多値領域にリードアクセスが頻発した場合には、多値領域はリードディスターブ耐性が低いことから、場合によってはリフレッシュ処理の回数が増加する。リフレッシュ処理回数の増加により、結果的にメモリシステムのアクセス性能が劣化する可能性がある。

【0110】

そこで、本実施形態は、ホストアドレスＬＢＡ毎にリード回数を記録し、リード回数と平均リード回数との差を閾値と比較し、比較結果に基づいてデータをＳＬＣモード領域に保存するように制御する。本実施形態は、これにより、リードディスターブ耐性を向上させる。

【0111】

メモリコントローラ３のプロセッサ１１は、データのリード回数をホストアドレスＬＢＡ毎にカウントし、カウント結果の情報を管理テーブルに保存する。そして、プロセッサ１１は、所定のタイミングで、或いはガベージコレクションが必要となったタイミングで、当該管理テーブルを参照してリード回数を取得し、リード回数と平均リード回数との差を求める。プロセッサ１１は、例えば、不揮発性メモリ２全体について平均リード回数を取得する。プロセッサ１１は、例えば、ブロックＢＬＫについて平均リード回数を取得してもよい。プロセッサ１１は、当該差が所定の閾値以上のデータについては、リードディスターブ耐性を向上させるためにＳＬＣ領域に移動させる処理を行う。

【0112】

なお、リード回数のカウント結果の情報を登録する管理テーブルとして、例えば、Ｌ２Ｐテーブル１２ａを採用してもよい。この場合のＬ２Ｐテーブル１２ａの内容は図１９を参照して説明した第３の実施形態と同様である。なお、ガベージコレクションによって、Ｌ２Ｐテーブル１２ａ中のメモリアドレスＰＢＡは更新されるが、リード回数を含むその他の情報は保持される。

【0113】

次に、図２６から図２９を参照して実施形態の動作について説明する。図２６は第７の実施形態に係るプロセッサ１１によるガベージコレクション処理の一例を示すフローチャートである。図２６において図１８と同一の手順には同一符号を付して説明を省略する。図２７は多値領域及びＳＬＣ領域におけるデータの移動を説明するための図である。図２７は左側にＱＬＣ領域を示し、右側にＳＬＣ領域を示している。図２７の左側の例はＱＬＣ領域のブロックＢｌｋＭ，ＢｌｋＭ＋１，ＢｌｋＭ＋２を示している。各ブロックはページＰａｇｅ０～ＰａｇｅＬを有する。また、図２７の右側の例はＳＬＣ領域のブロックＢｌｋＮ，ＢｌｋＮ＋１，ＢｌｋＮ＋２を示している。各ブロックはページＰａｇｅ０～ＰａｇｅＫを有する。ＫはＬより小さい。

【0114】

プロセッサ１１は、各データの読み出し回数をホストアドレスＬＢＡ毎にカウントする。即ち、プロセッサ１１は、ホスト装置４からの読み出し要求を受信すると、読み出し要求により指定されたホストアドレスＬＢＡについて、Ｌ２Ｐテーブル１２ａのリード回数をインクリメントする。プロセッサ１１は、各ホストアドレスＬＢＡが指定されて書き込まれたデータについて、リード回数と平均リード回数との差を求める。読み出しが行われる毎にデータのリード回数は増加し、頻繁に読み出しが行われるデータのリード回数は平均リード回数からの差が大きくなる。この結果、図２７に示すように、ＱＬＣ領域内のブロックＢｌｋＭ，ＢｌｋＭ＋１，ＢｌｋＭ＋２中のページ（斜線部）に記憶されたデータにおいて、リード回数と平均リード回数との差が閾値以上になるものとする。

【0115】

この状態で、移動処理の処理タイミングになるものとする。例えば、ガベージコレクションと同時に移動処理が行われてもよい。図２６に示すように、プロセッサ１１は、移動処理の処理タイミングを判定する（Ｓ２１）。プロセッサ１１は、例えばガベージコレクションが必要であると判定すると（Ｓ２１でＹＥＳ）、Ｌ２Ｐテーブル１２ａからリード回数を取得する（Ｓ２２）。プロセッサ１１は、リード回数と平均リード回数との差を求め（Ｓ４１）、求めた差が閾値以上になったか否かをホストアドレスＬＢＡ毎に判定する（Ｓ４２）。プロセッサ１１は、求めた差が閾値以上になったデータについては（Ｓ４２でＹＥＳ）、図２７の矢印に示すように、ＳＬＣ領域に移動させる（Ｓ２４）。プロセッサ１１は、求めた差が閾値未満であるデータについては（Ｓ４２でＮＯ）、ＱＬＣ領域に移動させる（Ｓ２５）。

【0116】

以後、同様にして、移動処理が実行されるタイミングで、リード回数が平均リード回数よりも閾値以上多いと判定されたデータは、ＳＬＣ領域に移動される。この結果、以後の読み出しに際して、リード回数が平均リード回数よりも閾値以上多いと判定されたデータは、リードディスターブ耐性が高いＳＬＣ領域に保存されることになり、エラービットの増加を抑制することが可能である。

【0117】

なお、各データに対するリード回数が増加すると、ＳＬＣ領域に移動するデータが増えて、ＳＬＣ領域の空き領域がなくなってしまう。そこで、ＳＬＣ領域の空きが例えば所定の閾値よりも低下した場合、プロセッサ１１は、リード回数が比較的多いデータについてはＳＬＣ領域に移動させ、読み出し回数が比較的少ないデータについてはＱＬＣ領域に移動させる移動処理を実施してもよい。

【0118】

図２８はこの移動処理を説明するためのフローチャートである。図２９はこの移動処理を説明するための図である。図２９はＳＬＣ領域中のブロックＢｌｋＮ～ＢｌｋＮ＋２及びブロックＢｌｋＯ～ＢｌｋＯ＋２を示している。

【0119】

いま、ＳＬＣ領域の空きが閾値よりも低下したことにより、ブロックＢｌｋＮ～ＢｌｋＮ＋２に対して移動処理を実施するものとする。図２８に示すように、プロセッサ１１は、移動処理の処理タイミングになったか否かを判定する（Ｓ５１）。プロセッサ１１は、移動処理の処理タイミングになると（Ｓ５１でＹＥＳ）、ＢｌｋＮ～ＢｌｋＮ＋２に記憶されたデータについて、Ｌ２Ｐテーブル１２ａを参照してリード回数を取得する。プロセッサ１１は、取得したリード回数が最上位から所定数のデータについてはＳＬＣ領域へ移動（コピー）させ（Ｓ５４）、その他のデータについてはＱＬＣ領域に移動（コピー）させる（Ｓ５５）。

【0120】

なお、移動するデータの判定に、リード回数と平均リード回数との差を用いてもよい。

【0121】

図２９の例は、ＢｌｋＮ～ＢｌｋＮ＋２に記憶されたデータのうち一部のデータをブロックＢｌｋＯに移動させることを示している。プロセッサ１１は、ＢｌｋＮ～ＢｌｋＮ＋２に記憶されたデータのうちブロックＢｌｋＯに移動させないデータを、ＱＬＣ領域に移動させる。これにより、ＳＬＣ領域の空き領域を増やすことが可能である。

【0122】

このように本実施形態においては、リード回数が比較的多いデータについては、リードディスターブ耐性に優れたＳＬＣ領域に保存することができ、エラービットの増加を抑制することが可能である。

【0123】

なお、第７の実施形態においては、ホストアドレスＬＢＡを基準にしてリード回数と平均リード回数との差を判定する例を示したが、メモリアドレスＰＢＡを基準にしてリード回数と平均リード回数との差を判定して、移動処理を実施してもよい。また、管理テーブル内のリード回数の情報は、ガベージコレクションが実行されても保持されるものと説明したが、ガベージコレクション毎にリード回数の情報をリセットするようになっていてもよい。

【0124】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0125】

１…メモリシステム、２…不揮発性メモリ、３…メモリコントローラ、４…ホスト装置、１１…プロセッサ、１２…ＲＡＭ、１２ａ…Ｌ２Ｐテーブル、１３…バッファメモリ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】