特開2024-43584キャパシタ構造物、及び該当キャパシタ構造物を含む半導体装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024043584
(43)【公開日】2024-04-01
(54)【発明の名称】キャパシタ構造物、及び該当キャパシタ構造物を含む半導体装置
(51)【国際特許分類】
H10B 12/00 20230101AFI20240325BHJP
H10B 53/30 20230101ALI20240325BHJP
H01L 21/822 20060101ALI20240325BHJP
【ＦＩ】
H10B12/00 621B
H10B12/00 671A
H10B53/30
H01L27/04 C
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023150348
(22)【出願日】2023-09-15
(31)【優先権主張番号】10-2022-0118063
(32)【優先日】2022-09-19
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】朴 正敏
(72)【発明者】
【氏名】全 寅鐸
(72)【発明者】
【氏名】林 漢鎭
(72)【発明者】
【氏名】丁 炯碩
【テーマコード（参考）】
5F038
5F083
【Ｆターム（参考）】
5F038AC04
5F038AC05
5F038AC09
5F038AC10
5F038AC15
5F038AC16
5F038AV06
5F038DF05
5F083AD03
5F083AD25
5F083FR02
5F083JA02
5F083JA56
5F083JA60
5F083PR03
(57)【要約】 （修正有）
【課題】改善した電気特性を有するキャパシタ構造物及びこれを含む半導体装置を提供する。
【解決手段】キャパシタ構造物は、基板１０上に形成された第１の下部導電パターン２２と、第１の下部導電パターンと電気的に接続された第１の下部電極５２と、第１の誘電構造物７０を含む第１のキャパシタユニットと、第１の上部電極５４と、第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターン１２４と、基板上に形成され、第１の下部導電パターンと離隔した第２の下部導電パターン２６と、第２の下部導電パターンと電気的に接続された第２の下部電極５６と、第２の誘電構造物８０を含む第２のキャパシタユニットと、第２の上部電極５８と、第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターン１２８とを備え、第１、第２の上部導電パターンは、互いに電気的に接続しない。
【選択図】図１
【解決手段】キャパシタ構造物は、基板１０上に形成された第１の下部導電パターン２２と、第１の下部導電パターンと電気的に接続された第１の下部電極５２と、第１の誘電構造物７０を含む第１のキャパシタユニットと、第１の上部電極５４と、第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターン１２４と、基板上に形成され、第１の下部導電パターンと離隔した第２の下部導電パターン２６と、第２の下部導電パターンと電気的に接続された第２の下部電極５６と、第２の誘電構造物８０を含む第２のキャパシタユニットと、第２の上部電極５８と、第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターン１２８とを備え、第１、第２の上部導電パターンは、互いに電気的に接続しない。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板上に形成された第１の下部導電パターンと、
それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、
前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接する領域にそれぞれ配置された第１の上部電極と、
互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、
前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、
前記基板上に形成され、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、
それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、
前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接する領域にそれぞれ配置された第２の上部電極と、
互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、
前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、
前記第１及び第２の上部導電パターンは、互いに電気的に接続しないキャパシタ構造物。
それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、
前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接する領域にそれぞれ配置された第１の上部電極と、
互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、
前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、
前記基板上に形成され、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、
それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、
前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接する領域にそれぞれ配置された第２の上部電極と、
互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、
前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、
前記第１及び第２の上部導電パターンは、互いに電気的に接続しないキャパシタ構造物。
【請求項2】
更に、前記第１の下部電極のうち、他側に形成された第１の下部電極に隣接した領域に配置された第１の上部電極を含む請求項１に記載のキャパシタ構造物。
【請求項3】
更に、前記第２の下部電極のうち、他側に形成された第２の下部電極に隣接した領域に配置された第２の上部電極を含む請求項１に記載のキャパシタ構造物。
【請求項4】
前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第３の誘電パターンと、前記第３の誘電パターンの側壁に形成された第２の誘電パターンと、前記第２の誘電パターンの外側壁に形成された第１の誘電パターンとを含む請求項１に記載のキャパシタ構造物。
【請求項5】
前記第１の誘電パターンは、前記第１の下部電極の側壁、及び前記第１の上部電極の側壁に接触する請求項４に記載のキャパシタ構造物。
【請求項6】
前記第２の誘電パターンは、前記第３の誘電パターンの底面を覆い、前記第１の誘電パターンは、前記第２の誘電パターンの底面を覆う請求項４に記載のキャパシタ構造物。
【請求項7】
前記第１及び第３の誘電パターンは、互いに同一の誘電物質を含み、前記第２の誘電パターンは、前記第１及び第３の誘電パターンと異なる誘電物質を含む請求項４に記載のキャパシタ構造物。
【請求項8】
前記各第２の誘電構造物は、前記垂直方向に延在した第５の誘電パターンと、前記第５の誘電パターンの側壁に形成された第４の誘電パターンとを含む請求項４に記載のキャパシタ構造物。
【請求項9】
前記第４の誘電パターンは、前記第２の下部電極の側壁、及び前記第２の上部電極の側壁に接触する請求項８に記載のキャパシタ構造物。
【請求項10】
前記第４の誘電パターンは、前記第５の誘電パターンの底面を覆う請求項８に記載のキャパシタ構造物。
【請求項11】
前記第４及び第５の誘電パターンはそれぞれ、互いに異なる誘電物質を含む請求項８に記載のキャパシタ構造物。
【請求項12】
前記第１の誘電構造物は、前記第１の下部電極及び前記第１の上部電極の側壁に接触する第１の誘電パターンを含み、前記第２の誘電構造物は、前記第２の下部電極及び前記第２の上部電極の側壁に接触する第２の誘電パターンを含み、
前記第１及び第２の誘電パターンはそれぞれ、互いに異なる誘電物質を含む請求項１に記載のキャパシタ構造物。
前記第１及び第２の誘電パターンはそれぞれ、互いに異なる誘電物質を含む請求項１に記載のキャパシタ構造物。
【請求項13】
更に、前記第１の下部導電パターンと前記各第１の下部電極の間に形成された第１の下部ビアと、
前記第２の下部導電パターンと前記各第２の下部電極の間に形成された第２の下部ビアと、
前記各第１の上部電極と前記第１の上部導電パターンの間に形成された第１の上部ビアと、
前記各第２の上部電極と前記第２の上部導電パターンの間に形成された第２の上部ビアとを含む請求項１に記載のキャパシタ構造物。
前記第２の下部導電パターンと前記各第２の下部電極の間に形成された第２の下部ビアと、
前記各第１の上部電極と前記第１の上部導電パターンの間に形成された第１の上部ビアと、
前記各第２の上部電極と前記第２の上部導電パターンの間に形成された第２の上部ビアとを含む請求項１に記載のキャパシタ構造物。
【請求項14】
前記第１及び第２の下部導電パターンにはそれぞれ、互いに異なる電圧が印加される請求項１に記載のキャパシタ構造物。
【請求項15】
基板上に形成された第１の下部導電パターンと、
それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、
前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、
互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、
前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、
前記基板上に、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、
それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、
前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接する領域にそれぞれ配置された第２の上部電極と、
互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、
前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、
前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第３の誘電パターンと、前記第３の誘電パターンの側壁に形成された第２の誘電パターンと、前記第２の誘電パターンの外側壁に形成され、前記第１の下部電極及び前記第１の上部電極の側壁に接触する第１の誘電パターンとを含み、
前記各第２の誘電構造物は、前記垂直方向に延在した第５の誘電パターンと、前記第５の誘電パターンの側壁に形成され、前記第２の下部電極及び前記第２の上部電極の側壁に接触する第４の誘電パターンとを含むキャパシタ構造物。
それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、
前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、
互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、
前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、
前記基板上に、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、
それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、
前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接する領域にそれぞれ配置された第２の上部電極と、
互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、
前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、
前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第３の誘電パターンと、前記第３の誘電パターンの側壁に形成された第２の誘電パターンと、前記第２の誘電パターンの外側壁に形成され、前記第１の下部電極及び前記第１の上部電極の側壁に接触する第１の誘電パターンとを含み、
前記各第２の誘電構造物は、前記垂直方向に延在した第５の誘電パターンと、前記第５の誘電パターンの側壁に形成され、前記第２の下部電極及び前記第２の上部電極の側壁に接触する第４の誘電パターンとを含むキャパシタ構造物。
【請求項16】
前記第１及び第３の誘電パターンは、互いに同一の誘電物質を含み、前記第２の誘電パターンは、前記第１及び第３の誘電パターンと異なる誘電物質を含む請求項１５に記載のキャパシタ構造物。
【請求項17】
前記第４及び第５の誘電パターンはそれぞれ、互いに異なる誘電物質を含む請求項１５に記載のキャパシタ構造物。
【請求項18】
基板上に形成された第１の下部導電パターンと、
それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、
前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、
互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、
前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、
前記基板上に、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、
それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、
前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、
互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、
前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、
前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第１の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第２の誘電パターンとを含み、
前記各第２の誘電構造物は、前記垂直方向に延在した第３の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第４の誘電パターンとを含み、
前記第２の誘電パターンの数は、前記第４の誘電パターンの数とは、互いに異なるキャパシタ構造物。
それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、
前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、
互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、
前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、
前記基板上に、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、
それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、
前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、
互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、
前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、
前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第１の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第２の誘電パターンとを含み、
前記各第２の誘電構造物は、前記垂直方向に延在した第３の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第４の誘電パターンとを含み、
前記第２の誘電パターンの数は、前記第４の誘電パターンの数とは、互いに異なるキャパシタ構造物。
【請求項19】
前記第１及び第３の誘電パターンはそれぞれ、互いに異なる誘電物質を含む請求項１８に記載のキャパシタ構造物。
【請求項20】
前記第１及び第３の誘電パターンは、互いに同一の誘電物質を含む請求項１８に記のキャパシタ構造物。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、キャパシタ構造物、及び該当キャパシタ構造物を含む半導体装置に関する。
【背景技術】
【0002】
ＤＲＡＭ装置に含まれたキャパシタは、下部電極、上部電極、及びこれらの間に形成された誘電パターンを含み、前記誘電パターンは、高い誘電率を有する誘電物質を含むことで、前記キャパシタの電気容量を増やす。しかし、前記誘電パターンの誘電率を増加することだけで、前記キャパシタの電気容量を増やすことには限界があり、より効率的に電気容量を増加する方法が必要である。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の目的は、改善した電気特性を有するキャパシタ構造物を提供することにある。
【0004】
本発明の他の課題は、改善した電気特性を有するキャパシタ構造物を含む半導体装置を提供することにある。
【課題を解決するための手段】
【0005】
前記目的を達成するための本発明の一様態によるキャパシタ構造物は、基板上に形成された第１の下部導電パターンと、それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接する領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、前記基板上に形成され、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接する領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、前記第１及び第２の上部導電パターンは、互いに電気的に接続しないことを特徴とする。
【0006】
前記目的を達成するための本発明の他の様態によるキャパシタ構造物は、基板上に形成された第１の下部導電パターンと、それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、前記基板上に、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接する領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第３の誘電パターン、前記第３の誘電パターンの側壁に形成された第２の誘電パターン、及び前記第２の誘電パターンの外側壁に形成され、前記第１の下部電極及び前記第１の上部電極の側壁に接触する第１の誘電パターンを含み、前記各第２の誘電構造物は、前記垂直方向に延在した第５の誘電パターン、及び前記第５の誘電パターンの側壁に形成され、前記第２の下部電極及び前記第２の上部電極の側壁に接触する第４の誘電パターンとを含むことを特徴とする。
【0007】
前記目的を達成するための本発明の他の様態によるキャパシタ構造物は、基板上に形成された第１の下部導電パターンと、それぞれが前記第１の下部導電パターン上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、前記第１の上部電極上に形成され、これらに共通して電気的に接続された第１の上部導電パターンと、前記基板上に、前記第１の下部導電パターンと離隔した第２の下部導電パターンと、それぞれが前記第２の下部導電パターン上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットと、前記第２の上部電極上に形成され、これらに共通して電気的に接続された第２の上部導電パターンとを備え、前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第１の誘電パターン、及びこの側壁に形成され、前記水平方向に沿って積層された１つ以上の第２の誘電パターンを含み、前記各第２の誘電構造物は、前記垂直方向に延在した第３の誘電パターン、及びこの側壁に形成され、前記水平方向に沿って積層された１つ以上の第４の誘電パターンとを含み、前記第２の誘電パターンの数は、前記第４の誘電パターンの数とは、互いに異なる。
【0008】
前記目的を達成するための本発明の一様態による半導体装置は、基板上に形成されたアクティブパターンと、前記基板の上面に平行な第１の方向にそれぞれ延在し、前記アクティブパターンの上部に埋め立てられ、前記基板の上面に平行であり、前記第１の方向に垂直な第２の方向に互いに離隔したゲート構造物と、それぞれが前記第２の方向に延在し、前記アクティブパターンのうち、対応するアクティブパターンの中央部上に形成され、前記第１の方向に沿って互いに離隔したビットライン構造物と、前記アクティブパターンの両端上にそれぞれ形成されたコンタクトプラグ構造物と、前記コンタクトプラグ構造物上にそれぞれ形成されたキャパシタユニットとを含み、前記コンタクトプラグ構造物は、第１及び第２のコンタクトプラグ構造物を含み、前記キャパシタユニットは、それぞれが、前記第１のコンタクトプラグ構造物のうち、対応する第１のコンタクトプラグ構造物上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、それぞれが前記第２のコンタクトプラグ構造物のうち、対応する第２のコンタクトプラグ構造物上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットとを備え、前記第１の上部電極上には、第１の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第２の上部電極上には、第２の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第１及び第２の上部導電パターンは、互いに電気的に接続されない。
【0009】
前記目的を達成するための本発明の他の様態による半導体装置は、基板上に形成されたアクティブパターンと、前記基板の上面に平行な第１の方向にそれぞれ延在し、前記アクティブパターンの上部に埋め立てられ、前記基板の上面に平行であり、前記第１の方向に垂直な第２の方向に互いに離隔したゲート構造物と、それぞれが前記第２の方向に延在し、前記アクティブパターンのうち、対応するアクティブパターンの中央部上に形成され、前記第１の方向に沿って互いに離隔したビットライン構造物と、前記アクティブパターンの両端上にそれぞれ形成されたコンタクトプラグ構造物と、前記コンタクトプラグ構造物上にそれぞれ形成されたキャパシタユニットとを含み、前記コンタクトプラグ構造物は、第１及び第２のコンタクトプラグ構造物を含み、前記キャパシタユニットは、それぞれが前記第１のコンタクトプラグ構造物のうち、対応する第１のコンタクトプラグ構造物上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、それぞれが前記第２のコンタクトプラグ構造物のうち、対応する第２のコンタクトプラグ構造物上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットとを備え、前記第１の上部電極上には、第１の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第２の上部電極上には、第２の上部導電パターンが形成され、これらに共通して電気的に接続され、前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第３誘電パターンと、前記第３の誘電パターンの側壁に形成された第２の誘電パターンと、前記第２の誘電パターンの外側壁に形成され、前記第１の下部電極及び前記第１の上部電極の側壁に接触する第１の誘電パターンとを含み、前記各第２の誘電構造物は、前記垂直方向に延在した第５の誘電パターンと、前記第５の誘電パターンの側壁に形成され、前記第２の下部電極及び前記第２の上部電極の側壁に接触する第４の誘電パターンとを含む。
【0010】
前記目的を達成するための本発明の更に他の様態による半導体装置は、基板上に形成されたアクティブパターンと、前記基板の上面に平行な第１の方向にそれぞれ延在し、前記アクティブパターンの上部に埋め立てられ、前記基板の上面に平行であり、前記第１の方向に垂直な第２の方向に互いに離隔したゲート構造物と、それぞれが前記第２の方向に延在し、前記アクティブパターンのうち、対応するアクティブパターンの中央部上に形成され、前記第１の方向に沿って互いに離隔したビットライン構造物と、前記アクティブパターンの両端上にそれぞれ形成されたコンタクトプラグ構造物と、前記コンタクトプラグ構造物上にそれぞれ形成されたキャパシタユニットとを含み、前記コンタクトプラグ構造物は、第１及び第２のコンタクトプラグ構造物を含み、前記キャパシタユニットは、それぞれが、前記第１のコンタクトプラグ構造物のうち、対応する第１のコンタクトプラグ構造物上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、それぞれが前記第２のコンタクトプラグ構造物のうち、対応する第２のコンタクトプラグ構造物上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットとを備え、前記第１の上部電極上には、第１の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第２の上部電極上には、第２の上部導電パターンが形成され、これらに共通して電気的に接続され、前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第１の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第２の誘電パターンとを含み、前記各第２の誘電構造物は、前記垂直方向に延在した第３の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第４の誘電パターンとを含み、前記第２の誘電パターンの数は、前記第４の誘電パターンの数とは、互いに異なる。
【0011】
前記目的を達成するための本発明の更に他の様態による半導体装置は、基板上に形成され、前記基板の上面に平行な第１の方向にそれぞれ延在し、前記基板の上面に平行であり、前記第１の方向と交差する第２の方向に沿って互いに離隔したビットラインと、前記ビットライン上に形成され、前記第２の方向にそれぞれ延在し、前記第１の方向に沿って互いに離隔したゲート電極と、前記ゲート電極の側壁にそれぞれ形成されたゲート絶縁パターンと、前記ゲート絶縁パターンの側壁に形成され、酸化物半導体物質を含むチャンネルと、前記チャンネルの上面にそれぞれ接触するコンタクトプラグと、前記コンタクトプラグ上にそれぞれ形成されたキャパシタユニットとを含み、前記コンタクトプラグは、第１及び第２のコンタクトプラグを含み、前記キャパシタユニットは、それぞれが、前記第１のコンタクトプラグのうち、対応する第１のコンタクトプラグ上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、それぞれが前記第２のコンタクトプラグのうち、対応する第２のコンタクトプラグ上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットとを備え、前記第１の上部電極上には、第１の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第２の上部電極上には、第２の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第１及び第２の上部導電パターンは、互いに電気的に接続されない。
【0012】
前記目的を達成するための本発明の更に他の様態による半導体装置は、基板上に形成され、前記基板の上面に平行な第１の方向にそれぞれ延在し、前記基板の上面に平行であり、前記第１の方向と交差する第２の方向に沿って互いに離隔したビットラインと、前記ビットライン上に形成され、前記第２の方向にそれぞれ延在し、前記第１の方向に沿って互いに離隔したゲート電極と、前記ゲート電極の側壁にそれぞれ形成されたゲート絶縁パターンと、前記ゲート絶縁パターンの側壁に形成され、酸化物半導体物質を含むチャンネルと、前記チャンネルの上面にそれぞれ接触するコンタクトプラグと、前記コンタクトプラグ上にそれぞれ形成されたキャパシタユニットとを含み、前記コンタクトプラグは、第１及び第２のコンタクトプラグを含み、前記キャパシタユニットは、それぞれが、前記第１のコンタクトプラグのうち、対応する第１のコンタクトプラグ上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、それぞれが前記第２のコンタクトプラグのうち、対応する第２のコンタクトプラグ上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットとを備え、前記第１の上部電極上には、第１の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第２の上部電極上には、第２の上部導電パターンが形成され、これらに共通して電気的に接続され、前記各第１の誘電構造物は、前記基板上面に垂直な垂直方向に延在した第３の誘電パターンと、前記第３の誘電パターンの側壁に形成された第２の誘電パターンと、前記第２の誘電パターンの外側壁に形成され、前記第１の下部電極及び前記第１の上部電極に側壁に接触する第１の誘電パターンとを含み、前記各第２の誘電構造物は、前記垂直方向に延在した第５の誘電パターンと、前記第５の誘電パターンの側壁に形成され、前記第２の下部電極及び前記第２の上部電極の側壁に接触する第４の誘電パターンとを含む。
【0013】
前記目的を達成するための本発明の更に他の様態による半導体装置は、基板上に形成され、前記基板の上面に平行な第１の方向にそれぞれ延在し、前記基板の上面に平行であり、前記第１の方向と交差する第２の方向に沿って互いに離隔したビットラインと、前記ビットライン上に形成され、前記第２の方向にそれぞれ延在し、前記第１の方向に沿って互いに離隔したゲート電極と、前記ゲート電極の側壁にそれぞれ形成されたゲート絶縁パターンと、前記ゲート絶縁パターンの側壁に形成され、酸化物半導体物質を含むチャンネルと、前記チャンネルの上面にそれぞれ接触するコンタクトプラグと、前記コンタクトプラグ上にそれぞれ形成されたキャパシタユニットとを含み、前記コンタクトプラグは、第１及び第２のコンタクトプラグを含み、前記キャパシタユニットは、それぞれが、前記第１のコンタクトプラグのうち、対応する第１のコンタクトプラグ上に形成され、これに電気的に接続され、前記基板の上面に平行な水平方向に互いに離隔した第１の下部電極と、前記第１の下部電極の間、及び前記第１の下部電極のうち、一側に形成された第１の下部電極に隣接した領域にそれぞれ配置された第１の上部電極と、互いに隣接する前記第１の下部電極及び前記第１の上部電極の間にそれぞれ形成された第１の誘電構造物を含む第１のキャパシタユニットと、それぞれが、前記第２のコンタクトプラグのうち、対応する第２のコンタクトプラグ上に形成され、これに電気的に接続され、前記水平方向に互いに離隔した第２の下部電極と、前記第２の下部電極の間、及び前記第２の下部電極のうち、一側に形成された第２の下部電極に隣接した領域にそれぞれ配置された第２の上部電極と、互いに隣接する前記第２の下部電極及び前記第２の上部電極の間にそれぞれ形成された第２の誘電構造物を含む第２のキャパシタユニットとを備え、前記第１の上部電極上には、第１の上部導電パターンが形成され、これらに共通して電気的に接続され、前記第２の上部電極上には、第２の上部導電パターンが形成され、これらに共通して電気的に接続され、前記各第１の誘電構造物は、前記基板の上面に垂直な垂直方向に延在した第１の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第２の誘電パターンとを含み、前記各第２の誘電構造物は、前記垂直方向に延在した第３の誘電パターンと、この側壁に形成され、前記水平方向に沿って積層された１つ以上の第４の誘電パターンとを含み、前記第２の誘電パターンの数は、前記第４の誘電パターンの数とは、互いに異なる。
【発明の効果】
【0014】
本発明によるキャパシタ構造物は、第１及び第２のキャパシタユニットを含み、前記各第１及び第２のキャパシタユニットは、互いに並列的に接続された複数のキャパシタを含む。これにより、前記各第１及び第２のキャパシタユニットは、前記複数のキャパシタが有する電気容量の総合の電気容量を有することができるので、全体として増加した電気容量を有することができる。
【0015】
また、前記第１及び第２のキャパシタユニットは、互いに異なる誘電物質又は積層構造を有する第１及び第２の誘電構造物をそれぞれ含み、前記第１及び第２のキャパシタユニットには、互いに異なる電圧が印加される。これにより、前記第１及び第２のキャパシタユニットを含む前記キャパシタ構造物は、マルチレベルビット(multi-level bit)を具現することができる。
【図面の簡単な説明】
【0016】
【発明を実施するための形態】
【0017】
以下、添付の図面を参照して、本発明の好適な実施形態によるキャパシタ構造物及びその形成方法、前記キャパシタ構造物を含む半導体装置及びその製造方法について詳細に説明する。本明細書において、物質、層(膜)、領域、パッド、電極、パターン、構造物、又は、工程が、「第１」、「第２」、及び/又は、「第３」と言及される場合、このような部材を限定するためのことではなく、単に、各物質、層(膜)、領域、電極、パッド、パターン、構造物、及び工程を区分するためのことである。そこで、「第１」、「第２」、及び/又は、「第３」は、各物質、層(膜)、領域、電極、パッド、パターン、構造物、及び工程に対して、それぞれ選択的又は交換的に使用可能である。
【0018】
図１は、本発明の実施形態に係る第１のキャパシタ構造物を説明するための断面図である。
【0019】
前記第１のキャパシタ構造物は、基板１０上に形成された第１乃至第４の導電パターン２２、２６、１２４、１２８、第１乃至第４の電極５２、５４、５６、５８、第１乃至第４のビア３２、３６、１０４、１０８、及び第１及び第２の誘電構造物７０、８０を含む。また、前記第１のキャパシタ構造物は、基板１０上に形成された第１乃至第４の層間絶縁膜２０、３０、９０、１１０、及びモールド膜４０を更に含む。
【0020】
基板１０は、例えば、シリコン、ゲルマニウム、シリコン-ゲルマニウムなどのような半導体物質、又は、GaP、GaAs、GaSbなどのようなIII－Ｖ族化合物を含む。他の実施形態によると、基板１０は、ＳＯＩ(Silicon On Insulator)基板、又は、ＧＯＩ (Germanium On Insulator)基板である。
【0021】
第１及び第２の層間絶縁膜２０、３０は、基板１０上に積層され、第１及び第２の導電パターン２２、２６は、第１の層間絶縁膜２０を貫通し、第１及び第２のビア３２、３６は、第２の層間絶縁膜３０を貫通して、第１及び第２の導電パターン２２、２６の上面にそれぞれ接触する。
【0022】
一実施形態において、互いに隣接する２つの第１のビア３２は、第１のビア対をなし、第１の導電パターン２２の両縁の上面にそれぞれ接触する。また、互いに隣接する２つの第２のビア３６は、第２のビア対をなし、第２の導電パターン２６の両縁の上面にそれぞれ接触する。
【0023】
各第１及び第２の導電パターン２２、２６は、例えば、コンタクトプラグ、ランディングパッドなどを含み、基板１０上において、基板１０の上面に平行な水平方向に沿って互いに離隔して、複数形成され、図面上では、例示的にそれぞれ１つずつの第１及び第２の導電パターン２２、２６が示されている。
【0024】
各第１及び第２の層間絶縁膜２０、３０は、例えば、シリコン酸化物のような酸化物、又は、低誘電物質を含み、各第１及び第２の導電パターン２２、２６、及び各第１及び第２のビア３２、３６は、例えば、金属、金属窒化物、金属シリサイド、不純物がドープされたポリシリコンなどを含む。
【0025】
モールド膜４０は、第２の層間絶縁膜３０、及び第１及び第２のビア３２、３６上に形成され、各第１乃至第４の電極５２、５４、５６、５８は、基板１０の上面に垂直な垂直方向に延在するピラー(pillar)形状を有し、モールド膜４０を貫通する。
【0026】
モールド膜４０は、例えば、シリコン酸化物のような酸化物を含む。
【0027】
第１及び第３の電極５２、５６はそれぞれ、第１及び第２のビア３２、３６の上面に接触する。これにより、互いに隣接する２つの第１の電極５２は、第１の電極対をなし、互いに隣接する２つの第３の電極５６は、第３の電極対をなす。
【0028】
第２の電極５４は、第１の電極５２の間に形成された第２の層間絶縁膜３０部分の上面、及び第１の電極５２に隣接した第２の層間絶縁膜３０部分の上面に接触する。第４の電極５８は、第３の電極５６の間に形成された第２の層間絶縁膜３０部分の上面、及び第３の電極５６に隣接した第２の層間絶縁膜３０部分の上面に接触する。ここで、互いに隣接する２つの第２の電極５４は、第２の電極対をなし、互いに隣接する２つの第４の電極５８は、第４の電極対をなす。
【0029】
各第１乃至第４の電極５２、５４、５６、５８は、前記垂直方向に延在するピラー形状を有する。ここで、各第１乃至第４の電極５２、５４、５６、５８は、上部からすると、円形、楕円形、多角形、角が丸めた多角形などの形状を有する。一実施形態において、各第１乃至第４の電極５２、５４、５６、５８は、前記水平方向のうち、一方向に一定の長さだけ延在し、これにより、上部からすると、前記方向への長さが、前記水平方向のうち、前記方向に垂直な方向への長さよりも大きい。
【0030】
例えば、チタン窒化物、タンタル窒化物などのような金属窒化物、又は、金属、金属シリサイドなどを含む。
【0031】
第１の誘電構造物７０は、モールド膜４０を貫通し、第１及び第２の電極５２、５４の間に形成され、これらの側壁に接触する。２つの第１の電極５２が前記第１の電極対をなし、２つの第２の電極５４が前記第２の電極対をなすので、前記第１及び第２の電極対に隣接して、３つの第１の誘電構造物７０が形成される。
【0032】
一実施形態において、各第１の誘電構造物７０は、例えば、ピラー形状を有する第３の誘電パターン７６、この側壁に形成され、例えば、シリンダ形状を有する第２の誘電パターン７４、及びこの外側壁に形成され、例えば、シリンダ形状を有する第１の誘電パターン７２とを含む。ここで、第１の誘電パターン７２は、第１及び第２の電極５２、５４の側壁に接触する。
【0033】
各第１乃至第３の誘電パターン７２、７４、７６は、常誘電体、反強誘電体、又は、強誘電体を含む。一実施形態において、各第１乃至第３の誘電パターン７２、７４、７６は、例えば、ハフニウム酸化物、ジルコニウム酸化物などのような高誘電常数を有する金属酸化物を含む。一実施形態において、各第１及び第３の誘電パターン７２、７６は、ジルコニウム酸化物を含み、第２の誘電パターン７４は、ハフニウム酸化物を含む。他の実施形態例において、各第１及び第３の誘電パターン７２、７６は、ハフニウム酸化物を含み、第２の誘電パターン７４は、ジルコニウム酸化物を含む。
【0034】
第２の誘電構造物８０は、モールド膜４０を貫通し、第３及び第４の電極５６、５８の間に形成され、これらの側壁に接触する。２つの第３の電極５６が前記第３の電極対をなし、２つの第４の電極５８が前記第４の電極対をなすので、前記第３及び第４の電極対に隣接して、３つの第２の誘電構造物８０が形成される。
【0035】
一実施形態において、各第２の誘電構造物８０は、例えば、ピラー形状を有する第５の誘電パターン８４と、この側壁に形成され、例えば、シリンダ形状を有する第４の誘電パターン８２とを含む。ここで、第４の誘電パターン８２は、第３及び第４の電極５６、５８の側壁に接触する。
【0036】
一実施形態において、各第４及び第５の誘電パターン８２、８４は、例えば、ハフニウム酸化物、ジルコニウム酸化物などのような高誘電常数を有する金属酸化物を含む。一実施形態において、第４の誘電パターン８２は、ジルコニウム酸化物を含み、第５の誘電パターン８４は、ハフニウム酸化物を含む。他の実施形態において、第４の誘電パターン８２は、ハフニウム酸化物を含み、第５の誘電パターン８４は、ジルコニウム酸化物を含む。
【0037】
前記では、例示的に、第１の誘電構造物７０が３つの誘電パターンを含み、第２の誘電構造物８０が２つの誘電パターンを含むことと説明したが、本発明の概念は、これに限定されず、第１及び第２の誘電構造物７０、８０はそれぞれ、前記水平方向に沿って積層された互いに異なる数の誘電パターンを含むことができる。
【0038】
すなわち、第１の誘電構造物７０は、第３の誘電パターン７６、及び第３の誘電パターン７６の側壁から、前記水平方向に沿って積層された１つ以上の誘電パターン(以下では、これを第８の誘電パターンと称する)を含み、第２の誘電構造物８０は、第５の誘電パターン８４、及び第５の誘電パターン８４の側壁から、前記水平方向に沿って積層された１つ以上の誘電パターン(以下では、これを第９の誘電パターンと称する)を含み、前記第８及び第９の誘電パターンの数は、互いに異なる。
【0039】
ここで、第３及び第５の誘電パターン７６、８４は、互いに同一の誘電物質を含むか、又は、互いに異なる誘電物質をそれぞれ含む。一実施形態において、前記第８の誘電パターンが複数形成される場合、これらの少なくとも１つは、残りのうち、少なくとも他の１つと異なる誘電物質を含む。同様に、前記第９の誘電パターンが複数形成される場合、これらの少なくとも１つは、残りのうち、少なくとも他の１つと異なる誘電物質を含む。
【0040】
第３及び第４の層間絶縁膜９０、１１０は、モールド膜４０、第１乃至第４の電極５２、５４、５６、５８、及び第１及び第２の誘電構造物７０、８０上に積層され。第３及び第４のビア１０４、１０８は、第３の層間絶縁膜９０を貫通して、第２及び第４の電極５４、５８の上面にそれぞれ接触し、第３及び第４の導電パターン１２４、１２８は、第４の層間絶縁膜１１０を貫通して、第３及び第４のビア１０４、１０８の上面にそれぞれ接触する。
【0041】
一実施形態において、互いに隣接する２つの第３のビア１０４は、第３のビア対をなし、第３の導電パターン１２４の両縁の底面にそれぞれ接触する。また、互いに隣接する２つの第４のビア１０８は、第４のビア対をなし、第４の導電パターン１２８の両縁の底面にそれぞれ接触する。
【0042】
各第３及び第４の層間絶縁膜９０、１１０は、例えば、シリコン酸化物のような酸化物、又は、低誘電物質を含み、各第３及び第４のビア１０４、１０８、及び各第３及び第４の導電パターン１２４、１２８は、例えば、金属、金属窒化物、金属シリサイド、不純物がドープされたポリシリコンなどを含む。
【0043】
一実施形態において、前記第１のキャパシタ構造物は、第１のキャパシタユニット、及び第２のキャパシタユニットを含み、前記第１のキャパシタユニットは、第１及び第２の電極５２、５４、及び第１の誘電構造物７０を含み、前記第２のキャパシタユニットは、第３及び第４の電極５６、５８、及び第２の誘電構造物８０を含む。
【0044】
前記第１のキャパシタユニットにおいて、第１の電極５２は、第１のビア３２及び第１の導電パターン２２を介して、互いに電気的に接続され、第２の電極５４は、第３のビア１０４及び第３の導電パターン１２４を介して、互いに電気的に接続される。一方、各第１の誘電構造物７０は、第１及び第２の電極５２、５４の間に形成される。
【0045】
ここで、第１及び第３の導電パターン２２、１２４はそれぞれ、第１及び第２の電極５２、５４の下及び上に形成されるので、これらはそれぞれ、第１の下部導電パターン２２及び第１の上部導電パターン１２４と称し、同様に、第１及び第３のビア３２、１０４もそれぞれ、第１及び第２の電極５２、５４の下及び上に形成されるので、これはそれぞれ、第１の下部ビア３２及び第１の上部ビア１０４と称する。また、第１及び第２の電極５２、５４はそれぞれ、第１の下部電極５２及び第１の上部電極５４と称する。
【0046】
これにより、前記第１のキャパシタユニットは、第１の下部電極５２、第１の誘電構造物７０、及び第１の上部電極５４から構成される第１のキャパシタと、第１の上部電極５４、第１の誘電構造物７０、及び第１の下部電極５２から構成される第２のキャパシタと、第１の下部電極５２、第１の誘電構造物７０、及び第１の上部電極５４から構成される第３のキャパシタとを含み、前記第１乃至第３のキャパシタは、互いに並列的に接続される。これにより、前記第１のキャパシタユニットは、前記第１乃至第３のキャパシタがそれぞれ有する電気容量の総合に該当する電気容量を有することができる。
【0047】
すなわち、前記第１のキャパシタユニットは、互いに並列的に接続された複数のキャパシタを含み、前記キャパシタが有する電気容量の総合の電気容量を有するので、全体として増加した電気容量を有することができる。図面上では、例示的に、前記第１のキャパシタユニットが、４つの電極と、これらの間に形成された３つの誘電パターンから構成された３つのキャパシタを含むことが示されているが、本発明の概念は、これに限定されるものではない。すなわち、前記第１のキャパシタユニットは、(Ｎ＋１)個の電極及びＮ個の誘電パターンから構成されたＮ個のキャパシタを含み、前記キャパシタが互いに並列的に接続されることによって、増加した電気容量を有することができる。
【0048】
また、第３の電極５６は、第２のビア３６及び第２の導電パターン２６を介して、互いに電気的に接続され、第４の電極５８は、第４のビア１０８及び第４の導電パターン１２８を介して、互いに電気的に接続される。一方、各第２の誘電構造物８０は、第３及び第４の電極５６、５８の間に形成される。
【0049】
ここで、第２及び第４の導電パターン２６、１２８はそれぞれ、第３及び第４の電極５６、５８の下及び上に形成されるので、これらはそれぞれ、第２の下部導電パターン２６及び第２の上部導電パターン１２８と称し、同様に、第２及び第４のビア３６、１０８もそれぞれ、第３及び第４の電極５６、５８の下及び上に形成されるので、これらはそれぞれ、第２の下部ビア３６及び第２の上部ビア１０８と称する。また、第３及び第４の電極５６、５８はそれぞれ、第２の下部電極５６及び第２の上部電極５８とも称する。
【0050】
これにより、前記第２のキャパシタユニットは、第２の下部電極５６、第２の誘電構造物８０、及び第２の上部電極５８から構成される第４のキャパシタと、第２の上部電極５８、第２の誘電構造物８０、及び第２の下部電極５６から構成される第５のキャパシタと、第２の下部電極５６、第２の誘電構造物８０、及び第２の上部電極５８から構成される第６のキャパシタとを含み、前記第４乃至第６のキャパシタは、互いに並列的に接続される。これにより、前記第２のキャパシタユニットは、前記第４乃至第６のキャパシタがそれぞれ有する電気容量の総合に該当する電気容量を有することができる。
【0051】
すなわち、前記第２のキャパシタユニットも互いに並列的に接続された複数のキャパシタを含み、前記キャパシタが有する電気容量の総合の電気容量を有するので、全体として増加した電気容量を有することができる。図面上では、例示的に、前記第２のキャパシタユニットが、４つの電極とこれらの間に形成された３つの誘電パターンから構成された３つのキャパシタを含むことが示されているが、本発明の概念は、これに限定されるものではない。すなわち、前記第２のキャパシタユニットは、(Ｎ＋１)個の電極及びＮ個の誘電パターンから構成されたＮ個のキャパシタを含み、前記キャパシタが互いに並列的に接続されることによって、増加した電気容量を有することができる。
【0052】
一方、第１の誘電構造物７０は、前記水平方向に沿って順次積層された第１乃至第３の誘電パターン７２、７４、７６を含み、第２の誘電構造物８０は、前記水平方向に沿って順次積層された第４及び第５の誘電パターン８２、８４を含む。ここで、第１乃至第５の誘電パターン７２、７４、７６、８２、８４の一部は、互いに同一の誘電物質を有してもよく、互いに異なる誘電物質を有してもよい。但し、第１及び第２の誘電構造物７０、８０が互いに同一の誘電パターンを有しても、これらの積層構造が互いに異なるので、結果として、全体的に互いに異なる誘電率を有することができる。
【0053】
これにより、第１の誘電構造物７０を含む前記第１のキャパシタユニットと、第２の誘電構造物８０を含む前記第２のキャパシタユニットとは、互いに異なる電気容量を有することができる。特に、各第１及び第２の誘電構造物７０、８０が含む誘電パターンの積層構造、又は、前記誘電パターンが含む誘電物質を互いに異ならせて調節することで、各第１及び第２の誘電構造物７０、８０の全体誘電率を調節することができ、もって、これらを含む前記第１及び第２のキャパシタユニットが、互いに異なる電気容量を有するようにすることができる。
【0054】
図面上では、例示的に、第１の誘電構造物７０が３つの誘電パターンを含み、第２の誘電構造物８０が２つの誘電パターンを含むと示しているが、本発明の概念は、これに限定されず、これらはそれぞれ、任意の互いに異なる数の誘電パターンを含むことができる。
【0055】
一方、第１及び第２の誘電構造物７０、８０は、互いに同一数の誘電パターンを含むこともでき、但し、この場合、第１及び第２の誘電構造物７０、８０にそれぞれ含まれた誘電パターンの少なくとも一部は、互いに異なる誘電物質を含むことで、これらの全体誘電率は、互いに異なる。
【0056】
前述したように、前記第１のキャパシタ構造物に含まれた前記第１及び第２のキャパシタユニットは、互いに異なる誘電率を有することができ、これにより、これらに同一の電圧が印加されても、これらに貯蔵される電荷量は、互いに異なる。
【0057】
さらには、一実施形態において、前記第１及び第２のキャパシタユニットにそれぞれ印加される電圧は、互いに異なる。すなわち、前記第１及び第２のキャパシタユニットにそれぞれ電気的に接続される第１及び第２の導電パターン２２、２６に印加される電圧を互いに異にするか、又は、第３及び第４の導電パターン１２４、１２８にそれぞれ印加される電圧を互いに異にすることで、前記第１及び第２のキャパシタユニットに互いに異なる電圧を印加することができる。これにより、前記第１及び第２のキャパシタユニット内にそれぞれ貯蔵される電荷量は、互いに異なる。
【0058】
結果として、前記第１及び第２のキャパシタユニットの誘電率を調節するか、これらに印加される電圧を調節することで、これらにそれぞれ貯蔵される電荷量を調節することができ、前記第１及び第２のキャパシタユニットを含む前記第１のキャパシタ構造物は、マルチレベルビットを具現することができる。
【0059】
【0060】
図２に示しているように、基板１０上に、第１及び第２の導電パターン２２、２６を収容する第１の層間絶縁膜２０を形成する。
【0061】
図３に示しているように、第１の層間絶縁膜２０及び第１及び第２の導電パターン２２、２６上に、第２の層間絶縁膜３０を形成した後、これを貫通して、第１及び第２の導電パターン２２、２６の上面にそれぞれ接触する第１及び第２のビア３２、３６を形成する。
【0062】
一実施形態において、２つの第１のビア３２は、第１の導電パターン２２の両縁の上面にそれぞれ接触しながら、互いに離隔して形成され、これらは、第１のビア対をなす。同様に、２つの第２のビア３６は、第２の導電パターン２６の両縁の上面にそれぞれ接触しながら、互いに離隔して形成され、これらは、第２のビア対をなす。
【0063】
図４に示しているように、第２の層間絶縁膜３０及び第１及び第２のビア３２、３６上に、モールド膜４０を形成した後、これを貫通する第１乃至第４のホール４２、４４、４６、４８を形成する。
【0064】
ここで、第１及び第３のホール４２、４６はそれぞれ、第１及び第２のビア３２、３６の上面を露出させ、第２のホール４４は、第１のホール４２の間に形成された第２の層間絶縁膜３０部分の上面、及び第１のホール４２に隣接した第２の層間絶縁膜３０部分の上面を露出させ、第４のホール４８は、第３のホール４６の間に形成された第２の層間絶縁膜３０部分の上面、及び第３のホール４６に隣接した第２の層間絶縁膜３０部分の上面を露出させる。
【0065】
モールド膜４０は、例えば、シリコン酸化物のような酸化物、又は、低誘電物質を含む。
【0066】
図５に示しているように、第１乃至第４のホール４２、４４、４６、４８内にそれぞれ、第１乃至第４の電極５２、５４、５６、５８を形成した後、モールド膜４０並びに第３及び第４の電極５６、５８上に、第１のマスク６２を形成し、これをエッチングマスクとして使用するエッチング工程を行う。
【0067】
一実施形態において、第１のマスク６２は、第３及び第４の電極５６、５８の上面、及びこれらの間に形成されたモールド膜４０部分、及び第１及び第４の電極５２、５８の間に形成されたモールド膜４０部分の上面に形成され、第１及び第２の電極５２、５４の上面及びこれらの間に形成されたモールド膜４０部分の上面は、露出させる。
【0068】
これにより、前記エッチング工程により、第１及び第２の電極５２、５４の間に形成されたモールド膜４０部分が除去され、これらの間に形成された第２の層間絶縁膜３０部分の上面を露出させる第１の開口６５が形成される。
【0069】
第１のマスク６２は、例えば、シリコン酸化物のような酸化物、又は、例えばシリコン窒化物のような絶縁性窒化物を含む。
【0070】
図６に示しているように、第１のマスク６２を除去した後、第１の開口６５内に、第１の誘電構造物７０を形成する。
【0071】
一実施形態において、第１の誘電構造物７０は、第１の開口６５の中央部に形成された第３の誘電パターン７６、第３の誘電パターン７６の側壁に形成された第２の誘電パターン７４、及び第２の誘電パターン７４の外側壁に形成された第１の誘電パターン７２を含む。
【0072】
一実施形態において、第１の誘電パターン７２は、第１の開口６５の側壁、第１の開口６５により露出した第２の層間絶縁膜３０部分の上面、第１乃至第４の電極５２、５４、５６、５８の上面、及びモールド膜４０の上面に、第１の誘電膜を形成し、これを異方性エッチングすることで、第１の開口６５の側壁に形成される。
【0073】
また、第２の誘電パターン７４は、第１の誘電パターン７２の側壁、第１の開口６５により露出した第２の層間絶縁膜３０部分の上面、第１乃至第４の電極５２、５４、５６、５８の上面、及びモールド膜４０の上面に、第２の誘電膜を形成し、これを異方性エッチングすることで、第１の誘電パターン７２の内側壁に形成される。
【0074】
一方、第３の誘電パターン７６は、第１の開口６５の残りの部分を満たす第３の誘電膜を、第１の開口６５により露出した第２の層間絶縁膜３０部分の上面、第１乃至第４の電極５２、５４、５６、５８の上面、及びモールド膜４０の上面に形成し、モールド膜４０の上面が露出するまで、前記第３の誘電膜を平坦化することで、第２の誘電パターン７４の内側壁に形成される。
【0075】
図７に示しているように、モールド膜４０、第１及び第２の電極５２、５４、及び第１の誘電構造物７０上に、第２のマスク６４を形成し、これをエッチングマスクとして使用するエッチング工程を行う。
【0076】
一実施形態において、第２のマスク６４は、第１及び第２の電極５２、５４の上面、及びこれらの間に形成されたモールド膜４０部分、及び第１及び第４の電極５２、５８の間に形成されたモールド膜４０部分の上面に形成され、第３及び第４の電極５６、５８の上面、及びこれらの間に形成されたモールド膜４０部分の上面は、露出させる。
【0077】
これにより、前記エッチング工程により、第３及び第４の電極５６、５８の間に形成されたモールド膜４０部分が除去され、これらの間に形成された第２の層間絶縁膜３０部分の上面を露出させる第２の開口６７が形成される。
【0078】
第２のマスク６４は、例えば、シリコン酸化物のような酸化物、又は、例えばシリコン窒化物のような絶縁性窒化物を含む。
【0079】
図８に示しているように、第２のマスク６４を除去した後、第２の開口６７内に、第２の誘電構造物８０を形成する。
【0080】
一実施形態において、第２の誘電構造物８０は、第２の開口６７の中央部に形成された第５の誘電パターン８４、及び第５の誘電パターン８４の側壁に形成された第４の誘電パターン８２を含む。
【0081】
一実施形態において、第４の誘電パターン８２は、第２の開口６７の側壁、第２の開口６７により露出した第２の層間絶縁膜３０部分の上面、第１乃至第４の電極５２、５４、５６、５８の上面、第１の誘電構造物７０の上面、及びモールド膜４０の上面に、第４の誘電膜を形成し、これを異方性エッチングすることで、第２の開口６７の側壁に形成される。
【0082】
一方、第５の誘電パターン８４は、第２の開口６７の残りの部分を満たす第５の誘電膜を、第２の開口６７により露出した第２の層間絶縁膜３０部分の上面、第１乃至第４の電極５２、５４、５６、５８の上面、第１の誘電構造物７０の上面、及びモールド膜４０の上面に形成し、モールド膜４０の上面が露出するまで、前記第５の誘電膜を平坦化することで、第４の誘電パターン８２の内側壁に形成される。
【0083】
図９に示しているように、モールド膜４０、第１乃至第４の電極５２、５４、５６、５８、及び第１及び第２の誘電構造物７０、８０上に、第３の層間絶縁膜９０を形成した後、これを貫通して、第２及び第４の電極５４、５８の上面にそれぞれ接触する第３及び第４のビア１０４、１０８を形成する。
【0084】
ここで、互いに隣接する２つの第２の電極５４の上面にそれぞれ接触する２つの第３のビア１０４は、第３のビア対をなし、互いに隣接する２つの第４の電極５８の上面にそれぞれ接触する２つの第４のビア１０８は、第４のビア対をなす。
【0085】
再度、図１を参照すると、第３の層間絶縁膜９０、及び第３及び第４のビア１０４、１０８上に、第４の層間絶縁膜１１０を形成した後、これを貫通して、第３及び第４のビア１０４、１０８の上面にそれぞれ接触する第３及び第４の導電パターン１２４、１２８を形成する。
【0086】
一実施形態において、第３の導電パターン１２４は、前記第３のビア対に含まれた第３のビア１０４の上面に接触し、第４の導電パターン１２８は、前記第４のビア対に含まれた第４のビア１０８の上面に接触する。ここで、第３のビア１０４は、第３の導電パターン１２４の両縁の底面にそれぞれ接触し、第４のビア１０８は、第４の導電パターン１２８の両縁の底面にそれぞれ接触する。
【0087】
前述した工程により、前記第１のキャパシタ構造物を形成することができる。
【0088】
図１０は、本発明の実施形態に係る第２のキャパシタ構造物を説明するための断面図である。前記第２のキャパシタ構造物は、第３及び第４の導電パターンの代わりに、第５の導電パターンを含むことを除き、図１で説明した第１のキャパシタ構造物と同様であるので、重複した説明は、省略する。
【0089】
図１０に示しているように、前記第２のキャパシタ構造物は、第４の層間絶縁膜１１０を貫通する第５の導電パターン１２０を含み、第５の導電パターン１２０は、第３及び第４のビア１０４、１０８の上面に共通して接触する。
【0090】
すなわち、図１で説明した第１のキャパシタ構造物に含まれた第１及び第２のキャパシタユニットは、互いに電気的に分離した第１及び第２の導電パターン２２、２６をそれぞれ含むだけでなく、互いに電気的に分離した第３及び第４の導電パターン１２４、１２８を含み、これにより、第３及び第４の導電パターン１２４、１２８にも、互いに異なる電圧が印加される。
【0091】
一方、図１０に示されている第２のキャパシタ構造物に含まれた第１及び第２のキャパシタユニットは、互いに電気的に分離した第１及び第２の導電パターン２２、２６をそれぞれ含むことに対して、第５の導電パターン１２０を共通して含むことによって、これによって、互いに同一の電圧が印加される。しかし、前記第２のキャパシタ構造物において、第１及び第２の導電パターン２２、２６は、依然として、互いに電気的に分離されるので、これらに互いに異なる電圧がそれぞれ印加される。
【0092】
図１１は、本発明の実施形態に係る第３のキャパシタ構造物を説明するための断面図である。前記第３のキャパシタ構造物は、第１及び第２の誘電構造物の形状を除き、図１で説明した第１のキャパシタ構造物と同様であるので、重複した説明は、省略する。
【0093】
図１１に示しているように、第１の誘電構造物７０に含まれた第２の誘電パターン７４は、第１の誘電パターン７２の側壁だけでなく、底面も覆い、また、第３の誘電パターン７６も、第２の誘電パターン７４の外側壁だけでなく、底面も覆う。
【0094】
同様に、第２の誘電構造物８０に含まれた第５の誘電パターン８４は、第４の誘電パターン８２の側壁だけでなく、底面も覆う。
【0095】
図１２は、本発明の実施形態に係る第４のキャパシタ構造物を説明するための断面図である。前記第４のキャパシタ構造物は、第１及び第２の誘電構造物の代わりに、第３及び第４の誘電構造物を含むことを除き、図１で説明した第１のキャパシタ構造物と同様であるので、重複した説明は、省略する。
【0096】
図１２に示しているように、前記第４のキャパシタ構造物に含まれた第１及び第２のキャパシタユニットはそれぞれ、第３及び第４の誘電構造物７７、８７を含み、これらはそれぞれ、単一の誘電パターンを含む。
【0097】
すなわち、第３の誘電構造物７７は、第６の誘電パターンを含み、第４の誘電構造物８７は、第７の誘電パターンを含み、前記第６及び第７の誘電パターンは、互いに異なる誘電率を有する誘電物質をそれぞれ含む。これにより、これらを含む前記第１及び第２のキャパシタユニットは、互いに異なる電気容量を有する。
【0098】
図１で説明した第１のキャパシタ構造物に含まれた第１及び第２のキャパシタユニットはそれぞれ、複数の誘電パターンが積層された構造を有する第１及び第２の誘電構造物７０、８０を含むことに対して、図１２で説明した第４のキャパシタ構造物に含まれた第１及び第２のキャパシタユニットはそれぞれ、単一の誘電パターンを含むが、これらが互いに異なる誘電率を有することで、互いに異なる誘電率を具現することができる。
【0099】
図１３ａ及び図１３ｂはそれぞれ、本発明の実施形態に係る第５のキャパシタ構造物を説明するための断面図であって、前記第５のキャパシタ構造物に含まれた第１のキャパシタユニットのみを示した図である。前記第５のキャパシタ構造物は、各第１及び第２のキャパシタユニットが含む電極の数を除き、図１で説明した第１のキャパシタ構造物と同様であるので、重複した説明は、省略する。
【0100】
図１３ａに示しているように、前記第５のキャパシタ構造物に含まれた第１のキャパシタユニットは、前記水平方向に配置された６つの電極、及びこれらの間にそれぞれ配置された５つの誘電構造物を含む。
【0101】
具体的に、前記第１のキャパシタユニットは、前記水平方向に交互に配置された３つの第１の電極５２、及び３つの第２の電極５４、すなわち、３つの第１の下部電極５２、及び３つの第１の上部電極５４を含み、これらの間には、５つの第１の誘電構造物７０が形成される。
【0102】
これにより、前記第１のキャパシタユニットは、全５つのキャパシタを含み、これらのそれぞれの電気容量の総和に該当する全体電気容量を有する。これは、図１で説明したように、(Ｎ＋１)個の電極及びＮ個の誘電パターンから構成されたＮ個のキャパシタを含む第１のキャパシタユニットにおいて、Ｎが５の場合の例示として示したものである。
【0103】
一方、図示してはいないが、前記第５のキャパシタ構造物に含まれた第２のキャパシタユニットも、前記水平方向に配置された６つの電極、及びこれらの間に配置された５つの誘電構造物を含む。具体的に、前記第２のキャパシタユニットは、前記水平方向に交互に配置された３つの第３の電極５６、及び３つの第４の電極５８、すなわち、３つの第２の下部電極５６、及び３つの第２の上部電極５８を含み、これらの間には、５つの第２の誘電構造物８０が形成される。
【0104】
【0105】
すなわち、図１３ａから、前記第１のキャパシタユニットは、第１の下部電極５２の間、及び第１の下部電極５２のうち、一側に形成された第１の下部電極５２に隣接して配置された第１の上部電極５４のみを含んでいるが、図１３ｂに示した前記第１のキャパシタユニットは、第１の下部電極５２のうち、他側に形成された第１の下部電極５２に隣接して配置された第１の上部電極５４を更に含めて、全４つの第１の上部電極５４を含む。これにより、前記第１のキャパシタユニットは、全６つの第１の誘電構造物７０、及び６つのキャパシタを含む。
【0106】
もちろん、前記第５のキャパシタ構造物に含まれた前記第２のキャパシタユニットも、前記第１のキャパシタユニットと同様に、全４つの第２の上部電極５８を含み、これにより、全６つの第２の誘電構造物８０、及び６つのキャパシタを含む。
【0107】
図１４は、本発明の実施形態に係る第６のキャパシタ構造物を説明するための断面図である。
【0108】
前記第６のキャパシタ構造物は、第３及び第４の導電パターン１２４、１２８の代わりに、第５の導電パターン１２０を含むことを除き、図１３で説明した第１のキャパシタ構造物と同様であるので、重複した説明は、省略する。
【0109】
【0110】
前記半導体装置は、図１で説明した第１のキャパシタ構造物をＤＲＡＭ装置に適用したものであって、前記第１のキャパシタ構造物に関する重複した説明は、省略する。但し、前記半導体装置は、前記第１のキャパシタ構造物の代わりに、図１０、図１１、図１２、図１３及び図１４で説明した第２乃至第６のキャパシタ構造物のいずれか１つを含むこともできる。
【0111】
後述する詳細な説明では、基板３００の上面に平行な水平方向のうち、互いに直交する２つの方向をそれぞれ、第１及び第２の方向(D1、D2)と定義し、また、基板３００の上面に平行であり、各第１及び第２の方向(D1、D2)と鋭角をなす方向を、第３の方向(D3)と定義する。一方、基板３００上面に垂直な方向は、垂直方向に称する。
【0112】
前記半導体装置は、基板３００上に形成されたアクティブパターン３０５、ゲート構造物３６０、第１のビットライン構造物５９５、コンタクトプラグ構造物、及び前記第１のキャパシタ構造物を含む。
【0113】
また、前記半導体装置は、素子分離パターン３１０、スペーサ構造物６６５、第４のスペーサ６９０、第２のキャップパターン６８５、第１及び第２の絶縁パターン構造物４３５、７９０、第４及び第５の絶縁パターン６１０、６２０、及び金属シリサイドパターン７００を更に含む。
【0114】
アクティブパターン３０５はそれぞれ、第３の方向(D3)に延在し、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。アクティブパターン３０５の側壁は、素子分離パターン３１０により覆われる。アクティブパターン３０５は、基板３００と実質的に同一の物質を含み、素子分離パターン３１０は、例えば、シリコン酸化物のような酸化物を含む。
【0115】
図１８を共に参照すると、ゲート構造物３６０は、アクティブパターン３０５及び素子分離パターン３１０の上部を貫通して、第１の方向(D1)に延在する第２のリセス内に形成される。ゲート構造物３６０は、前記第２のリセスの底面及び側壁に形成された第１のゲート絶縁パターン３３０と、前記第２のリセスの底面及び下部側壁に形成された第１のゲート絶縁パターン３３０部分上に形成された第１のゲート電極３４０と、第１のゲート電極３４０上に形成され、前記第２のリセスの上部を満たすゲートマスク３５０とを含む。
【0116】
第１のゲート絶縁パターン３３０は、例えば、シリコン酸化物のような酸化物を含み、第１のゲート電極３４０は、金属、金属窒化物、金属シリサイドなどを含み、ゲートマスク３５０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0117】
一実施形態において、ゲート構造物３６０は、第１の方向(D1)に沿って延在し、第２の方向(D2)に沿って、互いに離隔して、複数形成される。
【0118】
図１９及び図２０を共に参照すると、第１の絶縁膜構造物４３０を貫通して、アクティブパターン３０５、素子分離パターン３１０、及びゲート構造物３６０に含まれたゲートマスク３５０の上面を露出させる第３の開口４４０が形成され、第３の開口４４０によって、アクティブパターン３０５の第３の方向(D3)への中央部の上面が露出する。
【0119】
一実施形態において、第３の開口４４０の底面は、第３の開口４４０によって露出したアクティブパターン３０５の上面よりも広い。これにより、第３の開口４４０は、アクティブパターン３０５に隣接した素子分離パターン３１０の上面も共に露出させる。また、第３の開口４４０は、アクティブパターン３０５の上部、及びこれに隣接した素子分離パターン３１０の上部を貫通し、これにより、第３の開口４４０の底面は、第３の開口４４０が形成しないアクティブパターン３０５部分、すなわち、アクティブパターン３０５の第３の方向(D3)への各両縁部の上面よりも低い。
【0120】
第１のビットライン構造物５９５は、第３の開口４４０又は第１の絶縁パターン構造物４３５上において、前記垂直方向に順次積層された第７の導電パターン４５５と、第１のバリアパターン４６５と、第８の導電パターン４７５と、第３のマスク４８５と、エッチング阻止パターン５６５と、第１のキャップパターン５８５とを含む。ここで、第７の導電パターン４５５、第１のバリアパターン４６５、及び第８の導電パターン４７５は、導電構造物を形成し、第３のマスク４８５、エッチング阻止パターン５６５、及び第１のキャップパターン５８５は、絶縁構造物を形成する。
【0121】
第７の導電パターン４５５は、例えば、不純物がドープされたポリシリコンを含み、第１のバリアパターン４６５は、例えば、チタン窒化物のような金属窒化物、又は、例えばチタンシリコン窒化物のような金属シリコン窒化物を含み、第８の導電パターン４７５は、例えば、タングステンのような金属を含み、各第３のマスク４８５、エッチング阻止パターン５６５、及び第１のキャップパターン５８５は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0122】
一実施形態において、第１のビットライン構造物５９５は、基板３００の上において、第２の方向(D2)に延在し、第１の方向(D1)に沿って、互いに離隔して複数形成される。
【0123】
第４及び第５の絶縁パターン６１０、６２０は、第３の開口４４０内に形成され、第１のビットライン構造物５９５の下部側壁に接触する。第４の絶縁パターン６１０は、例えば、シリコン酸化物のような酸化物を含み、第５の絶縁パターン６２０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0124】
第１の絶縁パターン構造物４３５は、アクティブパターン３０５及び素子分離パターン３１０上において、第１のビットライン構造物５９５の下に形成され、前記垂直方向に沿って順次積層された第１乃至第３の絶縁パターン４０５、４１５、４２５を含む。ここで、第１及び第３の絶縁パターン４０５、４２５は、例えば、シリコン酸化物のような酸化物を含み、第２の絶縁パターン４１５は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0125】
前記コンタクトプラグ構造物は、アクティブパターン３０５及び素子分離パターン３１０上において、前記垂直方向に沿って順次積層された下部コンタクトプラグ６７５と、金属シリサイドパターン７００と、上部コンタクトプラグ７５５とを含む。
【0126】
下部コンタクトプラグ６７５は、アクティブパターン３０５の第３の方向(D3)への各両縁部の上面に接触する。一実施形態において、下部コンタクトプラグ６７５は、第１のビットライン構造物５９５の間で、第２の方向(D2)に沿って、互いに離隔して配置され、第２の方向(D2)に互いに隣接する下部コンタクトプラグ６７５の間には、第２のキャップパターン６８５が形成される。ここで、第２のキャップパターン６８５は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0127】
下部コンタクトプラグ６７５は、例えば、不純物がドープされたポリシリコンを含み、金属シリサイドパターン７００は、例えば、チタンシリサイド、コバルトシリサイド、ニッケルシリサイドなどを含む。
【0128】
上部コンタクトプラグ７５５は、第２の金属パターン７４５、及びこの下面を覆う第２のバリアパターン７３５を含む。第２の金属パターン７４５は、例えば、タングステンのような金属を含み、第２のバリアパターン７３５は、例えば、チタン窒化物のような金属窒化物を含む。
【0129】
一実施形態において、上部コンタクトプラグ７５５は、各第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成され、上部からすると、ハニカム状又は格子状に配列される。各上部コンタクトプラグ７５５は、上面からすると、円形、楕円形、又は、多角形を有する。
【0130】
スペーサ構造物６６５は、第１のビットライン構造物５９５の側壁及び第３の絶縁パターン４２５の側壁を覆う第１のスペーサ６００と、第１のスペーサ６００の下部外側壁に形成されたエアスペーサ６３５と、エアスペーサ６３５の外側壁、第１の絶縁パターン構造物４３５の側壁、及び第４及び第５の絶縁パターン６１０、６２０の上面を覆う第３のスペーサ６５０とを含む。
【0131】
各第１及び第３のスペーサ６００、６５０は、例えば、シリコン窒化物のような絶縁性窒化物を含み、エアスペーサ８９５は、空気を含む。
【0132】
第４のスペーサ６９０は、第１のビットライン構造物５９５の上部側壁に形成された第１のスペーサ６００部分の外側壁に形成され、エアスペーサ６３５の上端及び第３のスペーサ６５０の上面を覆う。第４のスペーサ６９０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0133】
図３０及び図３１に示しているように、第２の絶縁パターン構造物７９０は、上部コンタクトプラグ７５５、第１のビットライン構造物５９５に含まれた前記絶縁構造物の一部、及び第１、第３及び第４のスペーサ６００、６５０、６９０の一部を貫通して、上部からすると、上部コンタクトプラグ７５５を取り囲む第８の開口７６０の内壁に形成された第６の絶縁パターン７７０と、第６の絶縁パターン７７０上に形成され、第８の開口７６０の残りの部分を満たす第７の絶縁パターン７８０とを含む。ここで、エアスペーサ６３５の上端は、第６の絶縁パターン７７０により閉じられる。
【0134】
第６及び第７の絶縁パターン７７０、７８０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0135】
前記第１のキャパシタ構造物は、前記第１及び第２のキャパシタユニットを含み、第２の層間絶縁膜３０は、第６及び第７の絶縁パターン７７０、７８０、上部コンタクトプラグ７５５、及び第２のキャップパターン６８５上に形成される。
【0136】
前記第１のキャパシタユニットに含まれた第１の電極５２は、上部コンタクトプラグ７５５、及び第２の層間絶縁膜３０を貫通して、上部コンタクトプラグ７５５の上面に接触する第１のビア３２に電気的に接続され、前記第１のキャパシタユニットに含まれた第２の電極５４は、第３の層間絶縁膜９０を貫通して、第２の電極５４の上面に接触する第３のビア１０４、及び第４の層間絶縁膜１１０を貫通して、第３のビア１０４の上面に接触する第３の導電パターン１２４に電気的に接続される。
【0137】
また、前記第２のキャパシタユニットに含まれた第３の電極５６は、上部コンタクトプラグ７５５、及び第２の層間絶縁膜３０を貫通して、上部コンタクトプラグ７５５の上面に接触する第２のビア３６に電気的に接続され、前記第２のキャパシタユニットに含まれた第４の電極５８は、第３の層間絶縁膜９０を貫通して、第４の電極５８の上面に接触する第４のビア１０８、及び第４の層間絶縁膜１１０を貫通して、第４のビア１０８の上面に接触する第４の導電パターン１２８に電気的に接続される。
【0138】
図１７乃至図３２は、本発明の実施形態に係る半導体装置の製造方法を説明するための平面図及び断面図である。具体的に、図１７、図１９、図２２、図２６、及び図３０は、平面図であり、図１８は、図１７のＡ－Ａ'線及びＢ－Ｂ'線に沿う断面図を含み、図２０～図２１、図２３～図２５、図２７～図２９、及び図３１～図３２はそれぞれ、対応する平面図のＡ－Ａ'線に沿う断面図である。
【0139】
前記半導体装置の製造方法は、図１乃至図６で説明した第１のキャパシタ構造物の形成方法を、ＤＲＡＭ装置の製造方法に適用したものであり、前記第１のキャパシタ構造物の形成方法に関する重複した説明は、省略する。
【0140】
【0141】
基板３００上に素子分離パターン３１０が形成されることによって、素子分離パターン３１０により側壁が覆われるアクティブパターン３０５が定義される。
【0142】
以後、基板３００上に形成されたアクティブパターン３０５及び素子分離パターン３１０を部分的にエッチングして、第１の方向(D1)に延在する第２のリセスを形成した後、前記第２のリセス内に、ゲート構造物３６０を形成する。一実施形態において、ゲート構造物３６０は、第１の方向(D1)に沿って延在し、第２の方向(D2)に沿って、互いに離隔して、複数形成される。
【0143】
図１９及び図２０に示しているように、アクティブパターン３０５、素子分離パターン３１０、及びゲート構造物３６０上に、第１の絶縁膜構造物４３０を形成する。第１の絶縁膜構造物４３０は、順次積層された第１乃至第３の絶縁膜４００、４１０、４２０を含む。
【0144】
以後、第１の絶縁膜構造物４３０をパターニングし、これをエッチングマスクとして用いて、下部のアクティブパターン３０５、素子分離パターン３１０、及びゲート構造物３６０に含まれたゲートマスク３５０を部分的にエッチングすることで、第３の開口４４０を形成する。一実施形態において、前記エッチング工程後、残留する第１の絶縁膜構造物４３０は、上部からすると、円状又は楕円状を有し、基板３００上において、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。ここで、各第１の絶縁膜構造物４３０は、互いに隣接するアクティブパターン３０５の互いに対向する第３の方向(D3)への末端と前記垂直方向に重なる。
【0145】
図２１に示しているように、第１の絶縁膜構造物４３０、及び第３の開口４４０によって露出したアクティブパターン３０５、素子分離パターン３１０、及びゲート構造物３６０上に、第６の導電膜４５０、第１のバリア膜４６０、第７の導電膜４７０、及び第３のマスク膜４８０を順次積層し、これらは、導電構造物膜を形成する。ここで、第６の導電膜４５０は、第３の開口４４０を満たす。
【0146】
図２２及び図２３に示しているように、前記導電構造物膜上に、エッチング阻止膜及び第１のキャッピング膜を順次積層した後、前記第１のキャッピング膜をエッチングして、第１のキャップパターン５８５を形成し、これをエッチングマスクとして用いて、前記エッチング阻止膜、第３のマスク膜４８０、第７の導電膜４７０、第１のバリア膜４６０、及び第６の導電膜４５０を順次エッチングする。
【0147】
一実施形態において、第１のキャップパターン５８５は、第２の方向(D2)にそれぞれ延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。
【0148】
前記エッチング工程を行うことによって、第３の開口４４０上には、順次積層された第７の導電パターン４５５、第１のバリアパターン４６５、第８の導電パターン４７５、第３のマスク４８５、エッチング阻止パターン５６５、及び第１のキャップパターン５８５が形成され、第３の開口４４０外の第１の絶縁膜構造物４３０の第２の絶縁膜４１０上には、順次積層された第３の絶縁パターン４２５、第７の導電パターン４５５、第１のバリアパターン４６５、第８の導電パターン４７５、第３のマスク４８５、エッチング阻止パターン５６５、及び第１のキャップパターン５８５が形成される。
【0149】
以下では、順次積層された第７の導電パターン４５５、第１のバリアパターン４６５、第８の導電パターン４７５、第３のマスク４８５、エッチング阻止パターン５６５、及び第１のキャップパターン５８５を、第１のビットライン構造物５９５と称する。ここで、第７の導電パターン４５５、第１のバリアパターン４６５、及び第８の導電パターン４７５は、導電構造物を形成し、第３のマスク４８５、エッチング阻止パターン５６５、及び第１のキャップパターン５８５は、絶縁構造物を形成する。一実施形態において、第１のビットライン構造物５９５は、基板３００の上において、第２の方向(D2)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。
【0150】
図２４に示しているように、第１のビットライン構造物５９５が形成された基板３００上に、第１のスペーサ膜を形成した後、前記第１のスペーサ膜上に、第４及び第５の絶縁膜を順次形成する。
【0151】
前記第１のスペーサ膜は、第２の絶縁膜４１０上に形成された第１のビットライン構造物５９５部分の下の第３の絶縁パターン４２５の側壁も覆い、前記第５の絶縁膜は、第３の開口４４０の残りの部分を全て満たす。
【0152】
以後、エッチング工程を行い、前記第４及び第５の絶縁膜をエッチングする。一実施形態において、前記エッチング工程は、例えば、リン酸(H2PO3)、SC1及びフッ酸(HF)をエッチング液として用いる湿式エッチング工程により行われ、前記第４及び第５の絶縁膜のうち、第３の開口４４０内に形成された部分を除いた残りの部分は、除去される。これによって、前記第１のスペーサ膜の表面の大部分、すなわち、第３の開口４４０内に形成された部分以外の前記第１のスペーサ膜の部分が露出し、第３の開口４４０内に残留する前記第４及び第５の絶縁膜部分はそれぞれ、第４及び第５の絶縁パターン６１０、６２０を形成する。
【0153】
以後、前記露出した第１のスペーサ膜表面、及び第３の開口４４０内に形成された第４及び第５の絶縁パターン６１０、６２０上に、第２のスペーサ膜を形成した後、これを異方性エッチングして、第１のビットライン構造物５９５の側壁を覆う第２のスペーサ６３０を、前記第１のスペーサ膜表面、及び第４及び第５の絶縁パターン６１０、６２０上に形成する。
【0154】
以後、第１のキャップパターン５８５及び第２のスペーサ６３０をエッチングマスクとして用いるドライエッチング工程を行って、アクティブパターン３０５の上面を露出させる第４の開口６４０を形成し、第４の開口６４０により素子分離パターン３１０の上面、及びゲートマスク３５０の上面も露出される。
【0155】
前記ドライエッチング工程により、第１のキャップパターン５８５の上面及び第２の絶縁膜４１０の上面に形成された前記第１のスペーサ膜部分が除去され、これにより、第１のビットライン構造物５９５の側壁を覆う第１のスペーサ６００が形成される。また、前記ドライエッチング工程において、第１及び第２の絶縁膜４００、４１０も部分的に除去されて、第１のビットライン構造物５９５の下にそれぞれ、第１及び第２の絶縁パターン４０５、４１５として残留することになる。第１のビットライン構造物５９５の下に順次積層された第１乃至第３の絶縁パターン４０５、４１５、４２５は、第１の絶縁パターン構造物４３５を形成する。
【0156】
図２５に示しているように、第１のキャップパターン５８５の上面、第２のスペーサ６３０の外側壁、第４及び第５の絶縁パターン６１０、６２０上面の一部、及び第４の開口６４０により露出したアクティブパターン３０５、素子分離パターン３１０、及びゲートマスク３５０の上面に第３のスペーサ膜を形成した後、前記第３のスペーサ膜を異方性エッチングして、第１のビットライン構造物５９５の側壁を覆う第３のスペーサ６５０を形成する。
【0157】
第１のビットライン構造物５９５の側壁に前記水平方向に沿って順次積層された第１乃至第３のスペーサ６００、６３０、６５０は、予備スペーサ構造物６６０と称する。
【0158】
以後、第４の開口６４０を満たす犠牲膜を、基板３００上に十分な高さで形成した後、第１のキャップパターン５８５の上面が露出するまで、その上部を平坦化して、第４の開口６４０内に犠牲パターン６８０を形成する。
【0159】
一実施形態において、犠牲パターン６８０は、第２の方向(D2)に延在し、第１の方向(D1)に沿って、第１のビットライン構造物５９５によって互いに離隔して、複数形成される。犠牲パターン６８０は、例えば、シリコン酸化物のような酸化物を含む。
【0160】
図２６及び図２７に示しているように、第１の方向(D1)にそれぞれ延在し、第２の方向(D2)に互いに離隔した複数の第５の開口を含む第４のマスク(図示せず)を、第１のキャップパターン５８５、犠牲パターン６８０、及び予備スペーサ構造物６６０上に形成し、これをエッチングマスクとして用いるエッチング工程を行って、犠牲パターン６８０をエッチングする。
【0161】
一実施形態において、前記各第５の開口は、前記垂直方向にゲート構造物３６０の間領域に重なる。前記エッチング工程を行うことによって、基板３００上には、第１のビットライン構造物５９５の間に、アクティブパターン３０５及び素子分離パターン３１０の上面を露出させる第６の開口が形成される。
【0162】
前記第４のマスクを除去した後、前記第６の開口を満たす下部コンタクトプラグ膜を十分な高さに形成し、第１のキャップパターン５８５、犠牲パターン６８０、及び予備スペーサ構造物６６０の上面が露出するまで、その上部を平坦化する。これにより、前記下部コンタクトプラグ膜は、第１のビットライン構造物５９５の間で、第２の方向(D2)に沿って互いに離隔した複数の下部コンタクトプラグ６７５に変わる。また、第１のビットライン構造物５９５の間で第２の方向(D2)に延在する犠牲パターン６８０が、下部コンタクトプラグ６７５により、第２の方向(D2)に沿って互いに離隔する複数の部分に分離される。
【0163】
以後、犠牲パターン６８０を除去して、第７の開口を形成した後、前記第７の開口を満たす第２のキャップパターン６８５を形成する。一実施形態において、第２のキャップパターン６８５は、前記垂直方向にゲート構造物３６０に重なる。
【0164】
図２８に示しているように、下部コンタクトプラグ６７５の上部を除去して、第１のビットライン構造物５９５の側壁に形成された予備スペーサ構造物６６０の上部を露出した後、露出した予備スペーサ構造物６６０の第２及び第３のスペーサ６３０、６５０の上部を除去する。
【0165】
以後、下部コンタクトプラグ６７５の上部を更に除去する。これにより、下部コンタクトプラグ６７５の上面は、第２及び第３のスペーサ６３０、６５０の最上面より低くなる。
【0166】
以後、第１のビットライン構造物５９５、予備スペーサ構造物６６０、第２のキャップパターン６８５、及び下部コンタクトプラグ６７５上に、第４のスペーサ膜を形成し、これを異方性エッチングすることで、第１のビットライン構造物５９５の第１の方向(D1)への各両側壁に形成された予備スペーサ構造物６６０の上部を覆う第４のスペーサ６９０を形成し、これにより、下部コンタクトプラグ６７５の上面が露出する。
【0167】
以後、前記露出した下部コンタクトプラグ６７５の上面に、金属シリサイドパターン７００を形成する。一実施形態において、金属シリサイドパターン７００は、第１及び第２のキャップパターン５８５、６８５、第４のスペーサ６９０、及び下部コンタクトプラグ６７５上に、第１の金属膜を形成し、熱処理した後、前記第１の金属膜から未反応部分を除去することで形成される。
【0168】
図２９に示しているように、第１及び第２のキャップパターン５８５、６８５、第４のスペーサ６９０、金属シリサイドパターン７００、及び下部コンタクトプラグ６７５上に、第２のバリア膜７３０を形成した後、第２のバリア膜７３０上に、第１のビットライン構造物５９５の間の空間を満たす第２の金属膜７４０を形成する。
【0169】
以後、第２の金属膜７４０の上部に対する平坦化工程を更に行うこともできる。前記平坦化工程は、例えば、化学機械的研磨(CMP)工程、及び/又は、エッチバック工程を含む。
【0170】
図３０及び図３１に示しているように、第２の金属膜７４０及び第２のバリア膜７３０をパターニングすることで、上部コンタクトプラグ７５５を形成し、上部コンタクトプラグ７５５の間には、第８の開口７６０が形成される。
【0171】
第８の開口７６０は、第２の金属膜７４０及び第２のバリア膜７３０だけでなく、第１及び第２のキャップパターン５８５、６８５、予備スペーサ構造物６６０、及び第４のスペーサ６９０も部分的に除去することで形成される。
【0172】
上部コンタクトプラグ７５５は、第２の金属パターン７４５、及びこの下面を覆う第２のバリアパターン７３５を含む。一実施形態において、上部コンタクトプラグ７５５は、上部からすると、円形、楕円形、多角形、角が丸めた多角形などの形状を有し、第１及び第２の方向(D1、D2)に沿って、例えば、ハニカム状のパターンに配列される。
【0173】
一方、基板３００上に順次積層された下部コンタクトプラグ６７５、金属シリサイドパターン７００、及び上部コンタクトプラグ７５５は、コンタクトプラグ構造物を形成する。
【0174】
図３２に示しているように、第８の開口７６０により露出した予備スペーサ構造物６６０に含まれた第２のスペーサ６３０を除去して、エアギャップを形成し、第８の開口７６０の底面及び側壁に第６の絶縁パターン７７０を形成した後、第８の開口７６０の残りの部分を満たす第７の絶縁パターン７８０を形成する。
【0175】
第６及び第７の絶縁パターン７７０、７８０は、第２の絶縁パターン構造物７９０を形成する。
【0176】
第６の絶縁パターン７７０により、前記エアギャップの上端が覆われ、これにより、エアスペーサ６３５が形成される。第１のスペーサ６００、エアスペーサ６３５、及び第３のスペーサ６５０は、スペーサ構造物６６５を形成する。
【0177】
【0178】
【0179】
前記半導体装置は、図１で説明した第１のキャパシタ構造物を、垂直チャンネルトランジスタ(VCT)ＤＲＡＭ装置に適用したものであって、前記第１のキャパシタ構造物に関する重複した説明は、省略する。但し、前記半導体装置は、前記第１のキャパシタ構造物の代わりに、図１０、図１１、図１２、図１３及び図１４で説明した第２乃至第６のキャパシタ構造物のいずれか１つを含むこともできる。
【0180】
以下の発明の詳細な説明では、基板８００の上面に平行な水平方向のうち、互いに直交する２つの方向をそれぞれ、第１及び第２の方向(D1、D2)と定義し、また、基板８００の上面に垂直な垂直方向は、第５の方向(D5)と称する。
【0181】
図３３及び図３４に示しているように、前記半導体装置は、基板８００上に形成された第２のビットライン構造物、第２のゲート電極９３５、第２のゲート絶縁パターン９２５、チャンネル９１５、コンタクトプラグ９７０、及び前記第１のキャパシタ構造物を含む。
【0182】
また、前記半導体装置は、第８の絶縁膜８１０、第１１及び第１２の絶縁パターン９４０、９６０、及び第５乃至第８の層間絶縁パターン８５０、８６０、９５０、９８０を更に含む。
【0183】
基板８００は、半導体物質、絶縁物質、導電物質などを含む。
【0184】
【0185】
一実施形態において、前記第２のビットライン構造物は、第８の絶縁膜８１０上において、第５の方向(D5)に沿って順次積層された第９の絶縁パターン８２０、第２のビットライン８３０、及び第１０の絶縁パターン８４０を含む。ここで、各第９の絶縁パターン８２０及び第２のビットライン８３０は、第１の方向(D1)に延在し、第１０の絶縁パターン８４０は、第２のビットライン８３０上において、第１の方向(D1)に沿って互いに離隔して、複数形成される。
【0186】
前記第２のビットライン構造物は、第２の方向(D2)に沿って互いに離隔して、複数形成され、第５の層間絶縁パターン８５０は、第８の絶縁膜８１０上において、第１の方向(D1)に延在し、第２の方向(D2)に互いに隣接する前記第２のビットライン構造物の間に形成される。
【0187】
ここで、第５の層間絶縁パターン８５０は、第２の方向(D2)に第１０の絶縁パターン８４０と隣接する部分の上面は、この上面と実質的に同一の高さに形成され、第２の方向(D2)に第１０の絶縁パターン８４０と隣接しない部分の上面は、第２のビットライン８３０の上面と実質的に同一の高さに形成される。すなわち、第５の層間絶縁パターン８５０の上面の高さは、第１の方向(D1)に沿って、周期的に変わる。
【0188】
各第８の絶縁膜８１０及び第５の層間絶縁パターン８５０は、例えば、シリコン酸化物のような酸化物を含み、第２のビットライン８３０は、例えば、金属、金属窒化物、金属シリサイドなどのような導電物質を含み、第９及び第１０の絶縁パターン８２０、８４０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0189】
第１０の絶縁パターン８４０及び第５の層間絶縁パターン８５０上には、第２の方向(D2)に延在する第６の層間絶縁パターン８６０が形成される。第６の層間絶縁パターン８６０は、例えば、シリコン酸化物のような酸化物を含む。以下では、第６の層間絶縁パターン８６０、その下に形成された第１０の絶縁パターン８４０、及び第１０の絶縁パターン８４０と同一の高さに形成された第５の層間絶縁パターン８５０の上部を、バー(bar)構造物と称する。前記バー構造物は、第２の方向(D2)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。
【0190】
チャンネル９１５は、前記バー構造物の間に形成され、第２のビットライン８３０及び第５の層間絶縁パターン８５０上において、第２の方向(D2)に沿って互いに離隔して、複数形成される。ここで、第２の方向(D2)に互いに隣接するチャンネル９１５の間には、第１４の絶縁パターン５００が形成される。第１４の絶縁パターン５００は、例えば、シリコン酸化物のような酸化物、又は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0191】
また、チャンネル９１５は、第１の方向(D1)に延在する第２のビットライン８３０上において、第１の方向(D1)に沿って互いに離隔して、複数形成される。図面上では、各チャンネル９１５の第２の方向(D2)への幅が、第２のビットライン８３０の第２の方向(D2)への幅と同一であると示されているが、本発明の概念は、これに限定されない。
【0192】
一実施形態において、チャンネル９１５は、第２のビットライン８３０の上面、第５の層間絶縁パターン８５０の上面、及び前記バー構造物の側壁に形成され、一定の厚さを有する。これにより、チャンネル９１５は、第１の方向(D1)への断面がカップ形状を有する。
【0193】
一実施形態において、チャンネル９１５は、酸化物半導体物質を含む。前記酸化物半導体物質は、例えば、ZTO(zinc tin oxide)、IZO(indium zinc oxide)、ZnOx(zinc oxide)、IGZO(indium gallium zinc oxide)、IGSO(indium gallium silicon oxide)、インジウム酸化物(InOx、In２O３)、SnO２(tin oxide)、TiOx(titanium oxide)、ZnxOyNz(zinc oxide nitride)、MgxZnyOz(magnesium zincoxide)、InxZnyOa(indium zinc oxide)、InxGayZnzOa(indium gallium zinc oxide)、ZrxInyZnzOa(zirconium indium zinc oxide)、HfxInyZnzOa(hafnium indium zinc oxide)、SnxInyZnzOa(tin indium zinc oxide)、AlxSnyInzZnaOd (aluminum tin indium zinc oxide)、SixInyZnzOa (silicon indiumzinc oxide)、ZnxSnyOz(zinc tin oxide)、AlxZnySnzOa(aluminum zinc tin oxide)、GaxZnySnzOa (gallium zinc tin oxide)、ZrxZnySnzOa (zirconium zinc tin oxide)、及びInGaSiO (indium gallium silicon oxide)のうち、少なくとも１つを含む。
【0194】
一実施形態において、チャンネル９１５は、非晶質状態の酸化物半導体物質を含む。一実施形態において、チャンネル９１５の上面は、前記バー構造物の上面よりも低い。
【0195】
第７の層間絶縁パターン９５０は、前記バー構造物の間において、第２のビットライン８３０及び第５の層間絶縁パターン８５０上に形成されたチャンネル９１５部分上に形成され、第２の方向(D2)に延在し、その底面及び側壁が、第１１の絶縁パターン９４０により覆われる。第１１の絶縁パターン９４０は、第１の方向(D1)への側壁がカップ形状を有し、第２のビットライン８３０及び第５の層間絶縁パターン８５０上に形成されたチャンネル９１５部分の上面に接触する。
【0196】
第７の層間絶縁パターン９５０は、例えば、シリコン酸化物のような酸化物を含み、第１１の絶縁パターン９４０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0197】
前記バー構造物の一側に形成されたチャンネル９１５部分と第１１の絶縁パターン９４０の間には、第２のゲート絶縁パターン９２５、及び第２のゲート電極９３５が形成される。
【0198】
第２のゲート電極９３５は、第１１の絶縁パターン９４０の外側壁に接触し、第２の方向(D2)に延在し、その上面が第７の層間絶縁パターン９５０、及び第１１の絶縁パターン９４０の上面と実質的に同一の高さに形成される。第２のゲート電極９３５は、例えば、金属、金属窒化物、金属シリサイドなどのような導電物質を含む。
【0199】
第２のゲート絶縁パターン９２５は、第２のゲート電極９３５の底面及び外側壁を覆い、第２の方向(D2)に延在する。また、第２のゲート絶縁パターン９２５は、前記バー構造物の一側壁に形成されたチャンネル９１５部分、及びその上部に形成されたコンタクトプラグ９７０下部の内側壁、及び第２のビットライン８３０及び第５の層間絶縁パターン８５０の上面に形成されたチャンネル９１５部分の上面に接触する。これにより、第２のゲート絶縁パターン９２５は、第１の方向(D1)への断面がＬ字状を有する。
【0200】
第２のゲート絶縁パターン９２５は、例えば、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物などのような金属酸化物、又は、シリコン酸化物を含む。
【0201】
第７の層間絶縁パターン９５０、第１１の絶縁パターン９４０、及び第２のゲート電極９３５の上には、第１２の絶縁パターン９６０が形成され、第２の方向(D2)に延在する。ここで、第１２の絶縁パターン９６０は、第７の層間絶縁パターン９５０、第１１の絶縁パターン９４０、及び第２のゲート電極９３５の上面、及び第２のゲート絶縁パターン９２５の上部内側壁に接触する。
【0202】
一実施形態において、第１２の絶縁パターン９６０の上面は、第２のゲート絶縁パターン９２５の上面と実質的に同一の高さに形成される。第１２の絶縁パターン９６０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。
【0203】
コンタクトプラグ９７０は、第５の方向(D5)に沿って、第２のビットライン８３０と第２のゲート電極９３５が交差する各領域にいて、チャンネル９１５の上面に接触する。ここで、コンタクトプラグ９７０は、チャンネル９１５に隣接した第２のゲート絶縁パターン９２５、第６の層間絶縁パターン８６０、及び第１２の絶縁パターン９６０の上面にも接触し、第２のゲート電極９３５の上面とは接触せず、第１２の絶縁パターン９６０によりこれと離隔される。
【0204】
一実施形態において、コンタクトプラグ９７０は、チャンネル９１５の上面に接触する下部、及び前記下部上に形成され、前記下部よりも大きい幅を有する上部を含む。ここで、コンタクトプラグ９７０の下部は、第２のゲート絶縁パターン９２５及び第６の層間絶縁パターン８６０に接触し、その底面は、第２のゲート電極９３５の上面よりも低い。
【0205】
一実施形態において、コンタクトプラグ９７０は、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成され、上部からすると、格子状又はハニカム状に配置される。コンタクトプラグ９７０は、例えば、金属、金属窒化物、金属シリサイドなどのような導電物質を含む。
【0206】
第８の層間絶縁パターン９８０は、第６の層間絶縁パターン８６０、チャンネル９１５、第２のゲート絶縁パターン９２５、及び第１２の絶縁パターン９６０上に形成され、コンタクトプラグ９７０の側壁を覆う。第８の層間絶縁パターン９８０は、例えば、シリコン酸化物のような酸化物を含む。
【0207】
前記第１のキャパシタ構造物は、前記第１及び第２のキャパシタユニットを含み、第２の層間絶縁膜３０は、第８の層間絶縁パターン９８０、及びコンタクトプラグ９７０上に形成される。
【0208】
前記第１のキャパシタユニットに含まれた第１の電極５２は、コンタクトプラグ９７０、及び第２の層間絶縁膜３０を貫通して、コンタクトプラグ９７０の上面に接触する第１のビア３２に電気的に接続され、前記第１のキャパシタユニットに含まれた第２の電極５４は、第３の層間絶縁膜９０を貫通して、第２の電極５４の上面に接触する第３のビア１０４、及び第４の層間絶縁膜１１０を貫通して、第３のビア１０４の上面に接触する第３の導電パターン１２４に電気的に接続される。
【0209】
また、前記第２のキャパシタユニットに含まれた第３の電極５６は、コンタクトプラグ９７０、及び第２の層間絶縁膜３０を貫通して、コンタクトプラグ９７０の上面に接触する第２のビア３６に電気的に接続され、前記第２のキャパシタユニットに含まれた第４の電極５８は、第３の層間絶縁膜９０を貫通して、第４の電極５８の上面に接触する第４のビア１０８、及び第４の層間絶縁膜１１０を貫通して、第４のビア１０８の上面に接触する第４の導電パターン１２８に電気的に接続される。
【0210】
前記半導体装置において、第２のビットライン８３０とコンタクトプラグ９７０の間に形成されたチャンネル９１５内において、第５の方向(D5)、すなわち、垂直方向に電流が流れ、これにより、前記半導体装置は、垂直チャンネルを有する垂直チャンネルトランジスタ(Vertical Channel Transistor：VCT)を含む。
【0211】
図３５乃至図４５は、本発明の実施形態に係る半導体装置の製造方法を説明するための平面図及び断面図である。具体的に、図３５、図３７、図４０、図４２及び図４４は、平面図であり、図３６は、図３５のＡ－Ａ'線に沿う断面図であり、図３８～図３９、図４１、図４３及び図４５は、対応する平面図のＢ－Ｂ'線に沿う断面図である。
【0212】
前記半導体装置の製造方法は、図１乃至図６で説明した第１のキャパシタ構造物の形成方法を、垂直チャンネルトランジスタ(VCT)ＤＲＡＭ装置の製造方法に適用したものであって、前記第１のキャパシタ構造物の形成方法に関する重複した説明は、省略する。
【0213】
図３５及び図３６に示しているように、基板８００上に、第８の絶縁膜８１０、第９の絶縁、第２のビットライン膜、及び第１０の絶縁膜を順次積層し、前記第１０の絶縁膜、前記第２のビットライン膜、及び前記第９の絶縁膜をパターニングして、それぞれ、第１０の絶縁パターン８４０、第２のビットライン８３０、及び第９の絶縁パターン８２０を形成する。
【0214】
基板８００上に順次積層された第９の絶縁パターン８２０、第２のビットライン８３０、及び第１０の絶縁パターン８４０は、第２のビットライン構造物と称する。一実施形態において、前記第２のビットライン構造物は、基板８００上において、第１の方向(D1)に延在し、第２の方向(D2)に沿って互いに離隔して、複数形成される。これにより、第２の方向(D2)に互いに隣接した前記第２のビットライン構造物の間には、第８の絶縁膜８１０の上面を露出させる第９の開口が形成される。
【0215】
以後、前記第９の開口を満たす第５の層間絶縁膜を、前記第２のビットライン構造物及び第８の絶縁膜８１０上に形成し、前記第２のビットライン構造物の上面が露出するまで、前記第５の層間絶縁膜の上部を平坦化し、これにより、前記第２のビットライン構造物の間には、第１の方向(D1)に延在する第５の層間絶縁パターン８５０が形成される。
【0216】
一実施形態において、前記平坦化工程は、例えば、化学機械的研磨(CMP)工程及び/又は、エッチバック工程を含む。
【0217】
図３７及び図３８に示しているように、前記第２のビットライン構造物及び第５の層間絶縁パターン８５０上に、第６の層間絶縁膜を形成し、例えば、ドライエッチング工程により、前記第６の層間絶縁膜及び第１０の絶縁パターン８４０を部分的に除去して、第２のビットライン８３０及び第５の層間絶縁パターン８５０の上面を露出させ、第２の方向(D2)に延在する第１０の開口８７０を形成する。
【0218】
これにより、前記第６の層間絶縁膜はそれぞれ、第２の方向(D2)に延在し、第１の方向(D1)に互いに離隔した複数の第６の層間絶縁パターン８６０に分離される。
【0219】
図３９に示しているように、第１０の開口８７０により露出した第２のビットライン８３０及び第５の層間絶縁パターン８５０の上面、及び第６の層間絶縁パターン８６０の側壁及び上面に、チャンネル膜９１０、第２のゲート絶縁膜９２０、及び第２のゲート電極膜９３０を順次積層する。
【0220】
一実施形態において、チャンネル膜９１０、第２のゲート絶縁膜９２０、及び第２のゲート電極膜９３０は、例えば、原子層蒸着(ALD)工程、化学気相蒸着(CVD)工程などのような蒸着工程により形成される。
【0221】
一実施形態において、チャンネル膜９１０は、例えば、ＩＧＺＯのような非晶質酸化物半導体物質を含むように形成され、相対的に低温で形成される。これに対して、第２のゲート絶縁膜９２０及び第２のゲート電極膜９３０は、相対的に高温で形成される。
【0222】
図４０及び図４１に示しているように、第２のゲート電極膜９３０及び第２のゲート絶縁膜９２０に対して、異方性エッチング工程を行い、これにより、これらはそれぞれ、第２のゲート電極９３５及び第２のゲート絶縁パターン９２５に変わり、第１０の開口８７０の側壁に形成される。
【0223】
第２のゲート絶縁パターン９２５の外側壁は、チャンネル膜９１０の内側壁、及びチャンネル膜９１０の第１の方向(D1)への縁上面に接触する。一実施形態において、第２のゲート絶縁パターン９２５は、第１の方向(D1)への断面がＬ字状を有する。
【0224】
第２のゲート電極９３５は、第２のゲート絶縁パターン９２５の内側壁、及びチャンネル膜９１０の縁上面に形成された部分の上面に接触する。
【0225】
以後、例えば、エッチバック工程を行って、第２のゲート電極９３５の上部を除去する。これにより、第２のゲート電極９３５の上面は、第２のゲート絶縁パターン９２５の上面よりも低くなり、第２のゲート絶縁パターン９２５の上部の内側壁が露出する。一実施形態において、第２のゲート電極９３５の上面は、第６の層間絶縁パターン８６０の上面よりも低い。
【0226】
図４２及び図４３に示しているように、第２のゲート電極９３５の側壁及び上面、第２のゲート絶縁パターン９２５の上部内側壁及び上面、及びチャンネル膜９１０の上面に、第１１の絶縁膜を形成し、前記第１２の絶縁膜上に、第１０の開口８７０の残りの部分を満たす第７の層間絶縁膜を形成した後、第６の層間絶縁パターン８６０の上面が露出するまで、前記第７の層間絶縁膜の上部、前記第１１の絶縁膜の上部、第２のゲート絶縁パターン９２５の上部、及びチャンネル膜９１０の上部に対して、平坦化工程を行う。
【0227】
前記平坦化工程は、例えば、化学機械的研磨(CMP)工程及び/又はエッチバック工程を含む。
【0228】
前記平坦化工程を行うことによって、第１０の開口８７０内には、第７の層間絶縁パターン９５０、及びこの底面及び側壁を覆う第１１の絶縁パターン９４０が形成され、チャンネル膜９１０は、第１の方向(D1)に沿って互いに離隔した複数のチャンネル９１５に分離される。一実施形態において、各チャンネル９１５は、第２の方向(D2)に延在し、第１の方向(D1)への断面がカップ形状を有する。
【0229】
以後、第７の層間絶縁パターン９５０の上部、及び第１１の絶縁パターン９４０の上部を除去して、第２のゲート電極９３５の上面を露出させる第３のリセスを形成した後、前記第３のリセス内に、第１２の絶縁パターン９６０を形成する。
【0230】
第１２の絶縁パターン９６０は、第２のゲート電極９３５、第７の層間絶縁パターン９５０、第１１の絶縁パターン９４０、第２のゲート絶縁パターン９２５、チャンネル９１５、及び第６の層間絶縁パターン８６０上に、前記第３のリセスを満たす第１２の絶縁膜を形成した後、第６の層間絶縁パターン８６０の上面が露出するまで、前記第１２の絶縁膜を平坦化することで形成される。
【0231】
以後、各チャンネル９１５を部分的に除去して、第２のビットライン８３０及び第５の層間絶縁パターン８５０の上面を露出させる第１１の開口を形成した後、前記第１１の開口内に、第１３の絶縁パターン５００を形成する。これにより、第２の方向(D2)に延在するチャンネル９１５は、第２の方向(D2)に沿って互いに離隔して、複数に分離される。結果として、チャンネル９１５は、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。
【0232】
図４４及び図４５に示しているように、チャンネル９１５の上部を部分的に除去して、第４のリセスを形成した後、前記第４のリセスを満たすコンタクトプラグ膜を、チャンネル９１５、第６の層間絶縁パターン８６０、第２のゲート絶縁パターン９２５、及び第１２の絶縁パターン９６０上に形成し、これをパターニングして、チャンネル９１５の上面に接触するコンタクトプラグ９７０を形成する。
【0233】
一実施形態において、コンタクトプラグ９７０は、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。
【0234】
一実施形態において、コンタクトプラグ９７０は、上部からすると、格子状に配置される。他の実施形態において、コンタクトプラグ９７０は、上部からすると、ハニカム状に配置される。
【0235】
再度、図３３及び図３４を参照すると、第６の層間絶縁パターン８６０、チャンネル９１５、第２のゲート絶縁パターン９２５、及び第１２の絶縁パターン９６０上に、コンタクトプラグ９７０を覆う第８の層間絶縁膜を形成し、コンタクトプラグ９７０の上面が露出するまで、前記第８の層間絶縁膜上部を平坦化し、これにより、コンタクトプラグ９７０の側壁を覆う第８の層間絶縁パターン９８０が形成される。
【0236】
以後、コンタクトプラグ９７０及び第８の層間絶縁パターン９８０上に、前記第１のキャパシタ構造物を形成することで、前記半導体装置の製造を完成する。
【0237】
上述したように本発明の好適な実施形態を参照して説明したが、当該技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を様々に修正及び変更できることを理解するだろう。
【符号の説明】
【0238】
１０：基板
２０、３０、９０、１１０：第１乃至第４の層間絶縁膜
２２、２６、１２４、１２８、１２０：第１乃至第５の導電パターン
３２、３６、１０４、１０８：第１乃至第４のビア
４０：モールド膜
４２、４４、４６、４８：第１乃至第４のホール
５２、５４、５６、５８：第１乃至第４の電極
６２、６４、４８５：第１乃至第３のマスク
６５、６７、４４０、６４０、７６０、８７０：第１、第２、第３、第４、第８、第１０の開口
７０、８０、７７、８７：第１乃至第４の誘電構造物
７２、７４、７６、８２、８４：第１乃至第５の誘電パターン
３００、８００：基板
３０５：アクティブパターン
３１０：素子分離パターン
３３０、９２５：第１、第２のゲート絶縁パターン
３４０、９３５：第１、第２のゲート電極
３５０：ゲートマスク
３６０：ゲート構造物
４００、４１０、４２０：第１乃至第３の絶縁膜
４０５、４１５、４２５、６１０、６２０、７７０、７８０：第１乃至第７の絶縁パターン
４３０：第１の絶縁膜構造物
４３５、７９０：第１、第２の絶縁パターン構造物
４５０、４７０：第６、第７の導電膜
４５５、４７５：第７、第８の導電パターン
４６０、７３０：第１、第２のバリア膜
４６５、７３５：第１、第２のバリアパターン
４８０：第３のマスク膜
５６５：エッチング阻止パターン
５８５、６８５：第１、第２のキャップパターン
５９５：第１のビットライン構造物
６００、６３０、６５０、６９０：第１乃至第４のスペーサ
６３５：エアスペーサ
６６０：予備スペーサ構造物
６６５：スペーサ構造物
６７５：下部コンタクトプラグ
６８０：犠牲パターン
７００：金属シリサイドパターン
７４０：第２の金属膜
７４５：第２の金属パターン
７５５：上部コンタクトプラグ
８１０：第８の絶縁膜
８２０、８４０、９４０、９６０：第９乃至第１２の絶縁パターン
８３０：第２のビットライン
８５０、８６０、９５０、９８０：第５乃至第８の層間絶縁パターン
９２０：第２のゲート絶縁膜
９３０：第２のゲート電極膜
９７０：コンタクトプラグ
２０、３０、９０、１１０：第１乃至第４の層間絶縁膜
２２、２６、１２４、１２８、１２０：第１乃至第５の導電パターン
３２、３６、１０４、１０８：第１乃至第４のビア
４０：モールド膜
４２、４４、４６、４８：第１乃至第４のホール
５２、５４、５６、５８：第１乃至第４の電極
６２、６４、４８５：第１乃至第３のマスク
６５、６７、４４０、６４０、７６０、８７０：第１、第２、第３、第４、第８、第１０の開口
７０、８０、７７、８７：第１乃至第４の誘電構造物
７２、７４、７６、８２、８４：第１乃至第５の誘電パターン
３００、８００：基板
３０５：アクティブパターン
３１０：素子分離パターン
３３０、９２５：第１、第２のゲート絶縁パターン
３４０、９３５：第１、第２のゲート電極
３５０：ゲートマスク
３６０：ゲート構造物
４００、４１０、４２０：第１乃至第３の絶縁膜
４０５、４１５、４２５、６１０、６２０、７７０、７８０：第１乃至第７の絶縁パターン
４３０：第１の絶縁膜構造物
４３５、７９０：第１、第２の絶縁パターン構造物
４５０、４７０：第６、第７の導電膜
４５５、４７５：第７、第８の導電パターン
４６０、７３０：第１、第２のバリア膜
４６５、７３５：第１、第２のバリアパターン
４８０：第３のマスク膜
５６５：エッチング阻止パターン
５８５、６８５：第１、第２のキャップパターン
５９５：第１のビットライン構造物
６００、６３０、６５０、６９０：第１乃至第４のスペーサ
６３５：エアスペーサ
６６０：予備スペーサ構造物
６６５：スペーサ構造物
６７５：下部コンタクトプラグ
６８０：犠牲パターン
７００：金属シリサイドパターン
７４０：第２の金属膜
７４５：第２の金属パターン
７５５：上部コンタクトプラグ
８１０：第８の絶縁膜
８２０、８４０、９４０、９６０：第９乃至第１２の絶縁パターン
８３０：第２のビットライン
８５０、８６０、９５０、９８０：第５乃至第８の層間絶縁パターン
９２０：第２のゲート絶縁膜
９３０：第２のゲート電極膜
９７０：コンタクトプラグ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13a】
【図13b】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】