特開 2024-43759 半導体装置及び半導体記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024043759

(43)【公開日】2024-04-02

(54)【発明の名称】半導体装置及び半導体記憶装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20240326BHJP

   H01L 21/8234 20060101ALI20240326BHJP

   H01L 27/088 20060101ALI20240326BHJP

   H01L 21/28 20060101ALI20240326BHJP

   H01L 21/822 20060101ALI20240326BHJP

   H10B 12/00 20230101ALI20240326BHJP

   H10B 99/00 20230101ALI20240326BHJP

【ＦＩ】

H01L29/78 626A

H01L29/78 618B

H01L29/78 613B

H01L27/06 102A

H01L27/088 E

H01L27/088 331E

H01L21/28 301B

H01L21/28 301

H01L27/04 C

H01L27/108 671Z

H01L27/105 441

H01L27/108 671A

H01L27/108 621B

H01L27/108 621C

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022148926

(22)【出願日】2022-09-20

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100140486

【弁理士】

【氏名又は名称】鎌田 徹

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100121843

【弁理士】

【氏名又は名称】村井 賢郎

(72)【発明者】

【氏名】渡邉 大輔

(72)【発明者】

【氏名】側瀬 聡文

(72)【発明者】

【氏名】岩崎 剛之

(72)【発明者】

【氏名】上遠野 一広

(72)【発明者】

【氏名】武藤 祐輔

(72)【発明者】

【氏名】三鬼 悠輔

(72)【発明者】

【氏名】木村 晃典

【テーマコード（参考）】

4M104

5F038

5F048

5F083

5F110

【Ｆターム（参考）】

4M104AA01

4M104AA03

4M104AA08

4M104AA09

4M104BB04

4M104BB14

4M104BB16

4M104BB18

4M104BB30

4M104BB36

4M104CC01

4M104FF04

4M104FF11

4M104FF13

4M104GG08

4M104GG14

4M104GG16

4M104HH15

5F038AC05

5F038AC09

5F038AC10

5F038AC15

5F038EZ01

5F038EZ20

5F048AB01

5F048AC01

5F048AC03

5F048AC10

5F048BA01

5F048BA19

5F048BA20

5F048BB01

5F048BB09

5F048BC18

5F048BD07

5F048BF07

5F048BF15

5F048BF16

5F048CB01

5F048CB03

5F048CB04

5F048CB07

5F083AD02

5F083AD06

5F083AD24

5F083GA01

5F083GA06

5F083HA02

5F083JA02

5F083JA37

5F083JA39

5F083JA40

5F083JA55

5F083JA60

5F083KA01

5F083KA05

5F083LA12

5F083LA16

5F083MA06

5F083MA18

5F083MA19

5F110AA06

5F110BB06

5F110BB11

5F110CC09

5F110DD05

5F110EE01

5F110EE02

5F110EE04

5F110EE24

5F110FF02

5F110FF03

5F110GG01

5F110GG15

5F110GG23

5F110HK01

5F110HK04

5F110HK07

5F110HK21

5F110HK22

5F110NN03

5F110NN23

5F110NN72

5F110NN74

(57)【要約】

【課題】酸化物半導体における酸素が拡散することを抑制することによって良好なオフリーク特性を実現し、かつ、良好な導電性によるオン電流の確保を実現可能な半導体装置及び半導体記憶装置を提供する。
【解決手段】半導体装置は、第１電極と、第２電極と、前記第1電極と前記第２電極との間に設けられる酸化物半導体と、所定元素、酸素及び添加元素を含み、前記第１電極と前記酸化物半導体との間に設けられる第１酸化物層と、を備え、前記所定元素は、タンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブのうちの少なくとも１つであり、前記添加元素は、リン、硫黄、銅、亜鉛、ガリウム、ゲルマニウム、ヒ素、セレン、銀、インジウム、錫、アンチモン、テルル及びビスマスのうちの少なくとも１つである。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１電極と、
第２電極と、
前記第1電極と前記第２電極との間に設けられる酸化物半導体と、
所定元素、酸素及び添加元素を含み、前記第１電極と前記酸化物半導体との間に設けられる第１酸化物層と、を備え、
前記所定元素は、タンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブのうちの少なくとも１つであり、
前記添加元素は、リン、硫黄、銅、亜鉛、ガリウム、ゲルマニウム、ヒ素、セレン、銀、インジウム、錫、アンチモン、テルル及びビスマスのうちの少なくとも１つである、
半導体装置。

【請求項2】

第１電極と、
第２電極と、
酸素を除く元素のうち、最も多く含まれる元素が第１元素であり、前記第1電極と前記第２電極との間に設けられる酸化物半導体と、
酸素を除く元素のうち、最も多く含まれる元素が第２元素であり、前記第１電極と前記酸化物半導体との間に設けられる第１酸化物層と、を備え、
前記第２元素と酸素との結合解離エネルギーは、前記第１元素と酸素との結合解離エネルギーより大きい、
半導体装置。

【請求項3】

前記第２元素と酸素との結合解離エネルギーは、７００ｋＪ／ｍｏｌ以上である、
請求項２に記載の半導体装置。

【請求項4】

前記第２元素と酸素との結合解離エネルギーは、前記第１元素と酸素との結合解離エネルギーの２倍より大きい、
請求項２に記載の半導体装置。

【請求項5】

前記第１酸化物層に含まれる前記添加元素の原子パーセントを、前記第１酸化物層に含まれるタンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブのうちの少なくとも１つのうち、最も多く含まれる元素の原子パーセントで除した値は、０．４以下である、
請求項１に記載の半導体装置。

【請求項6】

前記第１酸化物層と前記酸化物半導体との間に設けられる第１酸化物電極を、さらに備える、
請求項１又は２に記載の半導体装置。

【請求項7】

タンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブの各々の元素の少なくとも１つの元素と、酸素と、リン、硫黄、銅、亜鉛、ガリウム、ゲルマニウム、ヒ素、セレン、銀、インジウム、錫、アンチモン、テルル及びビスマスのうちの少なくとも１つの元素と、を含み、前記第２電極と前記酸化物半導体との間に設けられる第２酸化物層をさらに備える、
請求項１に記載の半導体装置。

【請求項8】

酸素を除く元素のうち、最も多く含まれる元素が第３元素であり、前記第２電極と前記酸化物半導体との間に設けられる第２酸化物層をさらに備え、
前記第３元素と酸素との結合解離エネルギーは、前記第１元素と酸素との結合解離エネルギーより大きい、
請求項２に記載の半導体装置。

【請求項9】

前記第２酸化物層と前記酸化物半導体との間に設けられる第２酸化物電極をさらに備える、
請求項７又は８に記載の半導体装置。

【請求項10】

前記酸化物半導体を囲むゲート電極と、
前記酸化物半導体の少なくとも一部と前記ゲート電極との間に設けられる絶縁膜と、をさらに備える、
請求項１又は２に記載の半導体装置。

【請求項11】

前記酸化物半導体は、第１方向に沿って延在し、前記第１方向の両端において前記第１酸化物層及び前記第２酸化物層とそれぞれ接する、
請求項７又は８に記載の半導体装置。

【請求項12】

請求項１又は２に記載の前記半導体装置と、
前記第２電極に接続される第１キャパシタ電極と、
前記第１キャパシタ電極と対向する第２キャパシタ電極と、
前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える、
半導体記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、半導体装置及び半導体記憶装置に関する。

【背景技術】

【0002】

半導体素子の中には、酸化物半導体によって形成されたものがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開ＵＳ２０２１／０３９９０５２号明細書

【特許文献2】米国特許出願公開ＵＳ２０１７／０２６３６８１号明細書

【特許文献3】米国特許出願公開ＵＳ２０１５／００８４０４３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

酸化物半導体における酸素が拡散することを抑制することによって良好なオフリーク特性を実現し、かつ、良好な導電性によるオン電流の確保を実現可能な技術が求められている。

【0005】

本開示は、酸化物半導体における酸素が拡散することを抑制することによって良好なオフリーク特性を実現し、かつ、良好な導電性によるオン電流の確保を実現可能な半導体装置及び半導体記憶装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示に係る半導体装置は、第１電極と、第２電極と、前記第1電極と前記第２電極との間に設けられる酸化物半導体と、所定元素、酸素及び添加元素を含み、前記第１電極と前記酸化物半導体との間に設けられる第１酸化物層と、を備え、前記所定元素は、タンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブのうちの少なくとも１つであり、前記添加元素は、リン、硫黄、銅、亜鉛、ガリウム、ゲルマニウム、ヒ素、セレン、銀、インジウム、錫、アンチモン、テルル及びビスマスのうちの少なくとも１つである。

【0007】

本開示に係る半導体装置は、第１電極と、第２電極と、酸素を除く元素のうち、最も多く含まれる元素が第１元素であり、前記第1電極と前記第２電極との間に設けられる酸化物半導体と、酸素を除く元素のうち、最も多く含まれる元素が第２元素であり、前記第１電極と前記酸化物半導体との間に設けられる第１酸化物層と、を備え、前記第２元素と酸素との結合解離エネルギーは、前記第１元素と酸素との結合解離エネルギーより大きい。

【0008】

本開示に係る半導体記憶装置は、前記半導体装置と、前記第２電極に接続される第１キャパシタ電極と、前記第１キャパシタ電極と対向する第２キャパシタ電極と、前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係るメモリセルアレイの回路構成例を説明するための回路図である。

【図2】第１実施形態に係る半導体記憶装置の構造例を説明するための断面模式図であり、ＹＺ面に平行な断面の一部を示す。

【図3】比較例に係る半導体装置を説明するための断面模式図であり、ＹＺ面に平行な断面の一部を示す。

【図4】第２実施形態に係る半導体装置を説明するための断面模式図であり、ＹＺ面に平行な断面の一部を示す。

【図5】第３実施形態に係る半導体装置を説明するための断面模式図であり、ＹＺ面に平行な断面の一部を示す。

【図6】第４実施形態に係る半導体装置を説明するための断面模式図であり、ＹＺ面に平行な断面の一部を示す。

【発明を実施するための形態】

【0010】

以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。

【0011】

［第１実施形態］
第１実施形態に係る半導体記憶装置の構成について説明する。各図面には、Ｘ軸、Ｙ軸及びＺ軸を示すことがある。Ｘ軸、Ｙ軸及びＺ軸は、右手系の３次元の直交座標を形成する。以下、Ｘ軸の矢印方向をＸ軸＋方向、矢印とは逆方向をＸ軸－方向と呼ぶことがあり、その他の軸についても同様である。なお、Ｚ軸＋方向及びＺ軸－方向を、それぞれ「上方」及び「下方」と呼ぶこともある。また、Ｘ軸、Ｙ軸又はＺ軸にそれぞれ直交する面を、ＹＺ面、ＺＸ面又はＸＹ面と呼ぶことがある。

【0012】

本明細書において「接続」とは物理的な接続だけでなく電気的な接続も含み、特に指定する場合を除き、直接接続だけでなく間接接続も含む。

【0013】

第１実施形態に係る半導体記憶装置１０１は、ＯＳ－ＲＡＭ（Oxide Semiconductor-Random Access Memory）であって、メモリセルアレイを備える。

【0014】

図１に示すように、メモリセルアレイは、複数のメモリセルＭＣと、複数のワード線ＷＬと、複数のビット線ＢＬと、を含む。

【0015】

図１には、複数のワード線ＷＬの一例として、ワード線ＷＬ_ｎ、ワード線ＷＬ_ｎ＋１及びワード線ＷＬ_ｎ＋２が示される（ここで、ｎは整数である）。また、図１には、ビット線ＢＬの一例として、ビット線ＢＬ_ｍ、ビット線ＢＬ_ｍ＋１及びビット線ＢＬ_ｍ＋２が示される（ここで、ｍは整数である）。なお、複数のメモリセルＭＣの個数は、図１に示す個数に限定されない。

【0016】

複数のメモリセルＭＣは、例えばマトリクス状に配列されることにより、メモリセルアレイを形成する。メモリセルＭＣは、電界効果トランジスタ（ＦＥＴ）であるメモリトランジスタＭＴＲと、メモリキャパシタＭＣＰと、を含む。

【0017】

行方向に沿って設けられる一連のメモリセルＭＣは、自己の属する行（例えば第ｎ行）に対応するワード線ＷＬ（例えばワード線ＷＬ_ｎ）に接続される。列方向に沿って設けられる一連のメモリセルＭＣは、自己の属する列（例えば第ｍ＋２列）に対応するビット線ＢＬ（例えばビット線ＢＬ_ｍ＋２）に接続される。

【0018】

詳細には、メモリセルＭＣに含まれるメモリトランジスタＭＴＲのゲートは、当該メモリセルＭＣの属する行に対応するワード線ＷＬに接続される。メモリトランジスタＭＴＲのソース又はドレインの一方は、当該メモリセルＭＣの属する列に対応するビット線ＢＬに接続される。

【0019】

メモリセルＭＣに含まれるメモリキャパシタＭＣＰの一方の電極は、当該メモリセルＭＣに含まれるメモリトランジスタＭＴＲのソース又はドレインの他方に接続される。メモリセルＭＣの他方の電極は、特定の電位を供給する電源線（図示しない）に接続される。

【0020】

メモリセルＭＣは、対応するワード線ＷＬの電位に基づくメモリトランジスタＭＴＲのスイッチングにより、対応するビット線ＢＬを流れる電流によるメモリキャパシタＭＣＰへの電荷の蓄積によってデータを保持可能に構成される。

【0021】

図２に示すように、半導体記憶装置１０１は、半導体基板１０と、回路１１と、キャパシタ２０と、半導体装置３０と、導電体３３と、絶縁層３４、３５、４５及び６３と、を備える。

【0022】

キャパシタ２０は、絶縁膜２２（誘電膜）と、導電体２３と、絶縁膜２２を介して対向する第１キャパシタ電極２４及び第２キャパシタ電極２５と、を含む。

【0023】

半導体装置３０は、電界効果トランジスタ４０（半導体素子）と、電界効果トランジスタ４０の下方に設けられる導電性酸化物層３２（第２電極）と、電界効果トランジスタ４０の上方に設けられる酸化物セレクタ５１（第１酸化物層）及び導電層５２（第１電極）と、を含む。導電層５２は、ＴｉＮ層５２ａと、ＴｉＮ層５２ａの上方に位置するタングステン層５２ｂと、を含む。

【0024】

電界効果トランジスタ４０は、チャネルに相当する酸化物半導体層４１（金属酸化物半導体）と、ゲート電極に相当する導電層４２（ゲート電極）と、導電層４２と酸化物半導体層４１との間に設けられ、ゲート絶縁膜に相当する絶縁層４３（絶縁膜）と、を含む。

【0025】

回路１１は、半導体記憶装置１０１の複数のメモリセルＭＣ（半導体装置３０）のうち、所定のメモリセルＭＣを選択するためのデコーダ、ビット線ＢＬに接続されるセンスアンプ、ＳＲＡＭから構成されるレジスタなどの周辺回路を構成する。回路１１は、ＣＭＯＳプロセスで形成されたＰチャネル型電界効果トランジスタ（Ｐｃｈ－ＦＥＴ）及びＮチャネル型電界効果トランジスタ（Ｎｃｈ－ＦＥＴ）の電界効果トランジスタを有するＣＭＯＳ回路を含んでよい。

【0026】

回路１１の電界効果トランジスタは、例えば単結晶シリコン基板などの半導体基板１０を用いて形成可能である。Ｐｃｈ－ＦＥＴ及びＮｃｈ－ＦＥＴは、半導体基板１０にチャネル領域とソース領域とドレイン領域とを有し、半導体基板１０の表面に近接した領域において半導体基板１０の表面と略平行なＸ軸方向又はＹ軸方向にキャリアを流すためのチャネルを有する、いわゆる、横型の電界効果トランジスタである。なお、半導体基板１０はＰ型乃至Ｎ型の導電型を有していてもよい。なお、図２は、便宜のため、回路１１の電界効果トランジスタの一例を図示する。

【0027】

キャパシタ２０は、メモリセルＭＣに含まれるメモリキャパシタＭＣＰである（図１参照）。図２には、４つのキャパシタ２０を図示しているが、キャパシタ２０の個数は、４つに限定されない。

【0028】

本実施形態では、キャパシタ２０は、半導体基板１０の上方（半導体基板１０の表面よりも上方の領域。なお上方とは半導体基板１０の表面から離間する方向（Ｚ軸＋方向）に相当する。）に設けられる。キャパシタ２０における第１キャパシタ電極２４は、導電性酸化物層３２に接続される。キャパシタ２０における第２キャパシタ電極に相当する第２キャパシタ電極２５は、第１キャパシタ電極２４と対向する。絶縁膜２２は、第１キャパシタ電極２４と第２キャパシタ電極２５との間に設けられる。

【0029】

キャパシタ２０は、シリンダー型キャパシタなどの３次元キャパシタである。ただし本実施形態のキャパシタとして、電荷を蓄積可能な構成を備える他のキャパシタを採用してもよい。第２キャパシタ電極２５は、導電体２３の上方に設けられ、導電体２３の上方の端面と当接する。絶縁膜２２は、第２キャパシタ電極２５の上方の端面と側面とを覆う。第１キャパシタ電極２４は、導電性酸化物層３２の下方に設けられ、導電性酸化物層３２の下方の端面と当接する。第１キャパシタ電極２４は、絶縁膜２２の上方の端面と側面の上方の一部とを覆う。

【0030】

絶縁膜２２は、酸化ハフニウムなどの材料を含んでよい。導電体２３、第１キャパシタ電極２４及び第２キャパシタ電極２５は、タングステン（Ｗ）及び窒化チタン（ＴｉＮ）などの材料を含んでよい。

【0031】

導電体３３は、回路１１と半導体装置３０とを電気的に接続する配線を含む。導電体３３は、ビア配線を含んでよく、例えば図２に示されるようにＺ軸方向に延伸してワード線ＷＬと半導体基板１０上に設けられる回路１１とを接続するビア配線を有する。導電体３３は、例えば銅を含む。

【0032】

絶縁層３４は、複数のキャパシタ２０間に設けられる。絶縁層３４は、例えばシリコンと酸素とを含有するシリコン酸化膜である。

【0033】

絶縁層３５は、絶縁層３４の上方に設けられる。絶縁層３５は、例えばシリコンと窒素とを含有するシリコン窒化膜である。

【0034】

半導体装置３０は、キャパシタ２０の上方に設けられる。半導体装置３０における導電性酸化物層３２は、第１キャパシタ電極２４の上方に設けられる。導電性酸化物層３２は、インジウム－錫－酸化物（ＩＴＯ）などの金属酸化物を含む。

【0035】

電界効果トランジスタ４０は、メモリセルＭＣのメモリトランジスタＭＴＲに相当する（図１参照）。電界効果トランジスタ４０は、導電性酸化物層３２の上方に設けられる。

【0036】

電界効果トランジスタ４０の酸化物半導体層４１は、酸化物セレクタ５１及び導電性酸化物層３２とそれぞれ当接する。酸化物半導体層４１は、導電性酸化物層３２に対して半導体基板１０から離れる方向（Ｚ軸＋方向に相当し、上方と呼んでもよい）に位置する。酸化物セレクタ５１は、酸化物半導体層４１に対して半導体基板１０から離れる方向（Ｚ軸＋方向に相当し、上方と呼んでもよい）に位置する。このような構成を備えることにより、電界効果トランジスタ４０は、半導体基板１０の表面に略垂直なＺ軸方向（第１方向）に延伸するチャネルを有する、いわゆる、縦型のトランジスタである。

【0037】

酸化物半導体層４１は、Ｚ軸方向（第１方向）に延在する柱状体である。酸化物半導体層４１は、電界効果トランジスタ４０のチャネルを形成する。酸化物半導体層４１は、アモルファス構造を有する。

【0038】

また、酸化物半導体層４１は、酸素欠損がドナーとなる半導体であり、金属元素として、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）と、ガリウム（Ｇａ）と、を含む。詳細には、酸化物半導体層４１は、インジウム、ガリウム及び亜鉛の酸化物すなわちＩＧＺＯ（ＩｎＧａＺｎＯ）である。

【0039】

酸化物半導体層４１は、Ｚ軸方向の両端において（例えば、Ｚ軸方向を向いた２つの端面において）酸化物セレクタ５１及び導電性酸化物層３２とそれぞれ接する。酸化物半導体層４１のＺ軸＋方向の一端は、酸化物セレクタ５１を介して導電層５２に接続され、電界効果トランジスタ４０のソースまたはドレインの一方として機能する。酸化物半導体層４１のＺ軸－方向の他端は、導電性酸化物層３２に接続され、電界効果トランジスタ４０のソースまたはドレインの他方として機能する。なお、酸化物半導体層４１は、自己の側面において酸化物セレクタ５１及び導電性酸化物層３２の少なくとも一方と接する構成であってもよい。

【0040】

導電性酸化物層３２は、キャパシタ２０における第１キャパシタ電極２４と、電界効果トランジスタ４０における酸化物半導体層４１との間に設けられ、電界効果トランジスタ４０のソース電極またはドレイン電極の他方として機能する。導電性酸化物層３２は、電界効果トランジスタ４０における酸化物半導体層４１と同様に金属酸化物を含むため、電界効果トランジスタ４０と導電性酸化物層３２との接続抵抗を低減できる。

【0041】

導電層４２は、酸化物半導体層４１と対向して設けられる。酸化物半導体層４１と導電層４２との間に絶縁層４３が設けられる。導電層４２は、酸化物半導体層４１に対してＺ軸方向と交わる第２方向に位置する。酸化物半導体層４１における酸化物セレクタ５１と導電性酸化物層３２との間の第１部分４１ａは絶縁層４３と接し、絶縁層４３は導電層４２と接する。

【0042】

本実施形態では、導電層４２は、Ｙ軸方向に延在し、酸化物半導体層４１を囲む。導電層４２は、ＸＹ面において絶縁層４３を挟んで酸化物半導体層４１に重畳する。導電層４２は、電界効果トランジスタ４０のゲート電極を構成するとともに、ワード線ＷＬとして機能する。導電層４２は、例えば金属、金属化合物、又は、半導体を含む。導電層４２は、例えば、タングステン、チタン（Ｔｉ）、窒化チタン、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、およびルテニウム（Ｒｕ）からなる群より選ばれる少なくとも一つの材料を含む。導電層４２は導電体３３に接続される。

【0043】

絶縁層４３は、ＸＹ面において、酸化物半導体層４１と導電層４２との間に設けられる。絶縁層４３は、電界効果トランジスタ４０のゲート絶縁膜を形成する。絶縁層４３は、例えば、シリコンと、酸素または窒素と、を含む。

【0044】

電界効果トランジスタ４０は、ゲート電極がチャネルを囲んで配置される、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。ＳＧＴにより半導体記憶装置の面積を小さくできる。

【0045】

酸化物半導体を含むチャネル層を有する電界効果トランジスタは、半導体基板１０に設けられた電界効果トランジスタよりもオフリーク電流が低い。よって、例えばメモリセルＭＣに保持されたデータを長く保持できるため、リフレッシュ動作の回数を減らすことができる。また、酸化物半導体を含むチャネル層を有する電界効果トランジスタは、低温プロセスで形成可能であるため、キャパシタ２０に熱ストレスを与えることを抑制できる。

【0046】

絶縁層４５は、例えば複数の電界効果トランジスタ４０の間に設けられる。絶縁層４５は、例えばシリコンと酸素とを含有するシリコン酸化膜である。

【0047】

酸化物セレクタ５１は、酸化物半導体層４１の上方の端面に当接する。酸化物セレクタ５１は、酸化物と添加元素とを含む。

【0048】

酸化物は、所定元素及び酸素を含む。所定元素は、タンタル（Ｔａ）、ホウ素（Ｂ）、ハフニウム（Ｈｆ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）及びニオブ（Ｎｂ）のうちの少なくとも１つである。添加元素は、リン（Ｐ）、硫黄（Ｓ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）、セレン（Ｓｅ）、銀（Ａｇ）、インジウム（Ｉｎ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）及びビスマス（Ｂｉ）のうちの少なくとも１つである。

【0049】

また、酸化物セレクタ５１に含まれる第２元素と酸素との結合解離エネルギーは、酸化物半導体層４１に含まれる第１元素と酸素との結合解離エネルギーより大きい。ここで、第１元素は、酸化物半導体層４１において、酸素を除く元素のうち、最も多く含まれる元素である。第２元素は、酸化物セレクタ５１において、酸素を除く元素のうち、最も多く含まれる元素である。

【0050】

本実施形態では、第１元素は、例えば、錫、インジウム、ガリウム又は亜鉛である。Ｓｎ－Ｏ結合、Ｉｎ－Ｏ結合及びＧａ－Ｏ結合の結合解離エネルギーは、それぞれ５２８、３４６及び３７４ｋＪ／ｍｏｌである。Ｚｎ－Ｏ結合の結合解離エネルギーは、２５０ｋＪ／ｍｏｌ以下である。

【0051】

第２元素と酸素との結合解離エネルギーは、７００ｋＪ／ｍｏｌ以上である。本実施形態では、第２元素は、例えば、タンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム又はニオブである。Ｔａ－Ｏ結合、Ｂ－Ｏ結合、Ｈｆ－Ｏ結合、Ｓｉ－Ｏ結合、Ｚｒ－Ｏ結合及びＮｂ－Ｏ結合の結合解離エネルギーは、それぞれ８３９、８０９、８０１、８００、７６６及び７２７ｋＪ／ｍｏｌである。

【0052】

第２元素と酸素との結合解離エネルギーは、第１元素と酸素との結合解離エネルギーの２倍より大きいことが好ましい。具体的には、第１元素が、インジウム、ガリウム又は亜鉛であり、第２元素が、ケイ素であることが好ましい。

【0053】

また、酸化物セレクタ５１に含まれる添加元素の原子パーセントを、酸化物セレクタ５１における酸化物に含まれるタンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブのうちの少なくとも１つのうち、最も多く含まれる元素の原子パーセントで除した値は、０．４以下であることが好ましい。

【0054】

具体的には、添加元素がヒ素であり、酸化物セレクタ５１における酸化物に最も多く含まれる元素がケイ素のとき、ヒ素の原子パーセントをケイ素の原子パーセントで除した値が０．４以下となることが好ましい。

【0055】

導電層５２は、電界効果トランジスタ４０のソース電極またはドレイン電極の一方として機能する。導電層５２は、酸化物セレクタ５１の少なくとも一部の上方に設けられ、酸化物セレクタ５１に当接する。導電層５２は、図示しないビット線ＢＬに電気的に接続される電極を形成する。導電層５２はビット線ＢＬを介して回路１１中のセンスアンプに電気的に接続される。導電層５２は、金属元素を含む。本実施形態では、導電層５２におけるＴｉＮ層５２ａは、ＴｉＮを含む。なお、ＴｉＮ層５２ａは、ＴｉＮ以外の他の元素を含む導電層であってもよい。タングステン層５２ｂは、タングステンを含む。なお、タングステン層５２ｂは、タングステン以外の他の元素を含む導電層であってもよい。また、導電層５２がＴｉＮ層５２ａ及びタングステン層５２ｂの２つの層を含む構成に限らず、導電層５２が３つ以上の層を含む構成であってもよいし、導電層５２が１つの層で形成される構成であってもよい。

【0056】

絶縁層６３は、例えば酸化物セレクタ５１と導電層５２とを含む積層と、同様に酸化物セレクタ５１と導電層５２とを含む隣接する積層との間に設けられる。絶縁層６３は、例えばシリコンと酸素とを含有するシリコン酸化膜である。

【0057】

酸化物セレクタ５１は、セレクタとして動作する。ここでセレクタとは、一端と他端との間に印加される電圧が低い場合に相対的に大きな抵抗を有するために電流がほとんど流れず、一端と他端との間に印加される電圧が高い場合に相対的に小さな抵抗を有するために電流が流れるという性質を有する材料から構成される素子である。抵抗値が変動するときの電圧は、しきい値電圧と呼ばれる場合がある。したがって、酸化物セレクタ５１の一端と他端との間の電圧がしきい値電圧以下のとき、酸化物セレクタ５１の一端と他端との間の抵抗が大きくなり、電流がほとんど流れない。

【0058】

一方、酸化物セレクタ５１の一端と他端との間の電圧がしきい値電圧より大きいとき、酸化物セレクタ５１の一端と他端との間の抵抗が小さくなり、電流が流れる。

【0059】

本実施形態では、酸化物セレクタ５１のＺ軸方向の両端間の電圧がしきい値電圧以下のとき、酸化物セレクタ５１に電流がほとんど流れず、当該電圧がしきい値電圧より大きいとき、酸化物セレクタ５１に電流が流れる。

【0060】

図３は、比較例に係る半導体装置９０を示す。同図に示されるように、比較例に係る半導体装置９０は、酸化物セレクタ５１の代わりにＩＴＯ層５０を備える点において本実施形態に係る半導体装置３０と異なる。なお、半導体装置３０と同様の構成については、半導体装置９０と同一の符号を付して説明を省略する。

【0061】

半導体装置９０の製造プロセスにおいて加熱処理（アニール処理）を行う場合、熱エネルギーが付与されることによって、酸化物半導体層４１における酸素がＩＴＯ層５０に拡散するとともに、ＩＴＯ層５０における酸素がＴｉＮ層５２ａに拡散することがある。

【0062】

酸化物半導体層４１における酸素欠損はドナーとして機能するので、酸素欠損の量を適正に制御する必要がある。酸化物半導体層４１に酸素欠損が過剰に生成されると、酸化物半導体層４１の電気的性質が金属に近づき半導体性が失われてしまう。

【0063】

詳細には、酸化物半導体層４１における酸素欠損の量が適正である場合、導電層４２にゲート電圧を印加しないときには酸化物半導体層４１に電流が流れないオフ状態となる。ゲート電圧を大きくしていくと、ゲート電圧がしきい値電圧（以下、Ｖｔｈと称することがある。）になったときに酸化物半導体層４１に電流が流れ始め、オン状態となる。

【0064】

しかしながら、酸化物半導体層４１において酸素欠損が過剰に生成されると、Ｖｔｈが負側にシフトし、ゲート電圧が低いとき（例えば、グラウンド電圧）でも酸化物半導体層４１に電流が流れてしまうことがある。つまり、酸化物半導体層４１のオフリーク特性が悪くなる。

【0065】

また、ＴｉＮ層５２ａに過剰な酸素が拡散すると、寄生抵抗値が大きい酸化層がＴｉＮ層５２ａに形成される。また、金属的なＩＴＯ層５０における酸素濃度によっては、ＩＴＯ層５０と酸化物半導体層４１との間のショットキー障壁によりコンタクト抵抗が増大することがある。このため、酸化物半導体層４１がオン状態のときに酸化物半導体層４１に流れるオン電流（以下、Ｉｏｎと称することがある。）が低下してしまう。

【0066】

これに対して、図２に示す半導体装置３０では、酸化物セレクタ５１に含まれる酸化物の酸素と酸素以外の元素との結合解離エネルギー（以下、酸素結合解離エネルギーと称することがある。）が大きい。このため、加熱処理を行う場合において、酸化物セレクタ５１に含まれる酸素がＴｉＮ層５２ａに拡散すること、及び酸化物半導体層４１に含まれる酸素が酸化物セレクタ５１に拡散することを抑制することができる。

【0067】

これにより、酸化物半導体層４１における酸素欠損を抑制することができるので、酸化物半導体層４１のＶｔｈが負側へシフトすることを抑制し、ひいては良好なオフリーク特性を実現することができる。

【0068】

また、ＴｉＮ層５２ａにおける酸化層の形成、及びショットキー障壁による抵抗値の増大を抑制することができるので、Ｉｏｎの低下を抑制し、ひいては良好な導電性によるオン電流の確保を実現することができる。

【0069】

［第２実施形態］
第２実施形態に係る半導体装置３０ａについて説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

【0070】

図４に示すように、半導体装置３０ａは、図２に示す半導体装置３０と比べて、酸化物セレクタ５１と酸化物半導体層４１との間にＩＴＯ層５０（第１酸化物電極）をさらに備える点で第１実施形態に係る半導体装置３０と異なる。

【0071】

例えば、酸化物セレクタ５１と酸化物半導体層４１とが直接当接する場合、ショットキー障壁などによって接触抵抗が増大することがある。半導体装置３０ａでは、酸化物セレクタ５１と酸化物半導体層４１との間にＩＴＯ層５０が設けられるので、接触抵抗を下げることができる。

【0072】

また、酸素結合解離エネルギーが大きい酸化物セレクタ５１がＩＴＯ層５０とＴｉＮ層５２ａとの間に設けられる構成により、加熱処理を行う場合において、ＩＴＯ層５０における酸素がＴｉＮ層５２ａに拡散することを抑制することができる。

【0073】

これにより、ＴｉＮ層５２ａにおける酸化層の形成による抵抗値の増大を抑制することができるので、Ｉｏｎの低下を抑制し、ひいては良好な導電性によるオン電流を確保することができる。

【0074】

［第３実施形態］
第３実施形態に係る半導体装置３０ｂについて説明する。図５に示すように、半導体装置３０ｂは、図２に示す半導体装置３０と比べて、導電性酸化物層３２の代わりに酸化物セレクタ５３（第２酸化物層）を備える点で第１実施形態に係る半導体装置３０と異なる。半導体装置３０ｂでは、第１キャパシタ電極２４が「第２電極」に相当する。

【0075】

酸化物セレクタ５３は、酸化物半導体層４１の下方の端面に当接する上方の端面と第１キャパシタ電極２４の上方の端面に当接する下方の端面と、を有する。酸化物セレクタ５３は、セレクタとして動作する。

【0076】

酸化物セレクタ５３は、酸化物と添加元素とを含む。酸化物セレクタ５３に含まれる酸化物及び添加元素は、酸化物セレクタ５１に含まれる酸化物及び添加元素とそれぞれ同様である。

【0077】

詳細には、酸化物セレクタ５３に含まれる酸化物は、所定元素と酸素とを含む。所定元素は、タンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブのうちの少なくとも１つである。酸化物セレクタ５３に含まれる添加元素は、リン、硫黄、銅、亜鉛、ガリウム、ゲルマニウム、ヒ素、セレン、銀、インジウム、錫、アンチモン、テルル及びビスマスのうちの少なくとも１つである。

【0078】

また、酸化物セレクタ５３に含まれる第３元素と酸素との結合解離エネルギーは、酸化物半導体層４１に含まれる第１元素と酸素との結合解離エネルギーより大きい。ここで、第３元素は、酸化物セレクタ５３において、酸素を除く元素のうち、最も多く含まれる元素である。

【0079】

本実施形態では、第３元素と酸素との結合解離エネルギーは、７００ｋＪ／ｍｏｌ以上である。第３元素は、例えば、タンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム又はニオブである。

【0080】

第３元素と酸素との結合解離エネルギーは、第１元素と酸素との結合解離エネルギーの２倍より大きいことが好ましい。具体的には、第１元素が、インジウム、ガリウム又は亜鉛であり、第３元素が、ケイ素であることが好ましい。

【0081】

また、酸化物セレクタ５３に含まれる添加元素の原子パーセントを、酸化物セレクタ５３における酸化物に含まれるタンタル、ホウ素、ハフニウム、ケイ素、ジルコニウム及びニオブのうちの少なくとも１つのうち、最も多く含まれる元素の原子パーセントで除した値は、０．４以下であることが好ましい。

【0082】

なお、酸化物セレクタ５３の組成と酸化物セレクタ５１の組成とは、同じであってもよいし、異なっていてもよい。

【0083】

また、半導体装置３０ｂのように酸化物半導体層４１の両端に酸化物セレクタ５１及び５３が設けられる構成について説明したが、これに限定するものではない。例えば、酸化物セレクタ５１が設けられず、酸化物半導体層４１の下方にだけ酸化物セレクタ５３が設けられる構成であってもよい。

【0084】

［第４実施形態］
第４実施形態に係る半導体装置３０ｃについて説明する。図６に示すように、半導体装置３０ｃは、図５に示す半導体装置３０ｂと比べて、酸化物セレクタ５３と酸化物半導体層４１との間にＩＴＯ層５４（第２酸化物電極）をさらに備える点で第３実施形態に係る半導体装置３０ｂと異なる。

【0085】

ＩＴＯ層５４は、酸化物半導体層４１の下方の端面に当接する上方の端面を有する。酸化物セレクタ５３は、ＩＴＯ層５４の下方の端面及び側面を覆う。

【0086】

例えば、酸化物セレクタ５３と酸化物半導体層４１とが直接当接する場合、ショットキー障壁などによって接触抵抗が増大することがある。半導体装置３０ｃでは、酸化物セレクタ５３と酸化物半導体層４１との間にＩＴＯ層５４が設けられるので、接触抵抗を下げることができる。

【0087】

また、酸素結合解離エネルギーが大きい酸化物セレクタ５３がＩＴＯ層５４と第１キャパシタ電極２４との間に設けられる構成により、加熱処理を行う場合において、ＩＴＯ層５４における酸素が第１キャパシタ電極２４に拡散することを抑制することができる。

【0088】

これにより、第１キャパシタ電極２４における酸化層の形成による抵抗値の増大を抑制することができるので、Ｉｏｎの低下を抑制し、ひいては良好な導電性によるオン電流を確保することができる。

【0089】

なお、酸化物セレクタ５１と酸化物半導体層４１との間に、ＩＴＯ層５０が設けられる構成であってもよい。

【0090】

（ａ）本実施形態では、電界効果トランジスタ４０がＳＧＴである構成について説明したが、これに限定するものではない。電界効果トランジスタ４０は、ボトムゲート型構造などの他の構造を有する構成であってもよい。

【0091】

（ｂ）本実施形態では、電界効果トランジスタ４０がＯＳ－ＲＡＭに用いられる構成について説明したが、これに限定するものではない。電界効果トランジスタ４０は、ＯＳ－ＲＡＭ以外の半導体装置に適用することも可能である。

【0092】

以上、具体例を参照しつつ本実施形態について説明した。しかし、本開示はこれらの具体例に限定されるものではない。これら具体例に、当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。前述した各具体例が備える各要素およびその配置、条件、形状などは、例示したものに限定されるわけではなく適宜変更することができる。前述した各具体例が備える各要素は、技術的な矛盾が生じない限り、適宜組み合わせを変えることができる。

【符号の説明】

【0093】

１０…半導体基板
１１…回路
２０…キャパシタ
２２…絶縁膜
２３…導電体
２４…第１キャパシタ電極
２５…第２キャパシタ電極
３０、３０ａ、３０ｂ、３０ｃ…半導体装置
３２…導電性酸化物層
３３…導電体
３４、３５…絶縁層
４０…電界効果トランジスタ
４１…酸化物半導体層
４２…導電層
４３、４５…絶縁層
５０…ＩＴＯ層
５１…酸化物セレクタ
５２…導電層
５２ａ…ＴｉＮ層
５２ｂ…タングステン層
５３…酸化物セレクタ
５４…ＩＴＯ層
６３…絶縁層
９０…半導体装置
１０１…半導体記憶装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】