知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024043775
(43)【公開日】2024-04-02
(54)【発明の名称】メモリシステム
(51)【国際特許分類】
G11C 16/26 20060101AFI20240326BHJP
G11C 7/04 20060101ALI20240326BHJP
G11C 16/04 20060101ALI20240326BHJP
G11C 11/56 20060101ALI20240326BHJP
G06F 12/00 20060101ALI20240326BHJP
G06F 11/30 20060101ALI20240326BHJP
【ＦＩ】
G11C16/26 100
G11C7/04
G11C16/04 170
G11C11/56 220
G06F12/00 597U
G06F11/30 158
G06F11/30 140N
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022148952
(22)【出願日】2022-09-20
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】高田 万里江
(72)【発明者】
【氏名】白川 政信
(72)【発明者】
【氏名】武田 奈穂美
【テーマコード（参考）】
5B042
5B160
5B225
【Ｆターム（参考）】
5B042GA33
5B042MA08
5B042MC38
5B160NA01
5B225BA01
5B225BA19
5B225CA13
5B225DA03
5B225DA10
5B225DE08
5B225EA05
5B225EH08
5B225FA01
(57)【要約】
【課題】リードデータに発生するエラービットの数を簡単な管理で抑制することができるメモリシステムを提供すること。
【解決手段】コントローラは、第１タイミングにおいて、温度センサから第１温度検出値を取得し、取得動作を第１記憶領域について実行し、第１電圧値を第１温度検出値に基づいて温度設定値における判定電圧である第２電圧値に変換して記録する。取得動作は、判定電圧を用いて複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する判定電圧である第１電圧値を取得する動作である。コントローラは、第１タイミングより後に、温度センサから第２温度検出値を取得し、第２電圧値を第２温度検出値における判定電圧である第３電圧値に変換し、第３電圧値の電圧を判定電圧として用いて複数のメモリセルからデータをリードする。
【選択図】図１９
【解決手段】コントローラは、第１タイミングにおいて、温度センサから第１温度検出値を取得し、取得動作を第１記憶領域について実行し、第１電圧値を第１温度検出値に基づいて温度設定値における判定電圧である第２電圧値に変換して記録する。取得動作は、判定電圧を用いて複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する判定電圧である第１電圧値を取得する動作である。コントローラは、第１タイミングより後に、温度センサから第２温度検出値を取得し、第２電圧値を第２温度検出値における判定電圧である第３電圧値に変換し、第３電圧値の電圧を判定電圧として用いて複数のメモリセルからデータをリードする。
【選択図】図１９
【特許請求の範囲】
【請求項1】
ワード線と前記ワード線に接続される複数のメモリセルとを備える第１記憶領域を備える不揮発性の第１メモリと、
前記複数のメモリセルのしきい値電圧の温度依存性に対応する第１情報が格納されるように構成された第２メモリと、
前記複数のメモリセルのしきい値電圧に対応する判定電圧の値が記録される第２情報が格納されるように構成された第３メモリと、
温度センサと、
第１タイミングにおいて、
前記温度センサから第１温度検出値を取得し、
前記判定電圧を用いて前記複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する前記判定電圧の値である第１電圧値を取得する、取得動作を前記第１記憶領域について実行し、
前記第１電圧値を前記第１温度検出値と前記第１情報とに基づいて温度設定値における前記判定電圧の値である第２電圧値に変換し、前記第２電圧値を前記第２情報に記録し、
前記第１タイミングよりも後の第２タイミングにおいて、
前記温度センサから第２温度検出値を取得し、
前記第２情報に記録された前記第２電圧値を前記第２温度検出値と前記第１情報とに基づいて前記第２温度検出値における前記判定電圧の値である第３電圧値に変換し、
前記第３電圧値の電圧を前記判定電圧として用いて前記複数のメモリセルからデータを取得する第１リード動作を実行する、
ように構成されたコントローラと、
を備えるメモリシステム。
前記複数のメモリセルのしきい値電圧の温度依存性に対応する第１情報が格納されるように構成された第２メモリと、
前記複数のメモリセルのしきい値電圧に対応する判定電圧の値が記録される第２情報が格納されるように構成された第３メモリと、
温度センサと、
第１タイミングにおいて、
前記温度センサから第１温度検出値を取得し、
前記判定電圧を用いて前記複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する前記判定電圧の値である第１電圧値を取得する、取得動作を前記第１記憶領域について実行し、
前記第１電圧値を前記第１温度検出値と前記第１情報とに基づいて温度設定値における前記判定電圧の値である第２電圧値に変換し、前記第２電圧値を前記第２情報に記録し、
前記第１タイミングよりも後の第２タイミングにおいて、
前記温度センサから第２温度検出値を取得し、
前記第２情報に記録された前記第２電圧値を前記第２温度検出値と前記第１情報とに基づいて前記第２温度検出値における前記判定電圧の値である第３電圧値に変換し、
前記第３電圧値の電圧を前記判定電圧として用いて前記複数のメモリセルからデータを取得する第１リード動作を実行する、
ように構成されたコントローラと、
を備えるメモリシステム。
【請求項2】
前記コントローラは、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行する、
ように構成され、
前記第１タイミングは、前記エラー訂正が失敗したタイミングである、
請求項１に記載のメモリシステム。
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行する、
ように構成され、
前記第１タイミングは、前記エラー訂正が失敗したタイミングである、
請求項１に記載のメモリシステム。
【請求項3】
前記取得動作は、前記判定電圧の値を異ならせて前記複数のメモリセルがオン状態であるかオフ状態であるかを複数回、判定して、判定結果の群に基づいて前記第１電圧値を取得する動作である、
請求項１または請求項２に記載のメモリシステム。
請求項１または請求項２に記載のメモリシステム。
【請求項4】
前記コントローラは、
前記第１タイミングにおいて、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行し、
前記エラー訂正が失敗した場合、第１の取得動作を実行する、
ように構成され、
前記第１の取得動作は、前記判定電圧の値を異ならせて前記複数のメモリセルがオン状態であるかオフ状態であるかを複数回、判定して、判定結果の群に基づいて前記第１電圧値を取得する動作である、
請求項１に記載のメモリシステム。
前記第１タイミングにおいて、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行し、
前記エラー訂正が失敗した場合、第１の取得動作を実行する、
ように構成され、
前記第１の取得動作は、前記判定電圧の値を異ならせて前記複数のメモリセルがオン状態であるかオフ状態であるかを複数回、判定して、判定結果の群に基づいて前記第１電圧値を取得する動作である、
請求項１に記載のメモリシステム。
【請求項5】
前記コントローラは、
前記第１タイミングにおいて、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行し、
前記エラー訂正が成功した場合、第２の取得動作を実行する、
ように構成され、
前記第２の取得動作は、前記エラー訂正の前の前記データと前記エラー訂正の後の前記データとの比較に基づいて前記第１電圧値を計算する動作である、
請求項１に記載のメモリシステム。
前記第１タイミングにおいて、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行し、
前記エラー訂正が成功した場合、第２の取得動作を実行する、
ように構成され、
前記第２の取得動作は、前記エラー訂正の前の前記データと前記エラー訂正の後の前記データとの比較に基づいて前記第１電圧値を計算する動作である、
請求項１に記載のメモリシステム。
【請求項6】
前記コントローラは、
前記第１タイミングよりも前の第３タイミングにおいて、
前記複数のメモリセルのしきい値電圧をデータに応じた値に設定するプログラム動作を実行し、
前記温度センサから第３温度検出値を取得し、
前記判定電圧の初期設定値である第４電圧値を前記第３温度検出値と前記第１情報とに基づいて温度設定値における前記判定電圧の値である第５電圧値に変換し、前記第５電圧値を前記第２情報に記録し、
前記第２リード動作において、
前記温度センサから第４温度検出値を取得し、
前記第２情報から前記判定電圧の値を取得し、
前記第２情報から取得した前記判定電圧の値である第６電圧値を前記第４温度検出値と前記第１情報とに基づいて前記第４温度検出値における前記判定電圧の値である第７電圧値に変換し、
前記第７電圧値の電圧を前記判定電圧として使用する、
請求項２に記載のメモリシステム。
前記第１タイミングよりも前の第３タイミングにおいて、
前記複数のメモリセルのしきい値電圧をデータに応じた値に設定するプログラム動作を実行し、
前記温度センサから第３温度検出値を取得し、
前記判定電圧の初期設定値である第４電圧値を前記第３温度検出値と前記第１情報とに基づいて温度設定値における前記判定電圧の値である第５電圧値に変換し、前記第５電圧値を前記第２情報に記録し、
前記第２リード動作において、
前記温度センサから第４温度検出値を取得し、
前記第２情報から前記判定電圧の値を取得し、
前記第２情報から取得した前記判定電圧の値である第６電圧値を前記第４温度検出値と前記第１情報とに基づいて前記第４温度検出値における前記判定電圧の値である第７電圧値に変換し、
前記第７電圧値の電圧を前記判定電圧として使用する、
請求項２に記載のメモリシステム。
【請求項7】
前記第１メモリは、前記第１記憶領域を含む複数の第２記憶領域を備え、
前記複数の第２記憶領域のそれぞれは、ワード線と前記ワード線に接続される複数のメモリセルとを備え、
前記コントローラは、
前記複数の第２記憶領域から選択された第３記憶領域に対して前記取得動作を実行し、
前記第３記憶領域に対する前記取得動作に基づき前記初期設定値を更新する、
請求項６に記載のメモリシステム。
前記複数の第２記憶領域のそれぞれは、ワード線と前記ワード線に接続される複数のメモリセルとを備え、
前記コントローラは、
前記複数の第２記憶領域から選択された第３記憶領域に対して前記取得動作を実行し、
前記第３記憶領域に対する前記取得動作に基づき前記初期設定値を更新する、
請求項６に記載のメモリシステム。
【請求項8】
それぞれインデックスが対応付けられた複数の候補値が記録された第３情報が格納される第４メモリを備え、
前記第２情報には、前記複数の候補値から選択された値に対応するインデックスが前記判定電圧の値として記録される、
請求項１に記載のメモリシステム。
前記第２情報には、前記複数の候補値から選択された値に対応するインデックスが前記判定電圧の値として記録される、
請求項１に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、メモリシステムに関する。
【背景技術】
【0002】
従来、メモリセルトランジスタを有するメモリシステムが広く知られている。そのようなメモリシステムにおいては、リード動作においては、メモリセルトランジスタのしきい値電圧と判定電圧との比較に基づいて、そのメモリセルトランジスタに保持されるデータが判定される。
【0003】
メモリセルトランジスタのしきい値電圧は、種々の要因によって変化し得る。そのため、メモリシステムは、判定電圧の値の変更が可能に構成され、リード動作においてデータの誤判定が発生した場合には判定電圧の値を変更してリード動作を行う、シフトリードを実行することができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２２－３８３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
一つの実施形態は、リードデータに発生するエラービットの数を簡単な管理で抑制することができるメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【0006】
一つの実施形態によれば、メモリシステムは、不揮発性の第１メモリと、第２メモリと、第３メモリと、温度センサと、コントローラと、を備える。第１メモリは、ワード線とワード線に接続される複数のメモリセルとを備える第１記憶領域を備える。第２メモリは、複数のメモリセルのしきい値電圧の温度依存性に対応する第１情報が格納されるように構成される。第３メモリは、複数のメモリセルのしきい値電圧に対応する判定電圧の値が記録される第２情報が格納されるように構成される。コントローラは、第１タイミングにおいて、温度センサから第１温度検出値を取得し、取得動作を第１記憶領域について実行し、第１電圧値を第１温度検出値と第１情報とに基づいて温度設定値における判定電圧の値である第２電圧値に変換し、第２電圧値を第２情報に記録する。取得動作は、判定電圧を用いて複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する前記判定電圧の値である第１電圧値を取得する動作である。コントローラは、第１タイミングよりも後の第２タイミングにおいて、温度センサから第２温度検出値を取得し、第２情報に記録された第２電圧値を第２温度検出値と第１情報とに基づいて第２温度検出値における前記判定電圧の値である第３電圧値に変換し、第３電圧値の電圧を判定電圧として用いて複数のメモリセルからデータを取得する第１リード動作を実行する。
【図面の簡単な説明】
【0007】
【図1】実施形態のメモリシステムの構成例を示す図。
【図2】実施形態のメモリチップの構成例を示す図。
【図3】実施形態のブロックの回路構成を示す図。
【図4】実施形態のデータコーディングの一例を説明するための図。
【図5】実施形態のメモリセルが取り得るしきい値電圧の別の一例を示す図。
【図6】実施形態の第１の最適値取得動作において実行されるシフトリードについて説明する図。
【図7】実施形態の第１の最適値取得動作において実行される各シフトリードによって得られる判定結果のデータと、マスクデータリードによって得られる判定結果のデータと、区分毎に示す図。
【図8】実施形態の第１の最適値取得動作において最適判定電圧を取得する処理を説明するための図。
【図9】実施形態の第２の最適値取得動作を説明するための図。
【図10】実施形態の第２の最適値取得動作を説明するための図。
【図11】実施形態の或るメモリチップにおける判定電圧の温度依存性の一例を示す図。
【図12】実施形態の温度補正情報の一例を示す図。
【図13】実施形態のメモリセルアレイの構成の一例を示す図。
【図14】実施形態のメモリチップＣＰから温度検出値を取得するコマンドシーケンスの一例を示す図。
【図15】実施形態の基準判定電圧の管理方法の一例を示す図。
【図16】実施形態のメモリシステムが動作中においてＲＡＭに保持する情報の一例を示す図。
【図17】実施形態のメモリシステムの起動時の動作の一例を示す図。
【図18】プログラム動作の際の実施形態のメモリシステムの動作の一例を示すフローチャート。
【図19】ホスト機器からのリードコマンドに応じた実施形態のメモリシステムの動作の一例を示すフローチャート。
【図20】実施形態のメモリシステムのパトロールリードの動作の一例を示すフローチャート。
【図21】実施形態の基準判定電圧テーブルの内容の変化の一例を示す図。
【図22】プログラム動作の際の変形例１のメモリシステムの動作の一例を示すフローチャート。
【図23】変形例１の基準判定電圧テーブルの内容の変化の一例を示す図。
【図24】変形例２のメモリシステムが動作中においてＲＡＭに保持する情報の一例を示す図。
【図25】変形例２のシフトインデックステーブルのデータ構造の一例を示す図。
【図26】変形例２における基準判定電圧テーブルとシフトインデックステーブルとを用いた基準判定電圧のセットの取得方法の一例を示すフローチャート。
【図27】変形例２における基準判定電圧のセットの記録方法の一例を示すフローチャート。
【図28】初期設定値のセットの変形例３の管理方法の一例を示す図。
【図29】初期設定値のセットの変形例３の更新方法の一例を示すフローチャート。
【発明を実施するための形態】
【0008】
以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0009】
（実施形態）
図１は、実施形態のメモリシステムの構成例を示す図である。図１に示されるように、メモリシステム１は、ホスト機器３００と接続可能である。ホスト機器３００は、例えば、サーバ、パーソナルコンピュータ、またはモバイル型の情報処理装置などが該当する。メモリシステム１は、ホスト機器３００の外部記憶装置として機能する。ホスト機器３００は、メモリシステム１に対してコマンドを発行することができる。メモリシステム１に対するコマンドは、リードコマンドおよびライトコマンドを含む。
図１は、実施形態のメモリシステムの構成例を示す図である。図１に示されるように、メモリシステム１は、ホスト機器３００と接続可能である。ホスト機器３００は、例えば、サーバ、パーソナルコンピュータ、またはモバイル型の情報処理装置などが該当する。メモリシステム１は、ホスト機器３００の外部記憶装置として機能する。ホスト機器３００は、メモリシステム１に対してコマンドを発行することができる。メモリシステム１に対するコマンドは、リードコマンドおよびライトコマンドを含む。
【0010】
メモリシステム１は、ＮＡＮＤ型フラッシュメモリ１００として、１以上のメモリチップＣＰ、および１つのコントローラ２００を備える。ここでは、メモリシステム１は、１以上のメモリチップＣＰとして、メモリチップＣＰ０、ＣＰ１、ＣＰ２、ＣＰ３を備える。なお、メモリシステム１に具備されるメモリチップＣＰの数は、４に限定されない。
【0011】
なお、ＮＡＮＤ型フラッシュメモリ１００は、不揮発性の第１メモリの一例である。
【0012】
各メモリチップＣＰは、複数のメモリセルトランジスタを備え、データを不揮発に記憶することができる。メモリチップＣＰは、ＮＡＮＤバス４００によってコントローラ２００と接続されている。
【0013】
コントローラ２００は、ホストインタフェース回路（HOST I/F）２０１、ＲＡＭ（Random Access Memory）２０２、ＣＰＵ（Central Processing Unit）２０３、バッファメモリ（Buffer Memory）２０４、ＮＡＮＤインタフェース回路（NAND I/F）２０５、ＥＣＣ回路（Error Correction Code circuit：ECC）２０６、および温度センサ２０７を備える。
【0014】
コントローラ２００は、例えばＳｏＣ（System-On-a-Chip）として構成され得る。コントローラ２００は、複数のチップによって構成されてもよい。コントローラ２００は、ＣＰＵ２０３に代えて、ＦＰＧＡ（field-programmable gate array）またはＡＳＩＣ（application specific integrated circuit）を備えていてもよい。つまり、コントローラ２００は、ソフトウェア、ハードウェア、またはこれらの組み合わせによって構成され得る。なお、ＲＡＭ２０２は、コントローラ２００の外に配置されてもよい。また、温度センサ２０７は、コントローラ２００の外に配置されてもよい。
【0015】
ホストインタフェース回路２０１は、例えばＳＡＴＡ（Serial Advanced Technology Attachment）規格、ＳＡＳ（Serial Attached SCSI）規格、またはＰＣＩ（Peripheral Components Interconnect） Ｅｘｐｒｅｓｓ（ＴＭ）などに準拠したバスを介してホスト機器３００と接続され、コントローラ２００とホスト機器３００との通信を司る。
【0016】
ＮＡＮＤインタフェース回路２０５は、ＮＡＮＤバス４００を介して各メモリチップＣＰと接続され、コントローラ２００とメモリチップＣＰとの通信を司る。
【0017】
ＣＰＵ２０３は、コントローラ２００の動作を制御する。
【0018】
ＲＡＭ２０２は、ＣＰＵ２０３の作業領域として使用される。バッファメモリ２０４は、メモリチップＣＰに送信されるデータ、およびメモリチップＣＰから受信したデータを一時的に保持する。ＲＡＭ２０２およびバッファメモリ２０４は、例えばＤＲＡＭ（dynamic random access memory）、ＳＲＡＭ（static random access memory）、またはこれらの組み合わせなどによって構成され得る。なお、ＲＡＭ２０２およびバッファメモリ２０４を構成するメモリの種類は、これらに限定されない。
【0019】
ＥＣＣ回路２０６は、エラー訂正符号を用いて、エラーの検出および検出されたエラーの訂正を実行する。エラーの検出および検出されたエラーの訂正を単にエラー訂正と表記する。
【0020】
温度センサ２０７は、メモリシステム１の温度を検出する。ＣＰＵ２０３は、温度センサ２０７による温度検出値をメモリシステム１の種々の制御に用いる。
【0021】
図２は、実施形態のメモリチップＣＰの構成例を示す図である。図示するようにメモリチップＣＰは、処理回路１１０、メモリセルアレイ１１１、および温度センサ１１２を備える。
【0022】
メモリセルアレイ１１１は、複数のプレーン（プレーン０、プレーン１）に分割されている。各プレーンは、並列にアクセスされることが可能なサブアレイである。各プレーンは、各々が複数の不揮発性メモリセルトランジスタの集合である複数のブロックＢＬＫ（ＢＬＫ０、ＢＬＫ１、…）を備える。ブロックＢＬＫの各々は、それぞれがワード線およびビット線に関連付けられたメモリセルトランジスタの集合である複数のストリングユニットＳＵ（ＳＵ０、ＳＵ１、…）を備える。ストリングユニットＳＵの各々は、メモリセルトランジスタが直列接続された複数のＮＡＮＤストリング１１４を備える。なお、ストリングユニットＳＵ内のＮＡＮＤストリング１１４の数は任意である。なお、メモリセルアレイ１１１が備えるプレーンの数は２に限定されない。また、メモリセルアレイ１１１は、必ずしも分割されていなくてもよい。
【0023】
処理回路１１０は、例えば、ロウデコーダ、カラムデコーダ、センスアンプ、ラッチ回路、および電圧発生回路を含む。処理回路１１０は、コントローラ２００からの命令に応じて、各プレーンのメモリセルアレイ１１１に対し、プログラム動作、センス動作、およびイレース動作を実行する。
【0024】
プログラム動作はメモリセルアレイ１１１にデータをライトする動作である。センス動作はメモリセルアレイ１１１からデータをリードする動作である。
【0025】
なお、コントローラ２００がメモリチップＣＰにデータをライトする一連の動作を、ライト動作と表記する。ライト動作は、コントローラ２００がデータをメモリチップＣＰに転送するデータイン動作と、処理回路１１０がデータイン動作によって受信したデータをメモリセルアレイ１１１にライトするプログラム動作と、によって構成される。
【0026】
コントローラ２００がメモリチップＣＰからデータをリードする一連の動作を、リード動作を表記する。リード動作は、処理回路１１０がメモリセルアレイ１１１からデータをリードするセンス動作と、センス動作によってリードされたデータをコントローラ２００がメモリチップＣＰから取得するデータアウト動作と、によって構成される。
【0027】
温度センサ１１２は、メモリチップＣＰの温度を検出する。コントローラ２００は、リード動作を実行するに際して、温度センサ１１２による温度検出値をメモリチップＣＰから取得して、取得した温度検出値をメモリチップＣＰの制御に使用する。
【0028】
図３は、実施形態のブロックＢＬＫの回路構成を示す図である。なお、各ブロックＢＬＫは、同一の構成を有している。ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を有する。各ストリングユニットＳＵは、複数のＮＡＮＤストリング１１４を含む。
【0029】
ＮＡＮＤストリング１１４の各々は、例えば６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）および選択トランジスタＳＴ１、ＳＴ２を含んでいる。メモリセルトランジスタＭＴは、制御ゲートと電荷蓄積層とを備え、データを不揮発に保持する。そして６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）は、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に直列接続されている。なお、メモリセルトランジスタＭＴは、電荷蓄積層に絶縁膜を用いたＭＯＮＯＳ型であってもよいし、電荷蓄積層に導電膜を用いたＦＧ型であってもよい。さらに、ＮＡＮＤストリング１１４内のメモリセルトランジスタＭＴの個数は６４個に限定されない。
【0030】
ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ１のゲートは、それぞれ選択ゲート線ＳＧＤ０～ＳＧＤ３に接続される。これに対してストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、例えば選択ゲート線ＳＧＳに共通接続される。ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、ストリングユニットＳＵ毎に異なる選択ゲート線ＳＧＳ０～ＳＧＳ４に接続されてもよい。同一のブロックＢＬＫ内にあるメモリセルトランジスタＭＴ０～ＭＴ６３の制御ゲートは、それぞれワード線ＷＬ０～ＷＬ６３に共通接続される。
【0031】
ストリングユニットＳＵ内にある各ＮＡＮＤストリング１１４の選択トランジスタＳＴ１のドレインは、それぞれ異なるビット線ＢＬ（ＢＬ０～ＢＬ（Ｌ－１）、但しＬは２以上の自然数）に接続される。また、ビット線ＢＬは、複数のブロックＢＬＫ間で各ストリングユニットＳＵ内にある１つのＮＡＮＤストリング１１４を共通に接続する。更に、各選択トランジスタＳＴ２のソースは、ソース線ＳＬに共通に接続されている。
【0032】
つまりストリングユニットＳＵは、異なるビット線ＢＬに接続され、且つ同一の選択ゲート線ＳＧＤに接続されたＮＡＮＤストリング１１４の集合である。またブロックＢＬＫは、ワード線ＷＬを共通にする複数のストリングユニットＳＵの集合である。そしてメモリセルアレイ１１１は、ビット線ＢＬを共通にする複数のブロックＢＬＫの集合である。
【0033】
処理回路１１０による１つのプレーンに対するプログラム動作およびセンス動作は、１つのストリングユニットＳＵにおける１つのワード線ＷＬに接続されたメモリセルトランジスタＭＴに対して、一括して行われる。以降、１つのプレーンに対するプログラム動作およびセンス動作の際、一括して選択されるメモリセルトランジスタＭＴの群を「メモリセルグループＭＣＧ」と表記する。そして、１つのメモリセルグループＭＣＧにライトされる、あるいはリードされる１ビットのデータの集まりの記憶領域を「ページ」と表記する。
【0034】
処理回路１１０による１つのプレーンに対するイレース動作は、ブロックＢＬＫ単位、またはブロックＢＬＫよりも小さい単位で行うことができる。
【0035】
なお、それぞれ異なるプレーンまたは異なるメモリチップＣＰに格納された複数のページによって１つの論理ページが構成され、コントローラ２００は１つの論理ページを構成する複数のページを対象として並列にプログラム動作またはセンス動作を指示してもよい。また、それぞれ異なるプレーンまたは異なるメモリチップＣＰに具備される複数のブロックＢＬＫによって１つの論理ブロックが構成され、コントローラ２００は、１つの論理ブロックを構成する複数のブロックＢＬＫに対して並列にイレース動作を指示してもよい。
【0036】
以降では、メモリセルトランジスタＭＴを、単に、メモリセルと表記する。
【0037】
各メモリセルには、ｎ（ｎ≧１）ビットのデータをライト可能である。各メモリセルにｎビットのデータがライトされる場合、メモリセルグループＭＣＧ当たりの記憶容量はｎページ分のサイズに等しくなる。ｎが１であるモードは、ＳＬＣ（Single Level Cell）モードと称される。ｎが２であるモードは、ＭＬＣ（Multi Level Cell）モードと称される。ｎが３であるモードは、ＴＬＣ（Triple Level Cell）モードと称される。ｎが４であるモードは、ＱＬＣ（Quad Level Cell）モードと称される。
【0038】
各メモリセルのしきい値電圧は、処理回路１１０によって一定の範囲内でコントロールされる。しきい値電圧のコントローラブルな範囲は、２のｎ乗の数の区分に分割され、各区分にそれぞれ異なるｎビットの値がアサインされる。
【0039】
実施形態および以降の実施形態では、ＴＬＣモードでメモリセルが使用される例について説明する。なお、実施形態および以降の実施形態は、ＴＬＣモードでメモリセルが使用されるシステムに限らず、任意のモードでメモリセルが使用されるシステムに適用可能である。
【0040】
図４は、実施形態のデータコーディングの一例を説明するための図である。
【0041】
前述したように、ＴＬＣモードによれば、メモリセル当たりに３ビットのデータが格納される。メモリセルに格納された３ビットのデータを構成する各ビットを、その並び順に応じて、アッパービット、ミドルビット、およびロアービットと表記する。メモリセルグループＭＳＧが備える３ページのうちのアッパービットの群が格納されるページをアッパーページ、ミドルビットの群が格納されるページをミドルページ、ロアービットの群が格納されるページをロアーページ、と表記する。
【0042】
ＴＬＣモードによれば、しきい値電圧が取り得る範囲は、８つの範囲に区分される。この８つの範囲を、しきい値電圧が低いほうから順に、“Ｅｒ”ステート、“Ａ”ステート、“Ｂ”ステート、“Ｃ”ステート、“Ｄ”ステート、“Ｅ”ステート、“Ｆ”ステート、および“Ｇ”ステートと呼ぶことにする。各メモリセルのしきい値電圧は、処理回路１１０によって、“Ｅｒ”ステート、“Ａ”ステート、“Ｂ”ステート、“Ｃ”ステート、“Ｄ”ステート、“Ｅ”ステート、“Ｆ”ステート、および“Ｇ”ステート、の何れかに属するように、制御される。その結果、しきい値電圧に対するメモリセルの数をプロットした場合、メモリセルは、理想的には、図４の中段に示すように、それぞれ異なるステートに属する互いに重ならない８つのローブ状の分布を形成する。以降では、ステートごとの分布を、単に、ローブ、と表記することがある。
【0043】
８つのステートは、３ビットのデータに対応する。図４の上段の表は、ステートと３ビットのデータとの対応関係、即ちデータコーディング、の一例を示す。この例によれば、“Ｅｒ”ステートは“１１１”に対応し、“Ａ”ステートは“１１０”に対応し、“Ｂ”ステートは“１００”に対応し、“Ｃ”ステートは“０００”に対応し、“Ｄ”ステートは“０１０”に対応し、“Ｅ”ステートは“０１１”に対応し、“Ｆ”ステートは“００１”に対応し、“Ｇ”ステートは“１０１”に対応する。なお、３ビットのデータを“ａｂｃ”と記載した場合、“ａ”をアッパービット、“ｂ”をミドルビット、“ｃ”をロアービットとしている。このように、各メモリセルは、そのしきい値電圧が属するステートに応じたデータを保持することができる。なお、図４に示すステートとデータとの対応関係は、データコーディングの一例である。データコーディングは本図の例に限定されない。
【0044】
しきい値電圧は、イレース動作によって“Ｅｒ”ステートに低下せしめられる。また、しきい値電圧は、プログラム動作によって、“Ｅｒ”ステートに維持されるか、または“Ａ”ステート、“Ｂ”ステート、“Ｃ”ステート、“Ｄ”ステート、“Ｅ”ステート、“Ｆ”ステート、および“Ｇ”ステート、の何れかに至るまで、上昇せしめられる。
【0045】
具体的には、プログラム動作においては、処理回路１１０は、カラムアドレスに対応したビット線ＢＬを選択する。処理回路１１０は、選択されたビット線ＢＬの電位をゼロとする。処理回路１１０は、ロウアドレスに対応したワード線ＷＬを選択し、選択されたワード線ＷＬに、プログラミングパルスを印加する。すると、選択されたビット線ＢＬおよび選択されたワード線ＷＬとの交点に位置するメモリセルの電荷蓄積層に電子が注入され、その結果、メモリセルのしきい値電圧が上昇する。処理回路１１０は、所定のタイミングでデータのリードを行うことで、メモリセルのしきい値電圧がライトデータのデータに対応した目標のステートに到達したか否かを確認する（ベリファイリード）。処理回路１１０は、メモリセルのしきい値電圧が目標のステートに到達するまで、プログラムパルスの印加を継続する。
【0046】
以降、プログラム動作によってあるステートにしきい値電圧が設定されたメモリセルを、そのステートに属するメモリセル、と表記することがある。
【0047】
隣接する２つのステート間には、データを判定するための判定電圧が設定される。例えば、図４に例示されるように、“Ｅｒ”ステートと“Ａ”ステートとの間に判定電圧ＶＡが設定され、“Ａ”ステートと“Ｂ”ステートとの間に判定電圧ＶＢが設定され、“Ｂ”ステートと“Ｃ”ステートとの間に判定電圧ＶＣが設定され、“Ｃ”ステートと“Ｄ”ステートとの間に判定電圧ＶＣが設定され、“Ｄ”ステートと“Ｅ”ステートとの間に判定電圧ＶＥが設定され、“Ｅ”ステートと“Ｆ”ステートとの間に判定電圧ＶＦが設定され、“Ｆ”ステートと“Ｇ”ステートとの間に判定電圧ＶＧが設定される。
【0048】
センス動作においては、処理回路１１０は、複数種類の判定電圧を選択ワード線ＷＬに順次印加して、各判定電圧が印加されているときにメモリセルが導通状態（換言するとオン状態）および非導通状態（換言するとオフ状態）の何れの状態にあるかをメモリセル毎に判定する。そして、処理回路１１０は、印加した判定電圧毎に得られた判定結果を用いた論理演算によって、メモリセルが属するステートに対応付けられたデータを判定する。
【0049】
以降、単一種類の判定電圧ＶＸ（ＸはＡ～Ｇのいずれか）を選択ワード線ＷＬに印加してメモリセルがオン状態およびオフ状態の何れにあるかをメモリセル毎に判定する動作を、Ｘリード、またはいくつかの図ではさらに省略してＸＲと表記する。また、Ｘリードによる判定結果を、判定結果ＸＲと表記する。
【0050】
図４に示すデータコーディングは採用される場合、メモリセルが“Ｅｒ”ステート、“Ｅ”ステート、“Ｆ”ステート、および“Ｇ”ステート、の何れかに属する場合、そのメモリセルが保持するデータのロアービットは“１”である。メモリセルが“Ａ”ステート、“Ｂ”ステート、“Ｃ”ステート、および“Ｄ”ステートの何れかに属する場合、そのメモリセルが保持するデータのロアービットは“０”である。よって、処理回路１１０は、ＶＡおよびＶＥの２種類の判定電圧を使用することによって、アッパーページのデータを判定する。具体的には、処理回路１１０は、ＡリードとＥリードとを行い、Ａリードによって得られる判定結果ＡＲとＥリードによって得られる判定結果ＥＲとを用いた論理演算によって、ロアーページのデータを取得する。
【0051】
メモリセルが“Ｅｒ”ステート、“Ａ”ステート、“Ｄ”ステート、および“Ｅ”ステートの何れかに属する場合、そのメモリセルが保持するデータのミドルビットは“１”である。メモリセルが“Ｂ”ステート、“Ｃ”ステート、“Ｆ”ステート、および“Ｇ”ステートの何れかに属する場合、そのメモリセルが保持するデータのミドルビットは“０”である。よって、処理回路１１０は、ＶＢ、ＶＤ、およびＶＦの３種類の判定電圧を使用することによって、ミドルページのデータを判定する。具体的には、処理回路１１０は、Ｂリード、Ｄリード、およびＦリードを行う。そして、処理回路１１０は、Ｂリードによって得られる判定結果ＢＲ、Ｄリードによって得られる判定結果ＤＲ、およびＦリードによって得られる判定結果ＤＦを用いた論理演算によって、ミドルページのデータを取得する。
【0052】
メモリセルが“Ｅｒ”ステート、“Ａ”ステート、“Ｂ”ステート、および“Ｇ”ステートの何れかに属する場合、そのメモリセルが保持するデータのアッパービットは“１”である。メモリセルが“Ｃ”ステート、“Ｄ”ステート、“Ｅ”ステート、および“Ｆ”ステートの何れかに属する場合、そのメモリセルが保持するデータのアッパービットは“０”である。よって、処理回路１１０は、ＶＣおよびＶＧの２種類の判定電圧を使用することによって、アッパーページのデータを判定する。具体的には、処理回路１１０は、ＣリードとＧリードとを行い、Ｃリードによって得られる判定結果ＣＲとＧリードによって得られる判定結果ＧＲとを用いた論理演算によって、アッパーページのデータを取得する。
【0053】
このように、データの判定に使用される判定電圧の種類は、リード対象のページの種類に応じて異なる。処理回路１１０は、センス動作の対象のページの種類に応じた複数種類の判定電圧のそれぞれを単独で使用した、メモリセルのしきい値電圧が判定電圧よりも高いか低いかの判定結果を組み合わせることによって、リード対象のページのデータを取得する。
【0054】
図４では、メモリセルが、互いに重ならない８つのローブを形成する場合を説明した。しかしながら、メモリセルのしきい値電圧は、種々の要因で変化し得る。例えば、メモリセルのしきい値電圧は、プログラム動作の完了時からの経過時間に応じて変化する傾向がある。メモリセルのしきい値電圧の変化の速度は、プログラム動作完了の直後が最も早く、経過時間とともに減速する。イレース動作とプログラム動作とのサイクルの実行回数が多いメモリセルほど、しきい値電圧が変化しやすい。また、メモリセルのしきい値電圧の変化は、プログラム動作の完了時からの経過時間だけでなく、当該メモリセルに対するセンス動作、隣接するメモリセルに対するセンス動作、アクセスの際の温度、などによっても影響され得る。メモリセルのしきい値電圧が変化し得るので、現実的には、センス動作時において、隣り合う２つのローブが互いに重なり合った状態になっている場合がある。
【0055】
図５は、実施形態のメモリセルが取り得るしきい値電圧の別の一例を示す図である。ここでは、説明を簡単にするために、“Ａ”ステートおよび“Ｂ”ステートのいずれかに属するメモリセルの分布を図示している。実線は、“Ａ”ステートおよび“Ｂ”ステートのいずれかに属するメモリセルの分布を示している。破線は、“Ａ”ステートのローブを示し、一点鎖線は、“Ｂ”ステートのローブを示している。本図の例では、“Ａ”ステートのローブの裾野と“Ｂ”ステートのローブの裾野とが重なり合っている。言い換えると、“Ａ”ステートに属するメモリセルのしきい値電圧の最大値が判定電圧ＶＢを超えており、かつ、“Ｂ”ステートに属するメモリセルのしきい値電圧の最小値が判定電圧ＶＢを下回っている。“Ａ”ステートに属し、かつ、しきい値電圧が判定電圧ＶＢよりも大きいメモリセルがリードされた場合、そのメモリセルは“Ｂ”ステートに属するとして認識される。即ち、“１１０”としてプログラムされたデータが“１００”としてリードされる。“Ｂ”ステートに属し、かつ、しきい値電圧が判定電圧ＶＢよりも小さいメモリセルがリードされた場合、そのメモリセルは“Ａ”ステートに属するとして認識される。即ち、“１００”としてプログラムされたデータが“１１０”としてリードされる。
【0056】
このように、センス動作によってリードされたデータは、しきい値電圧の変化によって、プログラム動作の時点での値から変化する場合がある。データおよびしきい値電圧の変化に対しては、コントローラ２００は、エラー訂正と、判定電圧のシフトと、によって対応する。具体的には、コントローラ２００では、ＥＣＣ回路２０６によって、リードデータに対してエラー訂正を実行する。エラー訂正が失敗した場合には、コントローラ２００は、判定電圧を変えてリード動作を再び実行する。なお、エラー訂正が失敗するとは、変化後のデータから変化前のデータを復元できないことをいう。具体的には、エラー訂正が失敗するとは、リードデータに含まれるエラービットが訂正できないことをいう。エラー訂正が成功するとは、リードデータに含まれる全てのエラービットが訂正されたことをいう。判定電圧を変化させてリードするリード動作を、シフトリードと表記する。
【0057】
なお、判定電圧は、種々の量で表現され得る。一例では、判定電圧の種類（ＶＡ～ＶＧ）毎に固定値が予め設定されており、判定電圧は、固定値からのシフト量（つまり差分）で表現される。また、メモリチップＣＰ内の所定の位置に固定値が判定電圧の種類毎に記録されている。シフトリードでは、コントローラ２００は、判定電圧の種類毎に固定値からのシフト量をメモリチップＣＰに指示する。
【0058】
なお、判定電圧の表現方法および指示の方法は、これに限定されない。例えば、判定電圧の値は差分ではなく正味の電圧値で表現され、判定電圧は、メモリチップＣＰに対し、正味の電圧値として指示されてもよい。
【0059】
コントローラ２００は、リードデータに発生するエラービットの数を抑制できる判定電圧の値を取得することができる。リードデータに発生するエラービットの数を抑制できる判定電圧の値を、便宜的に、最適判定電圧と表記する。例えば、しきい値電圧が図５に示すグラフのように分布する場合、“Ａ”ステートおよび“Ｂ”ステートのいずれかに属するメモリセルの分布が極小値をとる電圧値ＶＢ’が、判定電圧ＶＢに関する最適判定電圧ＶＢ＿ｏｐｔであると考えられる。
【0060】
コントローラ２００は、所定の条件をトリガとして最適判定電圧の取得を行う。以降、最適判定電圧を取得する動作を、単に、最適値取得動作、と表記する。
【0061】
最適値取得動作の一例として、第１の最適値取得動作を説明する。第１の最適値取得動作は、Ｖｔｈトラッキングとも称される。第１の最適値取得動作では、ロアーページのリード動作に必要な判定電圧ＶＡ，ＶＥと、ミドルページのリード動作に必要な判定電圧ＶＢ，ＶＤ，ＶＦと、アッパーページのリード動作に必要な判定電圧ＶＣ，ＶＧと、のそれぞれについて個別に最適判定電圧のセットを取得することができる。ここでは一例として、ロアーページのリード動作に必要な判定電圧ＶＡ，ＶＥについて最適判定電圧を取得する動作を説明する。
【0062】
第１の最適値取得動作では、各判定電圧の値を少しずつ異ならせた複数のシフトリードが実行される。ロアーページのリード動作に必要な判定電圧である判定電圧ＶＡ，ＶＥが最適判定電圧の測定対象である場合、コントローラ２００は、メモリチップＣＰに対し、ロアーページをリードするためのシフトリードを複数回、実行する。コントローラ２００は、判定電圧ＶＡ，ＶＥのそれぞれの値をシフトリード毎に少しずつ異ならせる。
【0063】
図６は、実施形態の第１の最適値取得動作において実行されるシフトリードについて説明する図である。
【0064】
図６の例では、５回のシフトリードが実行される。ｉ（ｉは１以上５以下の整数）回目のシフトリード（ＳＦＴｉ）においては、判定電圧ＶＡとしてＳｈｉｆｔ＿ａｉが、判定電圧ＶＥとしてＳｈｉｆｔ＿ｅｉが、使用される。具体的には、１回目のシフトリード（ＳＦＴ１）においては、判定電圧ＶＡとしてＳｈｉｆｔ＿ａ１が、判定電圧ＶＥとしてＳｈｉｆｔ＿ｅ１が、使用される。２回目のシフトリード（ＳＦＴ２）においては、判定電圧ＶＡとしてＳｈｉｆｔ＿ａ２が、判定電圧ＶＥとしてＳｈｉｆｔ＿ｅ２が、使用される。３回目のシフトリード（ＳＦＴ３）においては、判定電圧ＶＡとしてＳｈｉｆｔ＿ａ３が、判定電圧ＶＥとしてＳｈｉｆｔ＿ｅ３が、使用される。４回目のシフトリード（ＳＦＴ４）においては、判定電圧ＶＡとしてＳｈｉｆｔ＿ａ４が、判定電圧ＶＥとしてＳｈｉｆｔ＿ｅ４が、使用される。５回目のシフトリード（ＳＦＴ５）においては、判定電圧ＶＡとしてＳｈｉｆｔ＿ａ５が、判定電圧ＶＥとしてＳｈｉｆｔ＿ｅ５が、使用される。各判定電圧のシフトリードの実行毎の変更量は、一定であってもよいし、一定でなくてもよい。ここでは一例として、各判定電圧は、シフトリードの実行毎に所定の刻み幅だけ変更されることとしている。
【0065】
また、第１の最適値取得動作においては、複数回のシフトリードの他に、マスクデータを取得するためのリードが実行される。ロアーページをリード対象としたセンス動作では、Ａリードによる判定結果ＡＲと、Ｅリードによる判定結果ＥＲと、に基づいてロアーページのデータが判定される。マスクデータは、シフトリードによって得られたロアーページのデータから、Ａリードによる判定結果ＡＲと、Ｅリードによる判定結果ＥＲと、を分離するために使用される。マスクデータを取得するためのリードを、マスクデータリード、と表記する。
【0066】
マスクデータリードにおいては、最適判定電圧の取得対象とされた互いに隣接する２つの判定電圧の間の電圧が、判定電圧として使用される。例えば、最適判定電圧の取得対象とされた互いに隣接する２つの判定電圧の間の電圧から十分に遠い電圧が、マスクデータリードにおける判定電圧として採用される。
【0067】
ここでは一例として、マスクデータリードでは、判定電圧ＶＣが使用される。つまり、マスクデータリードでは、Ｃリードが実行される。
【0068】
各メモリセルのしきい値電圧が存在し得る範囲は、５回のシフトリードで使用される各判定電圧と１回のＣリードとで使用される判定電圧ＶＣとによって、合計１２個の区分（図６の（１）～（１２））に分けられる。図７は、５回のシフトリード（ＳＦＴ１～ＳＦＴ５）によって得られる判定結果のデータと、マスクデータリードによって得られる判定結果のデータと、区分毎に示している。なお、ここでは一例として、処理回路１１０は、マスクデータリードによる判定結果において、“０”はメモリセルがオン状態であることを示し、“１”はメモリセルがオフ状態であることを示すこととしている。
【0069】
例えば区分（３）にしきい値電圧が含まれるメモリセルを考える。処理回路１１０は、そのメモリセルからは、マスクデータリード（ここではＣリード）によって“０”を取得する。また、処理回路１１０は、そのメモリセルが保持するロアービットは、シフトリードＳＦＴ１およびシフトリードＳＦＴ２によれば、“０”であると判定され、シフトリードＳＦＴ３、シフトリードＳＦＴ４、およびシフトリードＳＦＴ５によれば、“１”であると判定される。
【0070】
また、例えば区分（１）にしきい値電圧が含まれるメモリセルと、区分（１２）にしきい値電圧が含まれるメモリセルとは、５回のシフトリードによって同一の結果が得られるが、マスクデータリードによる判定結果が異なる。つまり、マスクデータリードによって、区分（１）にしきい値電圧が含まれるメモリセルと、区分（１２）にしきい値電圧が含まれるメモリセルとが識別できる。
【0071】
或るメモリセルにかかるＣリードによる判定結果が“０”であることは、そのメモリセルがＥｒステートまたはＡステートに属す、つまり、区分（１）～（６）に含まれていることを示す。或るメモリセルにかかるＣリードによる判定結果が“１”であることは、そのメモリセルがＤステートまたはＥステートに属す、つまり区分（７）～（１２）に含まれていることを示す。シフトリードによるリードデータに対してＣリードによる判定結果ＣＲを用いたマスク処理を行うことで、ＥｒステートまたはＡステートに属するメモリセルに対するＡリードの判定結果ＡＲと、ＤステートまたはＥステートに属するメモリセルに対するＥリードの判定結果ＥＲと、を取得することが可能である。
【0072】
コントローラ２００は、５回のシフトリードのリードデータに対してＣリードによる判定結果ＣＲを用いてＤステートまたはＥステートに属するメモリセルから得られた判定結果をマスクすることによって、Ａリードの判定結果ＡＲを５回のシフトリードのそれぞれについて取得する。そして、コントローラ２００は、５回のシフトリードのそれぞれについて取得した判定結果ＡＲに基づき、ＥｒステートまたはＡステートに属するメモリセルのうちの、しきい値電圧がＳｈｉｆｔ＿ａ１よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ａ２よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ａ３よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ａ４よりも低いメモリセルの数、およびしきい値電圧がＳｈｉｆｔ＿ａ５よりも低いメモリセルの数を算出する。また、コントローラ２００は、５回のシフトリードのそれぞれについて取得した判定結果ＥＲに基づき、また、５回のシフトリードのリードデータに対してＣリードによる判定結果ＣＲを用いてＥｒステートまたはＡステートに属するメモリセルから得られた判定結果をマスクすることによって、Ｅリードの判定結果ＥＲを５回のシフトリードのそれぞれについて取得する。そして、コントローラ２００は、５回のシフトリードのそれぞれについて取得した判定結果ＥＲに基づき、ＤステートまたはＥステートに属するメモリセルのうちの、しきい値電圧がＳｈｉｆｔ＿ｅ１よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ｅ２よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ｅ３よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ｅ４よりも低いメモリセルの数、およびしきい値電圧がＳｈｉｆｔ＿ｅ５よりも低いメモリセルの数を算出する。図８の中段のグラフは、このような動作によって算出されたメモリセルの数をプロットしたグラフである。
【0073】
続いて、コントローラ２００は、しきい値電圧がＳｈｉｆｔ＿ａ１よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ａ２よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ａ３よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ａ４よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ａ５よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ｅ１よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ｅ２よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ｅ３よりも低いメモリセルの数、しきい値電圧がＳｈｉｆｔ＿ｅ４よりも低いメモリセルの数、およびしきい値電圧がＳｈｉｆｔ＿ｅ５よりも低いメモリセルの数に基づき、区分（１）～（１２）のそれぞれに含まれるメモリセルの数を算出する。図８の下段のグラフは、区分（１）～（１２）のそれぞれに含まれるメモリセルの数をプロットしたグラフである。
【0074】
区分（１）～（１２）のそれぞれに含まれるメモリセルの数をプロットしたグラフは、ＥｒステートおよびＡステートの何れかに属するメモリセルの分布と、ＤステートおよびＥステートの何れかに属するメモリセルの分布と、の近似と考えることができる。よって、コントローラ２００は、区分（１）～（１２）のそれぞれに含まれるメモリセルの数のうちの区分（１）～（６）の範囲においてメモリセルの数が極小値をとる電圧値を、判定電圧ＶＡにかかる最適判定電圧ＶＡ＿ｏｐｔとして取得する。また、コントローラ２００は、区分（１）～（１２）のそれぞれに含まれるメモリセルの数のうちの区分（７）～（１２）の範囲においてメモリセルの数が極小値をとる電圧値を、判定電圧ＶＥにかかる最適判定電圧ＶＥ＿ｏｐｔとして取得する。
【0075】
ミドルページのリード動作に必要な判定電圧ＶＢ，ＶＤ，ＶＦについて最適判定電圧を測定する場合には、ミドルページをリード対象とした複数回のシフトリードと、判定電圧ＶＢ，ＶＤの間の電圧（例えばＶＣ）を判定電圧としたマスクデータリードと、判定電圧ＶＤ，ＶＦの間の電圧（例えばＶＥ）を判定電圧としたマスクデータリードと、によって判定電圧ＶＢ，ＶＤ，ＶＦのそれぞれの最適判定電圧を測定することができる。
【0076】
また、アッパーページのリード動作に必要な判定電圧ＶＣ，ＶＧについて最適判定電圧を測定する場合には、アッパーページをリード対象とした複数回のシフトリードと、判定電圧ＶＣ，ＶＧの間の電圧（例えばＶＥ）を判定電圧としたマスクデータリードと、によって判定電圧ＶＣ，ＶＧのそれぞれの最適判定電圧を測定することができる。
【0077】
このように、第１の最適値取得動作によれば、判定電圧の値を異ならせて複数のメモリセルがオン状態であるかオフ状態であるかが複数回、判定され、判定結果の群に基づいて最適判定電圧が取得される。
【0078】
なお、第１の最適値取得動作では、必ずしもマスクデータリードが行われなくてもよい。例えば、処理回路１１０は、単一種類の判定電圧を少しずつ異ならせながら複数回のシフトリードを行うことで、当該単一種類の判定電圧の周辺のメモリセルの分布の近似を取得し、取得したメモリセルの分布の近似に基づいて当該単一種類の判定電圧の最適判定電圧を取得してもよい。
【0079】
最適値取得動作の別の一例として、第２の最適値取得動作を説明する。
【0080】
第２の最適値取得動作では、コントローラ２００は、ＮＡＮＤ型フラッシュメモリ１００から取得した何れのエラー訂正も実行されていないリードデータ（訂正前データと表記する）とエラー訂正によって期待されたデータに訂正された後のリードデータ（訂正後データと表記する）との比較を行う。そして、コントローラ２００は、“Ｓｉ”ステートに対応したデータが誤って“Ｓｉ”ステートに隣接する“Ｓｉ＋１”ステートに対応したデータとしてリードされたビットの数と、“Ｓｉ＋１”ステートに対応したデータが誤って“Ｓｉ”ステートに対応したデータとしてリードされたビットの数と、に基づいて評価指標を取得する。そして、コントローラ２００は、評価指標に基づいて“Ｓｉ”ステートと“Ｓｉ＋１”ステートとの境界に対応した判定電圧の、エラービットの発生数を抑制できる電圧値を計算する。
【0081】
以降では、“Ｓｉ”ステートに対応したデータが誤って“Ｓｉ＋１”ステートに対応したデータとしてリードされたビットを、ビットＳｉｔｏＳｉ＋１と表記する。“Ｓｉ＋１”ステートに対応したデータが誤って“Ｓｉ”ステートに対応したデータとしてリードされたビットを、ビットＳｉ＋１ｔｏＳｉと表記する。また、ビットＳｉｔｏＳｉ＋１の数を、カウントＳｉｔｏＳｉ＋１と表記する。また、ビットＳｉ＋１ｔｏＳｉの数を、カウントＳｉ＋１ｔｏＳｉと表記する。
【0082】
【0083】
図９には、“Ａ”ステートにかかるローブと“Ｂ”ステートにかかるローブとが描画されている。当該２つのローブは、種々の要因によって変化し、互いに重なり合っている。このような２つのローブに対して電圧ＶＢ１～ＶＢ５のそれぞれを判定電圧として使用してリード動作を実行すると、ビットＡｔｏＢの数（つまりカウントＡｔｏＢ）と、ビットＢｔｏＡの数（つまりカウントＢｔｏＡ）と、の比が判定電圧によって変化する。
【0084】
ＶＢ３が判定電圧として使用された場合、カウントＡｔｏＢと、カウントＢｔｏＡと、が等しい。ＶＢ４またはＶＢ５が判定電圧として使用された場合、カウントＡｔｏＢはカウントＢｔｏＡよりも小さい。ＶＢ５が判定電圧として使用された場合、ＶＢ４が判定電圧として使用された場合に比べ、カウントＡｔｏＢと、カウントＢｔｏＡと、の差が大きい。ＶＢ１またはＶＢ２が判定電圧として使用された場合、カウントＡｔｏＢはカウントＢｔｏＡよりも大きい。ＶＢ１が判定電圧として使用された場合、ＶＢ２が判定電圧として使用された場合に比べ、カウントＡｔｏＢと、カウントＢｔｏＡと、の差が大きい。
【0085】
カウントＡｔｏＢと、カウントＢｔｏＡと、が等しい電圧ＶＢ３を判定電圧として使用した場合、エラービットの数を最小とすることができる。つまり、電圧ＶＢ３が判定電圧ＶＢの最適値ＶＢ＿ｏｐｔに該当すると考えられる。そして、判定電圧ＶＢが電圧ＶＢ３よりも大きくなるほど、カウントＢｔｏＡに対するカウントＡｔｏＢの割合が大きくなる。判定電圧ＶＢが電圧ＶＢ３よりも小さくなるほど、カウントＢｔｏＡに対するカウントＡｔｏＢの割合が小さくなる。
【0086】
図１０は、カウントＢｔｏＡに対するカウントＡｔｏＢの割合の常用対数と、電圧ＶＢ＿ｏｐｔ（つまりＶＢ３）と電圧ＶＢ１～ＶＢ５との差分ｄ１～ｄ５と、の関係を示すグラフである。この例によれば、カウントＢｔｏＡに対するカウントＡｔｏＢの割合の常用対数と、差分ｄ１～ｄ５と、はリニアな関係があることが読み取れる。
【0087】
設計者は、図１０に示した関係式をそのまま、またはテーブルなどの形式で、コントローラ２００に保持させる。コントローラ２００は、訂正前データと訂正後データとの比較に基づき、カウントＡｔｏＢとカウントＢｔｏＡとを取得する。そして、コントローラ２００は、評価指標としてカウントＢｔｏＡに対するカウントＡｔｏＢの割合の常用対数を計算する。そして、コントローラ２００は、計算によって取得した評価指標と上記の関係式とに基づき、評価指標としてカウントＢｔｏＡに対するカウントＡｔｏＢの割合の常用対数が０とすることができる差分電圧を計算する。そして、コントローラ２００は、リードデータの取得に使用した判定電圧の値に取得した差分電圧を適用することによって、電圧ＶＢ＿ｏｐｔを取得する。
【0088】
コントローラ２００は、１つのメモリセルグループＭＳＧのうちのロアーページ、ミドルページ、およびアッパーページのそれぞれに対してリード動作を行うことによって、ページ毎に訂正前データと訂正後データとの対を取得する。そして、コントローラ２００は、全ページ分の訂正前データのセットと、全ページ分の訂正後データのセットと、に基づき、ビットＳｉｔｏＳｉ＋１に該当するメモリセルと、ビットＳｉ＋１ｔｏＳｉに該当するメモリセルと、をステート境界毎に特定する。そして、コントローラ２００は、カウントＳｉｔｏＳｉ＋１と、カウントＳｉ＋１ｔｏＳｉと、をステート境界毎に計算する。コントローラ２００は、ステート境界毎に計算したカウントＳｉｔｏＳｉ＋１とカウントＳｉ＋１ｔｏＳｉとの対に基づき、判定電圧ＶＡ～ＶＧの最適判定電圧を取得する。
【0089】
なお、判定電圧ＡＲ～ＧＲの全てについて最適判定電圧を取得するためには、上記したように、１つのメモリセルグループＭＳＧの全ページからデータをリードする必要がある。第２の最適値取得動作においても、第１の最適値取得動作と同様、マスクデータを用いることで、判定電圧ＡＲ～ＧＲのうちの特定のページのリード動作に必要な判定電圧のみについて最適判定電圧を取得することが可能である。
【0090】
例えば、ロアーページからのリードデータに対するエラー訂正によって“０”から“１”に変化したビットは、ビットＡｔｏＥｒおよびビットＤｔｏＥの何れかである。また、ロアーページからのリードデータに対するエラー訂正によって“１”から“０”に変化したビットは、ビットＥｒｔｏＡおよびビットＥｔｏＤの何れかである。コントローラ２００は、ロアーページからのリードデータのうちのＤステートまたはＥステートに属するメモリセルからリードされたビットを、例えばＣリードによる判定結果ＣＲを用いてマスクすることで、“０”から“１”に変化したビットのうちのビットＡｔｏＥｒと、“１”から“０”に変化したビットのうちのビットＥｒｔｏＡと、を特定する。また、コントローラ２００は、ロアーページからのリードデータのうちのＥｒステートまたはＡステートに属するメモリセルからリードされたビットを、例えばＣリードによる判定結果ＣＲを用いてマスクすることで、“０”から“１”に変化したビットのうちのビットＤｔｏＥと、“１”から“０”に変化したビットのうちのビットＥｔｏＤと、を特定する。コントローラ２００は、ビットＡｔｏＥｒの数とビットＥｒｔｏＡの数とに基づき、判定電圧ＶＡの最適判定電圧ＶＡ＿ｏｐｔを計算する。また、コントローラ２００は、ビットＤｔｏＥの数とビットＥｔｏＤの数とに基づき、判定電圧ＶＥの最適判定電圧ＶＥ＿ｏｐｔを計算する。
【0091】
このように、第２の最適値取得動作では、エラー訂正の前のリードデータとエラー訂正の後のリードデータとの比較に基づいて最適判定電圧が取得される。
【0092】
第１の最適値取得動作および第２の最適値取得動作では、少なくとも１回のリード動作の結果（即ちリードデータ）が使用される。リード動作では、少なくとも１つの判定電圧を用いてメモリセルがオン状態であるかオフ状態であるかを判定した判定結果を用いてリードデータが取得される。よって、第１の最適値取得動作および第２の最適値取得動作は、判定電圧を用いてメモリセルがオン状態であるかオフ状態であるかを判定し、判定結果に基づいて最適判定電圧を取得する動作と考えることができる。
【0093】
前述したように、メモリセルのしきい値電圧は、種々の要因によって変化し得る。メモリセルのしきい値電圧の変化の要因のうちの１つに、メモリセルアレイ１１１へのアクセス時のメモリチップＣＰの温度がある。
【0094】
しきい値電圧の変化をキャンセルするように判定電圧を自律的に変化させる機能がメモリチップ自身に備わっている場合がある。しかしながら、そのような機能を用いたとしても、しきい値電圧の変化を完全にキャンセルすることは困難である。しきい値電圧の変化を完全にキャンセルしきれない場合、リードデータに含まれるエラービット数が増加する。そして、しきい値電圧の変化を完全にキャンセルしきれないことによるエラービット数の増加量は、１つのメモリセル当たりにライトされるデータのビット数が大きいほど大きい傾向がある。
【0095】
図１１は、実施形態の或るメモリチップＣＰにおける判定電圧の温度依存性の一例を示す図である。本図の（Ａ）は、或る温度（ここでは一例として５０℃）を基準温度とし、メモリチップＣＰの温度が基準温度よりも高い場合におけるメモリセルのしきい値電圧の分布および判定電圧を示すグラフである。本図の（Ｂ）は、メモリチップＣＰの温度が基準温度である場合のメモリセルのしきい値電圧の分布および判定電圧を示すグラフである。本図の（Ｃ）は、メモリチップＣＰの温度が基準温度よりも低い場合におけるメモリセルのしきい値電圧の分布および判定電圧を示すグラフである。
【0096】
図１１に示す例では、温度が高いほど各ステートのローブが負電圧側にシフトしている。このことは、リードデータに含まれるエラービット数を抑制するためには、温度が高いほど各判定電圧を負電圧側にシフトさせる必要があることを示す。つまり、或る温度において最適判定電圧を取得したとしても、別の温度でその最適判定電圧を使用する場合には、最適判定電圧の取得時の温度と最適判定電圧の使用時の温度との差に応じて最適判定電圧を補正することが求められる。
【0097】
なお、メモリチップＣＰは、しきい値電圧の変化をキャンセルするように温度に応じて判定電圧を変化させる機能を有していてもよいし、有していなくてもよい。メモリチップＣＰが温度に応じて判定電圧を変化させる機能を有していない場合、図１１に示す各ローブおよび各判定電圧の温度による変動は、各ローブおよび各判定電圧の温度による実際の変動を表すと考えることができる。メモリチップＣＰが温度情報に応じて判定電圧を変化させる機能を有している場合、図１１に示す各ローブおよび各判定電圧の温度による変動は、各ローブおよび各判定電圧の温度による実際の変動のうちのメモリチップＣＰの機能ではキャンセルできなかった成分を表すと考えることができる。
【0098】
コントローラ２００は、リード動作においては、メモリチップＣＰに指示する判定電圧をリード動作時の温度に応じて変化させる。具体的には、コントローラ２００は、最適値取得動作によって最適判定電圧としての電圧値を取得した場合、取得した最適判定電圧としての電圧値を、取得時の温度情報に基づいて基準温度での電圧値に変換して保存する。そして、以降にリード動作を行う際には、コントローラ２００は、保存した基準温度での電圧値をリード動作時の温度に基づいて補正して、補正後の電圧値を判定電圧として用いたリード動作を実行する。
【0099】
なお、基準温度は、温度設定値の一例である。
【0100】
実施形態と比較される技術について説明する。実施形態と比較される技術を、比較例と表記する。比較例によれば、メモリコントローラは、リード動作時に最適判定電圧を使用する場合、その最適判定電圧を取得した最適値取得動作の実行時の温度情報とリード動作の実行時の温度情報とに基づいて最適判定電圧を補正して、補正後の最適判定電圧を使用する。しかしながら、この比較例によれば、最適値取得動作の実行時の温度を保存する必要があり、温度に応じて判定電圧を変化させるための管理が煩雑になる。
【0101】
実施形態によれば、コントローラ２００は、最適値取得動作によって取得した最適判定電圧を基準温度における電圧値に変換して保存する。よって、最適値取得動作の実行時の温度を保存する必要がなく、温度に応じて判定電圧を変化させるための管理が簡単になる。
【0102】
以降では、最適判定電圧である電圧値から変換された基準温度における電圧値を、基準判定電圧と表記する。基準判定電圧である電圧値をリード動作時の温度に基づいて補正して得られる電圧値を、補正判定電圧、と表記する。そして、最適判定電圧は、特に断りがない限り、最適値取得動作によって取得した電圧値を意味することとする。
【0103】
コントローラ２００は、最適判定電圧を基準判定電圧に変換したり、基準判定電圧を補正判定電圧に変換したりする際には、メモリセルのしきい値電圧の温度依存性に対応する温度補正情報を使用する。
【0104】
図１２は、実施形態の温度補正情報２１０の一例を示す図である。本図に示す例では、温度補正情報２１０は、温度と補正量との関係を示す。
【0105】
温度補正情報２１０においては、基準温度においては補正量が０とされる。そして、この例では、温度と補正量との関係は、温度に応じて補正量が増加する一次関数として定義されている。
【0106】
例えば、最適判定電圧を基準判定電圧に変換する際には、コントローラ２００は、最適判定電圧の取得時の温度に対応する補正量を温度補正情報２１０に基づいて取得する。そして、コントローラ２００は、最適判定電圧に補正量を加算することによって、基準判定電圧を取得する。
【0107】
また、リード動作の際には、コントローラ２００は、リード動作時の温度に対応する補正量を温度補正情報２１０に基づいて取得する。そして、コントローラ２００は、基準判定電圧から補正量を減算することによって、補正判定電圧を取得する。
【0108】
なお、温度補正情報２１０によって定義される温度と補正量との関係は図１２に示した例に限定されない。温度補正情報２１０がメモリセルの温度依存性に対応し、かつ判定電圧を当該温度依存性に基づいて変換または補正できる情報である限り、温度補正情報２１０の形式は特定の形式に限定されない。温度補正情報２１０は、数式として表現された情報であってもよいし、テーブル形式の情報であってもよい。
【0109】
また、温度補正情報２１０は、判定電圧ＶＡ～ＶＧのそれぞれについて温度と補正量との関係を定義したものであってもよい。また、判定電圧ＶＡ～ＶＧのうちの複数または全部で共通化されていてもよい。
【0110】
なお、メモリセルのしきい値電圧の温度依存性は、メモリチップＣＰ毎に異なり得る。よって、例えば、温度補正情報２１０は、メモリチップＣＰの製造者によってメモリチップＣＰ毎に個別に生成される。各メモリチップＣＰの温度補正情報２１０は、例えば、メモリチップＣＰの所定の領域に格納される。
【0111】
図１３に示すように、メモリセルアレイ１１１は、ＲＯＭヒューズ１２１およびユーザＲＯＭ１２２を備える。
【0112】
ＲＯＭヒューズ１２１には、メモリチップＣＰを正常に制御するためには必須の各種設定情報がメモリチップＣＰの製造者によって予め格納される。一例では、欠陥ブロック（defective block）情報がＲＯＭヒューズ１２１に格納される。製造工程では、許容レベルを超えた欠陥を備えるブロックが欠陥ブロックとして検出される。欠陥ブロック情報は、検出された欠陥ブロックの一覧を記録した情報である。コントローラ２００は、メモリチップＣＰから欠陥ブロック情報を取得し、取得した欠陥ブロック情報に記録されたブロックを使用禁止とする。
【0113】
ユーザＲＯＭ１２２には、メモリチップＣＰの制御に使用可能であるが制御に必須ではない各種設定情報がメモリチップＣＰの製造者によって予め格納される。温度補正情報２１０は、一例では、このユーザＲＯＭ１２２に格納されている。コントローラ２００は、ユーザＲＯＭ１２２からＲＡＭ２０２に温度補正情報２１０をロードして、ＲＡＭ２０２にロードした温度補正情報２１０を適時、参照する。
【0114】
温度補正情報２１０が定義する上記対応関係において、「温度」は、例えば、メモリチップＣＰの温度である。その場合、コントローラ２００は、温度補正情報２１０から補正量を取得するための検索に用いる温度を、メモリチップＣＰに設けられた温度センサ１１２から取得する。つまり、コントローラ２００は、温度補正情報２１０に基づいて補正量を取得する際には、温度検出値の出力を要求するコマンドをメモリチップＣＰに送信する。
【0115】
図１４は、実施形態のメモリチップＣＰから温度検出値を取得するコマンドシーケンスの一例を示す図である。本図に示す例では、コントローラ２００は、温度問い合わせコマンドと、温度検出値を出力させるメモリチップＣＰを示すメモリチップアドレスを少なくとも含むアドレス情報と、をこの順番でメモリチップＣＰに送信する。メモリチップＣＰは、自身に具備された温度センサ１１２から温度検出値を取得する。メモリチップＣＰの状態は、温度検出値を取得する期間には、ビジー状態に維持される。メモリチップＣＰは、温度検出値の取得が完了すると、レディー状態に遷移して、温度検出値をコントローラ２００に出力する。
【0116】
コントローラ２００は、取得した温度検出値を用いて温度補正情報２１０を参照することで、補正量を取得する。
【0117】
なお、温度補正情報２１０が定義する上記対応関係において、「温度」は、メモリチップＣＰの温度と相関がある限り、メモリチップＣＰと異なる任意の位置の温度であってもよい。例えば、コントローラ２００の温度とメモリチップＣＰの温度との間に相関がある場合、温度補正情報２１０は、コントローラ２００の温度から補正量を取得することが可能に構成されてもよい。その場合、コントローラ２００は、自身に具備される温度センサ２０７から温度検出値を取得し、その温度検出値を用いて温度補正情報２１０を参照することで、補正量を取得することができる。
【0118】
また、温度補正情報２１０が予め格納される位置は、各メモリチップＣＰのユーザＲＯＭ１２２に限定されない。また、１つの温度補正情報２１０は、２以上のメモリチップＣＰ（例えば全てのメモリチップＣＰ）で共有されてもよい。また、メモリチップＣＰあたりに複数の温度補正情報２１０が設けられてもよい。例えば、プレーン毎に温度補正情報２１０が設けられてもよい。
【0119】
図１５は、実施形態の基準判定電圧の管理方法の一例を示す図である。
【0120】
図１５に示す例では、１つのブロックにつき、基準判定電圧のセットが１つ、対応付けられて保存される。基準判定電圧のセットは、判定電圧ＶＡにかかる基準判定電圧、判定電圧ＶＢにかかる基準判定電圧、判定電圧ＶＣにかかる基準判定電圧、判定電圧ＶＤにかかる基準判定電圧、判定電圧ＶＥにかかる基準判定電圧、判定電圧ＶＦにかかる基準判定電圧、および判定電圧ＶＧにかかる基準判定電圧からなる。基準判定電圧のセットは、ブロック毎に基準判定電圧テーブル２１１に記録され、適時、更新される。
【0121】
基準判定電圧テーブル２１１は例えばＲＡＭ２０２に格納され、ＲＡＭ２０２上で更新される。電源断時には、ＲＡＭ２０２内の基準判定電圧テーブル２１１は、所定の不揮発性の記憶領域（例えばＮＡＮＤ型フラッシュメモリ１００）に転送されてもよいし、転送されなくてもよい。
【0122】
なお、基準判定電圧のセットは、必ずしもブロック単位で管理されなくてもよい。ブロックよりも大きい記憶領域の単位で基準判定電圧のセットが管理されてもよいし、ブロックよりも小さい記憶領域の単位で基準判定電圧のセットが管理されてもよい。
【0123】
図１６は、実施形態のメモリシステム１が動作中においてＲＡＭ２０２に保持する情報の一例を示す図である。本図に示すように、動作中においては、ＲＡＭ２０２には、メモリチップＣＰ０から取得した温度補正情報２１０－０、メモリチップＣＰ１ら取得した温度補正情報２１０－１、メモリチップＣＰ２ら取得した温度補正情報２１０－２、メモリチップＣＰ３ら取得した温度補正情報２１０－３が保持される。また、ＲＡＭ２０２には、基準判定電圧テーブル２１１が保持される。
【0124】
なお、温度補正情報２１０は、第１情報の一例である。基準判定電圧テーブル２１１は、第２情報の一例である。ＲＡＭ２０２は、第１情報が格納されるように構成された第２メモリの一例であり、第２報が格納されるように構成された第３モリの一例でもある。第２メモリと第３メモリとは実施形態のように１つのＲＡＭ２０２によって構成されてもよいし、それぞれ異なるメモリによって構成されてもよい。
【0125】
続いて、実施形態のメモリシステム１の動作を説明する。
【0126】
図１７は、実施形態のメモリシステム１の起動時の動作の一例を示す図である。
【0127】
メモリシステム１がパワーオンされると、コントローラ２００は、各メモリチップＣＰをパワーオンする（Ｓ１０１）。図１７では、図面をシンプルにするために、ひとつのメモリチップＣＰに対する動作が描画されている。
【0128】
メモリチップＣＰがパワーオンに応じた処理を完了すると、パワーオンが完了したことをコントローラ２００に通知する（Ｓ１０２）。
【0129】
パワーオンの完了の通知に応じて、コントローラ２００は、欠陥ブロック情報を要求する（Ｓ１０３）。
【0130】
メモリチップＣＰは、欠陥ブロック情報を含むＲＯＭヒューズ１２１に格納されている管理情報は、パワーオンの処理においてＲＯＭヒューズ１２１からリードされてメモリチップＣＰ内の所定のレジスタにセットされる。メモリチップＣＰは、レジスタ内の管理情報のうちの欠陥ブロック情報を、Ｓ１０３の処理によって受信する要求に応じて出力する（Ｓ１０４）。
【0131】
続いて、コントローラ２００は、温度補正情報２１０を要求する（Ｓ１０５）。メモリチップＣＰは、Ｓ１０４の処理によって受信する要求に応じて、ユーザＲＯＭ１２２に格納されている温度補正情報２１０をリードして、温度補正情報２１０を出力する（Ｓ１０６）。コントローラ２００は、取得した温度補正情報２１０をＲＡＭ２０２に格納する。
【0132】
このように、一例では、コントローラ２００は、起動時に、各メモリチップＣＰから温度補正情報２１０を取得する。
【0133】
図１８は、プログラム動作の際の実施形態のメモリシステム１の動作の一例を示すフローチャートである。
【0134】
コントローラ２００は、１つのブロックに対するプログラム動作を実行する（Ｓ２０１）。Ｓ２０１の処理が実行されるブロックを、図１８の説明において、対象ブロックと表記する。Ｓ２０１の処理は、対象ブロックに空きが無くなるまで繰り返し実行される。
【0135】
コントローラ２００は、対象ブロックに対するプログラム動作が完了したか否かを判定する（Ｓ２０２）。対象ブロックに対するプログラム動作が完了するとは、例えば、対象ブロックがいっぱいまでデータが格納されて、別のデータを格納可能な領域が無くなることである。
【0136】
対象ブロックに対するプログラム動作が完了していない場合（Ｓ２０２：Ｎｏ）、コントローラ２００は、Ｓ２０１の処理を再び実行する。
【0137】
対象ブロックに対するプログラム動作が完了した場合（Ｓ２０２：Ｙｅｓ）、コントローラ２００は、判定電圧の初期設定値のセットを取得する（Ｓ２０３）。そして、コントローラ２００は、判定電圧の初期設定値のセットを基準判定電圧のセットとして対象ブロックに対応付けて基準判定電圧テーブル２１１に記録し（Ｓ２０４）、動作が終了する。
【0138】
なお、判定電圧の初期設定値のセットは、予め設定されている。判定電圧の初期設定値のセットは、例えば、全メモリチップＣＰで共通とされる。判定電圧の種類（ＶＡ～ＶＧ）毎に固定値が予め各メモリチップＣＰに設定されており、コントローラ２００において判定電圧が固定値からのシフト量（つまり差分）として管理される場合においては、判定電圧の初期設定値のセットは、オールゼロとされる。なお、判定電圧の初期設定値のセットの例はこれに限定されない。
【0139】
実施形態では、一例として、基準設定値のセットは、ブロック単位で記録されることとしている。よって、図１８に示したように、１つのブロックに対するプログラム動作が完了し、以降はイレース動作が実行されるまで当該ブロックに対するプログラム動作が実行されない場合に、判定電圧の初期設定値のセットが基準判定電圧テーブル２１１に記録される。
【0140】
図１９は、ホスト機器３００からのリードコマンドに応じた実施形態のメモリシステム１の動作の一例を示すフローチャートである。
【0141】
コントローラ２００がホスト機器３００からリードコマンドを受信すると（Ｓ３０１）、コントローラ２００は、温度補正情報２１０の参照などに使用するための温度を取得する（Ｓ３０２）。温度は、例えば、温度センサ１１２による温度検出値または温度センサ２０７による温度検出値である。なお、図１９の説明においては、Ｓ３０１で受信したリードコマンドによるリード対象のページを、対象ページと表記する。
【0142】
コントローラ２００は、基準判定電圧テーブル２１１から対象ページを含むブロックに対応付けられた基準判定電圧を取得する（Ｓ３０３）。Ｓ３０３では、コントローラ２００は、対象ページを含むブロックに対応付けられた基準判定電圧のセットのうちの、対象ページに対するリード動作に必要な種類の基準判定電圧を取得する。なお、図１９の説明において、基準判定電圧および補正判定電圧を含む判定電圧は、特に断りがない限り、判定電圧ＶＡ～ＶＧのうちの対象ページに対するリード動作に必要な種類の判定電圧を示すこととする。
【0143】
コントローラ２００は、Ｓ３０２の処理によって取得した温度、Ｓ３０３の処理によって取得した基準判定電圧、および温度補正情報２１０に基づいて、補正判定電圧を算出する（Ｓ３０４）。そして、コントローラ２００は、対象ページに対し、補正判定電圧を用いたリード動作を実行する（Ｓ３０５）。
【0144】
コントローラ２００は、リード動作によって取得したリードデータに対し、エラー訂正を実行する（Ｓ３０６）。Ｓ３０６では、コントローラ２００は、例えば、ＥＣＣ回路２０６によってエラー訂正を実行する。
【0145】
コントローラ２００は、エラー訂正が成功したか否かを判定する（Ｓ３０７）。エラー訂正が失敗した場合（Ｓ３０７：Ｎｏ）、コントローラ２００は、第１の最適値取得動作によって最適判定電圧を取得する（Ｓ３０８）。コントローラ２００は、対象ページに対し、最適判定電圧を用いたリード動作を実行する（Ｓ３０９）。そして、コントローラ２００は、Ｓ３０９の処理によって取得したリードデータに対し、エラー訂正を実行する（Ｓ３１０）。Ｓ３１０では、コントローラ２００は、例えば、ＥＣＣ回路２０６によってエラー訂正を実行する。
【0146】
コントローラ２００は、エラー訂正が成功したか否かを判定する（Ｓ３１１）。エラー訂正が成功した場合（Ｓ３１１：Ｙｅｓ）、コントローラ２００は、Ｓ３０２の処理によって取得した温度、Ｓ３０９の処理によって取得した最適判定電圧、および温度補正情報２１０に基づいて、新しい基準判定電圧を算出する（Ｓ３１２）。そして、コントローラ２００は、新しい基準判定電圧を基準判定電圧テーブル２１１に上書き記録する（Ｓ３１３）。
【0147】
エラー訂正が失敗した場合（Ｓ３１１：Ｎｏ）、コントローラ２００は、Ｓ３０６で実行したエラー訂正やＳ３１０で実行したエラー訂正よりも訂正能力が高い、第２のエラー訂正を実行する（Ｓ３１４）。第２のエラー訂正としては、訂正能力が高くリードデータを非常に高い確率で復元できる限り、任意の方式が採用され得る。例えば、コントローラ２００は、第２のエラー訂正として、軟判定を用いたエラー訂正を実行してもよい。別の例では、コントローラ２００は、積符号の複合によるエラー訂正を実行してもよい。
【0148】
エラー訂正が成功した場合（Ｓ３０７：Ｙｅｓ）、Ｓ３１３の後、またはＳ３１４によってリードデータを復元した後、コントローラ２００は、ホスト機器３００にリードデータを出力する（Ｓ３１５）。そして、リードコマンドに応じたメモリシステム１の動作が終了する。
【0149】
このように、ホスト機器３００からのリードコマンドに応じたリード動作において、エラー訂正が失敗した場合、最適値取得動作（この例では第１の最適値取得動作）が起動される。そして、最適値取得動作によって取得した最適判定電圧に基づき、基準判定電圧テーブル２１１に記録された基準判定電圧が更新される。
【0150】
なお、コントローラ２００は、ＮＡＮＤ型フラッシュメモリ１００の管理の一つとして、ブロック間でデータを転記する転記動作を実行することができる。転記動作は、例えば、ガベージコレクションを含む。転記動作では、ＮＡＮＤ型フラッシュメモリ１００からデータをリードするリード動作と、ＮＡＮＤ型フラッシュメモリ１００にデータをライトするライト動作と、を含む。コントローラ２００は、転記動作の一環としてのリード動作においても、Ｓ３０２～Ｓ３１４の動作を実行するよう構成されてもよい。
【0151】
また、最適値取得動作および基準判定電圧テーブル２１１の更新のトリガは、ホスト機器３００からのライト動作に応じたリード動作の際または転記処理の一環としてのリード動作の際にエラー訂正が失敗したことのみに限定されない。
【0152】
例えば、コントローラ２００は、ＮＡＮＤ型フラッシュメモリ１００の管理の別の一つとして、パトロールリードを実行することができる。パトロールリードは、ホスト機器３００からの要求に関係なくメモリチップＣＰに対して行われるリード動作である。パトロールリードは、ホスト機器３００からのリード要求の際にエラー訂正が成功する確率を高めるために、最適判定電圧を予め特定することを目的としたリード動作である。コントローラ２００は、例えば所定の周期でパトロールリードを実行する。コントローラ２００は、ホスト機器３００からのライトコマンドやリードコマンドの受信に応じ、パトロールリードの実行をスキップしたり、パトロールリードの実行の周期を一時的または非一時的に変更したりしてもよい。つまり、パトロールリードは、ホスト機器３００からのリードコマンドとは関係なく、異なるタイミングで複数回、実行される。
【0153】
実施形態では、コントローラ２００は、パトロールリードの際に最適値取得動作および基準判定電圧テーブル２１１の更新を行うことができる。
【0154】
図２０は、実施形態のメモリシステム１のパトロールリードの動作の一例を示すフローチャートである。ここでは一例として、１つのブロックにかかるパトロールリードの動作を説明する。
【0155】
コントローラ２００は、何らかの方法でパトロールリードの対象のメモリセルグループＭＳＧを決定する（Ｓ４０１）。図２０の説明において、パトロールリードの対象のメモリセルグループＭＳＧを、対象メモリセルグループＭＳＧと表記する。
【0156】
コントローラ２００は、温度補正情報２１０の参照などに使用する温度を取得する（Ｓ４０２）。温度は、例えば、温度センサ１１２による温度検出値または温度センサ２０７による温度検出値である。
【0157】
コントローラ２００は、基準判定電圧テーブル２１１から対象メモリセルグループＭＳＧを含むブロックに対応付けられた基準判定電圧のセットを取得する（Ｓ４０３）。そして、コントローラ２００は、Ｓ４０２の処理によって取得した温度、Ｓ４０３の処理によって取得した基準判定電圧のセット、および温度補正情報２１０に基づいて、補正判定電圧のセットを算出する（Ｓ４０４）。
【0158】
コントローラ２００は、対象メモリセルグループＭＳＧを構成する各ページに対するリード動作を順次、実行する。図２０では、メモリセルグループＭＳＧが備える３つのページのそれぞれを、識別子ｉ（ただしｉは０から２までの整数）を用いて、ページｉと表記することとする。一例では、ページ０はロアーページ、ページ１はミドルページ、ページ２はアッパーページを表す。なお、識別子ｉと３つのページとの対応関係はこれに限定されない。
【0159】
コントローラ２００は、識別子ｉを０に初期化する（Ｓ４０５）。そして、コントローラ２００は、対象メモリセルグループＭＳＧを構成する３つのページのうちのページｉをリード対象として、補正判定電圧を用いたリード動作を実行する（Ｓ４０６）。
【0160】
コントローラ２００は、リード動作によって取得したリードデータを訂正前データとしてＲＡＭ２０２に格納し（Ｓ４０７）、格納した訂正前データとは別に、リードデータに対するエラー訂正を実行する（Ｓ４０８）。Ｓ４０８では、コントローラ２００は、例えば、ＥＣＣ回路２０６によってエラー訂正を実行する。
【0161】
コントローラ２００は、エラー訂正が成功したか否かを判定する（Ｓ４０９）。エラー訂正が成功した場合（Ｓ４０９：Ｙｅｓ）、コントローラ２００は、エラー訂正後のリードデータを訂正後データとしてＲＡＭ２０２に格納する（Ｓ４１０）。そして、コントローラ２００は、識別子ｉが２と等しいか否かを判定する（Ｓ４１１）。
【0162】
識別子ｉが２と等しくない場合（Ｓ４１１：Ｎｏ）、即ち識別子ｉが０または１である場合、コントローラ２００は、ｉを１だけインクリメントする（Ｓ４１２）。そして、コントローラ２００は、Ｓ４０６の処理から一連の処理を再び繰り返す。
【0163】
識別子ｉが２と等しい場合（Ｓ４１１：Ｙｅｓ）、コントローラ２００は、ページ毎に取得した訂正前データと訂正後データとを用いた第２の最適値取得動作によって、最適判定電圧のセットを取得する（Ｓ４１３）。
【0164】
何れかのページに対するリード動作の際にエラー訂正が失敗した場合（Ｓ４０９：Ｎｏ）、第２の最適値取得動作を実行することができない。よって、コントローラ２００は、第１の最適値取得動作によって、最適判定電圧のセットを取得する（Ｓ４１４）。
【0165】
Ｓ４１３またはＳ４１４の後、コントローラ２００は、Ｓ４０２の処理によって取得した温度、Ｓ４１３またはＳ４１４の処理によって取得した最適判定電圧のセット、および温度補正情報２１０に基づいて、新しい基準判定電圧のセットを算出する（Ｓ４１５）。そして、コントローラ２００は、新しい基準判定電圧のセットを基準判定電圧テーブル２１１に上書き記録する（Ｓ４１６）。そして、１つのブロックにかかるパトロールリードの動作が終了する。
【0166】
図２１は、実施形態の基準判定電圧テーブル２１１の内容の変化の一例を示す図である。
【0167】
図２１の（Ａ）は、初期状態の基準判定電圧テーブル２１１を示す。初期状態においては、各ブロックの基準判定電圧のセットは未定義とされている。
【0168】
例えばブロック＃０およびブロック＃１へのプログラム動作が完了すると（Ｓ５０１）、基準判定電圧テーブル２１１の内容は（Ｂ）に示す状態に変わる。（Ｂ）に示す基準判定電圧テーブル２１１には、判定電圧の初期設定値のセットＶｄｅｃ＿ｄｅｆがブロック＃０およびブロック＃１にかかる基準判定電圧のセットとして記録されている。
【0169】
続いて、例えばホスト機器３００からのリードコマンドに応じてブロック＃０に対するリード動作が実行される（Ｓ５０２）。リード動作の実行の際の温度はＴａであったこととする。リード動作の際に、新しい最適判定電圧のセットＶｄｅｃ＿ｏｐｔが取得され、基準判定電圧テーブル２１１の内容は（Ｃ）に示す状態に変わる。（Ｃ）に示す基準判定電圧テーブル２１１によれば、ブロック＃０には、最適判定電圧のセットＶｄｅｃ＿ｏｐｔと、温度Ｔａに対応する補正量Ｄｉｆｆ（Ｔａ to ５０℃）と、を加算して得られる値のセットが、ブロック＃０の基準判定電圧のセットとして記録されている。
【0170】
実施形態のコントローラ２００は、上記した構成を備える。よって、例えば、或るブロックに対し、或るタイミング（第１のタイミングと表記する）にリード動作が実行されてエラー訂正が失敗したり（例えば図１９のＳ３０７参照）、または第１のタイミングにパトロールリードが実行され（例えば図２０参照）、第１の後のタイミング（第２のタイミングと表記する）に、次のリード動作（図１９参照）が実行された場合、コントローラ２００は、次のように動作する。即ち、第１のタイミングにおいては、コントローラ２００は、温度センサ１１２または温度センサ２０７から温度検出値（第１の温度検出値と表記する）を取得し、第１の最適値取得動作または第２の最適値取得動作によって最適判定電圧を取得する。そして、コントローラ２００は、最適判定電圧を第１の温度検出値と温度補正情報２１０とに基づいて基準判定電圧に変換し、基準判定電圧を基準判定電圧テーブル２１１に記録する。そして、第２のタイミングにおいては、コントローラ２００は、温度センサ１１２または温度センサ２０７から新たに温度検出値（第２の温度検出値と表記する）を取得し、基準判定電圧テーブル２１１に記録された基準判定電圧を、第２の温度検出値と温度補正情報２１０とに基づいて第２の温度検出値の温度における判定電圧である補正判定電圧に変換し、補正判定電圧を判定電圧として用いてリード動作を実行する。
【0171】
このように、最適判定電圧が温度補正情報２１０に基づいて温度設定値での電圧値に変換されて管理されるので、温度に応じて判定電圧を変化させるための管理を複雑にすることなくリードデータに発生するエラービットの数を抑制することが可能になる。つまり、簡単な管理でリードデータに発生するエラービットの数を抑制することが可能である。
【0172】
なお、実施形態の技術は種々に変形可能である。以下に実施形態の技術のいくつかの変形例を説明する。変形例の説明では、以上説明した実施形態の技術と異なる事項について説明する。実施形態の技術と同じ事項については説明を省略するか、または簡略的に説明する。
【0173】
（変形例１）
図２２は、プログラム動作の際の変形例１のメモリシステム１の動作の一例を示すフローチャートである。
図２２は、プログラム動作の際の変形例１のメモリシステム１の動作の一例を示すフローチャートである。
【0174】
変形例１では、コントローラ２００は、Ｓ６０１～Ｓ６０２において、図１８に示したＳ２０１～Ｓ２０２と同じ処理を実行する。
【0175】
対象ブロックに対するプログラム動作が完了した場合（Ｓ６０２：Ｙｅｓ）、コントローラ２００は、温度を取得する（Ｓ６０３）。温度は、例えば、温度センサ１１２による温度検出値または温度センサ２０７による温度検出値である。
【0176】
続いて、コントローラ２００は、判定電圧の初期設定値のセットを取得する（Ｓ６０４）。そして、コントローラ２００は、Ｓ６０３の処理によって取得した温度、Ｓ６０４の処理によって取得した判定電圧の初期設定値のセット、および温度補正情報２１０に基づいて、基準判定電圧を算出する（Ｓ６０５）。具体的には、コントローラ２００は、温度に対応する補正量を温度補正情報２１０に基づいて取得する。そして、コントローラ２００は、各判定電圧の初期設定値に補正量を加算することによって、基準判定電圧を取得する。
【0177】
コントローラ２００は、Ｓ６０５の処理によって取得した基準判定電圧のセットを対象ブロックに対応付けて基準判定電圧テーブル２１１に記録し（Ｓ６０６）、動作が終了する。
【0178】
図２３は、変形例１の基準判定電圧テーブル２１１の内容の変化の一例を示す図である。
【0179】
図２３の（Ａ）は、初期状態の基準判定電圧テーブル２１１を示す。初期状態においては、各ブロックの基準判定電圧のセットは未定義とされている。
【0180】
例えばブロック＃０およびブロック＃１へのプログラム動作が完了すると（Ｓ７０１）、基準判定電圧テーブル２１１の内容は（Ｂ）に示す状態に変わる。なお、ブロック＃０へのプログラム動作の際の温度はＴｂであり、ブロック＃１へのプログラム動作の際の温度はＴｃであることとする。（Ｂ）に示す基準判定電圧テーブル２１１には、判定電圧の初期設定値のセットＶｄｅｃ＿ｄｅｆと、温度Ｔｂに対応する補正量Ｄｉｆｆ（Ｔｂ to ５０℃）と、を加算した値のセットが、ブロック＃０の基準判定電圧のセットとして記録されている。また、判定電圧の初期設定値のセットＶｄｅｃ＿ｄｅｆと、温度Ｔｃに対応する補正量Ｄｉｆｆ（Ｔｃ to ５０℃）と、を加算して得られる値のセットが、ブロック＃１の基準判定電圧のセットとして記録されている。
【0181】
続いて、例えばホスト機器３００からのリードコマンドに応じてブロック＃０に対するリード動作が実行される（Ｓ７０２）。リード動作の実行の際の温度はＴｄであったこととする。リード動作の際に、新しい最適判定電圧のセットＶｄｅｃ＿ｏｐｔが取得され、基準判定電圧テーブル２１１の内容は（Ｃ）に示す状態に変わる。（Ｃ）に示す基準判定電圧テーブル２１１によれば、最適判定電圧のセットＶｄｅｃ＿ｏｐｔと、温度Ｔｄに対応する補正量Ｄｉｆｆ（Ｔｄ to ５０℃）と、を加算して得られる値のセットが、ブロック＃０の基準判定電圧のセットとして記録されている。
【0182】
このように、変形例１では、コントローラ２００は、プログラム動作において基準判定電圧を記録する際にも温度補正情報２１０に基づく変換を実行するように構成される。
【0183】
つまり、変形例１によれば、或るブロックに対してプログラム動作が実行され、その後に、ホスト機器３００からのリードコマンドに応じて、または転記動作の一環として、そのブロックに対してリード動作が実行される場合、コントローラ２００は、次のように動作する。即ち、コントローラ２００は、プログラム動作の際に、判定電圧の初期設定値のセットに対してプログラム動作の際の温度および温度補正情報２１０に基づく変換を行うことで基準判定電圧のセットを算出し、その基準判定電圧のセットを基準判定電圧テーブル２１１に記録する。その後のリード動作の際には、コントローラ２００は、基準判定電圧テーブル２１１に記録された基準判定電圧に対してリード動作の際の温度および温度補正情報２１０に基づく変換を行うことで補正判定電圧を取得し、補正判定電圧を用いてリード動作を実行する。
【0184】
（変形例２）
変形例２では、判定電圧の候補値のセットが予め用意されている。判定電圧の候補値のセットにはインデックスが対応付けられており、コントローラ２００は、基準判定電圧のセットを即値のセットとしてではなく、即値のセットに近い候補値のセットに対応するインデックスを記憶する。判定電圧の候補値のセットを、シフトパターンと表記する。シフトパターンは、シフトインデックステーブル２１２に予め記録されている。
変形例２では、判定電圧の候補値のセットが予め用意されている。判定電圧の候補値のセットにはインデックスが対応付けられており、コントローラ２００は、基準判定電圧のセットを即値のセットとしてではなく、即値のセットに近い候補値のセットに対応するインデックスを記憶する。判定電圧の候補値のセットを、シフトパターンと表記する。シフトパターンは、シフトインデックステーブル２１２に予め記録されている。
【0185】
図２４は、変形例２のメモリシステム１が動作中においてＲＡＭ２０２に保持する情報の一例を示す図である。本図に示すように、動作中においては、ＲＡＭ２０２には、メモリチップＣＰ０から取得すた温度補正情報２１０－０、メモリチップＣＰ１ら取得すた温度補正情報２１０－１、メモリチップＣＰ２ら取得すた温度補正情報２１０－２、メモリチップＣＰ３ら取得した温度補正情報２１０－３、基準判定電圧テーブル２１１、およびシフトインデックステーブル２１２が保持される。
【0186】
なお、温度補正情報２１０は、第１情報の一例である。基準判定電圧テーブル２１１は、第２情報の一例である。シフトインデックステーブル２１２は、第３情報の一例である。ＲＡＭ２０２は、第１情報が格納されるように構成された第２メモリの一例であり、第２情報が格納されるように構成された第３モリの一例でもあり、第３情報が格納されるように構成された第４メモリの一例でもある。第２メモリ、第３メモリおよび第４メモリは、変形例２のように一つのＲＡＭ２０２によって構成されてもよいし、それぞれ異なるメモリによって構成されてもよい。
【0187】
図２５は、変形例２のシフトインデックステーブル２１２のデータ構造の一例を示す図である。
【0188】
シフトインデックステーブル２２０は、複数のエントリを含んでおり、それぞれのエントリには１つのシフトパターンが記録されている。シフトパターンは、全種類の判定電圧の値をそれぞれ１つずつ含むセットであり、判定電圧の候補値を示すものである。
【0189】
シフトインデックステーブル２２０に含まれる各エントリは、インデックスによって区別される。そして、各エントリにはシフトパターンが記録される。各エントリに記録されたシフトパターンは、判定電圧の候補値である。つまり、シフトパターンにはインデックスの値が対応付けられている。
【0190】
図２６は、変形例２における基準判定電圧テーブル２１１とシフトインデックステーブル２１２とを用いた基準判定電圧のセットの取得方法の一例を示すフローチャートである。図２６に示す一連の動作は、図１９のＳ３０３および図２０のＳ４０３において実行される。
【0191】
基準判定電圧テーブル２１１には、基準判定電圧の即値のセットに変えて、インデックスが記録される。よって、コントローラ２００は、基準判定電圧テーブル２１１から、着目するブロックに対応付けられたインデックスを取得する（Ｓ８０１）。そして、コントローラ２００は、シフトインデックステーブル２１２を参照することで、Ｓ８０１の処理によって取得したインデックスに対応するシフトパターンを、基準判定電圧のセットとして取得する（Ｓ８０２）。そして、基準判定電圧テーブル２１１とシフトインデックステーブル２１２とを用いた基準判定電圧のセットの取得の動作が終了する。
【0192】
【0193】
コントローラ２００は、シフトインデックステーブル２１２に記録された複数のシフトパターンのうちの基準判定電圧のセットに最も類似したシフトパターンを特定する（Ｓ９０１）。基準判定電圧のセットとシフトパターンとの類似度の指標としては、任意の指標が使用され得る。例えば、ユークリッド距離、コサイン類似度、などが類似度の指標として使用され得る。
【0194】
なお、図２７に示す一連の動作が図１９のＳ３１３において実行される場合、コントローラ２００は、古い基準判定電圧のセット、つまり図１９のＳ３０３の処理に替わる図２６の一連の動作のうちのＳ８０２の処理によって取得した基準判定電圧のセットを、図１９のＳ３１２の処理によって取得した新しい基準判定電圧によって更新することで、新しい基準判定電圧のセットを取得する。そして、コントローラ２００は、当該新しい基準判定電圧のセットに対してＳ９０１の処理を実行する。
【0195】
Ｓ８０１の後、コントローラ２００は、特定したシフトパターンに対応するインデックスを、基準判定電圧テーブル２１１に記録する（Ｓ９０２）。そして、基準判定電圧のセットの記録の動作が終了する。
【0196】
このように、基準判定電圧テーブル２１１は、複数のシフトパターンから選択された１つのシフトパターンに対応するインデックスが基準判定電圧のセットとして記録されるように構成されてもよい。
【0197】
なお、上記した変形例２は、実施形態だけでなく、変形例１とともに適用することが可能である。
【0198】
（変形例３）
実施形態、変形例１、および変形例２では、初期設定値は基本的に固定されていた。初期設定値は可変に構成されてもよい。
実施形態、変形例１、および変形例２では、初期設定値は基本的に固定されていた。初期設定値は可変に構成されてもよい。
【0199】
既に述べたように、メモリセルのしきい値電圧の変化の速度は、プログラム動作完了の直後が最も早く、経過時間とともに減速する。また、プログラム動作完了の直後の比較的短い期間においては、プログラム動作が完了してから受けたアクセスの回数が多くないため、似た特性を有する複数の記憶領域においては似た変化パターンでしきい値電圧が変化すると考えられる。また、プログラム動作が完了してからの経過時間が比較的短いブロックに対応する基準判定電圧は、パトロールリードによる更新が受けていない可能性がある。パトロールリードによる更新を受けていない基準判定電圧に基づいて図１９に示したリード動作にかかる一連の動作が実行された場合、リードデータに対するエラー訂正が失敗する可能性が少なからず存在する。
【0200】
変形例３では、プログラム動作が完了してからの経過時間が比較的短いブロックに対するリード動作の際にエラー訂正が失敗する確率を抑制するために、所定の動作によって初期設定値が更新される。初期設定値の１つのセットは、しきい値電圧の変化の特性が類似すると考えられるブロックのグループで共通に使用される。ブロックのグループ化のルールは製造者が任意に決定することができる。例えば、メモリチップＣＰ単位で１つのグループが形成される。または、プレーン単位で１つのグループが形成される。または、メモリセルアレイ１１１がセンスアンプからの距離に応じて複数のサブ領域に分割され、サブ領域単位で１つのグループが形成される。
【0201】
図２８は、初期設定値のセットの変形例３の管理方法の一例を示す図である。
【0202】
初期設定値は、初期設定値テーブル２１３に記録される。具体的には、初期設定値テーブル２１３は、ブロックグループ毎にエントリを備え、各エントリに初期設定値のセットが記録される。
【0203】
例えば、図１８のＳ２０３の処理や、図２２のＳ２０４の処理においては、コントローラ２００は、プログラム動作が完了したブロックが属するブロックグループにかかる初期設定値のセットを、初期設定値テーブル２１３から取得する。
【0204】
初期設定値テーブル２１３は、例えばＲＡＭ２０２に格納され、ＲＡＭ２０２上で初期設定値テーブル２１３に対する更新が実行される。
【0205】
図２９は、初期設定値のセットの変形例３の更新方法の一例を示すフローチャートである。
【0206】
変形例３では、ブロックグループ毎に代表ブロックが設定されている。代表ブロックの設定方法は特定の方法に限定されない。
【0207】
コントローラ２００は、代表ブロックに対するプログラム動作が完了し（Ｓ１００１）、代表ブロックに対するプログラム動作が完了してから所定の短い時間（例えば６時間）が経過すると（Ｓ１００２）、最適値取得動作を含む種々の処理を行うことで、代表ブロックにかかる基準判定電圧のセットを取得する（Ｓ１００３）。一例では、コントローラ２００は、代表ブロックから何らかの方法でメモリセルグループＭＳＧを選択し、メモリセルグループＭＳＧに対し、図２０のＳ４０２～Ｓ４１５の処理を実行することで、代表ブロックにかかる基準判定電圧のセットを取得する。
【0208】
コントローラ２００は、取得した基準判定電圧のセットを、代表ブロックが属するブロックグループにかかる初期設定値のセットとして初期設定値テーブル２１３に上書き記録する（Ｓ１００４）。そして、初期設定値のセットの更新の動作が終了する。
【0209】
このように、変形例３によれば、コントローラ２００は、ブロックグループから選択された代表ブロックに対する最適値取得動作に基づき、ブロックグループにかかる初期設定値のセットを更新する。
【0210】
よって、プログラム動作が完了してからの経過時間が比較的短いブロックに対するリード動作の際にエラー訂正が失敗する確率を抑制することが可能である。
【0211】
なお、上記した変形例３は、実施形態だけでなく、変形例１、変形例２、またはその両方とともに適用することが可能である。
【0212】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0213】
１ メモリシステム、１００ ＮＡＮＤ型フラッシュメモリ、１１０ 処理回路、１１１ メモリセルアレイ、１１２ 温度センサ、１１４ ＮＡＮＤストリング、１２１ ＲＯＭヒューズ、１２２ ユーザＲＯＭ、２００ コントローラ、２０１ ホストインタフェース回路、２０２ ＲＡＭ、２０３ ＣＰＵ、２０４ バッファメモリ、２０５ ＮＡＮＤインタフェース回路、２０６ ＥＣＣ回路、２０７ 温度センサ、２１０ 温度補正情報、２１１ 基準判定電圧テーブル、２１２ シフトインデックステーブル、２１３ 初期設定値テーブル、２２０ シフトインデックステーブル、３００ ホスト機器、４００ ＮＡＮＤバス、ＣＰ メモリチップ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】