特開 2024-43939 メモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024043939

(43)【公開日】2024-04-02

(54)【発明の名称】メモリシステム

(51)【国際特許分類】

   G06F 12/02 20060101AFI20240326BHJP

   G06F 12/00 20060101ALI20240326BHJP

【ＦＩ】

G06F12/02 530E

G06F12/02 510A

G06F12/00 597U

G06F12/00 591

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022149190

(22)【出願日】2022-09-20

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】和久津 隆司

(72)【発明者】

【氏名】中里 康明

(72)【発明者】

【氏名】中野 武

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA10

5B160AA12

5B160AA14

(57)【要約】

【課題】利便性が高いメモリシステムを提供すること。
【解決手段】コントローラは、不揮発性メモリが備える複数のブロックのうちの第１複数のブロックを第１領域にアサインし、第２複数のブロックを第２領域にアサインし、第３複数のブロックを第３領域にアサインする。コントローラは、第１領域にアサインされた各ブロックを第１モードで使用し、第２領域にアサインされた各ブロックを第１モードよりもメモリセル当たりにライトされる値のビット数が多い第２モードで使用し、第３領域にアサインされた各ブロックを第１モードまたは第２モードで使用する。コントローラは、ホスト装置から受信したデータを、第１領域および第３領域のうちのホスト装置からの指定に応じた領域に書き込む。コントローラは、第１領域および第３領域に書き込まれた有効データを第２領域に転記する。
【選択図】図１０

【特許請求の範囲】

【請求項1】

ホスト装置に接続可能なメモリシステムであって、
それぞれが複数のメモリセルを含み、それぞれがメモリセル当たりに第１の数のビットの値が書き込まれる第１モードおよびメモリセル当たりに前記第１の数より大きい第２の数のビットの値が書き込まれる第２モードでデータの書き込みが可能な、複数のブロックを含む不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、
前記複数のブロックのうちの第１複数のブロックを第１領域にアサインし、
前記複数のブロックのうちの前記第１複数のブロックと異なる第２複数のブロックを第２領域にアサインし、
前記複数のブロックのうちの前記第１複数のブロックおよび前記第２複数のブロックのいずれとも異なる第３複数のブロックを第３領域にアサインし、
前記第１領域にアサインされた各ブロックを前記第１モードで使用し、
前記第２領域にアサインされた各ブロックを前記第２モードで使用し、
前記第３領域にアサインされた各ブロックを前記第１モードまたは前記第２モードで使用し、
前記ホスト装置から前記第１領域および前記第３領域のうちの書き込み先の領域の指定を受信し、
前記ホスト装置から受信したデータを、前記第１領域および前記第３領域のうちの前記指定に応じた領域に書き込み、
前記第１領域に書き込まれた有効データを前記第２領域に転記することで、前記第１複数のブロックのうちにフリーブロックを生成し、
前記第３領域に書き込まれた有効データを前記第２領域に転記することで、前記第３複数のブロックのうちにフリーブロックを生成する、
ように構成されたコントローラと、
を備えるメモリシステム。

【請求項2】

前記コントローラは、
前記第２領域に格納されている有効データを前記第２複数のブロック間で転記することで、前記第２複数のブロックのうちにフリーブロックを生成し、
前記第２複数のブロックのうちのフリーブロックの数と、前記第３複数のブロックのうちのフリーブロックの数と、に応じて前記第２領域と前記第３領域との間でブロックのアサイン先を変更する、
ように構成された、
請求項１に記載のメモリシステム。

【請求項3】

前記コントローラは、前記第２複数のブロックのうちのフリーブロックの数が第１しきい値より少ない場合、前記第３複数のブロックのうちの少なくとも一を前記第２領域にアサインする、ように構成された、
請求項２に記載のメモリシステム。

【請求項4】

前記コントローラは、前記第２複数のブロックのうちのフリーブロックの数が第１しきい値より少なく、かつ前記第３領域の容量が第２しきい値より大きい場合、前記第３複数のブロックのうちの少なくとも一を前記第２領域にアサインする、ように構成された、
請求項２に記載のメモリシステム。

【請求項5】

前記コントローラは、前記第２複数のブロックのうちのフリーブロックの数が前記第１しきい値より多く、かつ前記第３複数のブロックのうちのフリーブロックの数が第３しきい値より少ない場合、前記第２複数のブロックのうちの少なくとも一を前記第３領域にアサインする、ように構成された、
請求項３に記載のメモリシステム。

【請求項6】

前記コントローラは、
前記第２複数のブロックのうちのフリーブロックの数が前記第１しきい値より多く、かつ前記第３複数のブロックのうちのフリーブロックの数が第３しきい値より少なく、かつ前記第２領域の容量が第４しきい値より大きい場合、前記第２複数のブロックのうちの少なくとも一を前記第１モードで使用するブロックとして前記第３領域にアサインし、
前記第２複数のブロックのうちのフリーブロックの数が前記第１しきい値より多く、かつ前記第３複数のブロックのうちのフリーブロックの数が前記第３しきい値より少なく、かつ前記第２領域の容量が前記第４しきい値より小さい場合、前記第２複数のブロックのうちの少なくとも一を前記第２モードで使用するブロックとして前記第３領域にアサインする、ように構成された、
請求項３に記載のメモリシステム。

【請求項7】

前記コントローラは、前記ホスト装置から容量を指定するコマンドを受信するように構成され、
前記第３複数のブロックに含まれるブロックの数は、指定された前記容量に対応する、
請求項１に記載のメモリシステム。

【請求項8】

ホスト装置に接続可能なメモリシステムであって、
複数のメモリセルを備える記憶領域を備える不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、
前記記憶領域に、メモリセル当たりに前記ホスト装置からのコマンドで指定されたビット数の値を書き込むように構成されたコントローラと、
を備えるメモリシステム。

【請求項9】

前記コマンドは、メモリセル当たりに書き込まれる値のビット数が異なる複数のモードのうちの一を指定するコマンドであり、
前記コントローラは、前記記憶領域を前記コマンドによって指定されたモードで使用する、ように構成された、
請求項８に記載のメモリシステム。

【請求項10】

前記記憶領域は、複数のブロックを備え、
前記コントローラは、
前記記憶領域に格納されている有効なデータを前記複数のブロックの間で転記することで前記記憶領域のうちにフリーブロックを生成する転記処理を繰り返し実行し、
前記記憶領域をメモリセル当たりに第１の数のビットの値を書き込む第１モードで使用しているときに前記コマンドを受信し、前記コマンドはメモリセル当たりに前記第１の数と異なる第２の数の値を書き込む第２モードを指定する場合、前記転記処理において、転記先のブロックに書き込むときのモードを前記第１モードから前記第２モードに変更する、
ように構成された、
請求項９に記載のメモリシステム。

【請求項11】

前記コントローラは、前記コマンドに応じて前記複数のブロックのうちのフリーブロックである１つのブロックに対してイレース動作を実行し、イレース動作が実行された前記ブロックに対し、前記ホスト装置からのデータを前記第２モードで書き込む、ように構成された、
請求項１０に記載のメモリシステム。

【請求項12】

前記記憶領域は、それぞれメモリセル当たりに書き込まれる値のビット数が異なる複数のブロックを備え、
前記コントローラは、前記複数のブロックのうちの書き込み先のブロックを前記コマンドに応じて決定する、ように構成された、
請求項８に記載のメモリシステム。

【請求項13】

ホスト装置に接続可能なメモリシステムであって、
それぞれが複数のメモリセルを含み、それぞれがメモリセル当たりに書き込まれる値のビット数が異なる複数のブロックを含む不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、
前記ホスト装置からデータを受信した場合、前記データを前記複数のブロックのうちの前記データの性質に応じたブロックにライトする、ように構成されたコントローラと、
を備えるメモリシステム。

【請求項14】

前記性質は、リードアクセスの頻度、ライトアクセスの頻度、またはサイズである、
請求項１３に記載のメモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、メモリシステムに関する。

【背景技術】

【0002】

ＮＡＮＤ型フラッシュメモリのような不揮発性メモリで構成されるメモリデバイスが広く普及している。ＮＡＮＤ型フラッシュメモリの大容量化のために、プロセスが微細化されたり、メモリセルが立体的に配置されたりするようになってきている。これらに加え、１つのメモリセルに格納するデータを２ビット以上にするマルチレベル化が行われている。マルチレベル化は、ＮＡＮＤ型フラッシュメモリを搭載したメモリシステムの低価格化に大きく貢献する。しかしながら、ＮＡＮＤ型フラッシュメモリ単体の最大Ｐ／Ｅ（Program／Erase）サイクル数、ライト性能の劣化は避けられない。マルチレベル化から得られるメリットとデメリットとを考慮しながらできるだけ利便性が高くなるようにメモリシステムを設計することが求められる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０２１／０２３２３１３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、利便性が高いメモリシステムを提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、メモリシステムは、ホスト装置に接続可能である。メモリシステムは、複数のブロックを備える不揮発性メモリと、不揮発性メモリに電気的に接続されたコントローラと、を備える。複数のブロックのそれぞれは複数のメモリセルを含み、第１モードおよび第２モードでデータの書き込みが可能である。第１モードは、メモリセル当たりに第１の数のビットの値が書き込まれるモードである。第２モードは、メモリセル当たりに第１の数より大きい第２の数のビットの値が書き込まれるモードである。コントローラは、複数のブロックのうちの第１複数のブロックを第１領域にアサインする。コントローラは、複数のブロックのうちの第１複数のブロックと異なる第２複数のブロックを第２領域にアサインする。コントローラは、第１複数のブロックのうちの第１複数のブロックおよび第２複数のブロックのいずれとも異なる第３複数のブロックを第３領域にアサインする。コントローラは、第１領域にアサインされた各ブロックを第１モードで使用し、第２領域にアサインされた各ブロックを第２モードで使用し、第３領域にアサインされた各ブロックを第１モードまたは第２モードで使用する。コントローラは、ホスト装置から第１領域および第３領域のうちの書き込み先の領域の指定を受信する。コントローラは、ホスト装置から受信したデータを、第１領域および第３領域のうちの指定に応じた領域に書き込む。コントローラは、第１領域に書き込まれた有効データを第２領域に転記することで、第１複数のブロックのうちにフリーブロックを生成する。コントローラは、第３領域に書き込まれた有効データを第２領域に転記することで、第３複数のブロックのうちにフリーブロックを生成する。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態のメモリシステムの構成の一例を示す模式的な図。

【図2】第１の実施形態のメモリチップの構成の一例を示す模式的な図。

【図3】第１の実施形態のブロックの回路構成を示す模式的な図。

【図4】ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、ＱＬＣモードのそれぞれのケースにおける第１の実施形態の区分を説明する図。

【図5】第１の実施形態のブロックの状態遷移の一例を示す図。

【図6】第１の実施形態のＮＡＮＤメモリの構成の一例を示す模式的な図。

【図7】第１の実施形態のＮＡＮＤメモリにおける転記処理の一例を説明するための模式的な図。

【図8】第１の実施形態のライト先指定コマンドの使用方法の一例を示す模式的な図。

【図9】第１の実施形態における第１ＳＬＣ／ＴＬＣバッファ領域を制御する動作の一例を示すフローチャート。

【図10】第１の実施形態におけるホストデータをＮＡＮＤメモリにライトする動作の一例を示すフローチャート。

【図11】第１の実施形態の変形例１のＮＡＮＤメモリの構成の一例を示す模式的な図。

【図12】第１の実施形態の変形例１におけるホストデータをＮＡＮＤメモリにライトする動作の一例を示すフローチャート。

【図13】第１の実施形態の変形例２における第１ＳＬＣ／ＴＬＣバッファ領域の容量を設定する動作の一例を示す図。

【図14】第２の実施形態のメモリシステムの構成の一例を示す模式的な図。

【図15】第２の実施形態のＮＡＮＤメモリの構成の一例を示す模式的な図。

【図16】第２の実施形態におけるＮＡＮＤメモリの記憶モードを設定する動作の一例を示す図。

【図17】第２の実施形態変形例１におけるＮＡＮＤメモリの記憶モードを設定する動作の一例を示す図。

【図18】第２の実施形態の変形例２におけるＮＡＮＤメモリの記憶モードを設定する動作の一例を示す図。

【図19】第３の実施形態のＮＡＮＤメモリの構成の一例を示す模式的な図。

【図20】第３の実施形態におけるホストライトの動作の一例を示す図。

【図21】第３の実施形態におけるメモリシステムの残容量を確認する動作の一例を示す図。

【図22】第４の実施形態におけるホストライトの動作の一例を示す図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

【0008】

（第１の実施形態）
図１は、第１の実施形態のメモリシステム１の構成の一例を示す模式的な図である。

【0009】

メモリシステム１は、ホスト装置２と通信インタフェース３で接続される。ホスト装置２は、例えば情報処理装置に具備されるプロセッサである。情報処理装置は、パーソナルコンピュータ、携帯電話、スマートフォン、ポータブル音楽プレーヤー、撮像装置、などのコンピュータである。メモリシステム１は、例えばＵＦＳ（Universal Flash Storage）デバイスやＳＳＤ（Solid State Drive）である。通信インタフェース３の規格は、特定の規格に限定されない。

【0010】

メモリシステム１は、ホスト装置２からアクセスコマンド（例えば、ライトコマンドまたはリードコマンド）を受信する。メモリシステム１は、ライトコマンドに応じて、ライトが要求されたユーザデータを記憶する。メモリシステム１は、リードコマンドに応じて、リードが要求されたユーザデータをホスト装置２に送信する。

【0011】

アクセスコマンドは、論理アドレスを含む。メモリシステム１は、ホスト装置２に論理的なアドレス空間を提供する。論理アドレスは、当該アドレス空間における位置を示す。ホスト装置２は、論理アドレスを用いて、ユーザデータをライトする位置またはユーザデータのリードを行う位置を指定する。つまり、論理アドレスは、ホスト装置２から指定される位置情報である。なお、論理アドレスの一例はＬＢＡ（Logical Block Address）である。以下では、論理アドレスを、ＬＢＡと表記する。

【0012】

メモリシステム１は、コントローラ１００とＮＡＮＤ型フラッシュメモリ（ＮＡＮＤメモリ）２００とを備える。コントローラ１００はメモリバス３００によってＮＡＮＤメモリ２００に接続されている。ＮＡＮＤメモリ２００は、不揮発性メモリの一例である。

【0013】

コントローラ１００は、ＮＡＮＤメモリ２００の制御を実行する。

【0014】

コントローラ１００は、ホスト装置２からライトが要求されたデータをＮＡＮＤメモリ２００にライトしたり、ホスト装置２からリードが要求されたデータをＮＡＮＤメモリ２００からリードしてホスト装置２に送ったりする。つまり、コントローラ１００は、ホスト装置２とＮＡＮＤメモリ２００との間のデータ転送を実行する。

【0015】

ホスト装置２からライトが要求されたデータを、ホスト装置２からの当該データの受信の後に初めてＮＡＮＤメモリ２００にライトすることを、ホストライト、と表記する。また、ホストライトによってＮＡＮＤメモリ２００にライトされるデータを、ホストデータと表記する。また、単位時間あたりにＮＡＮＤメモリ２００にライトされたホストデータの量を、ホストライト量と表記する。なお、ホストライト量および次に述べる転記ライト量を得るための単位時間は、設計者によって任意に設定され得る。

【0016】

さらに、コントローラ１００は、ＮＡＮＤメモリ２００内でデータを転記（transcribe）する転記処理を実行する。転記処理は、ガベージコレクションとも称され得る。

【0017】

転記処理は、ＮＡＮＤメモリ２００からデータをリードする処理と、リードされたデータをＮＡＮＤメモリ２００にライトする処理と、を含む。転記処理の一環としてＮＡＮＤメモリ２００にデータをライトする処理を、転記ライトと表記する。また、転記ライトによってＮＡＮＤメモリ２００にライトされるデータを、転記データと表記する。また、単位時間当たりにＮＡＮＤメモリ２００にライトされた転記データの量を、転記ライト量と表記する。転記処理のさらに詳細な説明については後述される。

【0018】

さらに、コントローラ１００は、ＮＡＮＤメモリ２００の１つのメモリセルあたりにライトされる値のビット数の設定を変更することができる。１つのメモリセルあたりにライトされる値のビット数の設定を、記憶モード（storage mode）と表記する。メモリシステム１が取り得る記憶モード、および記憶モードの制御方法については後述する。

【0019】

コントローラ１００は、プロセッサ１０１、ホストインタフェース回路（ホストＩ／Ｆ）１０２、ＲＡＭ（Random Access Memory）１０３、バッファメモリ１０４、メモリインタフェース回路（メモリＩ／Ｆ）１０５、および内部バス１０６を備える。プロセッサ１０１、ホストＩ／Ｆ１０２、ＲＡＭ１０３、バッファメモリ１０４、およびメモリＩ／Ｆ１０５は、内部バス１０６に電気的に接続されている。

【0020】

なお、コントローラ１００は、ＳｏＣ（System-on-a-Chip）として構成され得る。または、コントローラ１００は、複数のチップによって構成され得る。コントローラ１００は、ＦＰＧＡ（Field-Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）としても構成され得る。ＲＡＭ１０３またはバッファメモリ１０４は、コントローラ１００の外部に配されていてもよい。

【0021】

ホストＩ／Ｆ１０２は、ホスト装置２からアクセスコマンドおよびデータなどを受信する。また、ホストＩ／Ｆ１０２は、ＮＡＮＤメモリ２００からリードされたデータおよびアクセスコマンドに対する応答などをホスト装置２へ送信する。

【0022】

バッファメモリ１０４は、ホスト装置２とＮＡＮＤメモリ２００との間のデータ転送のためのバッファとして機能するメモリである。バッファメモリ１０４は、例えば、ＳＲＡＭ（Static Random Access Memory）またはＤＲＡＭ（Dynamic Random Access Memory）などの揮発性メモリによって構成される。なお、バッファメモリ１０４を構成するメモリの種類はこれらに限定されない。バッファメモリ１０４は、任意の種類の不揮発性メモリによって構成されてもよい。

【0023】

メモリＩ／Ｆ１０５は、データ等をＮＡＮＤメモリ２００にライトする処理およびＮＡＮＤメモリ２００からデータ等をリードする処理を、プロセッサ１０１からの指示に基づいて制御する。

【0024】

プロセッサ１０１は、コンピュータプログラムを実行することができる回路である。プロセッサ１０１は、例えばＣＰＵ（Central Processing Unit）である。プロセッサ１０１は、予め所定位置（例えばＮＡＮＤメモリ２００）に格納されていたファームウェアプログラムに基づいてコントローラ１００の各構成要素を統括的に制御し、これによってコントローラ１００の種々の動作が実現される。

【0025】

なお、プロセッサ１０１が実行する処理の一部または全部は、専用ハードウェア回路によって実行されてもよい。

【0026】

ＲＡＭ１０３は、プロセッサ１０１がキャッシュメモリまたはワーキングメモリとして使用することができるメモリである。ＲＡＭ１０３は、ＤＲＡＭ、ＳＲＡＭ、またはこれらの組み合わせによって構成される。なお、ＲＡＭ１０３を構成するメモリの種類はこれらに限定されない。

【0027】

コントローラ１００は、これらの構成要素に替えて、またはこれらの構成要素に加えて、任意の構成要素を備え得る。例えば、コントローラ１００は、ＮＡＮＤメモリ２００にライトされるデータに対して符号化したり、ＮＡＮＤメモリ２００からリードされたデータに対して復号化したりする回路を備えていてもよい。また、ＲＡＭ１０３がバッファメモリとして使用され、バッファメモリ１０４が廃されてもよい。

【0028】

ＮＡＮＤメモリ２００は、ユーザデータ等を不揮発に記憶できるメモリである。ＮＡＮＤメモリ２００は、１以上のメモリチップ２０１によって構成される。ここでは、ＮＡＮＤメモリ２００は、４つのメモリチップ２０１－０，２０１－１，２０１－２，２０１－３によって構成される。メモリバス３００は、４つのチャネルｃｈ０～ｃｈ３を備え、４つのチャネルｃｈ０～ｃｈ３のそれぞれに１つのメモリチップ２０１が接続されている。なお、メモリバス３００を構成するチャネルの数は４つに限定されない。各チャネルに接続されるメモリチップ２０１の数は１つに限定されない。

【0029】

図２は、第１の実施形態のメモリチップ２０１の構成の一例を示す模式的な図である。メモリチップ２０１は、周辺回路２１０およびメモリセルアレイ２１１を備える。

【0030】

メモリセルアレイ２１１は、複数のブロックＢＬＫ（ＢＬＫ０、ＢＬＫ１、ＢＬＫ２、…）を備える。各ブロックＢＬＫは、複数のストリングユニットＳＵ（ＳＵ０、ＳＵ１、ＳＵ２、…）を備える。各ストリングユニットＳＵは、複数のＮＡＮＤストリング２１２を備える。各ＮＡＮＤストリング２１２は、直列に接続された複数の不揮発性メモリセルトランジスタを含む。なお、ストリングユニットＳＵ内のＮＡＮＤストリング２１２の数は任意である。ＮＡＮＤストリング２１２内のメモリセルトランジスタの数は任意である。

【0031】

周辺回路２１０は、例えば、ロウデコーダ、カラムデコーダ、センスアンプ、ラッチ回路、および電圧発生回路を含む。周辺回路２１０は、コントローラ１００からの指示に応じて、メモリセルアレイ２１１に対し、当該指示に対応した動作を実行する。コントローラ１００からの指示は、ライト、リード、およびイレースを含む。

【0032】

図３は、第１の実施形態のブロックＢＬＫの回路構成を示す模式的な図である。なお、各ブロックＢＬＫは、同一の構成を有している。ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を有する。各ストリングユニットＳＵは、複数のＮＡＮＤストリング２１２を含む。

【0033】

ＮＡＮＤストリング２１２の各々は、例えば６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）および選択トランジスタＳＴ１、ＳＴ２を含んでいる。メモリセルトランジスタＭＴは、制御ゲートと電荷蓄積層とを備え、データを不揮発に保持する。そして６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）は、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に直列接続されている。なお、メモリセルトランジスタＭＴは、電荷蓄積層に絶縁膜を用いたＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）型であってもよいし、電荷蓄積層に導電膜を用いたＦＧ（Floating Gate）型であってもよい。さらに、ＮＡＮＤストリング２１２内のメモリセルトランジスタＭＴの個数は６４個に限定されない。

【0034】

ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ１のゲートは、各々の選択ゲート線ＳＧＤ０～ＳＧＤ３に接続される。これに対してストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、例えば選択ゲート線ＳＧＳに共通接続される。ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、ストリングユニットＳＵ毎に異なる選択ゲート線ＳＧＳ０～ＳＧＳ３（不図示）に接続されてもよい。同一のブロックＢＬＫ内にある各メモリセルトランジスタＭＴ０～ＭＴ６３の制御ゲートは、各々のワード線ＷＬ０～ＷＬ６３に共通接続される。

【0035】

ストリングユニットＳＵ内にある各ＮＡＮＤストリング２１２の選択トランジスタＳＴ１のドレインは、各々異なるビット線ＢＬ（ＢＬ０～ＢＬ（Ｌ－１）、但しＬは２以上の自然数）に接続される。また、ビット線ＢＬは、複数のブロックＢＬＫ間で各ストリングユニットＳＵ内にある１つのＮＡＮＤストリング２１２を共通に接続する。更に、各選択トランジスタＳＴ２のソースは、ソース線ＳＬに共通に接続されている。

【0036】

つまりストリングユニットＳＵは、各々が異なるビット線ＢＬに接続され、且つ同一の選択ゲート線ＳＧＤに接続された複数のＮＡＮＤストリング２１２の集合である。またブロックＢＬＫは、ワード線ＷＬを共通にする複数のストリングユニットＳＵの集合である。そしてメモリセルアレイ２１１は、少なくとも１のビット線ＢＬを共通にする複数のブロックＢＬＫの集合である。

【0037】

周辺回路２１０によるライトおよびリードは、１つのストリングユニットＳＵにおける１つのワード線ＷＬに接続されたメモリセルトランジスタＭＴに対して、一括して実行され得る。ライトおよびリードの際に、一括して選択されるメモリセルトランジスタＭＴの群をメモリセルグループＭＣＧと表記する。そして、１つのメモリセルグループＭＣＧにライトされる、あるいはリードされる１ビットのデータの集まりの単位をページと表記する。

【0038】

周辺回路２１０によるイレースは、ブロックＢＬＫ単位で実行される。即ち、１つのブロックＢＬＫに格納された全てのデータは、まとめてイレースされる。

【0039】

なお、メモリセルアレイ２１１の構成は、図２および図３に示された構成に限定されない。例えば、メモリセルアレイ２１１は、ＮＡＮＤストリング２１２が２次元的に又は３次元的に配列された構成を有していてもよい。

【0040】

メモリセルアレイ２１１に対するライトにおいては、周辺回路２１０は、ライト先のメモリセルグループＭＣＧを構成する各メモリセルトランジスタＭＴの電荷蓄積層に、データに対応した量の電荷を注入する。そして、メモリセルアレイ２１１からのリードにおいては、周辺回路２１０は、リード先のメモリセルグループＭＣＧを構成する各メモリセルトランジスタＭＴから、電荷蓄積層に蓄積された電荷量に応じたデータをリードする。

【0041】

なお、メモリセルアレイ２１１へのデータのライトは、プログラムとも称される。

【0042】

各メモリセルトランジスタＭＴには、ｎ（ｎ≧１）ビットの値をライト可能である。ｎが１であるモードは、ＳＬＣ（Single Level Cell）モードと称される。各メモリセルトランジスタＭＴにｎビットの値がライトされる場合、メモリセルグループＭＣＧ当たりの記憶容量はｎページ分のサイズに等しくなる。ｎが２であるモードは、ＭＬＣ（Multi Level Cell）モードと称される。ｎが３であるモードは、ＴＬＣ（Triple Level Cell）モードと称される。ｎが４であるモードは、ＱＬＣ（Quad Level Cell）モードと称される。

【0043】

各メモリセルトランジスタＭＴのしきい値電圧は、周辺回路２１０によって一定の範囲内でコントロールされる。しきい値電圧のコントローラブルな範囲は、２のｎ乗の数の区分に分割され、各区分にそれぞれ異なるｎビットの値がアサインされる。

【0044】

図４は、ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、ＱＬＣモードのそれぞれのケースにおける第１の実施形態の区分を説明する図である。図４に示すように、しきい値電圧の範囲（コントローラブルな範囲）は、複数の区分４に分割される。

【0045】

例えば、ＳＬＣモードでは、しきい値電圧の範囲は、２つの区分４ａに分割される。ＭＬＣモードでは、しきい値電圧の範囲は、４つの区分４ｂに分割される。ＴＬＣモードでは、しきい値電圧の範囲は、８つの区分４ｃに分割される。ＱＬＣモードでは、しきい値電圧の範囲は、１６個の区分４ｄに分割される。

【0046】

１つのメモリセルに保持される値のビット数が多いほど、各区分４の範囲が狭い。各区分４には、対応するビット数の値がアサインされる。ＳＬＣモードでは、高電圧側の区分４ａに“０”がアサインされ、低電圧側の区分４ａに“１”がアサインされる。ＭＬＣモードでは、４つの区分４ｂには、電圧が高い方から順番に、それぞれ、“１０”、“００”、“０１”、“１１”がアサインされる。ＴＬＣモードでは、８つの区分４ｃには、電圧が高い方から順番に、それぞれ、“１１１”、“１０１”、“００１”、“０１１”、“０１０”、“１１０”、“１００”、“０００”がアサインされる。ＱＬＣモードでは、１６個の区分４ｄには、電圧が高い方から順番に、それぞれ、“１１１１”、“１０１１”、“００１１”、“０００１”、“１００１”、“１１０１”、“０１０１”、“０１１１”、“０１１０”、“１１１０”、“１０１０”、“１０００”、“１１００”、“０１００”、“００００”、“００１０”がアサインされる。なお、各区分４に対する値のアサイン方法はこれらの例に限定されない。

【0047】

メモリセルアレイ２１１に対するライトにおいては、周辺回路２１０は、ライト先のメモリセルグループＭＣＧを構成する各メモリセルトランジスタＭＴの電荷蓄積層に、ライト対象の値がアサインされた区分４に対応した量の電荷を注入する。

【0048】

メモリセルアレイ２１１からのリードにおいては、周辺回路２１０は、リード先のメモリセルグループＭＣＧを構成する各メモリセルトランジスタＭＴのしきい値電圧が属する区分４を判断し、判断によって取得した区分４にアサインされた値を、リードデータとして出力する。

【0049】

メモリセルアレイ２１１に対するイレースにおいては、周辺回路２１０は、メモリセルアレイ２１１の基板側にイレース電圧を印加する。そして、周辺回路２１０は、イレース対象のブロックＢＬＫの全てのワード線ＷＬを接地電位に導通させる。すると、選択されたブロックＢＬＫ内の各メモリセルトランジスタＭＴにおいては、電荷蓄積層に蓄えられていた電荷が放電される。その結果、選択されたブロックＢＬＫ内の各メモリセルトランジスタＭＴの状態は、データがイレースされたと見なされる状態（即ち最も低電圧側の区分４）に遷移する。

【0050】

メモリシステム１は、記憶モードを設定したり変更したりすることが可能に構成される。より具体的には、コントローラ１００は、１つのメモリセルあたりに第１の数のビットの値をライトする第１モードと、１つのメモリセルあたりに第２の数（ただし第２の数は第１の数よりも大きい）のビットの値をライトする第２モードと、のうちから各ブロックＢＬＫの記憶モードを設定したり変更したりする。以降の説明では、第１モードはＳＬＣモードであり、第２モードはＴＬＣモードであることとする。なお、第１モードおよび第２モードのそれぞれはこの例に限定されない。また、記憶モードが個別に設定される最小単位の記憶領域は、ブロックＢＬＫに限定されない。例えば、複数のブロックＢＬＫを含む論理的なブロックの単位で記憶モードが個別に設定されてもよい。

【0051】

続いて、ブロックＢＬＫの状態遷移について説明する。図５は、第１の実施形態のブロックＢＬＫの状態遷移の一例を示す図である。ハッチングされた矢印は、ブロックＢＬＫの状態の遷移の方向を示しており、実線の矢印は、データの移動の方向を示している。

【0052】

ブロックＢＬＫの状態は、少なくとも、オープンブロック（インプットブロックとも称される）、アクティブブロック、およびフリーブロックを取り得る。以降、オープンブロックは、オープンブロックの状態にあるブロックＢＬＫを意味する場合がある。また、アクティブブロックは、アクティブブロックの状態にあるブロックＢＬＫを意味する場合がある。また、フリーブロックは、フリーブロックの状態にあるブロックＢＬＫを意味する場合がある。

【0053】

オープンブロックは、ライト中であってライトが完了していないブロックＢＬＫである。即ち、オープンブロックは、データがライトされ得る領域を残した状態にあるブロックＢＬＫである。

【0054】

アクティブブロックは、ライトが完了したブロックＢＬＫである。アクティブブロックは、まだ再利用できないブロックＢＬＫでもある。ライトが完了したブロックＢＬＫのうちの、有効なデータが格納されているブロックＢＬＫは、アクティブブロックとして管理される。再利用とは、ブロックＢＬＫの状態をオープンブロックに遷移させることをいう。

【0055】

フリーブロックは、有効なデータが格納されていないブロックＢＬＫである。フリーブロックは、再利用可能なブロックＢＬＫである。

【0056】

例えば、オープンブロックに１ブロックＢＬＫ分のデータがライトされた後、そのオープンブロックはアクティブブロックに遷移する。アクティブブロックに格納されているデータの状態は、有効な状態と無効な状態とのうちの何れかである。

【0057】

アクティブブロックに或るデータ（第１のデータと表記する）が格納されている状態で、ホスト装置２から第１のデータが送られてきた際に指定されたＬＢＡと同一のＬＢＡが指定されて第２のデータが送られてきた場合、コントローラ１００は、オープンブロックの空のメモリセルグループＭＣＧに第２のデータをライトする。そして、コントローラ１００は、アクティブブロックに格納されている第１のデータを無効なデータとして管理する。よって、アクティブブロックには、有効なデータと無効なデータとが混在し得る。

【0058】

なお、ホスト装置２が、古いデータをメモリシステム１に送った際に指定したＬＢＡと同一のＬＢＡを指定して新しいデータを送ることを、リライトと表記する。

【0059】

アクティブブロックは、転記処理によってフリーブロックに遷移する。転記処理は、アクティブブロックに格納されている有効データをオープンブロックに転記して、転記元のアクティブブロックに格納されている全てのデータを無効化する処理をいう。これによって、転記元のアクティブブロックはフリーブロックに遷移する。即ち、転記処理は、フリーブロックを生成する処理と考えることができる。なお、転記は、転送、再配置（relocation）、または移動と換言することができる。

【0060】

フリーブロックは、格納されているデータ（すなわち無効なデータ）がイレースされた後、オープンブロックに遷移する。

【0061】

なお、データが有効とは、そのデータが格納されているブロックＢＬＫ内の位置が何れかのＬＢＡに対応付けられていることをいう。データが無効とは、そのデータが格納されているブロックＢＬＫ内の位置が何れのＬＢＡにも対応付けられていないことをいう。また、「空の」状態とは、ここでは、無効なデータおよび有効なデータの何れも記憶されていない状態をいう。即ち、空のメモリセルグループＭＣＧは、データのライトが可能な空き領域である。なお、ブロックＢＬＫ内の位置とＬＢＡとの対応関係は、コントローラ１００が維持および更新する。

【0062】

ホストデータおよび転記データはともに共通のオープンブロックにライトされてもよい。ホストデータがライトされるオープンブロックと転記データがライトされるオープンブロックとが個別に用意されてもよい。

【0063】

一度もホストライトが実行されたことが無いメモリシステム１においては、オープンブロックを除く全てのブロックＢＬＫがフリーブロックの状態にある。ホストライトが開始されると、オープンブロックからアクティブブロックへの遷移と、フリーブロックからオープンブロックへの遷移とが開始する。そのため、アクティブブロックの数が増え、フリーブロックの数が減る。フリーブロックが枯渇した場合、フリーブロックの数を許容される下限値（例えば１つ）以上に維持するために、転記処理が開始される。なお、転記処理の開始の契機は、これに限定されない。転記処理によって、アクティブブロックであったブロックＢＬＫが新たなフリーブロックとなる。

【0064】

続いて、第１の実施形態のＮＡＮＤメモリ２００の構成について説明する。

【0065】

１つのメモリセルあたりにライトされる値のビット数が大きくなるほど、メモリシステムの容量が増加し、メモリシステムのビット単価を抑制することができる。その反面、各区分４の範囲が狭くなるため、ライトの際にはしきい値電圧を緻密に制御する必要が生じ、ライトに要する時間が長くなる。つまり、１つのメモリセルあたりにライトされる値のビット数が大きくなるほど、ライトの性能が劣化する。

【0066】

また、メモリセルのしきい値電圧は、時間経過や種々の要因によって変動し得る。メモリセルのしきい値電圧が変動して区分４の境界を越えた場合、そのメモリセルに格納されているデータはプログラム時と異なるデータとしてリードされる。プログラム時と異なるデータがリードされた場合、コントローラが備える誤り訂正機能によって、そのデータはエラーとして検出され、正しいデータに訂正される。

【0067】

しかしながら、Ｐ／Ｅサイクルの実行数が多くなるほど、メモリセルのしきい値電圧が変動しやすくなる。そして、コントローラが有する誤り訂正機能による訂正能力には限界がある。よって、誤り訂正機能によって正しいデータが得られることを保証するために、Ｐ／Ｅサイクルの実行数には上限が設けられる。Ｐ／Ｅサイクルの実行数が上限に達すると、そのメモリセルは必要なレベルの信頼性が担保されないと見なされて、使用不可とされる。そして、１つのメモリセルあたりにライトされる値のビット数が大きいほど、各区分４の範囲が狭くてエラーが生じやすいため、Ｐ／Ｅサイクルの実行数の上限が小さい。

【0068】

メモリシステムでは、ＮＡＮＤメモリに対して、ホストライトに加えて、転記ライトが実行される。Ｐ／Ｅサイクルは、ホストライトのみならず、転記ライトによっても実行され得る。ホストライト量に対する転記ライト量の比率が大きい場合、ホストライト量に対する転記ライト量の比率が小さい場合に比べて、メモリシステムの寿命、即ちＰ／Ｅサイクルの実行数が上限値に達するまでの期間、が短くなる。よって、ホストライト量に対する転記ライト量の比率を出来るだけ抑制することが望まれる。

【0069】

第１の実施形態では、ライト性能の劣化を抑制しつつ、ホストライト量に対する転記ライト量の比率を抑制するために、ＮＡＮＤメモリ２００は、次に説明する構成を備える。

【0070】

図６は、第１の実施形態のＮＡＮＤメモリ２００の構成の一例を示す模式的な図である。図７は、第１の実施形態のＮＡＮＤメモリ２００における転記処理の一例を説明するための模式的な図である。

【0071】

図６に示すように、ＮＡＮＤメモリ２００は、第１モード（ここではＳＬＣモード）で使用されるよう設定されたブロックＢＬＫのみで構成されたＳＬＣバッファ領域２２０と、第１モードで使用されるよう設定されたブロックＢＬＫのほかに第２モード（ここではＴＬＣモード）で使用されるよう設定されたブロックＢＬＫを含み得る第１ＳＬＣ／ＴＬＣバッファ領域２２１と、第２モードで使用されるよう設定されたブロックＢＬＫのみで構成されたＴＬＣユーザデータ領域２２２と、を備える。

【0072】

以降では、ＸＬＣモード（ＸはＳ、Ｍ、Ｔ、またはＱ）で使用されるよう設定されたブロックＢＬＫを、ＸＬＣブロックと表記する。

【0073】

図７に示すように、ＳＬＣバッファ領域２２０、第１ＳＬＣ／ＴＬＣバッファ領域２２１、およびＴＬＣユーザデータ領域２２２のそれぞれは、オープンブロックおよび１以上のフリーブロックを含む。

【0074】

ＳＬＣモードのほうが、ＴＬＣモードよりもデータのライトが早く完了する。よって、ホスト装置２から見たメモリシステム１のスループットの向上を図るために、コントローラ１００は、ＳＬＣバッファ領域２２０または第１ＳＬＣ／ＴＬＣバッファ領域２２１のオープンブロックにホストデータをライトする。

【0075】

ＳＬＣバッファ領域２２０または第１ＳＬＣ／ＴＬＣバッファ領域２２１においてオープンブロックがホストデータでいっぱいになると、そのオープンブロックへのライトが完了と見なされる。オープンブロックへのライトの完了に応じて、そのオープンブロックはアクティブブロックに遷移する。そして、そのオープンブロックが属する領域と同じ領域に属するフリーブロックのうちの１つが新たなオープンブロックに設定される。そして、所定の条件、例えばフリーブロックの数が設定下限値に到達することなど、が成立した場合、何れかのアクティブブロックが選択されて、選択されたアクティブブロック内の有効データは、転記処理によってＴＬＣユーザデータ領域２２２のオープンブロックに移動せしめられる。選択されたアクティブブロック、つまり有効データの移動元のアクティブブロックは、有効データを記憶していない状態、即ちフリーブロックの状態に遷移する。

【0076】

このように、ＳＬＣバッファ領域２２０および第１ＳＬＣ／ＴＬＣバッファ領域２２１にはホスト装置２から受信したホストデータがバッファされる。そして、ＳＬＣバッファ領域２２０および第１ＳＬＣ／ＴＬＣバッファ領域２２１にバッファされたデータのうちの有効データはＴＬＣユーザデータ領域２２２に移動される。

【0077】

なお、ＳＬＣバッファ領域２２０または第１ＳＬＣ／ＴＬＣバッファ領域２２１からＴＬＣユーザデータ領域２２２に有効データを移動させる処理を、第１の転記処理と表記する。

【0078】

ＴＬＣユーザデータ領域２２２では、オープンブロックが転記データでいっぱいになると、オープンブロックへのライトが完了と見なされる。オープンブロックへのライトの完了に応じて、当該オープンブロックは、アクティブブロックに遷移し、フリーブロックのうちの１つが新たなオープンブロックに遷移する。そして、所定の条件、例えばフリーブロックの数が設定下限値に到達することなど、が成立した場合、何れかのアクティブブロックが選択されて、選択されたアクティブブロック内の有効データは、転記処理によってオープンブロックに移動せしめられる。選択されたアクティブブロック、つまり有効データの移動元のアクティブブロックは、フリーブロックに遷移する。このような、ＴＬＣユーザデータ領域２２２におけるフリーブロックを生成するためにアクティブブロックからオープンブロックに有効データを移動させる処理を、第２の転記処理と表記する。

【0079】

ＳＬＣバッファ領域２２０または第１ＳＬＣ／ＴＬＣバッファ領域２２１にライトされたデータは、第１の転記処理によってＴＬＣユーザデータ領域２２２に転記されるか、または転記処理が行われることなく無効化される。

【0080】

転記処理が行われることなく無効化されるケースは、例えば、リライト（つまり既にライトされたデータと同じＬＢＡが指定されたライト）によってデータが無効化されるケースと、既にライトされたデータの位置とＬＢＡとの対応関係がＴＲＩＭコマンドによって解消されるケースと、を含む。ＴＲＩＭコマンドは、ＬＢＡの指定を含む。ＴＲＩＭコマンドは、指定したＬＢＡに位置するデータが不要であることをメモリシステムに通知するコマンドである。ＴＲＩＭコマンドによるＬＢＡとデータの位置との対応関係を解消する動作を、トリム動作と表記する。

【0081】

つまり、第１の転記処理の実行頻度は、ホスト装置２によるリライトまたはＴＲＩＭコマンドの発行の頻度に影響される。リライトまたはトリム動作の頻度は、データ毎に異なり得る。短期間にリライトまたはトリム動作が実行される傾向があるデータの状態を、ホットと表記する。長期間リライトまたはトリム動作が実行されない傾向があるデータの状態を、コールドと表記する。

【0082】

第１の実施形態では、コントローラ１００は、ホスト装置２からライト先指定コマンドおよび解除コマンドを受信可能に構成されている。ライト先指定コマンドは、ＳＬＣバッファ領域２２０および第１ＳＬＣ／ＴＬＣバッファ領域２２１のうちの、第１ＳＬＣ／ＴＬＣバッファ領域２２１にホストデータをライトするよう指示するコマンドである。解除コマンドは、ライト先指定コマンドによるライト先の指定を解除するよう指示するコマンドである。

【0083】

図８は、第１の実施形態のライト先指定コマンドの使用方法の一例を示す模式的な図である。

【0084】

例えば、ホスト装置２は、メモリシステム１に対し、ライト先指定コマンドを送信し（時刻ｔ１）、その後、１以上のライトデータを送信する。そして、ホスト装置２は、メモリシステム１に対し、解除コマンドを送信する（時刻ｔ２）。

【0085】

コントローラ１００は、このような順にコマンドおよびライトデータを受信した場合、ライト先指定コマンドを受信したタイミングである時刻ｔ１から解除コマンドを受信したタイミングである時刻ｔ２までの期間には、受信した全てのライトデータについて、第１ＳＬＣ／ＴＬＣバッファ領域２２１がライト先として指定されたと解釈する。解除コマンドを受信したタイミングである時刻ｔ２から、次にライト先指定コマンドを受信するまでの期間には、コントローラ１００は、受信した全てのライトデータについて、ＳＬＣバッファ領域２２０がライト先として指定されたと解釈する。

【0086】

ホスト装置２は、このようなコマンドを駆使することによって、例えばホットデータを第１ＳＬＣ／ＴＬＣバッファ領域２２１にライトさせ、コールドデータをＳＬＣバッファ領域２２０にライトさせるよう、メモリシステム１を制御する。このように、リライトまたはトリム動作によって無効化される確率が高いデータを第１ＳＬＣ／ＴＬＣバッファ領域２２１に集めることで、転記データ量のうちの第１ＳＬＣ／ＴＬＣバッファ領域２２１からＴＬＣユーザデータ領域２２２に転記されるデータの量を抑制でき、これによって転記データ量を抑制できる。

【0087】

なお、ホスト装置とメモリシステムとの間の通信規格には、動作が未定義のコマンド値を含む規格がある。そのような規格では、動作が未定義のコマンド値をベンダーが任意の動作にアサインすることができる。このようなベンダーが任意の動作にアサインすることができるコマンド値は、ベンダースペシフィックと呼ばれている。ベンダーは、２つのベンダースペシフィックなコマンド値をライト先指定コマンドおよび解除コマンドとして使用してもよい。なお、ライト先指定コマンドおよび解除コマンドは、規格で定義されてもよい。

【0088】

また、ライト先指定コマンドおよび解除コマンドは、ＳＬＣバッファ領域２２０および第１ＳＬＣ／ＴＬＣバッファ領域２２１のうちのライト先を指定するためのコマンドの一例である。ライト先を指定するためのコマンドはこれらに限定されない。

【0089】

第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が大きいほど、データが第１ＳＬＣ／ＴＬＣバッファ領域２２１にライトされてからそのデータが第１の転記処理の対象となるまでの期間が長くなる。よって、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が大きいほど、データがリライトまたはトリム動作によって無効化される確率が高くなり、第１ＳＬＣ／ＴＬＣバッファ領域２２１からＴＬＣユーザデータ領域２２２に転記されるデータの量が抑制される。

【0090】

そこで、第１の実施形態では、さらに、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が可変に構成される。ＴＬＣユーザデータ領域２２２に空いているブロックＢＬＫ、つまりフリーブロック、が十分あれば、そのうちのいくつかがＴＬＣブロックまたはＳＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１に追加される。よって、ＴＬＣユーザデータ領域２２２に空いているブロックＢＬＫが多く存在する場合には、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が増加せしめられ、これによって第１の転記処理による転記ライト量を抑制する。

【0091】

ＳＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１に追加されたブロックＢＬＫは、オープンブロックに遷移した後、ＳＬＣモードによりホストライトが実行される。ＴＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１に追加されたブロックＢＬＫは、オープンブロックに遷移した後、ＴＬＣモードによりホストライトが実行される。第１ＳＬＣ／ＴＬＣバッファ領域２２１が、ＳＬＣブロックとして追加されたブロックＢＬＫと、ＴＬＣブロックとして追加されたブロックＢＬＫとの双方を含む場合、コントローラ１００は、ＳＬＣブロックとして追加されたブロックＢＬＫを優先的にオープンブロックに遷移させる。

【0092】

なお、ＳＬＣバッファ領域２２０の容量は固定されていることとする。

【0093】

続いて、第１の実施形態のメモリシステム１の動作を説明する。

【0094】

図９は、第１の実施形態における第１ＳＬＣ／ＴＬＣバッファ領域２２１を制御する動作の一例を示すフローチャートである。本図に示す一連の動作は、複数回、それぞれ異なるタイミングに実行される。本図に示す一連の動作は、定期的に実行されてもよいし、任意の事象を契機として実行されてもよい。

【0095】

まず、プロセッサ１０１は、ＴＬＣユーザデータ領域２２２を構成するＴＬＣブロックのうちのフリーブロックの数が第１しきい値以下であるか否かを判定する（Ｓ１０１）。前述したように、ＴＬＣユーザデータ領域２２２にフリーブロックが十分あれば、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちのいくつかのブロックＢＬＫが第１ＳＬＣ／ＴＬＣバッファ領域２２１に追加される。第１しきい値は、第１ＳＬＣ／ＴＬＣバッファ領域２２１にすでに追加されたブロックをＴＬＣユーザデータ領域２２２に戻すか否かを判定するためのしきい値であり、設計者が任意に決定することができる。

【0096】

ＴＬＣユーザデータ領域２２２を構成するＴＬＣブロックのうちのフリーブロックの数が第１しきい値以下である場合（Ｓ１０１：Ｙｅｓ）、プロセッサ１０１は、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が第２しきい値より大きいか否かを判定する（Ｓ１０２）。第２しきい値は、第１しきい値と同様に、第１ＳＬＣ／ＴＬＣバッファ領域２２１にすでに追加されたブロックをＴＬＣユーザデータ領域２２２に戻すか否かを判定するためのしきい値であり、設計者が任意に決定することができる。なお、ここでは、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量は設定最低値を下回らないように制御されることとしている。

【0097】

第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が第２しきい値より大きい場合（Ｓ１０２：Ｙｅｓ）、プロセッサ１０１は、第１の転記処理によって、第１ＳＬＣ／ＴＬＣバッファ領域２２１内のデータの一部または全部をＴＬＣユーザデータ領域２２２に転記する（Ｓ１０３）。そして、プロセッサ１０１は、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちの一部をＴＬＣユーザデータ領域２２２にアサインすることで、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を第２しきい値まで低減させる（Ｓ１０４）。

【0098】

ステップＳ１０３では、プロセッサ１０１は、例えば、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を第２しきい値まで低減するために削減が必要なブロックＢＬＫの数を計算する。そして、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するアクティブブロックまたはフリーブロックから、計算した数のブロックＢＬＫを選択し、選択したブロックＢＬＫ内の有効データをＴＬＣユーザデータ領域２２２に転記する。なお、選択したブロックＢＬＫ内に有効データが無ければ（つまり選択されたブロックＢＬＫがフリーブロックである場合）、プロセッサ１０１は、ステップＳ１０３の処理をスキップしてもよい。プロセッサ１０１は、ステップＳ１０３の処理の後、またはステップＳ１０３の処理をスキップした後、選択したブロックＢＬＫをＴＬＣユーザデータ領域２２２にアサインすることで、選択したブロックＢＬＫを第１ＳＬＣ／ＴＬＣバッファ領域２２１からＴＬＣユーザデータ領域２２２に移動させる。

【0099】

第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が第２しきい値より大きくない場合（Ｓ１０２：Ｎｏ）、またはステップＳ１０４の後、第１ＳＬＣ／ＴＬＣバッファ領域２２１を制御する動作は終了する。

【0100】

ＴＬＣユーザデータ領域２２２を構成するＴＬＣブロックのうちのフリーブロックの数が第１しきい値以下でない場合（Ｓ１０１：Ｎｏ）、プロセッサ１０１は、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちのフリーブロックの数が第３しきい値以下であるか否かを判定する（Ｓ１０５）。第３しきい値は、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を増加させるか否かを判定するためのしきい値であり、設計者が任意に決定することができる。

【0101】

第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちのフリーブロックの数が第３しきい値以下である場合（Ｓ１０５：Ｙｅｓ）、プロセッサ１０１は、ＴＬＣユーザデータ領域２２２の容量が第４しきい値以上であるか否かを判定する（Ｓ１０６）。第４しきい値は、ＴＬＣユーザデータ領域２２２から第１ＳＬＣ／ＴＬＣバッファ領域２２１に移動させるブロックＢＬＫをＴＬＣブロックとして移動させるかＳＬＣブロックとして移動させるかを判定するためのしきい値であり、設計者が任意に決定することができる。

【0102】

ＴＬＣユーザデータ領域２２２の容量が第４しきい値以上である場合（Ｓ１０６：Ｙｅｓ）、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫが豊富に存在すると考えることができるので、プロセッサ１０１は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちの一部のフリーブロックをＳＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインする（Ｓ１０７）。

【0103】

ＴＬＣユーザデータ領域２２２の容量が第４しきい値以上でない場合（Ｓ１０６：Ｎｏ）、プロセッサ１０１は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちの一部のフリーブロックをＴＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインする（Ｓ１０８）。

【0104】

ステップＳ１０７またはステップＳ１０８の後、第１ＳＬＣ／ＴＬＣバッファ領域２２１を制御する動作が終了する。

【0105】

なお、ここでは、ステップＳ１０１の判定処理において、ＴＬＣユーザデータ領域２２２を構成するＴＬＣブロックのうちのフリーブロックの数が第１しきい値と等しい場合、プロセッサ１０１がステップＳ１０２の処理を実行するものと説明した。しかしながら、ＴＬＣユーザデータ領域２２２を構成するＴＬＣブロックのうちのフリーブロックの数が第１しきい値と等しい場合に、プロセッサ１０１は、ステップＳ１０５の処理を実行してもよい。

【0106】

また、ステップＳ１０２の判定処理において、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が第２しきい値と等しい場合、プロセッサ１０１が動作を終了すると説明した。しかしながら、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が第２しきい値と等しい場合に、プロセッサ１０１は、ステップＳ１０３の処理を実行してもよい。

【0107】

また、ステップＳ１０５の判定処理において、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちのフリーブロックの数が第３しきい値と等しい場合、プロセッサ１０１がステップＳ１０６の処理を実行すると説明した。しかしながら、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちのフリーブロックの数が第３しきい値と等しい場合、プロセッサ１０１は、動作を終了してもよい。

【0108】

また、ステップＳ１０６の判定処理において、ＴＬＣユーザデータ領域２２２の容量が第４しきい値と等しい場合、プロセッサ１０１がステップＳ１０７の処理を実行すると説明した。しかしながら、ＴＬＣユーザデータ領域２２２の容量が第４しきい値と等しい場合に、プロセッサ１０１は、ステップＳ１０８の処理を実行してもよい。

【0109】

図１０は、第１の実施形態におけるホストデータをＮＡＮＤメモリ２００にライトする動作の一例を示すフローチャートである。

【0110】

メモリシステム１がホスト装置２からホストデータを受信すると（Ｓ２０１）、プロセッサ１０１は、ライト先指定コマンドを予め受信し、その後に解除コマンドを受信していないか否かを判定する（Ｓ２０２）。

【0111】

ライト先指定コマンドを予め受信し、その後に解除コマンドを受信していない場合（Ｓ２０２：Ｙｅｓ）、プロセッサ１０１は、コントローラ１００を制御して、ホストデータを第１ＳＬＣ／ＴＬＣバッファ領域２２１にライトする（Ｓ２０３）。

【0112】

ライト先指定コマンドを予め受信していないか、またはライト先指定コマンドを受信した後解除コマンドを受信していた場合（Ｓ２０２：Ｎｏ）、プロセッサ１０１は、ＳＬＣバッファ領域２２０にライト可能な領域があるか否かを判定する（Ｓ２０４）。

【0113】

具体的には、例えば、プロセッサ１０１は、オープンブロック内の新規のデータのライトが可能な領域とフリーブロックとの合計容量が、ホストデータのサイズ以上であるか否かを判定する。オープンブロック内の新規のデータのライトが可能な領域とフリーブロックの領域との合計容量が、ホストデータのサイズ以上である場合、ＳＬＣバッファ領域２２０にライト可能な領域があると判定する。オープンブロック内の新規のデータのライトが可能な領域とフリーブロックの領域との合計容量が、ホストデータのサイズ以上でない場合、ＳＬＣバッファ領域２２０にライト可能な領域がないと判定する。

【0114】

ＳＬＣバッファ領域２２０にライト可能な領域がある場合（Ｓ２０４：Ｙｅｓ）、プロセッサ１０１は、コントローラ１００を制御して、ホストデータをＳＬＣバッファ領域２２０にライトする（Ｓ２０５）。

【0115】

ＳＬＣバッファ領域２２０にライト可能な領域がない場合（Ｓ２０４：Ｎｏ）、プロセッサ１０１は、ＳＬＣバッファ領域２２０を転記元とした第１の転記処理によって、ライト可能な領域をあらかじめ設定された許容時間以内に作ることが可能か否かを判定する（Ｓ２０６）。

【0116】

第１の転記処理によってライト可能な領域を生成する場合、データを転記するだけでなく、転記によってフリーブロックになった転記元のブロックに対するイレース動作が必要である。そして、イレース動作は、単なるデータの転記に比べて多くの時間を要する。第１の実施形態のプロセッサ１０１は、ホストライトの性能の悪化をできるだけ抑制するため、転記およびイレース動作を含めたライト可能な領域を生成する処理に要する時間を見積り、見積もった時間があらかじめ設定された許容時間以内であるか否かを判定する。

【0117】

ライト可能な領域を許容時間以内に作ることが可能である場合（Ｓ２０６：Ｙｅｓ）、プロセッサ１０１は、コントローラ１００を制御して、ライト可能な領域を第１の転記処理によってＳＬＣバッファ領域２２０に生成し、ホストデータをＳＬＣバッファ領域２２０にライトする（Ｓ２０７）。

【0118】

ライト可能な領域を許容時間以内に作ることが不可能である場合（Ｓ２０６：Ｎｏ）、プロセッサ１０１は、コントローラ１００を制御して、ホストデータをＴＬＣユーザデータ領域２２２にライトする（Ｓ２０８）。

【0119】

ステップＳ２０３、Ｓ２０５、S２０７、またはＳ２０８の後、ホストデータをＮＡＮＤメモリ２００にライトする動作が終了する。

【0120】

このように、第１の実施形態によれば、ＮＡＮＤメモリ２００は、第１モードであるＳＬＣモードで使用されるブロックＢＬＫのみで構成されたＳＬＣバッファ領域２２０と、ＳＬＣモードまたは第２モードであるＴＬＣモードで使用されるブロックＢＬＫで構成された第１ＳＬＣ／ＴＬＣバッファ領域２２１と、ＴＬＣモードで使用されるブロックＢＬＫのみで構成されたＴＬＣユーザデータ領域２２２とを備える。コントローラ１００は、ＳＬＣバッファ領域２２０および第１ＳＬＣ／ＴＬＣバッファ領域２２１のうちの、バッファ先の領域を指定することができるコマンドであるライト先指定コマンドを受信可能である。コントローラ１００は、ホスト装置２から受信したデータをＳＬＣバッファ領域２２０および第１ＳＬＣ／ＴＬＣバッファ領域２２１のうちの、ライト先指定コマンドに応じた領域にバッファする。

【0121】

これによって、ホスト装置２は、ライト先指定コマンドを駆使することによって、例えばホットデータを第１ＳＬＣ／ＴＬＣバッファ領域２２１にライトさせ、コールドデータをＳＬＣバッファ領域２２０にライトさせるよう、メモリシステム１を制御することが可能となる。このようにリライトまたはトリム動作によって無効化させる確率が高いデータを第１ＳＬＣ／ＴＬＣバッファ領域２２１に集めることで、転記データ量のうちの第１ＳＬＣ／ＴＬＣバッファ領域２２１からＴＬＣユーザデータ領域２２２に転記されるデータの量を抑制でき、メモリシステム１の寿命を延ばすことが可能となる。つまり、ホスト装置２が転記データ量の抑制に関与して、メモリシステム１の寿命を延ばす使用方法をとることが可能である。よってホスト装置２にとってメモリシステム１の利便性が高い。

【0122】

また、第１の実施形態によれば、図９を用いて説明したように、コントローラ１００は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちのフリーブロックの数が第１しきい値以下で、かつ第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が第２しきい値より大きい場合、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちの少なくとも一のブロックＢＬＫをＴＬＣユーザデータ領域２２２にアサインすることで、ＴＬＣユーザデータ領域２２２の容量を増加させる。

【0123】

なお、コントローラ１００は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちのフリーブロックの数が第１しきい値より少ない場合に、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちの少なくとも一のブロックＢＬＫをＴＬＣユーザデータ領域２２２にアサインすることで、ＴＬＣユーザデータ領域２２２の容量を増加させてもよい。

【0124】

また、コントローラ１００は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちのフリーブロックの数が第１しきい値より多く、かつ第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちのフリーブロックの数が第３しきい値以下である場合に、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちの少なくとも一のブロックＢＬＫを第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインすることで、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を増加させる。

【0125】

このように、コントローラ１００は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちのフリーブロックの数と、第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちのフリーブロックの数と、に応じてＴＬＣユーザデータ領域２２２と第１ＳＬＣ／ＴＬＣバッファ領域２２１との間でブロックＢＬＫのアサイン先を動的に変更する。

【0126】

前述したように第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が大きいほど、データがリライトまたはトリム動作によって無効化される確率が高くなり、第１ＳＬＣ／ＴＬＣバッファ領域２２１からＴＬＣユーザデータ領域２２２に転記されるデータの量が抑制される。第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量が可変とされ、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を、ＴＬＣユーザデータ領域２２２の使用状況に応じて増加させることができる。よって、第１の転記処理による転記ライト量を柔軟に抑制することが可能である。

【0127】

また、第１の実施形態によれば、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちのフリーブロックの数が第１しきい値より多く、かつ第１ＳＬＣ／ＴＬＣバッファ領域２２１を構成するブロックＢＬＫ群のうちのフリーブロックの数が第３しきい値以下である場合に、プロセッサ１０１は、第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインするブロックＢＬＫの記憶モードをＴＬＣユーザデータ領域２２２の容量と第４しきい値との比較に応じて異ならせる。具体的には、ＴＬＣユーザデータ領域２２２の容量が第４しきい値以上である場合、プロセッサ１０１は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちの少なくとも一のブロックＢＬＫを第１ＳＬＣ／ＴＬＣバッファ領域２２１にＳＬＣブロックとしてアサインする。ＴＬＣユーザデータ領域２２２の容量が第４しきい値より小さい場合、プロセッサ１０１は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちの少なくとも一のブロックＢＬＫを第１ＳＬＣ／ＴＬＣバッファ領域２２１にＴＬＣブロックとしてアサインする。

【0128】

つまり、ＴＬＣユーザデータ領域２２２の容量が十分でない場合には、第１ＳＬＣ／ＴＬＣバッファ領域２２１にＴＬＣブロックが追加されることで、第１の転記処理による転記ライト量を抑制することができる。ＴＬＣユーザデータ領域２２２の容量が十分にある場合には、第１ＳＬＣ／ＴＬＣバッファ領域２２１にＳＬＣブロックが追加されることで、第１の転記処理による転記ライト量を抑制するとともにホストライトにかかるライト性能を向上させることができる。

【0129】

（第１の実施形態の変形例１）
ＮＡＮＤメモリ２００には、ＳＬＣバッファ領域２２０、第１ＳＬＣ／ＴＬＣバッファ領域２２１、およびＴＬＣユーザデータ領域２２２に加えて、さらに別のバッファ領域が設けられていてもよい。

【0130】

第１の実施形態の変形例１によれば、ＮＡＮＤメモリ２００は、一例として、図１１に示すように、ＳＬＣバッファ領域２２０、第１ＳＬＣ／ＴＬＣバッファ領域２２１、第２ＳＬＣ／ＴＬＣバッファ領域２２３、およびＴＬＣユーザデータ領域２２２を備える。

【0131】

第２ＳＬＣ／ＴＬＣバッファ領域２２３は、第１ＳＬＣ／ＴＬＣバッファ領域２２１と同様、ＳＬＣブロックだけでなく、ＴＬＣブロックを含み得る、容量が可変のバッファ領域である。第２ＳＬＣ／ＴＬＣバッファ領域２２３の容量を変更する処理は、例えば、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を変更する処理と同様である。なお、第２ＳＬＣ／ＴＬＣバッファ領域２２３の容量を変更する処理は、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を変更する処理と相違していてもよい。

【0132】

図１２は、第１の実施形態の変形例１におけるホストデータをＮＡＮＤメモリ２００にライトする動作の一例を示すフローチャートである。

【0133】

ステップＳ３０１～Ｓ３０５では、図１０において説明したステップＳ２０１～Ｓ２０５と同じ処理が実行される。

【0134】

ＳＬＣバッファ領域２２０にライト可能な領域がない場合（Ｓ３０４：Ｎｏ）、プロセッサ１０１は、例えばステップＳ３０４（またはＳ２０４）と同様の手順で、第２ＳＬＣ／ＴＬＣバッファ領域２２３にライト可能な領域があるか否かを判定する（Ｓ３０６）。

【0135】

第２ＳＬＣ／ＴＬＣバッファ領域２２３にライト可能な領域がある場合（Ｓ３０６：Ｙｅｓ）、プロセッサ１０１は、コントローラ１００を制御して、ホストデータを第２ＳＬＣ／ＴＬＣバッファ領域２２３にライトする（Ｓ３０７）。

【0136】

第２ＳＬＣ／ＴＬＣバッファ領域２２３にライト可能な領域がない場合（Ｓ３０６：Ｎｏ）、プロセッサ１０１は、コントローラ１００を制御して、ホストデータをＴＬＣユーザデータ領域２２２にライトする（Ｓ３０８）。

【0137】

ステップＳ３０３、Ｓ３０５、Ｓ３０７、またはＳ３０８の後、ホストデータをＮＡＮＤメモリ２００にライトする動作が終了する。

【0138】

（第１の実施形態の変形例２）
第１の実施形態およびその変形例１によれば、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量は、第１ＳＬＣ／ＴＬＣバッファ領域２２１に属するフリーブロックの数およびＴＬＣユーザデータ領域２２２に属するフリーブロックの数などに応じて動的に変更された。第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量は、必ずしも動的に変更されなくてもよい。

【0139】

例えば、メモリシステム１は、ホスト装置２から第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量の設定が可能に構成されてもよい。

【0140】

図１３は、第１の実施形態の変形例２における第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を設定する動作の一例を示す図である。

【0141】

まず、ホスト装置２は、メモリシステム１の初期化などの際に、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量を設定する第１設定コマンドを送信する（Ｓ４０１）。第１設定コマンドは、ベンダースペシフィックなコマンド値を用いて生成されたものであってもよいし、規格で定義されたものであってもよい。第１設定コマンドは、第１ＳＬＣ／ＴＬＣバッファ領域２２１の容量設定値を含む。つまり、第１設定コマンドは、容量を指定するコマンドである。

【0142】

コントローラ１００が第１設定コマンドを受信すると、プロセッサ１０１は、ＴＬＣユーザデータ領域２２２を構成するブロックＢＬＫ群のうちから、容量設定値に相当する数のブロックＢＬＫを第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインする（Ｓ４０２）。プロセッサ１０１は、容量設定値に相当する数のブロックＢＬＫのうちの全てをＳＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインしてもよいし、全てをＴＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインしてもよいし、一部をＳＬＣブロック、他をＴＬＣブロックとして第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインしてもよい。

【0143】

このように、コントローラ１００は、容量を指定する第１設定コマンドを受信し、指定された容量に対応する数のブロックＢＬＫを第１ＳＬＣ／ＴＬＣバッファ領域２２１にアサインしてもよい。

【0144】

ホスト装置２は、メモリシステム１にライトするホットデータの量または頻度に応じて第１ＳＬＣ／ＴＬＣバッファ領域２２１の設定することが可能である。よって、メモリシステム１は、ホスト装置２にとっての利便性が高い。

【0145】

（第２の実施形態）
近年では、メモリセルの微細化が進むに応じて、市販されているメモリシステムの表記容量（user capacity）が増加してきている。使用用途によってはメモリシステムの表記容量が過剰であるケースがある。

【0146】

また、メモリセルの微細化が進むに応じて、メモリセルに格納されたデータの信頼性も低下する傾向がある。

【0147】

また、前述したように、１つのメモリセルあたりにライトされる値のビット数が大きいほど、各区分４の範囲が狭くてエラーが生じやすいため、メモリセルに格納されたデータの信頼性が低く、Ｐ／Ｅサイクルの実行数の上限が低く設定される。よって、１つのメモリセルあたりにライトされる値のビット数が大きいほど、メモリシステムを使用可能な期間（つまり寿命）が短くなる。

【0148】

また、１つのメモリセルあたりにライトされる値のビット数が大きいほど、ライト性能が劣化する。

【0149】

第２の実施形態では、ホスト装置からのコマンドによって記憶モードの設定が可能なメモリシステムについて説明する。第２の実施形態のメモリシステムの使用者は、メモリシステムに求める容量、寿命、ライト性能などを考慮したうえで、メモリシステムの記憶モードを、ホスト装置を介して設定することが可能である。

【0150】

第２の実施形態のメモリシステムを、メモリシステム１ａと表記し、メモリシステム１ａについて説明する。なお、第１の実施形態と異なる事項について説明し、第１の実施形態と同じ事項については説明を省略するかまたは簡略的に説明する。

【0151】

図１４は、第２の実施形態のメモリシステム１ａの構成の一例を示す模式的な図である。

【0152】

メモリシステム１ａは、ホスト装置２と通信インタフェース３で接続される。メモリシステム１ａは、コントローラ１００ａとＮＡＮＤメモリ２００とを備える。コントローラ１００ａはメモリバス３００によってＮＡＮＤメモリ２００に接続されている。

【0153】

コントローラ１００ａは、プロセッサ１０１ａ、ホストＩ／Ｆ１０２、ＲＡＭ１０３、バッファメモリ１０４、メモリＩ／Ｆ１０５、および内部バス１０６を備える。プロセッサ１０１、ホストＩ／Ｆ１０２、ＲＡＭ１０３、バッファメモリ１０４、およびメモリＩ／Ｆ１０５は、内部バス１０６に電気的に接続されている。

【0154】

プロセッサ１０１ａは、コンピュータプログラムを実行することができる回路である。プロセッサ１０１ａは、例えばＣＰＵである。プロセッサ１０１ａは、予め所定位置（例えばＮＡＮＤメモリ２００）に格納されていたファームウェアプログラムに基づいてコントローラ１００ａの各構成要素を統括的に制御し、これによってコントローラ１００ａの種々の動作が実現される。

【0155】

なお、プロセッサ１０１ａが実行する処理の一部または全部は、専用ハードウェア回路によって実行されてもよい。

【0156】

プロセッサ１０１ａは、ホスト装置２から記憶モードを設定する第２設定コマンドを解釈し、実行することができる。

【0157】

第２設定コマンドは、ベンダースペシフィックなコマンド値を用いて生成されたものであってもよいし、規格で定義されたものであってもよい。第２設定コマンドは、複数の記憶モードのうちの一の指定を含む。プロセッサ１０１ａは、第２設定コマンドに応じて、ＮＡＮＤメモリ２００を構成する１以上のブロックＢＬＫの記憶モードを、第２設定コマンドによって指定された記憶モードに設定する。

【0158】

図１５は、第２の実施形態のＮＡＮＤメモリ２００の構成の一例を示す模式的な図である。

【0159】

図１５に示すように、ＮＡＮＤメモリ２００は、ＳＬＣモードで使用されるよう設定されたブロックＢＬＫのみで構成されたＳＬＣシステム領域２３０と、記憶モードが任意に設定可能なユーザデータ領域２４０と、を備える。

【0160】

ＳＬＣシステム領域２３０には、メモリシステム１ａのファームウェアプログラムおよび管理情報が格納される。管理情報は、例えば、ＬＢＡとＮＡＮＤメモリ２００内の位置との対応関係を記録した論物アドレス変換テーブルを含む。つまり、ＳＬＣシステム領域２３０は、メモリシステム１ａの動作に必要なデータ、つまりシステムデータ、が格納される専用の領域であり、ユーザデータは格納されない。システムデータがメモリシステム１ａから喪失すると、メモリシステム１ａが正しく動作することが不可能になり得る。よって、ＳＬＣシステム領域２３０は、最も信頼性が高い記憶モードであるＳＬＣモードで使用されるブロックＢＬＫによって構成される。

【0161】

ユーザデータ領域２４０は、ホスト装置２から受信したユーザデータが格納される領域である。なお、ユーザデータ領域２４０には、ユーザデータに加えてＬＢＡ情報などのメタデータや誤り訂正符号が格納されてもよい。

【0162】

ユーザデータ領域２４０を構成するブロックＢＬＫ群の記憶モードは、ホスト装置２からの第２設定コマンドによって設定が可能である。一例では、ユーザデータ領域２４０を構成するブロックＢＬＫ群の記憶モードは、ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、およびＱＬＣモードのうちから任意の記憶モードが設定できる。なお、ホスト装置２からの第２設定コマンドによって設定が可能な記憶モードの一覧はこれに限定されない。

【0163】

図１６は、第２の実施形態のＮＡＮＤメモリ２００の記憶モードを設定する動作の一例を示す図である。

【0164】

まず、ホスト装置２は、メモリシステム１ａの初期化などの際に、ＮＡＮＤメモリ２００の記憶モードを設定する第２設定コマンドを送信する（Ｓ５０１）。第２設定コマンドは、複数の記憶モードのうちの一の指定を含む。コントローラ１００ａが第２設定コマンドを受信すると、以降にユーザデータ領域２４０にアクセスする際には、プロセッサ１０１ａは、ユーザデータ領域２４０を構成する全ブロックＢＬＫを、第２設定コマンドによって指定された記憶モードで使用する（Ｓ５０２）。

【0165】

このように、第２の実施形態によれば、コントローラ１００ａは、ユーザデータ領域２４０を第２設定コマンドによって指定された記憶モードで使用する。

【0166】

よって、メモリシステム１ａの使用者は、メモリシステム１ａに求める容量、寿命、ライト性能などを考慮したうえで、メモリシステム１ａの記憶モードを、ホスト装置２を介して設定することが可能である。よって、メモリシステム１ａの利便性が高い。

【0167】

（第２の実施形態の変形例１）
第２の実施形態の変形例１として、任意のタイミングでＮＡＮＤメモリ２００の記憶モードを設定する動作について説明する。

【0168】

図１７は、第２の実施形態の変形例１におけるＮＡＮＤメモリ２００の記憶モードを設定する動作の一例を示す図である。

【0169】

第２の実施形態では、記憶モードの変更によってユーザデータ領域２４０が初期化される。よって、ホスト装置２は、まず、既にユーザデータ領域２４０にライトしたデータのうちの必要なデータをすべてリードするために、リードコマンドをメモリシステム１ａに送信する（Ｓ６０１）。

【0170】

コントローラ１００ａは、リードコマンドに応じて、指定されたデータをＮＡＮＤメモリ２００から取得し（Ｓ６０２）、取得したデータをホスト装置２に転送する（Ｓ６０３）。

【0171】

なお、ステップＳ６０１～Ｓ６０３の処理は複数回、繰り返され得る。

【0172】

ホスト装置２は、ユーザデータ領域２４０から必要なデータを全てリードした後、ＮＡＮＤメモリ２００の記憶モードを設定する第２設定コマンドを送信する（Ｓ６０４）。第２設定コマンドは、複数の記憶モードのうちの一の指定を含む。コントローラ１００ａが第２設定コマンドを受信すると、プロセッサ１０１ａは、ユーザデータ領域２４０を初期化し、ユーザデータ領域２４０のアクセスに使用する記憶モードを第２設定コマンドによって指定された記憶モードに変更する（Ｓ６０５）。

【0173】

このように、記憶モードの変更の際にユーザデータ領域２４０が初期化される場合には、ホスト装置２は、ユーザデータ領域２４０内の必要なデータを全てリードした後、第２設定コマンドによって記憶モードの変更を指示する。記憶モードの変更後は、ホスト装置２は、ユーザデータ領域２４０から事前にリードしたデータをメモリシステム１ａに書き戻してもよい。その場合、データは、第２設定コマンドによって指定された記憶モードでユーザデータ領域２４０にライトされる。

【0174】

（第２の実施形態の変形例２）
フリーブロックは、ホストライトによって消費される。よって、コントローラ１００ａは、ホストライトによってフリーブロックが枯渇することを防止するために、ユーザデータ領域２４０を構成するブロックＢＬＫ群に対して図７を用いて説明した転記処理を繰り返し実行する。これによってコントローラ１００ａはフリーブロックを生成する。転記処理では、コントローラ１００ａは、ユーザデータ領域２４０内のデータをユーザデータ領域２４０を構成するブロックＢＬＫ間で転記することで、フリーブロックを生成する。

【0175】

第２の実施形態の変形例２によれば、コントローラ１００ａは、転記処理では、変更前の記憶モードで使用されるブロックＢＬＫから変更後の記憶モードで使用されるブロックＢＬＫに有効データを転記する。つまり、変更前の記憶モードでライトされたデータは、転記処理によって、変更後の記憶モードで別のブロックＢＬＫに書き直される。よって、記憶モードの変更の前にホスト装置２がユーザデータ領域２４０から必要なデータをリードする処理を不要とすることができる。

【0176】

図１８は、第２の実施形態の変形例２におけるＮＡＮＤメモリ２００の記憶モードを設定する動作の一例を示す図である。

【0177】

ホスト装置２は、ＮＡＮＤメモリ２００の記憶モードを設定する第２設定コマンドを送信する（Ｓ７０１）。第２設定コマンドは、記憶モードの指定を含む。

【0178】

コントローラ１００ａが第２設定コマンドを受信すると、プロセッサ１０１ａは、転記ライト用のオープンブロックとして設定されたブロックをアクティブブロックに設定する（Ｓ７０２）。プロセッサ１０１ａは、例えばダミーデータ（パディングデータ）を書き込むことで、オープンブロックをアクティブブロックに設定してもよい。そして、プロセッサ１０１ａは、フリーブロックであるブロックに対してイレース動作を実行し、イレース動作の実行後のブロックを転記ライト用の新しいオープンブロックとして設定する（Ｓ７０３）。そして、プロセッサ１０１ａは、ユーザデータ領域２４０への転記ライトの際に使用する記憶モードを、指定された記憶モードに変更する（Ｓ７０４）。

【0179】

ステップＳ７０２～Ｓ７０４の処理の以降は、変更前の記憶モードでライトされたデータは、変更後の記憶モードで転記ライト用のオープンブロックに書き直される。よって、転記処理が継続して実行されることで、ユーザデータ領域２４０内は、変更前の記憶モードでライトされたデータから変更後の記憶モードでライトされたデータにリプレイスされていく。

【0180】

ステップＳ７０４の後、プロセッサ１０１ａは、ホストライト用のオープンブロックとして設定されたブロックをアクティブブロックに設定する（Ｓ７０５）。プロセッサ１０１ａは、例えばダミーデータ（パディングデータ）を書き込むことで、オープンブロックをアクティブブロックに設定してもよい。そして、プロセッサ１０１ａは、フリーブロックであるブロックに対してイレース動作を実行し、イレース動作の実行後のブロックをホストライト用の新しいオープンブロックとして設定する（Ｓ７０６）。そして、プロセッサ１０１ａは、ユーザデータ領域２４０へのホストライトの際に使用する記憶モードを、指定された記憶モードに変更する（Ｓ７０７）。

【0181】

ステップＳ７０５～Ｓ７０７の処理によって、ホストデータを変更後の記憶モードでユーザデータ領域２４０にライトする準備が整う。よって、プロセッサ１０１ａは、ホスト装置２に対し、第２設定コマンドの実行完了を通知する（Ｓ７０８）。

【0182】

このように、第２の実施形態の変形例２によれば、コントローラ１００ａは、転記先のブロックＢＬＫ、つまりオープンブロックに転記データをライトするときのモードを第２設定コマンドに基づいて変更する。

【0183】

変更前の記憶モードでライトされたデータは、転記処理によって、変更後の記憶モードで別のブロックＢＬＫに書き直される。よって、記憶モードの変更の前にホスト装置２がユーザデータ領域２４０から必要なデータをリードする処理を不要とすることができる。

【0184】

また、第２の実施形態の変形例２によれば、コントローラ１００ａは、第２設定コマンドに応じてフリーブロックである１つのブロックＢＬＫに対してイレース動作を実行する。そして、コントローラ１００ａは、イレース動作が実行されたブロックＢＬＫを新たなオープンブロックとして設定し、当該オープンブロックに対し第２設定コマンドが指定する記憶モードでホストライトを実行する。

【0185】

よって、ユーザデータ領域２４０を構成する全てのブロックＢＬＫについて記憶モードの変更の完了を待つことなくホスト装置２からのライトコマンドを処理することが可能となる。

【0186】

なお、コントローラ１００ａは、第２設定コマンドに応じて転記処理を開始し、全てのブロックＢＬＫについて記憶モードの変更が完了するまで転記処理を継続し、全てのブロックＢＬＫについて記憶モードの変更が完了した後に、ホスト装置２からのライトコマンドを受け付けるように構成されてもよい。

【0187】

（第３の実施形態）
第３の実施形態のメモリシステムを、メモリシステム１ｂと表記し、メモリシステム１ｂについて説明する。また、第３の実施形態のコントローラをコントローラ１００ｂと表記する。なお、第２の実施形態と異なる事項について説明し、第２の実施形態と同じ事項については説明を省略するかまたは簡略的に説明する。

【0188】

図１９は、第３の実施形態のＮＡＮＤメモリ２００の構成の一例を示す模式的な図である。

【0189】

図１９に示すように、ＮＡＮＤメモリ２００は、ＳＬＣシステム領域２３０と、ユーザデータ領域２４１と、を備える。

【0190】

ユーザデータ領域２４１を構成するブロックＢＬＫ群は、それぞれ異なる記憶モードで使用される複数のオープンブロックを備える。ここでは一例として、ユーザデータ領域２４１を構成するブロックＢＬＫ群は、ＭＬＣモードで使用されるオープンブロック（ＭＬＣオープンブロックと表記する）、ＴＬＣモードで使用されるオープンブロック（ＴＬＣオープンブロックと表記する）、およびＱＬＣモードで使用されるオープンブロック（ＱＬＣオープンブロックと表記する）を含む。

【0191】

ホストデータは、ＭＬＣオープンブロック、ＴＬＣオープンブロック、およびＱＬＣオープンブロックのうちのホスト装置２から指定された記憶モードで使用されるオープンブロックにライトされる。

【0192】

ユーザデータ領域２４１を構成するブロックＢＬＫ群は、ＭＬＣオープンブロックから遷移したＭＬＣモードで使用されるアクティブブロック（ＭＬＣアクティブブロック）の群、ＴＬＣオープンブロックから遷移したＭＬＣモードで使用されるアクティブブロック（ＴＬＣアクティブブロック）の群、およびＱＬＣオープンブロックから遷移したＭＬＣモードで使用されるアクティブブロック（ＱＬＣアクティブブロック）の群を含む。

【0193】

さらに、ユーザデータ領域２４１を構成するブロックＢＬＫ群は、１以上のフリーブロックを含む。各フリーブロックは、ＭＬＣオープンブロック、ＴＬＣオープンブロック、またはＱＬＣオープンブロックに遷移し得る。

【0194】

図２０は、第３の実施形態におけるホストライトの動作の一例を示す図である。

【0195】

まず、ホスト装置２は、モード指定コマンドを発行する（Ｓ８０１）。モード指定コマンドは、ベンダースペシフィックなコマンド値を用いて生成されたものであってもよいし、規格で定義されたものであってもよい。モード指定コマンドは、複数の記憶モードのうちの一の指定を含む。

【0196】

ステップＳ８０１に続いて、ホスト装置２は、ライトコマンドおよびホストデータをメモリシステム１ｂに送信する（Ｓ８０２）。メモリシステム１ｂでは、コントローラ１００ｂは、ＭＬＣオープンブロック、ＴＬＣオープンブロック、およびＱＬＣオープンブロックのうちの、最後に受信したモード指定コマンドであるステップＳ８０１のモード指定コマンドによって指定された記憶モードで使用されるオープンブロックにホストデータをライトする（Ｓ８０３）。

【0197】

ホスト装置２がさらにライトコマンドおよびホストデータをメモリシステム１ｂに送信すると（Ｓ８０４）、メモリシステム１ｂでは、コントローラ１００ｂは、ＭＬＣオープンブロック、ＴＬＣオープンブロック、およびＱＬＣオープンブロックのうちの、最後に受信したモード指定コマンドであるステップＳ８０１のモード指定コマンドによって指定された記憶モードで使用されるオープンブロックにホストデータをライトする（Ｓ８０５）。

【0198】

ホスト装置２は、ライトの際の記憶モードを変更する場合、新たな記憶モードを指定したモード指定コマンドを発行する（Ｓ８０６）。その後、ホスト装置２がライトコマンドおよびホストデータをメモリシステム１ｂに送信すると（Ｓ８０７）、メモリシステム１ｂでは、コントローラ１００ｂは、ＭＬＣオープンブロック、ＴＬＣオープンブロック、およびＱＬＣオープンブロックのうちの、最後に受信したモード指定コマンドであるステップＳ８０６のモード指定コマンドによって指定された記憶モードで使用されるオープンブロックにホストデータをライトする（Ｓ８０８）。

【0199】

このように、第３の実施形態によれば、コントローラ１００ｂは、複数の記憶モードのうちのホスト装置２から指定された記憶モードで使用されるオープンブロックにホストデータをライトする。

【0200】

よって、メモリシステム１ｂの使用者は、メモリシステム１ｂに求める容量、寿命、ライト性能などを考慮したうえで、データのライトに使用する記憶モードを、ホスト装置２を介して設定することが可能である。よって、メモリシステム１ｂの利便性が高い。

【0201】

なお、ホスト装置２は、所定のアルゴリズムに従って、データのライトに使用する記憶モードを決定してもよい。

【0202】

例えば、ホスト装置２は、頻繁にリードアクセスするデータをライトする際には、モード指定コマンドによってＭＬＣモードを指定した後に当該データをライトする。頻繁にリードアクセスするデータの一例としては、ホスト装置２のオペレーティングシステムプログラムなどのような、ホスト装置２のシステムデータが挙げられる。

【0203】

また、例えば、ホスト装置２は、頻繁にリライトまたはトリム動作を行うデータをライトする際には、モード指定コマンドによってＴＬＣモードを指定した後に当該データをライトする。頻繁にリライトまたはトリム動作が行われるデータの一例としては、ホスト装置２が管理するデータファイルのディレクトリ情報などが挙げられる。

【0204】

また、例えば、ホスト装置２は、サイズが比較的大きいデータをライトする際には、モード指定コマンドによってＱＬＣモードを指定した後に当該データをライトする。サイズが比較的大きいデータの一例としては、ホスト装置２が管理するデータファイルの本体が挙げられる。

【0205】

このように、ホスト装置２は、ライトデータの性質に応じてライトの際の記憶モードを変更することができる。よって、メモリシステム１ｂの利便性が高い。

【0206】

なお、ホスト装置２は、メモリシステム１ｂの残容量を知ることが求められる。第３の実施形態によれば、コントローラ１００ｂは、ホスト装置２からの問い合わせに応じて残容量を応答することが可能に構成される。

【0207】

図２１は、第３の実施形態における残容量を確認する動作の一例を示す図である。

【0208】

ホスト装置２は、メモリシステム１ｂの残容量を確認したいとき、残容量問い合わせコマンドをメモリシステム１ｂに送信する（Ｓ９０１）。残容量問い合わせコマンドは、ベンダースペシフィックなコマンド値を用いて生成されたものであってもよいし、規格で定義されたものであってもよい。

【0209】

コントローラ１００ｂは、残容量問い合わせコマンドに応じて、ＭＬＣモード、ＴＬＣモード、およびＱＬＣモードのそれぞれを使用する場合のユーザデータ領域２４１の残容量を計算する（Ｓ９０２）。そして、コントローラ１００ｂは、記憶モード毎に計算した残容量をホスト装置２に応答する（Ｓ９０３）。

【0210】

ホスト装置２は、受信した記憶モード毎の残容量に基づき、以後にデータをライトする際の記憶モードを選択することが可能である。よって、メモリシステム１ｂの利便性が高い。

【0211】

（第４の実施形態）
第３の実施形態では、コントローラ１００ｂは、複数の記憶モードのうちのホスト装置２から指定された記憶モードで使用されるオープンブロックにホストデータをライトするよう構成された。

【0212】

第４の実施形態では、コントローラは、複数の記憶モードのうちのホストデータの性質に応じた記憶モードで使用されるオープンブロックにホストデータをライトする。

【0213】

第４の実施形態のメモリシステムを、メモリシステム１ｃと表記し、メモリシステム１ｃについて説明する。また、第４の実施形態のコントローラをコントローラ１００ｃと表記する。なお、第３の実施形態と異なる事項について説明し、第３の実施形態と同じ事項については説明を省略するかまたは簡略的に説明する。

【0214】

図２２は、第４の実施形態におけるホストライトの動作の一例を示す図である。

【0215】

メモリシステム１ｃがホスト装置２からライトコマンドおよびホストデータを受信すると（Ｓ１００１）、コントローラ１００ｃは、ホストデータに対するリードアクセスの頻度が所定の第５のしきい値以上であるか否かを判定する（Ｓ１００２）。

【0216】

例えば、コントローラ１００ｃは、ＬＢＡ毎にリードアクセスの頻度を記録する。ステップＳ１００２では、コントローラ１００ｃは、ライトコマンドに含まれるＬＢＡと、ＬＢＡ毎のリードアクセスの頻度の記録値と、に基づいて、ホストデータに対するリードアクセスの頻度を推定する。なお、ホストデータに対するリードアクセスの頻度の推定方法はこれに限定されない。

【0217】

ホストデータに対するリードアクセスの頻度が第５のしきい値以上である場合（Ｓ１００２：Ｙｅｓ）、コントローラ１００ｃは、ホストデータをＭＬＣオープンブロックにライトする（Ｓ１００３）。

【0218】

ホストデータに対するリードアクセスの頻度が第５のしきい値以上でない場合（Ｓ１００２：Ｎｏ）、コントローラ１００ｃは、ホストデータに対するライトアクセスの頻度が所定の第６のしきい値以上であるか否かを判定する（Ｓ１００４）。

【0219】

例えば、コントローラ１００ｃは、ＬＢＡ毎にライトアクセスの頻度を記録する。ステップＳ１００４では、コントローラ１００ｃは、ライトコマンドに含まれるＬＢＡと、ＬＢＡ毎のライトアクセスの頻度の記録値と、に基づいて、ホストデータに対するライトアクセスの頻度を推定する。なお、ホストデータに対するライトアクセスの頻度の推定方法はこれに限定されない。

【0220】

ホストデータに対するライトアクセスの頻度が第６のしきい値以上である場合（Ｓ１００４：Ｙｅｓ）、コントローラ１００ｃは、ホストデータをＴＬＣオープンブロックにライトする（Ｓ１００５）。

【0221】

ホストデータに対するライトアクセスの頻度が第６のしきい値以上でない場合（Ｓ１００４：Ｎｏ）、コントローラ１００ｃは、ホストデータをＱＬＣオープンブロックにライトする（Ｓ１００６）。

【0222】

ステップＳ１００３、Ｓ１００５、またはＳ１００６の後、ホストライトの動作が終了する。

【0223】

このように、第４の実施形態によれば、コントローラ１００ｃは、ホストデータに対するリードアクセスの頻度およびライトアクセスの頻度に応じてライト先のオープンブロックを決定する。

【0224】

なお、ライト先のオープンブロックの決定の基準は、リードアクセスの頻度およびライトアクセスの頻度に限定されない。コントローラ１００ｃは、ホストデータの任意の性質に基づいてライト先のオープンブロックを決定し得る。ホストデータの性質は、例えば、リードアクセスの頻度、ライトアクセスの頻度、またはサイズなどである。

【0225】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0226】

１，１ａ，１ｂ，１ｃ メモリシステム、２ ホスト装置、３ 通信インタフェース、４，４ａ，４ｂ，４ｃ，４ｄ 区分、１００，１００ａ，１００ｂ，１００ｃ コントローラ、１０１，１０１ａ プロセッサ、１０２ ホストＩ／Ｆ、１０３ ＲＡＭ、１０４ バッファメモリ、１０５ メモリＩ／Ｆ、１０６ 内部バス、２００ ＮＡＮＤメモリ、２０１，２０１－０，２０１－１，２０１－２，２０１－３ メモリチップ、２１０ 周辺回路、２１１ メモリセルアレイ、２１２ ＮＡＮＤストリング、２２０ ＳＬＣバッファ領域、２２２ ＴＬＣユーザデータ領域、２３０ ＳＬＣシステム領域、２４０ ユーザデータ領域、２４１ ユーザデータ領域、３００ メモリバス。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】