知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024044005
(43)【公開日】2024-04-02
(54)【発明の名称】磁気メモリ
(51)【国際特許分類】
H10B 61/00 20230101AFI20240326BHJP
H10N 50/10 20230101ALI20240326BHJP
H10N 50/80 20230101ALI20240326BHJP
【ＦＩ】
H01L27/105 447
H01L43/08 Z
H01L43/02 Z
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2022149297
(22)【出願日】2022-09-20
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】小池 正浩
(72)【発明者】
【氏名】カンサ ミカエル アルノー
(72)【発明者】
【氏名】梅津 信之
(72)【発明者】
【氏名】中西 務
(72)【発明者】
【氏名】アグン セテイアデイ
(72)【発明者】
【氏名】矢ヶ部 恵弥
(72)【発明者】
【氏名】平山 重之
(72)【発明者】
【氏名】門 昌輝
(72)【発明者】
【氏名】大寺 泰章
(72)【発明者】
【氏名】中村 志保
(72)【発明者】
【氏名】橋本 進
(72)【発明者】
【氏名】近藤 剛
【テーマコード（参考）】
4M119
5F092
【Ｆターム（参考）】
4M119AA06
4M119BB01
4M119CC01
4M119CC10
4M119DD05
4M119DD17
4M119DD34
4M119DD37
4M119DD43
4M119DD52
4M119EE05
4M119EE21
4M119EE26
4M119HH01
5F092AA15
5F092AB07
5F092AB08
5F092AC12
5F092AD23
5F092AD24
5F092AD26
5F092BB22
5F092BB23
5F092BB36
5F092BB42
5F092BB43
5F092BC03
5F092BC04
5F092BC13
5F092BC14
5F092BC43
5F092BD03
5F092BD04
5F092BD20
(57)【要約】
【課題】磁気メモリの信頼性を向上する。
【解決手段】実施形態の磁気メモリは、第１の方向において隣り合う第１及び第２の部分を含む磁性体を含み、第１の部分は、磁性体の第１の方向に対して垂直な第２の方向における寸法が第１の部分内で極大となる磁性体の第１の位置で第２の方向における第１の寸法を有し、第２の部分は、磁性体の第２の方向における寸法が第２の部分内で極小となる磁性体の第２の位置で第２の方向における第１の寸法より小さい第２の寸法を有し、第１の部分は、第１の位置と第２の位置との間の第３の位置を介して、第２の部分と連続し、第２の方向から見て磁性体の外周面に対応する曲線が、第１の位置と第３の位置との間を延在し、前記曲線は、前記第１の位置と前記第２の位置とを接続する直線より磁性体の中心側を通過する。
【選択図】 図１２
【解決手段】実施形態の磁気メモリは、第１の方向において隣り合う第１及び第２の部分を含む磁性体を含み、第１の部分は、磁性体の第１の方向に対して垂直な第２の方向における寸法が第１の部分内で極大となる磁性体の第１の位置で第２の方向における第１の寸法を有し、第２の部分は、磁性体の第２の方向における寸法が第２の部分内で極小となる磁性体の第２の位置で第２の方向における第１の寸法より小さい第２の寸法を有し、第１の部分は、第１の位置と第２の位置との間の第３の位置を介して、第２の部分と連続し、第２の方向から見て磁性体の外周面に対応する曲線が、第１の位置と第３の位置との間を延在し、前記曲線は、前記第１の位置と前記第２の位置とを接続する直線より磁性体の中心側を通過する。
【選択図】 図１２
【特許請求の範囲】
【請求項1】
第１の部分と、第１の方向において前記第１の部分と隣り合う第２の部分と、を含む管状の磁性体と、
前記磁性体と離間して設けられた書き込み配線と、
前記磁性体に接続された読み出し素子と、
を具備し、
前記第１の部分は、前記磁性体の前記第１の方向に対して垂直な第２の方向における寸法が前記第１の部分内で極大となる前記磁性体の第１の位置において、前記第２の方向における第１の寸法を有し、
前記第２の部分は、前記磁性体の前記第２の方向における寸法が前記第２の部分内で極小となる前記磁性体の第２の位置において、前記第２の方向における前記第１の寸法より小さい第２の寸法を有し、
前記第１の部分は、前記第１の位置と前記第２の位置との間の第３の位置を介して、前記第２の部分と連続し、
前記第２の方向から見て、前記磁性体の外周面に対応する曲線が、前記第１の位置と前記第３の位置との間を延在し、
前記曲線は、前記第１の位置と前記第２の位置とを接続する直線より前記磁性体の中心側を通過する、
磁気メモリ。
前記磁性体と離間して設けられた書き込み配線と、
前記磁性体に接続された読み出し素子と、
を具備し、
前記第１の部分は、前記磁性体の前記第１の方向に対して垂直な第２の方向における寸法が前記第１の部分内で極大となる前記磁性体の第１の位置において、前記第２の方向における第１の寸法を有し、
前記第２の部分は、前記磁性体の前記第２の方向における寸法が前記第２の部分内で極小となる前記磁性体の第２の位置において、前記第２の方向における前記第１の寸法より小さい第２の寸法を有し、
前記第１の部分は、前記第１の位置と前記第２の位置との間の第３の位置を介して、前記第２の部分と連続し、
前記第２の方向から見て、前記磁性体の外周面に対応する曲線が、前記第１の位置と前記第３の位置との間を延在し、
前記曲線は、前記第１の位置と前記第２の位置とを接続する直線より前記磁性体の中心側を通過する、
磁気メモリ。
【請求項2】
前記磁性体は、磁壁を含み、
前記第１の位置と前記第３の位置との間の第４の位置における前記磁壁の体積変化率は、前記第３の位置における前記磁壁の体積変化率より大きい、
請求項１に記載の磁気メモリ。
前記第１の位置と前記第３の位置との間の第４の位置における前記磁壁の体積変化率は、前記第３の位置における前記磁壁の体積変化率より大きい、
請求項１に記載の磁気メモリ。
【請求項3】
前記第２の方向から見て、前記第２の部分の外周面に対応する輪郭は、前記第２の位置と前記第３の位置との間において、直線を含む、
請求項１に記載の磁気メモリ。
請求項１に記載の磁気メモリ。
【請求項4】
前記磁性体は、前記磁性体の中心軸側に窪んだ第３の部分を、前記第１の部分内に含む、
請求項１に記載の磁気メモリ。
請求項１に記載の磁気メモリ。
【請求項5】
前記第３の位置における前記磁性体の前記第２の方向における第３の寸法は、前記第１の寸法より小さく、前記第２の寸法より大きく、
前記第１の方向における前記第１の位置と前記第３の位置との間の寸法は、前記第１の方向における前記第２の位置と前記第３の位置との間の寸法と等しい、
請求項１に記載の磁気メモリ。
前記第１の方向における前記第１の位置と前記第３の位置との間の寸法は、前記第１の方向における前記第２の位置と前記第３の位置との間の寸法と等しい、
請求項１に記載の磁気メモリ。
【請求項6】
第１の部分と、第１の方向において前記第１の部分と隣り合う第２の部分と、を含む管状の磁性体と、
前記磁性体と離間して設けられた書き込み配線と、
前記磁性体に接続された読み出し素子と、
を具備し、
前記第１の部分は、前記磁性体の前記第１の方向に対して垂直な第２の方向における寸法が前記第１の部分内で極大となる前記磁性体の第１の位置において、前記第２の方向における第１の寸法を有し、
前記第２の部分は、前記磁性体の前記第２の方向における寸法が前記第２の部分内で極小となる前記磁性体の第２の位置において、前記第２の方向における前記第１の寸法より小さい第２の寸法を有し、
前記第１の部分は、前記第１の位置と前記第２の位置との間の第３の位置を介して、前記第２の部分と連続し、
前記第１の位置と前記第３の位置との間における前記磁性体の前記第１の方向に垂直な断面の断面積は、非線形に変化し、
前記第１の位置と前記第３の位置との間の第４の位置における前記磁性体の断面積の変化率は、前記第３の位置における前記磁性体の断面積の変化率より大きい、
磁気メモリ。
前記磁性体と離間して設けられた書き込み配線と、
前記磁性体に接続された読み出し素子と、
を具備し、
前記第１の部分は、前記磁性体の前記第１の方向に対して垂直な第２の方向における寸法が前記第１の部分内で極大となる前記磁性体の第１の位置において、前記第２の方向における第１の寸法を有し、
前記第２の部分は、前記磁性体の前記第２の方向における寸法が前記第２の部分内で極小となる前記磁性体の第２の位置において、前記第２の方向における前記第１の寸法より小さい第２の寸法を有し、
前記第１の部分は、前記第１の位置と前記第２の位置との間の第３の位置を介して、前記第２の部分と連続し、
前記第１の位置と前記第３の位置との間における前記磁性体の前記第１の方向に垂直な断面の断面積は、非線形に変化し、
前記第１の位置と前記第３の位置との間の第４の位置における前記磁性体の断面積の変化率は、前記第３の位置における前記磁性体の断面積の変化率より大きい、
磁気メモリ。
【請求項7】
前記第２の位置と前記第３の位置との間における前記磁性体の前記第１の方向に垂直な断面の断面積は、線形に変化する、
請求項６に記載の磁気メモリ。
請求項６に記載の磁気メモリ。
【請求項8】
前記第１の方向から見た前記第２の部分の断面積は、前記第１の方向から見た前記第１の部分の断面積より小さい、
請求項６に記載の磁気メモリ。
請求項６に記載の磁気メモリ。
【請求項9】
前記磁性体は、磁壁を含み、
前記第４の位置における前記磁壁の体積変化率は、前記第２の位置と前記第３の位置との間の第５の位置における前記磁壁の体積変化率より大きい、
請求項６に記載の磁気メモリ。
前記第４の位置における前記磁壁の体積変化率は、前記第２の位置と前記第３の位置との間の第５の位置における前記磁壁の体積変化率より大きい、
請求項６に記載の磁気メモリ。
【請求項10】
第１の部分と、第１の方向において前記第１の部分と隣り合う第２の部分と、を含む管状の磁性体と、
前記磁性体と離間して設けられた書き込み配線と、
前記磁性体に接続された読み出し素子と、
を具備し、
前記第１の部分は、前記磁性体の前記第１の方向に対して垂直な第２の方向における寸法が前記第１の部分内で極大となる前記磁性体の第１の位置において、前記第２の方向における第１の寸法を有し、
前記第２の部分は、前記磁性体の前記第２の方向における寸法が前記第２の部分内で極小となる前記磁性体の第２の位置において、前記第２の方向における前記第１の寸法より小さい第２の寸法を有し、
前記第１の部分は、前記第１の位置と前記第２の位置との間の第３の位置を介して、前記第２の部分と連続し、
前記第１の位置と前記第３の位置との間の第４の位置における前記磁性体の前記第２の方向における寸法の変化率は、前記第３の位置における前記磁性体の前記第２の方向における寸法の変化率より大きい、
磁気メモリ。
前記磁性体と離間して設けられた書き込み配線と、
前記磁性体に接続された読み出し素子と、
を具備し、
前記第１の部分は、前記磁性体の前記第１の方向に対して垂直な第２の方向における寸法が前記第１の部分内で極大となる前記磁性体の第１の位置において、前記第２の方向における第１の寸法を有し、
前記第２の部分は、前記磁性体の前記第２の方向における寸法が前記第２の部分内で極小となる前記磁性体の第２の位置において、前記第２の方向における前記第１の寸法より小さい第２の寸法を有し、
前記第１の部分は、前記第１の位置と前記第２の位置との間の第３の位置を介して、前記第２の部分と連続し、
前記第１の位置と前記第３の位置との間の第４の位置における前記磁性体の前記第２の方向における寸法の変化率は、前記第３の位置における前記磁性体の前記第２の方向における寸法の変化率より大きい、
磁気メモリ。
【請求項11】
前記第２の位置と前記第３の位置との間における前記磁性体の前記第２の方向における寸法は、前記第１の位置と前記第３の位置の間における前記磁性体の前記第２の方向における寸法より小さい、
請求項１０に記載の磁気メモリ。
請求項１０に記載の磁気メモリ。
【請求項12】
前記磁性体の前記第２の方向における前記寸法は、前記第１の位置から前記第２の位置に向かって徐々に小さくなる、
請求項１０に記載の磁気メモリ。
請求項１０に記載の磁気メモリ。
【請求項13】
前記磁性体は、磁壁を含み、
前記第４の位置における前記磁壁の体積変化率は、前記第２の位置と前記第３の位置との間の第５の位置における前記磁壁の体積変化率より大きい、
請求項１０に記載の磁気メモリ。
前記第４の位置における前記磁壁の体積変化率は、前記第２の位置と前記第３の位置との間の第５の位置における前記磁壁の体積変化率より大きい、
請求項１０に記載の磁気メモリ。
【請求項14】
前記第３の位置における前記磁性体の前記第２の方向における第３の寸法は、前記第１の寸法より小さく、前記第２の寸法より大きく、
前記第１の方向における前記第１の位置と前記第３の位置との間の寸法は、前記第１の方向における前記第２の位置と前記第３の位置との間の寸法と等しい、
請求項１０に記載の磁気メモリ。
前記第１の方向における前記第１の位置と前記第３の位置との間の寸法は、前記第１の方向における前記第２の位置と前記第３の位置との間の寸法と等しい、
請求項１０に記載の磁気メモリ。
【請求項15】
前記磁性体は、前記第１の部分と前記第２の部分とを前記第１の方向に沿って繰り返し含む、
請求項１に記載の磁気メモリ。
請求項１に記載の磁気メモリ。
【請求項16】
前記書き込み配線は、前記磁性体の一端に隣り合い、
前記読み出し素子は、前記磁性体の他端に接続される、
請求項１に記載の磁気メモリ。
前記読み出し素子は、前記磁性体の他端に接続される、
請求項１に記載の磁気メモリ。
【請求項17】
前記磁性体の磁化の方向は、前記第１の方向に対して交差する方向に沿う、
請求項１に記載の磁気メモリ。
請求項１に記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、磁気メモリに関する
【背景技術】
【0002】
磁性細線を用いた磁気メモリが、研究及び開発されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許９１５３３４０号明細書
【特許文献2】米国特許９１８４２１２号明細書
【特許文献3】米国特許９２９３６９６号明細書
【特許文献4】特開２０２１－１２５６４２号公報
【特許文献5】特開２０２２－４５２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
磁気メモリの信頼性を向上する。
【課題を解決するための手段】
【0005】
実施形態の磁気メモリは、第１の部分と、第１の方向において前記第１の部分と隣り合う第２の部分と、を含む管状の磁性体と、前記磁性体と離間して設けられた書き込み配線と、前記磁性体に接続された読み出し素子と、を含み、前記第１の部分は、前記磁性体の前記第１の方向に対して垂直な第２の方向における寸法が前記第１の部分内で極大となる前記磁性体の第１の位置において、前記第２の方向における第１の寸法を有し、前記第２の部分は、前記磁性体の前記第２の方向における寸法が前記第２の部分内で極小となる前記磁性体の第２の位置において、前記第２の方向における前記第１の寸法より小さい第２の寸法を有し、前記第１の部分は、前記第１の位置と前記第２の位置との間の第３の位置を介して、前記第２の部分と連続し、前記第２の方向から見て、前記磁性体の外周面に対応する曲線が、前記第１の位置と前記第３の位置との間を延在し、前記曲線は、前記第１の位置と前記第２の位置とを接続する直線より前記磁性体の中心側を通過する。
【図面の簡単な説明】
【0006】
【図1】第１の実施形態の磁気メモリの全体構成を示すブロック図。
【図2】第１の実施形態の磁気メモリのメモリセルアレイの構成例を示す模式図。
【図3】第１の実施形態の磁気メモリのメモリセルユニットの構成例を示す鳥瞰図。
【図4】第１の実施形態の磁気メモリのメモリセルユニットの構成例を示す断面図。
【図5】第１の実施形態の磁気メモリのメモリセルの構成例を示す断面図。
【図6】第１の実施形態の磁気メモリの特性を示す図。
【図7】第１の実施形態の磁気メモリの特性を示す図。
【図8】第１の実施形態の磁気メモリの特性を示す図。
【図9】第１の実施形態の磁気メモリの特性を示す図。
【図10】第１の実施形態の磁気メモリの動作例を示す図。
【図11】第２の実施形態の磁気メモリのメモリセルユニットの構成例を示す断面図。
【図12】第２の実施形態の磁気メモリのメモリセルの構成例を示す断面図。
【図13】第２の実施形態の磁気メモリの特性を示す図。
【図14】第２の実施形態の磁気メモリの特性を示す図。
【図15】第２の実施形態の磁気メモリの特性を示す図。
【図16】第２の実施形態の磁気メモリの特性を示す図。
【図17】第３の実施形態の磁気メモリのメモリセルユニットの構成例を示す断面図。
【図18】第３の実施形態の磁気メモリのメモリセルの構成例を示す断面図。
【図19】第３の実施形態の磁気メモリの特性を示す図。
【図20】第３の実施形態の磁気メモリの特性を示す図。
【図21】第３の実施形態の磁気メモリの特性を示す図。
【図22】第３の実施形態の磁気メモリの特性を示す図。
【図23】実施形態の磁気メモリの変形例を示す図。
【図24】実施形態の磁気メモリの変形例を示す図。
【発明を実施するための形態】
【0007】
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。
また、以下の各実施形態において、末尾に区別化のための数字／英字を伴った参照符号を付された構成要素（例えば、回路、配線、各種の電圧及び信号など）が、相互に区別されなくとも良い場合、末尾の数字／英字が省略された記載（参照符号）が用いられる。
また、以下の各実施形態において、末尾に区別化のための数字／英字を伴った参照符号を付された構成要素（例えば、回路、配線、各種の電圧及び信号など）が、相互に区別されなくとも良い場合、末尾の数字／英字が省略された記載（参照符号）が用いられる。
【0008】
【0009】
【0010】
【0011】
図１は、本実施形態の磁気メモリ１の構成例を示すブロック図である。
【0012】
例えば、本実施形態の磁気メモリ１は、磁壁移動メモリ（磁壁シフトメモリ、又は、レーストラックメモリともよばれる）である。本実施形態の磁気メモリ１は、磁区の磁化の向きとデータが関連付けられる。本実施形態の磁気メモリ１は、データを所定のアドレスに記憶するために、磁性体内における磁壁（磁区）の位置を移動させる。
【0013】
図１に示されるように、本実施形態の磁気メモリ１は、メモリセルアレイ（メモリエリアともよばれる）１００、ロウ制御回路１１０、カラム制御回路１２０、書き込み回路１４０、読み出し回路１５０、シフト回路１６０、Ｉ／Ｏ回路１７０、電圧生成回路１８０、及び、シーケンサ１９０などを含む。
【0014】
メモリセルアレイ１００は、複数のメモリセルＭＣ及び複数の配線（例えば、ビット線、ソース線及びフィールド線）を含む。各メモリセルＭＣは、対応する１つ以上の配線に接続される。メモリセルＭＣは、磁性体５を用いて形成される。メモリセルＭＣは、データを記憶する。
【0015】
ロウ制御回路１１０は、メモリセルアレイ１００の複数のロウを制御する。ロウ制御回路１１０は、アドレスのデコード結果（ロウアドレス）を受ける。ロウ制御回路１１０は、アドレスのデコード結果に基づいたロウ（例えば、各種の配線）を、選択状態に設定する。以下において、選択状態に設定されたロウは、選択ロウとよばれる。選択ロウ以外のロウは、非選択ロウとよばれる。例えば、ロウ制御回路１１０は、マルチプレクサ、スイッチ回路及びドライバ回路などを含む。
【0016】
カラム制御回路１２０は、メモリセルアレイ１００の複数のカラムを制御する。カラム制御回路１２０は、アドレスのデコード結果（カラムアドレス）を受ける。カラム制御回路１２０は、アドレスのデコード結果に基づいたカラム（例えば、各種の配線）を、選択状態に設定する。以下において、選択状態に設定されたカラム（又はビット線）は、選択カラム（又は選択ビット線）とよばれる。選択カラム以外のカラムは、非選択カラム（又は非選択ビット線）とよばれる。例えば、カラム制御回路１２０は、マルチプレクサ、スイッチ回路及びドライバ回路などを含む。
【0017】
書き込み回路（書き込み制御回路、又は、書き込みドライバともよばれる）１４０は、書き込み動作（データの書き込み）のための各種の制御を行う。書き込み回路１４０は、書き込み動作時において、電流及び（又は）電圧によって形成される書き込みパルスを、メモリセルアレイ１００に供給する。これによって、データが、メモリセルアレイ１００内（選択されたメモリセルＭＣ内）に書き込まれる。
【0018】
例えば、書き込み回路１４０は、ロウ制御回路１１０を介して、メモリセルアレイ１００に接続される。書き込み回路１４０は、電圧源及び（又は）電流源、パルス生成回路、ラッチ回路などを有する。
【0019】
読み出し回路（読み出し制御回路、又は、読み出しドライバともよばれる）１５０は、読み出し動作（データの読み出し）のための各種の制御を行う。読み出し回路１５０は、読み出し動作時において、読み出しパルス（例えば、読み出し電流）をメモリセルアレイ１００に供給する。読み出し回路１５０は、メモリセルＭＣから出力された信号をセンスする。このセンス結果に基づいて、データが、メモリセルアレイ１００（選択されたメモリセルＭＣ）から読み出される。
【0020】
例えば、読み出し回路１５０は、カラム制御回路１２０を介して、メモリセルアレイ１００に接続される。読み出し回路１５０は、電圧源及び（又は）電流源、パルス生成回路、ラッチ回路、センスアンプ回路などを有する。
【0021】
シフト回路（シフト制御回路、又は、シフトドライバともよばれる）１６０は、シフト動作（データのシフト）のための各種の制御を行う。シフト回路１６０は、シフト動作時において、磁性体５内の磁壁（磁区）を移動させるための電流パルス（又は電圧パルス）を、メモリセルアレイ１００に供給する。以下において、磁壁を移動させるために磁性体５に供給されるパルスは、シフトパルスとよばれる。
【0022】
例えば、シフト回路１６０は、ロウ制御回路１１０及び（又は）カラム制御回路１２０を介して、メモリセルアレイ１００に接続される。シフト回路１６０は、電圧源及び（又は）電流源、パルス生成回路などを含む。
【0023】
尚、書き込み回路１４０、読み出し回路１５０及びシフト回路１６０は、互いに独立な回路に限定されない。例えば、書き込み回路１４０、読み出し回路１５０及びシフト回路１６０は、相互に利用可能な共通な構成要素を有し、１つの統合的な回路として、磁気メモリ１内に配置されてもよい。
【0024】
Ｉ／Ｏ回路（入出力回路）１７０は、各種の信号の転送のためのインターフェイス回路である。Ｉ／Ｏ回路１７０は、書き込み動作時において、外部デバイス（例えば、プロセッサ、コントローラ又はホストデバイス）２からのデータＤＴを、書き込みデータとして、書き込み回路１４０に転送する。Ｉ／Ｏ回路１７０は、読み出し動作時において、メモリセルアレイ１００から読み出し回路１５０へ出力されたデータを、読み出しデータとして、外部デバイス２へ転送する。Ｉ／Ｏ回路１７０は、外部デバイス２からのアドレスＡＤＲ及びコマンドＣＭＤを、シーケンサ１９０に転送する。Ｉ／Ｏ回路１７０は、様々な制御信号ＣＮＴを、シーケンサ１９０と外部デバイス２との間で転送する。
【0025】
電圧生成回路１８０は、外部デバイス２（又は電源）から提供された電源電圧ＶＤＤ及びグランド電圧ＶＧＮＤを用いて、メモリセルアレイ１００の各種の動作のための電圧を生成する。例えば、電圧生成回路１８０は、書き込み動作時において、書き込み動作のために生成された様々な電圧を、書き込み回路１４０に出力する。電圧生成回路１８０は、読み出し動作時において、読み出し動作のために生成された様々な電圧を、読み出し回路１５０に出力する。電圧生成回路１８０は、シフト動作時において、シフト動作のために生成された様々な電圧を、シフト回路１６０に出力する。
【0026】
シーケンサ（ステートマシーン、内部コントローラ又は制御回路ともよばれる）１９０は、制御信号ＣＮＴ、アドレスＡＤＲ及びコマンドＣＭＤに基づいて、磁気メモリ１内の各回路の動作を制御する。シーケンサ１９０は、例えば、コマンドデコーダ、アドレスデコーダ、及びラッチ回路などを有する。
【0027】
例えば、コマンドＣＭＤは、磁気メモリ１が実行すべき動作を示す信号である。例えば、アドレスＡＤＲは、メモリセルアレイ１００内の動作対象の１つ以上のメモリセル（以下では、選択セルとよばれる）の座標を示す信号である。アドレスＡＤＲは、選択セルのロウアドレス及びカラムアドレスを含む。例えば、制御信号ＣＮＴは、磁気メモリ１と外部デバイス２との間の動作タイミング及び磁気メモリ１の内部の動作タイミングを制御するための信号である。
【0028】
【0029】
図２は、本実施形態の磁気メモリ１における、メモリセルアレイ１００の構成例を示す模式図である。
【0030】
図２に示されるように、本実施形態の磁気メモリ１において、複数のメモリセルユニットＵＴが、メモリセルアレイ１００内に設けられている。
【0031】
複数のメモリセルユニットＵＴは、基板（図示せず）上に２次元（Ｘ方向及びＹ方向）に配列されている。各メモリセルユニットＵＴは、磁性体５を含む。磁性体５は、基板の上面（Ｘ－Ｙ平面）に対して垂直な方向（Ｚ方向）に延在している。例えば、磁性体５は、磁性細線ともよばれる。
尚、Ｘ方向及びＹ方向は、基板の上面に平行な方向である。Ｙ方向は、Ｘ方向と交差する。Ｚ方向は、Ｘ方向及びＹ方向からなる平面に交差（例えば、直交）する。
尚、Ｘ方向及びＹ方向は、基板の上面に平行な方向である。Ｙ方向は、Ｘ方向と交差する。Ｚ方向は、Ｘ方向及びＹ方向からなる平面に交差（例えば、直交）する。
【0032】
複数のソース線ＳＬ及び複数のビット線ＢＬが、メモリセルアレイ１００内に設けられている。複数のビット線ＢＬは、Ｚ方向において複数のソース線ＳＬの上方に設けられている。複数のビット線ＢＬは、Ｚ方向において複数のソース線ＳＬの下方に設けられてもよい。複数のソース線ＳＬは、Ｘ－Ｙ平面内において、Ｙ方向に配列される。ソース線ＳＬのそれぞれは、Ｘ方向に延在する。複数のビット線ＢＬは、Ｘ－Ｙ平面内において、Ｘ方向及びＹ方向に対して斜め方向に配列される。ビット線ＢＬは、Ｘ方向及びＹ方向に対して斜め方向に延在する。
【0033】
尚、複数のビット線ＢＬは、Ｘ－Ｙ平面内において、Ｘ方向に配列されてもよい。この場合、ビット線ＢＬのそれぞれは、Ｙ方向に延在してもよい。
【0034】
各メモリセルユニットＵＴは、１つのソース線ＳＬと１つのビット線ＢＬとの間に設けられている。メモリセルユニットＵＴの一端は、ビット線ＢＬに接続される。メモリセルユニットＵＴの他端は、ソース線ＳＬに接続される。
【0035】
Ｘ方向に並ぶ複数のメモリセルユニットＵＴは、同じソース線ＳＬに接続される。Ｘ方向に並ぶ複数のメモリセルユニットＵＴ（同じソース線ＳＬに接続されたメモリセルユニットＵＴ）は、互いに異なるビット線ＢＬに接続されている。同じビット線ＢＬに接続されたメモリセルユニットＵＴは、Ｘ方向及びＹ方向において斜め方向に配列されている。
【0036】
フィールド線ＦＬが、Ｚ方向において、基板の上方に設けられている。フィールド線ＦＬは、例えば、Ｘ方向に延在する。１つのフィールド線ＦＬは、Ｘ方向に並ぶ複数のメモリセルユニットＵＴとＹ方向において隣り合う。
【0037】
フィールド線ＦＬは、磁気メモリ１の書き込み動作時における、磁場書き込み方式によるデータの書き込みのための配線（以下では、書き込み配線ともよばれる）である。磁場書き込み方式の書き込み動作時に、書き込みパルス（例えば、書き込み電流）が、フィールド線ＦＬに供給される。書き込み電流によって、フィールド線ＦＬの周りに、磁場が発生する。発生した磁場が、メモリセルユニットＵＴの磁性体５に印加される。発生した磁場の向きに応じて、磁性体５の磁場が印加された部分の磁化ＭＭの向きが、設定される。これによって、データが、磁性体５内に書き込まれる。
磁場の向きは、フィールド線ＦＬ内における書き込み電流の流れる方向に応じて、変わる。それゆえ、書き込むべきデータに応じて、フィールド線ＦＬ内における書き込み電流の流れる向きが、設定される。
磁場の向きは、フィールド線ＦＬ内における書き込み電流の流れる方向に応じて、変わる。それゆえ、書き込むべきデータに応じて、フィールド線ＦＬ内における書き込み電流の流れる向きが、設定される。
【0038】
各メモリセルユニットＵＴにおいて、複数のメモリセルＭＣが、各磁性体５内に設けられている。複数のメモリセルＭＣは、磁性体５内においてＺ方向に配列される。これによって、複数のメモリセルＭＣは、メモリセルアレイ１００内に３次元に配列される。
【0039】
各メモリセルＭＣのそれぞれは、セル領域（セル部又はデータ保持部ともよばれる）５００を磁性体５内に含む。セル領域５００は、メモリセルＭＣに対応するように磁性体５内に設けられた領域（部分）である。セル領域５００は、磁化ＭＭを有することが可能な磁性領域（磁性部、磁性層）である。
【0040】
メモリセルＭＣがデータを保持している場合、セル領域５００は、磁化ＭＭを有する。メモリセルＭＣ内に格納されるデータは、セル領域５００の磁化ＭＭの向きと関連付けられている。
【0041】
磁性体５は、垂直磁気異方性又は面内磁気異方性を有する。セル領域５００の磁化容易軸方向は、磁性体５の磁気異方性に応じる。
【0042】
メモリセルユニットＵＴは、複数のメモリセルＭＣに加えて、読み出し素子（図示せず）及びセレクタ（図示せず）を含む。読み出し素子及びセレクタの構成は、後述される。
【0043】
例えば、ソース線ＳＬ及びフィールド線ＦＬは、ロウ制御回路１１０によって制御される。例えば、ビット線ＢＬは、カラム制御回路１２０によって制御される。
書き込み回路１４０は、フィールド線ＦＬに電流（又は電圧）を供給する。
読み出し回路１５０は、ビット線ＢＬの電位又は電流を検知できる。
書き込み回路１４０は、フィールド線ＦＬに電流（又は電圧）を供給する。
読み出し回路１５０は、ビット線ＢＬの電位又は電流を検知できる。
【0044】
【0045】
【0046】
【0047】
磁性体５ａのＺ方向における一端（上端）は、導電層７０に接続される。導電層７０は、ビット線ＢＬである。
【0048】
磁性体５ａのＺ方向における他端（下端）は、読み出し素子２０及びセレクタ３０を介して、導電層７１に接続される。導電層７１は、ソース線ＳＬである。尚、磁性体５ａのＺ方向における一端は、読み出し素子２０及びセレクタ３０を介して、導電層７０に接続されてもよい。この場合、フィールド線ＦＬは、磁性体５ａのＺ方向における他端側に設けられてもよい。
【0049】
例えば、磁性体５ａは、管状（筒状）の磁性層（以下では、磁壁移動層ともよばれる）である。管状の磁性体５ａの中心軸ＣＸは、Ｚ方向に沿う。但し、磁性体５ａの中心軸ＣＸは、Ｚ方向に対して傾いていてもよい。
【0050】
磁性体５ａは、絶縁体（図示せず）に覆われている。但し、磁性体５ａの筒の内部は、絶縁体によって埋め込まれること無しに、空隙であってもよい。
【0051】
例えば、磁性体５ａの材料は、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）からなるグループから選択された少なくとも１つの元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）からなるグループから選択された少なくとも１つの元素と、を含む材料である。より具体的な例としては、磁性体５ａの材料は、ＣｏＰｔ、ＣｏＣｒＰｔ、ＦｅＰｔ、ＣｏＰｄ、又はＦｅＰｄなどである。尚、磁性体５ａの材料は、上記の材料に限定されず、他の磁性材料が用いられてもよい。
【0052】
磁性体５ａは、単層の磁性膜でもよい。磁性体５ａは、基板９の表面に対して平行な方向に積層された複数の膜を含んでもよい。例えば、磁性体５ａは、磁性膜と非磁性膜（例えば、酸化ハフニウム膜）とを含む構造を有し得る。
【0053】
例えば、磁性体５ａが垂直磁気異方性を有する場合、磁化ＭＭの向きは、基板９の上面に対して平行な方向に沿う。垂直磁気異方性の磁性体５ａにおいて、磁性体５ａの磁化ＭＭは、磁性体５ａの中心から磁性体５ａの外周へ向かう方向、又は、磁性体５の外周から中心へ向かう方向を、向く。
【0054】
磁性体５ａは、複数のメモリセルＭＣ，ＭＣＡ，ＭＣＢを含む。複数のメモリセルＭＣ，ＭＣＡ，ＭＣＢは、磁性体５ａ内において、Ｚ方向に並んでいる。
各メモリセルＭＣに対応するセル領域５００が、磁性体５ａ内に設けられている。１つのメモリセルＭＣが、１つのセル領域５００内に設けられている。
各メモリセルＭＣに対応するセル領域５００が、磁性体５ａ内に設けられている。１つのメモリセルＭＣが、１つのセル領域５００内に設けられている。
【0055】
磁性体５ａ内の複数のメモリセルＭＣ，ＭＣＡ，ＭＣＢのうち最も上端側のメモリセルＭＣＡは、基板９の表面に対して平行な方向において導電層７５と隣り合う。導電層７５は、フィールド線ＦＬである。
【0056】
書き込み動作時において、フィールド線ＦＬから発生した磁場が、メモリセルＭＣＡに印加される。メモリセルＭＣＡの磁化の向きが、印加された磁場によって制御される。
図３及び図４の例において、メモリセルＭＣＡは、書き込み動作時に、書き込みセルとして機能する。書き込みセルＭＣＡは、書き込み動作時に、書き込みデータが一時的に書き込まれるメモリセルである。
図３及び図４の例において、メモリセルＭＣＡは、書き込み動作時に、書き込みセルとして機能する。書き込みセルＭＣＡは、書き込み動作時に、書き込みデータが一時的に書き込まれるメモリセルである。
【0057】
磁性体５ａ内の複数のメモリセルＭＣ，ＭＣＡ，ＭＣＢのうち最も下端側のメモリセルＭＣＢは、導電層４１を介して読み出し素子２０に接続される。
【0058】
メモリセルＭＣＢの磁化（例えば、漏れ磁場）が、読み出し素子２０に作用する。
図３及び図４の例において、メモリセルＭＣＢは、読み出し動作時に、読み出しセルとして機能する。読み出しセルは、読み出し動作時に、読み出し対象のメモリセルからのデータを一時的に保持するメモリセルである。
図３及び図４の例において、メモリセルＭＣＢは、読み出し動作時に、読み出しセルとして機能する。読み出しセルは、読み出し動作時に、読み出し対象のメモリセルからのデータを一時的に保持するメモリセルである。
【0059】
読み出し素子（再生素子ともよばれる）２０は、磁性体５ａとセレクタ３０との間に設けられている。読み出し素子２０は、磁性体５ａとセレクタ３０とに、電気的に接続される。例えば、読み出し素子２０は、導電層４１を介して、磁性体５ａに接続されている。但し、導電層４１が介在すること無しに、読み出し素子２０が、磁性体５ａ（メモリセルＭＣＢ）に直接接触してもよい。
【0060】
読み出し素子２０は、磁気メモリ１の読み出し動作時において、磁性体５ａ内の読み出しセルＭＣＢ内のデータを検知できる。
【0061】
読み出し素子２０は、例えば、磁気抵抗効果素子２０である。
【0062】
磁気抵抗効果素子２０は、Ｚ方向において磁性体５ａと重なる位置に配置されている。但し、磁気抵抗効果素子２０は、メモリセルＭＣＢに磁気的に結合されていれば、Ｚ方向において磁性体５ａと重ならない位置に配置されてもよい。
【0063】
例えば、磁気抵抗効果素子２０は、２つの磁性層２１，２３と非磁性層２２とを含む。非磁性層２２は、Ｚ方向において２つの磁性層２１，２３の間に設けられている。２つの磁性層２１，２３及び非磁性層２２は、磁気トンネル接合（ＭＴＪ）を形成する。以下において、磁気トンネル接合を含む磁気抵抗効果素子２０は、ＭＴＪ素子とよばれる。ＭＴＪ素子２０の非磁性層２２は、トンネルバリア層とよばれる。
【0064】
磁性層２３は、トンネルバリア層２２を介して、Ｚ方向において磁性層２１の上方に設けられている。磁性層２３は、トンネルバリア層２２と導電層４１との間に設けられている。磁性層２１は、トンネルバリア層２２と導電層４２との間に設けられている。
【0065】
磁性層２１，２３は、例えば、コバルト、鉄、及びボロンなどを含む強磁性層である。磁性層２１，２３は、単層膜でもよいし、多層膜（例えば、人工格子膜）でもよい。トンネルバリア層２２は、例えば、酸化マグネシウムを含む絶縁膜である。トンネルバリア層は、単層膜でもよいし、多層膜でもよい。
【0066】
各磁性層２１，２３は、面内磁気異方性又は垂直磁気異方性を有する。
例えば、磁性層２１，２３が垂直磁気異方性を有する場合、垂直磁気異方性を有する磁性層２１，２３の磁化容易軸方向は、磁性層の層面（膜面）に対して実質的に垂直である。この場合において、各磁性層２１，２３は、磁性層２１，２３の層面に対して実質的に垂直な磁化を有する。垂直磁気異方性を有する磁性層２１，２３の磁化の方向は、磁性層２１，２３の配列方向（Ｚ方向）に対して平行である。
例えば、磁性層２１，２３が垂直磁気異方性を有する場合、垂直磁気異方性を有する磁性層２１，２３の磁化容易軸方向は、磁性層の層面（膜面）に対して実質的に垂直である。この場合において、各磁性層２１，２３は、磁性層２１，２３の層面に対して実質的に垂直な磁化を有する。垂直磁気異方性を有する磁性層２１，２３の磁化の方向は、磁性層２１，２３の配列方向（Ｚ方向）に対して平行である。
【0067】
例えば、磁性層２１，２３が面内磁気異方性を有する場合、面内磁気異方性を有する磁性層２１，２３の磁化容易軸方向は、磁性層の層面（膜面）に対して実質的に平行である。この場合において、各磁性層２１，２３は、磁性層２１，２３の層面に対して実質的に平行な磁化を有する。面内磁気異方性を有する磁性層２１，２３の磁化の方向は、磁性層２１，２３の配列方向（Ｚ方向）に対して垂直である。
【0068】
磁性層２１の磁化の向きは、不変（固定状態）である。磁性層２３の磁化の向きは、可変である。
【0069】
以下において、磁化の向きが不変（固定状態）の磁性層２１は、参照層とよばれる。以下において、磁化の向きが可変な磁性層２３は、記憶層とよばれる。参照層２１は、ピン層、ピンド層、磁化不変層、又は、磁化固定層とよばれる場合もある。記憶層２３は、自由層、磁化自由層、又は、磁化可変層とよばれる場合もある。
【0070】
記憶層２３の磁化の向きは、メモリセルＭＣＢの磁化の向きと互いに連動して変化する。例えば、メモリセルＭＣＢの磁化ＭＭの漏れ磁場に応じて、記憶層２３の磁化の向きは、変化する。これによって、記憶層２３の磁化の向きは、メモリセルＭＣＢの磁化の向きに応じる。
【0071】
本実施形態において、「参照層（磁性層）の磁化の向きが不変である」、又は、「参照層（磁性層）の磁化の向きが固定状態である」とは、記憶層の磁化の向きが変わる電流、電圧又は磁気的エネルギー（例えば、磁場）がＭＴＪ素子２０に供給された場合において、参照層の磁化の向きは電流、電圧又は磁気的エネルギーの供給の前後で変化しないことを、意味する。
【0072】
セレクタ（スイッチング素子ともよばれる）３０は、ＭＴＪ素子２０とソース線ＳＬとの間に設けられている。セレクタ３０は、導電層４２を介して、ＭＴＪ素子２０に電気的に接続されている。セレクタ３０は、ソース線ＳＬに直接接触している。導電体（図示せず）が、セレクタ３０とソース線ＳＬとの間に設けられてもよい。
【0073】
セレクタ３０は、例えば、半導体層、化合物層（例えば、遷移金属酸化物層、又は、カルコゲナイド化合物層）、又は絶縁層などを含む。
【0074】
セレクタ３０は、磁性体５ａ（メモリセルユニットＵＴ）とソース線ＳＬとの間の接続及び非接続の制御に用いられる。
【0075】
セレクタ３０がオン状態（導通状態）に設定された場合、磁性体５ａは、ソース線ＳＬに電気的に接続される。セレクタ３０がオフ状態（非導通状態）に設定された場合、磁性体５ａは、ソース線ＳＬから電気的に分離される。
例えば、セレクタ３０のオン／オフは、ビット線ＢＬとソース線ＳＬとの間の電位差に応じて、制御される。
例えば、セレクタ３０のオン／オフは、ビット線ＢＬとソース線ＳＬとの間の電位差に応じて、制御される。
【0076】
オン状態のセレクタ３０は、メモリセルユニットＵＴを、ソース線ＳＬに電気的に接続する。オフ状態のセレクタ３０は、メモリセルユニットＵＴを、ソース線ＳＬから電気的に分離する。
【0077】
セレクタ３０のオン／オフの制御によって、メモリセルアレイ１００の複数のメモリセルユニットＵＴのうち動作対象の１つ以上のメモリセルユニットＵＴが、選択（活性化）される。メモリセルユニットＵＴが選択された場合、電流をメモリセルユニットＵＴに流すことができる。
【0078】
セレクタ３０は、メモリセルユニットＵＴに双方向に電流を流すことが可能であることが好ましい。また、セレクタ３０として、トランジスタを用いることが可能である。例えば、縦型トランジスタが、セレクタとしてのトランジスタに用いられてもよい。縦型トランジスタにおいて、チャネルがＺ方向に延在する。ゲート電極が、このチャネルをＸ－Ｙ平面内で取り囲む。このゲート電極に接続される配線は、ビット線ＢＬが延在する方向と交差する方向に延在する。この場合、ソース線ＳＬは、共通電極として各磁性体５ａに共通に接続されてもよい。ソース線ＳＬは、例えば、板状の電極とすることができる。
【0079】
【0080】
図３及び図４に示されるように、本実施形態の磁気メモリ１において、管状の磁性体５ａは、くびれ構造を有する。くびれ構造の磁性体５ａにおいて、基板９の上面に対して平行な方向（Ｘ方向又はＹ方向）における磁性体５ａの寸法（例えば、管状の磁性層の直径）は、Ｚ方向において周期的に変化する。磁性体５ａは、Ｚ方向における所定の間隔（周期）で、くびれている。
【0081】
くびれ構造を有する磁性体５ａは、基板９の上面に対して平行な方向における寸法がより大きくなる（例えば、最も大きくなる）極大点９１と、基板９の上面に対して平行な方向における寸法がより小さくなる（例えば、最も小さくなる）極小点９２とを、有する。極大点（極大部ともよばれる）９１と極小点（極小部ともよばれる）９２とが、磁性体５ａ内においてＺ方向において交互に配列されている。
【0082】
後述する図５の（ａ）に示されるように、極大点９１の位置において、磁性体５ａは、基板９の上面に対して平行な方向（例えば、Ｘ方向及びＹ方向のうち少なくとも一方）における寸法Ｄ１を有する。例えば、寸法Ｄ１は、Ｘ方向（又はＹ方向）における磁性体５ａの最大寸法（最大径）である。寸法Ｄ１は、極大点９１の位置における磁性体５ａの外径に相当する。
【0083】
極小点９２の位置において、磁性体５ａは、基板９の上面に対して平行な方向（例えば、Ｘ方向及びＹ方向のうち少なくとも一方）における寸法Ｄ２を有する。寸法Ｄ２は、寸法Ｄ１より小さい。例えば、寸法Ｄ２は、Ｘ方向（又はＹ方向）における磁性体５ａの最小寸法（最小径）である。寸法Ｄ２は、極小点９２の位置における磁性体５ａの外径に相当する。
【0084】
磁性体５ａ内における極大点９１の位置と極小点９２との中間の位置は、中間点（（又は、中間部又は境界部ともよばれる）９５とよばれる。
【0085】
各メモリセルＭＣは、複数の凸部（山部ともよばれる）５１及び複数の凹部（谷部又は裾部ともよばれる）５２を、対応するセル領域５００内に含む。凸部５１及び凹部５２は、磁性体５ａ内において、連続した１つの層である。磁性体５ａ内において、複数の凸部５１及び複数の凹部５２は、Ｚ方向に交互に並ぶ。
【0086】
１つのメモリセルＭＣは、１つの凸部５１及び２つの凹部５２を含む。凸部５１は、Ｚ方向において、２つの凹部５２間に設けられている。
【0087】
凸部５１は、極大点９１を経由した２つの中間点９５間の部分（領域）に相当する。凸部５１は、極大点９１を含む。凸部５１は、寸法Ｄ１を含む。
後述する図５の（ｂ）に示されるように、Ｚ方向から見た凸部５１（磁性体５ａ）の断面積は、寸法Ｄ１の位置（極大点９１の位置）で極大となる。
後述する図５の（ｂ）に示されるように、Ｚ方向から見た凸部５１（磁性体５ａ）の断面積は、寸法Ｄ１の位置（極大点９１の位置）で極大となる。
【0088】
凹部５２は、中間点９５と極小点９２との間の部分（領域）に相当する。凹部５２は、極小点９２を含む。凹部５２は、寸法Ｄ２を含む。
後述する図５の（ｃ）に示されるように、Ｚ方向から見た凹部５２（磁性体５ａ）の断面積は、寸法Ｄ２の位置（極小点９２の位置）で極小となる。
後述する図５の（ｃ）に示されるように、Ｚ方向から見た凹部５２（磁性体５ａ）の断面積は、寸法Ｄ２の位置（極小点９２の位置）で極小となる。
【0089】
例えば、中間点９５における磁性体５ａのＺ方向から見た断面積は、極大点９１の位置における磁性体５ａのＺ方向から見た断面積より小さく、極小点９２の位置における磁性体５ａのＺ方向から見た断面積より大きい。
【0090】
尚、Ｘ方向（又はＹ方向）における円管状の磁性体５ａの中心軸ＣＸから磁性体５ａの内側の端（内壁）までの寸法（内径）に関して、凹部５２の内径は、凸部５１の内径より小さい。
【0091】
例えば、Ｘ方向（又はＹ方向）における凸部５１の頂部と凹部５２の底部との間の寸法（間隔）が、凸部５１と凹部５２との間におけるくびれの深さとされる。尚、凸部５１の頂部は、磁性体５ａの最大寸法Ｄ１を有する部分である。凹部５２の底部は磁性体５ａの最小寸法Ｄ２を有する部分である。
【0092】
各凹部５２の極小点９２は、Ｚ方向に隣り合う２つのメモリセルＭＣに共有される。極小点９２は、隣り合うメモリセルＭＣの境界に配置されている。
【0093】
本実施形態において、隣り合うメモリセルＭＣ，ＭＣＡ，ＭＣＢ（凸部５１）の磁化の状態に応じて、磁壁ＤＷが、凹部５２内に保持される。凹部５２は、磁壁保持部（又は、磁壁存在領域）５２ともよばれる。
【0094】
Ｚ方向に隣り合う２つのメモリセルＭＣが互いに異なる値（“０”又は“１”）のデータを記憶している場合、一方のメモリセルＭＣの磁化の向き（磁区）は、他方のメモリセルＭＣの磁化の向きと異なる。この場合において、磁壁ＤＷが、一方のメモリセルＭＣの磁区と他方のメモリセルＭＣの磁区との間の境界に形成される。
【0095】
例えば、Ｚ方向に隣り合う２つのメモリセルＭＣが同じ値のデータを記憶している場合、２つのメモリセルＭＣの磁化の向きは、同じである。この場合において、１つの磁区が、２つのメモリセルＭＣにまたがる。
【0096】
磁壁ＤＷは、或る大きさの幅を有する。磁壁ＤＷの幅は、例えば、数ナノメートルから十数ナノメートルである。
【0097】
磁壁ＤＷは、小さい体積で安定化し得る。そのため、磁壁ＤＷは、隣り合うメモリセルＭＣの境界の凹部５２に存在し得る。この結果として、凹部５２は、極小点９２を共有する２つのメモリセルＭＣにおける磁壁保持部として用いられる。
【0098】
１つの凸部５１を少なくとも含む構成が、周期的なくびれ構造を有する磁性体５ａにおける、１周期分の領域となる。この１周期分の構成が、１つのメモリセルＭＣとして用いられる。
【0099】
本実施形態において、管状の磁性体５ａにおける各部分５１，５２の寸法は、磁性体５ａの外周（外壁）側の面を基準とする。但し、本実施形態における磁性体５ａの各部分５１，５２の寸法の大小関係が満たされていれば、各部分５１，５２の寸法は、磁性体５ａの内周（内壁）側の面を基準に規定されてもよい。
【0100】
図５を参照して、本実施形態の磁気メモリ１における、メモリセルＭＣ及び磁性体５ａの構造について、より具体的に説明する。
【0101】
図５は、本実施形態の磁気メモリ１のメモリセルＭＣの構造例を説明するための模式図である。図５の（ａ）は、本実施形態の磁気メモリ１における、メモリセルＭＣの断面構造を説明するための断面図である。図５の（ｂ）は、図５の（ａ）のＢ－Ｂ線に対応する断面をＺ方向から見た上面図を示している。図５の（ｃ）は、図５の（ａ）のＣ－Ｃ線に対応する断面をＺ方向から見た上面図を示している。
【0102】
図５の（ａ）に示されるように、磁性体５ａにおいて、各メモリセルＭＣは、１つの凸部５１と２つの凹部５２とを含む。凹部５２は、Ｚ方向に関して凸部５１の隣りの領域内に設けられている。凹部５２は、メモリセルＭＣ間の境界に存在する。
【0103】
本実施形態において、磁性体５ａにおける凸部５１と凹部５２との境界は、寸法Ｄ１と寸法Ｄ２との間の中間の寸法Ｄ３を有する部分とする。例えば、寸法（外径）Ｄ３は、（Ｄ１＋Ｄ２）／２と示される。中間点９５は、寸法Ｄ３を有する部分に相当する。
例えば、中間点９５は、Ｚ方向における極大点９１と極小点９２との間の距離の半分の位置（１周期の４分の１の位置）上に設けられている。
例えば、中間点９５は、Ｚ方向における極大点９１と極小点９２との間の距離の半分の位置（１周期の４分の１の位置）上に設けられている。
【0104】
メモリセルＭＣは、Ｚ方向における寸法Ｈ１を有する。寸法Ｈ１は、Ｚ方向に隣り合う２つの凹部５２間の間隔に相当する。例えば、中間点９５は、Ｚ方向において凹部５２からＨ１／４の位置に設けられている。極大点９１は、Ｚ方向において凹部５２からＨ１／２の位置に設けられている。
【0105】
図５の（ｂ）及び（ｃ）に示されるように、凸部５１及び凹部５２のそれぞれは、Ｚ方向から見て、円環状の形状を有している。但し、凸部５１及び凹部５２のそれぞれは、Ｚ方向から見て楕円環状の形状を有していてもよい。
【0106】
上述のように、Ｘ方向（又はＹ方向）における凹部５２の極小点９２での寸法（外径）Ｄ２は、Ｘ方向における凸部５１の極大点９１での寸法Ｄ１より小さい。
【0107】
本実施形態の磁気メモリ１において、磁性体５ａにおける凸部５１の厚さ（膜厚）は、磁性体５ａにおける凹部５２の厚さと異なる。
【0108】
凸部５１は、Ｘ－Ｙ平面に対して平行な方向（例えば、Ｘ方向又はＹ方向）において、厚さｔ１を有する。例えば、厚さｔ１は、凸部５１の極大点９１における寸法である。
凹部５２は、Ｘ－Ｙ平面に対して平行な方向（例えば、Ｘ方向又はＹ方向）において、厚さｔ２を有する。厚さｔ２は、厚さｔ１より小さい（薄い）。例えば、厚さｔ２は、凹部５２の極小点９２における寸法である。
凹部５２は、Ｘ－Ｙ平面に対して平行な方向（例えば、Ｘ方向又はＹ方向）において、厚さｔ２を有する。厚さｔ２は、厚さｔ１より小さい（薄い）。例えば、厚さｔ２は、凹部５２の極小点９２における寸法である。
【0109】
凸部５１の厚さは、極大点９１から中間点９５に向かって徐々に減少する。
凹部５２の厚さは、中間点９５から極小点９２に向かって徐々に減少する。
凹部５２の厚さは、中間点９５から極小点９２に向かって徐々に減少する。
【0110】
例えば、磁性体５ａの内径において、凸部５１は、極大点９１にて、寸法Ｄ１ａを含む。寸法Ｄ１ａは、厚さｔ１に応じて、寸法Ｄ１より小さい。磁性体５ａの内径において、凹部５２は、極小点９２にて、寸法Ｄ２ａを含む。寸法Ｄ２ａは、厚さｔ２に応じて、寸法Ｄ２より小さい。
【0111】
本実施形態において、Ｘ－Ｙ平面における凹部５２の断面積（Ｚ方向から見た断面積）は、各部５１，５２の外径Ｄ１，Ｄ２の違いに加えて各部５１，５２の厚さｔ１，ｔ２の違いに応じて、Ｘ－Ｙ平面における凸部５１の断面積（Ｚ方向から見た断面積）より小さくなる。
【0112】
それゆえ、磁性体５ａの極小点９２における凹部５２の体積（凹部５２のＸ－Ｙ方向の断面積を磁壁のＺ方向の幅で積分したもの）は、各部５１，５２の厚さの差に応じて、磁性体５ａの極大点９１における凸部５１の体積（凹部５１のＸ－Ｙ方向の断面積を磁壁のＺ方向の幅で積分したものもの）よりさらに小さくなる。
【0113】
本実施形態の磁気メモリ１において、メモリセルユニットＵＴ内のデータのシフトは、磁性体５ａ内の磁壁ＤＷに対するシフト動作によって、実行される。
後述のように、本実施形態の磁気メモリ１において、或るメモリセルＭＣに保持された磁壁ＤＷは、磁性体５ａに供給されたシフトパルス（例えば、電流パルス）によって、他のメモリセルＭＣに移動（シフト）される。磁気メモリ１の動作シーケンスの一例において、磁壁ＤＷは、１回のシフトパルスの供給によって、１周期分（１つのメモリセルＭＣ）ずつシフトされる。メモリセルＭＣ間における磁壁ＤＷの移動に伴って、メモリセルＭＣ内の磁区（磁化）が、移動する。
後述のように、本実施形態の磁気メモリ１において、或るメモリセルＭＣに保持された磁壁ＤＷは、磁性体５ａに供給されたシフトパルス（例えば、電流パルス）によって、他のメモリセルＭＣに移動（シフト）される。磁気メモリ１の動作シーケンスの一例において、磁壁ＤＷは、１回のシフトパルスの供給によって、１周期分（１つのメモリセルＭＣ）ずつシフトされる。メモリセルＭＣ間における磁壁ＤＷの移動に伴って、メモリセルＭＣ内の磁区（磁化）が、移動する。
【0114】
例えば、磁壁ＤＷが、或るメモリセルＭＣの一端側の凹部（或るメモリセルの磁壁保持部）５２内に存在する。この磁壁ＤＷは、シフトパルスによって、凸部５１を経由して、そのメモリセルＭＣの他端側の凹部（隣りのメモリセルの磁壁保持部）５２内に移動する。尚、磁壁ＤＷは、シフト動作（データのシフト）時の一時的な状態において、凸部５１内に配置される場合もある。
【0115】
外径Ｄ２及び厚さｔ２を有する凹部５２の体積（例えば、極小点９２における磁性体５ａの体積）は、外径Ｄ１及び厚さｔ１を有する凸部５１の体積（例えば、極大点９１における磁性体５ａの体積）より小さい。
【0116】
このため、磁壁ＤＷは、凹部５２において安定に存在し得る。
【0117】
これによって、本実施形態の磁気メモリ１は、メモリセル間における磁壁の過度な移動を、抑制できる。それゆえ、本実施形態の磁気メモリ１は、移動された磁壁ＤＷの位置の目標とする位置に対するずれを、小さくできる。
【0118】
また、後述のように、本実施形態の磁気メモリ１は、極小点９２から極大点９１にわたる磁性体５ａの厚さの変化によって、凸部５１内における磁壁の体積変化率を大きくできる。
【0119】
この結果として、本実施形態の磁気メモリ１は、極大点９１近傍における磁壁ＤＷの移動を、円滑化できる。
【0120】
それゆえ、本実施形態の磁気メモリ１は、磁壁のシフトエラーを抑制できる。
【0121】
尚、凸部５１は、磁壁ＤＷの移動方向に関して極大点９１を中心に対称な形状を有している。それゆえ、本実施形態において、供給された所定のシフトパルスに対して、磁壁ＤＷが磁性体５ａの一端側から磁性体５ａの他端側へ移動する場合及び磁壁ＤＷが磁性体５ａの他端側から磁性体５ａの一端側へ移動する場合において、凸部５１（セル領域５００）の形状の非対称性に起因した磁壁ＤＷの移動量（移動距離）のばらつきは、抑制され得る。
【0122】
【0123】
図６は、本実施形態の磁気メモリ１における、磁性体の外径及び内径の変化を示すグラフである。図６のグラフにおいて、縦軸は基板の上面に対して平行方向における磁性体の寸法に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁性体内の位置に対応している。
【0124】
図６において、実線で示される特性Ｐ１ａ，Ｐ１ｚは、本実施形態の磁気メモリ１の特性を示している。一方、破線で示される特性Ｐ２ａ，Ｐ２ｚは、磁性体の厚さが凸部（極大点）から凹部（極小点）にわたって一定である磁気メモリ（以下では、比較例の磁気メモリとよばれる）の特性を示している。特性Ｐ１ａ，Ｐ２ａは、磁性体の外径に対応する。特性Ｐ１ｚ，Ｐ２ｚは、磁性体の内径に対応する。
【0125】
図６に示されるように、磁性体５ａの外径及び内径は、極大点９１と極小点９２との間において、線形に変化する。
【0126】
本実施形態において、磁性体５ａの厚さは、極大点９１から極小点９２に向かって徐々に減少する。上述のように、磁性体５ａの極大点９１における厚さｔ１は、磁性体５ａの極小点９２における厚さｔ２より厚い。
【0127】
例えば、磁性体５ａの内壁側の部分が、トリミングされる。この場合において、極大点９１から極小点９２までにおける磁性体５ａの内径の変化量（傾き）は、極大点９１から極小点９２までにおける磁性体５ａの外径の変化量（傾き）より小さい。
極大点９１及び極小点９２における内径の寸法比（Ｄ１ａ／Ｄ２ａ）は、極大点９１及び極小点９２における外径の寸法比（Ｄ１／Ｄ２）と異なる。この結果として、磁性体５ａの内径の変化率は、磁性体５ａの外径の変化率と異なる。
極大点９１及び極小点９２における内径の寸法比（Ｄ１ａ／Ｄ２ａ）は、極大点９１及び極小点９２における外径の寸法比（Ｄ１／Ｄ２）と異なる。この結果として、磁性体５ａの内径の変化率は、磁性体５ａの外径の変化率と異なる。
【0128】
また、例えば、凸部５１側における磁性体５ａの径の変化率は、凹部５２側における磁性体５ａの径の変化率より大きい。
【0129】
図７は、本実施形態の磁気メモリ１における、Ｚ方向から見た磁性体（磁壁）の断面積の変化を示すグラフである。図７のグラフにおいて、縦軸は断面積に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。
図７において、実線で示される特性Ｐ１ｂは、本実施形態の磁気メモリ１の特性を示している。一方、破線で示される特性Ｐ２ｂは、比較例の磁気メモリの特性を示している。
図７において、実線で示される特性Ｐ１ｂは、本実施形態の磁気メモリ１の特性を示している。一方、破線で示される特性Ｐ２ｂは、比較例の磁気メモリの特性を示している。
【0130】
図７に示されるように、比較例の磁気メモリの特性Ｐ２ｂのように、磁性体の厚さが一定である場合、Ｚ方向から見た磁性体の断面積は、極大点９１から極小点９２に向かって線形に減少する。
【0131】
これに対して、本実施形態において、特性Ｐ１ｂに示されるように、磁性体５ａの厚さが、凸部５１の頂部（極大点９１）から凹部５２の底部（極小点９２）に向かうにしたがって徐々に減少する場合、Ｚ方向から見た磁性体５ａ（磁壁）の断面積は、極大点９１から極小点９２に向かって非線形に減少する。
【0132】
ここで、磁性体５ａの断面積の変化率に関して、凸部５１側の断面積の変化率は、凹部５２側の断面積の変化率より大きい。
【0133】
図８は、本実施形態の磁気メモリ１における、磁性体内における磁壁の体積の変化を示すグラフである。図８のグラフにおいて、縦軸は磁壁の体積に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。
図８において、実線で示される特性Ｐ１ｃは、本実施形態の磁気メモリ１の特性を示している。一方、破線で示される特性Ｐ２ｃは、比較例の磁気メモリの特性を示している。
図８において、実線で示される特性Ｐ１ｃは、本実施形態の磁気メモリ１の特性を示している。一方、破線で示される特性Ｐ２ｃは、比較例の磁気メモリの特性を示している。
【0134】
本実施形態の磁気メモリ１において、磁性体５ａの厚さが凸部５１から凹部５２に向かって薄くなる場合、特性Ｐ１ｃに示されるように、磁壁ＤＷの体積の変化が、特性Ｐ２ｃに比較して、大きくなる。
【0135】
例えば、凸部５１の頂部（極大点９１）の近傍において、磁壁ＤＷの体積の変化は、磁壁ＤＷが或る幅を有するため、緩やかになる。
【0136】
図９は、本実施形態の磁気メモリにおける、磁壁の体積の変化率の推移を示すグラフである。図９のグラフにおいて、縦軸は磁壁の体積の変化率に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。例えば、磁壁の体積の変化率は、磁壁の中心の位置（ｘ）に関する磁壁の体積（Ｖｄｗ）の微分によって示される。
図９において、実線で示される特性Ｐ１ｄは、本実施形態の磁気メモリ１の特性を示している。一方、破線で示される特性Ｐ２ｄは、比較例の磁気メモリの特性を示している。
図９において、実線で示される特性Ｐ１ｄは、本実施形態の磁気メモリ１の特性を示している。一方、破線で示される特性Ｐ２ｄは、比較例の磁気メモリの特性を示している。
【0137】
図９に示されるように、磁壁ＤＷがメモリセルＭＣの一端側の凹部５２の極小点９２に位置している場合、磁壁ＤＷの体積変化率は、ゼロである。
【0138】
特性Ｐ１ｄに示されるように、磁壁ＤＷの体積の変化率は、磁性体５ａの厚さ及び外径の変化に応じて、磁壁ＤＷが凹部５２から凸部５１に向かって移動するにしたがって、増加する傾向を示す。
【0139】
磁壁ＤＷが凸部５１の頂部（極大点９１）の近傍に至ると、磁壁ＤＷの体積の変化率は、増加から減少に転じる。磁壁ＤＷが凸部５１の頂部に達すると、磁壁ＤＷの体積の変化率は、ゼロになる。
【0140】
磁壁ＤＷが凸部５１からメモリセルＭＣの他端側の凹部５２に向かって移動するにしたがって、磁壁ＤＷの体積変化率の絶対値は、増加する。
【0141】
磁壁ＤＷが凹部５２の極小点９２に達すると、磁壁ＤＷの体積変化率は、ゼロになる。
【0142】
ゼロの体積変化率は、磁壁ＤＷが移動しにくいことを意味する。体積変化率の絶対値がゼロより大きくなるにしたがって、磁壁ＤＷは、移動しやすくなる。それゆえ、磁壁ＤＷの体積の変化率の絶対値が大きい領域内において、磁壁ＤＷは、磁性体５ａ内を比較的容易に移動できる。
【0143】
それゆえ、本実施形態のように、磁壁ＤＷの体積変化率の絶対値が、凸部５１の近傍において大きい場合、磁壁ＤＷは、凸部５１の近傍において動きやすくなる。
【0144】
この結果として、本実施形態の磁気メモリ１は、磁壁ＤＷのシフトエラーを減少できる。
【0145】
（ｃ）動作例
図１０を参照して、本実施形態の磁気メモリ１の動作例について、説明する。
図１０を参照して、本実施形態の磁気メモリ１の動作例について、説明する。
【0146】
＜書き込み動作＞
本実施形態の磁気メモリの書き込み動作について、説明する。
本実施形態の磁気メモリの書き込み動作について、説明する。
【0147】
書き込み動作時において、本実施形態の磁気メモリ１は、書き込みコマンド、書き込みアドレス、及びメモリセルに書き込まれるべきデータ（書き込みデータ）を、外部デバイス２から受ける。
【0148】
シーケンサ１９０は、書き込みコマンドに応じて、磁気メモリ１内の各回路の動作を制御する。
【0149】
ロウ制御回路１１０及びカラム制御回路１２０は、書き込みアドレスに応じて、メモリセルアレイ１００内のメモリセルユニットＵＴを選択する。
【0150】
データの書き込み動作時において、書き込み回路１４０は、書き込み電流を、フィールド線ＦＬに流す。書き込み電流の流れる方向は、書き込みデータに応じて、設定される。例えば、１つメモリセルユニットＵＴは、Ｙ方向において２つのフィールド線ＦＬに挟まれている。この場合において、書き込み回路１４０は、メモリセルユニットＵＴ（メモリセルＭＣＡ）を挟む２つのフィールド線ＦＬに、互いに逆向きの書き込み電流を流す。
【0151】
書き込み電流の供給によって、磁場が、フィールド線ＦＬから生じる。磁場の向きは、書き込み電流の流れる方向に応じる。
【0152】
発生した磁場が、磁性体５ａ内のメモリセルＭＣＡに印加される。メモリセルＭＣＡ内の磁化の向きは、印加された磁場の向きに応じて、設定される。
【0153】
これによって、書き込みデータが、メモリセルＭＣＡ内に書き込まれる。例えば、メモリセルＭＣＡ内のデータが、メモリセルユニットＵＴ内においてメモリセルＭＣＡに隣り合うメモリセルＭＣ内のデータと異なる場合、磁壁ＤＷが、メモリセルＭＣＡとメモリセルＭＣとの境界となる凹部５２に生じる。
【0154】
後述のシフト動作によって、メモリセルＭＣＡ内に書き込まれたデータは、メモリセルユニットＵＴ内の所定のメモリセルＭＣに転送される。
【0155】
以上の動作によって、本実施形態の磁気メモリ１の書き込み動作が、終了する。
【0156】
＜読み出し動作＞
本実施形態の磁気メモリの読み出し動作について、説明する。
本実施形態の磁気メモリの読み出し動作について、説明する。
【0157】
読み出し動作時において、本実施形態の磁気メモリ１は、読み出しコマンド、及び読み出しアドレスを、外部デバイス２から受ける。
【0158】
シーケンサ１９０は、読み出しコマンドに応じて、磁気メモリ１内の各回路の動作を制御する。
【0159】
ロウ制御回路１１０及びカラム制御回路１２０は、読み出しアドレスに応じて、メモリセルアレイ１００内のメモリセルユニットＵＴを選択する。選択されたメモリセルユニットＵＴにおいて、セレクタ３０が、オン状態に設定される。
【0160】
後述のシフト動作によって、読み出しアドレスに対応するメモリセルＭＣのデータは、メモリセルＭＣＢに転送される。
【0161】
メモリセルＭＣＢ内の磁化の向きは、メモリセルＭＣＢに転送されたデータに応じる。メモリセルＭＣＢの磁化に起因する磁場（漏れ磁場）に応じて、ＭＴＪ素子２０の記憶層２３の磁化の向きが、設定される。
【0162】
この結果として、記憶層２３の磁化の向きは、読み出し対象のデータに対応する。
【0163】
データの読み出し動作時において、読み出し回路１５０は、読み出し電流を、磁性体５ａとＭＴＪ素子２０との間において流す。読み出し電流の電流値は、磁壁ＤＷの移動が生じない大きさを有する。
【0164】
読み出し回路１５０は、ＭＴＪ素子２０から出力された電流（又は電圧）に応じた信号をセンスする。
【0165】
参照層２１と記憶層２３との間の磁化配列に応じて、ＭＴＪ素子２０から出力される電流の大きさは、変化する。
【0166】
例えば、参照層２１と記憶層２３との間の磁化配列が平行（Ｐ）状態である場合の電流の電流値は、参照層２１と記憶層２３との間の磁化配列が反平行（ＡＰ）状態である場合の電流の電流値より大きい。
【0167】
読み出し回路１５０は、電流のセンス結果に基づいて、読み出しアドレスに対応するメモリセルＭＣからメモリセルＭＣＢに転送されたデータを、判別する。
【0168】
読み出し回路１５０は、センス結果から得られたデータを、Ｉ／Ｏ回路１７０へ送る。Ｉ／Ｏ回路１７０は、読み出し回路１５０からのデータを、読み出しデータＤＴとして、外部デバイス２に送る。
【0169】
以上の動作によって、本実施形態の磁気メモリ１の読み出し動作が、終了する。
【0170】
＜シフト動作＞
図１０は、本実施形態の磁気メモリのシフト動作を説明するための模式図である。
図１０は、本実施形態の磁気メモリのシフト動作を説明するための模式図である。
【0171】
外部デバイス２からの命令又はシーケンサ１９０による内部処理によって、シフト動作が実行される。
【0172】
例えば、上述の書き込み動作においてメモリセルＭＣＡに書き込まれたデータが書き込みアドレスに対応するメモリセルＭＣに転送される場合、又は、上述の読み出し動作において読み出しアドレスに対応するメモリセルＭＣのデータがメモリセルＭＣＢに転送される場合、シフト動作が、実行される。
【0173】
図１０の（ａ）に示されるように、例えば、シフト動作の開始前において、メモリセルＭＣ＜ｉ－１＞は、第１のデータ（例えば“０”データ）を記憶し、メモリセルＭＣ＜ｉ＞及びメモリセルＭＣ＜ｉ＋１＞は、第１のデータと異なる第２のデータ（例えば“１”データ）を記憶している。
【0174】
メモリセルＭＣ＜ｉ－１＞の磁化の向きは、メモリセルＭＣ＜ｉ＞の磁化の向きと異なる。メモリセルＭＣ＜ｉ－１＞の磁区は、メモリセルＭＣ＜ｉ＞の磁区と異なる。それゆえ、磁壁ＤＷが、メモリセルＭＣ＜ｉ－１＞とメモリセルＭＣ＜ｉ＞との間に、形成される。磁壁ＤＷは、凹部５２ｐ内に存在する。
【0175】
シフト動作時において、シフト回路１６０は、シフトパルスとしての電流（以下では、シフト電流とよばれる）Ｉｓｆｔを、メモリセルユニットＵＴの磁性体５ａ内に供給する。シフト電流Ｉｓｆｔは、例えば、磁壁ＤＷが１つのメモリセルＭＣのサイズ（１周期分のメモリセル）に対応する距離を移動することが可能な電流値及び（又は）パルス幅を、有する。
【0176】
例えば、シフト電流Ｉｓｆｔは、メモリセルＭＣ＜ｉ＋１＞側（ソース線側）からメモリセルＭＣ＜ｉ－１＞側（ビット線ＢＬ側）へ向かって流れる。
【0177】
シフト電流Ｉｓｆｔの供給によって、メモリセルユニットＵＴ内の全てのメモリセルＭＣのデータが、例えば、メモリセルＭＣ＜ｉ－１＞側からメモリセルＭＣ＜ｉ＋１＞側へ（ビット線ＢＬ側からソース線ＳＬ側へ）移動する。これによって、或るメモリセルＭＣのデータは、隣りのメモリセルにシフトする。
【0178】
図１０の（ｂ）に示されるように、磁壁ＤＷが、凹部５２ｐから凸部５１に向かって移動する。
【0179】
図６乃至図９を用いて説明したように、磁壁ＤＷのシフト動作時において、磁壁ＤＷが、メモリセルＭＣの一端側の凹部５２ｐから凸部５１へ移動すると、磁壁ＤＷの体積が、磁性体５ａの直径（外径）Ｄ１，Ｄ２の増加及び厚さｔ１，ｔ２の増加に伴って、増加する。
【0180】
磁壁ＤＷの体積の変化率（絶対値）は、磁性体５ａにおける凹部５２ｐから凸部５１に向かった厚さの増加によって、凸部５１への接近に応じて、増加する。
【0181】
磁壁ＤＷ（の中心）が凸部５１に到達すると、磁壁ＤＷの体積変化率はゼロになる。
【0182】
磁壁ＤＷは、凸部５１の頂部（極大点９１）を通過し、凸部５１からメモリセルＭＣ＜ｉ＞の他端側の凹部５２ｑに向かってさらに移動する。凸部５１から凹部５２ｑへの移動時において、磁壁ＤＷの体積変化率の絶対値は、ゼロより大きくなる。
【0183】
本実施形態のように、磁性体５ａの厚さが凸部５１から凹部５２ｑに向かうにしたがって減少する場合、凸部５１と凹部５２ｑとの間における体積変化率の絶対値は、磁性体５ａの厚さが一定である場合に比較して、大きくなる。
【0184】
このように、本実施形態において、磁壁ＤＷのシフト動作は、磁性体５ａ内の凸部５１と凹部５２ｑとの間の領域において磁壁ＤＷが比較的動きやすい状態で、実行される。
【0185】
磁壁ＤＷは、メモリセルＭＣの他端側の凹部５２ｑに到達する。
【0186】
シフト電流Ｉｓｆｔのパルス幅に応じて、シフト電流Ｉｓｆｔの供給が、停止される。
【0187】
図１０の（ｃ）に示されるように、磁壁ＤＷは、メモリセルＭＣ＜ｉ＞の他端側の凹部５２ｑ内に保持される。
磁壁ＤＷの移動の結果として、メモリセルＭＣ＜ｉ－１＞，ＭＣ＜ｉ＞，ＭＣ＜ｉ＋１＞のデータが、１周期分シフトされる。
磁壁ＤＷの移動の結果として、メモリセルＭＣ＜ｉ－１＞，ＭＣ＜ｉ＞，ＭＣ＜ｉ＋１＞のデータが、１周期分シフトされる。
【0188】
以上のように、本実施形態の磁気メモリ１のシフト動作が、終了する。
【0189】
メモリセルＭＣ内のデータが２周期以上の距離を移動される場合、シフト電流Ｉｓｆｔの供給が、繰り返し実行される。
【0190】
尚、図１０において、シフト電流Ｉｓｆｔが磁性体５ａ内を流れる方向に対して磁壁ＤＷが反対の方向へ移動する例が示されている。シフト電流Ｉｓｆｔの流れる方向と磁壁ＤＷの移動方向との関係は、磁性体５ａに用いられる材料、磁性体５ａに接触する材料、及び磁性体５ａの形成条件などに応じて制御される。それゆえ、磁性体５ａの材料などに応じて、シフト電流Ｉｓｆｔが磁性体５ａ内を流れる方向と磁壁ＤＷが同じ方向に移動する場合もある。
【0191】
（ｄ）まとめ
本実施形態の磁気メモリ１において、磁壁ＤＷは、管状の磁性体５ａ内を、移動する。管状の磁性体５ａは、くびれ構造を有する。磁性体５ａは、第１の径Ｄ１を有する凸部５１と、第２の径Ｄ２を有する凹部５２と、を含む。磁性体５ａの極大点９１は、凸部５１内に設けられている。磁性体５ａの極小点９２は、凹部５２内に設けられている。第２の径（例えば、外径）Ｄ２は、第１の径（例えば、外径）Ｄ１より小さい。
本実施形態の磁気メモリ１において、磁壁ＤＷは、管状の磁性体５ａ内を、移動する。管状の磁性体５ａは、くびれ構造を有する。磁性体５ａは、第１の径Ｄ１を有する凸部５１と、第２の径Ｄ２を有する凹部５２と、を含む。磁性体５ａの極大点９１は、凸部５１内に設けられている。磁性体５ａの極小点９２は、凹部５２内に設けられている。第２の径（例えば、外径）Ｄ２は、第１の径（例えば、外径）Ｄ１より小さい。
【0192】
磁壁は、磁壁の体積が小さくなることによって、磁気エネルギーに関して安定に存在し得る。
【0193】
磁壁がくびれ構造の磁性体内を移動する場合、磁壁は磁壁の体積が小さくなる磁性体内の位置で緩和する。それゆえ、磁壁は、磁壁の体積を小さくしようとするために、凸部（極大点）から凹部（極小点）へ移動する。
【0194】
しかし、磁壁は、幅を有する。そのため、磁性体の極大点及び磁性体の極小点において、磁壁の体積の変化は、鈍化する傾向がある。これによって、磁壁は、磁性体の極大点及び極小点の近傍において、動きにくくなる。この結果として、一般的な磁気メモリにおいて、磁壁のシフトエラーが生じる可能性がある。
【0195】
本実施形態の磁気メモリ１において、凹部５２における磁性体５ａの厚さｔ２は、凸部５１における磁性体５ａの厚さｔ１より薄い。本実施形態において、磁性体５ａの厚さは、極大点９１から極小点９２に向かって、徐々に減少する。
【0196】
これによって、本実施形態の磁気メモリ１において、凸部５１と凹部５２との間における磁壁ＤＷの体積の変化は、比較的大きくなる。
【0197】
したがって、本実施形態において、磁性体５ａ内における磁壁ＤＷの体積変化率は、凸部５１の極大点９１の近傍において大きくなる。
【0198】
この結果として、本実施形態の磁気メモリ１において、磁壁ＤＷは、極大点９１から極小点９２に向かって厚さが減少する磁性体５ａ内を、容易に移動できる。
【0199】
それゆえ、本実施形態の磁気メモリ１は、磁壁ＤＷのシフトエラーを減少できる。
【0200】
以上のように、第１の実施形態の磁気メモリは、メモリの信頼性を向上できる。
【0201】
【0202】
図１１は、本実施形態の磁気メモリ１のメモリセルユニットの構成例を示す断面図である。
【0203】
図１１に示されるように、本実施形態の磁気メモリ１のメモリセルユニットＵＴにおいて、各メモリセルＭＣは、磁性体５ｂの極大点９１と中間点９５との間の領域内に、磁性体の中心軸側に陥没した部分６１を含む。以下において、部分６１は、陥没部６１とよばれる。
【0204】
例えば、陥没部６１は、凸部５１ｘ内に設けられている。陥没部６１は、管状の磁性体５ｂの中心軸側に向かって、窪んでいる。陥没部６１において、リセスが、磁性体５ｂの外壁に形成される。陥没部６１は、或る曲率を有する窪んだ面を有する。
【0205】
図１２は、本実施形態の磁気メモリのメモリセルの構造例を説明するための模式図である。図１２の（ａ）は、本実施形態の磁気メモリにおける、メモリセルの断面構造を説明するための断面図である。図１２の（ｂ）は、図１２の（ａ）のＢ－Ｂ線に対応する断面をＺ方向から見た上面図を示している。図１２の（ｃ）は、図１２の（ａ）のＣ－Ｃ線に対応する断面をＺ方向から見た上面図を示している。
【0206】
図１２の（ａ）に示されるように、磁性体５ｂにおいて、凸部５１ｘは、陥没部６１を含む。陥没部６１は、極大点９１と中間点９５との間に設けられている。陥没部６１は、極大点９１に接触する。
【0207】
各メモリセルＭＣは、２つの陥没部６１を含む。
【0208】
極大点９１は、Ｚ方向において、２つの陥没部６１に挟まれている。２つの陥没部６１は、極大点９１を対象軸に左右対称（上下対称）のレイアウトを有している。
【0209】
凹部５２ａは、中間点９５と極小点９２との間において、傾斜した平坦な部分（以下では、傾斜部又は平坦部とよばれる）６８を含む。
【0210】
凸部５１ｘは、Ｘ方向（又はＹ方向）から見て、湾曲構造を有する。凹部５２ａは、Ｘ方向（又はＹ方向）から見て、平板構造を有する。
【0211】
例えば、陥没部６１の外径の最小寸法Ｄ４は、凸部５１ｘの外径Ｄ１より小さく、凹部５２の外径Ｄ２より大きい。
【0212】
陥没部６１の配置によって、凸部５１ｘは、磁性体５ｂの外壁側に向かって尖った形状を有する。陥没部６１によって、凸部５１ｘの極大点９１近傍の尖った形状の角度は、陥没部６１が無い場合に比較して、小さくなる。このように、本実施形態において、凸部５１ｘは、極大点９１の近傍において、より尖形化する。
【0213】
図１２の（ａ）に示すように磁性体５ｂの凸部５１ｘは、極大点９１と中間点９５との間におけるＹ－Ｚ平面に平行な方向と交差する面において、曲面を有している。この曲面は、極大点９１と極小点９２とを接続する直線より内側（磁性体５ｂの中心軸側）に面を有する。曲面を形成する曲線は、極大点９１と極小点９２とを接続する直線より内側（磁性体５ｂの中心軸側）を通過する。
【0214】
磁性体５ｂ（凹部５２ａ）は、中間点９５と極小点９２との間におけるＹ－Ｚ平面に平行な方向と交差する面において、平面を有している。この平面は、極大点９１と極小点９２とを接続する直線と平行な線から形成される。
【0215】
このように、本実施形態において、管状の磁性体５ｂの極大点９１と極小点９２との間において、極大点９１側の曲面を有する部分（６１）が、極小点９２側の平面を有する部分（５２ａ）に接続されている。
【0216】
例えば、陥没部６１は、基板９の上面に対して平行な方向（Ｘ方向又はＹ方向）における寸法に関して、陥没部６１が含む曲面の曲率（陥没の大きさ）に応じて、寸法Ｄ３より大きい寸法Ｄ４を有する場合がある。但し、寸法Ｄ４は、陥没部６１の形状に応じて、寸法Ｄ３よりも小さい場合もある。
【0217】
図１２の（ｂ）及び（ｃ）に示されるように、凸部５１ｘ及び凹部５２ａのそれぞれは、Ｚ方向から見て、円環状の形状を有している。
【0218】
例えば、Ｘ－Ｙ平面に対して平行な方向（例えば、Ｘ方向又はＹ方向）における磁性体５ｂの厚さは、極大点９１と極小点９２との間において、一定である。
この場合において、Ｘ－Ｙ平面に対して平行な方向における凹部５２ａの厚さｔ３は、Ｘ－Ｙ平面に対して平行な方向における凸部５１ｘ（及び陥没部６１）の厚さｔ１と同じである。凸部５１ｘ及び凹部５２ａのそれぞれは、一定の厚さｔ１，ｔ３を有する。
この場合において、Ｘ－Ｙ平面に対して平行な方向における凹部５２ａの厚さｔ３は、Ｘ－Ｙ平面に対して平行な方向における凸部５１ｘ（及び陥没部６１）の厚さｔ１と同じである。凸部５１ｘ及び凹部５２ａのそれぞれは、一定の厚さｔ１，ｔ３を有する。
【0219】
【0220】
図１３は、本実施形態の磁気メモリ１における、磁性体の外径及び内径の変化を示すグラフである。図１３のグラフにおいて、縦軸は基板の上面に対して平行方向における磁性体の寸法に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁性体内の位置に対応している。
【0221】
図１３において、実線で示される特性Ｐ１ｅ，Ｐ１ｙは、本実施形態の磁気メモリ１の特性を示している。特性Ｐ１ｅは、磁性体の外径に対応する。特性Ｐ１ｙは、磁性体の内径に対応する。
【0222】
図１３において、特性Ｐ１ｅ，Ｐ１ｙに示されるように、磁性体５ｂの外径（及び内径）は、陥没部６１の曲率に応じて、極大点９１と中間点９５との間において、非線形に変化する。
【0223】
この結果として、磁性体５ｂの径の変化率は、極大点９１から極小点９２に向かって非線形に減少する。凸部５１側における磁性体５ｂの径の変化率は、凹部５２側における磁性体５ｂの径の変化率より大きい。
【0224】
図１４は、本実施形態の磁気メモリ１における、Ｚ方向から見た磁性体（磁壁）の断面積の変化を示すグラフである。図１４のグラフにおいて、縦軸は断面積に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。
実線で示される特性Ｐ１ｆは、本実施形態の磁気メモリ１の特性を示している。
実線で示される特性Ｐ１ｆは、本実施形態の磁気メモリ１の特性を示している。
【0225】
図１４において、特性Ｐ１ｆに示されるように、メモリセルＭＣの領域における磁性体５ｂの断面積は、極大点９１から極小点９２に向かって磁性体５ｂにおける陥没部６１の位置に応じて、非線形に減少する。
【0226】
陥没部６１を有する磁性体５ｂの断面積は、極大点９１の近傍において、陥没部が無い磁性体に比較して、減少する。
【0227】
ここで、磁性体５ｂの断面積の変化率に関して、凸部５１側の断面積の変化率は、凹部５２側の断面積の変化率より大きい。
【0228】
図１５は、本実施形態の磁気メモリ１における、磁性体内における磁壁の体積の変化を示すグラフである。図１５のグラフにおいて、縦軸は磁壁の体積（磁壁のＸ－Ｙ方向の断面積を磁壁のＺ方向の幅で積分したもの）に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。
実線で示される特性Ｐ１ｇは、本実施形態の磁気メモリ１の特性を示している。
実線で示される特性Ｐ１ｇは、本実施形態の磁気メモリ１の特性を示している。
【0229】
図１５において、特性Ｐ１ｇに示されるように、磁壁ＤＷの体積の変化が、凸部５１ｘ内において、大きくなる。磁壁ＤＷの体積の変化は、陥没部６１に応じて、歪む。
【0230】
図１６は、本実施形態の磁気メモリにおける、磁壁の体積の変化率の推移を示すグラフである。図１６のグラフにおいて、縦軸は磁壁の体積の変化率に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。例えば、磁壁の体積の変化率は、磁壁の中心の位置（ｘ）に関する磁壁の体積（Ｖｄｗ）の微分によって示される。
実線で示される特性Ｐ１ｈは、本実施形態の磁気メモリ１の特性を示している。
実線で示される特性Ｐ１ｈは、本実施形態の磁気メモリ１の特性を示している。
【0231】
図１６において、特性Ｐ１ｈに示されるように、磁壁ＤＷの体積変化率は、凸部５１ｘ内に設けられた陥没部６１に応じて、変動する。陥没部６１による磁性体５ｂの外径の縮小に起因して、磁壁の体積変化率は、一度小さくなる。
【0232】
陥没部６１において磁性体５ｂの外径が増加すると、磁壁ＤＷの体積変化率は、凸部５１ｘの尖った形状に応じて、極大点９１に向かって急峻に増加する。
【0233】
それゆえ、磁壁ＤＷは、極大点９１の近傍における磁壁ＤＷの体積変化率の急峻な変動に追従して、極大点９１の近傍で動きやすくなる。
この結果として、凸部５１ｘと凹部５２ａとの間における磁壁ＤＷの移動が、円滑になる。
この結果として、凸部５１ｘと凹部５２ａとの間における磁壁ＤＷの移動が、円滑になる。
【0234】
上述のように、陥没部６１において、磁壁ＤＷの体積変化率（絶対値）は、一度小さくなる。それゆえ、陥没部６１の磁気エネルギーが磁壁のピニングが生じるエネルギーより小さくなるように、陥没部６１の形状（例えば、曲率）が、設定されることが望ましい。
【0235】
本実施形態の磁気メモリ１の書き込み動作、読み出し動作及びシフト動作は、第１の実施形態の磁気メモリ１で説明された各動作と実質的に同じであるため、ここでの説明は省略される。
【0236】
以上のように、本実施形態の磁気メモリ１は、シフトエラーを減少できる。
【0237】
したがって、第２の実施形態の磁気メモリは、第１の実施形態の磁気メモリと実質的に同じ効果を得ることができる。
【0238】
【0239】
図１７は、本実施形態の磁気メモリ１のメモリセルユニットＵＴの構成例を示す断面図である。
【0240】
図１７に示されるように、本実施形態の磁気メモリ１のメモリセルユニットＵＴにおいて、各メモリセルＭＣは、磁性体５ｃの極小点９２と中間点９５との間の領域内に、磁性体５ｃの外周側に隆起した部分６２を含む。以下において、部分６２は、隆起部６２とよばれる。
【0241】
例えば、隆起部６２は、凹部５２ｘ内に設けられている。
隆起部６２は、管状の磁性体５ｃの外周側に向かって、盛り上がっている。隆起部６２において、リセスが、磁性体５ｃの内壁に形成される。
隆起部６２は、或る曲率を有して盛り上がった面を有する。
隆起部６２は、管状の磁性体５ｃの外周側に向かって、盛り上がっている。隆起部６２において、リセスが、磁性体５ｃの内壁に形成される。
隆起部６２は、或る曲率を有して盛り上がった面を有する。
【0242】
図１８は、本実施形態の磁気メモリのメモリセルの構造例を説明するための模式図である。図１８の（ａ）は、本実施形態の磁気メモリ１における、メモリセルＭＣの断面構造を説明するための断面図である。図１８の（ｂ）は、図１８の（ａ）のＢ－Ｂ線に対応する断面をＺ方向から見た上面図を示している。図１８の（ｃ）は、図１８の（ａ）のＣ－Ｃ線に対応する断面をＺ方向から見た上面図を示している。
【0243】
図１８の（ａ）に示されるように、磁性体５ｃにおいて、凹部５２ｘは、隆起部６２を含む。隆起部６２は、極小点９２と中間点９５との間に設けられている。隆起部６２は、極小点９２に接触する。
【0244】
極小点９２は、Ｚ方向において、２つの隆起部６２に挟まれている。２つの隆起部６２は、極小点９２を対象軸に左右対称（上下対称）のレイアウトを有している。
【0245】
各メモリセルＭＣは、２つの隆起部６２を含む。
各メモリセルＭＣ内において、１つの凸部５１ａ及び極大点９１は、Ｚ方向において２つの隆起部６２間に挟まれている。
各メモリセルＭＣ内において、１つの凸部５１ａ及び極大点９１は、Ｚ方向において２つの隆起部６２間に挟まれている。
【0246】
上述のように、極小点９２における凹部５２ｘの外径Ｄ２は、極大点９１における凸部５１ａの外径Ｄ１より小さい。
例えば、隆起部６２の外径の最大寸法Ｄ５は、凸部５１ａの外径Ｄ１より小さく、凹部５２ｘの外径Ｄ２より大きい。
例えば、隆起部６２の外径の最大寸法Ｄ５は、凸部５１ａの外径Ｄ１より小さく、凹部５２ｘの外径Ｄ２より大きい。
【0247】
隆起部６２の配置によって、凹部５２ｘは、磁性体５ｃの中心軸側に向かって深くくびれた形状を有する。これによって、凹部５２ｘにおける極小点９２近傍の谷の深さが、深くなる。
【0248】
凸部５１ａは、極大点９１と中間点９５との間において、傾斜した平坦な部分（傾斜部、平坦部）６９を含む。
【0249】
凸部５１ａは、Ｘ方向（又はＹ方向）から見て、平板構造を有する。凹部５２ｘは、Ｘ方向（又はＹ方向）から見て、湾曲構造を有する。
【0250】
磁性体５ｃの凹部５２ｘは、極小点９２と中間点９５との間におけるＹ－Ｚ平面に平行な方向と交差する面において、曲面を有している。この曲面は、極大点９１と極小点９２とを接続する直線より外側（管状の磁性体５ｃの外周側）に面を有する。
曲面を形成する曲線は、極大点９１と極小点９２とを接続する直線より外側（磁性体５ｃの外周側）を通過する。
曲面を形成する曲線は、極大点９１と極小点９２とを接続する直線より外側（磁性体５ｃの外周側）を通過する。
【0251】
磁性体５ｃ（凹部５２ｘ）は、中間点９５と極大点９１との間におけるＹ－Ｚ平面に平行な方向と交差する面において、平面を有している。この平面は、極大点９１と極小点９２とを接続する直線と平行な線から形成される。
【0252】
このように、本実施形態において、管状の磁性体５ｃの極大点９１と極小点９２との間において、極小点９２側の曲面を有する部分（６２）が、極大点９１側の平面を有する部分（５１ａ）に接続されている。
【0253】
例えば、隆起部６２は、基板９の上面に対して平行な方向（Ｘ方向又はＹ方向）における寸法に関して、曲面の曲率（隆起の大きさ）に応じて、寸法Ｄ３より大きい寸法Ｄ５を有する場合がある。但し、寸法Ｄ５は、隆起部６２の形状に応じて、寸法Ｄ３より小さい場合もある。
【0254】
図１８の（ｂ）及び（ｃ）に示されるように、凸部５１ａ及び凹部５２ｘのそれぞれは、Ｚ方向から見て、円環状の形状を有している。
【0255】
例えば、Ｘ－Ｙ平面に対して平行な方向（例えば、Ｘ方向又はＹ方向）における磁性体５ｃの厚さは、極大点９１と極小点９２との間において、一定である。
この場合において、Ｘ－Ｙ平面に対して平行な方向における凹部５２ｘ（及び隆起部６２）の厚さｔ３は、Ｘ－Ｙ平面に対して平行な方向における凸部５１ａの厚さｔ１と同じである。凸部５１ａ及び凹部５２ｘのそれぞれは、一定の厚さｔ１，ｔ３を有する。
この場合において、Ｘ－Ｙ平面に対して平行な方向における凹部５２ｘ（及び隆起部６２）の厚さｔ３は、Ｘ－Ｙ平面に対して平行な方向における凸部５１ａの厚さｔ１と同じである。凸部５１ａ及び凹部５２ｘのそれぞれは、一定の厚さｔ１，ｔ３を有する。
【0256】
【0257】
図１９は、本実施形態の磁気メモリ１における、磁性体の外径及び内径の変化を示すグラフである。図１９のグラフにおいて、縦軸は基板の上面に対して平行方向における磁性体の寸法に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。
【0258】
図１９において、実線で示される特性Ｐ１ｉ，Ｐ１ｘは、本実施形態の磁気メモリ１の特性を示している。特性Ｐ１ｉは、磁性体の外径に対応する。特性Ｐ１ｘは、磁性体の内径に対応する。
【0259】
図１９において、特性Ｐ１ｉ，Ｐ１ｘに示されるように、磁性体５ｃの外径（及び内径）は、隆起部６２の曲率に応じて、極小点９２と中間点９５との間において、非線形に変化する。
【0260】
この結果として、磁性体５ｃの径の変化率は、極大点９１から極小点９２に向かって非線形に減少する。例えば、凸部５１側における磁性体５ｃの径の変化率は、凹部５２側における磁性体５ｃの径の変化率より小さい。
【0261】
図２０は、本実施形態の磁気メモリ１における、Ｚ方向から見た磁性体（磁壁）の断面積の変化を示すグラフである。図２０のグラフにおいて、縦軸は断面積に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。
実線で示される特性Ｐ１ｊは、本実施形態の磁気メモリ１の特性を示している。
実線で示される特性Ｐ１ｊは、本実施形態の磁気メモリ１の特性を示している。
【0262】
図２０において、特性Ｐ１ｊに示されるように、メモリセルＭＣの領域における磁性体５ｃの断面積は、磁性体５ｃにおける隆起部６２の位置に応じて、非線形に減少する。
【0263】
隆起部６２を含む磁性体５ｃの断面積は、隆起部を含まない磁性体の断面積よりも増加する。
【0264】
ここで、磁性体５ｃの断面積の変化率に関して、凹部５２側の断面積の変化率は、凸部５１側の断面積の変化率より大きい。
【0265】
図２１は、本実施形態の磁気メモリ１における、磁性体内における磁壁の体積の変化を示すグラフである。図２１のグラフにおいて、縦軸は磁壁の体積（磁壁のＸ－Ｙ方向の断面積を磁壁のＺ方向の幅で積分したもの）に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。実線で示される特性Ｐ１ｋは、本実施形態の磁気メモリ１の特性を示している。
【0266】
図２１において、特性Ｐ１ｋに示されるように、磁壁ＤＷの体積の変化が、凹部５２ｘ内において、大きくなる。
【0267】
隆起部６２の配置によって、極小点９２の近傍の凹部５２ｘの体積は、隆起部６２を含まない凹部に比較して、増加する。
【0268】
図２２は、本実施形態の磁気メモリにおける、磁壁の体積の変化率の推移を示すグラフである。図１６のグラフにおいて、縦軸は磁壁の体積の変化率に対応し、横軸は磁性体の延在方向（磁壁の移動方向）における磁壁の中心の位置に対応している。例えば、磁壁の体積の変化率は、磁壁の中心の位置（ｘ）に関する磁壁の体積（Ｖｄｗ）の微分によって示される。実線で示される特性Ｐ１ｌは、本実施形態の磁気メモリ１の特性を示している。
【0269】
図２２において、特性Ｐ１ｌに示されるように、磁壁ＤＷの体積変化率は、凹部５２ｘ内に設けられた隆起部６２に応じて、変動する。隆起部６２による磁性体５ｃの外径の増大に起因して、磁壁の体積変化率は、極小点９２の近傍で大きくなる。
【0270】
それゆえ、磁壁ＤＷは、極小点９２の近傍における磁壁ＤＷの体積変化率の増大によって、凹部５２ｘ内の極小点９２の近傍において動きやすくなる。
磁壁ＤＷの移動先の凹部５２ｘの近傍において、隆起部６２に起因して、磁壁ＤＷの体積変化率（絶対値）は、大きくなる。
磁壁ＤＷの移動先の凹部５２ｘの近傍において、隆起部６２に起因して、磁壁ＤＷの体積変化率（絶対値）は、大きくなる。
【0271】
したがって、磁壁ＤＷの移動先の凹部５２ｘ内において、磁壁ＤＷは、極小点９２に向かって比較的容易に移動する。
【0272】
この結果として、凸部５１ａと凹部５２ｘとの間における磁壁ＤＷの移動が、円滑になる。
【0273】
尚、上述のように、隆起部６２内における磁壁ＤＷのピニングが生じないように、隆起部６２の形状（例えば、曲率）が設定されることが望ましい。
【0274】
本実施形態の磁気メモリ１の書き込み動作、読み出し動作及びシフト動作は、第１の実施形態の磁気メモリ１で説明された各動作と実質的に同じであるため、ここでの説明は省略される。
【0275】
以上のように、本実施形態の磁気メモリ１は、シフトエラーを減少できる。
【0276】
したがって、第３の実施形態の磁気メモリは、第１及び第２の実施形態の磁気メモリと実質的に同じ効果を得ることができる。
【0277】
【0278】
実施形態の磁気メモリ１において、メモリセルユニットＵＴの構成は、図３の例に限定されない。
【0279】
図２３は、実施形態の磁気メモリ１の変形例における、メモリセルユニットＵＴの構成例を示す断面図である。
【0280】
図２３に示されるように、本変形例において、読み出し素子（ＭＴＪ素子）２０及びセレクタ（スイッチング素子）３０が、メモリセルユニットＵＴの上端側に設けられている。
【0281】
ＭＴＪ素子２０及びスイッチング素子３０は、Ｚ方向においてフィールド線ＦＬよりも上方の領域内に設けられている。
【0282】
導電層４１は、ＭＴＪ素子２０と磁性体５ａとの間に設けられている。
【0283】
ＭＴＪ素子２０は、磁性体５ａの上方において、磁性体５ａとスイッチング素子３０との間に設けられている。
【0284】
記憶層２３は、導電層４１とトンネルバリア層２２との間に設けられている。参照層２１は、トンネルバリア層２２を介して、Ｚ方向において記憶層２３の上方に設けられている。
【0285】
スイッチング素子３０は、Ｚ方向において、ＭＴＪ素子２０の上方に設けられている。スイッチング素子３０は、ＭＴＪ素子２０とビット線ＢＬとの間に設けられている。
【0286】
導電層４２は、ＭＴＪ素子２０とスイッチング素子３０との間に設けられている。
【0287】
本変形例において、ＭＴＪ素子２０に接続されたメモリセルＭＣＺは、フィールド線ＦＬに隣り合う。それゆえ、ＭＴＪ素子２０に接続されたメモリセルＭＣＺは、読み出しセルとして機能するとともに、書き込みセルとしても機能する。
【0288】
図２３のメモリセルユニットＵＴを含む磁気メモリ１は、ＬＩＦＯ（Last-in first-out）方式のシフトレジスタとして機能する。
【0289】
図２３のメモリセルユニットＵＴにおいて、メモリセルＭＣは、第１の実施形態で説明された構造を有する。尚、図２３に示されたメモリセルユニットＵＴにおいて、メモリセルＭＣの構造は、第２の実施形態のメモリセルの構造（図１１及び図１２参照）又は第３の実施形態のメモリセルＭＣの構造（図１７及び図１８参照）を、有していてもよい。
【0290】
図２４は、実施形態の磁気メモリ１の変形例の一例を示している。
【0291】
図２４に示されるように、陥没部６１及び隆起部６２の両方が、磁性体５ｚ内に設けられてもよい。例えば、中間点９５の近傍において、磁性体５ｚは、曲面を有さない。
【0292】
これによって、極大点９１の近傍及び極小点９２の近傍の両方において、磁壁ＤＷが、比較的容易に移動し得る。尚、磁性体５ｚにおいて、極小点９２側の部分（例えば、凹部５２ｘ）の厚さが、極大点９１側の部分（例えば、凸部５１ｘ）の厚さより薄くともよい。
【0293】
【0294】
したがって、本変形例の磁気メモリは、信頼性を向上できる。
【0295】
（５） その他
上述の例において、磁性体５（５ａ，５ｂ，５ｃ，５ｚ）が、管状の構造を有している。但し、磁性体５は、２次元の平板状でもよい。
上述の例において、磁性体５（５ａ，５ｂ，５ｃ，５ｚ）が、管状の構造を有している。但し、磁性体５は、２次元の平板状でもよい。
【0296】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0297】
１：磁気メモリ、ＵＴ：メモリセルユニット、ＭＣ：メモリセル、５：磁性体、５１，５１ａ，５１ｘ：凸部、５２，５２ａ，５２ｘ：凹部、９１：極大点、９２：極小点、９５：中間点、６１：陥没部、６２：隆起部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
