知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024044040
(43)【公開日】2024-04-02
(54)【発明の名称】送信装置および受信装置
(51)【国際特許分類】
H04L 25/49 20060101AFI20240326BHJP
【ＦＩ】
H04L25/49 L
H04L25/49 T
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022149353
(22)【出願日】2022-09-20
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】神保 潮
(72)【発明者】
【氏名】渡邉 学
(72)【発明者】
【氏名】薗田 大資
【テーマコード（参考）】
5K029
【Ｆターム（参考）】
5K029FF02
5K029GG03
(57)【要約】
【課題】２値信号に対して用いられるライン符号化方式との親和性を高くする。
【解決手段】送信装置は、符号化部と、送信回路とを備える。符号化部は、伝送データ列を第１ライン符号化方式で符号化してベースバンドデータ列に変換する。送信回路は、ベースバンドデータ列を２個の値の組毎に４値のパルス振幅変調をすることにより生成した伝送信号を送信する。符号化部は、伝送データ列のうちの第１データ列を予め定められた第１ライン符号化方式で符号化してベースバンドデータ列に含める。符号化部は、伝送データ列のうちの第１データ列とは異なる第２データ列を第２ライン符号化方式で符号化する。符号化部は、符号化した第２データ列に含まれる各値を、４値のパルス振幅変調における最大振幅に変調される最大値または最小振幅に変調される最小値の何れかを表す高分解能値に変換し、高分解能値の系列に変換された第２データ列をベースバンドデータ列に含める。
【選択図】図５
【解決手段】送信装置は、符号化部と、送信回路とを備える。符号化部は、伝送データ列を第１ライン符号化方式で符号化してベースバンドデータ列に変換する。送信回路は、ベースバンドデータ列を２個の値の組毎に４値のパルス振幅変調をすることにより生成した伝送信号を送信する。符号化部は、伝送データ列のうちの第１データ列を予め定められた第１ライン符号化方式で符号化してベースバンドデータ列に含める。符号化部は、伝送データ列のうちの第１データ列とは異なる第２データ列を第２ライン符号化方式で符号化する。符号化部は、符号化した第２データ列に含まれる各値を、４値のパルス振幅変調における最大振幅に変調される最大値または最小振幅に変調される最小値の何れかを表す高分解能値に変換し、高分解能値の系列に変換された第２データ列をベースバンドデータ列に含める。
【選択図】図５
【特許請求の範囲】
【請求項1】
２値で表されるデータの系列である伝送データ列を符号化して、２値で表されるデータの系列であるベースバンドデータ列に変換する符号化部と、
前記ベースバンドデータ列をＮ個（Ｎは２以上の整数）の値の組毎に２Ｎ値のパルス振幅変調をすることにより伝送信号を生成し、前記伝送信号を送信する送信回路と、
を備え、
前記符号化部は、
前記伝送データ列のうちの第１データ列を予め定められた第１ライン符号化方式で符号化し、前記符号化した前記第１データ列を前記ベースバンドデータ列に含め、
前記伝送データ列のうちの前記第１データ列とは異なる第２データ列を前記第１ライン符号化方式とは異なる第２ライン符号化方式で符号化し、符号化した前記第２データ列をＭ個（Ｍは１以上Ｎより小さい整数）の値の組毎に前記２Ｎ値のパルス振幅変調における２Ｍ値に対応する振幅に変調される高分解能値に変換し、前記高分解能値の系列に変換された前記第２データ列を前記ベースバンドデータ列に含める
送信装置。
前記ベースバンドデータ列をＮ個（Ｎは２以上の整数）の値の組毎に２Ｎ値のパルス振幅変調をすることにより伝送信号を生成し、前記伝送信号を送信する送信回路と、
を備え、
前記符号化部は、
前記伝送データ列のうちの第１データ列を予め定められた第１ライン符号化方式で符号化し、前記符号化した前記第１データ列を前記ベースバンドデータ列に含め、
前記伝送データ列のうちの前記第１データ列とは異なる第２データ列を前記第１ライン符号化方式とは異なる第２ライン符号化方式で符号化し、符号化した前記第２データ列をＭ個（Ｍは１以上Ｎより小さい整数）の値の組毎に前記２Ｎ値のパルス振幅変調における２Ｍ値に対応する振幅に変調される高分解能値に変換し、前記高分解能値の系列に変換された前記第２データ列を前記ベースバンドデータ列に含める
送信装置。
【請求項2】
前記送信回路は、前記ベースバンドデータ列を２個の値の組毎に４値のパルス振幅変調をすることにより前記伝送信号を生成し、生成した前記伝送信号を送信し、
前記符号化部は、前記第２ライン符号化方式で符号化した前記第２データ列に含まれる各値を、前記４値のパルス振幅変調における最大振幅に変調される最大値または最小振幅に変調される最小値の何れかを表す前記高分解能値に変換し、前記高分解能値の系列に変換された前記第２データ列を前記ベースバンドデータ列に含める
請求項１に記載の送信装置。
前記符号化部は、前記第２ライン符号化方式で符号化した前記第２データ列に含まれる各値を、前記４値のパルス振幅変調における最大振幅に変調される最大値または最小振幅に変調される最小値の何れかを表す前記高分解能値に変換し、前記高分解能値の系列に変換された前記第２データ列を前記ベースバンドデータ列に含める
請求項１に記載の送信装置。
【請求項3】
前記第２データ列は、送受信の制御のための制御コードであり、
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記符号化部は、
前記伝送データ列のうちの前記制御コードを前記８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記制御コードに含まれる各値を、前記高分解能値に変換し、
前記高分解能値の系列に変換された前記制御コードを、前記ベースバンドデータ列に含める
請求項２に記載の送信装置。
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記符号化部は、
前記伝送データ列のうちの前記制御コードを前記８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記制御コードに含まれる各値を、前記高分解能値に変換し、
前記高分解能値の系列に変換された前記制御コードを、前記ベースバンドデータ列に含める
請求項２に記載の送信装置。
【請求項4】
前記ベースバンドデータ列は、前記第１ライン符号化方式で定められた形式の複数のパケットを含み、
前記複数のパケットのそれぞれは、前記第１ライン符号化方式で定められたデータ長の複数のブロックを含み、
前記複数のブロックのそれぞれは、同期コードであるシンクヘッダと、前記シンクヘッダに続くデータ領域とを含む
請求項２に記載の送信装置。
前記複数のパケットのそれぞれは、前記第１ライン符号化方式で定められたデータ長の複数のブロックを含み、
前記複数のブロックのそれぞれは、同期コードであるシンクヘッダと、前記シンクヘッダに続くデータ領域とを含む
請求項２に記載の送信装置。
【請求項5】
前記複数のパケットのうちの１つは、送受信の制御のための制御コードを含む制御パケットであり、
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記制御パケットを生成する場合、前記符号化部は、
前記伝送データ列に含まれる前記制御コードを前記８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記制御コードに含まれる各値を前記高分解能値に変換し、
前記高分解能値の系列に変換された前記制御コードを、前記制御パケットに含める
請求項４に記載の送信装置。
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記制御パケットを生成する場合、前記符号化部は、
前記伝送データ列に含まれる前記制御コードを前記８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記制御コードに含まれる各値を前記高分解能値に変換し、
前記高分解能値の系列に変換された前記制御コードを、前記制御パケットに含める
請求項４に記載の送信装置。
【請求項6】
前記複数のパケットのうちの１つは、実体データであるペイロードデータを含むデータパケットであり、
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記データパケットは、先頭に配置される１または複数のヘッダブロックと、末尾に配置される１または複数のフッタブロックと、前記１または複数のヘッダブロックと前記１または複数のフッタブロックとの間に配置される１または複数のペイロードブロックとを含み、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれは、前記複数のブロックのうちの１つであり、送受信の制御のための制御コードを含み、
前記１または複数のペイロードブロックのそれぞれは、前記複数のブロックのうちの１つであり、前記ペイロードデータを含み、
前記データパケットを生成する場合、前記符号化部は、
前記伝送データ列に含まれる前記ペイロードデータを前記１または複数のペイロードブロックの何れかのペイロードブロックに含め、
前記伝送データ列に含まれる前記制御コードを８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記制御コードに含まれる各値を前記高分解能値に変換し、
前記高分解能値の系列に変換された前記制御コードを、前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックに含める
請求項４に記載の送信装置。
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記データパケットは、先頭に配置される１または複数のヘッダブロックと、末尾に配置される１または複数のフッタブロックと、前記１または複数のヘッダブロックと前記１または複数のフッタブロックとの間に配置される１または複数のペイロードブロックとを含み、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれは、前記複数のブロックのうちの１つであり、送受信の制御のための制御コードを含み、
前記１または複数のペイロードブロックのそれぞれは、前記複数のブロックのうちの１つであり、前記ペイロードデータを含み、
前記データパケットを生成する場合、前記符号化部は、
前記伝送データ列に含まれる前記ペイロードデータを前記１または複数のペイロードブロックの何れかのペイロードブロックに含め、
前記伝送データ列に含まれる前記制御コードを８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記制御コードに含まれる各値を前記高分解能値に変換し、
前記高分解能値の系列に変換された前記制御コードを、前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックに含める
請求項４に記載の送信装置。
【請求項7】
前記符号化部は、
前記ペイロードデータの一部である部分ペイロードデータを前記８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記部分ペイロードデータに含まれる各値を前記高分解能値に変換し、
前記高分解能値の系列に変換された前記部分ペイロードデータを、前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのうちの前記制御コードが含まれない余剰領域に含める
請求項６に記載の送信装置。
前記ペイロードデータの一部である部分ペイロードデータを前記８ｂ／１０ｂ符号化方式で符号化し、
前記８ｂ／１０ｂ符号化方式で符号化した前記部分ペイロードデータに含まれる各値を前記高分解能値に変換し、
前記高分解能値の系列に変換された前記部分ペイロードデータを、前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのうちの前記制御コードが含まれない余剰領域に含める
請求項６に記載の送信装置。
【請求項8】
前記符号化部は、
前記伝送信号における振幅を単位期間毎に累加算した累積値を算出し、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれにおける制御コードが含まれない余剰領域に、前記累積値を０に近づける方向に変調される補正データ列を含める
請求項６に記載の送信装置。
前記伝送信号における振幅を単位期間毎に累加算した累積値を算出し、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれにおける制御コードが含まれない余剰領域に、前記累積値を０に近づける方向に変調される補正データ列を含める
請求項６に記載の送信装置。
【請求項9】
前記符号化部は、前記伝送信号における振幅を単位期間毎に累加算した累積値を算出し、
前記振幅は、前記最大振幅と前記最小振幅との中間値を０として表され、
前記データパケットを生成する場合、前記符号化部は、
前記累積値の絶対値が予め定められた第１閾値より大きくなった後、前記累積値の絶対値が予め定められた第２閾値より小さくなるまでの第１期間において、前記ペイロードブロックに含める前記ペイロードデータを前記８ｂ／１０ｂ符号化方式で符号化し、前記８ｂ／１０ｂ符号化方式で符号化した前記ペイロードデータに含まれる各値を前記高分解能値に変換し、前記高分解能値の系列に変換された前記ペイロードデータを前記ペイロードブロックに含め、
前記第１期間とは異なる期間において、前記ペイロードデータを、前記第１ライン符号化方式で符号化して前記ペイロードブロックに含める
請求項６に記載の送信装置。
前記振幅は、前記最大振幅と前記最小振幅との中間値を０として表され、
前記データパケットを生成する場合、前記符号化部は、
前記累積値の絶対値が予め定められた第１閾値より大きくなった後、前記累積値の絶対値が予め定められた第２閾値より小さくなるまでの第１期間において、前記ペイロードブロックに含める前記ペイロードデータを前記８ｂ／１０ｂ符号化方式で符号化し、前記８ｂ／１０ｂ符号化方式で符号化した前記ペイロードデータに含まれる各値を前記高分解能値に変換し、前記高分解能値の系列に変換された前記ペイロードデータを前記ペイロードブロックに含め、
前記第１期間とは異なる期間において、前記ペイロードデータを、前記第１ライン符号化方式で符号化して前記ペイロードブロックに含める
請求項６に記載の送信装置。
【請求項10】
前記符号化部は、前記高分解能値の系列に変換した前記第２データ列を、連続した２つのブロックに分割して含める
請求項４に記載の送信装置。
請求項４に記載の送信装置。
【請求項11】
単位期間毎に２Ｎ値（Ｎは２以上の整数）のパルス振幅変調がされた伝送信号を受信し、前記伝送信号を前記単位期間毎にサンプリングして、２値で表されるデータの系列であるベースバンドデータ列を生成する受信回路と、
前記ベースバンドデータ列を復号して、２値で表されるデータの系列である伝送データ列を生成する復号部と、
を備え、
前記復号部は、
前記ベースバンドデータ列のうちの第１データ列を予め定められた第１ライン符号化方式で復号し、復号した前記第１データ列を前記伝送データ列に含め、
前記ベースバンドデータ列のうち前記第１データ列とは異なる第２データ列をＮ個の値の組毎に２Ｍ値を表す低分解能値に変換し、前記低分解能値の系列に変換された前記第２データ列を前記第１ライン符号化方式と異なる第２ライン符号化方式で復号し、復号した前記第２データ列を前記伝送データ列に含める
受信装置。
前記ベースバンドデータ列を復号して、２値で表されるデータの系列である伝送データ列を生成する復号部と、
を備え、
前記復号部は、
前記ベースバンドデータ列のうちの第１データ列を予め定められた第１ライン符号化方式で復号し、復号した前記第１データ列を前記伝送データ列に含め、
前記ベースバンドデータ列のうち前記第１データ列とは異なる第２データ列をＮ個の値の組毎に２Ｍ値を表す低分解能値に変換し、前記低分解能値の系列に変換された前記第２データ列を前記第１ライン符号化方式と異なる第２ライン符号化方式で復号し、復号した前記第２データ列を前記伝送データ列に含める
受信装置。
【請求項12】
前記受信回路は、前記単位期間毎に４値のパルス振幅変調がされた前記伝送信号を受信し、前記伝送信号を前記単位期間毎にサンプリングして前記ベースバンドデータ列を生成し、
前記復号部は、前記第２データ列を２個の値の組毎に２値で表されるデータ前記低分解能値に変換し、前記低分解能値の系列に変換された前記第２データ列を前記第２ライン符号化方式で復号して前記伝送データ列に含める
請求項１１に記載の受信装置。
前記復号部は、前記第２データ列を２個の値の組毎に２値で表されるデータ前記低分解能値に変換し、前記低分解能値の系列に変換された前記第２データ列を前記第２ライン符号化方式で復号して前記伝送データ列に含める
請求項１１に記載の受信装置。
【請求項13】
前記第２データ列は、送受信の制御のための制御コードであり、
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記復号部は、
前記制御コードを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記制御コードを前記８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記制御コードを前記伝送データ列に含める
請求項１２に記載の受信装置。
前記第２ライン符号化方式は、８ｂ／１０ｂ符号化方式であり、
前記復号部は、
前記制御コードを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記制御コードを前記８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記制御コードを前記伝送データ列に含める
請求項１２に記載の受信装置。
【請求項14】
前記ベースバンドデータ列は、前記第１ライン符号化方式で定められた形式の複数のパケットを含み、
前記複数のパケットのそれぞれは、前記第１ライン符号化方式で定められたデータ長の複数のブロックを含み、
前記複数のブロックのそれぞれは、同期コードであるシンクヘッダと、前記シンクヘッダに続くデータ領域とを含む
請求項１２に記載の受信装置。
前記複数のパケットのそれぞれは、前記第１ライン符号化方式で定められたデータ長の複数のブロックを含み、
前記複数のブロックのそれぞれは、同期コードであるシンクヘッダと、前記シンクヘッダに続くデータ領域とを含む
請求項１２に記載の受信装置。
【請求項15】
前記複数のパケットのうちの１つは、送受信の制御のための制御コードが含まれる制御パケットであり、
前記制御パケットを取得した場合、前記復号部は、
前記制御パケットに含まれる前記制御コードを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記制御コードを８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記制御コードを前記伝送データ列に含める
請求項１４に記載の受信装置。
前記制御パケットを取得した場合、前記復号部は、
前記制御パケットに含まれる前記制御コードを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記制御コードを８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記制御コードを前記伝送データ列に含める
請求項１４に記載の受信装置。
【請求項16】
前記複数のパケットのうちの１つは、実体データであるペイロードデータを含むデータパケットであり、
前記データパケットは、先頭に配置される１または複数のヘッダブロックと、末尾に配置される１または複数のフッタブロックと、前記１または複数のヘッダブロックと前記１または複数のフッタブロックとの間に配置される１または複数のペイロードブロックとを含み、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれは、前記複数のブロックのうちの１つであり、送受信の制御のための制御コードを含み、
前記１または複数のペイロードブロックのそれぞれは、前記複数のブロックのうちの１つであり、前記ペイロードデータを含み、
前記データパケットを取得した場合、前記復号部は、
前記１または複数のペイロードブロックのそれぞれに含まれる前記ペイロードデータを前記伝送データ列に含め、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれにおける前記制御コードを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記制御コードを８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記制御コードを前記伝送データ列に含める
請求項１４に記載の受信装置。
前記データパケットは、先頭に配置される１または複数のヘッダブロックと、末尾に配置される１または複数のフッタブロックと、前記１または複数のヘッダブロックと前記１または複数のフッタブロックとの間に配置される１または複数のペイロードブロックとを含み、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれは、前記複数のブロックのうちの１つであり、送受信の制御のための制御コードを含み、
前記１または複数のペイロードブロックのそれぞれは、前記複数のブロックのうちの１つであり、前記ペイロードデータを含み、
前記データパケットを取得した場合、前記復号部は、
前記１または複数のペイロードブロックのそれぞれに含まれる前記ペイロードデータを前記伝送データ列に含め、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのそれぞれにおける前記制御コードを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記制御コードを８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記制御コードを前記伝送データ列に含める
請求項１４に記載の受信装置。
【請求項17】
前記復号部は、
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのうちの前記制御コードが含まれない領域に含まれる部分ペイロードデータを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記部分ペイロードデータを８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記部分ペイロードデータを前記伝送データ列に含める
請求項１６に記載の受信装置。
前記１または複数のヘッダブロックおよび前記１または複数のフッタブロックのうちの前記制御コードが含まれない領域に含まれる部分ペイロードデータを２個の値の組毎に前記低分解能値に変換し、
前記低分解能値の系列に変換された前記部分ペイロードデータを８ｂ／１０ｂ符号化方式で復号し、
前記８ｂ／１０ｂ符号化方式で復号した前記部分ペイロードデータを前記伝送データ列に含める
請求項１６に記載の受信装置。
【請求項18】
前記復号部は、
前記伝送信号における振幅を前記単位期間毎に累加算した累積値を算出し、
前記振幅は、最大振幅と最小振幅との中間値を０として表され、
前記データパケットを取得した場合、前記復号部は、
前記累積値の絶対値が予め定められた第１閾値より大きくなった後、前記累積値の絶対値が予め定められた第２閾値より小さくなるまでの第１期間において、前記ペイロードブロックにおける前記ペイロードデータを２個の値の組毎に前記低分解能値に変換し、前記低分解能値の系列に変換された前記ペイロードデータを前記８ｂ／１０ｂ符号化方式で復号し、前記８ｂ／１０ｂ符号化方式で復号した前記ペイロードデータを前記伝送データ列に含め、
前記第１期間とは異なる期間において、前記ペイロードデータを前記第１ライン符号化方式で復号し、前記伝送データ列に含める
請求項１６に記載の受信装置。
前記伝送信号における振幅を前記単位期間毎に累加算した累積値を算出し、
前記振幅は、最大振幅と最小振幅との中間値を０として表され、
前記データパケットを取得した場合、前記復号部は、
前記累積値の絶対値が予め定められた第１閾値より大きくなった後、前記累積値の絶対値が予め定められた第２閾値より小さくなるまでの第１期間において、前記ペイロードブロックにおける前記ペイロードデータを２個の値の組毎に前記低分解能値に変換し、前記低分解能値の系列に変換された前記ペイロードデータを前記８ｂ／１０ｂ符号化方式で復号し、前記８ｂ／１０ｂ符号化方式で復号した前記ペイロードデータを前記伝送データ列に含め、
前記第１期間とは異なる期間において、前記ペイロードデータを前記第１ライン符号化方式で復号し、前記伝送データ列に含める
請求項１６に記載の受信装置。
【請求項19】
前記復号部は、前記複数のブロックのそれぞれにおける制御コードが含まれない領域におけるデータを破棄する
請求項１６に記載の受信装置。
請求項１６に記載の受信装置。
【請求項20】
前記復号部は、連続した２つのブロックに含まれる２つの前記ベースバンドデータ列を合成したデータ列から前記第２データ列を取得する
請求項１４に記載の受信装置。
請求項１４に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、送信装置および受信装置に関する。
【背景技術】
【0002】
従来、データ伝送において、伝送路に伝送させるデータ列の符号方式として、ＮＲＺ（non-return-to-zero）および８ｂ／１０ｂ符号化が採用されることが多い。近年、高速伝送を実現するためのデータ伝送規格として、ＰＡＭ４（Pulse Amplitude Modulation ４）を採用することが検討されている。８ｂ／１０ｂ符号化方式は、低ＣＩＤ（consecutive identical digits）、DC balance、および、Running Disparityによるエラー検出などを実現することができる。８ｂ／１０ｂ符号化方式は、ＮＲＺをベースとしているので、ＰＡＭ４を採用するデータ伝送規格において用いることは難しい。
【0003】
しかしながら、これまでの多くのデータ伝送規格において、８ｂ／１０ｂ符号化方式が採用されている。このため、ＰＡＭ４を採用したデータ伝送規格は、従来のデータ伝送規格との親和性が低くなってしまう可能性があった。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特表２００８－５２６１７０号公報
【特許文献2】特開２０２１－０４４０４６号公報
【特許文献3】国際公開第２０１８／１１０４８０号
【発明の概要】
【発明が解決しようとする課題】
【0005】
一つの実施形態は、２値信号に対して用いられるライン符号化方式と多値のパルス振幅変調とを好適に適用した伝送信号を処理することができる送信装置および受信装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
一つの実施形態によれば送信装置が提供される。前記送信装置は、符号化部と、送信回路とを備える。前記符号化部は、２値で表されるデータの系列である伝送データ列を符号化して、２値で表されるデータの系列であるベースバンドデータ列に変換する。前記送信回路は、前記ベースバンドデータ列をＮ個（Ｎは２以上の整数）の値の組毎に２Ｎ値のパルス振幅変調をすることにより伝送信号を生成し、前記伝送信号を送信する。前記符号化部は、前記伝送データ列のうちの第１データ列を予め定められた第１ライン符号化方式で符号化し、前記符号化した前記第１データ列を前記ベースバンドデータ列に含め、前記伝送データ列のうちの前記第１データ列とは異なる第２データ列を前記第１ライン符号化方式とは異なる第２ライン符号化方式で符号化し、符号化した前記第２データ列をＭ個（Ｍは１以上Ｎより小さい整数）の値の組毎に前記２Ｎ値のパルス振幅変調における２Ｍ値に対応する振幅に変調される高分解能値に変換し、前記高分解能値の系列に変換された前記第２データ列を前記ベースバンドデータ列に含める。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下に添付図面を参照して、複数の実施形態を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0009】
（第１実施形態）
まず、第１実施形態に係る情報処理システム１０について説明する。
まず、第１実施形態に係る情報処理システム１０について説明する。
【0010】
図１は、第１実施形態に係る情報処理システム１０の構成を示す図である。情報処理システム１０は、ホスト装置１２と、メモリシステム１４とを備える。
【0011】
ホスト装置１２は、ホスト内プロセッサ１６と、ホスト内通信部１８とを含む。ホスト内プロセッサ１６は、プログラムを実行し、プログラムに従った情報処理を行う。ホスト内通信部１８は、ホスト内プロセッサ１６による制御に応じて、メモリシステム１４と伝送信号の送信および受信を行う。
【0012】
メモリシステム１４は、ホスト装置１２の記憶装置として機能する。メモリシステム１４は、メモリ装置２０と、メモリコントローラ２２と、メモリシステム内プロセッサ２４と、メモリシステム内通信部２６とを含む。メモリコントローラ２２と、メモリシステム内プロセッサ２４と、メモリシステム内通信部２６とは、１の半導体装置としてパッケージングされてもよい。
【0013】
メモリ装置２０は、例えば１または複数個の不揮発性の半導体メモリである。不揮発性の半導体メモリは、例えば、ＮＡＮＤ型フラッシュメモリである。また、メモリ装置２０は、ＤＲＡＭ等の１または複数個の揮発性の半導体メモリおよび不揮発性の半導体メモリを含む構成であってもよいし、１または複数個の揮発性の半導体メモリであってもよい。
【0014】
メモリコントローラ２２は、ホスト装置１２からの要求等に応じて、メモリ装置２０に対してデータの書き込みよび読み出し等のメモリアクセスをする。メモリシステム内プロセッサ２４は、プログラムを実行し、プログラムに従った情報処理を行う。メモリシステム内通信部２６は、メモリシステム内プロセッサ２４による制御に応じて、ホスト装置１２と伝送信号の送信および受信を行う。
【0015】
図２は、ホスト内通信部１８の構成を示す図である。ホスト内通信部１８は、バスコントローラ３０と、トランスポート部３２と、ネットワーク部３４と、データリンク部３６と、データ変換部３８と、送信回路４０と、受信回路４２とを備える。トランスポート部３２、ネットワーク部３４、データリンク部３６およびデータ変換部３８は、例えば、リンクコントローラ等の回路により実現される。
【0016】
バスコントローラ３０は、バスを介してホスト内プロセッサ１６とのデータのやり取りの制御を行う。トランスポート部３２は、エラー訂正処理および再送処理等を行う。ネットワーク部３４は、経路選択および中継等のネットワークに関する処理を行う。データリンク部３６は、直接の通信対象となる装置とのやり取りに関する処理を行う。データ変換部３８は、予め定められたライン符号化方式による符号化処理および復号処理を行う。送信回路４０は、伝送信号をメモリシステム１４に送信する。受信回路４２は、メモリシステム１４から伝送信号を受信する。
【0017】
送信時において、バスコントローラ３０は、ホスト内プロセッサ１６からバスを介して実体データを取得する。送信時において、バスコントローラ３０により取得された実体データは、トランスポート部３２、ネットワーク部３４、データリンク部３６およびデータ変換部３８を経由して、送信回路４０に送られる。そして、送信回路４０は、データ変換部３８から取得したデータに対して変調処理をして伝送信号を生成し、生成した伝送信号をメモリシステム１４へと送信する。
【0018】
受信時において、受信回路４２は、メモリシステム１４から伝送信号を受信し、受信した伝送信号に対してクロック再生およびサンプリングする。受信回路４２によりサンプリングして得られたデータは、データ変換部３８、データリンク部３６、ネットワーク部３４およびトランスポート部３２を経由して、バスコントローラ３０に送られる。受信時において、バスコントローラ３０は、トランスポート部３２から取得した実体データを、バスを介してホスト内プロセッサ１６に送信する。
【0019】
なお、メモリシステム内通信部２６も、ホスト内通信部１８と同様の構成である。ただし、メモリシステム内通信部２６の送信回路４０は、ホスト装置１２に伝送信号を送信する。また、メモリシステム内通信部２６の受信回路４２は、ホスト装置１２から伝送信号を受信する。また、メモリシステム内通信部２６のバスコントローラ３０は、メモリコントローラ２２またはメモリシステム内プロセッサ２４とバスを介してデータの送受信を行う。
【0020】
図３は、データ変換部３８、送信回路４０および受信回路４２の構成を示す図である。
【0021】
データ変換部３８は、符号化部４４と、復号部４６とを含む。送信回路４０は、パルス振幅変調回路４８と、送信増幅器５０とを含む。受信回路４２は、受信増幅器５２と、クロック再生回路５４と、サンプリング回路５６とを含む。
【0022】
送信時において、符号化部４４は、データリンク部３６から、２値で表されるデータの系列である伝送データ列を受け取る。なお、本実施形態においては、符号化部４４は、データリンク部３６から、伝送データ列における制御コードの位置を示すＫ／Ｄ信号をさらに受け取る。
【0023】
符号化部４４は、伝送データ列を予め定められた第１ライン符号化方式で符号化して、２値で表されるデータの系列であるベースバンドデータ列に変換する。第１ライン符号化方式は、例えば、多値の振幅変調に適した符号化方式である。例えば、第１ライン符号化方式は、１２８ｂ／１３２ｂ符号化方式である。第１ライン符号化方式は、６４ｂ／６８ｂ符号化方式等の他の符号化方式であってもよい。そして、符号化部４４は、ベースバンドデータ列を送信回路４０に与える。
【0024】
送信時において、パルス振幅変調回路４８は、符号化部４４からベースバンドデータ列を受け取る。パルス振幅変調回路４８は、ベースバンドデータ列を２個の値の組毎に４値のパルス振幅変調をして伝送信号を生成する。なお、伝送信号における、ベースバンドデータ列における２個の値の組（すなわち、４値）を変調する周期を、単位期間と呼ぶ。
【0025】
送信時において、送信増幅器５０は、パルス振幅変調回路４８が生成した伝送信号を増幅して伝送路を介して通信対象の装置に送信する。本実施形態においては、送信増幅器５０は、差動の伝送信号を、伝送路を介して通信対象に送信する。
【0026】
受信時において、受信増幅器５２は、通信対象から伝送路を介して、単位期間毎に４値のパルス振幅変調がされた伝送信号を受信して、受信した信号を増幅して出力する。本実施形態においては、受信増幅器５２は、差動の伝送信号を受信して、シングルエンドの伝送信号を出力する。クロック再生回路５４は、伝送信号から、単位期間に同期したクロック信号を再生する。サンプリング回路５６は、再生されたクロック信号に基づいて、伝送信号を単位期間毎にサンプリングして、単位期間毎にそれぞれが２値で表される２個の値の組を取得する。そして、サンプリング回路５６は、サンプリングして得られた２値で表されるデータの系列であるベースバンドデータ列を生成する。サンプリング回路５６は、生成したベースバンドデータ列を復号部４６に与える。
【0027】
受信時において、復号部４６は、受信回路４２からベースバンドデータ列を受け取る。復号部４６は、ベースバンドデータ列を予め定められた第１ライン符号化方式で復号して、２値で表されるデータの系列である伝送データ列を生成する。そして、復号部４６は、生成した伝送データ列をデータリンク部３６に与える。本実施形態においては、復号部４６は、ベースバンドデータ列に含まれる制御コードを検出し、伝送データ列における制御コードの位置を示すＫ／Ｄ信号をデータリンク部３６に与える。
【0028】
図４は、４値のパルス振幅変調がされた伝送信号の波形を示す図である。４値のパルス振幅変調がされた伝送信号は、単位期間毎に、異なる４つの振幅を取りうる。
【0029】
例えば、伝送信号の振幅の中間値を０とする。伝送信号は、変調された値が００である場合、振幅が例えば－３となる。また、伝送信号は、変調された値が０１である場合、振幅が例えば－１となる。また、伝送信号は、変調された値が１０である場合、振幅が＋１となる。また、伝送信号は、変調された値が１１である場合、振幅が＋３となる。
【0030】
なお、伝送信号に変調される値は、Ｇｒａｙコードであってもよい。伝送信号は、変調された値がＧｒａｙコードの１１である場合、振幅が＋１となる。また、伝送信号は、変調された値がＧｒａｙコードの１０である場合、振幅が＋３となる。なお、伝送信号の振幅の値は、一例であり、他のレベルであってもよい。また、伝送信号の振幅は、変調された値に対して、正負が反転してもよい。
【0031】
ここで、伝送信号が取りうる４つの振幅のうち、最大振幅に変調される２個の値の組を、最大値と呼ぶ。図４の例において、通常２値コードの最大値は、１１であり、Ｇｒａｙコードの最大値は、１０である。
【0032】
また、伝送信号が取りうる４つの振幅のうち、最小振幅に変調される２個の値の組を、最小値と呼ぶ。図４の例において、通常２値コードの最小値は、００であり、Ｇｒａｙコードの最小値は、同じく００である。
【0033】
図５は、本実施形態における伝送信号の変調方法および復号方法を示す図である。
【0034】
送信時において、符号化部４４は、データリンク部３６から伝送データ列を受け取る。符号化部４４は、伝送データ列のうちの第１データ列を４値モードで符号化をする。具体的には、符号化部４４は、第１データ列を第１ライン符号化方式で符号化してベースバンドデータ列に含める。
【0035】
また、符号化部４４は、伝送データ列のうちの第１データ列とは異なる第２データ列を２値モードで符号化をする。具体的には、符号化部４４は、第２データ列を第１ライン符号化方式とは異なる第２ライン符号化方式で符号化する。第２ライン符号化方式は、例えば８ｂ／１０ｂ符号化方式である。
【0036】
続いて、符号化部４４は、第２ライン符号化方式で符号化した第２データ列に含まれる各値を、高分解能値に変換する。高分解能値は、４値のパルス振幅変調における最大振幅に変調される最大値または最小振幅に変調される最小値の何れかを表す値である。例えば、符号化部４４は、第２データ列に含まれる１を１１に変換する。また、符号化部４４は、第２データ列に含まれる０を００に変換する。なお、Ｇｒａｙコードを用いる場合には、符号化部４４は、第２データ列に含まれる１を１０に変換する。なお、２値モードにおいて、符号化部４４は、最大振幅または最小振幅以外の振幅を使用しない。そして、符号化部４４は、高分解能値の系列に変換された第２データ列をベースバンドデータ列に含める。
【0037】
受信時において、復号部４６は、受信回路４２からベースバンドデータ列を受け取る。復号部４６は、ベースバンドデータ列のうちの第１データ列を４値モードで復号する。具体的には、復号部４６は、第１データ列を第１ライン符号化方式で復号して伝送データ列に含めて出力する。
【0038】
また、復号部４６は、ベースバンドデータ列のうち第１データ列とは異なる第２データ列を２値モードで復号する。具体的には、まず、復号部４６は、第２データ列を２個の値の組毎に２値で表される低分解能値に変換する。例えば、復号部４６は、単位期間においてサンプリングされた、振幅が中間値よりも大きい２個の値の組、例えば１１または１０を、１に変換する。また、復号部４６は、単位期間においてサンプリングされた、振幅が中間値よりも小さい２個の値の組、例えば００または０１を、０に変換する。そして、復号部４６は、低分解能値の系列に変換された第２データ列を第２ライン符号化方式で復号して伝送データ列に含めて出力する。
【0039】
例えば、第２データ列は、送受信の制御のための制御コードである。例えば、符号化部４４は、Ｋ／Ｄ信号を参照することにより、データリンク部３６から与えられる伝送データ列における制御コードの位置を検出することができる。また、例えば、復号部４６は、ベースバンドデータ列に含まれる同期コードの位置から、ベースバンドデータ列に含まれる制御コードの位置を検出することができる。
【0040】
以上のような、第１実施形態に係る情報処理システム１０は、４値のパルス振幅変調がされた伝送信号の一部に、２値で表されるデータの系列である第２データ列を変調することができる。第２データ列は、２値を表すデータの系列であるので、従来採用していた符号化方式、例えば、８ｂ／１０ｂ符号化方式により符号化をすることができる。これにより、第１実施形態に係る情報処理システム１０は、２値信号に対して用いられるライン符号化方式との親和性を高くした、４値のパルス振幅変調をした伝送信号を、送受信することができる。例えば、第１実施形態に係る情報処理システム１０は、２値信号に対して用いられるライン符号化方式で用いられる制御コードを、４値のパルス振幅変調がされた伝送信号の一部に変調した伝送信号を、送受信することができる。
【0041】
送信回路４０および受信回路４２は、４値のパルス振幅変調に限らず、単位期間毎に２Ｎ値（Ｎは２以上の整数）のパルス振幅変調がされた伝送信号を送受信してもよい。
【0042】
この場合、送信時において、送信回路４０は、ベースバンドデータ列をＮ個の値の組毎に２Ｎ値のパルス振幅変調をすることにより伝送信号を生成する。この場合、符号化部４４は、伝送データ列のうちの第１データ列を２Ｎ値モードで符号化をする。具体的には、符号化部４４は、第１データ列を第１ライン符号化方式により符号化してベースバンドデータ列に含める。
【0043】
また、符号化部４４は、伝送データ列のうちの第１データ列とは異なる第２データ列を２Ｍ値モード（Ｍは１以上Ｎより小さい整数）で符号化する。具体的には、まず、符号化部４４は、第２データ列を第１ライン符号化方式とは異なる第２ライン符号化方式で符号化する。続いて、符号化部４４は、第２ライン符号化方式で符号化した第２データ列をＭ個の値の組毎に２Ｎ値のパルス振幅変調における２Ｍ値に対応する振幅に変調される高分解能値に変換する。そして、符号化部４４は、高分解能値の系列に変換された第２データ列をベースバンドデータ列に含める。
【0044】
また、受信時において、受信回路４２は、単位期間毎に２Ｎ値のパルス振幅変調がされた伝送信号を受信する。そして、受信回路４２は、伝送信号を単位期間毎にサンプリングしてベースバンドデータ列を生成する。
【0045】
この場合において、復号部４６は、ベースバンドデータ列のうちの第１データ列を２Ｎ値モードで復号する。具体的には、復号部４６は、第１データ列を第１ライン符号化方式で復号して伝送データ列に含める。
【0046】
また、復号部４６は、ベースバンドデータ列のうち第１データ列とは異なる第２データ列を２Ｍ値モードで復号する。具体的には、まず、復号部４６は、第２データ列をＮ個の値の組毎に２Ｍ値を表す低分解能値に変換する。そして、復号部４６は、低分解能値の系列に変換された第２データ列を第２ライン符号化方式で復号して伝送データ列に含める。
【0047】
【0048】
８値（＝２３値）のパルス振幅変調がされた伝送信号を送信する場合、符号化部４４は、第２データ列を４値（＝２２値）モードまたは２値（＝２１値）モードで、符号化をしてもよい。
【0049】
４値モードにおいて、符号化部４４は、第２データ列を２個の値の組毎に、８値のうちの４値に対応する振幅に変調される高分解能値に変換する。例えば、符号化部４４は、００を０００に変換し、０１を０１０に変換し、１０を１０１に変換し、１１を１１１に変換する。なお、８値のうちの４値に対応する振幅は、最大振幅および最小振幅を含むことが好ましい。
【0050】
２値モードにおいて、符号化部４４は、第２データ列に含まれるそれぞれの値を、８値のうちの２値に対応する振幅に変調される高分解能値に変換する。例えば、符号化部４４は、０を０００に変換し、１を１１１に変換する。なお、８値のうちの２値に対応する振幅は、最大振幅および最小振幅であることが好ましい。
【0051】
また、例えば、８値のパルス振幅変調がされた伝送信号を受信する場合、復号部４６は、第２データ列を４値モードまたは２値モードで、復号してもよい。
【0052】
４値モードにおいて、復号部４６は、第２データ列を３個の値の組毎に４値を表す低分解能値に変換する。例えば、復号部４６は、サンプリングして得られた３個の値の組が０００または００１の場合は、００に変換する。また、例えば、復号部４６は、サンプリングして得られた３個の値の組が０１０または０１１の場合は、０１に変換する。また、例えば、復号部４６は、サンプリングして得られた３個の値の組が１００または１０１の場合は、１０に変換する。また、例えば、復号部４６は、サンプリングして得られた３個の値の組が１１０または１１１の場合は、１１に変換する。
【0053】
また、２値モードにおいて、復号部４６は、第２データ列を３個の値の組毎に、２値で表される低分解能値に変換する。例えば、復号部４６は、サンプリングして得られた値が０００、００１、０１０または０１１の場合は、０に変換する。また、復号部４６は、サンプリングして得られた値が１００、１０１、１１０または１１１の場合は、１に変換する。
【0054】
このような情報処理システム１０は、２Ｎ値のパルス振幅変調がされた伝送信号の一部に、２Ｎより小さい値のデータ系列を変調することができる。これにより、情報処理システム１０は、２Ｎより小さい値のデータ系列に対して用いられるライン符号化方式との親和性を高くした、２Ｎ値のパルス振幅変調をした伝送信号を、送受信することができる。
【0055】
（第２実施形態）
つぎに、第２実施形態に係る情報処理システム１０について説明する。第２実施形態に係る情報処理システム１０の全体構成は、図１から図３に示した構成と同一である。また、第２実施形態の説明において、第１実施形態と略同一の機能および構成を有する構成要素については、同一の符号を付けて相違点を除き詳細な説明を省略する。第３実施形態以降も同様である。
つぎに、第２実施形態に係る情報処理システム１０について説明する。第２実施形態に係る情報処理システム１０の全体構成は、図１から図３に示した構成と同一である。また、第２実施形態の説明において、第１実施形態と略同一の機能および構成を有する構成要素については、同一の符号を付けて相違点を除き詳細な説明を省略する。第３実施形態以降も同様である。
【0056】
第２実施形態において、伝送信号は、４値のパルス振幅変調がされる。第２実施形態において、第１ライン符号化方式は、１２８ｂ／１３２ｂ符号化方式である。また、第２実施形態において、第２ライン符号化方式は、８ｂ／１０ｂ符号化方式である。第３実施形態以降も同様である。
【0057】
図７は、１２８ｂ／１３２ｂ符号化方式における制御パケットの基本構成を示す図である。ベースバンドデータ列は、１２８ｂ／１３２ｂ符号化方式により定められた形式の連続した複数のパケットを含む。
【0058】
複数のパケットのそれぞれは、１２８ｂ／１３２ｂ符号化方式により定められたデータ長の複数のブロックを含む。複数のブロックのそれぞれは、データ長が１３２ビットである。
【0059】
複数のブロックのそれぞれは、同期コードであるシンクヘッダと、シンクヘッダに続くデータ領域とを含む。シンクヘッダは、４ビット長である。データ領域は、１２８ビット長である。
【0060】
シンクヘッダは、ブロックの先頭であることを示す。復号部４６は、シンクヘッダを検出することにより、ブロックの先頭を検出することができる。
【0061】
複数のパケットのうちの１つは、送受信の制御のために用いる予め定められた制御コードを含む制御パケットである。制御パケットは、複数のブロックのそれぞれのデータ領域に制御コードを含む。制御パケットの各ブロックのシンクヘッダは、転送されるブロックの信号を２値で解釈することを受信側に示す所定値（図７において“１”）である。復号部４６は、シンクヘッダの値と、制御パケットの先頭のブロックに含まれる所定位置の制御コード（例えば、データ領域の先頭に含まれる制御コード）の内容を参照することにより、パケット構造を識別できる。例えば、復号部４６は、制御パケットに含まれるブロックの数および各ブロックに配置される制御コードの位置等を識別することができる。
【0062】
図８は、１２８ｂ／１３２ｂ符号化方式におけるデータパケットの基本構成を示す図である。複数のパケットのうちの１つは、実体データであるペイロードデータを含むデータパケットである。データパケットは、１または複数のヘッダブロックと、１または複数のフッタブロックと、１または複数のペイロードブロックとを含む。図８では、ヘッダブロックの数とフッタブロックの数は何れも２である。
【0063】
１または複数のヘッダブロックは、データパケットの先頭に配置される。１または複数のヘッダブロックのそれぞれは、複数のブロックのうちの１つである。１または複数のヘッダブロックのそれぞれは、データ領域に制御コードを含む。
【0064】
１または複数のフッタブロックは、データパケットの末尾に配置される。１または複数のフッタブロックのそれぞれは、複数のブロックのうちの１つである。１または複数のフッタブロックのそれぞれは、データ領域に制御コードを含む。
【0065】
１または複数のペイロードブロックは、データパケットにおける１または複数のヘッダブロックと１または複数のフッタブロックとの間に配置される。１または複数のペイロードブロックのそれぞれは、複数のブロックのうちの１つである。１または複数のペイロードブロックのそれぞれは、データ領域にペイロードデータを含む。
【0066】
１または複数のヘッダブロックのそれぞれのシンクヘッダは、転送されるブロックの信号を２値で解釈することを受信側に示す所定値（図８において“１”）となっている。
【0067】
また、１または複数のフッタブロックのそれぞれのシンクヘッダは、転送されるブロックの信号を２値で解釈することを受信側に示す所定値（図８において“１”）となっている。
【0068】
復号部４６は、シンクヘッダの値と、先頭のヘッダブロックに含まれる所定位置の制御コードの内容を参照することにより、パケット構造を識別できる。例えば、復号部４６は、データパケットに含まれるブロックの数、ヘッダブロックの位置、フッタブロックの位置、並びに、ヘッダブロックおよびフッタブロックに配置される制御コードの位置等を識別することができる。
【0069】
図９は、第２実施形態に係る制御パケットの一例を示す図である。制御パケットを生成する場合、符号化部４４は、伝送データ列に含まれる８ビットの制御コードを取得する。符号化部４４は、１つの制御パケットに複数個の制御コードを含める場合、制御コードを１つずつ順次に取得する。
【0070】
制御パケットを生成する場合、符号化部４４は、制御コード毎に、８ビットの制御コードを８ｂ／１０ｂ符号化方式で符号化する。これにより、符号化部４４は、８ｂ／１０ｂ符号化方式で符号化した１０ビットの制御コードを生成することができる。続いて、符号化部４４は、８ｂ／１０ｂ符号化方式で符号化した１０ビットの制御コードに含まれる各値を、高分解能値に変換する。例えば、符号化部４４は、制御コードに含まれる０を、４値モードの最小振幅に変調される最小値である００に変換し、制御コードに含まれる１を、４値モードの最大振幅に変調される最大値である１１に変換する。これにより、符号化部４４は、高分解能値の系列に変換された２０ビットの制御コードを生成することができる。そして、符号化部４４は、高分解能値の系列に変換された２０ビットの制御コードを、制御パケットにおける所定の位置に含める。
【0071】
このような処理を実行することにより、符号化部４４は、制御パケットに含まれる複数のブロックのそれぞれのデータ領域（１２８ビット）に１または複数の制御コードを含めることができる。
【0072】
なお、第２実施形態においては、符号化部４４は、２０ビットの制御コードの全体が１つのブロック内に収まるように、１または複数の制御コードをブロック内に含める。ブロックのデータ領域が１２８ビット長であるのに対して、制御コードは、２０ビット長である。従って、ブロックのデータ領域には、制御コードが含まれない余剰領域が生じる。例えば、６個の制御パケットを含むブロックは、８ビットの余剰領域を含む。また、例えば、２個の制御パケットを含むブロックは、８８ビット分の余剰領域を含む。
【0073】
そこで、制御パケットを生成する場合、符号化部４４は、制御パケットに含まれる複数のブロックのそれぞれについて、余剰領域に対応するビット数の余剰データを生成する。そして、符号化部４４は、制御パケットに含まれる複数のブロックのそれぞれおける制御コードが含まれない余剰領域に、生成した余剰データを含める。
【0074】
余剰データは、高分解能値の系列に表されたデータ列であってもよい。また、例えば、余剰データは、４値を表す値の予め定められた系列のデータ列であってもよい。また、余剰データは、直流レベルが０となるようなパターンのデータであってもよい。また、余剰データは、所定の値に固定されたデータであってもよい。このような余剰データを生成することにより、符号化部４４は、制御パケットに含まれる複数のブロックのそれぞれについて、データ領域に含める１２８ビット分のデータ列を生成することができる。
【0075】
制御パケットを取得した場合、復号部４６は、取得した制御パケットに含まれるブロックのデータ領域から、２０ビットの制御コードを取得する。制御パケットに複数の制御コードが含まれる場合、復号部４６は、複数の制御コードの全てを１つずつ順次に取得する。
【0076】
復号部４６は、２０ビットの制御コード毎に、取得した２０ビットの制御コードを２個の値の組毎に低分解能値に変換する。これにより、復号部４６は、低分解能値の系列に変換された１０ビットの制御コードを生成することができる。
【0077】
続いて、復号部４６は、低分解能値の系列に変換された１０ビットの制御コードを、８ｂ／１０ｂ符号化方式で復号する。これにより、復号部４６は、８ｂ／１０ｂ符号化方式で復号した８ビットの制御コードを生成することができる。そして、復号部４６は、８ｂ／１０ｂ符号化方式で復号した８ビットの制御コードを伝送データ列に含めて、出力する。なお、復号部４６は、制御パケットにおける制御コードが含まれない余剰領域における余剰データについては、復号せずに廃棄する。
【0078】
図１０は、第２実施形態に係るデータパケットの一例を示す図である。データパケットを生成する場合、符号化部４４は、伝送データ列に含まれる１２８ビットのペイロードデータを取得する。そして、符号化部４４は、１２８ビットのペイロードデータを無変換で、ペイロードブロックのデータ領域に含める。なお、符号化部４４は、伝送データ列に含まれるデータ列を何らかの方式により符号化した後にペイロードブロックのデータ領域に含めてもよい。
【0079】
また、データパケットを生成する場合、符号化部４４は、伝送データ列に含まれる８ビットの制御コードを取得する。符号化部４４は、１つのデータパケットに複数個の制御コードを含める場合、１つずつ順次に制御コードを取得する。
【0080】
データパケットを生成する場合、符号化部４４は、制御コード毎に、８ビットの制御コードを８ｂ／１０ｂ符号化方式で符号化する。続いて、符号化部４４は、８ｂ／１０ｂ符号化方式で符号化した１０ビットの制御コードに含まれる各値を、高分解能値に変換する。そして、符号化部４４は、高分解能値の系列に変換された２０ビットの制御コードを、データパケットにおける１または複数のヘッダブロックおよび１または複数のフッタブロックに含める。
【0081】
さらに、符号化部４４は、１または複数のヘッダブロックおよび１または複数のフッタブロックのうちの制御コードが含まれない余剰領域に対応するビット数の余剰データを生成する。そして、符号化部４４は、１または複数のヘッダブロックおよび１または複数のフッタブロックのそれぞれにおける余剰領域に、生成した余剰データを含める。これにより、符号化部４４は、ヘッダブロックまたはフッタブロックについて、データ領域に含める１２８ビット分のデータ列を生成することができる。
【0082】
また、データパケットを取得した場合、復号部４６は、１または複数のペイロードブロックのそれぞれのデータ領域から、１２８ビットのペイロードデータを取得する。そして、復号部４６は、１または複数のペイロードブロックのそれぞれに含まれるペイロードデータを伝送データ列に含めて、出力する。なお、復号部４６は、１または複数のペイロードブロックのそれぞれに含まれるペイロードデータを何らかの方式により復号した後にデータ列に含めて、出力してもよい。
【0083】
また、データパケットを取得した場合、復号部４６は、１または複数のヘッダブロックおよび１または複数のフッタブロックのそれぞれのデータ領域から、２０ビットの制御コードを取得する。データパケットに複数の制御コードが含まれる場合、復号部４６は、複数の制御コードの全てを順番に取得する。
【0084】
復号部４６は、２０ビットの制御コード毎に、取得した２０ビットの制御コードを２個の値の組毎に低分解能値に変換する。続いて、復号部４６は、低分解能値の系列に変換された１０ビットの制御コードを、８ｂ／１０ｂ符号化方式で復号する。そして、復号部４６は、８ｂ／１０ｂ符号化方式で復号した８ビットの制御コードを伝送データ列に含めて、出力する。なお、復号部４６は、１または複数のヘッダブロックおよび１または複数のフッタブロックにおける制御コードが含まれない余剰領域における余剰データについては、復号せずに廃棄する。
【0085】
図１１は、第２実施形態に係る符号化部４４の構成を示す図である。符号化部４４は、データリンク部３６から伝送データ列を受け取る。符号化部４４は、受け取った伝送データ列に対して、ブロックに同期したサイクル毎に処理を行う。
【0086】
第２実施形態に係る符号化部４４は、８－１０変換部６２と、高分解能化部６４と、符号化バッファ６６と、余剰データ発生部６８と、第１マルチプレクサ７０と、第２マルチプレクサ７２と、ライン符号化部７４と、符号化制御部７６とを備える。
【0087】
８－１０変換部６２は、データリンク部３６からＫ／Ｄ信号および伝送データ列を受け取る。８－１０変換部６２は、Ｋ／Ｄ信号に基づき伝送データ列における制御コードの位置を判断する。８－１０変換部６２は、伝送データ列に制御コードが含まれる場合、伝送データ列から制御コードを取得する。伝送データ列に含まれる制御コードは、８ビットである。８－１０変換部６２は、１サイクルに複数個の制御コードを取得してもよい。
【0088】
８－１０変換部６２は、取得した制御コードを８ｂ／１０ｂ符号化方式で符号化する。これにより、８－１０変換部６２は、１０ビットの制御コードを生成することができる。なお、８－１０変換部６２は、１サイクルに複数の制御コードを取得した場合には、複数の制御コードのそれぞれを８ｂ／１０ｂ符号化方式で符号化する。
【0089】
高分解能化部６４は、８－１０変換部６２から、８ｂ／１０ｂ符号化方式で符号化した１０ビットの制御コードを受け取る。高分解能化部６４は、受け取った１０ビットの制御コードに含まれる各値を４値のパルス振幅変調における最大振幅に変調される最大値または最小振幅に変調される最小値の何れかを表す高分解能値に変換する。これにより、高分解能化部６４は、高分解能値の系列に変換された２０ビットの制御コードを生成することができる。なお、高分解能化部６４は、１サイクルにおいて、複数の制御コードを取得した場合には、複数の制御コードのそれぞれを、高分解能値の系列に変換された２０ビットの制御コードに変換する。
【0090】
符号化バッファ６６は、高分解能化部６４から、高分解能値の系列に変換された２０ビットの制御コードを受け取る。符号化バッファ６６は、受け取った高分解能値の系列に変換された２０ビットの制御コードを、受け取った順に出力する。また、符号化バッファ６６は、高分解能値の系列に変換された２０ビットの制御コードを次のサイクルにおいてブロックに含める場合、受け取った２０ビットの制御コードを次のサイクルまで保持する。
【0091】
余剰データ発生部６８は、制御コードを含むブロックを処理するサイクルにおいて、余剰領域に含める余剰データを発生する。
【0092】
第１マルチプレクサ７０は、符号化バッファ６６から２０ビットの制御コードを受け取る。また、第１マルチプレクサ７０は、余剰データ発生部６８から出力された余剰データを受け取る。第１マルチプレクサ７０は、符号化制御部７６による制御に従って、サイクル内において、２０ビットの制御コードおよび余剰データの何れか一方を選択して出力する。これにより、第１マルチプレクサ７０は、制御コードを含むブロックを生成するサイクルにおいて、１２８ビットのデータ列を出力することができる。
【0093】
第２マルチプレクサ７２は、データリンク部３６から１２８ビット分の伝送データ列を受け取る。また、第２マルチプレクサ７２は、第１マルチプレクサ７０から１２８ビットのデータ列を受け取る。第２マルチプレクサ７２は、符号化制御部７６による制御に従って、サイクル毎に、１２８ビットの伝送データ列または第１マルチプレクサ７０から出力されたデータ列の何れかを一方を選択して出力する。第２マルチプレクサ７２は、ペイロードブロックを生成する場合、データリンク部３６からの１２８ビット分の伝送データ列を出力する。また、第２マルチプレクサ７２は、制御コードを含むブロックを生成する場合、第１マルチプレクサ７０からの１２８ビットのデータ列を出力する。
【0094】
ライン符号化部７４は、サイクル毎に、第２マルチプレクサ７２から出力された１２８ビットのデータ列を受け取る。ライン符号化部７４は、１２８ビットのデータ列の先頭に、４ビットの同期コードであるシンクヘッダを付加して、１３２ビットのデータ列を生成する。ライン符号化部７４は、シンクヘッダの値を符号化制御部７６により制御に応じて変更する。なお、ライン符号化部７４は、シンクヘッダを除くブロック内のデータに対して予め定められた方式でスクランブル処理をしてもよい。そして、ライン符号化部７４は、サイクル毎に、生成した１３２ビットのデータ列を、１ブロック分のベースバンドデータ列として、送信回路４０に出力する。
【0095】
符号化制御部７６は、データリンク部３６からＫ／Ｄ信号および伝送データ列を受け取る。符号化制御部７６は、Ｋ／Ｄ信号および伝送データ列の内容に応じて、第１マルチプレクサ７０の切り替えタイミングを制御する。
【0096】
また、符号化制御部７６は、Ｋ／Ｄ信号および伝送データ列の内容に応じて、第２マルチプレクサ７２の切り替えタイミングを制御する。また、符号化制御部７６は、Ｋ／Ｄ信号および伝送データ列の内容に応じて、ライン符号化部７４により生成されるシンクヘッダの値を制御する。
【0097】
このような構成の符号化部４４は、データリンク部３６から受け取った伝送データ列を１２８ｂ／１３２ｂ符号化方式で符号化してベースバンドデータ列に変換することができる。さらに、符号化部４４は、伝送データ列に含まれる制御コードを８ｂ／１０ｂ符号化方式で符号化することができる。さらに、符号化部４４は、８ｂ／１０ｂ符号化方式で符号化した制御コードに含まれる各値を、４値のパルス振幅変調における最大振幅に変調される最大値または最小振幅に変調される最小値の何れかを表す高分解能値に変換することができる。そして、符号化部４４は、高分解能値の系列に変換された制御コードを、１２８ｂ／１３２ｂ符号化方式で符号化したベースバンドデータ列に含めることができる。
【0098】
図１２は、第２実施形態に係る復号部４６の構成を示す図である。復号部４６は、サイクル毎に、受信回路４２から、１ブロック分の１３２ビットのベースバンドデータ列を取得する。復号部４６は、受け取った１３２ビットのベースバンドデータ列に対してブロックに同期したサイクル毎に処理を行う。
【0099】
第２実施形態に係る復号部４６は、ライン復号部８０と、低分解能化部８２と、１０－８変換部８４と、復号バッファ８６と、第３マルチプレクサ８８と、復号制御部９０とを備える。
【0100】
ライン復号部８０は、サイクル毎に、１ブロック分の１３２ビットのベースバンドデータ列を受信回路４２から受け取る。ライン復号部８０は、１３２ビットのベースバンドデータ列の先頭の４ビットのシンクヘッダを復号制御部９０に与え、残りの１２８ビットのデータ列を低分解能化部８２および第３マルチプレクサ８８に与える。ライン復号部８０は、シンクヘッダを除く１２８ビットのデータ列に対して、予め定められた方式でデスクランブル処理をしてもよい。
【0101】
低分解能化部８２は、制御コードを含むブロックを復号するサイクルである場合、復号制御部９０の制御に従い、１２８ビットのベースバンドデータ列から、１または複数個の２０ビットの制御コードを取得する。なお、低分解能化部８２は、１２８ビットのベースバンドデータ列のうち、制御コードが含まれない余剰領域における余剰データを廃棄する。
【0102】
低分解能化部８２は、取得した２０ビットの制御コードのそれぞれを２個の値の組毎に低分解能値に変換する。これにより、低分解能化部８２は、１０ビットの制御コードを生成することができる。
【0103】
１０－８変換部８４は、低分解能化部８２から１０ビットの制御コードを取得する。１０－８変換部８４は、１０ビットの制御コードを取得する毎に、取得した１０ビットの制御コードを８ｂ／１０ｂ符号化方式で復号する。これにより、１０－８変換部８４は、８ビットの制御コードを生成することができる。さらに、１０－８変換部８４は、伝送データ列が、制御コードであるか、ペイロードデータであるかを示すＫ／Ｄ信号を生成する。１０－８変換部８４は、生成したＫ／Ｄ信号をデータリンク部３６へ出力する。
【0104】
復号バッファ８６は、８ｂ／１０ｂ符号化方式で復号した８ビットの制御コードを、受け取った順に出力する。また、復号バッファ８６は、受け取った８ビットの制御コードを次のサイクルにおいて伝送データ列に含める場合、受け取った８ビットの制御コードを次のサイクルまで保持する。
【0105】
第３マルチプレクサ８８は、ライン復号部８０がペイロードブロックを受け取った場合、ライン復号部８０から受け取ったペイロードブロックのデータ領域に含まれる１２８ビットのペイロードデータを受け取る。第３マルチプレクサ８８は、ライン復号部８０が制御コードを含むブロックを受け取った場合、復号バッファ８６から出力された制御コードを受け取る。第３マルチプレクサ８８は、復号制御部９０による制御に従って、サイクル毎に、１２８ビットのペイロードデータまたは復号バッファ８６から出力された制御コードの何れかを一方を選択して、伝送データ列として出力する。
【0106】
復号制御部９０は、ライン復号部８０から、シンクヘッダを受け取る。復号制御部９０は、シンクヘッダの位置に応じて、低分解能化部８２による２０ビットの制御コードの取得位置を制御する。復号制御部９０は、シンクヘッダの内容に応じて、第３マルチプレクサ８８から、ライン復号部８０から出力された１２８ビットのペイロードデータを出力させるか、１０－８変換部８４が復号した制御コードを出力させるかを制御する。
【0107】
このような構成の復号部４６は、受信回路４２から受け取ったベースバンドデータ列のうちのペイロードデータを伝送データ列に含めることができる。また、復号部４６は、受信回路４２から受け取ったベースバンドデータ列のうちの制御コードを２個の値の組毎に２値で表される低分解能値に変換することができる。さらに、復号部４６は、低分解能値の系列に変換された制御コードを８ｂ／１０ｂ符号化方式で復号して伝送データ列に含めることができる。
【0108】
以上のような、第２実施形態に係る情報処理システム１０は、４値のパルス振幅変調がされた伝送信号の一部から、８ｂ／１０ｂ符号化方式で符号化された制御コードを復調することができる。これにより、第２実施形態に係る情報処理システム１０は、８ｂ／１０ｂ符号化方式との親和性を高くした、４値のパルス振幅変調をした伝送信号を、送受信することができる。
【0109】
図１３は、第２実施形態の変形例に係るブロックの一例を示す図である。データパケットを生成する場合、符号化部４４は、ヘッダブロックまたはフッタブロックの余剰領域のデータ長が２０ビット以上である場合、ペイロードデータの一部である部分ペイロードデータを含めてもよい。
【0110】
ヘッダブロックまたはフッタブロックの余剰領域のデータ長が２０ビット以上である場合、８－１０変換部６２は、伝送データ列から、ペイロードデータの一部である８ビットの部分ペイロードデータを取得する。なお、８－１０変換部６２は、複数個の部分ペイロードデータを取得してもよい。
【0111】
８－１０変換部６２は、取得した８ビットの部分ペイロードデータのそれぞれを、８ｂ／１０ｂ符号化方式で符号化する。これにより、８－１０変換部６２は、１０ビットの部分ペイロードデータを生成することができる。
【0112】
高分解能化部６４は、８－１０変換部６２から、８ｂ／１０ｂ符号化方式で符号化した１０ビットの部分ペイロードデータを受け取る。高分解能化部６４は、受け取った１０ビットの部分ペイロードデータに含まれる各値を高分解能値に変換する。これにより、高分解能化部６４は、２０ビットの部分ペイロードデータを生成することができる。そして、符号化制御部７６は、第１マルチプレクサ７０を制御して、高分解能値の系列に変換された２０ビットの部分ペイロードデータを、ヘッダブロックまたはフッタブロックにおける制御コードが含まれない余剰領域に含める。
【0113】
また、取得したデータパケットにおけるヘッダブロックまたはフッタブロックの余剰領域に部分ペイロードデータが含まれている場合、低分解能化部８２は、制御コードに加えて、余剰領域の２０ビットの部分ペイロードデータを取得する。また、低分解能化部８２は、余剰領域に複数の部分ペイロードデータが含まれている場合、複数の部分ペイロードデータのそれぞれを取得する。
【0114】
低分解能化部８２は、２０ビットの部分ペイロードデータを取得する毎に、取得した２０ビットの部分ペイロードデータを２個の値の組毎に低分解能値に変換する。これにより、低分解能化部８２は、１０ビットの部分ペイロードデータを生成することができる。
【0115】
１０－８変換部８４は、低分解能化部８２から１０ビットの部分ペイロードデータを取得する。１０－８変換部８４は、１０ビットの部分ペイロードデータを取得する毎に、取得した１０ビットの部分ペイロードデータを８ｂ／１０ｂ符号化方式で復号する。これにより、１０－８変換部８４は、８ビットの部分ペイロードデータを生成することができる。
【0116】
復号バッファ８６は、８ｂ／１０ｂ符号化方式で復号した８ビットの部分ペイロードデータを、制御コードとともに受け取った順に出力して、伝送データ列に含める。また、復号バッファ８６は、受け取った８ビットの部分ペイロードデータを次のサイクルにおいて伝送データ列に含める場合、受け取った８ビットの部分ペイロードデータを次のサイクルまで保持する。
【0117】
このような第２実施形態の変形例に係る情報処理システム１０は、余剰領域を少なくしてデータの転送効率を向上させることができる。
【0118】
（第３実施形態）
つぎに、第３実施形態に係る情報処理システム１０について説明する。
つぎに、第３実施形態に係る情報処理システム１０について説明する。
【0119】
図１４は、第３実施形態に係るデータパケットの一例を示す図である。第３実施形態における符号化部４４ａは、伝送信号における振幅を単位期間毎に累加算した累積値を算出する。
【0120】
伝送信号の振幅は、一例として、取り得る最大振幅と最小振幅との中間値が０として表される。例えば、００が変調された単位期間における伝送信号の振幅は、－３となる。また、例えば、０１が変調された単位期間における伝送信号の振幅は、－１となる。また、例えば、１０が変調された単位期間における伝送信号の振幅は、＋１となる。また、例えば、１１が変調された単位期間における伝送信号の振幅は、＋３となる。
【0121】
データパケットは、ペイロードブロックを含む。ペイロードブロックに含まれるペイロードデータは、直流成分が０となるように符号化したデータでない可能性がある。直流成分が０ではないデータが変調された伝送信号を受信する場合、受信回路４２は、伝送信号を精度良くサンプリングすることができない可能性がある。
【0122】
そこで、第３実施形態に係る符号化部４４ａは、データパケットに含まれる１または複数のヘッダブロックおよび１または複数のフッタブロックのそれぞれにおける制御コードが含まれない余剰領域に、累積値を０に近づける方向に変調される補正データ列を含める。また、符号化部４４ａは、制御パケットに含まれる複数のブロックのそれぞれにおける制御コードが含まれない余剰領域に、累積値を０に近づける方向に変調される補正データ列を含めてもよい。これにより、符号化部４４ａは、伝送信号の直流成分を０に近づけることができる。従って、受信回路４２は、このような補正データ列が変調された伝送信号を受信することにより、伝送信号を精度良くサンプリングすることができる。
【0123】
図１５は、累積値の変化の一例を示す図である。例えば、制御コードを含むブロックのサイクルにおいて、直前のブロックにおいて累積値が０以上である場合、符号化部４４ａは、振幅値が負となる補正データ列を余剰領域に含める。また、例えば、制御コードを含むブロックのサイクルにおいて、直前のブロックにおいて累積値が０より小さい場合、符号化部４４ａは、振幅値が正となる補正データ列を余剰領域に含める。これにより、符号化部４４ａは、累積値を０に近づけて、伝送信号の直流成分を０に近づけることができる。
【0124】
例えば、符号化部４４ａは、単位期間毎に振幅を変化させる補正データ列を、余剰領域に含める。例えば、符号化部４４ａは、累積値が０以上である場合には、図１５に示すような、単位期間毎に、振幅値が－１（０１）と、－３（００）とが交互に変化する補正データ列を余剰領域に含める。また、例えば、符号化部４４ａは、累積値が０より小さい場合には、単位期間毎に、振幅値が＋１（１０）と、＋３（１１）とを交互に変化する補正データ列を余剰領域に含める。これにより、符号化部４４ａは、受信回路４２において精度良くクロックを再生することができる伝送信号を生成することができる。
【0125】
図１６は、第３実施形態に係る符号化部４４ａの構成を示す図である。第３実施形態に係る符号化部４４ａは、図１１に示した第２実施形態に係る符号化部４４の余剰データ発生部６８に代えて、正パターン発生部９４と、負パターン発生部９６と、第４マルチプレクサ９８と、ＤＣレベル制御部１００とを備える。
【0126】
正パターン発生部９４は、伝送信号の振幅の累積値を正方向に変化させる補正データ列を発生する。負パターン発生部９６は、伝送信号の振幅の累積値を負方向に変化させる補正データ列を発生する。第４マルチプレクサ９８は、ＤＣレベル制御部１００による制御に応じて、正パターン発生部９４から発生される補正データ列、または、負パターン発生部９６から発生される補正データ列の何れか一方を選択する。第４マルチプレクサ９８は、選択した補正データ列を第１マルチプレクサ７０へと出力する。
【0127】
ＤＣレベル制御部１００は、第２マルチプレクサ７２から出力されるデータ列に基づき、単位期間毎に伝送信号の振幅を累加算した累積値を算出する。ＤＣレベル制御部１００は、累積値が０以上である場合、第４マルチプレクサ９８に負パターン発生部９６から発生された補正データ列を選択させる。ＤＣレベル制御部１００は、累積値が０より小さい場合、第４マルチプレクサ９８に正パターン発生部９４から発生された補正データ列を選択させる。また、ＤＣレベル制御部１００は、算出した累積値を８－１０変換部６２にも与える。８－１０変換部６２は、例えば、フッタブロックに含まれる制御コードを、直前に与えられた累積値に基づき、累積値を０に近づけるように８ｂ／１０ｂ符号化方式により符号化する。
【0128】
このような構成の符号化部４４ａは、余剰領域に、累積値を０に近づける方向に補正データ列を含めることができる。なお、第３実施形態に係る復号部４６は、図１２に示した第２実施形態に係る復号部４６と同一の構成である。第３実施形態に係る復号部４６は、低分解能化部８２が余剰データを破棄するのに代えて、低分解能化部８２が補正データ列を破棄する。
【0129】
このような第３実施形態に係る情報処理システム１０は、伝送効率を維持しながら、伝送信号の直流成分を０に近づけることができる。従って、第３実施形態に係る情報処理システム１０は、伝送効率を維持しながら、伝送信号を精度良く受信することができる。
【0130】
（第４実施形態）
つぎに、第４実施形態に係る情報処理システム１０について説明する。
つぎに、第４実施形態に係る情報処理システム１０について説明する。
【0131】
図１７は、第４実施形態に係るデータパケットの一例を示す図である。第４実施形態における符号化部４４ｂは、伝送信号における振幅を単位期間毎に累加算した累積値を算出する。第４実施形態において、伝送信号の振幅は、取り得る最大振幅と最小振幅との中間値が０として表される。例えば、符号化部４４ｂは、第３実施形態と同様の方法で、伝送信号における振幅の累積値を算出する。
【0132】
そして、データパケットを生成する場合、符号化部４４ｂは、累積値の絶対値が予め定められた第１閾値より大きくなった後、累積値の絶対値が予め定められた第２閾値より小さくなるまでの第１期間において、ペイロードブロックに含めるペイロードデータを、２値モードで符号化する。すなわち、第１期間において、符号化部４４ｂは、ペイロードブロックに含めるペイロードデータを８ｂ／１０ｂ符号化方式で符号化する。例えば、符号化部４４ｂは、ペイロードデータを８ビット毎に所定個の部分ペイロードデータを取得する。そして、符号化部４４ｂは、８ビットの部分ペイロードデータのそれぞれを、８ｂ／１０ｂ符号化方式で符号化する。これにより、符号化部４４ｂは、１０ビットの部分ペイロードデータを生成することができる。
【0133】
続いて、第１期間において、符号化部４４ｂは、８ｂ／１０ｂ符号化方式で符号化したペイロードデータに含まれる各値を高分解能値に変換する。例えば、符号化部４４ｂは、８ｂ／１０ｂ符号化方式で符号化した１０ビットの部分ペイロードデータに含まれる各値を高分解能値に変換する。これにより、符号化部４４ｂは、高分解能値の系列である２０ビットの部分ペイロードデータを生成することができる。
【0134】
そして、第１期間において、符号化部４４ｂは、高分解能値の系列に変換されたペイロードデータをペイロードブロックに含める。例えば、符号化部４４ｂは、１つのペイロードブロックに、高分解能値の系列に変換された２０ビットの部分ペイロードデータを６個含める。
【0135】
また、データパケットを生成する場合、符号化部４４ｂは、第１期間とは異なる第２期間、つまり、累積値の絶対値が第２閾値より小さくなった後に累積値の絶対値が第１閾値より大きくなるまでの期間において、ペイロードブロックに含めるペイロードデータを、４値モードで符号化する。すなわち、符号化部４４ｂは、第２期間において、ペイロードデータを第１ライン符号化方式で符号化してペイロードブロックに含める。例えば、符号化部４４ｂは、第２期間において、１２８ビットのペイロードデータを無変換でペイロードブロックに含める。
【0136】
ペイロードブロックに含まれるペイロードデータは、直流成分が０となるように符号化したデータでない可能性がある。これに対して、８ｂ／１０ｂ変換されたデータ列は、直流成分が０となるように符号化される。
【0137】
従って、符号化部４４ｂは、伝送信号の振幅の累積値の絶対値が第１閾値より大きくなった場合、その後、２値モードでペイロードデータを符号化することにより、伝送信号の振幅の累積値の絶対値を０に近づく方向に変化させることができる。また、符号化部４４ｂは、伝送信号の振幅の累積値の絶対値が第２閾値より小さくなった場合、その後、４値モードでペイロードデータを符号化することにより、伝送効率を高くすることができる。
【0138】
また、第４実施形態における復号部４６は、伝送信号における振幅を単位期間毎に累加算した累積値を算出する。
【0139】
データパケットを取得した場合、復号部４６は、累積値の絶対値が第１閾値より大きくなった後、累積値の絶対値が第２閾値より小さくなるまでの第３期間において、ペイロードブロックにおけるペイロードデータを、２値モードで復号する。すなわち、第３期間において、復号部４６は、ペイロードブロックにおけるペイロードデータから２０ビット毎に部分ペイロードデータを取得する。復号部４６は、取得した２０ビットの部分ペイロードデータを２個の値の組毎に低分解能値に変換する。これにより、復号部４６は、低分解能値の系列に変換された１０ビットの部分ペイロードデータを生成することができる。
【0140】
続いて、第３期間において、復号部４６は、低分解能値の系列に変換された１０ビットの部分ペイロードデータを、８ｂ／１０ｂ符号化方式で復号する。これにより、復号部４６は、８ビットの部分ペイロードデータを生成することができる。そして、復号部４６は、第３期間において、８ｂ／１０ｂ符号化方式で復号した８ビットの部分ペイロードデータを伝送データ列に含める。なお、復号部４６は、ペイロードブロックにおける部分ペイロードデータが含まれない余剰領域における余剰データを復号せずに廃棄する。
【0141】
また、データパケットを取得した場合、復号部４６は、第３期間とは異なる第４期間、つまり、累積値の絶対値が第２閾値より小さくなった後に累積値の絶対値が第１閾値より大きくなるまでの期間において、ペイロードブロックにおけるペイロードデータを、４値モードで復号する。すなわち、復号部４６は、第４期間において、ペイロードデータを第１ライン符号化方式で復号して伝送データ列に含める。例えば、復号部４６は、第４期間において、１２８ビットのペイロードデータを無変換で伝送ブロック列に含める。
【0142】
図１８は、第４実施形態に係る符号化部４４ｂの構成を示す図である。第４実施形態に係る符号化部４４ｂは、図１１に示した第２実施形態に係る符号化部４４の構成に加えて、第１ＤＣレベル検出部１０２をさらに備える。
【0143】
第４実施形態に係る８－１０変換部６２、高分解能化部６４および符号化バッファ６６は、制御コードに加えて、ペイロードデータに対しても２値モードでの処理を実行する。
【0144】
すなわち、８－１０変換部６２は、伝送データ列に含まれるペイロードデータを８ビット毎に分割して、８ビットの部分ペイロードデータを取得する。８－１０変換部６２は、取得した８ビットの部分ペイロードデータを、８ｂ／１０ｂ符号化方式で符号化する。これにより、８－１０変換部６２は、１０ビットの部分ペイロードデータを生成することができる。
【0145】
高分解能化部６４は、８－１０変換部６２から、８ｂ／１０ｂ符号化方式で符号化した１０ビットの部分ペイロードデータを受け取る。高分解能化部６４は、受け取った１０ビットの部分ペイロードデータに含まれる各値を高分解能値に変換する。これにより、高分解能化部６４は、２０ビットの部分ペイロードデータを生成することができる。
【0146】
符号化バッファ６６は、高分解能値の系列に変換された２０ビットの部分ペイロードデータを受け取る。符号化バッファ６６は、受け取った高分解能値の系列に変換された２０ビットの部分ペイロードデータを受け取った順に出力する。また、符号化バッファ６６は、高分解能値の系列に変換された２０ビットの部分ペイロードデータを次のサイクルにおいてペイロードブロックに含める場合、受け取った２０ビットの部分ペイロードデータを次のサイクルまでに保持する。
【0147】
第１ＤＣレベル検出部１０２は、第２マルチプレクサ７２から出力されるデータ列に基づき、単位期間毎に伝送信号の振幅を累加算した累積値の絶対値を算出する。データパケットを生成する場合において、第１ＤＣレベル検出部１０２は、累積値の絶対値が第１閾値より大きくなった後、累積値の絶対値が第２閾値より小さくなるまでの第１期間において、第２マルチプレクサ７２に、高分解能値の系列に変換された２０ビットの部分ペイロードデータを選択させる。これにより、第１ＤＣレベル検出部１０２は、第１期間において、ペイロードブロックに高分解能値の系列に変換された２０ビットの部分ペイロードデータを含めることができる。また、第１ＤＣレベル検出部１０２は、算出した累積値を８－１０変換部６２にも与える。８－１０変換部６２は、例えば、フッタブロックに含まれる制御コードを、直前に与えられた累積値に基づき、累積値を０に近づけるように８ｂ／１０ｂ符号化方式により符号化する。
【0148】
また、データパケットを生成する場合において、第１ＤＣレベル検出部１０２は、第２期間において、第２マルチプレクサ７２に、伝送データ列から取得した無変換の１２８ビットのペイロードデータを選択させる。これにより、第１ＤＣレベル検出部１０２は、第２期間において、ペイロードブロックに、１２８ｂ／１３２ｂ符号化方式で符号化したペイロードデータを含めることができる。
【0149】
このような構成の符号化部４４ｂは、データパケットを生成する場合、累積値の絶対値が予め定められた第１閾値より大きくなった後、累積値の絶対値が予め定められた第２閾値より小さくなるまでの第１期間において、ペイロードブロックに含めるペイロードデータを、２値モードで符号化することができる。また、このような構成の符号化部４４ｂは、データパケットを生成する場合、第２期間において、ペイロードブロックに含めるペイロードデータを、４値モードで符号化することができる。
【0150】
【0151】
第４実施形態に係る低分解能化部８２、１０－８変換部８４および復号バッファ８６は、制御コードに加えて、ペイロードデータに対しても２値モードでの処理を実行する。
【0152】
低分解能化部８２は、ペイロードブロックを復号するサイクルである場合、復号制御部９０の制御に従い、１２８ビットのベースバンドデータ列を２０ビットの部分ペイロードデータ毎に取得する。なお、低分解能化部８２は、１２８ビットのベースバンドデータ列のうち、余剰領域における余剰データを廃棄する。
【0153】
低分解能化部８２は、２０ビットの部分ペイロードデータのそれぞれを２個の値の組毎に低分解能値に変換する。これにより、低分解能化部８２は、１０ビットの部分ペイロードデータを生成することができる。
【0154】
１０－８変換部８４は、低分解能化部８２から１０ビットの部分ペイロードデータを取得する。１０－８変換部８４は、１０ビットの部分ペイロードデータを取得する毎に、取得した１０ビットの部分ペイロードデータを８ｂ／１０ｂ符号化方式で復号する。これにより、１０－８変換部８４は、８ビットの部分ペイロードデータを生成することができる。
【0155】
復号バッファ８６は、８ｂ／１０ｂ符号化方式で復号した８ビットの部分ペイロードデータを、受け取った順に出力して伝送データ列に含める。また、復号バッファ８６は、受け取った８ビットの部分ペイロードデータを次のサイクルにおいて伝送データ列に含める場合、受け取った８ビットの部分ペイロードデータを次のサイクルまで保持する。
【0156】
第２ＤＣレベル検出部１０４は、ライン復号部８０から出力されるデータ列に基づき、単位期間毎に伝送信号の振幅を累加算した累積値の絶対値を算出する。データパケットを取得した場合において、第２ＤＣレベル検出部１０４は、累積値の絶対値が第１閾値より大きくなった後、累積値の絶対値が第２閾値より小さくなるまでの第３期間において、第３マルチプレクサ８８に、８ビットの部分ペイロードデータを選択させる。これにより、第２ＤＣレベル検出部１０４は、第３期間において、伝送データ系列に８ビットの部分ペイロードデータを含めることができる。
【0157】
また、データパケットを取得した場合において、第２ＤＣレベル検出部１０４は、第３期間とは異なる第４期間において、第３マルチプレクサ８８に、ライン復号部８０から出力された無変換の１２８ビットのペイロードデータを選択させる。これにより、第２ＤＣレベル検出部１０４は、第４期間において、伝送データ列に、１２８ｂ／１３２ｂ符号化方式で復号したペイロードデータを含めることができる。また、第２ＤＣレベル検出部１０４は、算出した累積値を１０－８変換部８４にも与える。１０－８変換部８４は、例えば、フッタブロックに含まれる制御コードを、直前に与えられた累積値に基づき、累積値を０に近づけるように８ｂ／１０ｂ符号化方式により復号する。
【0158】
このような構成の復号部４６は、データパケットを取得した場合、累積値の絶対値が第１閾値より大きくなった後、累積値の絶対値が第２閾値より小さくなるまでの第３期間において、ペイロードデータを２値モードで復号することができる。また、このような構成の復号部４６は、データパケットを取得した場合、第４期間において、ペイロードデータを４値モードで復号することができる。
【0159】
以上のような第４実施形態に係る情報処理システム１０は、伝送効率を維持しながら、伝送信号の直流成分を０に近づけることができる。従って、第４実施形態に係る情報処理システム１０は、伝送効率を維持しながら、伝送信号を精度良く受信することができる。
【0160】
（第５実施形態）
つぎに、第５実施形態に係る情報処理システム１０について説明する。
つぎに、第５実施形態に係る情報処理システム１０について説明する。
【0161】
図２０は、第５実施形態に係るブロックの一例を示す図である。符号化部４４は、伝送データ列のうちの一部の第２データ列（制御コードまたは部分ペイロードデータ）を２値モードで符号化することにより、高分解能値の系列に変換した２０ビットの第２データ列を生成する。これに対して、１２８ｂ／１３２ｂ符号化方式のデータ領域は、１２８ビットである。従って、符号化部４４は、２０ビット長の複数の第２データ列を１つのブロックに収まるようにデータ領域内に配置した場合、データ領域に第２データ列が含まれない余剰領域（例えば８ビット）が生じる。
【0162】
そこで、第５実施形態において、符号化部４４は、ブロックのデータ領域の末尾に配置される２０ビットの第２データ列（制御コードまたは部分ペイロードデータ）を、連続した２つのブロックに分割して含める。例えば、符号化部４４は、ある第１ブロックに余剰領域が発生する場合、第１ブロックの最後に配置される２０ビットの第２データ列を、余剰領域に相当するデータ長の前半の部分データ列と、残りの後半の部分データ列との２つに分割する。符号化部４４は、前半の部分データ列を第１ブロックのデータ領域の末尾に配置する。そして、符号化部４４は、後半の部分データ列を一時的にバッファに蓄積し、次のサイクルにおいて第１ブロックに続く第２ブロックのデータ領域の先頭に配置する。
【0163】
また、第５実施形態において、連続した２つのブロックに第２データ列が分割して含まれている場合、復号部４６は、連続した２つのブロックに含まれる２つのベースバンドデータ列を合成したデータ列から第２データ列を取得する。例えば、復号部４６は、第１ブロックと第２ブロックとが連続している場合、第１ブロックのベースバンドデータ列における末尾の一部分と、第２ブロックのベースバンドデータ列における先頭の一部分とを合成して、第２データ列を取得する。
【0164】
例えば、復号部４６は、第１ブロックのデータ領域の末尾から取得した前半の部分データ列を復号せずにバッファに一時的に蓄積する。そして、復号部４６は、次のサイクルにおいて、バッファに一時的に蓄積された前半の部分データ列と第２ブロックのデータ領域の先頭から取得した後半の部分データ列とを合成する。これにより、復号部４６は、連続した２つのブロックに含まれる２つのベースバンドデータ列を合成したデータ列から第２データ列を取得することができる。
【0165】
図２１は、第５実施形態に係るブロックの他の一例を示す図である。第１ライン符号化方式は、１２８ｂ／１３２ｂ符号化方式に代えて、６４ｂ／６８ｂ符号化方式であってもよい。６４ｂ／６８ｂ符号化方式のデータ領域は、６４ビットであるので、２０ビット長のデータ列を配置した場合、１２８ｂ／１３２ｂ符号化方式と同様に、余剰領域が生じる。従って、第１ライン符号化方式として６４ｂ／６８ｂ符号化方式を用いる場合も、符号化部４４は、高分解能値の系列に変換した第２データ列（例えば、制御コードまたはペイロードデータ）を、連続した２つのブロックに分割して含めてもよい。
【0166】
このような第５実施形態に係る情報処理システム１０は、余剰領域を少なくしてデータの転送効率を向上させることができる。
【0167】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0168】
１０ 情報処理システム
１２ ホスト装置
１４ メモリシステム
１６ ホスト内プロセッサ
１８ ホスト内通信部
２０ メモリ装置
２２ メモリコントローラ
２４ メモリシステム内プロセッサ
２６ メモリシステム内通信部
３８ データ変換部
４０ 送信回路
４２ 受信回路
４４，４４ａ，４４ｂ 符号化部
４６ 復号部
４８ パルス振幅変調回路
５０ 送信増幅器
５２ 受信増幅器
５４ クロック再生回路
５６ サンプリング回路
６２ ８－１０変換部
６４ 高分解能化部
６６ 符号化バッファ
６８ 余剰データ発生部
７０ 第１マルチプレクサ
７２ 第２マルチプレクサ
７４ ライン符号化部
８０ ライン復号部
８２ 低分解能化部
８４ １０－８変換部
８６ 復号バッファ
８８ 第３マルチプレクサ
９０ 復号制御部
９４ 正パターン発生部
９６ 負パターン発生部
９８ 第４マルチプレクサ
１００ ＤＣレベル制御部
１０２ 第１ＤＣレベル検出部
１０４ 第２ＤＣレベル検出部
１２ ホスト装置
１４ メモリシステム
１６ ホスト内プロセッサ
１８ ホスト内通信部
２０ メモリ装置
２２ メモリコントローラ
２４ メモリシステム内プロセッサ
２６ メモリシステム内通信部
３８ データ変換部
４０ 送信回路
４２ 受信回路
４４，４４ａ，４４ｂ 符号化部
４６ 復号部
４８ パルス振幅変調回路
５０ 送信増幅器
５２ 受信増幅器
５４ クロック再生回路
５６ サンプリング回路
６２ ８－１０変換部
６４ 高分解能化部
６６ 符号化バッファ
６８ 余剰データ発生部
７０ 第１マルチプレクサ
７２ 第２マルチプレクサ
７４ ライン符号化部
８０ ライン復号部
８２ 低分解能化部
８４ １０－８変換部
８６ 復号バッファ
８８ 第３マルチプレクサ
９０ 復号制御部
９４ 正パターン発生部
９６ 負パターン発生部
９８ 第４マルチプレクサ
１００ ＤＣレベル制御部
１０２ 第１ＤＣレベル検出部
１０４ 第２ＤＣレベル検出部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】