知財求人 - 知財ポータルサイト「IP Force」
特開2024-44114パターン形成方法、半導体装置の製造方法、および半導体装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024044114
(43)【公開日】2024-04-02
(54)【発明の名称】パターン形成方法、半導体装置の製造方法、および半導体装置
(51)【国際特許分類】
H01L 21/027 20060101AFI20240326BHJP
B29C 59/02 20060101ALI20240326BHJP
【ＦＩ】
H01L21/30 502D
B29C59/02 B
B29C59/02 Z
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022149462
(22)【出願日】2022-09-20
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001092
【氏名又は名称】弁理士法人サクラ国際特許事務所
(72)【発明者】
【氏名】上羽 航暉
(72)【発明者】
【氏名】小寺 克昌
【テーマコード（参考）】
4F209
5F146
【Ｆターム（参考）】
4F209AA44
4F209AF01
4F209AG05
4F209AH33
4F209AJ08
4F209PA02
4F209PB01
4F209PC06
4F209PJ06
4F209PN09
4F209PQ11
5F146AA32
5F146AA34
5F146JA27
(57)【要約】
【課題】所望のパターンを高精度で形成する。
【解決手段】パターン形成方法に用いられるテンプレートは、第１の表面と、第１の表面に設けられ、第１の凹部を有する第１の領域と、第１の領域に隣接して第１の表面に設けられ、第２の凹部を有する第２の領域と、を具備するとともに、式：Ｄ１＞２（Ｈ１＋Ｈ２）／π（式中、Ｄ１は互いに最も近接する第１の凹部と第２の凹部との間の長さを表し、Ｈ１は第１の凹部の第１の表面からの深さを表し、Ｈ２は第２の凹部の第１の表面からの深さを表す）を満たす。パターン形成方法は、インプリント材料を有する層を対象物の上方に形成し、テンプレートを層に押しつけ、第１の凹部および第２の凹部を層に接触させて層を成形し、成形された層を硬化させる。
【選択図】図８
【解決手段】パターン形成方法に用いられるテンプレートは、第１の表面と、第１の表面に設けられ、第１の凹部を有する第１の領域と、第１の領域に隣接して第１の表面に設けられ、第２の凹部を有する第２の領域と、を具備するとともに、式：Ｄ１＞２（Ｈ１＋Ｈ２）／π（式中、Ｄ１は互いに最も近接する第１の凹部と第２の凹部との間の長さを表し、Ｈ１は第１の凹部の第１の表面からの深さを表し、Ｈ２は第２の凹部の第１の表面からの深さを表す）を満たす。パターン形成方法は、インプリント材料を有する層を対象物の上方に形成し、テンプレートを層に押しつけ、第１の凹部および第２の凹部を層に接触させて層を成形し、成形された層を硬化させる。
【選択図】図８
【特許請求の範囲】
【請求項1】
テンプレートを用いたパターン形成方法であって、
前記テンプレートは、
第１の表面と、
前記第１の表面に設けられ、第１の凹部を有する第１の領域と、
前記第１の領域に隣接して前記第１の表面に設けられ、第２の凹部を有する第２の領域と、
を具備するとともに、
式：Ｄ１＞２（Ｈ１＋Ｈ２）／π
（式中、Ｄ１は互いに最も近接する前記第１の凹部と前記第２の凹部との間の長さを表し、Ｈ１は前記第１の凹部の前記第１の表面からの深さを表し、Ｈ２は前記第２の凹部の前記第１の表面からの深さを表す）
を満たし、
前記パターン形成方法は、
インプリント材料を有する層を対象物の上方に形成し、
前記テンプレートを前記層に押しつけ、前記第１の凹部および前記第２の凹部を前記層に接触させて前記層を成形し、成形された前記層を硬化させる、
パターン形成方法。
前記テンプレートは、
第１の表面と、
前記第１の表面に設けられ、第１の凹部を有する第１の領域と、
前記第１の領域に隣接して前記第１の表面に設けられ、第２の凹部を有する第２の領域と、
を具備するとともに、
式：Ｄ１＞２（Ｈ１＋Ｈ２）／π
（式中、Ｄ１は互いに最も近接する前記第１の凹部と前記第２の凹部との間の長さを表し、Ｈ１は前記第１の凹部の前記第１の表面からの深さを表し、Ｈ２は前記第２の凹部の前記第１の表面からの深さを表す）
を満たし、
前記パターン形成方法は、
インプリント材料を有する層を対象物の上方に形成し、
前記テンプレートを前記層に押しつけ、前記第１の凹部および前記第２の凹部を前記層に接触させて前記層を成形し、成形された前記層を硬化させる、
パターン形成方法。
【請求項2】
前記第２の凹部のアスペクト比は、１．５以上である、請求項１に記載のパターン形成方法。
【請求項3】
前記第１の領域は、複数の前記第１の凹部と、複数の第１の凸部と、を有し、
前記複数の第１の凹部のそれぞれおよび前記複数の第１の凸部のそれぞれは、前記第１の表面の一方向に沿って交互に配置されてラインアンドスペースパターンを形成し、
前記第２の凹部は、ダミーパターンを形成する、請求項１に記載のパターン形成方法。
前記複数の第１の凹部のそれぞれおよび前記複数の第１の凸部のそれぞれは、前記第１の表面の一方向に沿って交互に配置されてラインアンドスペースパターンを形成し、
前記第２の凹部は、ダミーパターンを形成する、請求項１に記載のパターン形成方法。
【請求項4】
前記長さＤ１は、互いに最も近接する前記第１の凹部の間の長さＤ２の５倍以下である、請求項３に記載のパターン形成方法。
【請求項5】
テンプレートを用いた半導体装置の製造方法であって、
前記テンプレートは、
第１の表面と、
前記第１の表面に設けられ、第１の凹部を有する第１の領域と、
前記第１の領域に隣接して前記第１の表面に設けられ、第２の凹部を有する第２の領域と、
を具備するとともに、
式：Ｄ１＞２（Ｈ１＋Ｈ２）／π
（式中、Ｄ１は互いに最も近接する前記第１の凹部と前記第２の凹部との間の長さを表し、Ｈ１は前記第１の凹部の前記第１の表面からの深さを表し、Ｈ２は前記第２の凹部の前記第１の表面からの深さを表す）
を満たし、
前記製造方法は、
半導体基板を含む対象物の上に導電層を形成し、
前記導電層の上にインプリント材料を有する層を形成し、
前記テンプレートを前記層に押しつけ、前記第１の凹部および前記第２の凹部を前記層に接触させて前記層を成形し、成形された前記層を硬化させ、
前記層の硬化層を用いたエッチングにより前記導電層を部分的に除去する、
半導体装置の製造方法。
前記テンプレートは、
第１の表面と、
前記第１の表面に設けられ、第１の凹部を有する第１の領域と、
前記第１の領域に隣接して前記第１の表面に設けられ、第２の凹部を有する第２の領域と、
を具備するとともに、
式：Ｄ１＞２（Ｈ１＋Ｈ２）／π
（式中、Ｄ１は互いに最も近接する前記第１の凹部と前記第２の凹部との間の長さを表し、Ｈ１は前記第１の凹部の前記第１の表面からの深さを表し、Ｈ２は前記第２の凹部の前記第１の表面からの深さを表す）
を満たし、
前記製造方法は、
半導体基板を含む対象物の上に導電層を形成し、
前記導電層の上にインプリント材料を有する層を形成し、
前記テンプレートを前記層に押しつけ、前記第１の凹部および前記第２の凹部を前記層に接触させて前記層を成形し、成形された前記層を硬化させ、
前記層の硬化層を用いたエッチングにより前記導電層を部分的に除去する、
半導体装置の製造方法。
【請求項6】
前記第２の凹部のアスペクト比は、１．５以上である、請求項５に記載の製造方法。
【請求項7】
前記第１の領域は、複数の前記第１の凹部と、複数の第１の凸部と、を有し、
前記複数の第１の凹部のそれぞれおよび複数の第１の凸部のそれぞれは、前記第１の表面の一方向に沿って交互に配置されてラインアンドスペースパターンを形成し、
前記第２の凹部は、ダミーパターンを形成する、請求項５に記載の製造方法。
前記複数の第１の凹部のそれぞれおよび複数の第１の凸部のそれぞれは、前記第１の表面の一方向に沿って交互に配置されてラインアンドスペースパターンを形成し、
前記第２の凹部は、ダミーパターンを形成する、請求項５に記載の製造方法。
【請求項8】
前記長さＤ１は、互いに最も近接する前記第１の凹部の間の長さＤ２の５倍以下である、請求項７に記載の製造方法。
【請求項9】
半導体基板を含む第１の層と、
前記第１の層の表面に設けられた第１の導電体を有する第１のパターンと、
前記第１のパターンに隣接して前記第１の層の表面に設けられた第２の導電体を有する第２のパターンと、
を具備し、
前記第２の導電体は、電気的にフローティング状態であり、
式：ＤＸ＞２（ＨＸ＋ＨＹ）／π
（式中、ＤＸは互いに最も近接する前記第１の導電体と前記第２の導電体との間の長さを表し、ＨＸは前記第１の導電体の前記第１の層の表面からの高さを表し、ＨＹは前記第２の導電体の前記第１の層の表面からの高さを表す）
を満たす、半導体装置。
前記第１の層の表面に設けられた第１の導電体を有する第１のパターンと、
前記第１のパターンに隣接して前記第１の層の表面に設けられた第２の導電体を有する第２のパターンと、
を具備し、
前記第２の導電体は、電気的にフローティング状態であり、
式：ＤＸ＞２（ＨＸ＋ＨＹ）／π
（式中、ＤＸは互いに最も近接する前記第１の導電体と前記第２の導電体との間の長さを表し、ＨＸは前記第１の導電体の前記第１の層の表面からの高さを表し、ＨＹは前記第２の導電体の前記第１の層の表面からの高さを表す）
を満たす、半導体装置。
【請求項10】
前記第１のパターンは、複数の前記第１の導電体を有し、
前記複数の第１の導電体は、前記第１の層の表面の一方向に沿って配置されてラインアンドスペースパターンを形成し、
前記第２の導電体は、ダミーパターンを形成する、請求項９に記載の半導体装置。
前記複数の第１の導電体は、前記第１の層の表面の一方向に沿って配置されてラインアンドスペースパターンを形成し、
前記第２の導電体は、ダミーパターンを形成する、請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、パターン形成方法、半導体装置の製造方法、および半導体装置に関する。
【背景技術】
【0002】
半導体装置の製造方法において、ナノインプリントリソグラフィ（ＮＩＬ）を用いて微細なパターンを形成する技術が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第５４９９６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
実施形態の発明が解決しようとする課題は、所望のパターンを高精度で形成することである。
【課題を解決するための手段】
【0005】
実施形態のパターン形成方法は、テンプレートを用いたパターン形成方法である。テンプレートは、第１の表面と、第１の表面に設けられ、第１の凹部を有する第１の領域と、第１の領域に隣接して第１の表面に設けられ、第２の凹部を有する第２の領域と、を具備するとともに、式：Ｄ１＞２（Ｈ１＋Ｈ２）／π（式中、Ｄ１は互いに最も近接する第１の凹部と第２の凹部との間の長さを表し、Ｈ１は第１の凹部の第１の表面からの深さを表し、Ｈ２は第２の凹部の第１の表面からの深さを表す）を満たす。パターン形成方法は、対象物の上方にインプリント材料を有する層を形成し、テンプレートを層に押しつけ、第１の凹部および第２の凹部を層に接触させて層を成形し、成形された層を硬化させる。
【図面の簡単な説明】
【0006】
【図1】テンプレートの構造例を説明するための斜視模式図である。
【図2】テンプレートの構造例を説明するための断面模式図である。
【図3】メサに形成されるデバイスパターンのレイアウト例を示す上面模式図である。
【図4】デバイスパターンのレイアウト例を示す断面模式図である。
【図5】パターン形成方法を説明するための断面模式図である。
【図6】パターン形成方法を説明するための断面模式図である。
【図7】パターン形成方法を説明するための断面模式図である。
【図8】第１の実施形態におけるダミーパターン領域を有するデバイスパターンのレイアウト例を示す上面模式図である。
【図9】第１の実施形態におけるダミーパターンを含むデバイスパターンのレイアウト例を示す断面模式図である。
【図10】テンプレートを離すときのダミーパターンを含まないデバイスパターン１０ａの変形メカニズムの一例を説明するための模式図である。
【図11】テンプレートを離すときのダミーパターンを含まないデバイスパターン１０ａの変形メカニズムの一例を説明するための模式図である。
【図12】テンプレート１０を離すときのダミーパターンを含むデバイスパターン１０ｂの変形メカニズムの一例を説明するための模式図である。
【図13】テンプレート１０を離すときのダミーパターンを含むデバイスパターン１０ｂの変形メカニズムの一例を説明するための模式図である。
【図14】凹部１１ｂおよび凹部１４のそれぞれの形状の例を示す断面模式図である。
【図15】式：Ｄ１＞２（Ｈ１＋Ｈ２）／πを満たすテンプレート１０を用いて形成されるレジスト層１０２のパターンの例を示す模式図である。
【図16】凹部１１および凹部１４のそれぞれの形状の第１の変形例を示す断面模式図である。
【図17】凹部１１および凹部１４のそれぞれの形状の第２の変形例を示す断面模式図である。
【図18】デバイスパターン１０ｂのレイアウトの他の例を示す上面模式図である。
【図19】デバイスパターン１０ｂのレイアウトの他の例を示す上面模式図である。
【図20】デバイスパターン１０ｂのレイアウトの他の例を示す上面模式図である。
【図21】半導体装置の製造方法例を説明するための断面模式図である。
【図22】半導体装置の製造方法例を説明するための断面模式図である。
【図23】半導体装置の製造方法例を説明するための断面模式図である。
【発明を実施するための形態】
【0007】
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
【0008】
ＮＩＬを用いたパターン形成方法では、対象物の上に設けられた紫外性硬化樹脂等のインプリント材料の層の上にテンプレートと呼ばれる原板のデバイスパターンを押しつけ、紫外光等の光を照射して層を硬化させて、デバイスパターンをインプリント材料層に転写する。
【0009】
図１は、テンプレートの構造例を説明するための斜視模式図である。図２は、テンプレートの構造例を説明するための断面模式図である。図１および図２は、Ｘ軸と、Ｘ軸に直交するＹ軸と、Ｘ軸およびＹ軸のそれぞれに直交するＺ軸と、を示す。図２は、図１に示す線分Ａ１－Ａ２における断面の一部を示す。
【0010】
テンプレート１０は、図１および図２に示すように、メサＭＳを含む表面１ａと、凹部ＣＯを含む表面１ｂと、を有する基材１を具備する。メサＭＳは、デバイスパターンが形成される部分である。メサＭＳの平面形状は、特に限定されないが、例えば長方形状である。表面１ａは、主面である。
【0011】
基材１の例は、例えば石英を含む。基材１は、上記光を透過することが好ましい。
【0012】
図３は、メサＭＳに形成されるデバイスパターンのレイアウト例を示す上面模式図である。図４は、デバイスパターンのレイアウト例を示す断面模式図である。図４は、テンプレート１０のＸ軸と、テンプレート１０のＺ軸と、を含む断面の一部を示す。
【0013】
デバイスパターン１０ａは、凹部１１と、凸部１２と、凸部１３と、を有する。図３は、複数の凹部１１と、複数の凸部１２と、複数の凸部１３と、を示す。複数の凹部１１のそれぞれおよび複数の凸部１２のそれぞれは、例えばＹ軸方向に沿って延在し、Ｘ軸方向に沿って互いに交互に配置されてラインアンドスペースパターンを形成する。
【0014】
図３に示す複数の凹部１１は、凹部１１ａと、凹部１１ｂと、を含む。凹部１１ａは、Ｙ軸方向に沿って延在する。凹部１１ｂは、表面１ａにおいて凸部１３に最も近接する凹部１１である。凹部１１ｂは、例えば一対の凸部１３の間を延在する。凹部１１ｂは、例えば図３に示すように、Ｙ軸方向→Ｘ軸方向→Ｙ軸方向に順に屈曲して延在するクランク形状を有する。凹部１１ｂの形状は、図３に示す形状に限定されない。また、凹部１１ｂは、必ずしも設けられなくてもよい。
【0015】
凸部１３は、例えば表面１ａにおいて複数の凹部１１の間に設けられる。凸部１３は、ラインアンドスペースパターンの領域に隣接して表面１ａに設けられた領域１３０を有する。領域１３０のＸ軸方向およびＹ軸方向の少なくとも一方向の長さは、凸部１２の長さ方向に垂直な方向（図３のＸ軸方向）の幅よりも大きい。図３に示す領域１３０のＸ軸方向の長さは、凸部１２のＸ軸方向の幅よりも大きい。図３に示す領域１３０のＹ軸方向の長さは、凸部１２のＸ軸方向の幅よりも大きい。
【0016】
【0017】
パターン形成方法では、まず図５に示すように、対象物１００の上方にレジスト層１０２を形成する。対象物１００は、例えば半導体基板上に少なくとも一つの膜を積層することにより形成された積層体である。対象物１００の構成は、特に限定されない。レジスト層１０２は、紫外性硬化樹脂等のインプリント材料（レジスト材料または導電性の永久膜）を有する。レジスト層１０２は、例えばインクジェット法や塗布法を用いてインプリント材料を対象物１００の表面に塗布することにより形成可能である。
【0018】
次に、レジスト層１０２の上方にテンプレート１０の表面１ａを下向きに配置し、図６に示すように、レジスト層１０２にテンプレート１０を押しつけてレジスト層１０２を成形し、成形されたレジスト層１０２にテンプレート１０を押し付けたまま光を照射することにより成形部分を硬化させる。なお、図示は省略するが、図６において、テンプレート１０と対象物１００との間にレジスト層１０２の残膜が形成されるように、テンプレート１０をレジスト層１０２に押しつけることが好ましい。
【0019】
その後、図７に示すように、対象物１００からテンプレート１０を離す。これにより、凸部２１と、凹部２２と、凹部２３と、を有するレジスト層１０２の硬化層１０２ａを対象物１００の上に形成できる。図７は、複数の凸部２１を示す。複数の凸部２１は、凸部２１ａと、凸部２１ｂと、を有する。凸部２１ａは、テンプレート１０を押しつけたときに凹部１１ａに対向する部分に形成される。凸部２１ｂは、テンプレート１０を押しつけたときに凹部１１ｂに対向する部分に形成される。凹部２２は、テンプレート１０を押しつけたときに凸部１２に対向する部分に形成される。凹部２３は、テンプレート１０を押しつけたときに凸部１３の領域１３０に対向する部分に形成される。
【0020】
凸部２１のピッチ（幅）が狭く、また、凸部２１が高いアスペクト比を有する場合、対象物１００からテンプレート１０を離すときに生じる応力により凸部２１が変形する場合がある。特にラインアンドスペースパターンの端部に位置し、凹部２３に隣接する凸部２１ｂは、上記応力により変形しやすい。例えば、凸部２１ｂが倒れて凸部２１ａと接触して元に戻らないまま対象物１００を加工すると、所望のパターンの形成が困難となる。
【0021】
そこで、実施形態のパターン形成方法は、ラインアンドスペースパターンの端部近傍に凹部を有するテンプレート１０を用いてダミーパターンを形成する。以下、実施形態のパターン形成方法の例についてさらに説明する。
【0022】
（第１の実施形態）
図８は、第１の実施形態のテンプレートにおけるダミーパターン領域を有するデバイスパターンのレイアウト例を示す上面模式図である。図９は、第１の実施形態におけるダミーパターンを含むデバイスパターンのレイアウト例を示す断面模式図である。図９は、テンプレート１０のＸ軸と、テンプレート１０のＺ軸と、を含む断面の一部を示す。なお、デバイスパターン１０ｂにおいてデバイスパターン１０ａと共通する部分は、デバイスパターン１０ａの説明を適宜援用できる。
図８は、第１の実施形態のテンプレートにおけるダミーパターン領域を有するデバイスパターンのレイアウト例を示す上面模式図である。図９は、第１の実施形態におけるダミーパターンを含むデバイスパターンのレイアウト例を示す断面模式図である。図９は、テンプレート１０のＸ軸と、テンプレート１０のＺ軸と、を含む断面の一部を示す。なお、デバイスパターン１０ｂにおいてデバイスパターン１０ａと共通する部分は、デバイスパターン１０ａの説明を適宜援用できる。
【0023】
デバイスパターン１０ｂは、凹部１１と、凸部１２と、凸部１３と、凹部１４と、凸部１５と、を有する。凹部１１、凸部１２、および凸部１３の説明は、デバイスパターン１０ａの説明を適宜援用できる。凹部１１、凸部１２、凸部１３、凹部１４、および凸部１５は、例えばメタルマスク等のマスクを用いたエッチングによりテンプレート１０の表面１ａを部分的に加工することにより形成可能である。
【0024】
凹部１４および凸部１５は、ダミーパターンを形成する。凹部１４は、凸部１３の領域１３０に設けられる。凸部１５は、領域１３０において凹部１４に囲まれる。図８は、複数の凹部１４および複数の凸部１５を示す。凹部１４の数は、特に限定されない。図８に示す凹部１４は、環状であるが、凹部１４の形状は、特に限定されない。凸部１５は、例えば凸部１２と同じ高さを有する。なお、凸部１５は、必ずしも設けられなくてもよい。
【0025】
領域１３０にダミーパターンを形成することにより、凸部２１の変形を抑制できる。この理由について、例えば以下のメカニズムが影響を及ぼすと考えられるが、これに限定されない。
【0026】
図１０および図１１は、テンプレート１０をレジスト層１０２から離すときのダミーパターンを含まないデバイスパターン１０ａの変形メカニズムの一例を説明するための模式図である。図１２および図１３は、テンプレート１０を離すときのダミーパターンを含むデバイスパターン１０ｂの変形メカニズムの一例を説明するための模式図である。なお、図１０および図１２は、便宜のため、テンプレート１０を曲げて離すように図示しているが、実際はテンプレート１０を曲げることなく離すこともできる。
【0027】
レジスト層１０２を成形後、図１０に示すように、ダミーパターンを有しないテンプレート１０を例えば領域１３０側から対象物１００から離す場合、Ｓｔｉｃｋ－Ｓｌｉｐ振動が発生する。Ｓｔｉｃｋ－Ｓｌｉｐ振動とは、摩擦面で生じる自励振動である。Ｓｔｉｃｋ－Ｓｌｉｐ振動の振幅は、図１１に示すように、領域１３０を含む領域Ｒ１と、凸部１２および凹部１１ａを含む領域Ｒ２との間における凹部１１ｂを含む領域Ｒ３（被覆率境界ともいう）で大きく変化する。この振動による応力は、デバイスパターン１０ａの振動を引き起こし、領域Ｒ３に位置する凸部２１ｂが大きく振動して凸部２１ａとくっつき倒れやすくなる。
【0028】
これに対し、図１２に示すように、ダミーパターンを有するテンプレート１０を例えば領域１３０側から対象物１００から離す場合、Ｓｔｉｃｋ－Ｓｌｉｐ振動による応力は、凸部２１の代わりに凸部２４に加わる。これにより、図１３に示すように、被覆率境界（領域Ｒ３）におけるＳｔｉｃｋ－Ｓｌｉｐ振動の変化を図１１に示す変化よりも緩和できる。これにより、凸部２１の変形を抑制することができる。
【0029】
さらに、ラインアンドスペースパターンとダミーパターンとの間隔を調整することにより、凸部２１が変形する場合であっても凸部２４との接触を抑制できる。
【0030】
図１４は、凹部１１および凹部１４のそれぞれの形状の例を示す断面模式図である。例えば、テンプレート１０は、以下の式１を満たすことが好ましい。
【0031】
式１：Ｄ１＞２（Ｈ１＋Ｈ２）／π
【0032】
Ｄ１は、互いに最も近接する凹部１１（凹部１１ｂ）と凹部１４との間の長さ（最短距離）を表す。Ｈ１は、凹部１１の表面１ａからの深さを表す。Ｈ２は、凹部１４の表面１ａからの深さを表す。πは円周率を表す。図１４において深さＨ１と深さＨ２は同じ値である。また、図１４に示す長さＤ２は、最も近接する凹部１１の間の長さ（最短距離）を表す。
【0033】
図１５は、式：Ｄ１＞２（Ｈ１＋Ｈ２）／πを満たすテンプレート１０を用いて形成されるレジスト層１０２のパターンの例を示す模式図である。図１５は、凸部２１ａと、凸部２１ｂと、凸部２４と、を有するレジスト層１０２の硬化層１０２ａを示す。テンプレート１０が式：Ｄ１＞２（Ｈ１＋Ｈ２）／πを満たす場合、レジスト層１０２の硬化層１０２ａは、以下の式２を満たす。
【0034】
式２：ＤＡ＞２（ＨＡ＋ＨＢ）／π
【0035】
ＤＡは、互いに最も近接する凸部２１（凸部２１ｂ）と凸部２４との間の長さ（最短距離）を表す。ＨＡは、凸部２１ｂの対象物１００の表面１００ａからの高さを表す。ＨＢは、凸部２４の表面１００ａからの高さを表す。πは円周率を表す。図１５に示す長さＤＢは、最も近接する凸部２１の間の長さ（最短距離）を表す。
【0036】
式２：ＤＡ＞２（ＨＡ＋ＨＢ）／πを満たす場合、図１５に示すように、仮に凸部２１ｂおよび凸部２４が変形してもこれらの接触を防止できる。接触しない凸部２１ｂおよび凸部２４は、元の形状に戻るため、硬化層１０２ａを用いたエッチングにより所望のパターンを形成できる。
【0037】
長さＤ１および長さＤＡは、例えば５ｎｍ以上であって、Ｄ２およびＤＢのそれぞれ５倍以下であることが好ましい。長さＤ２および長さＤＢの５倍を超えると、凹部１４によりＳｔｉｃｋ－Ｓｌｉｐ振動の振幅の変化を緩和することが困難となる。
【0038】
凹部１１、凹部１４、凸部２１、および凸部２４のそれぞれのアスペクト比は、例えば１．５以上５以下であることが好ましい。アスペクト比が１．５未満であると、例えば凸部２１および凸部２４が倒れにくいため、Ｓｔｉｃｋ－Ｓｌｉｐ振動の振幅の低減による効果が小さい。アスペクト比が５を超えると、凸部２１および凸部２４が倒れたまま元に戻らなくなる場合がある。凹部１１のアスペクト比は、表面１ａにおいて凹部１１の長さ方向に垂直な方向の幅Ｌ１に対する深さＨ１により定義される。凹部１４のアスペクト比は、表面１ａにおいて凹部１４の長さ方向に垂直な方向の幅Ｌ２に対する深さＨ２により定義される。凸部２１のアスペクト比は、表面１ａにおいて凸部２１の長さ方向に垂直な方向の幅ＬＡに対する高さＨＡにより定義される。凸部２４のアスペクト比は、表面１ａにおいて凸部２４の長さ方向に垂直な方向の幅ＬＢに対する高さＨＢにより定義される。
【0039】
＜凹部１１および凹部１４の他の形状例＞
図１６は、凹部１１および凹部１４のそれぞれの形状の第１の変形例を示す断面模式図である。図１６に示す凹部１１および凹部１４は、図１４に示す凹部１１および凹部１４と比較して凹部１４の深さＨ２が凹部１１の深さＨ１よりも小さいことが異なる。このように、深さＨ１および深さＨ２が互いに異なる値であっても、テンプレート１０が式１：Ｄ１＞２（Ｈ１＋Ｈ２）／πを満たすことにより、レジスト層１０２が式２：ＤＡ＞２（ＨＡ＋ＨＢ）／πを満たすことができ、凸部２１および凸部２４が変形してもこれらの接触を防止できる。なお、高さＨ１は、高さＨ２よりも小さくてもよい。また、高さＨＡは、高さＨＢよりも小さくてもよい。さらに、高さＨＢは、高さＨＡよりも小さくてもよい。
図１６は、凹部１１および凹部１４のそれぞれの形状の第１の変形例を示す断面模式図である。図１６に示す凹部１１および凹部１４は、図１４に示す凹部１１および凹部１４と比較して凹部１４の深さＨ２が凹部１１の深さＨ１よりも小さいことが異なる。このように、深さＨ１および深さＨ２が互いに異なる値であっても、テンプレート１０が式１：Ｄ１＞２（Ｈ１＋Ｈ２）／πを満たすことにより、レジスト層１０２が式２：ＤＡ＞２（ＨＡ＋ＨＢ）／πを満たすことができ、凸部２１および凸部２４が変形してもこれらの接触を防止できる。なお、高さＨ１は、高さＨ２よりも小さくてもよい。また、高さＨＡは、高さＨＢよりも小さくてもよい。さらに、高さＨＢは、高さＨＡよりも小さくてもよい。
【0040】
図１７は、凹部１１および凹部１４のそれぞれの形状の第２の変形例を示す断面模式図である。図１７に示す凹部１１および凹部１４は、図１４に示す凹部１１および凹部１４と比較してＸ―Ｚ断面における凹部１４および凹部１１の断面形状がＶ字形状であることが異なる。深さＨ１は、凹部１１の表面１ａからの深さが最も大きい部分の深さにより定義される。深さＨ２は、凹部１４の表面１ａからの深さが最も大きい部分の深さにより定義される。幅Ｌ１は、凹部１１の長さ方向に垂直な方向の幅が最も大きい部分の幅により定義される。幅Ｌ２は、凹部１４の長さ方向に垂直な方向の幅が最も大きい部分の幅により定義される。高さＨＡ、高さＨＢ、幅ＬＡ、幅ＬＢも深さＨ１、深さＨ２、幅Ｌ１、幅Ｌ２とそれぞれ同様である。このように、凹部１４および凹部１１の断面形状が矩形状以外の形状であっても、テンプレート１０が式１：Ｄ１＞２（Ｈ１＋Ｈ２）／πを満たすことにより、レジスト層１０２および硬化層１０２ａが式２：ＤＡ＞２（ＨＡ＋ＨＢ）／πを満たすことができ、凸部２１および凸部２４が変形してもこれらの接触を防止できる。
【0041】
＜デバイスパターンの他のレイアウト例＞
デバイスパターン１０ｂのレイアウトは、図８に示すレイアウト例に限定されない。図１８、図１９、および図２０は、デバイスパターン１０ｂのレイアウトの他の例を示す上面模式図である。
デバイスパターン１０ｂのレイアウトは、図８に示すレイアウト例に限定されない。図１８、図１９、および図２０は、デバイスパターン１０ｂのレイアウトの他の例を示す上面模式図である。
【0042】
図１８ないし図２０に示すデバイスパターン１０ｂは、複数の凹部１１と、複数の凸部１２と、を含むラインアンドスペースパターンのＸ軸方向の両側の凸部１３の領域１３０に複数の凹部１４および複数の凸部１５を含むダミーパターンを有する。
【0043】
図１８の凹部１４は、凸部１５を囲む環状形状を有する。図１９の凹部１４は、Ｘ軸方向に延在する短冊形状を有する。図２０の凹部１４は、複数の凸部１５のそれぞれを囲むメッシュ形状を有する。凹部１４および凸部１５のその他の説明は、図８に示す凹部１４および凸部１５の説明を適宜援用できる。
【0044】
このように、デバイスパターン１０ｂのレイアウト形状が異なる場合であっても、テンプレート１０が式１：Ｄ１＞２（Ｈ１＋Ｈ２）／πを満たすことにより、レジスト層１０２および硬化層１０２ａが式２：ＤＡ＞２（ＨＡ＋ＨＢ）／πを満たすことができ、テンプレート１０を離すときに凸部２１および凸部２４が変形してもこれらの接触を防止できる。
【0045】
（第２の実施形態）
図２１、図２２、および図２３は、半導体装置の製造方法例を説明するための断面模式図である。まず、図２１に示すように、対象物１００の上に下地層１０１を形成し、下地層１０１の上に、第１の実施形態のパターン形成方法を用いて形成されたレジスト層１０２の硬化層１０２ａを形成する。下地層１０１の例は、シリコン酸化膜等の絶縁層である。または、銅等の金属材料を含む導電層であってもよい。下地層１０１の上面は部分的に露出している。
図２１、図２２、および図２３は、半導体装置の製造方法例を説明するための断面模式図である。まず、図２１に示すように、対象物１００の上に下地層１０１を形成し、下地層１０１の上に、第１の実施形態のパターン形成方法を用いて形成されたレジスト層１０２の硬化層１０２ａを形成する。下地層１０１の例は、シリコン酸化膜等の絶縁層である。または、銅等の金属材料を含む導電層であってもよい。下地層１０１の上面は部分的に露出している。
【0046】
次に、図２２に示すように、レジスト層１０２の硬化層１０２ａを用いて下地層１０１を加工することにより、下地層パターン１０１ａと、下地層パターン１０１ｂと、下地層パターン１０１ｃと、を形成する。下地層パターン１０１ａは、凸部２１ａに重なる位置に形成される。下地層パターン１０１ｂは、凸部２１ｂに重なる位置に形成される。下地層パターン１０１ｃは、凸部２４に重なる位置に形成される。導電層１０１は、例えばレジスト層１０２の硬化層１０２ａを用いたドライエッチングにより下地層１０１を部分的に除去することにより加工される。加工後の対象物１００の形状は、デバイスパターン１０ｂの形状に応じて決まる。下地層１０１が絶縁層の場合、形成された下地層パターンの間に銅等の金属層を埋め込むことにより、複数の配線パターンが形成される。または、下地層パターンの間に反転材が埋められた後に、下地層パターンの位置に金属材料が形成される。下地層１０１が金属材料を含む導電層の場合、形成された下地層パターンが導電体となる。以下、下地層１０１が導電体の場合を例に説明する。なお、以降の説明において、下地層パターン１０１ａ、１０１ｂ、１０１ｃはそれぞれ導電体１０１ａ、１０１ｂ、１０１ｃと換言している。
【0047】
レジスト層１０２および硬化層１０２ａが式２：ＤＡ＞２（ＨＡ＋ＨＢ）／πを満たす場合、導電体１０１ａ、１０１ｂ、１０１ｃを含む下地層１０１は、以下の式３を満たす。
【0048】
式３：ＤＸ＞２（ＨＸ＋ＨＹ）／π
【0049】
ＤＸは、互いに最も近接する導電体１０１ｂと導電体１０１ｃとの間の長さ（最短距離）を表す。ＨＸは、導電体１０１ｂの対象物１００の表面からの高さを表す。ＨＹは、導電体１０１ｃの対象物１００の表面からの高さを表す。πは円周率を表す。図２２に示す長さＤＹは、最も近接する導電体１０１ａと導電体１０１ｂの間の長さ（最短距離）を表す。
【0050】
長さＤＸは、長さＤ１および長さＤＡに対応するため、例えば５ｎｍ以上であって、長さＤＹの５倍以下である。また、導電体１０１ａ、導電体１０１ｂ、導電体１０１ｃのそれぞれのアスペクト比は、例えば１．５以上５以下であってもよい。導電体１０１ａ、導電体１０１ｂのアスペクト比は、対象物１００の表面において導電体１０１ａ、導電体１０１ｂの長さ方向に垂直な方向の幅ＬＸに対する高さＨＸにより定義される。導電体１０１ｃのアスペクト比は、導電体１０１ｃの長さ方向に垂直な方向の幅ＬＹに対する高さＨＹにより定義される。
【0051】
図２３に示すように、形成された導電体１０１ａ、導電体１０１ｂ、および導電体１０１ｃの上に絶縁層１０３を形成し、絶縁層１０３を加工して導電体１０１ａおよび導電体１０１ｂのそれぞれの上面を露出する開口を形成し、それぞれの開口に導電体１１０ａ、導電体１１０ｂを形成する。または、直接導電体１１０を加工してもよい。導電体１１０ａおよび導電体１１０ｂは、例えば銅等の金属材料を含有する。導電体１０１ａ、導電体１０１ｂ、導電体１１０ａ、および導電体１１０ｂは、デバイスパターンの一部であり、例えば埋め込み配線としての機能を有するため、絶縁層１０３に覆われていない。一方、導電体１０１ｃは、ダミーパターンの一部であり、回路を形成しないため、絶縁層１０３に覆われ、電気的にフローティング状態である。
【0052】
以上のように、本実施形態の半導体装置の製造方法の例は、第１の実施形態のパターン形成方法により形成されたレジスト層の硬化層１０２ａを用いて対象物１００の上の導電層を加工することにより、半導体装置を製造できる。
【0053】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0054】
１…基材、１ａ…表面、１ｂ…表面、１０…テンプレート、１０ａ…デバイスパターン、１０ｂ…デバイスパターン、１１…凹部、１１ａ…凹部、１１ｂ…凹部、１２…凸部、１３…凸部、１４…凹部、１５…凸部、２１…凸部、２１ａ…凸部、２１ｂ…凸部、２２…凹部、２３…凹部、２４…凸部、１００…対象物、１００ａ…表面、１０１…導電層、１０１ａ…導電体、１０１ｂ…導電体、１０１ｃ…導電体、１０２…レジスト層、１０３…絶縁層、１１０ａ…導電体、１１０ｂ…導電体、１３０…領域。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】