(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024044298
(43)【公開日】2024-04-02
(54)【発明の名称】周期信号補正器、および、制御回路
(51)【国際特許分類】
H04L 7/00 20060101AFI20240326BHJP
【ＦＩ】
H04L7/00 370
H04L7/00 250
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2022149741
(22)【出願日】2022-09-21
(71)【出願人】
【識別番号】000000262
【氏名又は名称】株式会社ダイヘン
(74)【代理人】
【識別番号】100135389
【弁理士】
【氏名又は名称】臼井 尚
(74)【代理人】
【識別番号】100168044
【弁理士】
【氏名又は名称】小淵 景太
(72)【発明者】
【氏名】北村 高嗣
(72)【発明者】
【氏名】山田 純子
【テーマコード（参考）】
5K047
【Ｆターム（参考）】
5K047AA06
5K047GG44
(57)【要約】
【課題】周期信号が遅延などによって乱れることを抑制できる周期信号補正器を提供する。
【解決手段】周期信号補正器Ａ１は、タイミングを示す周期信号を入力される信号入力部１１と、入力された周期信号を補正後周期信号に補正する補正部１４と、補正後周期信号が示すタイミングと設定周期Ｔとに基づいて、基準タイミングを設定する基準設定部１２と、基準タイミングに基づいて誤差範囲を設定する誤差範囲設定部１３と、補正後周期信号を出力する信号出力部１５と、を備える。補正部１４は、周期信号が示すタイミングが前回の補正後周期信号に基づく誤差範囲にある場合は、周期信号を補正後周期信号とし、周期信号が示すタイミングが誤差範囲にない場合は、周期信号が示すタイミングを誤差範囲内に補正して補正後周期信号とする。
【選択図】図１
【解決手段】周期信号補正器Ａ１は、タイミングを示す周期信号を入力される信号入力部１１と、入力された周期信号を補正後周期信号に補正する補正部１４と、補正後周期信号が示すタイミングと設定周期Ｔとに基づいて、基準タイミングを設定する基準設定部１２と、基準タイミングに基づいて誤差範囲を設定する誤差範囲設定部１３と、補正後周期信号を出力する信号出力部１５と、を備える。補正部１４は、周期信号が示すタイミングが前回の補正後周期信号に基づく誤差範囲にある場合は、周期信号を補正後周期信号とし、周期信号が示すタイミングが誤差範囲にない場合は、周期信号が示すタイミングを誤差範囲内に補正して補正後周期信号とする。
【選択図】図１
【特許請求の範囲】
【請求項1】
タイミングを示す周期信号を入力される信号入力部と、
入力された前記周期信号を補正後周期信号に補正する補正部と、
前記補正後周期信号が示すタイミングと設定周期とに基づいて、基準タイミングを設定する基準設定部と、
前記基準タイミングに基づいて誤差範囲を設定する誤差範囲設定部と、
前記補正後周期信号を出力する信号出力部と、
を備え、
前記補正部は、前記周期信号が示すタイミングが前回の補正後周期信号に基づく前記誤差範囲にある場合は、前記周期信号を前記補正後周期信号とし、前記周期信号が示すタイミングが前記誤差範囲にない場合は、前記周期信号が示すタイミングを前記誤差範囲内に補正して前記補正後周期信号とする、
周期信号補正器。
入力された前記周期信号を補正後周期信号に補正する補正部と、
前記補正後周期信号が示すタイミングと設定周期とに基づいて、基準タイミングを設定する基準設定部と、
前記基準タイミングに基づいて誤差範囲を設定する誤差範囲設定部と、
前記補正後周期信号を出力する信号出力部と、
を備え、
前記補正部は、前記周期信号が示すタイミングが前回の補正後周期信号に基づく前記誤差範囲にある場合は、前記周期信号を前記補正後周期信号とし、前記周期信号が示すタイミングが前記誤差範囲にない場合は、前記周期信号が示すタイミングを前記誤差範囲内に補正して前記補正後周期信号とする、
周期信号補正器。
【請求項2】
前記補正部は、前記周期信号が示すタイミングが前記誤差範囲より後にある場合は、前記周期信号が示すタイミングを前記誤差範囲内の最後のタイミングに補正する、
請求項１に記載の周期信号補正器。
請求項１に記載の周期信号補正器。
【請求項3】
前記補正部は、前記周期信号が示すタイミングが前記誤差範囲より前にある場合は、前記周期信号が示すタイミングを前記誤差範囲内の最先のタイミングに補正する、
請求項１に記載の周期信号補正器。
請求項１に記載の周期信号補正器。
【請求項4】
請求項１ないし３のいずれかに記載の周期信号補正器と、
前記周期信号として同期信号を生成して、前記信号入力部に入力する同期信号生成器と、
を備え、
前記同期信号生成器は、
内部値を生成する内部値生成部と、
少なくとも１つの他の同期信号生成器と通信を行う通信部と、
収束後の前記内部値に基づいて前記同期信号を生成する同期信号生成部と、
を備え、
前記通信部は、前記内部値生成部が生成した内部値を、前記他の同期信号生成器の少なくとも１つに送信し、
前記内部値生成部は、前記生成した内部値と、前記通信部が前記他の同期信号生成器の少なくとも１つより受信した内部値とに基づく演算結果を用いて、前記内部値を生成する、
制御回路。
前記周期信号として同期信号を生成して、前記信号入力部に入力する同期信号生成器と、
を備え、
前記同期信号生成器は、
内部値を生成する内部値生成部と、
少なくとも１つの他の同期信号生成器と通信を行う通信部と、
収束後の前記内部値に基づいて前記同期信号を生成する同期信号生成部と、
を備え、
前記通信部は、前記内部値生成部が生成した内部値を、前記他の同期信号生成器の少なくとも１つに送信し、
前記内部値生成部は、前記生成した内部値と、前記通信部が前記他の同期信号生成器の少なくとも１つより受信した内部値とに基づく演算結果を用いて、前記内部値を生成する、
制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、タイミングを示す周期信号を補正する周期信号補正器、および、当該周波数補正器を備えた制御回路に関する。
【背景技術】
【0002】
例えばインバータ装置などの内部位相を同期することで、複数台の分散電源を電圧源として並列させる技術は、停電時の事業継続計画（Business Continuity Planning）やマイクログリッド構築において非常に重要な技術である。内部位相を同期する方法として、管理装置が同期信号を各装置に送信して同期させる技術や、特定の装置が他の装置に同期信号を送信して同期させる技術が一般的に知られている。また、複数の装置の内部位相を、管理装置や特定の装置が一致させるのではなく、各装置同士が通信によって内部位相を送受信することで一致させる方法が開発されている。特許文献１には、複数の分散電源がそれぞれ内部位相を少なくとも１つの他の分散電源に送受信して、生成した内部位相と受信した内部位相とに基づく演算結果を用いて内部位相を生成することにより、各分散電源の内部位相を同期させる技術が開示されている。
【0003】
特許文献１に記載の技術により同期させた内部位相に基づいて、同期パルスを生成することで、他の装置と同期するためのタイミングを示す同期信号を生成できる。各装置は、互いに同期させた内部位相に基づく同期信号を利用することで、位相の同期を実現できる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１５‐０２７１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、各装置において、内部位相に基づいて同期信号を生成する際に、割込み処理等を要因とするランダムで非常に大きな遅延が発生してしまうリスクが存在する。演算処理により内部位相の同期を高精度で実現できたとしても、同期信号生成時に突発的に遅延が発生すると、各装置の同期が乱れてしまう。
【0006】
本発明は上述した事情のもとで考え出されたものであって、周期信号が遅延などによって乱れることを抑制できる周期信号補正器を提供することをその目的としている。
【課題を解決するための手段】
【0007】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【0008】
本発明の第１の側面によって提供される周期信号補正器は、タイミングを示す周期信号を入力される信号入力部と、入力された前記周期信号を補正後周期信号に補正する補正部と、前記補正後周期信号が示すタイミングと設定周期とに基づいて、基準タイミングを設定する基準設定部と、前記基準タイミングに基づいて誤差範囲を設定する誤差範囲設定部と、前記補正後周期信号を出力する信号出力部と、を備え、前記補正部は、前記周期信号が示すタイミングが前回の補正後周期信号に基づく前記誤差範囲にある場合は、前記周期信号を前記補正後周期信号とし、前記周期信号が示すタイミングが前記誤差範囲にない場合は、前記周期信号が示すタイミングを前記誤差範囲内に補正して前記補正後周期信号とする。
【0009】
本発明の好ましい実施の形態においては、前記補正部は、前記周期信号が示すタイミングが前記誤差範囲より後にある場合は、前記周期信号が示すタイミングを前記誤差範囲内の最後のタイミングに補正する。
【0010】
本発明の好ましい実施の形態においては、前記補正部は、前記周期信号が示すタイミングが前記誤差範囲より前にある場合は、前記周期信号が示すタイミングを前記誤差範囲内の最先のタイミングに補正する。
【0011】
本発明の第２の側面によって提供される制御回路は、本発明の第１の側面によって提供される周期信号補正器と、前記周期信号として同期信号を生成して、前記信号入力部に入力する同期信号生成器と、を備え、前記同期信号生成器は、内部値を生成する内部値生成部と、少なくとも１つの他の同期信号生成器と通信を行う通信部と、収束後の前記内部値に基づいて前記同期信号を生成する同期信号生成部と、を備え、前記通信部は、前記内部値生成部が生成した内部値を、前記他の同期信号生成器の少なくとも１つに送信し、前記内部値生成部は、前記生成した内部値と、前記通信部が前記他の同期信号生成器の少なくとも１つより受信した内部値とに基づく演算結果を用いて、前記内部値を生成する。
【発明の効果】
【0012】
本発明によると、補正部は、周期信号が示すタイミングが誤差範囲にない場合は、周期信号が示すタイミングを誤差範囲内に補正する。したがって、本発明に係る周期信号補正器は、生成された周期信号が示すタイミングを誤差範囲内のタイミングに補正できる。これにより、周期信号補正器は、周期信号が遅延などによって乱れることを抑制できる。
【0013】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0014】
【図1】第１実施形態に係る周期信号補正器を備えた制御回路の内部構成を示すブロ ック図である。
【図2】（ａ）は同期信号生成器の内部構成の一例を示すブロック図であり、（ｂ） はネットワークを構成する複数の同期信号生成器の通信状態を示す図である。
【図3】第１実施形態に係る周期信号補正器が行う補正処理を説明するためのタイミングチャートである。
【図4】第１実施形態に係る周期信号補正器が行う補正処理を説明するためのフローチャートの一例である。
【図5】第２実施形態に係る周期信号補正器が行う補正処理を説明するためのタイミングチャートである。
【図6】第２実施形態に係る周期信号補正器が行う補正処理を説明するためのフローチャートの一例である。
【図7】第３実施形態に係る周期信号補正器が行う補正処理を説明するためのタイミングチャートである。
【図8】第３実施形態に係る周期信号補正器が行う補正処理を説明するためのフローチャートの一例である。
【発明を実施するための形態】
【0015】
以下、本発明の実施の形態を、図面を参照して具体的に説明する。
【0016】
図１は、第１実施形態に係る周期信号補正器Ａ１を備えた制御回路Ｂの内部構成を示すブロック図である。制御回路Ｂは、図示しない装置を制御するための構成であり、当該装置を他の装置と同期させて稼働させる。制御回路Ｂは、他の装置と同期するためのタイミングを示す周期信号である同期信号を生成する。制御回路Ｂは、生成した同期信号に基づいて制御を行う。制御回路Ｂは、生成した同期信号に遅延が発生した場合に当該遅延を抑制するための補正機能を有する。制御回路Ｂは、例えばインバータ装置に搭載されており、インバータ回路の制御を行う。この場合、制御回路Ｂは、他のインバータ装置と同期した交流電力をインバータ回路から出力させる。なお、制御回路Ｂが搭載される装置は限定されない。制御回路Ｂは、周期信号補正器Ａ１、同期信号生成器２、およびＩ／Ｏ回路３を備えている。
【0017】
同期信号生成器２は、他の制御回路Ｂと同期させた同期信号を生成して、周期信号補正器Ａ１に出力する。同期信号生成器２は、例えばマイクロコンピュータなどによって実現されている。図２は、同期信号生成器２の一例を説明するための図である。図２（ａ）は、同期信号生成器２の内部構成の一例を示すブロック図である。図２（ｂ）は、通信システムを構成する複数の同期信号生成器２の通信状態を示す図である。
【0018】
図２（ｂ）に示すように、制御回路Ｂの同期信号生成器２は、他の制御回路Ｂの同期信号生成器２と通信を行っており、通信を行っている同期信号生成器２全体でネットワークを構成している。図２（ｂ）においては、５個の同期信号生成器２がネットワークを構成している状態を示している。なお、ネットワークを構成する同期信号生成器２の数は限定されない。図２（ｂ）に示す実線矢印は、相互通信を行っていることを示している。本実施形態では、各同期信号生成器２がそれぞれ、他のすべての同期信号生成器２と相互通信を行っている。なお、各同期信号生成器２はそれぞれ、他のすべての同期信号生成器２と相互通信を行う必要はない。各同期信号生成器２がネットワークを構成している同期信号生成器２のうち、少なくとも１つの同期信号生成器２（例えば、近隣に位置するものや、通信が確立されたもの）と通信を行っており、ネットワークを構成している任意の２個の同期信号生成器２に対して通信経路が存在している状態（以下ではこの状態を「連結状態」という）であればよい。
【0019】
図２（ａ）に示すように、同期信号生成器２は、内部値生成部２１、通信部２２、および同期信号生成部２３を備えている。
【0020】
内部値生成部２１は、内部値Ｘiを生成するものである。本明細書では、自身（ｉ番目の同期信号生成器２）が生成した内部値をＸiと記載する。同期信号生成器２の数がｎ（図２（ｂ）の例ではｎ＝５）の場合、ｉは１～ｎの自然数である。内部値生成部２１の詳細については、後述する。
【0021】
通信部２２は、他の同期信号生成器２との間で通信を行うものである。通信部２２は、内部値生成部２１が生成した内部値Ｘiを入力され、他の同期信号生成器２の通信部２２に送信する。また、通信部２２は、他の同期信号生成器２の通信部２２から受信した内部値Ｘjを、内部値生成部２１に出力する。本明細書では、他の同期信号生成器２の中のｊ番目の同期信号生成器２から受信する内部値をＸjと記載している。ｊは１～ｎの自然数である。なお、通信方法は限定されず、有線通信であってもよいし、無線通信であってもよい。
【0022】
内部値生成部２１は、時間に応じて変化する内部値Ｘiを生成して出力する。また、内部値生成部２１は、生成した内部値Ｘiと、通信部２２より入力される、他の同期信号生成器２の内部値Ｘjとを用いて、内部値Ｘiを更新する。内部値Ｘiと内部値Ｘjとが異なっていても、内部値生成部２１での更新処理が繰り返されることで、内部値Ｘiと内部値Ｘjとが同じ値に収束する。これにより、各同期信号生成器２の内部値Ｘiは同期する。図１（ａ）に示すように、内部値生成部２１は、演算部２１１、乗算器２１２、加算器２１３、および積分器２１４を備えている。
【0023】
演算部２１１は、更新周期Δｔごとに、下記（１）式に基づく演算を行う。なお、更新周期Δｔは限定されない。内部値Ｘiおよび内部値Ｘjは、時間に応じて変化しており、それぞれ時刻ｔのときの値を、Ｘi（ｔ）、Ｘj（ｔ）と記載している。演算部２１１は、通信部２２から入力される各内部値Ｘjから、内部値生成部２１が生成した内部値Ｘiをそれぞれ減算し、減算結果をすべて加算した差分合計値Ｄiを算出する。係数ａijは、「１」か「０」が設定される。通信部２２が受信した内部値Ｘjに対して係数ａijは「１」が設定され、受信しない内部値Ｘjに対して係数ａijは「０」が設定される。演算部２１１は、算出した差分合計値Ｄiを乗算器２１２に出力する。
【0024】
【数1】
【0025】
乗算器２１２は、演算部２１１から入力される差分合計値Ｄiに所定の係数εを乗算して加算器２１３に出力する。係数εは、０＜ε＜１／ｄmaxを満たす値であり、あらかじめ設定されている。ｄmaxは、通信部２２が通信を行う他の同期信号生成器２の数であるｄiのうち、ネットワークを構成するすべての同期信号生成器２の中で最大のものである。係数εは、積分器２１４への加算値が大きく（小さく）なりすぎて、内部値Ｘiの変動が大きくなりすぎることを抑制するために、乗算されるものである。
【0026】
加算器２１３は、乗算器２１２からの入力と所定の角周波数ω0とを加算して、修正角周波数ωiとして積分器２１４に出力する。積分器２１４は、加算器２１３から入力される修正角周波数ωiを積分することで内部値Ｘiを生成して出力する。積分器２１４は、前回生成した内部値Ｘiに修正角周波数ωiを加算することで内部値Ｘiを生成する。つまり、積分器２１４は、常に、内部値Ｘiに角周波数ω0を加算することで、内部値Ｘiを生成する。また、積分器２１４は、更新周期Δｔごとの更新タイミングでは、角周波数ω0に加えて乗算器２１２からの出力を内部値Ｘiに加算することで、内部値Ｘiを更新する。また、積分器２１４は、内部値Ｘiを（０≦Ｘi＜２π）の範囲の値として出力する。積分器２１４は、内部値Ｘiを、同期信号生成部２３、通信部２２、および演算部２１１に出力する。
【0027】
内部値生成部２１は、更新周期Δｔごとに、内部値Ｘiの更新を行う。この更新が各同期信号生成器２それぞれで行われることにより、各同期信号生成器２の内部値Ｘiは同じ値に収束する。内部値Ｘiは時間とともに変化するものであり、角周波数ω0に応じて変化する成分と、初期位相のずれを補償するように変化する成分とを合成したものと考えることができる。後者が同じ値Ｘαに収束することで、各同期信号生成器２の内部値Ｘiも同じ値に収束する。後者が同じ値に収束することは、数学的にも証明されている。同期信号生成部２は、内部値生成部２１による演算で各同期信号生成器２の内部値Ｘiを同じ値に収束できるので、内部位相を一致させるための管理装置や特定の装置を必要としない。
【0028】
同期信号生成部２３は、内部値生成部２１が生成した内部値Ｘiに基づいて、同期信号を生成する。同期信号生成部２３は、例えば、内部値Ｘiが「０」に初期化されたタイミングで立ち上がるパルス信号を、同期信号として生成する。つまり、当該同期信号は、パルスの立ち上がりタイミングが他の装置と同期するためのタイミングを示している。なお、同期信号は、これに限定されず、同期されたタイミングを示すことができる信号であればよい。例えば、同期信号は、内部値Ｘiが「０」に初期化されたタイミングで立ち下がるパルス信号であってもよい。同期信号生成部２３は、生成した同期信号を周期信号補正器Ａ１に出力する。
【0029】
なお、図２（ａ）に示す同期信号生成器２は一例であり、同期信号生成器２の内部構成は限定されない。同期信号生成器２は、他の同期信号生成器２と同期させた同期信号を生成するものであればよい。
【0030】
周期信号補正器Ａ１は、同期信号生成器２から入力される同期信号を補正して、Ｉ／Ｏ回路３に出力する。周期信号補正器Ａ１は、同期信号の遅延が許容できる誤差範囲内であれば、同期信号をそのまま出力する。一方、周期信号補正器Ａ１は、同期信号の遅延が誤差範囲を超えていれば、同期信号を、遅延が誤差範囲内に収まるように補正して出力する。周期信号補正器Ａ１は、高いリアルタイム性で単純な演算を処理できる、例えばＣＰＬＤ (Complex Programmable Logic Device)などのプログラマブルロジックデバイスによって実現されている。なお、周期信号補正器Ａ１はこれに限定されない。周期信号補正器Ａ１は、図１に示すように、信号入力部１１、基準設定部１２、誤差範囲設定部１３、補正部１４、および信号出力部１５を備えている。
【0031】
信号入力部１１は、同期信号生成器２から入力される同期信号を受け付けて、補正部１４に出力する。補正部１４は、信号入力部１１から入力される同期信号を補正して、補正後の同期信号を信号出力部１５に出力する。信号出力部１５は、補正部１４から入力される補正後の同期信号を、Ｉ／Ｏ回路３に出力する。補正部１４の詳細は後述する。
【0032】
基準設定部１２は、補正部１４から補正後の同期信号を入力され、当該補正後の同期信号が示すタイミングと、あらかじめ設定されている設定周期Ｔとに基づいて、基準タイミングを設定する。具体的には、基準設定部１２は、同期信号であるパルスの立ち上がりのタイミングから設定周期Ｔ後のタイミングを基準タイミングとして設定する。設定周期Ｔは、同期信号生成部２３が生成する同期信号の周期と同じ周期が設定される。
【0033】
誤差範囲設定部１３は、基準設定部１２が設定した基準タイミングと、あらかじめ設定されている誤差設定値αとに基づいて、誤差範囲を設定する。具体的には、誤差範囲設定部１３は、基準タイミングと、当該基準タイミングから誤差設定値αだけ経過したタイミングとの間を、誤差範囲として設定する。誤差設定値αは、遅延が許容できる誤差範囲を設定するための値であり、実験またはシミュレーションに基づいて、適宜設定される。
【0034】
補正部１４は、誤差範囲設定部１３が設定した誤差範囲に基づいて、信号入力部１１から入力される同期信号を補正する。具体的には、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、前回の補正後の同期信号であるパルスの立ち上がりに基づく誤差範囲にある場合、同期信号が遅延していない、または、遅延が許容される誤差範囲内であると判断する。この場合、補正部１４は、入力された同期信号と同じ同期信号を生成して出力する。なお、同期信号の最初の入力時には、基準タイミングが設定されておらず、誤差範囲も設定されていないので、補正部１４は、入力された同期信号と同じ同期信号を生成して出力する。一方、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より後にある場合、同期信号の遅延が許容されない範囲であると判断する。この場合、補正部１４は、誤差範囲内の最後のタイミング、すなわち、基準タイミングから誤差設定値αだけ経過したタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。
【0035】
図３は、周期信号補正器Ａ１が行う補正処理を説明するためのタイミングチャートである。図３（ａ）は、補正部１４に入力される同期信号を示している。図３（ｂ）は、補正部１４が出力する補正後の同期信号を示している。図３（ａ）（ｂ）の各パルスの立ち上がりを矢印で示している。時刻ｔ０において、入力された同期信号の最初のパルスが立ち上がり、出力される同期信号の最初のパルスも同じタイミングで立ち上がっている。このタイミング（時刻ｔ０）から設定周期Ｔ後の基準タイミングを破線矢印で示している。当該基準タイミングから誤差設定値α経過までの期間が誤差範囲である。図３においては、設定された誤差範囲に点描を付している。時刻ｔ１において、入力された同期信号の２番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲にあるので、出力される同期信号の２番目のパルスも同じタイミングで立ち上がっている。このタイミング（時刻ｔ１）の設定周期Ｔ後の基準タイミング（破線矢印）から誤差設定値α経過までの期間が次の誤差範囲である。
【0036】
時刻ｔ２において、入力された同期信号の３番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲より後にある。つまり、同期信号の遅延が許容されない範囲である。したがって、出力される同期信号の３番目のパルスは、誤差範囲内の最後のタイミング、すなわち、基準タイミングから誤差設定値αだけ経過したタイミングである時刻ｔ２’に立ち上がっている。このタイミング（時刻ｔ２’）の設定周期Ｔ後の基準タイミング（破線矢印）から誤差設定値α経過までの期間が次の誤差範囲である。時刻ｔ３において、入力された同期信号の４番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲にあるので、出力される同期信号の４番目のパルスも同じタイミングで立ち上がっている。
【0037】
Ｉ／Ｏ回路３は、制御回路Ｂの外部との信号の入出力を行う。Ｉ／Ｏ回路３は、外部に制御信号を出力する。同期信号生成器２が生成した同期信号は、周期信号補正器Ａ１によって遅延を補正されて、Ｉ／Ｏ回路３に入力される。Ｉ／Ｏ回路３は、遅延を補正された同期信号に基づいて、制御信号の出力を行う。
【0038】
図４は、周期信号補正器Ａ１が行う補正処理を説明するためのフローチャートの一例である。当該補正処理は、制御回路Ｂが起動したときに開始される。
【0039】
まず、最初のパルスが入力されたか否かが判別される（Ｓ１）。具体的には、補正部１４が、信号入力部１１から入力される同期信号に基づいて判別する。最初のパルスが入力されるまで（Ｓ１：ＮＯ）、ステップＳ１の判別が繰り返される。最初のパルスが入力された場合（Ｓ１：ＹＥＳ）、パルスが出力される（Ｓ２）。具体的には、補正部１４は、信号入力部１１から入力されたパルスと同じタイミングで、信号出力部１５にパルスを出力する。
【0040】
次に、誤差範囲が設定される（Ｓ３）。具体的には、基準設定部１２が、補正部１４から出力されたパルスの立ち上がりのタイミングから設定周期Ｔ後のタイミングを基準タイミングとして設定し、誤差範囲設定部１３が、基準タイミングと誤差設定値αとから誤差範囲を設定する。次に、パルスが入力されたか否かが判別される（Ｓ４）。パルスが入力されていない場合（Ｓ４：ＮＯ）、誤差範囲が終了したか否かが判別される（Ｓ５）。誤差範囲が終了していない場合（Ｓ５：ＮＯ）、ステップＳ４に戻って、ステップＳ４，Ｓ５の判別が繰り返される。
【0041】
ステップＳ４において、誤差範囲が終了する前にパルスが入力された場合（Ｓ４：ＹＥＳ）、パルスが出力される（Ｓ６）。具体的には、補正部１４は、信号入力部１１から入力されたパルスと同じタイミングで、信号出力部１５にパルスを出力する。一方、ステップＳ５において、パルスが入力される前に誤差範囲が終了した場合（Ｓ５：ＹＥＳ）、パルスが出力される（Ｓ６）。具体的には、補正部１４は、誤差範囲が終了したタイミングで、信号出力部１５にパルスを出力する。ステップＳ６でのパルス出力後、ステップＳ３に戻って、ステップＳ３～Ｓ６を繰り返す。なお、周期信号補正器Ａ１が行う補正処理は、上述したものに限定されない。
【0042】
次に、周期信号補正器Ａ１の作用効果について説明する。
【0043】
本実施形態によると、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より後にある場合、誤差範囲内の最後のタイミング、すなわち、基準タイミングから誤差設定値αだけ経過したタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。したがって、周期信号補正器Ａ１は、同期信号生成器２から入力される同期信号を、パルスの立ち上がりが誤差範囲を超えないように補正でき、同期信号が遅延などによって乱れることを抑制できる。これにより、周期信号補正器Ａ１は、同期信号生成器２が生成した同期信号に遅延などが発生した場合でも、同期が乱れることを抑制できる。
【0044】
また、本実施形態によると、誤差範囲設定部１３は、基準タイミングと、当該基準タイミングから誤差設定値αだけ経過したタイミングとの間を、誤差範囲として設定する。したがって、周期信号補正器Ａ１は、同期信号の遅延などの遅れを補正できる。
【0045】
図５および図６は、第２実施形態に係る周期信号補正器Ａ２を説明するための図である。図５は、周期信号補正器Ａ２が行う補正処理を説明するためのタイミングチャートである。図６は、周期信号補正器Ａ２が行う補正処理を説明するためのフローチャートの一例である。周期信号補正器Ａ２の内部構成を示す図は、図１と同様なので、記載を省略する。
【0046】
第１実施形態に係る周期信号補正器Ａ１は、同期信号生成器２から出力される同期信号が遅延する場合の補正を行うことができる。しかし、同期信号のズレ特性によっては、同期信号は、遅延せずに進む場合がある。第２実施形態に係る周期信号補正器Ａ２は、同期信号生成器２から出力される同期信号が進む場合の補正を行う点で、周期信号補正器Ａ１と異なる。
【0047】
第２実施形態に係る周期信号補正器Ａ２は、同期信号の進みが許容誤差内であれば、同期信号をそのまま出力する。一方、周期信号補正器Ａ２は、同期信号の進みが許容誤差外であれば、同期信号を、進みが許容範囲内に収まるように補正して出力する。周期信号補正器Ａ２の信号入力部１１、基準設定部１２、および信号出力部１５の各機能は周期信号補正器Ａ１の信号入力部１１、基準設定部１２、および信号出力部１５と同様である。
【0048】
誤差範囲設定部１３は、基準タイミングと、当該基準タイミングより誤差設定値βだけ前のタイミングとの間を、誤差範囲として設定する。誤差設定値βは、進みが許容できる誤差範囲を設定するための値であり、実験またはシミュレーションに基づいて、適宜設定される。
【0049】
補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、前回の補正後の同期信号であるパルスの立ち上がりに基づく誤差範囲にある場合、同期信号が進んでいない、または、進みが許容される誤差範囲内であると判断する。この場合、補正部１４は、入力された同期信号と同じ同期信号を生成して出力する。なお、同期信号の最初の入力時には、基準タイミングが設定されておらず、誤差範囲も設定されていないので、補正部１４は、入力された同期信号と同じ同期信号を生成して出力する。一方、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より前にある場合、同期信号の進みが許容されない範囲であると判断する。この場合、補正部１４は、誤差範囲内の最先のタイミング、すなわち、基準タイミングより誤差設定値βだけ前のタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。
【0050】
図５は、周期信号補正器Ａ２が行う補正処理を説明するためのタイミングチャートである。図５（ａ）は、補正部１４に入力される同期信号を示している。図５（ｂ）は、補正部１４が出力する補正後の同期信号を示している。図５（ａ）（ｂ）の各パルスの立ち上がりを矢印で示している。時刻ｔ０において、入力された同期信号の最初のパルスが立ち上がり、出力される同期信号の最初のパルスも同じタイミングで立ち上がっている。このタイミング（時刻ｔ０）から設定周期Ｔ後の基準タイミングを破線矢印で示している。当該基準タイミングより誤差設定値βだけ前のタイミングから当該基準タイミングまでの期間が誤差範囲である。図５においては、設定された誤差範囲に点描を付している。時刻ｔ１において、入力された同期信号の２番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲にあるので、出力される同期信号の２番目のパルスも同じタイミングで立ち上がっている。このタイミング（時刻ｔ１）の設定周期Ｔ後の基準タイミング（破線矢印）より誤差設定値βだけ前のタイミングから当該基準タイミングまでの期間が次の誤差範囲である。
【0051】
時刻ｔ２において、入力された同期信号の３番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲より前にある。つまり、同期信号の進みが許容されない範囲である。したがって、出力される同期信号の３番目のパルスは、誤差範囲内の最先のタイミング、すなわち、基準タイミングより誤差設定値βだけ前のタイミングである時刻ｔ２’に立ち上がっている。このタイミング（時刻ｔ２’）の設定周期Ｔ後の基準タイミング（破線矢印）より誤差設定値βだけ前のタイミングから当該基準タイミングまでの期間が次の誤差範囲である。時刻ｔ３において、入力された同期信号の４番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲にあるので、出力される同期信号の４番目のパルスも同じタイミングで立ち上がっている。
【0052】
【0053】
ステップＳ３で誤差範囲が設定された後、パルスが入力されたか否かが判別される（Ｓ４）。パルスが入力されるまで（Ｓ４：ＮＯ）、ステップＳ４の判別が繰り返される。パルスが入力された場合（Ｓ４：ＹＥＳ）、誤差範囲内であるか否かが判別される（Ｓ１１）。誤差範囲内である場合（Ｓ１１：ＹＥＳ）、パルスが出力される（Ｓ６）。具体的には、補正部１４は、信号入力部１１から入力されたパルスと同じタイミングで、信号出力部１５にパルスを出力する。
【0054】
ステップＳ１１において、誤差範囲内でなかった場合（Ｓ１１：ＮＯ）、すなわち、誤差範囲の前であった場合、誤差範囲が開始したか否かが判別される（Ｓ１２）。誤差範囲が開始するまで（Ｓ１２：ＮＯ）、ステップＳ１２の判別が繰り返される。誤差範囲が開始した場合（Ｓ１２：ＹＥＳ）、パルスが出力される（Ｓ６）。具体的には、補正部１４は、誤差範囲が開始したタイミングで、信号出力部１５にパルスを出力する。なお、周期信号補正器Ａ２が行う補正処理は、上述したものに限定されない。
【0055】
本実施形態によると、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より前にある場合、誤差範囲内の最先のタイミング、すなわち、基準タイミングより誤差設定値βだけ前のタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。したがって、周期信号補正器Ａ２は、同期信号生成器２から入力される同期信号を、パルスの立ち上がりが誤差範囲を超えないように補正でき、同期信号が進むことによって乱れることを抑制できる。これにより、周期信号補正器Ａ２は、同期信号生成器２が生成した同期信号が進んだ場合でも、同期が乱れることを抑制できる。
【0056】
また、本実施形態によると、誤差範囲設定部１３は、基準タイミングと、当該基準タイミングより誤差設定値βだけ前のタイミングとの間を、誤差範囲として設定する。したがって、周期信号補正器Ａ２は、同期信号の進みを補正できる。
【0057】
図７および図８は、第３実施形態に係る周期信号補正器Ａ３を説明するための図である。図７は、周期信号補正器Ａ３が行う補正処理を説明するためのタイミングチャートである。図８は、周期信号補正器Ａ３が行う補正処理を説明するためのフローチャートの一例である。周期信号補正器Ａ３の内部構成を示す図は、図１と同様なので、記載を省略する。
【0058】
第３実施形態に係る周期信号補正器Ａ３は、同期信号生成器２から出力される同期信号が遅延する場合でも進む場合でも補正を行う点で、周期信号補正器Ａ１と異なる。
【0059】
第３実施形態に係る周期信号補正器Ａ３は、同期信号の遅延または進みが許容誤差内であれば、同期信号をそのまま出力する。一方、周期信号補正器Ａ３は、同期信号の遅延または進みが許容誤差外であれば、同期信号を、許容範囲内に収まるように補正して出力する。周期信号補正器Ａ３の信号入力部１１、基準設定部１２、および信号出力部１５の各機能は周期信号補正器Ａ１の信号入力部１１、基準設定部１２、および信号出力部１５と同様である。
【0060】
誤差範囲設定部１３は、基準タイミングより誤差設定値βだけ前のタイミングと、基準タイミングから誤差設定値αだけ経過したタイミングとの間を、誤差範囲として設定する。
【0061】
補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、前回の補正後の同期信号であるパルスの立ち上がりに基づく誤差範囲にある場合、同期信号の遅延または進みが許容される誤差範囲内であると判断する。この場合、補正部１４は、入力された同期信号と同じ同期信号を生成して出力する。なお、同期信号の最初の入力時には、基準タイミングが設定されておらず、誤差範囲も設定されていないので、補正部１４は、入力された同期信号と同じ同期信号を生成して出力する。一方、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より後にある場合、同期信号の遅延が許容されない範囲であると判断する。この場合、補正部１４は、誤差範囲内の最後のタイミング、すなわち、基準タイミングから誤差設定値αだけ経過したタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。また、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より前にある場合、同期信号の進みが許容されない範囲であると判断する。この場合、補正部１４は、誤差範囲内の最先のタイミング、すなわち、基準タイミングより誤差設定値βだけ前のタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。
【0062】
図７は、周期信号補正器Ａ３が行う補正処理を説明するためのタイミングチャートである。図７（ａ）は、補正部１４に入力される同期信号を示している。図７（ｂ）は、補正部１４が出力する補正後の同期信号を示している。図７（ａ）（ｂ）の各パルスの立ち上がりを矢印で示している。時刻ｔ０において、入力された同期信号の最初のパルスが立ち上がり、出力される同期信号の最初のパルスも同じタイミングで立ち上がっている。このタイミング（時刻ｔ０）から設定周期Ｔ後の基準タイミングを破線矢印で示している。当該基準タイミングの誤差設定値βだけ前のタイミングから、当該基準タイミングの誤差設定値αだけ後のタイミングまでの期間が誤差範囲である。図７においては、設定された誤差範囲に点描を付している。時刻ｔ１において、入力された同期信号の２番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲にあるので、出力される同期信号の２番目のパルスも同じタイミングで立ち上がっている。このタイミング（時刻ｔ１）の設定周期Ｔ後の基準タイミング（破線矢印）の誤差設定値βだけ前のタイミングから、当該基準タイミングの誤差設定値αだけ後のタイミングまでの期間が次の誤差範囲である。
【0063】
時刻ｔ２において、入力された同期信号の３番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲より後にある。つまり、同期信号の遅延が許容されない範囲である。したがって、出力される同期信号の３番目のパルスは、誤差範囲内の最後のタイミング、すなわち、基準タイミングから誤差設定値αだけ経過したタイミングである時刻ｔ２’に立ち上がっている。
【0064】
また、時刻ｔ４において、入力された同期信号の５番目のパルスが立ち上がっており、当該立ち上がりのタイミングは、誤差範囲より前にある。つまり、同期信号の進みが許容されない範囲である。したがって、出力される同期信号の５番目のパルスは、誤差範囲内の最先のタイミング、すなわち、基準タイミングより誤差設定値βだけ前のタイミングである時刻ｔ４’に立ち上がっている。
【0065】
図８に示すフローチャートにおいて、図４または図５に示すフローチャートにおける同じ処理には、同じ番号を付して、説明を省略している。図８に示すフローチャートは、図４に示すフローチャートにおいて、ステップＳ４がＹＥＳの場合の処理を変更したものである。
【0066】
ステップＳ４において、誤差範囲が終了する前にパルスが入力された場合（Ｓ４：ＹＥＳ）、誤差範囲前であるか否かが判別される（Ｓ２１）。誤差範囲前である場合（Ｓ２１：ＹＥＳ）、誤差範囲が開始したか否かが判別される（Ｓ１２）。誤差範囲が開始するまで（Ｓ１２：ＮＯ）、ステップＳ１２の判別が繰り返される。誤差範囲が開始した場合（Ｓ１２：ＹＥＳ）、パルスが出力される（Ｓ６）。具体的には、補正部１４は、誤差範囲が開始したタイミングで、信号出力部１５にパルスを出力する。
【0067】
ステップＳ２１において、誤差範囲前でない場合（Ｓ２１：ＮＯ）、すなわち、誤差範囲内である場合、パルスが出力される（Ｓ６）。具体的には、補正部１４は、信号入力部１１から入力されたパルスと同じタイミングで、信号出力部１５にパルスを出力する。
【0068】
ステップＳ５において、パルスが入力される前に誤差範囲が終了した場合（Ｓ５：ＹＥＳ）、パルスが出力される（Ｓ６）。具体的には、補正部１４は、誤差範囲が終了したタイミングで、信号出力部１５にパルスを出力する。なお、周期信号補正器Ａ３が行う補正処理は、上述したものに限定されない。
【0069】
本実施形態によると、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より後にある場合、誤差範囲内の最後のタイミング、すなわち、基準タイミングから誤差設定値αだけ経過したタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。また、補正部１４は、同期信号であるパルスの立ち上がりのタイミングが、誤差範囲より前にある場合、誤差範囲内の最先のタイミング、すなわち、基準タイミングより誤差設定値βだけ前のタイミングで立ち上がるパルスを生成して、補正後の同期信号として出力する。したがって、周期信号補正器Ａ３は、同期信号生成器２から入力される同期信号を、パルスの立ち上がりが誤差範囲を超えないように補正でき、同期信号が遅延したり進むことによって乱れることを抑制できる。これにより、周期信号補正器Ａ３は、同期信号生成器２が生成した同期信号が遅延したり進んだ場合でも、同期が乱れることを抑制できる。
【0070】
また、本実施形態によると、誤差範囲設定部１３は、基準タイミングの誤差設定値βだけ前のタイミングから、当該基準タイミングの誤差設定値αだけ後のタイミングまでの期間を、誤差範囲として設定する。したがって、周期信号補正器Ａ３は、同期信号の遅延を補正できるし、また、同期信号の進みも補正できる。
【0071】
なお、上記第１～３実施形態においては、周期信号補正器Ａ１～Ａ３が、同期信号生成器２が生成した同期信号を補正する場合について説明したが、これに限られない。周期信号補正器Ａ１は、同期信号以外の周期信号の遅延などによる乱れを補正するために用いることもできる。つまり、周期信号補正器Ａ１は、他の装置との同期に関係なく、遅延などによって乱れた周期信号を、乱れが許容できる誤差範囲に補正するための構成である。
【0072】
本発明に係る周期信号補正器および制御回路は、上述した実施形態に限定されるものではない。本発明に係る周期信号補正器および制御回路の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【0073】
Ａ１～Ａ３：周期信号補正器、１１：信号入力部、１２：基準設定部、１３：誤差範囲設定部、１４：補正部、１５：信号出力部、２：同期信号生成器、２１：内部値生成部、２２：通信部、２３：同期信号生成部、Ｂ:制御回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】