特開 2024-44634 記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024044634

(43)【公開日】2024-04-02

(54)【発明の名称】記憶装置

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240326BHJP

   H10N 70/00 20230101ALI20240326BHJP

   H10N 99/00 20230101ALI20240326BHJP

   H10B 63/00 20230101ALI20240326BHJP

   H10N 50/10 20230101ALI20240326BHJP

【ＦＩ】

H01L27/105 447

H01L45/00 Z

H01L49/00 Z

H01L27/105 448

H01L43/08 Z

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2022150281

(22)【出願日】2022-09-21

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】岩崎 剛之

(72)【発明者】

【氏名】祝 祺

(72)【発明者】

【氏名】小松 克伊

(72)【発明者】

【氏名】張 潔瓊

【テーマコード（参考）】

4M119

5F083

5F092

【Ｆターム（参考）】

4M119BB01

4M119CC05

4M119DD31

4M119DD42

4M119EE21

4M119EE26

4M119JJ03

5F083FZ10

5F083JA38

5F083JA39

5F083JA40

5F083JA60

5F083PR22

5F092AB06

5F092AC12

5F092AD25

5F092CA02

(57)【要約】

【課題】特性の優れたスイッチング素子を有する記憶装置を提供する。
【解決手段】実施形態の記憶装置は、第１の導電層と、第２の導電層と、第３の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、第２の導電層と第３の導電層との間に設けられたスイッチング層と、を備える。第１の導電層と第３の導電層との間に第２の導電層が設けられる。スイッチング層は、第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を含み、第１の領域は、Ｓｎ、Ｇａ、Ｚｎ、Ｔａ、Ｔｉ、及びＩｎから選ばれる第１の元素と、Ｏ又はＮと、を含み、第２の領域は、Ｓｎ、Ｇａ、Ｚｎ、Ｔａ、Ｔｉ、及びＩｎから選ばれる第２の元素と、Ｏ又はＮと、を含み、第３の領域は、Ｚｒ、Ｙ、Ｃｅ、Ｈｆ、Ａｌ、Ｍｇ、及びＮｂから選ばれる第３の元素と、Ｏ又はＮと、Ｔｅ、Ｓｂ、Ｂｉ、Ｔｉ、及びＺｎから選ばれる金属元素と、を含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の導電層と、
第２の導電層と、
第３の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、
前記第２の導電層と前記第３の導電層との間に設けられたスイッチング層と、を備え、
前記第１の導電層と前記第３の導電層との間に前記第２の導電層が設けられ、
前記スイッチング層は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に設けられた第３の領域と、を含み、
前記第１の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第１の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、
前記第２の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、
前記第３の領域は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、及びニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの第３の元素と、酸素（Ｏ）又は窒素（Ｎ）と、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）からなる群から選ばれる少なくとも一つの金属元素と、を含む、記憶装置。

【請求項2】

前記第１の元素と前記第２の元素は、同一の元素である、請求項１記載の記憶装置。

【請求項3】

前記金属元素は前記第１の元素と異なり、前記金属元素は前記第２の元素と異なる、請求項１記載の記憶装置。

【請求項4】

前記第３の領域の前記第１の導電層から前記第２の導電層に向かう第１の方向の厚さは、前記第１の領域の前記第１の方向の厚さ及び前記第２の領域の前記第１の方向の厚さより厚い、請求項１記載の記憶装置。

【請求項5】

前記第３の領域の電子親和力は、前記第１の領域の電子親和力及び前記第２の領域の電子親和力よりも小さい、請求項１記載の記憶装置。

【請求項6】

前記第１の領域は、前記第１の元素の酸化物、前記第１の元素の窒化物、及び前記第１の元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質を含み、
前記第２の領域は、前記第２の元素の酸化物、前記第２の元素の窒化物、及び前記第２の元素の酸窒化物からなる群から選ばれる少なくとも一つの第２の物質を含み、
前記第３の領域は、前記第３の元素の酸化物、前記第３の元素の窒化物、及び前記第３の元素の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、前記金属元素を含む金属と、を含む請求項１記載の記憶装置。

【請求項7】

前記第３の領域に含まれる前記第３の物質のモル分率は５０ｍｏｌ％以上である、請求項６記載の記憶装置。

【請求項8】

前記第３の領域に含まれる前記金属のモル分率は１０ｍｏｌ％以上である、請求項６記載の記憶装置。

【請求項9】

前記第３の物質の電子親和力は、前記第１の物質の電子親和力及び前記第２の物質の電子親和力よりも小さい、請求項６記載の記憶装置。

【請求項10】

前記第１の領域は、第１の部分と、前記第１の部分と前記第３の領域との間に設けられた第２の部分を含み、前記第２の部分の酸素原子濃度は前記第１の部分の酸素原子濃度より高い、請求項１記載の記憶装置。

【請求項11】

前記スイッチング層は、第４の領域と第５の領域とを更に含み、
前記第４の領域と前記第３の領域との間に前記第１の領域が設けられ、前記第４の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第４の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、
前記第３の領域と前記第５の領域との間に前記第２の領域が設けられ、前記第５の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第５の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、
前記第４の元素は前記第１の元素と異なり、前記第５の元素は前記第２の元素と異なる、請求項１記載の記憶装置。

【請求項12】

前記抵抗変化層は磁気トンネル接合を含む、請求項１記載の記憶装置。

【請求項13】

複数の第１の配線と、
前記複数の第１の配線と交差する複数の第２の配線と、
前記第１の配線と、前記第２の配線が交差する領域に位置するメモリセルを備え、
前記メモリセルは、
第１の導電層と、
第２の導電層と、
第３の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、
前記第２の導電層と前記第３の導電層との間に設けられたスイッチング層と、を含み、
前記第１の導電層と前記第３の導電層の間に前記第２の導電層が設けられ、
前記スイッチング層は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に設けられた第３の領域と、を含み、
前記第１の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第１の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、
前記第２の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、
前記第３の領域は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの第３の元素と、酸素（Ｏ）又は窒素（Ｎ）と、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）からなる群から選ばれる少なくとも一つの金属元素と、を含む、記憶装置。

【請求項14】

前記第１の元素と前記第２の元素は、同一の元素である、請求項１３記載の記憶装置。

【請求項15】

前記金属元素は前記第１の元素と異なり、前記金属元素は前記第２の元素と異なる、請求項１３記載の記憶装置。

【請求項16】

前記第３の領域の前記第１の導電層から前記第２の導電層に向かう第１の方向の厚さは、前記第１の領域の前記第１の方向の厚さ及び前記第２の領域の前記第１の方向の厚さより厚い、請求項１３記載の記憶装置。

【請求項17】

前記第３の領域の電子親和力は、前記第１の領域の電子親和力及び前記第２の領域の電子親和力よりも小さい、請求項１３記載の記憶装置。

【請求項18】

前記第１の領域は、前記第１の元素の酸化物、前記第１の元素の窒化物、及び前記第１の元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質を含み、
前記第２の領域は、前記第２の元素の酸化物、前記第２の元素の窒化物、及び前記第２の元素の酸窒化物からなる群から選ばれる少なくとも一つの第２の物質を含み、
前記第３の領域は、前記第３の元素の酸化物、前記第３の元素の窒化物、及び前記第３の元素の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、前記金属元素を含む金属と、を含む請求項１３記載の記憶装置。

【請求項19】

前記第３の領域に含まれる前記第３の物質のモル分率は５０ｍｏｌ％以上である、請求項１８記載の記憶装置。

【請求項20】

前記第３の領域に含まれる前記金属のモル分率は１０ｍｏｌ％以上である、請求項１８記載の記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、記憶装置に関する。

【背景技術】

【0002】

大容量の不揮発性記憶装置として、クロスポイント型の２端子の記憶装置がある。クロスポイント型の２端子の記憶装置は、メモリセルの微細化・高集積化が容易である。

【0003】

クロスポイント型の２端子の記憶装置のメモリセルは、例えば、抵抗変化素子とスイッチング素子を有する。メモリセルがスイッチング素子を有することで、選択メモリセル以外のメモリセルに流れる電流が抑制される。

【0004】

スイッチング素子には、低いリーク電流、高いオン電流、及び高い信頼性など、優れた特性を備えることが要求される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許第８３９５９２８号明細書

【特許文献2】米国特許第９０２９１８７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、特性の優れたスイッチング素子を有する記憶装置を提供することにある。

【課題を解決するための手段】

【0007】

実施形態の記憶装置は、第１の導電層と、第２の導電層と、第３の導電層と、前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、前記第２の導電層と前記第３の導電層との間に設けられたスイッチング層と、を備え、前記第１の導電層と第３の導電層の間に前記第２の導電層が設けられ、前記スイッチング層は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に設けられた第３の領域と、を含み、前記第１の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第１の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、前記第２の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、前記第３の領域は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、及びニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの第３の元素と、酸素（Ｏ）又は窒素（Ｎ）と、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）からなる群から選ばれる少なくとも一つの金属元素と、を含む。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態の記憶装置のブロック図。

【図2】第１の実施形態の記憶装置のメモリセルの模式断面図。

【図3】第１の実施形態の記憶装置の課題の説明図。

【図4】第１の実施形態のスイッチング素子の電流電圧特性の説明図。

【図5】第１の実施形態の記憶装置の作用及び効果の説明図。

【図6】第１の実施形態の第１の変形例の記憶装置のメモリセルの模式断面図。

【図7】第１の実施形態の第２の変形例の記憶装置のメモリセルの模式断面図。

【図8】第２の実施形態の記憶装置のメモリセルの模式断面図。

【発明を実施するための形態】

【0009】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。

【0010】

本明細書中の記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）や電子エネルギー損失分光法（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＥＬＳ）などにより行うことが可能である。また、記憶装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材の構成物質の同定、構成物質の存在割合の計測には、例えば、Ｘ線光電子分光分析（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）を用いることが可能である。

【0011】

（第１の実施形態）
第１の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第３の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、第２の導電層と第３の導電層との間に設けられたスイッチング層と、を備える。第１の導電層と第３の導電層の間に第２の導電層が設けられる。スイッチング層は、第１の領域と、第２の領域と、第１の領域と第２の領域との間に設けられた第３の領域と、を含み、第１の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第１の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、第２の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、第３の領域は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、及びニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの第３の元素と、酸素（Ｏ）又は窒素（Ｎ）と、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）からなる群から選ばれる少なくとも一つの金属元素と、を含む。

【0012】

また、第１の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、第１の配線と、第２の配線が交差する領域に位置するメモリセルを備える。メモリセルは、第１の導電層と、第２の導電層と、第３の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、第２の導電層と第３の導電層との間に設けられたスイッチング層と、を含む。第１の導電層と第３の導電層の間に第２の導電層が設けられる。スイッチング層は、第１の領域と、第２の領域と、第１の領域と第２の領域との間に設けられた第３の領域と、を含み、第１の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第１の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、第２の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、第３の領域は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの第３の元素と、酸素（Ｏ）又は窒素（Ｎ）と、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）からなる群から選ばれる少なくとも一つの金属元素と、を含む。

【0013】

図１は、第１の実施形態の記憶装置のブロック図である。

【0014】

第１の実施形態の記憶装置のメモリセルアレイ１００は、例えば、半導体基板１０１上に絶縁層を介して、複数のワード線１０２と、ワード線１０２と交差する複数のビット線１０３とを備える。ビット線１０３は、例えば、ワード線１０２の上層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１０４、第２の制御回路１０５、センス回路１０６が設けられる。

【0015】

ワード線１０２は第１の配線の一例である。また、ビット線１０３は、第２の配線の一例である。

【0016】

ワード線１０２と、ビット線１０３が交差する領域に、複数のメモリセルＭＣが設けられる。第１の実施形態の記憶装置は、クロスポイント構造を備える二端子の磁気抵抗メモリである。

【0017】

複数のワード線１０２は、それぞれ、第１の制御回路１０４に接続される。また、複数のビット線１０３は、それぞれ、第２の制御回路１０５に接続される。センス回路１０６は、第１の制御回路１０４及び第２の制御回路１０５に接続される。

【0018】

第１の制御回路１０４及び第２の制御回路１０５は、例えば、所望のメモリセルＭＣを選択し、そのメモリセルＭＣへのデータの書き込み、メモリセルＭＣのデータの読み出し、メモリセルＭＣのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルＭＣのデータは、ワード線１０２と、ビット線１０３との間に流れる電流量として読み出される。センス回路１０６は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。

【0019】

第１の制御回路１０４、第２の制御回路１０５、及び、センス回路１０６は、例えば、半導体基板１０１上に形成される半導体デバイスを用いた電子回路で構成される。

【0020】

図２は、第１の実施形態の記憶装置のメモリセルの模式断面図である。図２は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。

【0021】

メモリセルＭＣは、図２に示すように、下部電極１０、中間電極２０、上部電極３０、抵抗変化層４０、及び、スイッチング層５０を備える。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を含む。スイッチング層５０は、第１の領域５１、第２の領域５２、及び第３の領域５３を含む。第３の領域５３は、マトリックス５３ａと金属５３ｂを含む。

【0022】

下部電極１０は、第１の導電層の一例である。中間電極２０は、第２の導電層の一例である。上部電極３０は、第３の導電層の一例である。

【0023】

下部電極１０、抵抗変化層４０、及び中間電極２０が、メモリセルＭＣの抵抗変化素子を構成する。中間電極２０、スイッチング層５０、及び上部電極３０が、メモリセルＭＣのスイッチング素子を構成する。

【0024】

下部電極１０はワード線１０２に接続される。下部電極１０は、例えば金属である。下部電極１０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。下部電極１０は、例えば、窒化チタンである。下部電極１０はワード線１０２の一部であっても構わない。

【0025】

上部電極３０はビット線１０３に接続される。上部電極３０は、例えば金属である。上部電極３０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。上部電極３０は、例えば、窒化チタンである。上部電極３０はビット線１０３の一部であっても構わない。

【0026】

中間電極２０は、下部電極１０と上部電極３０との間に設けられる。中間電極２０は、例えば金属である。中間電極２０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。中間電極２０は、例えば、窒化チタンである。

【0027】

抵抗変化層４０は、下部電極１０と中間電極２０との間に設けられる。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を有する。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３で構成される磁気トンネル接合を含む。

【0028】

抵抗変化層４０は、抵抗変化によりデータを記憶する機能を有する。

【0029】

固定層４１は、強磁性体である。固定層４１では、磁化方向が特定の方向に固定される。

【0030】

トンネル層４２は、絶縁体である。トンネル層４２では、電子がトンネル効果によって通過する。

【0031】

自由層４３は、強磁性体である。自由層４３では、磁化方向が変化する。自由層４３の磁化方向は、固定層４１の磁化方向と平行な方向、及び、固定層４１の磁化方向と反対の方向のどちらの状態もとることが可能である。例えば、下部電極１０と中間電極２０との間に、電流を流すことにより、自由層４３の磁化方向を変化させることが可能となる。

【0032】

自由層４３の磁化方向を変化させることで、抵抗変化層４０の抵抗が変化する。自由層４３の磁化方向が固定層４１の磁化方向と反平行になる場合、電流が流れにくい高抵抗状態となる。一方、自由層４３の磁化方向が固定層４１の磁化方向と平行な方向になる場合、電流が流れやすい低抵抗状態となる。

【0033】

スイッチング層５０は、中間電極２０と上部電極３０との間に設けられる。スイッチング層５０の下部電極１０から上部電極３０に向かう第１の方向の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。

【0034】

スイッチング層５０は、特定の電圧（閾値電圧）で電流が急峻に立ち上がる非線形な電流電圧特性を有する。スイッチング層５０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。

【0035】

スイッチング層５０は、第１の領域５１、第２の領域５２、及び第３の領域５３を含む。第３の領域５３は、第１の領域５１と第２の領域５２の間に設けられる。

【0036】

第１の領域５１は、中間電極２０と第３の領域５３との間に設けられる。第１の領域５１は、例えば、中間電極２０及び第３の領域５３と接する。

【0037】

第１の領域５１は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第１の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含む。第１の領域５１は、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方を含む。

【0038】

第１の領域５１には、例えば、酸素（Ｏ）及び窒素（Ｎ）以外の元素で、第１の元素よりも原子濃度の高い元素は存在しない。

【0039】

第１の領域５１は、第１の元素の酸化物、第１の元素の窒化物、及び第１の元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質を含む。第１の物質は、例えば、第１の領域５１の主成分である。第１の物質が第１の領域５１の主成分であるとは、第１の領域５１には第１の物質よりもモル分率の高い物質は存在しないことを意味する。なお、モル分率は物質量分率と同義である。

【0040】

第１の領域５１に含まれる第１の物質のモル分率は、例えば、９０ｍｏｌ％以上である。

【0041】

第１の物質は、絶縁体である。第１の物質は、例えば、酸化スズ、酸化ガリウム、酸化亜鉛、酸化タンタル、酸化チタン、又は酸化インジウムである。

【0042】

第１の領域５１の下部電極１０から上部電極３０に向かう第１の方向の厚さは、例えば、０．５ｎｍ以上３ｎｍ以下である。

【0043】

第２の領域５２は、上部電極３０と第３の領域５３との間に設けられる。第２の領域５２は、例えば、上部電極３０及び第３の領域５３と接する。

【0044】

第２の領域５２は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第２の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含む。第２の領域５２は、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方を含む。

【0045】

第２の領域５２には、例えば、酸素（Ｏ）及び窒素（Ｎ）以外の元素で、第２の元素よりも原子濃度の高い元素は存在しない。第２の元素は、例えば、第１の元素と同一の元素である。

【0046】

第２の領域５２は、第２の元素の酸化物、第２の元素の窒化物、及び第２の元素の酸窒化物からなる群から選ばれる少なくとも一つの第２の物質を含む。第２の物質は、例えば、第２の領域５２の主成分である。第２の物質が第２の領域５２の主成分であるとは、第２の領域５２には第２の物質よりもモル分率の高い物質は存在しないことを意味する。

【0047】

第２の領域５２に含まれる第２の物質のモル分率は、例えば、９０ｍｏｌ％以上である。

【0048】

第２の物質は、絶縁体である。第２の物質は、例えば、酸化スズ、酸化ガリウム、酸化亜鉛、酸化タンタル、酸化チタン、又は酸化インジウムである。第２の物質は、例えば、第１の物質と同一の物質である。

【0049】

第２の領域５２の下部電極１０から上部電極３０に向かう第１の方向の厚さは、例えば、０．５ｎｍ以上３ｎｍ以下である。

【0050】

第３の領域５３は、第１の領域５１と第２の領域５２との間に設けられる。第３の領域５３は、例えば、第１の領域５１及び第２の領域５２と接する。

【0051】

第３の領域５３は、マトリックス５３ａと金属５３ｂを含む。

【0052】

第３の領域５３は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、及びニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの第３の元素と、酸素（Ｏ）又は窒素（Ｎ）と、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）からなる群から選ばれる少なくとも一つの金属元素と、を含む。第３の領域５３は、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方を含む。以下、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）からなる群から選ばれる少なくとも一つの金属元素を添加金属元素と称する。

【0053】

第３の領域５３には、例えば、酸素（Ｏ）及び窒素（Ｎ）以外の元素で、第３の元素又は添加金属元素よりも原子濃度の高い元素は存在しない。添加金属元素は、例えば、第１の元素と異なる。添加金属元素は、例えば、第２の元素と異なる。

【0054】

第３の元素、及び、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方は、例えば、マトリックス５３ａの中に含まれる。また、添加金属元素は、例えば、金属５３ｂの中に含まれる。

【0055】

第３の領域５３は、第３の元素の酸化物、第３の元素の窒化物、及び第３の元素の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質を含む。

【0056】

第３の物質は、絶縁体である。第３の物質は、例えば、酸化ジルコニウム、酸化イットリウム、酸化セリウム、酸化ハフニウム、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化マグネシウム、又は、酸化ニオブである。

【0057】

第３の物質は、例えば、マトリックス５３ａの中に含まれる。

【0058】

第３の領域５３は、添加金属元素の金属を含む。添加金属元素の金属を以下、添加金属と称する。添加金属は、例えば、テルル、アンチモン、ビスマス、チタン、及び亜鉛である。添加金属は、例えば、第３の領域５３の金属５３ｂの中に含まれる。

【0059】

第３の物質及び添加金属は、第３の領域５３の主成分である。第３の物質及び添加金属が、第３の領域５３の主成分であるとは、第３の領域５３には第３の物質及び添加金属よりもモル分率の高い物質は存在しないことを意味する。

【0060】

第３の領域５３に含まれる第３の物質のモル分率は、例えば、５０ｍｏｌ％以上９０ｍｏｌ％以下である。第３の領域５３に含まれる添加金属のモル分率は、例えば、１０ｍｏｌ％以上４０ｍｏｌ％以下である。第３の領域５３に含まれる第３の物質のモル分率は、例えば、第３の領域５３に含まれる添加金属のモル分率より高い。

【0061】

第１の領域５１に含まれる添加金属元素の原子濃度は、第３の領域５３に含まれる添加金属元素の原子濃度よりも低い。また、第２の領域５２に含まれる添加金属元素の原子濃度は、第３の領域５３に含まれる添加金属元素の原子濃度よりも低い。

【0062】

第１の領域５１に含まれる添加金属のモル分率は、第３の領域５３に含まれる添加金属のモル分率よりも低い。第１の領域５１に含まれる添加金属のモル分率は、例えば、５ｍｏｌ％以下である。

【0063】

また、第２の領域５２に含まれる添加金属のモル分率は、第３の領域５３に含まれる添加金属のモル分率よりも低い。第２の領域５２に含まれる添加金属のモル分率は、例えば、５ｍｏｌ％以下である。

【0064】

第３の領域５３の下部電極１０から上部電極３０に向かう第１の方向の厚さは、例えば、１ｎｍ以上５ｎｍ以下である。

【0065】

第３の領域５３の下部電極１０から上部電極３０に向かう第１の方向の厚さは、例えば、第１の領域５１の下部電極１０から上部電極３０に向かう第１の方向の厚さよりも厚い。また、第３の領域５３の下部電極１０から上部電極３０に向かう第１の方向の厚さは、例えば、第２の領域５２の下部電極１０から上部電極３０に向かう第１の方向の厚さよりも厚い。

【0066】

第３の領域５３の電子親和力は、第１の領域５１の電子親和力及び第２の領域５２の電子親和力よりも小さい。また、第３の物質の電子親和力は、第１の物質の電子親和力及び第２の物質の電子親和力よりも小さい。

【0067】

スイッチング層５０は、例えば、スパッタリング法により形成することが可能である。マトリックス５３ａと金属５３ｂを含む第３の領域５３は、例えば、第３の物質から成るターゲットと添加金属から成るターゲットを用いたコ・スパッタリング法（ｃｏ－ｓｐｕｔｔｅｒｉｎｇ法）により形成することが可能である。

【0068】

次に、第１の実施形態の記憶装置の作用及び効果について説明する。

【0069】

第１の実施形態の記憶装置は、上述のように、自由層４３の磁化方向を変化させることで、抵抗変化層４０の抵抗が変化する。自由層４３の磁化方向が固定層４１の磁化方向と反対方向になる場合、電流が流れにくい高抵抗状態となる。一方、自由層４３の磁化方向が固定層４１の磁化方向と平行な方向になる場合、電流が流れやすい低抵抗状態となる。

【0070】

例えば、抵抗変化層４０の高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは異なる抵抗状態を維持できることで、“０”と“１”の１ビットデータを記憶することが可能となる。１つのメモリセルの書き込みは、そのセルに接続されたビット線とワード線との間に電流を流すことで行う。

【0071】

図３は、第１の実施形態の記憶装置の課題の説明図である。図３は、メモリセルアレイ内の１個のメモリセルＭＣを書き込み動作のために選択した際に、メモリセルＭＣに印加される電圧を示している。ワード線とビット線の交点が、各メモリセルＭＣを表している。

【0072】

選択されたメモリセルＭＣはメモリセルＡ（選択セル）である。メモリセルＡにつながるワード線には書き込み電圧Ｖｗｒｉｔｅが印加される。また、メモリセルＡにつながるビット線には、０Ｖが印加される。

【0073】

以下、メモリセルＡと接続されないワード線及びビット線には、書き込み電圧の半分の電圧（Ｖｗｒｉｔｅ／２）が印加される場合を例に説明する。

【0074】

メモリセルＡと接続されないワード線及びビット線に接続されたメモリセルＣ（非選択セル）に印加される電圧は０Ｖである。すなわち、電圧は印加されない。

【0075】

一方、メモリセルＡと接続されたワード線又はビット線に接続されたメモリセルＢ（半選択セル）には、書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）が印加される。したがって、メモリセルＢ（半選択セル）には、半選択リーク電流が流れることになる。

【0076】

図４は、第１の実施形態のスイッチング素子の電流電圧特性の説明図である。横軸がスイッチング素子に印加される電圧、縦軸がスイッチング素子に流れる電流である。

【0077】

スイッチング素子は閾値電圧Ｖｔｈで電流が急峻に立ち上がる非線形な電流電圧特性を有する。閾値電圧Ｖｔｈは、例えば、０．５Ｖ以上３Ｖ以下である。

【0078】

書き込み電圧Ｖｗｒｉｔｅが閾値電圧Ｖｔｈより高く、書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）が閾値電圧より低くなるように、書き込み電圧Ｖｗｒｉｔｅは設定される。書き込み電圧Ｖｗｒｉｔｅを印加した時にスイッチング素子に流れる電流がオン電流（図４中のＩｏｎ）である。書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）を印加した時にスイッチング素子に流れる電流が半選択リーク電流（図４中のＩｈａｌｆ）である。

【0079】

半選択リーク電流が大きいと、例えば、チップの消費電力の増大を招く。また、例えば、配線での電圧降下が増加して選択セルに十分高い電圧が印加されなくなり、メモリセルＭＣへの書き込み動作が不安定となる。また、オン電流が小さいと、例えば、選択セルに流れる電流が不足し、メモリセルＭＣへの書き込み不足が生じる。したがって、スイッチング素子の電流電圧特性には、低い半選択リーク電流と高いオン電流を両立することが要求される。

【0080】

図５（ａ）、図５（ｂ）、及び図５（ｃ）は、第１の実施形態の記憶装置の作用及び効果の説明図である。図５（ａ）は第１の比較例のスイッチング素子の電流電圧特性の説明図である。図５（ｂ）は第２の比較例のスイッチング素子の電流電圧特性の説明図である。図５（ｃ）は第１の実施形態のスイッチング素子の電流電圧特性の説明図である。

【0081】

図５（ａ）、図５（ｂ）、及び図５（ｃ）は、それぞれ、スイッチング素子に電圧を印加しない場合（左図）とスイッチング素子に書き込み電圧Ｖｗｒｉｔｅを印加した場合（右図）のバンド構造を示す。

【0082】

第１の比較例のスイッチング素子は、スイッチング層の第３の領域５３が金属５３ｂを含まない点で、第１の実施形態のスイッチング素子と異なる。

【0083】

図５（ａ）の左図に示すように、第１の比較例のスイッチング層は、第１の実施形態のスイッチング層と同様、第３の領域５３の電子親和力ＥＡ３は、第１の領域５１の電子親和力ＥＡ１及び第２の領域５２の電子親和力ＥＡ２よりも小さい。言い換えれば、第３の領域５３は、第３の領域５３よりも電子に対する障壁の低い第１の領域５１及び第２の領域５２に挟まれる３層構造を備える。上記の３層構造を備えることで、例えば、第１の領域５１及び第２の領域５２を備えない構造と比較して、低い半選択リーク電流を維持しつつ、オン電流を増加させることができる。

【0084】

図５（ａ）の右図に示すように、上部電極３０に書き込み電圧Ｖｗｒｉｔｅを印加した場合、スイッチング層にファウラー・ノルドハイムトンネリング伝導（ＦＮトンネリング伝導）に基づくＦＮトンネリング電流（以下、ＦＮ電流と称する）が流れる。ＦＮ電流は、書き込み電圧Ｖｗｒｉｔｅの印加により、障壁の厚さが薄くなった第１の領域５１、第３の領域５３、及び第２の領域５２を電子がトンネリングすることによって流れる。

【0085】

第１の比較例のスイッチング層は、３層構造を備えることで、低い半選択リーク電流を維持しつつ、オン電流を増加させることができる。しかし、例えば、記憶装置の性能向上のために、オン電流の更なる増加が要求される場合がある。

【0086】

第２の比較例のスイッチング層は、第１の実施形態のスイッチング層と同様、スイッチング層の第３の領域５３が金属５３ｂを含む。第２の比較例のスイッチング層は、第３の領域５３に加えて、第１の領域５１及び第２の領域５２も金属５３ｂを含む点で、第１の実施形態のスイッチング層と異なる。

【0087】

図５（ｂ）の右図に示すように、上部電極３０に書き込み電圧Ｖｗｒｉｔｅを印加した場合、スイッチング層にＦＮ電流に加えてプール・フレンケル伝導（ＰＦ伝導）に基づく電流（以下、ＰＦ電流と称する）が流れる。ＰＦ電流は、第１の領域５１、第３の領域５３、及び第２の領域５２に含まれる金属５３ｂによって形成された準位の間を電子がホッピングして移動することで流れる。

【0088】

第２の比較例のスイッチング素子は、スイッチング層にＦＮ電流に加えてＰＦ電流が流れることでオン電流が高くなる。しかし、第２の比較例のスイッチング素子に対する書き込み動作を繰り返すと、スイッチング素子の電流電圧特性の劣化が生じる。具体的には、例えば、書き込み動作を繰り返すことで、スイッチング素子のオン電流が低下する。

【0089】

スイッチング素子の電流電圧特性の劣化は、例えば、第１の領域５１に含まれる金属５３ｂが中間電極２０に拡散することによって生ずる。また、スイッチング素子の電流電圧特性の劣化は、例えば、第２の領域５２に含まれる金属５３ｂが上部電極３０に拡散することによって生ずる。

【0090】

第２の比較例のスイッチング素子は、初期特性としてはオン電流が増加するが、書き込み動作を繰り返すことで、電流電圧特性が劣化する。したがって、スイッチング素子の信頼性が低下する。

【0091】

第１の実施形態のスイッチング素子のスイッチング層は、第２の比較例のスイッチング層と異なり、第１の領域５１及び第２の領域５２は金属５３ｂを含まない。

【0092】

図５（ｃ）の右図に示すように、上部電極３０に書き込み電圧Ｖｗｒｉｔｅを印加した場合、第２の比較例と同様、スイッチング層にＦＮ電流に加えてＰＦ電流が流れる。したがって、スイッチング素子のオン電流が高くなる。

【0093】

第１の領域５１及び第２の領域５２は金属５３ｂを含まないため、第１の実施形態のスイッチング素子に対する書き込み動作を繰り返した場合でも、金属５３ｂが中間電極２０や上部電極３０に拡散することが抑制される。したがって、第２の比較例と比較して、スイッチング素子の信頼性が向上する。

【0094】

第１の実施形態によれば、低い半選択リーク電流、高いオン電流、及び、高い信頼性を備えたスイッチング素子を実現できる。

【0095】

オン電流を高くする観点から、第３の領域５３に含まれる添加金属のモル分率は、例えば、１０ｍｏｌ％以上であることが好ましく、２０ｍｏｌ％以上であることがより好ましく、３０ｍｏｌ％以下であることが更に好ましい。

【0096】

信頼性を向上させる観点から、第１の領域５１に含まれる添加金属元素の原子濃度は、例えば、５原子％以下であることが好ましく、１原子％以下であることがより好ましい。信頼性を向上させる観点から、第１の領域５１に含まれる添加金属のモル分率は、例えば、５ｍｏｌ％以下であることが好ましく、１ｍｏｌ％以下であることがより好ましい。信頼性を向上させる観点から、第１の領域５１には、添加金属元素及び添加金属が含まれないことが好ましい。

【0097】

信頼性を向上させる観点から、第２の領域５２に含まれる添加金属元素の原子濃度は、例えば、５原子％以下であることが好ましく、１原子％以下であることがより好ましい。信頼性を向上させる観点から、第２の領域５２に含まれる添加金属のモル分率は、例えば、５ｍｏｌ％以下であることが好ましく、１ｍｏｌ％以下であることがより好ましい。信頼性を向上させる観点から、第２の領域５２には、添加金属元素及び添加金属が含まれないことが好ましい。

【0098】

（第１の変形例）
第１の実施形態の第１の変形例の記憶装置は、第１の領域は、第１の部分と、第１の部分と第３の領域との間に設けられた第２の部分を含み、第２の部分の酸素（Ｏ）の原子濃度は第１の部分の酸素（Ｏ）の原子濃度より高い点で、第１の実施形態の記憶装置と異なる。

【0099】

図６は、第１の実施形態の第１の変形例の記憶装置のメモリセルの模式断面図である。図６は、第１の実施形態の図２に対応する図である。

【0100】

メモリセルＭＣは、図６に示すように、下部電極１０、中間電極２０、上部電極３０、抵抗変化層４０、及び、スイッチング層５０を備える。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を含む。スイッチング層５０は、第１の領域５１、第２の領域５２、及び第３の領域５３を含む。第３の領域５３は、マトリックス５３ａと金属５３ｂを含む。

【0101】

第１の領域５１は、第１の低酸素部分５１ｘと第１の高酸素部分５１ｙを含む。また、第２の領域５２は、第２の低酸素部分５２ｘと第２の高酸素部分５２ｙを含む。第１の低酸素部分５１ｘは、第１の部分の一例である。第１の高酸素部分５１ｙは第２の部分の一例である。

【0102】

第１の高酸素部分５１ｙは、第３の領域５３と第１の低酸素部分５１ｘとの間に設けられる。第１の高酸素部分５１ｙの酸素（Ｏ）の原子濃度は、第１の低酸素部分５１ｘの酸素（Ｏ）の原子濃度よりも高い。

【0103】

第２の高酸素部分５２ｙは、第３の領域５３と第２の低酸素部分５２ｘとの間に設けられる。第２の高酸素部分５２ｙの酸素（Ｏ）の原子濃度は、第２の低酸素部分５２ｘの酸素（Ｏ）の原子濃度よりも高い。

【0104】

第１の低酸素部分５１ｘと第１の高酸素部分５１ｙを含む第１の領域５１、及び、第２の低酸素部分５２ｘと第２の高酸素部分５２ｙを含む第２の領域５２は、例えば、スパッタリング法により形成することが可能である。例えば、雰囲気中の酸素濃度を変化させながらスパッタリングを行うことで、酸素原子濃度が異なる部分を形成できる。

【0105】

第１の高酸素部分５１ｙの電子親和力は、高濃度の酸素を含むことで、第１の低酸素部分５１ｘの電子親和力よりも小さい。言い換えれば、第１の高酸素部分５１ｙの電子に対する障壁は、第１の低酸素部分５１ｘの電子に対する障壁よりも高い。第１の領域５１の電子に対する障壁は、中間電極２０と第３の領域５３との間で段階的に高くなる。

【0106】

第２の高酸素部分５２ｙの電子親和力は、高濃度の酸素を含むことで、第２の低酸素部分５２ｘの電子親和力よりも小さい。言い換えれば、第２の高酸素部分５２ｙの電子に対する障壁は、第２の低酸素部分５２ｘの電子に対する障壁よりも高い。第２の領域５２の電子に対する障壁は、上部電極３０と第３の領域５３との間で段階的に高くなる。

【0107】

第１の実施形態の第１の変形例のスイッチング層５０の電子に対する障壁は、第３の領域５３に向かって段階的に高くなる。上記構造により、低い半選択リーク電流を維持しつつ、オン電流を増加させることが容易となる。

【0108】

（第２の変形例）
第１の実施形態の第２の変形例の記憶装置は、スイッチング層は、第４の領域と第５の領域とを更に含み、第４の領域と第３の領域との間に第１の領域が設けられ、第４の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第４の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、第３の領域と第５の領域との間に第２の領域が設けられ、第５の領域は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第５の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含み、第４の元素は第１の元素と異なり、第５の元素は第２の元素と異なる点で、第１の実施形態の記憶装置と異なる。

【0109】

図７は、第１の実施形態の第２の変形例の記憶装置のメモリセルの模式断面図である。図７は、第１の実施形態の図２に対応する図である。

【0110】

メモリセルＭＣは、図７に示すように、下部電極１０、中間電極２０、上部電極３０、抵抗変化層４０、及び、スイッチング層５０を備える。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を含む。スイッチング層５０は、第１の領域５１、第２の領域５２、第３の領域５３、第４の領域５４、及び第５の領域５５を含む。第３の領域５３は、マトリックス５３ａと金属５３ｂを含む。

【0111】

第４の領域５４は、中間電極２０と第１の領域５１との間に設けられる。第４の領域５４と第３の領域５３との間に第１の領域５１が設けられる。

【0112】

第４の領域５４は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第４の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含む。第４の元素は第１の元素と異なる。

【0113】

第４の領域５４の電子親和力は、第１の領域５１の電子親和力よりも大きい。第４の元素は、第４の領域５４の電子親和力が、第１の領域５１の電子親和力よりも大きくなるように選択される。

【0114】

第５の領域５５は、上部電極３０と第２の領域５２との間に設けられる。第３の領域５３と第５の領域５５との間に第２の領域５２が設けられる。

【0115】

第５の領域５５は、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、及びインジウム（Ｉｎ）からなる群から選ばれる少なくとも一つの第５の元素と、酸素（Ｏ）又は窒素（Ｎ）と、を含む。第５の元素は第２の元素と異なる。

【0116】

第５の領域５５の電子親和力は、第２の領域５２の電子親和力よりも大きい。第５の元素は、第５の領域５５の電子親和力が、第２の領域５２の電子親和力よりも大きくなるように選択される。

【0117】

第４の領域５４の電子親和力は、第１の領域５１の電子親和力よりも大きい。言い換えれば、第４の領域５４の電子に対する障壁は、第１の領域５１の電子に対する障壁よりも低い。スイッチング層５０の電子に対する障壁は、中間電極２０と第３の領域５３との間で段階的に高くなる。

【0118】

また、第５の領域５５の電子親和力は、第２の領域５２の電子親和力よりも大きい。言い換えれば、第５の領域５５の電子に対する障壁は、第２の領域５２の電子に対する障壁よりも低い。スイッチング層５０の電子に対する障壁は、上部電極３０と第３の領域５３との間で段階的に高くなる。

【0119】

第１の実施形態の第２の変形例のスイッチング層５０の電子に対する障壁は、第３の領域５３に向かって段階的に高くなる。上記構造により、低い半選択リーク電流を維持しつつ、オン電流を増加させることが容易となる。

【0120】

以上、第１の実施形態及び変形例によれば、低い半選択リーク電流、高いオン電流、及び、高い信頼性を備えたスイッチング素子を実現できる。よって、第１の実施形態及び変形例によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0121】

（第２の実施形態）
第２の実施形態の記憶装置は、抵抗変化型メモリ（ＲｅＲＡＭ）である点で、第１の実施形態の記憶装置と異なる。以下、第１の実施形態と重複する内容については記述を一部省略する。

【0122】

図８は、第２の実施形態の記憶装置のメモリセルの模式断面図である。図８は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。

【0123】

メモリセルＭＣは、図８に示すように、下部電極１０、中間電極２０、上部電極３０、抵抗変化層４０、及び、スイッチング層５０を備える。抵抗変化層４０は、高抵抗層４０ｘ及び低抵抗層４０ｙを含む。スイッチング層５０は、第１の領域５１、第２の領域５２、及び第３の領域５３を含む。第３の領域５３は、マトリックス５３ａと金属５３ｂを含む。

【0124】

下部電極１０は、第１の導電層の一例である。中間電極２０は、第２の導電層の一例である。上部電極３０は、第３の導電層の一例である。

【0125】

下部電極１０、抵抗変化層４０、及び中間電極２０が、メモリセルＭＣの抵抗変化素子を構成する。中間電極２０、スイッチング層５０、及び上部電極３０が、メモリセルＭＣのスイッチング素子を構成する。

【0126】

抵抗変化層４０は、高抵抗層４０ｘと低抵抗層４０ｙを含む。

【0127】

高抵抗層４０ｘは、例えば、金属酸化物である。高抵抗層４０ｘは、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、又は、酸化ニオブである。

【0128】

低抵抗層４０ｙは、例えば、金属酸化物である。低抵抗層４０ｙは、例えば、酸化チタン、酸化ニオブ、酸化タンタル、又は、酸化タングステンである。

【0129】

抵抗変化層４０に電流を印加することで、抵抗変化層４０が高抵抗状態から低抵抗状態へ、或いは、低抵抗状態から高抵抗状態へと変化する。抵抗変化層４０への電流の印加により、高抵抗層４０ｘと低抵抗層４０ｙとの間で、酸素イオンが移動し、低抵抗層４０ｙの中の酸素欠損量（酸素空孔量）が変化する。低抵抗層４０ｙの中の酸素欠損量に伴い抵抗変化層４０の導電性が変化する。低抵抗層４０ｙは、いわゆる、空孔変調伝導性酸化物（Ｖａｃａｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）である。

【0130】

例えば、高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルは“０”と“１”の１ビットデータを記憶することが可能となる。

【0131】

スイッチング層５０の構成は、第１の実施形態の記憶装置と同様である。

【0132】

以上、第２の実施形態の記憶装置によれば、第１の実施形態と同様、低い半選択リーク電流、高いオン電流、及び、高い信頼性を備えたスイッチング素子を実現できる。よって、第２の実施形態によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0133】

第１の実施形態では２端子の記憶装置として磁気抵抗メモリ、第２の実施形態では記憶装置として抵抗変化型メモリを例に説明したが、その他の２端子の記憶装置に本発明を適用することが可能である。例えば、相変化メモリ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ：ＰＣＭ）、又は、強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＦｅＲＡＭ）に本発明を適用することが可能である。

【0134】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0135】

１０ 下部電極（第１の導電層）
２０ 中間電極（第２の導電層）
３０ 上部電極（第３の導電層）
４０ 抵抗変化層
５０ スイッチング層
５１ 第１の領域
５１ｘ 第１の低酸素部分（第１の部分）
５１ｙ 第１の高酸素部分（第２の部分）
５２ 第２の領域
５３ 第３の領域
５３ｂ 金属
５４ 第４の領域
５５ 第５の領域
１０２ ワード線（第１の配線）
１０３ ビット線（第２の配線）
ＭＣ メモリセル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】