特開 2024-44635 記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024044635

(43)【公開日】2024-04-02

(54)【発明の名称】記憶装置

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240326BHJP

   H10B 63/00 20230101ALI20240326BHJP

   H10B 63/10 20230101ALI20240326BHJP

   H10N 50/10 20230101ALI20240326BHJP

   H10N 70/00 20230101ALI20240326BHJP

   H10N 99/00 20230101ALI20240326BHJP

【ＦＩ】

H01L27/105 447

H01L27/105 448

H01L27/105 449

H01L43/08 Z

H01L45/00 Z

H01L49/00 Z

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2022150282

(22)【出願日】2022-09-21

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】岩崎 剛之

(72)【発明者】

【氏名】松島 陽介

(72)【発明者】

【氏名】小松 克伊

【テーマコード（参考）】

4M119

5F083

5F092

【Ｆターム（参考）】

4M119BB01

4M119CC05

4M119DD31

4M119DD42

4M119EE21

4M119EE26

4M119JJ03

5F083FZ10

5F083JA38

5F083JA39

5F083JA40

5F083JA60

5F083PR22

5F092AB06

5F092AC12

5F092AD25

5F092CA02

(57)【要約】

【課題】特性の優れたスイッチング素子を有する記憶装置を提供する。
【解決手段】実施形態の記憶装置は、第１の導電層と、第２の導電層と、第３の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、第２の導電層と第３の導電層との間に設けられたスイッチング層と、を備える。第１の導電層と第３の導電層の間に第２の導電層が設けられる。スイッチング層は、Ｃｒ、Ｌａ、Ｃｅ、Ｙ、Ｓｃ、Ｚｒ、及びＨｆからなる群から選ばれる少なくとも一つの元素の酸化物、少なくとも一つの元素の窒化物、及び少なくとも一つの元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質と、Ｔｅ、Ｓｅ、Ｓｂ、Ｂｉ、Ｇｅ、及びＳｎからなる群から選ばれる少なくとも一つの金属からなる第２の物質と、第２の物質の酸化物、第２の物質の窒化物、及び第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、を含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の導電層と、
第２の導電層と、
第３の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、
前記第２の導電層と前記第３の導電層との間に設けられたスイッチング層と、を備え、
前記第１の導電層と前記第３の導電層の間に前記第２の導電層が設けられ、
前記スイッチング層は、 クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素の酸化物、前記少なくとも一つの元素の窒化物、及び前記少なくとも一つの元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質と、
テルル（Ｔｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの金属からなる第２の物質と、
前記第２の物質の酸化物、前記第２の物質の窒化物、及び前記第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、
を含む記憶装置。

【請求項2】

前記スイッチング層に含まれる前記第１の物質のモル分率は、前記スイッチング層に含まれる前記第３の物質のモル分率よりも大きい、請求項１記載の記憶装置。

【請求項3】

前記スイッチング層に含まれる前記第１の物質のモル分率は５０ｍｏｌ％以上である、請求項１記載の記憶装置。

【請求項4】

前記スイッチング層に含まれる前記第２の物質のモル分率は５ｍｏｌ％以上である、請求項１記載の記憶装置。

【請求項5】

前記スイッチング層に含まれる前記第３の物質のモル分率は５ｍｏｌ％以上である、請求項１記載の記憶装置。

【請求項6】

前記スイッチング層に含まれる前記第２の物質は２種類以上である、請求項１記載の記憶装置。

【請求項7】

前記スイッチング層に含まれる前記第１の物質は酸化イットリウム、酸化ジルコニウム、又は、酸化ランタンである、請求項１記載の記憶装置。

【請求項8】

前記第２の導電層は炭素又は窒化タングステンを含み、前記第３の導電層は炭素又は窒化タングステンを含む、請求項１記載の記憶装置。

【請求項9】

前記第２の導電層と前記スイッチング層との間に設けられ、炭素又は窒化タングステンを含む第１の層と、
前記第３の導電層と前記スイッチング層との間に設けられ、炭素又は窒化タングステンを含む第２の層と、
を更に備える、請求項１記載の記憶装置。

【請求項10】

前記第１の物質の融点は、前記第３の物質の融点より高い、請求項１記載の記憶装置。

【請求項11】

前記第１の物質の標準生成ギブスエネルギーの絶対値は、前記第３の物質の標準生成ギブスエネルギーの絶対値よりも大きい、請求項１記載の記憶装置。

【請求項12】

複数の第１の配線と、
前記複数の第１の配線と交差する複数の第２の配線と、
前記第１の配線と、前記第２の配線が交差する領域に位置するメモリセルを備え、
前記メモリセルは、
第１の導電層と、
第２の導電層と、
第３の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、
前記第２の導電層と前記第３の導電層との間に設けられたスイッチング層と、を含み、
前記第１の導電層と前記第３の導電層の間に前記第２の導電層が設けられ、
前記スイッチング層は、クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素の酸化物、前記少なくとも一つの元素の窒化物、及び前記少なくとも一つの元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質と、
テルル（Ｔｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの金属からなる第２の物質と、
前記第２の物質の酸化物、前記第２の物質の窒化物、及び前記第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、
を含む記憶装置。

【請求項13】

前記スイッチング層に含まれる前記第１の物質のモル分率は、前記スイッチング層に含まれる前記第３の物質のモル分率よりも大きい、請求項１２記載の記憶装置。

【請求項14】

前記スイッチング層に含まれる前記第１の物質のモル分率は５０ｍｏｌ％以上である、請求項１２記載の記憶装置。

【請求項15】

前記スイッチング層に含まれる前記第２の物質のモル分率は５ｍｏｌ％以上である、請求項１２記載の記憶装置。

【請求項16】

前記スイッチング層に含まれる前記第３の物質のモル分率は５ｍｏｌ％以上である、請求項１２記載の記憶装置。

【請求項17】

前記スイッチング層に含まれる前記第２の物質は２種類以上である、請求項１２記載の記憶装置。

【請求項18】

前記第２の導電層は炭素又は窒化タングステンを含み、前記第３の導電層は炭素又は窒化タングステンを含む、請求項１２記載の記憶装置。

【請求項19】

前記第２の導電層と前記スイッチング層との間に設けられ、炭素又は窒化タングステンを含む第１の層と、
前記第３の導電層と前記スイッチング層との間に設けられ、炭素又は窒化タングステンを含む第２の層と、
を更に備える、請求項１２記載の記憶装置。

【請求項20】

前記第１の物質の融点は、前記第３の物質の融点より高い、請求項１２記載の記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、記憶装置に関する。

【背景技術】

【0002】

大容量の不揮発性記憶装置として、クロスポイント型の２端子の記憶装置がある。クロスポイント型の２端子の記憶装置は、メモリセルの微細化・高集積化が容易である。

【0003】

クロスポイント型の２端子の記憶装置のメモリセルは、例えば、抵抗変化素子とスイッチング素子を有する。メモリセルがスイッチング素子を有することで、選択メモリセル以外のメモリセルに流れる電流が抑制される。

【0004】

スイッチング素子には、低いリーク電流、高いオン電流、及び高い信頼性など、優れた特性を備えることが要求される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許第９９６０３５０号明細書

【特許文献2】米国特許第１０２１７７９７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、特性の優れたスイッチング素子を有する記憶装置を提供することにある。

【課題を解決するための手段】

【0007】

実施形態の記憶装置は、第１の導電層と、第２の導電層と、第３の導電層と、前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、前記第２の導電層と前記第３の導電層との間に設けられたスイッチング層と、を備え、前記第１の導電層と第３の導電層の間に前記第２の導電層が設けられ、スイッチング層は、クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素の酸化物、前記少なくとも一つの元素の窒化物、及び前記少なくとも一つの元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質と、テルル（Ｔｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの金属からなる第２の物質と、前記第２の物質の酸化物、前記第２の物質の窒化物、及び前記第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、を含む。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態の記憶装置のブロック図。

【図2】第１の実施形態の記憶装置のメモリセルの模式断面図。

【図3】第１の実施形態の記憶装置の課題の説明図。

【図4】第１の実施形態のスイッチング素子の電流電圧特性の説明図。

【図5】比較例の記憶装置のメモリセルの模式断面図。

【図6】比較例の記憶装置の問題点の説明図。

【図7】第１の実施形態の変形例の記憶装置のメモリセルの模式断面図。

【図8】第２の実施形態の記憶装置のメモリセルの模式断面図。

【発明を実施するための形態】

【0009】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。

【0010】

本明細書中の記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）や電子エネルギー損失分光法（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＥＬＳ）などにより行うことが可能である。また、記憶装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材の構成物質の同定、構成物質の存在割合の計測には、例えば、Ｘ線光電子分光分析（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）を用いることが可能である。

【0011】

（第１の実施形態）
第１の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第３の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、第２の導電層と第３の導電層との間に設けられたスイッチング層と、を備える。第１の導電層と第３の導電層の間に第２の導電層が設けられる。スイッチング層は、クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素の酸化物、少なくとも一つの元素の窒化物、及び少なくとも一つの元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質と、テルル（Ｔｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの金属からなる第２の物質と、第２の物質の酸化物、第２の物質の窒化物、及び第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、を含む。

【0012】

また、第１の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、第１の配線と、第２の配線が交差する領域に位置するメモリセルを備える。メモリセルは、第１の導電層と、第２の導電層と、第３の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、第２の導電層と第３の導電層との間に設けられたスイッチング層と、を含む。第１の導電層と第３の導電層との間に第２の導電層が設けられる。スイッチング層は、クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素の酸化物、少なくとも一つの元素の窒化物、及び少なくとも一つの元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質と、テルル（Ｔｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの金属からなる第２の物質と、第２の物質の酸化物、第２の物質の窒化物、及び第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質と、を含む。

【0013】

図１は、第１の実施形態の記憶装置のブロック図である。

【0014】

第１の実施形態の記憶装置のメモリセルアレイ１００は、例えば、半導体基板１０１上に絶縁層を介して、複数のワード線１０２と、ワード線１０２と交差する複数のビット線１０３とを備える。ビット線１０３は、例えば、ワード線１０２の上層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１０４、第２の制御回路１０５、センス回路１０６が設けられる。

【0015】

ワード線１０２は第１の配線の一例である。また、ビット線１０３は、第２の配線の一例である。

【0016】

ワード線１０２と、ビット線１０３が交差する領域に、複数のメモリセルＭＣが設けられる。第１の実施形態の記憶装置は、クロスポイント構造を備える二端子の磁気抵抗メモリである。

【0017】

複数のワード線１０２は、それぞれ、第１の制御回路１０４に接続される。また、複数のビット線１０３は、それぞれ、第２の制御回路１０５に接続される。センス回路１０６は、第１の制御回路１０４及び第２の制御回路１０５に接続される。

【0018】

第１の制御回路１０４及び第２の制御回路１０５は、例えば、所望のメモリセルＭＣを選択し、そのメモリセルＭＣへのデータの書き込み、メモリセルＭＣのデータの読み出し、メモリセルＭＣのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルＭＣのデータは、ワード線１０２と、ビット線１０３との間に流れる電流量として読み出される。センス回路１０６は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。

【0019】

第１の制御回路１０４、第２の制御回路１０５、及び、センス回路１０６は、例えば、半導体基板１０１上に形成される半導体デバイスを用いた電子回路で構成される。

【0020】

図２は、第１の実施形態の記憶装置のメモリセルの模式断面図である。図２は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。

【0021】

メモリセルＭＣは、図２に示すように、下部電極１０、中間電極２０、上部電極３０、抵抗変化層４０、及び、スイッチング層５０を備える。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を含む。スイッチング層５０は、マトリックス領域５１、金属領域５２、及び金属絶縁物領域５３を含む。

【0022】

下部電極１０は、第１の導電層の一例である。中間電極２０は、第２の導電層の一例である。上部電極３０は、第３の導電層の一例である。

【0023】

下部電極１０、抵抗変化層４０、及び中間電極２０が、メモリセルＭＣの抵抗変化素子を構成する。中間電極２０、スイッチング層５０、及び上部電極３０が、メモリセルＭＣのスイッチング素子を構成する。

【0024】

下部電極１０はワード線１０２に接続される。下部電極１０は、例えば金属である。下部電極１０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。下部電極１０は、例えば、窒化チタンである。下部電極１０はワード線１０２の一部であっても構わない。

【0025】

上部電極３０はビット線１０３に接続される。上部電極３０は、例えば金属である。上部電極３０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。上部電極３０は、例えば、窒化チタンである。上部電極３０はビット線１０３の一部であっても構わない。

【0026】

上部電極３０は、例えば、炭素（Ｃ）又は窒化タングステンを含む。上部電極３０は、例えば、炭素（Ｃ）又は窒化タングステンである。

【0027】

中間電極２０は、下部電極１０と上部電極３０との間に設けられる。中間電極２０は、例えば金属である。中間電極２０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。中間電極２０は、例えば、窒化チタンである。

【0028】

中間電極２０は、例えば、炭素（Ｃ）又は窒化タングステンを含む。中間電極２０は、例えば、炭素（Ｃ）又は窒化タングステンである。

【0029】

抵抗変化層４０は、下部電極１０と中間電極２０との間に設けられる。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を有する。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３で構成される磁気トンネル接合を含む。

【0030】

抵抗変化層４０は、抵抗変化によりデータを記憶する機能を有する。

【0031】

固定層４１は、強磁性体である。固定層４１では、磁化方向が特定の方向に固定される。

【0032】

トンネル層４２は、絶縁体である。トンネル層４２では、電子がトンネル効果によって通過する。

【0033】

自由層４３は、強磁性体である。自由層４３では、磁化方向が変化する。自由層４３の磁化方向は、固定層４１の磁化方向と平行な方向、及び、固定層４１の磁化方向と反対の方向のどちらの状態もとることが可能である。例えば、下部電極１０と中間電極２０との間に、電流を流すことにより、自由層４３の磁化方向を変化させることが可能となる。

【0034】

自由層４３の磁化方向を変化させることで、抵抗変化層４０の抵抗が変化する。自由層４３の磁化方向が固定層４１の磁化方向と反平行になる場合、電流が流れにくい高抵抗状態となる。一方、自由層４３の磁化方向が固定層４１の磁化方向と平行な方向になる場合、電流が流れやすい低抵抗状態となる。

【0035】

スイッチング層５０は、中間電極２０と上部電極３０との間に設けられる。スイッチング層５０の下部電極１０から上部電極３０に向かう第１の方向の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。

【0036】

スイッチング層５０は、特定の電圧（閾値電圧）で電流が急峻に立ち上がる非線形な電流電圧特性を有する。スイッチング層５０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。

【0037】

スイッチング層５０は、マトリックス領域５１、金属領域５２、及び金属絶縁物領域５３を含む。

【0038】

図２には、マトリックス領域５１の中に複数の金属領域５２が分散し、金属領域５２の回りに金属絶縁物領域５３が設けられる形態を例示している。しかしながら、金属領域５２及び金属絶縁物領域５３の形態は、必ずしも図２に示される形態に限定されるわけではない。

【0039】

スイッチング層５０は、クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素の酸化物、上記少なくとも一つの元素の窒化物、及び上記少なくとも一つの元素の酸窒化物からなる群から選ばれる少なくとも一つの第１の物質を含む。スイッチング層５０は、クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素、及び、酸素（Ｏ）又は窒素（Ｎ）を含む第１の物質を含む。スイッチング層５０は、クロム（Ｃｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）からなる群から選ばれる少なくとも一つの元素、及び、酸素（Ｏ）又は窒素（Ｎ）を含む。

【0040】

第１の物質は、例えば、マトリックス領域５１に含まれる。第１の物質は、例えば、スイッチング層５０の主成分である。第１の物質がスイッチング層５０の主成分であるとは、スイッチング層５０には第１の物質よりもモル分率の高い物質は存在しないことを意味する。なお、モル分率は物質量分率と同義である。

【0041】

スイッチング層５０に含まれる第１の物質のモル分率は、例えば、５０ｍｏｌ％以上９０ｍｏｌ％以下である。

【0042】

第１の物質は、絶縁体である。第１の物質は、例えば、酸化クロム、酸化ランタン、酸化セリウム、酸化イットリウム、酸化スカンジウム、酸化ジルコニウム、又は酸化ハフニウムである。

【0043】

第１の物質の融点は、例えば、２０００℃以上である。

【0044】

スイッチング層５０は、テルル（Ｔｅ）、セレン（Ｓｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）、及びスズ（Ｓｎ）からなる群から選ばれる少なくとも一つの金属からなる第２の物質を含む。第２の物質は、金属である。

【0045】

第２の物質は、例えば、金属領域５２に含まれる。

【0046】

スイッチング層５０に含まれる第２の物質のモル分率は、例えば、５ｍｏｌ％以上４０ｍｏｌ％以下である。

【0047】

第２の物質は、導電体である。第２の物質は、例えば、テルル、セレン、アンチモン、ビスマス、ゲルマニウム、又はスズである。

【0048】

スイッチング層５０に含まれる第２の物質は、例えば、２種類以上である。スイッチング層５０に含まれる第２の物質は、例えば、テルル及びセレンである。

【0049】

スイッチング層５０は、スイッチング層５０に含まれる第２の物質の酸化物、第２の物質の窒化物、及び第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質を含む。

【0050】

第３の物質は、例えば、金属絶縁物領域５３に含まれる。

【0051】

スイッチング層５０に含まれる第３の物質のモル分率は、例えば、５ｍｏｌ％以上４０ｍｏｌ％以下である。

【0052】

第３の物質は、絶縁体である。第３の物質は、例えば、酸化テルル、窒化テルル、酸窒化テルル、酸化セレン、窒化セレン、酸窒化セレン、酸化アンチモン、窒化アンチモン、酸窒化アンチモン、酸化ビスマス、窒化ビスマス、酸窒化ビスマス、酸化ゲルマニウム、窒化ゲルマニウム、酸窒化ゲルマニウム、酸化スズ、窒化スズ、又は酸窒化スズである。

【0053】

第１の物質の融点は、第３の物質の融点より高い。

【0054】

また、第１の物質に含まれる元素は、第２の物質よりも酸化されやすい元素である。したがって、第１の物質の標準生成ギブスエネルギーの絶対値は、第３の物質の標準生成ギブスエネルギーの絶対値よりも大きい。

【0055】

スイッチング層５０は、例えば、スパッタリング法により形成することが可能である。例えば、第１の物質と第３の物質を含むターゲットと第２の物質から成るターゲットを用いたコスパッタリング法（ｃｏ－ｓｐｕｔｔｅｒｉｎｇ法）により、スイッチング層５０を形成することが可能である。

【0056】

次に、第１の実施形態の記憶装置の作用及び効果について説明する。

【0057】

第１の実施形態の記憶装置は、上述のように、自由層４３の磁化方向を変化させることで、抵抗変化層４０の抵抗が変化する。自由層４３の磁化方向が固定層４１の磁化方向と反対方向になる場合、電流が流れにくい高抵抗状態となる。一方、自由層４３の磁化方向が固定層４１の磁化方向と平行な方向になる場合、電流が流れやすい低抵抗状態となる。

【0058】

例えば、抵抗変化層４０の高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは異なる抵抗状態を維持できることで、“０”と“１”の１ビットデータを記憶することが可能となる。１つのメモリセルの書き込みは、そのセルに接続されたビット線とワード線との間に電流を流すことで行う。

【0059】

図３は、第１の実施形態の記憶装置の課題の説明図である。図３は、メモリセルアレイ内の１個のメモリセルＭＣを書き込み動作のために選択した際に、メモリセルＭＣに印加される電圧を示している。ワード線とビット線の交点が、各メモリセルＭＣを表している。

【0060】

選択されたメモリセルＭＣはメモリセルＡ（選択セル）である。メモリセルＡにつながるワード線には書き込み電圧Ｖｗｒｉｔｅが印加される。また、メモリセルＡにつながるビット線には、０Ｖが印加される。

【0061】

以下、メモリセルＡと接続されないワード線及びビット線には、書き込み電圧の半分の電圧（Ｖｗｒｉｔｅ／２）が印加される場合を例に説明する。

【0062】

メモリセルＡと接続されないワード線及びビット線に接続されたメモリセルＣ（非選択セル）に印加される電圧は０Ｖである。すなわち、電圧は印加されない。

【0063】

一方、メモリセルＡと接続されたワード線又はビット線に接続されたメモリセルＢ（半選択セル）には、書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）が印加される。したがって、メモリセルＢ（半選択セル）には、半選択リーク電流が流れることになる。

【0064】

図４は、第１の実施形態のスイッチング素子の電流電圧特性の説明図である。横軸がスイッチング素子に印加される電圧、縦軸がスイッチング素子に流れる電流である。

【0065】

スイッチング素子は閾値電圧Ｖｔｈで電流が急峻に立ち上がる非線形な電流電圧特性を有する。閾値電圧Ｖｔｈは、例えば、０．５Ｖ以上３Ｖ以下である。

【0066】

書き込み電圧Ｖｗｒｉｔｅが閾値電圧Ｖｔｈより高く、書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）が閾値電圧より低くなるように、書き込み電圧Ｖｗｒｉｔｅは設定される。書き込み電圧Ｖｗｒｉｔｅを印加した時にスイッチング素子に流れる電流がオン電流（図４中のＩｏｎ）である。書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）を印加した時にスイッチング素子に流れる電流が半選択リーク電流（図４中のＩｈａｌｆ）である。

【0067】

半選択リーク電流が大きいと、例えば、チップの消費電力の増大を招く。また、例えば、配線での電圧降下が増加して選択セルに十分高い電圧が印加されなくなり、メモリセルＭＣへの書き込み動作が不安定となる。また、オン電流が小さいと、例えば、選択セルに流れる電流が不足し、メモリセルＭＣへの書き込み不足が生じる。したがって、スイッチング素子の電流電圧特性には、低い半選択リーク電流と高いオン電流を両立することが要求される。

【0068】

第１の実施形態のスイッチング素子のスイッチング層５０は、第２の物質を含む。第２の物質は、スイッチング層５０の中に準位を形成する機能を有する。スイッチング層５０を電子が流れる際に、第２の物質によって形成された準位の間を電子がホッピングして移動する。第２の物質を含むことによって、スイッチング層５０にプール・フレンケル伝導（ＰＦ伝導）に基づく電流を流すことができる。スイッチング層５０にプール・フレンケル伝導（ＰＦ伝導）に基づく電流を流すことで、第１の実施形態のスイッチング素子のオン電流を高くできる。

【0069】

図５は、比較例の記憶装置のメモリセルの模式断面図である。図５は、第１の実施形態の図２に対応する図である。

【0070】

比較例の記憶装置のメモリセルＭＣは、スイッチング層５０が、第２の物質の酸化物、第２の物質の窒化物、及び第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質を含まない点で、第１の実施形態の記憶装置のメモリセルＭＣと異なる。比較例の記憶装置のメモリセルＭＣは、図５に示すように、例えば、スイッチング層５０が、金属絶縁物領域５３を含まない点で、第１の実施形態の記憶装置のメモリセルＭＣと異なる。

【0071】

図６は、比較例の記憶装置の問題点の説明図である。図６は、図５に対応する図である。

【0072】

比較例の記憶装置のメモリセルＭＣに、書き込み動作を繰り返すと、スイッチング素子の電流電圧特性が劣化する。具体的には、書き込み動作を繰り返すことで、スイッチング素子の半選択リーク電流が増加する。

【0073】

図６は、図５に示した比較例の記憶装置のメモリセルＭＣに、書き込み動作を繰り返した場合の状態を示す。図６に示すように、金属領域５２が凝集し、スイッチング層５０の中に電流のリーク経路が形成される。スイッチング層５０の中に電流のリーク経路が形成されることで、スイッチング素子の半選択リーク電流が増加すると考えられる。比較例の記憶装置では、スイッチング素子の信頼性が低下する。

【0074】

第１の実施形態の記憶装置のメモリセルＭＣは、スイッチング層５０が、第２の物質の酸化物、第２の物質の窒化物、及び第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質を含む。スイッチング層５０が第３の物質を含むことで、第１の実施形態の記憶装置のメモリセルＭＣに、書き込み動作を繰り返した場合であっても、スイッチング素子の電流電圧特性の劣化が生じない。第１の実施形態の記憶装置のメモリセルＭＣに、書き込み動作を繰り返した場合であっても、金属領域５２の凝集は抑制される。

【0075】

第１の実施形態の記憶装置において、金属領域５２の凝集が抑制されるのは、スイッチング層５０が第２の物質の酸化物、第２の物質の窒化物、及び第２の物質の酸窒化物からなる群から選ばれる少なくとも一つの第３の物質を含むことで、金属領域５２とマトリックス領域５１との濡れ性が向上するためであると考えられる。

【0076】

第１の実施形態の記憶装置では、金属領域５２の凝集が抑制されることで、メモリセルＭＣへの書き込み動作を繰り返した後も、スイッチング素子の半選択リーク電流の増加が抑制される。したがって、第１の実施形態の記憶装置では、スイッチング素子の信頼性が向上する。

【0077】

第１の実施形態によれば、低い半選択リーク電流、高いオン電流、及び、高い信頼性を備えたスイッチング素子を実現できる。

【0078】

第１の実施形態の記憶装置において、金属領域５２の凝集を抑制し、スイッチング素子の信頼性を向上させる観点から、スイッチング層５０に含まれる第３の物質のモル分率は、５ｍｏｌ％以上であることが好ましく、１０ｍｏｌ％以上であることがより好ましく、２０ｍｏｌ％以上であることが更に好ましい。

【0079】

第１の実施形態の記憶装置において、金属領域５２の凝集を抑制し、スイッチング素子の信頼性を向上させる観点から、スイッチング層５０に含まれる第２の物質は、２種類以上であることが好ましい。

【0080】

第１の実施形態の記憶装置において、スイッチング素子のオン電流を高くする観点から、スイッチング層５０に含まれる第２の物質のモル分率は、５ｍｏｌ％以上であることが好ましく、１０ｍｏｌ％以上であることがより好ましく、２０ｍｏｌ％以上であることが更に好ましい。

【0081】

第１の実施形態の記憶装置の信頼性を向上する観点から、中間電極２０は、炭素（Ｃ）又は窒化タングステンを含むことが好ましい。中間電極２０が、炭素（Ｃ）又は窒化タングステンを含むことで、スイッチング層５０に含まれる第２の物質が、中間電極２０に拡散し、スイッチング素子の電流電圧特性が変動することが抑制される。

【0082】

第１の実施形態の記憶装置の信頼性を向上する観点から、上部電極３０は、炭素（Ｃ）又は窒化タングステンを含むことが好ましい。上部電極３０が、炭素（Ｃ）又は窒化タングステンを含むことで、スイッチング層５０に含まれる第２の物質が、上部電極３０に拡散し、スイッチング素子の電流電圧特性が変動することが抑制される。

【0083】

第１の実施形態の記憶装置において、スイッチング層５０に含まれる第１の物質の融点は、第３の物質の融点より高い。第１の物質が含まれるマトリックス領域５１の融点が高いことで、マトリックス領域５１の軟化が抑制され、金属領域５２の凝集が抑制される。

【0084】

第１の実施形態の記憶装置において、第１の物質に含まれる第１の元素は、第２の物質よりも酸化されやすい元素である。すなわち、第１の物質の標準生成ギブスエネルギーの絶対値は、第３の物質の標準生成ギブスエネルギーの絶対値よりも大きい。言い換えれば、第２の物質は、第１の物質に含まれる第１の元素よりも酸化されにくい。したがって、例えば、第２の物質が酸化され、オン電流が低下することが抑制される。

【0085】

（変形例）
第１の実施形態の変形例の記憶装置は、第２の導電層とスイッチング層との間に設けられ、炭素又は窒化タングステンを含む第１の層と、第３の導電層とスイッチング層との間に設けられ、炭素又は窒化タングステンを含む第２の層と、を更に備える。

【0086】

図７は、第１の実施形態の変形例の記憶装置のメモリセルの模式断面図である。図７は、第１の実施形態の図２に対応する図である。

【0087】

メモリセルＭＣは、図７に示すように、下部電極１０、中間電極２０、上部電極３０、抵抗変化層４０、スイッチング層５０、第１のバリア層６１、及び第２のバリア層６２を備える。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を含む。スイッチング層５０は、マトリックス領域５１、金属領域５２、及び金属絶縁物領域５３を含む。

【0088】

第１のバリア層６１は、第１の層の一例である。第２のバリア層６２は第２の層の一例である。

【0089】

第１のバリア層６１は、中間電極２０とスイッチング層５０との間に設けられる。第１のバリア層６１は、炭素又は窒化タングステンを含む。第１のバリア層６１は、例えば、炭素又は窒化タングステンである。第１のバリア層６１の化学組成は、中間電極２０の化学組成と異なる。

【0090】

第２のバリア層６２は、上部電極３０とスイッチング層５０との間に設けられる。第２のバリア層６２は、炭素又は窒化タングステンを含む。第２のバリア層６２は、例えば、炭素又は窒化タングステンである。第２のバリア層６２の化学組成は、上部電極３０の化学組成と異なる。

【0091】

第１のバリア層６１は、スイッチング層５０に含まれる第２の物質が、中間電極２０に拡散し、スイッチング素子の電流電圧特性が変動することを抑制する。また、第２のバリア層６２は、スイッチング層５０に含まれる第２の物質が、上部電極３０に拡散し、スイッチング素子の電流電圧特性が変動することを抑制する。したがって、スイッチング素子の信頼性が向上する。

【0092】

以上、第１の実施形態及び変形例によれば、低い半選択リーク電流、高いオン電流、及び、高い信頼性を備えたスイッチング素子を実現できる。よって、第１の実施形態及び変形例によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0093】

（第２の実施形態）
第２の実施形態の記憶装置は、抵抗変化型メモリ（ＲｅＲＡＭ）である点で、第１の実施形態の記憶装置と異なる。以下、第１の実施形態と重複する内容については記述を一部省略する。

【0094】

図８は、第２の実施形態の記憶装置のメモリセルの模式断面図である。図８は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。

【0095】

メモリセルＭＣは、図８に示すように、下部電極１０、中間電極２０、上部電極３０、抵抗変化層４０、及び、スイッチング層５０を備える。抵抗変化層４０は、固定層４１、トンネル層４２、及び自由層４３を含む。スイッチング層５０は、マトリックス領域５１、金属領域５２、及び金属絶縁物領域５３を含む。

【0096】

下部電極１０は、第１の導電層の一例である。中間電極２０は、第２の導電層の一例である。上部電極３０は、第３の導電層の一例である。

【0097】

下部電極１０、抵抗変化層４０、及び中間電極２０が、メモリセルＭＣの抵抗変化素子を構成する。中間電極２０、スイッチング層５０、及び上部電極３０が、メモリセルＭＣのスイッチング素子を構成する。

【0098】

抵抗変化層４０は、高抵抗層４０ｘと低抵抗層４０ｙを含む。

【0099】

高抵抗層４０ｘは、例えば、金属酸化物である。高抵抗層４０ｘは、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、又は、酸化ニオブである。

【0100】

低抵抗層４０ｙは、例えば、金属酸化物である。低抵抗層４０ｙは、例えば、酸化チタン、酸化ニオブ、酸化タンタル、又は、酸化タングステンである。

【0101】

抵抗変化層４０に電流を印加することで、抵抗変化層４０が高抵抗状態から低抵抗状態へ、或いは、低抵抗状態から高抵抗状態へと変化する。抵抗変化層４０への電流の印加により、高抵抗層４０ｘと低抵抗層４０ｙとの間で、酸素イオンが移動し、低抵抗層４０ｙの中の酸素欠損量（酸素空孔量）が変化する。低抵抗層４０ｙの中の酸素欠損量に伴い抵抗変化層４０の導電性が変化する。低抵抗層４０ｙは、いわゆる、空孔変調伝導性酸化物（Ｖａｃａｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）である。

【0102】

例えば、高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルは“０”と“１”の１ビットデータを記憶することが可能となる。

【0103】

スイッチング層５０の構成は、第１の実施形態の記憶装置と同様である。

【0104】

以上、第２の実施形態の記憶装置によれば、第１の実施形態と同様、低い半選択リーク電流、高いオン電流、及び、高い信頼性を備えたスイッチング素子を実現できる。よって、第２の実施形態によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0105】

第１の実施形態では２端子の記憶装置として磁気抵抗メモリ、第２の実施形態では記憶装置として抵抗変化型メモリを例に説明したが、その他の２端子の記憶装置に本発明を適用することが可能である。例えば、相変化メモリ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ：ＰＣＭ）、又は、強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＦｅＲＡＭ）に本発明を適用することが可能である。

【0106】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0107】

１０ 下部電極（第１の導電層）
２０ 中間電極（第２の導電層）
３０ 上部電極（第３の導電層）
４０ 抵抗変化層
５０ スイッチング層
６１ 第１のバリア層（第１の層）
６２ 第２のバリア層（第２の層）
１０２ ワード線（第１の配線）
１０３ ビット線（第２の配線）
ＭＣ メモリセル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】