特開 2024-44731 電源制御回路及び電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024044731

(43)【公開日】2024-04-02

(54)【発明の名称】電源制御回路及び電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240326BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022150451

(22)【出願日】2022-09-21

(71)【出願人】

【識別番号】000114215

【氏名又は名称】ミネベアミツミ株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】松島 光男

(72)【発明者】

【氏名】増田 重巳

(72)【発明者】

【氏名】小久保 宏樹

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730BB43

5H730BB57

5H730CC01

5H730DD04

5H730DD41

5H730EE02

5H730EE07

5H730EE57

5H730EE58

5H730FD11

5H730FD24

5H730FG05

5H730VV03

(57)【要約】

【課題】トランスの補助巻線の電圧に応じて変化する電圧を適切なタイミングで検出すること。
【解決手段】トランスと、前記トランスの一次側巻線に流れる電流を制御することで前記トランスの二次側の出力電圧を制御する電源制御回路と、を備え、前記電源制御回路は、前記トランスの一次側の補助巻線の電圧に応じて変化する入力電圧をモニタして、前記トランスの二次側巻線に二次側電流が流れている期間を検出し、前記期間を所定の比率で分けるタイミングであって前記二次側電流が零になる手前のタイミングを検出し、前記タイミングで検出された前記入力電圧に応じて、前記トランスの一次側巻線に流れる電流を制御する、電源装置。
【選択図】図１

【特許請求の範囲】

【請求項1】

トランスの一次側の補助巻線の電圧に応じて変化する入力電圧をモニタして、前記トランスの二次側巻線に二次側電流が流れている期間を検出する第１検出回路と、
前記第１検出回路により検出された前記期間を所定の比率で分けるタイミングであって前記二次側電流が零になる手前のタイミングを検出する第２検出回路と、
前記第２検出回路により検出された前記タイミングで前記入力電圧を検出する第３検出回路と、
前記第３検出回路により検出された前記入力電圧に応じて、前記トランスの一次側巻線に流れる電流を制御する制御回路と、を備える、電源制御回路。

【請求項2】

前記第２検出回路は、前記第１検出回路により検出された前記期間の長さに応じて変化する電圧信号を前記比率で分けることで得られた分圧信号を、前記電圧信号と比較することで、前記タイミングを検出する、請求項１に記載の電源制御回路。

【請求項3】

前記第２検出回路は、前記電圧信号のピークホールド値を前記比率で分けることにより得られた前記分圧信号を、ピークホールド前の前記電圧信号と比較することで、前記タイミングを検出する、請求項２に記載の電源制御回路。

【請求項4】

前記第２検出回路は、前記電圧信号のピークホールド値を前記比率で分けることにより得られた前記分圧信号を、ピークホールド前の前記電圧信号と比較することで、前記タイミングを表すタイミングパルスを生成し、
前記第３検出回路は、前記タイミングパルスの入力によって前記入力電圧を検出する、請求項２に記載の電源制御回路。

【請求項5】

前記第１検出回路は、前記期間を表すパルス電圧を生成し、
前記第２検出回路は、前記パルス電圧のパルス長に応じて電圧値が変化する前記電圧信号を生成する、請求項２から４のいずれか一項に記載の電源制御回路。

【請求項6】

前記第２検出回路は、容量素子が定電流源により充電される時間を前記パルス電圧に応じて調整することで、前記パルス長に応じて電圧値が変化する前記電圧信号を生成する、請求項５に記載の電源制御回路。

【請求項7】

前記電圧信号は、鋸歯状波である、請求項２から４のいずれか一項に記載の電源制御回路。

【請求項8】

前記比率は、抵抗分圧によって決まる、請求項１から４のいずれか一項に記載の電源制御回路。

【請求項9】

前記制御回路は、前記第３検出回路により検出された前記入力電圧が目標電圧に収束するように、前記一次側巻線に流れる電流を制御する、請求項１から４のいずれか一項に記載の電源制御回路。

【請求項10】

トランスと、
前記トランスの一次側巻線に流れる電流を制御することで前記トランスの二次側の出力電圧を制御する電源制御回路と、を備え、
前記電源制御回路は、
前記トランスの一次側の補助巻線の電圧に応じて変化する入力電圧をモニタして、前記トランスの二次側巻線に二次側電流が流れている期間を検出し、
前記期間を所定の比率で分けるタイミングであって前記二次側電流が零になる手前のタイミングを検出し、
前記タイミングで検出された前記入力電圧に応じて、前記トランスの一次側巻線に流れる電流を制御する、電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電源制御回路及び電源装置に関する。

【背景技術】

【0002】

二次側から一次側へ帰還をかけずに、一次側で取得した情報を用いて二次側の出力電圧の制御を行うＰＳＲ（Primary Side Regulation）方式の絶縁型ＤＣ－ＤＣコンバータがある（例えば、特許文献１参照）。このＰＳＲ方式のコンバータは、二次側の回路がシンプルであるとともに一次側の制御回路の大部分を半導体集積回路で構成することができるため、部品点数が少なく、低コストのコンバータを実現できるという利点がある。

【0003】

特許文献１に記載されているコンバータは、１周期ごとにトランスの消磁開始タイミングから消磁が完了しＬＣ共振に入った直後までの期間を検出する。そして、当該コンバータは、次の周期において、その検出期間から固定時間ΔＴを減じたタイミングで、トランスの補助巻線の誘起電圧を分圧した電圧をサンプリングすることで、二次側の出力電圧を推定し制御する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許第７３４９２２９号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来の技術では、固定時間ΔＴの長さが文字通り固定されている。そのため、例えば、前の周期に比べて次の周期の消磁期間が著しく変動した場合、あるいは、スイッチング周波数の仕様が異なる電源装置に適用する場合、トランスの補助巻線の電圧に応じて変化する電圧を適切なタイミングで検出できないおそれがある。特に消磁期間が短くなる場合、ＬＣ共振期間でサンプリングが行われるので、消磁期間よりも低い電圧がサンプリングされる。その結果、二次側の出力電圧を上昇させる制御が働き、二次側の出力電圧の精度が低下するおそれがある。

【0006】

本開示は、トランスの補助巻線の電圧に応じて変化する電圧を適切なタイミングで検出可能な電源制御回路及び電源装置を提供する。

【課題を解決するための手段】

【0007】

本開示の一態様では、
トランスの一次側の補助巻線の電圧に応じて変化する入力電圧をモニタして、前記トランスの二次側巻線に二次側電流が流れている期間を検出する第１検出回路と、
前記第１検出回路により検出された前記期間を所定の比率で分けるタイミングであって前記二次側電流が零になる手前のタイミングを検出する第２検出回路と、
前記第２検出回路により検出された前記タイミングで前記入力電圧を検出する第３検出回路と、
前記第３検出回路により検出された前記入力電圧に応じて、前記トランスの一次側巻線に流れる電流を制御する制御回路と、を備える、電源制御回路が提供される。

【0008】

本開示の他の一態様では、
トランスと、
前記トランスの一次側巻線に流れる電流を制御することで前記トランスの二次側の出力電圧を制御する電源制御回路と、を備え、
前記電源制御回路は、
前記トランスの一次側の補助巻線の電圧に応じて変化する入力電圧をモニタして、前記トランスの二次側巻線に二次側電流が流れている期間を検出し、
前記期間を所定の比率で分けるタイミングであって前記二次側電流が零になる手前のタイミングを検出し、
前記タイミングで検出された前記入力電圧に応じて、前記トランスの一次側巻線に流れる電流を制御する、電源装置が提供される。

【発明の効果】

【0009】

本開示によれば、トランスの補助巻線の電圧に応じて変化する電圧を適切なタイミングで検出可能な電源制御回路及び電源装置を提供できる。

【図面の簡単な説明】

【0010】

【図1】図１は、一実施形態の電源装置の構成例を示す図である。

【図2】図２は、一実施形態の電源装置に備えられた電源制御回路の構成例を示す図である。

【図3】図３は、一実施形態の電源装置の動作例を示すシミュレーション波形図である。

【図4】図４は、一実施形態の電源装置の動作例を示すシミュレーション波形図である。

【図5】図５は、電源制御回路における制御回路の構成例を示す図である。

【発明を実施するための形態】

【0011】

以下、実施形態を説明する。

【0012】

図１は、一実施形態の電源装置１０１の構成例を示す図である。図１に示す電源装置１０１は、二次側から一次側へ帰還をかけずに、一次側で取得した情報を用いて二次側の出力電圧Ｖｏの制御を行うＰＳＲ方式の絶縁型直流電源装置である。電源装置１０１は、交流電圧を直流電圧に変換するＡＣ－ＤＣコンバータである。電源装置１０１は、直流電圧を必要とする機器に外付けされても内蔵されてもよい。電源装置１０１の具体例として、ポータブル機器に使用されるＵＳＢ－ＰＤ（Universal Serial Bus - Power Delivery）アダプタ等の可搬型の電子機器などが挙げられるが、これに限られない。

【0013】

電源装置１０１は、入力される交流電力を直流電力に変換して出力する。直流電力は、出力端子ＯＵＴ１，ＯＵＴ２に接続される負荷装置に供給される。電源装置１０１は、トランスＴ１の一次側の補助巻線Ｎａの電圧ＶＮａに応じて変化する入力電圧Ｖａに基づいて、トランスＴ１の一次側巻線Ｎｐに間欠的に電流を流すためのスイッチング素子Ｑ１をスイッチングさせる駆動パルスＰｇを生成し出力する。電源装置１０１は、出力端子ＯＵＴ１，ＯＵＴ２に所定の出力電圧Ｖｏを発生させるために、スイッチング素子Ｑ１をオン又はオフにする電源制御回路１３を備える。

【0014】

なお、電源制御回路１３が実装される電源装置は、ＡＣアダプタ等のＡＣ－ＤＣコンバータに限られず、ＡＣ－ＤＣコンバータ以外の電源装置でもよいし、ポータブル機器以外の製品（例えば、車両、家庭用電化製品、事務機器など）に使用される電源装置でもよい。また、電源制御回路１３が実装される電源装置は、図１に示すようなＡＣ－ＤＣコンバータに限られず、ＤＣ－ＤＣコンバータでもよい。ＤＣ－ＤＣコンバータの場合、電源制御回路１３の高電圧起動端子ＨＶには、コンデンサＣ１の電圧が入力される。

【0015】

電源装置１０１は、ノーマルモードノイズを減衰するためにＡＣ端子間に接続されたＸコンデンサＣｘと、コモンモードコイルを含むノイズ遮断用のフィルタ１１と、交流電圧を整流し直流電圧に変換するダイオード・ブリッジ回路１２と、を有する。電源装置１０１は、整流後の電圧を平滑するコンデンサＣ１と、電圧変換用のトランスＴ１と、トランスＴ１の一次側巻線Ｎｐに直列に接続されたスイッチング素子Ｑ１と、を有する。

【0016】

トランスＴ１は、一次側巻線Ｎｐ、二次側巻線Ｎｓ及び補助巻線Ｎａを有する。スイッチング素子Ｑ１は、例えば、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）により形成されたトランジスタである。スイッチング素子Ｑ１は、ＰチャネルＭＯＳＦＥＴ又はバイポーラトランジスタにより形成された素子でもよい。スイッチング素子Ｑ１は、電源制御回路１３によって駆動される。電源制御回路１３は、電源制御用ＩＣとも称される。

【0017】

電源装置１０１は、スイッチングＱ１のオフ時にスイッチング素子Ｑ１の主電極間の電圧Ｖｓｗに重畳するサージを抑制するスナバ回路１７を備えてもよい。スイッチング素子Ｑ１の主電極間とは、スイッチング素子Ｑ１がＭＯＳＦＥＴの場合、スイッチング素子Ｑ１のドレイン－ソース間である。

【0018】

電源装置１０１は、トランスＴ１の二次側において、二次側巻線Ｎｓと直列に接続された整流用のダイオードＤ２と、ダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用のコンデンサＣ２と、を有する。電源装置１０１は、一次側巻線Ｎｐに間欠的に電流を流すことで二次側巻線Ｎｓに交流電圧ＶＮｓを誘起させ、誘起した交流電圧ＶＮｓを整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖｏを出力する。

【0019】

電源装置１０１は、トランスＴ１の二次側において、一次側のスイッチング動作で生じたスイッチングリップル・ノイズ等を軽減するためのフィルタを構成するコイルＬ３およびコンデンサＣ３を有してもよい。

【0020】

電源装置１０１は、トランスＴ１の一次側において、補助巻線Ｎａに直列に接続された整流用のダイオードＤ０と、ダイオードＤ０のカソード端子とグランドＧＮＤとの間に接続された抵抗素子Ｒ２と、を有する。補助巻線Ｎａの一端は、ダイオードＤ０のアノード端子に接続され、補助巻線Ｎａの他端は、グランドＧＮＤに接続されている。補助巻線Ｎａの電圧ＶＮａは、ダイオードＤ０により整流され、整流後の入力電圧Ｖａは、電源制御回路１３の入力端子ＡＵＸＲに入力される。

【0021】

電源装置１０１は、ダイオード・ブリッジ回路１２の整流前の入力端子に接続されるダイオードＤ１１，Ｄ１２と、ダイオードＤ１１，Ｄ１２のカソードに接続される抵抗Ｒ１と、を有する。

【0022】

電源制御回路１３は、ダイオード・ブリッジ回路１２で整流される前の交流電圧がダイオードＤ１１，Ｄ１２及び抵抗Ｒ１を介して印加される高電圧起動端子ＨＶを有する。電源制御回路１３は、電源投入時（プラグがソケット（アウトレット）に差し込まれた直後）は、高電圧起動端子ＨＶから入力される電圧で、電源起動時の補助巻線Ｎａに電圧ＶＮａが誘起される前に電源制御回路１３を起動させることができるように構成されている。

【0023】

電源装置１０１は、補助巻線Ｎａに誘起される電圧ＶＮａを所定の電源電圧ＶＢにレギュレートするレギュレータ１５を備えてもよい。これにより、電源制御回路１３の起動後の動作は、レギュレータ１５によりレギュレートされた電源電圧ＶＢによって継続可能となる。レギュレータ１５は、電源制御回路１３に内蔵されてもよい。

【0024】

レギュレータ１５は、無くてもよい。この場合、補助巻線Ｎａに誘起される電圧ＶＮａは、電源電圧端子ＶＤＤに接続されたコンデンサＣ５により平滑化されて、電源電圧ＶＢが生成されてもよい。電源制御回路１３の起動後の動作は、コンデンサＣ５により平滑化された電源電圧ＶＢによって継続可能となる。

【0025】

ところで、電源制御回路１３が行うＰＳＲ制御は、一次側の補助巻線Ｎａに発生する電圧ＶＮａが二次側の出力電圧Ｖｏに略比例で相関するタイミングがあることを利用する。しかしながら、電圧ＶＮａの整流後に電源制御回路１３に入力される電圧をＶａとすると、
Ｖａ＝ＮＡ／ＮＳ×（Ｖｏ＋ＶＦ＋Ｉｏ×δ）
という関係式１があるため、入力電圧Ｖａは、出力電圧Ｖｏに完全には比例しない。なお、補助巻線Ｎａの巻き線数をＮＡ、二次側巻線Ｎｓの巻き線数をＮＳ、ダイオードＤ２の順方向電圧をＶＦ、二次側巻線Ｎｓ及びダイオードＤ２に流れる二次側電流をＩｏ、二次側電流Ｉｏが流れるパターン配線などの抵抗値をδとする。

【0026】

ダイオードＤ２の順方向電圧Ｄ２は、二次側電流Ｉｏの電流値によって変化する。二次側電流Ｉｏの電流値が零のときには、順方向電圧Ｄ２も零となる。したがって、二次側電流Ｉｏの電流値が零の場合、
Ｖａ＝ＮＡ／ＮＳ×Ｖｏ
（Ｖｏ＝ＮＳ／ＮＡ×Ｖａ）
という関係式２が成立する。

【0027】

したがって、関係式１，２によれば、電源制御回路１３は、二次側電流Ｉｏが零になる手前（特に、直前）のタイミングで入力電圧Ｖａをサンプリングすることで、二次側電流Ｉｏの影響を可能な限り排除して、出力電圧Ｖｏを推定できる。

【0028】

次に、二次側電流Ｉｏが零になる手前（直前）のタイミングで入力電圧Ｖａを検出して、二次電圧Ｖｏを適切に制御可能な電源制御回路１３の構成例について説明する。

【0029】

図２は、一実施形態の電源装置１０１に備えられた電源制御回路１３の構成例を示す図である。電源制御回路１３は、高電圧起動端子ＨＶと電源電圧端子ＶＤＤとの間の電源ライン１４に設けられた起動回路１０を備える。起動回路１０は、高電圧起動端子ＨＶに電圧が入力されると、電源ライン１４に直列に挿入されたトランジスタ１６をオンさせて電源制御回路１３を起動させる。トランジスタ１６がオンすると、高電圧起動端子ＨＶから流入する電流は、電源ライン１４及び電源電圧端子ＶＤＤを介してコンデンサＣ５に流れる。コンデンサＣ５の充電により、電源電圧端子ＶＤＤの電源電圧ＶＢは上昇するので、電源電圧ＶＢが確保される。

【0030】

起動回路１０は、電源電圧ＶＢの電圧値が所定値（例えば２１Ｖ）以上になると、トランジスタ１６をオフにしてもよい。電源制御回路１３の内部回路は、トランジスタ１６がオフ状態でも、補助巻線Ｎａに誘起される電圧ＶＮａがレギュレータ１５によりレギュレートされた一定の電源電圧ＶＢで動作を継続できる。

【0031】

電源制御回路１３は、第１検出回路２０、第２検出回路３０、第３検出回路４０及び制御回路５０を備える。

【0032】

第１検出回路２０は、トランスＴ１の一次側の補助巻線Ｎａの電圧ＶＮａに応じて変化する入力電圧Ｖａをモニタして、トランスＴ１の二次側巻線Ｎｓに二次側電流Ｉｏが流れている期間ｔｓｏｎ（図３参照）を検出する。

【0033】

図３は、一実施形態の電源装置の動作例を示すシミュレーション波形図である。Ｖｓｗは、スイッチング素子Ｑ１（図１）の主電極間の電圧である。スイッチング素子Ｑ１の主電極間に流れる電流Ｉｄは、図３に示すように、スイッチング素子Ｑ１のオン期間に漸増する。電流Ｉｄは、トランスＴ１の一次側巻線Ｎｐに流れるため、トランスＴ１は励磁される。スイッチング素子Ｑ１がオンからオフに切り替わると、電流Ｉｄの流れは遮断され、トランスＴ１の消磁が開始する。電流Ｉｄの流れが遮断され、トランスＴ１の消磁が開始すると、二次側巻線ＮｓからダイオードＤ２に二次側電流Ｉｏが流れ始める。二次側電流Ｉｏは、ピーク電流値から時間の経過に伴って漸減する。二次側電流Ｉｏは、二次側のコンデンサＣ２に充電され、平滑化された出力電圧Ｖｏが生成される。

【0034】

図３に示すように、二次側巻線Ｎｓに発生する交流電圧ＶＮｓに連動する電圧ＶＮａが、補助巻線Ｎａに発生する。図３は、二次側巻線Ｎｓと補助巻線Ｎａの巻き数が同じ場合を例示する。補助巻線Ｎａの巻き数は、二次側巻線Ｎｓの巻き数よりも少なくても多くてもよい。

【0035】

補助巻線Ｎａの電圧ＶＮａは、ダイオードＤ０に整流される。整流後の入力電圧Ｖａは、ダイオードＤ０と抵抗Ｒ２との間の接続点から出力される。

【0036】

第１検出回路２０（図２）は、入力端子ＡＵＸＲからの入力電圧Ｖａをモニタすることで、トランスＴ１の二次側巻線Ｎｓに二次側電流Ｉｏが流れている期間ｔｓｏｎ（図３）を検出する。第１検出回路２０は、期間ｔｓｏｎを表すパルス電圧Ｖａ２を生成する。第１検出回路２０は、例えば、入力電圧Ｖａを基準電圧Ｖｔｈと比較するコンパレータ２１（図２）を有する。コンパレータ２１は、入力電圧Ｖａを基準電圧Ｖｔｈと比較することで、期間ｔｓｏｎの長さに等しいパルス長を有するパルス電圧Ｖａ２を出力する。コンパレータ２１を使用することで、電圧ＶＮａのエッジに重畳するサージが除去され、当該サージが除去されたパルス電圧Ｖａ２が生成される。当該サージが除去されることで、期間ｔｓｏｎの長さを検出する精度が向上する。このように、第１検出回路２０は、入力電圧Ｖａをモニタすることで、期間ｔｓｏｎを精度良く検出できる。

【0037】

第２検出回路３０（図２）は、第１検出回路２０により検出された期間ｔｓｏｎを所定の比率ｒで分けるタイミングであって二次側電流Ｉｏが零になる手前のタイミングを検出する。第２検出回路３０は、最初に、第１検出回路２０により検出された期間ｔｓｏｎの長さに応じて変化する電圧信号Ｖｃを生成する。例えば、バルス電圧Ｖａ２のパルス長（＝ｔｓｏｎ）に応じて電圧値が変化する電圧信号Ｖｃ（図４参照）を生成する。

【0038】

図４は、一実施形態の電源装置の動作例を示すシミュレーション波形図である。図４に例示する電圧信号Ｖｃは、バルス電圧Ｖａ２のパルス長（＝ｔｓｏｎ）が長くなるほど電圧値が漸増する鋸歯状波である。

【0039】

第２検出回路３０（図２）は、パルス電圧Ｖａ２から鋸歯状の電圧信号Ｖｃを生成するため、バッファ３１，３４、スイッチ３２，３５、反転回路３３、定電流源３６及び容量素子３７を有する。第２検出回路３０は、容量素子３７が定電流源３６により充電される時間をパルス電圧Ｖａ２に応じて調整することで、パルス電圧Ｖａ２のパルス長に応じて電圧値が変化する電圧信号Ｖｃを生成する。

【0040】

バッファ３１は、パルス電圧Ｖａ２が第１論理レベル（図４では、ハイレベル）のとき、スイッチ３２をオンにすることで、定電流源３６により生成される定電流Ｉｃｃ１で容量素子３７を充電させる。一方、バッファ３１は、パルス電圧Ｖａ２が第２論理レベル（図４では、ローレベル）のとき、スイッチ３２をオフにすることで、定電流Ｉｃｃ１での容量素子３７の充電を停止させる。スイッチ３２は、容量素子３７と定電流源３６との間に介在する。定電流源３６は、電源ライン１４から供給される電源電流に基づいて、定電流Ｉｃｃ１を生成する。

【0041】

反転回路３３は、パルス電圧Ｖａ２の論理を反転させたパルス電圧をバッファ３４に向けて出力する。バッファ３４は、パルス電圧Ｖａ２が第１論理レベルのとき、スイッチ３５をオフにすることで、容量素子３７の放電を停止させる。一方、バッファ３４は、パルス電圧Ｖａ２が第２論理レベルのとき、スイッチ３５をオンにすることで、容量素子３７を放電させる。スイッチ３５は、容量素子３７に並列に接続されている。

【0042】

第２検出回路３０は、このようにパルス電圧Ｖａ２のパルス長に応じて、スイッチ３２，３５を相補的にオン又はオフすることで、図４に例示する鋸歯波状の電圧信号Ｖｃを生成できる。

【0043】

第２検出回路３０は、二次側電流Ｉｏが零になるタイミングで電圧信号Ｖｃのピークをサンプリングし、次のピークまでホールドするピークホールド回路３８を有する。この例では、ピークホールド回路３８は、パルス電圧Ｖａ２に対して反転回路３３により論理が反転したパルス電圧のエッジタイミングで、電圧信号Ｖｃのピークをホールドする。これにより、ピークホールド回路３８は、二次側電流Ｉｏが零になるタイミングでの電圧信号Ｖｃのピークホールド値Ｖ１（図４参照）を出力する。

【0044】

第２検出回路３０は、ピークホールド値Ｖ１を所定の比率ｒ（例えば、９：１）で分けることで、分圧信号Ｖ２を生成する。この例では、第２検出回路３０は、抵抗Ｒ３と抵抗Ｒ４を用いた抵抗分圧によって決まる比率ｒでピークホールド値Ｖ１を分けることで、分圧信号Ｖ２を生成する。抵抗Ｒ４は、抵抗値が抵抗Ｒ３よりも大きい。例えば図２に示すように、抵抗Ｒ３は、電源制御回路１３に内蔵され、抵抗Ｒ４は、電源制御回路１３の抵抗接続端子ＲＤに外付けされる。抵抗Ｒ４は、抵抗接続端子ＲＤとグランドＧＮＤとの間に接続される。抵抗Ｒ４が電源制御回路１３に外付けされることで、抵抗Ｒ４の抵抗値の変更が容易となり、その結果、ピークホールド値Ｖ１を分圧する比率ｒを所望の値に変更することが容易となる。

【0045】

第２検出回路３０は、電圧信号Ｖｃを比率ｒで分けることで得られた分圧信号Ｖ２を、電圧信号Ｖｃと比較することで、二次側電流Ｉｏが零になる手前（直前）のタイミングを検出する。この例では、第２検出回路３０は、電圧信号Ｖｃのピークホールド値Ｖ１を比率ｒで分けることにより得られた分圧信号Ｖ２を、ピークホールド前の電圧信号Ｖｃ（次の鋸歯状波の電圧信号Ｖｃ）と比較する。第２検出回路３０は、分圧信号Ｖ２と次の鋸歯状波の電圧信号Ｖｃが交わるタイミングを検出することで、当該タイミングを、二次側電流Ｉｏが零になる手前（直前）のタイミングｔＤＥＴ（図４）として検出できる。

【0046】

第２検出回路３０は、分圧信号Ｖ２を、ピークホールド前の電圧信号Ｖｃ（次の鋸歯状波の電圧信号Ｖｃ）と比較するコンパレータ３９（図２）を有する。コンパレータ３９は、分圧信号Ｖ２が入力される反転入力端子と、電圧信号Ｖcが入力される非反転入力端子とを有する。コンパレータ３９は、分圧信号Ｖ２を、ピークホールド前の電圧信号Ｖｃと比較することで、タイミングｔＤＥＴを表すタイミングパルスＴＰを生成する。タイミングパルスＴＰ（図４）は、タイミングｔＤＥＴにエッジを有する矩形パルスであり、パルス長ｔｐを有する。

【0047】

第３検出回路４０（図２）は、第２検出回路３０により検出されたタイミングｔＤｅｔで入力電圧Ｖａを検出する。この例では、第３検出回路４０は、タイミングパルスＴＰの入力タイミング（ポジティブエッジのタイミング）で入力電圧Ｖａを検出（サンプリング）し、その入力電圧Ｖａの検出値（入力電圧検出値Ｖａｓ）を出力する。入力電圧値Ｖａｓは、上記の関係式２により、出力電圧Ｖｏに相関する値である。

【0048】

制御回路５０は、第３検出回路４０により検出された入力電圧Ｖａ（入力電圧値Ｖａｓ）に応じて、トランスＴ１の一次側巻線Ｎｓに流れる電流を制御する。制御回路５０は、入力電圧値Ｖａｓに応じて、一次側巻線Ｎｓに流れる電流を制御するトランジスタＱ１をスイッチングさせる駆動パルスＰｇを出力端子ＯＵＴから出力する。トランジスタＱ１のスイッチングにより、出力電圧Ｖｏが制御される。

【0049】

図２に示す構成では、ピークホールド値Ｖ１は、以下の数１で表される。

【0050】

【数1】

Ｉｃｃ１は、定電流源３６により生成される定電流の電流値である。ＣＢは、容量素子３７のキャパシタンスである。ｔｓｏｎは、二次側電流Ｉｏが二次側巻線Ｎｓ及びダイオードＤ２に流れている期間の長さである。

【0051】

分圧信号Ｖ２は、数１を使って、以下の数２で表される。

【0052】

【数2】

Ｒａは、抵抗Ｒ３の抵抗値である。Ｒｂは、抵抗Ｒ４の抵抗値である。

【0053】

タイミングｔＤＥＴは、数２を使って、以下の数３で表される。

【0054】

【数3】

数３は、二次側電流Ｉｏが零になる手前（直前）のタイミングｔＤＥＴが、抵抗Ｒ３，Ｒ４の抵抗値により決まる比率ｒで期間ｔｓｏｎを分けるタイミングであることを表す。つまり、第２検出回路３０は、スイッチング素子Ｑ１のスイッチング周波数または電源装置１０１の各構成部品の公差等に影響されずに、二次側電流Ｉｏが零になる手前（直前）のタイミングｔＤＥＴを高精度に検出できる。

【0055】

例えば、９×Ｒａ＝Ｒｂとすると、数３は、
ｔＤＥＴ＝０．９×ｔｓｏｎ
と変形される。この場合、第２検出回路３０は、二次側電流Ｉｏが流れている期間ｔｓｏｎの９０％の経過時のタイミングｔＤＥＴ（二次側電流Ｉｏが零になる１０％手前のタイミングｔＤＥＴ）を高精度に検出できる。

【0056】

このように、本実施形態によれば、スイッチング素子Ｑ１のスイッチング周波数または電源装置１０１の各構成部品の公差等が変わっても、二次側電流Ｉｏが零になる手前（直前）のタイミングｔＤＥＴが高精度に検出される。これにより、トランスＴ１の補助巻線Ｎａの電圧ＶＮａに応じて変化する入力電圧Ｖａは、二次側電流Ｉｏが零になる手前（直前）の適切なタイミングｔＤＥＴで検出可能となる。制御回路５０は、適切なタイミングｔＤＥＴで検出された入力電圧Ｖａに応じて、トランスＴ１の一次側巻線Ｎａに流れる電流を制御するので、二次電圧Ｖｏの精度が向上する。

【0057】

図５は、制御回路５０の構成例を示す図である。制御回路５０は、例えば、前述の第３検出回路４０により検出された入力電圧Ｖａ（入力電圧検出値Ｖａｓ）が目標電圧Ｖｒに収束するように、一次側巻線Ｎａに流れる電流を制御する駆動パルスＰｇを生成する。

【0058】

制御回路５０は、例えば、入力電圧検出値Ｖａｓを目標電圧Ｖｒに収束させるＰＩ制御又はＰＩＤ制御を行う。この例では、制御回路５０は、積分回路５１とパルス出力回路５２を有する。積分回路５１は、入力電圧検出値Ｖａｓと目標電圧Ｖｒとの差分を積分する機能と、当該差分をＫ倍で増幅する機能とを有する。つまり、積分回路５１は、ＰＩ制御の機能を有する。

【0059】

パルス出力回路５２は、積分回路５１の出力電圧を所定の周波数の三角波信号と比較することで、パルス幅変調された駆動パルスＰｇを出力する。

【0060】

以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0061】

１０ 起動回路
１１ フィルタ
１２ ダイオード・ブリッジ回路
１３ 電源制御回路
１４ 電源ライン
１５ レギュレータ
１６ トランジスタ
１７ スナバ回路
２０ 第１検出回路
３０ 第２検出回路
３６ 定電流源
３７ 容量素子
４０ 第３検出回路
５０ 制御回路
１０１ 電源装置
Ｎａ 補助巻線
Ｎｐ 一次側巻線
Ｎｓ 二次側巻線
Ｔ１ トランス

【図1】

【図2】

【図3】

【図4】

【図5】