知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024044777
(43)【公開日】2024-04-02
(54)【発明の名称】半導体記憶装置及びメモリシステム
(51)【国際特許分類】
G06F 12/06 20060101AFI20240326BHJP
G06F 3/06 20060101ALI20240326BHJP
G11C 16/04 20060101ALI20240326BHJP
G11C 16/34 20060101ALI20240326BHJP
G06F 12/00 20060101ALI20240326BHJP
【ＦＩ】
G06F12/06 550A
G06F3/06 301Y
G11C16/04 170
G11C16/34 163
G06F12/00 597U
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2022150518
(22)【出願日】2022-09-21
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100103263
【弁理士】
【氏名又は名称】川崎 康
(72)【発明者】
【氏名】田上 信一郎
【テーマコード（参考）】
5B160
5B225
【Ｆターム（参考）】
5B160CD07
5B225BA01
5B225DA01
5B225DB08
5B225DB22
5B225DB24
5B225DE08
5B225DE20
5B225EA05
5B225FA01
(57)【要約】
【課題】ユーザの希望に応じて最適な動作条件で動作させる。
【解決手段】半導体記憶装置は、不揮発メモリと、前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える。
【選択図】図１
【解決手段】半導体記憶装置は、不揮発メモリと、前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える、半導体記憶装置。
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える、半導体記憶装置。
【請求項2】
前記アクセスパターン解析部は、前記ホスト装置からのコマンドにより前記不揮発メモリにデータを書き込む場合のアクセスパターンと、前記ホスト装置からのコマンドにより前記不揮発メモリからデータを読み出す場合のアクセスパターンとの少なくとも一方を解析する、請求項１に記載の半導体記憶装置。
【請求項3】
前記パラメータ記憶部は、前記ホスト装置から送信された前記複数のパラメータを記憶する、請求項１に記載の半導体記憶装置。
【請求項4】
前記アクセス制御部は、前記パラメータ選択部により前記最適なパラメータが選択された場合に、前記ホスト装置に確認することなく、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、請求項１に記載の半導体記憶装置。
【請求項5】
前記最適なパラメータを前記ホスト装置に提示する提示部を備え、
前記アクセス制御部は、前記提示部による提示に対して、前記ホスト装置から前記最適なパラメータへの変更が指示された場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、請求項１に記載の半導体記憶装置。
前記アクセス制御部は、前記提示部による提示に対して、前記ホスト装置から前記最適なパラメータへの変更が指示された場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、請求項１に記載の半導体記憶装置。
【請求項6】
前記提示部は、ＵＦＳ（Universal Flash Storage）規格に準拠したリードコマンド、ライトコマンド、シンクロナイズ・キャッシュコマンド、又はＵＮＭＡＰコマンドのレスポンスに前記最適なパラメータの情報を含めて前記ホスト装置に送信する、請求項５に記載の半導体記憶装置。
【請求項7】
前記ホスト装置からの前記最適なパラメータへの変更指示情報を記憶するＵＦＳ規格に準拠したライトバッファを備え、
前記アクセス制御部は、前記ライトバッファに前記変更指示情報が記憶されている場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、請求項５に記載の半導体記憶装置。
前記アクセス制御部は、前記ライトバッファに前記変更指示情報が記憶されている場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、請求項５に記載の半導体記憶装置。
【請求項8】
前記アクセスパターン解析部は、前記不揮発メモリに対する単位時間あたりのアクセス量が所定の閾値より多い第１アクセスパターン、又は前記不揮発メモリに対する単位時間あたりのアクセス量が前記閾値以下である第２アクセスパターンのいずれかであることを解析する、請求項１に記載の半導体記憶装置。
【請求項9】
前記パラメータ選択部は、前記アクセスパターン解析部にて前記第１アクセスパターンであると解析された場合、エラーレートの低下よりもアクセス速度の向上を優先させる第１パラメータを選択し、前記第２アクセスパターンであると解析された場合、アクセス速度の向上よりもエラーレートの低下を優先させる第２パラメータを選択する、請求項８に記載の半導体記憶装置。
【請求項10】
前記アクセス速度は、前記不揮発メモリへの書き込み速度であり、
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリにデータを書き込む際のプログラム回数を減らすか、又は、ベリファイリード時に読出しを省略するビット数を増やす、請求項９に記載の半導体記憶装置。
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリにデータを書き込む際のプログラム回数を減らすか、又は、ベリファイリード時に読出しを省略するビット数を増やす、請求項９に記載の半導体記憶装置。
【請求項11】
前記アクセス速度は、前記不揮発メモリからの読出し速度であり、
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリの寿命を短くする、請求項９に記載の半導体記憶装置。
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリの寿命を短くする、請求項９に記載の半導体記憶装置。
【請求項12】
前記アクセスパターン解析部は、前記不揮発メモリに対する前記ホスト装置からのコマンド送信間隔が所定の閾値より短い第３アクセスパターン、又は前記不揮発メモリに対する前記ホスト装置からのコマンド送信間隔が前記閾値以上の第４アクセスパターンのいずれかであることを解析する、請求項１に記載の半導体記憶装置。
【請求項13】
前記パラメータ選択部は、前記アクセスパターン解析部にて前記第３アクセスパターンであると解析された場合には、前記第４アクセスパターンであると解析された場合よりも、省電力モードに移行する時間をより長くする、請求項１２に記載の半導体記憶装置。
【請求項14】
前記閾値は、前記ホスト装置にて指定される、請求項８に記載の半導体記憶装置。
【請求項15】
前記不揮発メモリは、ＮＡＮＤ型フラッシュメモリである、請求項１に記載の半導体記憶装置。
【請求項16】
半導体記憶装置と、
前記半導体記憶装置に対する書き込み及び読出しを含むアクセスを行うためのコマンドを発行するホスト装置と、を備えるメモリシステムにおいて、
前記半導体記憶装置は、
不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を有する、メモリシステム。
前記半導体記憶装置に対する書き込み及び読出しを含むアクセスを行うためのコマンドを発行するホスト装置と、を備えるメモリシステムにおいて、
前記半導体記憶装置は、
不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を有する、メモリシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一実施形態は、半導体記憶装置及びメモリシステムに関する。
【背景技術】
【0002】
従来の半導体メモリでは、製品出荷時又は起動時に、半導体メモリの動作条件を指定するパラメータが予め初期値に設定される。パラメータの値は、一つしか設定できないため、半導体メモリが平均的な動作をするような値に設定される。このため、半導体メモリを特殊な動作条件で使用したい場合には、半導体メモリを最適に動作させることが困難になりうる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許公報第７９５３９４０号
【特許文献2】米国特許公報第９４７７６７９号
【特許文献3】米国特許公報第１１１１９６５４号
【発明の概要】
【発明が解決しようとする課題】
【0004】
そこで、本発明の一実施形態では、必要に応じて最適な動作条件で動作させることが可能な半導体記憶装置及びメモリシステムを提供するものである。
【課題を解決するための手段】
【0005】
上記の課題を解決するために、本発明の一実施形態によれば、不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える、半導体記憶装置が提供される。
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える、半導体記憶装置が提供される。
【図面の簡単な説明】
【0006】
【図1】第１の実施形態による半導体記憶装置を備えたメモリシステムの概略構成を示すブロック図。
【図2】ＵＦＳデバイスとＵＦＳホストを備えるＵＦＳシステムのブロック図。
【図3】不揮発メモリのアクセス速度又は寿命のどちらを優先させるかを決定する処理動作を示すフローチャート。
【図4】不揮発メモリが省電力モードに移行する時間の長短を決定する処理動作を示すフローチャート。
【図5】第２の実施形態による半導体記憶装置を備えたメモリシステムの概略構成を示すブロック図。
【図6】第２の実施形態による半導体記憶装置の処理動作を示すフローチャート。
【発明を実施するための形態】
【0007】
以下、図面を参照して、半導体記憶装置及びメモリシステムの実施形態について説明する。以下では、半導体記憶装置及びメモリシステムの主要な構成部分を中心に説明するが、半導体記憶装置及びメモリシステムには、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
【0008】
【0009】
半導体記憶装置１は、不揮発メモリ４と、メモリコントローラ５とを有する。不揮発メモリ４は、例えばＮＡＮＤ型フラッシュメモリのような半導体メモリである。なお、不揮発メモリ４は、ＮＡＮＤ型フラッシュメモリ以外のＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＲＡＭ（Phase Change RAM）、ＲｅＲＡＭ（Resistive RAM）、ＦｅＲＡＭ（Ferroelectric RAM）などでもよい。
【0010】
不揮発メモリ４は、特定の書き込み単位でデータの書き込み動作及び読み出し動作を行う。さらに、不揮発メモリ４は、複数の書き込み単位からなる消去単位でデータを消去する。例えば、不揮発メモリ４がＮＡＮＤ型フラッシュメモリである場合、不揮発メモリ４は、ページ単位で書き込み動作及び読み出し動作を行い、ブロック単位でデータを消去する。
【0011】
メモリコントローラ５は、不揮発メモリ４の制御に関する処理を行う。この処理には、論理アドレスと物理アドレスの変換が含まれる。論理アドレスは、ホスト装置３によって、ホスト装置３が半導体記憶装置１に書き込むためのデータまたはホスト装置３が半導体記憶装置１から読み出すためのデータに割り当てられるアドレスである。物理アドレスは、不揮発メモリ４における書き込み領域または消去領域を特定するためのアドレスである。
【0012】
不揮発メモリ４は、入出力回路、ロジック制御回路、ステータスレジスタ、アドレスレジスタ、コマンドレジスタ、シーケンサ、レディ／ビジー回路、電圧発生回路、メモリセルアレイ、ロウデコーダ、センスアンプ、データレジスタ、及びカラムデコーダを含む。
【0013】
入出力回路は、メモリコントローラ５との信号ＤＱの入出力を制御する。より具体的には、入出力回路は、メモリコントローラ５から受信したデータＤＡＴ（書き込みデータ）を、データレジスタに送信し、物理アドレスＡＤＤをアドレスレジスタに送信し、コマンドＣＭＤをコマンドレジスタに送信する。また、入出力回路は、ステータスレジスタから受信したステータス情報ＳＴＳ、データレジスタから受信したデータＤＡＴ（読み出しデータ）、及びアドレスレジスタから受信した物理アドレスＡＤＤをメモリコントローラ５に送信する。
【0014】
ロジック制御回路は、メモリコントローラ５から各種制御信号を受信する。そしてロジック制御回路は、受信した制御信号に応じて、入出力回路及びシーケンサを制御する。
【0015】
ステータスレジスタは、例えば、書き込み動作、読み出し動作、及び消去動作におけるステータス情報ＳＴＳを一時的に保持し、メモリコントローラ５に動作が正常に終了したか否かを通知する。
【0016】
アドレスレジスタは、入出力回路を介してメモリコントローラ５から受信した物理アドレスＡＤＤを一時的に保持する。そしてアドレスレジスタは、ロウアドレスＲＡをロウデコーダへ転送し、カラムアドレスＣＡをカラムデコーダに転送する。
【0017】
コマンドレジスタは、入出力回路を介してから受信したコマンドＣＭＤを一時的に保存し、シーケンサに転送する。
【0018】
シーケンサは、不揮発メモリ４全体の動作を制御する。より具体的には、シーケンサは、コマンドレジスタが保持するコマンドＣＭＤに応じて、例えばステータスレジスタ、レディ／ビジー回路、電圧発生回路、ロウデコーダ、センスアンプ、データレジスタ、及びカラムデコーダ等を制御し、書き込み動作、読み出し動作、及び消去動作等を実行する。
【0019】
レディ／ビジー回路は、シーケンサの動作状況に応じて、レディ／ビジー信号Ｒ／Ｂｎを１０５に送信する。
【0020】
電圧発生回路は、シーケンサの制御に応じて、書き込み動作、読み出し動作、及び消去動作に必要な電圧を発生させ、この発生した電圧を例えばメモリセルアレイ、ロウデコーダ、及びセンスアンプ等に供給する。 メモリセルアレイは、ロウ及びカラムに対応付けられた複数の不揮発性のメモリセルトランジスタを含む。センスアンプは、電圧発生回路より供給された電圧をメモリセルアレイ内のメモリセルトランジスタに印加する。ロウデコーダは、ロウアドレスＲＡをデコードする。ロウデコーダは、デコード結果に基づき、メモリセルアレイに、必要な電圧を印加する。
【0021】
不揮発メモリ４は複数のワード線を備える。書き込み動作及び読み出し動作は、メモリセルアレイに含まれるメモリセルトランジスタのうち１つのワード線に接続される複数のメモリセルトランジスタに対して一括して行われる。
【0022】
不揮発メモリ４がＮＡＮＤ型フラッシュメモリである場合、１つのメモリセルトランジスタが多値（多ビット）を記憶できるように不揮発メモリ４が構成されていてもよい。メモリセルトランジスタは、制御ゲートと電荷蓄積層とを備え、データを不揮発に保持する。メモリセルトランジスタは、電荷蓄積層に蓄えられた電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じた情報を記憶する。多値を記憶可能なメモリセルトランジスタの場合、１つのワード線ＷＬに接続される複数のメモリセルに複数ページが割り当てられる。
【0023】
センスアンプは、読み出し動作のときには、メモリセルアレイから読み出されたデータをセンスする。そして、センスアンプは、読み出しデータをデータレジスタに送信する。また、センスアンプは、書き込み動作のときには、書き込みデータをメモリセルアレイに送信する。
【0024】
データレジスタは、複数のラッチ回路を備える。ラッチ回路は、書き込みデータまたは読み出しデータを一時的に保持する。例えば書き込み動作において、データレジスタは、入出力回路から受信した書き込みデータを一時的に保持し、センスアンプに送信する。また例えば、読み出し動作において、データレジスタは、センスアンプから受信した読み出しデータを一時的に保持し、入出力回路に送信する。
【0025】
カラムデコーダは、例えば書き込み動作、読み出し動作、及び消去動作の際、カラムアドレスＣＡをデコードし、デコード結果に応じてデータレジスタ内のラッチ回路を選択する。
【0026】
メモリコントローラ５は、パラメータ記憶部６と、アクセスパターン解析部７と、パラメータ選択部８と、アクセス制御部９とを有する。
【0027】
パラメータ記憶部６は、不揮発メモリ４にそれぞれ異なる動作条件を設定するための複数のパラメータを記憶する。動作条件とは、例えば、不揮発メモリ４に対する書き込み及び読み出しを行う際のワード線電圧のパルス幅及び電圧振幅などである。本実施形態による不揮発メモリ４は、不揮発メモリ４の動作条件をパラメータによって指定することを前提としている。パラメータは、プロファイルと呼ばれることもあるが、本明細書では、パラメータと呼ぶ。
【0028】
パラメータによって指定可能な不揮発メモリ４の動作条件は任意であり、種々のパラメータを設けることができる。例えば、パラメータ記憶部６は、不揮発メモリ４に書き込んだデータを読み出す際のエラーレートの低下よりもアクセス速度の向上を優先させる第１パラメータと、アクセス速度の向上よりもエラーレートの低下を優先させる第２パラメータと、不揮発メモリ４が省電力モードに移行する時間をより長くする第３パラメータと、不揮発メモリ４が省電力モードに移行する時間をより短くする第４パラメータとを記憶する。なお、第１～第４パラメータは、パラメータの一例に過ぎない。省電力モードは、ハイバネーションと呼ばれることもある。省電力モードは、半導体記憶装置１内の少なくとも一部の回路に供給する電源電圧を下げて消費電力を削減するモードである。省電力モードに移行する際に、ホスト装置３が管理する不図示の揮発メモリ内のデータを、不揮発メモリ４に記憶する処理を行う場合もある。通常モードは、半導体記憶装置１内の各部に、予め定めた電源電圧を供給するモードである。
【0029】
アクセス速度の向上とは、不揮発メモリ４に対する高速書き込み又は高速読出しを行うことを意味する。アクセス速度の向上は、アクセス性能の向上と言い換えることもできる。
【0030】
アクセス速度の向上は、エラーレートを上昇させる要因になりうる。例えば、不揮発メモリ４に対して高速書き込みを行うには、不揮発メモリ４にデータを書き込む際のプログラム電圧の印加とベリファイ電圧の印加を繰り返すプログラムループの回数を減らしたり、又は不揮発メモリ４にデータを書き込んだ後のベリファイに読出しを省略するメモリセル数を増やしたり、又はベリファイパスと判定する際のエラービット数を増やしたりする必要があり、エラーレートを上昇させてしまう。また、不揮発メモリ４から高速読出しを行うと、通常の読出しよりも読出し電圧を高くする必要があり、その読出し電圧が周囲のメモリセルに悪影響を与えるおそれがある。具体的には、読出し電圧を高くすることで、周囲のメモリセルの電荷蓄積領域に蓄積されている電荷量が変化し、ビット化けが生じるおそれがある。プログラム電圧の印加動作は、書き込み対象の１つ以上のメモリセルＭＴ（以下「選択メモリセル」と称する）に接続されたワード線（以下「選択ワード線」と称する）に対してプログラム電圧を印加し、所望のデータ値に対応する閾値電圧に向けて選択メモリセルＭＴの閾値電圧を上昇させる動作である。プログラムベリファイは、選択メモリセルＭＴの閾値電圧が所望のデータ値に対応する閾値電圧まで達したか否か、即ち、選択メモリセルＭＴに所望のデータ値が書き込まれたか否かを検証する動作であり、ベリファイ電圧は検証の際に選択ワード線に印加される電圧である。
【0031】
このように、高速読出しを実行すると、エラーレートが高くなるおそれがある。エラーレートが高くなると、エラー訂正処理の頻度が高くなり、不揮発メモリ４に対する書き込み回数と消去回数が全体的に増えることから、不揮発メモリ４の寿命が低下する。
【0032】
以上をまとめると、不揮発メモリ４のアクセス性能を上げると、エラーレートが高くなって寿命も短くなる。また、不揮発メモリ４のアクセス性能を下げると、エラーレートが低下して寿命が長くなる。
【0033】
なお、本明細書では、不揮発メモリ４に対するデータの書き込みと読出しの双方を総称してアクセスと呼ぶが、「アクセス」という用語には、書き込み又は読出しの一方だけを行う場合も含まれるものとする。
【0034】
一方、半導体記憶装置１は、ホスト装置３から一定期間以上コマンドが送られて来ないときに、自発的に省電力モードに移行する。省電力モードにいったん移行すると、通常モードに復帰するのに、ある程度の時間を要する。例えば、半導体記憶装置１が省電力モードのときにホスト装置３からライトコマンド又はリードコマンドが送られてきた場合、そのコマンドに対するレスポンスを返すまでの時間には、省電力モードからの復帰時間が含まれるため、ライトコマンド又はリードコマンドのレイテンシが悪化する。
【0035】
よって、省電力モードに移行するまでの時間を短くすると、所定期間内における省電力モードである期間が長くなり、半導体記憶装置１の消費電力を削減できるものの、省電力モードから通常モードへの復帰に時間がかかるため、ホスト装置３からのコマンドに対するレイテンシが悪化する。逆に、省電力モードに移行するまでの時間を長くすると、半導体記憶装置１の消費電力は増えるものの、省電力モードから通常モードへの復帰回数が減るため、ホスト装置３からのコマンドに対するレイテンシは向上する。
【0036】
このように、パラメータ記憶部６に記憶されている複数のパラメータのうち、どれを選択して不揮発メモリ４に設定するかで、不揮発メモリ４の性能を相違させることができる。
【0037】
パラメータ記憶部６は、例えばホスト装置３から送信された複数のパラメータを記憶する。ホスト装置３は、パラメータ記憶部６に記憶可能な複数のパラメータをメモリシステム２の電源投入時などに不揮発メモリ４に送信する。あるいはホスト装置３とは別個に、メモリシステム２の製造時等に、複数のパラメータをパラメータ記憶部６に記憶してもよい。
【0038】
アクセスパターン解析部７は、ホスト装置３からのコマンドにより不揮発メモリ４にアクセスする傾向を示すアクセスパターンを解析する。アクセスする傾向とは、例えば、単位時間あたりのアクセス量が標準よりも多いとか、読出しよりも書き込みを頻繁に行うとか、特定のメモリ領域からの読出しを集中的に行うなどである。あるいは、アクセスする傾向には、ホスト装置３が不揮発メモリ４に送信するコマンドの送信間隔が長い又は短いなども含まれる。アクセスパターン解析部７は、ホスト装置３からのコマンドによる不揮発メモリ４へのアクセスを継続してモニタした結果に基づいて、ホスト装置３のアクセスパターンを解析する。アクセスパターン解析部７は、ホスト装置３のアクセスパターンを常時解析してもよいし、間欠的にアクセスパターンを解析してもよい。
【0039】
アクセスパターン解析部７により解析されるアクセスパターンは、例えば、不揮発メモリ４に対する単位時間あたりのアクセス量が所定の閾値より多い第１アクセスパターン、不揮発メモリ４に対する単位時間あたりのアクセス量が所定の閾値以下の第２アクセスパターン、不揮発メモリ４に対するホスト装置３からのコマンド送信間隔が所定の閾値より短い第３アクセスパターン、及び不揮発メモリ４セルに対するホスト装置３からのコマンド送信間隔が所定の閾値以上の第４アクセスパターンなどを含んでいる。上述した第１～第４アクセスパターンは、アクセスパターンの一例であり、アクセスパターンの種類は任意である。
【0040】
パラメータ選択部８は、アクセスパターン解析部７で解析されたアクセスパターンに基づいて、複数のパラメータの中から最適なパラメータを選択する。パラメータ選択部８は、ホスト装置３からのコマンドによる不揮発メモリ４にアクセスする傾向をモニタした結果に応じて、最適なパラメータを選択する。
【0041】
パラメータ選択部８は、ホスト装置３からのコマンドによる不揮発メモリ４に対するアクセス傾向が、単位時間あたりのアクセス量が多い第１アクセスパターンであると解析された場合には、エラーレートの低下よりもアクセス速度の向上を優先させる第１パラメータを最適なパラメータとして選択する。また、パラメータ選択部８は、不揮発メモリ４に対する単位時間あたりのアクセス量が閾値以下である第２アクセスパターンであると解析された場合には、アクセス速度の向上よりもエラーレートの低下を優先させる第２パラメータを最適なパラメータとして選択する。また、パラメータ選択部８は、不揮発メモリ４に対するホスト装置３からのコマンド送信間隔が所定の閾値より短い第３アクセスパターンであると解析された場合には、省電力モードに移行する時間をより長くする第３パラメータを最適なパラメータとして選択する。また、パラメータ選択部８は、不揮発メモリ４に対するホスト装置３からのコマンド送信間隔が所定の閾値以上の第４アクセスパターンであると解析された場合には、省電力モードに移行する時間をより短くする第４パラメータを最適なパラメータとして選択する。
【0042】
アクセス制御部９は、最適なパラメータを不揮発メモリ４に設定した状態で不揮発メモリ４にアクセスする。第１の実施形態による半導体記憶装置１内のアクセス制御部９は、パラメータ選択部８にて最適なパラメータが選択されると、ホスト装置３に確認することなく、最適なパラメータにて不揮発メモリ４にアクセスする。
【0043】
アクセス制御部９は、例えば、ホスト装置３からのコマンドによる不揮発メモリ４に対するアクセス傾向が、単位時間あたりのアクセス量が多い第１アクセスパターンであると解析された場合には、エラーレートの低下よりもアクセス速度の向上を優先させる第１パラメータに基づいて不揮発メモリ４にアクセスする。これにより、アクセス制御部９は、ホスト装置３の不揮発メモリ４に対するアクセス傾向に合致する動作条件で不揮発メモリ４を動作させることができる。
【0044】
本実施形態による半導体記憶装置１は、例えばＵＦＳ（Universal Flash Storage）規格に準拠していてもよい。ＵＦＳ規格は、デジタルカメラ、スマートフォン、及び家電機器向けのＮＡＮＤ型フラッシュメモリの規格であり、ＪＥＤＥＣ（Joint Electron Device Engineering Councils）で策定されている。
【0045】
図２はＵＦＳデバイス１１とホスト装置３（ＵＦＳホスト１２とも呼ばれる）を備えるメモリシステム２（ＵＦＳシステム１３とも呼ばれる）のブロック図である。
【0046】
図２のＵＦＳデバイス１１は、インタフェース部（Ｉ／Ｆ）１４と、メモリコントローラ１５と、メモリ部１６とを有する。インタフェース部１４は、MIPI UniPro（Mobile Industry Processor Interface Unified Protocol）を用いるトランスポート層１７と、MIPI M-PHY物理層１８とを有する。インタフェース部１４は、図１では省略されているが、ＵＦＳデバイス１１とＵＦＳホスト１２との間で送受される各種信号のプロトコルの変換を行う。メモリコントローラ１５は、図１のメモリコントローラ５と同様の機能を有する。メモリ部１６は、ＮＡＮＤ型フラッシュメモリを用いて構成されており、図１の不揮発メモリ４と同様の機能を有する。
【0047】
図２のＵＦＳホスト１２は、インタフェース部（Ｉ／Ｆ）１９と、ホストコントローラ２０と、ドライバ２１と、アプリケーション部２２とを有する。インタフェース部１９は、MIPI UniProを用いるトランスポート層２３と、MIPI M-PHY物理層２４とを有する。ホストコントローラ２０は、ＵＦＳホスト１２の動作を制御する。ホストコントローラ２０の中には、各種のデータを保持するレジスタ２５が設けられている。ドライバ２１は、アプリケーション部２２からの指示により、ホストコントローラ２０を駆動する。
【0048】
図３及び図４は第１の実施形態による半導体記憶装置１の処理動作を示すフローチャートである。図３は不揮発メモリ４のアクセス速度又は寿命のどちらを優先させるかを決定する処理動作を示している。図４は不揮発メモリ４が省電力モードに移行する時間の長短を決定する処理動作を示している。ホスト装置３が半導体記憶装置１に対するアクセスを開始する際に、図３又は図４の処理が開始される。
【0049】
まずは、図３の処理を説明する。ホスト装置３がコマンドを発行して半導体記憶装置１に対するアクセスを開始すると、アクセスパターン解析部７はホスト装置３のアクセスパターンを解析する（ステップＳ１）。
【0050】
パラメータ選択部８は、アクセスパターン解析部７が所定期間にわたってアクセスパターンを解析した結果に基づいて、パラメータ記憶部６に記憶された複数のパラメータの中から、最適なパラメータを選択する（ステップＳ２～Ｓ４）。より具体的には、単位時間あたりのアクセス量が所定の閾値より多いか否かを判定し（ステップＳ２）、所定の閾値より多い場合には、エラーレートの低下よりもアクセス速度の向上を優先させる第１パラメータを選択する（ステップＳ３）。一方、所定の閾値以下の場合には、アクセス速度の向上よりもエラーレートの低下を優先させる第２パラメータを選択する（ステップＳ４）。
【0051】
アクセス制御部９は、ステップＳ３で選択された第１パラメータ、又はステップＳ４で選択された第２パラメータに基づいて、不揮発メモリ４に対するアクセスを行う（ステップＳ５）。
【0052】
このように、図３の処理では、ホスト装置３のアクセスパターンに基づいて、不揮発メモリ４に対するアクセス速度を優先させるか、又は寿命を優先させるかを選択することができる。
【0053】
次に、図４の処理を説明する。ステップＳ１１はステップＳ１と同様である。パラメータ選択部８は、アクセスパターン解析部７が所定期間にわたってアクセスパターンを解析した結果に基づいて、パラメータ記憶部６に記憶された複数のパラメータの中から、最適なパラメータを選択する（ステップＳ１２～Ｓ１４）。より具体的には、不揮発メモリ４に対するホスト装置３からのコマンド送信間隔が所定の閾値より短いか否かを判定し（ステップＳ１２）、所定の閾値より短い場合には、不揮発メモリ４が省電力モードに移行する時間をより長くする第３パラメータを選択する（ステップＳ１３）。一方、所定の閾値以上の場合には、不揮発メモリ４が省電力モードに移行する時間をより短くする第４パラメータを選択する（ステップＳ１４）。
【0054】
アクセス制御部９は、ステップＳ１３で選択された第３パラメータ、又はステップＳ１４で選択された第４パラメータに基づいて、不揮発メモリ４に対するアクセスを行う（ステップＳ１５）。
【0055】
上述した説明では、パラメータ選択部８が選択した最適なパラメータに基づいて、ホスト装置３の了承を得ることなく、不揮発メモリ４のパラメータを変更する例を示したが、不揮発メモリ４が複数の動作モードを備えていてもよい。以下では、不揮発メモリ４が第１～第４動作モードを有する例を説明する。
【0056】
第１動作モードは、上述したように、不揮発メモリ４自身でホスト装置３のアクセスパターンを解析して、その解析結果に基づいてパラメータを変更するモードである。
【0057】
第２動作モードは、ホスト装置３が強制的に不揮発メモリ４のパラメータを設定するモードである。この場合、不揮発メモリ４は、ホスト装置３からの指示に従ってパラメータを設定するため、不揮発メモリ４自身の判断ではパラメータの変更を行わない。
【0058】
第３動作モードは、不揮発メモリ４のパラメータをデフォルト設定することをホスト装置３が強制するモードである。デフォルト設定するパラメータは、不揮発メモリ４の平均的な動作条件である。
【0059】
第４動作モードは、アクセスパターン解析部７が解析に使用する閾値をホスト装置３が決定するモードである。ホスト装置３は、上述した閾値を、例えばＵＦＳ規格のライトバッファ・コマンドにて設定する。ホスト装置３が決定した閾値に基づいて、不揮発メモリ４は、上述した図３又は図４の処理を行う。
【0060】
ホスト装置３は、上述した第１～第４動作モードのいずれかを任意に選択できるようにしてもよい。例えば、ホスト装置３は、ＵＦＳ規格のフラグを用いて、不揮発メモリ４の動作モードの変更と確認を行ってもよい。具体的には、上述したフラグの設定値により第１～第４動作モードを識別できるようにしておくことで、ホスト装置３は、フラグの設定値を読み出して、不揮発メモリ４の現在の動作モードを確認できる。また、ホスト装置３は、フラグの設定値を更新することで、不揮発メモリ４を任意の動作モードに変更できる。
【0061】
あるいは、ホスト装置３は、ＵＦＳ規格のクエリ要求ＵＰＩＵ（UFS Protocol Information Units）のQUERY FUNCTIONS＝7Fh（40h～7Fhのうち任意の値を割り当てる）のVendor Specific Read Functionsを使用して、不揮発メモリ４の動作モードを確認してもよい。この場合、不揮発メモリ４は、クエリ応答ＵＰＩＵを介して、動作モード情報をホスト装置３に返送してもよい。
【0062】
上述した第２～第４動作モードは、第１の実施形態による半導体記憶装置１の処理動作にとって必須ではないため、ホスト装置３が不揮発メモリ４の複数の動作モードを任意に選択できる機能を設けることは必須ではない。
【0063】
このように、第１の実施形態では、不揮発記憶装置１内のメモリコントローラ５は、ホスト装置３の不揮発メモリ４に対するアクセスパターンを解析して、解析結果に基づいて最適なパラメータを選択して、不揮発メモリ４に対するアクセスを行う。これにより、ホスト装置３のアクセス状況に応じて不揮発メモリ４の動作条件を自発的に切り替えることができる。
【0064】
（第２の実施形態）
第１の実施形態では、パラメータ選択部８が選択した最適なパラメータをホスト装置３に確認することなく不揮発メモリ４に設定する。これに対して、第２の実施形態では、パラメータ選択部８が選択した最適なパラメータを採用するか否かをホスト装置３に確認することを特徴とする。
第１の実施形態では、パラメータ選択部８が選択した最適なパラメータをホスト装置３に確認することなく不揮発メモリ４に設定する。これに対して、第２の実施形態では、パラメータ選択部８が選択した最適なパラメータを採用するか否かをホスト装置３に確認することを特徴とする。
【0065】
【0066】
【0067】
提示部３１は、パラメータ選択部８が選択した最適なパラメータをホスト装置３に提示する。例えば、提示部３１は、ＵＦＳ規格のリードコマンド、ライトコマンド、シンクロナイズ・キャッシュコマンド、又はＵＮＭＡＰコマンドに対するレスポンスに、上述した最適なパラメータの情報を含めてもよい。
【0068】
ホスト装置３は、提示された最適なパラメータへの切替を行うか否かを検討して、最適なパラメータへの変更を行うか否かの指示情報を半導体記憶装置１ａに送信する。例えば、ホスト装置３は、提示された最適なパラメータを許諾する場合は、ライトバッファに記憶されるコマンドのMODE＝01h Vendor Specificコマンドにて、最適なパラメータへの変更を指示してもよい。
【0069】
メモリコントローラ５内の指示受領部３２は、ホスト装置３の指示情報を受領する。アクセス制御部９は、指示受領部３２で受領されたホスト装置３の指示情報に基づいて、不揮発メモリ４のパラメータを最適なパラメータに変更するか否かを決定する。
【0070】
図６は第２の実施形態による半導体記憶装置１ａの処理動作を示すフローチャートである。図６のフローチャートのステップＳ２１～Ｓ２４は、図３のステップＳ１～Ｓ４と同じである。提示部３１は、ステップＳ２３で選択された第１パラメータ、又はステップＳ２４で選択された第２パラメータをホスト装置３に提示する（ステップＳ２５）。
【0071】
その後、指示受領部３２は、ホスト装置３からの指示情報を受領する（ステップＳ２６）。次に、アクセス制御部９は、ホスト装置３からの指示情報に基づいて、不揮発メモリ４のパラメータを最適なパラメータに変更するか否かを決定し、不揮発メモリ４に対するアクセスを行う（ステップＳ２７）。
【0072】
このように、第２の実施形態では、不揮発記憶装置１ａ内のメモリコントローラ５は、ホスト装置３のアクセスパターンに基づいて、不揮発メモリ４の最適なパラメータを選択し、選択された最適なパラメータを採用するか否かをホスト装置３に提示して、ホスト装置３の判断を仰ぐ。ホスト装置３から最適なパラメータへの変更が指示された場合に、不揮発メモリ４のパラメータを変更する。これにより、ホスト装置３の了承の下で不揮発メモリ４のパラメータを最適化することができる。
【0073】
［付記］
［項目１］
不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える、半導体記憶装置。
［項目２］
前記アクセスパターン解析部は、前記ホスト装置からのコマンドにより前記不揮発メモリにデータを書き込む場合のアクセスパターンと、前記ホスト装置からのコマンドにより前記不揮発メモリからデータを読み出す場合のアクセスパターンとの少なくとも一方を解析する、項目１に記載の半導体記憶装置。
［項目３］
前記パラメータ記憶部は、前記ホスト装置から送信された前記複数のパラメータを記憶する、項目１又は２に記載の半導体記憶装置。
［項目４］
前記アクセス制御部は、前記パラメータ選択部により前記最適なパラメータが選択された場合に、前記ホスト装置に確認することなく、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、項目１乃至３のいずれか一項に記載の半導体記憶装置。
［項目５］
前記最適なパラメータを前記ホスト装置に提示する提示部を備え、
前記アクセス制御部は、前記提示部による提示に対して、前記ホスト装置から前記最適なパラメータへの変更が指示された場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、項目１乃至３のいずれか一項に記載の半導体記憶装置。
［項目６］
前記提示部は、ＵＦＳ（Universal Flash Storage）規格に準拠したリードコマンド、ライトコマンド、シンクロナイズ・キャッシュコマンド、又はＵＮＭＡＰコマンドのレスポンスに前記最適なパラメータの情報を含めて前記ホスト装置に送信する、項目５に記載の半導体記憶装置。
［項目７］
前記ホスト装置からの前記最適なパラメータへの変更指示情報を記憶するＵＦＳ規格に準拠したライトバッファを備え、
前記アクセス制御部は、前記ライトバッファに前記変更指示情報が記憶されている場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、項目５又は６に記載の半導体記憶装置。
［項目８］
前記アクセスパターン解析部は、前記不揮発メモリに対する単位時間あたりのアクセス量が所定の閾値より多い第１アクセスパターン、又は前記不揮発メモリに対する単位時間あたりのアクセス量が前記閾値以下である第２アクセスパターンのいずれかであることを解析する、項目１乃至７のいずれか一項に記載の半導体記憶装置。
［項目９］
前記パラメータ選択部は、前記アクセスパターン解析部にて前記第１アクセスパターンであると解析された場合、エラーレートの低下よりもアクセス速度の向上を優先させる第１パラメータを選択し、前記第２アクセスパターンであると解析された場合、アクセス速度の向上よりもエラーレートの低下を優先させる第２パラメータを選択する、項目８に記載の半導体記憶装置。
［項目１０］
前記アクセス速度は、前記不揮発メモリへの書き込み速度であり、
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリにデータを書き込む際のプログラム回数を減らすか、又は、ベリファイリード時に読出しを省略するビット数を増やす、項目９に記載の半導体記憶装置。
［項目１１］
前記アクセス速度は、前記不揮発メモリからの読出し速度であり、
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリの寿命を短くする、項目９に記載の半導体記憶装置。
［項目１２］
前記アクセスパターン解析部は、前記不揮発メモリに対する前記ホスト装置からのコマンド送信間隔が所定の閾値より短い第３アクセスパターン、又は前記不揮発メモリに対する前記ホスト装置からのコマンド送信間隔が前記閾値以上の第４アクセスパターンのいずれかであることを解析する、項目１乃至７のいずれか一項に記載の半導体記憶装置。
［項目１３］
前記パラメータ選択部は、前記アクセスパターン解析部にて前記第３アクセスパターンであると解析された場合には、前記第４アクセスパターンであると解析された場合よりも、省電力モードに移行する時間をより長くする、項目１２に記載の半導体記憶装置。
［項目１４］
前記閾値は、前記ホスト装置にて指定される、項目８乃至１３のいずれか一項に記載の半導体記憶装置。
［項目１５］
前記不揮発メモリは、ＮＡＮＤ型フラッシュメモリである、項目１乃至１４のいずれか一項に記載の半導体記憶装置。
［項目１６］
半導体記憶装置と、
前記半導体記憶装置に対する書き込み及び読出しを含むアクセスを行うためのコマンドを発行するホスト装置と、を備えるメモリシステムにおいて、
前記半導体記憶装置は、
不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を有する、メモリシステム。
［項目１］
不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を備える、半導体記憶装置。
［項目２］
前記アクセスパターン解析部は、前記ホスト装置からのコマンドにより前記不揮発メモリにデータを書き込む場合のアクセスパターンと、前記ホスト装置からのコマンドにより前記不揮発メモリからデータを読み出す場合のアクセスパターンとの少なくとも一方を解析する、項目１に記載の半導体記憶装置。
［項目３］
前記パラメータ記憶部は、前記ホスト装置から送信された前記複数のパラメータを記憶する、項目１又は２に記載の半導体記憶装置。
［項目４］
前記アクセス制御部は、前記パラメータ選択部により前記最適なパラメータが選択された場合に、前記ホスト装置に確認することなく、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、項目１乃至３のいずれか一項に記載の半導体記憶装置。
［項目５］
前記最適なパラメータを前記ホスト装置に提示する提示部を備え、
前記アクセス制御部は、前記提示部による提示に対して、前記ホスト装置から前記最適なパラメータへの変更が指示された場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、項目１乃至３のいずれか一項に記載の半導体記憶装置。
［項目６］
前記提示部は、ＵＦＳ（Universal Flash Storage）規格に準拠したリードコマンド、ライトコマンド、シンクロナイズ・キャッシュコマンド、又はＵＮＭＡＰコマンドのレスポンスに前記最適なパラメータの情報を含めて前記ホスト装置に送信する、項目５に記載の半導体記憶装置。
［項目７］
前記ホスト装置からの前記最適なパラメータへの変更指示情報を記憶するＵＦＳ規格に準拠したライトバッファを備え、
前記アクセス制御部は、前記ライトバッファに前記変更指示情報が記憶されている場合に、前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスする、項目５又は６に記載の半導体記憶装置。
［項目８］
前記アクセスパターン解析部は、前記不揮発メモリに対する単位時間あたりのアクセス量が所定の閾値より多い第１アクセスパターン、又は前記不揮発メモリに対する単位時間あたりのアクセス量が前記閾値以下である第２アクセスパターンのいずれかであることを解析する、項目１乃至７のいずれか一項に記載の半導体記憶装置。
［項目９］
前記パラメータ選択部は、前記アクセスパターン解析部にて前記第１アクセスパターンであると解析された場合、エラーレートの低下よりもアクセス速度の向上を優先させる第１パラメータを選択し、前記第２アクセスパターンであると解析された場合、アクセス速度の向上よりもエラーレートの低下を優先させる第２パラメータを選択する、項目８に記載の半導体記憶装置。
［項目１０］
前記アクセス速度は、前記不揮発メモリへの書き込み速度であり、
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリにデータを書き込む際のプログラム回数を減らすか、又は、ベリファイリード時に読出しを省略するビット数を増やす、項目９に記載の半導体記憶装置。
［項目１１］
前記アクセス速度は、前記不揮発メモリからの読出し速度であり、
前記第１パラメータは、前記第２パラメータよりも、前記不揮発メモリの寿命を短くする、項目９に記載の半導体記憶装置。
［項目１２］
前記アクセスパターン解析部は、前記不揮発メモリに対する前記ホスト装置からのコマンド送信間隔が所定の閾値より短い第３アクセスパターン、又は前記不揮発メモリに対する前記ホスト装置からのコマンド送信間隔が前記閾値以上の第４アクセスパターンのいずれかであることを解析する、項目１乃至７のいずれか一項に記載の半導体記憶装置。
［項目１３］
前記パラメータ選択部は、前記アクセスパターン解析部にて前記第３アクセスパターンであると解析された場合には、前記第４アクセスパターンであると解析された場合よりも、省電力モードに移行する時間をより長くする、項目１２に記載の半導体記憶装置。
［項目１４］
前記閾値は、前記ホスト装置にて指定される、項目８乃至１３のいずれか一項に記載の半導体記憶装置。
［項目１５］
前記不揮発メモリは、ＮＡＮＤ型フラッシュメモリである、項目１乃至１４のいずれか一項に記載の半導体記憶装置。
［項目１６］
半導体記憶装置と、
前記半導体記憶装置に対する書き込み及び読出しを含むアクセスを行うためのコマンドを発行するホスト装置と、を備えるメモリシステムにおいて、
前記半導体記憶装置は、
不揮発メモリと、
前記不揮発メモリにそれぞれ異なる動作条件を設定するための複数のパラメータを記憶するパラメータ記憶部と、
ホスト装置からのコマンドにより前記不揮発メモリにアクセスする傾向を示すアクセスパターンを解析するアクセスパターン解析部と、
前記アクセスパターン解析部で解析されたアクセスパターンに基づいて、前記複数のパラメータの中から最適なパラメータを選択するパラメータ選択部と、
前記最適なパラメータを前記不揮発メモリに設定した状態で前記不揮発メモリにアクセスするアクセス制御部と、を有する、メモリシステム。
【0074】
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【0075】
１、１ａ 半導体記憶装置、２、２ａ メモリシステム、３ ホスト装置、４ 不揮発メモリ、５ メモリコントローラ、６ パラメータ記憶部、７ アクセスパターン解析部、８ パラメータ選択部、９ アクセス制御部、１１ ＵＦＳデバイス、１２ ＵＦＳホスト、１３ ＵＦＳシステム、１４ インタフェース部、１５ メモリコントローラ、１６ メモリ部、１７ トランスポート層、１８ Ｍ－ＰＨＹ物理層、１９ インタフェース部、２０ ホストコントローラ、２１ ドライバ、２２ アプリケーション部、２３ トランスポート層、２４ Ｍ－ＰＨＹ物理層、２５ レジスタ、３１ 提示部、３２ 指示受領部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】