特開 2024-44947 集積回路用高抵抗

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024044947

(43)【公開日】2024-04-02

(54)【発明の名称】集積回路用高抵抗

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240326BHJP

【ＦＩ】

H01L27/04 V

【審査請求】未請求

【請求項の数】2

【出願形態】書面

(21)【出願番号】P 2022163545

(22)【出願日】2022-09-21

(71)【出願人】

【識別番号】522397178

【氏名又は名称】合同会社ＤＸｓｈａｒｅｃｏｍ

(72)【発明者】

【氏名】中里 和郎

(72)【発明者】

【氏名】只木 芳隆

(72)【発明者】

【氏名】梅村 晋一郎

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038AV06

5F038AV17

5F038AV18

5F038CA02

(57)【要約】

【課題】ばらつきが小さく、寄生容量の小さな、集積回路用の高抵抗を提供する。
【解決手段】外部電圧により抵抗値が可変な単位抵抗Ｒ_１， …， Ｒ_ｋ並列接続により回路抵抗Ｒを構成する。同じ単位抵抗Ｒ２_１， …， Ｒ２_ｍの並列接続により制御抵抗Ｒ２を構成する。制御抵抗Ｒ２の制御電圧ｃｔｒｌは基準抵抗Ｒ１を元にオペアンプｏｐにより制御される。制御抵抗Ｒ２と基準抵抗Ｒ１には同一の電流Ｉｓが流れ、端子間の電圧も同一となるように制御することにより、制御抵抗Ｒ２と基準抵抗Ｒ１は同じ抵抗値となる。制御電圧ｃｔｒｌを回路抵抗Ｒの制御電圧とする。
【選択図】図３

【特許請求の範囲】

【請求項1】

外部電圧により抵抗値が可変な単位抵抗を１個もしくは複数個並列接続した回路抵抗と、既単位抵抗を１個もしくは複数個並列接続した制御抵抗と、基準抵抗と、オペアンプから構成され、既制御抵抗の抵抗値が既基準抵抗の抵抗値に許容範囲内で等しくなるように既制御抵抗の制御電圧をオペアンプで制御し、既制御電圧を既回路抵抗の制御電圧とすることを特徴とする抵抗

【請求項2】

前記単位抵抗はＭＯＳＦＥＴであることを特徴とする請求項１に記載の抵抗

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、小さな寄生容量、小さなばらつき、高い抵抗値を持つ半導体集積回路用の抵抗に関する。

【背景技術】

【0002】

半導体集積回路の構成素子として、寄生容量が小さく、ばらつきの小さな高抵抗が求められている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平０７－００７１３８

【特許文献2】特開平０２－２８５６６８

【非特許文献】

【0004】

【非特許文献1】Ａ．Ｔａｊａｌｉ，Ｙ．Ｌｅｂｌｅｂｉｃｉ ａｎｄ Ｅ．Ｊ．Ｂｒａｕｅｒ，“Ｉｍｐｌｅｍｅｎｔｉｎｇ ｕｌｔｒａ－ｈｉｇｈ－ｖａｌｕｅ ｆｌｏａｔｉｎｇ ｔｕｎａｂｌｅ ＣＭＯＳ ｒｅｓｉｓｔｏｒ，”Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ ２８ｔｈ Ｆｅｂｒｕａｒｙ ２００８ Ｖｏｌ．４４ Ｎｏ．５

【非特許文献2】Ａｓａｉ Ｓ．， Ｕｅｎｏ Ｋ．， Ａｓａｉ Ｔ．， ａｎｄ Ａｍｅｍｉｙａ Ｙ．， ”Ｈｉｇｈ－ｒｅｓｉｓｔａｎｃｅ ｒｅｓｉｓｔｏｒ ｃｏｎｓｉｓｔｉｎｇ ｏｆ ａ ｓｕｂｔｈｒｅｓｈｏｌｄ ＣＭＯＳ ｄｉｆｆｅｒｅｎｔｉａｌ ｐａｉｒ，” ＩＥＩＣＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ， ｖｏｌ． Ｅ９３－Ｃ， ｎｏ． ６， ｐｐ． ７４１－７４６ （２０１０）

【発明の概要】

【発明が解決しようとする課題】

【0005】

多くのセンサ回路の初段回路では図１のソースフォロワ回路が用いられている。同図においてＲはＮＭＯＳの動作点を定めるための抵抗、Ｃｓはノードｎに付く寄生容量である。その周波数特性を図２に示す。低周波の信号を通すにはＲを大きくし、増幅率を大きくするにはＣｓを小さくする必要がある。

【0006】

典型的なＲの抵抗値１ＭΩの場合、抵抗素子として用いられる標準の抵抗素子のシート抵抗１ｋΩ／□で１ＭΩを実現するには抵抗パターンのサイズが非常に大きくなり、寄生容量が大きくなる。特許文献１および特許文献２にシート抵抗の高いポリシリコン抵抗を製造する方法が記載されているが、そのための製造プロセスを追加する必要があり、抵抗値の制御性が悪く、温度依存性が強いため、制御性が要求される高抵抗素子には用いることができない。

【0007】

標準の抵抗素子を用いる代わりに、抵抗値を設計できる抵抗回路としてサブスレッショルド領域のトランジスタを用いる方法が非特許文献１～２に示されている。サイズが小さくなり、低寄生容量の高抵抗が実現できるものの、トランジスタの閾値ばらつきにより、抵抗値の制御性が得にくい欠点がある。

【0008】

本発明はこれらの問題を解決し、高抵抗、低寄生容量、ばらつき小の集積回路用の抵抗を提供することを目的としている。

【課題を解決するための手段】

【0009】

図３に本発明の基本構成を示す。外部電圧により抵抗値が可変な単位抵抗Ｒ_１， …， Ｒ_ｋの並列接続が回路抵抗Ｒとして用いられる。同じ単位抵抗Ｒ２_１， …， Ｒ２_ｍの並列接続が制御抵抗Ｒ２として用いられる。制御抵抗Ｒ２の制御電圧ｃｔｒｌは基準抵抗Ｒ１を元にオペアンプｏｐにより制御される。制御抵抗Ｒ２と基準抵抗Ｒ１には同一の電流Ｉｓが流れ、端子間の電圧も同一となるので、同じ抵抗値となる。制御電圧ｃｔｒｌを回路抵抗Ｒの制御電圧とする。回路Ｒの抵抗値はｍ×Ｒ１／ｋで与えられる。この抵抗値は理想的な場合で、用途により誤差を許容するように設計しても良い。単位抵抗の並列接続数ｍ、ｋは両方もしくはどちらかが１でも良い。

【0010】

外部電圧により抵抗値が可変な単位抵抗としてＭＯＳＦＥＴを用いることができる。その場合、移動度が低く、より高抵抗を実現しやすいＰ型ＭＯＳＦＥＴが適しているがＮ型ＭＯＳＦＥＴを用いても良い。ＭＯＳＦＥＴが線形領域で動作するとき、その抵抗値は強反転領域ではＶＧＳ－ＶＴＨに、弱反転領域（サブスレッショルド領域）ではｅｘｐ（－ｑ｜ＶＧＳ－ＶＴＨ｜／ｎｋＴ）に比例する。ここにＶＧＳはゲート・ソース間電圧、ＶＴＨは閾値、ｑは素電荷量、ｋはボルツマン定数、Ｔは絶対温度、ｎはサブスレッショルドスイングパラメータである。強反転領域・弱反転領域いずれもＶＧＳにより抵抗値を設計できるが、抵抗値は閾値のばらつきの影響を受ける。

【0011】

抵抗値のばらつきを小さくするため、Ｒは単位ＭＯＳＦＥＴを１個もしくは複数個（図３ではｋ個）並列接続して構成し、Ｒ２は単位ＭＯＳＦＥＴを１個もしくは複数個（図３ではｍ個）並列接続してＲに近接して設ける。閾値ばらつきはロット間で０．１２Ｖ程度と大きく、抵抗のばらつきは、強反転領域では４０％、弱反転領域では４６００％と非常に大きい。近接したトランジスタの間では閾値ばらつきは０．０３Ｖに抑えられ、抵抗のばらつきは、強反転領域では１０％、弱反転領域では２６０％と小さくなる。

【発明の効果】

【0012】

高抵抗Ｒは１個もしくは数個の単位抵抗からなり、寄生容量を小さくでき、制御電圧ｃｔｒｌを調整することにより高い抵抗値が得られる。近接して同一の単位抵抗で構成した制御抵抗Ｒ２を設け、その制御電圧をＲ２の抵抗値が標準抵抗Ｒ１の抵抗値と等しくなるように制御することにより、抵抗値のばらつきを小さく抑えることができる。Ｒ１は制御性の高い素子で形成することができ、そのサイズが大きくなって大きな寄生容量が付いても、Ｒの寄生容量とはならない。更にＲ２を構成する単位抵抗の並列数を増やすことにより、基準抵抗Ｒ１の抵抗値を小さくすることができ、Ｒ１のサイズを小さくすることができる。

【図面の簡単な説明】

【0013】

【図1】高抵抗を用いた回路例

【図2】図１の回路の増幅率の周波数特性

【図3】本発明の高抵抗の構成

【図4】本発明の４００ｋΩ高抵抗の実施例

【図5】図４の回路のレイアウト例

【図6】図４の回路の周波数特性

【発明を実施するための形態】

【0014】

以下、本発明を望ましい実施の形態に基づいて説明する。本件発明は、以下の実施例に限定されるものではなく、本実施例を変形した変形例等も本発明の権利範囲に含まれる。

【実施例0015】

以下、４００ｋΩの抵抗を本発明で作成した例を説明する。本実施例では０．５μｍの標準ＣＭＯＳテクノロジーを用いた。図４に回路図を示す。単位抵抗となるＰ１，Ｐ２_１，Ｐ２_２，Ｐ２_３，Ｐ２_４はゲート長２．４μｍ、ゲート幅１．２μｍのＰＭＯＳＦＥＴを用いた。基準抵抗Ｒ１はシート抵抗１ｋΩ／□のｎ型ウエル抵抗を用い１００ｋΩを形成した。Ｐ６、Ｐ７，Ｎ１，Ｎ２，Ｎ３，Ｎ４はオペアンプｏｐ、Ｎ５，Ｎ６はレベルシフト回路を構成する。電源電圧としてＤＤに３．３Ｖを、直流バイアスとしてＧＧに２．８Ｖを、バイアス電流ＩｓとしてＲ３を調整して１μＡを供給した。この条件ではＰ１，Ｐ２_１，Ｐ２_２，Ｐ２_３，Ｐ２_４は強反転領域で動作する。図５にレイアウトを示す。基準抵抗Ｒ１は大きな面積を占有した。図６に周波数特性を示す。抵抗値は１ＧＨｚまで４００ｋΩを示し、寄生容量は９ｆＦと小さい。ｎ型ウエル抵抗で４００ｋΩを形成した場合には、寄生容量は１ｐＦ程度となり、本発明により寄生容量が１／１００に低減された。

【産業上の利用可能性】

【0016】

本発明は初段にソースフォロワ回路を用いたセンサ回路や低周波領域まで通すバンドパスフィルタ回路等において、バイアス抵抗Ｒに精度を要する、もしくは寄生容量の効果を減らしたい集積回路デバイス一般に有効である。

【符号の説明】

【0017】

Ｃ 入力容量
Ｒ 回路抵抗
Ｃｓ 寄生容量
ＮＭＯＳ ＮＭＯＳＦＥＴ
ｎ ノード
Ｒ_１，…，Ｒ_ｋ 単位抵抗
Ｒ２_１，…，Ｒ２_ｍ 単位抵抗
Ｒ２ Ｒ２_１，…，Ｒ２_ｍの単位抵抗を並列接続した
制御抵抗
Ｒ１ 基準抵抗
Ｉｓ バイアス電流
ｎ１ ノード
ｎ２ ノード
ｏｐ オペアンプ
ｃｔｒｌ 単位抵抗の制御電圧
Ｎ１、Ｎ２，Ｎ３，Ｎ４，Ｎ５、Ｎ６，Ｎ７、Ｎ８
ＮＭＯＳＦＥＴ
Ｐ１，Ｐ２_１，Ｐ２_２，Ｐ２_３，Ｐ２_４，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７
ＰＭＯＳＦＥＴ
Ｒ３ 抵抗
ＤＤ 電源電圧
ＧＧ バイアス電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】