IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 富士電機株式会社の特許一覧

<図1>
  • 特開-半導体装置 図1
  • 特開-半導体装置 図2
  • 特開-半導体装置 図3
  • 特開-半導体装置 図4
  • 特開-半導体装置 図5
  • 特開-半導体装置 図6
  • 特開-半導体装置 図7
  • 特開-半導体装置 図8
  • 特開-半導体装置 図9
  • 特開-半導体装置 図10
  • 特開-半導体装置 図11
  • 特開-半導体装置 図12
  • 特開-半導体装置 図13
  • 特開-半導体装置 図14
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024046022
(43)【公開日】2024-04-03
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/78 20060101AFI20240327BHJP
   H01L 29/12 20060101ALI20240327BHJP
【FI】
H01L29/78 652F
H01L29/78 652T
H01L29/78 653A
H01L29/78 652J
H01L29/78 652D
H01L29/78 652S
【審査請求】未請求
【請求項の数】18
【出願形態】OL
(21)【出願番号】P 2022151160
(22)【出願日】2022-09-22
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人RYUKA国際特許事務所
(72)【発明者】
【氏名】松永 慎一郎
(57)【要約】
【課題】メサ部は、容易に微細化できる構造であることが好ましい。
【解決手段】炭化珪素を含む半導体基板と、第1方向に並んで配置された複数の第1ゲートトレンチ部と、2つの第1ゲートトレンチ部に挟まれた第1メサ部と、第1方向において2つの第1ゲートトレンチ部に挟まれておらず、第1方向とは異なる第2方向において第1メサ部と向かい合って配置されたメサ対向領域とを備え、第1メサ部の上方の層間絶縁膜にはコンタクトホールが設けられておらず、ソース領域は、第1メサ部からメサ対向領域まで延伸して設けられ、コンタクトホールを介して上面電極と接続している半導体装置を提供する。
【選択図】図1
【特許請求の範囲】
【請求項1】
上面および下面を有し、前記上面および前記下面の間に第1導電型のドリフト領域を有し、炭化珪素を含む半導体基板と、
前記半導体基板の前記上面から前記半導体基板の内部まで設けられ、且つ、前記半導体基板の前記上面において第1方向に並んで配置された複数の第1ゲートトレンチ部と、
前記第1方向において2つの前記第1ゲートトレンチ部に挟まれた第1メサ部と、
前記第1方向において2つの前記第1ゲートトレンチ部に挟まれておらず、前記第1方向とは異なる第2方向において前記第1メサ部と向かい合って配置されたメサ対向領域と、
前記第1メサ部に設けられ、前記半導体基板の前記上面と前記ドリフト領域との間に配置された、前記ドリフト領域よりもドーピング濃度の高い第1導電型のソース領域と、
前記半導体基板の前記上面の上方に設けられた層間絶縁膜と、
前記層間絶縁膜の上方に設けられた上面電極と、
前記メサ対向領域において前記層間絶縁膜に設けられ、前記上面電極と前記半導体基板の前記上面とを接続するコンタクトホールと
を備え、
前記第1メサ部の上方の前記層間絶縁膜には前記コンタクトホールが設けられておらず、
前記ソース領域は、前記第1メサ部から前記メサ対向領域まで延伸して設けられ、前記コンタクトホールを介して前記上面電極と接続している
半導体装置。
【請求項2】
複数の前記第1メサ部を備え、
複数の前記第1メサ部の前記ソース領域が、前記メサ対向領域において互いに接続されている
請求項1に記載の半導体装置。
【請求項3】
前記コンタクトホールは、前記第2方向において複数の前記第1メサ部と向かい合って配置されている
請求項2に記載の半導体装置。
【請求項4】
前記コンタクトホールは、前記第1方向に長手を有する
請求項3に記載の半導体装置。
【請求項5】
前記第1メサ部に設けられ、前記ソース領域と前記ドリフト領域との間に配置された、第2導電型のベース領域を更に備え、
前記ベース領域は、前記第1メサ部から前記メサ対向領域まで延伸して設けられ、前記コンタクトホールを介して前記上面電極と接続している
請求項1に記載の半導体装置。
【請求項6】
前記ベース領域は、前記第1メサ部では前記半導体基板の前記上面に露出していない
請求項5に記載の半導体装置。
【請求項7】
それぞれの前記第1ゲートトレンチ部は、前記第2方向に長手を有する
請求項1に記載の半導体装置。
【請求項8】
それぞれの前記第1ゲートトレンチ部の前記第2方向の長さが、3μm以上、20μm以下である
請求項7に記載の半導体装置。
【請求項9】
前記第1方向において隣り合う2つの前記第1ゲートトレンチ部の距離は、前記第2方向における前記第1ゲートトレンチ部の長さよりも短い
請求項7に記載の半導体装置。
【請求項10】
前記複数の第1ゲートトレンチ部は、互いに分離している
請求項1に記載の半導体装置。
【請求項11】
前記半導体基板の前記上面の上方において、前記複数の第1ゲートトレンチ部と重なって設けられ、前記複数の第1ゲートトレンチ部と接続するゲート配線を更に備える
請求項1に記載の半導体装置。
【請求項12】
前記第1メサ部において、前記ゲート配線と重なる位置にも、前記ソース領域が設けられている
請求項11に記載の半導体装置。
【請求項13】
前記半導体基板の前記上面から前記半導体基板の内部まで設けられ、且つ、前記半導体基板の前記上面において前記第1方向に並んで配置され、且つ、前記複数の第1ゲートトレンチ部と前記第2方向において向かい合って配置された複数の第2ゲートトレンチ部を更に備え、
前記メサ対向領域は、前記複数の第1ゲートトレンチ部と、前記複数の第2ゲートトレンチ部との間に配置されている
請求項1から12のいずれか一項に記載の半導体装置。
【請求項14】
前記第1方向において2つの前記第2ゲートトレンチ部に挟まれた第2メサ部を更に備え、
前記第2メサ部は前記ソース領域を有し、
前記第2メサ部における前記層間絶縁膜には前記コンタクトホールが設けられておらず、
前記第2メサ部の前記ソース領域は、前記第2メサ部から前記メサ対向領域まで延伸して設けられ、前記コンタクトホールを介して前記上面電極と接続している
請求項13に記載の半導体装置。
【請求項15】
前記第1方向において隣り合う2つの前記第1ゲートトレンチ部の距離は、前記第2方向における前記複数の第1ゲートトレンチ部と、前記複数の第2ゲートトレンチ部との距離よりも小さい
請求項13に記載の半導体装置。
【請求項16】
前記第2方向における前記複数の第1ゲートトレンチ部と、前記複数の第2ゲートトレンチ部との距離は、2μm以下である
請求項13に記載の半導体装置。
【請求項17】
上面および下面を有し、前記上面および前記下面の間に第1導電型のドリフト領域を有し、炭化珪素を含む半導体基板と、
前記半導体基板の前記上面から前記半導体基板の内部まで設けられ、且つ、前記半導体基板の前記上面において第1方向に並んで配置された複数の第1ゲートトレンチ部と、
前記第1方向において2つの前記第1ゲートトレンチ部に挟まれた第1メサ部と、
前記第1方向において2つの前記第1ゲートトレンチ部に挟まれておらず、前記第1方向とは異なる第2方向において前記第1メサ部と向かい合って配置されたメサ対向領域と、
前記第1メサ部に設けられ、前記半導体基板の前記上面と前記ドリフト領域との間に配置された、前記ドリフト領域よりもドーピング濃度の高い第1導電型のソース領域と、
前記半導体基板の前記上面の上方に設けられた層間絶縁膜と、
前記層間絶縁膜の上方に設けられた上面電極と、
前記メサ対向領域において前記層間絶縁膜に設けられ、前記上面電極と前記半導体基板の前記上面とを接続するコンタクトホールと
を備え、
前記第1メサ部の上方の前記層間絶縁膜には前記コンタクトホールが設けられておらず、
それぞれの前記第1ゲートトレンチ部は、前記第2方向に長手を有し、
それぞれの前記第1ゲートトレンチ部の前記長手の中間を前記第1方向につなぐ連結部を備える
半導体装置。
【請求項18】
前記連結部は、ゲート絶縁膜とゲート電極を備える
請求項17に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
従来、複数のトレンチゲートを備え、2つのトレンチゲートに挟まれたメサ部にN型のソース領域等を形成した半導体装置が知られている(例えば特許文献1参照)。半導体基板の上方には、上面電極と半導体基板とを絶縁する層間絶縁膜が設けられる。メサ部の上方の層間絶縁膜にはコンタクトホールが形成され、メサ部とソース電極とが接続される。
特許文献1 特許第3329707号
【発明の概要】
【発明が解決しようとする課題】
【0003】
例えばチャネル密度を向上させるために、メサ部を微細化する場合がある。このためメサ部は、容易に微細化できる構造であることが好ましい。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、前記上面および前記下面の間に第1導電型のドリフト領域を有し、炭化珪素を含む半導体基板を備えてよい。上記何れかの半導体装置は、前記半導体基板の前記上面から前記半導体基板の内部まで設けられ、且つ、前記半導体基板の前記上面において第1方向に並んで配置された複数の第1ゲートトレンチ部を備えてよい。上記何れかの半導体装置は、前記第1方向において2つの前記第1ゲートトレンチ部に挟まれた第1メサ部を備えてよい。上記何れかの半導体装置は、前記第1方向において2つの前記第1ゲートトレンチ部に挟まれておらず、前記第1方向とは異なる第2方向において前記第1メサ部と向かい合って配置されたメサ対向領域を備えてよい。上記何れかの半導体装置は、前記第1メサ部に設けられ、前記半導体基板の前記上面と前記ドリフト領域との間に配置された、前記ドリフト領域よりもドーピング濃度の高い第1導電型のソース領域を備えてよい。上記何れかの半導体装置は、前記半導体基板の前記上面の上方に設けられた層間絶縁膜を備えてよい。上記何れかの半導体装置は、前記層間絶縁膜の上方に設けられた上面電極を備えてよい。上記何れかの半導体装置は、前記メサ対向領域において前記層間絶縁膜に設けられ、前記上面電極と前記半導体基板の前記上面とを接続するコンタクトホールを備えてよい。上記何れかの半導体装置において、前記第1メサ部の上方の前記層間絶縁膜には前記コンタクトホールが設けられていなくてよい。上記何れかの半導体装置において、前記ソース領域は、前記第1メサ部から前記メサ対向領域まで延伸して設けられ、前記コンタクトホールを介して前記上面電極と接続していてよい。
【0005】
上記何れかの半導体装置は、複数の前記第1メサ部を備えてよい。上記何れかの半導体装置において、複数の前記第1メサ部の前記ソース領域が、前記メサ対向領域において互いに接続されていてよい。
【0006】
上記何れかの半導体装置において、前記コンタクトホールは、前記第2方向において複数の前記第1メサ部と向かい合って配置されていてよい。
【0007】
上記何れかの半導体装置において、前記コンタクトホールは、前記第1方向に長手を有してよい。
【0008】
上記何れかの半導体装置は、前記第1メサ部に設けられ、前記ソース領域と前記ドリフト領域との間に配置された、第2導電型のベース領域を備えてよい。上記何れかの半導体装置において、前記ベース領域は、前記第1メサ部から前記メサ対向領域まで延伸して設けられ、前記コンタクトホールを介して前記上面電極と接続していてよい。
【0009】
上記何れかの半導体装置において、前記ベース領域は、前記第1メサ部では前記半導体基板の前記上面に露出していなくてよい。
【0010】
上記何れかの半導体装置において、それぞれの前記第1ゲートトレンチ部は、前記第2方向に長手を有してよい。
【0011】
上記何れかの半導体装置において、それぞれの前記第1ゲートトレンチ部の前記第2方向の長さが、3μm以上、20μm以下であってよい。
【0012】
上記何れかの半導体装置において、前記第1方向において隣り合う2つの前記第1ゲートトレンチ部の距離は、前記第2方向における前記第1ゲートトレンチ部の長さよりも短くてよい。
【0013】
上記何れかの半導体装置において、前記複数の第1ゲートトレンチ部は、互いに分離していてよい。
【0014】
上記何れかの半導体装置は、前記半導体基板の前記上面の上方において、前記複数の第1ゲートトレンチ部と重なって設けられ、前記複数の第1ゲートトレンチ部と接続するゲート配線を備えてよい。
【0015】
上記何れかの半導体装置は、前記第1メサ部において、前記ゲート配線と重なる位置にも、前記ソース領域が設けられていてよい。
【0016】
上記何れかの半導体装置は、前記半導体基板の前記上面から前記半導体基板の内部まで設けられ、且つ、前記半導体基板の前記上面において前記第1方向に並んで配置され、且つ、前記複数の第1ゲートトレンチ部と前記第2方向において向かい合って配置された複数の第2ゲートトレンチ部を備えてよい。上記何れかの半導体装置において、前記メサ対向領域は、前記複数の第1ゲートトレンチ部と、前記複数の第2ゲートトレンチ部との間に配置されていてよい。
【0017】
上記何れかの半導体装置は、前記第1方向において2つの前記第2ゲートトレンチ部に挟まれた第2メサ部を備えてよい。上記何れかの半導体装置において、前記第2メサ部は前記ソース領域を有してよい。上記何れかの半導体装置において、前記第2メサ部における前記層間絶縁膜には前記コンタクトホールが設けられていなくてよい。上記何れかの半導体装置において、前記第2メサ部の前記ソース領域は、前記第2メサ部から前記メサ対向領域まで延伸して設けられ、前記コンタクトホールを介して前記上面電極と接続していてよい。
【0018】
上記何れかの半導体装置において、前記第1方向において隣り合う2つの前記第1ゲートトレンチ部の距離は、前記第2方向における前記複数の第1ゲートトレンチ部と、前記複数の第2ゲートトレンチ部との距離よりも小さくてよい。上記何れかの半導体装置において、前記第2方向における前記複数の第1ゲートトレンチ部と、前記複数の第2ゲートトレンチ部との距離は、2μm以下であってよい。
【0019】
本発明の第2の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、前記上面および前記下面の間に第1導電型のドリフト領域を有し、炭化珪素を含む半導体基板を備えてよい。半導体装置は、前記半導体基板の前記上面から前記半導体基板の内部まで設けられ、且つ、前記半導体基板の前記上面において第1方向に並んで配置された複数の第1ゲートトレンチ部を備えてよい。上記何れかの半導体装置は、前記第1方向において2つの前記第1ゲートトレンチ部に挟まれた第1メサ部を備えてよい。上記何れかの半導体装置は、前記第1方向において2つの前記第1ゲートトレンチ部に挟まれておらず、前記第1方向とは異なる第2方向において前記第1メサ部と向かい合って配置されたメサ対向領域を備えてよい。上記何れかの半導体装置は、前記第1メサ部に設けられ、前記半導体基板の前記上面と前記ドリフト領域との間に配置された、前記ドリフト領域よりもドーピング濃度の高い第1導電型のソース領域を備えてよい。上記何れかの半導体装置は、前記半導体基板の前記上面の上方に設けられた層間絶縁膜を備えてよい。上記何れかの半導体装置は、前記層間絶縁膜の上方に設けられた上面電極を備えてよい。上記何れかの半導体装置は、前記メサ対向領域において前記層間絶縁膜に設けられ、前記上面電極と前記半導体基板の前記上面とを接続するコンタクトホールを備えてよい。上記何れかの半導体装置において、前記第1メサ部の上方の前記層間絶縁膜には前記コンタクトホールが設けられていなくてよい。上記何れかの半導体装置において、それぞれの前記第1ゲートトレンチ部は、前記第2方向に長手を有してよい。上記何れかの半導体装置は、それぞれの前記第1ゲートトレンチ部の前記長手の中間を前記第1方向につなぐ連結部を備えてよい。上記何れかの半導体装置において、前記連結部は、ゲート絶縁膜とゲート電極を備えていてよい。
【0020】
上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0021】
図1】本発明の一つの実施形態に係る半導体装置100の一例を示す上面図である。
図2図1におけるA-A断面の一例を示す図である。
図3図1におけるB-B断面の一例を示す図である。
図4図1におけるC-C断面の一例を示す図である。
図5図1におけるD-D断面の一例を示す図である。
図6】第1ゲートトレンチ部41および第1メサ部61を拡大した上面図である。
図7】本発明の一つの実施形態に係る半導体装置100の異なる例を示す上面図である。
図8図7におけるB-B断面の一例を示す図である。
図9図7におけるE-E断面の一例を示す図である。
図10図7におけるF-F断面の一例を示す図である。
図11図7におけるB-B断面の異なる例を示す図である。
図12図7におけるE-E断面の異なる例を示す図である。
図13図7におけるF-F断面の異なる例を示す図である。
図14】比較例に係る半導体装置200を示す上面図である。
【発明を実施するための形態】
【0022】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0023】
本明細書の単位系は、特に断りがなければSI単位系である。長さの単位をcmで表示することがあるが、諸計算はメートル(m)に換算してから行ってよい。本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
【0024】
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。
【0025】
本明細書では、半導体基板の上面および下面に平行な直交軸をX軸およびY軸とする。また、半導体基板の上面および下面と垂直な軸をZ軸とする。本明細書では、Z軸の方向を深さ方向と称する場合がある。また、本明細書では、X軸およびY軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。
【0026】
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。本明細書において、「垂直」、「平行」または「沿って」のように方向を説明した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば5度以内である。
【0027】
本明細書においては、不純物がドーピングされたドーピング領域の導電型をP型またはN型として説明している。N型は第1導電型の一例であり、P型は第2導電型の一例である。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、N型の導電型を示す半導体またはP型の導電型を示す半導体とすることを意味する。本明細書においてP+型またはN+型と記載した場合、P型またはN型よりもドーピング濃度が高いことを意味し、P-型またはN-型と記載した場合、P型またはN型よりもドーピング濃度が低いことを意味する。
【0028】
図1は、本発明の一つの実施形態に係る半導体装置100の一例を示す上面図である。半導体装置100は、MOSFET等のトランジスタ素子が形成された半導体チップである。半導体装置100は、トランジスタ素子が形成された半導体基板10を備える。本例の半導体基板10は炭化珪素(SiC)を含む基板である。一例として半導体基板10は、微量の不純物を除き、全体が炭化珪素で形成された炭化珪素基板である。図1においては、半導体基板10の上面の一部の領域を示している。半導体基板10には、ゲート電圧が印加されるゲートパッド等が設けられるが、図1では省略している。図1においては、半導体基板10の上面に、半導体装置100の一部の部材の位置を投影している。本明細書では、半導体基板10の上面と平行な面に、各部材の位置を投影して観察することを上面視と称する場合がある。
【0029】
半導体装置100は、複数の第1ゲートトレンチ部41、1つ以上の第1メサ部61、N+型のソース領域12、ゲート配線50、メサ対向領域70およびコンタクトホール54を備える。半導体装置100は、P+型のコンタクト領域15を更に備えてよい。半導体装置100は、複数の第2ゲートトレンチ部42および1つ以上の第2メサ部62を更に備えてよい。ゲート配線50は、上述したゲートパッドに接続されており、ゲート電圧を伝送する。
【0030】
複数の第1ゲートトレンチ部41は、半導体基板10の上面において第1方向(図1の例ではY軸方向)に並んで配置されている。それぞれの第1ゲートトレンチ部41は、半導体基板10の上面から、半導体基板10の内部まで設けられる。それぞれの第1ゲートトレンチ部41は、ゲート絶縁膜43およびゲート電極44を有する。ゲート絶縁膜43は、溝状の第1ゲートトレンチ部41の内壁を覆っている。ゲート絶縁膜43は、例えば第1ゲートトレンチ部41の内壁を酸化または窒化して形成した膜である。内壁を酸化または窒化して形成するに代えて酸化膜または窒化膜を堆積して形成してもよい。
【0031】
ゲート電極44は、ゲート絶縁膜43に囲まれている。ゲート絶縁膜43は、ゲート電極44と半導体基板10とを電気的に絶縁する。ゲート電極44は、ゲート配線50と接続されており、ゲート電圧が印加される。ゲート電極44は、例えば不純物が添加されたポリシリコンを、ゲート絶縁膜43により囲まれた領域に堆積して形成される。
【0032】
複数の第1ゲートトレンチ部41は、互いに分離して設けられている。本例の複数の第1ゲートトレンチ部41は、半導体基板10の上面において、互いに平行な直線形状である。
【0033】
半導体基板10のうち、Y軸方向において2つの第1ゲートトレンチ部41に挟まれた領域を第1メサ部61とする。本例の半導体装置100においては、Y軸方向において複数の第1メサ部61が並んでいる。第1メサ部61には、N+型のソース領域12が設けられる。ソース領域12の下方には、P型のベース領域が設けられるが、図1では省略している。ベース領域の下方には、N-型のドリフト領域が設けられるが、図1では省略している。第1ゲートトレンチ部41は、ベース領域を貫通して設けられる。ゲート電極44に所定のオン電圧が印加されることで、第1ゲートトレンチ部41に接するベース領域の表層がN型に反転して、ソース領域12とドリフト領域とを接続するチャネルが形成される。これにより、半導体装置100がオン状態となり、主電流が流れる。
【0034】
ソース領域12は、半導体基板10の上方に設けられた上面電極(例えばソース電極)と接続される。半導体基板10と上面電極との間には層間絶縁膜が設けられる。この場合、第1メサ部61の上方の層間絶縁膜にコンタクトホールを形成して、ソース領域12と上面電極を接続する構造が考えられる。しかし、半導体装置100を微細化して、第1メサ部61のY軸方向の幅を小さくすると、第1メサ部61の上方の層間絶縁膜にコンタクトホールを形成することが困難になる。
【0035】
例えばコンタクトホールがゲート電極44を露出させてしまうと、ソース電極(上面電極)とゲート電極44とが接触してしまう。ソース電極とゲート電極44との接触を避けるべく、コンタクトホールは、第1ゲートトレンチ部41から所定の距離だけ離れて配置される。当該距離の下限値は、マスク位置のばらつき等により定まる。また、コンタクトホールの幅の下限値は、製造装置の解像度等により定まる。第1メサ部61の幅は、上述した距離と、コンタクトホールの幅との和より大きくなるように設計される。このため、第1メサ部61の上方にコンタクトホールをもうける場合、第1メサ部61の幅は、製造装置の解像度、または、マスク位置のばらつき等により制限される。
【0036】
このように、第1メサ部61の上方の層間絶縁膜にコンタクトホールを形成する場合、第1メサ部61の微細化に限界がある。半導体基板10が炭化珪素の場合、半導体基板10のシート抵抗が比較的に高く、形成されるチャネルの抵抗が高くなる傾向があるので、チャネル密度を向上させることが好ましい。しかし、第1メサ部61の上方の層間絶縁膜にコンタクトホールを形成すると、第1メサ部61の微細化が困難となり、チャネル密度を向上させることが困難である。
【0037】
本例の半導体装置100は、第1メサ部61の上方の層間絶縁膜にはコンタクトホールが設けられていない。ソース領域12は、第1メサ部61からメサ対向領域70まで延伸して設けられ、コンタクトホール54を介して上面電極と接続する。メサ対向領域70は、第1方向(本例ではY軸方向)において2つの第1ゲートトレンチ部41に挟まれておらず、且つ、第1方向(本例ではY軸方向)とは異なる第2方向(本例ではX軸方向)において第1メサ部61と向かい合って配置された領域である。第1方向と第2方向は、互いに直交する方向であってよい。
【0038】
第1メサ部61には、コンタクトホール54が設けられていないので、第1メサ部61を容易に微細化できる。従って、半導体装置100のチャネル密度を容易に向上できる。メサ対向領域70は、Y軸方向において第1ゲートトレンチ部41に挟まれていないので、メサ対向領域70のY軸方向の幅を、1つの第1メサ部61の幅よりも大きくできる。このためメサ対向領域70には、コンタクトホール54を容易に設けることができる。これにより、第1メサ部61の微細化と、第1メサ部61と上面電極との電気的接続とを両立できる。
【0039】
本例では、複数の第1メサ部61のソース領域12が、メサ対向領域70において互いに接続されている。それぞれの第1メサ部61のソース領域12は、第1メサ部61からメサ対向領域70までX軸方向に延伸しており、更に、メサ対向領域70においてY軸方向に延伸することで、互いに接続されている。コンタクトホール54は、ソース領域12を露出させてよい。これにより、上面電極とソース領域12とを接続できる。他の例では、ソース領域12は、メサ対向領域70においてポリシリコン等の配線と電気的に接続されており、コンタクトホール54は当該配線を露出させてもよい。この場合も、上面電極とソース領域12とを電気的に接続できる。
【0040】
本例のコンタクトホール54は、X軸方向において複数の第1メサ部61と向かい合って配置されている。つまりコンタクトホール54は、複数の第1メサ部61のうち、Y軸方向の一方の端に配置された第1メサ部61と向かい合う位置から、Y軸方向の他方の端に配置された他の第1メサ部61と向かい合う位置まで、連続して設けられている。コンタクトホール54は、Y軸方向において離散的に配置されてもよい。それぞれのコンタクトホール54は、1つの第1メサ部61と向かい合って配置されてよく、2つ以上の第1メサ部61と向かい合って配置されてもよい。コンタクトホール54は、Y軸方向に長手を有してよい。つまりコンタクトホール54のY軸方向の長さは、X軸方向の長さよりも大きくてよい。これにより、1つのコンタクトホール54を、複数の第1メサ部61と向かい合って配置させやすくなる。
【0041】
全ての第1メサ部61が、いずれかのコンタクトホール54とX軸方向において向かい合うように配置されてよい。これにより、それぞれの第1メサ部61と上面電極までの距離を短くして、電気的な抵抗を小さくできる。また、それぞれの第1メサ部61と上面電極までの距離を均一にできる。
【0042】
本例のメサ対向領域70の上面には、コンタクト領域15が設けられている。コンタクトホール54は、コンタクト領域15の少なくとも一部分を露出させる。図1においては、コンタクトホール54により露出するコンタクト領域15を破線で示している。これにより、上面電極とコンタクト領域15とが、コンタクトホール54を介して接続される。コンタクト領域15は、第1メサ部61に設けられたベース領域と接続している。これにより、ベース領域と上面電極とを電気的に接続できる。コンタクト領域15は、当該ベース領域よりも高濃度のP+型の領域である。これにより、上面電極とコンタクト領域15との接触抵抗を小さくできる。
【0043】
本例では、複数の第1メサ部61のベース領域が、メサ対向領域70においてコンタクト領域15に接続されている。複数の第1メサ部61のベース領域は、メサ対向領域70において互いに接続されていてよい。それぞれの第1メサ部61のベース領域は、第1メサ部61からコンタクト領域15までX軸方向に延伸している。ベース領域は、ソース領域12の下方に設けられている。ベース領域は、第1メサ部61およびメサ対向領域70のいずれにおいても、半導体基板10の上面に露出していなくてよい。他の例では、コンタクト領域15に代えて、ベース領域が設けられていてもよい。この場合、コンタクトホール54を介して、ベース領域と上面電極とが接続する。
【0044】
ゲート配線50は、半導体基板10の上面の上方に設けられ、複数の第1ゲートトレンチ部41と重なっている。本例のゲート配線50は、Y軸方向に長手を有して延伸しており、複数の第1ゲートトレンチ部41と交差している。ゲート配線50は、それぞれの第1ゲートトレンチ部41との交差部分において、第1ゲートトレンチ部41のゲート電極44と接続している。ゲート配線50は、アルミニウム等の金属材料で形成された金属配線であってよく、不純物が添加されたポリシリコン等の半導体材料で形成された半導体配線であってよく、金属配線および半導体配線が絶縁膜を介して積層された積層配線であってもよい。ゲート配線50が積層配線の場合、絶縁膜に形成されたコンタクトホールにより、金属配線および半導体配線が接続される。
【0045】
本例の半導体装置100は、複数の第2ゲートトレンチ部42および1つ以上の第2メサ部62を備える。複数の第2ゲートトレンチ部42は、メサ対向領域70を挟んで、複数の第1ゲートトレンチ部41とは逆側に配置されている。つまり、複数の第2ゲートトレンチ部42が設けられた領域は、複数の第1ゲートトレンチ部41が設けられた領域とX軸方向において向かい合っており、複数の第2ゲートトレンチ部42が設けられた領域と、複数の第1ゲートトレンチ部41が設けられた領域との間に、メサ対向領域70が配置されている。
【0046】
それぞれの第2ゲートトレンチ部42の構造は、第1ゲートトレンチ部41と同一である。複数の第2ゲートトレンチ部42の配置は、複数の第1ゲートトレンチ部41の配置と同様である。つまり複数の第2ゲートトレンチ部42は、Y軸方向において並んでいる。半導体基板10のうち、Y軸方向において2つの第2ゲートトレンチ部42に挟まれた領域を第2メサ部62とする。本例の半導体装置100においては、Y軸方向において複数の第2メサ部62が並んでいる。第2メサ部62の構造は、第1メサ部61の構造と同様である。例えば第2メサ部62には、N+型のソース領域12およびP型のベース領域が設けられる。第2メサ部62の上方の層間絶縁膜にはコンタクトホールが設けられていない。
【0047】
Y軸方向において、2つの第2ゲートトレンチ部42の間隔は、2つの第1ゲートトレンチ部41の間隔と同一であってよい。つまり、第2メサ部62のY軸方向の幅は、第1メサ部61のY軸方向の幅と同一であってよい。第2ゲートトレンチ部42は、X軸方向において第1ゲートトレンチ部41と向かい合って配置されてよく、第1メサ部61と向かい合って配置されていてよく、第1ゲートトレンチ部41の一部および第1メサ部61の一部と向かい合うように配置されていてもよい。
【0048】
それぞれの第2メサ部62のソース領域12は、それぞれの第1メサ部61のソース領域12と同様の構造を有する。第2メサ部62のソース領域12は、第2メサ部62からメサ対向領域70まで延伸して設けられ、コンタクトホール54を介して上面電極と接続している。第2メサ部62のソース領域12と、第1メサ部61のソース領域12とは、共通のコンタクトホール54により上面電極と接続してよい。
【0049】
それぞれの第2メサ部62のベース領域は、それぞれの第1メサ部61のベース領域と同様の構造を有する。第2メサ部62のベース領域と、第1メサ部61のベース領域とは、共通のコンタクト領域15に接続してよい。
【0050】
複数の第2ゲートトレンチ部42および複数の第2メサ部62の上方にも、ゲート配線50が設けられる。ゲート配線50は、それぞれの第2ゲートトレンチ部42のゲート電極44と接続する。
【0051】
Y軸方向に並ぶ複数のゲートトレンチ部およびメサ部を含む領域をチャネル領域71とする。図1に示すように、X軸方向においてメサ対向領域70を挟んで、2つのチャネル領域71を配置することで、チャネル密度を更に向上できる。それぞれのチャネル領域71の構造は、互いに同一であってよい。半導体基板10の上面には、メサ対向領域70とチャネル領域71とが、X軸方向において2回以上繰り返して交互に配置されてよい。つまり、1つのチャネル領域71は、X軸方向において2つのメサ対向領域70に挟まれていてよい。それぞれのメサ対向領域70の構造は、互いに同一であってよい。この場合、それぞれのメサ部のソース領域12は、X軸方向の両側に配置された2つのメサ対向領域70において上面電極と接続する。これにより、メサ部の各位置から上面電極までの距離の最大値を小さくでき、電気的な抵抗値を小さくできる。
【0052】
X軸方向における複数の第1ゲートトレンチ部41と、複数の第2ゲートトレンチ部42との距離をX1とする。つまり、チャネル領域71どうしのX軸方向の距離がX1であり、メサ対向領域70のX軸方向の幅がX1である。一例として距離X1は、2μm以下である。距離X1を小さくすることで、半導体基板10においてチャネル領域71が占める割合を増大でき、チャネル密度を更に向上できる。距離X1は、1.5μm以下であってよく、1μm以下であってもよい。距離X1は、コンタクトホール54が安定的に形成できる大きさを有する。当該大きさは、製造装置の解像度等に応じて定まる。距離X1は0.5μm以上であってよく、1μm以上であってもよい。
【0053】
図2は、図1におけるA-A断面の一例を示す図である。A-A断面は、2つの第1ゲートトレンチ部41と、第1メサ部61とを通過するYZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。
【0054】
本例の半導体装置100は、当該断面において、半導体基板10、層間絶縁膜38、ソース電極52およびドレイン電極24を有する。ソース電極52は上面電極の一例である。ソース電極52およびドレイン電極24は、アルミニウム等の金属材料で形成されている。
【0055】
層間絶縁膜38は、半導体基板10の上面21の上方に設けられている。層間絶縁膜38は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。第1メサ部61の上方において、層間絶縁膜38にはコンタクトホールが設けられていない。ソース電極52は、層間絶縁膜38の上方に設けられる。ドレイン電極24は、半導体基板10の下面23に設けられる。
【0056】
半導体基板10は、上面21および下面23の間に配置されたN-型のドリフト領域18を有する。第1メサ部61には、ドリフト領域18よりもドーピング濃度の高いN+型のソース領域12が、ドリフト領域18と半導体基板10の上面21との間に設けられている。第1メサ部61においてソース領域12は、半導体基板10の上面21に露出していてよく、露出していなくてもよい。ソース領域12とドリフト領域18との間には、P型のベース領域14が設けられている。ベース領域14とドリフト領域18との間には、ドリフト領域18よりもドーピング濃度の高いN型の高濃度領域16が設けられてよい。高濃度領域16を設けることで、主電流が流れる経路の抵抗を低減できる。
【0057】
ドリフト領域18と下面23との間には、ドリフト領域18よりもドーピング濃度の高いN型のドレイン領域22が設けられてよい。ドレイン領域22は、ドレイン電極24と接続している。他の例では、半導体基板10にドレイン領域22が設けられずに、ドリフト領域18がドレイン電極24と接続していてもよい。
【0058】
半導体基板10の上面21には、複数の第1ゲートトレンチ部41が設けられている。それぞれの第1ゲートトレンチ部41は、半導体基板10の上面21から、ベース領域14よりも下方まで設けられている。本例の第1ゲートトレンチ部41は、高濃度領域16に達する深さまで設けられている。高濃度領域16が設けられない場合、第1ゲートトレンチ部41は、ドリフト領域18に達する深さまで設けられてよい。ゲート電極44に所定のオン電圧が印加されると、第1ゲートトレンチ部41に接するベース領域14の表層にチャネルが形成されて、ソース電極52およびドレイン電極24との間に主電流が流れる。
【0059】
半導体基板10には、第1ゲートトレンチ部41の下端に接するP型の下端領域20が設けられてよい。下端領域20は高濃度領域16の下端よりも浅い範囲に設けられてよく、ドリフト領域18と接していてもよい。下端領域20を設けることで、第1ゲートトレンチ部41の下端近傍における電界集中を緩和して、半導体装置100の耐圧を向上できる。
【0060】
図3は、図1におけるB-B断面の一例を示す図である。B-B断面は、ゲート配線50と、2つの第1ゲートトレンチ部41と、第1メサ部61とを通過するYZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。
【0061】
B-B断面における半導体基板10およびドレイン電極24の構造は、図2に示したA-A断面における構造と同一である。本例では、層間絶縁膜38の上方にゲート配線50が配置されている。図1に示したようにゲート配線50は、複数の第1ゲートトレンチ部41の上方に設けられている。ゲート配線50は、層間絶縁膜38に設けられたコンタクトホール56を介して、ゲート電極44と接続している。
【0062】
図3に示すように、ゲート配線50と重なる位置にも、第1メサ部61にはソース領域12およびベース領域14が設けられている。このため、ゲート配線50の下方の領域にもチャネルを形成でき、チャネル密度を更に向上できる。
【0063】
図4は、図1におけるC-C断面の一例を示す図である。C-C断面は、第1メサ部61およびメサ対向領域70を通過するXZ面である。第2メサ部62も第1メサ部61と同様の構造を有する。第1メサ部61の構造は、図2および図3において説明した構造と同様である。
【0064】
図4に示すように、第1メサ部61の上方の層間絶縁膜38には、ソース電極52を第1メサ部61に接続するコンタクトホールが設けられていない。図4では、第1メサ部61の一部を示しているが、第1メサ部61の全体において、層間絶縁膜38にはコンタクトホールが設けられない。これにより、第1メサ部61を容易に微細化できる。
【0065】
ソース領域12は、第1メサ部61からメサ対向領域70までX軸方向に延伸している。本例のソース領域12は、コンタクトホール54の下方まで延伸している。ソース領域12は、コンタクトホール54を介してソース電極52と接続する。ソース電極52は、ソース領域12と直接接続してよく、図4に示すようにコンタクト電極53を介してソース領域12と接続していてもよい。コンタクト電極53は、例えばソース電極52をシリサイド化した電極である。ソース領域12は、コンタクト領域15に接していてよく、接していなくてもよい。
【0066】
ベース領域14は、第1メサ部61からメサ対向領域70までX軸方向に延伸している。本例のソース領域12は、コンタクト領域15と接続する位置まで延伸している。ソース領域12は、コンタクト領域15およびコンタクトホール54を介してソース電極52と接続する。本例のベース領域14は、第1メサ部61において半導体基板10の上面21に露出しない。本例の第1メサ部61においては、ベース領域14またはコンタクト領域15等のP型領域が、半導体基板10の上面21に露出していない。第1メサ部61の上面には、ソース領域12だけが露出していてよい。このような構造により、第1メサ部61を容易に微細化できる。また、半導体基板10の上面21において第1ゲートトレンチ部41と接する領域には、ソース領域12が配置されている。これにより、チャネル密度を更に向上できる。
【0067】
高濃度領域16は、第1メサ部61からメサ対向領域70までX軸方向に延伸していてよい。高濃度領域16は、コンタクトホール54の下方まで延伸していてよく、延伸していなくてもよい。高濃度領域16は、ドリフト領域18と第1メサ部61で接していてよい。本例の高濃度領域16は、ベース領域14およびコンタクト領域15と接続している。
【0068】
下端領域20は、メサ対向領域70から第1メサ部61までのX軸方向で延伸していてよい。下端領域20は、少なくともコンタクト領域15の下を覆うのがよい。高濃度領域16は、コンタクトホール54の下方まで延伸していてよく、延伸していなくてもよい。本例の高濃度領域16は、コンタクト領域15と接続している。
【0069】
図5は、図1におけるD-D断面の一例を示す図である。D-D断面は、第1ゲートトレンチ部41およびメサ対向領域70を通過するXZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。
【0070】
図5に示すように、第1ゲートトレンチ部41のX軸方向の端部と接するメサ対向領域70にも、ソース領域12およびベース領域14が設けられている。第1ゲートトレンチ部41のX軸方向の端部と接するメサ対向領域70には、高濃度領域16も設けられてよい。図1において説明したように、2つの第1メサ部61のソース領域12およびベース領域14が、第1ゲートトレンチ部41のX軸方向の端部に沿って延伸することで、互いに接続している。このような構造により、第1ゲートトレンチ部41のX軸方向の端部と接するベース領域14にもチャネルが形成できる。このため、チャネル密度を更に向上できる。
【0071】
図6は、第1ゲートトレンチ部41および第1メサ部61を拡大した上面図である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。
【0072】
それぞれの第1ゲートトレンチ部41は、X軸方向に長手を有してよい。つまりそれぞれの第1ゲートトレンチ部41は、X軸方向の長さが、Y軸方向の幅よりも大きくてよい。それぞれの第1メサ部61は、X軸方向に長手を有してよい。つまりそれぞれの第1メサ部61は、X軸方向の長さが、Y軸方向の幅よりも大きくてよい。
【0073】
それぞれの第1ゲートトレンチ部41のX軸方向の長さX2は、互いに同一であってよい。一例として第1ゲートトレンチ部41のX軸方向の長さX2は、3μm以上、20μm以下である。長さX2は、5μm以上であってよく、10μm以上であってもよい。長さX2は、15μm以下であってよく、10μm以下であってもよい。
【0074】
長さX2が小さいと、1つの第1メサ部61において、X軸方向のチャネルの幅が短くなる。このため、チャネル密度を向上させにくくなる。また、長さX2が大きいと、第1メサ部61の中央とコンタクトホール54までの距離が大きくなる。このため、第1メサ部61の中央からコンタクトホール54までのソース領域12を通過する経路が長くなり、当該経路の電気抵抗が大きくなる。このため、オン抵抗が増大してしまう。また、第1メサ部61の中央からコンタクトホール54までのベース領域14を通過する経路が長くなり、当該経路の電気抵抗が大きくなる。このため、半導体装置100のオフ時等において、第1メサ部61からホールを引き抜きにくくなる。
【0075】
Y軸方向において隣り合う2つの第1ゲートトレンチ部41の距離をY1とする。つまり、第1メサ部61のY軸方向における幅をY1とする。距離Y1は、第1ゲートトレンチ部41の長さX2よりも短くてよい。距離Y1は、長さX2の1/5以下であってよく、1/10以下であってもよい。メサ対向領域70にはコンタクトホール54を設け、第1メサ部61にはコンタクトホールを設けないので、距離Y1は、図1に示した距離X1より小さくてよい。距離Y1は、距離X1の半分以下であってよく、1/4以下であってもよい。距離Y1は、2μm以下であってよく、1μm以下であってよく、0.5μm以下であってよく、0.1μm以下であってもよい。距離Yは、製造装置の解像度に応じた下限値を有してよい。距離Y1は、0.01μm以上であってよく、0.05μm以上であってよく、0.1μm以上であってもよい。
【0076】
長さX2は、図1に示した距離X1より小さくてよく、大きくてもよい。X軸方向においてチャネル領域71が形成された領域の総長さは、メサ対向領域70が形成された領域の総長さより大きくてよい。これにより、半導体基板10においてチャネル領域71が占める割合を更に向上させて、チャネル密度を更に向上できる。X軸方向においてチャネル領域71が形成された領域の総長さは、メサ対向領域70が形成された領域の総長さの2倍以上であってよく、5倍以上であってよく、10倍以上であってもよい。
【0077】
図7は、本発明の一つの実施形態に係る半導体装置100の異なる例を示す上面図である。図7における半導体装置100が、図1における半導体装置100と異なるのは、半導体基板10の上面において第1方向(図7の例ではY軸方向)に並んで配置されている複数の第1ゲートトレンチ部41が、Y軸方向に連結している点である。それぞれの第1ゲートトレンチ部41のX軸方向の中間の部分が、Y軸方向に連結していてよい。X軸方向の中間とは、X軸方向における第1ゲートトレンチ部41の両端の間の位置を指す。X軸方向の中間は、X軸方向における第1ゲートトレンチ部41の中央であってもよい。また、複数の第2ゲートトレンチ部42も、Y軸方向に連結していてよい。図7等においては、複数の第1ゲートトレンチ部41を第1方向に連結する連結部46の構造を説明するが、複数の第2ゲートトレンチ部42を連結する連結部46も同様の構造を有する。
【0078】
複数の第1ゲートトレンチ部41を連結する連結部46は、第1ゲートトレンチ部41と同様の構造を有する。つまり連結部46においては、トレンチが半導体基板10の上面から、半導体基板10の内部まで設けられ、当該トレンチ内にゲート絶縁膜43およびゲート電極44aを有する。連結部46は、Y軸方向に延伸して、複数の第1ゲートトレンチ部41を連結する。第1メサ部61およびメサ対向領域70の構造は、図1の例と同じである。ゲート電極44aは、ゲート電極44と同一の材料で形成されてよい。連結部46のX軸方向の幅は、第1ゲートトレンチ部41のY軸方向の幅と同一であってよく、異なっていてもよい。連結部46のZ軸方向の深さは、第1ゲートトレンチ部41のZ軸方向の深さと同一であってよく、異なっていてもよい。
【0079】
図8は、図7におけるB-B断面の一例を示す図である。B-B断面は、2つの第1ゲートトレンチ部41と、連結部46とを通過するYZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41およびゲート電極44aと同一の構造を有する。連結部46のゲート電極44aは、複数の第1ゲートトレンチ部41のゲート電極44を連結している。図8においては、ゲート電極44aおよびゲート電極44をまとめて、ゲート電極44aとしている。ゲート電極44aの下端にゲート絶縁膜43を介して接するP型の下端領域20が設けられてよい。
【0080】
本例では、層間絶縁膜38の上方にゲート配線が配置されていない。複数のゲート電極44を連結するゲート電極44aは、Y軸方向端部で半導体基板10の上面に延伸して図示しないゲート配線に接続する。
【0081】
図9は、図7におけるE-E断面の一例を示す図である。E-E断面は、2つの第1ゲートトレンチ部41の間の連結部46を通過するXZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。連結部46のX軸方向における両側に、ソース領域12およびベース領域14が設けられている。高濃度領域16は、第1ゲートトレンチ部41の底部と、P型の下端領域20を覆っている。
【0082】
図10は、図7におけるF-F断面の一例を示す図である。F-F断面は、第1ゲートトレンチ部41を通過するXZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。
【0083】
第1ゲートトレンチ部41のX軸方向の両側に、ソース領域12、ベース領域14および高濃度領域16が設けられている。高濃度領域16とゲート絶縁膜43の下面には、下端領域20が接続している。複数の第1ゲートトレンチ部41は、ゲート電極44aによって連結されており、ゲート電極44とゲート電極44aに接する下端領域20も連結されている。複数の下端領域20は連結されているので、連結された下端領域20は、コンタクト領域15と少なくとも1カ所で接続すればよく、高濃度領域16の下に下端領域20を必ずしも設ける必要はない。図8から図10に示した例では、ゲート電極44をゲート電極44aによって連結するので、ゲート電極44aの分だけチャネル密度が低下するが、ゲート配線を減らすことができ、ゲート配線とソース電極の配置の自由度が高まる。
【0084】
図11は、図7におけるB-B断面の異なる例を示す図である。B-B断面は、2つの第1ゲートトレンチ部41と、連結部46とを通過するYZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41およびゲート電極44aと同一の構造を有する。連結部46のゲート電極44aは、複数の第1ゲートトレンチ部41のゲート電極44を連結している。図11においては、ゲート電極44aおよびゲート電極44をまとめて、ゲート電極44aとしている。ゲート電極44aの下端にゲート絶縁膜43を介して接するP型の下端領域20が設けられてよい。
【0085】
本例では、層間絶縁膜38の上方にゲート配線が配置されていない。複数のゲート電極44を連結するゲート電極44aは、Y軸方向端部で半導体基板10の上面に延伸して図示しないゲート配線に接続する。トレンチにゲート絶縁膜を形成し、ゲート絶縁膜上にポリシリコンのゲート電極44を堆積し、エッチバックで半導体基板10の上面21までのポリシリコンとする図8から図10の一例に対し、図11から図13の異なる例では、ポリシリコンのエッチバック量を減らし、半導体基板10の上面21より高くポリシリコンを残した。
【0086】
図12は、図7におけるE-E断面の異なる例を示す図である。E-E断面は、2つの第1ゲートトレンチ部41の間の連結部46を通過するXZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。連結部46の両側にソース領域12およびベース領域14が設けられている。高濃度領域16は、トレンチの底部とP型の下端領域20を覆っている。
【0087】
図13は、図7におけるF-F断面の異なる例を示す図である。F-F断面は、第1ゲートトレンチ部41を通過するXZ面である。第2ゲートトレンチ部42および第2メサ部62も、第1ゲートトレンチ部41および第1メサ部61と同様の構造を有する。
【0088】
第1ゲートトレンチ部41の両側にソース領域12、ベース領域14および高濃度領域16が設けられている。高濃度領域16とゲート絶縁膜43の下面は、下端領域20が接続している。複数の第1ゲートトレンチ部41は、ゲート電極44aによって連結されており、ゲート電極44とゲート電極44aに接する下端領域20も連結されている。複数の下端領域20は連結されているので、連結された下端領域20はコンタクト領域15と少なくとも1カ所で接続すればよく、高濃度領域16の下に必ずしも設ける必要はない。図11から図13の例では、ゲート電極44およびゲート電極44aを半導体基板10の上面21より高く形成するので、ゲートの配線抵抗を図8から図10の例より低くすることができる。
【0089】
図14は、比較例に係る半導体装置200を示す上面図である。半導体装置200は、2つの第1ゲートトレンチ部41の間のメサ部60に、コンタクトホール54が設けられている。メサ部60の上面には、ソース領域12およびコンタクト領域15が露出している。コンタクトホール54は、ソース領域12およびコンタクト領域15と、ソース電極52とを接続する。
【0090】
コンタクトホール54が第1ゲートトレンチ部41(特にゲート電極44)を露出させてしまうと、ソース電極52とゲート電極44とが接続されてしまう。このため比較例では、製造装置の解像度およびマスクずれ等を考慮して、コンタクトホール54を第1ゲートトレンチ部41から離して配置する。従ってメサ部60のX軸方向の幅は製造装置の解像度等により制限されてしまい、メサ部60の微細化が困難である。
【0091】
図1から図13において説明した例によれば、第1メサ部61に対してコンタクトホール54を形成しないので、第1メサ部61を容易に微細化できる。このため、チャネル密度を向上できる。
【0092】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【0093】
10・・・半導体基板、12・・・ソース領域、14・・・ベース領域、15・・・コンタクト領域、16・・・高濃度領域、18・・・ドリフト領域、20・・・下端領域、21・・・上面、22・・・ドレイン領域、23・・・下面、24・・・ドレイン電極、38・・・層間絶縁膜、41・・・第1ゲートトレンチ部、42・・・第2ゲートトレンチ部、43・・・ゲート絶縁膜、43a・・・ゲート電極、44・・・ゲート電極、46・・・連結部、50・・・ゲート配線、52・・・ソース電極、53・・・コンタクト電極、54・・・コンタクトホール、56・・・コンタクトホール、60・・・メサ部、61・・・第1メサ部、62・・・第2メサ部、70・・・メサ対向領域、71・・・チャネル領域、100・・・半導体装置、200・・・半導体装置
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14