(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024046751
(43)【公開日】2024-04-04
(54)【発明の名称】イメージセンサ、及びそれを含むイメージ処理装置
(51)【国際特許分類】
H04N 25/77 20230101AFI20240328BHJP
H04N 25/771 20230101ALI20240328BHJP
H04N 25/79 20230101ALI20240328BHJP
H04N 25/531 20230101ALI20240328BHJP
H04N 25/532 20230101ALI20240328BHJP
【ＦＩ】
H04N25/77
H04N25/771
H04N25/79
H04N25/531
H04N25/532
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023155539
(22)【出願日】2023-09-21
(31)【優先権主張番号】10-2022-0121123
(32)【優先日】2022-09-23
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2023-0005643
(32)【優先日】2023-01-13
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】沈 喜成
(72)【発明者】
【氏名】金 昇埴
(72)【発明者】
【氏名】李 宰圭
(72)【発明者】
【氏名】林 承賢
(72)【発明者】
【氏名】全 星宰
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX51
5C024GX03
5C024GX16
5C024GX18
5C024GY39
5C024GY41
(57)【要約】 （修正有）
【課題】グローバルシャッタ方式及びローリングシャッタ方式の駆動をサポートすることができるイメージセンサを提供する。
【解決手段】イメージセンサが備えるピクセルＰＸａは、フォトダイオードＰＤと、フォトダイオードＰＤで生成された光電荷を、フローティングディフュージョンノードＦＤに転送する転送トランジスタＴＸと、コンバージョンゲイン制御トランジスタＤＣＧと、第１ソースフォロワＤＸ１と、第１プリチャージ選択トランジスタＰＳＸ１と、リセット電圧をサンプリングする第１キャパシタＣ１と、光電荷による電圧をサンプリングする第２キャパシタＣ２と、第２ノードＮ２の電圧を増幅して出力する第２ソースフォロワＤＸ２と、第２ソースフォロワＤＸ２の出力端子とカラムラインＣＬとの間に連結される第１選択トランジスタＳＸ１と、第１ノードＮ１とカラムラインＣＬとの間に連結される第２選択トランジスタＳＸ２と、を含む。
【選択図】図３
【解決手段】イメージセンサが備えるピクセルＰＸａは、フォトダイオードＰＤと、フォトダイオードＰＤで生成された光電荷を、フローティングディフュージョンノードＦＤに転送する転送トランジスタＴＸと、コンバージョンゲイン制御トランジスタＤＣＧと、第１ソースフォロワＤＸ１と、第１プリチャージ選択トランジスタＰＳＸ１と、リセット電圧をサンプリングする第１キャパシタＣ１と、光電荷による電圧をサンプリングする第２キャパシタＣ２と、第２ノードＮ２の電圧を増幅して出力する第２ソースフォロワＤＸ２と、第２ソースフォロワＤＸ２の出力端子とカラムラインＣＬとの間に連結される第１選択トランジスタＳＸ１と、第１ノードＮ１とカラムラインＣＬとの間に連結される第２選択トランジスタＳＸ２と、を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
イメージセンサにおいて、
複数のピクセルが配列されたピクセルアレイと、
前記ピクセルアレイに制御信号を提供するロウドライバと、を含み、
前記複数のピクセルそれぞれは、
第１フォトダイオードと、
前記第１フォトダイオードで生成された光電荷を、フローティングディフュージョンノードに転送する第１転送トランジスタと、
前記フローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタと、
前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワと、
一端が前記第１ノードに連結され、他端が第２ノードに連結されるプリチャージ選択トランジスタと、
リセットされた前記フローティングディフュージョンノードの電圧レベルに該当するリセット電圧をサンプリングする第１キャパシタと、
一端が前記第２ノードに連結され、他端が前記第１キャパシタに連結される第１サンプリングトランジスタと、
前記第１フォトダイオードで生成された光電荷による前記フローティングディフュージョンノードの電圧レベルに該当する第１イメージ電圧をサンプリングする第２キャパシタと、
一端が前記第２ノードに連結され、他端が前記第２キャパシタに連結される第２サンプリングトランジスタと、
前記第２ノードの電圧を増幅して出力する第２ソースフォロワと、
前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタと、
前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタと、を含む、イメージセンサ。
複数のピクセルが配列されたピクセルアレイと、
前記ピクセルアレイに制御信号を提供するロウドライバと、を含み、
前記複数のピクセルそれぞれは、
第１フォトダイオードと、
前記第１フォトダイオードで生成された光電荷を、フローティングディフュージョンノードに転送する第１転送トランジスタと、
前記フローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタと、
前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワと、
一端が前記第１ノードに連結され、他端が第２ノードに連結されるプリチャージ選択トランジスタと、
リセットされた前記フローティングディフュージョンノードの電圧レベルに該当するリセット電圧をサンプリングする第１キャパシタと、
一端が前記第２ノードに連結され、他端が前記第１キャパシタに連結される第１サンプリングトランジスタと、
前記第１フォトダイオードで生成された光電荷による前記フローティングディフュージョンノードの電圧レベルに該当する第１イメージ電圧をサンプリングする第２キャパシタと、
一端が前記第２ノードに連結され、他端が前記第２キャパシタに連結される第２サンプリングトランジスタと、
前記第２ノードの電圧を増幅して出力する第２ソースフォロワと、
前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタと、
前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタと、を含む、イメージセンサ。
【請求項2】
前記ピクセルアレイが第１シャッタモードで動作するとき、前記第１選択トランジスタが前記第２ソースフォロワの出力電圧をピクセル信号として前記カラムラインに出力し、
前記ピクセルアレイが第２シャッタモードで動作するとき、前記第２選択トランジスタが前記第１ノードの電圧を前記ピクセル信号として前記カラムラインに出力することを特徴とする請求項１に記載のイメージセンサ。
前記ピクセルアレイが第２シャッタモードで動作するとき、前記第２選択トランジスタが前記第１ノードの電圧を前記ピクセル信号として前記カラムラインに出力することを特徴とする請求項１に記載のイメージセンサ。
【請求項3】
前記ピクセルアレイが前記第１シャッタモードで動作するとき、前記第２選択トランジスタは、ターンオフされ、
前記ピクセルアレイが前記第２シャッタモードで動作するとき、前記プリチャージ選択トランジスタ、前記第１サンプリングトランジスタ、前記第２サンプリングトランジスタ、前記第１選択トランジスタは、ターンオフされることを特徴とする請求項２に記載のイメージセンサ。
前記ピクセルアレイが前記第２シャッタモードで動作するとき、前記プリチャージ選択トランジスタ、前記第１サンプリングトランジスタ、前記第２サンプリングトランジスタ、前記第１選択トランジスタは、ターンオフされることを特徴とする請求項２に記載のイメージセンサ。
【請求項4】
前記ピクセルアレイが前記第１シャッタモードで動作するとき、前記複数のピクセルにおいて、第１期間において、前記第１キャパシタに前記リセット電圧がサンプリングされ、前記第２キャパシタに前記第１イメージ電圧がサンプリングされることを特徴とする請求項２に記載のイメージセンサ。
【請求項5】
前記第１期間に後続する第２期間において、前記複数のピクセルがロウ単位で、前記第１キャパシタにサンプリングされた前記リセット電圧、及び前記第２キャパシタにサンプリングされた前記第１イメージ電圧を、前記ピクセル信号として順次に前記カラムラインに出力することを特徴とする請求項４に記載のイメージセンサ。
【請求項6】
前記第２期間において、前記プリチャージ選択トランジスタがターンオンされ、前記リセット電圧を基に、前記第２ノードがプリチャージされ、
前記第２ノードがプリチャージされた後、前記第１サンプリングトランジスタがターンオンされ、前記第１キャパシタにサンプリングされた前記リセット電圧が、前記ピクセル信号として前記カラムラインに出力され、
前記リセット電圧が、前記ピクセル信号として前記カラムラインに出力された後、前記プリチャージ選択トランジスタがターンオンされ、前記リセット電圧を基に、前記第２ノードがさらにプリチャージされ、
前記第２ノードがさらにプリチャージされた後、前記第２サンプリングトランジスタがターンオンされ、前記第２キャパシタにサンプリングされた前記第１イメージ電圧が、前記ピクセル信号として前記カラムラインに出力されることを特徴とする請求項５に記載のイメージセンサ。
前記第２ノードがプリチャージされた後、前記第１サンプリングトランジスタがターンオンされ、前記第１キャパシタにサンプリングされた前記リセット電圧が、前記ピクセル信号として前記カラムラインに出力され、
前記リセット電圧が、前記ピクセル信号として前記カラムラインに出力された後、前記プリチャージ選択トランジスタがターンオンされ、前記リセット電圧を基に、前記第２ノードがさらにプリチャージされ、
前記第２ノードがさらにプリチャージされた後、前記第２サンプリングトランジスタがターンオンされ、前記第２キャパシタにサンプリングされた前記第１イメージ電圧が、前記ピクセル信号として前記カラムラインに出力されることを特徴とする請求項５に記載のイメージセンサ。
【請求項7】
前記ピクセルアレイが前記第２シャッタモードで動作するとき、前記複数のピクセルがロウ単位で順次に前記ピクセル信号を前記カラムラインに出力し、
前記複数のピクセルそれぞれは、前記第１ソースフォロワから出力される前記リセット電圧を、前記ピクセル信号として前記カラムラインに出力した後、前記第１ソースフォロワから出力される前記第１イメージ電圧を、前記ピクセル信号として前記カラムラインに出力することを特徴とする請求項２に記載のイメージセンサ。
前記複数のピクセルそれぞれは、前記第１ソースフォロワから出力される前記リセット電圧を、前記ピクセル信号として前記カラムラインに出力した後、前記第１ソースフォロワから出力される前記第１イメージ電圧を、前記ピクセル信号として前記カラムラインに出力することを特徴とする請求項２に記載のイメージセンサ。
【請求項8】
前記複数のピクセルそれぞれは、
第２フォトダイオードと、
前記第２フォトダイオードで生成された光電荷を、前記フローティングディフュージョンノードに転送する第２転送トランジスタと、
前記第１フォトダイオード及び前記第２フォトダイオードで生成される光電荷に対応する前記フローティングディフュージョンノードの電圧レベルに該当する第２イメージ電圧をサンプリングする第３キャパシタと、
一端が前記第２ノードに連結され、他端が前記第３キャパシタに連結される第３サンプリングトランジスタをさらに含む、請求項２に記載のイメージセンサ。
第２フォトダイオードと、
前記第２フォトダイオードで生成された光電荷を、前記フローティングディフュージョンノードに転送する第２転送トランジスタと、
前記第１フォトダイオード及び前記第２フォトダイオードで生成される光電荷に対応する前記フローティングディフュージョンノードの電圧レベルに該当する第２イメージ電圧をサンプリングする第３キャパシタと、
一端が前記第２ノードに連結され、他端が前記第３キャパシタに連結される第３サンプリングトランジスタをさらに含む、請求項２に記載のイメージセンサ。
【請求項9】
前記ピクセルアレイが前記第１シャッタモードで動作するとき、第１期間において、前記複数のピクセルにおいて、前記第１キャパシタに前記リセット電圧がサンプリングされ、前記第２キャパシタに前記第１イメージ電圧がサンプリングされ、前記第３キャパシタに前記第２イメージ電圧がサンプリングされることを特徴とする請求項８に記載のイメージセンサ。
【請求項10】
前記第１期間に後続する第２期間において、前記複数のピクセルがロウ単位で、前記第１キャパシタにサンプリングされた前記リセット電圧、及び前記第２キャパシタにサンプリングされた前記第１イメージ電圧、及び前記第３キャパシタにサンプリングされた前記第２イメージ電圧を、前記ピクセル信号として順次に前記カラムラインに出力することを特徴とする請求項９に記載のイメージセンサ。
【請求項11】
イメージセンサにおいて、
複数のピクセルが配列されたピクセルアレイと、
前記ピクセルアレイに制御信号を提供するロウドライバと、を含み、
前記複数のピクセルそれぞれは、
それぞれが第１フォトダイオード及び第２フォトダイオードを含む複数のサブピクセルと、
前記複数のサブピクセルのうち少なくとも１つのサブピクセルから伝送される光電荷が蓄積されるフローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタと、
前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワと、
一端が前記第１ノードに連結され、他端が第２ノードに連結されるプリチャージ選択トランジスタと、
一端が前記第２ノードに連結される第１サンプリングトランジスタと、
一端が前記第１サンプリングトランジスタの他端に連結され、他端に電源電圧が印加される第１キャパシタと、
一端が前記第２ノードに連結される第２サンプリングトランジスタと、
一端が前記第２サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第２キャパシタと、
一端が前記第２ノードに連結される第３サンプリングトランジスタと、
一端が前記第３サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第３キャパシタと、
前記第２ノードの電圧を増幅して出力する第２ソースフォロワと、
前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタと、
前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタと、を含む、イメージセンサ。
複数のピクセルが配列されたピクセルアレイと、
前記ピクセルアレイに制御信号を提供するロウドライバと、を含み、
前記複数のピクセルそれぞれは、
それぞれが第１フォトダイオード及び第２フォトダイオードを含む複数のサブピクセルと、
前記複数のサブピクセルのうち少なくとも１つのサブピクセルから伝送される光電荷が蓄積されるフローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタと、
前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワと、
一端が前記第１ノードに連結され、他端が第２ノードに連結されるプリチャージ選択トランジスタと、
一端が前記第２ノードに連結される第１サンプリングトランジスタと、
一端が前記第１サンプリングトランジスタの他端に連結され、他端に電源電圧が印加される第１キャパシタと、
一端が前記第２ノードに連結される第２サンプリングトランジスタと、
一端が前記第２サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第２キャパシタと、
一端が前記第２ノードに連結される第３サンプリングトランジスタと、
一端が前記第３サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第３キャパシタと、
前記第２ノードの電圧を増幅して出力する第２ソースフォロワと、
前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタと、
前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタと、を含む、イメージセンサ。
【請求項12】
前記ピクセルアレイがグローバルシャッタモードで動作するとき、前記第１選択トランジスタがターンオンされ、前記第２ソースフォロワの出力電圧を、ピクセル信号として前記カラムラインに出力し、
前記ピクセルアレイがローリングシャッタモードで動作するとき、前記第２選択トランジスタがターンオンされ、前記第１ノードの電圧を、前記ピクセル信号として前記カラムラインに出力することを特徴とする請求項１１に記載のイメージセンサ。
前記ピクセルアレイがローリングシャッタモードで動作するとき、前記第２選択トランジスタがターンオンされ、前記第１ノードの電圧を、前記ピクセル信号として前記カラムラインに出力することを特徴とする請求項１１に記載のイメージセンサ。
【請求項13】
前記ピクセルアレイが前記グローバルシャッタモードで動作するとき、
グローバルダンピング期間のうち第１期間において、前記第１キャパシタが、リセットされた前記フローティングディフュージョンノードの電圧レベルに該当するリセット電圧をサンプリングし、
前記第１期間に後続する第２期間において、前記第２キャパシタが、前記複数のサブピクセルの複数の第１フォトダイオードで生成された第１光電荷による前記フローティングディフュージョンノードの電圧レベルに該当する第１イメージ電圧をサンプリングし、
前記第２期間に後続する第３期間において、前記第３キャパシタが、前記複数のサブピクセルの複数の第１フォトダイオード、及び複数の第２フォトダイオードで生成された第２光電荷による前記フローティングディフュージョンノードの電圧レベルに該当する第２イメージ電圧をサンプリングすることを特徴とする請求項１２に記載のイメージセンサ。
グローバルダンピング期間のうち第１期間において、前記第１キャパシタが、リセットされた前記フローティングディフュージョンノードの電圧レベルに該当するリセット電圧をサンプリングし、
前記第１期間に後続する第２期間において、前記第２キャパシタが、前記複数のサブピクセルの複数の第１フォトダイオードで生成された第１光電荷による前記フローティングディフュージョンノードの電圧レベルに該当する第１イメージ電圧をサンプリングし、
前記第２期間に後続する第３期間において、前記第３キャパシタが、前記複数のサブピクセルの複数の第１フォトダイオード、及び複数の第２フォトダイオードで生成された第２光電荷による前記フローティングディフュージョンノードの電圧レベルに該当する第２イメージ電圧をサンプリングすることを特徴とする請求項１２に記載のイメージセンサ。
【請求項14】
前記ピクセルアレイが前記ローリングシャッタモードで動作するとき、
前記複数のピクセルの１つのロウのリードアウト期間において、前記複数のサブピクセルが順次に読み取られることを特徴とする請求項１２に記載のイメージセンサ。
前記複数のピクセルの１つのロウのリードアウト期間において、前記複数のサブピクセルが順次に読み取られることを特徴とする請求項１２に記載のイメージセンサ。
【請求項15】
前記複数のサブピクセルのうち第１サブピクセルが読み取られる第１サブピクセル読み取り期間のうち第１期間において、リセットされた前記フローティングディフュージョンノードの電圧レベルを示すリセット電圧が、前記第２選択トランジスタを介して前記カラムラインに出力され、
前記第１期間に後続する第２期間において、前記第１サブピクセルの前記第１フォトダイオードで生成された第１光電荷による前記フローティングディフュージョンノードの電圧レベルを示す第１イメージ電圧が、前記第２選択トランジスタを介して前記カラムラインに出力され、
前記第２期間に後続する第３期間において、前記第１サブピクセルの前記第１フォトダイオード及び前記第２フォトダイオードで生成された第２光電荷による前記フローティングディフュージョンノードの電圧レベルを示す第２イメージ電圧が、前記第２選択トランジスタを介して前記カラムラインに出力されることを特徴とする請求項１４に記載のイメージセンサ。
前記第１期間に後続する第２期間において、前記第１サブピクセルの前記第１フォトダイオードで生成された第１光電荷による前記フローティングディフュージョンノードの電圧レベルを示す第１イメージ電圧が、前記第２選択トランジスタを介して前記カラムラインに出力され、
前記第２期間に後続する第３期間において、前記第１サブピクセルの前記第１フォトダイオード及び前記第２フォトダイオードで生成された第２光電荷による前記フローティングディフュージョンノードの電圧レベルを示す第２イメージ電圧が、前記第２選択トランジスタを介して前記カラムラインに出力されることを特徴とする請求項１４に記載のイメージセンサ。
【請求項16】
前記ピクセルアレイは、第１半導体基板及び第２半導体基板に形成され、
前記複数のサブピクセル、前記第１ソースフォロワ及び前記コンバージョンゲイン制御トランジスタは、前記第１半導体基板に形成され、
前記プリチャージ選択トランジスタ、前記第１キャパシタ、前記第１サンプリングトランジスタ、前記第２キャパシタ、前記第２サンプリングトランジスタ、前記第３キャパシタ、前記第３サンプリングトランジスタ、前記第１選択トランジスタ及び前記第２選択トランジスタは、前記第２半導体基板に形成されることを特徴とする請求項１１に記載のイメージセンサ。
前記複数のサブピクセル、前記第１ソースフォロワ及び前記コンバージョンゲイン制御トランジスタは、前記第１半導体基板に形成され、
前記プリチャージ選択トランジスタ、前記第１キャパシタ、前記第１サンプリングトランジスタ、前記第２キャパシタ、前記第２サンプリングトランジスタ、前記第３キャパシタ、前記第３サンプリングトランジスタ、前記第１選択トランジスタ及び前記第２選択トランジスタは、前記第２半導体基板に形成されることを特徴とする請求項１１に記載のイメージセンサ。
【請求項17】
イメージ処理装置において、
複数のピクセルが行列に配列されたピクセルアレイを含み、前記ピクセルアレイに受信される光信号を基に、イメージデータを生成するイメージセンサと、
前記イメージセンサから前記イメージデータを受信して処理し、前記イメージセンサに、第１シャッタモードまたは第２シャッタモードを設定するモード設定信号を提供するアプリケーションプロセッサと、を含み、
前記複数のピクセルそれぞれは、
それぞれが、第１フォトダイオード及び第２フォトダイオードを含む複数のサブピクセルと、
前記複数のサブピクセルのうち少なくとも１つのサブピクセルから伝送される光電荷が蓄積されるフローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタと、
前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワと、
一端が前記第１ノードに連結され、他端が第２ノードに連結されるプリチャージ選択トランジスタと、
一端が前記第２ノードに連結される第１サンプリングトランジスタと、
一端が前記第１サンプリングトランジスタの他端に連結され、他端に電源電圧が印加される第１キャパシタと、
一端が前記第２ノードに連結される第２サンプリングトランジスタと、
一端が前記第２サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第２キャパシタと、
一端が前記第２ノードに連結される第３サンプリングトランジスタと、
一端が前記第３サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第３キャパシタと、
前記第２ノードの電圧を増幅して出力する第２ソースフォロワと、
前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタと、
前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタと、を含む、イメージ処理装置。
複数のピクセルが行列に配列されたピクセルアレイを含み、前記ピクセルアレイに受信される光信号を基に、イメージデータを生成するイメージセンサと、
前記イメージセンサから前記イメージデータを受信して処理し、前記イメージセンサに、第１シャッタモードまたは第２シャッタモードを設定するモード設定信号を提供するアプリケーションプロセッサと、を含み、
前記複数のピクセルそれぞれは、
それぞれが、第１フォトダイオード及び第２フォトダイオードを含む複数のサブピクセルと、
前記複数のサブピクセルのうち少なくとも１つのサブピクセルから伝送される光電荷が蓄積されるフローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタと、
前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワと、
一端が前記第１ノードに連結され、他端が第２ノードに連結されるプリチャージ選択トランジスタと、
一端が前記第２ノードに連結される第１サンプリングトランジスタと、
一端が前記第１サンプリングトランジスタの他端に連結され、他端に電源電圧が印加される第１キャパシタと、
一端が前記第２ノードに連結される第２サンプリングトランジスタと、
一端が前記第２サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第２キャパシタと、
一端が前記第２ノードに連結される第３サンプリングトランジスタと、
一端が前記第３サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第３キャパシタと、
前記第２ノードの電圧を増幅して出力する第２ソースフォロワと、
前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタと、
前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタと、を含む、イメージ処理装置。
【請求項18】
前記イメージセンサの前記ピクセルアレイは、前記アプリケーションプロセッサから受信される前記モード設定信号に基づき、選択的に、グローバルシャッタモードまたはローリングシャッタモードで動作することを特徴とする請求項１７に記載のイメージ処理装置。
【請求項19】
前記ピクセルアレイが前記グローバルシャッタモードで動作するとき、前記第１選択トランジスタがターンオンされ、前記第２ソースフォロワの出力を、ピクセル信号として前記カラムラインに出力し、前記第２選択トランジスタは、ターンオフされることを特徴とする請求項１８に記載のイメージ処理装置。
【請求項20】
前記ピクセルアレイが前記ローリングシャッタモードで動作するとき、前記第２選択トランジスタがターンオンされ、前記第１ノードの電圧を、ピクセル信号として前記カラムラインに出力し、前記第１選択トランジスタ、前記プリチャージ選択トランジスタ、前記第１サンプリングトランジスタ、前記第２サンプリングトランジスタ及び前記第３サンプリングトランジスタは、ターンオフされることを特徴とする請求項１８に記載のイメージ処理装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに係り、さらに詳細には、グローバルシャッタ（global shutter）方式及びローリングシャッタ（rolling shutter）方式の駆動をサポートすることができるイメージセンサに関する。
【背景技術】
【0002】
画像を撮影し、電気信号に変換するイメージセンサは、デジタルカメラ、携帯電話用カメラ及び携帯用カムコーダのような一般消費者用電子機器だけではなく、自動車、保安装置及びロボットに装着されるカメラにも使用される。
【0003】
イメージセンサは、露出時間（exposure time）を調節し、電気信号の基になる光電荷（photo charge）の量を決定することができる。イメージセンサは、グローバルシャッタ（global shutter）方式及びローリングシャッタ（rolling shutter）方式を利用し、露出時間を調節することができる。該グローバルシャッタ方式によれば、ピクセルアレイの複数のピクセルの露出開始時点及び露出期間が同一であり、該露出期間後、該ピクセルアレイの複数の行（ロウ（row））が順次に読み取られるが、ローリングシャッタ方式によれば、ピクセルアレイの複数のロウが順次に露出を始め、順次に読み取られる。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示の技術的思想は、グローバルシャッタ方式及びローリングシャッタ方式の駆動をサポートすることができるイメージセンサ、及びそれを含むイメージ処理装置を提供することにある。
【課題を解決するための手段】
【0005】
本開示の例示的実施形態によるイメージセンサは、複数のピクセルが配列されたピクセルアレイ、及び前記ピクセルアレイに制御信号を提供するロウドライバを含み、前記複数のピクセルそれぞれは、第１フォトダイオード；前記第１フォトダイオードで生成された光電荷を、フローティングディフュージョンノードに転送する第１転送トランジスタ；前記フローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換されるゲインを調整するコンバージョンゲイン制御トランジスタ；前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワ；一端が前記第１ノードに連結され、他端が第２ノードに連結される第１プリチャージ選択トランジスタ；リセットされた前記フローティングディフュージョンノードの電圧レベルに該当するリセット電圧をサンプリングする第１キャパシタ；一端が前記第２ノードに連結され、他端が前記第１キャパシタに連結される第１サンプリングトランジスタ；前記第１フォトダイオードで生成された光電荷による前記フローティングディフュージョンノードの電圧レベルに該当する第１イメージ電圧をサンプリングする第２キャパシタ；一端が前記第２ノードに連結され、他端が前記第２キャパシタに連結される第２サンプリングトランジスタ；前記第２ノードの電圧を増幅して出力する第２ソースフォロワ；前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタ；及び前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタ；を含みうる。
【0006】
本開示の例示的実施形態によるイメージセンサにおいては、複数のピクセルが配列されたピクセルアレイ、及び前記ピクセルアレイに制御信号を提供するロウドライバを含み、前記複数のピクセルそれぞれは、それぞれが第１フォトダイオード及び第２フォトダイオードを含む複数のサブピクセル；前記複数のサブピクセルのうち少なくとも１つのサブピクセルから伝送される光電荷が蓄積されるフローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタ；前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワ；一端が前記第１ノードに連結され、他端が第２ノードに連結される第１プリチャージ選択トランジスタ；一端が前記第２ノードに連結される第１サンプリングトランジスタ；一端が前記第１サンプリングトランジスタの他端に連結され、他端に電源電圧が印加される第１キャパシタ；一端が前記第２ノードに連結される第２サンプリングトランジスタ；一端が前記第２サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第２キャパシタ；一端が前記第２ノードに連結される第３サンプリングトランジスタ；一端が前記第３サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第３キャパシタ；前記第２ノードの電圧を増幅して出力する第２ソースフォロワ；前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタ；及び前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタ；を含みうる。
【0007】
本開示の例示的実施形態によるイメージ処理装置は、複数のピクセルが行列に配列されたピクセルアレイを含み、前記ピクセルアレイに受信される光信号を基に、イメージデータを生成するイメージセンサ、及び前記イメージセンサから前記イメージデータを受信して処理し、前記イメージセンサに第１シャッタモードまたは第２シャッタモードを設定するモード設定信号を提供するアプリケーションプロセッサを含み、前記複数のピクセルそれぞれは、それぞれが第１フォトダイオード及び第２フォトダイオードを含む複数のサブピクセル；前記複数のサブピクセルのうち少なくとも１つのサブピクセルから伝送される光電荷が蓄積されるフローティングディフュージョンノードに連結され、前記光電荷が前記フローティングディフュージョンノードの電圧に変換される比率を調整するコンバージョンゲイン制御トランジスタ；前記フローティングディフュージョンノードの電圧を増幅し、第１ノードに出力する第１ソースフォロワ；一端が前記第１ノードに連結され、他端が第２ノードに連結される第１プリチャージ選択トランジスタ；一端が前記第２ノードに連結される第１サンプリングトランジスタ；一端が前記第１サンプリングトランジスタの他端に連結され、他端に電源電圧が印加される第１キャパシタ；一端が前記第２ノードに連結される第２サンプリングトランジスタ；一端が前記第２サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第２キャパシタ；一端が前記第２ノードに連結される第３サンプリングトランジスタ；一端が前記第３サンプリングトランジスタの他端に連結され、他端に前記電源電圧が印加される第３キャパシタ；前記第２ノードの電圧を増幅して出力する第２ソースフォロワ；前記第２ソースフォロワの出力端子とカラムラインとの間に連結される第１選択トランジスタ；及び前記第１ノードと前記カラムラインとの間に連結される第２選択トランジスタ；を含みうる。
【発明の効果】
【0008】
本発明の技術的思想によるイメージセンサによれば、該イメージセンサがローリングシャッタモード及びグローバルシャッタモードで動作しうる。それにより、該イメージセンサは、多様な撮影条件により、選択的に、該ローリングシャッタモードまたは該グローバルシャッタモードで動作しうる。
【図面の簡単な説明】
【0009】
【図1】本開示の例示的実施形態によるイメージセンサを示すブロック図である。
【図2A】グローバルシャッタモードの動作を示すタイミング図である。
【図2B】ローリングシャッタモードの動作を示すタイミング図である。
【図3】本開示の例示的実施形態によるピクセルを示す回路図である。
【図4A】本開示の例示的実施形態によるピクセルのグローバルシャッタモードのリードアウト動作を示す図である。
【図4B】本開示の例示的実施形態によるピクセルのローリングシャッタモードのリードアウト動作を示す図である。
【図5】本開示の例示的実施形態によるピクセルに提供される制御信号及びランプ信号を図示したタイミング図である。
【図6A】本開示の例示的実施形態によるピクセルに提供される制御信号及びランプ信号を図示したタイミング図である。
【図6B】本開示の例示的実施形態によるピクセルに提供される制御信号及びランプ信号を図示したタイミング図である。
【図7】本開示の例示的実施形態によるピクセルを示す回路図である。
【図9A】本開示の例示的実施形態によるピクセルに提供される制御信号及びランプ信号を図示したタイミング図である。
【図9B】本開示の例示的実施形態によるピクセルに提供される制御信号及びランプ信号を図示したタイミング図である。
【図10】本開示の例示的実施形態によるピクセルを示す回路図である。
【図11】本開示の例示的実施形態によるピクセルを示す回路図である。
【図13】本開示の例示的実施形態によるピクセルに提供される制御信号を図示したタイミング図である。
【図14】本開示の例示的実施形態によるピクセルを示す回路図である。
【図16A】本開示の例示的実施形態によるイメージセンサのスタック構造を示す図である。
【図16B】本開示の例示的実施形態によるイメージセンサのスタック構造を示す図である。
【図17A】本開示の例示的実施形態による電子装置を示すブロック図である。
【図17B】本開示の例示的実施形態による電子装置を示すブロック図である。
【図18】本開示の例示的実施形態によるイメージセンサを含む電子装置を概略的に示すブロック図である。
【発明を実施するための形態】
【0010】
以下、添付図面を参照し、本開示の実施形態について詳細に説明する。
【0011】
図１は、本開示の例示的実施形態によるイメージセンサを示すブロック図である。
【0012】
イメージセンサ１００は、イメージまたは光のセンシング機能を有する電子機器に搭載されうる。例えば、イメージセンサ１００は、カメラ、スマートフォン、ウェアラブル機器、事物インターネット（ＩｏＴ：Internet of things）機器、家電機器、タブレットＰＣ（personal computer）、ＰＤＡ（personal digital assistant）、ＰＭＰ（portable multimedia player）、ナビゲーション（navigation）、ドローン（drone）、先進運転支援システム（ＡＤＡＳ：advanced driver-assistance system）のような電子機器に搭載されうる。また、イメージセンサ１００は、例えば、車両、家具、製造設備、ドア、各種計測機器などに部品として具備される電子機器に搭載されうる。
【0013】
図１を参照すれば、イメージセンサ１００は、ピクセルアレイ１１０、ロウドライバ（row driver）１２０、ランプ信号生成器（ramp signal generator）１３０、アナログ・デジタル変換回路（以下、「ＡＤＣ回路」と称する）１４０、データ出力回路１７０及びタイミングコントローラ１８０を含みうる。イメージセンサ１００は、信号処理部１９０をさらに含みうる。ランプ信号生成器１３０、ＡＤＣ回路１４０及びデータ出力回路１７０を含む構成は、リードアウト回路と称されうる。
【0014】
ピクセルアレイ１１０は、複数のロウラインＲＬ、複数のカラムラインＣＬ、並びに複数のロウラインＲＬ及び複数のカラムラインＣＬと接続され、行列に配列された複数のピクセルＰＸを含む。複数のピクセルＰＸは、ＡＰＳ（active pixel sensor）としうる。
【0015】
複数のピクセルＰＸそれぞれは、少なくとも１つの光電変換素子を含むものであり、ピクセルＰＸは、光電変換素子を利用して光を感知し、感知された光による電気信号であるイメージ信号を出力することができる。例えば、該光電変換素子は、フォトダイオード、フォトトランジスタ、フォトゲートまたはピンドフォトダイオード（pinned photodiode）などを含むものとしうる。
【0016】
複数のピクセルＰＸそれぞれは、特定スペクトル領域の光を感知することができる。例えば、複数のピクセルＰＸは、レッド（red）スペクトル領域の光を電気信号に変換するレッドピクセル、グリーン（green）スペクトル領域の光を電気信号に変換するためのグリーンピクセル、及びブルー（blue）スペクトル領域の光を電気信号に変換するためのブルーピクセルを含みうる。一実施形態において、複数のピクセルＰＸは、ベイヤーパターン（Bayer pattern）の色相配列を有しうる。しかしながら、それに制限されるものではなく、該複数のピクセルは、ホワイト（white）ピクセルをさらに含むものであってもよい。他の例として、該複数のピクセルは、他色構成に組み合わされたピクセル、例えば、イエロー（yellow）ピクセル、シアン（cyan）ピクセル及びマゼンタ（magenta）ピクセルを含むものであってもよい。
【0017】
複数のピクセルＰＸ上部には、特定スペクトル領域の光を透過させるためのカラーフィルタアレイが配され、複数のピクセルそれぞれの上部に配されたカラーフィルタにより、当該ピクセルが感知しうる色相が決定されうる。しかしながら、本開示は、それに制限されるものではない。一部実施形態において、特定光電変換素子は、光電変換素子に印加される電気信号のレベルにより、特定波長帯域の光を電気信号に変換することもできる。
【0018】
一実施形態において、複数のピクセルＰＸそれぞれは、グローバルシャッタ（global shutter）方式及びローリングシャッタ（rolling shutter）方式によって動作しうるピクセル構造を有し、ピクセルアレイ１１０は、該グローバルシャッタ方式または該ローリングシャッタ方式によって動作しうる。該グローバルシャッタ方式によれば、ピクセルアレイ１１０の複数のピクセルＰＸの露出開始時点及び露出期間が同一であり、露出期間後、ピクセルアレイの複数の行（ロウ（row））が順次に読み取られ、該ローリングシャッタ方式によれば、ピクセルアレイ１１０の複数のロウが順次に露出を始め、さらに順次に読み取られる。
【0019】
一実施形態において、複数のピクセルＰＸそれぞれは、デュアルコンバーションゲイン（dual conversion gain）を有しうる。該デュアルコンバーションゲインは、ロー（low）コンバーションゲイン及びハイ（high）コンバーションゲインを含む。ここで、該コンバーションゲインは、フローティングディフュージョンノードＦＤ（図３）に蓄積された電荷が電圧に変換される比率を意味する。光電変換素子で生成された電荷は、フローティングディフュージョンノードＦＤに伝送されて蓄積され、該コンバーションゲインにより、フローティングディフュージョンノードＦＤに蓄積された電荷が電圧に変換されうる。このとき、フローティングディフュージョンノードＦＤのキャパシタンスによって該コンバーションゲインが可変され、キャパシタンスが増大すれば、コンバーションゲインは、低くなり、キャパシタンスが低減すれば、該コンバーションゲインは、増大されうる。
【0020】
一実施形態において、複数のピクセルＰＸそれぞれは、少なくとも２つのフォトダイオードを含み、少なくとも２つのフォトダイオードから出力される光電荷に対応するピクセル信号を基に、イメージセンサ１００は、オートフォーカス機能（ＡＦ）を提供することができる。
【0021】
【0022】
ロウドライバ１２０は、ピクセルアレイ１１０をロウ単位で駆動する。ロウドライバ１２０は、タイミングコントローラ１８０から受信されるロウ制御信号（例えば、アドレス信号）をデコーディングし、デコーディングされたロウ制御信号に応答し、ピクセルアレイ１１０を構成するロウラインのうち少なくともいずれか１本のロウラインを選択することができる。例えば、ロウドライバ１２０は、複数のロウのうち一つを選択する選択信号を生成することができる。そして、ピクセルアレイ１１０は、ロウドライバ１２０から提供された選択信号によって選択されるロウから、ピクセル信号、例えば、ピクセル電圧を出力する。該ピクセル信号は、リセット信号とイメージ信号とを含みうる。ロウドライバ１２０は、ピクセル信号を出力するための制御信号を、ピクセルアレイ１１０に伝送することができ、ピクセルＰＸは、制御信号に応答して動作することにより、ピクセル信号を出力することができる。
【0023】
ランプ信号生成器１３０は、タイミングコントローラ１８０の制御により、所定の傾きでレベルが昇降するランプ信号（例えば、ランプ電圧）を生成することができる。ランプ信号ＲＡＭＰは、ＡＤＣ回路１４０に具備される複数の相関二重サンプリング（ＣＤＳ：correlated double sampling）回路１５０にそれぞれ提供されうる。
【0024】
ＡＤＣ回路１４０は、複数のＣＤＳ回路１５０、及び複数のカウンタ１６０を含みうる。ＡＤＣ回路１４０は、ピクセルアレイ１１０から入力されるピクセル信号（例えば、ピクセル電圧）を、デジタル信号であるピクセル値に変換することができる。複数のカラムラインＣＬそれぞれを介して受信される各ピクセル信号は、ＣＤＳ回路１５０及びカウンタ１６０により、デジタル信号であるピクセル値に変換される。
【0025】
ＣＤＳ回路１５０は、カラムラインＣＬを介して受信されるピクセル信号、例えば、ピクセル電圧をランプ信号ＲＡＭＰと比較し、該比較結果を比較信号として出力することができる。ＣＤＳ回路１５０は、ランプ信号ＲＡＭＰのレベルと、ピクセル信号のレベルとが同一であるとき、第１レベル（例えば、ロジックハイ）から第２レベル（例えば、ロジックロー）に遷移する比較信号を出力することができる。該比較信号のレベルが遷移される時点は、ピクセル信号のレベルによって決定されうる。以下、本開示において、説明の便宜のために、該第１レベルは、ハイレベルと表示し、該第２レベルは、ローレベルと表示する。
【0026】
ＣＤＳ回路１５０は、相関二重サンプリング（ＣＤＳ）方式により、ピクセルＰＸから提供されるピクセル信号をサンプリングすることができる。ＣＤＳ回路１５０は、ピクセル信号として受信されるリセット信号をサンプリングし、該リセット信号をランプ信号ＲＡＭＰと比較し、該リセット信号による比較信号を生成することができる。その後、ＣＤＳ回路１５０は、該リセット信号に相関された（correlated）イメージ信号をサンプリングし、該イメージ信号とランプ信号ＲＡＭＰとを比較し、該イメージ信号による比較信号を生成することができる。
【0027】
カウンタ１６０は、タイミングコントローラ１８０から提供されるカウンティングクロックＣＮＴ＿ＣＬＫを基に、ＣＤＳ回路１５０から出力される比較信号のレベル遷移時点をカウントし、カウント値を出力することができる。
【0028】
一部実施形態において、カウンタ１６０は、カウンティングクロックＣＮＴ＿ＣＬＫを基にカウント値が順次に増大されるアップカウンタ及び演算回路、あるいはアップ／ダウンカウンタまたはビットワイズインバージョンカウンタ（bit-wise inversion counter）によって具現されうる。
【0029】
一部実施形態において、イメージセンサ１００は、周期的に値が変わるカウンティングコード（例えば、グレイコード）を生成し、該カウンティングコードを複数のカウンタ１６０にそれぞれ提供するカウンティングコード生成器をさらに含むものであってもよく、カウンタ１６０は、ラッチ回路及び演算回路を含むものであってもよい。該ラッチ回路は、比較信号のレベルが遷移される時点において、該カウンティングコードのコード値をラッチすることができる。該ラッチ回路は、リセット信号に対応するコード値、例えば、リセット値、及びイメージ信号に対応するコード値、例えば、イメージ信号値それぞれをラッチすることができる。該演算回路は、リセット値とイメージ信号値とを演算し、ピクセルＰＸのリセットレベルが除去されたイメージ信号値を生成することができる。カウンタ１６０は、リセットレベルが除去されたイメージ信号値を、ピクセル値として出力することができる。
【0030】
データ出力回路１７０は、ＡＤＣ回路１４０から出力されたピクセル値を一時的に保存した後、出力することができる。データ出力回路１７０は、複数のカラムメモリ１７１（または、バッファＢＦともいう）、及びカラムデコーダ１７２を含みうる。カラムメモリ１７１は、対応するカウンタ１６０から受信されるピクセル値を保存する。一部実施形態において、複数のカラムメモリ１７１それぞれは、カウンタ１６０に具備されてもよい。複数のカラムメモリ１７１に保存された複数のピクセル値は、カラムデコーダ１７２の制御下、イメージデータＩＤＴＡとして出力されうる。
【0031】
タイミングコントローラ１８０は、ロウドライバ１２０、ランプ信号生成器１３０、ＡＤＣ回路１４０及びデータ出力回路１７０それぞれに制御信号を出力し、ロウドライバ１２０、ランプ信号生成器１３０、ＡＤＣ回路１４０及びデータ出力回路１７０の動作またはタイミングを制御することができる。
【0032】
信号処理部１９０は、イメージデータＩＤＴＡに対し、ノイズ低減処理、ゲイン調整、波形整形化処理、補間処理、ホワイトバランス処理、ガンマ処理、エッジ強調処理、ビニングなどを行うことができる。一部実施形態において、信号処理部１９０は、イメージセンサ１００の外部に位置する外部プロセッサに具備されてもよい。
【0033】
【0034】
【0035】
１フレーム期間ＦＰは、第１期間Ｐ１及び第２期間Ｐ２を含むことができ、第１期間Ｐ１にピクセルアレイ１１０の複数のピクセルＰＸ、言い替えれば、ピクセルアレイ１１０の複数のロウ（例えば、第１ロウＲ１ないし第ｎロウＲｎ）が同時にリセット動作、露出動作及びグローバル信号ダンピング（global signal dumping）動作を遂行し、第２期間Ｐ２において、ピクセルアレイ１１０の複数のロウが順次に読み取り動作を遂行することができる。第２期間Ｐ２は、フレームリードアウト期間と称されうる。
【0036】
第１期間Ｐ１は、リセット期間（reset period）、蓄積期間（integration period）（または、露出期間ともいう）及びグローバル信号ダンピング期間（ＧＳＤＰ）を含みうる。複数のピクセルＰＸは、リセット期間の間、フォトダイオード（及びフローティングディフュージョンノード）に蓄積された電荷を除去するリセット動作を遂行し、蓄積期間の間、フォトダイオードが、受信された光信号に対応する光電荷を生成して蓄積する蓄積動作を遂行し、グローバル信号ダンピング期間（ＧＳＤＰ）の間、複数のピクセルＰＸは、フローティングディフュージョンノードのリセットレベルによるリセット信号、及びフォトダイオードに蓄積された光電荷に対応するイメージ信号を、内部に具備される少なくとも２つのキャパシタにそれぞれ保存することができる。
【0037】
第２期間Ｐ２には、リードアウト期間（readout period）の間に遂行されるリードアウト動作が、ロウ別に順次に遂行されるローリングリードアウト動作が遂行されうる。例えば、ピクセルアレイ１１０の第１ロウＲ１に対するリードアウト動作が遂行された後、次の順序である第２ロウＲ２に対するリードアウト動作が遂行されうる。そして、第２ロウＲ２に対するリードアウト動作が遂行された後、次の順序である第３ロウＲ３に対するリードアウト動作が遂行されうる。従って、第１ロウＲ１に対する読み取り動作が遂行された後、第１期間Ｐ１と、後続されるロウ（例えば、第２ロウＲ２ないし第ｎロウＲｎ）の読み取り期間との待機期間が漸進的に増大されうる。リードアウト動作時、グローバル信号ダンピング期間（ＧＳＤＰ）において、少なくとも２つのキャパシタにそれぞれ保存されたリセット信号及びイメージ信号が、ピクセル信号として、それぞれのピクセルＰＸから出力されうる。
【0038】
【0039】
１フレーム期間ＦＰにおいて、ピクセルアレイ１１０の複数のロウ（例えば、第１ロウＲ１ないし第ｎロウＲｎ）が順次にリセット動作、露出動作及びリードアウト動作を遂行することができる。
【0040】
１つのロウのピクセルＰＸは、リセット期間の間、リセット動作を遂行し、蓄積期間の間、蓄積動作を遂行し、リードアウト期間の間、フローティングディフュージョンノードのリセットレベルに対応するリセット信号（例えば、リセット電圧）、及びフォトダイオードで生成される光電荷に対応するイメージ信号（例えば、イメージ電圧）をピクセル信号として出力することができる。ピクセルアレイ１１０の複数のロウのリードアウト期間は、オーバーラップされない。リードアウト期間後、１つのロウのピクセルＰＸは、待機期間後、さらにリセット動作を遂行することができる。一実施形態において、フレーム期間ＦＰ中の初期にリードアウトされる少なくとも１つのロウ（例えば、第１ロウＲ１、第２ロウＲ２など）の次フレーム期間におけるリードアウト期間と、フレーム期間ＦＰ中の末期にリードアウトされる他の少なくとも１つのロウ（例えば、第（ｎ－１）ロウＲｎ－１、第ｎロウＲｎなど）の現在フレーム期間におけるリードアウト期間がオーバーラップされないように待機期間が設定されうる。
【0041】
前述のように、本開示によるイメージセンサ１００は、選択的に、グローバルシャッタモードまたはローリングシャッタモードで動作しうる。一実施形態において、イメージセンサ１００が搭載された電子装置（例えば、イメージ処理装置）が、高速動画撮影時、グローバルシャッタモードで動作し、高画質のスチルイメージキャプチャ（still image capture）時または低速動画撮影時（言い替えれば、高画質のイメージ生成時）、ローリングシャッタモードで動作しうる。一実施形態において、イメージセンサは、高照度環境において、ローリングシャッタモードで動作し、低照度環境において、グローバルシャッタモードで動作しうる。
【0042】
図３は、本開示の例示的実施形態によるピクセルを示す回路図である。
【0043】
図３を参照すれば、ピクセルＰＸａは、フォトダイオードＰＤ及びピクセル信号生成回路ＰＳＣａ（または、ピクセル回路ともいう）を含みうる。ピクセル信号生成回路ＰＳＣａは、複数のトランジスタＴＸ，ＲＸ，ＤＣＧ，ＤＸ１，ＰＳＸ１，ＰＳＸ２，ＰＣＸ，ＳＭＰ１，ＳＭＰ２，ＤＸ２，ＳＸ１，ＳＸ２、第１キャパシタＣ１及び第２キャパシタＣ２を含みうる。ピクセル信号生成回路ＰＳＣａには、制御信号ＴＳ，ＲＳ，ＣＧＳ，ＰＳＥＬ１，ＰＳＥＬ２，ＰＣ，ＳＰＳ１，ＳＰＳ２，ＳＥＬ１，ＳＥＬ２が印加され、前記制御信号のうち少なくとも一部は、ロウドライバ１２０で生成されうる。
【0044】
フォトダイオードＰＤは、光の強度によって可変される光電荷を生成することができる。例えば、フォトダイオードＰＤは、入射された光量に比例し、電荷、すなわち、負の電荷である電子と、正の電荷である正孔とを生成することができる。
【0045】
転送トランジスタＴＸは、フォトダイオードＰＤとフローティングディフュージョンノードＦＤとの間に連結されうる。転送トランジスタＴＸの第１端子は、フォトダイオードＰＤの出力端と連結され、転送トランジスタＴＸの第２端子は、フローティングディフュージョンノードＦＤに連結されうる。転送トランジスタＴＸは、ロウドライバ１２０から受信された転送制御信号ＴＳに応答し、ターンオンまたはターンオフされうる。転送トランジスタＴＸは、ターンオンされ、フォトダイオードＰＤで生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。
【0046】
リセットトランジスタＲＸは、フローティングディフュージョンノードＦＤに蓄積された電荷をリセットさせることができる。リセットトランジスタＲＸの第１端子は、ピクセル電圧ＶＰＩＸが印加され、リセットトランジスタＲＸの第２端子は、コンバージョンゲイン制御トランジスタＤＣＧの第１端子に連結されうる。リセットトランジスタＲＸは、ロウドライバ１２０から受信されたリセット制御信号ＲＳに応答し、ターンオンまたはターンオフされ、リセットトランジスタＲＸ及びコンバージョンゲイン制御トランジスタＤＣＧがターンオンされると、フローティングディフュージョンノードＦＤに蓄積された電荷が排出され、フローティングディフュージョンノードＦＤがリセットされうる。
【0047】
コンバージョンゲイン制御トランジスタＤＣＧは、ピクセルＰＸａのコンバージョンゲインを調整することができる。ここで、該コンバージョンゲインとは、フローティングディフュージョンノードＦＤに蓄積された電荷が電圧に変換される比率を意味する。フローティングディフュージョンノードＦＤのキャパシタンスにより、該コンバージョンゲインが可変され、該キャパシタンスが増大されれば、該コンバージョンゲインは、低くなり、該キャパシタンスが低減すれば、該コンバージョンゲインは、高くなりうる。
【0048】
コンバージョンゲイン制御トランジスタＤＣＧは、ゲイン制御信号ＣＧＳに応答し、ターンオンまたはターンオフされ、コンバージョンゲイン制御トランジスタＤＣＧがターンオンされると、フローティングディフュージョンノードＦＤのキャパシタンスが増大し、コンバージョンゲインは、低くなり、コンバージョンゲイン制御トランジスタＤＣＧがターンオフされると、フローティングディフュージョンノードＦＤのキャパシタンスが低減し、該コンバージョンゲインは、高くなりうる。従って、コンバージョンゲイン制御トランジスタＤＣＧのオン／オフにより、ピクセルＰＸａは、ハイコンバージョンゲイン（ＨＣＧ）モードまたはローコンバージョンゲインＬＣＧ）モードで動作しうる。言い替えれば、ピクセルＰＸａは、デュアルコンバージョンゲインモードで動作し、コンバージョンゲインモードは、コンバージョンゲイン制御トランジスタＤＣＧのオン／オフによって決定されうる。
【0049】
第１駆動トランジスタＤＸ１の第１端子には、ピクセル電圧ＶＰＩＸが印加され、第１駆動トランジスタＤＸ１の第２端子は、第１ノードＮ１に連結されうる。第１駆動トランジスタＤＸ１は、「第１ソースフォロワ」と称されうる。第１駆動トランジスタＤＸ１は、バッファ増幅器（buffer amplifier）であり、フローティングディフュージョンノードＦＤに充電された電荷量による信号をバッファリングすることができる。フローティングディフュージョンノードＦＤに蓄積された電荷量により、フローティングディフュージョンノードＦＤの電位が変わり、第１駆動トランジスタＤＸ１は、フローティングディフュージョンノードＦＤにおける電位変化を増幅し、第１ノードＮ１に出力することができる。第１駆動トランジスタＤＸ１は、フローティングディフュージョンノードＦＤの電圧に対応する電圧を、第１ノードＮ１に出力することができる。
【0050】
ピクセル信号生成回路ＰＳＣａは、第１駆動トランジスタＤＸ１を動作させ、第２ノードＮ２をプリチャージするための複数のトランジスタ、例えば、プリチャージトランジスタＰＣＸ、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２を含みうる。
【0051】
プリチャージトランジスタＰＣＸの第１端子は、第１ノードＮ１に連結され、第２端子は、第２プリチャージ選択トランジスタＰＳＸ２の第１端子に連結されうる。第２プリチャージ選択トランジスタＰＳＸ２の第２端子は、プリチャージソースＰＣ＿ＳＲＣに連結されうる。例えば、プリチャージソースＰＣ＿ＳＲＣは、接地電圧としうる。第２プリチャージ選択トランジスタＰＳＸ２は、第２プリチャージ選択制御信号ＰＳＥＬ２に応答し、ターンオンまたはターンオフされうる。第２プリチャージ選択トランジスタＰＳＸ２は、ターンオンされ、プリチャージソースＰＣ＿ＳＲＣをプリチャージトランジスタＰＣＸの第２端子に提供することができる。プリチャージトランジスタＰＣＸは、電流ソースとして動作し、プリチャージ制御信号ＰＣにより、ロード電流を生成することができ、該ロード電流により、第１駆動トランジスタＤＸ１が動作しうる。
【0052】
第１プリチャージ選択トランジスタＰＳＸ１の第１端子は、第１ノードＮ１に連結され、第２端子は、第２ノードＮ２に連結されうる。第１プリチャージ選択トランジスタＰＳＸ１は、第１プリチャージ選択制御信号ＰＳＥＬ１に応答し、ターンオンまたはターンオフされ、ターンオンされて第２ノードＮ２をプリチャージすることができる。
【0053】
図３においては、ピクセルＰＸａが２個のプリチャージ選択トランジスタＰＳＸ１，ＰＳＸ２を含むように図示されているが、本開示は、それに限られるものではない。ピクセルＰＸａは、第１ノードＮ１の電圧を基に、第２ノードＮ２をプリチャージするためのトランジスタであり、多様な個数のプリチャージ選択トランジスタを含みうる。
【0054】
第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２、第１キャパシタＣ１及び第２キャパシタＣ２は、ピクセルＰＸａがグローバルシャッタモードで動作するとき、第１ノードＮ１を介して出力される第１電圧（例えば、リセット電圧）及び第２電圧（例えば、イメージ電圧）をサンプリングするためのサンプリング回路として動作しうる。
【0055】
第１サンプリングトランジスタＳＭＰ１の第１端子は、第２ノードＮ２に連結され、第１サンプリングトランジスタＳＭＰ１の第２端子は、第３ノードＮ３に連結されうる。第１キャパシタＣ１の第１端子は、第３ノードＮ３に連結され、第２端子には、ピクセル電圧ＶＰＩＸが印加されうる。一実施形態において、第１キャパシタＣ１の第２端子には、接地電圧が印加されうる。第１サンプリングトランジスタＳＭＰ１は、第１サンプリング制御信号ＳＰＳ１に応答し、ターンオンまたはターンオフされ、ターンオンされて第１キャパシタＣ１と第２ノードＮ２とを連結することができる。第２サンプリングトランジスタＳＭＰ２の第１端子は、第２ノードＮ２に連結され、第２サンプリングトランジスタＳＭＰ２の第２端子は、第４ノードＮ４に連結されうる。第２キャパシタＣ２の第１端子は、第４ノードＮ４に連結され、第２端子には、ピクセル電圧ＶＰＩＸが印加されうる。一実施形態において、第２キャパシタＣ２の第２端子には、接地電圧が印加されうる。第２サンプリングトランジスタＳＭＰ２は、第２サンプリング制御信号ＳＰＳ２に応答し、ターンオンまたはターンオフされ、ターンオンされて第２キャパシタＣ２と第２ノードＮ２とを連結することができる。
【0056】
第１キャパシタＣ１及び第２キャパシタＣ２には、それぞれリセット動作によるリセット電圧がサンプリングされるか、あるいはフォトダイオードＰＤに蓄積された光電荷によるイメージ電圧がサンプリングされうる。
【0057】
グローバル信号ダンピング期間（ＧＳＤＰ）（図２）において、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２は、オン状態にあるとしうる。このとき、第１サンプリングトランジスタＳＭＰ１がオン状態である期間の間、第１キャパシタＣ１に電荷が蓄積され、第１キャパシタＣ１には、リセット電圧ＲＳＴがサンプリング（保存）されうる。その後、第２サンプリングトランジスタＳＭＰ１がオン状態である期間の間、第２キャパシタＣ２に電荷が蓄積され、第２キャパシタＣ２には、イメージ電圧ＳＩＧがサンプリング（保存）されうる。
【0058】
第２駆動トランジスタＤＸ２の第１端子には、ピクセル電圧ＶＰＩＸが印加され、第２駆動トランジスタＤＸ２の第２端子は、第１選択トランジスタＳＸ１と連結されうる。第２駆動トランジスタＤＸ２は、「第２ソースフォロワ」と称されうる。第２駆動トランジスタＤＸ２は、第２ノードＮ２における電位変化（例えば、電圧）を増幅して出力することができる。
【0059】
第１選択トランジスタＳＸ１の第１端子は、第２駆動トランジスタＤＸ２と連結され、第１選択トランジスタＳＸ１の第２端子は、カラムラインＣＬに連結されうる。第１選択トランジスタＳＸ１は、第１選択制御信号ＳＥＬ１に応答し、ターンオンまたはターンオフされうる。
【0060】
ピクセルＰＸａがグローバルシャッタモードで動作するとき、ピクセルＰＸａのリードアウト期間において、第１選択トランジスタＳＸ１がターンオンされ、第２駆動トランジスタＤＸ２の出力、例えば、リセット電圧ＲＳＴまたはイメージ電圧ＳＩＧをピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0061】
例えば、第１選択トランジスタＳＸ１がオン状態であり、第１サンプリングトランジスタＳＭＰ１がオン状態であり、第２サンプリングトランジスタＳＭＰ２がオフ状態である場合、第１キャパシタＣ１にサンプリングされたリセット電圧ＲＳＴがピクセル信号ＰＸＳとして出力され、第２選択トランジスタＳＸ２がオン状態であり、第２サンプリングトランジスタＳＭＰ２がオン状態であり、第１サンプリングトランジスタＳＭＰ１がオフ状態である場合、第２キャパシタＣ２に保存されたイメージ電圧ＳＩＧがピクセル信号ＰＸＳとして出力されうる。
【0062】
第２選択トランジスタＳＸ２の第１端子は、第１ノードＮ１に連結され、第２端子は、カラムラインＣＬに連結されうる。第２選択トランジスタＳＸ２は、第２選択制御信号ＳＥＬ２に応答し、ターンオンまたはターンオフされうる。
【0063】
ピクセルＰＸａがローリングシャッタモードで動作するとき、ピクセルＰＸａのリードアウト期間において、第２選択トランジスタＳＸ２がターンオンされ、第１駆動トランジスタＤＸ１の出力、例えば、リセット電圧ＲＳＴまたはイメージ電圧ＳＩＧをピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0064】
【0065】
図４Ａを参照すれば、ピクセルＰＸａがグローバルシャッタモードで動作するとき、第１選択トランジスタＳＸ１は、ターンオンされ、第２選択トランジスタＳＸ２は、ターンオフされうる。グローバル信号ダンピング期間（ＧＳＤＰ）において、第１キャパシタＣ１及び第２キャパシタＣ２に保存されたリセット電圧ＲＳＴ及びイメージ電圧ＳＩＧが、ピクセル信号ＰＸＳとして第１選択トランジスタＳＸ１を介し、カラムラインＣＬに出力されうる。
【0066】
図４Ｂを参照すれば、ピクセルＰＸａがローリングシャッタモードで動作するとき、第１選択トランジスタＳＸ１は、ターンオフされ、第２選択トランジスタＳＸ２は、ターンオンされうる。このとき、サンプリング回路として動作する第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２及び第１プリチャージ選択トランジスタＰＳＸ１がターンオフされうる。
【0067】
リセット電圧ＲＳＴ及びイメージ電圧ＳＩＧがピクセル信号ＰＸＳとして、第２選択トランジスタＳＸ２を介し、カラムラインＣＬに出力されうる。
【0068】
図５は、本開示の例示的実施形態によるピクセルに提供される制御信号及びランプ信号を図示したタイミング図である。
【0069】
図５は、図３のピクセルＰＸａがグローバルシャッタモードで動作するとき、グローバル信号ダンピング期間（ＧＳＤＰ）及びローリングリードアウト期間（ＲＯＰ）において、ピクセルＰＸａに提供される制御信号及びランプ信号を示す。図３を共に参照して説明する。
【0070】
ピクセルＰＸａがグローバルシャッタモードで動作するとき、第２選択信号ＳＥＬ２は、ローレベルであり、第２選択トランジスタＳＸ２は、ロジックローの第２選択信号ＳＥＬ２に応答してターンオフされうる。本実施形態においてピクセルＰＸａは、ハイコンバージョンゲインモードで動作すると仮定する。コンバージョンゲイン制御トランジスタＤＣＧは、ローレベルのゲイン制御信号ＣＧＳに応答してターンオフされうる。ただし、コンバージョンゲイン制御トランジスタＤＣＧが、リセットトランジスタＲＸとフローティングディフュージョンノードＦＤとの間に連結されているので、リセットトランジスタＲＸがフローティングディフュージョンノードＦＤをリセットするためにターンオンされるとき、コンバージョンゲイン制御トランジスタＤＣＧもターンオンされうる。
【0071】
グローバル信号ダンピング期間（ＧＳＤＰ）において、プリチャージ信号ＰＣ、第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２は、ハイレベルを維持しうる。それにより、第１駆動トランジスタＤＸ１が動作し、第１駆動トランジスタＤＸ１から出力される信号が、第１ノードＮ１に伝達されうる。また、グローバル信号ダンピング期間（ＧＳＤＰ）において、第１選択信号ＳＥＬ１は、ローレベルであり、第１選択トランジスタＳＸ１は、ローレベルの第１選択信号ＳＥＬ１に応答してターンオフされうる。
【0072】
グローバル信号ダンピング期間（ＧＳＤＰ）において、初期に第１リセット時間ＲＴ１１の間、リセット制御信号ＲＳ及びゲイン制御信号ＣＧＳは、ハイレベルを維持し、リセットトランジスタＲＸ及びコンバージョンゲイン制御トランジスタＤＣＧは、ハイレベルのリセット信号ＲＳ及びゲイン制御信号ＣＧＳに応答してターンオンされることにより、フローティングディフュージョンノードＦＤをリセット（または、初期化という）することができる。例えば、フローティングディフュージョンノードＦＤは、ピクセル電圧ＶＰＩＸにリセットされうる。その後、ゲイン制御信号ＣＧＳは、ローレベルに遷移され、コンバージョンゲイン制御トランジスタＤＣＧは、ローレベルのゲイン制御信号ＣＧＳに応答してターンオフされうる。従って、ピクセルＰＸａは、ハイコンバージョンゲインモードで動作しうる。
【0073】
第１駆動トランジスタＤＸ１は、リセットされたフローティングディフュージョンノードＦＤの電圧レベルを示す第１電圧（例えば、リセット電圧）を第１ノードＮ１に出力することができる。
【0074】
第１セトリング時間ＳＴ１の間、第１サンプリングトランジスタＳＭＰ１がハイレベルの第１サンプリング信号ＳＰＳ１に応答してターンオンされうる。第１セトリング時間ＳＴ１の間、第１ノードＮ１の第１電圧を基に、第１キャパシタＣ１が充電されうる。第３ノードＮ３に第１電圧がセトリングされるまで、第１キャパシタＣ１が充電されうる。それにより、第１キャパシタＣ１に、第１電圧（例えば、リセット電圧）がサンプリングされうる。例えば、第１キャパシタＣ１に、ピクセル電圧ＶＰＩＸと該第１電圧との差に該当する電圧が保存されうる。一実施形態において、第１キャパシタＣ１の第２端子に接地電圧が印加される場合、第１キャパシタＣ１に、第１電圧が保存されうる。
【0075】
その後、転送期間ＴＴにおいて、転送トランジスタＴＸが、ハイレベルの転送制御信号ＴＳに応答してターンオンされ、フォトダイオードＰＤで生成された電荷（光電荷）をフローティングディフュージョンノードＦＤに転送することができる。フローティングディフュージョンノードＦＤに電荷が蓄積されうる。第１駆動トランジスタＤＸ１は、電荷が蓄積されたフローティングディフュージョンノードＦＤの電圧を示す第２電圧（例えば、イメージ電圧）を、第２ノードＮ２に出力することができる。
【0076】
第２セトリング時間ＳＴ２の間、第２サンプリングトランジスタＳＭＰ２がハイレベルの第２サンプリング信号ＳＰＳ２に応答してターンオンされうる。第２セトリング時間ＳＴ２の間、第２電圧を基に、第２キャパシタＣ２が充電されうる。第４ノードＮ４に第２電圧がセトリングされるまで、第２キャパシタＣ２が充電されうる。それにより、第２キャパシタＣ２に、第２電圧（例えば、イメージ電圧）がサンプリングされうる。例えば、第２キャパシタＣ２に、ピクセル電圧ＶＰＩＸと該第２電圧との差に該当する電圧が保存されうる。一実施形態において、第２キャパシタＣ２の第２端子に接地電圧が印加される場合、第２キャパシタＣ２に第２電圧が保存されうる。
【0077】
その後、ローリングリードアウト期間（ＲＯＰ）において、第１キャパシタＣ１及び第２キャパシタＣ２にサンプリングされた第１電圧（例えば、リセット電圧）及び第２電圧（例えば、イメージ電圧）がリードアウトされうる。ローリングリードアウト期間（ＲＯＰ）において、プリチャージ信号ＰＣ及び第１選択信号は、ハイレベルを維持し、ハイレベルのプリチャージ信号ＰＣに応答し、プリチャージトレジストＰＣＸは、オン状態を維持しうる。
【0078】
第２リセット時間ＲＴ１２の間、ハイレベルのリセット制御信号ＲＳ及びコンバージョンゲイン制御信号ＣＧＳに応答してターンオンされ、フローティングディフュージョンノードＦＤがリセットされうる。このとき、第２リセット時間ＲＴ１２の少なくとも一部時間の間、転送トランジスタＴＸがハイレベルの転送制御信号ＲＳに応答してターンオンされ、フォトダイオードに残っている光電荷を除去することができる。
【0079】
第１プリチャージ時間ＰＴ１の間、ハイレベルの第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２に応答し、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２がターンオンされうる。一実施形態において、第１プリチャージ時間ＰＴ１は、第２リセット時間ＲＴ１２の少なくとも一部とオーバーラップされうる。フローティングディフュージョンノードＦＤのリセットレベルを示す第１電圧を基に、第２ノードＮ２がプリチャージされうる。本開示において、第２ノードＮ２がプリチャージされるというのは、第２ノードＮ２がリセットされるということと同じ意味を有しうる。
【0080】
その後、第１チャージシェアリング期間ＣＳ１の間、第１サンプリングトランジスタＳＭＰ１が、ハイレベルの第１サンプリング信号ＳＰＳ１に応答してターンオンされうる。第２ノードＮ２と第３ノードＮ３とが連結され、第３ノードＮ３と第２ノードＮ２とがチャージシェアリングすることができる。それにより、第２ノードＮ２が第３ノードＮ３の第１電圧にセトリングされうる。第２駆動トランジスタＤＸ２が第１電圧に対応するリセット電圧ＲＳＴを生成することができる。第１選択トランジスタＳＸ１は、カラムラインＣＬにリセット電圧ＲＳＴを出力することができる。
【0081】
第１チャージシェアリング期間ＣＳ１において、第１サンプリングトランジスタＳＭＰ１がターンオンされた後、リセットリードアウト時間ＲＲＴにおいて、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。
【0082】
リセットリードアウト時間ＲＲＴの間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、リセット電圧ＲＳＴとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、リセット電圧ＲＳＴがデジタル値であるリセット値に変換されうる。
【0083】
リセットリードアウト時間ＲＲＴが経過され、第１サンプリング制御信号ＳＰＳ１がハイレベルからローレベルに遷移された後、第２プリチャージ時間ＰＴ２の間、ハイレベルの第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２に応答し、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２がターンオンされうる。フローティングディフュージョンノードＦＤのリセットレベルを示す第１電圧を基に、第２ノードＮ２がプリチャージされうる。例えば、第２ノードＮ２がリセットされうる。
【0084】
前述のように、第１プリチャージ時間ＰＴ１及び第２プリチャージ時間ＰＴ２の間、第２ノードＮ２がプリチャージされることにより、第２ノードＮ２の電圧レベルが外部変化（例えば、第１サンプリングトランジスタＳＭＰ１のターンオフ時のチャージインジェクション（charge injection）またはクロックフィードスルー（clock feedthrough）など）によって変動されることが防止されうる。それにより、ピクセル別ダークオフセット（dark offset）が最小化されうる。
【0085】
その後、第２チャージシェアリング期間ＣＳ２の間、第２サンプリングトランジスタＳＭＰ２がハイレベルの第２サンプリング信号ＳＰＳ２に応答してターンオンされうる。第２ノードＮ２と第４ノードＮ４とが連結され、第４ノードＮ４と第２ノードＮ２とがチャージシェアリングすることができる。それにより、第２ノードＮ２の電圧が第２電圧にセトリングされうる。第２駆動トランジスタＤＸ２が第２電圧に対応するイメージ電圧ＳＩＧを生成することができる。第１選択トランジスタＳＸ１は、カラムラインＣＬに、イメージ電圧ＳＩＧを出力することができる。
【0086】
第２チャージシェアリング期間ＣＳ２において、第２サンプリングトランジスタＳＭＰ２がターンオンされた後、イメージリードアウト時間ＳＲＴにおいて、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。
【0087】
イメージリードアウト時間ＳＲＴの間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、イメージ電圧ＳＩＧとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、イメージ電圧ＳＩＧがデジタル値であるイメージ値に変換されうる。それにより、グローバルシャッタモードで動作するピクセルアレイ１１０（図１）の１つのロウのピクセルＰＸａのリードアウト動作が完了しうる。
【0088】
【0089】
図６Ａは、図３のピクセルＰＸａがローリングシャッタモード及びハイコンバージョンゲインモードで動作するとき、ピクセルＰＸａに提供される制御信号及びランプ信号を示し、図６Ｂは、図３のピクセルＰＸａがローリングシャッタモード及びイントラデュアルコンバージョンゲインモードで動作するとき、ピクセルＰＸａに提供される制御信号及びランプ信号を示す。以下、図３を共に参照して説明する。
【0090】
【0091】
ピクセルＰＸａがローリングシャッタモードで動作するとき、第１選択信号ＳＥＬ１、第１サンプリング信号ＳＰＳ１、第２サンプリング信号ＳＰＳ２及び第１プリチャージ選択信号ＰＳＥＬ１は、ローレベルであり、第１選択トランジスタＳＸ１、第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２及び第１プリチャージ選択トランジスタＰＳＸ１は、ターンオフされうる。プリチャージ信号ＰＣ及び第２プリチャージ選択信号ＰＳＥＬ２は、ハイレベルであり、プリチャージトランジスタＰＣＸ及び第２プリチャージ選択トランジスタＰＳＸ２は、ターンオンされうる。
【0092】
図６Ａを参照すれば、コンバージョンゲイン制御トランジスタＤＣＧは、ローレベルのゲイン制御信号ＣＧＳに応答してターンオフされうる。ただし、コンバージョンゲイン制御トランジスタＤＣＧが、リセットトランジスタＲＸとフローティングディフュージョンノードＦＤとの間に連結されているので、リセットトランジスタＲＸがフローティングディフュージョンノードＦＤをリセットするためにターンオンされるとき、コンバージョンゲイン制御トランジスタＤＣＧもターンオンされうる。
【0093】
リセット時間ＲＴの間、リセット制御信号ＲＳ及びゲイン制御信号ＣＧＳは、ハイレベルを維持し、リセットトランジスタＲＸ及びコンバージョンゲイン制御トランジスタＤＣＧは、ハイレベルのリセット信号ＲＳ及びゲイン制御信号ＣＧＳに応答してターンオンされることにより、フローティングディフュージョンノードＦＤをリセットすることができる。例えば、フローティングディフュージョンノードＦＤは、ピクセル電圧ＶＰＩＸにリセットされうる。一実施形態において、リセット時間ＲＴは、リードアウト期間以前（例えば、図２Ｂの蓄積期間）から続きうる。その後、ゲイン制御信号ＣＧＳは、ローレベルに遷移され、コンバージョンゲイン制御トランジスタＤＣＧは、ローレベルのゲイン制御信号ＣＧＳに応答してターンオフされうる。従って、ピクセルＰＸａは、ハイコンバージョンゲインモードで動作しうる。
【0094】
第１駆動トランジスタＤＸ１は、リセットされたフローティングディフュージョンノードＦＤの電圧レベルを示す第１電圧（例えば、リセット電圧）を第１ノードＮ１に出力することができる。
【0095】
ピクセルＰＸａがローリングシャッタモードで動作するとき、リードアウト期間において、第２選択信号ＳＥＬ２は、ハイレベルを維持し、第２選択トランジスタＳＸ２は、ハイレベルの第２選択信号ＳＥＬ２に応答してターンオンされうる。第２選択トランジスタＳＸ２は、第１ノードＮ１から出力される第１電圧、言い替えれば、リセット電圧ＲＳＴをピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0096】
リセットリードアウト時間ＲＲＴにおいて、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。
【0097】
リセットリードアウト時間ＲＲＴの間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、リセット電圧ＲＳＴとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、リセット電圧ＲＳＴがデジタル値であるリセット値に変換されうる。
【0098】
その後、転送制御信号ＴＳがローレベルからハイレベルに遷移され、転送期間ＴＴの間、転送トランジスタＴＸは、ハイレベルの転送制御信号ＴＳに応答してターンオンされうる。転送トランジスタＴＸは、フォトダイオードＰＤで生成して累積した光電荷を、フローティングディフュージョンノードＦＤに転送することができる。
【0099】
第１駆動トランジスタＤＸ１は、光電荷が蓄積されたフローティングディフュージョンノードＦＤの電圧レベルを示す第２電圧（例えば、イメージ電圧）を、第１ノードＮ１に出力することができる。第２選択トランジスタＳＸ２は、第１ノードＮ１から出力される第１電圧、言い替えれば、イメージ電圧ＳＩＧを、ピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0100】
イメージリードアウト時間ＳＲＴにおいて、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。イメージリードアウト時間ＳＲＴの間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、イメージ電圧ＳＩＧとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、イメージ電圧ＳＩＧがデジタル値であるイメージ値に変換されうる。
【0101】
それにより、ローリングシャッタモード及びハイコンバージョンゲインモードで動作するピクセルアレイ１１０（図１）の１つのロウのピクセルＰＸａのリードアウト動作が完了しうる。
【0102】
図６Ｂを参照すれば、リードアウト期間において、第１サブ期間ＳＰ１及び第４サブ期間ＳＰ４において、ゲイン制御信号ＣＧＳは、ハイレベルであり、第２サブ期間ＳＰ２及び第３サブ期間ＳＰ３において、ゲイン制御信号ＣＧＳがローレベルであるとしうる。例えば、ピクセルＰＸａは、第１サブ期間ＳＰ１及び第４サブ期間ＳＰ４において、ローコンバージョンゲインＬＣＧ）モードで動作し、第２サブ期間ＳＰ２及び第３サブ期間ＳＰ３において、ハイコンバージョンゲイン（ＨＣＧ）モードで動作しうる。例えば、ピクセルＰＸａは、１回の露出後の１リードアウト期間において、デュアルコンバージョンゲインモードで動作しうる。それにより、１フレームの間、ピクセルアレイ１１０（図１）がデュアルコンバージョンゲインモードで動作しうる。
【0103】
第１サブ期間ＳＰ１の間、ハイレベルのゲイン制御信号ＣＧＳに応答し、コンバージョンゲイン制御トランジスタＤＣＧがターンオンされ、ピクセルＰＸａは、ローコンバージョンゲインＬＣＧ）モードで動作しうる。
【0104】
リセット時間ＲＴの間、リセット制御信号ＲＳは、ハイレベルを維持し、リセットトランジスタＲＸは、ハイレベルのリセット制御信号ＲＳに応答してターンオンされることにより、フローティングディフュージョンノードＦＤをリセットすることができる。例えば、フローティングディフュージョンノードＦＤは、ピクセル電圧ＶＰＩＸにリセットされうる。
【0105】
第１駆動トランジスタＤＸ１は、ローコンバージョンゲインＬＣＧ）モードでリセットされたフローティングディフュージョンノードＦＤの電圧レベルを示す第１リセット電圧ＲＳＴ＿Ｌを第１ノードＮ１に出力することができる。第１リセット電圧ＲＳＴ＿Ｌは、ローコンバージョンゲインＬＣＧ）モードにおけるリセット電圧を示す。第２選択トランジスタＳＸ２は、第１リセット電圧ＲＳＴ＿Ｌをピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0106】
第１リセットリードアウト時間ＲＲＴ１において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。第１リセットリードアウト時間ＲＲＴ１の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、第１リセット電圧ＲＳＴ＿Ｌとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、第１リセット電圧ＲＳＴ＿Ｌがデジタル値である第１リセット値に変換されうる。
【0107】
その後、ゲイン制御信号ＣＧＳは、ハイレベルからローレベルに遷移されうる。第２サブ期間ＳＰ２の間、ローレベルのゲイン制御信号ＣＧＳに応答し、コンバージョンゲイン制御トランジスタＤＣＧがターンオフされ、ピクセルＰＸａは、ハイコンバージョンゲイン（ＨＣＧ）モードで動作しうる。
【0108】
コンバージョンゲイン制御トランジスタＤＣＧがターンオフされることにより、リセットされたフローティングディフュージョンノードＦＤの電圧レベルが変動されうる。例えば、コンバージョンゲイン制御トランジスタＤＣＧのゲート端子と、フローティングディフュージョンノードＦＤとの寄生キャパシタのキャパシタンスが変更され、それにより、フローティングディフュージョンノードＦＤの電圧レベルが変動されうる。
【0109】
第１駆動トランジスタＤＸ１は、ハイコンバージョンゲイン（ＨＣＧ）モードでリセットされたフローティングディフュージョンノードＦＤの電圧レベルを示す第２リセット電圧ＲＳＴ＿Ｈを、第１ノードＮ１に出力することができる。第２リセット電圧ＲＳＴ＿Ｈは、ハイコンバージョンゲイン（ＨＣＧ）モードにおけるリセット電圧を示す。第２選択トランジスタＳＸ２は、第２リセット電圧ＲＳＴ＿Ｈをピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0110】
第２リセットリードアウト時間ＲＲＴ２において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。第２リセットリードアウト時間ＲＲＴ２の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと第２リセット電圧ＲＳＴ＿Ｈとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、第２リセット電圧ＲＳＴ＿Ｈがデジタル値である第２リセット値に変換されうる。
【0111】
第３サブ期間ＳＰ３の間、ゲイン制御信号ＣＧＳは、続けてローレベルを維持しうる。ローレベルのゲイン制御信号ＣＧＳに応答し、コンバージョンゲイン制御トランジスタＤＣＧがターンオフされ、ピクセルＰＸａは、ハイコンバージョンゲイン（ＨＣＧ）モードで動作しうる。
【0112】
第１転送期間ＴＴ１において、転送制御信号ＴＳがハイレベルにトグリングすることができる。ハイレベルの転送制御信号ＴＳに応答し、転送トランジスタＴＸがターンオンされ、フォトダイオードＰＤで生成されて蓄積された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。フローティングディフュージョンノードＦＤの電圧レベルは、低くなりうる。
【0113】
第１駆動トランジスタＤＸ１は、ハイコンバージョンゲイン（ＨＣＧ）モードで光電荷が蓄積されたフローティングディフュージョンノードＦＤの電圧レベルを示す第２イメージ電圧ＳＩＧ＿Ｈを、第１ノードＮ１に出力することができる。第２イメージ電圧ＳＩＧ＿Ｈは、ハイコンバージョンゲイン（ＨＣＧ）モードにおけるイメージ電圧を示す。第２選択トランジスタＳＸ２は、第２イメージ電圧ＳＩＧ＿Ｈを、ピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0114】
第１イメージリードアウト時間ＳＲＴ１において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる第１イメージリードアウト時間ＳＲＴ１の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと第２イメージ電圧ＳＩＧ＿Ｈとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、第２イメージ電圧ＳＩＧ＿Ｈがデジタル値である第２イメージ値に変換されうる。
【0115】
その後、ゲイン制御信号ＣＧＳは、ローレベルからハイレベルに遷移されうる。第４サブ期間ＳＰ４の間、ハイレベルのゲイン制御信号ＣＧＳに応答し、コンバージョンゲイン制御トランジスタＤＣＧがターンオンされ、ピクセルＰＸａは、ローコンバージョンゲインＬＣＧ）モードで動作しうる。
【0116】
コンバージョンゲイン制御トランジスタＤＣＧがターンオンされることにより、フローティングディフュージョンノードＦＤに形成される寄生キャパシタのキャパシタンスが、第２サブ期間ＳＰ２におけるキャパシタンスより増大されうる。それにより、フローティングディフュージョンノードＦＤの電圧レベルが低減しうる。
【0117】
第２転送期間ＴＴ２において、転送制御信号ＴＳがハイレベルにトグリングすることができる。ハイレベルの転送制御信号ＴＳに応答し、転送トランジスタＴＸがターンオンされ、フォトダイオードＰＤに残っていた光電荷、及び第１転送期間ＴＴ１以後から第２転送期間ＴＴ２以前までフォトダイオードＰＤで生成されて蓄積された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。
【0118】
第１駆動トランジスタＤＸ１は、ローコンバージョンゲインＬＣＧ）モードで光電荷が蓄積されたフローティングディフュージョンノードＦＤの電圧レベルを示す第１イメージ電圧ＳＩＧ＿Ｌを、第１ノードＮ１に出力することができる。第１イメージ電圧ＳＩＧ＿Ｌは、ローコンバージョンゲインＬＣＧ）モードにおけるイメージ電圧を示す。第２選択トランジスタＳＸ２は、第１イメージ電圧ＳＩＧ＿Ｌを、ピクセル信号ＰＸＳとしてカラムラインＣＬに出力することができる。
【0119】
第２イメージリードアウト時間ＳＲＴ２において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる第２イメージリードアウト時間ＳＲＴ２の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと第１イメージ電圧ＳＩＧ＿Ｌとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、第１イメージ電圧ＳＩＧ＿Ｌがデジタル値である第１イメージ値に変換されうる。
【0120】
第１イメージ値から第１リセット値が差し引かれた値がローコンバージョンゲインＬＣＧ）モードにおけるピクセル値として生成され、第２イメージ値から第２リセット値が差し引かれた値がハイコンバージョンゲイン（ＨＣＧ）モードにおけるピクセル値として生成されうる。ローコンバージョンゲインＬＣＧ）モードにおける複数のピクセル値を基に、ローコンバージョンゲインＬＣＧ）イメージデータが生成され、ハイコンバージョンゲイン（ＨＣＧ）モードにおける複数のピクセル値を基に、ハイコンバージョンゲイン（ＨＣＧ）イメージデータが生成されうる。ハイコンバージョンゲイン（ＨＣＧ）イメージデータの輝度は、ローコンバージョンゲインＬＣＧ）イメージデータの輝度とは異なりうる。信号プロセッサ１９０（図１）、または外部プロセッサは、ローコンバージョンゲインＬＣＧ）イメージデータ及びハイコンバージョンゲイン（ＨＣＧ）イメージデータを併合し、ＨＤＲ（high dynamic range）イメージデータを生成することができる。
【0121】
図７は、本開示の例示的実施形態によるピクセルを示す回路図である。
【0122】
図７を参照すれば、ピクセルＰＸｂは、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２及びピクセル信号生成回路ＰＳＣｂを含みうる。ピクセル信号生成回路ＰＳＣｂは、複数のトランジスタＴＸ１，ＴＸ２，ＲＸ，ＤＣＧ，ＤＸ１，ＰＳＸ１，ＰＳＸ２，ＰＣＸ，ＳＭＰ１，ＳＭＰ２，ＳＭＰ３，ＤＸ２，ＳＸ１，ＳＸ２、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３を含みうる。ピクセル信号生成回路ＰＳＣａには、制御信号ＴＳ１，ＴＳ２，ＲＳ、ＣＧＳ，ＰＳＥＬ１，ＰＳＥＬ２，ＰＣ，ＳＰＳ１，ＳＰＳ２，ＳＰＳ３，ＳＥＬ１，ＳＥＬ２が印加され、前記制御信号のうち少なくとも一部は、ロウドライバ１２０で生成されうる。
【0123】
図３のピクセルＰＸａと比較すれば、ピクセルＰＸａは、フォトダイオードＰＤ及び転送トランジスタＴＸを含み、図７のピクセルＰＸｂは、第１フォトダイオードＰＤ１及び第１転送トランジスタＴＸ１、第２フォトダイオードＰＤ２及び第２転送トランジスタＴＸ２を含むものでもある。例えば、ピクセルＰＸｂは、フォトダイオード、及びフォトダイオードに対応する転送トランジスタを１対さらに含みうる。
【0124】
また、図３のピクセルＰＸａは、第１キャパシタＣ１及び第２キャパシタＣ２、並びに第１キャパシタＣ１及び第２キャパシタＣ２と、第２ノードＮ２との間にそれぞれ連結される第１サンプリングトランジスタＳＭＰ１及び第２サンプリングトランジスタＳＭＰ２を含み、図７のピクセルＰＸｂは、第３キャパシタＣ３、及び第３キャパシタＣ３と第２ノードＮ２との間に連結される第３サンプリングトランジスタＳＭＰ３をさらに含むものでもある。
【0125】
第１転送トランジスタＴＸ１は、第１フォトダイオードＰＤ１とフローティングディフュージョンノードＦＤとの間に連結されうる。第１転送トランジスタＴＸ１は、第１転送制御信号ＴＳ１に応答してターンオンまたはターンオフされ、第１転送トランジスタＴＸ１は、ターンオンされ、第１フォトダイオードＰＤ１で生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。
【0126】
第２転送トランジスタＴＸ２は、第２フォトダイオードＰＤ２とフローティングディフュージョンノードＦＤとの間に連結されうる。第２転送トランジスタＴＸ２は、第２転送制御信号ＴＳ２に応答してターンオンまたはターンオフされ、第２転送トランジスタＴＸ２は、ターンオンされ、第２フォトダイオードＰＤ２で生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。
【0127】
第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２、第３サンプリングトランジスタＳＭＰ３、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３は、ピクセルＰＸｂがグローバルシャッタモードで動作するとき、第１ノードＮ１を介して出力される第１電圧（例えば、リセット電圧）、第２電圧（例えば、第１イメージ電圧）及び第３電圧（例えば、第２イメージ電圧）をサンプリングするためのサンプリング回路として動作しうる。ここで、該第１イメージ電圧は、第１フォトダイオードＰＤ１で生成される光電荷がフローティングディフュージョンノードＦＤに蓄積されたとき、フローティングディフュージョンノードＦＤの電圧レベルに対応して生成されるイメージ電圧であり、該第２イメージ電圧は、第２フォトダイオードＰＤ２、または第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成される光電荷がフローティングディフュージョンノードＦＤに蓄積されたとき、フローティングディフュージョンノードＦＤの電圧レベルに対応して生成されるイメージ電圧でもある。
【0128】
第１サンプリングトランジスタＳＭＰ１の第１端子は、第２ノードＮ２に連結され、第１サンプリングトランジスタＳＭＰ１の第２端子は、第３ノードＮ３に連結されうる。第１キャパシタＣ１の第１端子は、第３ノードＮ３に連結され、第２端子には、ピクセル電圧ＶＰＩＸが印加されうる。一実施形態において、第１キャパシタＣ１の第２端子には、接地電圧が印加されうる。第１サンプリングトランジスタＳＭＰ１は、第１サンプリング制御信号ＳＰＳ１に応答してターンオンまたはターンオフされ、ターンオンされて第１キャパシタＣ１と第２ノードＮ２とを連結することができる。
【0129】
第２サンプリングトランジスタＳＭＰ２の第１端子は、第２ノードＮ２に連結され、第２サンプリングトランジスタＳＭＰ２の第２端子は、第４ノードＮ４に連結されうる。第２キャパシタＣ２の第１端子は、第４ノードＮ４に連結され、第２端子には、ピクセル電圧ＶＰＩＸが印加されうる。一実施形態において、第２キャパシタＣ２の第２端子には、接地電圧が印加されうる。第２サンプリングトランジスタＳＭＰ２は、第２サンプリング制御信号ＳＰＳ２に応答してターンオンまたはターンオフされ、ターンオンされて第２キャパシタＣ２と第２ノードＮ２とを連結することができる。
【0130】
第３サンプリングトランジスタＳＭＰ３の第１端子は、第２ノードＮ２に連結され、第３サンプリングトランジスタＳＭＰ３の第２端子は、第５ノードＮ５に連結されうる。第３キャパシタＣ３の第１端子は、第５ノードＮ５に連結され、第２端子には、ピクセル電圧ＶＰＩＸが印加されうる。一実施形態において、第３キャパシタＣ３の第２端子には、接地電圧が印加されうる。第３サンプリングトランジスタＳＭＰ３は、第３サンプリング制御信号ＳＰＳ３に応答してターンオンまたはターンオフされ、ターンオンされて第３キャパシタＣ３と第３ノードＮ３とを連結することができる。
【0131】
第１キャパシタＣ１は、リセット動作によるリセット電圧をサンプリングし、第２キャパシタＣ２は、第１イメージ電圧をサンプリングし、第３キャパシタＣ３は、第２イメージ電圧をサンプリングすることができる。
【0132】
ピクセルＰＸｂの他の構成、例えば、リセットトランジスタＲＸ、コンバージョンゲイン制御トランジスタＤＣＧ、第１駆動トランジスタＤＸ１、第１プリチャージ選択トランジスタＰＳＸ１、第２プリチャージ選択トランジスタＰＳＸ２、プリチャージトランジスタＰＣＸ、第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２、第２駆動トランジスタＤＸ２、第１選択トランジスタＳＸ１及び第２選択トランジスタＳＸ２の動作は、図３のピクセルＰＸａと同一であるが、重複説明は、省略する。
【0133】
【0134】
図８Ａ及び図８Ｂを参照すれば、ピクセルＰＸｂは、マイクロレンズＭＬ、カラーフィルタＣＦ、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２、フローティングディフュージョンノードＦＤ、並びに配線層ＷＬを含みうる。
【0135】
マイクロレンズＭＬ下にカラーフィルタＣＦが配され、カラーフィルタＣＦ下に第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２が配されうる。第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２は、基板ＳＵＢに形成され、フローティングディフュージョンノードＦＤも基板ＳＵＢに形成されうる。図示されていないが、基板ＳＵＢに、トランジスタ、例えば、リセットトランジスタＲＸ、コンバージョンゲイン制御トランジスタＤＣＧ、第１駆動トランジスタＤＸ１、第１プリチャージ選択トランジスタＰＳＸ１、第２プリチャージ選択トランジスタＰＳＸ２、プリチャージトランジスタＰＣＸ、第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２、第２駆動トランジスタＤＸ２、第１選択トランジスタＳＸ１及び第２選択トランジスタＳＸ２が形成され、配線層ＷＬには、前記トランジスタを連結する配線、及び前記トランジスタの制御信号を伝送するロウラインが形成されうる。
【0136】
本実施形態において、マイクロレンズＭＬ下に、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２が並んで配されうる。第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２は、マイクロレンズＭＬの光軸ＭＬＸを中心に、左右（または、上（top）下（bottom））にそれぞれ配されうる。第１フォトダイオードＰＤ１は、光軸ＭＬＸの右側を介して収集される第１光信号Ｌ１を受信し、第２フォトダイオードＰＤ２は、光軸ＭＬＸの左側を介して収集される第２光信号Ｌ２を受信することができる。
【0137】
イメージセンサ１００（図１）は、撮像装置のオートフォーカスのためのオートフォーカスデータを生成することができ、図７のピクセルＰＸｂは、第１光信号Ｌ１及び第２光信号Ｌ２を基に、第１ピクセル値及び第２ピクセル値を生成することができ、該第１ピクセル値及び該第２ピクセル値を基に生成される両眼視差信号がオートフォーカスデータに利用されうる。図７のピクセルＰＸｂは、オートフォーカスデータを生成するのに利用される焦点ピクセルとしうる。
【0138】
一実施形態において、ピクセルアレイ１１０（図１）に具備される複数のピクセルＰＸが焦点ピクセルであってもよい。一実施形態において、ピクセルアレイ１１０（図１）に具備される複数のピクセルＰＸのうち一部ピクセルが焦点ピクセルであってもよい。例えば、該焦点ピクセルは、ピクセルアレイ１１０の複数のピクセルＰＸ間に配されうる。
【0139】
【0140】
図９Ａは、図７のピクセルＰＸｂがグローバルシャッタモードで動作するとき、グローバル信号ダンピング期間（ＧＳＤＰ）及びローリングリードアウト期間（ＲＯＰ）において、ピクセルＰＸｂに提供される制御信号及びランプ信号を示し、図９Ｂは、図７のピクセルＰＸｂがローリングシャッタモードで動作するとき、リードアウト期間において、ピクセルＰＸｂに提供される制御信号及びランプ信号を示す。図７を共に参照して説明する。
【0141】
図９Ａ及び図９Ｂにおいて、ピクセルＰＸｂは、ローコンバージョンゲインモードで動作すると仮定する。従って、ゲイン制御信号ＣＧＳは、ハイレベルであるとしうる。ピクセルＰＸｂがハイコンバージョンゲインモードで動作するとき、ゲイン制御信号ＣＧＳは、ローレベルであるが、ただし、リセット制御信号ＲＳがハイレベルであるとき、ゲイン制御信号ＣＧＳもハイレベルにされうる。
【0142】
図７及び図９Ａを参照すれば、ピクセルＰＸｂがグローバルシャッタモードで動作するが、第２選択信号ＳＥＬ２は、ローレベルであり、ローレベルの第２選択信号ＳＥＬ２に応答し、第２選択トランジスタＳＸ２は、ターンオフされうる。
【0143】
リセット期間ＲＳＴＰにおいて、少なくとも一部期間において、第１転送トランジスタＴＸ１及び第２転送トランジスタＴＸ２がハイレベルの第１転送制御信号ＴＳ１及び第２転送制御信号ＴＳ２に応答してターンオンされ、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２に残っている光電荷がフローティングディフュージョンノードＦＤに転送されうる。それにより、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２がリセットされうる。ここで、フォトダイオードのリセットは、光電荷が除去されたことを意味する。その後、リセット制御信号ＲＳがローレベルからハイレベルに遷移され、フローティングディフュージョンノードＦＤがリセットされることにより、フローティングディフュージョンノードＦＤに転送された光電荷が除去されうる。
【0144】
蓄積期間ＩＮＴＰにおいて、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２は、受信された光信号を基に、光電荷を生成して蓄積することができる。
【0145】
グローバル信号ダンピング期間（ＧＳＤＰ）において、プリチャージ信号ＰＣ、第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２は、ハイレベルを維持しうる。それにより、第１駆動トランジスタＤＸ１が動作し、第１駆動トランジスタＤＸ１から出力される信号が、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３にサンプリングされうる。
【0146】
第１セトリング時間ＳＴ１の間、第１サンプリングトランジスタＳＭＰ１がハイレベルの第１サンプリング信号ＳＰＳ１に応答してターンオンされ、リセットされたフローティングディフュージョンノードＦＤの電圧レベルに対応する第１電圧（例えば、リセット電圧）を基に、第３ノードＮ３に第１電圧がセトリングされるまで、第１キャパシタＣ１が充電されうる。それにより、第１キャパシタＣ１に第１電圧（例えば、リセット電圧）がサンプリングされうる。
【0147】
その後、第１転送制御信号ＴＳ１がローレベルからハイレベルに遷移されうる。第１転送期間ＴＴ１の間、ハイレベルの第１転送制御信号ＴＳ１に応答し、第１転送トランジスタＴＸ１がターンオンされ、第１蓄積時間ＩＴ１の間、第１フォトダイオードＰＤで生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。フローティングディフュージョンノードＦＤに、第１フォトダイオードＰＤ１で生成された光電荷が蓄積され、第１駆動トランジスタＤＸ１が、蓄積されたフローティングディフュージョンノードＦＤの電圧レベルに対応する第２電圧（例えば、第１イメージ電圧）を、第１ノードＮ１に出力することができる。
【0148】
第２セトリング時間ＳＴ２の間、第２サンプリングトランジスタＳＭＰ２が、ハイレベルの第２サンプリング信号ＳＰＳ２に応答してターンオンされ、第２電圧を基に、第４ノードＮ４に第２電圧がセトリングされるまで、第２キャパシタＣ２が充電されうる。それにより、第２キャパシタＣ２に、第２電圧（例えば、第１イメージ電圧）がサンプリングされうる。ここで、該第１イメージ電圧は、図８Ｂを参照して説明されたように、ピクセルＰＸｂの光軸ＭＬＸの右側を介して収集される第１光信号Ｌ１（図８Ｂ）に対応するピクセル信号であるとしうる。
【0149】
その後、第１転送制御信号ＴＳ１及び第２転送制御信号ＴＳ２がローレベルからハイレベルに遷移されうる。第２転送期間ＴＴ２の間、ハイレベルの第２転送制御信号ＴＳ２に応答し、第２転送トランジスタＴＸ２がターンオンされ、第２蓄積時間ＩＴ２の間、第２フォトダイオードＰＤ２で生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。また、ハイレベルの第１転送制御信号ＴＳ１に応答し、第１転送トランジスタＴＸ１がターンオンされ、第１フォトダイオードＰＤに残っていた光電荷、及び第１転送期間ＴＴ１後に生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。フローティングディフュージョンノードＦＤに、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された光電荷が蓄積され、第１駆動トランジスタＤＸ１が、蓄積されたフローティングディフュージョンノードＦＤの電圧レベルに対応する第３電圧（例えば、第２イメージ電圧）を、第１ノードＮ１に出力することができる。
【0150】
第３セトリング時間ＳＴ３の間、第３サンプリングトランジスタＳＭＰ３が、ハイレベルの第３サンプリング信号ＳＰＳ３に応答してターンオンされ、第３電圧を基に、第５ノードＮ５に第４電圧がセトリングされるまで、第４キャパシタＣ４が充電されうる。それにより、第３キャパシタＣ３に、第３電圧（例えば、第２イメージ電圧）がサンプリングされうる。ここで、第２イメージ電圧は、図８Ｂを参照し、第１光信号Ｌ１（図８Ｂ）と第２光信号（図８ＢのＬ２）との和、言い替えれば、ピクセルＰＸｂに受信される全体光信号に対応するピクセル信号であるとしうる。
【0151】
その後、リセット時間ＲＴの間、ハイレベルのリセット制御信号ＲＳに応答し、フローティングディフュージョンノードＦＤがリセットされ、第１プリチャージ時間ＰＴ１の間、ハイレベルの第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２に応答し、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２がターンオンされ、第１駆動トランジスタＤＸ１から出力されるフローティングディフュージョンノードＦＤのリセットレベルを示す第１電圧を基に、第２ノードＮ２がプリチャージされうる。
【0152】
その後、第１チャージシェアリング期間ＣＳ１の間、第１サンプリングトランジスタＳＭＰ１が、ハイレベルの第１サンプリング信号ＳＰＳ１に応答してターンオンされうる。第２ノードＮ２と第３ノードＮ３とが連結され、第３ノードＮ３と第２ノードＮ２とがチャージシェアリングすることができる。それにより、第２ノードＮ２が第３ノードＮ３の第１電圧にセトリングされうる。第２駆動トランジスタＤＸ２が、第１電圧に対応するリセット電圧ＲＳＴを生成することができる。第１選択トランジスタＳＸ１は、カラムラインＣＬに、リセット電圧ＲＳＴを出力することができる。
【0153】
第１チャージシェアリング期間ＣＳ１において、第１サンプリングトランジスタＳＭＰ１がターンオンされた後、リセットリードアウト時間ＲＲＴにおいて、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。
【0154】
リセットリードアウト時間ＲＲＴの間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、リセット電圧ＲＳＴとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、リセット電圧ＲＳＴがデジタル値であるリセット値に変換されうる。
【0155】
リセットリードアウト時間ＲＲＴが経過され、第１サンプリング制御信号ＳＰＳ１がハイレベルからローレベルに遷移された後、第２プリチャージ時間ＰＴ２の間、ハイレベルの第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２に応答し、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２がターンオンされ、フローティングディフュージョンノードＦＤのリセットレベルを示す第１電圧を基に、第２ノードＮ２がプリチャージされうる。
【0156】
第２チャージシェアリング期間ＣＳ２の間、第２サンプリングトランジスタＳＭＰ２が、ハイレベルの第２サンプリング信号ＳＰＳ２に応答してターンオンされうる。第２ノードＮ２と第４ノードＮ４とが連結され、第４ノードＮ４と第２ノードＮ２とがチャージシェアリングすることができる。それにより、第２ノードＮ２の電圧が第２電圧にセトリングされうる。第２駆動トランジスタＤＸ２が、第２電圧に対応する第１イメージ電圧ＳＩＧＬを生成することができる。第１選択トランジスタＳＸ１は、カラムラインＣＬに、第１イメージ電圧ＳＩＧＬを出力することができる。
【0157】
第２チャージシェアリング期間ＣＳ２において、第２サンプリングトランジスタＳＭＰ２がターンオンされた後、第１イメージリードアウト時間ＳＲＴ１において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。
【0158】
第１イメージリードアウト時間ＳＲＴ１の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、第１イメージ電圧ＳＩＧＬとを比較することができる。それにより、ＡＤＣ回路１４０（図１）で第１イメージ電圧ＳＩＧＬがデジタル値である第１イメージ値に変換されうる。
【0159】
第２チャージシェアリング期間ＣＳ２が経過され、第２サンプリング制御信号ＳＰＳ２がハイレベルからローレベルに遷移された後、第３プリチャージ時間ＰＴ３の間、ハイレベルの第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２に応答し、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２がターンオンされ、フローティングディフュージョンノードＦＤのリセットレベルを示す第１電圧を基に、第２ノードＮ２がプリチャージされうる。
【0160】
第３チャージシェアリング期間ＣＳ３の間、第３サンプリングトランジスタＳＭＰ３が、ハイレベルの第３サンプリング信号ＳＰＳ３に応答してターンオンされうる。第２ノードＮ２と第５ノードＮ５とが連結され、第５ノードＮ５と第２ノードＮ２とがチャージシェアリングすることができる。それにより、第２ノードＮ２の電圧が第３電圧にセトリングされうる。第２駆動トランジスタＤＸ２が、第３電圧に対応する第２イメージ電圧ＳＩＧＬＲを生成することができる。第１選択トランジスタＳＸ１は、カラムラインＣＬに第２イメージ電圧ＳＩＧＬＲを出力することができる。
【0161】
第３チャージシェアリング期間ＣＳ３において、第３サンプリングトランジスタＳＭＰ３がターンオンされた後、第２イメージリードアウト時間ＳＲＴ２において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。
【0162】
第２イメージリードアウト時間ＳＲＴ２の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、第２イメージ電圧ＳＩＧＬＲとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、第２イメージ電圧ＳＩＧＬＲがデジタル値である第２イメージ値に変換されうる。
【0163】
図７及び図９Ｂを参照すれば、ピクセルＰＸｂがローリングシャッタモードで動作するが、第１選択信号ＳＥＬ１、第１サンプリング信号ＳＰＳ１、第２サンプリング信号ＳＰＳ２及び第３サンプリング信号ＳＰＳ３、並びに第１プリチャージ選択信号ＰＳＥＬ１は、ローレベルであり、ローレベルの第１選択信号ＳＥＬ１、第１サンプリング信号ＳＰＳ１、第２サンプリング信号ＳＰＳ２及び第３サンプリング信号ＳＰＳ３、並びに第１プリチャージ選択信号ＰＳＥＬ１に応答し、第１選択トランジスタＳＸ１、第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２及び第３サンプリングトランジスタＳＭＰ３、並びに第１プリチャージ選択トランジスタＰＳＸ１は、ターンオフされうる。プリチャージ信号ＰＣ及び第２プリチャージ選択信号ＰＳＥＬ２は、ハイレベルであり、ハイレベルのプリチャージ信号ＰＣ及び第２プリチャージ選択信号ＰＳＥＬ２に応答し、プリチャージトランジスタＰＣＸ及び第２プリチャージ選択トランジスタＰＳＸ２は、ターンオンされうる。
【0164】
リセット期間ＲＳＴＰ及び蓄積期間ＩＮＴＰのピクセルＰＸｂの動作は、図９Ａを参照して説明されたところと同一であるが、重複説明は、省略する。
【0165】
リードアウト期間において、第２選択信号ＳＥＬ２は、ハイレベルであるが、ハイレベルの第２選択信号ＳＥＬ２に応答し、第２選択トランジスタＳＸ２は、ターンオンされうる。第２選択トランジスタＳＸ２は、第１駆動トランジスタＤＸ１から出力されるピクセル信号ＰＸＳを、カラムラインＣＬに出力することができる。
【0166】
リセット時間ＲＴにおいて、ハイレベルのリセット制御信号ＲＳに応答し、リセットトランジスタＲＸがターンオンされ、フローティングディフュージョンノードＦＤがリセットされうる。第１駆動トランジスタＤＸ１は、リセットされたフローティングディフュージョンノードＦＤの電圧レベルを示す第１電圧、例えば、リセット電圧ＲＳＴを出力することができる。第２選択トランジスタＳＸ２は、リセット電圧ＲＳＴをカラムラインＣＬに出力することができる。
【0167】
リセットリードアウト時間ＲＲＴにおいて、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。リセットリードアウト時間ＲＲＴの間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力されるピクセル信号ＰＸＳ、言い替えれば、リセット電圧ＲＳＴとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、リセット電圧ＲＳＴがデジタル値であるリセット値に変換されうる。
【0168】
その後、第１転送制御信号ＴＳ１がローレベルからハイレベルに遷移されうる。第１転送期間ＴＴ１の間、ハイレベルの第１転送制御信号ＴＳ１に応答し、第１転送トランジスタＴＸ１がターンオンされ、第１蓄積時間ＩＴ１の間、第１フォトダイオードＰＤで生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。フローティングディフュージョンノードＦＤに、第１フォトダイオードＰＤ１で生成された光電荷が蓄積され、第１駆動トランジスタＤＸ１が、蓄積されたフローティングディフュージョンノードＦＤの電圧レベルに対応する第２電圧、例えば、第１イメージ電圧ＳＩＧＬを、第１ノードＮ１に出力することができる。第２選択トランジスタＳＸ２は、第１イメージ電圧ＳＩＧＬをカラムラインＣＬに出力することができる。
【0169】
第１イメージリードアウト時間ＳＲＴ１において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。第１イメージリードアウト時間ＳＲＴ１の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力される第１イメージ電圧ＳＩＧＬとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、第１イメージ電圧ＳＩＧＬがデジタル値である第１イメージ値に変換されうる。
【0170】
その後、第１転送制御信号ＴＳ１及び第２転送制御信号ＴＳ２がローレベルからハイレベルに遷移されうる。第２転送期間ＴＴ２の間、ハイレベルの第２転送制御信号ＴＳ２に応答し、第２転送トランジスタＴＸ２がターンオンされ、第２蓄積時間ＩＴ２の間、第２フォトダイオードＰＤ２で生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。また、ハイレベルの第１転送制御信号ＴＳ１に応答し、第１転送トランジスタＴＸ１がターンオンされ、第１フォトダイオードＰＤに残っていた光電荷、及び第１転送期間ＴＴ１後に生成された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。フローティングディフュージョンノードＦＤに、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された光電荷が蓄積され、第１駆動トランジスタＤＸ１が、蓄積されたフローティングディフュージョンノードＦＤの電圧レベルに対応する第３電圧（例えば、第３イメージ電圧）を第１ノードＮ１に出力することができる。第２選択トランジスタＳＸ２は、第２イメージ電圧ＳＩＧＬＲをカラムラインＣＬに出力することができる。
【0171】
第２イメージリードアウト時間ＳＲＴ２において、ランプ信号ＲＡＭＰが一定傾きに低減（または、増大）されうる。第２イメージリードアウト時間ＳＲＴ２の間、ＣＤＳ回路１５０（図１）は、ランプ信号ＲＡＭＰと、カラムラインＣＬを介して出力される第２イメージ電圧ＳＩＧＬＲとを比較することができる。それにより、ＡＤＣ回路１４０（図１）において、第２イメージ電圧ＳＩＧＬＲがデジタル値である第２イメージ値に変換されうる。
【0172】
図９Ａ及び図９Ｂを参照し、ピクセルＰＸｂがグローバルシャッタモード及びローリングシャッタモードで動作し、リセット電圧ＲＳＴ、第１イメージ電圧ＳＩＧＬ及び第２イメージ電圧ＳＩＧＬＲを出力し、ＡＤＣ回路１４０（図１）がそれらをＡＤＣ変換し、リセット値、第１イメージ値及び第２イメージ値を生成することについて説明した。該第１イメージ値及び該第２イメージ値からリセット値が差し引かれ、ノイズが除去された第１信号値及び第２信号値が算出されうる。該第１信号値は、ピクセルＰＸｂに受信される第１光信号Ｌ１（図８Ｂ）の光量を示し、該第２信号値は、ピクセルＰＸｂに受信される第１光信号Ｌ１及び第２光信号Ｌ２（図８Ｂ）の光量を示すことができる。
【0173】
イメージセンサ１００（図１）の信号プロセッサ１９０（図１）、または外部プロセッサは、第２信号値から第１信号値を差し引くことにより、第２光信号に対応する第３信号値を算出することができる。第１光信号に対応する第１信号値、及び第２光信号に対応する第３信号値がオートフォーカスデータに利用されうる。また、ピクセルアレイ１１０（図１）の複数のピクセルＰＸに対応する複数の第２信号値が、イメージデータＩＤＴＡ（図１）として生成されうる。
【0174】
図１０は、本開示の例示的実施形態によるピクセルを示す回路図である。
【0175】
図１０を参照すれば、ピクセルＰＸｃは、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２及びピクセル信号生成回路ＰＳＣｃを含みうる。ピクセル信号生成回路ＰＳＣｃは、複数のトランジスタＴＸ１，ＴＸ２，ＲＸ，ＤＣＧ，ＤＸ１，ＰＳＸ１，ＰＳＸ２，ＰＣＸ，ＳＭＰ１，ＳＭＰ２，ＳＭＰ３，ＤＸ２，ＳＸ１，ＳＸ２，ＳＸ３、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３を含みうる。ピクセル信号生成回路ＰＳＣｃには、制御信号ＴＳ１，ＴＳ２，ＲＳ、ＣＧＳ，ＰＳＥＬ１，ＰＳＥＬ２，ＰＣ，ＳＰＳ１，ＳＰＳ２，ＳＰＳ３，ＳＥＬ１，ＳＥＬ２，ＳＥＬ３が印加され、前記制御信号のうち少なくとも一部は、ロウドライバ１２０で生成されうる。
【0176】
図１０のピクセルＰＸｃは、図７のピクセルＰＸｂの変形例である。図７のピクセルＰＸｂと比較すれば、ピクセルＰＸｃは、第３選択トランジスタＳＸ３をさらに含むものでもある。第３選択トランジスタＳＸ３の第１端子は、第１駆動トランジスタＤＸ１の第２端子に連結され、第２端子は、第１ノードＮ１に連結されうる。第３選択トランジスタＳＸ３は、第３選択信号ＳＥＬ３に応答してターンオン及びターンオフされうる。ピクセルＰＸｃに提供される制御信号ＴＳ１，ＴＳ２，ＲＳ、ＣＧＳ，ＰＳＥＬ１，ＰＳＥＬ２，ＰＣ，ＳＰＳ１，ＳＰＳ２，ＳＰＳ３，ＳＥＬ１，ＳＥＬ２は、図７のピクセルＰＸｂに提供される制御信号ＴＳ１，ＴＳ２，ＲＳ、ＣＧＳ，ＰＳＥＬ１，ＰＳＥＬ２，ＰＣ，ＳＰＳ１，ＳＰＳ２，ＳＰＳ３，ＳＥＬ１，ＳＥＬ２と同一としうる。従って、ピクセルＰＸｃの動作は、図９Ａ及び図９Ｂを参照して説明された図７のピクセルＰＸｂの動作と類似している。
【0177】
第３選択信号ＳＥＬ３は、ピクセルＰＸｃがグローバルシャッタモード及びローリングシャッタモードで動作するとき、第２プリチャージ選択信号ＰＳＥＬ２と同一としうる。一実施形態において、第３選択信号ＳＥＬ３は、ピクセルＰＸｃがグローバルシャッタモードで動作するとき、グローバル信号ダンピング期間（ＧＳＤＰ）及びローリングリードアウト期間（ＲＯＰ）においてハイレベルであるとしうる。それにより、第３選択トランジスタＳＸ３は、グローバル信号ダンピング期間（ＧＳＤＰ）及びローリングリードアウト期間（ＲＯＰ）においてターンオンされうる。
【0178】
イメージセンサ１００（図１）は、積層される複数の基板に形成され、ピクセルアレイ１１０（図１）に具備される複数のピクセルＰＸ（図１）は、複数の基板のうち少なくとも２枚の基板に分割配置されうる。一実施形態において、ピクセルＰＸｃの第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２、並びにピクセル信号生成回路ＰＳＣｃの一部トランジスタ、例えば、第１転送トランジスタＴＸ１及び第２転送トランジスタＴＸ２、リセットトランジスタＲＸ、コンバージョンゲイン制御トランジスタＤＣＧ、第３選択トランジスタＳＸ３、並びに第１駆動トランジスタＤＸ１は、第１基板ＳＵＢ１に形成され、ピクセル信号生成回路ＰＳＣｃの残りトランジスタ、例えば、プリチャージトランジスタＰＣＸ、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２、第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２及び第３サンプリングトランジスタＳＭＰ３、第２駆動トランジスタＤＸ２、第１選択トランジスタＳＸ１及び第２選択トランジスタＳＸ２、並びに第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３は、第２基板ＳＵＢ２に形成されうる。一実施形態において、第１基板ＳＵＢ１は、複数の基板のうち上部に配され、第２基板ＳＵＢ２は、複数の基板のうち中間（例えば、第１基板ＳＵＢ１の下）に配されうる。
【0179】
図１１は、本開示の例示的実施形態によるピクセルを示す回路図である。
【0180】
図１１を参照すれば、ピクセルＰＸｄは、複数のフォトダイオード、例えば、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２、第３フォトダイオードＰＤ３、第４フォトダイオードＰＤ４、第５フォトダイオードＰＤ５、第６フォトダイオードＰＤ６、第７フォトダイオードＰＤ７及び第８フォトダイオードＰＤ８、並びにピクセル信号生成回路ＰＳＣｄを含みうる。ピクセル信号生成回路ＰＳＣｄは、複数のトランジスタＴＸ１，ＴＸ２，ＴＸ３，ＴＸ４，ＴＸ５，ＴＸ６，ＴＸ７，ＴＸ８，ＲＸ，ＤＣＧ，ＤＸ１，ＰＳＸ１，ＰＳＸ２，ＰＣＸ，ＳＭＰ１，ＳＭＰ２，ＳＭＰ３，ＤＸ２，ＳＸ１，ＳＸ２，ＳＸ３、並びに第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３を含みうる。ピクセル信号生成回路ＰＳＣｄには、制御信号ＴＳ１，ＴＳ２，ＲＳ、ＣＧＳ，ＰＳＥＬ１，ＰＳＥＬ２，ＰＣ，ＳＰＳ１，ＳＰＳ２，ＳＰＳ３，ＳＥＬ１，ＳＥＬ２，ＳＥＬ３が印加され、前記制御信号のうち少なくとも一部は、ロウドライバ１２０で生成されうる。
【0181】
一実施形態において、複数のフォトダイオードＰＤ１～ＰＤ８、複数のフォトダイオードに対応する複数の転送トランジスタＴＸ１～ＴＸ８、リセットトランジスタＲＸ、コンバージョンゲイン制御トランジスタＤＣＧ、第１駆動トランジスタＤＸ１、第３選択トランジスタＳＸ３は、第１基板ＳＵＢ１に形成され、第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２及び第３サンプリングトランジスタＳＭＰ３、プリチャージトランジスタＰＣＸ、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２、第２駆動トランジスタＤＸ２、第１選択トランジスタＳＸ１及び第２選択トランジスタＳＸ２、並びに第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３は、第２基板ＳＵＢ２に形成されうる。
【0182】
第１転送トランジスタＴＸ１は、第１転送制御信号ＴＳ１に応答してターンオン及びターンオフされうる。第２転送トランジスタＴＸ２は、第２転送制御信号ＴＳ２に応答してターンオン及びターンオフされうる。第３転送トランジスタＴＸ３は、第３転送制御信号ＴＳ３に応答してターンオン及びターンオフされうる。第４転送トランジスタＴＸ４は、第４転送制御信号ＴＳ４に応答してターンオン及びターンオフされうる。第５転送トランジスタＴＸ５は、第５転送制御信号ＴＳ５に応答してターンオン及びターンオフされうる。第６転送トランジスタＴＸ６は、第６転送制御信号ＴＳ６に応答してターンオン及びターンオフされうる。第７転送トランジスタＴＸ７は、第７転送制御信号ＴＳ７に応答してターンオン及びターンオフされうる。第８転送トランジスタＴＸ８は、第８転送制御信号ＴＳ８に応答してターンオン及びターンオフされうる。
【0183】
【0184】
図１１及び図１２を参照すれば、１対のフォトダイオード、及び該１対のフォトダイオードに対応する１対の転送トランジスタは、１つのサブピクセルと称されうる。例えば、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２、並びに第１転送トランジスタＴＸ１及び第２転送トランジスタＴＸ２は、第１サブピクセルＳＰＸ１を構成し、第３フォトダイオードＰＤ３及び第４フォトダイオードＰＤ４、並びに第３転送トランジスタＴＸ３及び第４転送トランジスタＴＸ４は、第２サブピクセルＳＰＸ２を構成し、第５フォトダイオードＰＤ５及び第６フォトダイオードＰＤ６、並びに第５転送トランジスタＴＸ５及び第６転送トランジスタＴＸ６は、第３サブピクセルＳＰＸ３を構成し、第７フォトダイオードＰＤ７及び第８フォトダイオードＰＤ８、並びに第７転送トランジスタＴＸ７及び第８転送トランジスタＴＸ８は、第４サブピクセルＳＰＸ４を構成することができる。複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４は、フローティングディフュージョンノードＦＤ及びピクセル信号生成回路ＰＳＣｄを共有しうる。複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４それぞれの上部には、カラーフィルタ及びマイクロレンズが積層されうる。一実施形態において、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４は、同一色相の光信号をセンシングすることができる。例えば、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４は、同一色相のカラーフィルタ（例えば、同一色相の光信号を透過させるカラーフィルタ）を具備することができる。
【0185】
【0186】
続けて図１１を参照すれば、ピクセルアレイ１１０（図１）の動作モードにより、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４それぞれに対応するピクセル信号ＳＰＸがカラムラインＣＬを介して出力され、ピクセル値として変換されるか、あるいは複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４に共通するピクセル信号ＳＰＸがカラムラインＣＬを介して出力され、ピクセル値に変換されうる。
【0187】
ピクセルアレイ１１０（図１）がビニング（binning）モードで動作するとき、ピクセルＰＸｄは、図９Ａを参照して説明されたところと類似するように、グローバルシャッタ方式によってシャッタリングすることができる。言い替えれば、ピクセルＰＸｄは、グローバルシャッタモードで動作しうる。ここで、第３転送制御信号ＴＳ３、第５転送制御信号ＴＳ５及び第７転送制御信号ＴＳ７は、第１転送制御信号ＴＳ１と同一であり、第４転送制御信号ＴＳ４、第６転送制御信号ＴＳ６及び第８転送制御信号ＴＳ８は、第２転送制御信号ＴＳ２と同一であるとしうる。
【0188】
第１転送期間ＴＴ１（図９Ａ）において、第１転送トランジスタＴＸ１、第３転送トランジスタＴＸ３、第５転送トランジスタＴＸ５及び第７転送トランジスタＴＸ７がターンオンされ、第１フォトダイオードＰＤ１、第３フォトダイオードＰＤ３、第５フォトダイオードＰＤ５及び第７フォトダイオードＰＤ７で生成されて蓄積された光電荷がフローティングディフュージョンノードＦＤに転送されうる。第２転送期間ＴＴ２（図９Ａ）において、第２転送トランジスタＴＸ２、第４転送トランジスタＴＸ４、第６転送トランジスタＴＸ６及び第８転送トランジスタＴＸ８がターンオンされ、第２フォトダイオードＰＤ２、第４フォトダイオードＰＤ４、第６フォトダイオードＰＤ６及び第８フォトダイオードＰＤ８で生成されて蓄積された光電荷がフローティングディフュージョンノードＦＤに転送されうる。また、第２転送期間ＴＴ２において、第１転送トランジスタＴＸ１、第３転送トランジスタＴＸ３、第５転送トランジスタＴＸ５及び第７転送トランジスタＴＸ７がターンオンされ、第１フォトダイオードＰＤ１、第３フォトダイオードＰＤ３、第５フォトダイオードＰＤ５及び第７フォトダイオードＰＤ７に残っていた光電荷、及び第１転送期間ＴＴ１後に生成されて蓄積された光電荷がフローティングディフュージョンノードＦＤに転送されうる。
【0189】
それにより、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４において、１つのフォトダイオード、例えば、第１フォトダイオードＰＤ１、第３フォトダイオードＰＤ３、第５フォトダイオードＰＤ５及び第７フォトダイオードＰＤ７で生成されて蓄積された光電荷に対応する電圧が、第１イメージ電圧ＳＩＧＬとして生成され、第１フォトダイオードＰＤ１ないし第８フォトダイオードＰＤ８で生成されて蓄積された光電荷に対応する電圧が、第２イメージ電圧ＳＩＧＬＲとして生成されうる。
【0190】
このように、ビニングモードにおいて、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４が同一に動作し、ピクセルＰＸｄは、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４に共通するピクセル信号ＰＸＳを生成することができる。言い替えれば、ピクセルＰＸｄにつき、１つのピクセル値が生成されうる。
【0191】
ピクセルアレイ１１０（図１）がフル（full）モードで動作するとき、ピクセルＰＸｄは、図９Ｂを参照して説明されたところと類似するように、ローリングシャッタ方式によってシャッタリングすることができる。言い替えれば、ピクセルＰＸｄは、ローリングシャッタモードで動作しうる。
【0192】
第１転送制御信号ＴＳ１、第３転送制御信号ＴＳ３、第５転送制御信号ＴＳ５及び第７転送制御信号ＴＳ７は、異なるとすることができおり、第２転送制御信号ＴＳ２、第４転送制御信号ＴＳ４、第６転送制御信号ＴＳ６及び第８転送制御信号ＴＳ８は、異なるとすることができる。それにより、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４は、ピクセルアレイ１１０の互いに異なるロウに位置するピクセルのように順次に動作し、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４それぞれに対応する複数のピクセル信号ＰＸＳが、カラムラインＣＬを介して順次に出力されうる。このように、フルモードにおいて、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４が順次に動作し、ピクセルＰＸｄが、複数のサブピクセルＳＰＸ１，ＳＰＸ２，ＳＰＸ３，ＳＰＸ４それぞれに対応する複数のピクセル信号ＰＸＳを生成することができる。ピクセルＰＸｄにつき、複数のピクセル値が生成されうる。それにより、イメージセンサ１００（図１）は、高解像度のイメージデータＩＤＴＡを生成することができる。
【0193】
図１３は、本開示の例示的実施形態によるピクセルに提供される制御信号を図示したタイミング図である。
【0194】
【0195】
他の制御信号、例えば、ゲイン制御信号ＣＧＳ、第１サンプリング信号ＳＰＳ１、第２サンプリング信号ＳＰＳ２及び第３サンプリング信号ＳＰＳ３、第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２、プリチャージ信号ＰＣ、並びに第１選択信号ＳＥＬ１及び第２選択信号ＳＥＬ２は、図９Ｂのゲイン制御信号ＣＧＳ、第１サンプリング信号ＳＰＳ１、第２サンプリング信号ＳＰＳ２及び第３サンプリング信号ＳＰＳ３、第１プリチャージ選択信号ＰＳＥＬ１及び第２プリチャージ選択信号ＰＳＥＬ２、プリチャージ信号ＰＣ、並びに第１選択信号ＳＥＬ１及び第２選択信号ＳＥＬ２と同一でもある。第３選択信号ＳＥＬ３は、第２選択信号ＳＥＬ２と同一としうる。
【0196】
図１１及び図１３を参照すれば、リセット区間及び蓄積期間（ＲＳＴＰ ＆ ＩＮＴＰ）において、第１サブピクセルＳＰＸ１（図１２）ないし第４サブピクセルＳＰＸ４（図１２）それぞれに提供される転送制御信号、例えば、第１転送制御信号ＴＳ１及び第２転送制御信号ＴＳ２、第３転送制御信号ＴＳ３及び第４転送制御信号ＴＳ４、第５転送制御信号ＴＳ５及び第６転送制御信号ＴＳ６、第７転送制御信号ＴＳ７及び第８転送制御信号ＴＳ８が順次にトグリングし、第１サブピクセルＳＰＸ１ないし第４サブピクセルＳＰＸ４それぞれに具備されるフォトダイオードを順次にリセットすることができる。例えば、第１リセット期間ＲＳＴ１において、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２がリセットされ、所定時間後、第２リセット期間ＲＴ２において、第３フォトダイオードＰＤ３及び第４フォトダイオードＰＤ４がリセットされ、所定時間後、第３リセット期間ＲＴ３において、第５フォトダイオードＰＤ５及び第６フォトダイオードＰＤ６がリセットされ、所定時間後、第４リセット期間ＲＴ４において、第７フォトダイオードＰＤ７及び第８フォトダイオードＰＤ８がリセットされうる。ここで、該所定時間は、リードアウト期間のサブリードアウト期間、例えば、第１サブリードアウト期間ＳＲ１の長さを基に決定されうる。
【0197】
第１フォトダイオードＰＤ１ないし第８フォトダイオードＰＤ８は、リセットされた後、受信される光信号による光電荷を生成して蓄積することができる。
【0198】
リードアウト期間（例えば、１水平期間）は、複数のサブリードアウト期間ＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４を含みうる。第１サブリードアウト期間ＳＲ１には、第１サブピクセルＳＰＸ１がリードアウトされ、第２サブリードアウト期間ＳＲ２には、第２サブピクセルＳＰＸ２がリードアウトされ、第３サブリードアウト期間ＳＲ３には、第３サブピクセルＳＰＸ３がリードアウトされ、第４サブリードアウト期間ＳＲ４には、第４サブピクセルＳＰＸ４がリードアウトされうる。
【0199】
第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２がリセットされた後、第１蓄積時間ＩＴ１の間、第１フォトダイオードＰＤ１に、光電荷が生成されて蓄積され、第２蓄積時間ＩＴ２の間、第２フォトダイオードＰＤ２に、光電荷が生成されて蓄積されうる。
【0200】
第１サブリードアウト期間ＳＲ１において、第１転送期間ＴＴ１の間、第１転送制御信号ＴＳ１がハイレベルであるが、ハイレベルの第１転送制御信号ＴＳ１に応答し、第１転送トランジスタＴＸ１がターンオンされ、第１フォトダイオードＰＤ１に蓄積された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。第２転送期間ＴＴ２の間、第１転送制御信号ＴＳ１及び第２転送制御信号ＴＳ２がハイレベルであるが、ハイレベルの第１転送制御信号ＴＳ１及び第２転送制御信号ＴＳ２に応答し、第１転送トランジスタＴＸ１及び第２転送トランジスタＴＸ２がターンオンされ、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２に蓄積された光電荷を、フローティングディフュージョンノードＦＤに転送することができる。
【0201】
第１転送期間ＴＴ１以前、第１駆動トランジスタＤＸ１から出力されるリセットされたフローティングディフュージョンノードＦＤの電圧レベルに対応するリセット電圧が、第２選択トランジスタＳＸ２を介してカラムラインＣＬに出力され、第１転送期間ＴＴ１後、第２転送期間ＴＴ２前、第１駆動トランジスタＤＸ１から出力される第１イメージ電圧が、第２選択トランジスタＳＸ２を介してカラムラインＣＬに出力されうる。第１イメージ電圧は、第１フォトダイオードＰＤ１で生成されて蓄積された光電荷に対応しうる。第２転送期間ＴＴ２後、第１駆動トランジスタＤＸ１から出力される第２イメージ電圧が、第２選択トランジスタＳＸ２を介してカラムラインＣＬに出力されうる。第２イメージ電圧は、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成されて蓄積された光電荷に対応しうる。それにより、第１サブピクセルＳＰＸ１に対応するリセット電圧、第１イメージ電圧及び第２イメージ電圧が順次にカラムラインＣＬを介して出力されうる。
【0202】
第２サブリードアウト期間ＳＲ２、第３サブリードアウト期間ＳＲ３及び第４サブリードアウト期間ＳＲ４において、第３転送制御信号ＴＳ３ないし第８転送制御信号ＴＳ８は、第１サブリードアウト期間ＳＲ１の第１転送制御信号ＴＳ１及び第２転送制御信号ＴＳ２と類似してもおり、それにより、第２サブピクセルＳＰＸ２、第３サブピクセルＳＰＸ３、第４サブピクセルＳＰＸ４それぞれに対応するリセット電圧、第１イメージ電圧及び第２イメージ電圧が、順次にカラムラインＣＬを介して出力されうる。
【0203】
プロセッサ１９０（図１）（または、外部プロセッサ）は、複数のサブピクセル、例えば、第１サブピクセルＳＰＸ１ないし第４サブピクセルＳＰＸ４それぞれにつき、第１イメージ電圧及び第２イメージ電圧を基に、両眼視差信号を生成することができる。また、プロセッサ１９０は、ピクセルＰＸｄの第１サブピクセルＳＰＸ１ないし第４サブピクセルＳＰＸ４それぞれの２つのフォトダイオードにつき、イメージデータＩＤＴＡを構成するピクセル値を生成することができる。それにより、高解像度のイメージデータＩＤＴＡが生成されうる。
【0204】
【0205】
図１４を参照すれば、ピクセルＰＸｅは、複数のフォトダイオードＰＤ１１～ＰＤ１４，ＰＤ２１～ＰＤ２４，ＰＤ３１～ＰＤ３４及びＰＤ４１～ＰＤ４４、並びにピクセル信号生成回路ＰＳＣｅを含みうる。ピクセル信号生成回路ＰＳＣｅは、複数のトランジスタＴＸ１１～ＴＸ１４，ＴＸ２１～ＴＸ２４，ＴＸ３１～ＴＸ３４，ＴＸ４１～ＴＸ４４，ＲＸ１，ＤＣＧ１，ＲＸ２，ＤＣＧ２，ＤＸ１１，ＤＸ１２，ＰＳＸ１，ＰＳＸ２，ＰＣＸ，ＳＭＰ１，ＳＭＰ２，ＳＭＰ３，ＤＸ２，ＳＸ１，ＳＸ２，ＳＸ３１，ＳＸ３２、並びに第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３を含みうる。ピクセル信号生成回路ＰＳＣｅには、制御信号ＴＳ１１～ＴＳ１４，ＴＳ２１～ＴＳ２４，ＴＳ３１～ＴＳ３４，ＴＳ４１～ＴＳ４４，ＲＳＬ，ＲＳＲ，ＣＧＳ，ＰＳＥＬ１，ＰＳＥＬ２，ＰＣ，ＳＰＳ１，ＳＰＳ２，ＳＰＳ３，ＳＥＬ１，ＳＥＬ２，ＳＥＬ３Ｌ，ＳＥＬ３Ｒが印加され、前記制御信号は、ロウドライバ１２０で生成されうる。
【0206】
一実施形態において、複数のフォトダイオードＰＤ１１～ＰＤ１４，ＰＤ２１～ＰＤ２４，ＰＤ３１～ＰＤ３４及びＰＤ４１～ＰＤ４４、複数のフォトダイオードに対応する複数の転送トランジスタＴＸ１１～ＴＸ１４，ＴＸ２１～ＴＸ２４，ＴＸ３１～ＴＸ３４及びＴＸ４１～ＴＸ４４、リセットトランジスタＲＸ１，ＲＸ２、コンバージョンゲイン制御トランジスタＤＣＧ１，ＤＣＧ２、第１駆動トランジスタＤＸ１１，ＤＸ１２、第３選択トランジスタＳＸ３１，ＳＸ３２は、第１基板ＳＵＢ１に形成され、第１サンプリングトランジスタＳＭＰ１、第２サンプリングトランジスタＳＭＰ２及び第３サンプリングトランジスタＳＭＰ３、プリチャージトランジスタＰＣＸ、第１プリチャージ選択トランジスタＰＳＸ１及び第２プリチャージ選択トランジスタＰＳＸ２、第２駆動トランジスタＤＸ２、第１選択トランジスタＳＸ１及び第２選択トランジスタＳＸ２、並びに第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３は、第２基板ＳＵＢ２に形成されうる。
【0207】
図１４及び図１５を共に参照すれば、４つの第１フォトダイオードＰＤ１１～ＰＤ１４、及びそれらにそれぞれ連結される４つの第１転送トランジスタＴＸ１１～ＴＸ１４は、第１サブピクセルＳＰＸ１を構成し、４つの第２フォトダイオードＰＤ２１～ＰＤ２４、及びそれらにそれぞれ連結される４つの第２転送トランジスタＴＸ２１～ＴＸ２４は、第２サブピクセルＳＰＸ２を構成し、４つの第３フォトダイオードＰＤ３１～ＰＤ３４、及びそれらにそれぞれ連結される４つの第３転送トランジスタＴＸ３１～ＴＸ３４は、第３サブピクセルＳＰＸ３を構成し、４つの第４フォトダイオードＰＤ４１～ＰＤ４４、及びそれらにそれぞれ連結される４つの第４転送トランジスタＴＸ４１～ＴＸ４４は、第４サブピクセルＳＰＸ４を構成することができる。
【0208】
第１サブピクセルＳＰＸ１ないし第４サブピクセルＳＰＸ４それぞれの上部には、マイクロレンズが積層されうる。例えば、４つの第１フォトダイオードＰＤ１１～ＰＤ１４が、同一マイクロレンズを介して受信される光信号を受信することができる。フォトダイオードとマイクロレンズとの間に、カラーフィルタが介在され、第１サブピクセルＳＰＸ１ないし第４サブピクセルＳＰＸ４それぞれに具備されるカラーフィルタは、同一色相の光信号を透過させることができる。
【0209】
図１５において、第１転送ゲートＴＧ１１～ＴＧ１４は、第１転送トランジスタＴＸ１１～ＴＸ１４それぞれのゲート端子であり、第２転送ゲートＴＧ２１～ＴＧ２４は、第２転送トランジスタＴＸ２１～ＴＸ２４それぞれのゲート端子であり、第３転送ゲートＴＧ３１～ＴＧ３４は、第３転送トランジスタＴＸ３１～ＴＸ３４それぞれのゲート端子であり、第４転送ゲートＴＧ４１～ＴＧ４４は、第４転送トランジスタＴＸ４１～ＴＸ４４それぞれのゲート端子である。複数の転送ゲートは、対応するフォトダイオード及びフローティングディフュージョンノードに連結されうる。例えば、第１転送ゲートＴＧ１１は、第１フォトダイオードＰＤ１及び第１フローティングディフュージョンノードに連結されうる。
【0210】
第１サブピクセルＳＰＸ１のフローティングディフュージョンノード、及び第３サブピクセルＳＰＸ３のフローティングディフュージョンノードは、電気的に連結され、第１フローティングディフュージョンノードと称されうる。第２サブピクセルＳＰＸ２のフローティングディフュージョンノード、及び第４サブピクセルＳＰＸ４のフローティングディフュージョンノードは、電気的に連結され、第２フローティングディフュージョンノードと称されうる。例えば、サブピクセルのフローティングディフュージョンノードは、ビア及びメタル配線を介して電気的に連結されうる。
【0211】
第１サブピクセルＳＰＸ１及び第３サブピクセルＳＰＸ３は、リセットトランジスタＲＸ１、コンバージョンゲイン制御トランジスタＤＣＧ１、第１駆動トランジスタＤＸ１１及び第３選択トランジスタＳＸ３１を共有しうる（以下、リセットトランジスタＲＸ１、コンバージョンゲイン制御トランジスタＤＣＧ１、第１駆動トランジスタＤＸ１１及び第３選択トランジスタＳＸ３１は、第１サブピクセル回路と称する）。第２サブピクセルＳＰＸ２及び第４サブピクセルＳＰＸ４は、リセットトランジスタＲＸ２、コンバージョンゲイン制御トランジスタＤＣＧ２、第１駆動トランジスタＤＸ１２及び第３選択トランジスタＳＸ３２を共有しうる（以下、リセットトランジスタＲＸ２、コンバージョンゲイン制御トランジスタＤＣＧ２、第１駆動トランジスタＤＸ１２及び第３選択トランジスタＳＸ３２は、第２サブピクセル回路と称する）。
【0212】
第１サブピクセル回路及び第２サブピクセル回路それぞれの動作は、図１１のピクセルＰＸｄのリセットトランジスタＲＸ、コンバージョンゲイン制御トランジスタＤＣＧ、第１駆動トランジスタＤＸ１及び第３選択トランジスタＳＸ３の動作と同一であるか、あるいはそれと類似しているとしうる。ピクセル信号生成回路ＰＳＣｅにおいて、第１ノードＮ１からカラムラインＣＬまでの回路の構造及び動作は、図１３のピクセル生成回路ＰＳＣｄにおいて、第１ノードＮ１からカラムラインＣＬまでの回路の構造及び動作と同一であるとしうる。
【0213】
複数の転送トランジスタＴＸ１１～ＴＸ１４，ＴＸ２１～ＴＸ２４，ＴＸ３１～ＴＸ３４及びＴＸ４１～ＴＸ４４は、複数の転送制御信号ＴＳ１１～ＴＳ１４，ＴＳ２１～ＴＳ２４，ＴＳ３１～ＴＳ３４，ＴＳ４１～ＴＳ４４において対応する転送制御信号に応答してターンオン及びターンオフされ、複数の転送トランジスタＴＸ１１～ＴＸ１４，ＴＸ２１～ＴＸ２４，ＴＸ３１～ＴＸ３４及びＴＸ４１～ＴＸ４４は、ターンオンされ、対応するフォトダイオードに蓄積された電荷を、フローティングディフュージョンノードに転送することができる。例えば、第１転送トランジスタＴＸ１１は、活性レベルの第１転送制御信号ＴＳ１１に応答してターンオンされ、第１フォトダイオードＰＤ１１に蓄積された電荷を、第１フローティングディフュージョンノードＦＤ１に転送することができる。
【0214】
第１駆動トランジスタＤＸ１１は、第１フローティングディフュージョンノードＦＤ１の電圧に対応する電圧を生成することができ、第３選択トランジスタＳＸ３２がターンオン状態であるとき、生成された電圧を、第１ノードＮ１に出力することができる。第１駆動トランジスタＤＸ１２は、第２フローティングディフュージョンノードＦＤ２の電圧に対応する電圧を生成することができ、第３選択トランジスタＳＸ３２がターンオン状態であるとき、生成された電圧を第１ノードＮ１に出力することができる。
【0215】
ピクセルアレイ１１０（図１）がビニングモードで動作するとき、ピクセルＰＸｅは、図９Ａを参照して説明されたところと類似するように、グローバルシャッタ方式によってシャッタリングすることができる。言い替えれば、ピクセルＰＸｅは、グローバルシャッタモードで動作しうる。ここで、第１転送制御信号ＴＳ１１～ＴＳ１４及び第３転送制御信号ＴＳ３１～ＴＳ３４は、図９Ａの第１転送制御信号ＴＳ１と同一であり、第２転送制御信号ＴＳ２１～ＴＳ２４及び第４転送制御信号ＴＳ４１～ＴＳ４４は、図９Ａの第２転送制御信号ＴＳ２と同一であるとしうる。
【0216】
それにより、第１サブピクセルＳＰＸ１及び第３サブピクセルＳＰＸ３で生成されて蓄積された光電荷に対応する電圧が、第１イメージ電圧ＳＩＧＬとして生成され、第１サブピクセルＳＰＸ１ないし第４サブピクセルＳＰＸ４で生成されて蓄積された光電荷に対応する電圧が、第２イメージ電圧ＳＩＧＬＲとして生成されうる。
【0217】
ピクセルアレイ１１０（図１）がフルモードで動作するとき、ピクセルＰＸｅは、図１３を参照して説明されたところと類似するように、ローリングシャッタ方式によってシャッタリングすることができる。言い替えれば、ピクセルＰＸｅは、ローリングシャッタモードで動作しうる。
【0218】
複数の転送制御信号ＴＳ１１～ＴＳ１４，ＴＳ２１～ＴＳ２４，ＴＳ３１～ＴＳ３４，ＴＳ４１～ＴＳ４４が異なりうる。複数の転送トランジスタＴＸ１１～ＴＸ１４，ＴＸ２１～ＴＸ２４，ＴＸ３１～ＴＸ３４及びＴＸ４１～ＴＸ４４が、リセット区間及び蓄積期間（ＲＳＴＰ ＆ ＩＮＴＰ）において順次にターンオンされ、複数のフォトダイオードＰＤ１１～ＰＤ１４，ＰＤ２１～ＰＤ２４，ＰＤ３１～ＰＤ３４及びＰＤ４１～ＰＤ４４が順次にリセットされうる。また、リードアウト期間は、複数のサブリードアウト期間、例えば、１６個のサブリードアウト期間を有し、１６個のサブリードアウト期間において、リセット電圧、及び複数のフォトダイオードＰＤ１１～ＰＤ１４，ＰＤ２１～ＰＤ２４，ＰＤ３１～ＰＤ３４及びＰＤ４１～ＰＤ４４それぞれで生成された光電荷に対応するイメージ電圧が、順次にカラムラインＣＬを介して出力されうる。それにより、複数のフォトダイオードＰＤ１１～ＰＤ１４，ＰＤ２１～ＰＤ２４，ＰＤ３１～ＰＤ３４及びＰＤ４１～ＰＤ４４それぞれに対応するピクセル値が生成されうる。
【0219】
一実施形態において、図１３で説明されたところと類似するように、１対の転送制御信号が同一であり、リセット区間及び蓄積期間（ＲＳＴＰ ＆ ＩＮＴＰ）において、１対のフォトダイオードが同時にリセットされ、１つのサブリードアウト期間において、リセット信号、１対のフォトダイオードのうち一つで生成された光電荷に対応する第１イメージ電圧、及び１対のフォトダイオードで生成された光電荷に対応する第２イメージ電圧が、順次にカラムラインＣＬを介して出力されうる。
【0220】
例えば、１対の制御信号ＴＳ１１及びＴＳ１２が同一であり、リセット区間及び蓄積期間（ＲＳＴＰ ＆ ＩＮＴＰ）において、１対の転送制御信号ＴＳ１１及びＴＳ１２に応答し、１対の転送トランジスタＴＸ１１及びＴＸ１２が同時にターンオンされ、１対のフォトダイオードＰＤ１１及びＰＤ１２が同時にリセットされうる。第１サブリードアウト期間ＳＲ１において、リセット電圧、フォトダイオードＰＤ１１で生成された光電荷に対応する第１イメージ電圧、及びフォトダイオードＰＤ１１及びＰＤ１２で生成された光電荷に対応する第２イメージ電圧が、順次にカラムラインＣＬを介して出力されうる。それと類似するように、他のフォトダイオードＰＤ１３、１４，ＰＤ２１～２４，ＰＤ３１～ＰＤ３４，ＰＤ４１～ＰＤ４４で生成された電荷に対応するイメージ電圧が、順次にカラムラインＣＬを介して出力されうる。
【0221】
それぞれの１対のフォトダイオードに対応して生成されたリセット電圧、第１イメージ電圧及び第２イメージ電圧を基に、両眼視差信号が生成されうる。また、それぞれの１対のフォトダイオードに対応して生成されたリセット電圧、第１イメージ電圧及び第２イメージ電圧を基に、２つのフォトダイオードそれぞれに対応するピクセル値が生成されうる。それにより、複数のフォトダイオードＰＤ１１～ＰＤ１４，ＰＤ２１～ＰＤ２４，ＰＤ３１～ＰＤ３４及びＰＤ４１～ＰＤ４４それぞれに対応するピクセル値が生成されうる。
【0222】
【0223】
図１６Ａを参照すれば、イメージセンサ１は、上部チップ４０と下部チップ６０とを含みうる。上部チップ４０は、複数のピクセルＰＸが設けられるセンシング領域ＳＡ、複数のピクセルＰＸを駆動するための素子が設けられる回路領域ＬＣ、及びセンシング領域ＳＡと回路領域ＬＣとの周辺のパッド領域ＰＡを含みうる。パッド領域ＰＡには、複数の上部パッドＰＡＤが配され、複数の上部パッドＰＡＤは、ビアなどを介し、下部チップ６０に設けられた素子と連結されうる。
【0224】
下部チップ６０は、回路領域ＬＣを含み、回路領域ＬＣには、ピクセルアレイ１１０（図１）の周辺回路、例えば、ロウドライバ１２０、ＡＤＣ回路１４０、ランプ信号生成器１３０、タイミングコントローラ１８０及び信号プロセッサ１９０が形成されうる。一実施形態において、図示されていないが、下部チップ６０は、メモリ領域とダミー領域とを含みうる。該メモリ領域には、動的ランダムアクセスメモリ（ＤＲＡＭ）素子、または静的ランダムアクセスメモリ（ＳＲＡＭ）素子のようなメモリ素子が配されうる。しかしながら、メモリ領域に配されたメモリ素子が、ＤＲＡＭ素子またはＳＲＡＭ素子に限定されるものではない。該ダミー領域は、データを保存する機能ではなく、上部のチップ４０を支持する機能を行うことができる。
【0225】
図１６Ｂを参照すれば、イメージセンサ２は、積層された複数のチップを含みうる。例えば、上部チップ４０及び中間チップ５０には、ピクセルアレイ１１０が形成され、下部チップ６０には、ピクセルアレイ１１０の周辺回路またはメモリが形成されうる。図１０を参照して説明されたように、ピクセルＰＸｃ（図１）の第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２、そして一部トランジスタは、上部チップ４０に形成され、残りトランジスタ及びキャパシタＣ１，Ｃ２，Ｃ３は、中間チップ５０に形成されうる。
【0226】
下部チップ６０は、回路領域ＬＣを含み、回路領域ＬＣには、ピクセルアレイ（図１１０）の周辺回路が形成されうる。一実施形態において、図示されていないが、下部チップ６０は、メモリ領域とダミー領域とを含みうる。
【0227】
一実施形態において、上部チップ４０と中間チップ５０は、ウェーハレベルで互いに積層され、下部チップ６０は、チップレベルにおいて、中間チップ５０の下部に付着することができる。
【0228】
【0229】
【0230】
アプリケーションプロセッサ１２００は、イメージセンサ１１００の動作を制御するための制御信号を、イメージセンサ１１００に伝送することができる。該制御信号は、例えば、イメージセンサ１１００の動作モード、シャッタリングモード、コンバージョンゲインモードなどを設定するための設定情報ＳＥＴ＿ＩＦを含みうる。制御信号の伝送は、例えば、Ｉ２Ｃ（inter-integrated circuit）に基づくインターフェースに基づいて行われうる。該制御信号は、またレンズシェーディング補正値、クロストーク係数、アナログゲイン、デジタルゲイン、フレームレート設定値のようなイメージセンサ１１００の構成データをさらに含みうる。
【0231】
イメージセンサ１１００は、受信された制御信号を基に、対象体を撮像し、イメージデータＩＤＴＡを生成することができる。イメージデータＩＤＴＡは、静止映像及び動画を含みうる。イメージセンサ１１００は、イメージデータＩＤＴＡに対し、画質補償、ビニング、ダウンサイジングのような信号処理を行うことができ、該画質補償は、例えば、ブラックレベル補償、レンズシェーディング補償、クロストーク補償及びバッドピクセル補正のような信号処理を含みうる。
【0232】
図１ないし図１６Ｂを参照して説明されたイメージセンサ１００，１，２がイメージセンサ１１００として適用されうる。イメージセンサ１１００のピクセルアレイ１１０（図１）は、グローバルシャッタモードまたはローリングシャッタモードで動作しうる。また、ピクセルアレイ１１０は、ハイコンバージョンゲインモード、ローコンバージョンゲインモードまたはデュアルコンバージョンゲインモードで動作しうる。一実施形態において、ピクセルアレイ１１０の複数のピクセルのうち少なくとも一部ピクセルは、オートフォーカスデータを生成するための焦点ピクセルとしうる。該焦点ピクセルは、１対のフォトダイオードを含みうる。
【0233】
一実施形態において、ピクセルアレイ１１０の複数のピクセルそれぞれは、複数のサブピクセルを含みうる。該複数のサブピクセルそれぞれは、少なくとも１対のフォトダイオード、及び少なくとも１対のフォトダイオードそれぞれに連結される少なくとも１対の転送トランジスタを含みうる。一実施形態において、該ピクセルは、４個のサブピクセルを含み、該４個のサブピクセルそれぞれは、４個のフォトダイオード、及び４個の転送トランジスタを含みうる。２個のサブピクセルは、サブピクセル回路を共有しうる。ピクセルアレイ１１０は、ビニングモードまたはフルモードで動作し、該ビニングモードで動作するとき、グローバルシャッタ方式によってシャッタリングし、ピクセルアレイ１１０がフルモードで動作するとき、ローリングシャッタ方式によってシャッタリングすることができる。
【0234】
イメージセンサ１１００は、イメージデータＩＤＴＡ、または信号処理されたイメージデータＩＤＴＡをアプリケーションプロセッサ１２００に伝送することができる。イメージデータＩＤＴＡの伝送は、例えば、ＭＩＰＩ（mobile industry processor interface）に基づくカメラ直列インターフェース（ＣＳＩ：camera serial interface）を利用して行われうるが、本実施形態がそれに制限されるものではない。
【0235】
アプリケーションプロセッサ１２００は、受信されたイメージデータＩＤＴＡに対し、不良ピクセル補正（bad pixel correction）、３Ａ調整（auto-focus correction, auto-white balance, auto-exposure）、ノイズ除去（noise reduction）、シャープニング（sharpening）、ガンマ調整（gamma control）、リモザイク（remosaic）、デモザイク、解像度スケーリング（ビデオ／プレビュー）のようなイメージ処理を行うことができる。
【0236】
また、アプリケーションプロセッサ１２００は、輝度が異なる複数のイメージデータＩＤＴＡをＨＤＲ（high dynamic range）処理し、高いダイナミックレンジを有するイメージを生成することができる。
【0237】
図１７Ｂを参照すれば、電子装置１０００ｂは、照度センサ１３００をさらに含みうる。照度センサ１３００は、電子装置１０００ｂの周辺照度をセンシングし、該周辺照度に係わる情報をアプリケーションプロセッサ１２００に伝送することができる。
【0238】
アプリケーションプロセッサ１２００は、照度情報を基に、イメージセンサ１１００の動作モード、シャッタリングモードまたはコンバージョンゲインモードなどを決定することができる。例えば、アプリケーションプロセッサ１２００は、照度が基準値未満であるならば、イメージセンサ１１００がグローバルシャッタモードで動作するように決定し、照度が基準値以上であるならば、イメージセンサ１１００がローリングシャッタモードで動作するように決定することができる。例えば、アプリケーションプロセッサ１２００は、照度が基準値未満であるならば、イメージセンサ１１００がビニングモードで動作するように決定し、照度が基準値以上であるならば、イメージセンサ１１００がフルモードで動作するように決定することができる。
【0239】
【0240】
図１８を参照すれば、電子装置２０００は、アプリケーションプロセッサ２１００、カメラモジュール２２００、ディスプレイ装置２６００、ワーキングメモリ２３００、ストレージ２４００、ユーザインターフェース２５００を含みうる。電子装置２０００は、他の汎用構成、例えば、通信モジュール、センサモジュールなどをさらに含んでもよい。
【0241】
アプリケーションプロセッサ２１００は、電子装置２０００の全般的な動作を制御し、アプリケーションプログラム、オペレーティングシステム（ＯＳ）などを駆動するシステムオンチップ（ＳｏＣ）によって具現されうる。アプリケーションプロセッサ２１００は、カメラモジュール２２００から提供されるイメージデータをディスプレイ装置２６００に提供するか、あるいはストレージ２４００に保存することができる。一実施形態において、アプリケーションプロセッサ２１００は、イメージ処理回路を具備することができ、カメラモジュール２２００から受信されるイメージデータにつき、画質調整、データフォーマット変更、ＨＤＲ処理のようなイメージ処理を行うことができる。
【0242】
カメラモジュール２２００は、複数のカメラ、例えば、第１カメラ２２１０及び第２カメラ２２２０を含みうる。第１カメラ２２１０及び第２カメラ２２２０それぞれは、イメージセンサ２２１１，２２２１を含みうる。第１イメージセンサ２２１１及び第２イメージセンサ２２２１のうち少なくとも一つは、図１ないし図１６Ｂを参照して説明されたイメージセンサ１００，１，２によって具現されうる。第１イメージセンサ２２１１及び第２イメージセンサ２２２１のうち少なくとも一つは、選択的にローリングシャッタ方式（ローリングシャッタモード）またはグローバルシャッタ方式（グローバルシャッタモード）によってシャッタリングすることができる。第１イメージセンサ２２１１及び第２イメージセンサ２２２１のうち少なくとも一つは、ビニングモードまたはフルモードで動作し、該ビニングモードで動作するとき、グローバルシャッタ方式によってシャッタリングすることができ、該フルモードで動作するとき、ローリングシャッタ方式によってシャッタリングすることができる。
【0243】
ワーキングメモリ２３００は、ＤＲＡＭ、ＳＲＡＭのような揮発性メモリ、またはＦｅＲＡＭ（ferroelectric random access memory）、ＲＲＡＭ（resistive random access memory）、ＰＲＡＭ（phase-change random access memory）のような不揮発性の抵抗性メモリによって具現されうる。ワーキングメモリ２３００は、アプリケーションプロセッサ２１００が処理したり実行したりするプログラム及び／またはデータを保存することができる。
【0244】
ストレージ２４００は、ＮＡＮＤフラッシュ、抵抗性メモリのような不揮発性メモリ装置によって具現され、例えば、ストレージ２４００は、メモリカード（ＭＭＣ、ｅＭＭＣ、ＳＤ、micro ＳＤ）などによって提供されうる。ストレージ２４００は、カメラモジュール２２００から提供されるイメージデータを保存することができる。
【0245】
ユーザインターフェース２７００は、キーボード、カーテンキーパネル（curtain key panel）、タッチパネル、指紋センサ、マイクのようなユーザ入力を受信することができる多様な装置によって具現されうる。ユーザインターフェース２７００は、ユーザ入力を受信し、受信されたユーザ入力に対応する信号を、アプリケーションプロセッサ２１００に提供することができる。
【0246】
以上のように、図面と明細書とでもって、例示的な実施形態が開示された。本明細書において、特定の用語を使用し、本実施形態について説明されたが、それらは、単に本開示の技術的思想について説明するための目的で使用されたものであり、意味を限定したり、特許請求の範囲に記載された本開示の範囲を制限したりするために使用されたものではない。従って、本技術分野の通常の知識を有する者であるならば、それらから、多様な変形、及び均等な他の実施形態が可能であるという点を理解するであろう。従って、本開示の真の技術的保護範囲は、特許請求の範囲の技術的思想によって定められるものである。
【産業上の利用可能性】
【0247】
本発明の、イメージセンサ、及びそれを含むイメージ処理装置は、例えば、イメージ処理関連の技術分野に効果的に適用可能である。
【符号の説明】
【0248】
１，２，１００，１１００ イメージセンサ
４０ 上部チップ
５０ 中間チップ
６０ 下部チップ
１１０ ピクセルアレイ
１２０ ロウドライバ
１３０ ランプ信号生成器
１４０ ＡＤＣ回路
１５０ ＣＤＳ回路
１６０ カウンタ
１７０ データ出力回路
１７１ カラムメモリ
１７２ カラムデコーダ
１８０ タイミングコントローラ
１９０ 信号処理部
１０００ａ，１０００ｂ，２０００ 電子装置
１２００，２１００ アプリケーションプロセッサ
１３００ 照度センサ
２２００ カメラモジュール
２２１０ 第１カメラ
２２２０ 第２カメラ
２２１１ 第１イメージセンサ
２２２１ 第２イメージセンサ
２３００ ワーキングメモリ
２４００ ストレージ
２５００ ユーザインターフェース
２６００ ディスプレイ装置
４０ 上部チップ
５０ 中間チップ
６０ 下部チップ
１１０ ピクセルアレイ
１２０ ロウドライバ
１３０ ランプ信号生成器
１４０ ＡＤＣ回路
１５０ ＣＤＳ回路
１６０ カウンタ
１７０ データ出力回路
１７１ カラムメモリ
１７２ カラムデコーダ
１８０ タイミングコントローラ
１９０ 信号処理部
１０００ａ，１０００ｂ，２０００ 電子装置
１２００，２１００ アプリケーションプロセッサ
１３００ 照度センサ
２２００ カメラモジュール
２２１０ 第１カメラ
２２２０ 第２カメラ
２２１１ 第１イメージセンサ
２２２１ 第２イメージセンサ
２３００ ワーキングメモリ
２４００ ストレージ
２５００ ユーザインターフェース
２６００ ディスプレイ装置
【図1】
【図2A】
【図2B】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図7】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図17A】
【図17B】
【図18】