特開 2024-47046 圧電発振器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024047046

(43)【公開日】2024-04-05

(54)【発明の名称】圧電発振器

(51)【国際特許分類】

   H03B 5/32 20060101AFI20240329BHJP

   G04G 3/00 20060101ALI20240329BHJP

【ＦＩ】

H03B5/32 Z

H03B5/32 H

G04G3/00 J

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022152458

(22)【出願日】2022-09-26

(71)【出願人】

【識別番号】000232483

【氏名又は名称】日本電波工業株式会社

(72)【発明者】

【氏名】村瀬 重善

【テーマコード（参考）】

2F002

5J079

【Ｆターム（参考）】

2F002AA04

2F002AC01

2F002CB03

2F002CB06

5J079AA04

5J079AB03

5J079AB04

5J079AB08

5J079BA44

5J079FA01

5J079HA03

5J079HA07

5J079KA02

(57)【要約】

【課題】３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成することが可能な圧電発振器を提供する。
【解決手段】圧電発振器１０は、第１圧電振動子６１ａが接続される圧電端子６０ａ、６０ｂ、第１圧電振動子用の発振回路６１、発振回路の第１周波数信号を出力する出力端子６０ｃ、第１周波数より低周波の第２周波数信号を生成するＣＲ発振回路６３、及び、第２周波数信号を出力する出力端子６０ｄを備える半導体チップ６０と、第２圧電振動子用の圧電端子７０ａ、７０ｂ、第２圧電振動子用の発振回路７３、発振回路の出力信号を分周する分周回路７５、分周回路の出力信号を出力する出力端子７０ｃ、及び、圧電端子７０ａ、７０ｂのうちの一方を分周回路の入力に接続している内部配線７０ｄを備える第２半導体チップ７０と、圧電振動子６１ａと、第１半導体チップ及び第２半導体チップ間を接続している所定の配線１１と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１圧電振動子が接続される第１圧電端子及び第２圧電端子、前記第１圧電振動子用の発振回路、前記発振回路の出力である第１周波数信号を出力する第１出力端子、記第１周波数より低周波の第２周波数信号を生成する信号生成回路、及び、前記第２周波数信号を出力する第２出力端子を備える第１半導体チップと、
第２圧電振動子用の第３圧電端子及び第４圧電端子、前記第２圧電振動子用の発振回路、前記発振回路の出力信号を分周する分周回路、前記分周回路の出力信号を出力する第３出力端子、及び、前記第３圧電端子及び前記第４圧電端子のうちの一方を前記分周回路の入力に接続している内部配線を備える第２半導体チップと、
当該第１圧電振動子と、
前記第３圧電端子及び前記第４圧電端子のうちの前記分周回路に接続されている圧電端子並びに前記第１出力端子を接続している配線と、
を備えたことを特徴とする圧電発振器。

【請求項2】

前記第１圧電振動子が、ＭＨｚ帯で振動するものであり、
前記分周回路が、前記ＭＨｚ帯の第１圧電振動子からｋＨｚ帯の信号を生成する分周段を有するものであり、
前記信号生成回路がｋＨｚ帯の信号を生成するものであること
を特徴とする請求項１に記載の圧電発振器。

【請求項3】

前記圧電発振器は、前記第１半導体チップ及び前記第２半導体チップを平面的に実装している基板又は容器を備え、かつ、
前記第１半導体チップ及び前記第２半導体チップは、前記第１出力端子と、前記第３圧電端子及び前記第４圧電端子のうちの前記分周回路に接続されている圧電端子とが、最近接するように、前記基板上又は前記容器内に配置してあること
を特徴とする請求項１に記載の圧電発振器。

【請求項4】

前記圧電発振器は、前記第１半導体チップ及び前記第２半導体チップを平面的に実装している基板又は容器を備え、かつ、
前記基板又は容器の、前記第２出力端子と前記第３出力端子との間に当たる領域に、グランド配線を引き回してあること
を特徴とする請求項１に記載の圧電発振器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、既存の半導体チップを使用して、３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成する圧電発振器に関する。

【背景技術】

【0002】

基準発振信号を生成するために、圧電発振器、典型的には水晶発振器を用いることが知られている。その中でも、時計に使用される３２．７６８ｋＨｚの発振信号を生成する圧電発振器について、特許文献１、非特許文献１及び特許文献２に記載されている。
先ず、特許文献１には、水晶発振回路から生成されるＭＨｚ帯の第１信号と、ＣＲ発振回路から生成される３２ｋＨｚ帯の第２信号と、を生成出来る圧電発振器の例が記載されている。また、非特許文献１には、特許文献２に開示された圧電発振器のより具体的な製品例が記載されている。特許文献２及び非特許文献１に記載の圧電発振器、特に非特許文献１に記載の圧電発振器内の半導体チップ部は、簡単にブロック図化すると、図５（ａ）に示すものである。すなわち、半導体チップ６０は、外付けされる圧電振動子６１ａと協働して発振部を構成する発振回路６１と、ＣＲ発振回路６３とを備えるものである。
また、特許文献２には、外部からの信号または自身が持つ発振部の信号のいずれかを出力する発振部と、発振部の信号を分周する分周器と、を備える圧電発振器の例が記載されている。特許文献２に記載の圧電発振器の半導体チップ部は、簡単にブロック図化すると、図５（ｂ）に示すものである。すなわち、特許文献２に記載されている半導体チップ７０は、外部の周波数信号を受ける入力部７１と、圧電振動子７３ａを備える発振回路７３と、分周回路７５とを備えている（特許文献２の段落０００６）。この半導体チップ７０は、入力部７１に所定精度の信号が入力されている場合、その信号を分周回路７５に出力し、そうで無い場合、発振回路７３の出力信号を、分周回路７５に出力する（特許文献２の段落００１８、００１９）。分周回路７５は、発振回路７３から出力される信号の分周信号である３２．７６８ＫＨｚの信号を外部に出力する（特許文献２の段落００２４）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第５２６６１６８号公報

【非特許文献1】セイコーＮＰＣ株式会社ホームページ,７７０１シリーズ[２波出力水晶発振器用ＩＣ],[online],[2022年9月26日検索],インターネット＜URL：https://www.npc.co.jp/products/444＞

【特許文献2】特開２０１８－０１１１６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、例えば付加機能がある時計用に圧電発振器を使用する際、時刻を刻むための３２．７６８ｋＨｚ出力の圧電発振器と、付加機能として例えばストップウォッチ等に使用するための３２．７６８ｋＨｚ出力の圧電発振器と、の２つのｋＨｚ出力の圧電発振器が必要になる。しかも、その時計の内部に備わる通信手段のため、ＭＨｚ帯の所定周波数の信号を出力する圧電発振器も必要になる。
このような要求を実現するため、カスタムの半導体チップを作る策も考えられるが、カスタム化に要する費用が嵩むとか、カスタムの半導体チップの開発期間が必要等の問題点がある。
別の策として、図５（ａ）及び（ｂ）に示した半導体チップをそれぞれ用いることも考えられる。しかし、その策の場合は、圧電振動子が２個必要になるという問題点がある。

【0005】

本発明は上記の点に鑑みなされたものであり、従ってこの出願の目的は、３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成出来る圧電発振器であって、既存の技術を利用し、かつ、圧電振動子の使用数を削減出来る圧電発振器を提供することにある。

【課題を解決するための手段】

【0006】

この目的の達成を図るため、この出願に係る発明者は、既に完成している半導体チップの利用法を鋭意検討した。詳細には、図５（ａ）及び（ｂ）に示された２種類の半導体チップの使用法を鋭意検討したところ、これらの半導体チップ間の接続関係を工夫することによって上記課題を解決出来ることを見出した。
従って、この発明の圧電発振器によれば、第１圧電振動子が接続される第１圧電端子及び第２圧電端子、前記第１圧電振動子用の発振回路、前記発振回路の出力である第１周波数信号を出力する第１出力端子、前記第１周波数より低周波の第２周波数信号を生成する信号生成回路、及び、前記第２周波数信号を出力する第２出力端子を備える第１半導体チップと、
第２圧電振動子用の第３圧電端子及び第４圧電端子、前記第２圧電振動子用の発振回路、前記発振回路の出力信号を分周する分周回路、前記分周回路の出力信号を出力する第３出力端子、及び、前記第３圧電端子及び前記第４圧電端子のうちの一方を前記分周回路の入力に接続している内部配線を備える第２半導体チップと、
当該第１圧電振動子と、
前記第３圧電端子及び前記第４圧電端子のうちの前記分周回路に接続されている圧電端子並びに前記第１出力端子を接続している配線と、
を備えたことを特徴とする。
この圧電発振器の発明を実施するにあたり、前記圧電発振器は、前記第１半導体チップ及び前記第２半導体チップを平面的に実装している基板を備え、かつ、
前記基板の、前記第２出力端子と、前記第３出力端子との間に、グランド配線を引き回してあること
が好ましい。

【発明の効果】

【0007】

この発明の圧電発振器によれば、第２圧電振動子は用いずに第１圧電振動子のみを用い、かつ、第１半導体チップにおいて生じる第１圧電振動子の発振出力を第２半導体チップの分周回路に入力しこの分周回路を活用することによって、目的とする３つの信号を生成出来る。従って、圧電振動子の使用数を少なくすることが出来、然も、新たな半導体チップを開発する手間が省け、開発コストがかからない。これらのことから、３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成出来る圧電発振器であって、既存の技術を利用し、かつ、圧電振動子の使用数を削減出来る圧電発振器を提供出来る。
グランド配線を設ける構成の場合、第２出力端子と、第３出力端子との間にグランド配線を引き回すことで、出力信号同士を切り離すことが出来、出力信号の干渉防止の効果が得られる。

【図面の簡単な説明】

【0008】

【図1】本発明の実施形態の圧電発振器１０を説明するためのブロック図である。

【図2】（ａ）図は、本発明の実施形態の圧電発振器１０の上面図、（ｂ）図は、本発明の実施形態の圧電発振器１０の断面図である。

【図3】図２（ａ）の部品搭載部の詳細を示した図である。

【図4】（ａ）図は、本発明の他の実施形態の圧電発振器１０の上面図、（ｂ）図は、本発明の他の実施形態の圧電発振器１０の断面図である。

【図5】（ａ）図は、既存の２出力半導体チップのブロック図、（ｂ）図は、既存の１出力半導体チップのブロック図である。

【発明を実施するための形態】

【0009】

以下、図面を参照してこの発明の圧電発振器の実施形態についてそれぞれ説明する。
なお、説明に用いる各図はこの発明を理解出来る程度に概略的に示してあるにすぎない。また、説明に用いる各図において、同様な構成成分については同一の番号を付して示し、その説明を省略する場合もある。また、従来と同様な構成成分については従来と同一の番号を付して示し、その説明を省略する場合もある。また、以下の説明で述べる形状、材質等はこの発明の範囲内の好適例に過ぎない。従って、本発明は以下の実施形態のみに限定されるものではない。

【0010】

図１は、実施形態の圧電発振器１０を説明するブロック図である。圧電発振器１０は、第１半導体チップ６０と、第２半導体チップ７０と、第１圧電振動子６１ａと、所定の配線１１と、を備えている。

【0011】

第１半導体チップ６０は、図５（ａ）を用いて説明した従来構成のもので良い。具体的には、第１半導体チップ６０は、第１圧電振動子６１ａが接続される第１圧電端子６０ａ及び第２圧電端子６０ｂと、第１圧電振動子６１ａ用の発振回路６１と、発振回路の出力である第１周波数信号を出力する第１出力端子６０ｃと、第１周波数より低周波の第２周波数信号を生成するＣＲ発振回路６３と、第２周波数信号を出力する第２出力端子６０ｄと、を備える第１半導体チップである。ここで、第１周波数信号は、所定のＭＨｚ帯の信号（詳細は後述）であり、第２周波数信号は３２ｋＨｚ帯の信号、詳細には３２．７６８ｋＨｚの信号である。本発明において、第１圧電振動子６１ａは、あらゆるものを想定している。例えば、水晶振動子や音叉型振動子等でもよい。
第２半導体チップ７０は、図５（ｂ）を用いて説明した従来構成のもので良い。具体的には、第２半導体チップ７０は、第２圧電振動子用の第３圧電端子７０ａ及び第４圧電端子７０ｂと、第２圧電振動子用の発振回路７３と、発振回路７３の出力信号を分周する分周回路７５と、分周回路７５の出力信号を出力する第３出力端子７０ｃと、第３圧電端子７０ａ及び第４圧電端子７０ｂのうちの一方を分周回路７５の入力に接続している内部配線７０ｄと、を備える第２半導体チップである。ただし、本発明においては、第２圧電振動子は、第２半導体チップ７０に接続しない。

【0012】

第１圧電振動子６１ａは、第１周波数信号である例えば、１６．７７７２１６ＭＨｚ又は、２５．１６５８２４ＭＨｚ又は、３３．５５４４３２ＭＨｚで振動するものであり、かつ、それらを５１２分周又は、７６８分周又は、１０２４分周することによって第３周波数信号３２ｋＨｚ帯、詳細には３２．７６８ｋＨｚの信号を生成出来る。主に第１周波数信号は、システムクロック用に使用される。

【0013】

所定の配線１１は、第２半導体チップ７０の第３圧電端子７０ａ及び第４圧電端子７０ｂのうちの分周回路７５に接続されている圧電端子と、第１半導体チップ６０の第１出力端子６０ｃとを接続している。すなわち、発振回路７３が、例えばインバータを用いた発振回路の場合であれば、インバータの出力端子側に接続されている圧電端子と、第１半導体チップ６０の第１出力端子６０ｃとを接続している。

【0014】

第１半導体チップ６０において、第１圧電振動子６１ａは、第１半導体チップの第１圧電端子６０ａ及び第２圧電端子６０ｂに接続される。第１圧電振動子用の発振回路６１は、第１圧電振動子と同じＭＨｚ帯の周波数である第１周波数振動を生成し、第１出力端子６０ｃから出力する。ＣＲ発振回路６３は、第１周波数信号より低周波の第２周波数信号、具体的には３２．７６８ｋＨｚを生成し、第２出力端子６０ｄから出力する。第２周波数信号は第２出力端子から常時出力される。第１周波数信号は、第１出力端子から出力される他に、所定の配線１１を介して、第４圧電端子７０ｂから第２半導体チップ７０に入力される。配線１１は、直流カット用のコンデンサ１１ｘを介してもよい（図１中の破線丸部分。以下の他の実施例において同じ。）。

【0015】

第２半導体チップ７０において、第４圧電端子７０ｂに第１半導体チップ６０の第１周波数信号が入力される。第２半導体チップ７０に圧電振動子は接続していないので、第３圧電端子７０ａはオープン状態となっているため、第２圧電振動子用の発振回路７３は動作せず、第１周波数信号は、第４圧電端子７０ｂと分周回路７５の入力を接続している内部配線７０ｄを介して、分周回路７５に入力される。第１周波数信号は、分周回路７５で分周され３２．７６８ｋＨｚとなり、第３出力端子７０ｃから、第３周波数信号として出力される。なお、第２半導体チップ７０は、第３周波数信号を常時出力するものでも、又は、第３周波数信号についてのスタンバイ機能を備えるものでも良い。後者の場合、第３周波数信号は、スタンバイ機能により、選択的に出力することが出来る。

【0016】

このように、２種類の既存の半導体チップを接続することで、３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成出来る圧電発振器を構成することが出来る。また、既存の半導体チップを組み合わせて使用しているため、コストを抑えた圧電発振器を提供出来る。然も、ＭＨｚ帯の所定の圧電振動子を１個使うのみで、目的を達成出来る。

【0017】

図２（ａ）は、基板８０に、第１圧電振動子６１ａと、第１半導体チップ６０と、第２半導体チップ７０と、が実装された状態を、蓋部材（図示省略）から見た上面図である。図２（ｂ）は、図２（ａ）中のＡ－Ａ線に沿った断面図である。

【0018】

第１圧電振動子６１ａと、第１半導体チップ６０と、第２半導体チップ７０と、が基板８０上に平面的に実装されており、第１半導体チップ６０及び第２半導体チップ７０は、隣り合うように実装されている。
第１圧電振動子６１ａは、平面視において矩形状であり、圧電振動片をパッケージ化したものであり、外部接続用の端子を備えている。
第１半導体チップ６０及び第２半導体チップ７０は、平面視において矩形状であり、実装面に球形状のバンプを備えている。また、バンプは金又は半田で形成されている。
基板８０は、所定の配線１１及び配線パターン１２を備えている。また、ＦＲ－４やＦＲ－５のガラスエポキシ製が好ましい。
蓋部材２５は、金属製で凹部を備えた形状であり、基板８０と蓋部材２５は、半田を介して封止している。

【0019】

第１圧電振動子６１ａは、半田２１を介して、基板８０の配線パターン１２と接続している。第１半導体チップ６０及び第２半導体チップ７０は、バンプ２２を介して、基板８０の配線パターン１２と接続している。

【0020】

図３は、図２（ａ）で示した上面図の部材の接続関係を詳細に示した図である。第１圧電振動子６１ａは、第１振動子出力端子６１ｂ及び第２振動子出力端子６１ｃの２つの出力端子を備えている。第１振動子出力端子６１ｂは、第１半導体チップ６０の第１圧電端子６０ａと、配線パターン１２を介して接続している。第２振動子出力端子６１ｃは、第１半導体チップ６０の第２圧電端子６０ｂと、配線パターン１２を介して接続している。第１半導体チップ６０の第１出力端子６０ｃ及び第２出力端子６０ｄは、基板８０上の配線パターン（図示省略）を介して、第１周波数信号及び第２周波数信号を出力する。

【0021】

第１半導体チップ６０と第２半導体チップ７０は、基板８０上に最近接するように配置されており、２つの半導体チップは、基板８０上の所定の配線１１を介して、接続している。具体的には、第１半導体チップの第１出力端子６０ｃと、第２半導体チップ７０の第４圧電端子７０ｂが、所定の配線１１を介して、基板設計における最短の距離で接続している。
半導体チップ同士を最近接で配置することで、第１周波数信号を、配線抵抗等の影響を最小限に抑えた状態で第２半導体チップ７０に入力することが出来、周波数信号の劣化を抑制することが出来る。

【0022】

第４圧電端子７０ｂから第２半導体チップ７０に入力した第１周波数信号は、分周回路７５で分周される。分周された周波数信号は、第３出力端子７０ｃから基板８０上の配線パターン（図示省略）を介して、第３周波数信号として出力される。
第１半導体チップ６０のグランド端子６０ｅ及び、第２半導体チップ７０のグランド端子７０ｅは、基板８０上のグランド配線パターン１３によって繋がっており、共通となっている。
このようにグランド配線の引き回しをすることで、同じ３２．７６８ｋＨｚを出力する、第２出力端子６０ｄと第３出力端子７０ｃが、グランド配線パターン１３によって基板８０上で遮蔽されている状態となる。このことにより、互いの周波数信号に干渉することなく、ｋＨｚの周波数信号を出力することが出来る。

【0023】

図４は、本発明の他の実施形態の図である。図４（ａ）は、圧電発振器１０のパッケージ９０に、第１半導体チップ６０及び第２半導体チップ７０及び第１圧電振動子用の圧電振動片、例えば水晶振動片６１ｘが実装された状態を、半導体チップの上方側から見た上面図である。図４（ｂ）は、図４（ａ）中のＡ－Ａ線に沿った断面図である。

【0024】

圧電発振器１０は、凹部９１ａを有するパッケージ９０と、凹部９１ａの底面９１ｂに設けられ第１半導体チップ６０及び第２半導体チップ７０が接続される配線パターン１２と、凹部９１ａ内に実装されている水晶振動片６１ｘ及び第１半導体チップ６０及び第２半導体チップ７０と、パッケージ９０に接合された蓋部材２５と、を備えている。

【0025】

パッケージ９０は、第一層９１ｘ、第二層９１ｙ及び第三層９１ｚの三層の積層構造をしている。第二層９１ｙ及び第三層９１ｚは、パッケージ９０の縁で土手部９１ｃを構成しており、土手部９１ｃの内側に凹部９１ａを構成している。凹部９１ａの底面９１ｂは、所定の配線１１及び配線パターン１２を備えている。パッケージ９０の第二層９１ｙは、第三層９１ｚに比べて、パッケージ９０の中心に張り出している。この張り出した箇所に、水晶振動片６１ｘを接続する為の配線パターン１２を備えている。なお、パッケージ９０は既知のセラミック製パッケージによって構成出来る。

【0026】

第１半導体チップ６０及び第２半導体チップ７０は、平面視において矩形状であり、接続パッドにそれぞれ球形状のバンプを備えている。バンプは金又は半田で形成されている。
水晶振動片６１ｘは、平面視において矩形状であり、表裏の面に励振用電極（図示省略）と、それぞれの励振用電極から水晶振動片６１ｘの短辺に引き出した、引き出し電極（図示省略）と、を備えている。
蓋部材２５は、平面視において矩形状であり、例えば金属製である。

【0027】

圧電発振器１０は、パッケージ９０の底面９１ｂの配線パターン１２と、第１半導体チップ６０及び第２半導体チップ７０のパッドとを、バンプ２２を介して接合する。その後、パッケージ９０の第二層９１ｙに備えられた配線パターン１２と、水晶振動片６１ｘとを、導電性接着剤２４を介して接合する。凹部９１ａ内を適度な真空又は不活性ガス雰囲気にした後、シールリング２３と蓋部材２５をシーム溶接で接合し、封止する。

【0028】

この実施形態においても、第１半導体チップ及び第２半導体チップを、パッケージ９０の底面９１ｂに最近接で配置するため、周波数信号の劣化を抑制することが出来る。また、パッケージ９０の底面９１ｂに設けられたグランド配線パターン１３によって、第１半導体チップ及び第２半導体チップのｋＨｚ周波数信号を出力する端子同士が遮蔽されるため、互いの周波数信号に干渉することなく、同じｋＨｚの周波数信号を出力することが出来る。

【0029】

上述した第２周波数信号及び第３周波数信号は、実施形態では３２．７６８ｋＨｚの信号の例としたが、この信号をさらに分周した１Ｈｚの信号とする場合でもよい。また、第１半導体チップ６０及び第２半導体チップ７０は、実施形態ではベアチップ形状の例としたが、樹脂モールド品とする場合でもよい。

【符号の説明】

【0030】

１０：圧電発振器 １１：所定の配線
１２：配線パターン １３：グランド配線パターン
２１：半田 ２２：バンプ
２３：シールリング ２４：導電性接着剤
２５：蓋部材 ６０：第１半導体チップ
６０ａ：第１圧電端子 ６０ｂ：第２圧電端子
６０ｃ：第１出力端子 ６０ｄ：第２出力端子
６０ｅ、７０ｅ：グランド端子 ６１：第１圧電振動子用の発振回路
６１ａ：第１圧電振動子 ６１ｂ：第１振動子出力端子
６１ｃ：第２振動子出力端子 ６１ｘ：圧電振動片（水晶振動片）
６３：ＣＲ発振回路 ７０：第２半導体チップ
７０ａ：第３圧電端子 ７０ｂ：第４圧電端子
７０ｃ：第３出力端子 ７０ｄ：内部配線
７３：第２圧電振動子用の発振回路 ７５：分周回路
８０：基板 ９０：パッケージ
９１ａ：パッケージの凹部 ９１ｂ：パッケージの底面
９１ｃ：パッケージの土手部 ９１ｘ：パッケージの第一層
９１ｙ：パッケージの第二層 ９１ｚ：パッケージの第三層

【図1】

【図2】

【図3】

【図4】

【図5】