(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024047430
(43)【公開日】2024-04-05
(54)【発明の名称】ショットキーバリアダイオード
(51)【国際特許分類】
H01L 29/872 20060101AFI20240329BHJP
H01L 29/06 20060101ALI20240329BHJP
H01L 21/329 20060101ALI20240329BHJP
H01L 29/24 20060101ALI20240329BHJP
【FI】
H01L29/86 301E
H01L29/86 301F
H01L29/86 301M
H01L29/86 301D
H01L29/06 301V
H01L29/06 301G
H01L29/06 301M
H01L29/86 301P
H01L29/24
【審査請求】未請求
【請求項の数】7
【出願形態】OL
(21)【出願番号】P 2022153043
(22)【出願日】2022-09-26
(71)【出願人】
【識別番号】390005223
【氏名又は名称】株式会社タムラ製作所
(71)【出願人】
【識別番号】515277942
【氏名又は名称】株式会社ノベルクリスタルテクノロジー
(74)【代理人】
【識別番号】110002583
【氏名又は名称】弁理士法人平田国際特許事務所
(72)【発明者】
【氏名】大塚 文雄
(57)【要約】
【課題】トレンチ構造を有するショットキーバリアダイオードであって、従来よりもさらに高い耐圧を有するショットキーバリアダイオードを提供する。
【解決手段】一実施の形態として、メサ部112を形成するトレンチ111を第1の面に有する、ワイドバンドギャップ半導体からなる第1導電型の半導体層11と、半導体層11のトレンチ111の底部に設けられた、第2導電型の不純物を含む高抵抗領域14と、トレンチ111の内面のうちの少なくとも底面を覆うように設けられた、絶縁膜15と、絶縁膜15を介して半導体層11上に設けられ、メサ部112に接続されたアノード電極16と、半導体層11の第1の面の反対側の第2の面上に直接又は他の層を介して設けられたカソード電極17と、を備えた、ショットキーバリアダイオード1を提供する。
【選択図】
図1
【特許請求の範囲】
【請求項1】
メサ部を形成するトレンチを第1の面に有する、ワイドバンドギャップ半導体からなる第1導電型の半導体層と、
前記半導体層のトレンチの底部に設けられた、前記第1導電型と異なる第2導電型の不純物を含む高抵抗領域と、
前記トレンチの内面のうちの少なくとも底面を覆うように設けられた、絶縁膜又は前記第2導電型の半導体膜と、
前記絶縁膜又は前記半導体膜を介して前記半導体層上に設けられ、前記メサ部に接続されたアノード電極と、
前記半導体層の前記第1の面の反対側の第2の面上に直接又は他の層を介して設けられたカソード電極と、
を備えた、
ショットキーバリアダイオード。
【請求項2】
逆方向電圧を印加したときに前記半導体層内の前記トレンチの底面から深さ方向に形成される空乏層の幅をW、前記高抵抗領域のドナー濃度をNd、前記トレンチの底面からの前記高抵抗領域の深さをD、前記高抵抗領域のアクセプター濃度をNaとしたとき、W×Nd<D×Naの関係を満たす、
請求項1に記載のショットキーバリアダイオード。
【請求項3】
前記ワイドバンドギャップ半導体が酸化ガリウム系半導体であり、
前記第1導電型と前記第2導電型がそれぞれn型とp型である、
請求項1又は2に記載のショットキーバリアダイオード。
【請求項4】
前記第2導電型の不純物が窒素である、
請求項3に記載のショットキーバリアダイオード。
【請求項5】
前記トレンチが、前記メサ部と前記メサ部の周囲を囲む環状の突起を形成し、
前記突起上に、前記第2導電型の環状のガードリングが設けられた、
請求項1又は2に記載のショットキーバリアダイオード。
【請求項6】
前記半導体層の主面の面方位が(001)であり、
前記メサ部が、長さ方向が[010]のライン状の平面パターンを有し、
前記メサ部の側部の表面に前記第2導電型の不純物が含まれる、
請求項4に記載のショットキーバリアダイオード。
【請求項7】
前記メサ部が、意図的に添加された前記第1導電型の不純物を含まない、
請求項6に記載のショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ショットキーバリアダイオードに関する。
【背景技術】
【0002】
従来、ワイドバンドギャップ半導体であるGa2O3系半導体からなる半導体層を備え、トレンチMOS構造を有するショットキーバリアダイオードが知られている(特許文献1を参照)。
【0003】
特許文献1に記載のショットキーバリアダイオードは、ワイドバンドギャップ半導体であるGa2O3系半導体からなる半導体層を用いていることから高耐圧かつ低損失の特性を有し、さらに、トレンチMOS構造を有するため、半導体層の抵抗を増加することなく、より高い耐圧を得ることができる。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、トレンチ構造を有するショットキーバリアダイオードであって、従来よりもさらに高い耐圧を有するショットキーバリアダイオードを提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様は、上記目的を達成するために、下記のショットキーバリアダイオードを提供する。
【0007】
[1]メサ部を形成するトレンチを第1の面に有する、ワイドバンドギャップ半導体からなる第1導電型の半導体層と、前記半導体層のトレンチの底部に設けられた、前記第1導電型と異なる第2導電型の不純物を含む高抵抗領域と、前記トレンチの内面のうちの少なくとも底面を覆うように設けられた、絶縁膜又は前記第2導電型の半導体膜と、前記絶縁膜又は前記半導体膜を介して前記半導体層上に設けられ、前記メサ部に接続されたアノード電極と、前記半導体層の前記第1の面の反対側の第2の面上に直接又は他の層を介して設けられたカソード電極と、を備えた、ショットキーバリアダイオード。
[2]逆方向電圧を印加したときに前記半導体層内の前記トレンチの底面から深さ方向に形成される空乏層の幅をW、前記高抵抗領域のドナー濃度をNd、前記トレンチの底面からの前記高抵抗領域の深さをD、前記高抵抗領域のアクセプター濃度をNaとしたとき、W×Nd<D×Naの関係を満たす、上記[1]に記載のショットキーバリアダイオード。
[3]前記ワイドバンドギャップ半導体が酸化ガリウム系半導体であり、前記第1導電型と前記第2導電型がそれぞれn型とp型である、上記[1]又は[2]に記載のショットキーバリアダイオード。
[4]前記第2導電型の不純物が窒素である、[3]に記載のショットキーバリアダイオード。
[5]前記トレンチが、前記メサ部と前記メサ部の周囲を囲む環状の突起を形成し、前記突起上に、前記第2導電型の環状のガードリングが設けられた、上記[1]又は[2]に記載のショットキーバリアダイオード。
[6]前記半導体層の主面の面方位が(001)であり、前記メサ部が、長さ方向が[010]のライン状の平面パターンを有し、前記メサ部の側部の表面に前記第2導電型の不純物が含まれる、上記[4]に記載のショットキーバリアダイオード。
[7]前記メサ部が、意図的に添加された前記第1導電型の不純物を含まない、上記[6]に記載のショットキーバリアダイオード。
【発明の効果】
【0008】
本発明によれば、トレンチ構造を有するショットキーバリアダイオードであって、従来よりもさらに高い耐圧を有するショットキーバリアダイオードを提供することができる。
【図面の簡単な説明】
【0009】
【
図1】
図1(a)は、本発明の第1の実施の形態に係るショットキーバリアダイオードの上面図である。
図1(b)は、
図1(a)に示される切断線A-Aにおいて切断されたショットキーバリアダイオードの垂直断面図である。
【
図2】
図2(a)~(c)は、本発明の第1の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図3】
図3(a)~(c)は、本発明の第1の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図4】
図4(a)~(c)は、本発明の第1の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図5】
図5(a)~(c)は、本発明の第1の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図6】
図6(a)~(c)は、本発明の第1の実施の形態に係るショットキーバリアダイオードの製造工程の変形例を説明するための垂直断面図である。
【
図7】
図7(a)は、本発明の第2の実施の形態に係るショットキーバリアダイオードの上面図である。
図7(b)は、
図7(a)に示される切断線B-Bにおいて切断されたショットキーバリアダイオードの垂直断面図である。
【
図8】
図8(a)~(c)は、本発明の第2の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図9】
図9(a)~(c)は、本発明の第2の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図10】
図10(a)~(c)は、本発明の第2の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図11】
図11は、本発明の第2の実施の形態に係るショットキーバリアダイオードの製造工程の変形例を説明するための垂直断面図である。
【
図12】
図12(a)は、本発明の第3の実施の形態に係るショットキーバリアダイオードの上面図である。
図12(b)は、
図12(a)に示される切断線C-Cにおいて切断されたショットキーバリアダイオードの垂直断面図である。
【
図13】
図13(a)~(c)は、本発明の第3の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図14】
図14(a)、(b)は、本発明の第3の実施の形態に係るショットキーバリアダイオードの製造工程を説明するための垂直断面図である。
【
図15】
図15(a)は、本発明の第4の実施の形態に係るショットキーバリアダイオードの上面図である。
図15(b)は、
図15(a)に示される切断線D-Dにおいて切断されたショットキーバリアダイオードの垂直断面図である。
【発明を実施するための形態】
【0010】
〔第1の実施の形態〕
(ショットキーバリアダイオードの構成)
図1(a)は、本発明の第1の実施の形態に係るショットキーバリアダイオード1の上面図である。
図1(b)は、
図1(a)に示される切断線A-Aにおいて切断されたショットキーバリアダイオード1の垂直断面図である。ショットキーバリアダイオード1は、トレンチMOS構造を有する縦型のショットキーバリアダイオードである。
【0011】
なお、
図1(a)では、アノード電極16の下に位置する半導体層11のメサ部112とガードリング18の輪郭を破線で示し、また、アノード電極16の下に位置する半導体層11のトレンチ111、メサ部112、及びガードリング18の位置をそれらの符号により示している。
【0012】
ショットキーバリアダイオード1は、メサ部112を形成するトレンチ111を上面に有する、酸化ガリウム系半導体からなるn型の半導体層11と、半導体層11のトレンチ111の底部に設けられた、p型の不純物を含む高抵抗領域14と、トレンチ111の内面のうちの少なくとも底面を覆うように設けられた絶縁膜15と、絶縁膜15を介して半導体層11上に設けられ、メサ部112に接続されたアノード電極16と、半導体層11の下面上に直接又は他の層を介して設けられたカソード電極17と、を備える。
【0013】
なお、半導体層11の「上面」は、半導体層11の主面の一方の面であって、
図1(b)の上側の面である。半導体層11の「下面」は、半導体層11の主面の他方の面であって、
図1(b)の下側の面であり、「上面」の反対側の面である。
【0014】
ショットキーバリアダイオード1は、
図1(a)、(b)に示されるように、サージ電流への耐性を高めるためにガードリング18を備えることが好ましい。この場合、トレンチ111がメサ部112の周囲を囲む環状の突起113を形成し、その突起113の上に環状のガードリング18が形成される。ガードリング18は、NiOなどのニッケルの酸化物、Cu
2O、CuOなどの銅の酸化物などのp型半導体からなる。
【0015】
図1(a)では、アノード電極16の下に位置する半導体層11のメサ部112とガードリング18の輪郭を破線で示し、また、アノード電極16の下に位置する半導体層11のトレンチ111、メサ部112、及びガードリング18の位置をそれらの符号により示している。
【0016】
半導体層11のメサ部112とアノード電極16とは、ショットキー接合を形成し、ショットキーバリアダイオード1は、このショットキー接合の整流性を利用している。ショットキーバリアダイオード1においては、アノード電極16とカソード電極17との間に順方向の電圧(アノード電極16側が正電位)を印加することにより、半導体層11から見たアノード電極16と半導体層11との界面のポテンシャル障壁が低下し、アノード電極16からカソード電極17へ電流が流れる。
【0017】
一方、アノード電極16とカソード電極17との間に逆方向の電圧(アノード電極16側が負電位)を印加したときは、ショットキー障壁により、電流は流れない。このとき、アノード電極16とメサ部112の界面及び絶縁膜15とメサ部112の界面からメサ部112の内側に空乏層が拡がり、チャネルが閉じるため、リーク電流が効果的に抑制される。
【0018】
典型的には、ショットキーバリアダイオード1は、
図1(b)に示されるように、半導体層11のエピタキシャル成長の下地としてのn型の半導体基板10を備え、半導体層11の下面が半導体基板10と接触する。この場合、カソード電極17は半導体基板10の半導体層11と反対側の面上に設けられる。すなわち、カソード電極17は、半導体層11の下面上に半導体基板10を介して設けられる。
【0019】
半導体基板10は、ドナーとしてのSi、SnなどのIV族元素を含むn型の酸化ガリウム系半導体の単結晶からなる。半導体基板10のドナー濃度は、例えば、1.0×1016cm-3以上、1.0×1019cm-3以下である。半導体基板10の厚さは、例えば、400μm以上、700μm以下である。
【0020】
半導体層11は、ドナーとしてのSi、Sn等のIV族元素を含むn型の酸化ガリウム系半導体の単結晶からなる。半導体層11のドナー濃度は、半導体基板10のドナー濃度よりも低く、例えば、1.0×1016cm-3以上、5.0×1016cm-3以下である。半導体層11の厚さは、例えば、5μm以上、15μm以下である。半導体層11は、例えば、半導体基板10上にエピタキシャル成長したエピタキシャル膜からなる。
【0021】
酸化ガリウム系半導体とは、Ga2O3、又は、Al、Inの一方若しくは両方が添加されたGa2O3であり、(GaxAlyIn(1-x-y))2O3(0<x≦1、0≦y<1、0<x+y≦1)で表される組成を有する。Ga2O3にAlを添加した場合にはバンドギャップが広がり、Inを添加した場合にはバンドギャップが狭くなる。なお、上記の酸化ガリウム系半導体の単結晶は、典型的には、β型の結晶構造を有する。例えば、酸化ガリウム系半導体の典型例であるGa2O3のバンドギャップエネルギーは4.5~4.9eVであり、絶縁破壊電界強度は、約8.0MV/cmである。
【0022】
設計耐圧に等しい逆方向電圧をショットキーバリアダイオード1に加えたときに各部に発生する電界が絶縁破壊電界より小さくなるように半導体層11の厚さが設計されているとき、トレンチ111が深いほど、逆方向電圧を加えたときのアノード電極16とメサ部112のショットキー界面の電界を低減することができる。一方で、トレンチ111が深すぎると、ショットキーバリアダイオード1のアノード電極16とカソード電極17の間の電気抵抗が増大する。このため、トレンチ111の深さは、例えば、1μm以上、3μm以下に設定される。
【0023】
トレンチ111の幅は、狭いほど導通損失を低減できるが、製造難度が上がるため、例えば、0.5μm以上、2.0μm以下に設定される。メサ部112の幅は、狭いほどメサ部112内の電界強度を低減できるが、製造難度が上がるため、例えば、0.5μm以上、2.0μm以下に設定される。
【0024】
メサ部112の平面パターンは、例えば、
図1(a)に示されるように、ライン・アンド・スペースである。この場合、メサ部112のピッチ幅Pは、例えば、2~5μmに設定される。
【0025】
ショットキーバリアダイオード1中の電界強度は、上述のように、メサ部112の幅、トレンチ111の深さなどの影響を受けるが、トレンチ111及びメサ部112の平面パターンにはほとんど影響を受けない。このため、半導体層11のトレンチ111及びメサ部112の平面パターンは特に限定されない。
【0026】
高抵抗領域14は、酸化ガリウム系半導体中で深いアクセプター準位を形成する窒素(N)などのp型不純物を注入することにより高抵抗化された領域である。高抵抗領域14は電界緩和層として機能し、ショットキーバリアダイオード1の耐圧を向上させることができる。
【0027】
高抵抗領域14の深さは、例えば、0.1μm以上、0.5μm以下であり、高抵抗領域14のp型不純物の濃度、すなわちアクセプター濃度は、例えば、5.0×1017cm-3以上、5.0×1018cm-3以下である。高抵抗領域14の電界緩和効果を効果的に発揮するためには、逆方向電圧を印加したときに半導体層11内のトレンチ111の底面から深さ方向に形成される空乏層の幅をW、高抵抗領域14のドナー濃度をNd、トレンチ111の底面からの高抵抗領域14の深さをD、高抵抗領域14のアクセプター濃度をNaとしたときに、W×Nd<D×Naの関係を満たすことが好ましい。
【0028】
絶縁膜15は、
図1(b)に示されるように、トレンチ111の内面のうちの底面だけでなくメサ部112の側面も覆うように設けられることが好ましい。絶縁膜15がメサ部112の側面を覆うことにより、ショットキーバリアダイオード1に逆方向電圧を印加したときにメサ部112が空乏化しやすくなるため、メサ部112内の電界がより効果的に緩和されてリーク電流が低減され、ショットキーバリアダイオード1の耐圧が向上する。なお、絶縁膜15がメサ部112の側面を覆う場合、側面の全てを覆う必要はなく、例えば、メサ部112の上側の一部は覆わなくてもよい。
【0029】
絶縁膜15は、例えば、SiO2膜、又は、SiO2膜上にAl2O3膜が積層された積層膜である。絶縁膜15がSiO2膜上にAl2O3膜が積層された積層膜である場合、例えば、SiO2膜の厚さが50nm以上、200nm以下であり、Al2O3膜の厚さが10nm以上、30nm以下である。
【0030】
アノード電極16は、絶縁膜15と、絶縁膜15から露出したメサ部112に接触する。アノード電極16は、典型的には、
図1(b)に示されるように、絶縁膜15及び絶縁膜15から露出したメサ部112の上部を覆う膜状の第1の層161と、第1の層161上の第2の層162を含む。例えば、第1の層161はNi膜、Mo膜、Pt膜、Au膜、又はこれらのうちの2種以上の積層膜などの4.8eV以上の仕事関数を有する金属膜からなり、第2の層162はAu膜、Al膜などの低抵抗の金属膜からなる。第1の層161の厚さは、例えば、50nm以上、500nm以下であり、第2の層162の厚さは、例えば、0.5μm以上、3μm以下である。また、第1の層161と第2の層162の間にバリアメタルとしてTiなどからなる層を設けてもよい。
【0031】
アノード電極16は、アノード電極16の平面方向の端部への電界集中を緩和するため、その平面方向の端部がフィールド絶縁膜19の上に乗っていることが好ましい。この場合、フィールド絶縁膜19が、トレンチ111の終端部近傍の底面を覆うように設けられる。フィールド絶縁膜19は、例えば、シリコン酸化膜である。フィールド絶縁膜19の厚さは、例えば、400nm以上、2000nm以下である。
【0032】
また、アノード電極16は、ガードリング18とオーミック接触し、半導体層11との間に内蔵pnダイオードを形成する。これにより、ショットキーバリアダイオード1にサージ電流が流れた場合に、そのサージ電流の一部を内蔵pnダイオードに流すことができるので、サージ電流によるショットキーバリアダイオード1の熱破壊を防止することができる。
【0033】
カソード電極17は、ショットキーバリアダイオード1が半導体基板10を備える場合には、半導体基板10とオーミック接触する。ショットキーバリアダイオード1が半導体基板10を備えず、カソード電極17が半導体層11に直接接続される場合は、半導体層11とオーミック接触する。カソード電極17は、例えば、Ti膜上にAu膜が積層された積層構造を有する。この場合、Ti膜とAu膜の間にバリアメタルとしてNi、Moなどからなる膜を設けてもよい。
【0034】
(ショットキーバリアの製造方法)
以下に、ショットキーバリアダイオード1の製造方法の一例を示す。
【0035】
図2(a)~(c)、
図3(a)~(c)、
図4(a)~(c)、
図5(a)~(c)は、本発明の第1の実施の形態に係るショットキーバリアダイオード1の製造工程を説明するための垂直断面図である。なお、半導体基板10の図示は省略する。
【0036】
まず、
図2(a)に示されるように、半導体基板10上に形成された半導体層11上に、NiO膜180とSiO
2膜51を形成し、その上にフォトレジスト52のパターンを形成する。
【0037】
NiO膜180は、スパッタにより50nm以上、200nm以下の厚さで形成された後、リソグラフィーとドライエッチングにより
図2(a)に示されるパターンに加工される。NiO膜180のドライエッチングに用いられるガスは、Cl
2ガス、又はBCl
3ガスである。SiO
2膜51は、スパッタにより100nm以上、2000nm以下の厚さに形成される。フォトレジスト52は、リソグラフィーによりメサ部112及びガードリング18のパターンに加工される。
【0038】
次に、
図2(b)に示されるように、フォトレジスト52をマスクとして、ドライエッチングによりSiO
2膜51をエッチングする。このドライエッチングに用いられるガスは、NF
3ガス、CF
4ガス、C
4F
8ガス、又はCHF
3ガスである。
【0039】
次に、
図2(c)に示されるように、フォトレジスト52を除去した後に、メサ部112のパターンが転写されたSiO
2膜51を覆うようにフォトレジスト53を形成する。
【0040】
次に、
図3(a)に示されるように、SiO
2膜51をマスクとして、NiO膜180をドライエッチングによりエッチングする。このエッチングによりガードリング18のパターンを転写されたNiO膜180の一部がガードリング18となる。なお、このドライエッチングに用いられる塩素系のエッチングガスにより酸化ガリウム系半導体からなる半導体層11もエッチングされるため、NiO膜180のパターン端ではサブトレンチが形成されるが、エッチング時間の最適化により、サブトレンチの深さを0.1μm以下に抑えることができる。
【0041】
次に、
図3(b)に示されるように、フォトレジスト53を除去する。
【0042】
次に、
図3(c)に示されるように、SiO
2膜51をマスクとして、ドライエッチングにより半導体層11にトレンチ111を形成する。トレンチ111の深さは、1μm以上、3μm以下である。このドライエッチングに用いられるガスは、Cl
2ガス、又はBCl
3ガスである。
【0043】
次に、
図4(a)に示されるように、ウエハの上方から全面に窒素イオンを注入し、その後アニールを行うことにより、トレンチ111の底部(底面の下に位置する部分)に高抵抗領域14を形成する。窒素イオン注入のドーズ量は、5.0×10
12cm
-2以上、5.0×10
13cm
-2以下であり、注入エネルギーは50keV以上、350keV以下である。この場合の注入の深さは0.1μm以上、0.5μm以下であり、窒素の濃度は5.0×10
17cm
-3以上、5.0×10
18cm
-3以下である。アニールは、900℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気、又は酸素雰囲気である。
【0044】
次に、
図4(b)に示されるように、バッファードフッ酸を用いてSiO
2膜51を除去する。
【0045】
次に、
図4(c)に示されるように、フィールド絶縁膜19としてのTEOS(テトラエトキシシラン)膜と絶縁膜15としてのTEOS膜を形成する。フィールド絶縁膜19は、CVD(Chemical Vapor Deposition)によって400nm以上、2000nm以下の厚さに形成され、リソグラフィーとエッチングによって
図4(c)に示されるパターンに加工される。フィールド絶縁膜19は、半導体層11のトレンチの外側の部分114の側面と上面、及び部分114の近傍のトレンチ111の底面を覆うように形成される。
【0046】
絶縁膜15は、CVDによって50nm以上、200nm以下の厚さに形成される。なお、TEOS膜上にAl2O3膜をALD(Atomic Layer Deposition)によって10nm以上、30nm以下の厚さに形成し、TEOS膜とAl2O3膜の積層膜を絶縁膜15としてもよい。この場合、Al2O3膜は次に示すエッチバック工程のエッチングストッパ膜として機能する。
【0047】
次に、
図5(a)に示されるように、メサ部112及びガードリング18上の絶縁膜15を除去する。メサ部112及びガードリング18上の絶縁膜15の除去は、ウエハ上の全面にレジストを2μm以上、3μm以下の厚さで塗布した後で全面にエッチングを施すレジストエッチバックによって実施される。
【0048】
レジストエッチバックは、例えば、CF4ガスなどのフッ素系エッチングガスを用いるフッ素系ドライエッチングによって実施され、メサ部112及びガードリング18上のレジストがエッチングされた段階でエッチングを終了させる。このとき、絶縁膜15がTEOS単層膜の場合は、メサ部112及びガードリング18上の絶縁膜15もエッチングされる。絶縁膜15がTEOS膜とAl2O3膜の積層膜である場合は、Al2O3膜がエッチングストッパとして機能するため、例えば、Al2O3膜をTMAH(水酸化テトラメチルアンモニウム)水溶液などのアルカリ液でエッチングし、下層のTEOS膜をフッ化水素酸などのフッ素を含む薬液でエッチングする。メサ部112及びガードリング18上の絶縁膜15を除去した後、残留したレジストを除去する。その後、エッチングダメージを回復するためのアニールとして、400℃以上、500℃以下の温度で熱処理を行う。
【0049】
次に、純水、過酸化水素と硫酸の混合液によりウエハの洗浄を実施した後、
図5(b)に示されるように、アノード電極16の第1の層161としてのMo膜、Ni膜、Au膜の積層膜などを蒸着によって50nm以上、500nm以下の厚さに形成する。
【0050】
次に、
図5(c)に示されるように、第1の層161上にAl膜からなる第2の層162を形成する。Al膜は、スパッタによって0.5μm以上、3μm以下の厚さに形成される。Al膜の形成前に、密着層としてTi膜をスパッタにより形成してもよい。また、Al膜がトレンチ111のメサ部112間の領域に完全に埋め込まれるように、Al膜を300~450℃の高温で成膜してもよい。その後、第1の層161と第2の層162は、リソグラフィーとエッチングによって
図5(c)に示されるパターンに加工される。
【0051】
その後、ウエハ表面をレジストで保護した後、例えば、フッ化水素酸などのフッ素を含む薬液を用いてウエハ裏面、すなわち半導体基板10の下面に形成されたTEOS膜を除去する。そして、レジストを除去した後、半導体基板10の下面にカソード電極17としてのTi膜とAu膜の積層膜を形成する。Ti膜とAu膜の間にバリアメタルとしてNi膜又はMo膜を設けてもよい。なお、絶縁膜15としてTEOS膜とAl2O3膜の積層膜を用いた場合は、前述のレジストエッチバック工程におけるウェットエッチングによってウエハ裏面に形成された絶縁膜が既に除去されているので、カソード電極17を形成する前の絶縁膜の除去工程は省略できる。
【0052】
図6(a)~(c)は、本発明の第1の実施の形態に係るショットキーバリアダイオード1の製造工程の変形例を説明するための垂直断面図である。
【0053】
この変形例においては、まず、
図3(c)に示されるトレンチ111の形成までの工程を上記の製造方法と同様に実施する。
【0054】
次に、
図6(a)に示されるように、バッファードフッ酸液を用いてSiO
2膜51を除去した後、ウエハの上方から全面に窒素イオンを注入し、その後アニールを行う。これにより、トレンチ111の底部、メサ部112の上部及び側部を含むウエハ表面の全領域に高抵抗領域14が形成される。窒素イオン注入のドーズ量は、5.0×10
12cm
-2以上、5.0×10
13cm
-2以下であり、注入エネルギーは50keV以上、350keV以下である。アニールは、900℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気、又は酸素雰囲気である。
【0055】
次に、
図6(b)に示されるように、ウエハの斜め上方から全面にn型不純物としてのSiイオンを注入し、その後アニールを行う。このとき、メサ部112の上部などのSiが注入されたn型不純物注入領域61では、前の工程で注入されたp型不純物である窒素がn型不純物であるSiによって打ち消される。一方で、メサ部112や突起113に遮蔽されて斜めに打ち込まれるSiイオンが到達しないトレンチ111の底部などでは窒素が打ち消されることはない。Siイオンの注入角度は、例えば、45°である。Siイオン注入のドーズ量は、5.0×10
12cm
-2以上、5.0×10
13cm
-2以下であり、注入エネルギーは100keV以上、200keV以下である。アニールは、600℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気である。なお、Siの代わりに、Snなどのn型不純物を注入してもよい。
【0056】
次に、
図6(c)に示されるように、メサ部112の外側の一部を除いた部分をレジスト54で覆った後、ウエハの上方から再度窒素イオン注入を実施し、レジスト54で覆われていない外側のメサ部112やトレンチ111の底部などを含むショットキーバリアダイオード1の終端領域に窒素を注入する。これにより、ショットキーバリアダイオード1の終端領域の電界を下げ、逆方向耐圧を向上させることができる。窒素イオン注入のドーズ量は、5.0×10
12cm
-2以上、5.0×10
13cm
-2以下であり、注入エネルギーは50keV以上、350keV以下である。アニールは、900℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気、又は酸素雰囲気である。なお、外側のメサ部112をレジスト54で覆わずに窒素を注入するのは、メサ部112や突起113に遮蔽されずにメサ部112の外側のトレンチ111の底部に打ち込まれたSiを打ち消すためである。
【0057】
その後、レジスト54を除去し、
図4(c)に示されるフィールド絶縁膜19と絶縁膜15を形成する工程以降の工程を上記の製造方法と同様に実施する。
【0058】
この変形例のように、トレンチ111の形成後にSiO2膜51を除去することで、ドライエッチングの残渣をバッファードフッ酸液で除去した後にイオン注入を実施することができる。これにより、エッチング残渣がイオン注入によってより固くなり、除去されなくなることによる、ショットキーバリアダイオード1の特性のバラツキを防止できる。
【0059】
〔第2の実施の形態〕
本発明の第2の実施の形態は、主に、ショットキーバリアダイオードがガードリングを有しない点において第1の実施の形態と異なる。以下、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
【0060】
(ショットキーバリアダイオードの構成)
図7(a)は、本発明の第2の実施の形態に係るショットキーバリアダイオード2の上面図である。
図7(b)は、
図7(a)に示される切断線B-Bにおいて切断されたショットキーバリアダイオード2の垂直断面図である。ショットキーバリアダイオード2は、トレンチMOS構造を有する縦型のショットキーバリアダイオードである。
【0061】
なお、
図7(a)では、アノード電極16の下に位置する半導体層11のメサ部112の輪郭を破線で示し、また、アノード電極16の下に位置する半導体層11のトレンチ111、及びメサ部112の位置をそれらの符号により示している。
【0062】
ショットキーバリアダイオード2は、第1の実施の形態に係るショットキーバリアダイオード1と同様に、メサ部112を形成するトレンチ111を上面に有する、酸化ガリウム系半導体からなるn型の半導体層11と、半導体層11のトレンチ111の底部に設けられた、p型の不純物を含む高抵抗領域14と、トレンチ111の内面のうちの少なくとも底面を覆うように設けられた絶縁膜15と、絶縁膜15を介して半導体層11上に設けられ、メサ部112に接続されたアノード電極16と、半導体層11の下面上に直接又は他の層を介して設けられたカソード電極17と、を備える。
【0063】
ショットキーバリアダイオード2は、ガードリング18及びメサ部112の周囲を囲む環状の突起113を備えていない。また
図7(b)に示される例では、Siなどのn型不純物が注入されたn型不純物注入領域61がメサ部112の上部などに設けられている。n型不純物注入領域61については、以下の製造方法の一例において説明する。
【0064】
(ショットキーバリアの製造方法)
以下に、ショットキーバリアダイオード2の製造方法の一例を示す。
【0065】
図8(a)~(c)、
図9(a)~(c)、
図10(a)~(c)は、本発明の第2の実施の形態に係るショットキーバリアダイオード2の製造工程を説明するための垂直断面図である。なお、半導体基板10の図示は省略する。
【0066】
まず、
図8(a)に示されるように、半導体基板10上に形成された半導体層11上に、SiO
2膜51を形成し、その上にフォトレジスト52のパターンを形成する。
【0067】
SiO2膜51は、スパッタにより100nm以上、2000nm以下の厚さに形成される。フォトレジスト52は、リソグラフィーによりメサ部112のパターンに加工される。
【0068】
次に、
図8(b)に示されるように、フォトレジスト52をマスクとして、ドライエッチングによりSiO
2膜51をエッチングし、さらに、フォトレジスト52とSiO
2膜51をマスクとして、ドライエッチングにより半導体層11にトレンチ111を形成する。
【0069】
SiO2膜51のエッチングに用いられるガスは、NF3ガス、CF4ガス、C4F8ガス、又はCHF3ガスである。半導体層11のエッチングに用いられるガスは、Cl2ガス、又はBCl3ガスである。トレンチ111の深さは、1μm以上、3μm以下である。
【0070】
次に、
図8(c)に示されるように、フォトレジスト52を除去し、バッファードフッ酸液によりSiO
2膜51を除去する。
【0071】
次に、
図9(a)に示されるように、ウエハの上方から全面に窒素イオンを注入し、その後アニールを行うことにより、トレンチ111の底部(底面の下に位置する部分)に高抵抗領域14を形成する。窒素イオン注入のドーズ量は、5.0×10
12cm
-2以上、5.0×10
13cm
-2以下であり、注入エネルギーは50keV以上、350keV以下である。この場合の注入の深さは0.1μm以上、0.5μm以下であり、窒素の濃度は5.0×10
17cm
-3以上、5.0×10
18cm
-3以下である。アニールは、900℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気、又は酸素雰囲気である。
【0072】
次に、
図9(b)に示されるように、ウエハの斜め上方から全面にn型不純物としてのSiイオンを注入し、その後アニールを行う。このとき、メサ部112の上部などのSiが注入されたn型不純物注入領域61では、前の工程で注入されたp型不純物である窒素がn型不純物であるSiによって打ち消される。一方で、メサ部112に遮蔽されて斜めに打ち込まれるSiイオンが到達しないトレンチ111の底部などでは窒素が打ち消されることはない。Siイオンの注入角度は、例えば、45°である。Siイオン注入のドーズ量は、5.0×10
12cm
-2以上、5.0×10
13cm
-2以下であり、注入エネルギーは100keV以上、200keV以下である。アニールは、600℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気である。なお、Siの代わりに、Snなどのn型不純物を注入してもよい。
【0073】
次に、
図9(c)に示されるように、フィールド絶縁膜19としてのTEOS膜と絶縁膜15としてのTEOS膜を形成する。フィールド絶縁膜19は、CVDによって400nm以上、2000nm以下の厚さに形成され、リソグラフィーとエッチングによって
図9(c)に示されるパターンに加工される。フィールド絶縁膜19は、半導体層11のトレンチの外側の部分114の側面と上面、及び部分114の近傍のトレンチ111の底面を覆うように形成される。
【0074】
絶縁膜15は、CVDによって50nm以上、200nm以下の厚さに形成される。なお、TEOS膜上にAl2O3膜をALDによって10nm以上、30nm以下の厚さに形成し、TEOS膜とAl2O3膜の積層膜を絶縁膜15としてもよい。この場合、Al2O3膜は次に示すエッチバック工程のエッチングストッパ膜として機能する。
【0075】
次に、
図10(a)に示されるように、メサ部112上の絶縁膜15を除去する。メサ部112上の絶縁膜15の除去は、ウエハ上の全面にレジストを2μm以上、3μm以下の厚さで塗布した後で全面にエッチングを施すレジストエッチバックによって実施される。
【0076】
レジストエッチバックは、例えば、CF4ガスなどのフッ素系エッチングガスを用いるフッ素系ドライエッチングによって実施され、メサ部112上のレジストがエッチングされた段階でエッチングを終了させる。このとき、絶縁膜15がTEOS単層膜の場合は、メサ部112上の絶縁膜15もエッチングされる。絶縁膜15がTEOS膜とAl2O3膜の積層膜である場合は、Al2O3膜がエッチングストッパとして機能するため、例えば、Al2O3膜をTMAH水溶液などのアルカリ液でエッチングし、下層のTEOS膜をフッ化水素酸などのフッ素を含む薬液でエッチングする。メサ部112上の絶縁膜15を除去した後、残留したレジストを除去する。その後、エッチングダメージを回復するためのアニールとして、400℃以上、500℃以下の温度で熱処理を行う。
【0077】
次に、純水、過酸化水素と硫酸の混合液によりウエハの洗浄を実施した後、
図10(b)に示されるように、アノード電極16の第1の層161としてのMo膜、Ni膜、Au膜の積層膜などを蒸着によって50nm以上、500nm以下の厚さに形成する。
【0078】
次に、
図10(c)に示されるように、第1の層161上にAl膜からなる第2の層162を形成する。Al膜は、スパッタによって0.5μm以上、3μm以下の厚さに形成される。Al膜の形成前に、密着層としてTi膜をスパッタにより形成してもよい。また、Al膜がトレンチ111のメサ部112間の領域に完全に埋め込まれるように、Al膜を300~450℃の高温で成膜してもよい。その後、第1の層161と第2の層162は、リソグラフィーとエッチングによって
図10(c)に示されるパターンに加工される。
【0079】
その後、ウエハ表面をレジストで保護した後、例えば、フッ化水素酸などのフッ素を含む薬液を用いてウエハ裏面、すなわち半導体基板10の下面に形成されたTEOS膜を除去する。そして、レジストを除去した後、半導体基板10の下面にカソード電極17としてのTi膜とAu膜の積層膜を形成する。Ti膜とAu膜の間にバリアメタルとしてNi膜又はMo膜を設けてもよい。なお、絶縁膜15としてTEOS膜とAl2O3膜の積層膜を用いた場合は、前述のレジストエッチバック工程におけるウェットエッチングによってウエハ裏面に形成された絶縁膜が既に除去されているので、カソード電極17を形成する前の絶縁膜の除去工程は省略できる。
【0080】
図11は、本発明の第2の実施の形態に係るショットキーバリアダイオード2の製造工程の変形例を説明するための垂直断面図である。
【0081】
この変形例においては、まず、
図9(b)に示されるSiイオンの注入までの工程を上記の製造方法と同様に実施する。
【0082】
次に、
図11に示されるように、メサ部112の外側の一部を除いた部分をレジスト54で覆った後、ウエハの上方から再度窒素イオン注入を実施し、レジスト54で覆われていない外側のメサ部112やトレンチ111の底部などを含むショットキーバリアダイオード2の終端領域に窒素を注入する。これにより、ショットキーバリアダイオード2の終端領域の電界を下げ、逆方向耐圧を向上させることができる。窒素イオン注入のドーズ量は、5.0×10
12cm
-2以上、5.0×10
13cm
-2以下であり、注入エネルギーは50keV以上、350keV以下である。アニールは、900℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気、又は酸素雰囲気である。
【0083】
その後、レジスト54を除去し、
図9(c)に示されるフィールド絶縁膜19と絶縁膜15を形成する工程以降の工程を上記の製造方法と同様に実施する。
【0084】
なお、半導体層11の主面の面方位が(001)であって、かつメサ部112のライン状の平面パターンの長さ方向が[010](幅方向が[100])である場合、
図9(a)に示される工程においてメサ部112に注入された窒素が側部の表面に効果的に拡散し、メサ部112の内部の窒素濃度が大きく低下することが本発明者らによって見出された。これは、メサ部112の幅方向である[100]方向に窒素が拡散しやすいことによると考えられる。この場合、メサ部112に窒素が注入されることによるショットキーバリアダイオード2のオン抵抗の増加を抑えることができる。
【0085】
〔第3の実施の形態〕
本発明の第3の実施の形態は、主に、n型不純物であるSiを半導体層に注入しない点において第2の実施の形態と異なる。以下、第1、2の実施の形態と同様の点については、説明を省略又は簡略化する。
【0086】
(ショットキーバリアダイオードの構成)
図12(a)は、本発明の第3の実施の形態に係るショットキーバリアダイオード3の上面図である。
図12(b)は、
図12(a)に示される切断線C-Cにおいて切断されたショットキーバリアダイオード3の垂直断面図である。ショットキーバリアダイオード3は、トレンチMOS構造を有する縦型のショットキーバリアダイオードである。
【0087】
なお、
図12(a)では、アノード電極16の下に位置する半導体層11のメサ部112の輪郭を破線で示し、また、アノード電極16の下に位置する半導体層11のトレンチ111、及びメサ部112の位置をそれらの符号により示している。
【0088】
ショットキーバリアダイオード3は、第1の実施の形態に係るショットキーバリアダイオード1と同様に、メサ部112を形成するトレンチ111を上面に有する、酸化ガリウム系半導体からなるn型の半導体層11と、半導体層11のトレンチ111の底部に設けられた、p型の不純物を含む高抵抗領域14と、トレンチ111の内面のうちの少なくとも底面を覆うように設けられた絶縁膜15と、絶縁膜15を介して半導体層11上に設けられ、メサ部112に接続されたアノード電極16と、半導体層11の下面上に直接又は他の層を介して設けられたカソード電極17と、を備える。
【0089】
また、ショットキーバリアダイオード3は、第2の実施の形態に係るショットキーバリアダイオード2と同様に、ガードリング18及びメサ部112の周囲を囲む環状の突起113を備えていない。
【0090】
ショットキーバリアダイオード3においては、半導体層11の主面の面方位が(001)であって、かつメサ部112のライン状の平面パターンの長さ方向が[010](幅方向が[100])である。なお、半導体基板10の主面の面方位が(001)である場合、その上にエピタキシャル成長により形成される半導体層11の主面の面方位も(001)になる。
【0091】
メサ部112の側部112aの表面には、窒素が含まれる。このメサ部112の側部112aの表面の窒素は、メサ部112に注入された窒素がメサ部112の幅方向である[100]方向に拡散して、側部112aの表面に集中したものである。メサ部112の内部112bの窒素濃度は低いため、メサ部112の上下方向の電気抵抗は低く、メサ部112に窒素が注入されることによるショットキーバリアダイオード2のオン抵抗への影響は少ない。
【0092】
また、メサ部112内の窒素によるショットキーバリアダイオード2のオン抵抗への影響が少ないため、n型不純物であるSiによりメサ部112内の窒素を打ち消す必要がない。このため、メサ部112は、意図的に添加されたSiなどのn型不純物を含まない。すなわち、メサ部112は、Siなどのn型不純物が注入されたn型不純物注入領域61を含まない。
【0093】
メサ部112に注入された窒素を効果的に側部112aの表面に蓄積させて、内部112bの窒素濃度を低減させるためには、ライン・アンド・スペースの平面パターンを有する場合のメサ部112のピッチ幅Pは5μm以下であることが好ましい。
【0094】
(ショットキーバリアの製造方法)
以下に、ショットキーバリアダイオード3の製造方法の一例を示す。
【0095】
図13(a)~(c)、
図14(a)、(b)は、本発明の第3の実施の形態に係るショットキーバリアダイオード3の製造工程を説明するための垂直断面図である。なお、半導体基板10の図示は省略する。
【0096】
まず、
図8(c)に示されるフォトレジスト52とSiO
2膜51を除去するまでの工程を第2の実施の形態に係る製造方法と同様に実施する。
【0097】
次に、
図13(a)に示されるように、ウエハの上方から全面に窒素イオンを注入し、その後アニールを行うことにより、トレンチ111の底部に高抵抗領域14を形成する。このとき、窒素はトレンチ111の上部及び側部112aにも注入されるが、メサ部112のライン状の平面パターンの長さ方向が[010]であるため、アニールによりメサ部112の側部112aの表面に窒素が拡散し、メサ部112の内部112bの窒素濃度は大きく低減する。
【0098】
窒素イオン注入のドーズ量は、5.0×1012cm-2以上、5.0×1013cm-2以下であり、注入エネルギーは50keV以上、350keV以下である。この場合の注入の深さは0.1μm以上、0.5μm以下であり、窒素の濃度は5.0×1017cm-3以上、5.0×1018cm-3以下である。アニールは、900℃以上、1100℃以下の温度で、雰囲気は窒素雰囲気、又は酸素雰囲気である。
【0099】
メサ部112の内部112bの窒素濃度は十分に低く、n型不純物の注入により打ち消す必要がないため、この後のSiの注入工程を省略することができる。また、Siの注入を行わないため、終端領域の電界緩和のために再度窒素を注入する工程も省略することができる。
【0100】
次に、
図13(b)に示されるように、フィールド絶縁膜19としてのTEOS膜と絶縁膜15としてのTEOS膜を形成する。フィールド絶縁膜19は、CVDによって400nm以上、2000nm以下の厚さに形成され、リソグラフィーとエッチングによって
図13(b)に示されるパターンに加工される。フィールド絶縁膜19は、半導体層11のトレンチの外側の部分114の側面と上面、及び部分114の近傍のトレンチ111の底面を覆うように形成される。
【0101】
絶縁膜15は、CVDによって50nm以上、200nm以下の厚さに形成される。なお、TEOS膜上にAl2O3膜をALDによって10nm以上、30nm以下の厚さに形成し、TEOS膜とAl2O3膜の積層膜を絶縁膜15としてもよい。この場合、Al2O3膜は次に示すエッチバック工程のエッチングストッパ膜として機能する。
【0102】
次に、
図13(c)に示されるように、メサ部112上の絶縁膜15を除去する。メサ部112上の絶縁膜15の除去は、ウエハ上の全面にレジストを2μm以上、3μm以下の厚さで塗布した後で全面にエッチングを施すレジストエッチバックによって実施される。
【0103】
レジストエッチバックは、例えば、CF4ガスなどのフッ素系エッチングガスを用いるフッ素系ドライエッチングによって実施され、メサ部112上のレジストがエッチングされた段階でエッチングを終了させる。このとき、絶縁膜15がTEOS単層膜の場合は、メサ部112上の絶縁膜15もエッチングされる。絶縁膜15がTEOS膜とAl2O3膜の積層膜である場合は、Al2O3膜がエッチングストッパとして機能するため、例えば、Al2O3膜をTMAH水溶液などのアルカリ液でエッチングし、下層のTEOS膜をフッ化水素酸などのフッ素を含む薬液でエッチングする。メサ部112上の絶縁膜15を除去した後、残留したレジストを除去する。その後、エッチングダメージを回復するためのアニールとして、400℃以上、500℃以下の温度で熱処理を行う。
【0104】
次に、純水、過酸化水素と硫酸の混合液によりウエハの洗浄を実施した後、
図14(a)に示されるように、アノード電極16の第1の層161としてのMo膜、Ni膜、Au膜の積層膜などを蒸着によって50nm以上、500nm以下の厚さに形成する。
【0105】
次に、
図14(b)に示されるように、第1の層161上にAl膜からなる第2の層162を形成する。Al膜は、スパッタによって0.5μm以上、3μm以下の厚さに形成される。Al膜の形成前に、密着層としてTi膜をスパッタにより形成してもよい。また、Al膜がトレンチ111のメサ部112間の領域に完全に埋め込まれるように、Al膜を300~450℃の高温で成膜してもよい。その後、第1の層161と第2の層162は、リソグラフィーとエッチングによって
図14(b)に示されるパターンに加工される。
【0106】
その後、ウエハ表面をレジストで保護した後、例えば、フッ化水素酸などのフッ素を含む薬液を用いてウエハ裏面、すなわち半導体基板10の下面に形成されたTEOS膜を除去する。そして、レジストを除去した後、半導体基板10の下面にカソード電極17としてのTi膜とAu膜の積層膜を形成する。Ti膜とAu膜の間にバリアメタルとしてNi膜又はMo膜を設けてもよい。なお、絶縁膜15としてTEOS膜とAl2O3膜の積層膜を用いた場合は、前述のレジストエッチバック工程におけるウェットエッチングによってウエハ裏面に形成された絶縁膜が既に除去されているので、カソード電極17を形成する前の絶縁膜の除去工程は省略できる。
【0107】
〔第4の実施の形態〕
本発明の第4の実施の形態は、ショットキーバリアダイオードがジャンクションバリアショットキー(JBS)構造を有する点において第3の実施の形態と異なる。以下、第1~3の実施の形態と同様の点については、説明を省略又は簡略化する。
【0108】
(ショットキーバリアダイオードの構成)
図15(a)は、本発明の第4の実施の形態に係るショットキーバリアダイオード4の上面図である。
図15(b)は、
図15(a)に示される切断線D-Dにおいて切断されたショットキーバリアダイオード4の垂直断面図である。ショットキーバリアダイオード4は、トレンチ構造を有する縦型のショットキーバリアダイオードである。
【0109】
なお、
図15(a)では、アノード電極16の下に位置する半導体層11のメサ部112の輪郭を破線で示し、また、アノード電極16の下に位置する半導体層11のトレンチ111、及びメサ部112の位置をそれらの符号により示している。
【0110】
ショットキーバリアダイオード4は、メサ部112を形成するトレンチ111を上面に有する、酸化ガリウム系半導体からなるn型の半導体層11と、半導体層11のトレンチ111の底部に設けられた、p型の不純物を含む高抵抗領域14と、トレンチ111の内面のうちの少なくとも底面を覆うように設けられたp型半導体膜40と、p型半導体膜40を介して半導体層11上に設けられ、メサ部112に接続されたアノード電極16と、半導体層11の下面上に直接又は他の層を介して設けられたカソード電極17と、を備える。
【0111】
本発明の第4の実施の形態に係るショットキーバリアダイオード4は、第3の実施の形態に係るショットキーバリアダイオード3において、絶縁膜15の代わりにNiO、Cu2O、CuOなどからなるp型半導体膜40を備えた、JBS構造を有するショットキーバリアダイオードである。また、ショットキーバリアダイオード4は、第1の実施の形態に係るショットキーバリアダイオード1、又は第2の実施の形態に係るショットキーバリアダイオード2において、絶縁膜15の代わりにp型半導体膜40を備えた、JBS構造を有するショットキーバリアダイオードであってもよい。
【0112】
p型半導体膜40は、スパッタにより成膜することができる。また、p型半導体膜40は、絶縁膜15と同様の形状を有し、絶縁膜15と同様にエッチバックによりメサ部112などの上から除去される。p型半導体膜40がCu2O又はCuOからなる場合は、バッファード(緩衝)フッ酸液、希釈王水、希硫酸等の酸性溶液を用いるウェットエッチングによりp型半導体膜40をエッチングすることができる。p型半導体膜40がNiOからなる場合は、BCl3などの塩素を含むエッチングガスを用いるドライエッチングによりp型半導体膜40をエッチングすることができる。
【0113】
ショットキーバリアダイオード4においては、メサ部112の外側のトレンチ111の底面に、p型半導体膜40とn型の半導体層11からなるpnダイオードが形成されており、これによって高いサージ電流耐性を有する。
【0114】
(実施の形態の効果)
上記第1~4の実施の形態によれば、半導体層のトレンチの底部に高抵抗領域を設けることにより、トレンチMOS構造を有するショットキーバリアダイオードであって、従来よりもさらに高い耐圧を有するショットキーバリアダイオードを提供することができる。
【0115】
なお、上記第1~3の実施の形態において、窒素の代わりにMgを用いて高抵抗領域14を形成してもよい。Mgイオンの注入条件は窒素イオンの注入条件と同様であり、ドーズ量は5.0×1012cm-2以上5.0×1013cm-2以下で、注入エネルギーは100keV以上、500keV以下である。この場合の高抵抗領域14の深さは0.1μm以上、0.5μm以下であり、濃度は5.0×1017cm-3以上、5.0×1018cm-3以下である。高抵抗領域14の電界緩和効果を効果的に発揮するためには、逆方向電圧を印加したときに半導体層11内のトレンチ111の底面から深さ方向に形成される空乏層の幅をW、高抵抗領域14のドナー濃度をNd、トレンチ111の底面からの高抵抗領域14の深さをD、高抵抗領域14のアクセプター濃度をNaとしたときに、W×Nd<D×Naの関係を満たすことが好ましい。ただし、窒素の方がMgよりも注入後のアニールによる拡散が小さく、高抵抗領域14が高い抵抗を維持しやすい。また、上述のように、半導体層11の主面の面方位が(001)であって、かつメサ部112のライン状の平面パターンの長さ方向が[010](幅方向が[100])である場合に、メサ部112に注入された窒素が側部の表面に効果的に拡散し、メサ部112の内部の窒素濃度が大きく低下するという効果が得られるが、窒素の代わりにMgを用いた場合は同様の効果は得られない。
【0116】
また、上記第1~4の実施の形態において絶縁膜15に用いられるAl2O3膜の代わりに、HfO2膜、ZrO2膜、Y2O3膜、Si3N4膜、又はこれらのうちの2つ以上を含む積層膜を用いてもよい。
【0117】
また、上記第1~4の実施の形態では、ショットキーバリアダイオード1~4の半導体基板10及び半導体層11の材料として酸化ガリウム系半導体を用いているが、SiCなどの酸化ガリウム系半導体以外のワイドバンドギャップ半導体を用いてもよい。ここで、ワイドバンドギャップ半導体とは、3.0eV以上のバンドギャップを有する半導体を指すものとする。また、半導体基板10及び半導体層11に用いられるn型不純物とp型不純物も半導体層11の材料に応じて適宜選択して用いられる。また、ショットキーバリアダイオード1~4に添加される不純物や部材の導電型(n型とp型)は逆であってもよい。
【0118】
すなわち、本発明によれば、次のショットキーバリアダイオードを提供することができる。
[1]メサ部を形成するトレンチを第1の面に有する、ワイドバンドギャップ半導体からなる第1導電型の半導体層と、前記半導体層のトレンチの底部に設けられた、前記第1導電型と異なる第2導電型の不純物を含む高抵抗領域と、前記トレンチの内面のうちの少なくとも底面を覆うように設けられた、絶縁膜又は前記第2導電型の半導体膜と、前記絶縁膜又は前記半導体膜を介して前記半導体層上に設けられ、前記メサ部に接続されたアノード電極と、前記半導体層の前記第1の面の反対側の第2の面上に直接又は他の層を介して設けられたカソード電極と、を備えた、ショットキーバリアダイオード。
[2]逆方向電圧を印加したときに前記半導体層内の前記トレンチの底面から深さ方向に形成される空乏層の幅をW、前記高抵抗領域のドナー濃度をNd、前記トレンチの底面からの前記高抵抗領域の深さをD、前記高抵抗領域のアクセプター濃度をNaとしたとき、W×Nd<D×Naの関係を満たす、上記[1]に記載のショットキーバリアダイオード。
[3]前記ワイドバンドギャップ半導体が酸化ガリウム系半導体であり、前記第1導電型と前記第2導電型がそれぞれn型とp型である、上記[1]又は[2]に記載のショットキーバリアダイオード。
[4]前記第2導電型の不純物が窒素である、[3]に記載のショットキーバリアダイオード。
[5]前記トレンチが、前記メサ部と前記メサ部の周囲を囲む環状の突起を形成し、前記突起上に、前記第2導電型の環状のガードリングが設けられた、上記[1]又は[2]に記載のショットキーバリアダイオード。
[6]前記半導体層の主面の面方位が(001)であり、前記メサ部が、長さ方向が[010]のライン状の平面パターンを有し、前記メサ部の側部の表面に前記第2導電型の不純物が含まれる、上記[4]に記載のショットキーバリアダイオード。
[7]前記メサ部が、意図的に添加された前記第1導電型の不純物を含まない、上記[6]に記載のショットキーバリアダイオード。
【0119】
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【0120】
1、2、3…ショットキーバリアダイオード、 10…n型半導体基板、 11…半導体層、 111…トレンチ、 112…メサ部、 113…突起、 14…高抵抗領域、 15…絶縁膜、 16…アノード電極、 17…カソード電極、 18…ガードリング、 40…p型半導体膜、 61…n型不純物注入領域