(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024047542
(43)【公開日】2024-04-05
(54)【発明の名称】窒化物半導体装置および窒化物半導体装置の製造方法
(51)【国際特許分類】
H01L 21/338 20060101AFI20240329BHJP
H01L 21/337 20060101ALI20240329BHJP
H01L 29/80 20060101ALI20240329BHJP
H01L 21/20 20060101ALI20240329BHJP
【FI】
H01L29/80 F
H01L29/80 H
H01L29/80 C
H01L29/80 Z
H01L21/20
【審査請求】未請求
【請求項の数】15
【出願形態】OL
(21)【出願番号】P 2023117518
(22)【出願日】2023-07-19
(31)【優先権主張番号】P 2022152273
(32)【優先日】2022-09-26
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2022153819
(32)【優先日】2022-09-27
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】畑 洋輔
【テーマコード(参考)】
5F102
5F152
【Fターム(参考)】
5F102GB01
5F102GC01
5F102GD04
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ10
5F102GL04
5F102GM04
5F102GM08
5F102GQ01
5F102GR01
5F102GR12
5F102GS06
5F102GS08
5F102GV05
5F102GV07
5F102GV08
5F102HC01
5F152LL05
5F152LM08
5F152MM06
5F152NN03
5F152NN05
5F152NN09
5F152NN13
5F152NP09
5F152NQ09
5F152NQ17
(57)【要約】
【課題】窒化物半導体装置において、他のデバイスパラメータに対する影響を抑制しつつ、ゲート閾値電圧を上昇させる。
【解決手段】窒化物半導体装置10は、窒化物半導体によって構成された電子走行層16と、電子走行層16上に形成され、電子走行層16よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層18と、電子供給層18上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層20と、ゲート層20上に形成されたゲート電極22と、電子供給層18上に形成されたソース電極26およびドレイン電極28とを備えている。ゲート層20は、ゲート電極22に接する上面20Aを含む。上面20Aは、Ga極性面である。
【選択図】
図2
【特許請求の範囲】
【請求項1】
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層上に形成されたソース電極およびドレイン電極と
を備え、
前記ゲート層は、前記ゲート電極に接する上面を含み、前記上面は、Ga極性面である、窒化物半導体装置。
【請求項2】
前記ゲート層は、
前記ゲート電極に接する第1GaN層と、
前記電子供給層に接する第2GaN層と
を含み、前記第1GaN層は、Ga極性GaNによって構成され、前記第2GaN層は、N極性GaNによって構成されている、請求項1に記載の窒化物半導体装置。
【請求項3】
前記第2GaN層は、前記第1GaN層よりも厚い、請求項2に記載の窒化物半導体装置。
【請求項4】
前記ゲート層は、100nm以上150nm未満の厚さを有し、前記第1GaN層は、5nm以上30nm未満の厚さを有している、請求項2に記載の窒化物半導体装置。
【請求項5】
前記第2GaN層は、
前記電子供給層に接するとともに、前記第1GaN層に覆われたリッジ部と、
前記電子供給層に接するとともに、平面視で前記リッジ部よりも外側に延びる延在部と
を含み、前記延在部は、前記リッジ部よりも薄い、請求項2に記載の窒化物半導体装置。
【請求項6】
前記延在部は、少なくとも一部がN極性面である上面を含む、請求項5に記載の窒化物半導体装置。
【請求項7】
前記ゲート層は、Ga極性GaNによって構成されている、請求項1に記載の窒化物半導体装置。
【請求項8】
前記ゲート層は、
前記電子供給層に接するとともに、前記ゲート層の前記上面を含むリッジ部と、
前記電子供給層に接するとともに、平面視で前記リッジ部から外側に延びる、前記リッジ部よりも薄い延在部と
を含む、請求項7に記載の窒化物半導体装置。
【請求項9】
前記ゲート層の前記上面は、前記ゲート電極とショットキー接合を形成している、請求項1~8のうちのいずれか一項に記載の窒化物半導体装置。
【請求項10】
前記電子供給層、前記ゲート層、および前記ゲート電極を覆うとともに、第1開口および第2開口を有するパッシベーション層をさらに備え、
前記ソース電極は、前記第1開口を介して前記電子供給層に接しており、
前記ドレイン電極は、前記第2開口を介して前記電子供給層に接しており、
前記ゲート層は、前記第1開口と前記第2開口との間に位置している、請求項1~8のうちのいずれか一項に記載の窒化物半導体装置。
【請求項11】
前記電子走行層は、GaNによって構成され、
前記電子供給層は、AlxGa1-xNによって構成され、0.1<x<0.3である、
請求項1~8のうちのいずれか一項に記載の窒化物半導体装置。
【請求項12】
前記第1GaN層は、前記第2GaN層よりも高い濃度で水素を含んでいる、請求項2に記載の窒化物半導体装置。
【請求項13】
半導体基板と、前記半導体基板上に形成されたバッファ層とをさらに備え、前記電子走行層は、前記バッファ層上に形成されている、請求項1~8のうちのいずれか一項に記載の窒化物半導体装置。
【請求項14】
窒化物半導体によって構成された電子走行層を形成すること、
前記電子走行層上に、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層を形成すること、
前記電子供給層上に、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層を形成すること、
前記ゲート層上にゲート電極を形成すること、
前記電子供給層上にソース電極およびドレイン電極を形成すること
を含み、
前記ゲート層は、前記ゲート電極に接する上面を含み、前記上面は、Ga極性面である、窒化物半導体装置の製造方法。
【請求項15】
前記ゲート層を形成することは、
前記電子供給層上に、キャリアガスとしてN2を用いて成長させたN極性GaNである第1窒化物半導体層を形成すること、
前記第1窒化物半導体層上に、キャリアガスとしてH2を用いて成長させたGa極性GaNである第2窒化物半導体層を形成すること
を含む、請求項14に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。
【背景技術】
【0002】
現在、窒化ガリウム(GaN)等の窒化物半導体を用いた高電子移動度トランジスタ(High Electron Mobility Transistor,HEMT)の製品化が進んでいる。窒化物半導体HEMTは、例えば、窒化ガリウム(GaN)層によって構成された電子走行層と、窒化アルミニウムガリウム(AlGaN)層によって構成された電子供給層とを含む。電子走行層と電子供給層とがヘテロ接合を形成することにより、電子走行層と電子供給層との界面付近の電子走行層内に、HEMTのチャネルとして機能する二次元電子ガス(2DEG)が生じる。
【0003】
HEMTのノーマリーオフ動作を実現するために、ゲート電極と電子走行層との間にゲート層としてアクセプタ型不純物を含む窒化物半導体層(例えばp型GaN層)を設けることが知られている。特許文献1は、このようなノーマリーオフ型のHEMTを開示している。
【先行技術文献】
【特許文献】
【0004】
【0005】
[概要]
ノーマリーオフ型HEMTにおいて、他のデバイスパラメータ(例えば、オン抵抗、最大定格電圧など)に与える影響を抑制しつつ、ゲート閾値電圧を制御する技術が望まれている。
【0006】
本開示の一態様による窒化物半導体装置は、窒化物半導体によって構成された電子走行層と、前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、前記ゲート層上に形成されたゲート電極と、前記電子供給層上に形成されたソース電極およびドレイン電極とを備えている。前記ゲート層は、前記ゲート電極に接する上面を含む。前記上面は、Ga極性面である。
【0007】
本開示の一態様による窒化物半導体装置の製造方法は、窒化物半導体によって構成された電子走行層を形成すること、前記電子走行層上に、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層を形成すること、前記電子供給層上に、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層を形成すること、前記ゲート層上にゲート電極を形成すること、前記電子供給層上にソース電極およびドレイン電極を形成することを含んでいる。前記ゲート層は、前記ゲート電極に接する上面を含む。前記上面は、Ga極性面である。
【図面の簡単な説明】
【0008】
【
図1】
図1は、第1実施形態に係る例示的な窒化物半導体装置の概略平面図である。
【
図2】
図2は、
図1のF2-F2線に沿った窒化物半導体装置の概略断面図である。
【
図3】
図3(a)および
図3(b)は、それぞれGa極性GaNおよびN極性GaNの結晶構造を示す模式図である。
【
図4】
図4は、
図2に示す窒化物半導体装置の例示的な製造工程を示す概略断面図である。
【
図5】
図5は、
図4に示す工程に続く製造工程を示す概略断面図である。
【
図6】
図6は、
図5に示す工程に続く製造工程を示す概略断面図である。
【
図7】
図7は、
図6に示す工程に続く製造工程を示す概略断面図である。
【
図8】
図8は、
図7に示す工程に続く製造工程を示す概略断面図である。
【
図9】
図9は、
図8に示す工程に続く製造工程を示す概略断面図である。
【
図11】
図11は、変更例に係る例示的な窒化物半導体装置の概略断面図である。
【
図12】
図12は、第2実施形態に係る例示的な窒化物半導体装置の概略平面図である。
【
図15】
図15は、
図13の窒化物半導体装置において、2つのゲート層および2つのゲート電極に係る部分を示す概略断面図である。
【
図16】
図16は、比較例の窒化物半導体装置を示す概略断面図である。
【
図29】
図29は、第3実施形態に係る例示的な窒化物半導体装置の概略断面図である。
【
図32】
図32は、変更例の窒化物半導体装置の概略断面図である。
【0009】
[詳細な説明]
以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0010】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0011】
<第1実施形態>
(窒化物半導体装置の概略構造)
図1は、第1実施形態に係る例示的な窒化物半導体装置10の概略平面図である。
図2は、
図1のF2-F2線に沿った窒化物半導体装置10の概略断面図である。
図2に示すように、窒化物半導体装置10は、半導体基板12と、半導体基板12上に形成されたバッファ層14とを含んでいてよい。
図1および
図2に示される互いに直交するXYZ軸のZ軸方向は、半導体基板12の面と直交する方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Z軸方向に沿って上方から窒化物半導体装置10を視ることをいう。窒化物半導体装置10は、電子走行層16と、電子走行層16上に形成された電子供給層18とをさらに含む。
【0012】
半導体基板12は、シリコン(Si)、シリコンカーバイド(SiC)、窒化ガリウム(GaN)、サファイア、または他の基板材料によって形成することができる。一例では、半導体基板12は、Si基板であってよい。半導体基板12の厚さは、例えば200μm以上1500μm以下とすることができる。
【0013】
バッファ層14は、1つまたは複数の窒化物半導体層を含んでいてよい。電子走行層16は、バッファ層14上に形成することができる。バッファ層14は、例えば半導体基板12と電子走行層16との間の熱膨張係数の不整合に起因する半導体基板12の反りや、窒化物半導体装置10におけるクラックの発生を抑制することができる任意の材料によって構成することができる。例えば、バッファ層14は、窒化アルミニウム(AlN)層、窒化アルミニウムガリウム(AlGaN)層、および異なるアルミニウム(Al)組成を有するグレーデッドAlGaN層のうちの少なくとも1つを含むことができる。例えば、バッファ層14は、単一のAlN層、単一のAlGaN層、AlGaN/GaN超格子構造を有する層、AlN/AlGaN超格子構造を有する層、またはAlN/GaN超格子構造を有する層によって構成されていてもよい。
【0014】
一例において、バッファ層14は、半導体基板12上に形成されたAlN層である第1バッファ層と、AlN層上に形成されたAlGaN層である第2バッファ層を含むことができる。第1バッファ層は、例えば、200nmの厚さを有するAlN層であってよく、一方、第2バッファ層は、例えば、300nmの厚さを有するグレーデッドAlGaN層を複数回積層することによって形成されていてもよい。なお、バッファ層14におけるリーク電流を抑制するために、バッファ層14の一部に不純物を導入してバッファ層14を半絶縁性にしてもよい。その場合、不純物は、例えば炭素(C)または鉄(Fe)であり、不純物の濃度は、例えば4×1016cm-3以上とすることができる。
【0015】
電子走行層16は、窒化物半導体によって構成されている。電子走行層16は、例えば、GaN層であってよい。電子走行層16の厚さは、例えば、0.5μm以上2μm以下とすることができる。なお、電子走行層16におけるリーク電流を抑制するために、電子走行層16の一部に不純物を導入することによって、電子走行層16の表層領域以外を半絶縁性にしてもよい。この場合、不純物は、例えばCであってよい。電子走行層16中の不純物濃度は、例えば4×1016cm-3以上とすることができる。すなわち、電子走行層16は、不純物濃度の異なる複数のGaN層、一例では、CドープGaN層と、ノンドープGaN層とを含むことができる。この場合、CドープGaN層は、バッファ層14上に形成されていてよい。CドープGaN層は、0.3μm以上2μm以下の厚さを有することができる。CドープGaN層中のC濃度は、5×1017cm-3以上9×1019cm-3以下とすることができる。ノンドープGaN層は、CドープGaN層上に形成され、0.05μm以上0.4μm以下の厚さを有することができる。ノンドープGaN層は、電子供給層18と接している。一例では、電子走行層16は、厚さ0.4μmのCドープGaN層と、厚さ0.4μmのノンドープGaN層とを含んでいてよい。また、CドープGaN層中のC濃度は約2×1019cm-3であってよい。
【0016】
電子供給層18は、電子走行層16よりも大きなバンドギャップを有する窒化物半導体によって構成されている。電子供給層18は、例えばAlGaN層であってよい。Al組成が大きいほどバンドギャップが大きくなるため、AlGaN層である電子供給層18は、GaN層である電子走行層16よりも大きなバンドギャップを有している。一例では、電子供給層18は、AlxGa1-xNによって構成され、xは0.1<x<0.4であり、より好ましくは、0.1<x<0.3である。電子供給層18は、5nm以上20nm以下の厚さを有していてよい。一例では、電子供給層18は、8nm以上の厚さを有していてよい。
【0017】
電子走行層16と電子供給層18とは、互いに異なる格子定数を有する窒化物半導体によって構成されている。したがって、電子走行層16を構成する窒化物半導体(例えば、GaN)と電子供給層18を構成する窒化物半導体(例えば、AlGaN)とは、格子不整合系のヘテロ接合を形成する。電子走行層16および電子供給層18の自発分極と、ヘテロ接合界面付近の結晶歪みに起因するピエゾ分極とによって、ヘテロ接合界面付近における電子走行層16の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層16と電子供給層18とのヘテロ接合界面に近い位置(例えば、界面から数nm程度の範囲内)において電子走行層16内に二次元電子ガス(2DEG)が広がっている。なお、電子供給層18のAl組成および厚さのうちの少なくとも一方を増加させることにより、電子走行層16に生成される2DEGのシートキャリア密度を増加させることができる。
【0018】
(ゲート層およびゲート電極)
窒化物半導体装置10は、電子供給層18上に形成されたゲート層20と、ゲート層20上に形成されたゲート電極22とをさらに含む。ゲート層20は、電子供給層18の一部の上に形成されていてよい。
【0019】
ゲート層20は、アクセプタ型不純物を含む窒化物半導体によって構成されている。本実施形態では、ゲート層20は、アクセプタ型不純物がドーピングされた窒化ガリウム層(p型GaN層)であってよい。アクセプタ型不純物は、亜鉛(Zn)、マグネシウム(Mg)、および炭素(C)のうちの少なくとも1つを含むことができる。ゲート層20中のアクセプタ型不純物の最大濃度は、7×1018cm-3以上1×1020cm-3以下とすることができる。一例では、ゲート層20は、MgおよびZnのうちの少なくとも一方を不純物として含むGaNであってよい。ゲート層20のさらなる詳細については後述する。
【0020】
ゲート電極22は、1つまたは複数の金属層によって構成されていてよい。一例では、ゲート電極22は、窒化チタン(TiN)層によって構成されていてよい。別の例では、ゲート電極22は、Tiからなる第1金属層と、第1金属層上に設けられたTiNからなる第2金属層とによって構成されていてもよい。ゲート電極22は、ゲート層20とショットキー接合を形成することができる。ゲート電極22は、平面視でゲート層20よりも小さい領域に形成され得る。ゲート電極22の厚さは、例えば、50nm以上200nm以下であってよい。
【0021】
窒化物半導体装置10は、電子供給層18、ゲート層20、およびゲート電極22を覆うパッシベーション層24をさらに含んでいてよい。パッシベーション層24は、X軸方向に離隔された第1開口24Aおよび第2開口24Bを有している。ゲート層20は、第1開口24Aと第2開口24Bとの間に位置している。より詳細には、ゲート層20は、第1開口24Aと第2開口24Bとの間であって、第2開口24Bよりも第1開口24Aの近くに配置されていてよい。パッシベーション層24は、例えば、窒化シリコン(SiN)、二酸化シリコン(SiO2)、酸窒化シリコン(SiON)、酸化アルミニウム(Al2O3)、AlN、および酸窒化アルミニウム(AlON)のうちの少なくとも1つによって形成されていてよい。パッシベーション層24の厚さは、例えば、80nm以上150nm以下であってよい。
【0022】
(ソース電極およびドレイン電極)
窒化物半導体装置10は、第1開口24Aを介して電子供給層18に接しているソース電極26と、第2開口24Bを介して電子供給層18に接しているドレイン電極28とをさらに含む。ソース電極26およびドレイン電極28は、1つまたは複数の金属層(例えば、Ti層、TiN層、Al層、AlSiCu層、およびAlCu層などの任意の組み合わせ)によって構成することができる。
【0023】
ソース電極26の少なくとも一部は、第1開口24A内に充填されているので、第1開口24Aを介して電子供給層18直下の2DEGとオーミック接触することができる。同様に、ドレイン電極28の少なくとも一部は、第2開口24B内に充填されているので、第2開口24Bを介して電子供給層18直下の2DEGとオーミック接触することができる。
【0024】
(フィールドプレート電極)
窒化物半導体装置10は、任意選択で、パッシベーション層24上に形成され、かつ平面視でゲート層20とドレイン電極28との間の領域に少なくとも部分的に延在するフィールドプレート電極30をさらに含んでいてよい。
図2に示す例では、フィールドプレート電極30は、ソース電極26と一体的に形成されている。一体的に形成された電極のうち、ソース電極26は、少なくともパッシベーション層24の第1開口24Aに埋設された部分を含んでいてよく、フィールドプレート電極30は、残りの部分を含んでいてよい。なお、フィールドプレート電極30は、ソース電極26に電気的に接続されるだけでよく、必ずしもソース電極26と連続していなくてもよい。
【0025】
フィールドプレート電極30は、ドレイン電極28から離隔されている。フィールドプレート電極30は、平面視でドレイン電極28(第2開口24B)とゲート層20との間に位置する端部30Aを含んでいてよい。
【0026】
フィールドプレート電極30は、ゲート電極22にゲート電圧が印加されていないゼロバイアスの状態でドレイン電極28にドレイン電圧が印加された場合に、ゲート電極22の端部近傍の電界集中を緩和させることができる。
【0027】
(窒化物半導体装置の平面レイアウト)
次に、
図1を参照して、窒化物半導体装置10の平面レイアウトの一例について説明する。
図1では、ゲート電極22、ソース電極26、ドレイン電極28、およびフィールドプレート電極30は破線で描かれている。また、パッシベーション層24については、第1開口24Aおよび第2開口24Bが実線で描かれており、それ以外の部分は透過的に示されている。
【0028】
図1に示されるように、ゲート層20は、平面視において、ドレイン電極28を取り囲むように形成されていてよい。ゲート層20は、Y軸方向に延びる本体部60と、隣り合う2つの本体部60を接続する接続部62とを含んでいてよい。ゲート層20の本体部60は、パッシベーション層24の第1開口24Aと第2開口24Bとの間に配置されている。
【0029】
ゲート電極22は、平面視において、ゲート層20と重なるように配置されている。したがって、ゲート電極22は、ゲート層20と同様、平面視において、ドレイン電極28を取り囲むように形成されていてよい。ゲート電極22は、Y軸方向に延びる本体部64と、隣り合う2つの本体部64を接続する接続部66とを含んでいてよい。ゲート電極22は、平面視でゲート層20よりも小さい面積を有していてよい。
【0030】
窒化物半導体装置10は、ゲート配線68、ソース配線70、およびドレイン配線72を含んでいてよい。
図1では、ゲート配線68、ソース配線70、およびドレイン配線72は、一点鎖線で描かれている。ゲート配線68、ソース配線70、およびドレイン配線72は、Z軸方向においてソース電極26およびドレイン電極28よりも上方に位置している。ゲート配線68は、X軸方向に延びるとともに、ゲート電極22の接続部66の上方に配置されていてよい。ソース配線70およびドレイン配線72は、X軸方向に延びるとともに、それぞれ平面視でソース電極26およびドレイン電極28と交差するように配置されていてよい。一例では、ゲート電極22は、接続部66上に配置されたビア74を介してゲート配線68に電気的に接続されていてよい。ソース電極26は、ビア76を介してソース配線70に電気的に接続されていてよい。ドレイン電極28は、ビア78を介してドレイン配線72に電気的に接続されていてよい。
【0031】
窒化物半導体装置10の平面レイアウトは、
図1に示す例に限られない。任意の他の平面レイアウトを窒化物半導体装置10に適用することができる。
(ゲート層の詳細)
再び
図2を参照すると、ゲート層20は、ゲート電極22に接する第1GaN層32と、電子供給層18に接する第2GaN層34とを含んでいてよい。第1GaN層32は、Ga極性GaNによって構成されている。また、第2GaN層34は、N極性GaNによって構成されている。
【0032】
ウルツ鉱型構造を有するGaN結晶では、Ga原子とN原子とが[0001]方向に延びるc軸方向に互いに僅かにずれて配列されているため、結晶構造が非対称性を有している。この非対称性により分極が生じ、結果として、GaN結晶のc面((0001)面)は極性面となっている。Ga原子が最表面に位置するように結晶成長が進むことにより得られるGaNをGa極性GaNと呼び、Ga極性GaNの上面をGa極性面と呼ぶ。一方、N原子が最表面に位置するように結晶成長が進むことにより得られるGaNをN極性GaNと呼び、N極性GaNの上面をN極性面と呼ぶ。
【0033】
図3(a)および
図3(b)は、それぞれGa極性GaNおよびN極性GaNの結晶構造を示す模式図である。
図3中の矢印は、GaN結晶の成長方向を示している。
図3(a)に示すように、Ga極性GaNでは、成長方向において、Ga原子がN原子よりも上方に位置している。また、
図3(b)に示すように、N極性GaNでは、成長方向において、N原子がGa原子よりも上方に位置している。このようなGa原子およびN原子の配置は、例えば、球面収差補正走査透過型電子顕微鏡によってGaN結晶を観察することによって識別することが可能である。
【0034】
再び
図2を参照して、ゲート層20は、ゲート電極22に接する上面20Aと、電子供給層18に接する底面20Bとを含んでいる。ゲート層20は、電子供給層18上に成長するため、ゲート層20の底面20Bから上面20Aに向かう方向(
図2のZ軸方向)が、ゲート層20の成長方向である。
【0035】
ゲート層20の上面20Aは、Ga極性GaNである第1GaN層32の上面に相当する。したがって、ゲート層20の上面20Aは、Ga極性面である。ゲート電極22は、Ga極性面であるゲート層20の上面20Aに接している。ゲート層20の上面20Aは、ゲート電極22とショットキー接合を形成している。一方、ゲート層20の底面20Bは、N極性GaNである第2GaN層34の底面に相当する。したがって、ゲート層20の底面20Bは、Ga極性面である。電子供給層18は、Ga極性面であるゲート層20の底面20Bに接している。
【0036】
ゲート層20中、第1GaN層32と第2GaN層34との界面において、GaN結晶の極性が反転している。なお、第1GaN層32と第2GaN層34の界面は、必ずしも平坦でなくてもよい。第1GaN層32と第2GaN層34との間に、異なる極性のGaNが混在する中間層が存在していてもよい。
【0037】
第1GaN層32は、第2GaN層34よりも薄くてもよい。一例では、ゲート層20は、100nm以上150nm未満の厚さを有し、第1GaN層32は、5nm以上30nm未満の厚さを有していてよい。
【0038】
一例では、第1GaN層32は、第2GaN層34よりも高い濃度で水素を含んでいてもよい。これは、後述する第1GaN層32の成長に用いられるキャリアガスと、第2GaN層34の成長に用いられるキャリアガスとの違いに起因し得る。
【0039】
第2GaN層34は、第1GaN層32に覆われたリッジ部36と、リッジ部36よりも薄い第1延在部38および第2延在部40とを含んでいてよい。リッジ部36は、第2GaN層34の上面34Aを含む。第1GaN層32は、第2GaN層34の上面34A上に形成されていてよい。リッジ部36、第1延在部38、および第2延在部40は、いずれも電子供給層18に接している。第1延在部38および第2延在部40は、平面視でリッジ部36から外側に延びている。なお、本開示では、第1延在部38および第2延在部40の各々を、単に「延在部」とも呼ぶ。別の例では、ゲート層20は、第1延在部38および第2延在部40のうちの少なくとも一方を含んでいてもよい。ゲート層20が第1延在部38および第2延在部40のうちの少なくとも一方を含むことにより、ゲート層20内の局所的な電界集中を抑制することができる。なお、
図1においては、第1延在部38および第2延在部40は省略されている。
【0040】
第1延在部38は、リッジ部36から第1開口24Aに向かって延びている。第1開口24Aに埋め込まれたソース電極26と第1延在部38との間には、パッシベーション層24が配置されている。
【0041】
第2延在部40は、リッジ部36から第2開口24Bに向かって延びている。第2開口24Bに埋め込まれたドレイン電極28と第2延在部40との間には、パッシベーション層24が配置されている。
【0042】
リッジ部36は、第1延在部38と第2延在部40との間にあり、第1延在部38および第2延在部40と一体的に形成されている。第1延在部38および第2延在部40の存在により、ゲート層20の底面20Bは、上面20Aよりも大きな面積を有している。
図2に示す例では、第2延在部40は、第1延在部38よりも、平面視でリッジ部36の外側に向けて長く延びていてよい。すなわち、第2延在部40は、第1延在部38よりも大きいX軸方向の寸法を有していてよい。第1延在部38は、X軸方向において、例えば0.2μm以上0.3μm以下の寸法を有し得る。一方、第2延在部40は、X軸方向において、例えば0.2μm以上0.6μm以下の寸法を有し得る。
【0043】
リッジ部36は、第2GaN層34の比較的厚い部分に相当する。リッジ部36は、例えば、80nm以上150nm以下の厚さを有していてよい。一例では、リッジ部36は、110nmよりも大きい厚さを有していてよい。
【0044】
第1延在部38および第2延在部40の各々は、リッジ部36の厚さよりも小さい厚さを有している。一例では、第1延在部38および第2延在部40の各々は、リッジ部36の厚さの半分以下の厚さを有していてよい。
【0045】
第1延在部38は、略一定の厚さを有する第1ステップ部42と、第1ステップ部42をリッジ部36に接続する第1中間部44とを含んでいてよい。なお、本明細書において「略一定の厚さ」とは、厚さが製造上のばらつき(例えば、20%)の範囲内にあることを指す。一例では、第1ステップ部42の厚さは、5nm以上25nm以下であってよい。第1中間部44の厚さは、第1ステップ部42の厚さ以上リッジ部36の厚さ未満であってよい。
【0046】
同様に、第2延在部40は、略一定の厚さを有する第2ステップ部46と、第2ステップ部46をリッジ部36に接続する第2中間部48とを含んでいてよい。一例では、第2ステップ部46の厚さは、5nm以上25nm以下であってよい。第2中間部48の厚さは、第2ステップ部46の厚さ以上リッジ部36の厚さ未満であってよい。第2ステップ部46は、第1ステップ部42と同じ厚さを有していてよい。
【0047】
第1延在部38は、N極性GaNによって構成されている。したがって、第1延在部38は、少なくとも一部がN極性面である上面38Aを含んでいてよい。より詳細には、第1延在部38の上面38Aのうち、第1ステップ部42に含まれる部分が、N極性面であってよい。
【0048】
第2延在部40は、N極性GaNによって構成されている。したがって、第2延在部40は、少なくとも一部がN極性面である上面40Aを含んでいてよい。より詳細には、第2延在部40の上面40Aのうち、第2ステップ部46に含まれる部分が、N極性面であってよい。
【0049】
(窒化物半導体装置の製造方法)
次に、
図2に示す窒化物半導体装置10の製造方法の一例を説明する。
図4~
図10は、窒化物半導体装置10の例示的な製造工程を示す概略断面図である。なお、理解を容易にするために、
図4~
図10では、
図2の構成要素と同様な構成要素には同一の符号が付されている。
【0050】
窒化物半導体装置10の製造方法は、窒化物半導体によって構成された電子走行層16を形成すること、電子走行層16上に、電子走行層16よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層18を形成することを含む。
【0051】
図4に示すように、例えばSi基板である半導体基板12上に、バッファ層14が形成され、次いで、バッファ層14上に電子走行層16が形成されてよい。バッファ層14、電子走行層16、および電子供給層18は、有機金属気相成長(Metal Organic Chemical Vapor Deposition,MOCVD)法を用いてエピタキシャル成長させることができる。
【0052】
詳細な図示は省略するが、一例では、バッファ層14は多層バッファ層であってよい。多層バッファ層は、半導体基板12上に形成されたAlN層(第1バッファ層)と、AlN層上に形成されたグレーデッドAlGaN層(第2バッファ層)とを含み得る。グレーデッドAlGaN層は、例えば、AlN層に近い側から順にAl組成を75%、50%、25%とした3つのAlGaN層を積層することによって形成することができる。
【0053】
バッファ層14上に形成される電子走行層16は、GaN層であってよい。電子走行層16上に形成される電子供給層18は、AlGaN層であってよい。したがって、電子供給層18は、電子走行層16よりも大きなバンドギャップを有する窒化物半導体によって構成されている。
【0054】
窒化物半導体装置10の製造方法は、電子供給層18上に、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層20を形成すること、ゲート層20上にゲート電極22を形成すること、電子供給層18上にソース電極26およびドレイン電極28を形成することをさらに含む。
【0055】
図5は、
図4に示す工程に続く製造工程を示す概略断面図である。
図5に示すように、電子供給層18上に第1窒化物半導体層50が形成され、次いで、第1窒化物半導体層50上に第2窒化物半導体層52が形成される。第1窒化物半導体層50および第2窒化物半導体層52は、MOCVD法を用いてエピタキシャル成長させることができる。第1窒化物半導体層50および第2窒化物半導体層52は、アクセプタ型不純物を含む窒化物半導体によって構成されていてよい。一例では、第1窒化物半導体層50および第2窒化物半導体層52を成長させる間にマグネシウムをドーピングすることによって、アクセプタ型不純物を含む第1窒化物半導体層50および第2窒化物半導体層52を形成することができる。第1窒化物半導体層50および第2窒化物半導体層52にドーピングされるマグネシウムの量は、例えば、成長チャンバ内に導入されるドーピングガス(例えば、ビスシクロペンタジエニルマグネシウム(Cp
2Mg))の流量、成長温度などを制御することにより調整することができる。一例では、第1窒化物半導体層50および第2窒化物半導体層52は、1×10
18cm
-3以上1×10
20cm
-3未満の濃度のマグネシウムを不純物として含んでいてよい。
【0056】
第1窒化物半導体層50および第2窒化物半導体層52は、いずれもGaNから形成されていてよい。GaNの成長において用いられるキャリアガスを制御することにより、極性の異なる第1窒化物半導体層50および第2窒化物半導体層52を形成することができる。具体的には、第1窒化物半導体層50は、キャリアガスとして窒素(N
2)を用いて成長させたN極性GaNであり、第2窒化物半導体層52は、キャリアガスとして水素(H
2)を用いて成長させたGa極性GaNである。なお、
図2に示す第1GaN層32は、第2窒化物半導体層52の一部から形成され、一方、第2GaN層34は、第1窒化物半導体層50の一部から形成されている。
【0057】
電子供給層18上でGaN結晶成長が開始される際には、キャリアガスとしてN2が用いられる。キャリアガスとしてN2が用いられている間は、N原子が最表面に位置するようにGaN結晶の成長が進行する。次いで、キャリアガスをN2からH2に切り替えることにより、Ga原子が最表面に位置するようにGaN結晶の成長が進行する。これにより、まずN極性GaNである第1窒化物半導体層50を電子供給層18上に形成し、次いで、Ga極性GaNである第2窒化物半導体層52を第1窒化物半導体層50上に形成することができる。一例では、第2窒化物半導体層52は、第1窒化物半導体層50よりも薄くなるように形成されてよい。N極性GaNである第1窒化物半導体層50の膜厚均一性は、Ga極性GaNである第2窒化物半導体層52よりも良好である。
【0058】
図6は、
図5に示す工程に続く製造工程を示す概略断面図である。
図6に示すように、第2窒化物半導体層52上にゲート電極22が形成される。ゲート電極22は、第2窒化物半導体層52上に、金属層(図示略)を形成し、次いで当該金属層をリソグラフィおよびエッチングによって選択的に除去することによって形成することができる。
【0059】
ゲート電極22は、Ga極性GaNである第2窒化物半導体層52上に形成される。Ga極性GaNである第2窒化物半導体層52は、Ga極性面である上面52Aを含む。したがって、ゲート電極22は、第2窒化物半導体層52の、Ga極性面である上面52Aに接している。
【0060】
図7は、
図6に示す工程に続く製造工程を示す概略断面図である。
図7に示すように、ゲート電極22の上面および側面と、ゲート電極22の周囲の領域の第2窒化物半導体層52を覆うマスク54が形成され、次いで、マスク54を用いて第1窒化物半導体層50および第2窒化物半導体層52がエッチングされる。この結果、マスク54の下に位置する第1窒化物半導体層50および第2窒化物半導体層52はエッチング後も残り、
図2を参照して説明した第2GaN層34のリッジ部36と、リッジ部36上の第1GaN層32とが形成される。マスク54に覆われていない第2窒化物半導体層52は、エッチングにより除去される。マスク54に覆われていない領域の第1窒化物半導体層50の厚さは、エッチングにより、リッジ部36の厚さの半分以下まで減少してよい。マスク54は、エッチング後に除去される。
【0061】
図8は、
図7に示す工程に続く製造工程を示す概略断面図である。
図8に示すように、ゲート電極22の上面および側面と、リッジ部36と、リッジ部36の周囲の領域の第1窒化物半導体層50を覆うマスク56が形成され、次いで、マスク56を用いて第1窒化物半導体層50がエッチングされる。この結果、マスク56の下に位置する第1窒化物半導体層50はエッチング後も残り、リッジ部36、第1延在部38、および第2延在部40を含む第2GaN層34が形成される。マスク56は、エッチング後に除去される。
図7および
図8に示すエッチング工程によって、第1GaN層32および第2GaN層34を含むゲート層20を得ることができる。ゲート層20の形状は、エッチング条件に依存して変化し得る。第1延在部38は、略一定の厚さを有する第1ステップ部42と、第1ステップ部42をリッジ部36に接続する第1中間部44とを含んでいてよい。第2延在部40は、略一定の厚さを有する第2ステップ部46と、第2ステップ部46をリッジ部36に接続する第2中間部48とを含んでいてよい。
【0062】
図9は、
図8に示す工程に続く製造工程を示す概略断面図である。
図9に示すように、窒化物半導体装置10の製造方法は、電子供給層18、ゲート層20、およびゲート電極22の露出した表面全体を覆うようにパッシベーション層24を形成することをさらに含む。一例では、パッシベーション層24は、減圧CVD(Low-Pressure Chemical Vapor Deposition,LPCVD)法により形成されたSiN層であってよい。
【0063】
パッシベーション層24は、ゲート層20の上面20Aの一部を覆っている。ゲート層20の上面20Aは、Ga極性面である。また、パッシベーション層24は、第1延在部38の上面38Aおよび第2延在部40の上面40Aを覆っている。第1延在部38および第2延在部40は、N極性GaNによって構成されている第2GaN層34の一部である。したがって、第1延在部38は、少なくとも一部がN極性面である上面38Aを含む同様に、第2延在部40は、少なくとも一部がN極性面である上面40Aを含む。このように、パッシベーション層24に覆われるゲート層20の表面は、Ga極性面およびN極性面の両方を含んでいる。
【0064】
図10は、
図9に示す工程に続く製造工程を示す概略断面図である。
図10に示すように、パッシベーション層24に第1開口24Aおよび第2開口24Bが形成され、次いで、パッシベーション層24を覆う金属層58が形成される。この工程では、パッシベーション層24を貫通して電子供給層18を露出させる第1開口24Aおよび第2開口24Bが形成される。第1開口24Aおよび第2開口24Bは、ゲート層20が第1開口24Aと第2開口24Bとの間に位置するように形成される。ゲート層20は、第2開口24Bよりも第1開口24Aの近くに位置していてよい。金属層58は、第1開口24Aおよび第2開口24Bを充填し、第1開口24Aおよび第2開口24Bを介して電子供給層18と接するように形成される。一例では、金属層58は、Ti層、TiN層、Al層、AlSiCu層、およびAlCu層のうちの少なくとも1つを含んでいてよい。
【0065】
次いで、金属層58をリソグラフィおよびエッチングによって選択的に除去することにより、
図2に示すソース電極26、ドレイン電極28、およびフィールドプレート電極30を形成することができる。この結果、
図2に示す窒化物半導体装置10を得ることができる。
【0066】
このように、ゲート層20を形成することは、電子供給層18上に、キャリアガスとしてN2を用いて成長させたN極性GaNである第1窒化物半導体層50を形成すること、第1窒化物半導体層50上に、キャリアガスとしてH2を用いて成長させたGa極性GaNである第2窒化物半導体層52を形成することを含んでいる。
【0067】
(窒化物半導体装置の作用)
以下、本実施形態の窒化物半導体装置10の作用について説明する。窒化物半導体装置10のゲート電極22にゲート閾値電圧を超える電圧が印加されると、電子走行層16に2DEGによるチャネルが形成されてソース-ドレイン間が導通する。一方、ゼロバイアス時には、電子走行層16中、ゲート層20の下に位置する領域の少なくとも一部で2DEGが形成されない。これは、ゲート層20がアクセプタ型不純物を含んでいるために、電子走行層16および電子供給層18のエネルギーレベルが引き上げられ、その結果、2DEGが空乏化されるためである。これにより、窒化物半導体装置10のノーマリーオフ動作が実現される。
【0068】
窒化物半導体装置10のゲート閾値電圧は、電子供給層18により形成されるエネルギー障壁に加えて、ゲート電極22とゲート層20との間に形成されるショットキー障壁に依存している。窒化物半導体装置10のゲート閾値電圧を高くする方法の1つは、ゲート電極22とゲート層20との間のショットキー障壁高さを大きくすることである。ゲート電極22とゲート層20との間のショットキー障壁高さは、ゲート電極22と接するゲート層20の上面20Aの状態の影響を受ける。金属層とGaN層とを接合させる場合、金属層とGaN層との間のショットキー障壁高さは、金属層と接するGaN層の表面がGa極性面である場合の方が、表面がN極性面である場合と比べて大きい。
【0069】
この点、本実施形態の窒化物半導体装置10では、ゲート電極22に接するゲート層20の上面20Aは、Ga極性面である。したがって、ゲート電極22とゲート層20との間のショットキー障壁高さを大きくすることができる。また、ゲート層20の上面20AをGa極性面とすることによる、ゲート閾値電圧以外の他のデバイスパラメータ(例えば、オン抵抗、最大定格電圧など)への影響は比較的小さい。したがって、本実施形態の窒化物半導体装置10によれば、他のデバイスパラメータへの影響を抑制しつつ、ゲート閾値電圧を増加させることができる。
【0070】
本実施形態の窒化物半導体装置10は、以下の利点を有する。
(1-1)ゲート層20は、ゲート電極22に接する上面20Aを含み、上面20Aは、Ga極性面である。これにより、ゲート電極22とゲート層20との間のショットキー障壁高さを大きくすることができるので、他のデバイスパラメータへの影響を抑制しつつ、ゲート閾値電圧を増加させることができる。
【0071】
(1-2)ゲート層20は、ゲート電極22に接する第1GaN層32と、電子供給層18に接する第2GaN層34とを含んでいてよい。第1GaN層32は、Ga極性GaNによって構成され、第2GaN層34は、N極性GaNによって構成されている。ゲート層20は、Ga極性GaNによって構成された第1GaN層32よりも膜厚の均一性が良好なN極性GaNによって構成された第2GaN層34を含んでいる。したがって、ゲート層20がGa極性GaNのみによって構成されている場合と比較して、ゲート層20の膜厚の均一性を向上させることができる。
【0072】
(1-3)第2GaN層34は、第1GaN層32よりも厚くてよい。ゲート層20は、Ga極性GaNによって構成された第1GaN層32よりも膜厚の均一性が良好なN極性GaNによって構成された第2GaN層34をより多い割合で含んでいる。したがって、ゲート層20の膜厚の均一性をさらに向上させることができる。
【0073】
(1-4)ゲート層20は、100nm以上150nm未満の厚さを有するとともに、第1GaN層32は、5nm以上30nm未満の厚さを有していてよい。これにより、ゲート層20の膜厚の所望の均一性を維持しつつ、ゲート閾値電圧を増加させることができる。
【0074】
(1-5)第2GaN層34は、電子供給層18に接するとともに、第1GaN層32に覆われたリッジ部36と、電子供給層18に接するとともに、平面視でリッジ部36よりも外側に延びる延在部(第1延在部38および/または第2延在部40)とを含んでいてよい。第1延在部38および第2延在部40は、リッジ部36よりも薄い。第2GaN層34が、リッジ部36よりも薄い第1延在部38および/または第2延在部40を含むことにより、ゲート層20中の局所的な電界集中を抑制することができる。したがって、窒化物半導体装置10のゲート信頼性を向上させることができる。
【0075】
<ゲート層の変更例>
図11は、ゲート層の変更例を説明するための例示的な窒化物半導体装置100の概略断面図である。
図11において、
図2に示す窒化物半導体装置10と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置10と同様な構成要素については詳細な説明を省略する。
【0076】
図11に示すように、窒化物半導体装置100は、電子供給層18上に形成されたゲート層102を含む。ゲート層102は、ゲート電極22に接する上面102Aと、電子供給層18に接する底面102Bとを含んでいる。ゲート層102は、電子供給層18上に成長するため、ゲート層102の底面102Bから上面102Aに向かう方向(
図11のZ軸方向)が、ゲート層102の成長方向である。
【0077】
ゲート層102は、Ga極性GaNによって構成されている。したがって、ゲート層102の上面102Aは、Ga極性面である。ゲート電極22は、Ga極性面であるゲート層102の上面102Aに接している。ゲート層102の上面102Aは、ゲート電極22とショットキー接合を形成している。一方、ゲート層102の底面102Bは、N極性面である。電子供給層18は、N極性面であるゲート層102の底面102Bに接している。
【0078】
窒化物半導体装置100では、ゲート電極22に接するゲート層102の上面102Aは、Ga極性面であるため、ゲート電極22とゲート層102との間のショットキー障壁高さを大きくすることができる。また、ゲート層102の上面102AをGa極性面とすることによる、ゲート閾値電圧以外の他のデバイスパラメータへの影響は比較的小さい。したがって、他のデバイスパラメータへの影響を抑制しつつ、ゲート閾値電圧を増加させることができる。
【0079】
また、ゲート層102は、ゲート層102の上面102Aを含むリッジ部104と、リッジ部104よりも薄い第1延在部106および第2延在部108とを含んでいてよい。ゲート電極22は、リッジ部104上に形成されている。リッジ部104、第1延在部106、および第2延在部108は、いずれも電子供給層18に接している。第1延在部106および第2延在部108は、平面視でリッジ部104から外側に延びている。なお、本開示では、第1延在部106および第2延在部108の各々を、単に「延在部」とも呼ぶ。別の例では、ゲート層102は、第1延在部106および第2延在部108のうちの少なくとも一方を含んでいてもよい。ゲート層102が第1延在部106および第2延在部108のうちの少なくとも一方を含むことにより、ゲート層102内の局所的な電界集中を抑制することができる。したがって、窒化物半導体装置100のゲート信頼性を向上させることができる。
【0080】
第1延在部106は、リッジ部104から第1開口24Aに向かって延びている。第1開口24Aに埋め込まれたソース電極26と第1延在部106との間には、パッシベーション層24が配置されている。
【0081】
第2延在部108は、リッジ部104から第2開口24Bに向かって延びている。第2開口24Bに埋め込まれたドレイン電極28と第2延在部108との間には、パッシベーション層24が配置されている。
【0082】
リッジ部104は、第1延在部106と第2延在部108との間にあり、第1延在部106および第2延在部108と一体的に形成されている。第1延在部106および第2延在部108の存在により、ゲート層102の底面102Bは、上面102Aよりも大きな面積を有している。
図11に示す例では、第2延在部108は、第1延在部106よりも、平面視でリッジ部104の外側に向けて長く延びていてよい。すなわち、第2延在部108は、第1延在部106よりも大きいX軸方向の寸法を有していてよい。第1延在部106は、X軸方向において、例えば0.2μm以上0.3μm以下の寸法を有し得る。一方、第2延在部108は、X軸方向において、例えば0.2μm以上0.6μm以下の寸法を有し得る。
【0083】
リッジ部104は、ゲート層102の比較的厚い部分に相当する。リッジ部104は、例えば、80nm以上150nm以下の厚さを有していてよい。一例では、リッジ部104は、110nmよりも大きい厚さを有していてよい。
【0084】
第1延在部106および第2延在部108の各々は、リッジ部104の厚さよりも小さい厚さを有している。一例では、第1延在部106および第2延在部108の各々は、リッジ部104の厚さの半分以下の厚さを有していてよい。
【0085】
第1延在部106は、略一定の厚さを有する第1ステップ部110と、第1ステップ部110をリッジ部104に接続する第1中間部112とを含んでいてよい。一例では、第1ステップ部110の厚さは、5nm以上25nm以下であってよい。第1中間部112の厚さは、第1ステップ部110の厚さ以上リッジ部104の厚さ未満であってよい。
【0086】
同様に、第2延在部108は、略一定の厚さを有する第2ステップ部114と、第2ステップ部114をリッジ部104に接続する第2中間部116とを含んでいてよい。一例では、第2ステップ部114の厚さは、5nm以上25nm以下であってよい。第2中間部116の厚さは、第2ステップ部114の厚さ以上リッジ部104の厚さ未満であってよい。第2ステップ部114は、第1ステップ部110と同じ厚さを有していてよい。
【0087】
第1延在部106は、Ga極性GaNによって構成されている。したがって、第1延在部106は、少なくとも一部がGa極性面である上面106Aを含んでいてよい。より詳細には、第1延在部106の上面106Aのうち、第1ステップ部110に含まれる部分が、Ga極性面であってよい。
【0088】
第2延在部108は、Ga極性GaNによって構成されている。したがって、第2延在部108は、少なくとも一部がGa極性面である上面108Aを含んでいてよい。より詳細には、第2延在部108の上面108Aのうち、第2ステップ部114に含まれる部分が、Ga極性面であってよい。
【0089】
窒化物半導体装置100の製造方法は、
図5に示す製造工程において、第1窒化物半導体層50を形成せず、電子供給層18上に第2窒化物半導体層52が直接形成されるという点を除いて、窒化物半導体装置10の製造方法と同様であってよい。窒化物半導体装置100の製造方法では、GaN層の極性を反転させるためのキャリアガスの制御が不要であるため、製造工程の複雑さを低減することができる。
【0090】
<第1実施形態の他の変更例>
上記実施形態および変更例は、以下のように変更して実施することができる。
・ゲート層20を形成するためのGaN結晶成長において、キャリアガスをN2からH2に切り替える代わりに、キャリアガス中のH2の割合をN2に対して徐々に増加させるように制御してもよい。この場合、第1GaN層32と第2GaN層34との間に、異なる極性のGaNが混在する中間層が存在していてもよい。
【0091】
・
図2に示す例において、第2GaN層34は、第1延在部38および第2延在部40を含んでいなくてもよい。すなわち、第2GaN層34は、略均一な厚さを有するように形成されていてよい。その場合、第2GaN層34は、第1GaN層32とX軸方向において同じ幅を有していてよい。
【0092】
・
図11に示す例において、ゲート層102は、第1延在部106および第2延在部108を含んでいなくてもよい。すなわち、ゲート層102は、略均一な厚さを有するように形成されていてよい。
【0093】
<第2実施形態>
窒化物半導体装置では、たとえば、ゲート電極への正電圧の印加時に、ゲート層の端部付近における電子供給層の部分に電界が局所的に集中することがある。このような局所的な電界集中は、窒化物半導体装置の耐圧低下を招く要因となり得る。以下に説明する第2実施形態および第3実施形態に係る窒化物半導体装置によれば、このような電界集中を緩和することができる。
【0094】
(窒化物半導体装置の断面構造)
図12は、第2実施形態に係る例示的な窒化物半導体装置210Aの概略平面図である。
図13は、
図12のF13-F13線に沿った窒化物半導体装置210Aの概略断面図である。
図14は、
図13の一部を拡大して示す概略断面図である。なお、
図13、
図14は、窒化物半導体装置210Aに含まれる1つのゲート層222およびゲート電極224に係る構成について示している。
【0095】
なお、本実施形態において使用される「平面視」という用語は、
図13に示される互いに直交するXYZ軸のZ軸方向に窒化物半導体装置210Aを視ることをいう。また、
図13に示される窒化物半導体装置210Aにおいて、便宜上、+Z方向を上、-Z方向を下、+X方向を右、-X方向を左と定義する。明示的に別段の記載がない限り、「平面視」とは、窒化物半導体装置210AをZ軸に沿って上方から視ることを指す。
【0096】
窒化物半導体装置210Aは、窒化物半導体を用いた高電子移動度トランジスタ(HEMT)として構成され得る。
図13に示されるように、窒化物半導体装置210Aは、基板212と、基板212上に形成されたバッファ層214と、バッファ層214上に形成された電子走行層216と、電子走行層216上に形成された電子供給層218と、を含む。さらに、この窒化物半導体装置210Aは、電子供給層218上に形成されたゲート層222と、ゲート層222の上に形成されたゲート電極224を含む。
【0097】
基板212としては、たとえばシリコン(Si)基板を用いることができる。基板212の厚さは、たとえば200μm以上1500μm以下であってよい。基板212は、上面212Sを含む。基板212は、Si基板に代えて、シリコンカーバイド(SiC)基板、窒化ガリウム(GaN)基板、またはサファイア基板などを用いることもできる。なお、以下の説明において、明示的に別段の記載がない限り、厚さとは、
図13および
図14のZ方向に沿った寸法を指す。
【0098】
バッファ層214は、基板212と電子走行層216との間の熱膨張係数の不整合によるウェハ反りやクラックの発生を抑制することができる任意の材料によって構成され得る。また、バッファ層214は、1つまたは複数の窒化物半導体層を含むことができる。バッファ層214は、たとえば、窒化物アルミニウム(AlN)層、窒化アルミニウムガリウム(AlGaN)層、および異なるアルミニウム(Al)組成を有するグレーデッドAlGaN層のうち少なくとも1つを含んでもよい。たとえば、バッファ層214は、AlNの単膜、AlGaNの単膜、AlGaN/GaN超格子構造を有する膜、AlN/AlGaN超格子構造を有する膜、またはAlN/GaN超格子構造を有する膜などによって構成されていてもよい。
【0099】
一例において、バッファ層214は、基板212上に形成されたAlN層である第1バッファ層と、AlN層(第1バッファ層)上に形成されたAlGaN層である第2バッファ層を含むことができる。第1バッファ層はたとえば200nmの厚さを有するAlN層であってよく、第2バッファ層はたとえば300nmの厚さを有するグレーデッドAlGaN層であってよい。なお、バッファ層214におけるリーク電流を抑制するために、バッファ層214の一部に不純物を導入することによってバッファ層214の表層領域以外を半絶縁性にしてもよい。この場合、不純物は、たとえば炭素(C)または鉄(Fe)である。不純物濃度は、たとえば4×1016cm-3以上であってよい。
【0100】
電子走行層216は、基板212上に形成されたバッファ層214上に形成されているため、基板212の上方に形成されているともいえるし、基板212上に形成されているともいえる。電子走行層216は、たとえばGaN層であってよい。電子走行層216の厚さは、たとえば0.5μm以上2μm以下であってよい。第2実施形態の電子走行層216は、バッファ層214上に形成された第1半導体層216Aと、第1半導体層216A上に形成された第2半導体層216Bと、を含む。第1半導体層216Aは、基板212の上方に形成されているともいえるし、基板212上に形成されているともいえる。第1半導体層216Aと第2半導体層216Bは、不純物濃度の異なるGaN層である。
【0101】
一例では、第1半導体層216Aは、不純物として炭素(C)を含むCドープGaN層であり、第2半導体層216Bは、ノンドープGaN層である。第1半導体層216Aは、0.5μm以上2μm以下であってよい。第1半導体層216A中のC濃度は、5×1017cm-3以上9×1019cm-3以下であってよい。第2半導体層216Bは、0.05μm以上0.4μm以下であってよい。第2半導体層216Bは、電子供給層218と接している。バッファ層214と第1半導体層216Aとの間に、1つまたは複数の窒化物半導体層が含まれていてもよい。一例では、電子走行層216は、厚さ0.4μmの第1半導体層216Aと、厚さ0.4μmの第2半導体層216Bとを含む。第1半導体層216A中のC濃度は約2×1019cm-3であってよい。
【0102】
電子供給層218は、電子走行層216よりも大きなバンドギャップを有する窒化物半導体により構成される。電子供給層218は、たとえばAlGaN層であってよい。窒化物半導体では、Al組成が高いほどバンドギャップが大きくなる。このため、AlGaN層である電子供給層218は、GaN層である電子走行層216よりも大きなバンドギャップを有する。一例では、電子供給層218は、AlxGa1-xNによって構成されている。つまり、電子供給層218は、AlxGa1-xN層であるといえる。xは0<x<0.4であり、より好ましくは0.1<x<0.3である。電子供給層218は、たとえば5nm以上20nm以下の厚さを有することができる。
【0103】
電子走行層216と電子供給層218とは、バルク領域において異なる格子定数を有する。したがって、電子走行層216と電子供給層218とは、格子不整合系のヘテロ接合を構成する。電子走行層216および電子供給層218の自発分極と、電子走行層216のヘテロ接合部が受ける圧縮応力に起因するピエゾ分極とによって、電子走行層216と電子供給層218との間のヘテロ接合界面付近における電子走行層216の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層216と電子供給層218とのヘテロ接合界面に近い位置(たとえば、界面から数nm程度の距離)において電子走行層216内には二次元電子ガス(2DEG)220が広がっている。
【0104】
ゲート層222は、電子供給層218上に形成されている。ゲート層222は、Y方向に延びるように形成されている。窒化物半導体装置210Aは、X方向に配列された複数のゲート層222を含む(
図15参照)。ゲート層222は、電子供給層218よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されている。ゲート層222は、たとえばAlGaN層である電子供給層218よりも小さなバンドギャップを有する任意の材料によって構成され得る。一例では、ゲート層222は、アクセプタ型不純物がドーピングされたGaN層(p型GaN層)である。アクセプタ型不純物は、マグネシウム(Mg)、亜鉛(Zn)、およびCのうち少なくとも1つを含むことができる。ゲート層222中のアクセプタ型不純物の最大濃度は、たとえば1×10
18cm
-3以上1×10
20cm
-3以下であってよい。ゲート層222は、たとえば50nm以上200nm以下の厚さであってよい。
【0105】
ゲート電極224は、ゲート層222の上面222Sの全部の上に配置されている。ゲート電極224は、ゲート層222の上面222S上に形成されている。ゲート電極224は、ゲート層222とショットキー接合を構成している。ゲート電極224は、1つまたは複数の金属層によって構成されていてよい。一例では、ゲート電極224は、窒化チタン(TiN)層によって構成されている。別の例では、ゲート電極224は、Tiからなる第1金属層と、第1金属層上に設けられたTiNからなる第2金属層とによって構成されていてもよい。ゲート電極224は、たとえば50nm以上200nm以下の厚さであってよい。
【0106】
窒化物半導体装置210Aはさらに、パッシベーション層226を含む。パッシベーション層226は、電子供給層218、ゲート層222、およびゲート電極224を覆っている。パッシベーション層226は、たとえば二酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、アルミナ(Al2O3)、AlN、および酸窒化アルミニウム(AlON)のうちいずれか1つを含む材料によって構成され得る。一例では、パッシベーション層226は、SiO2を含む材料によって形成されている。
【0107】
パッシベーション層226は、平坦な上面226Sを含む。パッシベーション層226は、ソース開口部2261、ドレイン開口部2262を含む。ソース開口部2261は、上面226Sから電子供給層218の上面までパッシベーション層226を貫通している。ソース開口部2261は、電子供給層218の上面をソース接続領域2181として露出させる。ドレイン開口部2262は、上面226Sから電子供給層218の上面までパッシベーション層226を貫通している。ドレイン開口部2262は、電子供給層218の上面をドレイン接続領域2182として露出させる。ゲート層222は、ソース開口部2261とドレイン開口部2262との間に位置している。
【0108】
窒化物半導体装置210Aはさらに、ソース電極232およびドレイン電極234を含む。
ソース電極232は、パッシベーション層226のソース開口部2261により電子供給層218のソース接続領域2181に接している。ソース電極232は、電子供給層218の直下の2DEG220にオーミック接触している。ドレイン電極234は、パッシベーション層226のドレイン開口部2262により電子供給層218のドレイン接続領域2182に接している。ドレイン電極234は、電子供給層218の直下の2DEG220にオーミック接触している。
【0109】
ソース電極232およびドレイン電極234は、たとえば、Ti層、TiN層、Al層、AlSiCu層、およびAlCu層のうちの少なくとも1つを用いた1つまたは複数の金属層によって構成されている。たとえば、ソース電極232およびドレイン電極234は、同じ材料で形成されている。
【0110】
ソース電極232の一部は、パッシベーション層226のソース開口部2261内に充填されている。ドレイン電極234の一部は、パッシベーション層226のドレイン開口部2262内に充填されている。ソース電極232は、ソース開口部2261に充填された充填領域と、充填領域と一体に形成されるとともに平面視においてソース開口部2261の周辺に位置する上部領域とを含む。
【0111】
窒化物半導体装置210Aは、ソース電極232に連続するソースフィールドプレート部236を含み得る。ソースフィールドプレート部236は、ソース電極232の上部領域と一体に形成されており、平面視においてゲート層222の全体を覆うようにパッシベーション層226の上面226Sに設けられている。ソースフィールドプレート部236は、ソース電極232の一部として構成されてもよい。
【0112】
ソースフィールドプレート部236は、ドレイン電極234の近傍に端部2361を有している。この端部2361は、平面視においてドレイン電極234とゲート電極224との間に位置している。ソースフィールドプレート部236は、ゲート-ソース間電圧が0Vの状態でソース-ドレイン間に高電圧が印加された際に、ソースフィールドプレート部236の直下の2DEG220に向けて空乏層を伸ばすことで、ゲート電極224の端部付近およびゲート層222の端部近傍の電界集中を緩和する役割を果たす。
【0113】
(窒化物半導体装置の平面レイアウト)
次に、
図12を参照して、窒化物半導体装置210Aの平面レイアウトの一例について説明する。
図12では、ゲート電極224、ソース電極232、ドレイン電極234、およびソースフィールドプレート部236は破線で描かれている。また、パッシベーション層226については、ソース開口部2261およびドレイン開口部2262が実線で描かれており、それ以外の部分は透過的に示されている。
【0114】
図12に示されるように、ゲート層222は、平面視において、ドレイン電極234を取り囲むように形成されていてよい。ゲート層222は、Y軸方向に延びる本体部80と、隣り合う2つの本体部80を接続する接続部82とを含んでいてよい。ゲート層222の本体部80は、パッシベーション層226のソース開口部2261とドレイン開口部2262との間に配置されている。
【0115】
ゲート電極224は、平面視において、ゲート層222と重なるように配置されている。したがって、ゲート電極224は、ゲート層222と同様、平面視において、ドレイン電極234を取り囲むように形成されていてよい。ゲート電極224は、Y軸方向に延びる本体部84と、隣り合う2つの本体部84を接続する接続部86とを含んでいてよい。ゲート電極224は、平面視でゲート層222よりも小さい面積を有していてよい。
【0116】
窒化物半導体装置210Aは、ゲート配線88、ソース配線90、およびドレイン配線92を含んでいてよい。
図12では、ゲート配線88、ソース配線90、およびドレイン配線92は、一点鎖線で描かれている。ゲート配線88、ソース配線90、およびドレイン配線92は、Z軸方向においてソース電極232およびドレイン電極234よりも上方に位置している。ゲート配線88は、X軸方向に延びるとともに、ゲート電極224の接続部86の上方に配置されていてよい。ソース配線90およびドレイン配線92は、X軸方向に延びるとともに、それぞれ平面視でソース電極232およびドレイン電極234と交差するように配置されていてよい。一例では、ゲート電極224は、接続部86上に配置されたビア94を介してゲート配線88に電気的に接続されていてよい。ソース電極232は、ビア96を介してソース配線90に電気的に接続されていてよい。ドレイン電極234は、ビア98を介してドレイン配線92に電気的に接続されていてよい。
【0117】
窒化物半導体装置210Aの平面レイアウトは、
図12に示す例に限られない。任意の他の平面レイアウトを窒化物半導体装置210Aに適用することができる。
(ゲート層およびゲート電極の例示的な構造)
図14に示されるように、ゲート層222は、たとえば断面視台形状である。ゲート層222は、上面222Sと、上面222Sとは反対側を向く下面222Rとを含む。ゲート層222の下面222Rは、電子供給層218の上面218Sと接する。ここで、Z方向は、ゲート層222の厚さ方向に対応する。
図14は、ゲート層222の厚さ方向およびゲート層222の幅方向に沿う平面でゲート層222を切った断面構造を示している。ゲート層222の厚さは、ゲート層222の上面222Sから下面222Rまでの距離のことである。ゲート層222の厚さは、ゲート耐圧などの種々のパラメータを考慮して決定され得る。
【0118】
ゲート層222の下面222Rは、ゲート層222の上面222Sよりも大きな面積を有している。つまり、ゲート層222は、X方向における下面222Rの幅W11に対して、X方向における上面222Sの幅W12が小さい形状である。ゲート長は、ゲート層222の下面222Rの幅W11により規定される。下面222Rの幅W11は、たとえば0.2μm以上0.5μm以下であってよい。好ましくは、下面222Rの幅W11は、たとえば0.3μmであってよい。
【0119】
ゲート層222は、ソース電極232寄りに配置されているソース側ゲート面2221と、ソース側ゲート面2221とは反対側の面であって、ドレイン電極234寄りに配置されているドレイン側ゲート面2222とを含む。ソース側ゲート面2221は、
図13に示すソース電極232の側を向く面である。ドレイン側ゲート面2222は、
図13に示すドレイン電極234の側を向く面である。
【0120】
図14に示されるように、ソース側ゲート面2221およびドレイン側ゲート面2222は、電子供給層218の上面218Sに対して、電子供給層218の上面218Sの上のソース電極232とドレイン電極234とが並ぶ方向、つまりX方向に対して所定の角度を有する傾斜面である。
【0121】
ソース側ゲート面2221の傾斜角度θ11は、電子供給層218の上面218Sとソース側ゲート面2221とがなす角度のうち、鋭角のものをいう。ソース側ゲート面2221の傾斜角度θ11は、たとえば80°以上90°以下である。
【0122】
ドレイン側ゲート面2222の傾斜角度θ12は、電子供給層218の上面218Sとドレイン側ゲート面2222とがなす角度のうち、鋭角のものをいう。ドレイン側ゲート面2222の傾斜角度θ12は、たとえば60°以上80°以下である。
【0123】
第2実施形態のゲート層222は、ソース電極232の側を向くソース側ゲート面2221の傾斜角度θ11に対して、ドレイン電極234の側を向くドレイン側ゲート面2222の傾斜角度θ12が小さい。ゲート層222は、X方向において、ソース電極232の側の形状と、ドレイン電極234の側の形状とが異なる。つまり、第2実施形態のゲート層222は、X方向において非対称の形状を有する。
【0124】
ゲート電極224は、ゲート層222の上面222Sの一部の上に形成されている。ゲート電極224は、たとえば断面視台形状である。ゲート電極224は、上面224Sと、上面224Sとは反対側を向く下面224Rとを含む。ゲート電極224の下面224Rは、ゲート層222の上面222Sと接する。
【0125】
ゲート電極224の下面224Rは、ゲート電極224の上面224Sよりも大きな面積を有している。つまり、ゲート電極224は、X方向における下面224Rの幅W21に対して、X方向における上面224Sの幅W22が小さい形状である。
【0126】
ゲート電極224は、ソース電極232寄りに配置されているソース側電極面2241と、ソース側電極面2241とは反対側の面であって、ドレイン電極234よりに配置されているドレイン側電極面2242とを含む。ソース側電極面2241は、
図13に示すソース電極232の側を向く面である。ドレイン側電極面2242は、
図13に示すドレイン電極234の側を向く面である。
【0127】
ソース側電極面2241およびドレイン側電極面2242は、ゲート層222の上面222Sに対して、ソース電極232とドレイン電極234とが並ぶ方向、つまりX方向に対して所定の角度を有する傾斜面である。
【0128】
ソース側電極面2241の傾斜角度θ21は、ゲート層222の上面222Sとソース側電極面2241とがなす角度のうち、鋭角のものをいう。ソース側電極面2241の傾斜角度θ21は、たとえば80°以上90°以下である。ソース側電極面2241の傾斜角度θ21は、たとえば、ソース側ゲート面2221の傾斜角度θ11と等しい。なお、ソース側電極面2241の傾斜角度θ21は、ソース側ゲート面2221の傾斜角度θ11より小さくてもよく、またソース側ゲート面2221の傾斜角度θ11より大きくてもよい。
【0129】
ドレイン側電極面2242の傾斜角度θ22は、ゲート層222の上面222Sとドレイン側電極面2242とがなす角度のうち、鋭角のものをいう。ドレイン側電極面2242の傾斜角度θ22は、たとえば60°以上80°以下である。ドレイン側電極面2242の傾斜角度θ22は、たとえば、ドレイン側ゲート面2222の傾斜角度θ12と等しい。なお、ドレイン側電極面2242の傾斜角度θ22は、ドレイン側ゲート面2222の傾斜角度θ12より小さくてもよく、またドレイン側ゲート面2222の傾斜角度θ12より大きくてもよい。
【0130】
第2実施形態のゲート電極224は、ソース電極232の側を向くソース側電極面2241の傾斜角度θ21に対して、ドレイン電極234の側を向くドレイン側電極面2242の傾斜角度θ22が小さい。ゲート電極224は、X方向において、ソース電極232の側の形状と、ドレイン電極234の側の形状とが異なる。つまり、第2実施形態のゲート電極224は、X方向において非対称の形状を有する。
【0131】
第2実施形態のゲート電極224は、ゲート層222の上面222Sの一部の上に形成されている。ゲート電極224の下面224Rの幅W21は、ゲート層222の上面222Sの幅W12よりも短い。したがって、ゲート層222の上面222Sは、ゲート電極224の下面224Rと接触していない領域、すなわち、ゲート電極224の下面224Rから露出するとともにゲート電極224の外側に延在するゲートサイドスペース(以下、サイドスペースと呼ぶ)領域を含む。
図14の例では、ゲート層222の上面222Sは、X方向におけるゲート電極224の両側壁の外側に延在する2つのサイドスペース領域として、第1サイドスペース部222S1と第2サイドスペース部222S2とを含む。第1サイドスペース部222S1は、ソース電極232寄りに位置する領域である。第2サイドスペース部222S2は、ドレイン電極234寄りに位置する領域である。
【0132】
図15は、窒化物半導体装置210AのX方向に並べられた2つのゲート層222およびゲート電極224に係る構成を示す。なお、
図15では、
図13に示されるパッシベーション層226およびソースフィールドプレート部236が省略されている。
【0133】
図15に示されるように、窒化物半導体装置210Aは、2つのゲート層222および2つのゲート電極224と、2つのドレイン電極234とを含む。2つのゲート層222を区別するために、一方のゲート層222を第1ゲート層222A、他方のゲート層222を第2ゲート層222Bとして説明する。同様に2つのゲート電極224について、第1ゲート層222Aの上のゲート電極224を第1ゲート電極224A、第2ゲート層222Bの上のゲート電極224を第2ゲート電極224Bとして説明する。また、2つのドレイン電極234について、ソース電極232と第1ゲート層222Aを挟むドレイン電極234を第1ドレイン電極234A、ソース電極232と第2ゲート層222Bを挟むドレイン電極234を第2ドレイン電極234Bとして説明する。
【0134】
第1ゲート層222Aと第2ゲート層222Bは、ソース電極232を挟んで配置されている。第1ゲート電極224Aは、第1ゲート層222Aの上に形成されている。第2ゲート電極224Bは、第2ゲート層222Bの上に形成されている。第1ドレイン電極234Aは、ソース電極232と第1ゲート層222Aを挟むように配置されている。第2ドレイン電極234Bは、ソース電極232と第2ゲート層222Bを挟むように配置されている。
【0135】
第1ゲート層222Aと第2ゲート層222Bは、ソース電極232に対して、互いに対称となる位置に配置されている。つまり、ソース電極232の中心から第1ゲート層222Aまでの距離L1Aは、ソース電極232の中心から第2ゲート層222Bまでの距離L1Bと等しい。ここで、第1ゲート層222Aまでの距離L1Aと第2ゲート層222Bまでの距離L1Bとの差がたとえば第1ゲート層222Aまでの距離L1Aの10%以内であれば、第1ゲート層222Aまでの距離L1Aと第2ゲート層222Bまでの距離L1Bとが互いに等しいといえる。
【0136】
第1ゲート層222Aと第2ゲート層222Bは、ソース電極232に対して、互いに対称となる形状に形成されている。第1ゲート層222Aは、ソース電極232の側のソース側ゲート面2221Aと、第1ドレイン電極234Aの側のドレイン側ゲート面2222Bとを含む。第2ゲート層222Bは、ソース電極232の側のソース側ゲート面2221Bと、第2ドレイン電極234Bの側のドレイン側ゲート面2222Bとを含む。第1ゲート層222Aのソース側ゲート面2221Aの傾斜角度は、第2ゲート層222Bのソース側ゲート面2221Bの傾斜角度と等しい。第1ゲート層222Aのドレイン側ゲート面2222Aの傾斜角度は、第2ゲート層222Bのドレイン側ゲート面2222Bの傾斜角度と等しい。ここで、2つの傾斜角度の差が一方の傾斜角度の10%以内であれば、2つの傾斜角度は互いに等しいといえる。
【0137】
第1ゲート電極224Aと第2ゲート電極224Bは、ソース電極232に対して、互いに対称となる形状に形成されている。第1ゲート電極224Aは、ソース電極232の側のソース側電極面2241Aと、第1ドレイン電極234Aの側のドレイン側電極面2242Aとを含む。第2ゲート電極224Bは、ソース電極232の側のソース側電極面2241Bと、第2ドレイン電極234Bの側のドレイン側電極面2242Bとを含む。第1ゲート電極224Aのソース側電極面2241Aの傾斜角度は、第2ゲート電極224Bのソース側電極面2241Bの傾斜角度と等しい。第1ゲート電極224Aのドレイン側電極面2242Aの傾斜角度は、第2ゲート電極224Bのドレイン側電極面2242Bの傾斜角度と等しい。
【0138】
第1ゲート層222Aの幅W11Aは、第2ゲート層222Bの幅W11Bと等しい。ここで、第1ゲート層222Aの幅W11Aと第2ゲート層222Bの幅W11Bとの差がたとえば第1ゲート層222Aの幅W11Aの10%以内であれば、第1ゲート層222Aの幅W11Aと第2ゲート層222Bの幅W11Bは互いに等しいといえる。
【0139】
第1ゲート電極224Aの幅W21Aは、第2ゲート電極224Bの幅W21Bと等しい。ここで、第1ゲート電極224Aの幅W21Aと第2ゲート電極224Bの幅W21Bとの差がたとえば第1ゲート電極224Aの幅W21Aの10%以内であれば、第1ゲート電極224Aの幅W21Aと第2ゲート電極224Bの幅W21Bは互いに等しいといえる。
【0140】
第1ドレイン電極234Aと第2ドレイン電極234Bは、ソース電極232に対して、互いに対称となる位置に配置されている。つまり、ソース電極232の中心から第1ドレイン電極234Aまでの距離L2Aは、ソース電極232の中心から第2ドレイン電極234Bまでの距離L2Bと等しい。ここで、第1ドレイン電極234Aまでの距離L2Aと第2ドレイン電極234Bまでの距離L2Bとの差がたとえば第1ドレイン電極234Aまでの距離L2Aの10%以内であれば、第1ドレイン電極234Aまでの距離L2Aと第2ドレイン電極234Bまでの距離L2Bとが互いに等しいといえる。
【0141】
なお、
図15では、窒化物半導体装置210Aは、1つのソース電極232、2つのゲート層222A,222B、2つのゲート電極224A,224B、および2つのドレイン電極234A,234Bを含むものとして示されている。実際には、窒化物半導体装置210Aは、
図15の構造が繰り返されることにより、多数のソース電極232、ゲート層222およびゲート電極224、およびドレイン電極234を含む。
【0142】
(作用)
(比較例)
図16は、第2実施形態の窒化物半導体装置210Aに対する比較例の窒化物半導体装置210Xの一部を拡大して示す概略断面図である。
図16の構造は、
図13の構造との比較例として示されている。なお、比較例の窒化物半導体装置210Xについて、第2実施形態の窒化物半導体装置210Aと同様の構成要素については同一の符号を付している。
【0143】
比較例の窒化物半導体装置210Xにおいて、ゲート層222Xは、断面視矩形状に形成されている。つまり、ゲート層222Xのソース側ゲート面2221Xおよびドレイン側ゲート面2222Xは、電子供給層218の上面218Sに対して垂直に形成されている。ゲート層222Xの上面222SXの幅(X方向の長さ)は、ゲート層222Xの下面222RXの幅と等しい。ゲート電極224Xは、ゲート層222Xの上面222Sの一部の上に形成されている。ゲート電極224Xは、断面視矩形状に形成されている。つまり、ゲート電極224Xのソース側電極面2241Xおよびドレイン側電極面2242Xは、ゲート層222Xの上面222Sに対して垂直に形成されている。ゲート電極224Xの上面224SXの幅は、ゲート電極224Xの下面224RXの幅と等しい。
【0144】
この比較例の窒化物半導体装置210Xでは、ドレイン-ソース間に高電圧が印加されると、ドレイン-ソース間領域におけるゲート電極224Xの端部付近に電界集中が生じる。このような電界集中は、電子供給層218等の絶縁破壊を引き起こすため、ドレイン-ソース間耐圧を低下させる要因となり得る。また、この比較例の窒化物半導体装置210Xでは、ゲート電極224Xへの正電圧の印加時に、ゲート電極224Xの端部付近のゲート層222Xの部分に電界が局所的に集中する。このような局所的な電界集中は、ゲート層222Xの結晶欠陥ひいては結晶破壊をもたらすため、ゲート耐圧を低下させる要因となり得る。
【0145】
(第2実施形態の窒化物半導体装置)
図13,
図14に示す窒化物半導体装置210Aにおいて、ゲート層222は、電子供給層218の上面218Sに対して、傾斜角度θ12にて傾斜したドレイン側ゲート面2222を含む。このように傾斜したドレイン側ゲート面2222を含むゲート層222は、ゲート層222のドレイン電極234の側の端部における電界集中を緩和することができる。このため、この窒化物半導体装置210Aは、電子供給層218等の絶縁破壊を抑制することができ、ドレイン-ソース間耐圧の低下を抑制することができる。
【0146】
また、ゲート電極224は、ゲート層222の上面222Sに対して、傾斜角度θ22にて傾斜したドレイン側電極面2242を含む。このように傾斜したドレイン側電極面を含むゲート電極224は、ゲート電極224への正電圧の印加時に、ゲート電極224の端部付近のゲート層222の部分における電界集中を緩和することができる。このため、この窒化物半導体装置210Aは、ゲート層222の結晶欠陥、結晶破壊を抑制することができ、ゲート耐圧の低下を抑制することができる。
【0147】
ゲート層222は、ソース電極232の側のソース側ゲート面2221と、ドレイン電極234の側のドレイン側ゲート面2222とを含む。ソース側ゲート面2221の傾斜角度θ11は、ドレイン側ゲート面2222の傾斜角度θ12よりも大きい。したがって、ソース側ゲート面2221をドレイン側ゲート面2222と同じ傾斜角度にて形成した場合と比べ、ゲート層222の幅W11、つまりゲート長を短くすることができる。
【0148】
(第2実施形態の窒化物半導体装置の製造方法)
次に、
図13、
図15の窒化物半導体装置210Aの製造方法の一例について説明する。
【0149】
図17から
図28は、窒化物半導体装置210Aの例示的な製造工程を示す概略断面図である。なお、第2実施形態の窒化物半導体装置210Aは、
図15に示されるように、ソース電極232に対して2つのゲート層222および2つのゲート電極224が対称形状を有している。このため、
図17から
図28では、
図15に示す状態に基づいて、製造工程に係る断面形状を示している。また、理解を容易にするために、
図16から
図27では、
図13の構成要素と同様の構成要素には同一の符号を付している。
【0150】
図17に示されるように、窒化物半導体装置210Aの製造方法は、たとえばSi基板である基板212上に、バッファ層214、第1窒化物半導体層216、第2窒化物半導体層218、および第3窒化物半導体層222を順次形成することを含む。バッファ層214、第1窒化物半導体層216、第2窒化物半導体層218、および第3窒化物半導体層222は、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法を用いて、エピタキシャル成長させることができる。
【0151】
詳細な図示は省略するが、一例では、バッファ層214は多層バッファ層であってよい。多層バッファ層は、基板212上にAlN層(第1バッファ層)が形成された後、AlN層上にグレーデッドAlGaN層(第2バッファ層)が形成される。グレーデッドAlGaN層は、たとえばAlN層に近い側から順にAl組成を75%、50%、25%とした3つのAlGaN層を積層することによって形成することができる。
【0152】
バッファ層214上に第1窒化物半導体層216が形成される。つまり、基板212上にバッファ層214を介して第1窒化物半導体層216が形成される。第1窒化物半導体層216は、GaN層であってよい。第1窒化物半導体層216は、
図13~
図15の電子走行層216を構成する。
【0153】
続いて、第1窒化物半導体層216上に第2窒化物半導体層218が形成される。第2窒化物半導体層218は、AlGaN層であってよい。したがって、第2窒化物半導体層218は、第1窒化物半導体層216よりも大きなバンドギャップを有する。第2窒化物半導体層218は、
図13~
図15の電子供給層218を構成する。
【0154】
続いて、第2窒化物半導体層218上に第3窒化物半導体層222が形成される。第3窒化物半導体層222は、アクセプタ型不純物を含むGaN層(p型GaN層)であってよい。アクセプタ型不純物は、たとえばマグネシウムであってよい。第3窒化物半導体層222は、
図13~
図15のゲート層222を構成する。
【0155】
バッファ層214、第1窒化物半導体層216、第2窒化物半導体層218、および第3窒化物半導体層222は、格子定数の比較的近い窒化物半導体によって構成されている。このため、バッファ層214、第1窒化物半導体層216、第2窒化物半導体層218、および第3窒化物半導体層222は、連続的にエピタキシャル成長させることができる。
【0156】
図18に示されるように、窒化物半導体装置210Aの製造方法はさらに、第3窒化物半導体層222上に金属層224を形成することを含む。金属層224は、
図13~
図15に示されるゲート電極224を構成する。金属層224は、たとえばTiN層であってよい。TiN層は、スパッタ法によって形成される。
【0157】
窒化物半導体装置210Aの製造方法は、さらに第1マスク262を形成することを含む。第1マスク262は、
図15に示される第1ゲート電極224Aと第2ゲート電極224Bとの間の領域に対応する金属層224の部分を覆うように形成される。第1マスク262として、第3窒化物半導体層222の上に、たとえばSiO
2膜を形成する。第1マスク262は、金属層224の上面224Sを覆う第1マスク層261を形成し、この第1マスク層261をパターニングして得られる。なお、
図18では、第1マスク層261は破線にて示されている。
【0158】
図19に示されるように、窒化物半導体装置210Aの製造方法はさらに、金属層224および第1マスク262を覆う第2マスク層264を形成することを含む。第2マスク層264は、セルフアライメント用の第2マスクを形成するためのものである。第2マスク層264は、たとえばSiN層であってよい。第2マスク層264は、
図14に示されるゲート電極224の幅W21,W22に応じた膜厚にて形成される。
【0159】
図20に示されるように、窒化物半導体装置210Aの製造方法はさらに、第2マスク264A,264Bを形成することを含む。第2マスク264A,264Bは、金属層224および第1マスク262の表面が露出されるまで、
図19に示される第2マスク層264をエッチバックすることにより得られる。第2マスク264A,264Bは、たとえば第1マスク262の側壁(サイドウォール)として形成され得る。第2マスク264A,264Bは、たとえば断面台形状に形成される。第2マスク264A,264Bは、第1マスク262とは反対側の側面2642が金属層224の上面224Sに対して傾斜した面として形成される。
【0160】
図21に示されるように、窒化物半導体装置210Aの製造方法はさらに、第1マスク262を剥離することを含む。第1マスク262の剥離により、金属層224の上に、2つの第2マスク264A,264Bが形成される。
【0161】
図22に示されるように、窒化物半導体装置210Aの製造方法はさらに、ゲート電極224を形成することを含む。ゲート電極224は、第1ゲート電極224Aと第2ゲート電極224Bとを含む。2つの第2マスク264A,264Bから露出される金属層224(
図21参照)をパターニングすることにより、第1ゲート電極224Aおよび第2ゲート電極224Bが形成される。
【0162】
このとき、第1ゲート電極224Aは、第2マスク264A,264Bに応じた形状に形成される。
図22に示されるように、第1ゲート電極224Aは、断面視台形状に形成される。そして、第1ゲート電極224Aは、第2ゲート電極224Bの側を向くソース側電極面2241Aと、第2ゲート電極224Bとは反対側を向くドレイン側電極面2242Aとを含む。ソース側電極面2241Aは
図14に示される傾斜角度θ11を有する。ドレイン側電極面2242Aは、
図14に示される傾斜角度θ12を有する。
【0163】
同様に、第2ゲート電極224Bは、第2マスク264A,264Bに応じた形状に形成される。
図22に示されるように、第2ゲート電極224Bは、断面視台形状に形成される。そして、第2ゲート電極224Bは、第1ゲート電極224Aの側を向くソース側電極面2241Bと、第2ゲート電極224Bとは反対側を向くドレイン側電極面2242Bとを含む。ソース側電極面2241Bは
図14に示される傾斜角度θ21を有する。ドレイン側電極面2242Bは、
図14に示される傾斜角度θ22を有する。
【0164】
図23に示されるように、窒化物半導体装置210Aの製造方法はさらに、第3マスク層266を形成することを含む。第3マスク層266は、たとえばSiN層である。第3マスク層266は、たとえばプラズマ化学的蒸着(Plasma-Enhanced Chemical Vapor Deposition:PECVD)法によって形成され得る。第3マスク層266は、第3窒化物半導体層222の上面222S、第1ゲート電極224Aおよび第2ゲート電極224Bの側面、第2マスク264A,264Bの上面および側面を覆うように形成される。
【0165】
図24に示されるように、窒化物半導体装置210Aの製造方法はさらに、第1ゲート電極224Aおよび第2ゲート電極224Bの側面であるソース側電極面2241A,2241Bおよびドレイン側電極面2242、および第2マスク264A,264Bの側面2641,2642を覆う第3マスク2661,2662を形成することを含む。第3マスク2661,2662は、第3窒化物半導体層222の上面が露出するまで、
図23に示される第3マスク層266をエッチバックすることによって得られる。
【0166】
図25に示されるように、窒化物半導体装置210Aの製造方法はさらに、第1ゲート層222Aおよび第2ゲート層222Bを形成することを含む。第1ゲート層222Aおよび第2ゲート層222Bは、第2マスク264A,264Bおよび第3マスク2661,2662から露出される第3窒化物半導体層222をエッチングことによって得られる。
【0167】
このとき、第1ゲート層222Aは、第1ゲート電極224Aを覆う第3マスク2661,2662に応じた形状に形成される。
図25に示されるように、第1ゲート層222Aは、断面視台形状に形成される。そして、第1ゲート層222Aは、第2ゲート層222Bの側を向くソース側ゲート面2221Aと、第2ゲート層222Bとは反対側を向くドレイン側ゲート面2222Aとを含む。ソース側ゲート面2221Aは、
図14に示される傾斜角度θ11を有する。ドレイン側ゲート面2222Aは、
図14に示される傾斜角度θ12を有する。
【0168】
同様に、第2ゲート層222Bは、第2ゲート電極224Bを覆う第3マスク2661,2662に応じた形状に形成される。
図25に示されるように、第2ゲート層222Bは、断面視台形状に形成される。そして、第2ゲート層222Bは、第1ゲート層222Aの側を向くソース側ゲート面2221Bと、第1ゲート層222Aとは反対側を向くドレイン側ゲート面2222Bとを含む。ソース側ゲート面2221Bは、
図14に示される傾斜角度θ11を有する。ドレイン側ゲート面2222Bは、
図14に示される傾斜角度θ12を有する。
【0169】
図26に示されるように、窒化物半導体装置210Aの製造方法はさらに、第2マスク264A,264Bおよび各第3マスク2661,2662を除去することを含む。
図27に示されるように、窒化物半導体装置210Aの製造方法はさらに、電子供給層218、第1および第2ゲート層222A,222B、第1および第2ゲート電極224A,224Bの露出した表面全体を覆うパッシベーション層226を形成することを含む。パッシベーション層226は、たとえばSiN層であってよい。パッシベーション層226は、たとえば減圧CVD(Low-Pressure Chemical Vapor Deposition,LPCVD)法により形成され得る。
【0170】
図28に示されるように、窒化物半導体装置210Aの製造方法はさらに、パッシベーション層226にソース開口部2261およびドレイン開口部2262を形成することを含む。ソース開口部2261およびドレイン開口部2262は、パッシベーション層226をリソグラフィおよびエッチングによって選択的に除去して形成され得る。
【0171】
窒化物半導体装置210Aの製造方法はさらに、ソース電極232、ドレイン電極234A,234B、及びソースフィールドプレート部236を形成することを含む。ソース電極232、ドレイン電極234A,234B、およびソースフィールドプレート部236は、ソース開口部2261およびドレイン開口部2262を充填し、パッシベーション層226を覆う金属層を形成することと、金属層をリソグラフィおよびエッチングによって選択的に除去して得られる。金属層は、Ti層、TiN層、Al層、AlSiCu層、およびAlCu層のうちの少なくとも1つを含んでいてよい。これにより、
図13~
図15に示される窒化物半導体装置210Aが得られる。
【0172】
第2実施形態の窒化物半導体装置210Aの製造方法では、第1マスク262の両側に側壁(サイドウォール)として形成される2つの第2マスク264A,264Bを用いて、第1ゲート電極224Aおよび第2ゲート電極224Bを形成している。この場合、第1マスク262を用いずに2つの第2マスクを形成する方法と比べ、第2マスク264A,264Bの幅(
図21におけるX方向の長さ)を短くすることができる。
【0173】
個別の第2マスク264A,264Bは、
図18に示す金属層224を覆うマスク層と、そのマスク層を覆うレジスト膜を形成し、そのレジスト膜にフォトリソグラフィによって形成したパターンをマスクとしてマスク層をエッチングすることにより形成することができる。この場合、第2マスク264A,264Bの幅は、パターンを形成するレジスト膜を露光する露光機の性能に依存した値となる。たとえば、i線を用いた露光機では、最小幅が0.7μm程度となる。
【0174】
これに対し、第1マスク262の両側に形成される側壁、つまり第2マスク264A,264Bの幅は、第1マスク262を覆う第2マスク層264(
図19参照)の膜厚によって決まる。したがって、第2マスク層264の膜厚を調整することにより、第2マスク264A,264Bの幅を調整することができる。また、ゲート層222は、ゲート電極224を覆う第3マスク2661,2662によって形成される。したがって、ゲート層222の幅は、ゲート電極224を覆う第3マスク2661,2662の膜厚、つまり第3マスク層266の膜厚によって決まる。このように、露光機等の制約に影響されることなく、ゲート層222およびゲート電極224を形成することができる。このため、露光機の性能による線幅よりも狭い幅のゲート層222およびゲート電極224を形成することができる。ゲート層222の幅を小さくすると、窒化物半導体装置210Aのオン抵抗を小さくすることができる。
【0175】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(2-1)窒化物半導体装置210Aは、電子走行層216、電子供給層218、ゲート層222、ゲート電極224、ソース電極232、およびドレイン電極234を含む。電子走行層216は、窒化物半導体によって構成される。電子供給層218は、電子走行層216上に形成され、電子走行層216よりもバンドギャップが小さい窒化物半導体によって構成される。ゲート層222は、電子供給層218上に形成され、電子供給層218よりもバンドギャップが小さい窒化物半導体によって構成される。ゲート電極224は、ゲート層222上に形成される。ソース電極232とドレイン電極234は、ゲート層222に対してX方向の両側に配置され、電子供給層218と接している。
【0176】
ゲート層222は、X方向の両側面のうちソース電極232寄りに配置されているソース側ゲート面2221と、ソース側ゲート面2221とは反対側のドレイン側ゲート面2222を含む。ドレイン側ゲート面2222は、ゲート層222の厚さ方向およびX方向の双方と直交する方向から視てソース側ゲート面2221の傾斜角度θ11よりも小さい傾斜角度θ12を有する。
【0177】
このように傾斜したドレイン側ゲート面2222を含むゲート層222は、ゲート層222のドレイン電極234の側の端部における電界集中を緩和することができる。このため、この窒化物半導体装置210Aは、電子供給層218等の絶縁破壊を抑制することができ、ドレイン-ソース間耐圧の低下を抑制することができる。
【0178】
(2-2)ゲート電極224は、ゲート層222の上面222Sに対して、傾斜角度θ22にて傾斜したドレイン側電極面2242を含む。このように傾斜したドレイン側電極面2242を含むゲート電極224は、ゲート電極224への正電圧の印加時に、ゲート電極224の端部付近のゲート層222の部分における電界集中を緩和することができる。このため、この窒化物半導体装置210Aは、ゲート層222の結晶欠陥、結晶破壊を抑制することができ、ゲート耐圧の低下を抑制することができる。
【0179】
(2-3)ゲート層222は、ソース電極232の側のソース側ゲート面2221と、ドレイン電極234の側のドレイン側ゲート面2222とを含む。ソース側ゲート面2221の傾斜角度θ11は、ドレイン側ゲート面2222の傾斜角度θ12よりも大きい。したがって、ソース側ゲート面2221をドレイン側ゲート面2222と同じ傾斜角度にて形成した場合と比べ、ゲート層222の幅W11、つまりゲート長を短くすることができる。
【0180】
(2-4)第2実施形態の窒化物半導体装置210Aの製造方法では、第1マスク262の両側に側壁(サイドウォール)として形成される2つの第2マスク264A,264Bを用いて、第1ゲート電極224Aおよび第2ゲート電極224Bを形成している。この場合、第1マスク262を用いずに2つの第2マスクを形成する方法と比べ、第2マスク264A,264Bの幅を短くすることができる。これにより、2つの第2マスク264A,264Bをそれぞれフォトリソグラフィによって形成する場合と比べ、ゲート層222およびゲート電極224の幅を小さくすることができる。
【0181】
<第3実施形態>
(窒化物半導体装置の断面構造)
図29は、第3実施形態に係る例示的な窒化物半導体装置210Bの概略断面図である。
図14は、
図13の一部を拡大して示す概略断面図である。なお、
図29は、第2実施形態の窒化物半導体装置210Aを示す
図13に対応した状態を示している。
図29において、第2実施形態の窒化物半導体装置210Aと同様の構成要素には同じ符号が付されている。また、第2実施形態と同様な構成要素については詳細な説明を省略する。
【0182】
第3実施形態の窒化物半導体装置210Bは、ゲート層282およびゲート電極284を含む。ゲート層282は、上面282Sと、上面282Sとは反対側を向く下面282Rと、ソース電極232の側を向くソース側ゲート面2821と、ドレイン電極234の側を向くドレイン側ゲート面2822とを含む。ゲート電極284は、上面284Sと、上面284Sとは反対側を向く下面284Rと、ソース電極232の側を向くソース側電極面2841と、ドレイン電極234の側を向くドレイン側電極面2842とを含む。
【0183】
ソース側ゲート面2821の傾斜角度は、
図14に示される第2実施形態のソース側ゲート面2221の傾斜角度θ11と同じである。ドレイン側ゲート面2822の傾斜角度は、
図14に示される第2実施形態のドレイン側ゲート面2222の傾斜角度θ12と同じである。つまり、ドレイン側ゲート面2822は、ソース側ゲート面2821の傾斜角度よりも小さい傾斜角度を有している。
【0184】
ソース側電極面2841の傾斜角度は、
図14に示される第2実施形態のソース側電極面2241の傾斜角度θ21と同じである。ドレイン側電極面2842の傾斜角度は、
図14に示される第2実施形態のドレイン側電極面2242の傾斜角度θ22と同じである。つまり、ドレイン側電極面2842は、ソース側電極面2841の傾斜角度よりも小さい傾斜角度を有している。
【0185】
第3実施形態のゲート層282は、ソース側ゲート面2821がゲート電極284のソース側電極面2841と面一となっている。また、ゲート層282は、ドレイン側ゲート面2822がゲート電極284のドレイン側電極面2842と面一となっている。
【0186】
このように形成されるゲート層282およびゲート電極284を含む窒化物半導体装置210Bは、第2実施形態の窒化物半導体装置210Aと同様に、電界集中を緩和することができる。
【0187】
(第3実施形態の窒化物半導体装置の製造方法)
次に、
図29に示される窒化物半導体装置210Bの製造方法の一例について説明する。
【0188】
第3実施形態の窒化物半導体装置210Bの製造方法は、第2実施形態の窒化物半導体装置210Aの製造方法に対して、ゲート層282およびゲート電極284を形成する工程が異なる。これらの工程について詳述する。
【0189】
図30に示されるように、窒化物半導体装置210Bの製造方法は、たとえばSi基板である基板212上に、バッファ層214、第1窒化物半導体層216、第2窒化物半導体層218、および第3窒化物半導体層282を順次形成することを含む。第3窒化物半導体層282は、第2実施形態の第3窒化物半導体層222と同じ材料を含む。第3窒化物半導体層282は、
図29のゲート層282を構成する。窒化物半導体装置210Aの製造方法はさらに、第3窒化物半導体層282上に金属層284を形成することを含む。金属層284は、
図29に示されるゲート電極284を構成する。金属層284は、たとえばTiN層であってよい。
【0190】
窒化物半導体装置210Bの製造方法はさらに、金属層284の上面に2つの第2マスク264A,264Bを形成することを含む。この第2マスク264A,264Bは、第2実施形態の窒化物半導体装置210Aの製造方法において、
図21に示される工程と同じである。つまり、
図30は、第2実施形態の
図20に続く製造工程として示される。
【0191】
図31に示されるように、窒化物半導体装置210Bの製造方法は、ゲート電極284A,284Bとゲート層282A,282Bとを形成することとを含む。ゲート電極284A,284Bは、ソース側電極面2841A,2841Bと、ドレイン側電極面2842A,2842Bとを含む。ゲート層282A,282Bは、ソース側ゲート面2821A,2821Bと、ドレイン側ゲート面2822A,2822Bとを含む。第2マスク264A,264Bから露出する金属層284(
図30参照)をエッチングすることにより、第1ゲート電極284Aおよび第2ゲート電極284Bが得られる。続いて、第2マスク264A,264B、第1ゲート電極284A、および第2ゲート電極284Bから露出する第3窒化物半導体層282(
図30参照)をエッチングすることにより、第1ゲート層282Aおよび第2ゲート層282Bが得られる。
【0192】
この後、
図27、
図28に示される第2実施形態の窒化物半導体装置210Aの製造方法と同様にして、パッシベーション層226、ソース電極232、およびドレイン電極234(
図29参照)が形成される。これにより、
図29に示される窒化物半導体装置210Bが得られる。
【0193】
(効果)
以上記述したように、第3実施形態によれば、以下の効果を奏する。
(3-1)第3実施形態の窒化物半導体装置210Bは、ゲート層282およびゲート電極284を含む。ゲート層282のドレイン側ゲート面2822は、ソース側ゲート面2821の傾斜角度よりも小さい傾斜角度を有している。したがって、第2実施形態の窒化物半導体装置210Aと同様に、第3実施形態の窒化物半導体装置210Bは、ゲート層282のドレイン電極234の側の端部における電界集中を緩和することができる。このため、この窒化物半導体装置210Bは、電子供給層218等の絶縁破壊を抑制することができ、ドレイン-ソース間耐圧の低下を抑制することができる。
【0194】
(3-2)ゲート電極284のドレイン側電極面2842は、ソース側電極面2841の傾斜角度よりも小さい傾斜角度を有している。したがって、ドレイン側電極面2842を含むゲート電極284は、ゲート電極284への正電圧の印加時に、ゲート電極284の端部付近のゲート層282の部分における電界集中を緩和することができる。このため、この窒化物半導体装置210Bは、ゲート層222の結晶欠陥、結晶破壊を抑制することができ、ゲート耐圧の低下を抑制することができる。
【0195】
(3-3)第3実施形態の窒化物半導体装置210Bは、ゲート層282のソース側ゲート面2821とゲート電極284のソース側電極面2841とが面一である。また、窒化物半導体装置210Bは、ゲート層282のドレイン側ゲート面2822とゲート電極284のドレイン側電極面2842とが面一である。したがって、第3実施形態のゲート層282は、第2実施形態のゲート層222の第1サイドスペース部222S1と第2サイドスペース部222S2とを含んでいない。たとえばゲート電極284の幅を第2実施形態のゲート電極224の幅と同じとした場合、第3実施形態のゲート層282の幅は、第2実施形態のゲート層222の幅よりも小さくなる。したがって、第3実施形態の窒化物半導体装置210Bは、第2実施形態の窒化物半導体装置210Aと比べ、ゲート長を短くすることができる。
【0196】
(3-4)第3実施形態の窒化物半導体装置210Bの製造方法において、ゲート層282は、ゲート電極284に続いて、ゲート電極284から露出する第3窒化物半導体層282をエッチングして形成される。したがって、第2実施形態の窒化物半導体装置210Aと比べ、工程数が少ない。このため、第3実施形態の窒化物半導体装置210Bの製造に係る時間を短くすることができる。
【0197】
<第2実施形態および第3実施形態の変更例>
上記実施形態はたとえば以下のように変更できる。上記実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。
【0198】
・上記実施形態に対して、ゲート層222,282の形状を適宜変更することができる。
図32に示される変更例の窒化物半導体装置210Cのように、ゲート層292は、ステップ構造を有し得る。一例では、ゲート層292は、リッジ部293と、リッジ部293の両側から互いに反対方向に延在するソース側ステップ部294およびドレイン側ステップ部295とを含む。これらリッジ部293、ソース側ステップ部294、およびドレイン側ステップ部295によって、ゲート層292のステップ構造が形成されている。
【0199】
リッジ部293は、ゲート層292の相対的に厚い部分に相当する。リッジ部293は、上面293Sと、上面293Sとは反対側を向く下面293Rとを含む。ゲート電極224は、リッジ部293の上面293Sの全体に接している。リッジ部293は、
図32のXZ平面に沿った断面において台形状を有し得る。リッジ部293は、たとえば100nm以上200nm以下の厚さを有し得る。リッジ部293の厚さとは、リッジ部293の上面から下面(電子供給層218に接するゲート層292の下面)までの距離のことである。リッジ部293(ゲート層292)の厚さは、ゲート耐圧などの種々のパラメータを考慮して決定され得る。
【0200】
リッジ部293は、たとえば
図13,
図14に示す第2実施形態のゲート層222と同じ形状を有している。リッジ部293は、ソース電極232の側のソース側ゲート面2931と、ソース側ゲート面2931とは反対側であって、ドレイン電極234の側のドレイン側ゲート面2932とを含む。ソース側ゲート面2931は、電子供給層218の上面218Sに対して傾斜している。ソース側ゲート面2931の傾斜角度は、
図14に示される第2実施形態のソース側ゲート面2221の傾斜角度θ11と同じである。ドレイン側ゲート面2932は、電子供給層218の上面218Sに対して傾斜している。ドレイン側ゲート面2932の傾斜角度は、
図14に示される第2実施形態のドレイン側ゲート面2222の傾斜角度θ12と同じである。なお、リッジ部293は、
図29に示す第3実施形態のゲート層282と同じ形状を有していてもよい。
【0201】
ソース側ステップ部294は、リッジ部293のソース側ゲート面2931からパッシベーション層226のソース開口部2261に向かって延在している。ドレイン側ステップ部295は、リッジ部293のドレイン側ゲート面2932からパッシベーション層226のドレイン開口部2262に向かって延在している。
図32の例では、ドレイン側ステップ部295は、ソース側ステップ部294よりもリッジ部293から長く延びている。ただし、ソース側ステップ部294とドレイン側ステップ部295は同じ長さであってもよい。ソース側ステップ部294の厚さとドレイン側ステップ部295の厚さは、互いに等しい。ここで、ソース側ステップ部294の厚さとドレイン側ステップ部295の厚さの差がたとえばソース側ステップ部294の厚さの10%以内であれば、ソース側ステップ部294の厚さとドレイン側ステップ部295の厚さとが互いに等しいといえる。
【0202】
この変更例の窒化物半導体装置210Cは、第2実施形態の窒化物半導体装置210Aと同様に、ゲート層292における電界集中を緩和することができる。そして、ゲート耐圧の低下を抑制することができる。
【0203】
ソースフィールドプレート部236は、ソース電極232の上部領域と一体に形成されており、平面視においてゲート層222の全体(
図13の例では、リッジ部293、ソース側ステップ部294、およびドレイン側ステップ部295の全て)を覆うようにパッシベーション層226上に設けられている。
【0204】
この変更例の窒化物半導体装置210Cは、ソース側ステップ部294およびドレイン側ステップ部295により、ゲート層222と電子供給層218との界面に蓄積されるホール密度を低減することができる。したがって、ホール蓄積に起因する電子供給層218のバンドベンディングを抑制し、ゲートリーク電流の増大を抑制することができる。
【0205】
・上記各実施形態に対し、ソースフィールドプレート部236が省略されてもよい。
・第2実施形態において、ゲート層222は、第1サイドスペース部222S1と第2サイドスペース部222S2のいずれか一方を含まない形状としてもよい。たとえば、ゲート層222のソース側ゲート面2221とゲート電極224のソース側電極面2241とが面一であってもよい。また、ゲート層222のドレイン側ゲート面2222とゲート電極224のドレイン側電極面2242とが面一であってもよい。これらの場合、ゲート層222の幅が狭くされてもよく、ゲート電極224の幅が広くされてもよい。
【0206】
本明細書に記載の様々な例のうちの1つまたは複数を、技術的に矛盾しない範囲で組み合わせることができる。
本明細書において、「AおよびBのうちの少なくとも1つ」とは、「Aのみ、または、Bのみ、または、AおよびBの両方」を意味するものとして理解されるべきである。
【0207】
本開示で使用される「~上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「~上に」と「~の上方に」の意味を含む。したがって、「第1層が第2層上に形成される」という表現は、或る実施形態では第1層が第2層に接触して第2層上に直接配置され得るが、他の実施形態では第1層が第2層に接触することなく第2層の上方に配置され得ることが意図される。すなわち、「~上に」という用語は、第1層と第2層との間に他の層が形成される構造を排除しない。例えば、電子供給層18が電子走行層16上に形成されている構造は、2DEGを安定して形成するために電子供給層18と電子走行層16との間に中間層が位置している構造を含んでいてもよい。
【0208】
本開示における「第1」、「第2」、「第3」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
本開示で使用される「垂直」、「水平」、「上方」、「下方」、「上」、「下」、「前方」、「後方」、「縦」、「横」、「左」、「右」、「前」、「後」などの方向を示す用語は、説明および図示された装置の特定の向きに依存する。本開示においては、様々な代替的な向きを想定することができ、したがって、これらの方向を示す用語は、狭義に解釈されるべきではない。
【0209】
例えば、本開示で使用されるZ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造(例えば、
図2に示される構造)は、本明細書で説明されるZ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、X軸方向が鉛直方向であってもよく、またはY軸方向が鉛直方向であってもよい。
【0210】
[付記]
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0211】
(付記A1)
窒化物半導体によって構成された電子走行層(16)と、
前記電子走行層(16)上に形成され、前記電子走行層(16)よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層(18)と、
前記電子供給層(18)上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層(20;102)と、
前記ゲート層(20;102)上に形成されたゲート電極(22)と、
前記電子供給層(18)上に形成されたソース電極(26)およびドレイン電極(28)と
を備え、
前記ゲート層(20;102)は、前記ゲート電極(22)に接する上面(20A;102A)を含み、前記上面(20A;102A)は、Ga極性面である、窒化物半導体装置(10;100)。
【0212】
(付記A2)
前記ゲート層(20)は、
前記ゲート電極(22)に接する第1GaN層(32)と、
前記電子供給層(18)に接する第2GaN層(34)と
を含み、前記第1GaN層(32)は、Ga極性GaNによって構成され、前記第2GaN層(34)は、N極性GaNによって構成されている、付記A1に記載の窒化物半導体装置。
【0213】
(付記A3)
前記第2GaN層(34)は、前記第1GaN層(32)よりも厚い、付記A2に記載の窒化物半導体装置。
【0214】
(付記A4)
前記ゲート層(20)は、100nm以上150nm未満の厚さを有し、前記第1GaN層(32)は、5nm以上30nm未満の厚さを有している、付記A2または付記A3に記載の窒化物半導体装置。
【0215】
(付記A5)
前記第2GaN層(34)は、
前記電子供給層(18)に接するとともに、前記第1GaN層(32)に覆われたリッジ部(36)と、
前記電子供給層(18)に接するとともに、平面視で前記リッジ部(36)よりも外側に延びる延在部(38;40)と
を含み、前記延在部(38;40)は、前記リッジ部(36)よりも薄い、付記A2~付記A4のうちのいずれか1つに記載の窒化物半導体装置。
【0216】
(付記A6)
前記延在部(38;40)は、少なくとも一部がN極性面である上面(38A,40A)を含む、付記A5に記載の窒化物半導体装置。
【0217】
(付記A7)
前記ゲート層(102)は、Ga極性GaNによって構成されている、付記A1に記載の窒化物半導体装置。
【0218】
(付記A8)
前記ゲート層(102)は、
前記電子供給層(18)に接するとともに、前記ゲート層(102)の前記上面(102A)を含むリッジ部(104)と、
前記電子供給層(18)に接するとともに、平面視で前記リッジ部(104)から外側に延びる、前記リッジ部(104)よりも薄い延在部(106;108)と
を含む、付記A7に記載の窒化物半導体装置。
【0219】
(付記A9)
前記ゲート層(20;102)の前記上面(20A;102A)は、前記ゲート電極(22)とショットキー接合を形成している、付記A1~付記A8のうちのいずれか1つに記載の窒化物半導体装置。
【0220】
(付記A10)
前記電子供給層(18)、前記ゲート層、および前記ゲート電極(22)を覆うとともに、第1開口(24A)および第2開口(24B)を有するパッシベーション層(24)をさらに備え、
前記ソース電極(26)は、前記第1開口(24A)を介して前記電子供給層(18)に接しており、
前記ドレイン電極(28)は、前記第2開口(24B)を介して前記電子供給層(18)に接しており、
前記ゲート層(20;102)は、前記第1開口(24A)と前記第2開口(24B)との間に位置している、付記A1~付記A9のうちのいずれか1つに記載の窒化物半導体装置。
【0221】
(付記A11)
前記電子走行層(16)は、GaNによって構成され、
前記電子供給層(18)は、AlxGa1-xNによって構成され、0.1<x<0.3である、
付記A1~付記A10のうちのいずれか1つに記載の窒化物半導体装置。
【0222】
(付記A12)
前記第1GaN層(32)は、前記第2GaN層(34)よりも高い濃度で水素を含んでいる、付記A2に記載の窒化物半導体装置。
【0223】
(付記A13)
半導体基板(12)と、前記半導体基板(12)上に形成されたバッファ層(14)とをさらに備え、前記電子走行層(16)は、前記バッファ層(14)上に形成されている、付記A1~付記A12のうちのいずれか1つに記載の窒化物半導体装置。
【0224】
(付記A14)
前記電子供給層(18)、前記ゲート層、および前記ゲート電極(22)を覆うとともに、第1開口(24A)および第2開口(24B)を有するパッシベーション層(24)をさらに備え、
前記ソース電極(26)は、前記第1開口(24A)を介して前記電子供給層(18)に接しており、
前記ドレイン電極(28)は、前記第2開口(24B)を介して前記電子供給層(18)に接しており、
前記ゲート層(102)は、
前記電子供給層(18)に接するとともに、前記ゲート層(102)の前記上面(102A)を含むリッジ部(104)と、
前記電子供給層(18)に接するとともに、前記リッジ部(104)から前記第1開口(24A)に向かって延びる第1延在部(106)と、
前記電子供給層(18)に接するとともに、前記リッジ部(104)から前記第2開口(24B)に向かって延びる第2延在部(108)と
を含み、前記第1延在部(106)および前記第2延在部(108)は、前記リッジ部(104)よりも薄い、付記A1~付記A13のうちのいずれか1つに記載の窒化物半導体装置。
【0225】
(付記A15)
窒化物半導体によって構成された電子走行層(16)を形成すること、
前記電子走行層(16)上に、前記電子走行層(16)よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層(18)を形成すること、
前記電子供給層(18)上に、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層(20)を形成すること、
前記ゲート層(20)上にゲート電極(22)を形成すること、
前記電子供給層(18)上にソース電極(26)およびドレイン電極(28)を形成すること
を含み、
前記ゲート層(20)は、前記ゲート電極(22)に接する上面(20A)を含み、前記上面(20A)は、Ga極性面である、窒化物半導体装置(10)の製造方法。
【0226】
(付記A16)
前記ゲート層(20)を形成することは、
前記電子供給層(18)上に、キャリアガスとしてN2を用いて成長させたN極性GaNである第1窒化物半導体層(50)を形成すること、
前記第1窒化物半導体層(50)上に、キャリアガスとしてH2を用いて成長させたGa極性GaNである第2窒化物半導体層(52)を形成すること
を含む、付記A15に記載の窒化物半導体装置の製造方法。
【0227】
(付記A17)
前記ゲート層(20)は、
前記ゲート電極(22)に接する第1GaN層(32)と、
前記電子供給層(18)に接する第2GaN層(34)と
を含み、前記第1GaN層(32)は、Ga極性GaNによって構成され、前記第2GaN層(34)は、N極性GaNによって構成されている、付記A15または付記A16に記載の窒化物半導体装置の製造方法。
【0228】
(付記A18)
前記第2GaN層(34)は、前記第1GaN層(32)よりも厚い、付記A17に記載の窒化物半導体装置の製造方法。
【0229】
(付記A19)
前記ゲート層(20)は、100nm以上150nm未満の厚さを有し、前記第1GaN層(32)は、5nm以上30nm未満の厚さを有している、付記A17または付記A18に記載の窒化物半導体装置の製造方法。
【0230】
(付記A20)
前記ゲート層(20)の前記上面(20A)は、前記ゲート電極(22)とショットキー接合を形成している、付記A15~付記A19のうちのいずれか1つに記載の窒化物半導体装置の製造方法。
【0231】
(付記B1)
窒化物半導体によって構成された電子走行層(216)と、
前記電子走行層(216)上に形成され、前記電子走行層(216)よりもバンドギャップが大きい窒化物半導体によって構成された電子供給層(218)と、
前記電子供給層(218)上に形成され、前記電子供給層(218)よりもバンドギャップが小さい窒化物半導体によって構成されたゲート層(222)と、
前記ゲート層(222)上に形成されたゲート電極(224)と、
前記ゲート層(222)に対して所定方向の両側に配置され、前記電子走行層(216)と接しているソース電極(232)およびドレイン電極(234)と、
を含み、
前記ゲート層(222)は、
前記所定方向の両側面のうち前記ソース電極(232)寄りに配置されているソース側ゲート面(2221)と、
前記ソース側ゲート面(2221)とは反対側の面であって、前記ゲート層(222)の厚さ方向および前記所定方向の双方と直交する方向から視て前記ソース側ゲート面(2221)よりも小さい傾斜角度(θ12)を有するドレイン側ゲート面(2222)と、
を含む、窒化物半導体装置。
【0232】
(付記B2)
前記ソース側ゲート面(2221)の傾斜角度は80°以上90°以下であり、前記ドレイン側ゲート面(2222)の傾斜角度は60°以上80°以下である、付記B1に記載の窒化物半導体装置。
【0233】
(付記B3)
前記ゲート層(222)の前記電子供給層(218)と接する下面の長さは、0.2μm以上0.5μm以下である、付記B1または付記B2に記載の窒化物半導体装置。
【0234】
(付記B4)
前記ゲート電極(224)は、前記所定方向の両側面であって、前記ソース電極(232)寄りのソース側電極面(2241)および前記ドレイン電極(234)寄りのドレイン側電極面(2242)を含み、
前記ドレイン側電極面(2242)の傾斜角度(θ22)は、前記ソース側電極面(2241)の傾斜角度(θ21)よりも小さい、
付記B1から付記B3のいずれか1つに記載の窒化物半導体装置。
【0235】
(付記B5)
前記ドレイン側電極面(2242)の傾斜角度(θ22)は、前記ドレイン側ゲート面(2222)の傾斜角度(θ12)以下である、付記B4に記載の窒化物半導体装置。
【0236】
(付記B6)
前記ドレイン側電極面(2242)の傾斜角度(θ22)は、前記ドレイン側ゲート面(2222)の傾斜角度(θ12)以上である、付記B4に記載の窒化物半導体装置。
【0237】
(付記B7)
前記ソース側電極面(2241)の傾斜角度(θ21)は、前記ソース側ゲート面(2221)の傾斜角度(θ11)以下である、付記B4から付記B6のいずれか1つに記載の窒化物半導体装置。
【0238】
(付記B8)
前記ソース側電極面(2241)の傾斜角度(θ21)は、前記ソース側ゲート面(2221)の傾斜角度(θ11)以上である、付記B4から付記B6のいずれか1つに記載の窒化物半導体装置。
【0239】
(付記B9)
平面視において、前記ドレイン側電極面(2242)は、前記ドレイン側ゲート面(2222)よりも前記ソース電極(232)寄りに位置している、付記B4から付記B8のいずれか1つに記載の窒化物半導体装置。
【0240】
(付記B10)
前記ドレイン側電極面(2242)と前記ドレイン側ゲート面(2222)とが面一となっている、付記B4から付記B9のいずれか1つに記載の窒化物半導体装置。
【0241】
(付記B11)
平面視において、前記ソース側電極面(2241)は、前記ソース側ゲート面(2221)よりも前記ドレイン電極(234)寄りに位置している、付記B7から付記B10のいずれか1つに記載の窒化物半導体装置。
【0242】
(付記B12)
前記ソース側電極面(2241)と前記ソース側ゲート面(2221)とが面一となっている、付記B7から付記B11のいずれか1つに記載の窒化物半導体装置。
【0243】
(付記B13)
前記ゲート層(222)として、前記ソース電極(232)に対して前記所定方向の両側に配置された第1ゲート層(222)および第2ゲート層(222)を含み、
前記ゲート電極(224)として、前記第1ゲート層(222)上に形成された第1ゲート電極(224)、および前記第2ゲート層(222)上に形成された第2ゲート電極(224)を含む、
付記B1から付記B12のいずれか1つに記載の窒化物半導体装置。
【0244】
(付記B14)
前記ゲート層(222)は、前記ドレイン電極(234)に向けて前記ドレイン側ゲート面(2222)から連続するように設けられたドレイン側ステップ部と、前記ソース電極(232)に向けて前記ソース側ゲート面(2221)から連続するように設けられたソース側ステップ部と、を含む、
付記B1から付記B13のいずれか1つに記載の窒化物半導体装置。
【0245】
(付記B15)
電子走行層(216)と、前記電子走行層(216)上の電子供給層(218)と、前記電子供給層(218)上のゲート層(222)と、前記ゲート層(222)上のゲート電極(224)と、前記ゲート層(222)に対して所定方向の両側に配置され、前記電子走行層(216)と接しているソース電極(232)およびドレイン電極(234)と、を含み、前記ゲート層(222)は、前記ソース電極(232)に対して前記所定方向の両側に配置された第1ゲート層(222)および第2ゲート層(222)を含み、前記ゲート電極(224)は、前記第1ゲート層(222)上に形成された第1ゲート電極(224)、および前記第2ゲート層(222)上に形成された第2ゲート電極(224)を含む窒化物半導体装置の製造方法であって、
基板上に、前記電子走行層(216)を構成する第1窒化物半導体層(216)と、前記電子供給層(218)を構成する第2窒化物半導体層(218)と、前記ゲート層(222)を構成する第3窒化物半導体層(222)と、をこの順に形成すること、
前記第3窒化物半導体層(222)上に、前記ゲート電極(224)を構成する金属層(224)と、第1マスク層(261)と、をこの順に形成すること、
前記第1マスク層(261)をパターニングして、前記金属層(224)を部分的に覆う第1マスク(262)を形成すること、
前記金属層(224)および前記第1マスク(262)を覆う第2マスク層(264)を形成すること、
前記第2マスク層(264)をエッチバックして、前記第1マスクの両側面を覆う第2マスク(264A,264B)を形成すること、
前記第1マスク(262)を除去すること、
前記第2マスク(264A,264B)を用いて前記金属層をエッチングして前記第1ゲート電極(224A)および前記第2ゲート電極(224B)を形成すること、
前記第1ゲート電極(224A)および前記第2ゲート電極(224B)を用いて前記第3窒化物半導体層(33)をエッチングして前記第1ゲート層(222A)および前記第2ゲート層(222B)を形成すること、
を含む、窒化物半導体装置の製造方法。
【0246】
(付記B16)
前記第1ゲート電極(224)および前記第2ゲート電極(224)を形成した後、前記第2マスクを除去すること、
前記第1ゲート電極(224)、前記第2ゲート電極(224)、および前記第3窒化物半導体層(222)を覆う第3マスク層(266)を形成すること、
前記第3マスク層(266)をエッチバックして前記第1ゲート電極(224)の両側面および前記第2ゲート電極(224)の両側面を覆う第3マスク(2661,2662)を形成すること、
を含み、
前記第1ゲート層(222A)および前記第2ゲート層(222B)を、前記第1ゲート電極(224)、前記第2ゲート電極(224)、および前記第3マスク(2661,2662)を用いて前記第3窒化物半導体層(222)をエッチングすることにより形成する、
付記B15に記載の窒化物半導体装置の製造方法。
【0247】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法(製造プロセス)以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0248】
10,100…窒化物半導体装置
12…半導体基板
14…バッファ層
16…電子走行層
18…電子供給層
20,102…ゲート層
20A,102A…上面
20B,102B…底面
22…ゲート電極
24…パッシベーション層
24A…第1開口
24B…第2開口
26…ソース電極
28…ドレイン電極
30…フィールドプレート電極
32…第1GaN層
34…第2GaN層
36,104…リッジ部
38,106…第1延在部
40,108…第2延在部
42,110…第1ステップ部
44,112…第1中間部
46,114…第2ステップ部
48,116…第2中間部
50…第1窒化物半導体層
52…第2窒化物半導体層
54,56…マスク
58…金属層
60,64,80,84…本体部
62,66,82,86…接続部
68,88…ゲート配線
70,90…ソース配線
72,92…ドレイン配線
74,76,78,94,96,98…ビア
210A,210B,210C…窒化物半導体装置
212…基板
212S…上面
214…バッファ層
216…電子走行層(第1窒化物半導体層)
216A…第1半導体層
216B…第2半導体層
218…電子供給層(第2窒化物半導体層)
218S…上面
2181…ソース接続領域
2182…ドレイン接続領域
220…二次元電子ガス
222…ゲート層(第3窒化物半導体層)
222A…第1ゲート層
222B…第2ゲート層
222R…下面
222S…上面
2221,2221A,2221B…ソース側ゲート面
2222,2222A,2222B…ドレイン側ゲート面
222S1…第1サイドスペース部
222S2…第2サイドスペース部
224…ゲート電極(金属層)
224A…第1ゲート電極
224B…第2ゲート電極
224R…下面
224S…上面
2241,2241A,2241B…ソース側電極面
2242,2242A,2242B…ドレイン側電極面
226…パッシベーション層
226S…上面
2261…ソース開口部
2262…ドレイン開口部
232…ソース電極
234…ドレイン電極
234A…第1ドレイン電極
234B…第2ドレイン電極
236…ソースフィールドプレート部
2361…端部
261…第1マスク層
262…第1マスク
264…第2マスク層
264A…第2マスク
264B…第2マスク
2641…側面
2642…側面
266…第3マスク層
2661,2662…第3マスク
282…第3窒化物半導体層
282…ゲート層
282A…第1ゲート層
282B…第2ゲート層
2821,2821A,2821B…ソース側ゲート面
2822,2822A,2822B…ドレイン側ゲート面
284…ゲート電極(金属層)
284A…第1ゲート電極
284B…第2ゲート電極
2841,2841A,2841B…ソース側電極面
2842,2842A,2842B…ドレイン側電極面
292…ゲート層
293…リッジ部
293S…上面
2931…ソース側ゲート面
2932…ドレイン側ゲート面
294…ソース側ステップ部
295…ドレイン側ステップ部
θ11,θ12…傾斜角度
θ21,θ22…傾斜角度
L1A,L1B…距離
L2A,L2B…距離
W11,W11A,W11B…幅
W12…幅
W21,W21A,W21B…幅
W22…幅