知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024047703
(43)【公開日】2024-04-08
(54)【発明の名称】アレイ基板及び表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240401BHJP
G09F 9/00 20060101ALI20240401BHJP
G06F 3/041 20060101ALI20240401BHJP
G06F 3/044 20060101ALI20240401BHJP
G02F 1/1368 20060101ALN20240401BHJP
G02F 1/1333 20060101ALN20240401BHJP
G02F 1/1343 20060101ALN20240401BHJP
【ＦＩ】
G09F9/30 338
G09F9/00 366A
G09F9/30 348A
G06F3/041 412
G06F3/041 422
G06F3/044 124
G02F1/1368
G02F1/1333
G02F1/1343
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022153346
(22)【出願日】2022-09-27
(71)【出願人】
【識別番号】520487808
【氏名又は名称】シャープディスプレイテクノロジー株式会社
(74)【代理人】
【識別番号】110001036
【氏名又は名称】弁理士法人暁合同特許事務所
(72)【発明者】
【氏名】吉野 光
(72)【発明者】
【氏名】紙谷 晋吾
(72)【発明者】
【氏名】森永 潤一
【テーマコード（参考）】
2H092
2H189
2H192
5C094
5G435
【Ｆターム（参考）】
2H092GA62
2H092HA04
2H092JA24
2H092JA26
2H092NA07
2H189JA14
2H189LA28
2H189LA31
2H192AA24
2H192BB13
2H192BB53
2H192BB73
2H192CB05
2H192CB37
2H192EA22
2H192EA26
2H192EA67
2H192FB02
2H192FB22
2H192FB42
2H192GA03
2H192GA42
2H192GB33
2H192JA33
5C094AA03
5C094AA22
5C094BA03
5C094BA43
5C094CA19
5C094DA15
5C094DB01
5C094DB04
5C094EA04
5C094EA07
5C094FA01
5C094FA02
5G435AA01
5G435BB12
5G435CC09
5G435EE49
(57)【要約】
【課題】画素の開口率が低下し難くし、表示輝度にムラが生じ難くする。
【解決手段】アレイ基板２１は、複数の配線には、第１方向について第１画素電極２４αと第２画素電極２４βとの間に位置する第１配線２６αと、第１方向について第３画素電極２４γと第４画素電極２４δとの間に位置する第２配線２６βと、が含まれ、複数のスイッチング素子２３には、第１スイッチング素子２３αと、第２スイッチング素子２３βと、が含まれ、複数の共通電極２５には、第１画素電極２４α、第２画素電極２４β、第３画素電極２４γ、第１配線２６α及び第１半導体部２３Ｄαと重畳する第１共通電極２５αと、第４画素電極２４δ及び第２配線２６βと重畳する第２共通電極２５βと、が含まれ、第２半導体部２３Ｄβと重畳して配され、複数の共通電極２５のいずれかと同電位とされる第１重畳部４１αを備える。
【選択図】図１５
【解決手段】アレイ基板２１は、複数の配線には、第１方向について第１画素電極２４αと第２画素電極２４βとの間に位置する第１配線２６αと、第１方向について第３画素電極２４γと第４画素電極２４δとの間に位置する第２配線２６βと、が含まれ、複数のスイッチング素子２３には、第１スイッチング素子２３αと、第２スイッチング素子２３βと、が含まれ、複数の共通電極２５には、第１画素電極２４α、第２画素電極２４β、第３画素電極２４γ、第１配線２６α及び第１半導体部２３Ｄαと重畳する第１共通電極２５αと、第４画素電極２４δ及び第２配線２６βと重畳する第２共通電極２５βと、が含まれ、第２半導体部２３Ｄβと重畳して配され、複数の共通電極２５のいずれかと同電位とされる第１重畳部４１αを備える。
【選択図】図１５
【特許請求の範囲】
【請求項1】
複数の共通電極と、
前記複数の共通電極に対して第１絶縁膜を介して重畳して配される複数の画素電極と、
前記複数の画素電極に接続される複数のスイッチング素子と、
前記複数の共通電極のいずれか、または前記複数のスイッチング素子のいずれか、に接続される複数の配線と、を備え、
前記複数の画素電極には、第１画素電極と、前記第１画素電極に対して第１方向に間隔を空けて配される第２画素電極と、第３画素電極と、前記第３画素電極に対して前記第１方向に間隔を空けて配される第４画素電極と、が含まれ、
前記複数の配線には、前記第１方向について前記第１画素電極と前記第２画素電極との間に位置し、前記第１方向と交差する第２方向に沿って延在する第１配線と、前記第１方向について前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２配線と、が含まれ、
前記複数のスイッチング素子には、前記第１配線及び前記第１画素電極に接続される第１スイッチング素子と、前記第２配線及び前記第３画素電極に接続される第２スイッチング素子と、が含まれ、
前記複数の共通電極には、第１共通電極と、前記第１共通電極に対して前記第１方向に間隔を空けて配される第２共通電極と、が含まれ、
前記第１スイッチング素子は、第１半導体部を有し、
前記第２スイッチング素子は、第２半導体部を有し、
前記第１共通電極は、前記第１画素電極、前記第２画素電極、前記第３画素電極、前記第１配線及び前記第１スイッチング素子のうちの少なくとも前記第１半導体部と重畳して配され、
前記第２共通電極は、前記第４画素電極及び前記第２配線と重畳して配され、
前記第２スイッチング素子のうちの少なくとも前記第２半導体部と重畳して配され、前記複数の共通電極のいずれかと同電位とされる重畳部を備えるアレイ基板。
前記複数の共通電極に対して第１絶縁膜を介して重畳して配される複数の画素電極と、
前記複数の画素電極に接続される複数のスイッチング素子と、
前記複数の共通電極のいずれか、または前記複数のスイッチング素子のいずれか、に接続される複数の配線と、を備え、
前記複数の画素電極には、第１画素電極と、前記第１画素電極に対して第１方向に間隔を空けて配される第２画素電極と、第３画素電極と、前記第３画素電極に対して前記第１方向に間隔を空けて配される第４画素電極と、が含まれ、
前記複数の配線には、前記第１方向について前記第１画素電極と前記第２画素電極との間に位置し、前記第１方向と交差する第２方向に沿って延在する第１配線と、前記第１方向について前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２配線と、が含まれ、
前記複数のスイッチング素子には、前記第１配線及び前記第１画素電極に接続される第１スイッチング素子と、前記第２配線及び前記第３画素電極に接続される第２スイッチング素子と、が含まれ、
前記複数の共通電極には、第１共通電極と、前記第１共通電極に対して前記第１方向に間隔を空けて配される第２共通電極と、が含まれ、
前記第１スイッチング素子は、第１半導体部を有し、
前記第２スイッチング素子は、第２半導体部を有し、
前記第１共通電極は、前記第１画素電極、前記第２画素電極、前記第３画素電極、前記第１配線及び前記第１スイッチング素子のうちの少なくとも前記第１半導体部と重畳して配され、
前記第２共通電極は、前記第４画素電極及び前記第２配線と重畳して配され、
前記第２スイッチング素子のうちの少なくとも前記第２半導体部と重畳して配され、前記複数の共通電極のいずれかと同電位とされる重畳部を備えるアレイ基板。
【請求項2】
前記複数の共通電極は、複数の位置検出電極であり、
前記第１共通電極は、第１位置検出電極であり、
前記第２共通電極は、第２位置検出電極であり、
前記複数の配線には、
前記第１方向に沿って延在し、前記複数の位置検出電極のいずれかに接続される第３配線と、
前記第１方向に沿って延在し、少なくとも前記第２スイッチング素子に接続される第４配線と、が含まれ、
前記第３配線は、少なくとも一部が前記第４配線に対して第２絶縁膜を介して重畳して配され、
前記第３配線の一部は、前記第２半導体部と重畳して配され、
前記重畳部には、前記第３配線のうちの前記第２半導体部と重畳する部分により構成される第１重畳部が含まれる請求項１記載のアレイ基板。
前記第１共通電極は、第１位置検出電極であり、
前記第２共通電極は、第２位置検出電極であり、
前記複数の配線には、
前記第１方向に沿って延在し、前記複数の位置検出電極のいずれかに接続される第３配線と、
前記第１方向に沿って延在し、少なくとも前記第２スイッチング素子に接続される第４配線と、が含まれ、
前記第３配線は、少なくとも一部が前記第４配線に対して第２絶縁膜を介して重畳して配され、
前記第３配線の一部は、前記第２半導体部と重畳して配され、
前記重畳部には、前記第３配線のうちの前記第２半導体部と重畳する部分により構成される第１重畳部が含まれる請求項１記載のアレイ基板。
【請求項3】
前記第２スイッチング素子は、前記第２半導体部の一部に接続され、前記第３画素電極の一部と重畳して配される第１電極を有し、
前記第１電極及び前記第３画素電極の一部ずつと重畳して配される第２電極を備えており、
前記第３配線は、前記複数の位置検出電極及び前記複数の画素電極のいずれに対しても第３絶縁膜を介して下層側に位置する第１導電膜からなり、
前記第４配線は、前記第１導電膜に対して前記第２絶縁膜を介して下層側に位置する第２導電膜からなり、
前記第１電極は、前記第２導電膜のうちの前記第４配線とは別の部分からなり、
前記第２電極は、前記第１導電膜のうちの前記第３配線及び前記第１重畳部とは別の部分からなり、重畳する前記第３画素電極及び前記第１電極に接続され、
前記第１重畳部は、前記第２電極に対して前記第２方向に間隔を空けて並んで配される請求項２記載のアレイ基板。
前記第１電極及び前記第３画素電極の一部ずつと重畳して配される第２電極を備えており、
前記第３配線は、前記複数の位置検出電極及び前記複数の画素電極のいずれに対しても第３絶縁膜を介して下層側に位置する第１導電膜からなり、
前記第４配線は、前記第１導電膜に対して前記第２絶縁膜を介して下層側に位置する第２導電膜からなり、
前記第１電極は、前記第２導電膜のうちの前記第４配線とは別の部分からなり、
前記第２電極は、前記第１導電膜のうちの前記第３配線及び前記第１重畳部とは別の部分からなり、重畳する前記第３画素電極及び前記第１電極に接続され、
前記第１重畳部は、前記第２電極に対して前記第２方向に間隔を空けて並んで配される請求項２記載のアレイ基板。
【請求項4】
前記第２スイッチング素子は、前記第２半導体部のうちの前記第１電極との接続部位とは別の部位に接続される第３電極を有し、
前記第３電極は、前記第４配線の一部により構成され、
前記第１電極は、
前記第２電極と重畳する第１部と、
前記第１部から前記第２方向に沿って延出して前記第２半導体部の一部に接続される第２部と、を有する請求項３記載のアレイ基板。
前記第３電極は、前記第４配線の一部により構成され、
前記第１電極は、
前記第２電極と重畳する第１部と、
前記第１部から前記第２方向に沿って延出して前記第２半導体部の一部に接続される第２部と、を有する請求項３記載のアレイ基板。
【請求項5】
前記複数の配線には、
前記第１方向に沿って延在し、前記第１位置検出電極と重畳し、前記第２位置検出電極とは非重畳に配されて前記第１位置検出電極に接続される第５配線と、
前記第１方向に沿って延在し、前記第２位置検出電極と重畳し、前記第１位置検出電極とは非重畳に配されて前記第２位置検出電極に接続される第６配線と、
前記第１方向に沿って延在し、少なくとも一部が前記第５配線及び前記第６配線に対して前記第２絶縁膜を介して重畳して配される第７配線と、が含まれ、
前記複数のスイッチング素子には、前記第２配線及び前記第７配線に接続される第３スイッチング素子が含まれ、
前記第３スイッチング素子は、第３半導体部を有し、
前記第５配線または前記第６配線の一部は、前記第３半導体部と重畳して配され、
前記重畳部には、前記第５配線または前記第６配線のうちの前記第３半導体部と重畳する部分により構成される第２重畳部が含まれる請求項２から請求項４のいずれか１項に記載のアレイ基板。
前記第１方向に沿って延在し、前記第１位置検出電極と重畳し、前記第２位置検出電極とは非重畳に配されて前記第１位置検出電極に接続される第５配線と、
前記第１方向に沿って延在し、前記第２位置検出電極と重畳し、前記第１位置検出電極とは非重畳に配されて前記第２位置検出電極に接続される第６配線と、
前記第１方向に沿って延在し、少なくとも一部が前記第５配線及び前記第６配線に対して前記第２絶縁膜を介して重畳して配される第７配線と、が含まれ、
前記複数のスイッチング素子には、前記第２配線及び前記第７配線に接続される第３スイッチング素子が含まれ、
前記第３スイッチング素子は、第３半導体部を有し、
前記第５配線または前記第６配線の一部は、前記第３半導体部と重畳して配され、
前記重畳部には、前記第５配線または前記第６配線のうちの前記第３半導体部と重畳する部分により構成される第２重畳部が含まれる請求項２から請求項４のいずれか１項に記載のアレイ基板。
【請求項6】
前記複数の位置検出電極には、前記第１位置検出電極に対して前記第２方向に間隔を空けて並ぶ第３位置検出電極が含まれ、
前記複数の配線には、
前記第１方向に沿って延在し、前記第１位置検出電極と前記第３位置検出電極との間に挟まれて配され、前記第１位置検出電極及び前記第３位置検出電極とは非重畳の配置とされる第８配線と、
前記第１方向に沿って延在し、少なくとも一部が前記第８配線に対して前記第２絶縁膜を介して重畳して配される第９配線と、が含まれ、
前記第８配線は、前記複数の位置検出電極のいずれかに直接的または間接的に接続され、
前記複数のスイッチング素子には、前記第２配線及び前記第９配線に接続される第４スイッチング素子が含まれ、
前記第４スイッチング素子は、第４半導体部を有し、
前記第８配線の一部は、前記第４半導体部と重畳して配され、
前記重畳部には、前記第８配線のうちの前記第４半導体部と重畳する部分により構成される第３重畳部が含まれる請求項２から請求項４のいずれか１項に記載のアレイ基板。
前記複数の配線には、
前記第１方向に沿って延在し、前記第１位置検出電極と前記第３位置検出電極との間に挟まれて配され、前記第１位置検出電極及び前記第３位置検出電極とは非重畳の配置とされる第８配線と、
前記第１方向に沿って延在し、少なくとも一部が前記第８配線に対して前記第２絶縁膜を介して重畳して配される第９配線と、が含まれ、
前記第８配線は、前記複数の位置検出電極のいずれかに直接的または間接的に接続され、
前記複数のスイッチング素子には、前記第２配線及び前記第９配線に接続される第４スイッチング素子が含まれ、
前記第４スイッチング素子は、第４半導体部を有し、
前記第８配線の一部は、前記第４半導体部と重畳して配され、
前記重畳部には、前記第８配線のうちの前記第４半導体部と重畳する部分により構成される第３重畳部が含まれる請求項２から請求項４のいずれか１項に記載のアレイ基板。
【請求項7】
前記複数の共通電極は、複数の位置検出電極であり、
前記第１共通電極は、第１位置検出電極であり、
前記第２共通電極は、第２位置検出電極であり、
前記複数の配線には、
前記第１方向に沿って延在し、前記複数の位置検出電極のいずれかに接続される第１０配線と、
前記第１方向に沿って延在し、少なくとも前記第２スイッチング素子に接続される第１１配線と、が含まれ、
前記第１１配線は、前記複数の位置検出電極及び前記複数の画素電極のいずれに対しても第４絶縁膜を介して下層側に位置する第３導電膜からなり、
前記第１０配線は、前記第３導電膜のうちの前記第１１配線とは別の部分からなり、前記第１１配線に対して前記第２方向に間隔を空けて並んで配され、
前記複数の画素電極は、第４導電膜からなり、
前記重畳部には、前記第４導電膜のうちの前記複数の画素電極とは別の部分からなる第４重畳部が含まれる請求項１記載のアレイ基板。
前記第１共通電極は、第１位置検出電極であり、
前記第２共通電極は、第２位置検出電極であり、
前記複数の配線には、
前記第１方向に沿って延在し、前記複数の位置検出電極のいずれかに接続される第１０配線と、
前記第１方向に沿って延在し、少なくとも前記第２スイッチング素子に接続される第１１配線と、が含まれ、
前記第１１配線は、前記複数の位置検出電極及び前記複数の画素電極のいずれに対しても第４絶縁膜を介して下層側に位置する第３導電膜からなり、
前記第１０配線は、前記第３導電膜のうちの前記第１１配線とは別の部分からなり、前記第１１配線に対して前記第２方向に間隔を空けて並んで配され、
前記複数の画素電極は、第４導電膜からなり、
前記重畳部には、前記第４導電膜のうちの前記複数の画素電極とは別の部分からなる第４重畳部が含まれる請求項１記載のアレイ基板。
【請求項8】
前記第４重畳部には、前記第１位置検出電極または前記第２位置検出電極と重畳する第３部を有する第５重畳部が含まれ、
前記第５重畳部は、前記第３部が前記第１位置検出電極または前記第２位置検出電極に接続される請求項７記載のアレイ基板。
前記第５重畳部は、前記第３部が前記第１位置検出電極または前記第２位置検出電極に接続される請求項７記載のアレイ基板。
【請求項9】
前記第４重畳部には、前記第１０配線と重畳する第４部を有する第６重畳部が含まれ、
前記第６重畳部は、前記第４部が前記第１０配線に接続される請求項７または請求項８記載のアレイ基板。
前記第６重畳部は、前記第４部が前記第１０配線に接続される請求項７または請求項８記載のアレイ基板。
【請求項10】
前記第１共通電極及び前記第２共通電極は、前記第１方向についての間に前記第２半導体部を挟んでいて前記第２半導体部とは非重畳となる配置とされ、
前記重畳部は、前記複数の共通電極とは異なる層に配される請求項１から請求項４、請求項７、請求項８のいずれか１項に記載のアレイ基板。
前記重畳部は、前記複数の共通電極とは異なる層に配される請求項１から請求項４、請求項７、請求項８のいずれか１項に記載のアレイ基板。
【請求項11】
前記第１共通電極または前記第２共通電極の一部は、前記第２半導体部と重畳して配され、
前記重畳部は、前記第１共通電極または前記第２共通電極のうちの前記第２半導体部と重畳する部分により構成される請求項１記載のアレイ基板。
前記重畳部は、前記第１共通電極または前記第２共通電極のうちの前記第２半導体部と重畳する部分により構成される請求項１記載のアレイ基板。
【請求項12】
請求項１から請求項４、請求項７、請求項８、請求項１１のいずれか１項に記載のアレイ基板と、
前記アレイ基板に対向するよう配される対向基板と、を備える表示装置。
前記アレイ基板に対向するよう配される対向基板と、を備える表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、アレイ基板及び表示装置に関する。
【背景技術】
【0002】
従来の表示装置の一例として下記特許文献１に記載されたものが知られている。特許文献１に記載された表示装置は、画素電極と、画素電極に対して絶縁膜を介して重畳する共通電極と、画素電極に接続されるスイッチング素子と、スイッチング素子に接続されていて画素電極に対して隣り合うよう配される画素配線と、画素電極に対して画素配線と同じ側に隣り合っていて複数が間に間隔を空けて配されていて共通電極に電気的に接続される配線と、を備え、複数の配線は、画素配線に対して共通の位置関係となる共通部をそれぞれ有する。また、特許文献１に記載された表示装置は、共通電極を分割してなる複数の位置検出電極と、画素配線と交差していて複数の位置検出電極を仕切る仕切開口部と重畳して配される第２の画素配線と、第２の画素配線に対して重畳していて配線に電気的に接続される遮蔽部と、を備える。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０２０／０２７２０１２号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記した特許文献１に記載された表示装置においては、第２の画素配線が仕切開口部と重畳する配置であるため、第２の画素配線から生じる電界は、位置検出電極によって遮蔽されることがないものの、第２の画素配線と重畳する遮蔽部によって遮蔽される。しかしながら、第２の画素配線と重畳する位置に遮蔽部を設けると、他の電極等と遮蔽部との短絡を回避する等の理由から、遮蔽部の配置スペースを広く確保する必要が生じる。そうなると、遮蔽部付近の構造が視認されるのを防ぐため、遮光範囲を広くする必要が生じ、画素の開口率が低下するおそれがあった。画素の開口率が低下しないようにするための対策を採ろうとすると、結果として表示輝度にムラが生じるおそれがあった。
【0005】
本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、画素の開口率が低下し難くし、表示輝度にムラが生じ難くすることを目的とする。
【課題を解決するための手段】
【0006】
（１）本明細書に記載の技術に関わるアレイ基板は、複数の共通電極と、前記複数の共通電極に対して第１絶縁膜を介して重畳して配される複数の画素電極と、前記複数の画素電極に接続される複数のスイッチング素子と、前記複数の共通電極のいずれか、または前記複数のスイッチング素子のいずれか、に接続される複数の配線と、を備え、前記複数の画素電極には、第１画素電極と、前記第１画素電極に対して第１方向に間隔を空けて配される第２画素電極と、第３画素電極と、前記第３画素電極に対して前記第１方向に間隔を空けて配される第４画素電極と、が含まれ、前記複数の配線には、前記第１方向について前記第１画素電極と前記第２画素電極との間に位置し、前記第１方向と交差する第２方向に沿って延在する第１配線と、前記第１方向について前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２配線と、が含まれ、前記複数のスイッチング素子には、前記第１配線及び前記第１画素電極に接続される第１スイッチング素子と、前記第２配線及び前記第３画素電極に接続される第２スイッチング素子と、が含まれ、前記複数の共通電極には、第１共通電極と、前記第１共通電極に対して前記第１方向に間隔を空けて配される第２共通電極と、が含まれ、前記第１スイッチング素子は、第１半導体部を有し、前記第２スイッチング素子は、第２半導体部を有し、前記第１共通電極は、前記第１画素電極、前記第２画素電極、前記第３画素電極、前記第１配線及び前記第１スイッチング素子のうちの少なくとも前記第１半導体部と重畳して配され、前記第２共通電極は、前記第４画素電極及び前記第２配線と重畳して配され、前記第２スイッチング素子のうちの少なくとも前記第２半導体部と重畳して配され、前記複数の共通電極のいずれかと同電位とされる重畳部を備える。
【0007】
（２）また、上記アレイ基板は、上記（１）に加え、前記複数の共通電極は、複数の位置検出電極であり、前記第１共通電極は、第１位置検出電極であり、前記第２共通電極は、第２位置検出電極であり、前記複数の配線には、前記第１方向に沿って延在し、前記複数の位置検出電極のいずれかに接続される第３配線と、前記第１方向に沿って延在し、少なくとも前記第２スイッチング素子に接続される第４配線と、が含まれ、前記第３配線は、少なくとも一部が前記第４配線に対して第２絶縁膜を介して重畳して配され、前記第３配線の一部は、前記第２半導体部と重畳して配され、前記重畳部には、前記第３配線のうちの前記第２半導体部と重畳する部分により構成される第１重畳部が含まれてもよい。
【0008】
（３）また、上記アレイ基板は、上記（２）に加え、前記第２スイッチング素子は、前記第２半導体部の一部に接続され、前記第３画素電極の一部と重畳して配される第１電極を有し、前記第１電極及び前記第３画素電極の一部ずつと重畳して配される第２電極を備えており、前記第３配線は、前記複数の位置検出電極及び前記複数の画素電極のいずれに対しても第３絶縁膜を介して下層側に位置する第１導電膜からなり、前記第４配線は、前記第１導電膜に対して前記第２絶縁膜を介して下層側に位置する第２導電膜からなり、前記第１電極は、前記第２導電膜のうちの前記第４配線とは別の部分からなり、前記第２電極は、前記第１導電膜のうちの前記第３配線及び前記第１重畳部とは別の部分からなり、重畳する前記第２画素電極及び前記第１電極に接続され、前記第１重畳部は、前記第３電極に対して前記第２方向に間隔を空けて並んで配されてもよい。
【0009】
（４）また、上記アレイ基板は、上記（３）に加え、前記第２スイッチング素子は、前記第２半導体部のうちの前記第１電極との接続部位とは別の部位に接続される第３電極を有し、前記第３電極は、前記第４配線の一部により構成され、前記第１電極は、前記第２電極と重畳する第１部と、前記第１部から前記第２方向に沿って延出して前記第２半導体部の一部に接続される第２部と、を有してもよい。
【0010】
（５）また、上記アレイ基板は、上記（２）から上記（４）のいずれかに加え、前記複数の配線には、前記第１方向に沿って延在し、前記第１位置検出電極と重畳し、前記第２位置検出電極とは非重畳に配されて前記第１位置検出電極に接続される第５配線と、前記第１方向に沿って延在し、前記第２位置検出電極と重畳し、前記第１位置検出電極とは非重畳に配されて前記第２位置検出電極に接続される第６配線と、前記第１方向に沿って延在し、少なくとも一部が前記第５配線及び前記第６配線に対して前記第２絶縁膜を介して重畳して配される第７配線と、が含まれ、前記複数のスイッチング素子には、前記第２配線及び前記第７配線に接続される第３スイッチング素子が含まれ、前記第３スイッチング素子は、第３半導体部を有し、前記第５配線または前記第６配線の一部は、前記第３半導体部と重畳して配され、前記重畳部には、前記第５配線または前記第６配線のうちの前記第３半導体部と重畳する部分により構成される第２重畳部が含まれてもよい。
【0011】
（６）また、上記アレイ基板は、上記（２）から上記（５）のいずれかに加え、前記複数の位置検出電極には、前記第１位置検出電極に対して前記第２方向に間隔を空けて並ぶ第３位置検出電極が含まれ、前記複数の配線には、前記第１方向に沿って延在し、前記第１位置検出電極と前記第３位置検出電極との間に挟まれて配され、前記第１位置検出電極及び前記第３位置検出電極とは非重畳の配置とされる第８配線と、前記第１方向に沿って延在し、少なくとも一部が前記第８配線に対して前記第２絶縁膜を介して重畳して配される第９配線と、が含まれ、前記第８配線は、前記複数の位置検出電極のいずれかに直接的または間接的に接続され、前記複数のスイッチング素子には、前記第２配線及び前記第９配線に接続される第４スイッチング素子が含まれ、前記第４スイッチング素子は、第４半導体部を有し、前記第８配線の一部は、前記第４半導体部と重畳して配され、前記重畳部には、前記第８配線のうちの前記第４半導体部と重畳する部分により構成される第３重畳部が含まれてもよい。
【0012】
（７）また、上記アレイ基板は、上記（１）に加え、前記複数の共通電極は、複数の位置検出電極であり、前記第１共通電極は、第１位置検出電極であり、前記第２共通電極は、第２位置検出電極であり、前記複数の配線には、前記第１方向に沿って延在し、前記複数の位置検出電極のいずれかに接続される第１０配線と、前記第１方向に沿って延在し、少なくとも前記第２スイッチング素子に接続される第１１配線と、が含まれ、前記第１１配線は、前記複数の位置検出電極及び前記複数の画素電極のいずれに対しても第４絶縁膜を介して下層側に位置する第３導電膜からなり、前記第１０配線は、前記第３導電膜のうちの前記第１１配線とは別の部分からなり、前記第１１配線に対して前記第２方向に間隔を空けて並んで配され、前記複数の画素電極は、第４導電膜からなり、前記重畳部には、前記第４導電膜のうちの前記複数の画素電極とは別の部分からなる第４重畳部が含まれてもよい。
【0013】
（８）また、上記アレイ基板は、上記（７）に加え、前記第４重畳部には、前記第１位置検出電極または前記第２位置検出電極と重畳する第３部を有する第５重畳部が含まれ、前記第５重畳部は、前記第３部が前記第１位置検出電極または前記第２位置検出電極に接続されてもよい。
【0014】
（９）また、上記アレイ基板は、上記（７）または上記（８）に加え、前記第４重畳部には、前記第１０配線と重畳する第４部を有する第６重畳部が含まれ、前記第６重畳部は、前記第４部が前記第１０配線に接続されてもよい。
【0015】
（１０）また、上記アレイ基板は、上記（１）から上記（９）のいずれかに加え、前記第１共通電極及び前記第２共通電極は、前記第１方向についての間に前記第２半導体部を挟んでいて前記第２半導体部とは非重畳となる配置とされ、前記重畳部は、前記複数の共通電極とは異なる層に配されてもよい。
【0016】
（１１）また、上記アレイ基板は、上記（１）に加え、前記第１共通電極または前記第２共通電極の一部は、前記第２半導体部と重畳して配され、前記重畳部は、前記第１共通電極または前記第２共通電極のうちの前記第２半導体部と重畳する部分により構成されてもよい。
【0017】
（１２）本明細書に記載の技術に関わる表示装置は、上記（１）から上記（１１）のいずれかに記載のアレイ基板と、前記アレイ基板に対向するよう配される対向基板と、を備える。
【発明の効果】
【0018】
本明細書に記載の技術によれば、画素の開口率が低下し難くし、表示輝度にムラが生じ難くすることができる。
【図面の簡単な説明】
【0019】
【図1】実施形態１に係る液晶パネルの平面図
【図2】実施形態１に係る液晶パネルの表示領域における画素配列に示す平面図であり、第１金属膜及び第２金属膜を異なる網掛け状にして示す平面図
【図3】実施形態１に係る液晶パネルの表示領域における画素配列に示す平面図であり、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図4】実施形態１に係る液晶パネルの表示領域における画素配列に示す平面図であり、第３金属膜を網掛け状にして示す平面図
【図8】実施形態１に係るタッチ電極の形成範囲におけるＴＦＴ及びタッチ配線等を拡大した平面図であり、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図9】実施形態１に係るタッチ電極の形成範囲におけるＴＦＴ及びタッチ配線等を拡大した平面図であり、第３金属膜を網掛け状にして示す平面図
【図10】実施形態１に係るタッチ電極の形成範囲におけるＴＦＴ及び接続配線等を拡大した平面図であり、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図11】実施形態１に係るタッチ電極の形成範囲におけるＴＦＴ及び接続配線等を拡大した平面図であり、第３金属膜を網掛け状にして示す平面図
【図12】実施形態１に係る４つのタッチ電極と、ＴＦＴ、画素電極、ゲート配線、ソース配線、タッチ配線、接続配線及びダミータッチ配線と、の関係を概略的に示す平面図
【図13】実施形態１に係る第１タッチ電極と第３タッチ電極とを仕切る第２スリット付近における第１接続配線及び第１ダミータッチ配線等を拡大して示す平面図であり、第３金属膜を網掛け状にして示す平面図
【図14】実施形態１に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ、第２ゲート配線及び第１タッチ配線等を拡大して示す平面図であり、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図15】実施形態１に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ、第２ゲート配線及び第１タッチ配線等を拡大して示す平面図であり、第３金属膜を網掛け状にして示す平面図
【図17】実施形態１に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第３ＴＦＴ及び第１接続配線等を拡大して示す平面図であり、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図18】実施形態１に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第３ＴＦＴ及び第１接続配線等を拡大して示す平面図であり、第３金属膜を網掛け状にして示す平面図
【図19】実施形態１に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第４ＴＦＴ及び第１ダミータッチ配線等を拡大して示す平面図であり、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図20】実施形態１に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第４ＴＦＴ及び第１ダミータッチ配線等を拡大して示す平面図であり、第３金属膜を網掛け状にして示す平面図
【図21】実施形態２に係る液晶パネルの表示領域における画素配列に示す平面図であり、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図22】実施形態２に係る液晶パネルの表示領域における画素配列に示す平面図であり、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図26】実施形態２に係る４つのタッチ電極と、ＴＦＴ、画素電極、ゲート配線、ソース配線、タッチ配線、接続配線及びダミータッチ配線と、の関係を概略的に示す平面図
【図27】実施形態２に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及びタッチ配線等を拡大して示す平面図であって、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図28】実施形態２に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及びタッチ配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図29】実施形態２に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及び接続配線等を拡大して示す平面図であって、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図30】実施形態２に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及び接続配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図31】実施形態２に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及びダミータッチ配線等を拡大して示す平面図であって、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図32】実施形態２に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及びダミータッチ配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図34】実施形態２に係る第１タッチ電極の形成範囲における第１ＴＦＴ及びタッチ配線等を拡大して示す平面図であって、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図35】実施形態２に係る第１タッチ電極の形成範囲における第１ＴＦＴ及びタッチ配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図36】実施形態２に係る第１タッチ電極の形成範囲における第１ＴＦＴ及び接続配線等を拡大して示す平面図であって、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図37】実施形態２に係る第１タッチ電極の形成範囲における第１ＴＦＴ及び接続配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図38】実施形態２に係る第１タッチ電極の形成範囲における第１ＴＦＴ及びダミータッチ配線等を拡大して示す平面図であって、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図39】実施形態２に係る第１タッチ電極の形成範囲における第１ＴＦＴ及びダミータッチ配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図40】実施形態３に係る液晶パネルの表示領域における画素配列に示す平面図であり、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図41】実施形態３に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及びタッチ配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図42】実施形態３に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及び接続配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図43】実施形態３に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及びダミータッチ配線等を拡大して示す平面図であって、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図
【図45】実施形態４に係る第１タッチ電極と第２タッチ電極とを仕切る第１スリット付近における第２ＴＦＴ及びタッチ配線等を拡大して示す平面図であって、半導体膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【図47】他の実施形態（１）に係る第１タッチ電極と第３タッチ電極とを仕切る第２スリット付近における第１ダミータッチ配線等を拡大して示す平面図であり、第３金属膜及び第１透明電極膜を異なる網掛け状にして示す平面図
【発明を実施するための形態】
【0020】
＜実施形態１＞
実施形態１を図１から図２０によって説明する。本実施形態では、画像表示機能及びタッチパネル機能（位置入力機能、位置検出機能）を備える液晶パネル（表示装置）１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図５，図６，図７及び図１６の上側を表側とし、同図下側を裏側とする。
実施形態１を図１から図２０によって説明する。本実施形態では、画像表示機能及びタッチパネル機能（位置入力機能、位置検出機能）を備える液晶パネル（表示装置）１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図５，図６，図７及び図１６の上側を表側とし、同図下側を裏側とする。
【0021】
図１を用いて液晶パネル１０の概略的な平面構成について説明する。液晶パネル１０は、図１に示すように、全体として平面形状が横長の略方形状とされる。この液晶パネル１０は、その短辺方向がＹ軸方向と、長辺方向がＸ軸方向と、板厚方向（各基板２０，２１の板面の法線方向）がＺ軸方向と、それぞれ一致している。本実施形態では、Ｙ軸方向が「第１方向」であり、Ｘ軸方向が「第１方向と交差する第２方向」である。液晶パネル１０は、自身の裏側に配されたバックライト装置（照明装置）から照射される照明光を利用して画像を表示することが可能とされる。バックライト装置は、液晶パネル１０に対して裏側（背面側）に配置され、例えば光源（例えばＬＥＤなど）や光源からの光に光学作用を付与することで面状の光に変換する光学部材などを有する。
【0022】
液晶パネル１０は、図１に示すように、画面の中央側部分が、画像が表示される表示領域（図１において一点鎖線により囲った範囲）ＡＡとされる。これに対し、液晶パネル１０の画面における表示領域ＡＡを取り囲む額縁状（枠状）の外周側部分が、画像が表示されない非表示領域ＮＡＡとされる。液晶パネル１０は、一対の基板２０，２１を貼り合わせてなる。一対の基板２０，２１のうち表側（正面側）の基板が対向基板２０とされ、裏側（背面側）の基板がアレイ基板（アクティブマトリクス基板）２１とされる。対向基板２０及びアレイ基板２１は、いずれもガラス基板の内面側に各種の膜が積層形成されてなる。なお、両基板２０，２１の外面側には、それぞれ偏光板が貼り付けられている。
【0023】
アレイ基板２１は、図１に示すように、対向基板２０に対してＹ軸方向に沿って側方に突き出す突き出し部２１Ａを有する。この突き出し部２１Ａには、次述する表示機能やタッチパネル機能に係る各種信号を供給するためのドライバ（信号供給部）１１及びフレキシブル基板１２が実装されている。ドライバ１１は、アレイ基板２１の突き出し部２１Ａに対してＣＯＧ（Chip On Glass）実装されている。ドライバ１１は、内部に駆動回路を有するＬＳＩチップからなり、フレキシブル基板１２によって伝送される各種信号を処理する。ドライバ１１は、アレイ基板２１において表示領域ＡＡに対してＹ軸方向に間隔を空けて並んで配されている。フレキシブル基板１２は、絶縁性及び可撓性を有する合成樹脂材料（例えばポリイミド系樹脂等）からなる基材上に多数本の配線パターンを形成した構成とされる。フレキシブル基板１２は、一端側部分がアレイ基板２１に、他端側部分が外部のコントロール基板（信号供給源）に、それぞれ接続されている。コントロール基板から供給される各種信号は、フレキシブル基板１２を介して液晶パネル１０に伝送される。また、アレイ基板２１の非表示領域ＮＡＡには、表示領域ＡＡをＸ軸方向に両側から挟み込む形で一対のゲート回路部１３が設けられている。ゲート回路部１３は、後述するゲート配線２６に走査信号を供給する。ゲート回路部１３は、アレイ基板２１にモノリシックに設けられている。
【0024】
本実施形態に係る液晶パネル１０は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能と、を併有している。液晶パネル１０には、タッチパネル機能を発揮するためのタッチパネルパターンが一体化（インセル化）されている。タッチパネルパターンは、いわゆる投影型静電容量方式とされ、その検出方式が自己容量方式とされる。タッチパネルパターンは、図１に示すように、液晶パネル１０の板面内においてマトリクス状に並んで配される複数のタッチ電極（位置検出電極）３０から構成されている。タッチ電極３０は、液晶パネル１０の表示領域ＡＡに配されている。従って、液晶パネル１０の表示領域ＡＡは、入力位置を検出可能なタッチ領域（位置入力領域）とほぼ一致している。なお、非表示領域ＮＡＡは、入力位置を検出不能な非タッチ領域（非位置入力領域）とほぼ一致している。液晶パネル１０の表示領域ＡＡに表示された画像に基づいて、使用者が、導電体である使用者の指や使用者によって操作されるタッチペンなどの位置入力体を、液晶パネル１０の表面（表示面）に近づけると、その位置入力体とタッチ電極３０との間で静電容量が形成される。これにより、位置入力体の近くにあるタッチ電極３０にて検出される静電容量には、位置入力体が近づくのに伴って変化が生じ、位置入力体から遠くにあるタッチ電極３０の静電容量とは異なるものとなる。この静電容量の相違に基づいて、後述する検出回路は、入力位置を検出することが可能である。
【0025】
タッチ電極３０は、図１に示すように、表示領域ＡＡにおいてＹ軸方向（第１方向）及びＸ軸方向（第２方向）に沿って複数ずつがそれぞれ間隔を空けて並んで配されている。タッチ電極３０は、平面に視て略方形状をなしており、一辺の寸法が数ｍｍ程度とされる。タッチ電極３０は、平面に視た大きさが後述する画素ＰＸよりも遙かに大きくなっており、Ｘ軸方向及びＹ軸方向に複数（数十～数百程度）ずつの画素ＰＸに跨る範囲に配置されている。タッチ電極３０の詳しい構成については、後に改めて説明する。
【0026】
複数のタッチ電極３０には、図１に示すように、液晶パネル１０に設けられた複数のタッチ配線（第３配線）３１が選択的に接続されている。タッチ配線３１は、概ねＹ軸方向に沿って延在する。タッチ配線３１のＹ軸方向の一端側部分が、非表示領域ＮＡＡにてドライバ１１に対して接続されている。タッチ配線３１のＹ軸方向の他端側部分が、表示領域ＡＡにてＹ軸方向に沿って並ぶ複数のタッチ電極３０のうちの特定のタッチ電極３０に対して接続されている。タッチ配線３１は、Ｙ軸方向の形成範囲がドライバ１１から接続対象のタッチ電極３０に至るまでの範囲に限られており、接続対象のタッチ電極３０よりもドライバ１１側（図１の下側）とは反対側（図１の上側）には非配置とされる。なお、タッチ配線３１の設置数によっては、１つのタッチ電極３０に１本のみのタッチ配線３１を接続してもよいが、１つのタッチ電極３０に複数のタッチ配線３１を接続してもよい。また、１つのタッチ電極３０に接続するタッチ配線３１の本数は、タッチ電極３０の位置に応じて異なっていてもよい。その場合は、例えばドライバ１１から遠いタッチ電極３０に接続されるタッチ配線３１の数を、ドライバ１１に近いタッチ電極３０に接続されるタッチ配線３１の数よりも多くするのが好ましいが、必ずしもその限りではない。なお、図１では、タッチ電極３０に対するタッチ配線３１の接続箇所（第１コンタクトホールＣＨ１）を黒丸にて図示している。さらにタッチ配線３１は、検出回路と接続されている。検出回路は、ドライバ１１に備えられてもよいが、フレキシブル基板１２を介して液晶パネル１０の外部に備えられてもよい。タッチ配線３１の詳しい構成については、後に改めて説明する。
【0027】
複数のタッチ電極３０には、図１に示すように、液晶パネル１０に設けられた複数の接続配線（第５配線、第６配線）３２が直接的に接続されている。接続配線３２は、タッチ配線３１と同様に、概ねＹ軸方向に沿って延在する。接続配線３２は、接続対象のタッチ電極３０と重畳して配され、Ｙ軸方向についての形成範囲が、接続対象のタッチ電極３０の同形成範囲に限られている。接続配線３２は、接続対象のタッチ電極３０に対して複数箇所で接続されている。なお、図１では、タッチ電極３０に対する接続配線３２の接続箇所（第２コンタクトホールＣＨ２）を黒丸にて図示している。このような接続配線３２によってタッチ電極３０の抵抗分布が低減される。接続配線３２は、タッチ配線３１に対してＹ軸方向にドライバ１１側とは反対側に間隔を空けて配されている。つまり、接続配線３２は、タッチ配線３１と同列に位置する。接続配線３２は、タッチ配線３１が非配置とされるスペースを利用して配置されている、と言える。タッチ電極３０に対して重畳配置される接続配線３２の数は、ドライバ１１から遠いタッチ電極３０が、ドライバ１１に近いタッチ電極３０よりも多い。接続配線３２の詳しい構成については、後に改めて説明する。
【0028】
さらには、複数のタッチ電極３０には、図１に示すように、液晶パネル１０に設けられた複数のダミータッチ配線（第８配線）３３が間接的に接続されている。ダミータッチ配線３３は、タッチ配線３１及び接続配線３２と同様に、概ねＹ軸方向に沿って延在する。ダミータッチ配線３３は、Ｘ軸方向に隣り合うタッチ電極３０の間に挟まれて配され、いずれのタッチ電極３０とも非重畳の配置とされる。ダミータッチ配線３３は、Ｙ軸方向についての形成範囲が、Ｘ軸方向に隣り合うタッチ電極３０の同形成範囲に限られている。ダミータッチ配線３３は、Ｘ軸方向に間隔を空けて隣り合う接続配線３２に対して複数箇所で接続されている（図１２を参照）。従って、ダミータッチ配線３３は、接続配線３２を介してタッチ電極３０に対して間接的に接続されている。このようなダミータッチ配線３３によってタッチ電極３０の抵抗分布がさらに低減される。ダミータッチ配線３３は、Ｙ軸方向に間隔を空けて複数が並んで配されている。Ｙ軸方向についてのダミータッチ配線３３の並び数は、Ｙ軸方向についてのタッチ電極３０の並び数と一致する。ダミータッチ配線３３の詳しい構成については、後に改めて説明する。
【0029】
図２を用いてアレイ基板２１の表示領域ＡＡにおける画素配列について説明する。図２には、Ｘ軸方向及びＹ軸方向に沿って並ぶ２つずつ（合計４つ）のタッチ電極３０の境界付近における画素配列が図示されている。図２では、アレイ基板２１に備わる第１金属膜及び第２金属膜をそれぞれ異なる網掛け状にして図示する。なお、図２では、第１透明電極膜を二点鎖線にて図示する。上記した第１金属膜及び第２金属膜に関しては、後に詳しく説明する。アレイ基板２１の表示領域ＡＡにおける内面側には、図２に示すように、複数ずつのＴＦＴ（薄膜トランジスタ、スイッチング素子）２３及び画素電極２４が、アレイ基板２１の面内にて間隔を空けて並んで設けられている。複数ずつのＴＦＴ２３及び画素電極２４は、Ｙ軸方向（第１方向）及びＹ軸方向と交差するＸ軸方向（第２方向）にそれぞれ間隔を空けてマトリクス状（行列状）に並んで設けられる。ＴＦＴ２３及び画素電極２４の周りには、格子状をなすゲート配線（第１配線、第２配線、走査配線）２６及びソース配線（第４配線、第７配線、第９配線、信号配線）２７が取り囲むようにして配設されている。ゲート配線２６は、Ｘ軸方向に沿ってほぼ直線状に延在し、Ｙ軸方向に画素電極２４を挟むよう間隔を空けて複数が並んで配される。ゲート配線２６は、Ｘ軸方向の位置に応じて線幅が変化する。ソース配線２７は、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。ソース配線２７は、Ｘ軸方向に画素電極２４を挟むよう間隔を空けて複数が並んで配される。ゲート配線２６及びソース配線２７は、互いに交差しており、その交差箇所の数は、ゲート配線２６の設置数と、ソース配線２７の設置数と、を乗算した値となる。ＴＦＴ２３は、いずれも自身に接続される画素電極２４とゲート配線２６との間にＹ軸方向に挟まれて配されている。なお、複数のＴＦＴ２３には、接続対象とされるソース配線２７に対して図２の右側に位置するものと同図の左側に位置するものとが含まれている。接続対象とされるソース配線２７に対して図２の右側に位置するＴＦＴ２３と、同図の左側に位置するＴＦＴ２３と、がＹ軸方向に１つずつ交互に並んでいる。接続対象とされるソース配線２７に対して図２の右側に位置するＴＦＴ２３と、同図の左側に位置するＴＦＴ２３と、は、互いに左右反転した構成となっている。また、全てのＴＦＴ２３は、接続対象とされる画素電極２４に対して図２の下側に位置する。
【0030】
図１及び図３を用いてアレイ基板２１に備わる共通電極２５について説明する。図３には、図２と同じ範囲の画素配列が図示されており、図３では、アレイ基板２１に備わる第１透明電極膜を網掛け状にして図示する。上記した第１透明電極膜に関しては、後に詳しく説明する。アレイ基板２１には、図３に示すように、表示領域ＡＡのほぼ全域にわたって配される共通電極２５が設けられている。共通電極２５は、複数の画素電極２４に対して下層側に重畳して配されている。共通電極２５は、図１及び図３に示すように、表示領域ＡＡにおいてＸ軸方向及びＹ軸方向に沿って複数ずつがそれぞれ間隔を空けて並んで配されている。つまり、共通電極２５は、既述したタッチ電極３０を構成している。隣り合う共通電極２５は、スリット２５Ａにより仕切られている。スリット２５Ａは、全体としては平面に視て略格子状をなしている。スリット２５Ａは、概ねＸ軸方向に沿って表示領域ＡＡの全長にわたって横断する第１スリット２５Ａ１と、概ねＹ軸方向に沿って表示領域ＡＡの全長にわたって縦断する第２スリット２５Ａ２と、からなる。なお、図３には、４つの共通電極２５（タッチ電極３０）が図示されている。Ｙ軸方向に沿って並ぶ共通電極２５（タッチ電極３０）は、第１スリット２５Ａ１により仕切られる。Ｘ軸方向に沿って並ぶ共通電極２５（タッチ電極３０）は、第２スリット２５Ａ２により仕切られる。
【0031】
このようなタッチ電極３０に接続されたタッチ配線３１には、図１に示すように、ドライバ１１から、画像表示機能に係る共通電位信号と、タッチパネル機能に係るタッチ信号（位置検出信号）と、が時分割して供給される。ドライバ１１からタッチ配線３１に共通電位信号が供給されるタイミングが表示期間である。ドライバ１１からタッチ配線３１にタッチ信号が供給されるタイミングがセンシング期間（位置検出期間）である。この共通電位信号は、同じタイミング（表示期間）で全てのタッチ配線３１に伝送されることで、全てのタッチ電極３０が共通電位信号に基づく基準電位となって共通電極２５として機能する。また、共通電極２５には、図３に示すように、ＴＦＴ２３の一部（後述する第３コンタクトホールＣＨ３及び第４コンタクトホールＣＨ４付近）と重畳する第１開口２５Ｂ１が形成されている。第１開口２５Ｂ１は、共通電極２５のうち、複数のＴＦＴ２３のそれぞれと重畳する位置に複数が形成されている。複数の第１開口２５Ｂ１は、共通電極２５においてＸ軸方向及びＹ軸方向に間隔を空けてマトリクス状に並んで配される。共通電極２５は、第１開口２５Ｂ１によって画素電極２４との短絡が避けられている。また、共通電極２５には、タッチ配線３１及び接続配線３２と重畳する複数の第２開口２５Ｂ２が形成されている。複数の第２開口２５Ｂ２は、タッチ配線３１及び接続配線３２の延在方向に沿って延在する細長い（縦長の）スリット状をなしている。第２開口２５Ｂ２は、Ｙ軸方向についての形成範囲が、画素電極２４のうちの後述する画素電極本体２４ＡのＹ軸方向についての形成範囲と概ね同じ程度とされる。
【0032】
図４を用いてタッチ配線３１、接続配線３２及びダミータッチ配線３３について説明する。図４には、図２と同じ範囲の画素配列が図示されており、図４では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。なお、図４では、第１透明電極膜（共通電極２５及びタッチ電極３０）等を二点鎖線にて図示する。上記した第３金属膜に関しては、後に詳しく説明する。タッチ配線３１は、図４に示すように、ソース配線２７に対して平面に視て重畳して配されている。タッチ配線３１は、ソース配線２７と同様に、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。タッチ配線３１は、Ｙ軸方向に隣り合うタッチ電極３０の間を仕切る第１スリット２５Ａ１を横切って配される。接続配線３２は、タッチ配線３１と同層にあり、ソース配線２７に対して平面に視て重畳して配されている。接続配線３２は、ソース配線２７及びタッチ配線３１と同様に、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。接続配線３２は、接続対象のタッチ電極３０と、Ｙ軸方向に隣り合うタッチ電極３０と、の間を仕切る第１スリット２５Ａ１を横切ることがない。接続配線３２は、接続対象のタッチ電極３０に対してＹ軸方向に隣り合うタッチ電極３０と重畳するタッチ配線３１及び接続配線３２とは、間隔を空けてＹ軸方向に並ぶ関係とされる。ダミータッチ配線３３は、タッチ配線３１及び接続配線３２と同層にあり、ソース配線２７に対して平面に視て重畳して配されている。ダミータッチ配線３３は、ソース配線２７、タッチ配線３１及び接続配線３２と同様に、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。ダミータッチ配線３３は、Ｘ軸方向に隣り合うタッチ電極３０の間を仕切る第２スリット２５Ａ２と重畳して配される。ダミータッチ配線３３は、Ｙ軸方向に隣り合うタッチ電極３０の間を仕切る第１スリット２５Ａ１を横切ることがない。
【0033】
図５を用いて液晶パネル１０における画素電極２４（画素ＰＸ）の中央部付近の断面構成を説明する。液晶パネル１０は、図５に示すように、一対の基板２０，２１間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層（媒質層）２２を有している。液晶パネル１０を構成する対向基板２０の内面側における表示領域ＡＡには、青色（Ｂ）、緑色（Ｇ）及び赤色（Ｒ）を呈する３色のカラーフィルタ２８が設けられている。互いに異なる色を呈する複数のカラーフィルタ２８は、ゲート配線２６の延在方向（Ｘ軸方向）に隣り合うよう並んで配される。互いに異なる色を呈する複数のカラーフィルタ２８は、ソース配線２７の延在方向（概ねＹ軸方向）に沿って延在している。このように、互いに異なる色を呈する複数のカラーフィルタ２８は、全体としてストライプ状に配列されている。これらのカラーフィルタ２８は、アレイ基板２１側の各画素電極２４と平面に視て重畳する配置とされている。互いに異なる色を呈する複数のカラーフィルタ２８は、その境界（色境界）がソース配線２７と重畳する配置とされる。また、カラーフィルタ２８の上層側（液晶層２２側）には、平坦化のために対向基板２０のほぼ全域にわたってベタ状に配されるオーバーコート膜２０ＯＣが設けられている。なお、両基板２０，２１のうち、液晶層２２に接する最内面（最上層）には、液晶層２２に含まれる液晶分子を配向させるための配向膜がそれぞれ形成されている。
【0034】
カラーフィルタ２８には、図５に示すように、緑色を呈する第１カラーフィルタ（緑色カラーフィルタ）２８Ｇと、青色を呈する第２カラーフィルタ（青色カラーフィルタ）２８Ｂと、赤色を呈する第３カラーフィルタ（赤色カラーフィルタ）２８Ｒと、が含まれる。以下では、カラーフィルタ２８を区別する場合には、緑色を呈する第１カラーフィルタの符号に添え字Ｇを、青色を呈する第２カラーフィルタの符号に添え字Ｂを、赤色を呈する第３カラーフィルタの符号に添え字Ｒを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第１カラーフィルタ２８Ｇは、緑色の波長領域（約５００ｎｍ～約５７０ｎｍ）に含まれる波長の緑色光を選択的に透過する。第１カラーフィルタ２８Ｇは、比視感度が最も高い。第２カラーフィルタ２８Ｂは、青色の波長領域（約４００ｎｍ～約５００ｎｍ）に含まれる青色光を選択的に透過する。第２カラーフィルタ２８Ｂは、比視感度が最も低い。第３カラーフィルタ２８Ｒは、赤色の波長領域（約６００ｎｍ～約７８０ｎｍ）に含まれる波長の赤色光を選択的に透過する。第３カラーフィルタ２８Ｒは、第１カラーフィルタ２８Ｇよりも比視感度が低いものの、第２カラーフィルタ２８Ｂよりは比視感度が高い。本実施形態では、カラーフィルタ２８は、図５の左側から第１カラーフィルタ２８Ｇ、第３カラーフィルタ２８Ｒ、第２カラーフィルタ２８Ｂの順で繰り返し並ぶ配列とされる。
【0035】
この液晶パネル１０においては、図５に示すように、Ｘ軸方向に沿って並ぶ３色のカラーフィルタ２８Ｇ，２８Ｂ，２８Ｒと、各カラーフィルタ２８Ｇ，２８Ｂ，２８Ｒと対向する３つの画素電極２４と、が３色の画素ＧＰＸ，ＢＰＸ，ＲＰＸをそれぞれ構成している。最も視感度が高い緑色を呈する第１画素（緑色画素）ＧＰＸは、第１カラーフィルタ２８Ｇと、第１カラーフィルタ２８Ｇと対向する画素電極２４と、により構成される。最も視感度が低い青色を呈する第２画素（青色画素）ＢＰＸは、第２カラーフィルタ２８Ｂと、第２カラーフィルタ２８Ｂと対向する画素電極２４と、により構成される。中間の視感度の赤色を呈する第３画素（赤色画素）ＲＰＸは、第３カラーフィルタ２８Ｒと、第３カラーフィルタ２８Ｒと対向する画素電極２４と、により構成される。そして、この液晶パネル１０においては、Ｘ軸方向に沿って隣り合う３色の画素ＧＰＸ，ＢＰＸ，ＲＰＸによって所定の階調のカラー表示を可能な表示画素が構成されている。画素ＧＰＸ，ＢＰＸ，ＲＰＸにおけるＹ軸方向の配列ピッチは、Ｘ軸方向の配列ピッチの３倍程度とされる。
【0036】
対向基板２０の表示領域ＡＡにおける内面側には、図５に示すように、遮光部（画素間遮光部、ブラックマトリクス）２９が設けられている。遮光部２９は、優れた遮光性を有する遮光性材料（例えばアクリルやポリイミドなどの感光性樹脂材料にカーボンブラックなどの顔料を含有させた材料）からなる。遮光部２９は、バックライト装置などから照射される光を遮ることができる。表示領域ＡＡにおいて遮光部２９は、平面形状が略格子状をなしており、隣り合う画素電極２４（画素ＰＸ）の間を仕切っている。遮光部２９は、アレイ基板２１側の少なくともゲート配線２６及びソース配線２７と平面に視て重畳する配置とされる。遮光部２９は、Ｘ軸方向に沿って延在してゲート配線２６と重畳する第１遮光部と、概ねＹ軸方向に沿って延在してソース配線２７と重畳する第２遮光部と、を有する。なお、図５には、第２遮光部のみが図示されており、第１遮光部は、図７等に図示されている。対向基板２０の面内において、遮光部２９を構成する第１遮光部と第２遮光部とにより囲まれた領域（画素開口部）が、画素電極２４の大部分と重畳していて、画素ＰＸの開口範囲を画定する。上記領域は、画素電極２４及びカラーフィルタ２８の透過光を透過し、液晶パネル１０の外部へ出光させる。なお、遮光部２９は、対向基板２０の非表示領域ＮＡＡにも設けられており、非表示領域ＮＡＡではほぼ全域にわたってベタ状に配されている。
【0037】
ここで、アレイ基板２１の内面側に積層形成された各種の膜について図６を参照しつつ説明する。アレイ基板２１には、図６に示すように、下層側（ガラス基板側）から順に第１金属膜、ゲート絶縁膜３４、半導体膜、第２金属膜（第２導電膜）、第１層間絶縁膜（第２絶縁膜）３５、平坦化膜（第２絶縁膜）３６、第３金属膜（第１導電膜）、第２層間絶縁膜（第３絶縁膜）３７、第１透明電極膜、第３層間絶縁膜（第１絶縁膜）３８、第２透明電極膜、配向膜が積層形成されている。第１金属膜、第２金属膜及び第３金属膜は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステン等の中から選択される１種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。第１金属膜は、ゲート配線２６やＴＦＴ２３のゲート電極２３Ａ等を構成する。第２金属膜は、ソース配線２７、ＴＦＴ２３のソース電極２３Ｂ及びドレイン電極２３Ｃ等を構成する。第３金属膜は、タッチ配線３１、接続配線３２及びダミータッチ配線３３等を構成する。半導体膜は、材料として例えば酸化物半導体、アモルファスシリコン等を用いた薄膜からなり、ＴＦＴ２３の半導体部２３Ｄ等を構成する。第１透明電極膜及び第２透明電極膜は、透明電極材料（例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等）からなる。第１透明電極膜は、共通電極２５（タッチ電極３０）等を構成する。第２透明電極膜は、画素電極２４等を構成する。配向膜は、既述した通りである。
【0038】
ゲート絶縁膜３４、第１層間絶縁膜３５、第２層間絶縁膜３７及び第３層間絶縁膜３８は、それぞれ窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯ２）等の無機材料からなる。ゲート絶縁膜３４、第１層間絶縁膜３５、第２層間絶縁膜３７及び第３層間絶縁膜３８の膜厚は、第１透明電極膜及び第２透明電極膜の膜厚よりも大きい。平坦化膜３６は、例えばＰＭＭＡ（アクリル樹脂）などの有機材料からなり、感光性を有する。平坦化膜３６の膜厚は、ゲート絶縁膜３４、第１層間絶縁膜３５、第２層間絶縁膜３７及び第３層間絶縁膜３８の膜厚よりも遙かに大きい。この平坦化膜３６によりアレイ基板２１の内面（液晶層２２側の面）が平坦化される。ゲート絶縁膜３４は、下層側の第１金属膜と、上層側の半導体膜及び第２金属膜と、を絶縁状態に保つ。例えば、第１金属膜からなるゲート配線２６と、第２金属膜からなるソース配線２７と、の交差箇所は、ゲート絶縁膜３４により絶縁状態に保たれる。また、ＴＦＴ２３において、第１金属膜からなるゲート電極２３Ａと、半導体膜からなる半導体部２３Ｄと、の重畳箇所は、ゲート絶縁膜３４により絶縁状態に保たれる。第１層間絶縁膜３５及び平坦化膜３６は、下層側の半導体膜及び第２金属膜と、上層側の第３金属膜と、を絶縁状態に保つ。例えば、第２金属膜からなるソース配線２７と、第３金属膜からなる各配線３１～３３と、の重畳箇所は、第１層間絶縁膜３５及び平坦化膜３６により絶縁状態に保たれる。第２層間絶縁膜３７は、下層側の第３金属膜と、上層側の第１透明電極膜と、を絶縁状態に保つ。例えば、第３金属膜からなる各配線３１～３３と、第１透明電極膜からなる共通電極２５（タッチ電極３０）と、の重畳箇所は、第２層間絶縁膜３７により絶縁状態に保たれる。第３層間絶縁膜３８は、下層側の第１透明電極膜と、上層側の第２透明電極膜と、を絶縁状態に保つ。例えば、第１透明電極膜からなる共通電極２５（タッチ電極３０）と、第２透明電極膜からなる画素電極２４と、の重畳箇所は、第３層間絶縁膜３８により絶縁状態に保たれる。
【0039】
次に、ＴＦＴ２３に関して図６から図９を参照しつつ説明する。図８及び図９には、タッチ電極３０（後述する第１タッチ電極３０α）の形成範囲におけるＴＦＴ２３（後述する第１ＴＦＴ２３α）及びタッチ配線３１等が拡大して図示されている。図８では、アレイ基板２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図９では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。なお、図９では、第１透明電極膜を二点鎖線にて図示する。ＴＦＴ２３は、図６及び図８に示すように、第１金属膜からなるゲート電極２３Ａを有する。ゲート電極２３Ａは、Ｘ軸方向に沿って延在するゲート配線２６の途中からＹ軸方向に沿って延出する部分である。つまり、ゲート電極２３Ａは、ゲート配線２６を部分的に拡幅して形成されている。ゲート電極２３Ａは、Ｘ軸方向についての寸法が、後述する半導体部２３Ｄの長さ寸法と同等である。ゲート電極２３Ａは、Ｘ軸方向についてソース配線２７の殆どの範囲に対して重畳して配されている。ゲート電極２３Ａは、ゲート配線２６に供給される走査信号に基づいてＴＦＴ２３を駆動する。ＴＦＴ２３は、第２金属膜からなるソース電極２３Ｂを有する。ソース電極２３Ｂは、ソース配線２７の一部（ゲート電極２３Ａとの重畳部分）により構成される。従って、ソース配線２７は、ゲート配線２６におけるゲート電極２３Ａのような拡幅部分（延出部分）を有さない。ソース電極２３Ｂは、ＴＦＴ２３におけるＸ軸方向の一端（図６及び図８に示す左端）に配される。ソース電極２３Ｂは、ゲート電極２３Ａの一部と重畳し、半導体部２３Ｄのうちの一方の端部に接続される。
【0040】
ＴＦＴ２３は、図７及び図８に示すように、第２金属膜からなるドレイン電極２３Ｃを有する。ドレイン電極２３Ｃは、ソース電極２３Ｂとの間にＸ軸方向に間隔を空けた位置、つまりＴＦＴ２３におけるＸ軸方向の他端（図７及び図８に示す右端）に配される。ドレイン電極２３Ｃは、平面に視て略逆Ｔ字型をなしている。ドレイン電極２３Ｃは、ソース電極２３Ｂに対してＸ軸方向に間隔を空けた位置に配される第１ドレイン電極構成部（第１部）２３Ｃ１と、第１ドレイン電極構成部２３Ｃ１からＸ軸方向に沿ってソース電極２３Ｂ側に向けて延出する第２ドレイン電極構成部（第２部）２３Ｃ２と、第１ドレイン電極構成部２３Ｃ１からＸ軸方向に沿ってソース電極２３Ｂ側とは反対側に向けて延出する第３ドレイン電極構成部２３Ｃ３と、を有する。ドレイン電極２３Ｃの第１ドレイン電極構成部２３Ｃ１は、画素電極２４の一部（後述するコンタクト部２４Ｂ）に接続される。ドレイン電極２３Ｃの第２ドレイン電極構成部２３Ｃ２は、ゲート電極２３Ａの一部と重畳するよう配され、半導体部２３Ｄのうちの他方の端部、つまりソース電極２３Ｂ側とは反対側の端部に接続される。ドレイン電極２３Ｃの第１ドレイン電極構成部２３Ｃ１と画素電極２４の一部との双方と重畳する位置には、図７及び図９に示すように、第３金属膜からなる中間電極３９が設けられている。中間電極３９は、Ｚ軸方向に関してドレイン電極２３Ｃと画素電極２４との中間に位置している。中間電極３９は、平面に視て略方形の島状をなしており、同じ第３金属膜の他の部分からなるタッチ配線３１や接続配線３２とは物理的に分離されている。ドレイン電極２３Ｃの第１ドレイン電極構成部２３Ｃ１と中間電極３９との間に介在する第１層間絶縁膜３５及び平坦化膜３６のうち、ドレイン電極２３Ｃの第１ドレイン電極構成部２３Ｃ１及び中間電極３９と重畳する位置には、第３コンタクトホールＣＨ３が形成されている。中間電極３９は、ドレイン電極２３Ｃに対して第３コンタクトホールＣＨ３を通して接続されている。中間電極３９と画素電極２４との間に介在する第２層間絶縁膜３７及び第３層間絶縁膜３８のうち、中間電極３９及び画素電極２４と重畳する位置には、第４コンタクトホールＣＨ４が形成されている。画素電極２４は、中間電極３９に対して第４コンタクトホールＣＨ４を通して接続されている。このように、画素電極２４は、中間電極３９を介してドレイン電極２３Ｃに接続されている。ドレイン電極２３Ｃの第３ドレイン電極構成部２３Ｃ３は、ゲート配線２６を部分的に拡幅して形成される拡幅部２６Ａと重畳している。拡幅部２６Ａは、ゲート電極２３Ａに対してＸ軸方向に間隔を空けた位置に配される。アレイ基板２１の製造に際し、ゲート配線２６に対してドレイン電極２３ＣがＸ軸方向に位置ずれした場合でも、ドレイン電極２３Ｃの第３ドレイン電極構成部２３Ｃ３が拡幅部２６Ａと重畳して配されることで、ゲート配線２６とドレイン電極２３Ｃ（すなわち画素電極２４）との間の容量が変動し難くなっている。
【0041】
ＴＦＴ２３は、図６及び図８に示すように、チャネル部を含む島状の半導体部２３Ｄを有する。半導体部２３Ｄは、Ｘ軸方向に沿って延在しており、平面に視て横長の方形状をなす。半導体部２３Ｄは、大部分がゲート絶縁膜３４を介してゲート電極２３Ａに対して重畳する。半導体部２３Ｄは、Ｘ軸方向についての一方の端部が、ソース配線２７の概ね全幅にわたって重畳して接続されている。半導体部２３Ｄは、Ｘ軸方向についての他方の端部が、ドレイン電極２３Ｃの第２ドレイン電極構成部２３Ｃ２のうちの第１ドレイン電極構成部２３Ｃ１からの延出先端部に対して重畳して接続されている。このように、半導体部２３Ｄは、Ｘ軸方向についてドレイン電極２３Ｃの第１ドレイン電極構成部２３Ｃ１よりもソース配線２７に近い位置に配されている。半導体部２３Ｄのうち、ゲート電極２３Ａと重畳し、ソース電極２３Ｂ及びドレイン電極２３Ｃとは非重畳とされる部分が、チャネル（電流経路）として機能するチャネル部である。半導体部２３Ｄのうち、ソース電極２３Ｂ及びドレイン電極２３Ｃと重畳する部分が、チャネルとして機能しない部分である。ゲート電極２３Ａに供給される走査信号に基づいてＴＦＴ２３がオン状態にされると、ソース配線２７に供給される画像信号（データ信号）は、ソース電極２３Ｂから半導体部２３Ｄを介してドレイン電極２３Ｃへと供給される。その結果、画素電極２４は、画像信号に基づいた電位に充電される。
【0042】
画素電極２４に関して図５，図７及び図８を参照しつつ説明する。画素電極２４は、図８に示すように、平面形状が縦長形状の画素電極本体２４Ａを有する。画素電極本体２４Ａは、その長手方向について途中で屈曲している。詳しくは、画素電極本体２４Ａは、長手側の両側縁がＹ軸方向に対して僅かに傾斜するとともにほぼ中央位置にて一度屈曲されていて頂角が鈍角となる浅いＶ字型をなしている。画素電極本体２４Ａには、図５及び図８に示すように、長手側の側縁に沿って延在する複数（図５及び図８等では４本）のスリット２４Ａ１が形成されている。なお、スリット２４Ａ１の具体的な設置本数や形状や形成範囲などは、図示以外にも適宜に変更可能である。画素電極２４は、図８に示すように、画素電極本体２４ＡからＹ軸方向に沿って片側に突出するコンタクト部２４Ｂを有する。コンタクト部２４Ｂは、画素電極本体２４Ａから図８の下向きに突出し、ドレイン電極２３Ｃの第１ドレイン電極構成部２３Ｃ１及び中間電極３９に対して重畳するよう配されている。コンタクト部２４Ｂは、平面に視て方形状をなしている。コンタクト部２４Ｂは、図７に示すように、中間電極３９を介してドレイン電極２３Ｃの第１ドレイン電極構成部２３Ｃ１に接続される部位である。このような構成の画素電極２４が充電されると、画素電極２４と重畳する共通電極２５との間に電位差が生じる。すると、画素電極２４におけるスリット２４Ａ１の開口縁と共通電極２５との間には、アレイ基板２１の板面に沿う成分に加えて、アレイ基板２１の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じる。このフリンジ電界を利用することで液晶層２２に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル１０は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。
【0043】
タッチ電極３０とタッチ配線３１との接続構造について図４，図６及び図８を参照しつつ説明する。第３金属膜からなるタッチ配線３１と、第１透明電極膜からなるタッチ電極３０と、の間には、図６に示すように、第２層間絶縁膜３７が介在している。第２層間絶縁膜３７には、タッチ配線３１とタッチ電極３０とを接続するための第１コンタクトホールＣＨ１が開口形成されている。第１コンタクトホールＣＨ１は、図４及び図８に示すように、タッチ配線３１と、そのタッチ配線３１が接続対象とされるタッチ電極３０と、の双方と重畳する位置に配されている。詳しくは、第１コンタクトホールＣＨ１は、タッチ配線３１及びタッチ電極３０の双方と重畳する複数のＴＦＴ２３に含まれる所定のＴＦＴ２３に備わるソース電極２３Ｂと重畳して配されている。
【0044】
タッチ電極３０と接続配線３２との接続構造について図４，図１０及び図１１を参照しつつ説明する。図１０及び図１１には、タッチ電極３０の形成範囲におけるＴＦＴ２３及び接続配線３２等が拡大して図示されている。図１０では、アレイ基板２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図１１では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。なお、図１１では、第１透明電極膜を二点鎖線にて図示する。接続配線３２は、タッチ配線３１と同じ第３金属膜からなる。従って、接続配線３２とタッチ電極３０との間には、第２層間絶縁膜３７が介在している（図６を参照）。第２層間絶縁膜３７には、図４，図１０及び図１１に示すように、接続配線３２とタッチ電極３０とを接続するための第２コンタクトホールＣＨ２が開口形成されている。第２コンタクトホールＣＨ２は、接続配線３２と、その接続配線３２と重畳するタッチ電極３０と、の双方と重畳する位置に配されている。詳しくは、第２コンタクトホールＣＨ２は、接続配線３２及びタッチ電極３０の双方と重畳する複数のＴＦＴ２３に含まれる所定のＴＦＴ２３に備わるソース電極２３Ｂと重畳して配されている。なお、タッチ電極３０と接続配線３２との接続箇所の断面構成は、図６に示されるタッチ電極３０とタッチ配線３１との接続箇所の断面構成と同様である。
【0045】
次に、複数のタッチ電極３０（共通電極２５）のうちの特定のタッチ電極３０と、そのタッチ電極３０と関係するＴＦＴ２３、半導体部２３Ｄ、画素電極２４、ゲート配線２６、ソース配線２７、タッチ配線３１、接続配線３２及びダミータッチ配線３３と、に関して図１２から図２０を参照しつつ詳しく説明する。図１２には、複数のタッチ電極３０の中から特に４つのタッチ電極３０が図示されている。以下では、図示されたタッチ電極３０を区別する場合には、図１２の左上のタッチ電極３０を「第１タッチ電極（第１位置検出電極）」としてその符号に添え字αを付し、図１２の左下のタッチ電極３０を「第２タッチ電極（第２位置検出電極）」としてその符号に添え字βを付し、図１２の右上のタッチ電極３０を「第３タッチ電極（第３位置検出電極）」としてその符号に添え字γを付し、図１２の右下のタッチ電極３０を「第４タッチ電極」としてその符号に添え字δを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第１タッチ電極３０αは、第１共通電極２５αである。第２タッチ電極３０βは、第２共通電極２５βである。第３タッチ電極３０γは、第３共通電極２５γである。第４タッチ電極３０δは、第４共通電極２５δである。なお、第１タッチ電極３０α（第１共通電極２５α）、第２タッチ電極３０β（第２共通電極２５β）、第３タッチ電極３０γ（第３共通電極２５γ）及び第４タッチ電極３０δ（第４共通電極２５δ）は、図３にも図示されている。
【0046】
図１２には、第１タッチ電極３０α及び第２タッチ電極３０βと重畳するゲート配線２６が複数図示されている。以下では、ゲート配線２６を区別する場合には、第１タッチ電極３０αと重畳するゲート配線２６を「第１ゲート配線（第１配線）」としてその符号に添え字αを付し、第２タッチ電極３０βと重畳していて第１タッチ電極３０αと第２タッチ電極３０βとを仕切る第１スリット２５Ａ１に最も近いゲート配線２６を「第２ゲート配線（第２配線）」としてその符号に添え字βを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。なお、第１ゲート配線２６αは、図２から図４，図８から図１１にも図示されている。第２ゲート配線２６βは、図２から図４にも図示されている。
【0047】
図１２には、第１タッチ電極３０α及び第２タッチ電極３０βと重畳する画素電極２４が複数図示されている。以下では、画素電極２４を区別する場合には、第１タッチ電極３０αと重畳していて第１ゲート配線２６αに対して図１２の上側（ドライバ１１側とは反対側）に隣り合う画素電極２４を「第１画素電極」としてその符号に添え字αを付し、第１タッチ電極３０αと重畳していて第１画素電極２４αとの間に第１ゲート配線２６αを挟む画素電極２４を「第２画素電極」としてその符号に添え字βを付し、第１タッチ電極３０αと重畳していて第２ゲート配線２６βに対して図１２の上側に隣り合う画素電極２４を「第３画素電極」としてその符号に添え字γを付し、第２タッチ電極３０βと重畳していて第３画素電極２４γとの間に第２ゲート配線２６βを挟む画素電極２４を「第４画素電極」としてその符号に添え字δを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0048】
図１２には、第１タッチ電極３０α及び第２タッチ電極３０βと重畳するタッチ配線３１が図示されている。以下では、タッチ配線３１を区別する場合には、接続対象が第３画素電極２４γのＴＦＴ２３（後述する第２ＴＦＴ２３β）に接続されるソース配線２７（後述する第１ソース配線２７α）と重畳するタッチ配線３１を「第１タッチ配線（第３配線）」としてその符号に添え字αを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0049】
図１２には、第１タッチ電極３０α及び第２タッチ電極３０βと重畳する接続配線３２が複数図示されている。以下では、接続配線３２を区別する場合には、第１タッチ電極３０αと重畳する接続配線３２を「第１接続配線（第５配線）」としてその符号に添え字αを付し、第２タッチ電極３０βと重畳していて第１接続配線３２αに対してＹ軸方向について間隔を空けて並ぶ接続配線３２を「第２接続配線（第６配線）」としてその符号に添え字βを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0050】
図１２には、ダミータッチ配線３３が図示されている。以下では、ダミータッチ配線３３を区別する場合には、第１タッチ電極３０αと第３タッチ電極３０γとの間に挟まれるダミータッチ配線３３を「第１ダミータッチ配線（第８配線）」としてその符号に添え字αを付し、第２タッチ電極３０βと第４タッチ電極３０δとの間に挟まれるダミータッチ配線３３を「第２ダミータッチ配線」としてその符号に添え字βを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0051】
図１２には、複数のソース配線２７が図示されている。以下では、ソース配線２７を区別する場合には、第１タッチ配線３１αと重畳するソース配線２７を「第１ソース配線（第４配線）」としてその符号に添え字αを付し、第１接続配線３２α及び第２接続配線３２βと重畳するソース配線２７を「第２ソース配線（第７配線）」としてその符号に添え字βを付し、第１ダミータッチ配線３３α及び第２ダミータッチ配線３３βと重畳するソース配線２７を「第３ソース配線（第９配線）」としてその符号に添え字γを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。なお、第１ソース配線２７α、第２ソース配線２７β及び第３ソース配線２７γは、図２にも図示されている。
【0052】
図１２には、複数のＴＦＴ２３が図示されている。以下では、ＴＦＴ２３を区別する場合には、第１ゲート配線２６α及び第１画素電極２４αに接続されるＴＦＴ２３を「第１ＴＦＴ（第１スイッチング素子）」としてその符号に添え字αを付し、第２ゲート配線２６β、第１ソース配線２７α及び第３画素電極２４γに接続されるＴＦＴ２３を「第２ＴＦＴ（第２スイッチング素子）」としてその符号に添え字βを付し、第２ゲート配線２６β及び第２ソース配線２７βに接続されるＴＦＴ２３を「第３ＴＦＴ（第３スイッチング素子）」としてその符号に添え字γを付し、第２ゲート配線２６β及び第３ソース配線２７γに接続されるＴＦＴ２３を「第４ＴＦＴ（第４スイッチング素子）」としてその符号に添え字δを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。なお、第１ＴＦＴ２３α、第２ＴＦＴ２３β、第３ＴＦＴ２３γ及び第４ＴＦＴ２３δは、図２にも図示されている。
【0053】
図１２には、複数のＴＦＴ２３に備わるソース電極２３Ｂが図示されている。以下では、ソース電極２３Ｂを区別する場合には、第２ＴＦＴ２３βに備わるソース電極２３Ｂを「第２ソース電極（第３電極）」としてその符号に添え字βを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0054】
図１２には、複数のＴＦＴ２３に備わるドレイン電極２３Ｃが図示されている。以下では、ドレイン電極２３Ｃを区別する場合には、第２ＴＦＴ２３βに備わるドレイン電極２３Ｃを「第２ドレイン電極（第１電極）」としてその符号に添え字βを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0055】
図１２には、複数のＴＦＴ２３に備わる半導体部２３Ｄが図示されている。以下では、半導体部２３Ｄを区別する場合には、第１ＴＦＴ２３αに備わる半導体部２３Ｄを「第１半導体部」としてその符号に添え字αを付し、第２ＴＦＴ２３βに備わる半導体部２３Ｄを「第２半導体部」としてその符号に添え字βを付し、第３ＴＦＴ２３γに備わる半導体部２３Ｄを「第３半導体部」としてその符号に添え字γを付し、第４ＴＦＴ２３δに備わる半導体部２３Ｄを「第４半導体部」としてその符号に添え字δを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0056】
図１２には、複数の中間電極３９が図示されている。以下では、中間電極３９を区別する場合には、第２ドレイン電極２３Ｃβと重畳する中間電極３９を「第２中間電極（第２電極）」としてその符号に添え字βを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0057】
接続配線３２とダミータッチ配線３３との接続構造について図１２及び図１３を参照しつつ説明する。図１３には、第１タッチ電極３０αと第３タッチ電極３０γとを仕切る第２スリット２５Ａ２付近における第１接続配線３２α及び第１ダミータッチ配線３３α等が拡大して図示されている。図１３では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。アレイ基板２１には、図１２に示すように、Ｘ軸方向に間隔を空けて互いに隣り合う接続配線３２とダミータッチ配線３３とを接続する横断配線４０が設けられている。横断配線４０には、図１２に示すように、第１接続配線３２αと第１ダミータッチ配線３３αとを接続する第１横断配線４０αと、第２接続配線３２βと第２ダミータッチ配線３３βとを接続する第２横断配線４０βと、が少なくとも含まれる。第１横断配線４０α及び第２横断配線４０βは、それぞれＹ軸方向に間隔を空けた位置に複数ずつ配されている。図１２には、第１横断配線４０α及び第２横断配線４０βを３つずつ例示している。横断配線４０は、Ｘ軸方向に沿って延在し、接続配線３２とダミータッチ配線３３との間に挟まれるＴＦＴ２３及び画素電極２４を横切る。横断配線４０は、図１３に示すように、接続配線３２及びダミータッチ配線３３と同じ第３金属膜からなる。従って、横断配線４０は、接続対象の接続配線３２及びダミータッチ配線３３に対してそれぞれ直接的に連ねられている。横断配線４０は、大部分がゲート配線２６と重畳して配される。
【0058】
第１タッチ電極３０αとそれ以外の構造物との関係に関して図８，図９及び図１２を参照しつつ説明する。第１タッチ電極３０αは、図８，図９及び図１２に示すように、第１ＴＦＴ２３αの第１半導体部２３Ｄαのほぼ全域、第１画素電極２４αのほぼ全域、第２画素電極２４βのほぼ全域及び第３画素電極２４γのほぼ全域に対して重畳して配されている。第１タッチ電極３０αは、第１ゲート配線２６αの一部、第１ソース配線２７αの一部、第２ソース配線２７βの一部及び第１タッチ配線３１αの一部に対して重畳して配されている。上記した各配線２６α，２７α，２７β，３１αのうち、第１タッチ電極３０αを横切る部分が、第１タッチ電極３０αと重畳している。
【0059】
第２タッチ電極３０βとそれ以外の構造物との関係に関して図１２，図１４及び図１５を参照しつつ説明する。図１４及び図１５には、第１タッチ電極３０αと第２タッチ電極３０βとを仕切る第１スリット２５Ａ１付近における第２ＴＦＴ２３β、第２ゲート配線２６β及び第１タッチ配線３１α等が拡大して図示されている。図１４では、アレイ基板２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図１５では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。第２タッチ電極３０βは、図１２，図１４及び図１５に示すように、第４画素電極２４δと重畳して配される。第２タッチ電極３０βは、第２ゲート配線２６βの一部、第１ソース配線２７αの一部、第２ソース配線２７βの一部及び第１タッチ配線３１αの一部に対して重畳して配されている。上記した各配線２６β，２７α，２７β，３１αのうち、第２タッチ電極３０βを横切る部分が、第２タッチ電極３０βと重畳している。特に、第２ゲート配線２６βは、第２タッチ電極３０βのうちの第１スリット２５Ａ１に臨む端部と重畳する配置であり、ゲート電極２３Ａを形成するために拡幅された部分や拡幅部２６Ａを除いて第１スリット２５Ａ１とは非重畳の配置となっている。
【0060】
上記したように、第１ゲート配線２６α及び第２ゲート配線２６βを含む全てのゲート配線２６は、概ね全長にわたってタッチ電極３０に対して重畳して配されている。従って、各ゲート配線２６から生じる電界が、重畳する各タッチ電極３０によって遮蔽されるようになっている。これにより、各ゲート配線２６から生じる電界に起因して、各ゲート配線２６に隣り合う各画素電極２４に電位変動が生じ難くなり、その結果各画素ＰＸに係る表示輝度にムラが生じ難くなる。従来のように、ゲート配線２６と重畳する遮蔽部を設ける必要がないので、遮蔽部に起因する画素ＰＸの開口率が低下する事態を避けることができる。
【0061】
一方、第２タッチ電極３０βが第２ゲート配線２６βに対して重畳する配置とされるのに伴い、第２ＴＦＴ２３βに備わる第２半導体部２３Ｄβは、図１２，図１４及び図１５に示すように、第１タッチ電極３０αと第２タッチ電極３０βとの間を仕切る第１スリット２５Ａ１と重畳し、第１タッチ電極３０α及び第２タッチ電極３０βのいずれとも非重畳の配置となっている。従って、第２半導体部２３Ｄβは、第１タッチ電極３０α及び第２タッチ電極３０βによって上層側から覆われることがない。第１スリット２５Ａ１は、第２ＴＦＴ２３βに備わる第２半導体部２３Ｄβに加えて、第２ＴＦＴ２３βに備わるソース電極２３Ｂβの全域と、第２ＴＦＴ２３βに備わるドレイン電極２３ＣβのうちのＸ軸方向に沿って延在する部分（第１ドレイン電極構成部２３Ｃ１の一部と第２ドレイン電極構成部２３Ｃ２及び第３ドレイン電極構成部２３Ｃ３とを含む）と、に対しても重畳する。なお、第１スリット２５Ａ１は、Ｘ軸方向に沿って概ね直線的に延在し、途中で複数の第１開口２５Ｂ１に連通する。詳しくは、第１スリット２５Ａ１は、第１開口２５Ｂ１のうちのＹ軸方向について画素電極本体２４Ａ側とは反対側（図１４及び図１５の下側）の端部に連ねられている。
【0062】
以上のように、本実施形態に係るアレイ基板２１には、タッチ電極３０と重畳する関係の半導体部２３Ｄ（第１半導体部２３Ｄαを含む）と、タッチ電極３０とは非重畳となる関係の半導体部２３Ｄ（第２半導体部２３Ｄβを含む）と、が混在している。このため、タッチ電極３０と重畳する関係の半導体部２３Ｄを備えるＴＦＴ２３（第１ＴＦＴ２３αを含む）と、タッチ電極３０とは非重畳となる関係の半導体部２３Ｄを備えるＴＦＴ２３（第２ＴＦＴ２３βを含む）と、では、タッチ電極３０に電位変動が生じた場合に各半導体部２３Ｄに生じるバックチャネルに起因して流れるリーク電流に差異が生じるおそれがある。このリーク電流に差異が生じると、画素電極２４の電位が変動してしまい、画素ＰＸに係る表示輝度にムラが生じるおそれがあった。ここで、仮に、第１タッチ電極３０αのうち、第１半導体部２３Ｄαと重畳する部分に開口を設ける構成を採れば、全ての半導体部２３Ｄがタッチ電極３０とは非重畳の関係となる。しかしながら、そのような開口を第１タッチ電極３０αに設けると、第１タッチ電極３０αの抵抗分布が高くなってしまい、結果としてタッチ感度が低下する等の問題が生じるおそれがある。
【0063】
そこで、本実施形態に係るアレイ基板２１には、図４，図１４から図１６に示すように、いずれのタッチ電極３０とも非重畳で第１スリット２５Ａ１と重畳する配置の半導体部２３Ｄに対して重畳して配される重畳部４１が設けられている。重畳部４１は、複数のタッチ電極３０のいずれかと同電位とされる。本実施形態では、重畳部４１は、複数のタッチ電極３０のいずれかに間接的に接続されている。重畳部４１は、第３金属膜からなり、半導体部２３Ｄに対して第１層間絶縁膜３５及び平坦化膜３６を介して上層側に重畳して配されている。重畳部４１は、半導体部２３Ｄの殆どの部分（少なくともチャネルとして機能するチャネル部）に対して重畳する形成範囲を有する。重畳部４１には、タッチ配線３１に接続される第１重畳部４１αと、接続配線３２に接続される第２重畳部４１βと、ダミータッチ配線３３に接続される第３重畳部４１γと、が含まれる。以下では、重畳部４１を区別する場合には、タッチ配線３１に接続される重畳部４１を「第１重畳部」としてその符号に添え字αを付し、接続配線３２に接続される重畳部４１を「第２重畳部」としてその符号に添え字βを付し、ダミータッチ配線３３に接続される重畳部４１を「第３重畳部」としてその符号に添え字γを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
【0064】
第１重畳部４１αに関して図１４から図１６を参照しつつ説明する。第１重畳部４１αは、図１４から図１６に示すように、第１タッチ配線３１αの一部により構成されている。詳しくは、第１タッチ配線３１αのうち、第１タッチ電極３０αと第２タッチ電極３０βとの間を仕切る第１スリット２５Ａ１を横切る部分が、選択的に拡幅されている。第１タッチ配線３１αの拡幅部分は、Ｘ軸方向に沿って延出し、第１タッチ配線３１αの他の部分（本体部分）に対して側方に突き出している。第１タッチ配線３１αの拡幅部分は、第２ＴＦＴ２３βに備わる第２半導体部２３Ｄβに対して重畳していて第１重畳部４１αを構成する。このように、第１タッチ配線３１αの一部からなる第１重畳部４１αは、複数のタッチ電極３０のいずれかに対して第１タッチ配線３１αを介して間接的に接続されている。従って、少なくともドライバ１１から第１タッチ配線３１αに共通電位信号が供給されるタイミングにおいては、第１タッチ配線３１αに接続されるタッチ電極３０と、第１重畳部４１αと、が同電位とされる。本実施形態によれば、第１ＴＦＴ２３αの第１半導体部２３Ｄαには、第１タッチ電極３０αが重畳して配され、第２ＴＦＴ２３βの第２半導体部２３Ｄβには、第１重畳部４１αが重畳して配される。第１重畳部４１αは、複数のタッチ電極３０のいずれかと同電位とされる。従って、複数のタッチ電極３０に電位変動が生じた場合、その電位変動に起因して第１半導体部２３Ｄα及び第２半導体部２３Ｄβに流れるリーク電流が同等となる。これにより、第１半導体部２３Ｄα及び第２半導体部２３Ｄβにリーク電流が流れても、第１画素電極２４α及び第３画素電極２４γに係る表示輝度にムラが生じ難くなる。
【0065】
第２重畳部４１βに関して図１７及び図１８を参照しつつ説明する。図１７及び図１８には、第１タッチ電極３０αと第２タッチ電極３０βとを仕切る第１スリット２５Ａ１付近における第３ＴＦＴ２３γ及び第１接続配線３２α等が拡大して図示されている。図１７では、アレイ基板２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図１８では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。第２重畳部４１βは、図１７及び図１８に示すように、第１接続配線３２αの一部により構成されている。詳しくは、第１接続配線３２αのうち、第１タッチ電極３０αと第２タッチ電極３０βとの間を仕切る第１スリット２５Ａ１に臨む端部（第２接続配線３２βに近い側の端部）が、選択的に拡幅されている。第１接続配線３２αの拡幅部分は、Ｘ軸方向に沿って延出し、第１接続配線３２αの他の部分（本体部分）に対して側方に突き出している。第１接続配線３２αの拡幅部分は、第３ＴＦＴ２３γに備わる第３半導体部２３Ｄγに対して重畳していて第２重畳部４１βを構成する。なお、互いに重畳する第２重畳部４１β及び第３半導体部２３Ｄγの断面構成は、図１６に示される第１重畳部４１α及び第２半導体部２３Ｄβの断面構成と同様である。このように、第１接続配線３２αの一部からなる第２重畳部４１βは、第１タッチ電極３０αに対して第１接続配線３２αを介して間接的に接続されている。従って、少なくともドライバ１１からタッチ配線３１に共通電位信号が供給されるタイミングにおいては、第１タッチ電極３０αに接続される第１接続配線３２αと、第２重畳部４１βと、が同電位とされる。本実施形態によれば、第１ＴＦＴ２３αの第１半導体部２３Ｄαには、第１タッチ電極３０αが重畳して配され、第２ＴＦＴ２３βの第２半導体部２３Ｄβには、第１重畳部４１αが重畳して配され、第３ＴＦＴ２３γの第３半導体部２３Ｄγには、第２重畳部４１βが重畳して配される。第２重畳部４１βは、第１タッチ電極３０αと同電位とされる。従って、複数のタッチ電極３０に電位変動が生じた場合、その電位変動に起因して第１半導体部２３Ｄα、第２半導体部２３Ｄβ及び第３半導体部２３Ｄγに流れるリーク電流が同等となる。これにより、第１半導体部２３Ｄα、第２半導体部２３Ｄβ及び第３半導体部２３Ｄγにリーク電流が流れても、第１画素電極２４α及び第２画素電極２４βと、第３ＴＦＴ２３γに接続された画素電極２４と、に係る表示輝度にムラが生じ難くなる。
【0066】
第３重畳部４１γに関して図１９及び図２０を参照しつつ説明する。図１９及び図２０には、第１タッチ電極３０αと第２タッチ電極３０βとを仕切る第１スリット２５Ａ１付近における第４ＴＦＴ２３δ及び第１ダミータッチ配線３３α等が拡大して図示されている。図１９では、アレイ基板２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図２０では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。第３重畳部４１γは、図１９及び図２０に示すように、第１ダミータッチ配線３３αの一部により構成されている。詳しくは、第１ダミータッチ配線３３αのうち、第１タッチ電極３０αと第２タッチ電極３０βとの間を仕切る第１スリット２５Ａ１に臨む端部（第２ダミータッチ配線３３βに近い側の端部）が、選択的に拡幅されている。第１ダミータッチ配線３３αの拡幅部分は、Ｘ軸方向に沿って延出し、第１ダミータッチ配線３３αの他の部分（本体部分）に対して側方に突き出している。第１ダミータッチ配線３３αの拡幅部分は、第４ＴＦＴ２３δに備わる第４半導体部２３Ｄδに対して重畳していて第３重畳部４１γを構成する。なお、互いに重畳する第３重畳部４１γ及び第４半導体部２３Ｄδの断面構成は、図１６に示される第１重畳部４１α及び第２半導体部２３Ｄβの断面構成と同様である。このように、第１ダミータッチ配線３３αの一部からなる第３重畳部４１γは、第１タッチ電極３０αに対して第１ダミータッチ配線３３α及び第１接続配線３２αを介して間接的に接続されている。従って、少なくともドライバ１１からタッチ配線３１に共通電位信号が供給されるタイミングにおいては、第１接続配線３２αを介して第１タッチ電極３０αに接続される第１ダミータッチ配線３３αと、第３重畳部４１γと、が同電位とされる。本実施形態によれば、第１ＴＦＴ２３αの第１半導体部２３Ｄαには、第１タッチ電極３０αが重畳して配され、第２ＴＦＴ２３βの第２半導体部２３Ｄβには、第１重畳部４１αが重畳して配され、第３ＴＦＴ２３γの第３半導体部２３Ｄγには、第２重畳部４１βが重畳して配され、第４ＴＦＴ２３δの第４半導体部２３Ｄδには、第３重畳部４１γが重畳して配される。つまり、第１スリット２５Ａ１に対して重畳する配置となる全ての半導体部２３Ｄには、それぞれ重畳部４１が重畳して配置される。第３重畳部４１γは、第１タッチ電極３０αと同電位とされる。従って、複数のタッチ電極３０に電位変動が生じた場合、その電位変動に起因して第１半導体部２３Ｄα、第２半導体部２３Ｄβ、第３半導体部２３Ｄγ及び第４半導体部２３Ｄδに流れるリーク電流が同等となる。これにより、第１半導体部２３Ｄα、第２半導体部２３Ｄβ、第３半導体部２３Ｄγ及び第４半導体部２３Ｄδにリーク電流が流れても、第１画素電極２４α及び第２画素電極２４βと、第３ＴＦＴ２３γに接続された画素電極２４と、第４ＴＦＴ２３δに接続された画素電極２４と、に係る表示輝度にムラが生じ難くなる。
【0067】
また、アレイ基板２１には、図４に示すように、第１スリット２５Ａ１とは非重畳でタッチ電極３０と重畳する配置の半導体部２３Ｄに対して重畳して配されるダミー重畳部４５が設けられている。ダミー重畳部４５は、重畳部４１とは重畳する対象の半導体部２３Ｄが異なる点で相違するものの、重畳部４１と同様の構成である。ダミー重畳部４５は、タッチ配線３１、接続配線３２及びダミータッチ配線３３のいずれかの一部により構成され、第３金属膜からなる。ダミー重畳部４５には、タッチ配線３１に接続される第１ダミー重畳部４５αと、接続配線３２に接続される第２ダミー重畳部４５βと、ダミータッチ配線３３に接続される第３ダミー重畳部４５γと、が含まれる。以上により、表示領域ＡＡに配される全てのＴＦＴ２３に備わる各半導体部２３Ｄには、重畳部４１及びダミー重畳部４５のいずれかが重畳して配される。
【0068】
以上説明したように本実施形態のアレイ基板２１は、複数の共通電極２５と、複数の共通電極２５に対して第３層間絶縁膜（第１絶縁膜）３８を介して重畳して配される複数の画素電極２４と、複数の画素電極２４に接続される複数のＴＦＴ（複数のスイッチング素子）２３と、複数の共通電極２５のいずれか、または複数のＴＦＴ２３のいずれか、に接続される複数の配線であるゲート配線２６、ソース配線２７、タッチ配線３１、接続配線３２及びダミータッチ配線３３と、を備え、複数の画素電極２４には、第１画素電極２４αと、第１画素電極２４αに対して第１方向に間隔を空けて配される第２画素電極２４βと、第３画素電極２４γと、第３画素電極２４γに対して第１方向に間隔を空けて配される第４画素電極２４δと、が含まれ、複数の配線には、第１方向について第１画素電極２４αと第２画素電極２４βとの間に位置し、第１方向と交差する第２方向に沿って延在する第１ゲート配線（第１配線）２６αと、第１方向について第３画素電極２４γと第４画素電極２４δとの間に位置し、第２方向に沿って延在する第２ゲート配線（第２配線）２６βと、が含まれ、複数のＴＦＴ２３には、第１ゲート配線２６α及び第１画素電極２４αに接続される第１ＴＦＴ（第１スイッチング素子）２３αと、第２ゲート配線２６β及び第３画素電極２４γに接続される第２ＴＦＴ（第２スイッチング素子）２３βと、が含まれ、複数の共通電極２５には、第１共通電極２５αと、第１共通電極２５αに対して第１方向に間隔を空けて配される第２共通電極２５βと、が含まれ、第１ＴＦＴ２３αは、第１半導体部２３Ｄαを有し、第２ＴＦＴ２３βは、第２半導体部２３Ｄβを有し、第１共通電極２５αは、第１画素電極２４α、第２画素電極２４β、第３画素電極２４γ、第１ゲート配線２６α及び第１ＴＦＴ２３αのうちの少なくとも第１半導体部２３Ｄαと重畳して配され、第２共通電極２５βは、第４画素電極２４δ及び第２ゲート配線２６βと重畳して配され、第２ＴＦＴ２３βのうちの少なくとも第２半導体部２３Ｄβと重畳して配され、複数の共通電極２５のいずれかと同電位とされる重畳部４１を備える。
【0069】
第１ＴＦＴ２３αの第１半導体部２３Ｄαには、第１共通電極２５αが重畳して配され、第２ＴＦＴ２３βの第２半導体部２３Ｄβには、重畳部４１が重畳して配される。重畳部４１は、複数の共通電極２５のいずれかと同電位とされる。従って、複数の共通電極２５に電位変動が生じた場合、その電位変動に起因して第１半導体部２３Ｄα及び第２半導体部２３Ｄβに流れるリーク電流が同等となる。これにより、第１半導体部２３Ｄα及び第２半導体部２３Ｄβにリーク電流が流れても、第１画素電極２４α及び第３画素電極２４γに係る表示輝度にムラが生じ難くなる。
【0070】
また、第１ゲート配線２６αには、第１共通電極２５αが重畳して配され、第２ゲート配線２６βには、第２共通電極２５βが重畳して配される。従って、第１ゲート配線２６αから生じる電界が第１共通電極２５αにより遮蔽され、第２ゲート配線２６βから生じる電界が第２共通電極２５βにより遮蔽される。これにより、第１ゲート配線２６αから生じる電界に起因して第１画素電極２４αに電位変動が生じ難くなり、第２ゲート配線２６βから生じる電界に起因して第３画素電極２４γに電位変動が生じ難くなるので、表示輝度にムラがより生じ難くなる。従来のように、第２ゲート配線２６βと重畳する遮蔽部を設ける必要がないので、遮蔽部に起因する画素ＰＸの開口率の低下を避けることができる。
【0071】
また、複数の共通電極２５は、複数のタッチ電極（位置検出電極）３０であり、第１共通電極２５αは、第１タッチ電極（第１位置検出電極）３０αであり、第２共通電極２５βは、第２タッチ電極（第２位置検出電極）３０βであり、複数の配線には、第１方向に沿って延在し、複数のタッチ電極３０のいずれかに接続される第１タッチ配線（第３配線）３１αと、第１方向に沿って延在し、少なくとも第２ＴＦＴ２３βに接続される第１ソース配線（第４配線）２７αと、が含まれ、第１タッチ配線３１αは、少なくとも一部が第１ソース配線２７αに対して第２絶縁膜である第１層間絶縁膜３５及び平坦化膜３６を介して重畳して配され、第１タッチ配線３１αの一部は、第２半導体部２３Ｄβと重畳して配され、重畳部４１には、第１タッチ配線３１αのうちの第２半導体部２３Ｄβと重畳する部分により構成される第１重畳部４１αが含まれる。このように、第１タッチ配線３１αの一部が第１重畳部４１αを構成する。従って、第１重畳部４１αは、第１タッチ配線３１αを介して複数のタッチ電極３０のいずれかに間接的に接続される。仮に、第１重畳部４１αを複数のタッチ電極３０のいずれかに直接的に接続した場合に比べると、複数のタッチ電極３０には第１重畳部４１αに対する接続構造を設ける必要がないから、複数のタッチ電極３０に係る設計自由度が向上する。
【0072】
また、第２ＴＦＴ２３βは、第２半導体部２３Ｄβの一部に接続され、第２画素電極２４βの一部と重畳して配される第２ドレイン電極（第１電極）２３Ｃβを有し、第２ドレイン電極２３Ｃβ及び第３画素電極２４γの一部ずつと重畳して配される第２中間電極（第２電極）３９βを備えており、第１タッチ配線３１αは、複数のタッチ電極３０及び複数の画素電極２４のいずれに対しても第２層間絶縁膜（第３絶縁膜）３７を介して下層側に位置する第３金属膜（第１導電膜）からなり、第１ソース配線２７αは、第３金属膜に対して第２絶縁膜である第１層間絶縁膜３５及び平坦化膜３６を介して下層側に位置する第２金属膜（第２導電膜）からなり、第２ドレイン電極２３Ｃβは、第２金属膜のうちの第１ソース配線２７αとは別の部分からなり、第２中間電極３９βは、第３金属膜のうちの第１タッチ配線３１α及び第１重畳部４１αとは別の部分からなり、重畳する第３画素電極２４γ及び第２ドレイン電極２３Ｃβに接続され、第１重畳部４１αは、第２中間電極３９βに対して第２方向に間隔を空けて並んで配される。第３画素電極２４γ及び第２ドレイン電極２３Ｃβは、第２中間電極３９βを介して接続される。第１重畳部４１αと第２中間電極３９βとの間に間隔が空けられることで、相互の短絡が回避される。第１重畳部４１αと第２中間電極３９βとが第２方向に間隔を空けて並ぶ配置とされているので、第１重畳部４１αと第２中間電極３９βとの間の間隔を十分に確保しても、第１重畳部４１αの配置スペースが第１方向について広くなり難くなる。
【0073】
また、第２ＴＦＴ２３βは、第２半導体部２３Ｄβのうちの第２ドレイン電極２３Ｃβとの接続部位とは別の部位に接続される第２ソース電極（第３電極）２３Ｂβを有し、第２ソース電極２３Ｂβは、第１ソース配線２７αの一部により構成され、第２ドレイン電極２３Ｃβは、第２中間電極３９βと重畳する第１ドレイン電極構成部（第１部）２３Ｃ１と、第１ドレイン電極構成部２３Ｃ１から第２方向に沿って延出して第２半導体部２３Ｄβの一部に接続される第２ドレイン電極構成部（第２部）２３Ｃ２と、を有する。第２ドレイン電極２３Ｃβは、第１ドレイン電極構成部２３Ｃ１から第２半導体部２３Ｄβに向けて第２方向に沿って延出する第２ドレイン電極構成部２３Ｃ２を有しているから、第２ドレイン電極構成部２３Ｃ２が延出する分だけ、第１重畳部４１αと第２中間電極３９βとの間の第２方向についての間隔を大きく確保することができる。これにより、第１重畳部４１αと第２中間電極３９βとの短絡が生じ難くなる。
【0074】
また、第１タッチ配線３１α及び第１ソース配線２７αに接続されて第１タッチ配線３１α及び第１ソース配線２７αに信号を供給するドライバ（信号供給部）１１を備えており、複数の配線には、第１方向に沿って延在し、第１タッチ電極３０αと重畳し、第２タッチ電極３０βとは非重畳に配されて第１タッチ電極３０αに接続される第１接続配線（第５配線）３２αと、第１方向に沿って延在し、第２タッチ電極３０βと重畳し、第１タッチ電極３０αとは非重畳に配されて第２タッチ電極３０βに接続される第２接続配線（第６配線）３２βと、第１方向に沿って延在し、少なくとも一部が第１接続配線３２α及び第２接続配線３２βに対して第２絶縁膜である第１層間絶縁膜３５及び平坦化膜３６を介して重畳して配される第２ソース配線（第７配線）２７βと、が含まれ、複数のＴＦＴ２３には、第２ゲート配線２６β及び第２ソース配線２７βに接続される第３ＴＦＴ（第３スイッチング素子）２３γが含まれ、第３ＴＦＴ２３γは、第３半導体部２３Ｄγを有し、第１接続配線３２αまたは第２接続配線３２βの一部は、第３半導体部２３Ｄγと重畳して配され、重畳部４１には、第１接続配線３２αまたは第２接続配線３２βのうちの第３半導体部２３Ｄγと重畳する部分により構成される第２重畳部４１βが含まれる。第３ＴＦＴ２３γの第３半導体部２３Ｄγには、第２重畳部４１βが重畳して配される。このように、第１接続配線３２αまたは第２接続配線３２βの一部が第２重畳部４１βを構成する。従って、第２重畳部４１βは、第１接続配線３２αまたは第２接続配線３２βによって第１タッチ電極３０αまたは第２タッチ電極３０βに間接的に接続される。仮に、第２重畳部４１βを第１タッチ電極３０αまたは第２タッチ電極３０βに直接的に接続した場合に比べると、第１タッチ電極３０αまたは第２タッチ電極３０βには第２重畳部４１βに対する接続構造を設ける必要がないから、第１タッチ電極３０αまたは第２タッチ電極３０βに係る設計自由度が向上する。また、第１接続配線３２αによって第１タッチ電極３０αの抵抗分布が低減され、第２接続配線３２βによって第２タッチ電極３０βの抵抗分布が低減される。
【0075】
また、複数のタッチ電極３０には、第１タッチ電極３０αに対して第２方向に間隔を空けて並ぶ第３タッチ電極（第３位置検出電極）３０γが含まれ、複数の配線には、第１方向に沿って延在し、第１タッチ電極３０αと第３タッチ電極３０γとの間に挟まれて配され、第１タッチ電極３０α及び第３タッチ電極３０γとは非重畳の配置とされる第１ダミータッチ配線（第８配線）３３αと、第１方向に沿って延在し、少なくとも一部が第１ダミータッチ配線３３αに対して第２絶縁膜である第１層間絶縁膜３５及び平坦化膜３６を介して重畳して配される第３ソース配線（第９配線）２７γと、が含まれ、第１ダミータッチ配線３３αは、複数のタッチ電極３０のいずれかに直接的または間接的に接続され、複数のＴＦＴ２３には、第２ゲート配線２６β及び第３ソース配線２７γに接続される第４ＴＦＴ（第４スイッチング素子）２３δが含まれ、第４ＴＦＴ２３δは、第４半導体部２３Ｄδを有し、第１ダミータッチ配線３３αの一部は、第４半導体部２３Ｄδと重畳して配され、重畳部４１には、第１ダミータッチ配線３３αのうちの第４半導体部２３Ｄδと重畳する部分により構成される第３重畳部４１γが含まれる。このように、第１ダミータッチ配線３３αの一部が第３重畳部４１γを構成する。第１ダミータッチ配線３３αは、複数のタッチ電極３０のいずれかに直接的または第１接続配線３２αを介して間接的に接続される。従って、第３重畳部４１γは、複数のタッチ電極３０のいずれかと同電位とされる。このように、第３重畳部４１γは、複数のタッチ電極３０とは直接的に接続されないので、仮に、第３重畳部４１γを複数のタッチ電極３０のいずれかに直接的に接続した場合に比べると、複数のタッチ電極３０には第３重畳部４１γに対する接続構造を設ける必要がない。これにより、複数のタッチ電極３０に係る設計自由度が向上する。
【0076】
また、第１共通電極２５α及び第２共通電極２５βは、第１方向についての間に第２半導体部２３Ｄβを挟んでいて第２半導体部２３Ｄβとは非重畳となる配置とされ、重畳部４１は、複数の共通電極２５とは異なる層に配される。第２半導体部２３Ｄβは、第１共通電極２５α及び第２共通電極２５βとは非重畳の配置となるため、複数の共通電極２５に電位変動が生じた場合に第１半導体部２３Ｄαとは異なるリーク電流が流れることが懸念される。その点、第２半導体部２３Ｄβには、第１共通電極２５α及び第２共通電極２５βとは異なる層に配される重畳部４１が重畳して配されているので、複数の共通電極２５に電位変動が生じた場合に流れるリーク電流が第１半導体部２３Ｄαと同等になる。また、仮に、第１共通電極２５α及び第２共通電極２５βのいずれかを第２半導体部２３Ｄβと重畳させた場合に生じ得る問題（例えば、第２ゲート配線２６βからの電界が第２画素電極２４βに作用する等）が生じ難くなる。
【0077】
また、液晶パネル（表示装置）１０は、上記記載のアレイ基板２１と、アレイ基板２１に対向するよう配される対向基板２０と、を備える。このような液晶パネル１０によれば、画素ＰＸの開口率が低下し難くなり、表示輝度にムラが生じ難くなる。これにより、表示品位の向上が図られる。
【0078】
＜実施形態２＞
実施形態２を図２１から図３９によって説明する。この実施形態２では、アレイ基板１２１の内面側に積層形成される膜を変更し、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３の配置等を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
実施形態２を図２１から図３９によって説明する。この実施形態２では、アレイ基板１２１の内面側に積層形成される膜を変更し、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３の配置等を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
【0079】
本実施形態に係るアレイ基板１２１は、図２１から図２４に示すように、上記した実施形態１に記載した第３金属膜及び第２層間絶縁膜３７（図５及び図１６等を参照）を備えない。具体的には、アレイ基板１２１には、下層側から順に第１金属膜、ゲート絶縁膜１３４、半導体膜、第２金属膜、第１層間絶縁膜１３５、平坦化膜１３６、第１透明電極膜、第３層間絶縁膜１３８、第２透明電極膜（第４導電膜）、配向膜が積層形成されている。なお、図２１では、アレイ基板１２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図２２では、アレイ基板１２１に備わる第２金属膜及び第２透明電極膜をそれぞれ異なる網掛け状にして図示する。
【0080】
本実施形態に係るタッチ配線（第１０配線）１３１、接続配線（第１０配線）１３２及びダミータッチ配線（第１０配線）１３３は、図２２及び図２３に示すように、いずれもソース配線１２７等と同じ第２金属膜からなる。つまり、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、第２金属膜のうち、ソース配線１２７、ソース電極１２３Ｂ及びドレイン電極１２３Ｃ等とは別の部分からそれぞれなる。タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、それぞれソース配線１２７に対してＸ軸方向について図２１及び図２２の左側に間隔を空けた位置に配されている。タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、隣り合うソース配線１２７との間の間隔を概ね一定に保った状態でソース配線１２７に並行している。なお、本実施形態では、全てのＴＦＴ１２３は、接続対象とされるソース配線１２７に対して図２１及び図２２の右側に位置する。タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、全てのソース配線１２７に対して隣り合うよう配されておらず、特定のソース配線１２７に対して隣り合うよう配されている。具体的には、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、例えば、比視感度が最も低い第２画素ＢＰＸと比視感度が２番目に低い第３画素ＲＰＸとの間に位置するソース配線１２７に対して選択的に隣り合うよう配されている。タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３の設置数の和は、ソース配線１２７の設置数の１／３程度とされる。タッチ配線１３１とソース配線１２７との間の間隔は、接続配線１３２とソース配線１２７との間の間隔やダミータッチ配線１３３とソース配線１２７との間の間隔と同じであり、画素電極１２４の短辺寸法よりも短く、ソース配線１２７の線幅程度とされる。これにより、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３が隣り合うソース配線１２７に短絡する事態が生じ難くなっている。Ｘ軸方向の配置について詳しく説明すると、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、隣り合うソース配線１２７に対してそのソース配線１２７が接続されるＴＦＴ１２３側（図２２及び図２３に示す右側）とは反対側（図２２及び図２３に示す左側）に間隔を空けて隣り合うよう配されている。タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、間隔を空けて隣り合うソース配線１２７と、そのソース配線１２７が接続されるＴＦＴ１２３側とは反対側に位置するＴＦＴ１２３及び画素電極１２４と、の間にＸ軸方向に挟まれている。
【0081】
本実施形態に係る画素電極１２４は、図２２に示すように、平面形状が縦長の略方形状の画素電極本体１２４Ａを有する。画素電極本体１２４Ａは、長辺がソース配線１２７に沿って延在し、その長手側の両側縁がＹ軸方向に対して僅かに傾斜しているものの、実施形態１のように途中で折れ曲がってはいない（図２を参照）。画素電極本体１２４Ａには、自身の長手方向（概ねＹ軸方向）に沿って延在する複数（図２２等では２本）のスリット１２４Ａ１が形成されている。ＴＦＴ１２３に備わるドレイン電極１２３Ｃは、画素電極１２４のコンタクト部１２４Ｂに接続される第１ドレイン電極構成部１２３Ｃ１と、半導体部１２３Ｄに接続される第２ドレイン電極構成部１２３Ｃ２と、を備えるものの、実施形態１に記載した第３ドレイン電極構成部２３Ｃ３を備えない（図８を参照）。これに伴い、ゲート配線１２６は、実施形態１に記載した拡幅部２６Ａを有さない（図８を参照）。画素電極１２４のコンタクト部１２４Ｂは、図２５に示すように、ドレイン電極１２３Ｃの第１ドレイン電極構成部１２３Ｃ１に対して直接的に接続されている。コンタクト部１２４Ｂと第１ドレイン電極構成部１２３Ｃ１との間に介在する第１層間絶縁膜（第４絶縁膜）１３５及び平坦化膜（第４絶縁膜）１３６には、コンタクト部１２４Ｂと第１ドレイン電極構成部１２３Ｃ１とを接続するための第５コンタクトホールＣＨ５が開口形成されている。第５コンタクトホールＣＨ５は、第１層間絶縁膜１３５及び平坦化膜１３６のうち、コンタクト部１２４Ｂ及び第１ドレイン電極構成部１２３Ｃ１の双方と重畳する位置に配されている。これに伴い、アレイ基板１２１には、実施形態１に記載した中間電極３９が非形成とされる（図７を参照）。
【0082】
上記したように、本実施形態では、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、図２２に示すように、いずれもソース配線１２７とは非重畳の配置である点で、実施形態１とは異なる。これに伴い、本実施形態に係る複数のＴＦＴ１２３には、第１ＴＦＴ１２３α及び第２ＴＦＴ１２３βが含まれるものの、実施形態１に記載した第３ＴＦＴ２３γ及び第４ＴＦＴ２３δが含まれない。従って、本実施形態に係る重畳部１４１には、実施形態１に記載した第１重畳部４１α、第２重畳部４１β及び第３重畳部４１γが含まれない。
【0083】
続いて、重畳部１４１と、第２ＴＦＴ１２３βに備わる第２半導体部１２３Ｄβと、の関係について図２６から図３３を用いて説明する。図２６には、図１２と同様に、複数のタッチ電極１３０の中から特に４つのタッチ電極１３０（第１タッチ電極１３０α～第４タッチ電極１３０δ）が図示されている。図２７及び図２８には、図２６に示される第１タッチ電極１３０αと第２タッチ電極１３０βとを仕切る第１スリット１２５Ａ１付近における第２ＴＦＴ１２３β及びタッチ配線１３１等が拡大して図示されている。図２９及び図３０には、図２６に示される第１タッチ電極１３０αと第２タッチ電極１３０βとを仕切る第１スリット１２５Ａ１付近における第２ＴＦＴ１２３β及び接続配線１３２等が拡大して図示されている。図３１及び図３２には、図２６に示される第１タッチ電極１３０αと第２タッチ電極１３０βとを仕切る第１スリット１２５Ａ１付近における第２ＴＦＴ１２３β及びダミータッチ配線１３３等が拡大して図示されている。図２７，図２９及び図３１では、アレイ基板１２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図２８，図３０及び図３２では、アレイ基板１２１に備わる第２金属膜及び第２透明電極膜をそれぞれ異なる網掛け状にして図示する。
【0084】
本実施形態に係る重畳部１４１には、図２７から図３２に示すように、画素電極１２４と同じ第２透明電極膜からなる第４重畳部１４１δが複数含まれる。第４重畳部１４１δは、第２透明電極膜のうち、画素電極１２４とは別の部分からなる。第４重畳部１４１δは、図３３に示すように、第２ＴＦＴ１２３βに備わる第２半導体部１２３Ｄβに対して第１層間絶縁膜１３５、平坦化膜１３６及び第３層間絶縁膜１３８を介して上層側に重畳して配されている。
【0085】
本実施形態に係る複数の第４重畳部１４１δは、図２７から図３２に示すように、全てが、複数のタッチ電極１３０のいずれかに直接的に接続される第１接続電極部（第３部）１４１Ａを有する第５重畳部１４１εとされる。第５重畳部１４１εのうち、第１接続電極部１４１Ａを除く本体部１４１Ｂは、平面に視て縦長の方形状をなしており、第２ＴＦＴ１２３βに備わる第２半導体部１２３Ｄβの大部分（少なくともチャネルとして機能するチャネル部）に対して重畳して配されている。第５重畳部１４１εの本体部１４１Ｂは、画素電極１２４のコンタクト部１２４Ｂに対してＸ軸方向に間隔を空けた位置に配されている。これにより、互いに隣り合う本体部１４１Ｂとコンタクト部１２４Ｂとが短絡する事態が生じ難くなっている。第５重畳部１４１εのうちの第１接続電極部１４１Ａは、平面に視て略正方形状をなしており、第１タッチ電極１３０αまたは第３タッチ電極１３０γと重畳して配される。また、第１接続電極部１４１Ａは、第５重畳部１４１εの本体部１４１Ｂにおける１つの角部（図２７から図３２の左上の角部）に連なっていて、ソース配線１２７のうちのソース電極１２３Ｂよりも図２７から図３２の上側の部分に対して重畳して配されている。第１接続電極部１４１Ａと第１タッチ電極１３０αまたは第３タッチ電極１３０γとの間に介在する第３層間絶縁膜１３８には、図３３に示すように、第１接続電極部１４１Ａと第１タッチ電極１３０αまたは第３タッチ電極１３０γとを接続するための第６コンタクトホールＣＨ６が開口して形成されている。
【0086】
次に、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３と、タッチ電極１３０と、の接続構造に関して図２４，図３４から図３９を用いて説明する。図３４及び図３５には、第１タッチ電極１３０αの形成範囲における第１ＴＦＴ１２３α及びタッチ配線１３１等が拡大して図示されている。図３６及び図３７には、第１タッチ電極１３０αの形成範囲における第１ＴＦＴ１２３α及び接続配線１３２等が拡大して図示されている。図３８及び図３９には、第１タッチ電極１３０αの形成範囲における第１ＴＦＴ１２３α及びダミータッチ配線１３３等が拡大して図示されている。図３４，図３６及び図３８では、アレイ基板１２１に備わる半導体膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。図３５，図３７及び図３９では、アレイ基板１２１に備わる第２金属膜及び第２透明電極膜をそれぞれ異なる網掛け状にして図示する。
【0087】
本実施形態に係るアレイ基板１２１には、図３４から図３９に示すように、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３を接続対象のタッチ電極１３０に接続するための接続電極４２～４４が設けられている。図３４から図３９に示される、タッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、いずれも第１タッチ電極１３０αに対して接続される。接続電極４２～４４は、画素電極１２４及び重畳部１４１と同じ第２透明電極膜からなる。接続電極４２～４４は、第２透明電極膜のうち、画素電極１２４及び重畳部１４１とは別の部分からなる。接続電極４２～４４には、タッチ配線１３１をタッチ電極１３０に接続する第１接続電極４２と、接続配線１３２をタッチ電極１３０に接続する第２接続電極４３と、ダミータッチ配線１３３をタッチ電極１３０に接続する第３接続電極４４と、が含まれる。なお、図３４から図３９にて図示されるように、複数の第１ＴＦＴ１２３αに備わる各第１半導体部１２３Ｄαには、第１タッチ電極１３０αが重畳して配されている。
【0088】
第１接続電極４２は、図３４及び図３５に示すように、タッチ配線１３１と重畳する第１接続部４２Ａと、タッチ配線１３１とは非重畳とされてタッチ電極１３０と重畳する第２接続部４２Ｂと、を有する。第１接続部４２Ａは、平面に視て縦長の方形状をなしており、タッチ配線１３１のうち、図３４及び図３５の左側にあるコンタクト部１２４Ｂと図３４及び図３５の右側にあるソース電極１２３Ｂとの間に挟まれた部分に対して重畳して配されている。第２接続部４２Ｂは、第１接続部４２Ａにおける１つの角部（図３４及び図３５の右下の角部）に連なっていて、その一部がソース電極１２３Ｂに対して重畳して配されている。第２透明電極膜からなる第１接続部４２Ａと第２金属膜からなるタッチ配線１３１との間に介在する第１層間絶縁膜１３５、平坦化膜１３６及び第３層間絶縁膜１３８には、図２４に示すように、第１接続部４２Ａとタッチ配線１３１とを接続するための第７コンタクトホールＣＨ７が開口して形成されている。第２接続部４２Ｂとタッチ電極１３０との間に介在する第３層間絶縁膜１３８には、第２接続部４２Ｂとタッチ電極１３０とを接続するための第８コンタクトホールＣＨ８が開口して形成されている。また、第８コンタクトホールＣＨ８は、図３４及び図３５に示すように、Ｘ軸方向についてソース配線１２７とタッチ配線１３１との間に位置する。また、タッチ電極１３０には、タッチ配線１３１と重畳して配される第２開口１２５Ｂ２が、第１接続部４２Ａに対して重畳するように延長して形成されている。
【0089】
第２接続電極４３は、図３６及び図３７に示すように、接続配線１３２と重畳する第３接続部４３Ａと、接続配線１３２とは非重畳とされてタッチ電極１３０と重畳する第４接続部４３Ｂと、を有する。第３接続部４３Ａは、平面に視て縦長の方形状をなしており、接続配線１３２のうち、図３６及び図３７の左側にあるコンタクト部１２４Ｂと図３６及び図３７の右側にあるソース電極１２３Ｂとの間に挟まれた部分に対して重畳して配されている。第４接続部４３Ｂは、第３接続部４３Ａにおける１つの角部（図３６及び図３７の右下の角部）に連なっていて、その一部がソース電極１２３Ｂに対して重畳して配されている。第２透明電極膜からなる第３接続部４３Ａと第２金属膜からなる接続配線１３２との間に介在する第１層間絶縁膜１３５、平坦化膜１３６及び第３層間絶縁膜１３８には、第３接続部４３Ａと接続配線１３２とを接続するための第９コンタクトホールＣＨ９が開口して形成されている。第４接続部４３Ｂとタッチ電極１３０との間に介在する第３層間絶縁膜１３８には、第４接続部４３Ｂとタッチ電極１３０とを接続するための第１０コンタクトホールＣＨ１０が開口して形成されている。なお、互いに重畳する第３接続部４３Ａ及び接続配線１３２の断面構成は、図２４に示される第１接続部４２Ａ及びタッチ配線１３１の断面構成と同様である。互いに重畳する第４接続部４３Ｂ及びタッチ電極１３０の断面構成は、図２４に示される第２接続部４２Ｂ及びタッチ電極１３０の断面構成と同様である。また、第１０コンタクトホールＣＨ１０は、図３６及び図３７に示すように、Ｘ軸方向についてソース配線１２７と接続配線１３２との間に位置する。また、タッチ電極１３０には、接続配線１３２と重畳して配される第２開口１２５Ｂ２が、第３接続部４３Ａに対して重畳するように延長して形成されている。
【0090】
第３接続電極４４は、図３８及び図３９に示すように、ダミータッチ配線１３３と重畳する第５接続部４４Ａと、ダミータッチ配線１３３とは非重畳とされてタッチ電極１３０（例えば第３タッチ電極１３０γ）と重畳する第６接続部４４Ｂと、を有する。第５接続部４４Ａは、平面に視て縦長の方形状をなしており、ダミータッチ配線１３３のうち、図３８及び図３９の左側にあるコンタクト部１２４Ｂと図３８及び図３９の右側にあるソース電極１２３Ｂとの間に挟まれた部分に対して重畳して配されている。第６接続部４４Ｂは、第５接続部４４Ａにおける１つの角部（図３８及び図３９の右下の角部）に連なっていて、その一部がソース電極１２３Ｂに対して重畳して配されている。第２透明電極膜からなる第５接続部４４Ａと第２金属膜からなるダミータッチ配線１３３との間に介在する第１層間絶縁膜１３５、平坦化膜１３６及び第３層間絶縁膜１３８には、第５接続部４４Ａとダミータッチ配線１３３とを接続するための第１１コンタクトホールＣＨ１１が開口して形成されている。第６接続部４４Ｂとタッチ電極１３０との間に介在する第３層間絶縁膜１３８には、第６接続部４４Ｂとタッチ電極１３０とを接続するための第１２コンタクトホールＣＨ１２が開口して形成されている。なお、互いに重畳する第５接続部４４Ａ及びダミータッチ配線１３３の断面構成は、図２４に示される第１接続部４２Ａ及びタッチ配線１３１の断面構成と同様である。互いに重畳する第６接続部４４Ｂ及びタッチ電極１３０の断面構成は、図２４に示される第２接続部４２Ｂ及びタッチ電極１３０の断面構成と同様である。また、第１２コンタクトホールＣＨ１２は、図３８及び図３９に示すように、Ｘ軸方向についてソース配線１２７とダミータッチ配線１３３との間に位置する。また、タッチ電極１３０には、ダミータッチ配線１３３と重畳して配される第２スリット１２５Ａ２が、第５接続部４４Ａに対して重畳するように形成されている。
【0091】
以上説明したように本実施形態によれば、複数の共通電極２５は、複数のタッチ電極（位置検出電極）１３０であり、第１共通電極２５αは、第１タッチ電極（第１位置検出電極）１３０αであり、第２共通電極２５βは、第２タッチ電極（第２位置検出電極）１３０βであり、複数の配線には、第１方向に沿って延在し、複数のタッチ電極１３０のいずれかに接続される第１０配線であるタッチ配線１３１、接続配線１３２及びダミータッチ配線１３３と、第１方向に沿って延在し、少なくとも第２ＴＦＴ１２３βに接続されるソース配線（第１１配線）１２７と、が含まれ、ソース配線１２７は、複数のタッチ電極１３０及び複数の画素電極１２４のいずれに対しても第４絶縁膜である第１層間絶縁膜１３５及び平坦化膜１３６を介して下層側に位置する第２金属膜（第３導電膜）からなり、第１０配線であるタッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、第２金属膜のうちのソース配線１２７とは別の部分からなり、ソース配線１２７に対して第２方向に間隔を空けて並んで配され、複数の画素電極１２４は、第２透明電極膜（第４導電膜）からなり、重畳部１４１には、第２透明電極膜のうちの複数の画素電極１２４とは別の部分からなる第４重畳部１４１δが含まれる。このように、第１０配線であるタッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、第２金属膜のうちのソース配線１２７とは別の部分からなるので、仮に第２金属膜とは別の層に配される金属膜（導電膜）によって第１０配線であるタッチ配線１３１、接続配線１３２及びダミータッチ配線１３３が構成される場合に比べると、金属膜（導電膜）等の数を削減することができる。第１０配線であるタッチ配線１３１、接続配線１３２及びダミータッチ配線１３３は、ソース配線１２７に対して第２方向に間隔を空けて並んで配されることで、ソース配線１２７との短絡が避けられている。第２透明電極膜の一部を利用して第４重畳部１４１δを設けることができる。
【0092】
また、第４重畳部１４１δには、第１タッチ電極１３０αまたは第２タッチ電極１３０βと重畳する第１接続電極部（第３部）１４１Ａを有する第５重畳部１４１εが含まれ、第５重畳部１４１εは、第３部が第１タッチ電極１３０αまたは第２タッチ電極１３０βに接続される。第５重畳部１４１εの第１接続電極部１４１Ａが第１タッチ電極１３０αまたは第２タッチ電極１３０βに直接的に接続されるので、高い接続信頼性が得られる。
【0093】
＜実施形態３＞
実施形態３を図４０から図４４によって説明する。この実施形態３では、上記した実施形態２から第４重畳部２４１δの構成を変更した場合を示す。なお、上記した実施形態２と同様の構造、作用及び効果について重複する説明は省略する。
実施形態３を図４０から図４４によって説明する。この実施形態３では、上記した実施形態２から第４重畳部２４１δの構成を変更した場合を示す。なお、上記した実施形態２と同様の構造、作用及び効果について重複する説明は省略する。
【0094】
本実施形態に係る第４重畳部２４１δには、図４０に示すように、実施形態２に記載した第５重畳部２４１εに加え、第６重畳部２４１ζが含まれる。図４０では、アレイ基板２２１に備わる第２金属膜及び第２透明電極膜をそれぞれ異なる網掛け状にして図示する。第６重畳部２４１ζは、第２透明電極膜のうちの画素電極２２４及び第５重畳部２４１εとは別の部分からなる。
【0095】
第６重畳部２４１ζの構成に関して図４１から図４４を参照しつつ説明する。図４１には、第１タッチ電極２３０αと第２タッチ電極２３０βとを仕切る第１スリット２２５Ａ１付近における第２ＴＦＴ２２３β及びタッチ配線２３１等が拡大して図示されている。図４２には、第１タッチ電極２３０αと第２タッチ電極２３０βとを仕切る第１スリット２２５Ａ１付近における第２ＴＦＴ２２３β及び接続配線２３２等が拡大して図示されている。図４３には、第１タッチ電極２３０αと第２タッチ電極２３０βとを仕切る第１スリット２２５Ａ１付近における第２ＴＦＴ２２３β及びダミータッチ配線２３３等が拡大して図示されている。図４１から図４３では、アレイ基板２２１に備わる第２金属膜及び第２透明電極膜をそれぞれ異なる網掛け状にして図示する。
【0096】
第６重畳部２４１ζは、図４１から図４３に示すように、タッチ配線２３１、接続配線２３２及びダミータッチ配線２３３のいずれかと重畳する第２接続電極部（第４部）２４１Ｃを有する。第６重畳部２４１ζは、第２接続電極部２４１Ｃが重畳するタッチ配線２３１、接続配線２３２及びダミータッチ配線２３３のいずれかに接続される。従って、第６重畳部２４１ζは、タッチ配線２３１、接続配線２３２及びダミータッチ配線２３３のいずれかを介して複数のタッチ電極２３０のいずれかに間接的に接続される。第６重畳部２４１ζのうち、第２接続電極部２４１Ｃを除く本体部２４１Ｄは、平面に視て横長の方形状をなしており、第２ＴＦＴ２２３βに備わる第２半導体部２２３Ｄβの大部分（少なくともチャネルとして機能するチャネル部）に対して重畳して配されている。第６重畳部２４１ζの本体部２４１Ｄは、画素電極２２４のコンタクト部２２４Ｂに対してＸ軸方向に間隔を空けた位置に配されている。これにより、互いに隣り合う本体部２４１Ｄとコンタクト部２２４Ｂとが短絡する事態が生じ難くなっている。第６重畳部２４１ζのうちの第２接続電極部２４１Ｃは、平面に視て縦長の方形状をなしておりタッチ配線２３１、接続配線２３２及びダミータッチ配線２３３のいずれかと重畳して配される。また、第２接続電極部２４１Ｃは、第６重畳部２４１ζの本体部２４１ＤのうちのＸ軸方向についてのコンタクト部２２４Ｂ側とは反対側の端部（図４１から図４３の左側の端部）に連なっていて、ソース電極２２３Ｂに対してＸ軸方向についてドレイン電極２２３Ｃ側とは反対側に間隔を空けた位置に配されている。第２接続電極部２４１Ｃとタッチ配線２３１、接続配線２３２及びダミータッチ配線２３３のいずれかとの間に介在する第１層間絶縁膜２３５、平坦化膜２３６及び第３層間絶縁膜２３８には、図４４に示すように、第２接続電極部２４１Ｃとタッチ配線２３１、接続配線２３２及びダミータッチ配線２３３のいずれかとを接続するための第１３コンタクトホールＣＨ１３が開口して形成されている。また、タッチ電極２３０には、図４１と図４２に示すように、タッチ配線２３１や接続配線２３２と重畳して配される第２開口２２５Ｂ２が、第２接続電極部２４１Ｃに対して重畳するように第１スリット２２５Ａ１に連通して形成されている。また、タッチ電極２３０には、図４３に示すように、ダミータッチ配線２３３と重畳して配される第２スリット２２５Ａ２が、第２接続電極部２４１Ｃに対して重畳するように第１スリット２２５Ａ１に連通して形成されている。
【0097】
以上説明したように本実施形態によれば、第４重畳部２４１δには、第１０配線であるタッチ配線２３１、接続配線２３２及びダミータッチ配線２３３と重畳する第２接続電極部（第４部）２４１Ｃを有する第６重畳部２４１ζが含まれ、第６重畳部２４１ζは、第２接続電極部２４１Ｃが第１０配線であるタッチ配線２３１、接続配線２３２及びダミータッチ配線２３３に接続される。このように、第６重畳部２４１ζの第２接続電極部２４１Ｃが、第１０配線であるタッチ配線２３１、接続配線２３２及びダミータッチ配線２３３を介して複数のタッチ電極２３０のいずれかに間接的に接続される。仮に、第６重畳部２４１ζを複数のタッチ電極２３０のいずれかに直接的に接続した場合に比べると、複数のタッチ電極２３０には第６重畳部２４１ζに対する接続構造を設ける必要がないから、複数のタッチ電極２３０に係る設計自由度が向上する。
【0098】
＜実施形態４＞
実施形態４を図４５及び図４６によって説明する。この実施形態４では、上記した実施形態１から重畳部３４１の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
実施形態４を図４５及び図４６によって説明する。この実施形態４では、上記した実施形態１から重畳部３４１の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
【0099】
本実施形態に係る重畳部３４１は、図４５及び図４６に示すように、複数のタッチ電極３３０のいずれかに直接的に接続されている。重畳部３４１は、タッチ電極３３０と同じ第１透明電極膜からなり、第２タッチ電極３３０βの一部により構成されている。つまり、第２タッチ電極３３０βの一部が、第２ＴＦＴ３２３βに備わる第２半導体部３２３Ｄβの大部分（少なくともチャネルとして機能するチャネル部）に対して重畳して配されていて、重畳部３４１を構成している。
【0100】
具体的には、本実施形態では、第１タッチ電極３３０αと第２タッチ電極３３０βとを仕切る第１スリット３２５Ａ１は、第２半導体部３２３Ｄβとは非重畳となっている。より詳細には、第１スリット３２５Ａ１は、第２半導体部３２３Ｄβに対して第３画素電極３２４γの画素電極本体３２４Ａ側（図４５の上側）にシフトした配置となっている。第１スリット３２５Ａ１は、第２ＴＦＴ３２３βに備わるドレイン電極３２３Ｃのうちの第２ドレイン電極構成部３２３Ｃ２及び第３ドレイン電極構成部３２３Ｃ３とは非重畳で、第１ドレイン電極構成部３２３Ｃ１の一部とは重畳して配されている。第１スリット３２５Ａ１は、第１開口３２５Ｂ１のうちのＹ軸方向について画素電極本体３２４Ａ側（図４５の上側）の端部に連ねられている。なお、第１スリット３２５Ａ１に連通する第１開口３２５Ｂ１は、第１ドレイン電極構成部３２３Ｃ１、第２ドレイン電極構成部３２３Ｃ２及び第３ドレイン電極構成部３２３Ｃ３の一部ずつに対して重畳して配されている。また、第１スリット３２５Ａ１は、第２ＴＦＴ３２３βに備わるゲート電極３２３Ａとは非重畳とされるものの、画素電極本体３２４ＡのうちのＹ軸方向についての第２半導体部３２３Ｄβ側（図４５の下側）の端部と重畳して配されている。重畳部３４１は、第２タッチ電極３３０βのうちの第１スリット３２５Ａ１に臨む端部の一部により構成されている。
【0101】
以上説明したように本実施形態によれば、第１タッチ電極３３０α（第１共通電極２５α）または第２タッチ電極３３０β（第２共通電極２５β）の一部は、第２半導体部３２３Ｄβと重畳して配され、重畳部３４１は、第１タッチ電極３３０α（第１共通電極２５α）または第２タッチ電極３３０β（第２共通電極２５β）のうちの第２半導体部３２３Ｄβと重畳する部分により構成される。第１タッチ電極３３０α（第１共通電極２５α）または第２タッチ電極３３０β（第２共通電極２５β）の一部が重畳部３４１を構成する。仮に、第１タッチ電極３３０α（第１共通電極２５α）及び第２タッチ電極３３０β（第２共通電極２５β）とは異なる層に重畳部３４１を設けた場合に比べると、重畳部３４１を複数のタッチ電極３３０（共通電極２５）のいずれかに接続するための構造が不要となる。
【0102】
＜他の実施形態＞
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されず、例えば次のような実施形態も技術的範囲に含まれる。
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されず、例えば次のような実施形態も技術的範囲に含まれる。
【0103】
（１）実施形態１の変形例として、図４７に示すように、ダミータッチ配線４３３をタッチ電極４３０に対して直接的に接続してもよい。図４７では、アレイ基板４２１に備わる第３金属膜及び第１透明電極膜をそれぞれ異なる網掛け状にして図示する。ダミータッチ配線４３３は、一部（ソース電極４２３Ｂと重畳する部分）が拡幅されることで、第７接続部４３３Ａを有する。第７接続部４３３Ａは、タッチ電極４３０（例えば第３タッチ電極４３０γ）に対して重畳して配される。第７接続部４３３Ａとタッチ電極４３０との間に介在する第２層間絶縁膜３７には、第７接続部４３３Ａとタッチ電極４３０とを接続するための第１４コンタクトホールＣＨ１４が開口して形成されている。
【0104】
（２）実施形態１に記載した構成において、第２接続配線３２βの一部が第２重畳部４１βを構成してもよい。具体的には、第２接続配線３２βのうち、第１タッチ電極３０αと第２タッチ電極３０βとの間を仕切る第１スリット２５Ａ１に臨む端部（第１接続配線３２αに近い側の端部）が、選択的に拡幅されることで、第２重畳部４１βが形成されていてもよい。
【0105】
（３）実施形態１に記載した構成において、第２ダミータッチ配線３３βの一部が第３重畳部４１γを構成してもよい。具体的には、第２ダミータッチ配線３３βのうち、第１タッチ電極３０αと第２タッチ電極３０βとの間を仕切る第１スリット２５Ａ１に臨む端部（第１ダミータッチ配線３３αに近い側の端部）が、選択的に拡幅されることで、第３重畳部４１γが形成されていてもよい。
【0106】
（４）実施形態１，４に記載した構成に、実施形態２，３に記載した技術事項を適用することも可能である。つまり、実施形態１，４に記載した構成において、重畳部４１，３４１は、第２透明電極膜により構成されてもよい。この場合、第２透明電極膜からなる重畳部４１，３４１の一部を、タッチ配線３１、接続配線３２,及びダミータッチ配線３３，４３３のいずれかに対して重畳する配置とする。重畳部４１，３４１とタッチ配線３１ 、接続配線３２及びダミータッチ配線３３，４３３のいずれかとの間に介在する第２層間絶縁膜３７及び第３層間絶縁膜３８には、重畳部４１，３４１とタッチ配線３１ 、接続配線３２及びダミータッチ配線３３，４３３のいずれかを接続するためのコンタクトホールを開口して形成すればよい。
【0107】
（５）実施形態２，３に記載した構成において、第５重畳部１４１ε，２４１εを構成する第１接続電極部１４１Ａが、第２タッチ電極１３０β，２３０βまたは第４タッチ電極１３０δと重畳して配されていて第２タッチ電極１３０β，２３０βまたは第４タッチ電極１３０δに接続されてもよい。
【0108】
（６）実施形態２，３に記載した構成に、実施形態４に記載した技術事項を適用することも可能である。つまり、実施形態２，３に記載した構成において、タッチ電極１３０，２３０の一部により重畳部１４１を構成してもよい。
【0109】
（７）実施形態２，３に記載した構成において、タッチ配線１３１，２３１、接続配線１３２，２３２及びダミータッチ配線１３３，２３３の設置数の和を変更してもよい。例えば、タッチ配線１３１，２３１、接続配線１３２，２３２及びダミータッチ配線１３３，２３３の設置数の和は、ソース配線１２７の設置数の１／３よりも少なくてもよく（例えば１／６、１／９程度でもよく）、逆にソース配線１２７の設置数の１／３よりも多くてもよい。
【0110】
（８）実施形態４に記載した構成において、重畳部３４１が第１タッチ電極３３０αの一部により構成されてもよい。また、複数の重畳部３４１に、第１タッチ電極３３０αの一部により構成される重畳部３４１と、第２タッチ電極３３０βの一部により構成される重畳部３４１と、が含まれてもよい。
【0111】
（９）実施形態１に記載した構成において、第３金属膜からなる重畳部４１がタッチ配線３１、接続配線３２及びダミータッチ配線３３のいずれかに直接的に連なることがなく、第１金属膜、第２金属膜、第１透明電極膜または第２透明電極膜からなる電極を介してタッチ電極３０、タッチ配線３１、接続配線３２及びダミータッチ配線３３のいずれかに間接的に接続されてもよい。
【0112】
（１０）実施形態４に記載した構成において、第１透明電極膜からなる重畳部３４１がタッチ電極３３０に直接的に連なることがなく、第１金属膜、第２金属膜、第３金属膜または第２透明電極膜からなる電極を介してタッチ電極３３０、タッチ配線３１、接続配線３２及びダミータッチ配線３３のいずれかに間接的に接続されてもよい。
【0113】
（１１）ダミータッチ配線３３，１３３，２３３，４３３は、第１スリット２５Ａ１，１２５Ａ１，２２５Ａ１，３２５Ａ１を横切るよう形成されていてもよい。例えば、ダミータッチ配線３３，１３３，２３３，４３３は、ソース配線２７，１２７と同様に、表示領域ＡＡをＹ軸方向に沿ってほぼ全長にわたって横切るよう配され、その一方の端部がドライバ１１等に接続されて共通電位信号の供給を受けるようにしてもよい。
【0114】
（１２）第３層間絶縁膜３８，１３８，２３８の上層側に共通電極２５が位置し、第３層間絶縁膜３８，１３８，２３８の下層側に画素電極２４，１２４，２２４が位置していてもよい。つまり、第１透明電極膜が画素電極２４，１２４，２２４を構成し、第２透明電極膜が共通電極２５（タッチ電極３０，１３０，２３０，３３０，４３０）を構成してもよい。
【0115】
（１３）上記した（１２）の構成を実施形態２，３に適用した場合には、重畳部１４１及び接続電極４２～４４を画素電極２４，１２４，２２４と同じ第１透明電極膜により構成することができる。
【0116】
（１４）上記した（１２）の構成を実施形態４に適用した場合には、重畳部を共通電極２５（タッチ電極３０，１３０，２３０，３３０，４３０）と同じ第２透明電極膜により構成することができる。
【0117】
（１５）アレイ基板２１，１２１，２２１に平坦化膜３６，１３６，２３６が非形成であってもよい。
【0118】
（１６）ゲート回路部１３を省略することも可能である。その場合、アレイ基板２１，１２１，２２１にゲート回路部１３と同様の機能を有するゲートドライバを実装するようにしても構わない。また、ゲート回路部１３をアレイ基板２１，１２１，２２１における片側の辺部のみに設けることも可能である。
【0119】
（１７）半導体部２３Ｄ，１２３Ｄを構成する半導体膜の材料は、ポリシリコン（ＬＴＰＳ）等でもよい。
【0120】
（１８）タッチパネルパターンは、自己容量方式以外にも相互容量方式であってもよい。
【0121】
（１９）ＴＦＴ２３，１２３の構成は、図面にて示したボトムゲート型以外にも、トップゲート型、ダブルゲート型等でもよい。トップゲート型やダブルゲート型の場合。半導体部２３Ｄのうち、上層側（液晶層２２側）のゲート電極と重畳しない部分に対して、重畳部４１，１４１，３４１を設けることが好ましい。
【0122】
（２０）カラーフィルタ２８は、アレイ基板２１，１２１，２２１に設けられてもよい。その場合、画素電極２４，１２４，２２４及びカラーフィルタ２８が共にアレイ基板２１，１２１，２２１に設けられることになり、対向基板２０には、画素の構成要素が設けられない。
【0123】
（２１）カラーフィルタ２８の色数は、４色以上でもよい。追加するカラーフィルタ２８は、黄色の波長領域（約５７０ｎｍ～約６００ｎｍ）に含まれる黄色光を出射可能な黄色カラーフィルタや全波長領域の光を出射可能な透明カラーフィルタ等であってもよい。
【0124】
（２２）液晶パネル１０の平面形状は、縦長の長方形、正方形、円形、半円形、長円形、楕円形、台形などであってもよい。
【0125】
（２３）液晶パネル１０は、透過型以外にも反射型や半透過型であってもよい。
【0126】
（２４）液晶パネル１０以外の種類の表示パネル（有機ＥＬ（Electro Luminescence）表示パネルなど）やＥＰＤ（マイクロカプセル型電気泳動方式のディスプレイパネル）であってもよい。
【0127】
（２５）液晶パネル１０は、タッチパネル機能を備えなくてもよい。その場合、複数のタッチ配線３１は、専ら共通電位信号を伝送する複数の共通配線となる。複数の共通電極２５は、複数の共通配線に接続されて共通電位とされ、タッチ電極３０，１３０，２３０，３３０，４３０としては機能しない。
【符号の説明】
【0128】
１０…液晶パネル（表示装置）、１１…ドライバ（信号供給部）、２０…対向基板、２１，１２１，２２１…アレイ基板、２３，１２３…複数のＴＦＴ（スイッチング素子）、２３Ｂβ…第２ソース電極（第１電極）、２３α，１２３α…第１ＴＦＴ（第１スイッチング素子）、２３β，１２３β，２２３β，３２３β…第２ＴＦＴ（第２スイッチング素子）、２３γ…第３ＴＦＴ（第３スイッチング素子）、２３δ…第４ＴＦＴ（第４スイッチング素子）、２３Ｃ１，１２３Ｃ１，３２３Ｃ１…第１ドレイン電極構成部（第１部）、２３Ｃ２，１２３Ｃ２，３２３Ｃ２…第２ドレイン電極構成部（第２部）、２３Ｃβ…第２ドレイン電極（第３電極）、２３Ｄα，１２３Ｄα…第１半導体部、２３Ｄβ，１２３Ｄβ，２２３Ｄβ，３２３Ｄβ…第２半導体部、２３Ｄγ…第３半導体部、２３Ｄδ…第４半導体部、２４，１２４，２２４…複数の画素電極、２４α…第１画素電極、２４β…第２画素電極、２４γ，３２４γ…第３画素電極、２４δ…第４画素電極、２５…共通電極、２５α…第１共通電極、２５β…第２共通電極、２６，１２６…ゲート配線（複数の配線）、２６α…第１ゲート配線（第１配線）、２６β…第２ゲート配線（第２配線）、２７…ソース配線（複数の配線）、２７α…第１ソース配線（第４配線）、２７β…第２ソース配線（第７配線）、２７γ…第３ソース配線（第９配線）、３０，１３０，２３０，３３０，４３０…複数のタッチ電極（位置検出電極）、３０α，１３０α，２３０α，３３０α…第１タッチ電極（第１位置検出電極）、３０β，１３０β，２３０β，３３０β…第２タッチ電極（第２位置検出電極）、３０γ，１３０γ…第３タッチ電極（第３位置検出電極）、３１…タッチ配線（複数の配線）、３１α…第１タッチ配線（第３配線）、３２…接続配線（複数の配線）、３２α…第１接続配線（第５配線）、３２β…第２接続配線（第６配線）、３３，４３３…ダミータッチ配線（複数の配線）、３３α…第１ダミータッチ配線（第８配線）、３５…第１層間絶縁膜（第２絶縁膜）、３６…平坦化膜（第２絶縁膜）、３７…第２層間絶縁膜（第３絶縁膜）、３８，１３８，２３８…第３層間絶縁膜（第１絶縁膜）、３９β…第２中間電極（第２電極）、４１，１４１，３４１…重畳部、４１α…第１重畳部、４１β…第２重畳部、４１γ…第３重畳部、１４１δ，２４１δ…第４重畳部、１４１ε，２４１ε…第５重畳部、２４１ζ…第６重畳部、１２７…ソース配線（第１１配線）、１３１，２３１…タッチ配線（第１０配線）、１３２，２３２…接続配線（第１０配線）、１３３，２３３…ダミータッチ配線（第１０配線）、１３５，２３５…第１層間絶縁膜（第４絶縁膜）、１３６，２３６…平坦化膜（第４絶縁膜）、１４１Ａ…第１接続電極部（第３部）、２４１Ｃ…第２接続電極部（第４部）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】