特開 2024-47998 スイッチング制御回路、電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024047998

(43)【公開日】2024-04-08

(54)【発明の名称】スイッチング制御回路、電源回路

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240401BHJP

【ＦＩ】

H02M3/28 H

H02M3/28 Q

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022153812

(22)【出願日】2022-09-27

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000176

【氏名又は名称】弁理士法人一色国際特許事務所

(72)【発明者】

【氏名】松本 宏昭

(72)【発明者】

【氏名】浅井 順

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS01

5H730AS11

5H730BB26

5H730BB62

5H730DD04

5H730DD16

5H730EE03

5H730EE07

5H730EE59

5H730FD01

5H730FD11

5H730FD21

5H730FD51

5H730FF19

5H730FG07

5H730FG22

(57)【要約】      （修正有）

【課題】負荷の状態が変化した場合に電源回路を安定に動作させるスイッチング制御回路を提供する。
【解決手段】１次コイルＬ１及び２次コイルＬ２を含むトランス３３と、１次コイルの電流を制御するトランジスタ３１、３２と、を備えるＤＣ－ＤＣコンバータ１０を制御する制御ＩＣ５０であって、出力電圧が第１レベルより低い場合通常モードに、高くなると第１バーストモードに夫々対応する駆動信号出力回路と、トランジスタ３１、３２をスイッチングする駆動回路と、を備える。通常モードは、出力電圧に応じた帰還電圧に基づく第１周期で各トランジスタが連続的にスイッチングし、第１バーストモードは、第１周期で各トランジスタが連続的にスイッチングされる第１期間と、各トランジスタのスイッチングが停止される第２期間とが、所定周期で繰り返される。駆動信号出力回路は、出力電圧が第１レベルより高くなるにつれて、所定周期のうち第１期間を短くする。
【選択図】図１

【特許請求の範囲】

【請求項1】

１次コイル及び２次コイルを含むトランスと、前記１次コイルの電流を制御する第１及び第２トランジスタと、を備え目的レベルの出力電圧を２次側に生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、
前記出力電圧が第１レベルより低い場合、通常モードに対応する駆動信号を出力し、前記出力電圧が前記第１レベルより高くなると、第１バーストモードに対応する前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号に基づいて、前記１及び第２トランジスタをスイッチングする駆動回路と、
を備え、
前記通常モードは、
前記出力電圧に応じた帰還電圧に基づく第１周期で前記第１及び第２トランジスタが連続的にスイッチングされるモードであり、
前記第１バーストモードは、
前記第１周期で前記第１及び第２トランジスタが連続的にスイッチングされる第１期間と、前記第１及び第２トランジスタのスイッチングが停止される第２期間とが、所定周期で繰り返されるモードであり、
前記駆動信号出力回路は、
前記出力電圧が前記第１レベルより高くなるにつれて、前記所定周期のうち前記第１期間を短くする、
スイッチング制御回路。

【請求項2】

請求項１に記載のスイッチング制御回路であって、
前記駆動信号出力回路は、
前記出力電圧が前記第１レベルより高い第２レベルとなると、前記出力電圧の上昇に関わらず、前記第１期間を所定期間とする、
スイッチング制御回路。

【請求項3】

請求項２に記載のスイッチング制御回路であって、
前記駆動信号出力回路は、
前記出力電圧が前記第２レベルより高い第３レベルとなると、前記第１及び第２トランジスタのスイッチングを停止させるための前記駆動信号を出力する、
スイッチング制御回路。

【請求項4】

請求項１～３の何れか一項に記載のスイッチング制御回路であって、
前記電源回路は、前記１次コイルに直列接続された第１コンデンサを含み、
前記スイッチング制御回路は、
前記１次コイル及び前記第１コンデンサを含む共振回路の共振電流に基づいて、前記電源回路の負荷の状態を検出する負荷検出回路を備え、
前記駆動信号出力回路は、
前記負荷で消費される電力が第１の値より小さくなると、前記第１バーストモードとは異なる第２バーストモードに対応した前記駆動信号を出力する、
スイッチング制御回路。

【請求項5】

請求項４に記載のスイッチング制御回路であって、
前記駆動信号出力回路は、
前記負荷で消費される電力が前記第１の値より小さくなり、かつ前記出力電圧が前記第１レベルより低い第４レベルより高くなると、前記第２バーストモードに対応した前記駆動信号を出力する、
スイッチング制御回路。

【請求項6】

請求項４に記載のスイッチング制御回路であって、
前記第１の値は、前記負荷の定格電力の５％以下の値である、
スイッチング制御回路。

【請求項7】

請求項４に記載のスイッチング制御回路であって、
前記トランスは、補助コイルを含み、
前記スイッチング制御回路は、前記補助コイルの電圧に応じた電圧が印加される第１端子を備える集積回路であり、
前記駆動信号出力回路は、
前記第２バーストモードに対応するとともに、前記第１端子の電圧に基づく第２周期を有する前記駆動信号を出力する、
スイッチング制御回路。

【請求項8】

請求項７に記載のスイッチング制御回路であって、
前記電源回路の入力電圧が印加される第２端子を備え、
前記駆動信号出力回路は、
前記第２バーストモードに対応するとともに、前記第１端子の電圧と、前記第２端子の電圧とに基づく前記第２周期を有する前記駆動信号を出力する、
スイッチング制御回路。

【請求項9】

１次コイル及び２次コイルを含むトランスと、
前記１次コイルの電流を制御する第１及び第２トランジスタと、
前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、
を備え目的レベルの出力電圧を２次側に生成する電源回路であって、
前記スイッチング制御回路は、
前記出力電圧が第１レベルより低い場合、通常モードに対応する駆動信号を出力し、前記出力電圧が前記第１レベルより高くなると、第１バーストモードに対応する前記駆動信号を出力する駆動信号出力回路と、
前記駆動信号に基づいて、前記１及び第２トランジスタをスイッチングする駆動回路と、
を含み、
前記通常モードは、
前記出力電圧に応じた帰還電圧に基づく第１周期で前記第１及び第２トランジスタが連続的にスイッチングされるモードであり、
前記第１バーストモードは、
前記第１周期で前記第１及び第２トランジスタが連続的にスイッチングされる第１期間と、前記第１及び第２トランジスタのスイッチングが停止される第２期間とが、所定周期で繰り返されるモードであり
前記駆動信号出力回路は、
前記出力電圧が前記第１レベルより高くなるにつれて、前記所定周期のうち前記第１期間を短くする、
電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング制御回路、及び電源回路に関する。

【背景技術】

【0002】

入力電圧から、目的レベルの出力電圧を生成する電源回路が開示されている（例えば、特許文献１～８）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第６７８７５０５号公報

【特許文献2】国際公開２０１９／１５５７３３号

【特許文献3】特開２０１３－２６０７９号公報

【特許文献4】特開２０１４－１０８００４号公報

【特許文献5】特開２０１７－１１２７９８号公報

【特許文献6】特開２０２１－９３８１３号公報

【特許文献7】特開２０２１－９３８１４号公報

【特許文献8】米国特許第１００６９４０３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、電源回路の負荷の状態が軽負荷の状態となると、電源回路の制御回路は、トランジスタを通常モードから、バーストモードでスイッチングすることがある。この際、通常モードでトランジスタをスイッチングする方式と、バーストモードでトランジスタをスイッチングする方式とが異なると、電源回路の動作が不安定になることがある。

【0005】

本発明は、上記のような従来の問題に鑑みてなされたものであって、負荷の状態が変化した場合に電源回路を安定に動作させることができるスイッチング制御回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

前述した課題を解決する主たる本発明の第１の態様は、１次コイル及び２次コイルを含むトランスと、前記１次コイルの電流を制御する第１及び第２トランジスタと、を備え目的レベルの出力電圧を２次側に生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、前記出力電圧が第１レベルより低い場合、通常モードに対応する駆動信号を出力し、前記出力電圧が前記第１レベルより高くなると、第１バーストモードに対応する前記駆動信号を出力する駆動信号出力回路と、前記駆動信号に基づいて、前記１及び第２トランジスタをスイッチングする駆動回路と、を備え、前記通常モードは、前記出力電圧に応じた帰還電圧に基づく第１周期で前記第１及び第２トランジスタが連続的にスイッチングされるモードであり、前記第１バーストモードは、前記第１周期で前記第１及び第２トランジスタが連続的にスイッチングされる第１期間と、前記第１及び第２トランジスタのスイッチングが停止される第２期間とが、所定周期で繰り返されるモードであり、前記駆動信号出力回路は、前記出力電圧が前記第１レベルより高くなるにつれて、前記所定周期のうち前記第１期間を短くする。

【0007】

前述した課題を解決する主たる本発明の第２の態様は、１次コイル及び２次コイルを含むトランスと、前記１次コイルの電流を制御する第１及び第２トランジスタと、前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、を備え目的レベルの出力電圧を２次側に生成する電源回路であって、前記スイッチング制御回路は、前記出力電圧が第１レベルより低い場合、通常モードに対応する駆動信号を出力し、前記出力電圧が前記第１レベルより高くなると、第１バーストモードに対応する前記駆動信号を出力する駆動信号出力回路と、前記駆動信号に基づいて、前記１及び第２トランジスタをスイッチングする駆動回路と、を含み、前記通常モードは、前記出力電圧に応じた帰還電圧に基づく第１周期で前記第１及び第２トランジスタが連続的にスイッチングされるモードであり、前記第１バーストモードは、前記第１周期で前記第１及び第２トランジスタが連続的にスイッチングされる第１期間と、前記第１及び第２トランジスタのスイッチングが停止される第２期間とが、所定周期で繰り返されるモードであり、前記駆動信号出力回路は、前記出力電圧が前記第１レベルより高くなるにつれて、前記所定周期のうち前記第１期間を短くする。

【発明の効果】

【0008】

本発明によれば、負荷の状態が変化した場合に電源回路を安定に動作させることができるスイッチング制御回路を提供することができる。

【図面の簡単な説明】

【0009】

【図1】ＤＣ－ＤＣコンバータ１０の一例を示す図である。

【図2】制御ＩＣ５０の一例を示す図である。

【図3】検出回路１４０の一例を示す図である。

【図4】電圧Ｖｗｄ，Ｖｃ１，Ｖｃ２の一例を示す図である。

【図5】デジタル制御回路１５０の複数の動作モードと各種電圧との関係を説明するための図である。

【図6】デジタル制御回路１５０の動作モードを説明するための図である。

【図7】通常モードＭ１における駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。

【図8】駆動信号Ｖｄｒ１，Ｖｄｒ２のスイッチング周期Ｔｓｗを説明するための図である。

【図9】ＤＣ－ＤＣコンバータ１０のゲインとスイッチング周波数との関係を説明するための図である。

【図10】バーストモードＭ２におけるスイッチング期間Ｔ１と、停止期間Ｔ２とを説明するための図である。

【図11】バーストモードＭ２におけるスイッチング期間Ｔ１の変化を説明するための図である。

【図12】バーストモードＭ３におけるスイッチング期間Ｔ１と、停止期間Ｔ２とを説明するための図である。

【図13】ＤＣ－ＤＣコンバータ１０の動作モードの変化の一例を示す図である。

【発明を実施するための形態】

【0010】

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

【0011】

ここでは、各図面に示される同一又は同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。また、本実施形態で、「接続」とは、特段の言及がない限り電気的に接続されている状態をいう。このため「接続」には、２つの部品が配線のみならず、例えば、抵抗を介して接続されている場合も含む。

【0012】

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜ＤＣ－ＤＣコンバータ１０の概要＞＞＞
図１は、ＤＣ－ＤＣコンバータ１０の一例を示す図である。ＤＣ－ＤＣコンバータ１０は、所定の入力電圧Ｖｉｎ（例えば、４００Ｖ）から、目的レベルの出力電圧Ｖｏｕｔ（例えば、１２Ｖ）を生成するＬＬＣ電流共振型の電源回路である。

【0013】

また、ＤＣ－ＤＣコンバータ１０は、出力電圧Ｖｏｕｔを負荷１１に印加する。ここで、負荷１１は、例えば、照明装置（不図示）のＬＥＤであり、負荷１１に流れる電流を、負荷電流Ｉｏｕｔとする。

【0014】

ＤＣ―ＤＣコンバータ１０は、コンデンサ３０，３４，３５，４２、ＮＭＯＳトランジスタ３１，３２、トランス３３、抵抗３６、制御ブロック３７、ダイオード４０，４１、定電圧回路４３、及び発光ダイオード４４を含んで構成される。

【0015】

コンデンサ３０は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。

【0016】

ＮＭＯＳトランジスタ３１は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ３２は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ３１，３２が用いられているが、例えば、ＰＭＯＳトランジスタやバイポーラトランジスタであっても良い。

【0017】

トランス３３は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬ３との間は絶縁されている。トランス３３においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生し、２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。

【0018】

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ３１のソースと、ＮＭＯＳトランジスタ３２のドレインが接続され、他端にＮＭＯＳトランジスタ３２のソースがコンデンサ３４を介して接続されている。したがって、ＮＭＯＳトランジスタ３１，３２のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することとなる。

【0019】

なお、本実施形態では、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、逆極性で電磁結合されており、２次コイルＬ２，Ｌ３と補助コイルＬ４は、逆極性で電磁結合されている。なお、トランス３３の１次コイルＬ１、２次コイルＬ２，Ｌ３、及び補助コイルＬ４のそれぞれの電磁結合の極性は、これに限られない。

【0020】

コンデンサ３４は、トランス３３の１次コイルＬ１及び漏れインダクタンス（リーケージインダクタンス）と共振回路を構成する、いわゆる共振コンデンサである。なお、図１において、漏れインダクタンスの図示は省略している。

【0021】

コンデンサ３５と、コンデンサ３５に直列接続された抵抗３６とは、コンデンサ３４に並列接続されることにより、共振回路の共振電流を分流する回路である。本実施形態では、コンデンサ３５、及び抵抗３６には、共振電流を分流した電流Ｉｓが流れることにより、共振電流に応じた電圧Ｖｓが、コンデンサ３５及び抵抗３６の接続ノードに発生する。

【0022】

なお、本実施形態では、１次コイルＬ１からコンデンサ３４へ流れる電流の方向を「正の方向（または、正方向）」とする。また、コンデンサ３４から１次コイルＬ１へ流れる電流の方向を「負の方向（または、負方向）」とする。

【0023】

制御ブロック３７は、ＮＭＯＳトランジスタ３１，３２のスイッチングを制御するための回路ブロックであり、詳細は後述する。

【0024】

ダイオード４０，４１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ４２は、整流された電圧を平滑化する。この結果、コンデンサ４２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧（例えば、１２Ｖ）となる。

【0025】

定電圧回路４３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

【0026】

発光ダイオード４４は、出力電圧Ｖｏｕｔと、定電圧回路４３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ６５とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード４４からの光の強度は強くなる。

【0027】

＝＝＝制御ブロック３７＝＝＝
制御ブロック３７は、制御ＩＣ５０、ダイオード６０、コンデンサ６１，６２，６６，６７、抵抗６３，６４、及びフォトトランジスタ６５を含む。

【0028】

制御ＩＣ５０は、ＮＭＯＳトランジスタ３１，３２のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＢＯ，ＶＷ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯを有する。なお、制御ＩＣ５０は、例えば、接地電圧が印加されるグランド端子等を有するが、便宜上、ここでは省略されている。

【0029】

端子ＶＣＣは、制御ＩＣ５０を動作させるための電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、ダイオード６０のカソードと、一端が接地されたコンデンサ６１とが接続されている。また、ダイオード６０のアノードには、補助コイルＬ４が接続されている。本実施形態では、制御ＩＣ５０がＮＭＯＳトランジスタ３１，３２のスイッチングを開始すると、補助コイルＬ４には、負荷電流Ｉｏｕｔに応じた電圧が発生する。

【0030】

この結果、コンデンサ６１は、ダイオード６０からの電流により充電され、コンデンサ６１の充電電圧は、制御ＩＣ５０を動作させる電源電圧Ｖｃｃとなる。なお、制御ＩＣ５０は、図示しない端子に印加される所定電圧（例えば、商用電源からの交流電圧）に基づいて起動した後、電源電圧Ｖｃｃに基づいて動作する。

【0031】

端子ＶＷは、補助コイルＬ４の電圧を検出するための端子である。本実施形態では、直列接続されたコンデンサ６２、及び抵抗６３，６４が、補助コイルＬ４に並列接続されている。コンデンサ６２は、補助コイルＬ４から電圧のうち、交流成分を通過させる素子である。

【0032】

抵抗６３，６４は、補助コイルＬ４で発生する交流成分の電圧を分圧する分圧回路を構成する。なお、本実施形態では、抵抗６３、及び抵抗６４が接続されたノードが、端子ＶＷに接続されており、端子ＶＷの電圧を、電圧Ｖｗとする。

【0033】

端子ＢＯは、ＤＣ－ＤＣコンバータ１０の入力電圧Ｖｉｎが印加される端子である。

【0034】

端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが生じる端子であり、フォトトランジスタ６５、及びコンデンサ６６が接続される。フォトトランジスタ６５は、発光ダイオード４４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流し、コンデンサ６６は、端子ＦＢと、接地との間のノイズを除去するために設けられる。このため、フォトトランジスタ６５は、シンク電流を生成するトランジスタとして動作する。

【0035】

端子ＩＳは、ＤＣ－ＤＣコンバータ１０の共振電流に応じた電圧が印加される端子である。上述のように、コンデンサ３５及び抵抗３６が接続されるノードには、共振電流を分流した電流Ｉｓに応じた電圧Ｖｓが発生する。本実施形態では、コンデンサ３５及び抵抗３６が接続されるノードは、端子ＩＳに接続されているため、端子ＩＳには、電圧Ｖｓが印加される。

【0036】

なお、入力電圧Ｖｉｎを端子ＢＯから受けて制御ＩＣ５０の内部にて検出する。これは共振電流、及び電流Ｉｓに応じた電力（例えば、負荷１１の電力）は、共振電流、及び電流Ｉｓが同じ大きさであっても入力電圧Ｖｉｎに比例するような関係となるからである。

【0037】

端子ＣＡは、端子ＩＳの電圧Ｖｓに応じて変化するとともに、負荷１１で消費される電力を示す電圧Ｖｃａをコンデンサ６７に印加する。

【0038】

端子ＨＯは、ＮＭＯＳトランジスタ３１を駆動する信号Ｖｏ１が出力される端子であり、ＮＭＯＳトランジスタ３１のゲートが接続される。

【0039】

端子ＬＯは、ＮＭＯＳトランジスタ３２を駆動する信号Ｖｏ２が出力される端子であり、ＮＭＯＳトランジスタ３２のゲートが接続される。

【0040】

なお、制御ＩＣ５０は、「スイッチング制御回路」に相当し、コンデンサ３４は、「第１コンデンサ」に相当し、補助コイルＬ４は、「補助コイル」に相当する。また、ＮＭＯＳトランジスタ３１は、「第１トランジスタ」に相当し、ＮＭＯＳトランジスタ３２は、「第２トランジスタ」に相当する。端子ＶＷは、「第１端子」に相当し、端子ＢＯは、「第２端子」に相当する。

【0041】

＜＜＜制御ＩＣ５０の詳細＞＞＞
図２は、制御ＩＣ５０の構成の一例を示す図である。制御ＩＣ５０は、ＡＤコンバータ（ＡＤＣ）１００，１１１，１３１、抵抗１１０，１２０，１２１、コンパレータ１２２、負荷検出回路１３０、検出回路１４０、デジタル制御回路１５０、及び駆動回路１５１を含んで構成される。

【0042】

＝＝＝ＡＤコンバータ１００＝＝＝
ＡＤコンバータ１００は、端子ＢＯに印加される入力電圧Ｖｉｎを、デジタル値に変換して出力する。なお、図２では、デジタル値に変換された電圧についても、変換前のアナログの電圧と同様に記載している。

【0043】

＝＝＝抵抗１１０、及びＡＤコンバータ１１１＝＝＝
抵抗１１０は、図１のバイアス電流Ｉ１に応じた帰還電圧Ｖｆｂを端子ＦＢに発生させる素子であり、一端には電源電圧Ｖｄｄが印加され、他端は端子ＦＢに接続されている。

【0044】

なお、本実施形態では、出力電圧Ｖｏｕｔが目的レベルより高くなると、発光ダイオード４４の光が強くなりバイアス電流Ｉ１が増加するため、帰還電圧Ｖｆｂは低下する。一方、出力電圧Ｖｏｕｔが目的レベルより低くなると、発光ダイオード４４の光が弱くなりバイアス電流Ｉ１が減少するため、帰還電圧Ｖｆｂは上昇する。

【0045】

また、抵抗１１０の抵抗値をＲとすると、帰還電圧Ｖｆｂは、以下の式（１）で表される。
Ｖｆｂ＝Ｖｄｄ－Ｒ×Ｉ１・・・（１）

【0046】

ＡＤコンバータ１１１は、端子ＦＢに生じる帰還電圧Ｖｆｂを、デジタル値に変換して出力する。

【0047】

＝＝＝抵抗１２０，１２１、及びコンパレータ１２２＝＝＝
抵抗１２０，１２１は、接地電圧（つまり、０Ｖ）を中心に変化する電圧Ｖｓの中心レベルをシフトする、いわゆるレベルシフト回路である。本実施形態の抵抗１２０，１２１のそれぞれは、同じ抵抗値を有する。直列接続された抵抗１２０，１２１のうち、抵抗１２０には、電源電圧Ｖｄｄが印加され、抵抗１２１は、端子ＩＳに接続されている。

【0048】

したがって、抵抗１２１は、端子ＩＳを介して図１のコンデンサ３５、及び抵抗３６の接続ノードに接続されている。ここで、抵抗３６に流れる電流Ｉｓがゼロの場合、電圧Ｖｓはゼロとなる。したがって、この場合、図２の抵抗１２０及び抵抗１２１が接続されたノードの電圧Ｖｓｄのレベルは、Ｖｄｄ／２となる。

【0049】

また、電流Ｉｓが正の方向に流れると、電圧Ｖｓも正の電圧となるため、電圧ＶｓｄはＶｄｄ／２から上昇する。一方、電流Ｉｓが負の方向に流れると、電圧Ｖｓも負の電圧となるため、電圧ＶｓｄはＶｄｄ／２から低下する。このように、本実施形態の電圧Ｖｓｄは、Ｖｄｄ／２のレベルを中心に、電流Ｉｓの向きと、電流Ｉｓの大きさとに応じて変化することになる。

【0050】

コンパレータ１２２は、電圧Ｖｓｄと、所定の基準電圧Ｖｒｅｆ０とに基づいて、電流Ｉｓの方向を検出する回路である。本実施形態では、基準電圧Ｖｒｅｆ０のレベルは、Ｖｄｄ／２であるため、コンパレータ１２２は、電流Ｉｓが正方向だと、ハイレベル（以下、Ｈレベル）の電圧Ｖｃ０を出力し、電流Ｉｓが負方向だと、ローレベル（以下、Ｌレベル）の電圧Ｖｃ０を出力する。

【0051】

したがって、本実施形態の抵抗１２０，１２１、及びコンパレータ１２２は、電流Ｉｓの流れる方向を検出する回路として動作する。

【0052】

＝＝＝負荷検出回路１３０＝＝＝
負荷検出回路１３０は、負荷１１の状態（ここでは、負荷１１の消費電力）を検出する回路である。具体的には、負荷検出回路１３０は、電流Ｉｓ（つまり、共振電流）に応じた電圧Ｖｓｄに基づいて、負荷１１の電力に応じた電圧Ｖｃａを、コンデンサ６７が接続された端子ＣＡに出力する。

【0053】

ＡＤコンバータ１３１は、端子ＣＡに生じる電圧Ｖｃａを、デジタル値に変換して出力する。なお、電圧Ｖｃａは、例えば、負荷１１の消費電力が増加し、電流Ｉｓが増加すると大きくなる。このため、後述するデジタル制御回路１５０は、電圧Ｖｃａに基づいて、負荷１１の消費電力を判別できる。なお、共振電流、電流Ｉｓに応じた電力（例えば、負荷１１の電力）は、上述したような入力電圧Ｖｉｎに比例するような関係となるために、ＡＤ変換された入力電圧Ｖｉｎを用いて、電圧Ｖｃａを補正する処理を行ってもよい。

【0054】

＝＝＝検出回路１４０＝＝＝
検出回路１４０は、ＤＣ－ＤＣコンバータ１０を所定のバーストモード（後述）で動作させるタイミングを、電圧Ｖｗに基づいて検出する回路である。図３は、検出回路１４０の一例を示す図である。検出回路１４０は、抵抗２００，２０１、ＤＡコンバータ２１０，２１１、コンパレータ２１２，２１３を含んで構成される。

【0055】

抵抗２００，２０１は、図１の端子ＶＷに印加される電圧Ｖｗの中心レベルをシフトするレベルシフト回路に相当する。なお、本実施形態では、電圧Ｖｗのレベルがシフトされ、抵抗２００，２０１が接続されたノードに発生する電圧を、電圧Ｖｗｄとする。

【0056】

ここで、補助コイルＬ４と、コンデンサ６２とが接続されたノードの電圧は、ＮＭＯＳトランジスタ３１,３２がスイッチングされると、０Ｖを基準として、正方向及び負方向に変化する。この結果、電圧Ｖｗがレベルシフトされた電圧Ｖｗｄは、例えば、図４の上段に示すような交流波形となる。

【0057】

ＤＡコンバータ２１０は、後述するデジタル制御回路１５０からデータＤ１に応じたレベルの基準電圧Ｖｒｅｆ１を出力し、ＤＡコンバータ２１１は、データＤ２に応じたレベルの基準電圧Ｖｒｅｆ２を出力する。

【0058】

ところで、補助コイルＬ４の両端電圧は、入力電圧Ｖｉｎのレベルに応じて変化する。具体的には、入力電圧Ｖｉｎのレベルが高くなると、補助コイルＬ４の両端電圧の変化も大きくなる。この結果、ＮＭＯＳトランジスタ３１,３２がスイッチングされる際の電圧Ｖｗｄの振幅も大きくなる。

【0059】

本実施形態のデジタル制御回路１５０は、入力電圧Ｖｉｎのレベルに応じて、基準電圧Ｖｒｅｆ１，２のレベルを調整する。ここで、入力電圧Ｖｉｎのレベルが高くなると、デジタル制御回路１５０は、基準電圧Ｖｒｅｆ１のレベルが高くなり、基準電圧Ｖｒｅｆ２のレベルが低くなるデータＤ１，Ｄ２を出力する。この結果、基準電圧Ｖｒｅｆ１のレベルと、基準電圧Ｖｒｅｆ２のレベルとの差が大きくなるよう、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２が調整される。

【0060】

一方、入力電圧Ｖｉｎのレベルが低くなると、デジタル制御回路１５０は、デジタル制御回路１５０は、基準電圧Ｖｒｅｆ１のレベルが低くなり、基準電圧Ｖｒｅｆ２のレベルが高くなるデータＤ１，Ｄ２を出力する。この結果、基準電圧Ｖｒｅｆ１のレベルと、基準電圧Ｖｒｅｆ２のレベルとの差が小さくなるよう、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２が調整される。

【0061】

コンパレータ２１２は、電圧Ｖｗｄと、基準電圧Ｖｒｅｆ１とを比較し、比較結果を示す電圧Ｖｃ１を出力する。具体的には、コンパレータ２１２は、電圧Ｖｗｄが、基準電圧Ｖｒｅｆ１より高くなると、Ｈレベルの電圧Ｖｃ１を出力し、電圧Ｖｗｄが、基準電圧Ｖｒｅｆ１より低くなると、Ｌレベルの電圧Ｖｃ１を出力する。

【0062】

コンパレータ２１３は、電圧Ｖｗｄと、基準電圧Ｖｒｅｆ２とを比較し、比較結果を示す電圧Ｖｃ２を出力する。具体的には、コンパレータ２１３は、電圧Ｖｗｄが、基準電圧Ｖｒｅｆ２より高くなると、Ｌレベルの電圧Ｖｃ２を出力し、電圧Ｖｗｄが、基準電圧Ｖｒｅｆ２より低くなると、Ｈレベルの電圧Ｖｃ２を出力する。

【0063】

詳細は後述するが、デジタル制御回路１５０は、所定のバーストモードＭ３（後述）の際、電圧Ｖｃ１，Ｖｃ２のそれぞれがＨレベルとなると、ＮＭＯＳトランジスタ３１，３２をオンするＨレベルの駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。

【0064】

＝＝＝デジタル制御回路１５０＝＝＝
図２のデジタル制御回路１５０は、入力される各種電圧に基づいて、ＤＣ－ＤＣコンバータ１０の動作モードに対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。なお、デジタル制御回路１５０は、例えば、図示しないデジタル信号処理回路（ＤＳＰ）と、記憶回路（例えば、メモリ）を含んで構成される。

【0065】

詳細は後述するが、デジタル制御回路１５０は、図５に示すように、通常モードＭ１、バーストモードＭ２、及びバーストモードＭ３の３つの動作モードに対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力し、ＤＣ－ＤＣコンバータ１０を動作させる。

【0066】

なお、以降、本実施形態では、デジタル制御回路１５０が、所定の動作モードに対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力することを、「デジタル制御回路１５０が所定の動作モードで動作する」と称することがある。また、デジタル制御回路１５０が所定の動作モードで動作する場合、ＤＣ－ＤＣコンバータ１０も所定の動作モードで動作する。

【0067】

ここで、「通常モード」とは、制御ＩＣ５０が、連続的にＮＭＯＳトランジスタ３１，３２をスイッチングする動作モードである。「バーストモード」とは、制御ＩＣ５０が、間欠的にＮＭＯＳトランジスタ３１，３２をスイッチングする動作モードである。このため、「バーストモード」では、ＮＭＯＳトランジスタ３１，３２がスイッチングされるスイッチング期間（以下、スイッチング期間Ｔ１と称する。）と、ＮＭＯＳトランジスタ３１，３２のスイッチングが停止される停止期間（以下、停止期間Ｔ２と称する。）と、が繰り返されることになる。

【0068】

また、デジタル制御回路１５０は、図５に示すように、通常モードＭ１またはバーストモードＭ２で動作する際には、帰還電圧Ｖｆｂと、電流Ｉｓの方向を示す電圧Ｖｃ０とを用いる。また、デジタル制御回路１５０は、バーストモードＭ３で動作する際には、帰還電圧Ｖｆｂと、電圧Ｖｗと、入力電圧Ｖｉｎとを用いる。なお、デジタル制御回路１５０の動作モードの詳細については後述する。

【0069】

なお、駆動信号Ｖｄｒ１，Ｖｄｒ２を出力するデジタル制御回路１５０は、「駆動信号出力回路」に相当する。

【0070】

＝＝＝駆動回路１５１＝＝＝
駆動回路１５１は、駆動信号Ｖｄｒ１，Ｖｄｒ２に基づいて、ＮＭＯＳトランジスタ３１，３２のスイッチングを行うバッファ回路である。具体的には、駆動回路１５１は、駆動信号Ｖｄｒ１と同じ論理レベルの信号Ｖｏ１で、ＮＭＯＳトランジスタ３１を駆動し、駆動信号Ｖｄｒ２と同じ論理レベルの信号Ｖｏ２で、ＮＭＯＳトランジスタ３２を駆動する。

【0071】

＜＜＜デジタル制御回路１５０の動作について＞＞＞
図６は、デジタル制御回路１５０の動作を説明するための図である。図６の横軸には、負荷１１の消費電力に対応する電圧Ｖｃａが示されており、縦軸には、帰還電圧Ｖｆｂと、出力電圧Ｖｏｕｔとがそれぞれ示されている。なお、上述のように、本実施形態では、出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂは低下する。したがって、図６の縦軸において、帰還電圧Ｖｆｂのレベルが高くなる方向（図６の上方向）と、出力電圧Ｖｏｕｔが高くなる方向（図６の下方向）とは、逆になる。

【0072】

図６において、出力電圧Ｖｏｕｔの軸上の電圧Ｖ０～Ｖ４のそれぞれは、帰還電圧Ｖｆｂの軸上の電圧Ｖ１０～Ｖ１４に対応する。つまり、出力電圧Ｖｏｕｔのレベルが、電圧Ｖ０のレベルとなると、帰還電圧Ｖｆｂのレベルが、電圧Ｖ１０のレベルとなる。なお、他の電圧Ｖ１～Ｖ４と、電圧Ｖ１１～Ｖ１４との関係についても、電圧Ｖ０及び電圧Ｖ１０の関係と同様であるため、ここでは詳細な説明は省略する。また、出力電圧Ｖｏｕｔにおける目的レベルは、帰還電圧Ｖｆｂ電圧Ｖ１５のレベルに対応する。

【0073】

まず、ここでは、負荷１１の消費電力の定格（以下、適宜「定格電力」と称する。）を１００％とした際に、負荷１１の消費電力が３％より大きい場合について説明する。なお、本実施形態では、負荷１１の消費電力が定格電力の３％以下の状態を、「負荷１１が軽負荷の状態」と称する。また、デジタル制御回路１５０は、負荷１１の消費電力が３％より大きいか否かについては、電圧Ｖｃａに基づいて判定する。

【0074】

なお、電圧Ｖ１のレベルは、「第１レベル」に相当し、電圧Ｖ２のレベルは、「第２レベル」に相当し、電圧Ｖ３のレベルは、「第３レベル」に相当し、電圧Ｖ４のレベルは、「第４レベル」に相当する。また、「第１の値」は、「定格電力の３％の値」に相当し、バーストモードＭ２は、「第１バーストモード」に相当し、バーストモードＭ３は、「第２バーストモード」に相当する。

【0075】

＝＝＝負荷１１が軽負荷の状態より重い場合＝＝＝
＜＜出力電圧Ｖｏｕｔのレベルが電圧Ｖ０より低い場合＞＞
まず、出力電圧Ｖｏｕｔのレベルが、電圧Ｖ０のレベルより低い場合のデジタル制御回路１５０について、図６を参照しつつ説明する。電圧Ｖ０は、出力電圧Ｖｏｕｔの目的レベル（例えば、１２Ｖ）より十分低い電圧である。なお、例えば、入力電圧Ｖｉｎが所定レベルより低下していると、出力電圧Ｖｏｕｔのレベルが、電圧Ｖ０のレベルより低くなることがある。

【0076】

以降、出力電圧Ｖｏｕｔのレベルが、電圧Ｖ０のレベルより低いことを、適宜、出力電圧Ｖｏｕｔが電圧Ｖ０より低いと称することがある。また、上述のように、出力電圧Ｖｏｕｔのレベルが電圧Ｖ０となると、帰還電圧Ｖｆｂは、電圧Ｖ１０となる。

【0077】

出力電圧Ｖｏｕｔが電圧Ｖ０より低く、帰還電圧Ｖｆｂが電圧Ｖ１０より高い場合、デジタル制御回路１５０は、帰還電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ３１，３２のスイッチングを停止すべく、駆動信号Ｖｄｒ１，Ｖｄｒ２をともにＬレベルとする。

【0078】

このように、出力電圧Ｖｏｕｔが目的レベルより十分低い電圧Ｖ０となると、ＤＣ－ＤＣコンバータ１０は、ＤＣ－ＤＣコンバータ１０が不安定とならないよう、ＮＭＯＳトランジスタ３１，３２のスイッチングを停止する。

【0079】

なお、例えば、ＤＣ－ＤＣコンバータ１０の起動時には、出力電圧Ｖｏｕｔはゼロから上昇する。このような場合には、デジタル制御回路１５０は、出力電圧ＶｏｕｔがＮＭＯＳトランジスタ３１，３２のスイッチングが停止されないよう、設計されている。

【0080】

＜＜出力電圧Ｖｏｕｔが電圧Ｖ０より高く電圧Ｖ１より低い場合＞＞
出力電圧Ｖｏｕｔが電圧Ｖ０より高くなると、図２のデジタル制御回路１５０は、出力電圧Ｖｏｕｔを目的レベルとすべく、帰還電圧Ｖｆｂに基づいて、通常モードＭ１に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。

【0081】

図７は、通常モードＭ１に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２の概要を示す図である。デジタル制御回路１５０は、通常モードＭ１では、駆動信号Ｖｄｒ１と、駆動信号Ｖｄｒ２とを、相補的に変化させる。具体的には、デジタル制御回路１５０は、駆動信号Ｖｄｒ１がＨレベルとなると、駆動信号Ｖｄｒ２はＬレベルとし、駆動信号Ｖｄｒ１がＬレベルとなると、駆動信号Ｖｄｒ２はＨレベルとする。

【0082】

なお、図７では、駆動信号Ｖｄｒ１と、駆動信号Ｖｄｒ２との間には、駆動信号Ｖｄｒ１，Ｖｄｒ２がともにＬレベルとなる期間（いわゆるデッドタイム）が設けられているが、ここでは、便宜上、省略されている。

【0083】

ところで、本実施形態のデジタル制御回路１５０は、図５に示すように、帰還電圧Ｖｆｂと、電流Ｉｓの方向の変化するタイミング（つまり、電圧Ｖｃ０）と、に基づいて、駆動信号Ｖｄｒ１，Ｖｄｒ２のスイッチング周期Ｔｓｗを定めている。図８は、通常モードＭ１における駆動信号Ｖｄｒ１，Ｖｄｒ２の詳細を説明するための図である。

【0084】

デジタル制御回路１５０は、例えば時刻ｔ０において、駆動信号Ｖｄｒ１をＬレベルに変化させるため、図１のハイサイドのＮＭＯＳトランジスタ３１はオフとなる。その後、デッドタイムに相当する期間Ｔｄ１が経過した時刻ｔ１となると、デジタル制御回路１５０は、駆動信号Ｖｄｒ２をＨレベルに変化させる。この結果、ローサイドのＮＭＯＳトランジスタ３２がオンとなる。

【0085】

ＮＭＯＳトランジスタ３２がオンした後、徐々に電流Ｉｓは減少し、時刻ｔ２にゼロとなる。この結果、図２のコンパレータ１２２は、電流Ｉｓが負の方向に流れていることを示すＬレベルの電圧Ｖｃ０を出力する。

【0086】

そして、デジタル制御回路１５０は、式（２）に示すように、時刻ｔ０～時刻ｔ２までの期間Ｔｂｈと、帰還電圧Ｖｆｂとの積に応じた期間Ｔａｈを計算する。なお、式（２）において、「ｋ」は所定の定数である。
Ｔａｈ＝ｋ×Ｖｆｂ×Ｔｈｂ・・・（２）

【0087】

デジタル制御回路１５０は、時刻ｔ２から期間Ｔａｈが経過する時刻ｔ３となると、ＮＭＯＳトランジスタ３２をオフすべく、駆動信号Ｖｄｒ２をＬレベルに変化させる。

【0088】

時刻ｔ３から、デッドタイムに相当する期間Ｔｄ２が経過した時刻ｔ４となると、デジタル制御回路１５０は、駆動信号Ｖｄｒ１をＨレベルに変化させる。この結果、図１のハイサイドのＮＭＯＳトランジスタ３１がオンとなる。

【0089】

ＮＭＯＳトランジスタ３１がオンした後、徐々に電流Ｉｓは増加し、時刻ｔ５にゼロとなる。この結果、図２のコンパレータ１２２は、電流Ｉｓが正の方向に流れていることを示すＨレベルの電圧Ｖｃ０を出力する。

【0090】

そして、デジタル制御回路１５０は、式（３）に示すように、時刻ｔ３～時刻ｔ５までの期間Ｔｂｌと、帰還電圧Ｖｆｂとの積に応じた期間Ｔａｌを計算する。なお、式（３）において、「ｋ」は上述した所定の定数である。
Ｔａｌ＝ｋ×Ｖｆｂ×Ｔｂｌ・・・（３）

【0091】

時刻ｔ５から、期間Ｔａｌ経過した時刻ｔ６となると、デジタル制御回路１５０は、駆動信号Ｖｄｒ１をＬレベルに変化させる。また、時刻ｔ６以降、時刻ｔ０～ｔ６までの動作が繰り返される。このように、本実施形態のスイッチング周期Ｔｓｗは、期間Ｔａｈ、及び期間Ｔａｌに基づいて定まる。したがって、スイッチング周期Ｔｓｗは、出力電圧Ｖｏｕｔが低下し、帰還電圧Ｖｆｂが上昇すると長くなる。

【0092】

ところで、ＬＬＣ電流共振型のＤＣ－ＤＣコンバータ１０のゲイン（＝Ｖｏｕｔ／Ｖｉｎ）と、ＮＭＯＳトランジスタ３１，３２のスイッチング周波数と、の間には例えば、図９に示す関係が成立する。そして、本実施形態では、ＮＭＯＳトランジスタ３１，３２のスイッチング周波数は、図１の１次コイルＬ１及びコンデンサ３４を含む共振回路の共振周波数より高くなるよう、設計されている。つまり、本実施形態では、ＮＭＯＳトランジスタ３１，３２のスイッチング周波数は、図９の「使用領域」で変化するよう、設計されている。

【0093】

仮に、ＤＣ－ＤＣコンバータ１０の出力電圧Ｖｏｕｔが目的レベルから低下すると、帰還電圧Ｖｆｂが上昇するため、スイッチング周期Ｔｓｗは長くなる。この場合、ＮＭＯＳトランジスタ３１，３２のスイッチング周波数は低下し、ゲイン（＝Ｖｏｕｔ／Ｖｉｎ）が増加するため、結果的に出力電圧Ｖｏｕｔは上昇する。

【0094】

一方、出力電圧Ｖｏｕｔのレベルが目的レベルから上昇すると、帰還電圧Ｖｆｂは低下するため、スイッチング周期Ｔｓｗは短くなる。この場合、ＮＭＯＳトランジスタ３１，３２のスイッチング周波数は上昇し、ゲイン（＝Ｖｏｕｔ／Ｖｉｎ）が低下するため、結果的に出力電圧Ｖｏｕｔは低下する。したがって、ＤＣ－ＤＣコンバータ１０は、通常モードＭ１に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力することにより、目的レベルの出力電圧Ｖｏｕｔを生成することができる。

【0095】

＜＜出力電圧Ｖｏｕｔが電圧Ｖ１より高い場合＞＞
また、図６に示すように、例えば負荷１１の消費電力が低下し、出力電圧Ｖｏｕｔが電圧Ｖ１より高くなると、デジタル制御回路１５０は、バーストモードＭ２に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。なお、本実施形態において、出力電圧Ｖｏｕｔのレベルが電圧Ｖ１となると、帰還電圧Ｖｆｂは、電圧Ｖ１１となる。

【0096】

本実施形態の「バーストモードＭ２」は、ＮＭＯＳトランジスタ３１，３２が連続的にスイッチングされるスイッチング期間Ｔ１と、ＮＭＯＳトランジスタ３１，３２のスイッチングが停止される停止期間Ｔ２と、が所定周期Ｔｘで繰り返される動作モードである。

【0097】

図１０は、バーストモードＭ２に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２の一例を示す図である。本実施形態のデジタル制御回路１５０は、バーストモードＭ２のスイッチング期間Ｔ１においては、通常モードＭ１と同じ駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。具体的には、デジタル制御回路１５０は、図５及び図８に示すように、帰還電圧Ｖｆｂと、電流Ｉｓの方向の変化するタイミング（つまり、電圧Ｖｃ０）を取得する。そして、デジタル制御回路１５０は、式（２）、式（３）を用いて得られたスイッチング周期Ｔｓｗを有する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。

【0098】

したがって、ＤＣ－ＤＣコンバータ１０では、負荷１１の消費電力が減少し、デジタル制御回路１５０の動作モードが、通常モードＭ１から、バーストモードＭ２に変化した場合であっても、ＮＭＯＳトランジスタ３１,３２のスイッチング方式が変更されることはない。この結果、本実施形態では、デジタル制御回路１５０の動作モードが変化しても、ＤＣ－ＤＣコンバータ１０の動作が不安定になることを防ぐことができる。

【0099】

なお、ここで「スイッチング方式」とは、例えば、ＮＭＯＳトランジスタ３１,３２のスイッチングパターン、及びスイッチング周期Ｔｓｗで定められる。本実施形態では、通常モードＭ１、及びバーストモードＭ２のそれぞれにおいて、デッドタイムを無視した場合、ＮＭＯＳトランジスタ３１，３２は、相補的にオン、オフされるスイッチングパターンを有する。

【0100】

さらに、通常モードＭ１、及びバーストモードＭ２のそれぞれにおいて、スイッチング周期Ｔｓｗは、例えば、同じ式（２）、式（３）に基づいて定められる。したがって、本実施形態では、通常モードＭ１のスイッチング方式と、バーストモードＭ２のスイッチング方式とは同じである。なお、通常モードＭ１のスイッチング周期Ｔｓｗと、バーストモードＭ２のスイッチング周期Ｔｓｗとのそれぞれは「第１周期」に相当し、バーストモードＭ３のスイッチング周期Ｔｓｗは、「第２周期」に相当する。

【0101】

図１１は、出力電圧Ｖｏｕｔが変化した際のバーストモードＭ２の波形を説明するための図である。図１１（ａ）は、出力電圧Ｖｏｕｔが電圧Ｖ１（つまり、帰還電圧Ｖｆｂが電圧Ｖ１１）の際のバーストモードＭ２の波形の一例である。この場合において、デジタル制御回路１５０は、所定周期Ｔｘ（例えば、１０ｍｓ）のうち、スイッチング期間Ｔ１を初期値である期間Ｔｉ（例えば、６ｍｓ）とし、停止期間Ｔ２を、所定周期Ｔｘから期間Ｔｉを減算した期間（例えば、４ｍｓ）とする。つまり、本実施形態では、停止期間Ｔ２は、Ｔｘ－Ｔ１（＝Ｔｘ－Ｔｉ）となる。

【0102】

例えば、負荷１１の消費電力が減少し、出力電圧Ｖｏｕｔが電圧Ｖ１から高くなると（つまり、帰還電圧Ｖｆｂが電圧Ｖ１１から低くなると）、デジタル制御回路１５０は、スイッチング期間Ｔ１を期間Ｔｉから徐々に短くする（図１１（ｂ）参照）。

【0103】

また、本実施形態では、バーストモードＭ２において、スイッチング期間Ｔ１と、停止期間Ｔ２とで定まる周期は、所定周期Ｔｘで一定である。したがって、スイッチング期間Ｔ１が短くなると、ＤＣ－ＤＣコンバータ１０における１次側から、２次側へ伝えられる電力も小さくなる。この結果、出力電圧Ｖｏｕｔの上昇を抑制することが可能となる。

【0104】

仮に負荷１１の消費電力が更に減少し、出力電圧Ｖｏｕｔが電圧Ｖ２なると（つまり、帰還電圧Ｖｆｂが電圧Ｖ１２まで低下すると）、例えば図６、及び図１１（ｃ）に示すように、デジタル制御回路１５０は、スイッチング期間Ｔ１を徐々に短くすることを停止する。具体的には、デジタル制御回路１５０は、出力電圧Ｖｏｕｔが電圧Ｖ２から電圧Ｖ３までの範囲（つまり、帰還電圧Ｖｆｂが電圧Ｖ１２から電圧Ｖ１３の範囲）においては、スイッチング期間Ｔ１として、帰還電圧Ｖｆｂが電圧Ｖ１２の際のスイッチング期間Ｔ１である期間Ｔｆを維持する。なお、所定周期Ｔｘ（例えば、１０ｍｓ）のうち、スイッチング期間Ｔ１である期間Ｔｆは、例えば２ｍｓであるため、停止期間Ｔ２は、８ｍｓとなる。

【0105】

このように、本実施形態では、出力電圧Ｖｏｕｔが電圧Ｖ２より高くなると、バーストモードＭ２において、スイッチング期間Ｔ１が期間Ｔｆに固定されることになる。仮に、スイッチング期間Ｔ１がゼロとなり、ＮＭＯＳトランジスタ３１，３２のスイッチングが長時間停止されると、例えば、トランス３３の各コイルや、ＮＭＯＳトランジスタ３１，３２の寄生容量等が放電されてしまうことがある。このような場合、ＤＣ－ＤＣコンバータ１０がスイッチング動作を再開した際、不要なノイズが発生し、ＤＣ－ＤＣコンバータ１０の動作が不安定となることがある。

【0106】

本実施形態のＤＣ－ＤＣコンバータ１０は、出力電圧Ｖｏｕｔが電圧Ｖ２より高くなった場合であっても、スイッチング期間Ｔ１がゼロとならないため、ノイズの発生を抑制しつつ、ＤＣ－ＤＣコンバータ１０の動作を安定化することができる。

【0107】

なお、スイッチング期間Ｔ１は、「第１期間」に相当し、停止期間Ｔ２は、「第２期間」に相当し、期間Ｔｆは、「所定期間」に相当する。なお、期間Ｔｆは、出力電圧Ｖｏｕｔのレベルが電圧Ｖ２のレベルとなる際のスイッチング期間Ｔ１である。

【0108】

＜＜出力電圧Ｖｏｕｔが電圧Ｖ３より高い場合＞＞
また、負荷１１の消費電力が減少し、出力電圧Ｖｏｕｔが電圧Ｖ３より高くなると（つまり、帰還電圧Ｖｆｂが電圧Ｖ１３まで低下すると）、例えば図６に示すように、デジタル制御回路１５０は、ＮＭＯＳトランジスタ３１，３２のスイッチングを停止すべく、Ｌレベルの駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。

【0109】

＝＝＝負荷１１が軽負荷の状態＝＝＝
つぎに、負荷１１が軽負荷の状態、つまり、図６において負荷１１の消費電力が３％以下の場合について説明する。なお、デジタル制御回路１５０は、負荷１１の消費電力が３％以下であることを、電圧Ｖｃａに基づいて判定する。

【0110】

まず、負荷１１が軽負荷の状態において、所定の条件を満たす場合では、デジタル制御回路１５０は、ＮＭＯＳトランジスタ３１,３２のスイッチングが停止されるよう、Ｌレベルの駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。

【0111】

ここで、「所定の条件を満たす場合」とは、出力電圧Ｖｏｕｔが電圧Ｖ３より高い場合（つまり、帰還電圧Ｖｆｂが電圧Ｖ１３より低い場合）と、出力電圧Ｖｏｕｔが電圧Ｖ０より低い場合（つまり、帰還電圧Ｖｆｂが電圧Ｖ１０より高い場合）とである。

【0112】

また、負荷１１が軽負荷の状態において、出力電圧Ｖｏｕｔが電圧Ｖ０より高く、電圧Ｖ４より低い場合（つまり、帰還電圧Ｖｆｂが電圧Ｖ１０より低く、電圧Ｖ１４より高い場合）、デジタル制御回路１５０は、上述した通常モードＭ１に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。

【0113】

本実施形態の電圧Ｖ４のレベルは、出力電圧Ｖｏｕｔの目的レベルより高く、バーストモードＭ２が開始される電圧Ｖ１のレベルより低い。この結果、負荷１１が軽負荷の状態であっても、出力電圧Ｖｏｕｔが比較的高い電圧Ｖ４（＜Ｖ１）とならない場合、ＤＣ－ＤＣコンバータ１０は、通常モードＭ１で動作することになる。

【0114】

一方、負荷１１が軽負荷の状態において、出力電圧Ｖｏｕｔが電圧Ｖ４より高く、電圧Ｖ３より低い場合（つまり、帰還電圧Ｖｆｂが電圧Ｖ１４より低く、電圧Ｖ１３より高い場合）、デジタル制御回路１５０は、バーストモードＭ３に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。ここで、バーストモードＭ３は、ＮＭＯＳトランジスタ３１，３２が連続的にスイッチングされるスイッチング期間Ｔ１と、ＮＭＯＳトランジスタ３１，３２のスイッチングが停止される停止期間Ｔ２と、が繰り返される動作モードである。

【0115】

バーストモードＭ３では、バーストモードＭ２と異なり、図５に示すように、スイッチング周期Ｔｓｗは、電圧Ｖｗ、及び入力電圧Ｖｉｎに基づいて定められる。具体的には、図２のデジタル制御回路１５０は、バーストモードＭ３の際、図３に示す検出回路１４０の検出結果（電圧Ｖｃ１，Ｖｃ２）に基づいて、駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。この結果、デジタル制御回路１５０は、図４で説明したように、電圧Ｖｃ１がＨレベルとなると、Ｈレベルの駆動信号Ｖｄｒ１を出力し、電圧Ｖｃ２がＨレベルとなると、Ｈレベルの駆動信号Ｖｄｒ２を出力する。

【0116】

また、デジタル制御回路１５０は、図５に示すように、バーストモードＭ３で動作する際、帰還電圧Ｖｆｂに基づいて、スイッチング期間Ｔ１を定める。図１２は、デジタル制御回路１５０がバーストモードＭ３で動作している際のスイッチング期間Ｔ１と、停止期間Ｔ２とについて説明するための図である。

【0117】

例えば、時刻ｔ１０に、帰還電圧Ｖｆｂが上昇し、所定レベルの電圧Ｖ２０となると、デジタル制御回路１５０は、バーストモードＭ３に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を生成する。この結果、ＮＭＯＳトランジスタ３１，３２のスイッチングがされることになる。

【0118】

時刻ｔ１０にＮＭＯＳトランジスタ３１，３２が駆動されると、出力電圧Ｖｏｕｔは上昇するため、時刻ｔ１０から若干遅れて帰還電圧Ｖｆｂは低下する。そして、例えば、時刻ｔ１１に、帰還電圧Ｖｆｂが低下して所定レベルの電圧Ｖ２１となると、駆動信号Ｖｄｒ１，Ｖｄｒ２の生成は停止される。なお、時刻ｔ１０から時刻ｔ１１までの期間は、「スイッチング期間Ｔ１」となる。

【0119】

この結果、ＮＭＯＳトランジスタ３１，３２のスイッチングも停止されるため、出力電圧Ｖｏｕｔは低下する。そして、時刻ｔ１１から若干遅れて帰還電圧Ｖｆｂが上昇し、例えば時刻ｔ１２に、帰還電圧Ｖｆｂが電圧Ｖ２０となると、バーストモードＭ３に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２が生成される。この結果、このタイミングにて、再度ＮＭＯＳトランジスタ３１，３２が駆動される。なお、時刻ｔ１１から時刻ｔ１２までの期間は、「停止期間Ｔ２」となる。

【0120】

また、時刻ｔ１２以降、時刻ｔ１０～時刻１２までの動作が繰り返される。このように、デジタル制御回路１５０は、帰還電圧Ｖｆｂに応じたスイッチング期間Ｔ１において、バーストモードＭ３で動作する。したがって、本実施形態では、ＤＣ－ＤＣコンバータ１０の消費電力を抑制しつつ、負荷１１が軽負荷状態において、出力電圧Ｖｏｕｔの上昇を抑えることができる。なお、電圧Ｖ２０は、電圧Ｖ１４に近いが電圧Ｖ１４よりも低い所定の電圧であり、電圧Ｖ２１は、電圧Ｖ１３に近いが電圧Ｖ１４よりも高い所定の電圧である。

【0121】

＝＝＝負荷１１の消費電力が低下した際の動作モードの一例＝＝＝
図１３は、負荷１１の消費電力が低下した際のデジタル制御回路１５０の動作モードの一例を示す図である。ここでは、時刻ｔ３０以前にいて、ＤＣ－ＤＣコンバータ１０は、通常モードＭ１で動作し、目的レベルの出力電圧Ｖｏｕｔを生成していることとする。

【0122】

時刻ｔ３０において、負荷１１の消費電力が低下すると、出力電圧Ｖｏｕｔは目的レベルより上昇する。なお、ここでは、負荷１１は、軽負荷状態（つまり、定格の３％）よりも重い負荷であることとする。出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂは、目的レベルに対応する電圧Ｖ１５から低下する。

【0123】

そして、時刻ｔ３１に、帰還電圧Ｖｆｂが電圧Ｖ１１となると、デジタル制御回路１５０の動作モードは、通常モードＭ１から、バーストモードＭ２となる。この結果、図１１（ａ）で示したように、所定周期Ｔｘで、スイッチング期間Ｔ１及び停止期間Ｔ２が繰り返されることになる。

【0124】

また、時刻ｔ３１以降、帰還電圧Ｖｆｂは徐々に低下するため、デジタル制御回路１５０は、図１１（ｂ）で示すように、所定周期Ｔｘにおいて、スイッチング期間Ｔ１を徐々に短くする。この結果、ＤＣ－ＤＣコンバータ１０の１次側から２次側へ伝えられる電力が小さくなるため、例えば出力電圧Ｖｏｕｔの上昇が抑制される。

【0125】

また、時刻ｔ３２に、帰還電圧Ｖｆｂが電圧Ｖ１２となると、デジタル制御回路１５０は、図１１（ｃ）で示すように、所定周期Ｔｘにおいて、スイッチング期間Ｔ１を最小の期間Ｔｆとする。この結果、時刻ｔ３２以降、帰還電圧Ｖｆｂが電圧Ｖ１２から低下しても、スイッチング期間Ｔ１が短くなることはない。

【0126】

その後出力電圧Ｖｏｕｔが低下すると、帰還電圧Ｖｆｂは上昇し、時刻ｔ３３に電圧Ｖ１２となる。この結果、時刻ｔ３３以降、デジタル制御回路１５０は、スイッチング期間Ｔ１を帰還電圧Ｖｆｂの上昇に応じて長くする。そして、時刻ｔ３４において、帰還電圧Ｖｆｂが電圧Ｖ１１となると、デジタル制御回路１５０の動作モードは、バーストモードＭ２から、通常モードＭ１に変化する。

【0127】

上述のように、デジタル制御回路１５０は、通常モードＭ１において、出力電圧Ｖｏｕｔが目的レベルより高い場合、出力電圧Ｖｏｕｔを目的レベルとする駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。この結果、ＤＣ－ＤＣコンバータ１０の出力電圧Ｖｏｕｔは、目的レベルとなる。

【0128】

＝＝＝まとめ＝＝＝
以上、本実施形態のＤＣ－ＤＣコンバータ１０について説明した。制御ＩＣ５０のデジタル制御回路１５０は、出力電圧Ｖｏｕｔが電圧Ｖ１より低い場合、通常モードＭ１に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力し、出力電圧Ｖｏｕｔが電圧Ｖ１より高くなると、バーストモードＭ２に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する（図６参照）。そして、例えば、図５に示すように、通常モードＭ１、及びバーストモードＭ２のそれぞれにおいて、駆動信号Ｖｄｒ１，Ｖｄｒ２のスイッチング周期Ｔｓｗは、同じ方式で生成される。そして、デジタル制御回路１５０は、出力電圧Ｖｏｕｔが電圧Ｖ１より高くなるにつれて、例えば、図１１（ｂ）に示すように、スイッチング期間Ｔ１を短くする。したがって、本実施形態では、負荷１１の状態が変化し、ＤＣ－ＤＣコンバータ１０の動作モードが変化した場合であっても、ＤＣ－ＤＣコンバータ１０を安定に動作させることができる。

【0129】

また、デジタル制御回路１５０は、出力電圧Ｖｏｕｔが電圧Ｖ１より高い電圧Ｖ２になると、例えば、図１１（ｃ）に示すように、スイッチング期間Ｔ１の短縮を停止する。したがって、出力電圧Ｖｏｕｔが、電圧Ｖ２より高くなった場合であっても、デジタル制御回路１５０は、バーストモードＭ２のスイッチング期間Ｔ１を期間Ｔｆに固定することになる。この結果、本実施形態では、出力電圧Ｖｏｕｔの上昇を抑制しつつ、ＮＭＯＳトランジスタ３１，３２のスイッチングが停止されることを防ぐことができる。

【0130】

また、デジタル制御回路１５０は、出力電圧Ｖｏｕｔが電圧Ｖ３になると、ＮＭＯＳトランジスタ３１，３２のスイッチングを停止させるためのＬレベルの駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。この結果、出力電圧Ｖｏｕｔが異常に高くなることを防ぐことができる。

【0131】

また、デジタル制御回路１５０は、例えば負荷１１が軽負荷状態となると、バーストモードＭ１と異なるバーストモードＭ２に対応する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力しても良い。このような場合、負荷１１が軽負荷状態の場合と、軽負荷状態でない場合とで、異なるバーストモードが用いられることになるため、ＤＣ－ＤＣコンバータ１０は、負荷１１の状態に応じて最適なバーストモードを選択することができる。

【0132】

また、デジタル制御回路１５０は、負荷１１が軽負荷状態となり、かつ、出力電圧Ｖｏｕｔが電圧Ｖ４より高くなると、バーストモードＭ２で動作する。したがって、デジタル制御回路１５０は、負荷１１が軽負荷状態であっても、出力電圧Ｖｏｕｔが低い場合は、通常モードＭ１で動作するため、動作モードが必要以上に切り替えられることを防ぐことができる。

【0133】

また、デジタル制御回路１５０は、負荷１１の消費電力が定格電力の５％以下（ここでは、例えば、３％）となると、バーストモードＭ２で動作する。本実施形態では、特に負荷１１が軽負荷の状態において、バーストモードＭ１とは異なるバーストモードＭ２が用いられる条件を設定できるため、軽負荷状態におけるＤＣ－ＤＣコンバータ１０の変換効率を特に向上させることができる。

【0134】

また、デジタル制御回路１５０は、バーストモードＭ２で動作する際、端子ＶＷの電圧Ｖｗに基づいて、スイッチング周期Ｔｓｗを定めている。

【0135】

また、デジタル制御回路１５０は、バーストモードＭ２で動作する際、電圧Ｖｗと、入力電圧Ｖｉｎとに基づいて、スイッチング周期Ｔｓｗを定めている。例えば、ＤＣ－ＤＣコンバータ１０の入力電圧Ｖｉｎが高くなると、１次コイル、及び補助コイルＬ４に発生する電圧も高くなり、２次側に伝達される電力も増加する。したがって、本実施形態では、バーストモードＭ２において、入力電圧Ｖｉｎのレベルに合わせ、適切に２次側に電力を伝達することができる。

【0136】

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

【符号の説明】

【0137】

１０ ＤＣ－ＤＣコンバータ
１１ 負荷
３０，３４，３５，４２，６１，６２，６６，６７ コンデンサ
３１，３２ ＮＭＯＳトランジスタ
３３ トランス
３６，６３，６４，１１０，１２０，１２１，２００，２０１ 抵抗
３７ 制御ブロック
４０，４１，６０ ダイオード
４３ 定電圧回路
４４ 発光ダイオード
５０ 制御ＩＣ
６５ フォトトランジスタ
１００，１１１，１３１ ＡＤコンバータ
１２２，２１２，２１３ コンパレータ
１３０ 負荷検出回路
１４０ 検出回路
１５０ デジタル制御回路
１５１ 駆動回路
２１０，２１１ ＤＡコンバータ
ＶＣＣ，ＢＯ，ＶＷ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯ 端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】