特開 2024-48252 炭化珪素半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024048252

(43)【公開日】2024-04-08

(54)【発明の名称】炭化珪素半導体装置

(51)【国際特許分類】

   H01L 29/861 20060101AFI20240401BHJP

   H01L 29/872 20060101ALI20240401BHJP

   H01L 29/47 20060101ALI20240401BHJP

   H01L 29/41 20060101ALI20240401BHJP

【ＦＩ】

H01L29/91 K

H01L29/86 301D

H01L29/86 301F

H01L29/48 D

H01L29/44 S

H01L29/48 F

H01L29/91 F

H01L29/91 D

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2022154184

(22)【出願日】2022-09-27

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】橋爪 悠一

【テーマコード（参考）】

4M104

【Ｆターム（参考）】

4M104AA03

4M104BB14

4M104BB19

4M104BB21

4M104BB39

4M104CC01

4M104CC03

4M104DD33

4M104DD37

4M104DD84

4M104DD96

4M104FF03

4M104FF09

4M104FF10

4M104FF11

4M104FF13

4M104FF27

4M104FF35

4M104GG02

4M104GG03

4M104HH16

(57)【要約】

【課題】低抵抗のオーミック電極を形成することで、低いＶｆ特性を維持しつつ、サージ電流耐量が高くでき、リーク電流を減少できる炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置は、活性領域１０と、第１導電型領域１２と、終端領域２０とを備える。活性領域１０に、トレンチ２５内部の第１の第２導電型領域１３ａ、第１シリサイド膜３３ａと、隣り合うトレンチ２５間に第２の第２導電型領域１３ｂ、第２シリサイド膜３３ｂと、第１電極１４とを有し、終端領域２０に第３の第２導電型領域２１を有する。活性領域１０は、第１電極１４がシリサイド膜３３ａ、３３ｂとオーミック接合するオーミック領域、第１電極１４が第２導電型領域１３ａ、１３ｂと接触する無効領域、第１電極１４が第１導電型領域１２とショットキー接合するショットキー領域から構成される。オーミック領域、無効領域およびショットキー領域はストライプ形状に設けられる。
【選択図】図１

【特許請求の範囲】

【請求項1】

炭化珪素からなる半導体基板に設けられた活性領域と、
前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、
前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、
前記活性領域において前記第１導電型領域のおもて面から前記第１導電型領域の内部に設けられた第１トレンチと、
前記活性領域において前記第１導電型領域に接して前記第１トレンチの底部に設けられた第１の第２導電型領域と、
前記第１の第２導電型領域にオーミック接合する第１シリサイド膜と、
前記活性領域において前記第１導電型領域に接して、隣り合う前記第１トレンチ間に設けられた第２の第２導電型領域と、
前記第２の第２導電型領域にオーミック接合する第２シリサイド膜と、
前記第１シリサイド膜、前記第１の第２導電型領域、前記第２シリサイド膜、前記第２の第２導電型領域および前記第１導電型領域に接触する第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
前記終端領域に設けられた、前記活性領域を囲む第３の第２導電型領域と、
を備え、
前記活性領域は、前記第１電極が前記第１シリサイド膜および前記第２シリサイド膜とオーミック接合するオーミック領域と、前記第１電極が前記第１の第２導電型領域および前記第２の第２導電型領域と接触する無効領域と、前記第１電極が前記第１導電型領域とショットキー接合するショットキー領域と、から構成され、
前記オーミック領域、前記無効領域および前記ショットキー領域は、ストライプ形状に設けられることを特徴とする炭化珪素半導体装置。

【請求項2】

前記第３の第２導電型領域は、前記半導体基板の表面層に設けられ、
前記第３の第２導電型領域の側壁は、前記終端領域に最も近い前記第１トレンチの側壁を覆い、前記第１の第２導電型領域と接することを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記第３の第２導電型領域は、前記半導体基板の表面層に設けられ、
前記第３の第２導電型領域の前記第２主面側の面は、第２の第２導電型領域の前記第２主面側の面よりも深いことを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項4】

前記終端領域に最も近い前記第１トレンチは、他の前記第１トレンチよりも浅いことを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項5】

前記活性領域を囲み、前記第１トレンチと接続する第２トレンチを有し、
前記第３の第２導電型領域は、前記第２トレンチの底部に設けられることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項6】

、
前記第３の第２導電型領域は、前記第１の第２導電型領域に接続することを特徴とする請求項５に記載の炭化珪素半導体装置。

【請求項7】

前記終端領域に第４の第２導電型領域が設けられ、
前記第４の第２導電型領域は、前記第２トレンチの底部に設けられることを特徴とする請求項５に記載の炭化珪素半導体装置。

【請求項8】

前記終端領域に第４の第２導電型領域が設けられ、
前記第４の第２導電型領域は、前記半導体基板の表面層に設けられ、
前記第４の第２導電型領域は、前記第２トレンチの側壁を覆い、前記第３の第２導電型領域に接続することを特徴とする請求項５に記載の炭化珪素半導体装置。

【請求項9】

前記ショットキー領域は、前記第１トレンチの側壁で前記第１電極が前記第１導電型領域と接触する領域であることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項10】

前記第１の第２導電型領域は、長手方向で前記第３の第２導電型領域との間に、前記第１シリサイド膜を設けない第２導電型無効領域を有することを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項11】

前記炭化珪素半導体装置はダイオードであることを特徴とする請求項１に記載の炭化珪素半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置に関する。

【背景技術】

【0002】

炭化珪素（ＳｉＣ）半導体は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える半導体装置（以下、炭化珪素半導体装置とする）を作製（製造）可能な半導体材料として注目されている。特に、炭化珪素半導体は、シリコン半導体と比べて、絶縁破壊電界強度が大きい、熱伝導率が高いという特長を活かして高耐圧（例えば１７００Ｖ以上）半導体装置への応用が期待されている。

【0003】

炭化珪素半導体装置がダイオード（以下、炭化珪素ダイオードとする）である場合、ｎ^-型ドリフト領域を構成するｎ^-型エピタキシャル層の設計仕様を薄い厚さおよび高い不純物濃度に設定可能であることから、耐圧３３００Ｖクラス程度までの炭化珪素ダイオードはショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）構造とすることが一般的である。

【0004】

通常、ＳＢＤ構造では、半導体基板とおもて面電極との接合面での電界強度が高く、逆方向電圧印加時にショットキー障壁を電子がトンネリングすることに起因する逆方向リーク電流増大、または炭化珪素固有の表面欠陥に起因する逆方向リーク電流増大という問題がある。このため、半導体基板のおもて面側にショットキー接合とｐｎ接合とを混在させたＪｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ（ＪＢＳ）構造を採用した炭化珪素ダイオードが提案されている。

【0005】

従来のＳＢＤ構造の炭化珪素ダイオードの構造について、ＪＢＳ構造を採用した炭化珪素ダイオードの構造について説明する。図２７は、従来の炭化珪素半導体装置の構造を示す断面図である。

【0006】

図２７に示す従来の炭化珪素半導体装置１４０は、活性領域１１０において半導体基板１３０のおもて面側に、ｎ^-型ドリフト領域１１２とおもて面電極１１４を構成するチタン膜１３１とのショットキー接合によるＳＢＤ構造と、ｐ⁺型領域１１３とｎ^-型ドリフト領域１１２とのｐｎ接合と、を混在させたＪＢＳ構造の縦型の炭化珪素ダイオードである。また、おもて面電極１１４の最下層としてニッケルシリサイド膜１３３がｐ⁺型領域１１３上に設けられる。

【0007】

従来の炭化珪素半導体装置１４０のショットキー接合は、半導体基板１３０のおもて面に露出されたｎ^-型ドリフト領域１１２と、半導体基板１３０のおもて面上に設けられたチタン膜１３１とアルミニウム合金膜１３２で構成されるおもて面電極１１４と、で形成されている。半導体基板１３０は、炭化珪素からなるｎ⁺型出発基板１１１のおもて面上に、ｎ^-型ドリフト領域１１２となるｎ^-型エピタキシャル層を積層したエピタキシャル基板である。ｎ⁺型出発基板１１１は、ｎ⁺型カソード領域である。半導体基板１３０の裏面の全面に裏面電極１１９が設けられ、ｎ⁺型出発基板１１１に電気的に接続されている。符号１１５、１２０、１２１、１２２は、それぞれ、フィールド酸化膜、エッジ終端領域、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）およびＪＴＥ構造を構成するｐ^-型領域である。

【0008】

ｐ⁺型領域１１３は、活性領域１１０において半導体基板１３０のおもて面の表面領域に選択的に設けられている。隣り合うｐ⁺型領域１１３間において半導体基板１３０のおもて面には、ｎ^-型ドリフト領域１１２が露出されている。ｐ⁺型領域１１３とｎ^-型ドリフト領域１１２とで半導体基板１３０のおもて面にｐｎ接合が形成されている。隣り合うｐ⁺型領域１１３間のｎ^-型ドリフト領域１１２は、半導体基板１３０のおもて面上に設けられたおもて面電極１１４の最下層のチタン膜１３１とのショットキー接合を形成する。

【0009】

図２８は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図２８に示すように、活性領域１１０においてｐ⁺型領域１１３およびニッケルシリサイド膜１３３は、ストライプ形状に設けられ、端部で、ｐ⁺型領域１１３はＦＬＲ１２１に接続し、活性領域１１０のニッケルシリサイド膜１３３は、ＦＬＲ１２１上のニッケルシリサイド膜１３３に接続する。

【0010】

このような構造とすることで、順方向に定格電流が流れる場合、ｐ⁺型領域１１３以外のｎ^-型ドリフト領域１１２のショットキー接合領域で電流が流れる。さらに、落雷などでサージ電流が流れる場合、ショットキー接合領域だけでは電流を流すことができないため、ｐ⁺型領域１１３がバイポーラ動作を行い、電流が流れるようになる。また、ｐ⁺型領域１１３上に、オーミック領域となるニッケルシリサイド膜１３３を設けることにより、ｐ⁺型領域１１３のみのストライプ構造より、バイポーラ動作が容易になる。

【0011】

また、逆バイアス時の素子破壊の抑制を可能とするため、素子領域に形成されたトレンチの底部にｐ型領域を設けるトレンチ型ＪＢＳを有する半導体装置が提案されている（例えば、下記特許文献１参照）。

【0012】

また、側壁に内蔵ＳＢＤを形成したコンタクトトレンチの幅を狭化でき、オン抵抗を低減するため、ショットキー金属は、コンタクトトレンチの内部に埋め込まれ、コンタクトトレンチの側壁にｎ^-型ドリフト層とのショットキー接合を形成し、コンタクトトレンチの底部にｐ⁺型領域を設ける半導体装置が提案されている（例えば、下記特許文献２参照）。

【先行技術文献】

【特許文献】

【0013】

【特許文献1】特許第６４００５４４号公報

【特許文献2】特許第６９３０１９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0014】

しかしながら、ｐ⁺型領域１１３にサージ電流が流れる場合、ｐ⁺型領域１１３のコンタクト抵抗により、ｐ⁺型領域１１３のバイポーラ動作が遅れ、半導体素子が発熱して、破壊されてしまう場合がある。さらに、通常のｐ⁺型領域１１３のストライプ構造とは別に、ｐ⁺型領域を設ける場合、ｎ^-型ドリフト領域１１２のショットキー接合領域の面積が減少し、定格電流時の順方向電圧Ｖｆが大きくなり、オン電圧が高くなってしまう。このように、サージ電流耐量（ＩＦＳＭ）確保のため、ｐ⁺型領域１１３の面積を増やすと、Ｖｆが増加してしまうというトレードオフがある。さらに、ドット構造等の半導体素子上のオーミック領域がそれぞれ独立している構造では、抵抗の偏りがあり、局所的に発熱しやすくサージ耐量の確保が難しいという課題がある。

【0015】

この発明は、上述した従来技術による問題点を解消するため、低抵抗のオーミック電極を形成することで、低いＶｆ特性を維持しつつ、サージ電流耐量が高くでき、リーク電流を減少できる炭化珪素半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0016】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板に活性領域が設けられる。前記半導体基板に、前記活性領域の周囲を囲む終端領域が設けられる。前記半導体基板の内部に、前記半導体基板の第１主面に露出された第１導電型領域が設けられる。前記活性領域において前記第１導電型領域のおもて面から前記第１導電型領域の内部に第１トレンチが設けられる。前記活性領域において前記第１導電型領域に接して前記第１トレンチの底部に第１の第２導電型領域が設けられる。前記第１の第２導電型領域にオーミック接合する第１シリサイド膜が設けられる。前記活性領域において前記第１導電型領域に接して、隣り合う前記第１トレンチ間に第２の第２導電型領域が設けられる。前記第２の第２導電型領域にオーミック接合する第２シリサイド膜が設けられる。前記第１シリサイド膜、前記第１の第２導電型領域、前記第２シリサイド膜、前記第２の第２導電型領域および前記第１導電型領域に接触する第１電極が設けられる。前記半導体基板の第２主面に第２電極が設けられる。前記終端領域に、前記活性領域を囲む第３の第２導電型領域が設けられる。前記活性領域は、前記第１電極が前記第１シリサイド膜および前記第２シリサイド膜とオーミック接合するオーミック領域と、前記第１電極が前記第１の第２導電型領域および前記第２の第２導電型領域と接触する無効領域と、前記第１電極が前記第１導電型領域とショットキー接合するショットキー領域と、から構成される。前記オーミック領域、前記無効領域および前記ショットキー領域は、ストライプ形状に設けられる。

【0017】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第３の第２導電型領域は、前記半導体基板の表面層に設けられ、前記第３の第２導電型領域の側壁は、前記終端領域に最も近い前記第１トレンチの側壁を覆い、前記第１の第２導電型領域と接することを特徴とする。

【0018】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第３の第２導電型領域は、前記半導体基板の表面層に設けられ、前記第３の第２導電型領域の前記第２主面側の面は、第２の第２導電型領域の前記第２主面側の面よりも深いことを特徴とする。

【0019】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記終端領域に最も近い前記第１トレンチは、他の前記第１トレンチよりも浅いことを特徴とする。

【0020】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記活性領域を囲み、前記第１トレンチと接続する第２トレンチを有し、前記第３の第２導電型領域は、前記第２トレンチの底部に設けられることを特徴とする。

【0021】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第３の第２導電型領域は、前記第１の第２導電型領域に接続することを特徴とする。

【0022】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記終端領域に第４の第２導電型領域が設けられ、前記第４の第２導電型領域は、前記第２トレンチの底部に設けられることを特徴とする。

【0023】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記終端領域に第４の第２導電型領域が設けられ、前記第４の第２導電型領域は、前記半導体基板の表面層に設けられ、前記第４の第２導電型領域は、前記第２トレンチの側壁を覆い、前記第３の第２導電型領域に接続することを特徴とする。

【0024】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ショットキー領域は、前記第１トレンチの側壁で前記第１電極が前記第１導電型領域と接触する領域であることを特徴とする。

【0025】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１の第２導電型領域は、長手方向で前記第３の第２導電型領域との間に、前記第１シリサイド膜を設けない第２導電型無効領域を有することを特徴とする。

【0026】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素半導体装置はダイオードであることを特徴とする。

【0027】

上述した発明によれば、トレンチ間のｎ^-型ドリフト領域（第１導電型領域）の表面部および底部にｐ⁺型領域（第１、第２の第２導電型領域）が設けられている。このように、オーミック領域の面積を広げることで、サージ時にｐ⁺型領域へ電流が流れやすくなり、サージ耐量（ＩＦＳＭ）を確保することが可能になっている。また、ＦＬＲ（第３の第２導電型領域）の側壁は、エッジ終端領域に最も近いトレンチの側壁を覆い、第１ｐ⁺型領域（第１の第２導電型領域）と接する。これにより、エッジ終端領域に最も近いトレンチから、逆バイアス時にショットキー領域から電流が漏れることを防ぐことができる。

【発明の効果】

【0028】

本発明にかかる炭化珪素半導体装置によれば、低抵抗のオーミック電極を形成することで、低いＶｆ特性を維持しつつ、サージ電流耐量を高くでき、リーク電流を減少できるという効果を奏する。

【図面の簡単な説明】

【0029】

【図1】実施の形態１にかかる炭化珪素半導体装置の構造を示す図２のＡ－Ａ’断面図である。

【図2】実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。

【図3】図１および図２の破線Ｓに囲まれた領域Ｓの詳細構造を示す断面図である。

【図4】実施の形態１にかかる炭化珪素半導体装置の構造を示す図２のＢ－Ｂ’断面図である。

【図5】実施の形態１にかかる炭化珪素半導体装置の構造を示す図２のＣ－Ｃ’断面図である。

【図6】実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。

【図7】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。

【図8】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。

【図9】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。

【図10】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。

【図11】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。

【図12】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。

【図13】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その７）。

【図14】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その８）。

【図15】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その９）。

【図16】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１０）。

【図17】実施の形態２にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。

【図18】実施の形態２にかかる炭化珪素半導体装置の構造を示す図１７のＡ－Ａ’断面図である。

【図19】実施の形態２にかかる炭化珪素半導体装置の構造を示す図１７のＢ－Ｂ’断面図である。

【図20】実施の形態２にかかる炭化珪素半導体装置の構造を示す図１７のＣ－Ｃ’断面図である。

【図21】実施の形態３にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。

【図22】実施の形態３にかかる炭化珪素半導体装置の構造を示す図２１のＡ－Ａ’断面図である。

【図23】実施の形態３にかかる炭化珪素半導体装置の構造を示す図２１のＢ－Ｂ’断面図である。

【図24】実施の形態３にかかる炭化珪素半導体装置の構造を示す図２１のＣ－Ｃ’断面図である。

【図25】実施の形態３にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である（その１）。

【図26】実施の形態３にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である（その２）。

【図27】従来の炭化珪素半導体装置の構造を示す断面図である。

【図28】従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。

【発明を実施するための形態】

【0030】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数を表している。

【0031】

（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す図２のＡ－Ａ’断面図である。図２は、実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１および図２に示す実施の形態１にかかる炭化珪素半導体装置４０は、活性領域１０において半導体基板３０のおもて面（第１主面）側に、おもて面電極（第１電極）１４とｎ^-型ドリフト領域（第１導電型領域）１２とのショットキー接合で構成されたＳＢＤ構造と、ｐ⁺型領域１３とｎ^-型ドリフト領域１２とのｐｎ接合で構成されたｐｎダイオードと、を混在させたＪＢＳ構造の炭化珪素ダイオードである。

【0032】

活性領域１０の面内において、半導体基板３０のおもて面側の表面領域には、ｐｎダイオードを構成する１つ以上のｐ⁺型領域１３が選択的に設けられている。また、活性領域１０の面内において、トレンチ（第１トレンチ）２５が設けられており、ｐ⁺型領域１３は、トレンチ２５の底に設けられた第１ｐ⁺型領域（第１の第２導電型領域）１３ａと、隣り合うトレンチ２５間に挟まれたメサ部の表面に設けられた第２ｐ⁺型領域（第２の第２導電型領域）１３ｂからなる。第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂは、活性領域１０の面内において略均一なパターンで略均等に配置される。図２に示すように、第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂは、例えば半導体基板３０のおもて面に平行な同一方向に延在するストライプ状に配置され、ストライプ状に延在する長手方向と直交する短手方向に互いに接して交互に繰り返し配置されている。第１ｐ⁺型領域１３ａと第２ｐ⁺型領域１３ｂは深さが異なり、それぞれ接続していないため、図２では、それぞれの間に隙間を記載している。ｎ^-型ドリフト領域１２は、トレンチ２５の側壁に露出し、おもて面電極１４とショットキー接合を形成する。

【0033】

活性領域１０は、炭化珪素ダイオードがオン状態のときに電流が流れる領域である。活性領域１０は、例えば略矩形状の平面形状を有し、半導体基板３０の略中央に配置されている。エッジ終端領域２０は、活性領域１０と半導体基板３０の端部との間の領域であり、活性領域１０の周囲を囲む。エッジ終端領域２０は、ｎ^-型ドリフト領域１２の、半導体基板３０のおもて面側の電界を緩和し耐圧を保持する領域である。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。

【0034】

エッジ終端領域２０には、接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造などの耐圧構造が配置される。ＪＴＥ構造は、内側（半導体基板３０の中央側）から外側（半導体基板３０の端部側）へ離れるにしたがって不純物濃度の低いｐ型領域が配置されるように、不純物濃度の異なる複数のｐ^-型領域（不図示）、ｐ^--型領域（不図示）が活性領域１０の周囲を囲む略矩形状の平面形状の耐圧構造である。

【0035】

また、エッジ終端領域２０のつなぎ領域２０ａに、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）２１が配置されている。図２に示すように、ＦＬＲ２１（第３の第２導電型領域）は、活性領域１０の周囲を略矩形状に囲むｐ⁺型領域であり、エッジ終端領域２０のつなぎ領域２０ａから外側へ延在して後述するｐ^-型領域に接する。図１に示すように、ＦＬＲ２１は、半導体基板３０の表面層に設けられ、トレンチ２５よりも深くなっている。このため、ＦＬＲ２１の側壁は、エッジ終端領域２０に最も近いトレンチ２５の外側の側壁をすべて覆い、第１ｐ⁺型領域１３ａと接する。また、ＦＬＲ２１の下面（第２主面側の面）は、トレンチ２５より深く、第１ｐ⁺型領域１３ａの下面（第２主面側の面）よりも浅くなっている。これにより、エッジ終端領域２０に最も近いトレンチ２５から、逆バイアス時にショットキー領域８２（図３参照）から電流が漏れることを防ぐことができる。図２では、ＦＬＲ２１は１つのみ設けられているが、活性領域１０の周囲を２重に囲む構造であってもよい。ＦＬＲ２１は、ｐ⁺型領域１３と不純物濃度が同じである。

【0036】

エッジ終端領域２０のつなぎ領域２０ａは、活性領域１０と後述するフィールド酸化膜１５との間の領域であり、活性領域１０の周囲を囲み、かつ活性領域１０とエッジ終端領域２０の耐圧構造部とをつなぐ。エッジ終端領域２０の耐圧構造部とは、エッジ終端領域２０のうち、後述するフィールド酸化膜１５の内側端部から半導体基板の端部（チップ端部）までの部分であり、ＪＴＥ構造やｎ⁺型チャネルストッパー領域（不図示）等の所定の耐圧構造が配置される。

【0037】

おもて面電極１４は、活性領域１０において半導体基板３０のおもて面上に設けられている。おもて面電極１４は、ｎ^-型ドリフト領域１２およびｐ⁺型領域１３に接して、ｎ^-型ドリフト領域１２およびｐ⁺型領域１３に電気的に接続されている。半導体基板３０のおもて面上には、パッシベーション膜（不図示）が設けられている。パッシベーション膜は、半導体基板３０のおもて面側の素子構造およびおもて面電極１４を保護する保護膜として機能する。

【0038】

半導体基板３０は、炭化珪素からなるｎ⁺型出発基板１１のおもて面上に、ｎ^-型ドリフト領域１２となるｎ^-型エピタキシャル層を積層したエピタキシャル基板である。ｎ⁺型出発基板１１は、ｎ⁺型カソード領域である。半導体基板３０は、ｎ^-型ドリフト領域１２側の主面（ｎ^-型ドリフト領域１２となるｎ^-型エピタキシャル層の表面）をおもて面とし、ｎ⁺型出発基板１１側の主面（ｎ⁺型出発基板１１の裏面）を裏面（第２主面）とする。

【0039】

エッジ終端領域２０において、半導体基板３０のおもて面側の表面領域には、ＦＬＲ２１、ＪＴＥ構造を構成する１つ以上のｐ型領域（不図示）およびｎ⁺型チャネルストッパー領域（不図示）がそれぞれ選択的に設けられている。ＦＬＲ２１は、エッジ終端領域２０のつなぎ領域２０ａの全域に設けられ、つなぎ領域２０ａから外側へ延在してＪＴＥ構造を構成する１つ以上のｐ型領域に接する。ＦＬＲ２１よりも内側が活性領域１０である。

【0040】

ＪＴＥ構造を構成する１つ以上のｐ型領域は、エッジ終端領域２０のつなぎ領域２０ａから離れて、ＦＬＲ２１の外側に設けられ、ＦＬＲ２１に隣接する。ｎ⁺型チャネルストッパー領域は、ｐ^-型領域よりも外側に、ｐ^-型領域と離れて設けられている。ｎ⁺型チャネルストッパー領域は、半導体基板３０の端部（チップ端部）に露出されている。

【0041】

ＦＬＲ２１、ＪＴＥ構造を構成する１つ以上のｐ型領域およびｎ⁺型チャネルストッパー領域は、半導体基板３０のおもて面とｎ^-型ドリフト領域１２との間に設けられている。ＦＬＲ２１、ＪＴＥ構造を構成する１つ以上のｐ型領域およびｎ⁺型チャネルストッパー領域は、半導体基板３０のおもて面に露出され、かつｎ^-型ドリフト領域１２に接する。ＦＬＲ２１の深さは、例えば、トレンチ２５の深さと同じであってもよいし、トレンチ２５より深くてもよい。ＪＴＥ構造を構成する１つ以上のｐ型領域およびｎ⁺型チャネルストッパー領域の深さは、例えば第２ｐ⁺型領域１３ｂの深さと同じであってもよい。

【0042】

半導体基板３０のおもて面は、フィールド酸化膜１５で覆われている。フィールド酸化膜１５は、例えば熱酸化膜と堆積酸化膜とを順に積層した積層膜であってもよい。熱酸化膜は、半導体基板３０とフィールド酸化膜１５との密着性を向上させることができる。フィールド酸化膜１５が堆積酸化膜を含むことで、フィールド酸化膜１５のすべてを熱酸化膜とする場合よりも短時間でフィールド酸化膜１５を形成することができる。

【0043】

フィールド酸化膜１５には、活性領域１０における半導体基板３０のおもて面のほぼ全面を露出するコンタクトホール１５ａが設けられている。フィールド酸化膜１５のコンタクトホール１５ａの側壁（フィールド酸化膜１５の内側の側面）は、例えば半導体基板３０のおもて面と略直交する。フィールド酸化膜１５のコンタクトホール１５ａは、活性領域１０から、エッジ終端領域２０のつなぎ領域２０ａまでの全域に設けられている。

【0044】

フィールド酸化膜１５のコンタクトホール１５ａには、活性領域１０におけるｎ^-型ドリフト領域１２およびｐ⁺型領域１３と、エッジ終端領域２０におけるＦＬＲ２１の内側の部分と、が露出されている。フィールド酸化膜１５のコンタクトホール１５ａの内部において半導体基板３０のおもて面上に、半導体基板３０のおもて面に沿って、アノード電極として機能するおもて面電極１４が設けられている。

【0045】

おもて面電極１４は、チタン膜３１およびアルミニウム合金膜（アルミニウムを含む金属電極膜）３２を順に積層してなる積層構造を有する。それに加えて、おもて面電極１４は、半導体基板３０おもて面とチタン膜３１との間に選択的に設けられた最下層のニッケルシリサイド（ＮｉＳｉ）膜３３（３３ａ、３３ｂ、３３ｃ）を有する。ニッケルシリサイド膜３３は、アルミニウムを含む。ニッケルシリサイド膜３３は、炭素（Ｃ）を含んでいてもよい。おもて面電極１４は、フィールド酸化膜１５上を外側へ延在していてもよい。

【0046】

チタン膜３１は、コンタクトホール１５ａの内部において半導体基板３０のおもて面の全面に設けられ、ｎ^-型ドリフト領域１２に接する。チタン膜３１の、ｎ^-型ドリフト領域１２との接合箇所は、ｎ^-型ドリフト領域１２とのショットキー接合を形成するショットキー電極である。チタン膜３１は、フィールド酸化膜１５上を外側へ延在し、例えば深さ方向にＦＬＲ２１に対向する位置で終端していてもよい。

【0047】

アルミニウム合金膜３２は、チタン膜３１の全面を覆い、チタン膜３１に電気的に接続され、かつチタン膜３１を介してニッケルシリサイド膜３３に電気的に接続されている。アルミニウム合金膜３２は、フィールド酸化膜１５上をチタン膜３１よりも外側へ延在して、例えば深さ方向にＦＬＲ２１に対向する位置で終端していてもよい。アルミニウム合金膜３２は、例えばアルミニウムシリコン（ＡｌＳｉ）膜である。アルミニウム合金膜３２に代えて、アルミニウム膜が設けられていてもよい。

【0048】

ニッケルシリサイド膜３３は、第１ｐ⁺型領域１３ａとチタン膜３１との間に設けられた第１ニッケルシリサイド膜（第１のシリサイド膜）３３ａと、第２ｐ⁺型領域１３ｂとチタン膜３１との間に設けられた第２ニッケルシリサイド膜（第２のシリサイド膜）３３ｂと、ＦＬＲ２１とチタン膜３１との間に設けられた第３ニッケルシリサイド膜３３ｃと、を有する。第３ニッケルシリサイド膜３３ｃは、略矩形状に設けられ、端部で第２ニッケルシリサイド膜３３ｂと接する。第１ニッケルシリサイド膜３３ａは、第１ｐ⁺型領域１３ａにオーミック接合するオーミック電極であり、第２ニッケルシリサイド膜３３ｂは、第２ｐ⁺型領域１３ｂにオーミック接合するオーミック電極である。第１ニッケルシリサイド膜３３ａおよび第２ニッケルシリサイド膜３３ｂは、サージ電圧印加時に半導体基板３０内に発生して順方向に流れるサージ電流が半導体基板３０内からおもて面電極１４へ引き抜かれる電流量（引き抜き量）を増大させて、サージ電流耐量を向上させる機能を有する。

【0049】

ニッケルシリサイド膜３３は、後述するように、ｐ⁺型領域１３と、半導体基板３０のおもて面上に堆積した金属材料膜５２（図１２参照）との接触箇所において、半導体基板３０の表面領域と金属材料膜５２とを熱処理により反応させることで形成される。

【0050】

図３は、図１および図２の破線Ｓに囲まれた領域Ｓの詳細構造を示す断面図である。図３に示すように、ストライプ形状のトレンチ構造の底部に微細なオーミックのストライプ構造を設けた、トレンチ構造となっている。トレンチ２５は、半導体基板３０のおもて面上に設けられ、トレンチ２５間のｎ^-型ドリフト領域１２の表面部に第２ｐ⁺型領域１３ｂが設けられ、トレンチ２５の底部に第１ｐ⁺型領域１３ａが設けられている。このようにオーミック領域の面積を、活性領域の面積と同等にまで広げる構造としている。オーミック領域の面積を広げることで、サージ時にｐ⁺型領域１３へ電流が流れやすくなり、サージ耐量（ＩＦＳＭ）を確保することが可能になっている。例えば、トレンチ２５間の幅ｗ１ｂ（第２ｐ⁺型領域１３ｂの幅）は、１μｍ以上４μｍ以下、トレンチ２５の幅ｗ１ａ（第１ｐ⁺型領域１３ａの幅）は、０．５μｍ以上４．５μｍ以下、トレンチ２５の深さＤ１は、２μｍ以上５μｍ以下であることが好ましい。また、第１ｐ⁺型領域１３ａの深さＤ２および第２ｐ⁺型領域１３ｂの厚さＤ３は、０．２μｍ以上１μｍ以下であることが好ましい。

【0051】

トレンチ２５内は、おもて面電極１４が充填され、トレンチ２５の側壁がおもて面電極１４と接触している。このため、トレンチ２５を深く形成するほど、おもて面電極１４とｎ^-型ドリフト領域１２とのショットキー接合で構成されたＳＢＤ構造の面積が増加し、オン電圧が高くなり、Ｖｆを低下させることができる。

【0052】

第１ニッケルシリサイド膜３３ａをトレンチ２６内に設け、第２ニッケルシリサイド膜３３ｂをトレンチ２６間に設けることにより、ニッケルシリサイド膜３３の表面積を広げることができる。このため、サージ時にｐ⁺型領域１３へ電流が流れやすくなり、サージ電流耐量（ＩＦＳＭ）を確保することができる。このようにすることで、実施の形態１では、サージ電流耐量およびオン電圧の両特性を改善することができる。

【0053】

図３は、実施の形態１にかかる炭化珪素半導体装置のオーミック領域、無効領域、ショットキー領域を示す断面図でもある。活性領域１０は、チタン膜３１がｐｎダイオードを構成する第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂと接触するストライプ形状の無効領域８０と、チタン膜３１が第１ニッケルシリサイド膜３３ａ、第２ニッケルシリサイド膜３３ｂを介して第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂとオーミック接合を形成するストライプ形状のオーミック領域８１と、チタン膜３１がｎ^-型ドリフト領域１２とショットキー接合を形成するストライプ形状のショットキー領域８２とから構成されている。このように、活性領域１０では、オーミック領域８１と、オーミック領域８１を取り囲む２つの無効領域８０と、ショットキー領域８２との６つの領域からなる１周期が繰り返される。ストライプ形状とは、図２に示すように、横方向が縦方向よりも短い細長い矩形の形状である。

【0054】

このような周期構造にすることにより、オーミック領域８１を活性領域１０全体に均一に、高密度に配置することができる。このため、半導体基板内に順方向に高いサージ電流が流れたときに、サージ電流を分散させることができ、ＩＦＳＭ特性を上げることができる。

【0055】

また、第１ｐ⁺型領域１３ａの幅ｗ１ａを第１ニッケルシリサイド膜３３ａの幅ｗ２ａより広くし、第２ｐ⁺型領域１３ｂの幅ｗ１ｂを第２ニッケルシリサイド膜３３ｂの幅ｗ２ｂより広くすることで、無効領域８０を設けている。無効領域８０とは、第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂ上でオーミック領域（ニッケルシリサイド膜３３）以外の領域である。このように、無効領域８０を設けることにより、オーミック領域が第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂ外にはみ出さないようにし、リーク電流を抑えることができる。ここで、第２ニッケルシリサイド膜３３ｂの幅ｗ２ｂは、第２ｐ⁺型領域１３ｂの幅ｗ１ｂを同じ幅にしてもよい。この場合ｗ４＝０となるが、トレンチ２５の側壁に露出する第２ｐ⁺型領域１３ｂが無効領域８０として機能する。

【0056】

ここで、炭化珪素半導体装置４０の表面積に対する無効領域８０の面積比率は、５％以上３５％以下であることが好ましい。また、第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂの表面積に対する無効領域８０の面積比率は、３５％以上９０％以下であることが好ましい。また、活性領域１０の表面積は、ｐ⁺型領域１３の表面積とほぼ同一であるため、活性領域１０の表面積に対する無効領域８０の面積比率は、ｐ⁺型領域１３の表面積に対する無効領域８０の面積比率と同じである。

【0057】

ここで、炭化珪素半導体装置４０の表面積に対する無効領域８０の面積比率は、無効領域８０の表面積／炭化珪素半導体装置４０の表面積である。炭化珪素半導体装置４０の表面積は、活性領域１０の表面積とエッジ終端領域２０の表面積との和である。無効領域８０、ｐ⁺型領域１３および活性領域１０の奥行き方向の長さは共通でｗとすると、図３に示すように、オーミック領域８１が交互に一つずつ設けられている場合、無効領域８０の面積は（４×ｗ４）×ｗとなる。また、ｐ⁺型領域１３の表面積に対する無効領域８０の面積比率は、無効領域８０の表面積／ｐ⁺型領域１３の表面積であり、図３の場合、ｐ⁺型領域１３の表面積および活性領域１０の表面積は（ｗ１ａ＋ｗ１ｂ）×ｗとなる。なお、上記はｐ⁺型領域１３とＦＬＲ２１との接続部分が直角である場合の計算式であり、ｐ⁺型領域１３とＦＬＲ２１との接続部分を曲線状とする場合、この影響を考慮する必要がある。

【0058】

図４は、実施の形態１にかかる炭化珪素半導体装置の構造を示す図２のＢ－Ｂ’断面図である。図５は、実施の形態１にかかる炭化珪素半導体装置の構造を示す図２のＣ－Ｃ’断面図である。図４に示すように、第１ｐ⁺型領域１３ａは、長手方向でエッジ終端領域２０に設けられたＦＬＲ２１と接していないが、図５に示すように、第２ｐ⁺型領域１３ｂは、長手方向でエッジ終端領域２０に設けられたＦＬＲ２１と接している。

【0059】

つまり、エッジ終端領域２０において、トレンチ２５間に設けられたオーミック領域（第２ニッケルシリサイド膜３３ｂ）は、ＦＬＲ２１と接しているが、トレンチ２５内に設けられたオーミック領域（第１ニッケルシリサイド膜３３ａ）は、ＦＬＲ２１と接さず、第１ニッケルシリサイド膜３３ａが設けられていないｐ型無効領域２６がＦＬＲ２１との間に設けられている。ｐ型無効領域２６の幅は、０．１μｍ以上１μｍ以下であることが好ましい。これにより、逆バイアス時にトレンチ２５内のショットキー領域８２から電流が漏れることを防ぐことができる。また、ＦＬＲ２１にも第３ニッケルシリサイド膜３３ｃが設けられている場合、オーミック領域８１の第２ニッケルシリサイド膜３３ｂが、第３ニッケルシリサイド膜３３ｃと接続している。

【0060】

従来のドット形状のオーミック電極を配置する形態では、外周部近傍で、オーミック電極から遠い部分と、近い部分とが発生してしまうが、実施の形態１では、外周部近傍でもオーミック電極が均一に配置される。これにより、サージ電流が流れるときに、その電流をより均一に分散させることができ、局所的な電流集中を避けることができるため、ＩＦＳＭ特性を改善させることができる。また、オーミック領域８１およびショットキー領域８２は、間に必ず無効領域８０が挟まれる。これにより、無効領域８０がキャリアをオーミック領域８１に流すため、リーク電流を減少できる。

【0061】

また、オーミック領域８１の周りに、無効領域８０が設けられており、活性領域１０では、オーミック領域８１同士は接続されていない。つまり、隣り合う第１ニッケルシリサイド膜３３ａ、第２ニッケルシリサイド膜３３ｂの間には、無効領域８０およびショットキー領域８２が存在している。このように、実施の形態１では、オーミック領域８１のストライプを複数跨るような広いオーミック領域は存在しない。これにより、オーミック領域８１の面積が大きくなることがないため、Ｖｆ特性を維持することができる。

【0062】

このような構造は、例えば後述するように、ニッケル、アルミニウム、ニッケルをこの順で堆積させた金属材料膜５２と半導体基板３０の表面領域を熱処理により反応させることで生成されるニッケルシリサイドを用いることで形成できる。低抵抗のニッケルシリサイド膜３３は、金属材料膜５２のシリサイド化されていない部分（加熱反応層を除く部分）をエッチングにより除去する自己整合（セルフアライン）により形成される。ニッケル、アルミニウム、ニッケルをこの順で堆積させた金属材料膜５２を用いることにより、低抵抗なｐ型オーミック電極が形成される。また、セルフアラインにより形成することで、数μｍの幅のＪＢＳ構造の内側にオーミック電極が形成され、Ｖｆ特性を維持することができる。このように、低抵抗のオーミック領域８１をショットキー領域８２の面積を狭めることなく形成できるため、Ｖｆ特性を維持したまま、ＩＦＳＭ特性を改善することができる。

【0063】

第３ニッケルシリサイド膜３３ｃは、ＦＬＲ２１にオーミック接合するオーミック電極である。第３ニッケルシリサイド膜３３ｃは、エッジ終端領域２０のつなぎ領域２０ａにおけるＦＬＲ２１に設けられている。第３ニッケルシリサイド膜３３ｃは、フィールド酸化膜１５の側壁においてフィールド酸化膜１５から離れている。第３ニッケルシリサイド膜３３ｃは、第１ニッケルシリサイド膜３３ａ、第２ニッケルシリサイド膜３３ｂと同様に、サージ電流の引き抜き量を増大させて、サージ電流耐量を向上させる機能を有する。

【0064】

第３ニッケルシリサイド膜３３ｃは、後述するように、ＦＬＲ２１と、半導体基板３０のおもて面上に堆積した金属材料膜５２との接触箇所において、半導体基板３０と金属材料膜５２とを熱処理により反応させることで形成される。

【0065】

半導体基板３０のおもて面は、おもて面電極１４と接する部分以外の部分はフィールド酸化膜１５で覆われている。半導体基板３０のおもて面の最表面には、ポリイミドからなるパッシベーション膜（不図示）が設けられている。ここで、ｎ⁺型チャネルストッパー領域の上部に、ｎ⁺型チャネルストッパー領域に接して電気的に接続されたチャネルストッパー電極を設けてもよい。チャネルストッパー電極は、例えばアルミニウム合金膜３２と同時に形成されたアルミニウム合金膜であってもよい。半導体基板３０の裏面（ｎ⁺型出発基板１１の裏面）の全面に裏面電極（第２電極）１９が設けられ、ｎ⁺型出発基板１１に電気的に接続されている。

【0066】

（実施の形態１にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態１にかかる炭化珪素半導体装置４０の製造方法について説明する。図６は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図７～図１６は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。

【0067】

まず、図７に示すように、ｎ⁺型出発基板（半導体ウエハ）１１として、例えば５×１０¹⁸／ｃｍ³程度の窒素（Ｎ）がドーピングされた炭化珪素の四層周期六方晶（４Ｈ－ＳｉＣ）基板を用意する。ｎ⁺型出発基板１１のおもて面は、例えば（０００１）面に対して４°程度のオフ角を有していてもよい。次に、ｎ⁺型出発基板１１のおもて面上に、ｎ^-型ドリフト領域１２となる例えば１．８×１０¹⁶／ｃｍ³程度の窒素がドーピングされたｎ^-型エピタキシャル層を成長させる。

【0068】

ｎ⁺型カソード領域となるｎ⁺型出発基板１１の厚さは、例えば３５０μｍ程度であってもよい。ｎ^-型ドリフト領域１２となるｎ^-型エピタキシャル層の厚さは、例えば６μｍ程度であってもよい。ここまでの工程により、ｎ⁺型出発基板１１のおもて面上にｎ^-型ドリフト領域１２となるｎ^-型エピタキシャル層を積層した半導体基板（半導体ウエハ）３０が作製される。次に、半導体基板３０のおもて面の全面にトレンチ形成用マスクを例えば酸化膜５１を形成する（ステップＳ１）。上述したように、半導体基板３０は、ｎ^-型ドリフト領域１２側の主面をおもて面とし、ｎ⁺型出発基板１１側の主面を裏面とする。

【0069】

次に、図８に示すように、フォトリソグラフィおよびエッチングにより酸化膜５１を選択的に除去して開口部を形成し、ドライエッチングによって、ｎ^-型ドリフト領域１２の表面からｎ⁺型出発基板１１に達しないトレンチ２５を選択的に形成する（ステップＳ２）。

【0070】

次に、図９に示すように、酸化膜５１を選択的に除去し、イオン注入により、活性領域１０においてトレンチ２５の底部およびトレンチ２５間にアルミニウム等のｐ型不純物を注入する（ステップＳ３）。次に、図１０に示すように、酸化膜５１を除去し、ＦＬＲ２１に対応する部分に選択的にアルミニウム等のｐ型不純物を注入する。次に、熱処理によりイオン注入した不純物を活性化させる（ステップＳ４）。同様にして、ＪＴＥ構造を構成するｐ^-型領域、ｐ^--型領域に対応する部分にアルミニウム等のｐ型不純物を注入し、ｎ⁺型チャネルストッパー領域に対応する部分に窒素などのｎ型不純物を注入する。これにより、トレンチ２５の底部にｐｎダイオードを構成する１つ以上の第１ｐ⁺型領域１３ａと、トレンチ２５間にｐｎダイオードを構成する１つ以上の第２ｐ⁺型領域１３ｂと、ＦＬＲ２１と、ＪＴＥ構造を構成するｐ^-型領域（不図示）、ｐ^--型領域（不図示）と、ｎ⁺型チャネルストッパー領域（不図示）と、をそれぞれ選択的に形成する。

【0071】

次に、図１１に示すように、半導体基板３０のおもて面に酸化膜５１を形成し（ステップＳ５）、フォトリソグラフィおよびエッチングにより酸化膜５１を選択的に除去して開口部５１ａを形成する（ステップＳ６）。その後、マスク酸化膜５３を形成し、ニッケルシリサイド膜３３を形成する部分に開口部を形成する。

【0072】

次に、図１２に示すように、例えばスパッタ法により、酸化膜５１の表面から酸化膜５１の開口部５１ａ内における半導体基板３０のおもて面（表面）にわたって当該表面上に、金属材料膜５２を形成する（ステップＳ７）。金属材料膜５２は、第１ニッケル膜、アルミニウム膜（アルミニウムを含む金属膜）および第２ニッケル膜を順に積層した積層金属膜である。図１２には、第１ニッケル膜、アルミニウム膜および第２ニッケル膜をまとめて１層の金属材料膜５２として図示する。以下の説明では、３層構造の金属材料膜５２を説明するが、金属材料膜５２は、アルミニウム膜および第２ニッケル膜を順に積層した２層の積層金属膜であってもよい。金属材料膜５２は、第１ニッケル膜、アルミニウム膜および第２ニッケル膜、または、アルミニウム膜および第２ニッケル膜を合わせた膜厚が、５０ｎｍ以上２５０ｎｍ以下であることが好ましい。

【0073】

次に、図１３に示すように、熱処理により、金属材料膜５２を第１シンタリング（焼結）する（ステップＳ８）ことで、酸化膜５１の開口部５１ａ内にアルミニウム－ニッケル－シリコン（Ａｌ－Ｎｉ－Ｓｉ）化合物５５を生成する。第１ニッケル膜へのアルミニウム原子の熱拡散、半導体基板３０内へニッケル原子の熱拡散、および第１ニッケル膜内とアルミニウム膜内へのシリコン原子の熱拡散により、金属材料膜５２と半導体基板３０との接触箇所に、Ａｌ－Ｎｉ－Ｓｉ化合物５５が生成される。Ａｌ－Ｎｉ－Ｓｉ化合物５５は、第１ｐ⁺型領域１３ａ、第２ｐ⁺型領域１３ｂまたはＦＬＲ２１内の当該高不純物濃度との低抵抗なオーミック接合を形成する。

【0074】

次に、図１４に示すように、酸化膜５１上および酸化膜５１の開口部５１ａ内の余剰の金属（余剰部分）と、マスク酸化膜５３を除去する（ステップＳ９）。余剰の金属とは、未反応の金属材料膜５２および金属材料膜５２から生成された、Ａｌ－Ｎｉ－Ｓｉ化合物５５以外の金属であり、具体的にはＡｌ－Ｎｉ－Ｓｉ化合物５５の生成に寄与しなかったアルミニウムニッケル化合物５６（図１３参照）である。

【0075】

次に、図１５に示すように、熱処理により、Ａｌ－Ｎｉ－Ｓｉ化合物５５を第２シンタリングする（ステップＳ１０）。ステップＳ１０の熱処理により、Ａｌ－Ｎｉ－Ｓｉ化合物５５内にニッケルシリサイドを生成して、Ａｌ－Ｎｉ－Ｓｉ化合物５５を、半導体基板３０にオーミック接合するニッケルシリサイド膜３３にする。これにより、酸化膜５１の各開口部５１ａ内にそれぞれ、半導体基板３０にオーミック接合するニッケルシリサイド膜３３が形成される。ニッケルシリサイド膜３３の膜厚は、金属材料膜５２の膜厚の２倍程度の１００ｎｍ以上５００ｎｍ以下になる。

【0076】

次に、図１６に示すように、例えばスパッタリング等の物理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、酸化膜５１の表面から、コンタクトホール１５ａ内における半導体基板３０のおもて面までの全面にチタン膜３１を形成する（ステップＳ１１）。チタン膜３１の厚さは、例えば１００ｎｍ程度であってもよい。チタン膜３１は、コンタクトホール１５ａ内からフィールド酸化膜１５上に延在していてもよい。残った酸化膜５１は、フィールド酸化膜１５となる。

【0077】

次に、例えば５００℃程度の温度で１０分間程度の熱処理によりチタン膜３１をシンタリングする。この熱処理により、チタン膜３１とｎ^-型ドリフト領域１２とのショットキー接合が形成される。次に、例えばスパッタリング等の物理気相成長法により、チタン膜３１の表面から、フィールド酸化膜１５の表面までの全面に、例えば５μｍ程度の厚さのアルミニウム合金膜を形成する。次に、フォトリソグラフィおよびエッチングにより当該アルミニウム合金膜を選択的に除去して、おもて面電極１４となるアルミニウム合金膜３２としてチタン膜３１の表面に残す。

【0078】

次に、半導体基板３０（半導体ウエハ）のおもて面を保護膜（不図示）で覆って保護した後、半導体基板３０を裏面側から研磨することで、半導体基板３０を薄化して製品厚さとする。次に、例えばスパッタリング等の物理気相成長法により、半導体基板３０の裏面（ｎ⁺型出発基板１１の裏面）の全面にニッケルやチタンを形成した後、レーザーアニールすることで裏面電極１９を形成する（ステップＳ１２）。その後、半導体基板３０のおもて面の保護膜を除去した後、半導体基板３０をダイシング（切断）して個々のチップ状に個片化することで、図１に示す炭化珪素半導体装置４０が完成する。

【0079】

以上、説明したように、実施の形態１によれば、ストライプ形状のトレンチ構造の底部に微細なオーミックのストライプ構造を設けた、トレンチ構造となっている。トレンチ間のｎ^-型ドリフト領域の表面部および底部にｐ⁺型領域が設けられている。このように、オーミック領域の面積を広げることで、サージ時にｐ⁺型領域へ電流が流れやすくなり、サージ耐量（ＩＦＳＭ）を確保することが可能になっている。このため、サージ電流耐量およびオン電圧の両特性を改善することができる。また、トレンチの側壁がおもて面電極と接触しているため、おもて面電極とｎ^-型ドリフト領域とのショットキー接合で構成されたＳＢＤ構造の面積が増加し、オン電圧が高くなり、Ｖｆを低下させることができる。また、ＦＬＲの側壁は、エッジ終端領域に最も近いトレンチの側壁を覆い、第１ｐ⁺型領域と接する。これにより、エッジ終端領域に最も近いトレンチから、逆バイアス時にショットキー領域から電流が漏れることを防ぐことができる。

【0080】

（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図１７は、実施の形態２にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１８は、実施の形態２にかかる炭化珪素半導体装置の構造を示す図１７のＡ－Ａ’断面図である。図１９は、実施の形態２にかかる炭化珪素半導体装置の構造を示す図１７のＢ－Ｂ’断面図である。図２０は、実施の形態２にかかる炭化珪素半導体装置の構造を示す図１７のＣ－Ｃ’断面図である。

【0081】

実施の形態２にかかる炭化珪素半導体装置４０が、実施の形態１にかかる炭化珪素半導体装置４０と異なるのは、トレンチ２５を中央部に集め、第１ｐ⁺型領域１３ａとＦＬＲ２１との距離が大きくなっている点である。図１７に示すように、トレンチ２５が並ぶ方向（長手方向と直交する方向）では、エッジ終端領域２０の近くでは、第２ｐ⁺型領域１３ｂの間に、トレンチ２５を設けず、第１ｐ⁺型領域１３ａも設けられていない。

【0082】

さらに、第１ｐ⁺型領域１３ａおよび第１ニッケルシリサイド膜３３ａの深さ（半導体基板３０のおもて面からの距離）を、エッジ終端領域２０から離れるに従って階段状に深くしている。図１８に示すように、トレンチ２５が並ぶ方向では、エッジ終端領域２０に最も近いトレンチ２５を、他のトレンチ２５より浅くして、第１ｐ⁺型領域１３ａおよび第１ニッケルシリサイド膜３３ａの深さをエッジ終端領域２０から離れるに従って階段状に深くしている。同様に、トレンチ２５の長手方向では、図１９に示すように、エッジ終端領域２０に最も近いトレンチ２５を、他のトレンチ２５より浅くして、第１ｐ⁺型領域１３ａおよび第１ニッケルシリサイド膜３３ａの深さを階段状に深くしている。

【0083】

また、トレンチ２５の長手方向では、エッジ終端領域２０から離れるに従って、トレンチ２５の深さをスロープ状に徐々に深くして、第１ｐ⁺型領域１３ａおよび第１ニッケルシリサイド膜３３ａの深さをスロープ状に徐々に深くしてもよい。

【0084】

また、実施の形態２では、図１９に示すように、ＦＬＲ２１は、半導体基板３０の表面層に設けられ、ＦＬＲ２１の下面（第２主面側の面）は、トレンチ２５より浅く、第１ｐ⁺型領域１３ａの上面（第１主面側の面）よりも浅くなっている。このため、ｐ型無効領域２６が深くなり、ＦＬＲ２１から深さＴだけ離れている。深さＴを極力狭くすることにより、逆バイアス時にトレンチ２５内のショットキー領域８２から電流が漏れることを防ぐことができる。なお、ＦＬＲ２１の下面をトレンチ２５の端部より深くして、ｐ型無効領域２６につなげることで、Ｔ＝０としてもよい。一方、図２０に示すように、第２ｐ⁺型領域１３ｂは、長手方向でエッジ終端領域２０に設けられたＦＬＲ２１と接している。また、ＦＬＲ２１にも第３ニッケルシリサイド膜３３ｃが設けられている場合、オーミック領域８１の第２ニッケルシリサイド膜３３ｂが、第３ニッケルシリサイド膜３３ｃと接続している。

【0085】

（実施の形態２にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態２にかかる炭化珪素半導体装置４０は、トレンチ２５を形成するための酸化膜５１の位置を変え、トレンチ２５を中央部に集め、トレンチ２５の深さを変えることにより、実施の形態１の製造方法と同様に製造できる。

【0086】

以上、説明したように、実施の形態２によれば、トレンチを中央部に集め、ｐ⁺型領域とＦＬＲとの距離が大きくなっている。また、ＦＬＲは、半導体基板の表面層に設けられ、トレンチより浅く、ＦＬＲの下面は、第１ｐ⁺型領域の上面よりも深くしている。また、第１ｐ⁺型領域および第１ニッケルシリサイド膜の深さをエッジ終端領域から離れるに従って階段状に深くしている。これにより、逆バイアス時にトレンチ内のショットキー領域から電流が漏れることを防ぐことができる。

【0087】

（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の構造について説明する。図２１は、実施の形態３にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図２２は、実施の形態３にかかる炭化珪素半導体装置の構造を示す図２１のＡ－Ａ’断面図である。図２３は、実施の形態３にかかる炭化珪素半導体装置の構造を示す図２１のＢ－Ｂ’断面図である。図２４は、実施の形態３にかかる炭化珪素半導体装置の構造を示す図２１のＣ－Ｃ’断面図である。

【0088】

実施の形態３にかかる炭化珪素半導体装置４０が、実施の形態１にかかる炭化珪素半導体装置４０と異なるのは、エッジ終端領域２０に、活性領域１０を囲む第２トレンチ２７を設け、ＦＬＲ２１を第２トレンチ２７の底部に設け、ＦＬＲ２１とトレンチ２５の底部に設けられた第１ｐ⁺型領域１３ａを接続させた点である。図２２に示すように、エッジ終端領域２０で、トレンチ２５と第２トレンチ２７とが接続している。またトレンチ２５と第２トレンチ２７が接続した部分では、図２４に示すように、ＦＬＲ２１上の第３ニッケルシリサイド膜３３ｃとトレンチ２５内の第１ニッケルシリサイド膜３３ａが接続している。

【0089】

また、実施の形態３では、隣り合うトレンチ２５に挟まれたメサ部の表面に第２ｐ⁺型領域１３ｂおよび第２ニッケルシリサイド膜３３ｂが設けられている。図２３に示すように、第２ニッケルシリサイド膜３３ｂから電流が漏れることを防ぐため、第２トレンチ２７の側壁と第２ｐ⁺型領域１３ｂとの間にはｐ型無効領域２６が設けられている。

【0090】

図２５および図２６は、実施の形態３にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。実施の形態３では、ＦＬＲ２１は第２トレンチ２７の底部に設けられているため、ＦＬＲ２１のエッジ終端領域２０のつなぎ領域２０ａから外側へ延在する部分２１ａ、ＪＴＥ構造を構成するｐ^-型領域２２、ＪＴＥ構造を構成するｐ^--型領域２３は、図２５のように、ＦＬＲ２１と同じように第２トレンチ２７の底部に設けてもよい。この場合、チップ端部まで第２トレンチ２７が設けられてもよい。

【0091】

また、図２６のように、第２トレンチ２７をチップ端部まで設けなくともよい。この場合、ＦＬＲ２１の部分２１ａは、第２トレンチ２７の外側の側壁をすべて覆い、ＦＬＲ２１に接続する。この時、ＦＬＲ２１の部分２１ａ、ｐ^-型領域２２、ｐ^--型領域２３を、半導体基板３０の表面からＦＬＲ２１と同じ深さまで設けることで、ＦＬＲ２１からｐ^--型領域２３まで、ｐ型領域の底面を同じ深さで形成している。また、エッジ終端領域２０のつなぎ領域２０ａから外側へ延在するＦＬＲ２１ａは、設けなくてもよい。この場合、ｐ^-型領域２２が第２トレンチ２７の外側の側壁を覆い、ＦＬＲ２１に接する。また、ＦＬＲ２１の部分２１ａ、ｐ^-型領域２２、ｐ^--型領域２３は、同じ深さでなく、チップ端部に向かって段階的に浅くしてもよい。例えば、ＦＬＲ２１の部分２１ａが最も深く、ｐ^-型領域２２をＦＬＲ２１の部分２１ａより浅くして、ｐ^--型領域２３をｐ^-型領域２２より浅くしてもよい。

【0092】

（実施の形態３にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態３にかかる炭化珪素半導体装置４０は、エッジ終端領域２０に第２トレンチ２７を形成し、ＦＬＲ２１を第２トレンチ２７内に形成することにより、実施の形態１の製造方法と同様に製造できる。

【0093】

以上、説明したように、実施の形態３によれば、ＦＬＲを第２トレンチ内に設け、ＦＬＲとトレンチ内の第１ｐ⁺型領域を接続させている。このようにしても、実施の形態１と同様の効果を有する。

【0094】

実施の形態１～３において、第２ｐ⁺型領域１３ｂの幅をトレンチ２５間の幅よりも狭くして、トレンチ２５間にｎ^-型ドリフト領域１２が露出する領域を残して、半導体基板３０の上面にショットキー領域８２を残してもよい。同様に、第１ｐ⁺型領域１３ａの幅をトレンチ２５の幅よりも狭くして、トレンチ２５の底部にｎ^-型ドリフト領域１２が露出する領域を残して、トレンチ２５の底部にショットキー領域８２を残してもよい。

【0095】

以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能であり、所定のパターンで配置されたｐ型領域にオーミック接合するオーミック電極を備えた炭化珪素半導体装置に適用可能である。

【0096】

具体的には、例えば、本発明は、ｐ型領域（または当該ｐ型領域と半導体基板の主面との間に配置されたｐ⁺型コンタクト領域）とオーミック電極とのコンタクト抵抗を低減させるための構成の炭化珪素半導体装置や、ｐ型領域にオーミック接合するオーミック電極と酸化膜とが接する構造の炭化珪素半導体装置に有用である。

【産業上の利用可能性】

【0097】

以上のように、本発明にかかる炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。

【符号の説明】

【0098】

１０、１１０ 活性領域
１１、１１１ ｎ⁺型出発基板
１２、１１２ ｎ^-型ドリフト領域
１３（１３ａ、１３ｂ）、１１３ ＪＢＳ構造を構成するｐ⁺型領域（第１、２ｐ⁺型領域）
１４、１１４ おもて面電極
１５、１１５ フィールド酸化膜
１９、１１９ 裏面電極
２０、１２０ エッジ終端領域
２０ａ つなぎ領域
２１、１２１ フィールドリミッティングリング（ＦＬＲ）
２１ａ ＦＬＲのエッジ終端領域のつなぎ領域から外側へ延在する部分
２２、１２２ ＪＴＥ構造を構成するｐ^-型領域
２３ ＪＴＥ構造を構成するｐ^--型領域
２５ トレンチ
２６ ｐ型無効領域
２７ 第２トレンチ
３０、１３０ 半導体基板
３１、１３１ チタン膜
３２、１３２ アルミニウム合金膜
３３（３３ａ、３３ｂ、３３ｃ）、１３３ ニッケルシリサイド膜（第１、２、３ニッケルシリサイド膜）
４０、１４０ 炭化珪素半導体装置
５１ 酸化膜
５２ 金属材料膜
５３ マスク酸化膜
５５ アルミニウム－ニッケル－シリコン（Ａｌ－Ｎｉ－Ｓｉ）化合物
５６ アルミニウムニッケル化合物
８０ 無効領域
８１ オーミック領域
８２ ショットキー領域
ｗ１ａ ＪＢＳ構造を構成する第１ｐ⁺型領域の幅
ｗ１ｂ ＪＢＳ構造を構成する第２ｐ⁺型領域の幅
ｗ２ａ 第１ニッケルシリサイド膜の幅
ｗ２ｂ 第２ニッケルシリサイド膜の幅
ｗ４ ＪＢＳ構造の無効領域の幅
ｗ５ ショットキー領域の幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】