特開 2024-48453 ＰＬＬ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024048453

(43)【公開日】2024-04-09

(54)【発明の名称】ＰＬＬ回路

(51)【国際特許分類】

   H03L 7/08 20060101AFI20240402BHJP

   H03L 7/099 20060101ALI20240402BHJP

【ＦＩ】

H03L7/08 220

H03L7/099

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2022154370

(22)【出願日】2022-09-28

(71)【出願人】

【識別番号】318006365

【氏名又は名称】ＪＲＣモビリティ株式会社

(74)【代理人】

【識別番号】100126561

【弁理士】

【氏名又は名称】原嶋 成時郎

(72)【発明者】

【氏名】若生 聡

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106AA04

5J106CC01

5J106CC21

5J106CC39

5J106CC52

5J106CC54

5J106HH01

5J106KK26

5J106QQ05

5J106QQ08

5J106RR08

(57)【要約】

【課題】送信回路からの輻射の影響を削減可能なＰＬＬ回路を提供する。
【解決手段】入力される制御電圧に応じて所定の発振周波数の信号を発振する電圧制御発振器２と、制御電圧を生成して電圧制御発振器２に出力するＰＬＬ部１と、を備えたＰＬＬ回路であって、電圧制御発振器２から発振される発振周波数の信号に基づいて、発振周波数の整数倍の周波数の信号である整数倍信号を生成するバッファ３およびバンドパスフィルタ４と、整数倍信号の周波数を整数分に分周する変調器５と、を備え、変調器５から出力される周波数が所望の送信周波数で、発振周波数が送信周波数の整数倍にならないように、整数倍と整数分の整数値が設定されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力される制御電圧に応じて所定の発振周波数の信号を発振する電圧制御発振器と、前記制御電圧を生成して前記電圧制御発振器に出力する位相同期手段と、を備えたＰＬＬ回路であって、
前記電圧制御発振器から発振される発振周波数の信号に基づいて、前記発振周波数の整数倍の周波数の信号である整数倍信号を生成する整数倍信号生成手段と、
前記整数倍信号の周波数を整数分に分周する分周手段と、
を備え、前記分周手段から出力される周波数が所望の送信周波数で、前記発振周波数が前記送信周波数の整数倍にならないように、前記整数倍と前記整数分の整数値が設定されている、ことを特徴とするＰＬＬ回路。

【請求項2】

前記発振周波数が前記送信周波数よりも低く設定されている、
ことを特徴とする請求項１に記載のＰＬＬ回路。

【請求項3】

前記電圧制御発振器は、容量が可変なダイオードを備え、
前記位相同期手段から出力される前記制御電圧を取得し、取得した前記制御電圧に応じて前記ダイオードの容量を制御することで、前記電圧制御発振器から前記発振周波数の信号が発振されるようにする容量制御手段を備える、
ことを特徴とする請求項１に記載のＰＬＬ回路。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、入力される制御電圧に応じて発振する電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を利用したＰＬＬ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期回路）に関する。

【背景技術】

【0002】

ＰＬＬ回路は、例えば、周波数の基準となる基準信号と、電圧制御発振器からのＶＣＯ出力信号との位相を比較し、基準信号に比べてＶＣＯ出力信号の位相が進んでいる場合に、進相信号をハイレベルにし、逆の場合には遅相信号をハイレベルにする。次に、チャージポンプから進相信号と遅相信号とを１つのＣＰ出力信号として出力し、ループフィルタによってＣＰ出力信号の高周波成分を遮断し、直流の制御電圧を生成して電圧制御発振器に出力する。そして、電圧制御発振器は、制御電圧に応じた周波数の信号を発振し、この信号を送信信号として送信回路から出力する。

【0003】

ところで、電圧制御発振器には、品質係数Ｑの高い共振器が使用されているため、無線機内にある送信回路からの送信信号の輻射の影響を受け易く、輻射の影響を受けると電圧制御発振器の性能が悪化する。このような問題を解決するために、送信回路の送信周波数と異なる周波数で電圧制御発振器を共振・発振させる必要がある。このため、例えば、図４に示すように、電圧制御発振器１０１を送信周波数（例えば、９００ＭＨｚ）の２倍の周波数（例えば、１８００ＭＨｚ）で発振させるとともに、ＰＬＬ部１０２で位相を同期させ、変調器（分周器）１０３で周波数を１／２に分周して、送信回路１０４から送信周波数の信号を送信する手法が知られている（例えば、特許文献１等参照。）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０００－９１９３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、送信回路は、送信周波数の整数倍（２倍など）の高調波も発生させるため、電圧制御発振器が送信回路からの高調波の輻射の影響を受けてしまう。

【0006】

そこで本発明は、送信回路からの輻射の影響を削減可能なＰＬＬ回路を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために請求項１に記載の発明は、入力される制御電圧に応じて所定の発振周波数の信号を発振する電圧制御発振器と、前記制御電圧を生成して前記電圧制御発振器に出力する位相同期手段と、を備えたＰＬＬ回路であって、前記電圧制御発振器から発振される発振周波数の信号に基づいて、前記発振周波数の整数倍の周波数の信号である整数倍信号を生成する整数倍信号生成手段と、前記整数倍信号の周波数を整数分に分周する分周手段と、を備え、前記分周手段から出力される周波数が所望の送信周波数で、前記発振周波数が前記送信周波数の整数倍にならないように、前記整数倍と前記整数分の整数値が設定されている、ことを特徴とする。

【0008】

請求項２に記載の発明は、請求項１に記載のＰＬＬ回路において、前記発振周波数が前記送信周波数よりも低く設定されている、ことを特徴とする。

【0009】

請求項３に記載の発明は、請求項１に記載のＰＬＬ回路において、前記電圧制御発振器は、容量が可変なダイオードを備え、前記位相同期手段から出力される前記制御電圧を取得し、取得した前記制御電圧に応じて前記ダイオードの容量を制御することで、前記電圧制御発振器から前記発振周波数の信号が発振されるようにする容量制御手段を備える、ことを特徴とする。

【発明の効果】

【0010】

請求項１に記載の発明によれば、分周手段つまり送信回路から所望の送信周波数の信号が出力され、かつ、電圧制御発振器からの発振周波数が送信周波数の整数倍にならないため、送信回路から送信周波数の整数倍・逓倍の高調波が発生したとしても、電圧制御発振器がその高調波の輻射の影響を受けるのを削減することが可能となる。また、発振周波数の整数倍の周波数の整数倍信号を生成する整数倍信号生成手段は、簡易なフィルタ回路などで実現可能なため、低コスト化することが可能となる。

【0011】

請求項２に記載の発明によれば、発振周波数が送信周波数よりも低く設定され、低い発振周波数で電圧制御発振器を設計できるため、電圧制御発振器の設計難易度を下げること、つまり、電圧制御発振器を比較的容易に設計することが可能となる。

【0012】

請求項３に記載の発明によれば、容量制御手段によって位相同期手段からの制御電圧が取得され、自動的にダイオードの容量が制御されて、電圧制御発振器から所定の発振周波数の信号が発振されるため、発振周波数に対する制御電圧の調整に要する工数を削減することが可能となる。すなわち、高性能が要求される場合、電圧制御発振器の発振周波数に対して制御電圧の絶対値を規定・調整する必要があり、従来は、トリマコンデンサを電圧制御発振器に搭載し、人が制御電圧を目視しながら手作業で（トリマコンデンサのつまみを回したりして）トリマコンデンサの容量を調整していた。これに対して、この発明によれば、人によらず自動的にダイオードの容量が制御されるため、発振周波数に対する制御電圧の調整に要する工数を削減することが可能となる。

【図面の簡単な説明】

【0013】

【図1】この発明の実施の形態１に係るＰＬＬ回路を含む無線機の送信部を示す概略構成ブロック図である。

【図2】図１の無線機の電圧制御発振器から出力される信号の周波数を示す図（ａ）と、バッファから出力される信号の周波数を示す図（ｂ）と、バンドパスフィルタから出力される信号の周波数を示す図（ｃ）と、変調器および送信回路から出力される信号の周波数を示す図（ｄ）である。

【図3】この発明の実施の形態２に係る電圧制御発振器の周辺構成を示す概略構成ブロック図である。

【図4】従来のＰＬＬ回路を含む無線機の送信部を示す概略構成ブロック図である。

【発明を実施するための形態】

【0014】

以下、この発明を図示の実施の形態に基づいて説明する。

【0015】

（実施の形態１）
図１は、この実施の形態に係るＰＬＬ回路を含む無線機の送信部１０を示す概略構成ブロック図である。このＰＬＬ回路は、入力される制御電圧に応じて所定の発振周波数の信号を発振する電圧制御発振器（ＶＣＯ）２と、制御電圧を生成して電圧制御発振器２に出力するＰＬＬ部（位相同期手段）１と、を備えた位相同期回路であり、送信回路６から電圧制御発振器２への輻射の影響を削減・低減可能となっている。

【0016】

すなわち、送信回路６から出力される周波数が所望の送信周波数ＲＦで、しかも、電圧制御発振器２からの発振周波数が送信周波数ＲＦの整数倍にならないように、ＰＬＬ回路が構成されている。ここで、送信周波数ＲＦと発振周波数との組み合わせは、発振周波数が送信周波数ＲＦの整数倍にならなければ、どのような組み合わせであってもよいが、この実施の形態では、送信周波数ＲＦが９００ＭＨｚ、発振周波数が６００ＭＨｚで、発振周波数が送信周波数ＲＦよりも低く設定されている場合を例にして、以下説明する。

【0017】

まず、送信部１０の全体構成について説明する。送信部１０は、上流側（信号生成側）から順に、主として、ＰＬＬ部１、電圧制御発振器２、バッファ（整数倍信号生成手段）３、バンドパスフィルタ（整数倍信号生成手段）４、変調器（分周手段）５および送信回路６を備える。

【0018】

電圧制御発振器２は、ＰＬＬ部１からの制御電圧に従って所定の発振周波数、つまり、６００ＭＨｚの信号を発振する発振器であり、ＰＬＬ部１は、図示しない基準発振器（ＴＣＸＯ）からの基準信号と後述するバンドパスフィルタ４から出力される信号とに基づいて、制御電圧を生成して電圧制御発振器２に入力する。この結果、電圧制御発振器２は、図２（ａ）に示すように、所定の発振周波数ｆ１（６００ＭＨｚ）を中心周波数とする信号を発振する。

【0019】

バッファ３は、電圧制御発振器２から発振される信号に基づいて、高調波信号を生成するためのバッファ回路である。すなわち、非線形領域で動作（飽和）させて電圧制御発振器２から発振される信号を所定時間蓄積することで、図２（ｂ）に示すように、発振信号の中心周波数ｆ１（６００ＭＨｚ）の２倍波の高調波ｆ２（１２００ＭＨｚ）や、３倍波の高調波ｆ３（１８００ＭＨｚ）などを発生させる。このようなバッファ３を利用することで、電圧制御発振器２から発振される信号に含まれる高調波ｆ２、ｆ３などの信号を、安定して所定のレベルで生成・抽出することが可能となる。

【0020】

バンドパスフィルタ４は、バッファ３で生成された高調波ｆ２、ｆ３などの信号のなかから、所望の周波数の信号を抽出するフィルタである。すなわち、この実施の形態では、図２（ｃ）に示すように、所望の周波数として、電圧制御発振器２の発振周波数ｆ１（６００ＭＨｚ）の３倍の周波数ｆ３である１８００ＭＨｚの信号を抽出する。このように、バッファ３とバンドパスフィルタ４とによって、電圧制御発振器２から発振される発振周波数ｆ１の信号に基づいて、発振周波数ｆ１の整数倍（３倍）の周波数ｆ３の信号である整数倍信号を生成する。

【0021】

変調器５は、バンドパスフィルタ４から出力された整数倍信号の周波数を整数分に分周する回路である。すなわち、この実施の形態では、図２（ｄ）に示すように、１８００ＭＨｚの整数倍信号を１／２に分周して、所望の送信周波数ＲＦである９００ＭＨｚとする。そして、この送信周波数９００ＭＨｚの送信信号を送信回路６から送信するものである。

【0022】

このように、変調器５で分周された周波数が所望の送信周波数ＲＦとなり、発振周波数ｆ１である６００ＭＨｚが、送信周波数ＲＦである９００ＭＨｚの整数倍にならないように、バッファ３とバンドパスフィルタ４とによって発振周波数ｆ１を整数倍（ｎ１倍）にする整数値（ｎ１の値）と、変調器５によって整数分（１／ｎ２）に分周する整数値（ｎ２の値）が設定されている。すなわち、この実施の形態では、バッファ３とバンドパスフィルタ４とによって発振周波数ｆ１を整数倍にして整数倍信号を生成する整数値が「３」に設定され、変調器５によって整数倍信号の周波数ｆ３を整数分に分周する整数値が「２」に設定されている。ｎ１とｎ２の値は、後述するように、その他の組み合わせであってもよい。

【0023】

ここで、この実施の形態では、バンドパスフィルタ４から出力される信号をＰＬＬ部１にフィードバックさせているのは、ＰＬＬ部１に設定するＣＨ切替周波数の分解能を考慮したものである。すなわち、無線機の送受信周波数を５ｋＨｚ刻みで設定する場合、無線機の送信周波数ＲＦが９００ＭＨｚで、電圧制御発振器２からＰＬＬ部１に６００ＭＨｚの信号を入力すると、５ｋＨｚ刻みで送信周波数ＲＦを変えるには、５ｋＨｚの２／３倍の３．３３３．．．ｋＨｚ刻みでＰＬＬ部１の設定値を動かす必要があり、誤差が生じて精度が低下する。これに対して、無線機の送信周波数ＲＦが９００ＭＨｚで、バンドパスフィルタ４からＰＬＬ部１に１８００ＭＨｚの信号を入力すると、５ｋＨｚ刻みで送信周波数ＲＦを変えるには、５ｋＨｚの２倍の１０ｋＨｚ刻みでＰＬＬ部１の設定値を動かせばよく、精度高く調整することが可能となるためである。

【0024】

このような構成のＰＬＬ回路によれば、変調器５つまり送信回路６から所望の送信周波数ＲＦ（９００ＭＨｚ）の信号が出力され、かつ、電圧制御発振器２からの発振周波数ｆ１（６００ＭＨｚ）が送信周波数ＲＦ（９００ＭＨｚ）の整数倍にならないため、送信回路６から送信周波数ＲＦ（９００ＭＨｚ）の整数倍・逓倍の高調波が発生したとしても、電圧制御発振器２がその高調波の輻射の影響を受けるのを削減することが可能となる（効果１）。また、発振周波数ｆ１（６００ＭＨｚ）の整数倍の周波数ｆ３（１８００ＭＨｚ）の整数倍信号を生成する整数倍信号生成手段が、簡易なバッファ３とバンドパスフィルタ４で構成されているだけであるため、低コスト化することが可能となる（効果２）。

【0025】

さらに、発振周波数ｆ１（６００ＭＨｚ）が送信周波数ＲＦ（９００ＭＨｚ）よりも低く設定され、低い発振周波数ｆ１（６００ＭＨｚ）で電圧制御発振器２を設計できるため、電圧制御発振器２の設計難易度を下げること、つまり、電圧制御発振器２を比較的容易に設計することが可能となる（効果３）。

【0026】

（実施の形態２）
図３は、この実施の形態に係る電圧制御発振器２の周辺構成を示す概略構成ブロック図である。この実施の形態では、電圧制御発振器２にバリキャップダイオード２１を備え、電圧制御発振器２の発振周波数に対する制御電圧を自動調整可能な点で実施の形態１と構成が異なり、実施の形態１と同等の構成については、同一符号を付することでその説明を省略する。

【0027】

一般に電圧制御発振器２は、直流の制御電圧の大小に比例して、発生させる信号の発振周波数を変化させる回路であり、高性能が要求される場合、電圧制御発振器２の発振周波数に対して制御電圧の絶対値を規定・調整する必要がある。すなわち、同様に設計、製造された電圧制御発振器２であっても、特性にバラツキが生じてしまう場合がある。このため、電圧制御発振器２が所定の発振周波数で発信するように、発振周波数に対する制御電圧を調整するものである。

【0028】

具体的に、電圧制御発振器２は、直流電圧で容量が可変なダイオードであるバリキャップダイオード２１を備え、バリキャップダイオード２１の容量を制御・調整することで、発振周波数を制御・調整できるようになっている。また、ＰＬＬ部１からの制御電圧をＡ/Ｄコンバータ（容量制御手段）７１を介してＣＰＵ（中央演算処理装置、容量制御手段）７で取得、監視し、ＣＰＵ７からの制御信号（調整電圧・直流電圧を示す信号）をＤ/Ａコンバータ（容量制御手段）７２を介してバリキャップダイオード２１に入力可能となっている。

【0029】

そして、ＣＰＵ７においてＰＬＬ部１から出力される制御電圧を取得し、取得した制御電圧に応じた調整電圧をバリキャップダイオード２１に入力・印加して、バリキャップダイオード２１の容量を制御することで、電圧制御発振器２から所望の発振周波数の信号が発振されるようになっている。ここで、制御電圧（電圧制御発振器２に入力される電圧）と発振周波数との関係がＣＰＵ７に記憶され、この関係に基づいてＰＬＬ部１からの制御電圧に応じた必要な調整電圧を割り出す。このようにして、無線機において自動で制御電圧の絶対値を自己調整できるようになっている。

【0030】

このように、この実施の形態によれば、Ａ/Ｄコンバータ７１、Ｄ/Ａコンバータ７２およびＣＰＵ７によって、ＰＬＬ部１からの制御電圧が取得され、自動的にバリキャップダイオード２１の容量が制御されて、電圧制御発振器２から所定の発振周波数の信号が発振されるため、発振周波数に対する制御電圧の調整に要する工数を削減することが可能となる。すなわち、従来は、トリマコンデンサを電圧制御発振器２に搭載し、人が制御電圧を目視しながら手作業で（トリマコンデンサのつまみを回したりして）トリマコンデンサの容量を調整していた。これに対して、この発明によれば、人によらず自動的にバリキャップダイオード２１の容量が制御されるため、発振周波数に対する制御電圧の調整に要する工数を削減することが可能となる。また、工場からの出荷後においても、発振周波数に対する制御電圧を自己点検・補正することが可能となる。

【0031】

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では、バッファ３とバンドパスフィルタ４とによって発振周波数ｆ１（６００ＭＨｚ）を３倍（ｎ１＝３）にして整数倍信号を生成し、変調器５によって整数倍信号の周波数ｆ３（１８００ＭＨｚ）を１／２（ｎ２＝２）に分周することで、発振周波数ｆ１（６００ＭＨｚ）が送信周波数ＲＦ（９００ＭＨｚ）の整数倍にならないようにする場合について説明したが、その他の発振周波数ｆ１にしてもよい。つまり、ｎ１とｎ２の値は、その他の組み合わせであってもよい。

【0032】

その場合、発振周波数ｆ１を送信周波数ＲＦ（９００ＭＨｚ）よりも高く設定してもよい（ただし、上記の効果３は得られない）。例えば、発振周波数ｆ１を１２００ＭＨｚとし、バッファ３とバンドパスフィルタ４とによって発振周波数ｆ１（１２００ＭＨｚ）を３倍（ｎ１＝３）にして３６００ＭＨｚの整数倍信号を生成し、変調器５によって整数倍信号の周波数を１／４（ｎ２＝４）に分周して、９００ＭＨｚの送信周波数ＲＦを生成するようにしてもよい。

【符号の説明】

【0033】

１０ 送信部
１ ＰＬＬ部（位相同期手段）
２ 電圧制御発振器
３ バッファ（整数倍信号生成手段）
４ バンドパスフィルタ（整数倍信号生成手段）
５ 変調器（分周手段）
６ 送信回路
７ ＣＰＵ（容量制御手段）
７１ Ａ/Ｄコンバータ（容量制御手段）
７２ Ｄ/Ａコンバータ（容量制御手段）

【図1】

【図2】

【図3】

【図4】