特開 2024-48552 半導体装置、半導体モジュールおよび半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024048552

(43)【公開日】2024-04-09

(54)【発明の名称】半導体装置、半導体モジュールおよび半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/60 20060101AFI20240402BHJP

   H01L 29/739 20060101ALI20240402BHJP

   H01L 29/78 20060101ALI20240402BHJP

   H01L 29/06 20060101ALI20240402BHJP

   H01L 21/336 20060101ALI20240402BHJP

【ＦＩ】

H01L21/60 301N

H01L29/78 655F

H01L29/78 653A

H01L29/78 657D

H01L29/78 655B

H01L29/78 655D

H01L29/78 652P

H01L29/06 301V

H01L29/06 301G

H01L29/78 658J

H01L29/78 652Q

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022154518

(22)【出願日】2022-09-28

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】江袋 佑太

(72)【発明者】

【氏名】山野 彰生

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044AA14

5F044EE21

(57)【要約】

【課題】上面電極におけるワイヤの接続位置を精度よく規定する。
【解決手段】上面視において異なる位置に設けられたトランジスタ部およびダイオード部を備える半導体装置であって、前記トランジスタ部および前記ダイオード部が設けられた半導体基板と、前記半導体基板の上方に配置された上面電極と、前記上面電極よりも上方に配置され、上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第１マーク部とを備え、前記第１マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有する半導体装置を提供する。
【選択図】図４

【特許請求の範囲】

【請求項1】

上面視において異なる位置に設けられたトランジスタ部およびダイオード部を備える半導体装置であって、
前記トランジスタ部および前記ダイオード部が設けられた半導体基板と、
前記半導体基板の上方に配置された上面電極と、
前記上面電極よりも上方に配置され、上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第１マーク部と
を備え、
前記第１マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有する半導体装置。

【請求項2】

前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置され、
前記第１マーク部の前記第１方向における長さは、１つの前記トランジスタ部および１つの前記ダイオード部の前記第１方向における長さの和よりも小さい
請求項１に記載の半導体装置。

【請求項3】

前記上面電極よりも上方に配置された保護膜を更に備え、
前記第１マーク部は、前記保護膜に設けられている
請求項１に記載の半導体装置。

【請求項4】

前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置され、
前記保護膜は、前記第１方向に沿って延伸する第１延伸部を有し、
前記第１マーク部は、前記第１延伸部から、上面視において前記第１方向とは異なる第２方向に向かって突出する
請求項３に記載の半導体装置。

【請求項5】

前記第１マーク部の上端位置は、前記第１延伸部の上端位置よりも低い
請求項４に記載の半導体装置。

【請求項6】

前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置され、
前記保護膜は、前記第１方向に沿って延伸する第１延伸部を有し、
前記第１マーク部は、前記第１延伸部から上方に向かって突出する
請求項３に記載の半導体装置。

【請求項7】

前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置され、
前記保護膜は、
前記第１方向に沿って延伸し、前記第１マーク部が設けられた第１延伸部と、
上面視において前記第１方向とは異なる第２方向に沿って延伸する第２延伸部と
を有し、
前記第２延伸部に設けられ、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有する第２マーク部を更に備える
請求項３に記載の半導体装置。

【請求項8】

前記第１マーク部の前記第１方向における長さは、前記第２マーク部の前記第２方向における長さよりも大きい
請求項７に記載の半導体装置。

【請求項9】

前記上面電極よりも上方に配置され、前記上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第３マーク部を更に備え、
前記第３マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有し、
前記トランジスタ部および前記ダイオード部は、前記上面視において第２方向に沿って長手を有し、
前記第１マーク部および前記第３マーク部は、前記第２方向において向かい合って配置されている
請求項１に記載の半導体装置。

【請求項10】

上面視において異なる位置に設けられたトランジスタ部およびダイオード部を備える半導体装置と、電気回路と、前記半導体装置および前記電気回路を接続するワイヤとを備える半導体モジュールであって、
前記半導体装置は、
前記トランジスタ部および前記ダイオード部が設けられた半導体基板と、
前記半導体基板の上方に配置され、前記ワイヤが接続された上面電極と、
前記上面電極よりも上方に配置され、前記上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第１マーク部と
を備え、
前記第１マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有する
半導体モジュール。

【請求項11】

前記半導体装置は、前記上面電極よりも上方に配置され、前記上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第２マーク部を更に備え、
前記第２マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有し、
前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置され、
前記トランジスタ部および前記ダイオード部は、前記上面視において第２方向に沿って長手を有し、
前記ワイヤにおいて前記上面電極に接続される接続部は、前記第２方向において前記第１マーク部と向かい合って配置され、且つ、前記第１方向において前記第２マーク部と向かい合って配置されている
請求項１０に記載の半導体モジュール。

【請求項12】

前記半導体装置は、前記上面電極よりも上方に配置され、前記上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第３マーク部を更に備え、
前記第３マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有し、
前記ワイヤにおいて前記上面電極に接続される接続部は、前記第１マーク部と前記第３マーク部に挟まれている
請求項１０に記載の半導体モジュール。

【請求項13】

上面視において異なる位置に設けられたトランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
半導体基板に前記トランジスタ部および前記ダイオード部を形成し、
前記半導体基板の上方に上面電極を形成し、
前記上面電極よりも上方に配置され、上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置され、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有する第１マーク部を形成する
半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、半導体モジュールおよび半導体装置の製造方法に関する。

【背景技術】

【0002】

従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ部と、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等のダイオード部とを備える半導体装置が知られている（例えば特許文献１－４参照）。
特許文献１ 特開２０２０－２０２２５０号公報
特許文献２ 再表２０２０／０５９２８５号公報
特許文献３ 特開２０１９－２０１１６０号公報
特許文献４ 特開２０２１－１６６２４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0003】

半導体装置の上面電極には、ワイヤ等が接続される。ワイヤ等は、上面電極における所定の位置に精度よく接続されていることが好ましい。

【課題を解決するための手段】

【0004】

上記課題を解決するために、本発明の一つの態様においては、上面視において異なる位置に設けられたトランジスタ部およびダイオード部を備える半導体装置を提供する。半導体装置は、前記トランジスタ部および前記ダイオード部が設けられた半導体基板を備えてよい。上記何れかの半導体装置は、前記半導体基板の上方に配置された上面電極を備えてよい。上記何れかの半導体装置は、前記上面電極よりも上方に配置され、上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第１マーク部を備えてよい。上記何れかの半導体装置において、前記第１マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有してよい。

【0005】

上記何れかの半導体装置において、前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置されてよい。上記何れかの半導体装置において、前記第１マーク部の前記第１方向における長さは、１つの前記トランジスタ部および１つの前記ダイオード部の前記第１方向における長さの和よりも小さくてよい。

【0006】

上記何れかの半導体装置は、前記上面電極よりも上方に配置された保護膜を備えてよい。上記何れかの半導体装置において、前記第１マーク部は、前記保護膜に設けられていてよい。

【0007】

上記何れかの半導体装置において、前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置されてよい。上記何れかの半導体装置において、前記保護膜は、前記第１方向に沿って延伸する第１延伸部を有してよい。上記何れかの半導体装置において、前記第１マーク部は、前記第１延伸部から、上面視において前記第１方向とは異なる第２方向に向かって突出してよい。

【0008】

上記何れかの半導体装置において、前記第１マーク部の上端位置は、前記第１延伸部の上端位置よりも低くてよい。

【0009】

上記何れかの半導体装置において、前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置されてよい。上記何れかの半導体装置において、前記保護膜は、前記第１方向に沿って延伸する第１延伸部を有してよい。上記何れかの半導体装置において、前記第１マーク部は、前記第１延伸部から上方に向かって突出してよい。

【0010】

上記何れかの半導体装置において、前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置されてよい。上記何れかの半導体装置において、前記保護膜は、前記第１方向に沿って延伸し、前記第１マーク部が設けられた第１延伸部を有してよい。上記何れかの半導体装置において、前記保護膜は、上面視において前記第１方向とは異なる第２方向に沿って延伸する第２延伸部を有してよい。上記何れかの半導体装置は、前記第２延伸部に設けられ、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有する第２マーク部を備えてよい。

【0011】

上記何れかの半導体装置において、前記第１マーク部の前記第１方向における長さは、前記第２マーク部の前記第２方向における長さよりも大きくてよい。

【0012】

上記何れかの半導体装置は、前記上面電極よりも上方に配置され、前記上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第３マーク部を備えてよい。上記何れかの半導体装置において、前記第３マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有してよい。上記何れかの半導体装置において、前記トランジスタ部および前記ダイオード部は、前記上面視において第２方向に沿って長手を有してよい。上記何れかの半導体装置において、前記第１マーク部および前記第３マーク部は、前記第２方向において向かい合って配置されていてよい。

【0013】

本発明の第２の態様においては、第１の態様に係る半導体装置と、電気回路と、前記半導体装置および前記電気回路を接続するワイヤとを備える半導体モジュールを提供する。

【0014】

上記半導体モジュールにおいて、前記半導体装置は、前記上面電極よりも上方に配置され、前記上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第２マーク部を備えてよい。上記何れかの半導体モジュールにおいて、前記第２マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有してよい。上記何れかの半導体モジュールにおいて、前記トランジスタ部および前記ダイオード部は、前記上面視において第１方向に沿って交互に並んで配置されてよい。上記何れかの半導体モジュールにおいて、前記トランジスタ部および前記ダイオード部は、前記上面視において第２方向に沿って長手を有してよい。上記何れかの半導体モジュールにおいて、前記ワイヤにおいて前記上面電極に接続される接続部は、前記第２方向において前記第１マーク部と向かい合って配置され、且つ、前記第１方向において前記第２マーク部と向かい合って配置されていてよい。

【0015】

上記何れかの半導体モジュールにおいて、前記半導体装置は、前記上面電極よりも上方に配置され、前記上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置された第３マーク部を備えてよい。上記何れかの半導体モジュールにおいて、前記第３マーク部は、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有してよい。上記何れかの半導体モジュールにおいて、前記ワイヤにおいて前記上面電極に接続される接続部は、前記第１マーク部と前記第３マーク部に挟まれていてよい。

【0016】

本発明の第３の態様においては、上面視において異なる位置に設けられたトランジスタ部およびダイオード部を備える半導体装置の製造方法を提供する。製造方法では、前記半導体基板に前記トランジスタ部および前記ダイオード部を形成してよい。上記何れかの製造方法では、前記半導体基板の上方に上面電極を形成してよい。上記いずれかの製造方法では、前記上面電極よりも上方に配置され、上面視において前記トランジスタ部および前記ダイオード部の両方と重なって配置され、前記上面視または前記半導体基板の深さ方向において、凹形状または凸形状を有する第１マーク部を形成してよい。

【0017】

上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0018】

【図1】半導体ウエハ２００の一例を示す上面図である。

【図2】本発明の一つの実施形態に係る半導体モジュール３００の一例を示す断面図である。

【図3】参考例に係る半導体装置１００－ｒの上面構造の一例を示す図である。

【図4】本発明の一つの実施形態に係る半導体装置１００の上面構造の一例を示す図である。

【図5】各マーク部と、接続部１７２の配置例を示す図である。

【図6】図４におけるＡ－Ａ断面の一例を示す図である。

【図7】図４におけるＢ－Ｂ断面の一例を示す図である。

【図8】図４におけるＣ－Ｃ断面の一例を示す図である。

【図9】Ｃ－Ｃ断面の他の例を示す図である。

【図10】半導体装置１００の上面構造の他の例を示す図である。

【図11】半導体装置１００の上面構造の他の例を示す図である。

【図12】図１１におけるＤ－Ｄ断面の一例を示す図である。

【図13】図１１におけるＤ－Ｄ断面の他の例を示す図である。

【図14】半導体モジュール３００の製造方法の一例を示す図である。

【図15】接続部１７２の位置と、接続部１７２の温度との関係を示す図である。

【図16】接続部１７２の温度と、パワーサイクル耐量との関係を示す図である。

【発明を実施するための形態】

【0019】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0020】

本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。

【0021】

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。

【0022】

本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。

【0023】

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。本明細書において、「垂直」、「平行」または「沿って」のように方向を説明した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば５度以内である。

【0024】

図１は、半導体ウエハ２００の一例を示す上面図である。半導体ウエハ２００は、シリコンまたは化合物半導体等の半導体材料で形成された板状の基板である。半導体ウエハ２００は、例えば円盤状である。半導体ウエハ２００には、複数の半導体装置１００が形成されている。半導体ウエハ２００におけるダイシングライン２０２に沿って半導体ウエハ２００を切断することで、それぞれの半導体装置１００を切り出すことができる。半導体ウエハ２００には、半導体ウエハ２００における基準位置を示す基準部２０４が設けられてもよい。基準部２０４は、例えば半導体ウエハ２００の端部を切り欠いた切欠きである。

【0025】

図２は、本発明の一つの実施形態に係る半導体モジュール３００の一例を示す断面図である。半導体モジュール３００は、ケース部３１０、１つ以上の半導体装置１００、外部配線３２０、内部配線３３０およびワイヤ１７０を備える。ケース部３１０は、樹脂またはセラミック等の絶縁材料で形成され、１つ以上の半導体装置１００、内部配線３３０およびワイヤ１７０を格納する。ケース部３１０の内部には、半導体装置１００、内部配線３３０およびワイヤ１７０を覆う封止部３１２が設けられてよい。封止部３１２は、例えばシリコンゲル等の絶縁材料で形成されている。ケース部３１０は、ケース部３１０内の熱を外部に放熱するための放熱部を有してもよい。放熱部は、例えばケース部３１０から露出する金属板である。

【0026】

内部配線３３０および外部配線３２０は、電気回路の一部である。内部配線３３０および外部配線３２０は、互いに電気的に接続されてよい。半導体モジュール３００に設けられる電気回路は、他の電気素子を含んでいてもよい。内部配線３３０は、ケース部３１０の内部に設けられる。外部配線３２０は、ケース部３１０の内部と外部とを電気的に接続する。

【0027】

半導体装置１００は、半導体モジュール３００の内部に設けられた電気回路に電気的に接続される。本例の半導体装置１００は、内部配線３３０および外部配線３２０の少なくとも一方と電気的に接続される。図２の例では、半導体装置１００の上面に設けられた電極と外部配線３２０とが、ワイヤ１７０により電気的に接続されている。

【0028】

図３は、参考例に係る半導体装置１００－ｒの上面構造の一例を示す図である。本明細書では、半導体装置１００－ｒを、単に半導体装置１００と称する場合がある。本例の半導体装置１００は、半導体ウエハ２００から切り出され、半導体モジュール３００に実装された状態である。

【0029】

半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。図３においては、半導体装置１００の各部材を半導体基板１０の上面に投影した位置を示している。図３においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。上面視においては、上述したように、各部材の位置を半導体基板１０の上面に投影してよい。

【0030】

半導体基板１０は、上面視において端辺１０２を有する。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２（端辺１０２－１と端辺１０２－３の組、および、端辺１０２－２と端辺１０２－４の組）を有する。図３においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。

【0031】

半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に主電流が流れる領域である。半導体装置１００は、半導体基板１０の上面と下面との間で深さ方向に主電流が流れる縦型デバイスであってよく、半導体基板１０の上面と略平行な水平方向に主電流が流れる横型デバイスであってもよい。本例の半導体装置１００は、縦型デバイスである。本例の活性部１６０の上方には、エミッタ電極等の上面電極が設けられているが図３では省略している。

【0032】

活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０、および、ＦＷＤ等のダイオード素子を含むダイオード部８０が設けられている。トランジスタ部７０およびダイオード部８０は、上面視において異なる位置に設けられている。図３の例では、半導体基板１０の上面における所定の第１方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。

【0033】

図３においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本例のトランジスタ部７０およびダイオード部８０は、それぞれＹ軸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。

【0034】

ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面においてカソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。

【0035】

トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。

【0036】

半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１２０を有している。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して半導体装置１００とは異なる電気回路に接続される。

【0037】

ゲートパッド１２０には、ゲート電位が印加される。ゲートパッド１２０は、後述するゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１２０とゲートトレンチ部とを接続するゲート配線を備える。ゲート配線は、活性部１６０を囲むように設けられる。ゲート配線は、活性部１６０を横切るように配置されてもよい。

【0038】

本例の半導体装置１００は、上面視において、活性部１６０と端辺１０２との間に、耐圧構造部９０を備える。耐圧構造部９０は、半導体基板１０の上面側の電界集中を緩和する。耐圧構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。

【0039】

半導体基板１０の上方には、半導体基板１０の一部を覆う保護膜１１０が設けられる。図３において保護膜１１０には斜線のハッチングを付している。保護膜１１０は、ポリイミド等の絶縁材料で形成される。保護膜１１０は、耐圧構造部９０を覆うように配置されてよい。保護膜１１０は、上述したゲート配線を更に覆うように配置されてもよい。図３に示す保護膜１１０は、活性部１６０と端辺１０２との間に配置された耐圧構造部９０およびゲート配線を覆う部分を有する。本例の保護膜１１０は、第１延伸部１１１、第２延伸部１１２、第３延伸部１１３、第４延伸部１１４を有する。保護膜１１０は、活性部１６０を横切って配置されたゲート配線を覆う部分を更に有してよい。

【0040】

第１延伸部１１１は、第１方向（Ｘ軸方向）に延伸している。つまり第１延伸部１１１は、第１方向に長手を有する。第１延伸部１１１は、Ｘ軸方向と平行な端辺１０２－１と、活性部１６０との間に配置されている。第１延伸部１１１は、活性部１６０の上方にも配置されていてよい。

【0041】

第２延伸部１１２は、第１方向とは異なる第２方向（本例ではＹ軸方向）に延伸している。つまり第２延伸部１１２は、第２方向に長手を有する。第２延伸部１１２は、Ｙ軸方向と平行な端辺１０２－２と、活性部１６０との間に配置されている。第２延伸部１１２は、活性部１６０の上方にも配置されていてよい。

【0042】

第３延伸部１１３は、第１方向（Ｘ軸方向）に延伸している。つまり第３延伸部１１３は、第１方向に長手を有する。第３延伸部１１３は、第１延伸部１１１とＹ軸方向において向かい合うように配置されている。第３延伸部１１３は、端辺１０２－１とは逆側の端辺１０２－３と、活性部１６０との間に配置されている。第３延伸部１１３は、活性部１６０の上方にも配置されていてよい。

【0043】

第４延伸部１１４は、第２方向（Ｙ軸方向）に延伸している。つまり第４延伸部１１４は、第２方向に長手を有する。第４延伸部１１４は、第２延伸部１１２とＸ軸方向において向かい合うように配置されている。第４延伸部１１４は、端辺１０２－２とは逆側の端辺１０２－４と、活性部１６０との間に配置されている。第４延伸部１１４は、活性部１６０の上方にも配置されていてよい。

【0044】

半導体装置１００のエミッタ電極（図４等参照）の上面には、ワイヤ１７０が接続される。ワイヤ１７０がエミッタ電極の上面と接する領域を、接続部１７２と称する。ワイヤ１７０は、エミッタ電極に圧着されてよく、はんだ等の固定部材により固定されていてもよい。ワイヤ１７０が固定部材で固定される場合、当該固定部材およびワイヤ１７０がエミッタ電極に接する領域を、接続部１７２とする。接続部１７２は、エミッタ電極との接続信頼性が低下しない位置に配置されることが好ましい。

【0045】

半導体装置１００がインバータ等の回路に実装されると、トランジスタ部７０およびダイオード部８０が交互に動作する（つまり交互に主電流が流れる）。トランジスタ部７０が動作している場合はトランジスタ部７０が主に発熱し、ダイオード部８０が動作している場合はダイオード部８０が主に発熱する。

【0046】

回路の動作条件によっては、トランジスタ部７０およびダイオード部８０の一方の動作時間が長くなり、当該一方の部分における発熱が大きくなる場合がある。このような場合に、接続部１７２が当該一方の部分の上方だけに配置していると、トランジスタ部７０およびダイオード部８０のオン動作およびオフ動作が繰り返された場合に、ワイヤ１７０とエミッタ電極との接続信頼性が低下する場合がある。つまり、パワーサイクル耐量が低下する可能性がある。

【0047】

上述した接続信頼性の低下を抑制するために、図３に示すように、接続部１７２を、トランジスタ部７０およびダイオード部８０の両方に跨るように配置することが考えられる。このように接続部１７２を配置することで、接続部１７２の近傍における発熱を、半導体装置１００の動作状態によらず均一化できる。ただし、トランジスタ部７０およびダイオード部８０は、アルミニウム等の金属で形成されたエミッタ電極に覆われており、エミッタ電極の上からは、トランジスタ部７０およびダイオード部８０の位置を検出することが困難である。このため、ワイヤ１７０を半導体装置１００に接続した後に、接続部１７２が、トランジスタ部７０およびダイオード部８０に対してどのような位置に配置されているかを検査することは困難である。

【0048】

図４は、本発明の一つの実施形態に係る半導体装置１００の上面構造の一例を示す図である。本例の半導体装置１００は、図３において説明した半導体装置１００－ｒの構造に加えて、第１マーク部１４１を備える。本例の半導体装置１００は、第２マーク部１４２、第３マーク部１４３および第４マーク部１４４のうちの少なくとも１つを更に備えてもよい。他の構造は、半導体装置１００－ｒと同様である。第１マーク部１４１、第２マーク部１４２、第３マーク部１４３および第４マーク部１４４の各マーク部は、１つずつ設けられてよく、複数個ずつ設けられてもよい。それぞれのマーク部は、接続部１７２が配置されるべき位置を規定する。それぞれのマーク部は、上面視または半導体基板１０の深さ方向において、凹形状または凸形状を有する。

【0049】

第１マーク部１４１は、エミッタ電極等の上面電極よりも上方に配置され、上面視においてトランジスタ部７０およびダイオード部８０の両方と重なって配置されている。本例の第１マーク部１４１は、上面視において凸形状を有している。つまり本例の第１マーク部１４１は、上面電極よりも上方に配置された部材に接しており、且つ、上面視のいずれかの方向において、当該部材から突出している。

【0050】

本例の第１マーク部１４１は、保護膜１１０に設けられる。第１マーク部１４１は、保護膜１１０と同一の材料で形成されてよい。本例の第１マーク部１４１は、第１方向に延伸する第１延伸部１１１から、第２方向の反対方向（本例では、Ｙ軸の負方向）に向かって突出する。本例において第１方向はＸ軸方向であり、第２方向はＹ軸方向である。つまり第１マーク部１４１は、第１延伸部１１１から、第１延伸部１１１の延伸方向と直交する方向に突出している。第１マーク部１４１は、第１延伸部１１１から、活性部１６０の内部に向かって突出していてよい。

【0051】

第１マーク部１４１は、Ｘ軸方向において接続部１７２が設けられるべき位置を規定する。第１マーク部１４１と接続部１７２とは、Ｙ軸方向において向かい合って配置されてよい。本例の第１マーク部１４１は、第１延伸部１１１から接続部１７２に向かって突出している。第１マーク部１４１と接続部１７２とは、上面視において離れて配置されている。Ｘ軸方向の複数の位置に接続部１７２が配置される場合、第１マーク部１４１は、それぞれの接続部１７２に対して設けられてよい。図４の例では、Ｘ軸方向の２つの位置に接続部１７２が配置されている。第１マーク部１４１は、それぞれの接続部１７２に対して設けられている。

【0052】

第１マーク部１４１のＸ軸方向における長さＬ１は、１つのトランジスタ部７０および１つのダイオード部８０のＸ軸方向における長さの和Ｌ２よりも小さい。当該長さＬ２は、第１マーク部１４１と重なるトランジスタ部７０およびダイオード部８０の長さの和である。第１マーク部１４１は、２つのトランジスタ部７０とは重なっておらず、また、２つのダイオード部８０とは重なっていない。つまり第１マーク部１４１は、トランジスタ部７０およびダイオード部８０のＸ軸方向における境界線を１つだけ跨いでいる。長さＬ１は、第１マーク部１４１と重なるトランジスタ部７０のＸ軸方向の長さより大きくてよく、小さくてもよい。長さＬ１は、第１マーク部１４１と重なるダイオード部８０のＸ軸方向の長さより大きくてよく、小さくてもよい。第１マーク部１４１を設けることで、Ｘ軸方向において接続部１７２が設けられるべき位置を規定できる。

【0053】

第２マーク部１４２は、エミッタ電極等の上面電極よりも上方に配置され、上面視においてトランジスタ部７０およびダイオード部８０の一方と重なって配置されている。本例の第２マーク部１４２は、上面視において凸形状を有している。つまり本例の第２マーク部１４２は、上面電極よりも上方に配置された部材に接しており、且つ、上面視のいずれかの方向において、当該部材から突出している。

【0054】

本例の第２マーク部１４２は、保護膜１１０に設けられる。第２マーク部１４２は、保護膜１１０と同一の材料で形成されてよい。本例の第２マーク部１４２は、第２方向に延伸する第２延伸部１１２から、第１方向に向かって突出する。第２マーク部１４２は、第２延伸部１１２から、第２延伸部１１２の延伸方向と直交する方向に突出している。第２マーク部１４２は、第２延伸部１１２から、活性部１６０の内部に向かって突出していてよい。

【0055】

第２マーク部１４２は、Ｙ軸方向において接続部１７２が設けられるべき位置を規定する。第２マーク部１４２と接続部１７２とは、Ｘ軸方向において向かい合って配置されてよい。本例の第２マーク部１４２は、第２延伸部１１２から接続部１７２に向かって突出している。第２マーク部１４２と接続部１７２とは、上面視において離れて配置されている。Ｙ軸方向の複数の位置に接続部１７２が配置される場合、第２マーク部１４２は、それぞれの接続部１７２に対して設けられてよい。図４の例では、Ｙ軸方向の４つの位置に接続部１７２が配置されている。第２マーク部１４２は、それぞれの接続部１７２に対して設けられている。

【0056】

本例の第２マーク部１４２は、トランジスタ部７０と重なるように配置されている。活性部１６０のＸ軸方向の端にダイオード部８０が配置されている場合、第２マーク部１４２は当該ダイオード部８０と重なるように配置される。第２マーク部１４２のＸ軸方向における長さは、第２マーク部１４２と重なるトランジスタ部７０のＸ軸方向における長さより短いか、または、第２マーク部１４２と重なるダイオード部８０のＸ軸方向における長さよりも短くてよい。つまり第２マーク部１４２は、トランジスタ部７０とダイオード部８０のＸ軸方向における境界とは重なっていなくてよい。第２マーク部１４２を設けることで、Ｙ軸方向において接続部１７２が設けられるべき位置を規定できる。

【0057】

第３マーク部１４３は、第３延伸部１１３に設けられている点を除き、第１マーク部１４１と同一の配置および構造を有する。第１マーク部１４１および第３マーク部１４３は、Ｙ軸方向において向かい合って配置されてよい。Ｙ軸方向において互いに向かい合う第１マーク部１４１および第３マーク部１４３に挟まれる位置に、接続部１７２が配置されてよい。第３マーク部１４３を更に設けることで、Ｘ軸方向において接続部１７２が設けられるべき位置を更に精度よく規定できる。

【0058】

第４マーク部１４４は、第４延伸部１１４に設けられている点を除き、第２マーク部１４２と同一の配置および構造を有する。第２マーク部１４２および第４マーク部１４４は、Ｘ軸方向において向かい合って配置されてよい。Ｘ軸方向において互いに向かい合う第２マーク部１４２および第４マーク部１４４に挟まれる位置に、接続部１７２が配置されてよい。第４マーク部１４４を更に設けることで、Ｙ軸方向において接続部１７２が設けられるべき位置を更に精度よく規定できる。

【0059】

図５は、各マーク部と、接続部１７２の配置例を示す図である。図５においては、図４に示した一部の部材を省略している。保護膜１１０、各マーク部、および、接続部１７２の配置は図４の例と同様である。

【0060】

上述したように、少なくとも１つの接続部１７２は、第１マーク部１４１および第３マーク部１４３に挟まれており、且つ、第２マーク部１４２および第４マーク部１４４に挟まれている。全ての接続部１７２が、第１マーク部１４１および第３マーク部１４３に挟まれており、且つ、第２マーク部１４２および第４マーク部１４４に挟まれていてよい。

【0061】

第１マーク部１４１および第３マーク部１４３に挟まれた領域を領域１４５とし、第２マーク部１４２および第４マーク部１４４に挟まれた領域を領域１４６とする。領域１４５および領域１４６が重なる領域に、接続部１７２が配置されてよい。当該領域に、接続部１７２の少なくとも一部分が配置されてよく、接続部１７２の少なくとも中心（または重心）が配置されてよく、接続部１７２の面積の半分以上が配置されてよく、接続部１７２の全体が配置されてもよい。

【0062】

第１マーク部１４１および第３マーク部１４３のＸ軸方向の長さＬ１と、第２マーク部１４２および第４マーク部１４４のＹ軸方向の長さＬ３は、接続部１７２の形状に応じて定められてよい。本例の接続部１７２は、Ｘ軸方向に直軸を有し、Ｙ軸方向に短軸を有している。長さＬ１は、長さＬ３より大きくてよい。長さＬ１は、接続部１７２のＸ軸方向の長さと同一であってもよい。長さＬ３は、接続部１７２のＹ軸方向の長さと同一であってもよい。

【0063】

図４および図５において説明したように、半導体装置１００に各マーク部を設けることで、接続部１７２を配置すべき位置を精度よく規定できる。各マーク部は、図１に示したような半導体ウエハ２００の状態で形成されてよい。半導体ウエハ２００には、半導体ウエハ２００の面内の位置を規定するためのマーカーが形成されている。例えばダイシングライン２０２には、エミッタ電極等の上面電極に覆われていないマーカーが設けられている。当該マーカーの位置に基づいて各マーク部を形成することで、半導体基板１０の所定の位置に各マーク部を精度よく設けることができる。このため、半導体ウエハ２００から切り出された半導体装置１００にワイヤ１７０を接続した場合に、接続部１７２が所定の位置に配置されているかを、各マーク部を用いて精度よく確認できる。また、各マーク部の位置を用いて、ワイヤ１７０を半導体装置１００に接続する位置を制御することで、接続部１７２の位置を精度よく制御できる。

【0064】

図６は、図４におけるＡ－Ａ断面の一例を示す図である。Ａ－Ａ断面は、トランジスタ部７０の一部と、ダイオード部８０の一部とを通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は上面電極の一例である。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。

【0065】

層間絶縁膜３８は、半導体基板１０の上面２１に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８にはコンタクトホール５４が設けられている。

【0066】

エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。

【0067】

半導体基板１０は、Ｎ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。半導体基板１０の上面２１には、複数のトレンチ部が設けられている。複数のトレンチ部は、ゲート配線に接続されるゲートトレンチ部４０と、エミッタ電極５２に接続されるダミートレンチ部３０とを含む。複数のトレンチ部は、Ｘ軸方向に並んで配置されている。それぞれのトレンチ部は、Ｙ軸方向に延伸して設けられている。一例としてトランジスタ部７０には、ゲートトレンチ部４０とダミートレンチ部３０とが配置される。一例としてダイオード部８０にはダミートレンチ部３０が配置され、ゲートトレンチ部４０は配置されていない。

【0068】

ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

【0069】

ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。

【0070】

ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。

【0071】

本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。ただし、ゲートトレンチ部４０のゲート導電部４４は、層間絶縁膜３８に設けられたコンタクトホールを介してゲート配線と接続される。また、ダミートレンチ部３０のダミー導電部３４は、層間絶縁膜３８に設けられたコンタクトホールを介してエミッタ電極５２と接続される。

【0072】

Ｘ軸方向に並んで配置された２つのトレンチ部に挟まれた部分をメサ部と称する。トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。

【0073】

トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域が設けられてもよい。蓄積領域は、ベース領域１４とドリフト領域１８との間に配置される。蓄積領域を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。

【0074】

エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。

【0075】

ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。

【0076】

ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域が設けられていてもよい。

【0077】

トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

【0078】

トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。

【0079】

ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。

【0080】

Ｘ軸方向におけるコレクタ領域２２とカソード領域８２との境界位置を、トランジスタ部７０およびダイオード部８０の境界位置とする。図４において説明したように、第１マーク部１４１および第３マーク部１４３は、コレクタ領域２２とカソード領域８２の境界位置と重なって配置されている。

【0081】

図７は、図４におけるＢ－Ｂ断面の一例を示す図である。Ｂ－Ｂ断面は、保護膜１１０および耐圧構造部９０を通過するＸＺ面である。図７では、保護膜１１０の第２延伸部１１２を通過する断面を示しているが、保護膜１１０の他の延伸部を通過する断面においても、半導体装置１００は同様の構造を有する。図７においては、耐圧構造部９０の近傍におけるトランジスタ部７０の一部を合わせて示している。

【0082】

本例では、半導体基板１０の端辺１０２からゲート配線１３０までを含む領域を、耐圧構造部９０とする。ゲート配線１３０は、ゲートパッド１２０に接続された配線である。ゲート配線１３０は、半導体基板１０の上面２１の上方に配置されている。ゲート配線１３０は、上面視において活性部１６０を囲むように設けられる。

【0083】

本例では、ゲート配線１３０－１およびゲート配線１３０－２とがＺ軸方向に積層されて配置されている。ゲート配線１３０－１はアルミニウム等の金属材料で形成されており、ゲート配線１３０－２は不純物が添加されたポリシリコンで形成されている。

【0084】

ゲート配線１３０－２と半導体基板１０とは、熱酸化膜等の絶縁膜により絶縁されている。ゲート配線１３０－２は、図７に示す断面とは異なるいずれかの位置において、ゲート導電部４４と接続する。

【0085】

ゲート配線１３０－１は、ゲート配線１３０－２の上方に配置されている。ゲート配線１３０－１とゲート配線１３０－２との間には、層間絶縁膜３８が配置されている。層間絶縁膜３８には、ゲート配線１３０－１とゲート配線１３０－２とを接続するためのコンタクトホールが設けられる。

【0086】

ゲート配線１３０の下方の半導体基板１０には、ウェル領域１１が設けられる。ウェル領域１１は、上面視において活性部１６０を囲むように設けられてよい。ウェル領域１１は、半導体基板１０の上面２１から、ベース領域１４よりも深くまで設けられている。ウェル領域１１は、上面２１に露出している。ウェル領域１１は、エミッタ電極５２と電気的に接続してよい。半導体基板１０の端辺１０２からウェル領域１１までを含む領域を、耐圧構造部９０としてもよい。

【0087】

耐圧構造部９０は、１つ以上のガードリング９２を有する。耐圧構造部９０は、それぞれのガードリング９２の上方に配置されたフィールドプレートを更に有してもよい。本例の耐圧構造部９０は、チャネルストッパ９８を更に有する。

【0088】

ガードリング９２は、半導体基板１０の上面２１に接して設けられたＰ＋型の領域である。ガードリング９２は、ウェル領域１１と半導体基板１０の端辺１０２との間に１つ以上設けられ、半導体基板１０の上面２１に露出する。それぞれのガードリング９２は、活性部１６０を囲んでいる。

【0089】

チャネルストッパ９８は、半導体基板１０の端辺１０２および上面２１に接触して設けられる。チャネルストッパ９８は、ベース領域１４と同じかそれよりも高濃度のＰ型、または、ドリフト領域１８よりも高濃度のＮ型である。チャネルストッパ９８にはコレクタ電位が印加されてよい。チャネルストッパ９８の電位をコレクタ電極２４の電位とすることで、活性部１６０から延びる空乏層が半導体基板１０の側面に達することを防ぐ。これにより半導体装置１００の耐圧を向上させる。

【0090】

保護膜１１０は、耐圧構造部９０の全体を覆っていてよい。保護膜１１０は、端辺１０２から、活性部１６０の端部まで設けられてよい。保護膜１１０は、ゲート配線１３０を覆ってよい。保護膜１１０は、ウェル領域１１を覆ってよい。保護膜１１０は、エミッタ電極５２の一部を覆っていてもよい。

【0091】

図８は、図４におけるＣ－Ｃ断面の一例を示す図である。Ｃ－Ｃ断面は、第１延伸部１１１および第１マーク部１４１を通過するＹＺ面である。他の延伸部および他のマーク部も、図８において説明する構造を有してよい。

【0092】

本例の第１延伸部１１１は、エミッタ電極５２の端部を覆っている。第１マーク部１４１は、エミッタ電極５２の上方において、第１延伸部１１１からＹ軸方向の反対方向（つまりＹ軸の負方向）に突出して設けられる。エミッタ電極５２の上方において、第１延伸部１１１の上端位置と、第１マーク部１４１の上端位置とは同一であってよい。上端位置は、Ｚ軸方向において最も上に配置された部分の位置である。

【0093】

第１マーク部１４１のＺ軸方向の厚みをＴ１とし、第１延伸部１１１のＺ軸方向の厚みをＴ２とする。厚みＴ１は、エミッタ電極５２の上端から、第１マーク部１４１の上端までのＺ軸方向の距離である。厚みＴ２は、エミッタ電極５２と重ならない位置における、第１延伸部１１１の厚みである。厚みＴ２は、層間絶縁膜３８の上端から、第１延伸部１１１の上端までのＺ軸方向の距離であってよい。

【0094】

厚みＴ１は、厚みＴ２より小さくてよい。第１延伸部１１１を厚くすることで、耐圧構造部９０およびゲート配線１３０等を保護しやすくなる。第１マーク部１４１は保護機能を有さなくてもよいので、第１マーク部１４１は比較的に薄く形成してよい。第１マーク部１４１を薄くすることで、第１マーク部１４１に生じる応力を小さくできる。第１延伸部１１１および第１マーク部１４１を含む保護膜１１０は、樹脂またはポリイミド等の絶縁材料で形成される。保護膜１１０とエミッタ電極５２との接着強度は、保護膜１１０と層間絶縁膜３８（または半導体基板１０）との接着強度よりも低い。このため、第１マーク部１４１を薄く形成することで、第１マーク部１４１における応力を小さくし、エミッタ電極５２からの第１マーク部１４１の剥がれを抑制できる。

【0095】

図９は、Ｃ－Ｃ断面の他の例を示す図である。Ｃ－Ｃ断面は、第１延伸部１１１および第１マーク部１４１を通過するＹＺ面であるが、他の延伸部および他のマーク部も、図９において説明する構造を有してよい。

【0096】

本例では、第１マーク部１４１の上端位置が、第１延伸部１１１の上端位置よりも低い。他の構造は、図８の例と同様である。本例では、エミッタ電極５２の上方における第１延伸部１１１の厚みＴ３よりも、第１マーク部１４１の厚みＴ１が小さい。このような構成により、第１マーク部１４１における応力を更に小さくし、エミッタ電極５２からの第１マーク部１４１の剥がれを抑制できる。厚みＴ１は、厚みＴ３の９０％以下であってよく、８０％以下であってよく、７０％以下であってもよく、５０％以下であってもよい。厚みＴ１は、厚みＴ３の１０％以上であってよい。

【0097】

図１０は、半導体装置１００の上面構造の他の例を示す図である。本例の半導体装置１００は、各マーク部の構造が、図４から図９において説明した半導体装置１００と相違する。他の部分の構造は、図４から図９において説明したいずれかの態様と同様であってよい。

【0098】

本例の各マーク部は、上面視において凹形状を有している。つまり本例の各マーク部は、上面電極よりも上方に配置された部材において、当該部材の端辺から当該部材の内部に向かって凹んだ部分である。各マーク部は、保護膜１１０の各延伸部に設けられた凹部であってよい。それぞれのマーク部は、保護膜１１０の各延伸部において、活性部１６０に最も近い端辺から、活性部１６０とは逆側に向かって形成された凹部である。各マーク部の位置および大きさは、図４から図９において説明した例と同様であってよい。本例の各マーク部は、ゲート配線１３０またはガードリング９２とは重ならない範囲に配置されてよい。これにより、ゲート配線１３０およびガードリング９２を保護膜１１０で覆って保護できる。各マーク部は、エミッタ電極５２の上方に配置されてよい。各マーク部は、エミッタ電極５２からはみ出さない範囲に配置されてよい。

【0099】

図１１は、半導体装置１００の上面構造の他の例を示す図である。本例の半導体装置１００は、各マーク部の構造が、図４から図１０において説明した半導体装置１００と相違する。他の部分の構造は、図４から図１０において説明したいずれかの態様と同様であってよい。

【0100】

本例の各マーク部は、Ｚ軸方向において凹形状または凸形状を有している。つまり本例の各マーク部は、上面電極よりも上方に配置された部材において、当該部材の上面に設けられた凹部または凸部である。各マーク部は、保護膜１１０の各延伸部の上面に設けられてよい。各マーク部の位置および大きさは、図４から図１１において説明した例と同様であってよい。

【0101】

図１２は、図１１におけるＤ－Ｄ断面の一例を示す図である。Ｄ－Ｄ断面は、第１延伸部１１１および第１マーク部１４１を通過するＹＺ面であるが、他の延伸部および他のマーク部も、図１２において説明する構造を有してよい。

【0102】

本例の第１マーク部１４１は、第１延伸部１１１の上面１０１から下方に窪む凹部である。ただし第１マーク部１４１においても第１延伸部１１１は残存している。つまり、第１マーク部１４１の厚みＴ４（つまり凹部の深さ）は、第１延伸部１１１の厚みＴ３よりも小さい。厚みＴ４は、厚みＴ３の１０％以上であってよく、２０％以上であってよく、３０％以上であってよく、５０％以上であってもよい。厚みＴ４は、厚みＴ３の９０％以下であってよい。第１マーク部１４１は、ゲート配線１３０またはガードリング９２とは重ならない範囲に配置されてよい。これにより、ゲート配線１３０およびガードリング９２を保護膜１１０で覆って保護できる。第１マーク部１４１は、エミッタ電極５２の上方に配置されてよい。第１マーク部１４１は、エミッタ電極５２からはみ出さない範囲に配置されてよい。

【0103】

図１３は、図１１におけるＤ－Ｄ断面の他の例を示す図である。Ｄ－Ｄ断面は、第１延伸部１１１および第１マーク部１４１を通過するＹＺ面であるが、他の延伸部および他のマーク部も、図１２において説明する構造を有してよい。

【0104】

本例の第１マーク部１４１は、第１延伸部１１１の上面１０１から上方に突出する凸部である。第１マーク部１４１の厚みＴ４は、厚みＴ３の１０％以下であってよく、２０％以下であってよく、３０％以下であってよく、５０％以下であってもよい。厚みＴ４は、厚みＴ３の９０％以上であってよい。第１マーク部１４１は、ゲート配線１３０またはガードリング９２と重なっていてよく、重なっていなくてもよい。

【0105】

図１４は、半導体モジュール３００の製造方法の一例を示す図である。半導体モジュール３００の製造方法は、半導体装置１００の製造工程Ｓ５００、実装工程Ｓ５１４および検査工程Ｓ５１６を有する。

【0106】

半導体装置１００の製造工程Ｓ５００では、半導体ウエハ２００のそれぞれの半導体装置１００に耐圧構造部９０を形成する（Ｓ５０２）。また、半導体ウエハ２００の上面側に、トランジスタ部７０およびダイオード部８０等の半導体素子を形成する（Ｓ５０４）。Ｓ５０４では、各トレンチ部、エミッタ領域１２およびベース領域１４を形成してよい。

【0107】

次に、半導体ウエハ２００の上方にエミッタ電極５２、ゲートパッド１２０、および、ゲート配線１３０－１等の金属の上面電極を形成する（Ｓ５０６）。Ｓ５０６では、上面電極を形成する前に、ゲート配線１３０－２、層間絶縁膜３８およびコンタクトホールを形成してよい。Ｓ５０２からＳ５０６の工程において、ダイシングライン２０２に所定のマーカーを形成してよい。当該マーカーは、層間絶縁膜３８等で形成されてよい。

【0108】

次に、上面電極よりも上方に配置された保護膜１１０および各マーク部（第１マーク部１４１、第２マーク部１４２、第３マーク部１４３、第４マーク部１４４）を形成する（Ｓ５０８）。図８等に示すように保護膜１１０は、上面電極よりも下方に配置された部分を含んでよい。各マーク部の位置は、半導体ウエハ２００に設けられたマーカー等の位置に基づいて制御されてよい。これにより、各マーク部の位置を精度よく制御できる。

【0109】

次に、半導体ウエハ２００の下面側の構造を形成する（Ｓ５１０）。Ｓ５１０では、図５等において説明したバッファ領域２０、コレクタ領域２２、カソード領域８２およびコレクタ電極２４を形成してよい。

【0110】

次に、ダイシングライン２０２に沿って半導体ウエハ２００を切断して、それぞれの半導体装置１００を切り出す（Ｓ５１２）。これにより半導体装置１００を製造できる。

【0111】

次に、半導体装置１００を、半導体モジュール３００に実装する（Ｓ５１４）。Ｓ５１４においては、半導体装置１００の上面電極にワイヤ１７０を接続する。

【0112】

次に、ワイヤ１７０の接続部１７２が、所定の位置に設けられているかを検査する（Ｓ５１６）。Ｓ５１６では、接続部１７２が、各マーク部で規定される位置に設けられているかを、光学検査装置により自動で検査してよい。本例によれば、エミッタ電極５２よりも上方に各マーク部が設けられているので、接続部１７２の位置を簡単に且つ精度よく検査できる。

【0113】

図１５は、接続部１７２の位置と、接続部１７２の温度との関係を示す図である。図１５の横軸は、接続部１７２が、トランジスタ部７０の上方に配置されているか、トランジスタ部７０とダイオード部８０との境界の上方に配置されているか、ダイオード部８０の上方に配置されているかを示している。図１５の縦軸は、接続部１７２の温度を示している。図１５の縦軸は線形軸である。図１５における丸印のプロットは、トランジスタ部７０に主電流が流れている状態での温度測定結果を示し、四角印のプロットは、ダイオード部８０に主電流が流れている状態での温度測定結果を示している。

【0114】

図１５に示すように、トランジスタ部７０またはダイオード部８０の上方に接続部１７２が配置されていると、半導体装置１００の動作状態に応じて、接続部１７２の温度が変化する。これに対して、トランジスタ部７０とダイオード部８０との境界の上方に接続部１７２が配置されていると、半導体装置１００の動作状態が変化しても、接続部１７２の温度はほとんど変化しない。このため、トランジスタ部７０とダイオード部８０との境界の上方に接続部１７２を配置することで、半導体装置１００の動作状態が繰り返し変化しても、接続部１７２における温度変化を抑制して、接続部１７２における熱応力の発生を抑制できる。このため、接続部１７２の接続信頼性を高めることができる。

【0115】

図１６は、接続部１７２の温度と、パワーサイクル耐量との関係を示す図である。図１６の例では、接続部１７２の温度を、横軸に示される温度と、所定の温度との間で繰り返し変化させる。図１６の縦軸のパワーサイクル耐量は、接続部１７２が上面電極から剥離するまでの、接続部１７２の温度変化の繰り返し回数を示している。図１６の縦軸は対数軸であり、横軸は線形軸である。図１６に示すように、接続部１７２の温度と、パワーサイクル耐量とは相関関係を有する。このため、接続部１７２の温度のばらつきが小さいほど、接続部１７２のパワーサイクル耐量のばらつきも小さくなる。各マーク部を用いて接続部１７２の位置を精度よく規定することで、接続部１７２の温度のばらつきを小さくして、接続部１７２のパワーサイクル耐量のばらつきを小さくできる。

【0116】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0117】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0118】

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・耐圧構造部、９２・・・ガードリング、９８・・・チャネルストッパ、１００・・・半導体装置、１０１・・・上面、１０２・・・端辺、１１０・・・保護膜、１１１・・・第１延伸部、１１２・・・第２延伸部、１１３・・・第３延伸部、１１４・・・第４延伸部、１２０・・・ゲートパッド、１３０・・・ゲート配線、１４１・・・第１マーク部、１４２・・・第２マーク部、１４３・・・第３マーク部、１４４・・・第４マーク部、１４５・・・領域、１４６・・・領域、１６０・・・活性部、１７０・・・ワイヤ、１７２・・・接続部、２００・・・半導体ウエハ、２０２・・・ダイシングライン、２０４・・・基準部、３００・・・半導体モジュール、３１０・・・ケース部、３１２・・・封止部、３２０・・・配線、３３０・・・配線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】