特開 2024-49130 半導体装置、電子装置、電子装置の特性を設定する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024049130

(43)【公開日】2024-04-09

(54)【発明の名称】半導体装置、電子装置、電子装置の特性を設定する方法

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240402BHJP

   G11C 5/14 20060101ALI20240402BHJP

【ＦＩ】

H01L27/04 V

H01L27/04 T

G11C5/14 500

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022155406

(22)【出願日】2022-09-28

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】曽我 龍

(72)【発明者】

【氏名】前田 智行

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038AV02

5F038AV13

5F038AV15

5F038AV16

5F038AV17

5F038AV18

5F038DT01

(57)【要約】

【課題】一又は複数の値によって特定されるべき特性を有する回路を含む半導体装置の製造プロセスの後に該回路の特性を変更できる半導体装置を提供する。
【解決手段】半導体装置１３は、一又は複数の値によって特定されるべき特性を有するレギュレータ回路１９に接続され、レギュレータ回路１９の特性を特定する値を格納する格納回路２３と、一又は複数の電子ヒューズ１６を含む電子ヒューズ回路１８に接続される入力、格納回路２３に接続される出力、読出制御回路２５、および特性制御回路２７を備える電子ヒューズ制御器を１７備え、読出制御回路２５は、入力を介して電子ヒューズ１６の少なくとも一部から値を読出期間に読み出すように構成されたリード回路を含み、特性制御回路２７は、特性を特定する特定データをリード回路からの信号から生成すると共に、読出期間と異なる特定期間に出力を介して特定データを格納回路２３に提供する。
【選択図】図１

【特許請求の範囲】

【請求項1】

一又は複数の値によって特定されるべき特性を有するレギュレータ回路に接続され、前記レギュレータ回路の前記特性を特定する値を格納するように構成された格納回路と、
一又は複数の電子ヒューズを含む電子ヒューズ回路に接続されるように構成された入力、前記格納回路に接続されるように構成された出力、読出制御回路、および特性制御回路を備える電子ヒューズ制御器と、
を備え、
前記読出制御回路は、前記入力を介して前記電子ヒューズの少なくとも一部から値を読出期間に読み出すように構成されたリード回路を含み、
前記特性制御回路は、前記特性を特定するように構成された特定データを前記リード回路からの信号から生成すると共に、前記読出期間と異なる特定期間に前記出力を介して前記特定データを前記格納回路に提供するように構成される、
半導体装置。

【請求項2】

前記電子ヒューズ制御器は、発振器を含むクロック生成回路からの第１クロック信号を受けて動作し、
前記クロック生成回路は、前記レギュレータ回路のレギュレータ出力に接続された電源線から給電される、
請求項１に記載された半導体装置。

【請求項3】

前記格納回路は、前記特性の前記値を格納するように構成された揮発性保持回路を含み、
前記揮発性保持回路は、前記電子ヒューズ制御器の前記出力に接続される、
請求項１に記載された半導体装置。

【請求項4】

当該半導体装置の設定モード及び前記設定モードと異なる通常動作モードを切り替えるように構成された制御回路を更に備え、
前記特性は、前記特性の前記値が前記設定モードにおいて前記格納回路に格納されることによって特定され、
前記レギュレータ回路は、前記通常動作モードにおいて、前記格納回路における前記値によって規定される特性を示し、
前記電子ヒューズ制御器は、前記設定モードにおいて、前記レギュレータ回路から給電される、
請求項３に記載された半導体装置。

【請求項5】

前記読出制御回路は、一又は複数の前記値うちの一つを特定するために奇数個の前記電子ヒューズからの読み出し値の多数決値を生成するように構成された多数決回路を更に含む、
請求項１に記載された半導体装置。

【請求項6】

前記読出制御回路は、前記電子ヒューズからの読み出しが完了した後に、前記特定データを前記格納回路に提供する第１要求を前記特性制御回路に送り、
前記特性制御回路は、前記第１要求の受領に応答して、前記受領の後のある期間に前記特定データを前記出力に提供する、
請求項２に記載された半導体装置。

【請求項7】

前記読出制御回路は、前記電子ヒューズからの読み出しの値が完了した後に、前記クロック生成回路に第２要求を提供し、
前記クロック生成回路は、前記第２要求に応答して、前記第１クロック信号を停止する、
請求項６に記載された半導体装置。

【請求項8】

前記クロック生成回路は、前記第１クロック信号より長い周期の第２クロック信号を生成し、
前記特性制御回路は、前記第２クロック信号に応答して動作するように構成されたカウンタ回路をさらに含み、
前記特性制御回路は、前記カウンタ回路の出力値の変化に応答して、前記特定データを前記出力に提供することを終了する、
請求項７に記載された半導体装置。

【請求項9】

前記特性制御回路は、前記カウンタ回路の前記出力値の変化に応答して、前記第１クロック信号の再開を求める第３要求を生成し、
前記クロック生成回路は、前記第３要求に応答して、前記第１クロック信号を再開する、
請求項８に記載された半導体装置。

【請求項10】

前記レギュレータ回路は、前記格納回路によって提供される設定値によって特定されるトリミング可能な回路を備える、
請求項１に記載された半導体装置。

【請求項11】

請求項１から請求項１０のいずれか一項に記載された半導体装置と、
前記電子ヒューズ回路を含む電子ヒューズ装置と、
を備える、電子装置。

【請求項12】

前記半導体装置及び前記電子ヒューズ装置は、半導体基板の上に集積されている、
請求項１１に記載された電子装置。

【請求項13】

請求項１１に記載された電子装置を準備することと、
電源から前記電子装置への第１給電を行うことと、
前記第１給電に応答して、前記レギュレータ回路から前記電子ヒューズ制御器及び前記格納回路に第２給電を行うことと、
前記第２給電の後に、前記電子ヒューズから前記値を読み出して前記特定データを生成することと、
前記特定データを前記格納回路に提供することと、
を備える、
電子装置の特性を設定する方法。

【請求項14】

前記特定データを前記格納回路に提供したことに応答して、前記特定データに基づく特性で前記レギュレータ回路を動作させること、を更に備える、
請求項１３に記載された電子装置の特性を設定する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、電子装置、及び電子装置の特性を設定する方法に関する。

【背景技術】

【0002】

特許文献１は、レーザヒューズ回路、電気ヒューズ回路、及び調整回路を含む半導体集積回路を開示する。この半導体集積回路では、レーザヒューズ回路は、レーザ照射により第１のトリミングコードを記憶させる。電気ヒューズ回路は、電圧印加により第２のトリミングコードを記憶させる。調整回路は、第１又は第２のトリミングコードに応じて電位レベル又はタイミングを調整する。この半導体集積回路によれば、試験時間を短縮すると共に信頼性を向上させることができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００８－５３２５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体装置における回路の中には、トリミングにより特性を高精度化することが可能であるものがあり、またそのような高精度化を求められることがある。トリミングのための特性データは、半導体装置の個体毎に異なる。個体毎のデータを半導体装置に記録するために、メタルヒューズ（レーザ溶断ヒューズ）が利用可能である。しかしながら、メタルヒューズの使用は、プロセスの微細化に伴い半導体装置のチップ面積の縮小の妨げになる。

【0005】

メタルヒューズを用いた回路特性の変更に係る例示は、以下のものである。半導体装置は、例えば発振器及び電圧レギュレータといった、一又は複数の値によって特定されるべき特性を有する回路を集積している。半導体装置への電源投入の後に、コントローラチップからトリミングデータを読み出すために、電源電圧が印加される。メタルヒューズからのトリミングデータが読み出されて、トリミングデータは、例えば発振器及び電圧レギュレータの回路特性を特定するために設定されている。メタルヒューズのプログラミングは、未設定の特性を示す電圧レギュレータを動作させずに行われ、未設定の特性を示す電圧レギュレータを、設定済み特性を示す電圧レギュレータに変える。メタルヒューズの利用は、未設定の電圧レギュレータの未知の特性に煩わされることを避けることを可能にする。しかしながら、メタルヒューズを利用しない方式が望まれる。

【0006】

本発明は、一又は複数の値によって特定されるべき特性を有する回路を含む半導体装置の製造プロセスの後に該回路の特性を変更にできる半導体装置、電子装置、及び電子装置の特性を設定する方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の第１側面に係る半導体装置は、一又は複数の値によって特定されるべき特性を有するレギュレータ回路に接続され、前記レギュレータ回路の前記特性を特定する値を格納するように構成された格納回路と、一又は複数の電子ヒューズを含む電子ヒューズ回路に接続されるように構成された入力、前記格納回路に接続されるように構成された出力、読出制御回路、および特性制御回路を備える電子ヒューズ制御器と、を備え、前記読出制御回路は、前記入力を介して前記電子ヒューズの少なくとも一部から値を読出期間に読み出すように構成されたリード回路を含み、前記特性制御回路は、前記特性を特定するように構成された特定データを前記リード回路からの信号から生成すると共に、前記読出期間と異なる特定期間に前記出力を介して前記特定データを前記格納回路に提供するように構成される。

【0008】

本発明の第２側面に係る電子装置は、第１側面に係る半導体装置と、前記電子ヒューズ回路を含む電子ヒューズ装置と、を備える。

【0009】

本発明の第３側面に係る電子装置の特性を設定する方法は、第２側面に係る電子装置を準備することと、電源から前記電子装置への第１給電を行うことと、前記第１給電に応答して、前記レギュレータ回路から前記電子ヒューズ制御器及び前記格納回路に第２給電を行うことと、前記第２給電の後に、前記電子ヒューズから前記値を読み出して前記特定データを生成することと、前記特定データを前記格納回路に提供することと、を備える。

【発明の効果】

【0010】

上記の側面によれば、一又は複数の値によって特定されるべき特性を有する回路を含む半導体装置の製造プロセスの後に該回路の特性を変更できる半導体装置、電子装置、及び電子装置の特性を設定する方法を提供できる。

【図面の簡単な説明】

【0011】

【図1】図１は、本実施の形態に係る半導体装置及び電子装置を概略的に示す図面である。

【図2】図２は、本実施の形態に係るレギュレータを概略的に示す図面である。

【図3】図３は、例示的な電子ヒューズ装置の信号線を示す図面である。

【図4】図４（ａ）及び図４（ｂ）は、例えばフリップフロップ回路のセットアップ期間及びホールド期間を示す図面である。図４（ｃ）は、信号遷移の重なりに起因するメタステーブルを示す図面である。

【図5】図５（ａ）は、設定モードにおいて発振器からのクロック信号の周期が目標周期の二倍である場合における長すぎるストローブ信号の波形を示す図面である。図５（ｂ）は、設定モードにおいて発振器のクロック信号の周期が目標周期の半分である場合における短すぎるストローブ信号を示す図面である。

【図6】図６（ａ）及び図６（ｂ）は、それぞれ、原クロック信号の周期が目標周期の半分である場合における短いストローブ信号及び原クロック信号の周期が目標周期の半分である場合における適切な長さのストローブ信号のタイミングを示す図面である。

【図7】図７は、本実施の形態に係る電子装置の特性を設定する方法における主要なステップを示す図面である。

【図8】図８は、本実施例に係るリセット回路の主要部の回路図を示す図面である。

【図9】図９は、本実施例に係るクロック生成回路の主要部の回路図を示す図面である。

【図10】図１０は、本実施例に係る電子ヒューズ制御器の主要部の回路図を示す図面である。

【発明を実施するための形態】

【0012】

以下、図面を参照して本発明を実施するための各実施の形態について説明する。

【0013】

図１は、本実施の形態に係る半導体装置及び電子装置を概略的に示す図面である。

【0014】

電子装置１１は、半導体装置１３及び電子ヒューズ装置１５を含む。半導体装置１３は、電子ヒューズ制御器１７及び格納回路２３を含む。電子ヒューズ装置１５は、コントロール回路１４及び一又は複数の電子ヒューズ１６を含む。コントロール回路１４は、電子ヒューズ１６に接続されて、電子ヒューズ１６へのアクセスを制御する。電子ヒューズ装置１５は、半導体装置１３と一緒に単一の半導体基板の上に集積されることができ、或いは、集積されることなく別体であることができる。必要な場合には、電子装置１１、半導体装置１３及び電子ヒューズ装置１５の少なくとも一つは、パッケージＰＫＧ内に配置されていてもよい。

【0015】

電子装置１１によれば、一又は複数の値によって特定されるべき特性を有する回路において、電子ヒューズ装置１５を用いて該回路の特性を特定する値を格納し保持できる。この回路は、引き続く説明における実施例ではレギュレータ回路１９を含み、しかしながら、レギュレータ回路１９に限定されない。格納回路２３は、一又は複数の値によって特定されるべき特性を有する回路に接続される。

【0016】

本実施例では、格納回路２３は、一又は複数の値によって特定されるべき特性を有するレギュレータ回路１９に接続される。レギュレータ回路１９は、一又は複数の値によって特定されるべき特性、例えば参照電圧及び温度係数（温度傾き）といった特性を有する。格納回路２３は、レギュレータ回路１９の特性を特定する値を格納するように構成される。レギュレータ回路１９は、格納回路２３によって提供される設定値によって特定される一又は複数のトリミング可能な回路２１を備える。

【0017】

レギュレータ回路１９は、電源ＶＤＤからの電力の供給を受けて、制御された電圧ＶＲＥＧを出力（１９ａ）を介して電源線２０に提供する。図１には、代表的に、レギュレータ回路１９に接続される第２電源線２２、例えば接地線が描かれている。

【0018】

電子ヒューズ制御器１７は、読出制御回路２５及び特性制御回路２７を含む。電子ヒューズ制御器１７は、また、電子ヒューズ回路１８の出力に接続される入力１７ａ、格納回路２３に接続される出力１７ｂ、格納回路２３に接続される入力１７ｃ、及び電子ヒューズ回路１８の入力に接続される出力１７ｄを有する。

【0019】

読出制御回路２５は、リード回路２９を含み、リード回路２９は、読出期間に入力１７ａを介して電子ヒューズ１６の少なくとも一部から値を有する信号Ｓ_ＦＵＳＥを読み出すように構成される。

【0020】

特性制御回路２７は、回路の特性、具体的にはレギュレータ回路１９の特性を特定するように構成された特定データＳ_ＤＥＴを、信号Ｓ_ＦＵＳＥを受ける読出制御回路２５、具体的にはリード回路２９からの信号（値は信号Ｓ_ＦＵＳＥと同じ）から生成する。また、特性制御回路２７は、レギュレータ回路１９の特性を特定するように読出期間と異なる特定期間に出力１７ｂを介して特定データＳ_ＤＥＴを格納回路２３に提供するように構成される。

【0021】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、レギュレータ回路１９の特定されるべき特性が特定データＳ_ＤＥＴとして特定される前では、レギュレータ回路１９の特性はデフォルト値によって規定され、またレギュレータ回路１９は、この値に従って動作する。レギュレータ回路１９の特性が格納回路２３の値によって特定された後では、レギュレータ回路１９の特性は電子ヒューズ装置１５内の一又は複数の電子ヒューズ１６の値によって規定され、またレギュレータ回路１９は、この特性に従って動作する。

【0022】

リード回路２９は、電子ヒューズ回路１８の内の少なくとも一部の電子ヒューズ１６から電子ヒューズ制御器１７の入力１７ａを介して信号Ｓ_ＦＵＳＥを読み出し、読出制御回路２５は、特性制御回路２７へ提供されるデータＳ_ＤAＴAを信号Ｓ_ＦＵＳＥから生成する。読出制御回路２５は、また、信号Ｓ_ＦＵＳＥからのデータＳ_ＤAＴAを特性制御回路２７に提供する。特性制御回路２７は、電子ヒューズ回路１８によって提供された信号Ｓ_ＦＵＳＥからのデータＳ_ＤAＴAを、レギュレータ回路１９の特性を特定するように構成された特定データＳ_ＤＥＴに変換する。特定データＳ_ＤＥＴは、回路の特性を特定するように、電子ヒューズ制御器１７の出力１７ｂを介してレギュレータ回路１９に関連付けられた格納回路２３の保持回路に提供される。特定データＳ_ＤＥＴの提供により、レギュレータ回路１９の特性は特定されて、レギュレータ回路１９は、特定された特性に従って動作可能になる。

【0023】

レギュレータ回路１９に所望の特性を発揮させるための特性値は、以下のように特定される。回路、具体的にはレギュレータ回路１９の特性を測定することができる。例えば、レギュレータ回路１９の特性は、製造工程においてテスターを用いて測定される。レギュレータ回路１９を含む半導体装置がパッケージ内に配置されるときは、パッケージの端子を介して測定が行われる。或いは、一又は複数の値によって特定されるべきある回路特性は、格納回路２３にある値を設定すると共にこの値においてレギュレータ回路１９の特性を測定することによって得られる。この測定にスターが用いられることができる。一又は複数回の測定から、所望の特性をレギュレータ回路１９に発揮させることに係る所望の設定値が特定されることができる。所望の特性を示すレギュレータ回路１９が得られた際に格納回路２３の値が特定される。

【0024】

上記のように特定された一又は複数の所望の設定値は、テスターから設定値信号Ｓ_{ＰＲＥＤＥＴ}として、書込回路３１へ提供される。書込回路３１は、特性制御回路２７から受けた設定値信号Ｓ_{ＰＲＥＤＥＴ}からヒューズ値信号Ｓ_{ＷＲＴＦＳ}を生成して、電子ヒューズ装置１５に提供する。電子ヒューズ装置１５は、ヒューズ値信号Ｓ_{ＷＲＴＦＳ}の受信に応答して、対応する一又は複数の電子ヒューズ１６にヒューズ値信号Ｓ_{ＷＲＴＦＳ}の値を記録する。

【0025】

必要な場合には、発振器３５は、一又は複数の値によって特定されるべき特性、例えば周波数及び発振周期といった特性を有することができる。格納回路２３は、発振器３５の特性を特定する値を格納するように構成されることができる。発振器３５は、格納回路２３によって提供される設定値によって特定される一又は複数のトリミング可能な回路２４を備えることができる。発振器３５の特性は、製造工程においてテスターを用いて測定される。発振器３５を含む半導体装置がパッケージ内に配置されるときは、パッケージの端子を介して測定が行われる。

【0026】

引き続く説明では、必要な場合には、特定データＳ_ＤＥＴは、レギュレータ回路１９の特性を特定する１又は複数の値に係るデータに替えて、発振器３５の特性を特定する一又は複数の値に係るデータを更に含むことができ、或いは、レギュレータ回路１９の特性を特定する１又は複数の値に係るデータに加えて、発振器３５の特性を特定する一又は複数の値に係るデータを更に含むことができ、また或いは、これらに加えて他の回路の特性を特定する一又は複数の値に係るデータを更に含むことができる。発振器３５の特定されるべき特性が特定データＳ_ＤＥＴとして特定される前では、発振器３５の特性は、デフォルト値によって規定され、また発振器３５は、この値に従って動作する。発振器３５の特性が、特定データＳ_ＤＥＴを格納した格納回路２３の値によって特定された後では、発振器３５の特性は、電子ヒューズ装置１５内の一又は複数の電子ヒューズ１６の値によって規定され、また発振器３５は、この特性に従って動作する。発振器３５の特性は、既に説明されたレギュレータ回路１９の特性と同様に特定されることができる。引き続く説明では、レギュレータ回路１９について説明する。

【0027】

半導体装置１３は、クロック生成回路３３を含み、クロック生成回路３３は、発振器３５を含むことができる。電子ヒューズ制御器１７は、クロック生成回路３３からの第１クロック信号Ｓ_ＣＬＫ１を受けて動作し、また特性制御回路２７は、クロック生成回路３３からの第２クロック信号Ｓ_ＣＬＫ２を受けて動作する。クロック生成回路３３は、レギュレータ回路１９のレギュレータ出力１９ａに接続された電源線２０から給電されることができる。

【0028】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、クロック生成回路３３は、例えばデフォルト状態のレギュレータ回路１９からの電源線２０の電圧ＶＲＥＧを受けて動作する。

【0029】

格納回路２３は、揮発性保持回路３７を含み、揮発性保持回路３７は、レギュレータ回路１９の特性の一又は複数の値を格納するように構成される。揮発性保持回路３７は、電子ヒューズ制御器１７の出力１７ｂに接続される。揮発性保持回路３７は、レギュレータ回路１９のレギュレータ出力１９ａに接続された電源線２０から給電されることができる。

【0030】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、電子ヒューズ１６からの値は、レギュレータ回路１９のトリミング可能な回路２１の特性を設定するために、揮発性保持回路３７（例えば、ラッチ回路、又はフリップフロップ回路）に格納される。

【0031】

半導体装置１３は、電子ヒューズ制御器１７とは別個の回路４１を含むことができる。別個の回路４１は、電源線２０から給電されており、また通常動作モードにおいてその主要な機能を発揮する。

【0032】

半導体装置１３は、モード信号Ｓ_ＭＯＤＥを生成するように構成された制御回路３９を更に備えることができ、制御回路３９は、半導体装置１３の設定モード、及びこの設定モードと異なる通常動作モードを切り替えるように構成される。設定モードにおいて、レギュレータ回路１９の特性は、その特性に対応する特定データＳ_ＤＥＴの値が格納回路２３に格納されることによって特定される。レギュレータ回路１９は、通常の動作を行う通常動作モードにおいて、格納回路２３における格納値によって規定される特性を示し、クロック生成回路３３、発振器３５、別個の回路４１、及びリセット回路４３に給電する。

【0033】

半導体装置１３は、別個の回路４１にリセット信号Ｓ_ＲＳＴを提供するように構成されたリセット回路４３を含むことができる。別個の回路４１は、通常動作モードにおいてクロック生成回路３３から第３クロック信号Ｓ_ＣＬＫ３を受ける。一方、設定モードにおいては、クロック生成回路３３は、第３クロック信号Ｓ_ＣＬＫ３を別個の回路４１に供給しないことがよい。別個の回路４１の動作に起因するレギュレータ回路１９の負荷の変動を回避できる。

【0034】

電子ヒューズ制御器１７は、レギュレータ回路１９から給電されることができる。

【0035】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、電子ヒューズ制御器１７は、設定モードにおいて、未設定の特性に従って動作するレギュレータ回路１９から給電される。設定モードにおけるレギュレータ回路１９の特性は、通常動作モードにおけるレギュレータ回路１９の特性と異なる。

【0036】

図２は、本実施の形態に係るレギュレータを概略的に示す図面である。図２を参照すると、電圧レギュレータ４５は、レギュレータ回路１９と、駆動トランジスタ４７を含む駆動回路と、キャパシタ４９と、電圧分圧回路５１とを備える。この実施例では、キャパシタ４９及び電圧分圧回路５１は、レギュレータ出力１９ａに接続されており、また電子装置１１及び半導体装置１３と集積されることなく、電子装置１１及び半導体装置１３とは、同一のパッケージに組み立てられた別体であってもよい。レギュレータ回路１９は、誤差増幅回路５３及び基準電圧回路４４を含み、更に駆動トランジスタ４７を含むことができる。誤差増幅回路５３は、基準電圧回路４４からの基準電圧を＋入力５３ａに及び電圧分圧回路５１からの帰還電圧を－入力５３ｂに受けて、その差分に応じた制御信号Ｓ_ＣＮＴを出力５３ｃに生成する。制御信号Ｓ_ＣＮＴは、駆動トランジスタ４７のゲートＧに提供されて、駆動トランジスタ４７を制御する。駆動トランジスタ４７のソースＳは、電源ＶＤＤから電力を受け、駆動トランジスタ４７のドレインＤは、レギュレータ回路１９の働きによって規定される電圧ＶＲＥＧをレギュレータ出力１９ａに提供する。駆動トランジスタ４７は、半導体装置１３に含まれることができる。基準電圧回路４４、駆動トランジスタ４７、及び誤差増幅回路５３は、電源（電源電圧ＶＤＤ）から給電される。

【0037】

再び図１を参照しながら、電子装置１１、半導体装置１３及び電子ヒューズ装置１５を説明する。

【0038】

読出制御回路２５は、一又は複数の値のうちの一つを特定するために、エラー訂正のための冗長構成、具体的にはエラー訂正回路６１を含むことができる。例示的な冗長構成は、奇数個の電子ヒューズ１６からの読み出し値の多数決値を生成するように構成された多数決回路を含むことができる。多数決が採用される場合には、書込回路３１は、単一の特性の値を奇数個の電子ヒューズ１６に格納するように構成される。冗長の採用は、多数決に限定されることなく、例えばハミングコードといった他のエラー訂正を採用することができる。エラー訂正の演算を確実に行うために、読出制御回路２５は、電子ヒューズ１６からの読み出し値を保持する保持回路６３、例えばラッチ回路、フリップフロップ回路を含むことができる。保持回路６３は、電子ヒューズ１６からの読み出し値を受けて、エラー訂正回路６１の演算期間にエラー訂正回路６１に読み出し値を提供する。

【0039】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、冗長によるエラー訂正は、電子ヒューズ１６における意図しないエラーを訂正することを可能にする。

【0040】

読出制御回路２５は、電子ヒューズ１６からの読み出しを開始した後に又は電子ヒューズ１６からの読み出しを完了した後に、第１要求Ｓ_ＲＥＱ１を特性制御回路２７に送る。この第１要求Ｓ_ＲＥＱ１に応答して、特性制御回路２７は、特定データＳ_ＤＥＴを格納回路２３に提供する。具体的には、特性制御回路２７は、第１要求Ｓ_ＲＥＱ１の受領に応答して、受領の後のある期間に特定データＳ_ＤＥＴを出力１７ｂに提供する。この期間に、格納回路２３は、揮発性保持回路３７に特定データＳ_ＤＥＴを格納する。

【0041】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、読み出しの値が完了した後に、特性制御回路２７は、第１要求Ｓ_ＲＥＱ１の受領の後のある期間に特定データＳ_ＤＥＴを出力１７ｂに提供する。これによって、格納回路２３が特定データＳ_ＤＥＴを取り込むことを確実にすることができる。

【0042】

格納回路２３に特定データＳ_ＤＥＴが格納されると、トリミング可能な回路２１、２４は、特定データＳ_ＤＥＴによって規定される特性を示すように動作する。

【0043】

読出制御回路２５は、電子ヒューズ１６からの読み出しの値が完了した後に、クロック生成回路３３に第２要求Ｓ_ＲＥＱ２を提供する。クロック生成回路３３は、第２要求Ｓ_ＲＥＱ２に応答して、第１クロック信号Ｓ_ＣＬＫ１を停止する。

【0044】

第１クロック信号Ｓ_ＣＬＫ１をより長い周期の第２クロック信号Ｓ_ＣＬＫ２は、引き続き、特性制御回路２７に提供される。特性制御回路２７の主要な動作は、第２クロック信号Ｓ_ＣＬＫ２に従って動作する。

【0045】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、特性制御回路２７が第１要求Ｓ_ＲＥＱ１の受領の後のある期間に特定データＳ_ＤＥＴを出力１７ｂに提供して、この期間に特定データＳ_ＤＥＴに応じて回路の特性が特定される。この特性特定の期間に、特定のための回路動作を安定させるために、第１クロック信号Ｓ_ＣＬＫ１が停止される。第１クロック信号Ｓ_ＣＬＫ１の停止は、第１クロック信号Ｓ_ＣＬＫ１の遷移に起因するノイズ、及び負荷（レギュレータ回路１９の負荷）の変動を低減して、回路特性を特定する設定モードを安定な動作環境に置くことができる。

【0046】

また、回路特性の特定により、回路の動作が変化する可能性がある。回路の動作が変化する可能性がある期間における第１クロック信号Ｓ_ＣＬＫ１の停止は、電子ヒューズ制御器１７が、意図しない動作を行う可能性を低減できる。

【0047】

既に説明したように、設定モードにおいて、クロック生成回路３３は、第１クロック信号Ｓ_ＣＬＫ１より長い周期の第２クロック信号Ｓ_ＣＬＫ２を生成する。特性制御回路２７は、第２クロック信号Ｓ_ＣＬＫ２に応答して動作するように構成されたカウンタ回路６５を含むことができる。

【0048】

特性制御回路２７は、カウンタ回路６５の出力値の変化に応答して、特定データＳ_ＤＥＴを出力１７ｂ提供することを終了する。

【0049】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、特性制御回路２７が特定データＳ_ＤＥＴを出力１７ｂに提供するように動作する期間は、第２クロック信号Ｓ_ＣＬＫ２の一周期より長い。この期間の終期は、例えばカウンタ回路６５のカウント数又は分周回路の分周数によって規定されることができる。第２クロック信号Ｓ_ＣＬＫ２の周期は第１クロック信号Ｓ_ＣＬＫ１より長いので、回路の特性を特定する設定モードを安定な動作環境に置くことができる。

【0050】

設定モードにおいては、電子ヒューズ制御器１７は、カウンタ回路６５の出力値の変化に応答して、特性データＳ_ＤＥＴを出力１７ｂに提供することを終了すると共に、第１クロック信号Ｓ_ＣＬＫ１の再開を求める第３要求Ｓ_ＲＥＱ３を生成することができる。クロック生成回路３３は、第３要求Ｓ_ＲＥＱ３に応答して、第１クロック信号Ｓ_ＣＬＫ１の提供を再開する。また、クロック生成回路３３は、第３要求Ｓ_ＲＥＱ３に応答して、別個の回路４１への第３クロック信号Ｓ_ＣＬＫ３の提供を開始するように構成されることができる。

【0051】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、特性を特定する期間の経過の後に第１クロック信号Ｓ_ＣＬＫ１が再開されて、引き続く回路動作が第１クロック信号Ｓ_ＣＬＫ１に従って進行する。

【0052】

設定モードにおいては、電子ヒューズ制御器１７は、回路４１へのリセットの解除を求める第４要求Ｓ_ＲＥＱ４を生成することができる。リセット回路４３は、第４要求Ｓ_ＲＥＱ４に応答して、別個の回路４１のリセットを解除するように構成される。

【0053】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、回路の特性特定の完了に応答して、別個の回路４１（例えば、内部デジタル回路及び／又は内部アナログ回路）の初期化を行うと共に、第３クロック信号Ｓ_ＣＬＫ３を提供して順次に通常モードの動作の開始の準備を進めることができる。これに従って、制御回路３９は、半導体装置１３を通常動作モードに遷移させることができる。

【0054】

図３は、例示的な電子ヒューズ装置の信号線を示す図面である。例示的な電子ヒューズ装置１５は、以下の信号に関連付けられる。具体的には、電源電圧ＶＤＤＱ、電子ヒューズ１６に関連付けられたアドレスＡ［１１：０］、ストローブ信号ＳＴＲＢ、読み書き信号Ｒ／Ｗ、電子ヒューズ装置１５の選択信号ＣＳＢ、及び電子ヒューズ１６に関連付けられた読出データＱ［７：０］。電子ヒューズ装置１５は、例えばレギュレータ回路１９から給電されることができ、必要な場合には、電源電圧ＶＤＤから給電されることができる。

【0055】

既に説明したように、設定モードでは、レギュレータ回路１９の特性が設定前であるので、レギュレータ出力１９ａにおける電圧ＶＲＥＧは、特性が設定後の電圧値に比べて正負で１５％程度のばらつきを示す。発振器３５は電源線２０からの給電を受けるので、原クロック信号の周期は、正負で５０％程度のばらつきを示す。

【0056】

電子ヒューズ制御器１７も、特性設定前のレギュレータ回路１９から電圧の下で、第１クロック信号Ｓ_ＣＬＫ１に応答して動作する。

【0057】

図４（ａ）及び図４（ｂ）は、例えばフリップフロップ回路のセットアップ期間及びホールド期間を示す図面である。図４（ｃ）は、信号遷移の重なりに起因するメタステーブルを示す図面である。

【0058】

電子ヒューズ制御器１７の回路タイミングにおいて、セットアップ期間（ｓｅｔｕｐ）及びホールド期間（ｈｏｌｄ）も、原クロック信号の周期に応じて、例えば最短で半分の期間になる。また、レギュレータ出力１９ａの電圧が低くなるにつれて、電子ヒューズ制御器１７のデジタル回路において遅延が大きくなる。

【0059】

図４（ａ）を参照すると、適切なタイミングのセットアップ期間及びホールド期間が示される。図４（ｂ）を参照すると、タイミングズレのセットアップ期間及びホールド期間が示される。タイミングズレは、実質的なセットアップ期間Ｄｓｅｔｕｐを短くする。

【0060】

レギュレータ出力１９ａの電圧のばらつきは、データ（ＩＮ）の遷移がクロック信号（ｃｌｋ）の遷移（立ち上がり又は立ち下がり）にちょうど重なること、又は実質的に重なることを予見できない。信号遷移の重なりは、図４（ｃ）に示されるように、取り込むデータ（ＯＵＴ）にメタステーブルを生じさせることがある。

【0061】

図５（ａ）及び図５（ｂ）は、それぞれ、設定モードにおいて発振器３５の出力波形（ｃｌｋ）の周期が規定値の１．５倍である場合における長すぎるストローブ信号、及び設定モードにおいて発振器３５の出力波形（ｃｌｋ）の周期が規定値の０．５倍である場合における短すぎるストローブ信号を示す。太白矢印は、要求されるストローブ信号期間ＲＥＱＤを示す。半分の周期のクロック信号では、ストローブ信号ＳＴＲＢの短い期間は、太白矢印で示された要求されるストローブ信号期間ＲＥＱＤに比べて、黒矢印で示された期間Ｄ_ＳＴＲＢだけ足りない。

【0062】

図６（ａ）及び図６（ｂ）は、例示的な２つのストローブ信号を示す。具体的には、図６（ａ）は、発振器の出力波形の周期が規定値の０．５倍である場合における長さの足りないストローブ信号のタイミングを示す。図６（ｂ）は、発振器の出力波形の周期が規定値の０．５倍である場合における適切な長さのストローブ信号のタイミングを示す。太白矢印は、要求されるストローブ信号期間ＲＥＱＤを示す。図６（ｂ）に示されるストローブ信号の長さは、図６（ａ）に示されるストローブ信号の長さより、一周期分だけ長い。

【0063】

電子ヒューズ制御器１７が、電子ヒューズ装置１５に提供する信号、例えばストローブ信号ＳＴＲＢは、原クロック信号の周期が本来の周期の半分であると、原クロック信号の周期に応じて半分の期間になる。特性特定済みのレギュレータ回路１９がレギュレータ出力１９ａに提供するの電圧に従うタイミング設計では、図６（ａ）に示されるように、要求されるストローブ信号期間ＲＥＱＤは、特性未設定のレギュレータ回路１９がレギュレータ出力１９ａに提供する電圧に係るストローブ信号ＳＴＲＢの期間に比べて、黒矢印ＳＨＲＴの長さだけ大きい。

【0064】

未設定の特性を有するレギュレータ回路１９の電圧がレギュレータ出力１９ａに提供されている場合の改善されたタイミング設計では、図６（ｂ）に示されるように、ストローブ信号ＳＴＲＢは、要求されるストローブ信号期間ＲＥＱＤに等しい又はより長くできる。

【0065】

このような設計指針に従って、図１に示されるような電子ヒューズ制御器１７は、電子ヒューズ１６からの読み出しのためのストローブ信号を生成するタイミング信号生成回路５７を含むことができる。タイミング信号生成回路５７は、クロック生成回路３３と同じくレギュレータ回路１９の電源線２０から電力を受ける。タイミング信号生成回路５７は、具体的には、発振器３５が高い発振周波数で発振する状態で所望の長さのストローブ信号を生成できる段数のカウンタ回路を含むことができる。

【0066】

タイミング信号生成回路５７は、以下のようにクロック生成回路３３からの信号に基づきストローブ信号ＳＴＲＢを生成する。具体的には、ストローブ信号ＳＴＲＢの期間が、未特定である特性のレギュレータ回路１９の出力電圧ばらつきの範囲において、電子ヒューズ装置１５の読み出しに求められる時間幅を満たすこと。

【0067】

電子装置１１、半導体装置１３及び電子ヒューズ装置１５によれば、特性未特定のレギュレータ回路１９のレギュレータ出力１９ａから電力供給を受けながら、レギュレータ回路１９の出力電圧ばらつきに対抗して電子ヒューズ装置１５の読み出しが可能になる。

【0068】

読出制御回路２５は、読出制御回路２５の保持回路６３と別個に、或いは保持回路６３内に、電子ヒューズ１６からの読出値を受ける一又は複数のフリップフロップ回路５９を含むことができる。フリップフロップ回路５９は、ストローブ信号ＳＴＲＢに応答して読出値を取り込む。

【0069】

タイミング信号生成回路５７は、未特定の特性のレギュレータ回路１９の出力電圧ばらつきの範囲におけるフリップフロップ回路５９の動作速度を考慮してストローブ信号ＳＴＲＢの期間を規定する。

【0070】

図７は、本実施の形態に係る電子装置の特性を設定する方法における主要なステップを示す図面である。

【0071】

ステップＳ１０１では、本実施の形態に係る電子装置１１、半導体装置１３又は電子ヒューズ装置１５を準備する。準備は、電子装置１１、半導体装置１３及び電子ヒューズ装置１５を製造すること、電子装置１１、半導体装置１３及び電子ヒューズ装置１５を有償及び無償を問わず入手することを包含する。

【0072】

ステップＳ１０２では、電源（例えば、電源電圧ＶＤＤ）からレギュレータ回路１９への第１給電を行う。レギュレータ回路１９は、この電源からの第１給電に応答して、電圧レギュレート動作を行う。これは、電子装置１１、半導体装置１３及び電子ヒューズ装置１５に電源から給電を行うことによって達成されることができる。

【0073】

ステップＳ１０３では、第１給電に応答して、電子装置１１、半導体装置１３及び電子ヒューズ装置１５への第２給電を行う。第２給電は、レギュレータ回路１９のレギュレータ出力１９ａに接続された電源線２０からの給電である。例えば、レギュレータ回路１９は、電子ヒューズ制御器１７、格納回路２３及びクロック生成回路３３に給電する。

【0074】

ステップＳ１０４では、第２給電の後に、電子ヒューズ制御器１７を用いて電子ヒューズ装置１５から値を読み出す。具体的には、半導体装置１３及び電子ヒューズ装置１５に給電した後に、一又は複数の電子ヒューズ１６からデータを読み出す。電子ヒューズ制御器１７は、電子ヒューズ１６から読み出された値からデータ特定データＳ_ＤＥＴを生成する。

【0075】

ステップＳ１０５では、特定データＳ_ＤＥＴを格納回路２３に提供する。格納回路２３への格納によって、レギュレータ回路１９の特性が特定される。

【0076】

ステップＳ１０６では、格納回路２３内においてレギュレータ回路１９の特性を特定したことに応答して、特定データＳ_ＤＥＴに基づく特性でレギュレータ回路１９を動作させる。

【0077】

この設定方法によれば、回路の動作中に、当該回路の特性を変更することができる。また、後工程である組立の後に、レギュレータ回路１９及び発振器３５のトリミングを行うことができる。具体的には、準備された電子装置１１、半導体装置１３及び電子ヒューズ装置１５は、パッケージ内に配置されることができる。なお、図７において、「レギュレータ回路１９」は、「発振器３５」又は「レギュレータ回路１９及び発振器３５」に置き換えられて、主要なステップが実行されることができる。上記の設定は、半導体装置をパッケージに組立前に、或いは組立後に行われることができる。組立後の半導体装置は、半導体装置を収容するパッケージを含む。

【0078】

図８は、本実施例に係るリセット回路の主要部の回路図を示す図面である。

【0079】

リセット回路４３は、半導体装置１３及び回路４１を含む全体回路へのリセットが完了した後に、リセット解除信号（ｒｅｓｂ）を受ける。リセット解除信号（ｒｅｓｂ）は、２段の直列で接続されたフリップフロップ回路７１ａ、７１ｂのリセット入力に入力されてフリップフロップ回路７１ａ、７１ｂをリセットする。フリップフロップ回路７１ａ、７１ｂの初段のクロック入力は、原クロック信号（ｏｓｃ_ｃｌｋ）を受けると共に、データ入力はリセット解除信号（ｒｅｓｂ）を受ける。これ故に、フリップフロップ回路７１ａ、７１ｂの後段のデータ出力は、リセット解除信号（ｒｅｓｂ）から生成されたリセット信号（ｒｓｔ＿ｃｌｋ＿ｒｅｓｂ）及びリセット信号（ｅｆｃ＿ｔｒｍ＿ｒｓｔｎ）を提供する。

【0080】

また、リセット信号（ｒｓｔ＿ｃｌｋ＿ｒｅｓｂ）は、リセット回路４３内において並列接続のフリップフロップ回路７１ｃのリセット入力に入力され、これらのフリップフロップ回路７１ｃのクロック入力はクロック信号（ｃｌｋ）を受け、フリップフロップ回路７１ｃのデータ入力は、リセット解除信号（ｒｅｓｂ）を受ける。フリップフロップ回路７１ｃは、それぞれのデータ出力に、リセット信号（ｏｔｈｅｒ＿ｒｅｓｅｔ）及びリセット信号（ｅｆｃ＿ｈｒｓｔｎ）を生成する。

【0081】

また、リセット信号（ｒｓｔ＿ｃｌｋ＿ｒｅｓｂ）は、フリップフロップ回路７１ｄのリセット入力に入力され、このフリップフロップ回路７１ｄのクロック入力はクロック信号（ｃｌｋ）を受け、フリップフロップ回路７１ｃのデータ入力は、セレクト信号（ｅｆｕｓｅ＿ｒｄ＿ｅｎｄ）に応答するセレクタ７１ｅに接続され、セレクタ７１ｅは、セレクト信号（ｅｆｕｓｅ＿ｒｄ＿ｅｎｄ）に応答して、保持信号又は論理値「１」をフリップフロップ回路７１ｃのデータ入力に提供する。フリップフロップ回路７１ｄは、そのデータ出力に、セレクタ７１ｅを介して受けた保持信号又は論理値「１」のいずれかに応じて、リセット信号（ｅｆｕｓｅ＿ｒｄ＿ｅｎｄ＿ｆｆ、ｏｔｈｅｒ＿ｒｅｓｅｔ）を生成する。

【0082】

さらに、リセット解除信号（ｒｅｓｂ）は、遅延回路７１ｆ（例えば１０ｎ秒の遅延）に与えられ、遅延回路７１ｆはリセット信号（ｒｓｔ＿ｒｅｓｂ）を生成する。

【0083】

図９は、本実施例に係るクロック生成回路の主要部の回路図を示す図面である。

【0084】

クロック生成回路３３は、原クロック信号（ｏｓｃ＿ｃｌｋ）を受ける。原クロック信号（ｏｓｃ＿ｃｌｋ）は、フリップフロップ回路７３ａのクロック入力に与えられ、フリップフロップ回路７３ａのリセット入力は、リセット回路４３からのリセット信号（ｒｓｔ＿ｃｌｋ＿ｒｅｓｂ）を受ける。フリップフロップ回路７３ａのデータ出力はデータ負入力に帰還されて、フリップフロップ回路７３ａは、分周回路として動作して分周信号（ｐｒｅ＿ｃｌｋ）を生成する。

【0085】

分周信号（ｐｒｅ＿ｃｌｋ）は、クロックゲーティング回路７３ｂにクロック入力に与えられ、クロックゲーティング回路７３ｂのデータ入力は、インバータ７３ｃを介して書込可能信号（ｔｒｍ＿ｃｈｇ＿ｅｎａ）を受ける。クロックゲーティング回路７３ｂのデータ出力は、クロック信号（ｅｆｃ＿ｈｃｌｋ）及びクロック信号（ｏｔｈｅｒ＿ｃｌｋ）を生成する。

【0086】

分周信号（ｐｒｅ＿ｃｌｋ）は、二段直列のフリップフロップ回路７３ｄ、７３ｅの初段のクロック入力に与えられる。フリップフロップ回路７３ｄ、７３ｅのデータ出力は、それぞれのデータ負入力に帰還されて、フリップフロップ回路７３ｄ、７３ｅの各々は、分周回路として動作して、二段の分周回路から分周信号（ｅｆｃ＿ｔｒｍ＿ｈｃｌｋ）を生成する。

【0087】

また、分周信号（ｐｒｅ＿ｃｌｋ）は、そのままクロック生成回路３３から出力される。

【0088】

図１０は、本実施例に係る電子ヒューズ制御器の主要部の回路図を示す図面である。

【0089】

電子ヒューズ制御器１７は、電子ヒューズ装置１５の電子ヒューズ１６から電子ヒューズリードデータ（ｐｐｒｅ＿ｔｒｍ＿ｄａｔａ０、ｐｐｒｅ＿ｔｒｍ＿ｄａｔａ１、ｐｐｒｅ＿ｔｒｍ＿ｄａｔａ２）を読み出す。読み出された電子ヒューズリードデータ（ｐｐｒｅ＿ｔｒｍ＿ｄａｔａ０、ｐｐｒｅ＿ｔｒｍ＿ｄａｔａ１、ｐｐｒｅ＿ｔｒｍ＿ｄａｔａ２）をエラー訂正回路としての多数決回路７４ａが受けて、エラー訂正値（ｐｒｅ＿ｔｒｍ＿ｄａｔａ）を生成する。多数決回路７４ａの出力は、フリップフロップ回路７４ｂのデータ入力に提供され、フリップフロップ回路７４ｂのデータ出力は、フリップフロップ回路７４ｂのクロック入力への信号（ｔｒｍ＿ｃｈｇ＿ｈｃｌｋ）に応答して、格納回路２３に特定データＳ_ＤＥＴを提供する。

【0090】

カウンタ７４ｃは、カウンタ回路及びフリップフロップ回路を含み、カウンタ回路は、電子ヒューズ制御器１７へのリセットが解除された直後からカウントを開始して一定カウント数の完了後に論理値「１」を出力し、この出力の値及びクロック入力にクロック信号（ｅｆｃ＿ｈｃｌｋ）をフリップフロップ回路が受ける。カウンタ７４ｃは、データ出力に信号（ｔｒｍ＿ｃｈｇ＿ｒｅｑ）を生成する。信号（ｔｒｍ＿ｃｈｇ＿ｒｅｑ）は、読出制御回路２５から特性制御回路２７に書込を要求する信号（例えば、Ｓ_ＲＥＱ１）である。

【0091】

信号（ｔｒｍ＿ｃｈｇ＿ｒｅｑ）は、並列接続のフリップフロップ回路（レジスタ）７４ｄ、７４ｅのデータ入力に入力される。フリップフロップ回路７４ｄ、７４ｅのクロック入力は、クロック信号（ｅｆｃ＿ｔｒｍ＿ｈｃｌｋ）を受ける。クロック信号（ｅｆｃ＿ｔｒｍ＿ｈｃｌｋ）のエッジに同期して、これらのレジスタ（７４ｄ、７４ｅ）に信号（ｔｒｍ＿ｃｈｇ＿ｒｅｑ）が取り込まれる。

【0092】

レジスタ（７４ｄ、７４ｅ）の一方における出力（１ビット目［１］）は、シフトレジスタ７４ｈに接続され、シフトレジスタ７４ｈは、４分周クロックの６０カウントの後に書込期間の終了を示す信号を出力する。

【0093】

レジスタ（７４ｄ、７４ｅ）の一方における出力（１ビット目［１］）は、シフトレジスタ７４ｈの初段のデータ入力に入力され、シフトレジスタ７４ｈは、クロック信号（ｅｆｃ＿ｔｒｍ＿ｈｃｌｋ）を受ける。シフトレジスタ７４ｈの出力（０ビット目［０］）は、論理積ゲート７４ｆの負入力に接続される。論理積ゲート７４ｆの正入力は、レジスタ（７４ｄ、７４ｅ）の一方（１ビット目［１］）からの信号を受ける。

【0094】

論理積ゲート７４ｆの出力は、クロックゲーティング回路７４ｇの入力（ｔｒｍ＿ｃｈｇ＿ｐｌｓ）に提供される。クロックゲーティング回路７４ｇは、論理積ゲート７４ｆを介して受けるデータ入力にレジスタ（７４ｄ、７４ｅ）の一方の出力（１ビット目）に応答して、４分周のクロック入力（ｅｆｃ＿ｔｒｍ＿ｈｃｌｋ）から期間開始（期間の始まり）を示す論理値を生成して、そのデータ出力に提供する。また、クロックゲーティング回路７４ｇは、シフトレジスタ７４ｈの出力（０ビット目［０］）からの値に応答して、論理積ゲート７４ｆの負入力を介して期間終了（期間の終わり）を示す論理値を生成して、そのデータ出力に提供する。このパルス期間（ｔｒｍ＿ｃｈｇ＿ｈｃｌｋからの１パルス）に、フリップフロップ回路７４ｂは、データ入力の値（特定データＳ_ＤＥＴ）をその出力に提供する。

【0095】

信号（ｔｒｍ＿ｃｈｇ＿ｒｅｑ）は、論理積ゲート７４ｉの正入力に入力されて、論理積ゲート７４ｉは、書込可能信号（ｔｒｍ＿ｃｈｇ＿ｅｎａ）を生成する。

【0096】

シフトレジスタ７４ｈの出力（ｔｒｍ＿ｃｈｇ＿ｃｌｒ）は、直列のフリップフロップ回路７４ｊ（ｔｒｍ＿ｃｈｇ＿ｓｌｒ＿ｓｙｎｃ［１：０］）の初段のデータ入力に接続される。直列のフリップフロップ回路７４ｊの終段の出力は、書込終了信号（ｔｒｍ＿ｃｈｇ＿ｅｎｄ）を提供すると共に、この書込終了信号（ｔｒｍ＿ｃｈｇ＿ｅｎｄ）は、論理積ゲート７４ｉの負入力に入力される。書込終了信号（ｔｒｍ＿ｃｈｇ＿ｅｎｄ）に応答して、論理積ゲート７４ｉは、書込可能信号（ｔｒｍ＿ｃｈｇ＿ｅｎａ）を終了させる。フリップフロップ回路７４ｊは、クロック信号（ｐｒｅ＿ｃｌｋ）を受ける。

【0097】

以上説明したように、本実施の形態によれば、一又は複数の値によって特定されるべき特性を有する回路を含む半導体装置の製造プロセスの後に該回路の特性を高精度にできる半導体装置、電子装置、及び電子装置の特性を設定する方法を提供できる。また、電子ヒューズ１６によれば、メタルヒューズに比べて、占有面積を縮小可能である。さらに、具体的には、本実施の形態によれば、電子ヒューズ制御器（補正回路）に、電子ヒューズ１６からデータを読み出すための回路にマージン（クロック周期に正負で５０％、レギュレータ電圧に正負で１５％）を持たせ、電子ヒューズ１６からデータを読み出すための回路を用いて、発振器３５及びレギュレータ回路１９にトリミングデータを設定できる。加えて、トリミングデータの設定が安定するまで、電子ヒューズ１６からデータを読み出すための回路以外の他の回路の動作を停止させる。本実施の形態により、電子ヒューズ１６のみでトリミングコードの提供が可能になって、回路面積を縮小できる。

【0098】

本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本発明の技術思想に含まれるものである。

【符号の説明】

【0099】

１１・・・電子装置、１３・・・半導体装置、１５・・・電子ヒューズ装置、１６・・・電子ヒューズ、１７・・・電子ヒューズ制御器、１８・・・電子ヒューズ回路、１９・・・レギュレータ回路、１９ａ・・・レギュレータ出力、２０・・・電源線、２１、２４・・・トリミング可能な回路、２２・・・電源線、２３・・・格納回路、２５・・・読出制御回路、２７・・・特性制御回路、２９・・・リード回路、３１・・・書込回路、３３・・・クロック生成回路、３５・・・発振器、３７・・・揮発性保持回路、３９・・・制御回路、４１・・・回路、４３・・・リセット回路、４４・・・基準電圧回路、４５・・・電圧レギュレータ、４７・・・駆動トランジスタ、４９・・・キャパシタ、５１・・・電圧分圧回路、５３・・・誤差増幅回路、５７・・・タイミング信号生成回路、５９・・・フリップフロップ回路、６１・・・エラー訂正回路、６３・・・保持回路、６５・・・カウンタ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】