知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024049210
(43)【公開日】2024-04-09
(54)【発明の名称】積層型電子部品
(51)【国際特許分類】
H01P 1/20 20060101AFI20240402BHJP
【ＦＩ】
H01P1/20 Z
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022155534
(22)【出願日】2022-09-28
(71)【出願人】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】110002907
【氏名又は名称】弁理士法人イトーシン国際特許事務所
(72)【発明者】
【氏名】彭 云霄
【テーマコード（参考）】
5J006
【Ｆターム（参考）】
5J006HD08
5J006HD12
5J006JA01
5J006JA11
5J006LA01
5J006LA21
(57)【要約】
【課題】所望の位置においてグランド端子に対して接続部を接続しながら、グランド用導体層と非グランド導体との間隔を大きくすることが可能な積層型電子部品を実現する。
【解決手段】電子部品１は、複数の導体を含む積層体５０と、積層体５０の外周部に設けられたグランド端子１１３とを備えている。複数の導体は、複数のグランド導体と、複数の非グランド導体とを含んでいる。複数のグランド導体は、グランド用導体層５４１と、複数の接続部ＣＮ１とを含んでいる。複数の接続部ＣＮ１は、誘電体層５１～７４の積層方向Ｔにおいて、グランド用導体層５４１と複数の非グランド導体との間に配置されている。
【選択図】図８
【解決手段】電子部品１は、複数の導体を含む積層体５０と、積層体５０の外周部に設けられたグランド端子１１３とを備えている。複数の導体は、複数のグランド導体と、複数の非グランド導体とを含んでいる。複数のグランド導体は、グランド用導体層５４１と、複数の接続部ＣＮ１とを含んでいる。複数の接続部ＣＮ１は、誘電体層５１～７４の積層方向Ｔにおいて、グランド用導体層５４１と複数の非グランド導体との間に配置されている。
【選択図】図８
【特許請求の範囲】
【請求項1】
積層された複数の誘電体層によって構成されると共に複数の導体を含む積層体と、
前記積層体の外周部に設けられると共にグランドに接続される少なくとも１つのグランド端子とを備え、
前記複数の導体は、複数のグランド導体と、複数の非グランド導体とを含み、
前記複数のグランド導体は、グランド用導体層と、前記グランド用導体層と前記少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの接続部とを含み、
前記少なくとも１つの接続部は、前記複数の誘電体層の積層方向において、前記グランド用導体層と前記複数の非グランド導体との間に配置されていることを特徴とする積層型電子部品。
前記積層体の外周部に設けられると共にグランドに接続される少なくとも１つのグランド端子とを備え、
前記複数の導体は、複数のグランド導体と、複数の非グランド導体とを含み、
前記複数のグランド導体は、グランド用導体層と、前記グランド用導体層と前記少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの接続部とを含み、
前記少なくとも１つの接続部は、前記複数の誘電体層の積層方向において、前記グランド用導体層と前記複数の非グランド導体との間に配置されていることを特徴とする積層型電子部品。
【請求項2】
前記少なくとも１つの接続部は、それぞれ互いに異なる複数の位置において前記グランド用導体層に接続された複数の接続部であることを特徴とする請求項１記載の積層型電子部品。
【請求項3】
前記複数の接続部は、前記グランド用導体層に接続された複数のスルーホールと、前記少なくとも１つのグランド端子に接続された複数の第１の導体部分と、前記複数の第１の導体部分を接続する少なくとも１つの第２の導体部分とを含むことを特徴とする請求項２記載の積層型電子部品。
【請求項4】
前記少なくとも１つのグランド端子は、第１のグランド端子と、第２のグランド端子とを含み、
前記グランド用導体層は、前記積層方向に直交する方向の両端に位置する第１の端部および第２の端部を有し、
前記少なくとも１つの接続部は、前記第１の端部の近傍において前記グランド用導体層に接続されると共に前記第１のグランド端子に接続された少なくとも１つの第１の接続部と、前記第２の端部の近傍において前記グランド用導体層に接続されると共に前記第２のグランド端子に接続された少なくとも１つの第２の接続部とを含むことを特徴とする請求項１記載の積層型電子部品。
前記グランド用導体層は、前記積層方向に直交する方向の両端に位置する第１の端部および第２の端部を有し、
前記少なくとも１つの接続部は、前記第１の端部の近傍において前記グランド用導体層に接続されると共に前記第１のグランド端子に接続された少なくとも１つの第１の接続部と、前記第２の端部の近傍において前記グランド用導体層に接続されると共に前記第２のグランド端子に接続された少なくとも１つの第２の接続部とを含むことを特徴とする請求項１記載の積層型電子部品。
【請求項5】
前記少なくとも１つの第１の接続部は、前記第１の端部に沿って並んだ複数の第１の接続部であり、
前記少なくとも１つの第２の接続部は、前記第２の端部に沿って並んだ複数の第２の接続部であることを特徴とする請求項４記載の積層型電子部品。
前記少なくとも１つの第２の接続部は、前記第２の端部に沿って並んだ複数の第２の接続部であることを特徴とする請求項４記載の積層型電子部品。
【請求項6】
前記複数の第１の接続部と前記複数の第２の接続部は、前記積層方向に平行な仮想の平面を中心として対称に配置されていることを特徴とする請求項５記載の積層型電子部品。
【請求項7】
前記少なくとも１つの接続部は、前記積層方向に積層された複数のスルーホールを含むことを特徴とする請求項１記載の積層型電子部品。
【請求項8】
前記複数のグランド導体は、更に、他のグランド用導体層と、前記他のグランド用導体層と前記少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの他の接続部とを含み、
前記他のグランド用導体層は、前記グランド用導体層との間に前記非グランド導体を挟む位置に配置され、
前記少なくとも１つの他の接続部は、前記積層方向において、前記他のグランド用導体層と前記非グランド導体との間に配置されていることを特徴とする請求項１記載の積層型電子部品。
前記他のグランド用導体層は、前記グランド用導体層との間に前記非グランド導体を挟む位置に配置され、
前記少なくとも１つの他の接続部は、前記積層方向において、前記他のグランド用導体層と前記非グランド導体との間に配置されていることを特徴とする請求項１記載の積層型電子部品。
【請求項9】
前記複数の非グランド導体は、素子を構成する主要部分と、前記主要部分と前記少なくとも１つのグランド端子とを電気的に接続する末端部分とを含み、
前記末端部分は、前記積層方向において、前記少なくとも１つの接続部と、前記主要部分との間に配置されていることを特徴とする請求項１記載の積層型電子部品。
前記末端部分は、前記積層方向において、前記少なくとも１つの接続部と、前記主要部分との間に配置されていることを特徴とする請求項１記載の積層型電子部品。
【請求項10】
前記主要部分は、分布定数共振器を含むことを特徴とする請求項９記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層体の内部にグランド用導体層が設けられた積層型電子部品に関する。
【背景技術】
【0002】
通信装置に用いられる電子部品の一つには、複数の共振器を備えたバンドパスフィルタがある。複数の共振器の各々は、例えば、分布定数線路によって構成されている。分布定数線路は、所定の線路長を有するように構成される。また、特に小型の通信装置に用いられるバンドパスフィルタには、小型化が求められる。小型化に適したバンドパスフィルタとしては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。
【0003】
特許文献１には、複数の誘電体層が積層された積層体と、線路状導体パターンと、キャパシタ導体パターンと、グランド導体パターンと、ビア導体とを備えた積層型ＬＣフィルタが開示されている。グランド導体パターンは、線路状導体パターンと積層体の底面との間に配置されている。また、グランド導体パターンは、積層体の側面に形成されたグランド端子と接続するための接続導体パターンを備えている。ビア導体は、線路状導体パターンとグランド導体パターンとを接続している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】国際公開第２０１８／０６６３３９号
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に開示された積層型ＬＣフィルタのように、共振器を構成する分布定数線路とグランド用導体層とが積層体の内部に設けられた積層型電子部品では、分布定数線路とグランド用導体層との間隔を大きくすることが好ましい。しかし、分布定数線路とグランド用導体層との間隔を大きくすると、グランド用導体層と積層体の底面との間隔が小さくなる。本願の発明者による研究の過程で、グランド用導体層と積層体の底面との間隔が小さくなるに従って、グランド用導体層が積層体の側面の端子に接続される部分を起点として、積層体にクラックが生じやすくなることが分かった。
【0006】
上記の問題は、共振器を構成する分布定数線路とグランド用導体層とが積層体の内部に設けられた積層型電子部品に限らず、積層体の内部にグランド用導体層と非グランド導体とが設けられ、積層体の外周部にグランド端子が設けられた積層型電子部品全般に当てはまる。
【0007】
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層体の内部にグランド用導体層と非グランド導体とが設けられ、積層体の外周部にグランド端子が設けられた積層型電子部品において、所望の位置においてグランド端子に対してグランド用導体層とグランド端子とを電気的に接続するための導体を接続しながら、グランド用導体層と非グランド導体との間隔を大きくすることができる積層型電子部品を提供することにある。
【課題を解決するための手段】
【0008】
本発明の積層型電子部品は、積層された複数の誘電体層によって構成されると共に複数の導体を含む積層体と、積層体の外周部に設けられると共にグランドに接続される少なくとも１つのグランド端子とを備えている。複数の導体は、複数のグランド導体と、複数の非グランド導体とを含んでいる。複数のグランド導体は、グランド用導体層と、グランド用導体層と少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの接続部とを含んでいる。少なくとも１つの接続部は、複数の誘電体層の積層方向において、グランド用導体層と複数の非グランド導体との間に配置されている。
【発明の効果】
【0009】
本発明の積層型電子部品では、複数のグランド導体は、グランド用導体層と、少なくとも１つの接続部とを含んでいる。少なくとも１つの接続部は、複数の誘電体層の積層方向において、グランド用導体層と複数の非グランド導体との間に配置されている。これにより、本発明によれば、所望の位置においてグランド端子に対して接続部を接続しながら、グランド用導体層と非グランド導体との間隔を大きくすることが可能になるという効果を奏する。
【図面の簡単な説明】
【0010】
【図1】本発明の第１の実施の形態に係る積層型電子部品の回路構成を示す回路図である。
【図2】本発明の第１の実施の形態に係る積層型電子部品の外観を示す斜視図である。
【図3】本発明の第１の実施の形態に係る積層型電子部品の積層体における１層目ないし５層目の誘電体層のパターン形成面を示す説明図である。
【図4】本発明の第１の実施の形態に係る積層型電子部品の積層体における６層目ないし１１層目の誘電体層のパターン形成面を示す説明図である。
【図5】本発明の第１の実施の形態に係る積層型電子部品の積層体における１２層目ないし１４層目の誘電体層のパターン形成面を示す説明図である。
【図6】本発明の第１の実施の形態に係る積層型電子部品の積層体における１５層目ないし２０層目の誘電体層のパターン形成面を示す説明図である。
【図7】本発明の第１の実施の形態に係る積層型電子部品の積層体における２１層目ないし２４層目の誘電体層のパターン形成面を示す説明図である。
【図8】本発明の第１の実施の形態に係る積層型電子部品の積層体の内部を示す斜視図である。
【図9】本発明の第１の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
【図10】本発明の第１の実施の形態に係る積層型電子部品の積層体の内部の他の一部を示す斜視図である。
【図11】本発明の第２の実施の形態に係る積層型電子部品の積層体における４層目ないし６層目の誘電体層のパターン形成面を示す説明図である。
【図12】本発明の第２の実施の形態に係る積層型電子部品の積層体における２０層目ないし２２層目の誘電体層のパターン形成面を示す説明図である。
【図13】本発明の第２の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
【図14】本発明の第３の実施の形態に係る積層型電子部品の積層体における４層目、５層目および２１層目の誘電体層のパターン形成面を示す説明図である。
【図15】本発明の第３の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
【図16】本発明の第４の実施の形態に係る積層型電子部品の積層体における５層目および２１層目の誘電体層のパターン形成面を示す説明図である。
【図17】本発明の第４の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
【図18】本発明の第５の実施の形態に係る積層型電子部品の積層体における４層目、５層目および２１層目の誘電体層のパターン形成面を示す説明図である。
【図19】本発明の第５の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
【図20】第１の実施例のモデルの通過減衰特性を示す特性図である。
【図21】第２の実施例のモデルの通過減衰特性を示す特性図である。
【図22】第３の実施例のモデルの通過減衰特性を示す特性図である。
【図23】第４の実施例のモデルの通過減衰特性を示す特性図である。
【発明を実施するための形態】
【0011】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る積層型電子部品（以下、単に電子部品と記す。）１の構成について説明する。図１は、電子部品１の回路構成を示す回路図である。電子部品１は、所定の周波数帯域内の信号を選択的に通過させるバンドパスフィルタとして機能するように構成されている。
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る積層型電子部品（以下、単に電子部品と記す。）１の構成について説明する。図１は、電子部品１の回路構成を示す回路図である。電子部品１は、所定の周波数帯域内の信号を選択的に通過させるバンドパスフィルタとして機能するように構成されている。
【0012】
電子部品１は、第１のポート２と、第２のポート３と、複数の共振器とを備えている。第１のポート２と第２のポート３は、それぞれ、バンドパスフィルタの入出力ポートとして機能する。複数の共振器は、回路構成上、第１のポート２と第２のポート３との間に配置されている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。
【0013】
複数の共振器の各々は、分布定数線路である。また、複数の共振器の各々は、線路の長手方向の両端に位置する第１の端部および第２の端部を有している。複数の共振器の各々は、第１の端部と第２の端部の一方が短絡され他方が開放された１／４波長共振器であってもよいし、第１の端部と第２の端部の両方が開放された１／２波長共振器であってもよい。
【0014】
本実施の形態では特に、複数の共振器は、３つの共振器１１，１２，１３を含んでいる。３つの共振器１１，１２，１３は、回路構成上、第１のポート２側からこの順に配置されている。共振器１１～１３は、共振器１１，１２が回路構成上隣接して電磁結合し、共振器１２，１３が回路構成上隣接して電磁結合するように構成されている。
【0015】
本実施の形態では、共振器１１～１３の各々は、１／４波長共振器である。共振器１１～１３の各々の第２の端部は、グランドに接続される。
【0016】
電子部品１は、更に、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６を備えている。キャパシタＣ１の一端は、第１のポート２に接続されている。キャパシタＣ２の一端は、キャパシタＣ１の他端に接続されている。キャパシタＣ２の他端は、第２のポート３に接続されている。キャパシタＣ３の一端は、第１のポート２とキャパシタＣ１の接続点に接続されている。キャパシタＣ３の他端は、第２のポート３とキャパシタＣ２の接続点に接続されている。
【0017】
キャパシタＣ４は、共振器１１の第１端とグランドとの間に設けられている。キャパシタＣ５は、共振器１２の第１端とグランドとの間に設けられている。キャパシタＣ６は、共振器１３の第１端とグランドとの間に設けられている。
【0018】
共振器１１と共振器１２は、キャパシタＣ１を介して容量結合している。共振器１２と共振器１３は、キャパシタＣ２を介して容量結合している。共振器１１と共振器１３は、キャパシタＣ３を介して容量結合している。
【0019】
【0020】
電子部品１は、更に、積層体５０を備えている。積層体５０は、積層された複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールとを含んでいる。第１のポート２、第２のポート３、共振器１１～１３およびキャパシタＣ１～Ｃ３は、積層体５０に一体化されている。共振器１１～１３は、複数の導体層を用いて構成されている。
【0021】
積層体５０は、複数の誘電体層の積層方向Ｔの両端に位置する第１の面５０Ａおよび第２の面５０Ｂと、第１の面５０Ａと第２の面５０Ｂを接続する４つの側面５０Ｃ～５０Ｆとを有している。側面５０Ｃ，５０Ｄは互いに反対側を向き、側面５０Ｅ，５０Ｆも互いに反対側を向いている。側面５０Ｃ～５０Ｆは、第１の面５０Ａおよび第２の面５０Ｂに対して垂直になっている。
【0022】
ここで、図２に示したように、Ｘ方向、Ｙ方向、Ｚ方向を定義する。Ｘ方向、Ｙ方向、Ｚ方向は、互いに直交する。本実施の形態では、積層方向Ｔに平行な一方向を、Ｚ方向とする。また、Ｘ方向とは反対の方向を－Ｘ方向とし、Ｙ方向とは反対の方向を－Ｙ方向とし、Ｚ方向とは反対の方向を－Ｚ方向とする。なお、本出願において、「積層方向Ｔから見たとき」という表現は、Ｚ方向または－Ｚ方向に離れた位置から対象物を見ることを意味する。
【0023】
図２に示したように、第１の面５０Ａは、積層体５０における－Ｚ方向の端に位置する。第１の面５０Ａは、積層体５０の底面でもある。第２の面５０Ｂは、積層体５０におけるＺ方向の端に位置する。第２の面５０Ｂは、積層体５０の上面でもある。側面５０Ｃは、積層体５０における－Ｘ方向の端に位置する。側面５０Ｄは、積層体５０におけるＸ方向の端に位置する。側面５０Ｅは、積層体５０における－Ｙ方向の端に位置する。側面５０Ｆは、積層体５０におけるＹ方向の端に位置する。
【0024】
電子部品１は、更に、信号端子１１１，１１２と、グランド端子１１３，１１４とを備えている。信号端子１１１は、第１の面５０Ａから側面５０Ｃを経由して第２の面５０Ｂにかけて配置されている。信号端子１１２は、第１の面５０Ａから側面５０Ｄを経由して第２の面５０Ｂにかけて配置されている。グランド端子１１３は、第１の面５０Ａから側面５０Ｆを経由して第２の面５０Ｂにかけて配置されている。グランド端子１１４は、第１の面５０Ａから側面５０Ｅを経由して第２の面５０Ｂにかけて配置されている。
【0025】
信号端子１１１は第１のポート２に対応し、信号端子１１２は第２のポート３に対応している。グランド端子１１３，１１４は、グランドに接続される。
【0026】
次に、図３（ａ）ないし図７（ｃ）を参照して、積層体５０を構成する複数の誘電体層および複数の導体層の一例について説明する。この例では、積層体５０は、積層された２４層の誘電体層を有している。以下、この２４層の誘電体層を、下から順に１層目ないし２４層目の誘電体層と呼ぶ。また、１層目ないし２４層目の誘電体層を符号５１～７４で表す。
【0027】
図３（ａ）は、１層目ないし３層目の誘電体層５１～５３の各々のパターン形成面を示している。誘電体層５１～５３には、導体層およびスルーホールは形成されていない。
【0028】
図３（ｂ）は、４層目の誘電体層５４のパターン形成面を示している。誘電体層５４のパターン形成面には、グランド用導体層５４１が形成されている。また、誘電体層５４には、それぞれグランド用導体層５４１に接続された複数のスルーホール５４Ｔ１と、それぞれグランド用導体層５４１に接続された複数のスルーホール５４Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール５４Ｔ１の数と複数のスルーホール５４Ｔ２の数は、いずれも５つである。
【0029】
図３（ｃ）は、５層目の誘電体層５５のパターン形成面を示している。誘電体層５５には、複数のスルーホール５５Ｔ１と、複数のスルーホール５５Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール５５Ｔ１の数と複数のスルーホール５５Ｔ２の数は、いずれも５つである。誘電体層５４に形成された複数のスルーホール５４Ｔ１は、それぞれ複数のスルーホール５５Ｔ１に接続されている。誘電体層５４に形成された複数のスルーホール５４Ｔ２は、それぞれ複数のスルーホール５５Ｔ２に接続されている。
【0030】
図４（ａ）は、６層目の誘電体層５６のパターン形成面を示している。誘電体層５６のパターン形成面には、導体層５６１，５６２が形成されている。導体層５６１は、図２に示したグランド端子１１３に接続されている。導体層５６２は、図２に示したグランド端子１１４に接続されている。誘電体層５５に形成された複数のスルーホール５５Ｔ１は、導体層５６１に接続されている。誘電体層５５に形成された複数のスルーホール５５Ｔ２は、導体層５６２に接続されている。
【0031】
図４（ｂ）は、７層目ないし１０層目の誘電体層５７～６０の各々のパターン形成面を示している。誘電体層５７～６０には、導体層およびスルーホールは形成されていない。
【0032】
図４（ｃ）は、１１層目の誘電体層６１のパターン形成面を示している。誘電体層６１のパターン形成面には、導体層６１１，６１２，６１３，６１４が形成されている。導体層６１１は、図２に示した信号端子１１１に接続されている。導体層６１２は、図２に示した信号端子１１２に接続されている。導体層６１３は、図２に示したグランド端子１１３に接続されている。導体層６１４は、図２に示したグランド端子１１４に接続されている。
【0033】
また、誘電体層６１には、スルーホール６１Ｔ１，６１Ｔ２，６１Ｔ３Ａ，６１Ｔ３Ｂ，６１Ｔ３Ｃと、複数のスルーホール６１Ｔ４が形成されている。スルーホール６１Ｔ１，６１Ｔ２は、それぞれ導体層６１１，６１２に接続されている。スルーホール６１Ｔ３Ａ，６１Ｔ３Ｂ，６１Ｔ３Ｃは、導体層６１３に接続されている。複数のスルーホール６１Ｔ４は、導体層６１４に接続されている。本実施の形態では特に、複数のスルーホール６１Ｔ４の数は５つである。
【0034】
図５（ａ）は、１２層目の誘電体層６２のパターン形成面を示している。誘電体層６１のパターン形成面には、導体層６２１，６２２，６２３が形成されている。誘電体層６１に形成されたスルーホール６１Ｔ３Ａ，６１Ｔ３Ｂ，６１Ｔ３Ｃは、それぞれ、導体層６２１，６２２，６２３に接続されている。
【0035】
また、誘電体層６２には、スルーホール６２Ｔ１，６２Ｔ２と、複数のスルーホール６２Ｔ４が形成されている。誘電体層６１に形成されたスルーホール６１Ｔ１，６１Ｔ２は、それぞれスルーホール６２Ｔ１，６２Ｔ２に接続されている。本実施の形態では特に、複数のスルーホール６２Ｔ４の数は５つである。誘電体層６１に形成された複数のスルーホール６１Ｔ４は、それぞれ複数のスルーホール６２Ｔ４に接続されている。
【0036】
図５（ｂ）は、１３層目の誘電体層６３のパターン形成面を示している。誘電体層６３のパターン形成面には、共振器用の導体層６３１，６３２，６３３と、導体層６３４，６３５，６３６が形成されている。導体層６３１～６３３の各々は、長手方向の両端に位置する第１の端部および第２の端部を有している。導体層６３４は、導体層６３１～６３３の各々の第２の端部に接続されている。導体層６３５は、導体層６３１の第１の端部と第２の端部との間の位置において導体層６３１に接続されている。導体層６３６は、導体層６３２の第１の端部と第２の端部との間の位置において導体層６３２に接続されている。図５（ｂ）では、２つの導体層の境界を、点線で示している。
【0037】
誘電体層６２に形成されたスルーホール６２Ｔ１，６２Ｔ２は、それぞれ導体層６３５，６３６に接続されている。誘電体層６２に形成された複数のスルーホール６２Ｔ４は、導体層６３４に接続されている。また、誘電体層６３には、導体層６３２に接続されたスルーホール６３Ｔ１が形成されている。
【0038】
図５（ｃ）は、１４層目の誘電体層６４のパターン形成面を示している。誘電体層６４のパターン形成面には、導体層６４１が形成されている。また、誘電体層６４には、スルーホール６４Ｔ１が形成されている。誘電体層６３に形成されたスルーホール６３Ｔ１と、スルーホール６４Ｔ１は、導体層６４１に接続されている。
【0039】
図６（ａ）は、１５層目の誘電体層６５のパターン形成面を示している。誘電体層６５のパターン形成面には、導体層６５１，６５２が形成されている。誘電体層６４に形成されたスルーホール６４Ｔ１は、導体層６５１に接続されている。
【0040】
図６（ｂ）は、１６層目ないし１９層目の誘電体層６６～６９の各々のパターン形成面を示している。誘電体層６６～６９には、導体層およびスルーホールは形成されていない。
【0041】
図６（ｃ）は、２０層目の誘電体層７０のパターン形成面を示している。誘電体層７０のパターン形成面には、導体層７０１，７０２が形成されている。導体層７０１は、図２に示したグランド端子１１３に接続されている。導体層７０２は、図２に示したグランド端子１１４に接続されている。
【0042】
また、誘電体層７０には、それぞれ導体層７０１に接続された複数のスルーホール７０Ｔ１と、それぞれ導体層７０２に接続された複数のスルーホール７０Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール７０Ｔ１の数と複数のスルーホール７０Ｔ２の数は、いずれも５つである。
【0043】
図７（ａ）は、２１層目の誘電体層７１のパターン形成面を示している。誘電体層７１には、複数のスルーホール７１Ｔ１と、複数のスルーホール７１Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール７１Ｔ１の数と複数のスルーホール７１Ｔ２の数は、いずれも５つである。誘電体層７０に形成された複数のスルーホール７０Ｔ１は、それぞれ複数のスルーホール７１Ｔ１に接続されている。誘電体層７０に形成された複数のスルーホール７０Ｔ２は、それぞれ複数のスルーホール７１Ｔ２に接続されている。
【0044】
図７（ｂ）は、２２層目の誘電体層７２のパターン形成面を示している。誘電体層７２のパターン形成面には、グランド用導体層７２１が形成されている。誘電体層７１に形成された複数のスルーホール７１Ｔ１および複数のスルーホール７１Ｔ２は、グランド用導体層７２１に接続されている。
【0045】
図７（ｃ）は、２３層目および２４層目の誘電体層７３，７４の各々のパターン形成面を示している。誘電体層７３，７４には、導体層およびスルーホールは形成されていない。
【0046】
図２に示した積層体５０は、１層目の誘電体層５１のパターン形成面が積層体５０の第１の面５０Ａになり、２４層目の誘電体層７４のパターン形成面とは反対側の面が積層体５０の第２の面５０Ｂになるように、１層目ないし２４層目の誘電体層５１～７４が積層されて構成される。
【0047】
図８は、１層目ないし２４層目の誘電体層５１～７４が積層されて構成された積層体５０の内部を示している。図８に示したように、積層体５０の内部では、図３（ｂ）ないし図７（ｂ）に示した複数の導体層と複数のスルーホールが積層されている。
【0048】
以下、図１に示した電子部品１の回路の構成要素と、積層体５０の内部の構成要素との対応関係について説明する。共振器１１は、共振器用の導体層６３１によって構成されている。導体層６３１は、導体層６１１、スルーホール６１Ｔ１，６２Ｔ１および導体層６３５を介して信号端子１１１に接続されている。また、導体層６３１は、導体層６１４、複数のスルーホール６１Ｔ４、複数のスルーホール６２Ｔ４および導体層６３４を介して、グランド端子１１４に接続されている。
【0049】
共振器１２は、共振器用の導体層６３２によって構成されている。導体層６３２は、導体層６１４、複数のスルーホール６１Ｔ４、複数のスルーホール６２Ｔ４および導体層６３４を介して、グランド端子１１４に接続されている。
【0050】
共振器１３は、共振器用の導体層６３３によって構成されている。導体層６３３は、導体層６１２、スルーホール６１Ｔ２，６２Ｔ２および導体層６３６を介して信号端子１１２に接続されている。また、導体層６３３は、導体層６１４、複数のスルーホール６１Ｔ４、複数のスルーホール６２Ｔ４および導体層６３４を介して、グランド端子１１４に接続されている。
【0051】
キャパシタＣ１は、導体層６３１，６５１と、これらの導体層の間の誘電体層６３，６４とによって構成されている。キャパシタＣ２は、導体層６３３，６５１と、これらの導体層の間の誘電体層６３，６４とによって構成されている。キャパシタＣ３は、導体層６３１，６３３，６５２と、これらの導体層の間の誘電体層６３，６４とによって構成されている。
【0052】
キャパシタＣ４は、導体層６２１，６３１と、これらの導体層の間の誘電体層６２とによって構成されている。キャパシタＣ５は、導体層６２２，６３２と、これらの導体層の間の誘電体層６２とによって構成されている。キャパシタＣ６は、導体層６２３，６３３と、これらの導体層の間の誘電体層６２とによって構成されている。
【0053】
次に、図２ないし図１０を参照して、本実施の形態に係る電子部品１の構造上の特徴について説明する。図９は、積層体５０の内部の一部を示す斜視図である。図１０は、積層体５０の内部の他の一部を示す斜視図である。図９には、主に、１１層目ないし１５層目の誘電体層６１～６５に形成された複数の導体層および複数のスルーホールを示している。図１０には、主に、４層目ないし６層目ならびに２０層目ないし２２層目の誘電体層５４～５６，７０～７２に形成された複数の導体層および複数のスルーホールを示している。
【0054】
電子部品１は、積層体５０と、信号端子１１１，１１２と、グランド端子１１３，１１４とを備えている。積層体５０は、積層された複数の誘電体層５１～７４によって構成されると共に、複数の導体層および複数のスルーホールを含んでいる。信号端子１１１，１１２およびグランド端子１１３，１１４は、積層体５０の外周部に設けられている。以下、複数の導体層と複数のスルーホールとを合わせて、複数の導体と言う。複数の導体は、積層体５０の内部に設けられている。
【0055】
複数の導体は、複数のグランド導体と、複数の非グランド導体とを含んでいる。本実施の形態では、積層体５０においてグランドおよびシールドの少なくとも一方として用いられる特定の導体を、グランド導体と言う。また、積層体５０内においてグランド端子１１３，１１４を介さずに上記の特定の導体に接続される導体も、グランド導体と言う。また、グランド導体以外の導体を、非グランド導体と言う。
【0056】
始めに、複数のグランド導体について説明する。本実施の形態では特に、複数のグランド導体は、グランド用導体層５４１，７２１を含んでいる。グランド用導体層５４１，７２１は、上記の特定の導体に対応する。図１０に示したように、グランド用導体層５４１は、Ｙ方向に平行な方向の両端に位置する第１の端部５４１ａおよび第２の端部５４１ｂを有している。グランド用導体層７２１は、Ｙ方向に平行な方向の両端に位置する第１の端部７２１ａおよび第２の端部７２１ｂを有している。第１の端部５４１ａ，７２１ａは、側面５０Ｆ（図２参照）の近傍に配置されている。第２の端部５４１ｂ，７２１ｂは、側面５０Ｅ（図２参照）の近傍に配置されている。
【0057】
複数のグランド導体は、更に、少なくとも１つの接続部を含んでいる。少なくとも１つの接続部は、グランド用導体層５４１，７２１の少なくとも一方と、グランド端子１１３，１１４の少なくとも一方とを、電気的に接続している。
【0058】
本実施の形態では、少なくとも１つの接続部は、複数の接続部ＣＮ１と、複数の接続部ＣＮ２と、複数の接続部ＣＮ３と、複数の接続部ＣＮ４である。本実施の形態では特に、複数の接続部ＣＮ１の数と、複数の接続部ＣＮ２の数と、複数の接続部ＣＮ３の数と、複数の接続部ＣＮ４の数は、いずれも５つである。
【0059】
図１０に示したように、複数の接続部ＣＮ１は、グランド用導体層５４１の第１の端部５４１ａに沿って並び、グランド用導体層５４１とグランド端子１１３（図２参照）とを電気的に接続している。複数の接続部ＣＮ１は、複数のスルーホール５４Ｔ１（図３（ｂ）参照）と、複数のスルーホール５５Ｔ１（図３（ｃ）参照）と、導体層５６１（図４（ａ）参照）とによって構成されている。図４（ａ）に示したように、導体層５６１は、複数の第１の導体部分５６１Ａと、複数の第２の導体部分５６１Ｂとを含んでいる。本実施の形態では特に、複数の第１の導体部分５６１Ａの数は５つであり、複数の第２の導体部分５６１Ｂの数は４つである。
【0060】
複数の第１の導体部分５６１Ａは、側面５０Ｆに沿って並ぶと共に、グランド端子１１３に接続されている。複数の第２の導体部分５６１Ｂの各々は、隣接する２つの第１の導体部分５６１Ａを接続している。本実施の形態では特に、複数の第２の導体部分５６１Ｂの各々は、グランド端子１１３にも接続されている。
【0061】
複数の接続部ＣＮ１の各々は、１つのスルーホール５４Ｔ１と、１つのスルーホール５５Ｔ１と、１つの第１の導体部分５６１Ａとによって構成されている。１つのスルーホール５４Ｔ１と１つのスルーホール５５Ｔ１は、積層方向Ｔに積層されている。
【0062】
図１０に示したように、複数の接続部ＣＮ２は、グランド用導体層５４１の第２の端部５４１ｂに沿って並び、グランド用導体層５４１とグランド端子１１４（図２参照）とを電気的に接続している。複数の接続部ＣＮ２は、複数のスルーホール５４Ｔ２（図３（ｂ）参照）と、複数のスルーホール５５Ｔ２（図３（ｃ）参照）と、導体層５６２（図４（ａ）参照）とによって構成されている。図４（ａ）に示したように、導体層５６２は、複数の第１の導体部分５６２Ａと、複数の第２の導体部分５６２Ｂとを含んでいる。本実施の形態では特に、複数の第１の導体部分５６２Ａの数は５つであり、複数の第２の導体部分５６２Ｂの数は４つである。
【0063】
複数の第１の導体部分５６２Ａは、側面５０Ｅに沿って並ぶと共に、グランド端子１１４に接続されている。複数の第２の導体部分５６２Ｂの各々は、隣接する２つの第１の導体部分５６２Ａを接続している。本実施の形態では特に、複数の第２の導体部分５６２Ｂの各々は、グランド端子１１４にも接続されている。
【0064】
複数の接続部ＣＮ２の各々は、１つのスルーホール５４Ｔ２と、１つのスルーホール５５Ｔ２と、１つの第１の導体部分５６２Ａとによって構成されている。１つのスルーホール５４Ｔ２と１つのスルーホール５５Ｔ２は、積層方向Ｔに積層されている。
【0065】
複数の接続部ＣＮ１と複数の接続部ＣＮ２は、積層方向Ｔに平行な仮想の平面（ＸＺ平面）を中心として対称に配置されている。
【0066】
図１０に示したように、複数の接続部ＣＮ３は、グランド用導体層７２１の第１の端部７２１ａに沿って並び、グランド用導体層７２１とグランド端子１１３（図２参照）とを電気的に接続している。複数の接続部ＣＮ３は、導体層７０１（図６（ｃ）参照）と、複数のスルーホール７０Ｔ１（図６（ｃ）参照）と、複数のスルーホール７１Ｔ１（図７（ａ）参照）とによって構成されている。図６（ｃ）に示したように、導体層７０１は、複数の第１の導体部分７０１Ａと、複数の第２の導体部分７０１Ｂとを含んでいる。本実施の形態では特に、複数の第１の導体部分７０１Ａの数は５つであり、複数の第２の導体部分７０１Ｂの数は４つである。
【0067】
複数の第１の導体部分７０１Ａは、側面５０Ｆに沿って並ぶと共に、グランド端子１１３に接続されている。複数の第２の導体部分７０１Ｂの各々は、隣接する２つの第１の導体部分７０１Ａを接続している。本実施の形態では特に、複数の第２の導体部分７０１Ｂの各々は、グランド端子１１３にも接続されている。
【0068】
複数の接続部ＣＮ３の各々は、１つの第１の導体部分７０１Ａと、１つのスルーホール７０Ｔ１と、１つのスルーホール７１Ｔ１とによって構成されている。１つのスルーホール７０Ｔ１と１つのスルーホール７１Ｔ１は、積層方向Ｔに積層されている。
【0069】
図１０に示したように、複数の接続部ＣＮ４は、グランド用導体層７２１の第２の端部７２１ｂに沿って並び、グランド用導体層７２１とグランド端子１１４（図２参照）とを電気的に接続している。複数の接続部ＣＮ４は、導体層７０２（図６（ｃ）参照）と、複数のスルーホール７０Ｔ２（図６（ｃ）参照）と、複数のスルーホール７１Ｔ２（図７（ａ）参照）とによって構成されている。図６（ｃ）に示したように、導体層７０２は、複数の第１の導体部分７０２Ａと、複数の第２の導体部分７０２Ｂとを含んでいる。本実施の形態では特に、複数の第１の導体部分７０２Ａの数は５つであり、複数の第２の導体部分７０２Ｂの数は４つである。
【0070】
複数の第１の導体部分７０２Ａは、側面５０Ｅに沿って並ぶと共に、グランド端子１１３に接続されている。複数の第２の導体部分７０２Ｂの各々は、隣接する２つの第１の導体部分７０２Ａを接続している。本実施の形態では特に、複数の第２の導体部分７０２Ｂの各々は、グランド端子１１４にも接続されている。
【0071】
複数の接続部ＣＮ４の各々は、１つの第１の導体部分７０２Ａと、１つのスルーホール７０Ｔ２と、１つのスルーホール７１Ｔ２とによって構成されている。１つのスルーホール７０Ｔ２と１つのスルーホール７１Ｔ２は、積層方向Ｔに積層されている。
【0072】
複数の接続部ＣＮ３と複数の接続部ＣＮ４は、積層方向Ｔに平行な仮想の平面（ＸＺ平面）を中心として対称に配置されている。
【0073】
次に、複数の非グランド導体について説明する。複数の非グランド導体は、素子を構成する主要部分を含んでいる。本実施の形態では、主要部分は、共振器１１～１３およびキャパシタＣ１～Ｃ６を構成する導体層６２１～６２３，６３１～６３３，６４１，６５１，６５２と、スルーホール６３Ｔ１，６４Ｔ１である（図５（ａ）ないし図６（ａ）、図９参照）。共振器用の導体層６３１～６３３の各々は、分布定数共振器である。すなわち、主要部分は、複数の分布定数共振器（導体層６３１～６３３）を含んでいる。
【0074】
複数の非グランド導体は、更に、主要部分と信号端子１１１，１１２の少なくとも一方とを接続する入出力部分を含んでいる。本実施の形態では、入出力部分は、導体層６１１，６１２，６３５，６３６と、スルーホール６１Ｔ１，６１Ｔ２，６２Ｔ１，６２Ｔ２である（図４（ｃ）ないし図５（ｂ）、図９参照）。
【0075】
複数の非グランド導体は、更に、主要部分とグランド端子１１３，１１４の少なくとも一方とを接続する末端部分を含んでいる。本実施の形態では、末端部分は、導体層６１３，６１４，６３４と、スルーホール６１Ｔ３Ａ，６１Ｔ３Ｂ，６１Ｔ３Ｃと、複数のスルーホール６１Ｔ４と、複数のスルーホール６２Ｔ４である（図４（ｃ）ないし図５（ｂ）、図９参照）。
【0076】
次に、複数のグランド導体と複数の非グランド導体との関係について説明する。グランド用導体層５４１は、積層方向Ｔにおいて、複数の非グランド導体（上述の複数の導体層および複数のスルーホール）と、積層体５０の第１の面５０Ａとの間に配置されている。グランド用導体層７２１は、積層方向Ｔにおいて、複数の非グランド導体と、積層体５０の第２の面５０Ｂとの間に配置されている。また、グランド用導体層７２１は、積層方向Ｔにおいて、グランド用導体層５４１との間に複数の非グランド導体を挟む位置に配置されている。
【0077】
複数の接続部ＣＮ１と複数の接続部ＣＮ２は、積層方向Ｔにおいて、グランド用導体層５４１と、複数の非グランド導体との間に配置されている。複数の接続部ＣＮ３と複数の接続部ＣＮ４は、積層方向Ｔにおいて、グランド用導体層７２１と、複数の非グランド導体との間に配置されている。
【0078】
複数の非グランド導体の入出力部分（導体層６１１，６１２，６３５，６３６およびスルーホール６１Ｔ１，６１Ｔ２，６２Ｔ１，６２Ｔ２）は、積層方向Ｔにおいて、複数の接続部ＣＮ１および複数の接続部ＣＮ２と、複数の非グランド導体の主要部分（導体層６２１～６２３，６３１～６３３，６４１，６５１，６５２およびスルーホール６３Ｔ１，６４Ｔ１）との間に配置されている。
【0079】
複数の非グランド導体の末端部分（導体層６１３，６１４，６３４、スルーホール６１Ｔ３Ａ，６１Ｔ３Ｂ，６１Ｔ３Ｃ、複数のスルーホール６１Ｔ４および複数のスルーホール６２Ｔ４）は、積層方向Ｔにおいて、複数の接続部ＣＮ１および複数の接続部ＣＮ２と、複数の非グランド導体の主要部分（導体層６２１～６２３，６３１～６３３，６４１，６５１，６５２およびスルーホール６３Ｔ１，６４Ｔ１）との間に配置されている。
【0080】
次に、本実施の形態に係る電子部品１の作用および効果について説明する。本実施の形態では、前述のように、複数の接続部ＣＮ１と複数の接続部ＣＮ２は、積層方向Ｔにおいて、グランド用導体層５４１と、導体層６３１～６３３等の複数の非グランド導体との間に配置されている。複数の接続部ＣＮ１がグランド端子１１３に接続される位置および複数の接続部ＣＮ２がグランド端子１１４に接続される位置は、グランド用導体層５４１よりも第１の面５０Ａからより遠い位置になる。また、グランド用導体層５４１は、複数の接続部ＣＮ１および複数の接続部ＣＮ２よりも複数の非グランド導体からより遠い位置にある。このように、本実施の形態によれば、所望の位置においてグランド端子１１３に対して複数の接続部ＣＮ１を接続し、所望の位置においてグランド端子１１４に対して複数の接続部ＣＮ２を接続しながら、グランド用導体層５４１と複数の非グランド導体との間隔を大きくすることができる。
【0081】
上記のグランド用導体層５４１、複数の接続部ＣＮ１および複数の接続部ＣＮ２についての説明は、グランド用導体層７２１、複数の接続部ＣＮ３および複数の接続部ＣＮ４にも当てはまる。すなわち、本実施の形態によれば、所望の位置においてグランド端子１１３に対して複数の接続部ＣＮ３を接続し、所望の位置においてグランド端子１１４に対して複数の接続部ＣＮ４を接続しながら、グランド用導体層７２１と複数の非グランド導体との間隔を大きくすることができる。
【0082】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る電子部品１について説明する。本実施の形態に係る電子部品１の構成は、以下の点で第１の実施の形態と異なっている。本実施の形態では、積層体５０は、第１の実施の形態における４層目ないし６層目ならびに２０層目ないし２２層目の誘電体層５４～５６，７０～７２の代わりに、誘電体層８４，８５，８６，９０，９１，９２を含んでいる。誘電体層８４，８５，８６は、それぞれ４層目ないし６層目の誘電体層であってもよい。あるいは、誘電体層８４，８５がそれぞれ５層目および６層目の誘電体層であり、誘電体層８６が４層目の誘電体層であってもよい。また、誘電体層９０，９１，９２は、それぞれ２０層目ないし２２層目の誘電体層であってもよい。あるいは、誘電体層９１，９２がそれぞれ２０層目および２１層目の誘電体層であり、誘電体層９０が２２層目の誘電体層であってもよい。
次に、本発明の第２の実施の形態に係る電子部品１について説明する。本実施の形態に係る電子部品１の構成は、以下の点で第１の実施の形態と異なっている。本実施の形態では、積層体５０は、第１の実施の形態における４層目ないし６層目ならびに２０層目ないし２２層目の誘電体層５４～５６，７０～７２の代わりに、誘電体層８４，８５，８６，９０，９１，９２を含んでいる。誘電体層８４，８５，８６は、それぞれ４層目ないし６層目の誘電体層であってもよい。あるいは、誘電体層８４，８５がそれぞれ５層目および６層目の誘電体層であり、誘電体層８６が４層目の誘電体層であってもよい。また、誘電体層９０，９１，９２は、それぞれ２０層目ないし２２層目の誘電体層であってもよい。あるいは、誘電体層９１，９２がそれぞれ２０層目および２１層目の誘電体層であり、誘電体層９０が２２層目の誘電体層であってもよい。
【0083】
以下、誘電体層８４，８５，８６がそれぞれ４層目ないし６層目の誘電体層であり、誘電体層９０，９１，９２がそれぞれ２０層目ないし２２層目の誘電体層である場合を例にとって説明する。
【0084】
図１１（ａ）は、４層目の誘電体層８４のパターン形成面を示している。誘電体層８４のパターン形成面には、グランド用導体層８４１が形成されている。また、誘電体層８４には、それぞれグランド用導体層８４１に接続された複数のスルーホール８４Ｔ１と、それぞれグランド用導体層８４１に接続された複数のスルーホール８４Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール８４Ｔ１の数と複数のスルーホール８４Ｔ２の数は、いずれも５つである。
【0085】
図１１（ｂ）は、５層目の誘電体層８５のパターン形成面を示している。誘電体層８５のパターン形成面には、導体層８５１，８５２が形成されている。導体層８５１は、グランド端子１１３（図２参照）に接続されている。導体層８５２は、グランド端子１１４（図２参照）に接続されている。誘電体層８４に形成された複数のスルーホール８４Ｔ１は、導体層８５１に接続されている。誘電体層８４に形成された複数のスルーホール８４Ｔ２は、導体層８５２に接続されている。
【0086】
図１１（ｃ）は、６層目の誘電体層８６のパターン形成面を示している。図１２（ａ）は、２０層目の誘電体層９０のパターン形成面を示している。誘電体層８６，９０には、導体層およびスルーホールは形成されていない。
【0087】
図１２（ｂ）は、２１層目の誘電体層９１のパターン形成面を示している。誘電体層９１のパターン形成面には、導体層９１１，９１２が形成されている。導体層９１１は、グランド端子１１３（図２参照）に接続されている。導体層９１２は、グランド端子１１４（図２参照）に接続されている。
【0088】
また、誘電体層９１には、それぞれ導体層９１１に接続された複数のスルーホール９１Ｔ１と、それぞれ導体層９１２に接続された複数のスルーホール９１Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール９１Ｔ１の数と複数のスルーホール９１Ｔ２の数は、いずれも５つである。
【0089】
図１２（ｃ）は、２２層目の誘電体層９２のパターン形成面を示している。誘電体層９２のパターン形成面には、グランド用導体層９２１が形成されている。誘電体層９１に形成された複数のスルーホール９１Ｔ１および複数のスルーホール９１Ｔ２は、グランド用導体層９２１に接続されている。
【0090】
図１３は、１層目ないし２４層目の誘電体層５１～５３，８４～８６，５７～６９，９０～９２，７３，７４が積層されて構成された積層体５０の内部の一部を示している。図１３には、主に、４層目、５層目、２１層目および２２層目の誘電体層８４，８５，９１，９２に形成された複数の導体層および複数のスルーホールを示している。
【0091】
次に、図１１ないし図１３を参照して、本実施の形態に係る電子部品１の構造上の特徴について説明する。本実施の形態では、複数のグランド導体の構成が、第１の実施の形態と異なっている。本実施の形態では、複数のグランド導体は、グランド用導体層８４１，９２１を含んでいる。図１３に示したように、グランド用導体層８４１は、Ｙ方向に平行な方向の両端に位置する第１の端部８４１ａおよび第２の端部８４１ｂを有している。グランド用導体層９２１は、Ｙ方向に平行な方向の両端に位置する第１の端部９２１ａおよび第２の端部９２１ｂを有している。第１の端部８４１ａ，９２１ａは、側面５０Ｆ（図２参照）の近傍に配置されている。第２の端部８４１ｂ，９２１ｂは、側面５０Ｅ（図２参照）の近傍に配置されている。
【0092】
本実施の形態では、複数の接続部ＣＮ１は、グランド用導体層８４１の第１の端部８４１ａに沿って並び、グランド用導体層８４１とグランド端子１１３（図２参照）とを電気的に接続している。また、本実施の形態では、複数の接続部ＣＮ１の数は５つである。複数の接続部ＣＮ１は、複数のスルーホール８４Ｔ１（図１１（ａ）参照）と、導体層８５１（図１１（ｂ）参照）とによって構成されている。図１１（ａ）に示したように、導体層８５１は、５つの第１の導体部分８５１Ａと、４つの第２の導体部分８５１Ｂとを含んでいる。複数の接続部ＣＮ１の各々は、１つのスルーホール８４Ｔ１と、１つの第１の導体部分８５１Ａとによって構成されている。
【0093】
５つの第１の導体部分８５１Ａは、側面５０Ｆに沿って並ぶと共に、グランド端子１１３に接続されている。４つの第２の導体部分８５１Ｂの各々は、隣接する２つの第１の導体部分８５１Ａを接続している。４つの第２の導体部分８５１Ｂの各々は、グランド端子１１３にも接続されている。
【0094】
本実施の形態では、複数の接続部ＣＮ２は、グランド用導体層８４１の第２の端部８４１ｂに沿って並び、グランド用導体層８４１とグランド端子１１４（図２参照）とを電気的に接続している。また、本実施の形態では、複数の接続部ＣＮ２の数は５つである。複数の接続部ＣＮ２は、複数のスルーホール８４Ｔ２（図１１（ａ）参照）と、導体層８５２（図１１（ｂ）参照）とによって構成されている。図１１（ａ）に示したように、導体層８５２は、５つの第１の導体部分８５２Ａと、４つの第２の導体部分８５２Ｂとを含んでいる。複数の接続部ＣＮ２の各々は、１つのスルーホール８４Ｔ２と、１つの第１の導体部分８５２Ａとによって構成されている。
【0095】
５つの第１の導体部分８５２Ａは、側面５０Ｅに沿って並ぶと共に、グランド端子１１４に接続されている。４つの第２の導体部分８５２Ｂの各々は、隣接する２つの第１の導体部分８５２Ａを接続している。４つの第２の導体部分８５２Ｂの各々は、グランド端子１１４にも接続されている。
【0096】
本実施の形態では、複数の接続部ＣＮ３は、グランド用導体層９２１の第１の端部９２１ａに沿って並び、グランド用導体層９２１とグランド端子１１３（図２参照）とを電気的に接続している。また、本実施の形態では、複数の接続部ＣＮ３の数は５つである。複数の接続部ＣＮ３は、導体層９１１と、複数のスルーホール９１Ｔ１とによって構成されている（図１２（ｂ）参照）。図１２（ｂ）に示したように、導体層９１１は、５つの第１の導体部分９１１Ａと、４つの第２の導体部分９１１Ｂとを含んでいる。複数の接続部ＣＮ３の各々は、１つの第１の導体部分９１１Ａと、１つのスルーホール９１Ｔ１とによって構成されている。
【0097】
５つの第１の導体部分９１１Ａは、側面５０Ｆに沿って並ぶと共に、グランド端子１１３に接続されている。４つの第２の導体部分９１１Ｂの各々は、隣接する２つの第１の導体部分９１１Ａを接続している。４つの第２の導体部分９１１Ｂの各々は、グランド端子１１３にも接続されている。
【0098】
本実施の形態では、複数の接続部ＣＮ３は、グランド用導体層９２１の第２の端部９２１ｂに沿って並び、グランド用導体層９２１とグランド端子１１４（図２参照）とを電気的に接続している。また、本実施の形態では、複数の接続部ＣＮ４の数は５つである。複数の接続部ＣＮ４は、導体層９１２と、複数のスルーホール９１Ｔ２とによって構成されている（図１２（ｂ）参照）。図１２（ｂ）に示したように、導体層９１２は、５つの第１の導体部分９１２Ａと、４つの第２の導体部分９１２Ｂとを含んでいる。複数の接続部ＣＮ４の各々は、１つの第１の導体部分９１２Ａと、１つのスルーホール９１Ｔ２とによって構成されている。
【0099】
５つの第１の導体部分９１２Ａは、側面５０Ｅに沿って並ぶと共に、グランド端子１１４に接続されている。４つの第２の導体部分９１２Ｂの各々は、隣接する２つの第１の導体部分９１２Ａを接続している。４つの第２の導体部分９１２Ｂの各々は、グランド端子１１４にも接続されている。
【0100】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【0101】
［第３の実施の形態］
次に、本発明の第３の実施の形態に係る電子部品１について説明する。本実施の形態に係る電子部品１の構成は、以下の点で第２の実施の形態と異なっている。本実施の形態では、積層体５０は、第２の実施の形態における誘電体層８４，８５，９１の代わりに、誘電体層１０４，１０５，１２１を含んでいる。誘電体層１０４，１０５は、それぞれ４層目および５層目の誘電体層であってもよいし、それぞれ５層目および６層目の誘電体層であってもよい。また、誘電体層１２１が２１層目の誘電体層であり、第２の実施の形態における誘電体層９２（図１２（ｃ）参照）が２２層目の誘電体層であってもよい。あるいは、誘電体層１２１が２０層目の誘電体層であり、誘電体層９２が２１層目の誘電体層であってもよい。
次に、本発明の第３の実施の形態に係る電子部品１について説明する。本実施の形態に係る電子部品１の構成は、以下の点で第２の実施の形態と異なっている。本実施の形態では、積層体５０は、第２の実施の形態における誘電体層８４，８５，９１の代わりに、誘電体層１０４，１０５，１２１を含んでいる。誘電体層１０４，１０５は、それぞれ４層目および５層目の誘電体層であってもよいし、それぞれ５層目および６層目の誘電体層であってもよい。また、誘電体層１２１が２１層目の誘電体層であり、第２の実施の形態における誘電体層９２（図１２（ｃ）参照）が２２層目の誘電体層であってもよい。あるいは、誘電体層１２１が２０層目の誘電体層であり、誘電体層９２が２１層目の誘電体層であってもよい。
【0102】
以下、誘電体層１０４，１０５，１２１がそれぞれ４層目、５層目および２１層目の誘電体層である場合を例にとって説明する。
【0103】
図１４（ａ）は、４層目の誘電体層１０４のパターン形成面を示している。誘電体層１０４のパターン形成面には、グランド用導体層１０４１が形成されている。また、誘電体層１０４には、それぞれグランド用導体層１０４１に接続された複数のスルーホール１０４Ｔ１と、それぞれグランド用導体層１０４１に接続された複数のスルーホール１０４Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール１０４Ｔ１の数と複数のスルーホール１０４Ｔ２の数は、いずれも３つである。
【0104】
図１４（ｂ）は、５層目の誘電体層１０５のパターン形成面を示している。誘電体層１０５のパターン形成面には、導体層１０５１，１０５２が形成されている。導体層１０５１は、グランド端子１１３（図２参照）に接続されている。導体層１０５２は、グランド端子１１４（図２参照）に接続されている。誘電体層１０４に形成された複数のスルーホール１０４Ｔ１は、導体層１０５１に接続されている。誘電体層１０４に形成された複数のスルーホール１０４Ｔ２は、導体層１０５２に接続されている。
【0105】
図１４（ｃ）は、２１層目の誘電体層１２１のパターン形成面を示している。誘電体層１２１のパターン形成面には、導体層１２１１，１２１２が形成されている。導体層１２１１は、グランド端子１１３（図２参照）に接続されている。導体層１２１２は、グランド端子１１４（図２参照）に接続されている。
【0106】
また、誘電体層１２１には、それぞれ導体層１２１１に接続された複数のスルーホール１２１Ｔ１と、それぞれ導体層１２１２に接続された複数のスルーホール１２１Ｔ２が形成されている。本実施の形態では特に、複数のスルーホール１２１Ｔ１の数と複数のスルーホール１２１Ｔ２の数は、いずれも３つである。複数のスルーホール９１Ｔ１および複数のスルーホール９１Ｔ２は、図１２（ｃ）に示したグランド用導体層９２１に接続されている。
【0107】
図１５は、１層目ないし２４層目の誘電体層５１～５３，１０４，１０５，８６，５７～６９，９０，１２１，９２，７３，７４が積層されて構成された積層体５０の内部の一部を示している。図１５には、主に、４層目、５層目、２１層目および２２層目の誘電体層１０４，１０５，１２１，９２に形成された複数の導体層および複数のスルーホールを示している。
【0108】
次に、図１４および図１５を参照して、本実施の形態に係る電子部品１の構造上の特徴について説明する。本実施の形態では、複数のグランド導体の構成が、第２の実施の形態と異なっている。本実施の形態では、複数のグランド導体は、グランド用導体層１０４１，９２１を含んでいる。図１５に示したように、グランド用導体層１０４１は、Ｙ方向に平行な方向の両端に位置する第１の端部１０４１ａおよび第２の端部１０４１ｂを有している。第１の端部１０４１ａは、側面５０Ｆ（図２参照）の近傍に配置されている。第２の端部１０４１ｂは、側面５０Ｅ（図２参照）の近傍に配置されている。
【0109】
本実施の形態では、複数の接続部ＣＮ１は、グランド用導体層１０４１の第１の端部１０４１ａに沿って並び、グランド用導体層１０４１とグランド端子１１３（図２参照）とを電気的に接続している。また、本実施の形態では、複数の接続部ＣＮ１の数は３つである。複数の接続部ＣＮ１は、複数のスルーホール１０４Ｔ１（図１４（ａ）参照）と、導体層１０５１（図１４（ｂ）参照）とによって構成されている。図１４（ｂ）に示したように、導体層１０５１は、３つの第１の導体部分１０５１Ａと、２つの第２の導体部分１０５１Ｂとを含んでいる。複数の接続部ＣＮ１の各々は、１つのスルーホール１０４Ｔ１と、１つの第１の導体部分１０５１Ａとによって構成されている。
【0110】
３つの第１の導体部分１０５１Ａは、側面５０Ｆに沿って並ぶと共に、グランド端子１１３に接続されている。２つの第２の導体部分１０５１Ｂの各々は、隣接する２つの第１の導体部分１０５１Ａを接続している。２つの第２の導体部分１０５１Ｂの各々は、グランド端子１１３にも接続されている。
【0111】
本実施の形態では、複数の接続部ＣＮ２は、グランド用導体層１０４１の第２の端部１０４１ｂに沿って並び、グランド用導体層１０４１とグランド端子１１４（図２参照）とを電気的に接続している。また、本実施の形態では、複数の接続部ＣＮ２の数は３つである。複数の接続部ＣＮ２は、複数のスルーホール１０４Ｔ２（図１４（ａ）参照）と、導体層１０５２（図１４（ｂ）参照）とによって構成されている。図１４（ａ）に示したように、導体層１０５２は、３つの第１の導体部分１０５２Ａと、２つの第２の導体部分１０５２Ｂとを含んでいる。複数の接続部ＣＮ２の各々は、１つのスルーホール１０４Ｔ２と、１つの第１の導体部分１０５２Ａとによって構成されている。
【0112】
３つの第１の導体部分１０５２Ａは、側面５０Ｅに沿って並ぶと共に、グランド端子１１４に接続されている。２つの第２の導体部分１０５２Ｂの各々は、隣接する２つの第１の導体部分１０５２Ａを接続している。２つの第２の導体部分１０５２Ｂの各々は、グランド端子１１４にも接続されている。
【0113】
本実施の形態では、複数の接続部ＣＮ３の数は３つである。複数の接続部ＣＮ３は、導体層１２１１と、複数のスルーホール１２１Ｔ１とによって構成されている（図１４（ｃ）参照）。図１４（ｃ）に示したように、導体層１２１１は、３つの第１の導体部分１２１１Ａと、２つの第２の導体部分１２１１Ｂとを含んでいる。複数の接続部ＣＮ３の各々は、１つの第１の導体部分１２１１Ａと、１つのスルーホール１２１Ｔ１とによって構成されている。
【0114】
３つの第１の導体部分１２１１Ａは、側面５０Ｆに沿って並ぶと共に、グランド端子１１３に接続されている。２つの第２の導体部分１２１１Ｂの各々は、隣接する２つの第１の導体部分１２１１Ａを接続している。２つの第２の導体部分１２１１Ｂの各々は、グランド端子１１３にも接続されている。
【0115】
本実施の形態では、複数の接続部ＣＮ４の数は３つである。複数の接続部ＣＮ４は、導体層１２１２と、複数のスルーホール１２１Ｔ２とによって構成されている（図１４（ｃ）参照）。図１４（ｃ）に示したように、導体層１２１２は、３つの第１の導体部分１２１２Ａと、２つの第２の導体部分１２１２Ｂとを含んでいる。複数の接続部ＣＮ４の各々は、１つの第１の導体部分１２１２Ａと、１つのスルーホール１２１Ｔ２とによって構成されている。
【0116】
３つの第１の導体部分１２１２Ａは、側面５０Ｅに沿って並ぶと共に、グランド端子１１４に接続されている。２つの第２の導体部分１２１２Ｂの各々は、隣接する２つの第１の導体部分１２１２Ａを接続している。２つの第２の導体部分１２１２Ｂの各々は、グランド端子１１４にも接続されている。
【0117】
本実施の形態におけるその他の構成、作用および効果は、第２の実施の形態と同様である。
【0118】
［第４の実施の形態］
次に、図１６（ａ）、図１６（ｂ）および図１７を参照して、本発明の第４の実施の形態に係る電子部品１について説明する。図１６（ａ）は、本実施の形態における５層目の誘電体層１０５のパターン形成面を示す説明図である。図１６（ｂ）は、本実施の形態における２１層目の誘電体層１２１のパターン形成面を示す説明図である。図１７は、本実施の形態における積層体５０の内部の一部を示す斜視図である。図１７には、主に、４層目、５層目、２１層目および２２層目の誘電体層１０４，１０５，１２１，９２に形成された複数の導体層および複数のスルーホールを示している。
次に、図１６（ａ）、図１６（ｂ）および図１７を参照して、本発明の第４の実施の形態に係る電子部品１について説明する。図１６（ａ）は、本実施の形態における５層目の誘電体層１０５のパターン形成面を示す説明図である。図１６（ｂ）は、本実施の形態における２１層目の誘電体層１２１のパターン形成面を示す説明図である。図１７は、本実施の形態における積層体５０の内部の一部を示す斜視図である。図１７には、主に、４層目、５層目、２１層目および２２層目の誘電体層１０４，１０５，１２１，９２に形成された複数の導体層および複数のスルーホールを示している。
【0119】
本実施の形態に係る電子部品１の構成は、以下の点で第３の実施の形態と異なっている。本実施の形態では、導体層１０５１は、第３の実施の形態における２つの第２の導体部分１０５１Ｂ（図１４（ｂ）参照）を含んでいない。第３の実施の形態における複数の接続部ＣＮ１は、物理的には分離していないが、本実施の形態における複数の接続部ＣＮ１は、物理的に互いに分離している。
【0120】
また、本実施の形態では、導体層１０５２は、第３の実施の形態における２つの第２の導体部分１０５２Ｂ（図１４（ｂ）参照）を含んでいない。第３の実施の形態における複数の接続部ＣＮ２は、物理的には分離していないが、本実施の形態における複数の接続部ＣＮ２は、物理的に互いに分離している。
【0121】
また、本実施の形態では、導体層１２１１は、第３の実施の形態における２つの第２の導体部分１２１１Ｂ（図１４（ｃ）参照）を含んでいない。第３の実施の形態における複数の接続部ＣＮ３は、物理的には分離していないが、本実施の形態における複数の接続部ＣＮ３は、物理的に互いに分離している。
【0122】
また、本実施の形態では、導体層１２１２は、第３の実施の形態における２つの第２の導体部分１２１２Ｂ（図１４（ｃ）参照）を含んでいない。第３の実施の形態における複数の接続部ＣＮ４は、物理的には分離していないが、本実施の形態における複数の接続部ＣＮ４は、物理的に互いに分離している。
【0123】
本実施の形態におけるその他の構成、作用および効果は、第３の実施の形態と同様である。
【0124】
［第５の実施の形態］
次に、本発明の第５の実施の形態に係る電子部品１について説明する。本実施の形態に係る電子部品１の構成は、以下の点で第２の実施の形態と異なっている。本実施の形態では、積層体５０は、第２の実施の形態における誘電体層８４，８５，９１の代わりに、誘電体層１２４，１２５，１３１を含んでいる。誘電体層１２４，１２５は、それぞれ４層目および５層目の誘電体層であってもよいし、それぞれ５層目および６層目の誘電体層であってもよい。また、誘電体層１３１が２１層目の誘電体層であり、第２の実施の形態における誘電体層９２（図１２（ｃ）参照）が２２層目の誘電体層であってもよい。あるいは、誘電体層１３１が２０層目の誘電体層であり、誘電体層９２が２１層目の誘電体層であってもよい。
次に、本発明の第５の実施の形態に係る電子部品１について説明する。本実施の形態に係る電子部品１の構成は、以下の点で第２の実施の形態と異なっている。本実施の形態では、積層体５０は、第２の実施の形態における誘電体層８４，８５，９１の代わりに、誘電体層１２４，１２５，１３１を含んでいる。誘電体層１２４，１２５は、それぞれ４層目および５層目の誘電体層であってもよいし、それぞれ５層目および６層目の誘電体層であってもよい。また、誘電体層１３１が２１層目の誘電体層であり、第２の実施の形態における誘電体層９２（図１２（ｃ）参照）が２２層目の誘電体層であってもよい。あるいは、誘電体層１３１が２０層目の誘電体層であり、誘電体層９２が２１層目の誘電体層であってもよい。
【0125】
以下、誘電体層１２４，１２５，１３１がそれぞれ４層目、５層目および２１層目の誘電体層である場合を例にとって説明する。
【0126】
図１８（ａ）は、４層目の誘電体層１２４のパターン形成面を示している。誘電体層１２４のパターン形成面には、グランド用導体層１２４１が形成されている。また、誘電体層１２４には、それぞれグランド用導体層１２４１に接続されたスルーホール１２４Ｔ１，１２４Ｔ２が形成されている。
【0127】
図１８（ｂ）は、５層目の誘電体層１２５のパターン形成面を示している。誘電体層１２５のパターン形成面には、導体層１２５１，１２５２が形成されている。導体層１２５１は、グランド端子１１３（図２参照）に接続されている。導体層１２５２は、グランド端子１１４（図２参照）に接続されている。誘電体層１２４に形成されたスルーホール１２４Ｔ１は、導体層１２５１に接続されている。誘電体層１２４に形成されたスルーホール１２４Ｔ２は、導体層１２５２に接続されている。
【0128】
図１８（ｃ）は、２１層目の誘電体層１３１のパターン形成面を示している。誘電体層１３１のパターン形成面には、導体層１３１１，１３１２が形成されている。導体層１３１１は、グランド端子１１３（図２参照）に接続されている。導体層１３１２は、グランド端子１１４（図２参照）に接続されている。
【0129】
また、誘電体層１３１には、それぞれ導体層１３１１，１３１２に接続されたスルーホール１３１Ｔ１，１３１Ｔ２が形成されている。スルーホール１３１Ｔ１，１３１Ｔ２は、図１２（ｃ）に示したグランド用導体層９２１に接続されている。
【0130】
図１９は、１層目ないし２４層目の誘電体層５１～５３，１２４，１２５，８６，５７～６９，９０，１３１，９２，７３，７４が積層されて構成された積層体５０の内部の一部を示している。図１９には、主に、４層目、５層目、２１層目および２２層目の誘電体層１２４，１２５，１３１，９２に形成された複数の導体層および複数のスルーホールを示している。
【0131】
次に、図１８および図１９を参照して、本実施の形態に係る電子部品１の構造上の特徴について説明する。本実施の形態では、複数のグランド導体の構成が、第２の実施の形態と異なっている。本実施の形態では、複数のグランド導体は、グランド用導体層１２４１，９２１を含んでいる。図１９に示したように、グランド用導体層１２４１は、Ｙ方向に平行な方向の両端に位置する第１の端部１２４１ａおよび第２の端部１２４１ｂを有している。第１の端部１２４１ａは、側面５０Ｆ（図２参照）の近傍に配置されている。第２の端部１２４１ｂは、側面５０Ｅ（図２参照）の近傍に配置されている。
【0132】
本実施の形態では、接続部ＣＮ１の数、接続部ＣＮ２の数、接続部ＣＮ３の数および接続部ＣＮ４の数は、いずれも１つである。また、本実施の形態では、接続部ＣＮ１は、グランド用導体層１２４１とグランド端子１１３（図２参照）とを電気的に接続している。接続部ＣＮ１は、スルーホール１２４Ｔ１（図１８（ａ）参照）と、導体層１２５１（図１８（ｂ）参照）とによって構成されている。
【0133】
また、本実施の形態では、接続部ＣＮ２は、グランド用導体層１２４１とグランド端子１１４（図２参照）とを電気的に接続している。接続部ＣＮ２は、スルーホール１２４Ｔ２（図１８（ａ）参照）と、導体層１２５２（図１８（ｂ）参照）とによって構成されている。
【0134】
また、本実施の形態では、接続部ＣＮ３は、導体層１３１１と、スルーホール１３１Ｔ１とによって構成されている（図１８（ｃ）参照）。接続部ＣＮ４は、導体層１３１２と、スルーホール１３１Ｔ２とによって構成されている（図１８（ｃ）参照）。
【0135】
本実施の形態におけるその他の構成、作用および効果は、第２の実施の形態と同様である。
【0136】
［シミュレーション］
次に、ミュレーションの結果を参照して、本実施の形態に係る電子部品１の特性の一例について説明する。シミュレーションでは、第１の実施例のモデル、第２の実施例のモデル、第３の実施例のモデルおよび第４の実施例のモデルを用いた。第１の実施例のモデルは、第１の実施の形態に係る電子部品１のモデルである。第２の実施例のモデルは、第２の実施の形態に係る電子部品１のモデルである。第３の実施例のモデルは、第３の実施の形態に係る電子部品１のモデルである。第４の実施例のモデルは、第４の実施の形態に係る電子部品１のモデルである。シミュレーションでは、第１ないし第４の実施例のモデルのそれぞれについて、通過減衰特性を求めた。
次に、ミュレーションの結果を参照して、本実施の形態に係る電子部品１の特性の一例について説明する。シミュレーションでは、第１の実施例のモデル、第２の実施例のモデル、第３の実施例のモデルおよび第４の実施例のモデルを用いた。第１の実施例のモデルは、第１の実施の形態に係る電子部品１のモデルである。第２の実施例のモデルは、第２の実施の形態に係る電子部品１のモデルである。第３の実施例のモデルは、第３の実施の形態に係る電子部品１のモデルである。第４の実施例のモデルは、第４の実施の形態に係る電子部品１のモデルである。シミュレーションでは、第１ないし第４の実施例のモデルのそれぞれについて、通過減衰特性を求めた。
【0137】
図２０は、第１の実施例のモデルの通過減衰特性を示す特性図である。図２１は、第２の実施例のモデルの通過減衰特性を示す特性図である。図２２は、第３の実施例のモデルの通過減衰特性を示す特性図である。図２３は、第４の実施例のモデルの通過減衰特性を示す特性図である。図２０ないし図２３において、横軸は周波数を示し、縦軸は減衰量を示している。
【0138】
通過帯域よりも低域側の周波数帯域（２ＧＨｚ～４ＧＨｚ）に注目すると、第４の実施例のモデル、第３の実施例のモデル、第２の実施例のモデルおよび第１の実施例のモデルの順に、減衰量の絶対値が大きくなることが分かる。この結果は、接続部ＣＮ１～ＣＮ４に関する以下の第１ないし第３の特徴を示している。第１の特徴は、図２０ないし図２３（第１ないし第４の実施例のモデル）に示したように、接続部ＣＮ１～ＣＮ４の各々の数が多くなるに従って、上記の周波数帯域における減衰量の絶対値が大きくなるというものである。第２の特徴は、図２２および図２３（第３および第４の実施例のモデル）に示したように、接続部ＣＮ１～ＣＮ４がそれぞれ一体化することにより、接続部ＣＮ１～ＣＮ４がそれぞれ物理的に互いに分離している場合に比べて、上記の周波数帯域における減衰量の絶対値が大きくなるというものである。第３の特徴は、図２０および図２１（第１および第２の実施例のモデル）に示したように、接続部ＣＮ１～ＣＮ４が複数の非グランド導体に近づくことにより、上記の周波数帯域における減衰量の絶対値が大きくなるというものである。
【0139】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、接続部ＣＮ１～ＣＮ４の各々の数は、２つでもよいし、４つでもよいし、６つ以上でもよい。また、１つの接続部は、積層方向Ｔに積層された３つ以上のスルーホールを含んでいてもよい。
【0140】
以上説明したように、本発明の積層型電子部品は、積層された複数の誘電体層によって構成されると共に複数の導体を含む積層体と、積層体の外周部に設けられると共にグランドに接続される少なくとも１つのグランド端子とを備えている。複数の導体は、複数のグランド導体と、複数の非グランド導体とを含んでいる。複数のグランド導体は、グランド用導体層と、グランド用導体層と少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの接続部とを含んでいる。少なくとも１つの接続部は、複数の誘電体層の積層方向において、グランド用導体層と複数の非グランド導体との間に配置されている。
【0141】
本発明の積層型電子部品において、少なくとも１つの接続部は、それぞれ互いに異なる複数の位置においてグランド用導体層に接続された複数の接続部であってもよい。複数の接続部は、グランド用導体層に接続された複数のスルーホールと、少なくとも１つのグランド端子に接続された複数の第１の導体部分と、複数の第１の導体部分を接続する少なくとも１つの第２の導体部分とを含んでいてもよい。
【0142】
また、本発明の積層型電子部品において、少なくとも１つのグランド端子は、第１のグランド端子と、第２のグランド端子とを含んでいてもよい。グランド用導体層は、積層方向に直交する方向の両端に位置する第１の端部および第２の端部を有していてもよい。少なくとも１つの接続部は、第１の端部の近傍においてグランド用導体層に接続されると共に第１のグランド端子に接続された少なくとも１つの第１の接続部と、第２の端部の近傍においてグランド用導体層に接続されると共に第２のグランド端子に接続された少なくとも１つの第２の接続部とを含んでいてもよい。少なくとも１つの第１の接続部は、第１の端部に沿って並んだ複数の第１の接続部であってもよい。少なくとも１つの第２の接続部は、第２の端部に沿って並んだ複数の第２の接続部であってもよい。複数の第１の接続部と複数の第２の接続部は、積層方向に平行な仮想の平面を中心として対称に配置されていてもよい。
【0143】
また、本発明の積層型電子部品において、少なくとも１つの接続部は、積層方向に積層された複数のスルーホールを含んでいてもよい。
【0144】
また、本発明の積層型電子部品において、複数のグランド導体は、更に、他のグランド用導体層と、他のグランド用導体層と少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの他の接続部とを含んでいてもよい。他のグランド用導体層は、グランド用導体層との間に非グランド導体を挟む位置に配置されていてもよい。少なくとも１つの他の接続部は、積層方向において、他のグランド用導体層と非グランド導体との間に配置されていてもよい。
【0145】
また、本発明の積層型電子部品において、複数の非グランド導体は、素子を構成する主要部分と、主要部分と少なくとも１つのグランド端子とを電気的に接続する末端部分とを含んでいてもよい。末端部分は、積層方向において、少なくとも１つの接続部と、主要部分との間に配置されていてもよい。主要部分は、分布定数共振器を含んでいてもよい。
【符号の説明】
【0146】
１…電子部品、２…第１のポート、３…第２のポート、１１～１３…共振器、５０…積層体、５０Ａ…第１の面、５０Ｂ…第２の面、５０Ｃ～５０Ｆ…側面、１１１，１１２…信号端子、１１３，１１４…グランド端子、５４１，７２１…グランド用導体層、Ｃ１～Ｃ６…キャパシタ、ＣＮ１～ＣＮ４…接続部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】