ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024049401
(43)【公開日】2024-04-10
(54)【発明の名称】電子機器
(51)【国際特許分類】
H04N 23/55 20230101AFI20240403BHJP
G02F 1/13 20060101ALI20240403BHJP
G02F 1/1343 20060101ALI20240403BHJP
G09F 9/30 20060101ALI20240403BHJP
G09F 9/00 20060101ALI20240403BHJP
G01J 1/02 20060101ALN20240403BHJP
【ＦＩ】
H04N5/225 400
G02F1/13 505
G02F1/1343
G09F9/30 339Z
G09F9/00 362
G01J1/02 C
G01J1/02 P
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021016568
(22)【出願日】2021-02-04
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】望月 一秀
(72)【発明者】
【氏名】青木 良朗
【テーマコード（参考）】
2G065
2H088
2H092
5C094
5C122
5G435
【Ｆターム（参考）】
2G065AA04
2G065AB02
2G065DA15
2H088EA38
2H088HA02
2H088HA10
2H088JA09
2H088MA20
2H092GA13
2H092GA14
2H092JB05
2H092JB11
2H092NA25
2H092PA07
2H092QA09
2H092RA10
5C094AA60
5C094BA03
5C094BA43
5C094EA05
5C094FA01
5C122EA12
5C122EA53
5C122FB07
5C122FF06
5C122FK12
5C122GE06
5C122GE11
5C122GG04
5G435AA00
5G435BB12
5G435CC09
5G435EE49
(57)【要約】
【課題】 撮像時の光の反射や回折による画像のぼやけを抑制することが可能な電子機器を提供する。
【解決手段】 電子機器は、表示パネルと、撮像素子と、を備え、前記表示パネルは、前記撮像素子と重畳しない第１領域と、前記撮像素子と重畳する第２領域と、を有し、前記表示パネルは、第１電極と、前記第１電極に重畳する第２電極と、液晶層と、を有し、前記第２電極は、前記第１領域に設けられる複数の第１スリットと、前記第２領域に設けられる複数の第２スリットと、を有し、前記複数の第２スリットは、フィボナッチ数列を基本として配列される。
【選択図】 図５
【解決手段】 電子機器は、表示パネルと、撮像素子と、を備え、前記表示パネルは、前記撮像素子と重畳しない第１領域と、前記撮像素子と重畳する第２領域と、を有し、前記表示パネルは、第１電極と、前記第１電極に重畳する第２電極と、液晶層と、を有し、前記第２電極は、前記第１領域に設けられる複数の第１スリットと、前記第２領域に設けられる複数の第２スリットと、を有し、前記複数の第２スリットは、フィボナッチ数列を基本として配列される。
【選択図】 図５
【特許請求の範囲】
【請求項1】
表示パネルと、
撮像素子と、を備え、
前記表示パネルは、前記撮像素子と重畳しない第１領域と、前記撮像素子と重畳する第２領域と、を有し、
前記表示パネルは、第１電極と、前記第１電極に重畳する第２電極と、液晶層と、を有し、
前記第２電極は、前記第１領域に設けられる複数の第１スリットと、前記第２領域に設けられる複数の第２スリットと、を有し、
前記複数の第２スリットは、フィボナッチ数列を基本として配列される、電子機器。
撮像素子と、を備え、
前記表示パネルは、前記撮像素子と重畳しない第１領域と、前記撮像素子と重畳する第２領域と、を有し、
前記表示パネルは、第１電極と、前記第１電極に重畳する第２電極と、液晶層と、を有し、
前記第２電極は、前記第１領域に設けられる複数の第１スリットと、前記第２領域に設けられる複数の第２スリットと、を有し、
前記複数の第２スリットは、フィボナッチ数列を基本として配列される、電子機器。
【請求項2】
前記複数の第２スリットは、それぞれ、円形形状を有する、請求項１に記載の電子機器。
【請求項3】
前記複数の第２スリットは、それぞれ、長方形形状を有し、
前記第２スリットの長手方向は、前記液晶層の初期配向方向と平行である、請求項１に記載の電子機器。
前記第２スリットの長手方向は、前記液晶層の初期配向方向と平行である、請求項１に記載の電子機器。
【請求項4】
前記第２領域は、複数の第３領域を有し、
前記複数の第３領域は、それぞれ、フィボナッチ数列を基本として配列される前記複数の第２スリットを有する、請求項１に記載の電子機器。
前記複数の第３領域は、それぞれ、フィボナッチ数列を基本として配列される前記複数の第２スリットを有する、請求項１に記載の電子機器。
【請求項5】
前記複数の第３領域は、それぞれ、正六角形形状を有する、請求項４に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、電子機器に関する。
【背景技術】
【0002】
近年、表示領域及び撮像素子を同一面側に備えた電子機器が広く実用化されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１３０６８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、撮像時の光の反射や回折による画像のぼやけを抑制することが可能な電子機器を提供する。
【課題を解決するための手段】
【0005】
一実施形態に係る電子機器は、表示パネルと、撮像素子と、を備え、前記表示パネルは、前記撮像素子と重畳しない第１領域と、前記撮像素子と重畳する第２領域と、を有し、前記表示パネルは、第１電極と、前記第１電極に重畳する第２電極と、液晶層と、を有し、前記第２電極は、前記第１領域に設けられる複数の第１スリットと、前記第２領域に設けられる複数の第２スリットと、を有し、前記複数の第２スリットは、フィボナッチ数列を基本として配列される。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下、図面を参照しながら一実施形態に係る電子機器について詳細に説明する。
以下、図面を参照しながら一実施形態に係る電子機器について詳細に説明する。
【0008】
本実施形態においては、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第３方向Ｚの矢印の先端に向かう方向を上又は上方と定義し、第３方向Ｚの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。
【0009】
また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。
【0010】
また、第３方向Ｚの矢印の先端側に電子機器を観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。第１方向Ｘ及び第３方向Ｚによって規定されるＸ－Ｚ平面、あるいは第２方向Ｙ及び第３方向Ｚによって規定されるＹ－Ｚ平面における電子機器の断面を見ることを断面視という。
【0011】
図１は、実施形態の電子機器を示す分解斜視図である。図１に示す電子機器ＥＲＰは、照明装置ＩＬＤ、表示パネルＰＮＬ、撮像素子ＰＡを有している。詳細は後述するが、表示パネルＰＮＬは液晶表示パネルであり、液晶素子ＬＣＤを有している。
照明装置ＩＬＤは、導光板ＬＧ１と、光源ＥＭ１と、筐体ＣＳと、を備えている。このような照明装置ＩＬＤは、例えば、図１において破線で簡略化して示す表示パネルＰＮＬを照明するものである。
照明装置ＩＬＤは、導光板ＬＧ１と、光源ＥＭ１と、筐体ＣＳと、を備えている。このような照明装置ＩＬＤは、例えば、図１において破線で簡略化して示す表示パネルＰＮＬを照明するものである。
【0012】
導光板ＬＧ１は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面と平行な平板状に形成されている。導光板ＬＧ１は表示パネルＰＮＬに対向している。導光板ＬＧ１は、側面Ｓ１と、側面Ｓ１の反対側の側面Ｓ２と、開口部ＯＰ１と、を有している。側面Ｓ１及びＳ２はそれぞれ第１方向Ｘに沿って延出している。例えば、側面Ｓ１及びＳ２は、第１方向Ｘ及び第３方向Ｚによって規定されるＸ－Ｚ平面と平行な面である。開口部ＯＰ１は、導光板ＬＧ１を第３方向Ｚに沿って貫通した貫通孔である。開口部ＯＰ１は、第２方向Ｙにおいて、側面Ｓ１及びＳ２との間に位置し、側面Ｓ１よりも側面Ｓ２に近接している。
複数の光源ＥＭ１は、第１方向Ｘに沿って間隔をおいて並んでいる。光源ＥＭ１は、それぞれ、配線基板ＦＰＣ１に実装され、配線基板ＦＰＣ１と電気的に接続されている。
複数の光源ＥＭ１は、第１方向Ｘに沿って間隔をおいて並んでいる。光源ＥＭ１は、それぞれ、配線基板ＦＰＣ１に実装され、配線基板ＦＰＣ１と電気的に接続されている。
【0013】
筐体ＣＳは、導光板ＬＧ１と、光源ＥＭ１とを収容している。筐体ＣＳは、側壁Ｗ１乃至Ｗ４と、底板ＢＰと、開口部ＯＰ２と、突部ＰＰと、を有している。側壁Ｗ１及びＷ２は、第１方向Ｘに沿って延出し、互いに対向している。側壁Ｗ３及びＷ４は、第２方向Ｙに沿って延出し、互いに対向している。開口部ＯＰ２は、底板ＢＰを第３方向Ｚに沿って貫通した貫通孔である。開口部ＯＰ２は、第３方向Ｚにおいて、開口部ＯＰ１に重畳している。突部ＰＰは、第３方向Ｚに沿って底板ＢＰから表示パネルＰＮＬに向かって突出し、開口部ＯＰ２を囲むように設けられている。
【0014】
図１に示す電子機器ＥＲＰの撮像素子ＰＡは、第３方向Ｚにおいて、開口部ＯＰ２に重畳するように設けられている。撮像素子ＰＡは、配線基板ＦＰＣ２に実装され、配線基板ＦＰＣ２と電気的に接続されている。撮像素子ＰＡは、開口部ＯＰ２、突部ＰＰの内部、及び開口部ＯＰ１を通り、表示パネルＰＮＬと対向している。
表示パネルＰＮＬは、導光板ＬＧ１に重畳するとともに、開口部ＯＰ１において配線基板ＦＰＣ２及び撮像素子ＰＡにも重畳している。
表示パネルＰＮＬは、導光板ＬＧ１に重畳するとともに、開口部ＯＰ１において配線基板ＦＰＣ２及び撮像素子ＰＡにも重畳している。
【0015】
図２は、表示パネルを示す図である。図２（Ａ）は、表示パネルＰＮＬの平面図である。図２（Ｂ）は、画素ＰＸの回路図である。図２（Ａ）に示すように、表示領域ＤＡは、ノッチを含まない略四角形の領域であるが、４つの角が丸みを有していてもよく、四角形以外の多角形や円形であってもよい。表示領域ＤＡは、シールＳＥで囲まれた内側に位置している。
表示パネルＰＮＬは、表示領域ＤＡにおいて、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。表示領域ＤＡにおける各画素ＰＸは、同一の回路構成を有している。
表示パネルＰＮＬは、表示領域ＤＡにおいて、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。表示領域ＤＡにおける各画素ＰＸは、同一の回路構成を有している。
【0016】
図２（Ｂ）に示すように、各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線ＧＬ及び信号線ＳＬと電気的に接続されている。走査線ＧＬには、スイッチング素子ＳＷを制御するための制御信号が供給される。信号線ＳＬには、制御信号とは異なる信号として、映像信号が供給される。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。液晶層ＬＣは、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって駆動されている。容量Ｃｓは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【0017】
配線基板ＦＰＣ３は、第１基板ＳＵＢ１の延出部Ｅｘに実装され、電気的に接続されている。駆動素子ＤＲＶは、配線基板ＦＰＣ３に実装され、配線基板ＦＰＣ３に電気的に接続されている。なお、駆動素子ＤＲＶは、延出部Ｅｘに実装され、延出部Ｅｘに電気的に接続されていてもよい。駆動素子ＤＲＶ、例えば、画像表示に必要な信号を出力するディスプレイドライバなどを内蔵している。配線基板ＦＰＣ４は、折り曲げ可能なフレキシブルプリント回路基板である。
【0018】
表示領域ＤＡは、撮像素子ＰＡと重畳しない領域（領域ＡＡ１とする）、及び、撮像素子ＰＡと重畳する領域（領域ＡＡ２とする）を有している。領域ＡＡ１に配置される画素ＰＸは、カラーフィルタＣＦを備えている。画素ＰＸは、赤、緑、青のいずれかの色を表示することができる。また、画素ＰＸが白画素である場合には、画素ＰＸは、白（または透明）、グレー、黒のいずれかを表示することができる。
【0019】
図３は、図２の線Ａ１－Ａ２に沿った電子機器の断面図である。図３は、表示パネルＰＮＬ、撮像素子ＰＡ、及び、照明装置ＩＬＤを含む第２方向Ｙに沿った電子機器ＥＲＰの断面を示している。
図３に示すように、照明装置ＩＬＤは、さらに、反射シートＲＳ、拡散シートＳＳ、プリズムシートＰＳ１乃至ＰＳ２、波長変換素子、粘着テープＴＰ１を備えている。
図３に示すように、照明装置ＩＬＤは、さらに、反射シートＲＳ、拡散シートＳＳ、プリズムシートＰＳ１乃至ＰＳ２、波長変換素子、粘着テープＴＰ１を備えている。
【0020】
反射シートＲＳ、導光板ＬＧ１、拡散シートＳＳ、プリズムシートＰＳ１、及び、プリズムシートＰＳ２は、第３方向Ｚに沿ってこの順に配置され、筐体ＣＳに収容されている。筐体ＣＳは、金属製の筐体ＣＳ１と、樹脂製の台座ＣＳ２とを備えている。台座ＣＳ２は、筐体ＣＳ１とともに突部ＰＰを形成している。拡散シートＳＳ、プリズムシートＰＳ１、及び、プリズムシートＰＳ２の各々は、開口部ＯＰ１に重畳する開口部ＯＰ３を有している。筐体ＣＳの突部ＰＰは、開口部ＯＰ１及びＯＰ３の内側に位置している。
【0021】
偏光板ＰＬ１、表示パネルＰＮＬ、偏光板ＰＬ２、及び、カバー部材ＣＧは、第３方向Ｚに沿ってこの順に配置され、第３方向Ｚに沿って進行する光に対して、光学的なスイッチ機能を備えた液晶素子ＬＣＤを構成している。
【0022】
より詳細には、第１基板ＳＵＢ１の基材ＢＡ１に接して、偏光板ＰＬ１が設けられている。第２基板ＳＵＢ２の基材ＢＡ２に接して、偏光板ＰＬ２が設けられている。偏光板と基材（基板）との間には、図示しない接着剤や接着テープが設けられており、偏光板を基材に接着している。
カバー部材ＣＧの材料は、例えばガラスが挙げられる。
粘着テープＴＰ１は、例えば、透明または白色の両面粘着テープであり、照明装置ＩＬＤと液晶素子ＬＣＤとを接着している。本実施形態において、粘着テープＴＰ１は、偏光板ＰＬ１とプリズムシートＰＳ２とを接着している。
カバー部材ＣＧの材料は、例えばガラスが挙げられる。
粘着テープＴＰ１は、例えば、透明または白色の両面粘着テープであり、照明装置ＩＬＤと液晶素子ＬＣＤとを接着している。本実施形態において、粘着テープＴＰ１は、偏光板ＰＬ１とプリズムシートＰＳ２とを接着している。
【0023】
表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡを囲む非表示領域ＮＤＡと、を備えている。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、シールＳＥと、を備えている。シールＳＥは、非表示領域ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。すなわち、表示領域ＤＡは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、及び、第１基板ＳＵＢ１と第２基板ＳＵＢ２に挟持される液晶層ＬＣが占める領域のうち、シールＳＥと重畳しない領域である。
【0024】
以下、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の主要部について説明する。第１基板ＳＵＢ１は、基材ＢＡ１と、配向膜ＡＬ１と、を備えている。第２基板ＳＵＢ２は、基材ＢＡ２と、カラーフィルタＣＦと、遮光層ＢＭと、透明層ＯＣと、配向膜ＡＬ２と、を備えている。
基材ＢＡ１及び基材ＢＡ２は、ガラス基板や可撓性の樹脂基板などの透明基板である。配向膜ＡＬ１及びＡＬ２は、液晶層ＬＣに接している。
カラーフィルタＣＦ、遮光層ＢＭ、及び、透明層ＯＣは、基材ＢＡ２と液晶層ＬＣとの間に位置している。なお、図３に示す例では、カラーフィルタＣＦは、第２基板ＳＵＢ２に設けられたが、第１基板ＳＵＢ１に設けられてもよい。
基材ＢＡ１及び基材ＢＡ２は、ガラス基板や可撓性の樹脂基板などの透明基板である。配向膜ＡＬ１及びＡＬ２は、液晶層ＬＣに接している。
カラーフィルタＣＦ、遮光層ＢＭ、及び、透明層ＯＣは、基材ＢＡ２と液晶層ＬＣとの間に位置している。なお、図３に示す例では、カラーフィルタＣＦは、第２基板ＳＵＢ２に設けられたが、第１基板ＳＵＢ１に設けられてもよい。
【0025】
遮光層ＢＭは、非表示領域ＮＤＡに位置している。表示領域ＤＡと非表示領域ＮＤＡとの境界ＬＢは、例えば、遮光層ＢＭの内端（表示領域ＤＡ側の端部）によって規定される。シールＳＥは、遮光層ＢＭと重畳する位置に設けられている。
カラーフィルタＣＦの詳細については、ここでは省略するが、カラーフィルタＣＦは、例えば、赤画素に配置される赤カラーフィルタ、緑画素に配置される緑カラーフィルタ、及び、青画素に配置される青カラーフィルタを備えている。また、カラーフィルタＣＦは、白画素に配置される透明樹脂層を備えている場合もある。透明層ＯＣは、カラーフィルタＣＦ及び遮光層ＢＭを覆っている。透明層ＯＣは、例えば、透明な有機絶縁層である。透明層ＯＣは、領域ＡＡ１及びＡＡ２に亘って配置され、領域ＡＡ１においてはカラーフィルタＣＦに接し、領域ＡＡ２においては基材ＢＡ２に接している。配向膜ＡＬ１と配向膜ＡＬ２とは、領域ＡＡ１及びＡＡ２に亘って設けられている。
カラーフィルタＣＦの詳細については、ここでは省略するが、カラーフィルタＣＦは、例えば、赤画素に配置される赤カラーフィルタ、緑画素に配置される緑カラーフィルタ、及び、青画素に配置される青カラーフィルタを備えている。また、カラーフィルタＣＦは、白画素に配置される透明樹脂層を備えている場合もある。透明層ＯＣは、カラーフィルタＣＦ及び遮光層ＢＭを覆っている。透明層ＯＣは、例えば、透明な有機絶縁層である。透明層ＯＣは、領域ＡＡ１及びＡＡ２に亘って配置され、領域ＡＡ１においてはカラーフィルタＣＦに接し、領域ＡＡ２においては基材ＢＡ２に接している。配向膜ＡＬ１と配向膜ＡＬ２とは、領域ＡＡ１及びＡＡ２に亘って設けられている。
【0026】
本実施形態において、撮像素子ＰＡは、一例としてカメラである。なお、撮像素子ＰＡは、一例として、可視光を検出するもの、赤外線を検出するもの、検出対象物の近接をセンシングする近接センサ、検出対象物から反射された赤外線を検出する検出素子などや、それぞれを組み合わせたものでもよい。電子機器ＥＲＰは、撮像素子ＰＡの代わりに、又は撮像素子ＰＡに加えて、発光素子を備えていてもよい。当該発光素子としては、検出対象物に向けて赤外線を投射する投射素子が挙げられる。
【0027】
撮像素子ＰＡは、筐体ＣＳの開口部ＯＰ２に重畳するように設けられ、突部ＰＰに囲まれた内側に位置している。撮像素子ＰＡの一部又は全部は、第３方向Ｚにおいて、表示パネルＰＮＬの表示領域ＤＡと重畳している。表示パネルＰＮＬと撮像素子ＰＡとを有する電子機器ＥＲＰにおいて、電子機器ＥＲＰの使用者から見て、撮像素子ＰＡが表示パネルＰＮＬの奥側に設けられていればよい。
【0028】
撮像素子ＰＡは、例えば、少なくとも一つのレンズを含む光学系ＯＰＳと、センサ素子ＩＭＳと、筐体ＨＳと、を備えている。センサ素子ＩＭＳは、画像を検知可能なイメージセンサである。筐体ＨＳは、光学系ＯＰＳ及びセンサ素子ＩＭＳを収容している。光学系ＯＰＳは、表示パネルＰＮＬとセンサ素子ＩＭＳとの間に位置している。
【0029】
図４は、表示パネルの断面図である。表示パネルＰＮＬにおいて、領域ＡＡ１には複数の画素ＰＸが設けられている。画素ＰＸは、画素電極ＰＥ、共通電極ＣＥ，液晶層ＬＣを有している。画素電極ＰＥは櫛歯状電極（線状電極ともいう）であり、櫛歯状電極間にはスリットＳＴ１が配置される。共通電極ＣＥと画素電極ＰＥとの間Ｅ１に、スリットＳＴ１を介して、電界が発生する。共通電極ＣＥと画素電極ＰＥとの間Ｅ１の電界により、液晶層ＬＣを駆動する。
領域ＡＡ２は、撮像素子ＰＡの光学的な絞りとして機能する。領域ＡＡ２には、電極ＬＥ、共通電極ＣＥ，液晶層ＬＣが設けられている。電極ＬＥには、複数のスリットＳＴ２が設けられている。共通電極ＣＥと電極ＬＥとの間Ｅ２に、スリットＳＴ２を介して、電界が発生する。共通電極ＣＥと電極ＬＥとの間Ｅ２の電界により、液晶層ＬＣを駆動する。共通電極ＣＥと画素電極ＰＥとの間Ｅ１の電界及び共通電極ＣＥと電極ＬＥとの間Ｅ２の電界は、いわゆる横電界である。
領域ＡＡ２は、撮像素子ＰＡの光学的な絞りとして機能する。領域ＡＡ２には、電極ＬＥ、共通電極ＣＥ，液晶層ＬＣが設けられている。電極ＬＥには、複数のスリットＳＴ２が設けられている。共通電極ＣＥと電極ＬＥとの間Ｅ２に、スリットＳＴ２を介して、電界が発生する。共通電極ＣＥと電極ＬＥとの間Ｅ２の電界により、液晶層ＬＣを駆動する。共通電極ＣＥと画素電極ＰＥとの間Ｅ１の電界及び共通電極ＣＥと電極ＬＥとの間Ｅ２の電界は、いわゆる横電界である。
【0030】
以下に表示パネルＰＮＬの詳細な断面構成について説明する。なお図４に示す表示パネルＰＮＬにおいては、照明装置ＩＬＤの図示は省略している。
第１基板ＳＵＢ１は、基材ＢＡ１と配向膜ＡＬ１との間に、絶縁層ＩＮＳ１及びＩＮＳ２と、共通電極ＣＥと、画素電極ＰＥと、電極ＬＥと、を備えている。なお、図２に示した走査線ＧＬ、信号線ＳＬ、及び、スイッチング素子ＳＷは、例えば、基材ＢＡ１と共通電極ＣＥとの間に位置している。共通電極ＣＥは、絶縁層ＩＮＳ１の上に位置し、絶縁層ＩＮＳ２によって覆われている。
第１基板ＳＵＢ１は、基材ＢＡ１と配向膜ＡＬ１との間に、絶縁層ＩＮＳ１及びＩＮＳ２と、共通電極ＣＥと、画素電極ＰＥと、電極ＬＥと、を備えている。なお、図２に示した走査線ＧＬ、信号線ＳＬ、及び、スイッチング素子ＳＷは、例えば、基材ＢＡ１と共通電極ＣＥとの間に位置している。共通電極ＣＥは、絶縁層ＩＮＳ１の上に位置し、絶縁層ＩＮＳ２によって覆われている。
【0031】
画素電極ＰＥ及び電極ＬＥは、絶縁層ＩＮＳ２の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥの各々は、絶縁層ＩＮＳ２を介して、共通電極ＣＥと対向している。電極ＬＥは、絶縁層ＩＮＳ２を介して、共通電極ＣＥと対向している。
共通電極ＣＥ、画素電極ＰＥ、及び電極ＬＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料によって形成されている。画素電極ＰＥは、例えば線状電極や櫛歯状電極であり、共通電極ＣＥは、たとえ例えば複数の画素ＰＸに亘って共通に設けられた平板状の電極である。なお、画素電極ＰＥを平板状の電極とし、画素電極ＰＥと液晶層ＬＣとの間に線状の共通電極ＣＥを設ける構造であってもよい。絶縁層ＩＮＳ１は、詳述しないが、無機絶縁層及び有機絶縁層を含んでいる。電極ＬＥの形状の詳細については後述する。絶縁層ＩＮＳ２は、例えば、シリコン窒化物等の無機絶縁層である。
共通電極ＣＥ、画素電極ＰＥ、及び電極ＬＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料によって形成されている。画素電極ＰＥは、例えば線状電極や櫛歯状電極であり、共通電極ＣＥは、たとえ例えば複数の画素ＰＸに亘って共通に設けられた平板状の電極である。なお、画素電極ＰＥを平板状の電極とし、画素電極ＰＥと液晶層ＬＣとの間に線状の共通電極ＣＥを設ける構造であってもよい。絶縁層ＩＮＳ１は、詳述しないが、無機絶縁層及び有機絶縁層を含んでいる。電極ＬＥの形状の詳細については後述する。絶縁層ＩＮＳ２は、例えば、シリコン窒化物等の無機絶縁層である。
【0032】
第２基板ＳＵＢ２において、遮光層ＢＭは、図３に示した非表示領域ＮＤＡの遮光層ＢＭと一体的に形成されている。カラーフィルタＣＦは、赤カラーフィルタＣＦＲ、緑カラーフィルタＣＦＧ、及び、青カラーフィルタＣＦＢを含んでいる。緑カラーフィルタＣＦＧは、画素電極ＰＥと対向している。赤カラーフィルタＣＦＲ及び青カラーフィルタＣＦＢも、それぞれ図示しない他の画素電極ＰＥと対向している。
【0033】
表示パネルＰＮＬは、例えば、走査線ＧＬと電気的に接続された走査線駆動回路（非表示）、及び、信号線ＳＬと電気的に接続された信号線駆動回路を含む駆動部（非表示）を有している。駆動部は、表示領域ＤＡのうち領域ＡＡ１の各画素ＰＸに対して、画像表示に必要な信号を出力し、液晶層ＬＣの透過率を制御する。液晶層ＬＣの透過率は、液晶層ＬＣに印加される電圧の大きさに応じて制御される。
【0034】
図３及び図４に示すように、撮像素子ＰＡに重畳して、電極ＬＥ及び共通電極ＣＥが配置されている。電極ＬＥ及び共通電極ＣＥは、上述したように透明な導電材料により形成される透明電極である。複数のスリットＳＴ２を設けた電極ＬＥでは、光学干渉により、ゴーストが発生する恐れが生じる。特に、隣り合うスリットＳＴ２の間隔が等しいと、ゴーストの発生と顕著となってしまう。
一方、スリットＳＴ２の間隔、換言すると、スリットＳＴ２を挟んで配置される電極部の間隔が短いと、液晶層ＬＣの駆動電圧が小さくなり、駆動しやすいという利点がある。ゴーストの発生と液晶層ＬＣの駆動電圧の低下はトレードオフの関係にある。
一方、スリットＳＴ２の間隔、換言すると、スリットＳＴ２を挟んで配置される電極部の間隔が短いと、液晶層ＬＣの駆動電圧が小さくなり、駆動しやすいという利点がある。ゴーストの発生と液晶層ＬＣの駆動電圧の低下はトレードオフの関係にある。
【0035】
そこで本実施形態では、複数のスリットＳＴ２の配置をフィボナッチ配列とする。換言するとスリットＳＴ２を挟んで配置される電極部をフィボナッチ配列とする。これにより、ゴーストの発生を抑制しつつ、液晶層ＬＣの駆動電圧を低下することができる。
【0036】
図５は、電極ＬＥ及びスリットＳＴ２を示す平面図である。スリットＳＴ２は、非周期配列であり、準周期的配列でもある、フィボナッチ数列を基本として配列されている。本明細書ではこのような配列をフィボナッチ配列と呼ぶ。フィボナッチ配列は、ひまわりの種の配列等にたとえられ、図５に示すような渦巻き状を呈する配列である。
フィボナッチ数列は、（ｘ、ｙ）＝（［ａ×ｔ×ｃｏｓ｛（α／１８０）ｎｔ｝］、［ａ×ｔ×ｓｉｎ｛（α／１８０）ｎｔ｝］）（式１）からなる数列である。ただし、ａは任意の定数、ｔは自然数、αは黄金角（α＝｛３６０／（１＋φ）｝＝１３７．５°）、φは黄金比（φ＝｛（１＋√５）／２｝＝１．６０１８）である。
フィボナッチ数列は、（ｘ、ｙ）＝（［ａ×ｔ×ｃｏｓ｛（α／１８０）ｎｔ｝］、［ａ×ｔ×ｓｉｎ｛（α／１８０）ｎｔ｝］）（式１）からなる数列である。ただし、ａは任意の定数、ｔは自然数、αは黄金角（α＝｛３６０／（１＋φ）｝＝１３７．５°）、φは黄金比（φ＝｛（１＋√５）／２｝＝１．６０１８）である。
【0037】
フィボナッチ配列は、時計回り及び反時計回りのらせんが組み合わせられた配列を有しており、外側に近づくにつれ放射状になる。スリットＳＴ２をフィボナッチ配列にすることにより、一定の規則性を有しつつ、所定の程度以上でランダムに配置することができる。スリットＳＴ２をランダムに配置することで、ゴーストの発生を抑制することができる。一方、スリットＳＴ２の配列が一定の規則性を有することで、画素電極ＰＥの駆動電圧に近い電圧で、電極ＬＥを駆動することができる。換言すると、電極ＬＥの駆動について、画素電極ＰＥの駆動電圧に加えて、さらなる電圧を印加する必要性が低くなる。よって、電極ＬＥの透過性を維持しつつ、駆動電圧が増大を抑制することが可能である。
なお図５において、スリットＳＴ２の大きさは例示であり、これに限定されない。スリットＳＴ２は、式１に基づいて配列されていれば、任意の大きさを取ることができる。
なお図５において、スリットＳＴ２の大きさは例示であり、これに限定されない。スリットＳＴ２は、式１に基づいて配列されていれば、任意の大きさを取ることができる。
【0038】
図５では円形形状のスリットＳＴ２を示しているが、スリットＳＴ２の形状はこれに限定されない。例えば、正六角形、正八角形、正十六角形等の点対称な形状であってもよいし、長方形等の線対称な形状であってもよい。
【0039】
なお電極ＬＥは、一体形成され連続した導電膜、いわゆるベタ膜に限定されず、複数に分割された電極であってもよい。図６は、電極ＬＥの平面図である。電極ＬＥは、同心円状に配置される３つの電極ＬＥ１、ＬＥ２、及びＬＥ３を有している。図面を見易くために表示していないが、電極ＬＥ１、ＬＥ２、及びＬＥ３には、それぞれスリットＳＴ２が設けられている。
電極ＬＥ１には、電極ＬＥ１と一体形成された配線ＬＥＷ１が接続されている。電極ＬＥ２には、電極ＬＥ２と一体形成された配線ＬＥＷ２が接続されている。電極ＬＥ３には、電極ＬＥ３と一体形成された配線ＬＥＷ３が接続されている。
電極ＬＥ１には、電極ＬＥ１と一体形成された配線ＬＥＷ１が接続されている。電極ＬＥ２には、電極ＬＥ２と一体形成された配線ＬＥＷ２が接続されている。電極ＬＥ３には、電極ＬＥ３と一体形成された配線ＬＥＷ３が接続されている。
【0040】
電極ＬＥ１及び配線ＬＥＷ１、電極ＬＥ２及び配線ＬＥＷ２、並びに、電極ＬＥ３及び配線ＬＥＷ３との間には、それぞれ間隙ＧＰが設けられている。間隙ＧＰにより、電極ＬＥ１、ＬＥ２、及びＬＥ３は、それぞれ絶縁されている。
配線ＬＥＷ１、ＬＥＷ２、及びＬＥ３を介して、外部から電極ＬＥ１、ＬＥ２、及びＬＥ３に独立して電圧が印加される。電圧が印加される電極に応じて、液晶層ＬＣの配向を変えることにより、領域ＡＡ２に絞り機能を付与することができる。
配線ＬＥＷ１、ＬＥＷ２、及びＬＥ３を介して、外部から電極ＬＥ１、ＬＥ２、及びＬＥ３に独立して電圧が印加される。電圧が印加される電極に応じて、液晶層ＬＣの配向を変えることにより、領域ＡＡ２に絞り機能を付与することができる。
【0041】
図７は、画素を示す平面図である。なお図７では、説明に必要な構成のみを図示しており、スイッチング素子ＳＷ、共通電極ＣＥ、カラーフィルタＣＦなどの図示を省略している。
図７に示すように、複数の画素ＰＸは、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードに対応した構成を有している。
複数の走査線ＧＬは、第１方向Ｘに沿って延伸し、第２方向Ｙに沿って配列されている。複数の
信号線ＳＬは、第１方向Ｘに沿って配列され、第２方向Ｙに沿って延伸する。
画素電極ＰＥは、信号線ＳＬに沿って延伸するスリットＳＴ１を有している。スリットＳＴ１巻に配置される画素電極ＰＥの電極部を、櫛歯状電極ＰＥＣとする。図７に示す例では、１つの画素電極ＰＥに、２つのスリットＳＴ１及び３つの櫛歯状電極ＰＥＣが配置されているが、これに限定されない。スリットＳＴ１及び櫛歯状電極ＰＥＣは、好適な数で配置することが可能である。
図７に示すように、複数の画素ＰＸは、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードに対応した構成を有している。
複数の走査線ＧＬは、第１方向Ｘに沿って延伸し、第２方向Ｙに沿って配列されている。複数の
信号線ＳＬは、第１方向Ｘに沿って配列され、第２方向Ｙに沿って延伸する。
画素電極ＰＥは、信号線ＳＬに沿って延伸するスリットＳＴ１を有している。スリットＳＴ１巻に配置される画素電極ＰＥの電極部を、櫛歯状電極ＰＥＣとする。図７に示す例では、１つの画素電極ＰＥに、２つのスリットＳＴ１及び３つの櫛歯状電極ＰＥＣが配置されているが、これに限定されない。スリットＳＴ１及び櫛歯状電極ＰＥＣは、好適な数で配置することが可能である。
【0042】
本実施形態に示すように、領域ＡＡ２に配置される電極ＬＥにおいて、スリットＳＴ２をフィボナッチ配列にすることにより、一定の規則性を有しつつ、所定の程度以上でランダムに配置することができる。よって、電極ＬＥの透過性を維持しつつ、画素ＰＸを駆動する電圧で、領域ＡＡ２を駆動することができる。これにより、駆動電圧の増大を抑制することが可能である。撮像時の光の反射や回折による画像のぼやけを抑制することができる。
【0043】
＜構成例１＞
図８は、実施形態における電子機器の他の構成例を示す平面図である。図８に示した構成例では、図５に示した構成例と比較して、スリットの形状が長方形であるという点で異なっている。
図８（Ａ）は、電子機器ＥＲＰにおける領域ＡＡ２の平面図である。図８（Ｂ）は、図８（Ａ）の部分拡大図である。
図８は、実施形態における電子機器の他の構成例を示す平面図である。図８に示した構成例では、図５に示した構成例と比較して、スリットの形状が長方形であるという点で異なっている。
図８（Ａ）は、電子機器ＥＲＰにおける領域ＡＡ２の平面図である。図８（Ｂ）は、図８（Ａ）の部分拡大図である。
【0044】
図８において、第２方向Ｙに対して時計回りに鋭角θに交差する方向を方向Ｄ１と定義し、方向Ｄ２と直交する方向を方向Ｄ２と定義する。スリットＳＴ２の長手方向は、方向Ｄ１に沿っており、短手方向は、方向Ｄ２に沿っている。
液晶層ＬＣの初期配向方向ＩＯＤは、方向Ｄ１に平行である。液晶層ＬＣに電圧が印加されると、液晶層ＬＣの液晶分子の配向が変化する。初期配向方向ＩＯＤとスリットＳＴ２の長手方向が平行であると、液晶分子の配向が変化可能な面積が大きくなり、透過率を上昇させることができる。
液晶層ＬＣの初期配向方向ＩＯＤは、方向Ｄ１に平行である。液晶層ＬＣに電圧が印加されると、液晶層ＬＣの液晶分子の配向が変化する。初期配向方向ＩＯＤとスリットＳＴ２の長手方向が平行であると、液晶分子の配向が変化可能な面積が大きくなり、透過率を上昇させることができる。
【0045】
また図８において、スリットＳＴ２の長手方向における長さは、ランダムであることが好ましい。換言すると、方向Ｄ１及びＤ２で隣り合うスリットＳＴ２は、それぞれ長手方向の長さが異なることが好ましい。これによりゴーストの発生がより抑制可能である。
ただし、スリットＳＴ２の長手方向における長さが揃っていた場合であっても、実施形態と同様にゴーストの発生を抑制しつつ、駆動電圧の増加を防ぐことができる。撮像時の光の反射や回折による画像のぼやけを抑制することが可能である。
本構成例においても、実施形態と同様の効果を奏する。
ただし、スリットＳＴ２の長手方向における長さが揃っていた場合であっても、実施形態と同様にゴーストの発生を抑制しつつ、駆動電圧の増加を防ぐことができる。撮像時の光の反射や回折による画像のぼやけを抑制することが可能である。
本構成例においても、実施形態と同様の効果を奏する。
【0046】
＜構成例２＞
図９は、実施形態における電子機器の他の構成例を示す平面図である。図９に示した構成例では、図５に示した構成例と比較して、フィボナッチ配列されたスリットＳＴ２が設けられる領域を、複数有するという点で異なっている。
図９は、電子機器ＥＲＰにおける領域ＡＡ２の平面図である。領域ＡＡ２は、複数の領域ＡＡ３を有している。領域ＡＡ３それぞれには、フィボナッチ配列されたスリットＳＴ２が設けられている。
図９は、実施形態における電子機器の他の構成例を示す平面図である。図９に示した構成例では、図５に示した構成例と比較して、フィボナッチ配列されたスリットＳＴ２が設けられる領域を、複数有するという点で異なっている。
図９は、電子機器ＥＲＰにおける領域ＡＡ２の平面図である。領域ＡＡ２は、複数の領域ＡＡ３を有している。領域ＡＡ３それぞれには、フィボナッチ配列されたスリットＳＴ２が設けられている。
【0047】
フィボナッチ配列では、外側に近づくほど放射状に配列される。つまり外側に近づくほど、スリットＳＴ２間の距離が長くなる。そのため、領域ＡＡ２における外側の駆動電圧は、内側より高くなるという恐れが生じる。
しかしながら、フィボナッチ配列された領域ＡＡ３を複数配置すると、スリットＳＴ２間の距離が長くなりすぎない。１つの領域ＡＡ３の外側に配置されたスリットＳＴ２は、別の１つの領域ＡＡ３のＡ外側に配置されたスリットＳＴ２に近接するからである。よって駆動電圧の増加を防ぐことができる。
しかしながら、フィボナッチ配列された領域ＡＡ３を複数配置すると、スリットＳＴ２間の距離が長くなりすぎない。１つの領域ＡＡ３の外側に配置されたスリットＳＴ２は、別の１つの領域ＡＡ３のＡ外側に配置されたスリットＳＴ２に近接するからである。よって駆動電圧の増加を防ぐことができる。
【0048】
図９に示す例では、領域ＡＡ３それぞれの形状は正六角形である。すなわち、複数の領域ＡＡ３は、ハニカム構造を構成している。これにより、スリットＳＴ２を効率よく配置できる。
しかしながら、領域ＡＡ３それぞれの形状は、正六角形形状に限定されない。領域ＡＡ３それぞれは、他の形状、例えば正八角形形状、正十六角形形状等の点対称な形状を有していてもよい。
本構成例においても、実施形態と同様の効果を奏する。
しかしながら、領域ＡＡ３それぞれの形状は、正六角形形状に限定されない。領域ＡＡ３それぞれは、他の形状、例えば正八角形形状、正十六角形形状等の点対称な形状を有していてもよい。
本構成例においても、実施形態と同様の効果を奏する。
【0049】
本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0050】
ＡＡ１…領域、ＡＡ２…領域、ＡＡ３…領域、ＥＲＰ…電子機器、ＩＯＤ…初期配向方向、ＬＣ…液晶層、ＬＥ…電極、ＰＡ…撮像素子、ＰＥ…画素電極、ＰＥＣ…櫛歯状電極、ＰＮＬ…表示パネル、ＰＸ…画素、ＳＴ１…スリット、ＳＴ２…スリット。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】