特開 2024-4945 設計装置および設計方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024004945

(43)【公開日】2024-01-17

(54)【発明の名称】設計装置および設計方法

(51)【国際特許分類】

   G05B 19/05 20060101AFI20240110BHJP

【ＦＩ】

G05B19/05 A

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022104860

(22)【出願日】2022-06-29

(71)【出願人】

【識別番号】000002945

【氏名又は名称】オムロン株式会社

(74)【代理人】

【識別番号】100155712

【弁理士】

【氏名又は名称】村上 尚

(72)【発明者】

【氏名】奥野 誠

(72)【発明者】

【氏名】香川 徹雄

(72)【発明者】

【氏名】牧平 真太朗

(72)【発明者】

【氏名】一村 良

【テーマコード（参考）】

5H220

【Ｆターム（参考）】

5H220AA06

5H220BB07

5H220CC07

5H220JJ17

(57)【要約】

【課題】参照設定情報に基づき、設計情報ファイルを編集することができ、容易に整合性を取ることを可能とする。
【解決手段】入出力を行うチャネル（５２）を有する制御デバイス（５）と、該チャネルで入出力される情報を一時記憶するメモリ領域（４２）を有し、制御デバイスを制御する上位デバイス（４）と、の動作設定設計を行う設計装置（１）であって、動作設定設計の設計情報ファイル（２５）を作成する設計情報作成部（１２）と、外部処理部（３）で設計された、制御デバイス情報（２２）、接続構成情報（２３）、およびメモリ定義情報（２４）を含んだ参照設定情報（２１）を取得する情報取得部（１１）と、を備え、参照設定情報に基づき、設計情報ファイルを編集する。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力チャネルおよび／または出力チャネルとしてのチャネルを有する制御デバイスと、該チャネルで入出力される情報を一時記憶するメモリ領域を有し、前記制御デバイスを制御する上位デバイスと、の動作設定設計を行う設計装置であって、
前記動作設定設計の設計情報ファイルを作成する設計情報作成部と、
前記制御デバイスの形式に関する制御デバイス情報、前記制御デバイスの前記上位デバイスに対する接続位置を示す接続構成情報、および、前記チャネルに対応する前記メモリ領域に設定されているメモリ定義情報を含む参照設定情報であって、前記設計情報作成部以外の外部処理部によって作成された参照設定情報を取得する情報取得部と、を備え、
前記設計情報作成部は、前記情報取得部によって取得された前記参照設定情報に含まれる前記制御デバイス情報、前記接続構成情報、および、前記メモリ定義情報に基づいて、前記設計情報ファイルに前記上位デバイスおよび前記制御デバイスに関する情報を追加する、設計装置。

【請求項2】

前記設計情報作成部は、前記情報取得部によって取得された前記参照設定情報に含まれる前記メモリ定義情報に対応する前記チャネルが、既存の前記設計情報ファイルに含まれる前記メモリ定義情報に対応する前記チャネルとして存在し、かつ、前記情報取得部によって取得された前記参照設定情報に含まれる前記制御デバイス情報と、既存の前記設計情報ファイルに含まれる前記制御デバイス情報とが一致し、かつ、前記参照設定情報に含まれる前記接続構成情報と、前記設計情報ファイルに含まれる前記接続構成情報と、が一致する場合に、前記参照設定情報に含まれる前記メモリ定義情報に基づいて、該設計情報ファイルに含まれる前記メモリ定義情報を更新する、請求項１に記載の設計装置。

【請求項3】

前記メモリ定義情報は、前記チャネルに対応する前記メモリ領域に記録されるデータを格納する変数名、および／または、前記チャネルに対応する前記メモリ領域に記録されるデータを説明するコメント情報である、請求項１に記載の設計装置。

【請求項4】

前記外部処理部は、前記制御デバイスおよび前記上位デバイスを含むデバイスネットワークを電気設計する機能を有する、請求項１に記載の設計装置。

【請求項5】

前記情報取得部によって取得された前記参照設定情報に含まれる前記メモリ定義情報と、既存の前記設計情報ファイルに含まれる前記メモリ定義情報と、の変化点を一覧で表示する、請求項１に記載の設計装置。

【請求項6】

前記設計情報作成部は、前記情報取得部によって取得された前記参照設定情報に含まれる前記制御デバイス情報および前記接続構成情報に基づき、既存の前記設計情報ファイルに含まれる前記制御デバイス情報および前記接続構成情報を変更する、請求項１に記載の設計装置。

【請求項7】

入力チャネルおよび／または出力チャネルとしてのチャネルを有する制御デバイスと、該チャネルで入出力される情報を一時記憶するメモリ領域を有し、前記制御デバイスを制御する上位デバイスと、の動作設定設計を行う設計装置であって、
前記動作設定設計の設計情報ファイルを作成する設計情報作成ステップと、
前記制御デバイスの形式に関する制御デバイス情報、前記制御デバイスの前記上位デバイスに対する接続位置を示す接続構成情報、および、前記チャネルに対応する前記メモリ領域に設定されているメモリ定義情報を含む参照設定情報であって、前記設計情報作成ステップ以外の外部処理ステップによって作成された参照設定情報を取得する情報取得ステップと、を含み、
前記設計情報作成ステップは、前記情報取得ステップによって取得された前記参照設定情報に含まれる制御デバイス情報、前記接続構成情報、および、前記メモリ定義情報に基づいて、前記設計情報ファイルに前記上位デバイスおよび前記制御デバイスに関する情報を追加する、設計方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は制御デバイスの動作設定設計を行う設計装置に関する。

【背景技術】

【0002】

工場などの生産ラインで稼働する機器を制御するＦＡ（Factory Automation）用の機器を含むＦＡシステムにおいて、制御デバイスの動作設定設計を行う設計装置がある。すなわち、設計装置は、動作設定設計として、制御デバイスに対して各種パラメータ設定を行ったり、動作プログラムを設定したり、当該制御プログラムで用いる変数を設定したりする。

【0003】

特許文献１には、各制御機器に一意に割り当てられている識別子に基づき、サーバに記憶されている当該制御機器の固有情報定義ファイルを取得し、パラメータを設定する制御機器が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１８－０７３４３６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

制御デバイスには、ＩＯ機器を接続できるチャネルが複数設けられていることが多い。そのため、制御デバイスの動作設定設計では、各制御デバイスのチャネルに接続するＩＯ機器を決定し、そのチャネルの変数の名称およびコメントを設計する必要がある。

【0006】

この設計では、ＦＡシステムを電気設計するソフトウェアによって生成された情報に基づき、制御デバイスの動作設定設計で同一の内容を記載する必要がある。そのため、両者の情報の照合をとるなどの無駄な工数を必要とし、非効率である。また、制御デバイスの動作設定設計だけではなく、メモリ定義情報に関しても、ユーザによって再入力する必要があり、整合性をとることに無駄が発生している。

【0007】

本発明の一態様は、制御デバイスの動作設定設計をより容易に、かつ正確に実行することを可能とする設計装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記の課題を解決するために、本発明の一態様に係る設計装置は、入力チャネルおよび／または出力チャネルとしてのチャネルを有する制御デバイスと、該チャネルで入出力される情報を一時記憶するメモリ領域を有し、前記制御デバイスを制御する上位デバイスと、の動作設定設計を行う設計装置であって、前記動作設定設計の設計情報ファイルを作成する設計情報作成部と、前記制御デバイスの形式に関する制御デバイス情報、前記制御デバイスの前記上位デバイスに対する接続位置を示す接続構成情報、および、前記チャネルに対応する前記メモリ領域に設定されているメモリ定義情報を含む参照設定情報であって、前記設計情報作成部以外の外部処理部によって作成された参照設定情報を取得する情報取得部と、を備え、前記設計情報作成部は、前記情報取得部によって取得された前記参照設定情報に含まれる前記制御デバイス情報、前記接続構成情報、および、前記メモリ定義情報に基づいて、前記設計情報ファイルに前記上位デバイスおよび前記制御デバイスに関する情報を追加する。

【0009】

上記の課題を解決するために、本発明の別の態様に係る設計方法は、入力チャネルおよび／または出力チャネルとしてのチャネルを有する制御デバイスと、該チャネルで入出力される情報を一時記憶するメモリ領域を有し、前記制御デバイスを制御する上位デバイスと、の動作設定設計を行う設計装置であって、前記動作設定設計の設計情報ファイルを作成する設計情報作成ステップと、前記制御デバイスの形式に関する制御デバイス情報、前記制御デバイスの前記上位デバイスに対する接続位置を示す接続構成情報、および、前記チャネルに対応する前記メモリ領域に設定されているメモリ定義情報を含む参照設定情報であって、前記設計情報作成ステップ以外の外部処理ステップによって作成された参照設定情報を取得する情報取得ステップと、を含み、前記設計情報作成ステップは、前記情報取得ステップによって取得された前記参照設定情報に含まれる制御デバイス情報、前記接続構成情報、および、前記メモリ定義情報に基づいて、前記設計情報ファイルに前記上位デバイスおよび前記制御デバイスに関する情報を追加する。

【0010】

上記の構成によれば、外部処理部によって制御デバイスの設計が行われる場合に、該外部処理部によって設計された参照設定情報を、前記設計情報ファイルにインポートすることができる。よって、外部処理部側で行われた設計の内容を容易に設計装置側の設計情報ファイルに反映することが可能となる。ここで、インポートが行われる際には、制御デバイス情報、上位デバイスに対する接続位置を示す接続構成情報、および、メモリ定義情報が参照されるので、既存の設計情報ファイルに含まれている情報との混同などを防止して、的確にインポートを行うことができる。これにより、外部処理部側の設計と設計装置側の設計とを確実に一致させることができる。

【0011】

前記設計情報作成部は、前記情報取得部によって取得された前記参照設定情報に含まれる前記メモリ定義情報に対応する前記チャネルが、既存の前記設計情報ファイルに含まれる前記メモリ定義情報に対応する前記チャネルとして存在し、かつ、前記情報取得部によって取得された前記参照設定情報に含まれる前記制御デバイス情報と、既存の前記設計情報ファイルに含まれる前記制御デバイス情報とが一致し、かつ、前記参照設定情報に含まれる前記接続構成情報と、前記設計情報ファイルに含まれる前記接続構成情報と、が一致する場合に、前記参照設定情報に含まれる前記メモリ定義情報に基づいて、該設計情報ファイルに含まれる前記メモリ定義情報を更新してもよい。

【0012】

上記の構成によれば、参照設定情報と、既存の設計情報ファイルと、の間で上位デバイスおよび制御デバイスの構成が変更していないかを確認したうえで、メモリ定義情報をインポートすることができる。そのため、上位デバイスおよび制御デバイスの構成変更に伴った、誤った設定変更を防止することができる。また、これによって、外部処理部側の設計を設計装置側の設計と、を確実に一致させることができる。

【0013】

前記メモリ定義情報は、前記チャネルに対応する前記メモリ領域に記録されるデータを格納する変数名、および／または、前記チャネルに対応する前記メモリ領域に記録されるデータを説明するコメント情報であってもよい。

【0014】

上記の構成によれば、メモリ定義情報として、変数名および／またはコメント情報を参照設定情報からインポートすることができる。そのため、外部処理部側で行われた設計変更の内容を間違いなく設計装置側のメモリ定義情報に反映することができ、ヒューマンエラーを防ぐことができる。

【0015】

前記外部処理部は、前記制御デバイスおよび前記上位デバイスを含むデバイスネットワークを電気設計する機能を有してもよい。

【0016】

上記の構成によれば、外部処理部でデバイスネットワークの電気設計が行われた参照設定情報に基づいて、設計装置側の設計情報ファイルを編集することができる。よって、外部処理部での電気設計と、設計装置での制御デバイスの動作設定設計との整合性を容易に確保することができる。

【0017】

前記情報取得部によって取得された前記参照設定情報に含まれる前記メモリ定義情報と、既存の前記設計情報ファイルに含まれる前記メモリ定義情報と、の変化点を一覧で表示してもよい。

【0018】

上記の構成によれば、変化点を一覧で表示することができ、変化点に基づき変更してよいかを個別に判断した上で変更することができる。

【0019】

前記設計情報作成部は、前記情報取得部によって取得された前記参照設定情報に含まれる前記制御デバイス情報および前記接続構成情報に基づき、既存の前記設計情報ファイルに含まれる前記制御デバイス情報および前記接続構成情報を変更してもよい。

【0020】

上記の構成によれば、外部処理部でデバイスネットワークの設計が行われた情報に基づいて、設計装置側の制御デバイス情報および接続構成情報メモリ定義情報を更新することができる。よって、外部処理部での設計と、設計装置での設計との整合性を容易に確保することができる。

【0021】

本発明の各態様に係る設計装置は、コンピュータによって実現してもよく、この場合には、コンピュータを前記設計装置が備える各部（ソフトウェア要素）として動作させることにより前記設計装置をコンピュータにて実現させる設計装置の設計プログラム、およびそれを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。

【発明の効果】

【0022】

本発明の一態様によれば、参照設定情報に基づき、設計情報ファイルを編集することができる。

【図面の簡単な説明】

【0023】

【図1】ＦＡ設計システムの要部の構成を示すブロック図である。

【図2】ＦＡシステムの概要の構成を示す回路図の一例である。

【図3】上位デバイスの詳細回路図の一例である。

【図4】制御デバイスの詳細回路図の一例である。

【図5】制御デバイスのチャネルを編集する画面の一例である。

【図6】デバイスの定義ファイルを示す一例である。

【図7】接続構成情報の概念を示す一例である。

【図8】参照設定情報を示す一例である。

【図9】実施形態１に係るＦＡ設計システムの動作例を示すフローチャートである。

【図10】実施形態１に係る動作設定のインポートの動作例を示すフローチャートである。

【図11】実施形態１に係るメモリ定義情報のインポートの動作例を示すフローチャートである。

【図12】実施形態１に係るメモリ定義情報のインポートを行う対象である、参照設定情報２１を表形式で示した一例である。

【図13】設計情報作成部によって、ユーザ入力を受け付ける画面の一例である。

【図14】メモリ定義情報のインポートを実行した後の、設計情報ファイルのメモリ定義情報を示す図である。

【発明を実施するための形態】

【0024】

以下、本発明の一側面に係る実施の形態（以下、「本実施形態」とも表記する）を、図面に基づいて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

【0025】

§１ 適用例
図１は、ＦＡ設計システム１００の要部の構成を示すブロック図である。ＦＡ設計システム１００は、設計装置１と、外部処理部３と、上位デバイス４と、制御デバイス５と、制御対象デバイス６と、を備える。また、上位デバイス４と、制御デバイス５と、制御対象デバイス６と、によってＦＡシステム（制御システム）２００は構成されている。

【0026】

従来、ユーザは、ＦＡシステム２００を次の手順で設計していた。まず、電気ＣＡＤ（Computer Aided Design）を搭載したパソコンなどの外部処理部３によって、ＦＡシステム２００に関する電気回路の設計を行う。この際、ＦＡシステム２００を制御する制御デバイスを決定していく。次に、ユーザは、ＩＤＥ（Integrated Development Environment）を搭載したパソコンなどの設計装置１によって、上位デバイス４が制御デバイス５および制御対象デバイス６を制御するソフトウェアを製作する。

【0027】

この際、外部処理部３で設計した情報を流用して設計装置１は設計を進めることなく、ユーザが手入力でもって、電気回路の設計をソフトウェアの設計に反映していく作業を行っていた。そのため、無駄な工数を必要とし、非効率である。また、タイプミスまたは設定ミスなどのヒューマンエラーが起こる可能性もある。

【0028】

本実施形態では、まず、外部処理部３が、電気回路のＣＡＤデータを利用して、ＡＭＬ（Automation Markup Language）ファイルに代表される参照設定情報を作成する。その後、設計装置１は、参照設定情報を読み込み、既存の設計情報ファイルに対する変化点を見つけ出し、当該変化点を反映（編集）する。

【0029】

§２ 構成例
（ＦＡ設計システム１００）
外部処理部３は、外部の設計装置または設計システムである。外部処理部３は、実際に制御するデバイス（上位デバイス４）に接続せずにアウトラインで設計を行う、ＣＡＤソフトを搭載したパソコン等である。外部処理部３の代表的な例としては、電気設計を行う電気ＣＡＤなどが挙げられる。

【0030】

設計装置１は、実際に制御するデバイスに接続して設計を行う、設計装置または設計システムである。設計装置１は、特にソフトウェア設計を行うＩＤＥを搭載したパソコン等である。

【0031】

（ＦＡシステム２００）
次に、ＦＡシステム２００の詳細に関して説明する。

【0032】

上位デバイス４は、設計装置１で設計されたソフトウェアを実行する制御デバイスである。上位デバイス４としては、ＰＬＣ（Programmable Logic Controller）のＣＰＵ（Central Processing Unit）などが挙げられる。

【0033】

上位デバイス４は、制御部４１と、メモリ領域４２と、動作設定部４３と、チャネル４４と、を備える。制御部４１は、ＦＡシステム２００を制御するための制御プログラムを実行する制御部である。また、制御部４１は、メモリ領域４２の情報に基づき処理を行う。メモリ領域４２には、制御部４１で実行する制御プログラムが格納されていてもよい。

【0034】

チャネル（Ｃｈａｎｎｅｌ）４４は、上位デバイス４が外部の機器と入出力または通信するポート（チャネル）である。動作設定部４３は、上位デバイス４のデバイス自体の動作の仕方をパラメータで設定する。すなわち、動作設定部４３によって、チャネル４４の動作を決定したりする。

【0035】

制御デバイス５は、上位デバイス４によって制御されるデバイスである。制御デバイス５としては、入出力ユニット、通信カプラ、またはサーボドライバなどが挙げられる。制御デバイス５は、動作設定部５１と、チャネル５２と、を備える。

【0036】

チャネル（Ｃｈａｎｎｅｌ）５２は、制御デバイス５が外部の機器と入出力または通信するポート（チャネル）である。動作設定部５１は、制御デバイス５のデバイス自体の動作の仕方をパラメータで設定する。すなわち、動作設定部５１によって、チャネル５２の動作を決定したりする。

【0037】

ここで、上位デバイス４のメモリ領域４２には、制御デバイス５のチャネル５２による入出力される情報が一時記憶されている。

【0038】

また、上位デバイス４の動作設定部４３は、制御デバイス５の動作設定部５１に対して、設定するパラメータを出力し、その情報を受けて動作設定部５１はパラメータを設定してもよい。

【0039】

上位デバイス４と制御デバイス５とは、バス通信またはＥｔｈｅｒＣＡＴ（登録商標）通信等の通信規格に対応しており、データの授受を行っている。

【0040】

制御対象デバイス６は、制御デバイス５によって制御されるデバイスである。制御対象デバイス６としては、センサ、バルブ、またはモータなどが挙げられる。

【0041】

（外部処理部３における設計）
外部処理部３は、ＦＡシステム２００を設計する。具体的には、ユーザは、ＦＡシステム２００を制御する上位デバイス４、および上位デバイス４が制御する制御デバイス５の回路を、回路ＣＡＤを用いて設計することになる。つまり、外部処理部３は、上位デバイス４および制御デバイス５を含むデバイスネットワークを電気設計する機能を有する。

【0042】

図２は、ＦＡシステム２００の概要の構成を示す回路図の一例である。図３は、上位デバイス４の詳細回路図の一例である。図４は、制御デバイス５の詳細回路図の一例である。本実施形態では、図２から図４に示した回路図におけるＦＡシステム２００に関する設計に関して説明する。

【0043】

図２に示すように、上位デバイス４はＣＰＵユニット４ａであり、当該上位デバイス４に制御デバイス５である第１入出力ユニット５ａおよび第２入出力ユニット５ｂがバス接続されている。また、図３に示すように、ＣＰＵユニット４ａには、通信カプラ５ｃがＥｔｈｅｒＣＡＴで接続されている。当該通信カプラ５ｃのポジション１には、第３入出力ユニット５ｄが、通信カプラ５ｃのバスに接続されている。図４に示すように、第１入出力ユニット５ａには複数のチャネル５２が備わっており、そのうち幾つかには第１センサ６ａおよび第２センサ６ｂが接続されている。なお、第２入出力ユニット５ｂおよび第３入出力ユニット５ｄにもセンサなどの制御対象デバイスが接続されていてもよい。

【0044】

図５は、ユーザが、制御デバイス５のチャネル５２を編集する画面の一例である。つまり、図４におけるチャネル５２を個別に編集することができる。チャネル５２を編集すると、図５のような項目を設定することができる。具体的には編集内容としては、チャネル５２の物理的な接続箇所（コネクタプラグの名称、または端子台名称など）、チャネル番号、物理アドレス、変数名、コメント、およびデータ形式などが挙げられる。本実施形態では、物理アドレスを使用しないため、物理アドレスは空欄となっている。

【0045】

これら情報を各制御デバイス５に対して適切に設定することによって設計が行われる。また、チャネル５２だけではなく、制御デバイス５自体の設定変更をも個別に編集することができてもよい。

【0046】

（従来のＦＡ設計システム１００による設計）
ユーザは、図２から図４に示すような電気回路図を、外部処理部３にて設計する。その後、ユーザは、上位デバイス４であるＣＰＵユニット４ａでＦＡシステム２００を動作させるためのソフトウェアを作成する。

【0047】

（設計装置１）
設計装置１は、設計部１０と、記憶部２０とを備える。記憶部２０は、設計装置１の各部のプログラムおよびデータを記憶している。記憶部２０には、参照設定情報２１と、設計情報ファイル２５とが記憶されている。

【0048】

設計装置１は、上位デバイス４および制御デバイス５の動作設定設計を行う。つまり、設計装置１は、動作設定設計として、上位デバイス４のメモリ領域４２および動作設定部４３の設定、ならびに制御デバイス５の動作設定部５１の設定を行う。

【0049】

（参照設定情報２１）
参照設定情報２１は、外部処理部３において作成された情報であり、例えばＡＭＬファイルである。参照設定情報２１は、制御デバイス情報２２と、接続構成情報２３と、メモリ定義情報２４と、を含む。

【0050】

制御デバイス情報２２は、各制御デバイス５に固有のパラメータなどを記憶した情報である。例えば、制御デバイス情報２２には、制御デバイスの型式・バージョンに関する情報、通信設定、各チャネルの検出設定などの情報が含まれる。また、外部処理部３は、制御デバイス情報２２の作成に際し、図６に示すような各デバイスの定義ファイルを参照しても構わない。

【0051】

図６は、デバイスの定義ファイルを示す一例である。デバイスの定義ファイルは、いわゆるマークアップ言語の形態をとってもよい。

【0052】

デバイスの定義ファイルは、当該デバイスの型式、メーカ、およびバージョンなどの情報に加え、当該デバイスが有するチャネルの情報をも含まれる。チャネルの情報には、チャネル番号、入力なのか出力なのかを設定する入出力形式、およびデジタル（ｂｉｔ）なのかアナログ（ｂｙｔｅまたはｗｏｒｄ）なのかのようなデータ形式、などの情報が含まれる。

【0053】

また、各チャネル５２は通信規格に対応していてもよく、その通信規格の種類、および取り得るパラメータの情報が含まれていてもよい。

【0054】

接続構成情報２３は、各制御デバイス５の接続形態、すなわち、上位デバイス４に接続された制御デバイス５の接続関係が記憶されている。つまり、接続構成情報２３は、上位デバイス４に対する制御デバイス５の接続位置を示す情報である。接続構成情報２３は、上位デバイス４を頂点とし、制御デバイス５を節または葉、制御対象デバイス６を葉としたツリー状のデータ構造をとってもよい。

【0055】

図７は、接続構成情報２３の概念を示す一例である。図７に示すように、接続構成情報２３は、上位デバイス４であるＣＰＵユニット４ａに対して接続されている各デバイスの接続関係を示している。

【0056】

図７に示すように、ＣＰＵユニット４ａは、自身のノードアドレスを１（ＩＰアドレスを１９２．１６８．０．１）と設定している。また、ＣＰＵユニット４ａが有したバスの第１ポジションに第１入出力ユニット５ａが接続されており、第２ポジションに第２入出力ユニット５ｂが接続されている。また、ＣＰＵユニット４ａは、ＥｔｈｅｒＣＡＴを用いた通信規格に対応した通信チャネルを有し、当該通信チャネルに通信カプラ５ｃが接続されている。

【0057】

通信カプラ５ｃは、自身のノードアドレスを２（ＩＰアドレスを１９２．１６８．０．２）と設定しており、ノードアドレスを用いて、ＣＰＵユニット４ａとの通信を確立する。制御デバイス５である通信カプラ５ｃも、自身が所有するネットワークを有してもよい。例えば、通信カプラ５ｃは、バスを経由して通信を行う第３入出力ユニット５ｄが接続（ここでは通信カプラ５ｃのポジション１に接続）されていてもよい。

【0058】

また、通信相手の特定は、バスの接続位置（ポジション）、およびノードアドレスによる特定だけではなく、ＩＰアドレスなどによる特定を行ってもよい。

【0059】

メモリ定義情報２４は、上位デバイス４におけるメモリ領域４２のメモリの割り当て（関連付け）を行うための情報である。つまり、メモリ定義情報２４は、チャネル４４および５２に対応するメモリ領域４２に設定されるメモリの定義である。メモリ定義情報には、チャネル４４および５２に対応するメモリ領域４２に記録されるデータを格納する変数名、そのデータ型、およびそのデータを説明するコメント（コメント情報）などが含まれる。

【0060】

図８は、参照設定情報２１を示す一例である。図８に示すように、参照設定情報２１は、複数のブロックに分かれて様々な情報が記述されている。参照設定情報２１の記述の方法としては、いわゆるマークアップ言語の形態をとってもよい。

【0061】

参照設定情報２１には、制御デバイス情報２２と、接続構成情報２３と、メモリ定義情報２４と、を含む。

【0062】

制御デバイス情報２２は、デバイスの定義ファイルの情報に基づき、各デバイスのチャネル構成の情報である。すなわち、制御デバイス情報２２には、各制御デバイス５がどのようなチャネル５２を有しているかが記載されている。

【0063】

参照設定情報２１は、各デバイスの接続形態（上位デバイスに対するポジション、またはノードアドレスなど）を記載することによって、接続構成情報２３をも含んでいる。

【0064】

メモリ定義情報２４は、２つのブロックにわかれて記載されている。１つ目のブロックは、メモリが格納する各変数の変数名称、データ型、およびコメントなどの情報（タグ、Ｔａｇ）が定義されている。２つ目のブロックは、タグとチャネルとを関連付ける（割り付ける）情報が定義されている。すなわち、まず１つ目のブロックでどのような変数があるのかを定義し、その上で２つ目のブロックでその変数がどの制御デバイスの入出力値なのかを関連付けている。

【0065】

図８では、接続構成情報２３は、制御デバイス情報２２の一部分に記載されているが、これに制限されない。例えば、接続構成情報２３のみをまとめて記載したブロックがあってもよい。

【0066】

（設計部１０および設計情報ファイル２５）
設計部１０は、情報取得部１１と、設計情報作成部１２と、設計情報書込部１３と、を備える。

【0067】

情報取得部１１は、参照設定情報２１を取得し、設計部１０が処理できる形に解析したデータにする機能をもつ。例えば設計装置１のユーザによって、外部処理部３において作成された参照設定情報２１のデータファイル（例えばＡＭＬファイル）が指定されることによって、情報取得部１１による参照設定情報２１の取得が行われるようになっていてもよい。

【0068】

情報取得部１１は、解析したデータを設計情報作成部１２に出力する。また、情報取得部１１は、入力された参照設定情報２１が妥当なデータであるか、すなわち齟齬または矛盾がないかを確認し、さらに参照設定情報２１と既存の設計情報ファイル２５との構成上の相違点がないかを確認する。

【0069】

設計情報作成部１２は、入力されたデータを基にして、設計情報ファイル２５を作成する。つまり、参照設定情報２１に含まれる制御デバイス情報２２、接続構成情報２３、およびメモリ定義情報２４に基づいて、設計情報ファイル２５に対して、上位デバイス４および制御デバイス５に関する情報を追加する。

【0070】

設計情報ファイル２５は、参照設定情報２１と同様に、制御デバイス情報２６と、接続構成情報２７と、メモリ定義情報２８と、を含んだファイルであり、上位デバイス４および制御デバイス５の動作設定設計を定義する。設計情報ファイル２５に含まれるこれらの内容は、参照設定情報２１と同様であるが、保存されている形式は、マークアップ言語ではなく、バイナリ形式のデータとなっていてもよい。

【0071】

設計情報書込部１３は、設計情報ファイル２５を参照し、上位デバイス４および制御デバイス５に対し、必要な情報を書き込む。具体的には、設計情報書込部１３は、制御デバイス情報２６および接続構成情報２７に基づき、動作設定部５１にデータを書き込み、制御デバイス５の動作を設定する。また、設計情報書込部１３は、メモリ定義情報２８に基づき、メモリ領域４２に対し変数の割り当てを変更する。

【0072】

§３ 動作例
（全体的なインポート）
図９は、実施形態１に係るＦＡ設計システム１００の動作例を示すフローチャートである。

【0073】

まず、情報取得部１１は、参照設定情報２１を記憶部２０から取得し、当該参照設定情報２１が妥当かを確認する（Ｓ１０１）。参照設定情報２１が妥当な状態は、次の（ａ）～（ｃ）の全ての条件を満たす場合である。

【0074】

（ａ）参照設定情報２１に含まれるメモリ定義情報２４に対応するチャネル４４および５２が、既存の設計情報ファイル２５に含まれるメモリ定義情報２８に対応するチャネル４４および５２として存在する。

【0075】

（ｂ）参照設定情報２１に含まれる制御デバイス情報２２と、既存の設計情報ファイル２５に含まれる制御デバイス情報２６と、が一致する。

【0076】

（ｃ）参照設定情報２１に含まれる接続構成情報２３と、既存の設計情報ファイル２５に含まれる接続構成情報２７と、が一致する。

【0077】

参照設定情報２１が妥当ではない場合（Ｓ１０１においてＮｏ）、情報取得部１１は、ユーザにインポートができないことを通知し、処理を終了する（Ｓ１０２）。

【0078】

参照設定情報２１が妥当な場合（Ｓ１０１においてＹｅｓ）、ユーザは動作設定のインポートを行うかを選択する。設計情報作成部１２は、当該ユーザ入力を受けて、動作設定のインポートを行うか否かを判断する（Ｓ１０３）。ここで、動作設定とは、制御デバイス情報２２および接続構成情報２３をまとめた名称である。

【0079】

動作設定をインポートする場合（Ｓ１０３においてＹｅｓ）、設計情報作成部１２は、参照設定情報２１（制御デバイス情報２２および接続構成情報２３）から動作設定のインポートを行う（Ｓ１０４）。この処理の詳細は後述する。

【0080】

動作設定をインポートしない場合（Ｓ１０３においてＮｏ）、設計情報作成部１２は、設計情報ファイル２５における既存の動作設定を確認する（Ｓ１０５）。この際、確認する対象は、既存の設計情報ファイル２５である。

【0081】

次に、設計情報作成部１２は、メモリ定義情報２４から、メモリの定義情報（変数名、データ型、コメント等）をインポートする（Ｓ１０６）。この処理の詳細は後述する。

【0082】

（動作設定のインポート）
図１０は、実施形態１に係る動作設定のインポートの動作例を示すフローチャートである。

【0083】

設計情報作成部１２は、ユーザ入力に基づき、上位デバイス４におけるバス接続された制御デバイス５の動作設定のインポートを行うかを選択する（Ｓ２０１）。バス接続の制御デバイス５の動作設定のインポートを行わない場合（Ｓ２０１においてＮｏ）、Ｓ２０３に処理を進める。

【0084】

バス接続の制御デバイス５の動作設定のインポートを行う場合（Ｓ２０１においてＹｅｓ）、設計情報作成部１２は、バス接続の制御デバイス５のインポートを行う（Ｓ２０２）。具体的には、上位デバイス４に接続されたバスの各ポジションを走査し、制御デバイス５が接続されているポジションに関しては、動作設定のインポートを行う。

【0085】

設計情報作成部１２は、ユーザ入力に基づき、ＥｔｈｅｒＣＡＴ接続の制御デバイス５のインポートを行うかを選択する（Ｓ２０３）。ＥｔｈｅｒＣＡＴ接続の制御デバイス５のインポートを行わない場合（Ｓ２０３においてＮｏ）、動作設定のインポート処理を終了する。

【0086】

ＥｔｈｅｒＣＡＴ接続の制御デバイス５のインポートを行う場合（Ｓ２０３においてＹｅｓ）、各制御デバイス５の各チャネル５２の接続関係に基づき、各制御デバイス５を走査してインポートする（Ｓ２０４）。つまり、上位デバイス４をツリーの頂点とした、制御デバイス５のツリーにおいて、頂点から末端（葉）まで順番に、各チャネル５２に接続された制御デバイス５を走査してインポートする。この際、通信規格はＥｔｈｅｒＣＡＴ規格に限定されず、任意の通信規格であってもよい。

【0087】

したがって、Ｓ２０２およびＳ２０４によって、設計情報作成部１２は、参照設定情報２１に含まれる制御デバイス情報２２および接続構成情報２３に基づき、既存の設計情報ファイル２５に含まれる制御デバイス情報２６および接続構成情報２７を変更することができる。

【0088】

図９に示すように、動作設定のインポートは行っても、行わなくてもよい。これは、制御デバイスが追加されるような変更はまれなためである。また、間違って制御デバイスを追加・削除したなどのミスを過剰に反映しないようにすることができる効果もある。

【0089】

（メモリ定義情報のインポート）
図１１は、実施形態１に係るメモリ定義情報のインポートの動作例を示すフローチャートである。

【0090】

設計情報作成部１２は、参照設定情報２１のメモリ定義情報２４を確認する（Ｓ３０１）。次に、設計情報作成部１２は、設計情報ファイル２５のメモリ定義情報２８を確認する（Ｓ３０２）。

【0091】

図１２は、実施形態１に係るメモリ定義情報２４のインポートを行う対象である、参照設定情報２１を表形式で示した一例である。図１２に示すように、メモリ定義情報２４には、複数のタグが記憶されている。タグごとに、タグ名、ＰＬＣアドレス、チャネル定義、データ型、シンボルアドレス、および機能テキストなどが設定されている。

【0092】

「タグ名」は、タグ自体の名称であり、図８において、チャネル５２とタグを割り付ける際に用いる名称でもある。「ＰＬＣアドレス」は、ＰＬＣにおける物理アドレスを示すものであり、空欄であってもよい。「チャネル定義」は、当該タグが対応するチャネルの物理配置を示す情報である。「データ型」は、当該タグのデータ型を示す。「シンボルアドレス」は、当該タグを示す別名でもあり、変数名等を設定してもよい。「機能テキスト」は、当該タグの機能を表すものであり、いわゆるコメントであってもよい。

【0093】

設計情報作成部１２は、参照設定情報２１のメモリ定義情報２４と、設計情報ファイル２５のメモリ定義情報２８と、を比較し、変化点を確認する（Ｓ３０３）。変化点とは、同一の制御デバイス５における同一のチャネル５２におけるメモリ定義情報２４が変化した箇所である。すなわち、参照設定情報２１におけるあるポジションまたはノードアドレスの制御デバイス５と、設計情報ファイル２５における当該ポジションまたは当該ノードアドレスの制御デバイス５と、が同一の制御デバイス５であると設計情報作成部１２は判断する。

【0094】

その上で、同一の制御デバイス５に対し、参照設定情報２１の各チャネル５２の情報と、設計情報ファイル２５の各チャネル５２の情報と、を比較し、変化点を確認（抽出）する。例えば、図１２では、チャネル定義がＸＡおよびＸＢのメモリ定義情報が、第１センサ６ａおよび第２センサ６ｂが接続されていることに基づき、外部処理部３において参照設定情報２１が変更された状態を示している。具体的には、図１２における１行目と２行目との、シンボルアドレスおよび機能テキストが、参照設定情報２１と元の設計情報ファイル２５とで異なる内容となっている。

【0095】

設計情報作成部１２は、当該変化点を一覧表示し、ユーザ入力を促す（Ｓ３０４）。つまり、設計情報作成部１２は、参照設定情報２１に含まれるメモリ定義情報２４と、既存の設計情報ファイル２５に含まれるメモリ定義情報２８と、の変化点を一覧で表示する。

【0096】

図１３は、設計情報作成部１２によって、ユーザ入力を受け付ける画面の一例である。図１３は、上段と下段でインターフェイスが大きく分かれている。また、図１３の上段は、左側と右側で、インターフェイスが大きく分かれている。

【0097】

図１３の左上のインターフェイスは、表形式で現在の設計情報ファイル２５におけるメモリ定義情報２４の変化点に対応した情報である。対して、図１３のインターフェイスは、表形式で参照設定情報２１におけるメモリ定義情報２８の変化点に対応した情報である。

【0098】

図１３の左上の表および右上の表において、「初期値」は、メモリを初期化した際の値である。「割付先」は、ネットワーク上の位置を示すメモリ定義情報である。「保持」は、電源遮断しても記憶される不揮発領域に記憶するか否かのフラグである。「定数」は、固定の値を取る定数か否かのフラグである。「ネットワーク公開」は、上位デバイス４がさらに上位のデバイスに対して、当該メモリを上位デバイス４が組み込まれたネットワークに公開するかを選択するフラグである。

【0099】

また、図１３の左上の表の各行には、チェックボックスが設けられている。これは、当該行に対して、特定の処理を行うか否かを選択するためのチェックボックスである。処理の種類としては、図１３の下段に分類されている。

【0100】

「選択行を右から左へコピー」ボタンは、選択している行に関するメモリ定義情報２８を、メモリ定義情報２４にコピーする。「差異を全て右から左へコピー」ボタンは、選択の有無に関わらず、メモリ定義情報２８をメモリ定義情報２４にコピーする。「選択行のコピーをキャンセル」ボタンは、選択している行に関するメモリ定義情報２８を、元のメモリ定義情報２８に置き換える処理であり、すなわちロールバックさせるボタンである。「コピーを全てキャンセル」ボタンは、選択の有無に関わらず、メモリ定義情報２８を、元のメモリ定義情報２８に置き換える処理であり、すなわちロールバックさせるボタンである。

【0101】

また、これらボタンを用いた処理によってメモリ定義情報２８をコピーしたものは左側の表の値を即時で反映してもよいし、対象の行であることを記憶しておくだけでもよい。対象の行であることを記憶しておく場合は、対象の行のみをハイライトすることにより、識別する。

【0102】

つまり、各メモリ定義情報２４を各メモリ定義情報２８にコピーするか否かの適用可否を判断している（Ｓ３０５）。メモリ定義情報を適用しない場合（Ｓ３０５においてＮｏ）、メモリ定義情報のインポートを終了する。

【0103】

メモリ定義情報を適用する場合（Ｓ３０５においてＹｅｓ）、ユーザは「コピー結果を反映」ボタンを押すことによって、設計情報作成部１２は、選択した内容でメモリ定義情報のインポートを実行する（Ｓ３０６）。なお、この際に、設計情報書込部１３によって、同時に上位デバイス４および制御デバイス５に書き込みをしてもよい。

【0104】

したがって、設計情報作成部１２は、参照設定情報２１に含まれるメモリ定義情報２４から、既存の設計情報ファイル２５に含まれるメモリ定義情報２８へとメモリ定義情報をインポートすることができる。また、インポートされた設計情報ファイル２５に含まれるメモリ定義情報２８は、設計情報書込部１３によって、上位デバイス４のメモリ領域４２に設定される。

【0105】

図１４は、メモリ定義情報のインポートを実行した後の、設計情報ファイル２５のメモリ定義情報２８を示す図である。図１４は、大きく分けて上段と下段にわけて２つの表を有する。上段の表は、各制御デバイスにおけるメモリ定義情報を示した表である。下段の表は、上段の表におけるグローバル変数に関するメモリ定義情報を示した表である。

【0106】

「Ｒ／Ｗ」は、「Ｒ」が読み込み許可を表し、「Ｗ」が書き込み許可を表す。「変数種類」は、当該メモリ定義の種類が「グローバル変数」なのか「ローカル変数」なのかを表す。「割付先」は、当該メモリ定義に対応したチャネル４４および５２の物理配置を示している。

【0107】

また、上段の表ではグローバル変数およびローカル変数が表示されることになり、多数のメモリ定義情報が表示されるため、目的のメモリ定義情報を見つけづらくなる。そのため、下段の表は、「グローバル変数」なのか「（特定のファンクションブロックにおける）ローカル変数」なのかなどをタブで切り替えることによって表示している。ここで、図１４では、「グローバル変数」のみを表示している。

【0108】

図１２および図１４から、参照設定情報２１を設計情報ファイル２５に反映（適用）できたことがわかる。また、図１４のように上下にわけて、メモリ定義情報２８を表示することによって、全体的なメモリの状態における、各制御デバイス５のメモリ定義の位置づけがわかるようになっている。特に、図１４の上段は、制御デバイス５ごとに表示されるため、複数の制御デバイス５を有するＦＡシステム２００においても、各メモリを区別して確認することができる。

【0109】

§４ 作用・効果
したがって、外部処理部３によって行われた上位デバイス４および制御デバイス５に対する設計変更を、参照設定情報２１を介して設計情報ファイル２５にインポートすることができる。この際、制御デバイス情報２２および２６、接続構成情報２３および２７、および、メモリ定義情報２４および２８が参照されるので、既存の設計情報ファイルに含まれている情報との混同などを防止して、的確にインポートを行うことができる。これにより、外部処理部３側の設計と設計装置１側の設計とを確実に一致させることができる。

【0110】

また、情報取得部１１によって取得された参照設定情報２１に含まれる制御デバイス情報２２と、既存の設計情報ファイル２５に含まれる制御デバイス情報２６との一致、ならびに参照設定情報２１に含まれる接続構成情報２３と、既存の設計情報ファイル２５に含まれる接続構成情報２７との一致を確認した上で、メモリ定義情報のインポートが行われる。そのため、異なる制御デバイスに関して誤ってインポートしてしまう不具合を防止することができる。

【0111】

さらに、メモリ定義情報２８として、変数名および／またはコメント（コメント情報）を参照設定情報２１からインポートすることができるため、設計情報ファイル２５上でのメモリ定義を再度行う必要がない。また、インポートするために、ユーザが記述（転記）した際に発生するヒューマンエラーを防止することができる。

【0112】

メモリ定義情報２４をメモリ定義情報２８にインポートするに際し、変化点を一覧で確認したうえで、変化点ごとに適用するか否かを選択し、個別に判断した上でメモリ定義情報２８を変更することができる。そのため、変化点に伴うソフトウェアの変更等におけるミスを低減することができる。

【0113】

制御デバイス情報２６および接続構成情報２７も、インポートによって更新することができるため、制御デバイス５のネットワークのチャネル５２の設定を容易にかつ、整合性を確保して設定することができる。

【0114】

〔変形例〕
（外部処理部３）
上記の実施形態では、外部処理部３として、電気設計を行う電気ＣＡＤを例示したが、これに限定されず、任意のＦＡシステム２００を構成するデバイスの構成がわかる、参照設定情報２１を生成（出力）できるものであればよい。例えば、ロボットシミュレータなどであってもよい。

【0115】

また、参照設定情報２１に必要な制御デバイス情報２２、接続構成情報２３、およびメモリ定義情報２４のうち一部でも生成することができればよい。そのため、外部処理部３として、機械設計を行う機械ＣＡＤによって、ＦＡシステム２００を構成する制御対象デバイス６に関する上述した情報の一部（例えば、制御デバイス情報２２）を生成するものも、本発明の範囲に含まれる。

【0116】

（動作設定のダウンロード）
上記の実施形態におけるＳ１０５において、設計情報作成部１２は、既存の動作設定を設計情報ファイル２５から取得したが、これに制限されない。例えば、上位デバイス４の制御部４１、メモリ領域４２、および動作設定部４３から、既存の動作設定を取得（動作設定のダウンロード）してもよい。

【0117】

（物理アドレス）
図１２における「ＰＬＣアドレス」欄において、ＰＬＣ内の物理アドレスを定義してもよい。この場合、ネットワーク構成およびネットワーク上のポジションによらず、メモリ領域４２のどの領域を使用するかを指定することができる。そのため、変数を用いないＣＰＵのアーキテクチャでも本実施形態を実行することができる。

【0118】

〔ソフトウェアによる実現例〕
設計装置１（以下、「装置」と呼ぶ）の機能は、当該装置としてコンピュータを機能させるためのプログラムであって、当該装置の各制御ブロック（特に設計部１０に含まれる各部）としてコンピュータを機能させるためのプログラムにより実現することができる。

【0119】

この場合、上記装置は、上記プログラムを実行するためのハードウェアとして、少なくとも１つの制御装置（例えばプロセッサ）と少なくとも１つの記憶装置（例えばメモリ）を有するコンピュータを備えている。この制御装置と記憶装置により上記プログラムを実行することにより、上記各実施形態で説明した各機能が実現される。

【0120】

上記プログラムは、一時的ではなく、コンピュータ読み取り可能な、１または複数の記録媒体に記録されていてもよい。この記録媒体は、上記装置が備えていてもよいし、備えていなくてもよい。後者の場合、上記プログラムは、有線または無線の任意の伝送媒体を介して上記装置に供給されてもよい。

【0121】

また、上記各制御ブロックの機能の一部または全部は、論理回路により実現することも可能である。例えば、上記各制御ブロックとして機能する論理回路が形成された集積回路も本発明の範疇に含まれる。この他にも、例えば量子コンピュータにより上記各制御ブロックの機能を実現することも可能である。

【0122】

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0123】

１ 設計装置
３ 外部処理部
４ 上位デバイス
５ 制御デバイス
６ 制御対象デバイス
１０ 設計部
１１ 情報取得部
１２ 設計情報作成部
１３ 設計情報書込部
２０ 記憶部
２１ 参照設定情報
２２、２６ 制御デバイス情報
２３、２７ 接続構成情報
２４、２８ メモリ定義情報
２５ 設計情報ファイル
４１ 制御部
４２ メモリ領域
４３、５１ 動作設定部
４４、５２ チャネル
１００ ＦＡ設計システム
２００ ＦＡシステム（制御システム）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】