特開 2024-49656 半導体装置とその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024049656

(43)【公開日】2024-04-10

(54)【発明の名称】半導体装置とその製造方法

(51)【国際特許分類】

   H01L 21/304 20060101AFI20240403BHJP

【ＦＩ】

H01L21/304 601Z

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022156005

(22)【出願日】2022-09-29

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(71)【出願人】

【識別番号】000236436

【氏名又は名称】浜松ホトニクス株式会社

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】牛島 隆志

(72)【発明者】

【氏名】廣瀬 富佐雄

(72)【発明者】

【氏名】長屋 正武

(72)【発明者】

【氏名】河口 大祐

(72)【発明者】

【氏名】原 佳祐

【テーマコード（参考）】

5F057

【Ｆターム（参考）】

5F057AA06

5F057BA15

5F057BB06

5F057CA14

5F057DA22

5F057DA31

(57)【要約】

【課題】レーザの抜け光がデバイス構造に到達することを抑える技術を提供する。
【解決手段】半導体装置の製造方法は、第１主面１ａと第２主面１ｂを有する半導体基板１内にレーザＬ１を照射して第１改質層１１を形成する第１改質層形成工程と、第１改質層形成工程の後に、半導体基板の第１主面側にデバイス構造１０を形成するデバイス構造形成工程と、デバイス構造形成工程の後に、半導体基板の第２主面から半導体基板内に向けてレーザＬ２を照射して第２改質層１２を形成する第２改質層形成工程であって、第２改質層は第１改質層と重複する位置、または、第１改質層と第２主面の間の位置に形成される第２改質層形成工程と、デバイス構造が形成されたデバイス層２を第２改質層に沿って半導体基板の残りの層から剥離する剥離工程と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体装置の製造方法であって、
第１主面（１ａ）と第２主面（１ｂ）を有する半導体基板（１）内にレーザ（Ｌ１）を照射して第１改質層（１１）を形成する第１改質層形成工程と、
前記第１改質層形成工程の後に、前記半導体基板の前記第１主面側にデバイス構造（１０）を形成するデバイス構造形成工程と、
前記デバイス構造形成工程の後に、前記半導体基板の前記第２主面から前記半導体基板内に向けてレーザ（Ｌ２）を照射して第２改質層（１２）を形成する第２改質層形成工程であって、前記第２改質層は前記第１改質層と重複する位置、または、前記第１改質層と前記第２主面の間の位置に形成される第２改質層形成工程と、
前記デバイス構造が形成されたデバイス層（２）を前記第２改質層に沿って前記半導体基板の残りの層から剥離する剥離工程と、
を備える、半導体装置の製造方法。

【請求項2】

前記デバイス層の厚みが１０～１１０μｍである、請求項１に記載の半導体装置の製造方法。

【請求項3】

前記デバイス層の厚みが１０～５０μｍである、請求項２に記載の半導体装置の製造方法。

【請求項4】

前記剥離工程の後に、前記デバイス層の裏面を研磨する研磨工程、をさらに備えており、
前記研磨工程は、前記デバイス層の裏面に前記第１改質層の少なくとも一部が残存するように実施される、請求項１に記載の半導体装置の製造方法。

【請求項5】

前記半導体基板が窒化物半導体である、請求項１～４のいずれか一項に記載の半導体装置の製造方法。

【請求項6】

半導体装置であって、
一方の主面にデバイス構造（１０）が形成されているデバイス層（２）、を備えており、
前記デバイス層の他方の主面には改質層（１１）が形成されている、半導体装置。

【請求項7】

前記デバイス層の厚みが１０～１１０μｍである、請求項６に記載の半導体装置。

【請求項8】

前記デバイス層の厚みが１０～５０μｍである、請求項７に記載の半導体装置。

【請求項9】

前記デバイス層が窒化物半導体である、請求項６～８のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、半導体装置とその製造方法に関する。

【0002】

半導体基板の一方の主面側にデバイス構造を形成した後に、半導体基板内にレーザを照射して改質層を形成し、デバイス構造が形成されたデバイス層を改質層に沿って半導体基板の残りの層から剥離する技術が開発されている。このレーザ剥離技術を利用すると、デバイス層が剥離された後の半導体基板を再利用することができるので、半導体装置の製造コストを低下させることができる。特許文献１には、レーザ剥離技術を利用する半導体装置の製造方法の一例が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１８６１５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

レーザは、半導体基板のうちデバイス構造が形成された面とは反対側の面から半導体基板の所定深さで集光するように照射される。レーザは、多光子吸収に移行するまで抜け光となってデバイス構造が形成されている面に到達してしまう。このような抜け光によってデバイス構造の電気的特性に悪影響を与えることが懸念される。本明細書は、レーザの抜け光がデバイス構造に到達することを抑える技術を提供する。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置の製造方法は、第１主面（１ａ）と第２主面（１ｂ）を有する半導体基板（１）内にレーザ（Ｌ１）を照射して第１改質層（１１）を形成する第１改質層形成工程と、前記第１改質層形成工程の後に、前記半導体基板の前記第１主面側にデバイス構造（１０）を形成するデバイス構造形成工程と、前記デバイス構造形成工程の後に、前記半導体基板の前記第２主面から前記半導体基板内に向けてレーザ（Ｌ２）を照射して第２改質層（１２）を形成する第２改質層形成工程であって、前記第２改質層は前記第１改質層と重複する位置、または、前記第１改質層と前記第２主面の間の位置に形成される第２改質層形成工程と、前記デバイス構造が形成されたデバイス層（２）を前記第２改質層に沿って前記半導体基板の残りの層から剥離する剥離工程と、を備えていてもよい。前記半導体装置の種類は、特に限定されるものではないが、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＨＥＭＴ（High Electron Mobility Transistor）またはダイオードであってもよい。

【0006】

上記製造方法では、剥離面となる前記第２改質層を形成するよりも前に、前記第１改質層が形成されている。前記第１改質層では、禁制帯内に欠陥準位が形成されているので、多光子吸収に移行するまでの時間が短い。このため、前記第２改質層を形成するときに照射されるレーザは、前記第１改質層によってすぐに多光子吸収されるので、抜け光となって前記デバイス構造に到達することが抑えられる。なお、前記第１改質層は前記デバイス構造を形成する前に形成されているので、前記第１改質層を形成するときの抜け光が前記デバイス構造に到達することもない。このように、上記製造方法によると、レーザの抜け光が前記デバイス構造に到達することが抑えられる。この結果、上記製造方法によると、レーザの抜け光によって前記デバイス構造の電気的特性に悪影響が与えられることが抑えられる。

【0007】

本明細書が開示する半導体装置は、一方の主面にデバイス構造（１０）が形成されているデバイス層（２）、を備えていてもよい。前記デバイス層の他方の主面には改質層（１１）が形成されていてもよい。

【0008】

上記半導体装置では、前記デバイス層の一方の主面に前記改質層が形成されているので、劈開による破損リスクが低減される。

【図面の簡単な説明】

【0009】

【図1】半導体装置の製造方法のうち第１改質層形成工程とデバイス構造形成工程と第２改質層形成工程と剥離工程とダイシング工程のフローを示す図である。

【図2】半導体装置の製造過程の第１改質層形成工程における半導体基板の要部断面図を模式的に示す図である。

【図3】半導体基板を平面視したときに、半導体基板のうち第１改質層を形成する範囲の一例を示す半導体基板の平面図である。

【図4】半導体基板を平面視したときに、半導体基板のうち第１改質層を形成する範囲の他の一例を示す半導体基板の平面図である。

【図5】半導体装置の製造過程のデバイス構造形成工程における半導体基板の要部断面図を模式的に示す図である。

【図6】半導体装置の製造過程の第２改質層形成工程における半導体基板の要部断面図を模式的に示す図である。

【図7】半導体装置の製造過程の剥離工程における半導体基板の断面図を模式的に示す図である。

【図8】半導体装置の製造過程の剥離工程における半導体基板の要部断面図を模式的に示す図である。

【図9】半導体装置の製造過程の研磨工程における半導体基板の要部断面図を模式的に示す図である。

【図10】半導体装置の製造過程のダイシング工程における半導体基板の断面図を模式的に示す図である。

【図11】比較例の製造方法で製造された半導体装置のデバイス層の厚みと不良率の関係を示す図である。

【発明を実施するための形態】

【0010】

図１に示されるように、本明細書が開示するレーザ剥離技術を利用した半導体装置の製造方法は、第１改質層形成工程（ステップＳ１）と、デバイス構造形成工程（ステップＳ２）と、第２改質層形成工程（ステップＳ３）と、剥離工程（ステップＳ４）と、ダイシング工程（ステップＳ５）と、を備えている。半導体基板に対してこれら工程が実施されると、複数の半導体装置（チップともいう）が製造される。半導体基板の材料は、特に限定されるものではないが、例えば窒化物半導体であってもよい。窒化物半導体は、結晶の構成元素にガリウムと窒素を含んでおり、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮであってもよい。以下、半導体基板の材料がＧａＮの場合を参照し、本明細書が開示する半導体装置の製造方法について説明する。

【0011】

図２に示されるように、半導体基板１は、各々が平面で相互に平行に延びている上面１ａと下面１ｂを有している。これら上面１ａと下面１ｂは、主面とも称される。この例では、半導体基板１の上面１ａがＧａ面であり、半導体基板１の下面１ｂがＮ面である。

【0012】

まず、図２に示されるように、半導体基板１の下面１ｂから半導体基板１内に向けてレーザＬ１を照射し、集光点の位置を半導体基板１の面方向に走査しながら第１改質層１１を形成する（図１の「第１改質層形成工程Ｓ１」に相当）。レーザＬ１は、半導体基板１の上面１ａから半導体基板１内に向けて照射されてもよい。レーザＬ１は、半導体基板１に対して透過性を有する波長域のレーザである。レーザＬ１は、特に限定されるものではないが、可視光のレーザであってもよく、例えば緑色レーザであってもよい。

【0013】

第１改質層１１は、後述する第２改質層を形成するよりも前に形成される改質層であり、それ自体で剥離面となる層ではない。レーザＬ１が照射された第１改質層１１は、半導体基板１を構成する結晶（この例では、窒化ガリウムの単結晶）の結晶性が低下しており、各種欠陥を含んでいる。具体的には、第１改質層１１は、ガリウム（Ｇａ）と窒素（Ｎ）の間の結合が切れたことに起因して形成される欠陥を含んでいる。各種欠陥を含む領域は、禁制帯内に欠陥準位が形成されるので、多光子吸収に移行するまでの時間が短い。なお、第１改質層１１を形成するとき、レーザ照射を開始してから各種欠陥が形成されるまで、即ち、多光子吸収に移行するまでは、集光点の位置を通過してレーザＬ１の抜け光が半導体基板１の上面１ａに到達する。第１改質層１１の形成する工程は、後述するデバイス構造が半導体基板１に形成される前に実施されるので、第１改質層１１を形成するときのレーザＬ１の抜け光がデバイス構造に悪影響を与えることはない。

【0014】

第１改質層１１の厚みＴ１は、後述する第２改質層の深さ方向の製造バラツキを考慮した大きさを有していてもよい。第１改質層１１の厚みＴ１を大きくするために、集光点を深さ方向に変更しながらレーザＬ１を照射してもよく、レーザＬ１の入射角度を小さくして焦点深度を深くしてもよい。または、光学系の調整に基づく収差を利用することで集光点をぼかす（即ち、ビームウエストを広げる）ことにより、第１改質層１１の厚みＴ１を大きくしてもよい。

【0015】

図３および図４に、半導体基板１を平面視したときの半導体基板１に形成される第１改質層１１の範囲を示す。図３に示すように、第１改質層１１の形成範囲は、半導体基板１の周縁を除いた範囲であってもよい。この例では、半導体基板１の側面に第１改質層１１が露出しないので、後述のデバイス構造を形成するときの負荷（例えば、熱、膜応力、薬液等）によって第１改質層１１の一部が剥離するといった事態、第１改質層１１の一部がエッチングされるといった事態を抑えることができる。図４に示すように、第１改質層１１の形成範囲はさらに、ダイシングライン３を除いた範囲であってもよい。ダイシングライン３上には後述のデバイス構造が形成されないので、レーザの抜け光が問題となる領域ではない。

【0016】

次に、図５に示されるように、半導体基板１の上面１ａ側にデバイス構造１０を形成する（図１の「デバイス構造形成工程Ｓ２」に相当）。デバイス構造１０は、特に限定されるものではないが、例えば縦型のＭＯＳＦＥＴであってもよい。図５には、半導体基板１の上面１ａ側に形成されるデバイス構造１０の単位セルを示す。

【0017】

デバイス構造１０は、ｎ型のドリフト領域１４と、ｐ型のボディ領域１６と、ｎ⁺型のソース領域１８と、プレーナ型のＭＯＳ構造２０と、を備えている。

【0018】

ドリフト領域１４は、例えば、再利用された半導体基板１の表面上に結晶成長して形成されたｎ型領域である。ドリフト領域１４は、ＪＦＥＴ領域１４ａを有している。ＪＦＥＴ領域１４ａは、半導体基板１の上面１ａに露出する位置に配置されているドリフト領域１４の一部である。ボディ領域１６は、半導体基板１の上面１ａに露出する位置に設けられており、ドリフト領域１４とソース領域１８を隔てるように配置されている。ドリフト領域１４のＪＦＥＴ領域１４ａとソース領域１８の間に位置するボディ領域１６の一部をチャネル領域ＣＨという。ソース領域１８は、半導体基板１の上面１ａに露出する位置に設けられている。

【0019】

ＭＯＳ構造２０は、半導体基板１の上面１ａの一部を被覆するように設けられており、ゲート絶縁膜２２と、ゲート電極２４と、を有している。ゲート電極２４は、ゲート絶縁膜２２を介してボディ領域１６のチャネル領域ＣＨに対向している。ＭＯＳ構造２０に印加されるゲート電圧に応じてボディ領域１６のチャネル領域ＣＨに生成される反転層の電子密度が制御され、デバイス構造のオンオフが制御される。デバイス構造１０は、ＭＯＳＦＥＴの例に代えて、ＩＧＢＴ、ＨＥＭＴまたはダイオードであってもよい。

【0020】

次に、図６に示されるように、半導体基板１の下面１ｂから半導体基板１内に向けてレーザＬ２を照射し、集光点の位置を半導体基板１の面方向に走査しながら第２改質層１２を形成する（図１の「第２改質層形成工程Ｓ３」に相当）。レーザＬ２は、デバイス構造１０が形成されていない半導体基板１の下面１ｂから半導体基板１の所定深さで集光するように照射される。本明細書では、半導体基板１のうちレーザＬ２が照射される領域よりも上側の部分をデバイス層２という。半導体基板１のデバイス層２内にデバイス構造１０が形成されている。デバイス層２の厚みは、特に限定されるものではないが、例えば１０μｍ以上である。ドリフト領域１４の不純物濃度が２×１０¹⁶ｃｍ^-3以下の場合、ドリフト領域１４の厚み、即ち、デバイス層２の厚みが１０μｍ以上であれば、製造される半導体装置の耐圧が１２００Ｖ以上となる。このような高耐圧な特性を有する半導体装置は、電動車用モータ用およびハイブリッド電動車用のモータ用の電力変換装置に有用である。レーザＬ２の種類は、第１改質層形成工程で使用したレーザＬ１と同一であってもよい。第２改質層１２を形成するときのレーザＬ２のパワー密度は、第１改質層１１を形成するときのレーザＬ１のパワー密度よりも大きくてもよい。

【0021】

図６に示されるように、第２改質層１２は、第１改質層１１と重複する位置に形成される。上記したように、第１改質層１１では、禁制帯内に欠陥準位が形成されているので、多光子吸収に移行するまでの時間が短い。このため、第２改質層１２を形成するときに照射されるレーザＬ２は、第１改質層１１によってすぐに多光子吸収されるので、抜け光となってデバイス構造１０に到達することが抑えられる。レーザＬ２の抜け光が多いと、抜け光のエネルギーにより、ゲート絶縁膜２２に含まれる酸素によって半導体基板１に含まれるガリウムの酸化が促進され、半導体基板１とゲート絶縁膜２２の界面に酸化ガリウムが生成してしまう。このような酸化ガリウムの生成は、例えばデバイス構造の閾値電圧をシフトさせるといった電気的特性の変動を引き起こす。本明細書が開示する半導体装置の製造方法では、レーザＬ２の抜け光が抑えられるので、半導体基板１に含まれるガリウムの酸化が抑えられる。この結果、レーザＬ２の抜け光によってデバイス構造の電気的特性に悪影響が与えられることが抑えられる。

【0022】

上記したように、第１改質層１１はその厚みＴ１が大きくなるように、即ち、第２改質層１２の厚みＴ２よりも大きくなるように形成されている。このため、第２改質層１２の集光点の位置が製造バラツキによって深さ方向に位置ズレしたとしても、第２改質層１２は第１改質層１１と重複するように形成することができる。また、第２改質層１２が第１改質層１１と重複した位置に形成されると、第２改質層１２を形成するときのレーザＬ２のパワー密度を小さくすることができるので、レーザＬ２の抜け光を抑えることができる。なお、第２改質層１２は、第１改質層１１と半導体基板１の下面１ｂの間の位置に形成されてもよい。この場合でも、第２改質層１２を形成するときに照射されるレーザＬ２の抜け光は、第１改質層１１によってすぐに多光子吸収されるので、抜け光がデバイス構造１０に到達することが抑えられる。

【0023】

次に、図７に示されるように、デバイス構造１０が形成されたデバイス層２を第２改質層１２に沿って半導体基板１の残りの層から剥離する（図１の「剥離工程Ｓ４」に相当）。第２改質層１２は、レーザ照射によって強度が低下しているので、デバイス層２は半導体基板１の残りの層から良好に剥離される。なお、デバイス層２が剥離された後の半導体基板１は、半導体装置の製造に再利用される。例えば、半導体基板１の剥離面に対して研磨及びエッチング等を実施した後に、エピタキシャル結晶成長技術を利用して剥離面上にデバイス層を成膜することにより、成膜したデバイス層にデバイス構造を形成することができる。図８に、剥離工程を実施した後のデバイス構造１０を示す。デバイス層２の裏面には第１改質層１１が残存している。

【0024】

次に、図９に示されるように、剥離工程によって生じたデバイス層２の裏面の表面荒れを平坦化するために、デバイス層２の裏面を研磨する。この研磨工程は、デバイス層２の裏面に第１改質層１１の少なくとも一部が残存するように実施される。なお、第２改質層１２が第１改質層１１と半導体基板１の下面１ｂの間の位置に形成される場合も同様に、デバイス層２の裏面に第１改質層１１の少なくとも一部が残存するように研磨工程が実施されてもよい。デバイス層２の裏面に第１改質層１１の少なくとも一部が残存していると、例えばデバイス層２の裏面にキズが入ったときの劈開による破損を抑えることができる。換言すると、このような破損を抑えることができるので、デバイス層２の厚みを薄くすることができる。研磨工程を実施した後に、デバイス層２の裏面には裏面電極が形成される。

【0025】

次に、図１０に示されるように、半導体基板１から剥離されたデバイス層２から複数のデバイス（ダイともいう）を切り出す（図１の「ダイシング工程Ｓ５」に相当）。これらの工程を経て半導体装置が完成する。

【0026】

図１１に、比較例の製造方法で製造された半導体装置のデバイス層の厚みと不良率の関係を示す。比較例の製造方法は、上記した本実施例の製造方法のうち第１改質層を形成しない例である。即ち、比較例の製造方法では、剥離面となる１つの改質層のみを形成するので、その改質層を形成するときの抜け光によってデバイス構造の閾値電圧が変動する。デバイス層の厚みとは、半導体基板の上面（即ち、デバイス層の上面）とレーザが照射された改質層の間の厚みであり、剥離工程後のデバイス層の厚みでもある。ここでいう不良とは、比較例の製造方法で製造された半導体装置のデバイス構造の閾値電圧が規格値から外れたものをいう。規格値は、レーザを照射する前の複数のデバイス構造の閾値電圧の平均をμ、標準偏差をσとしたときに、μ±３σで定義される。

【0027】

図１１に示されるように、比較例の製造方法では、デバイス層の厚みが１１０μｍ以下になると、半導体装置の不良が発生する。したがって、上記した本実施例の製造方法は、閾値電圧の変動を抑えるという点では、デバイス層の厚みが１１０μｍ以下のときに有用である。さらに、デバイス層の厚みが５０μｍ以下になると不良率が９０％以上になり、デバイス層の厚みが３５μｍ以下になると不良率が１００％となる。このため、上記した本実施例の製造方法は、デバイス層の厚みが５０μｍ以下の場合、不良率を改善して製造コストを低減するという点で有用である。また、上記したように、製造される半導体装置の耐圧を考慮すると、デバイス層の厚みが１０μｍ以上であってもよい。したがって、本実施例の製造方法は、デバイス層の厚みが１０μｍ以上かつ１００μｍ以下、より好ましくはデバイス層の厚みが１０μｍ以上かつ５０μｍ以下のときに有用である。

【0028】

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

【0029】

（特徴１）
半導体装置の製造方法であって、
第１主面と第２主面を有する半導体基板内にレーザを照射して第１改質層を形成する第１改質層形成工程と、
前記第１改質層形成工程の後に、前記半導体基板の前記第１主面側にデバイス構造を形成するデバイス構造形成工程と、
前記デバイス構造形成工程の後に、前記半導体基板の前記第２主面から前記半導体基板内に向けてレーザを照射して第２改質層を形成する第２改質層形成工程であって、前記第２改質層は前記第１改質層と重複する位置、または、前記第１改質層と前記第２主面の間の位置に形成される第２改質層形成工程と、
前記デバイス構造が形成されたデバイス層を前記第２改質層に沿って前記半導体基板の残りの層から剥離する剥離工程と、
を備える、半導体装置の製造方法。

【0030】

（特徴２）
前記デバイス層の厚みが１０～１１０μｍである、特徴１に記載の半導体装置の製造方法。

【0031】

（特徴３）
前記デバイス層の厚みが１０～５０μｍである、特徴２に記載の半導体装置の製造方法。

【0032】

（特徴４）
前記剥離工程の後に、前記デバイス層の裏面を研磨する研磨工程、をさらに備えており、
前記研磨工程は、前記デバイス層の裏面に前記第１改質層の少なくとも一部が残存するように実施される、特徴１～３のいずれか１つに記載の半導体装置の製造方法。

【0033】

（特徴５）
前記半導体基板が窒化物半導体である、特徴１～４のいずれか１つに記載の半導体装置の製造方法。

【0034】

（特徴６）
半導体装置であって、
一方の主面にデバイス構造が形成されているデバイス層、を備えており、
前記デバイス層の他方の主面には改質層が形成されている、半導体装置。

【0035】

（特徴７）
前記デバイス層の厚みが１０～１１０μｍである、特徴６に記載の半導体装置。

【0036】

（特徴８）
前記デバイス層の厚みが１０～５０μｍである、特徴７に記載の半導体装置。

【0037】

（特徴９）
前記デバイス層が窒化物半導体である、特徴６～８のいずれか１つに記載の半導体装置。

【0038】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0039】

１：半導体基板、 ２：デバイス層、 １０：デバイス構造、 １１：第１改質層、 １２：第２改質層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】