特開 2024-49738 電源制御装置およびそれを備えたスイッチング電源

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024049738

(43)【公開日】2024-04-10

(54)【発明の名称】電源制御装置およびそれを備えたスイッチング電源

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240403BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022156153

(22)【出願日】2022-09-29

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】赤穂 直史

(72)【発明者】

【氏名】吉岡 康人

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA02

5H730AS05

5H730BB13

5H730DD04

5H730EE13

5H730EE59

5H730FD01

5H730FG01

(57)【要約】

【課題】軽負荷モードにおいて、音鳴りを抑制しつつ効率の低下を抑制可能な電源制御装置を提供する。
【解決手段】電源制御装置（１４０）は、ドライバ（１４７）と、制御部（１４５）と、を備える。ドライバ（１４７）は、出力トランジスタ（１１１）及び同期整流トランジスタ（１１２）を駆動する。制御部（１４５）は、軽負荷モードにおいて、出力トランジスタ（１１１）及び同期整流トランジスタ（１１２）がいずれもオフ状態とされてから出力帰還制御に基づく出力トランジスタ（１１１）のオンタイミングが到来するまでのオフ期間において、スイッチング周波数が所定の下限値を下回らない範囲で同期整流トランジスタ（１１２）を周期的にオンする。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力電圧から出力電圧を生成して負荷に供給するための出力トランジスタ及び同期整流トランジスタをそれぞれ駆動するように構成されたドライバと、
前記負荷が軽いほど前記出力トランジスタのスイッチング周波数が下がるように出力帰還制御を行う軽負荷モードにおいて、前記出力トランジスタ及び前記同期整流トランジスタがいずれもオフ状態とされてから前記出力帰還制御に基づく前記出力トランジスタのオンタイミングが到来するまでのオフ期間において、前記スイッチング周波数が所定の下限値を下回らない範囲で前記同期整流トランジスタを周期的にオンするように構成された制御部と、
を備える、電源制御装置。

【請求項2】

前記出力帰還制御に基づく前記出力トランジスタのオンタイミングは、前記出力電圧が基準電圧まで下がった時点であり、
前記制御部は、前記オフ期間中の前記同期整流トランジスタのオンによって前記出力電圧が前記基準電圧を下回らないように、前記オフ期間中の前記同期整流トランジスタのオン時間を可変するように構成されている請求項１に記載の電源制御装置。

【請求項3】

前記制御部は、前記オフ期間中に前記同期整流トランジスタをオンした後、前記同期整流トランジスタをオフし、かつ前記同期整流トランジスタのオフに同期して前記出力トランジスタをオンするように構成されている請求項１に記載の電源制御装置。

【請求項4】

前記下限値は、２５ｋＨｚである請求項１に記載の電源制御装置。

【請求項5】

半導体装置に集積化されていることを特徴とする請求項１から請求項４のいずれか１項に記載の電源制御装置。

【請求項6】

請求項１から請求項４のいずれか１項に記載の電源制御装置を有するスイッチング電源。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、電源制御装置およびそれを備えたスイッチング電源に関する。

【背景技術】

【0002】

従来のスイッチング電源には、軽負荷時にスイッチングパルスを間引いてスイッチング損失を低減する動作モード（いわゆる軽負荷モード）を備えた機種が存在する（特許文献１）。特許文献１に記載されたような軽負荷モードでは、負荷電流に応じてスイッチング周波数が変動するので、負荷電流の量によっては、スイッチング周波数がヒトの可聴帯域（一般に２０ｋＨｚ以下）まで低下してしまい、入力コンデンサや出力コンデンサなどから耳障りな音（いわゆるスイッチング電源の音鳴り）を生じるおそれがあった。

【0003】

スイッチング電源の音鳴りを防止する手法としては、例えば、音鳴り防止機能をオンした場合に、電源制御ＩＣの内部に設けた負荷抵抗をスイッチ出力段に繋ぐことにより、負荷電流を増やしてスイッチング周波数を意図的に引き上げることが考えられる。

【0004】

このようなスイッチング電源として、特許文献２には、負荷抵抗回路を備えるものが開示されている。このスイッチング電源の負荷抵抗回路は、電源制御ＩＣの内部に設けられ、スイッチ出力段に繋がれている。負荷抵抗回路は、帰還電圧（スイッチ出力段が生成する出力電圧の分圧電圧）を検出し、帰還電圧の値に応じて負荷電流を可変するように構成されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１５－１７７７２２号公報

【特許文献2】特開２０２０－９６４０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかし、特許文献２のようなスイッチング電源では、音鳴りを抑制するために意図的に負荷電流を増大させており、負荷電流の増大している期間中の効率が低下してしまう。

【0007】

また、音鳴りを防止するための別の手法として、スイッチング周波数が低下してヒトの可聴帯域に入りそうになったときに、スイッチ出力段の下側トランジスタをオンし、出力コンデンサに蓄えられた電荷を強制的に放電する構成が考えられる。しかし、このような方法では、音鳴りを抑制するために出力コンデンサに蓄えられた電荷を放電してしまうため、効率が低下してしまう。

【課題を解決するための手段】

【0008】

本明細書中に開示されている電源制御装置は、入力電圧から出力電圧を生成して負荷に供給するための出力トランジスタ及び同期整流トランジスタをそれぞれ駆動するように構成されたドライバと、前記負荷が軽いほど前記出力トランジスタのスイッチング周波数が下がるように出力帰還制御を行う軽負荷モードにおいて、前記出力トランジスタ及び前記同期整流トランジスタがいずれもオフ状態とされてから前記出力帰還制御に基づく前記出力トランジスタのオンタイミングが到来するまでのオフ期間において、前記スイッチング周波数が所定の下限値を下回らない範囲で前記同期整流トランジスタを周期的にオンするように構成された制御部と、を備える。

【0009】

本明細書中に開示されているスイッチング電源は、上記構成の電源制御装置を有する。

【発明の効果】

【0010】

本明細書中に開示されている電源制御装置によれば、軽負荷モードにおいて、音鳴りを抑制しつつ効率の低下を抑制できる。

【図面の簡単な説明】

【0011】

【図1】図１は、スイッチング電源の実施形態を示す図である。

【図2】図２は、制御回路の一構成例を示す図である。

【図3】図３は、軽負荷モードのスイッチング動作を示すタイミングチャートである。

【図4】図４は、静音軽負荷モードにおけるスイッチ出力段のスイッチング動作を示すタイミングチャートである。

【図5】図５は、静音軽負荷モードにおけるスイッチ出力段のスイッチング動作の変形例を示すタイミングチャートの一部を拡大した図である。

【発明を実施するための形態】

【0012】

以下、図面を参照しながら本開示の実施形態について説明する。

【0013】

＜スイッチング電源＞
図１は、スイッチング電源の実施形態を示す図である。本実施形態のスイッチング電源１００は、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成して負荷Ｚに供給するＤＣ／ＤＣコンバータである。スイッチング電源１００は、制御回路１４０（電源制御装置）と、スイッチ出力段１１０と、帰還電圧生成回路１２０と、を備える。

【0014】

上記の構成要素は、スイッチ出力段１１０に含まれる一部の構成要素（本図ではインダクタ１１３とコンデンサ１１４及び１１５）を除き、スイッチング電源１００の制御主体となる半導体装置２００（いわゆる電源制御ＩＣ）に集積化するとよい。なお、半導体装置２００には、上記以外にも任意の構成要素（各種保護回路など）を適宜組み込むことが可能である。また、半導体装置２００は、装置外部との電気的な接続を確立するための手段として、複数の外部端子Ｔ１～Ｔ３を備えている。

【0015】

スイッチ出力段１１０は、ハーフブリッジを形成するように接続された上側スイッチと下側スイッチをオン／オフすることによりインダクタ電流ＩＬを駆動して入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチ出力段である。スイッチ出力段１１０は、出力トランジスタ１１１と、同期整流トランジスタ１１２と、インダクタ１１３と、コンデンサ１１４及び１１５を含む。

【0016】

出力トランジスタ１１１は、ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］である。出力トランジスタ１１１は、スイッチ出力段１１０の上側スイッチとして機能する。

【0017】

半導体装置２００の内部において、出力トランジスタ１１１のドレインは、外部端子Ｔ１（入力電圧Ｖｉｎの印加端）に接続されている。出力トランジスタ１１１のソースは、外部端子Ｔ２（スイッチ電圧ＳＷの印加端）に接続されている。出力トランジスタ１１１のゲートは、上側ゲート信号Ｇ１の印加端に接続されている。

【0018】

出力トランジスタ１１１は、上側ゲート信号Ｇ１がハイレベルであるときにオンし、上側ゲート信号Ｇ１がローレベルであるときにオフする。出力トランジスタ１１１としてＮＭＯＳＦＥＴを用いる場合、上側ゲート信号Ｇ１のハイレベルを入力電圧Ｖｉｎよりも高い電圧値まで引き上げるためのブートストラップ回路やチャージポンプ回路（本図では不図示）が必要となる。

【0019】

同期整流トランジスタ１１２は、ＮＭＯＳＦＥＴである。同期整流トランジスタ１１２は、スイッチ出力段１１０の下側スイッチとして機能する。

【0020】

半導体装置２００の内部において、同期整流トランジスタ１１２のドレインは、外部端子Ｔ２（＝スイッチ電圧ＳＷの印加端）に接続されている。同期整流トランジスタ１１２のソースは、接地端（＝接地電圧ＧＮＤの印加端）に接続されている。同期整流トランジスタ１１２のゲートは、下側ゲート信号Ｇ２の印加端に接続されている。

【0021】

同期整流トランジスタ１１２は、下側ゲート信号Ｇ２がハイレベルであるときにオンし、下側ゲート信号Ｇ２がローレベルであるときにオフする。

【0022】

インダクタ１１３とコンデンサ１１４及び１１５は、半導体装置２００に外付けされるディスクリート部品である。コンデンサ１１４の第１端は、半導体装置２００の外部端子Ｔ１に接続されている。コンデンサ１１４の第２端は、接地端に接続されている。

【0023】

インダクタ１１３の第１端は、半導体装置２００の外部端子Ｔ２に接続されている。インダクタ１１３の第２端とコンデンサ１１５の第１端は、出力電圧Ｖｏｕｔの印加端と半導体装置２００の外部端子Ｔ３に接続されている。

【0024】

コンデンサ１１５の第２端は、接地端に接続されている。なお、コンデンサ１１４は、入力電圧Ｖｉｎを平滑するための入力コンデンサとして機能する。また、インダクタ１１３とコンデンサ１１５は、スイッチ電圧ＳＷを整流及び平滑して出力電圧Ｖｏｕｔを生成するＬＣフィルタとして機能する。

【0025】

出力トランジスタ１１１と同期整流トランジスタ１１２は、基本的に、上側ゲート信号Ｇ１と下側ゲート信号Ｇ２に応じて相補的にオン／オフされる。このようなオン／オフ動作により、インダクタ１１３の第１端には、入力電圧Ｖｉｎと接地電圧ＧＮＤとの間でパルス駆動される矩形波状のスイッチ電圧ＳＷが生成される。上記した「相補的」という文言は、出力トランジスタ１１１と同期整流トランジスタ１１２のオン／オフ状態が完全に逆転している場合だけでなく、両トランジスタの同時オフ期間（デッドタイム）が設けられている場合も含むものとして理解すべきである。また、後述する軽負荷モード時には、出力トランジスタ１１１と同期整流トランジスタ１１２がいずれもオフされてスイッチ出力段１１０の駆動が一時的に停止され得る（詳細は後述）。

【0026】

また、出力トランジスタ１１１をＰＭＯＳＦＥＴに置換することもできる。その場合には、先述のブートストラップ回路やチャージポンプ回路が不要となる。

【0027】

また、出力トランジスタ１１１及び同期整流トランジスタ１１２を半導体装置２００に外付けすることも可能である。その場合には、外部端子Ｔ２に代えて、上側ゲート信号Ｇ１と下側ゲート信号Ｇ２をそれぞれ装置外部に出力するための外部端子が必要となる。

【0028】

また、スイッチ出力段１１０に高電圧が印加される場合には、出力トランジスタ１１１や同期整流トランジスタ１１２として、パワーＭＯＳＦＥＴ、ＩＧＢＴ［insulated gate bipolar transistor］、及び、ＳｉＣトランジスタなどの高耐圧素子を用いるとよい。

【0029】

帰還電圧生成回路１２０は、外部端子Ｔ３（＝出力電圧Ｖｏｕｔの印加端）と接地端との間に直列接続された抵抗１２１及び１２２を含み、両抵抗間の接続ノードから出力電圧Ｖｏｕｔに応じた帰還電圧ＦＢ（＝出力電圧Ｖｏｕｔの分圧電圧）を出力する。

【0030】

なお、出力電圧Ｖｏｕｔが制御回路１４０の入力ダイナミックレンジに収まっている場合には、帰還電圧生成回路１２０を省略し、出力電圧Ｖｏｕｔそのものを帰還電圧ＦＢとして制御回路１４０に直接入力してもよい。

【0031】

＜制御回路＞
制御回路１４０は、基本的な出力帰還制御として、帰還電圧ＦＢが所定の目標値と一致するように、上側ゲート信号Ｇ１及び下側ゲート信号Ｇ２のパルス幅変調制御（ＰＷＭ［pulse width modulation］制御）を行う。

【0032】

また、制御回路１４０は、出力電圧Ｖｏｕｔが目標値を下回らない範囲で、スイッチ出力段１１０の駆動停止と駆動復帰を繰り返すことにより、スイッチング損失を低減する軽負荷モード（ＰＦＭ［pulse frequency modulation］制御）も備えている。

【0033】

さらに、制御回路１４０は、軽負荷モード中に静音軽負荷モードを実行可能である。静音軽負荷モードとは、軽負荷モードにおいて、スイッチング周波数が下限値を下回らないように、同期整流トランジスタ１１２を周期的にオンする機能である（詳細は後述する）。下限値は、スイッチング電源１００の音鳴りを生じない周波数であり、例えば、ヒトの可聴帯域よりも高い２１～２５ｋＨｚ程度である。

【0034】

図２は、制御回路１４０の一構成例を示す図である。図２に示すように、制御回路１４０は、信号制御部１４５（制御部）と、ロジック回路１４６と、駆動回路１４７（ドライバ）と、を有する。

【0035】

信号制御部１４５は、帰還電圧ＦＢの大きさに応じて、ロジック回路１４６にオン信号ＯＮ（＝クロック信号）と、オフ信号ＯＦＦを送信する。ロジック回路１４６は、基本的に、オン信号ＯＮとオフ信号ＯＦＦに応じて上側制御信号Ｓ１と下側制御信号Ｓ２を生成する。

【0036】

駆動回路１４７は、上側ドライバ１４７ａと、下側ドライバ１４７ｂを含む。上側ドライバ１４７ａは、上側制御信号Ｓ１の入力を受け付けて上側ゲート信号Ｇ１を生成する。下側ドライバ１４７ｂは、下側制御信号Ｓ２の入力を受け付けて下側ゲート信号Ｇ２を生成する。なお、上側ドライバ１４７ａ及び下側ドライバ１４７ｂとしては、それぞれ、バッファやインバータを用いることができる。

【0037】

信号制御部１４５がオン信号ＯＮを生成すると、ロジック回路１４６は上側制御信号Ｓ１をハイレベルに立ち上げて下側制御信号Ｓ２をローレベルに立ち下げる。その結果、出力トランジスタ１１１がオンして同期整流トランジスタ１１２がオフする。すると、スイッチ電圧ＳＷがハイレベル（≒Ｖｉｎ）に立ち上がる。この状態を第１フェイズとする。

【0038】

一方、信号制御部１４５がオフ信号ＯＦＦを生成すると、ロジック回路１４６は上側制御信号Ｓ１をローレベルに立ち下げて、下側制御信号Ｓ２をハイレベルに立ち上げる。その結果、出力トランジスタ１１１がオフして同期整流トランジスタ１１２がオンする。すると、スイッチ電圧ＳＷがローレベル（≒ＧＮＤ）に立ち下がる。この状態を第２フェイズとする。

【0039】

制御回路１４０は、パルス幅変調制御において、上述した第１フェイズと第２フェイズとが交互に連続するようにスイッチ出力段１１０を制御する。従って、出力トランジスタ１１１のオン時間（スイッチ電圧ＳＷのハイレベル期間）は、オフ信号ＯＦＦのパルス生成タイミングが遅いほど長くなり、オフ信号ＯＦＦのパルス生成タイミングが早いほど短くなるように制御される。

【0040】

一方、制御回路１４０は、軽負荷モードにおいて、上述した第１フェイズおよび第２フェイズに加えて、第３フェイズを含むようにスイッチ出力段１１０を制御する。第３フェイズでは、出力トランジスタ１１１および同期整流トランジスタ１１２がオフするので、スイッチ出力段１１０が駆動停止状態（スイッチ電圧ＳＷ≒出力電圧Ｖｏｕｔ）の状態となる。

【0041】

＜軽負荷モードの動作例＞
図３は、軽負荷モードのスイッチング動作を示すタイミングチャートである。図３では、上から順に、スイッチ電圧ＳＷ、インダクタ電流ＩＬ、出力電圧Ｖｏｕｔ、上側制御信号Ｓ１、下側制御信号Ｓ２が描写されている。制御回路１４０は、負荷Ｚに流れる負荷電流Ｉｏｕｔが所定値を下回ると、軽負荷モードを実行する。以下では、軽負荷モードについて、図３に即して具体的に説明する。

【0042】

ロジック回路１４６は、出力電圧Ｖｏｕｔが基準電圧ｓｖまで下がると（図３の時刻ｔ１）、上側制御信号Ｓ１をハイレベルに立ち上げ、下側制御信号Ｓ２をローレベルに立下げる。その結果、上述した第１フェイズの状態になり、出力電圧Ｖｏｕｔは上昇する。

【0043】

出力トランジスタ１１１のオン時間が所定時間経過した時点（図３の時刻ｔ２）で、ロジック回路１４６は、上側制御信号Ｓ１をローレベルに立下げ、下側制御信号Ｓ２をハイレベルに立ち上げる。その結果、上述した第２フェイズの状態になる。

【0044】

インダクタ電流ＩＬが０又は負となった時点（図３の時刻ｔ３）で、ロジック回路１４６は、上側制御信号Ｓ１および下側制御信号Ｓ２をローレベルに立下げる。その結果、上述した第３フェイズの状態になる。以後、出力電圧Ｖｏｕｔは、負荷Ｚに流れる負荷電流Ｉｏｕｔに応じた傾きで緩やかに低下していく。

【0045】

出力電圧Ｖｏｕｔが再び基準電圧ｓｖまで下がると（図３の時刻ｔ１’）、ロジック回路１４６は、上側制御信号Ｓ１をハイレベルに立ち上げ、下側制御信号Ｓ２をローレベルのままにする。その結果、再び上述した第１フェイズの状態になる。これ以降も同様に、制御回路１４０は、軽負荷モードにおいて、第１フェイズ～第３フェイズの状態を上述の順で繰り返すように、スイッチ出力段１１０を制御する。

【0046】

ここで、軽負荷モードにおいて、出力トランジスタ１１１および同期整流トランジスタ１１２のいずれもオフとなった時点（図３、図４の時刻ｔ３）から、次の出力トランジスタ１１１のオンタイミング（図３、図４の時刻ｔ１’）が到来するまでの間を、「オフ期間」と称する。後述する静音軽負荷モードでは、オフ期間中に、出力トランジスタ１１１がオフし、同期整流トランジスタ１１２がオンすることもある。

【0047】

制御回路１４０は、軽負荷モードにおいて、第１フェイズと次の第１フェイズとの時間間隔（図３の時刻ｔ１と時刻ｔ１’との間隔）が所定時間を超えると、すなわち、スイッチング周波数が下限値を下回ると、静音軽負荷モードを有効にする。

【0048】

＜静音軽負荷モードの動作例＞
図４は、静音軽負荷モードにおけるスイッチ出力段１１０のスイッチング動作を示すタイミングチャートである。以下では、静音軽負荷モードについて、本図に即して具体的に説明する。

【0049】

上述した通り、制御回路１４０は、軽負荷モードにおいて、第１フェイズ、第２フェイズ、第３フェイズの順に移行するようにスイッチ出力段１１０を制御する。静音軽負荷モードが有効とされている場合には、制御回路１４０は、オフ期間中（図４の時刻ｔ３から時刻ｔ１’までの期間）に、周期的に同期整流トランジスタ１１２をオンする。

【0050】

より具体的には、第３フェイズの状態になると（図４の時刻ｔ３）、ロジック回路１４６は、所定のタイミング（図４の時刻ｔ４）で、上側制御信号Ｓ１をローレベルのまま、下側制御信号Ｓ２をハイレベルに立ち上げる。その結果、出力トランジスタ１１１はオフしたまま、同期整流トランジスタ１１２がオンする。このときの同期整流トランジスタ１１２のオン時間（図４の時刻ｔ４から時刻ｔ５までの時間）は、第２フェイズでの同期整流トランジスタ１１２のオン時間（図４の時刻ｔ２から時刻ｔ３までの時間）よりも短い。

【0051】

同期整流トランジスタ１１２のオン時間が経過すると（図４の時刻ｔ５）、ロジック回路１４６は、上側制御信号Ｓ１をローレベルのまま、下側制御信号Ｓ２をローレベルに立ち下げる。その結果、出力トランジスタ１１１および同期整流トランジスタ１１２のいずれもが、再びオフとなる。

【0052】

このとき（図４の時刻ｔ５）、出力トランジスタ１１１がオフの状態のまま同期整流トランジスタ１１２がオンからオフに切り替わることで、逆起電力が発生する。より詳細には、時刻ｔ４から時刻ｔ５の間、インダクタ１１３から同期整流トランジスタ１１２を介して接地端に向けたインダクタ電流ＩＬが流れる。すなわち、インダクタ電流ＩＬがゼロ値を下回る。ここで同期整流トランジスタ１１２がオフすると、インダクタ１１３は、自身に発生する逆起電力により、それまでと同じ向き（すなわち負方向）にインダクタ電流ＩＬを流し続けようとする。その結果、スイッチ電圧ＳＷの極性が負から正に切り替わる。

【0053】

このような状態では、コンデンサ１１５に蓄えられた電荷がインダクタ１１３を介して入力側に戻されていることになる。このとき、出力トランジスタ１１１はオフとなっているため、電荷は、出力トランジスタ１１１に内在するボディーダイオード経由で入力側に戻される。

【0054】

逆起電力の大きさは、このときの同期整流トランジスタ１１２のオン時間（時刻ｔ４から時刻ｔ５までの時間）に応じて変化する。より詳細には、同期整流トランジスタ１１２のオン時間が長くなると逆起電力の大きさは大きくなり、オン時間が短くなると逆起電力は小さくなる。

【0055】

ロジック回路１４６は、スイッチ電圧ＳＷがハイレベルの近傍まで上昇し、かつ出力電圧Ｖｏｕｔが基準電圧ｓｖを下回らない範囲で、オフ期間中の同期整流トランジスタ１１２のオン時間（図４の時刻ｔ４から時刻ｔ５の時間）を可変する。ハイレベルの近傍とは、少なくとも、スイッチ電圧ＳＷの上昇によってスイッチング周波数に影響を及ぼす範囲の値である。

【0056】

時刻ｔ５以降も、ロジック回路１４６は、出力帰還制御に基づく出力トランジスタ１１１のオンタイミング（図３の時刻ｔ１’）が到来するまで、周期的に同期整流トランジスタ１１２をオン、オフする。例えば、スイッチング周波数を２５ｋＨｚにする場合、一周期Ｔを４０μｓとして、同期整流トランジスタ１１２をオン、オフする。

【0057】

その間、出力トランジスタ１１１はオフのままとする。このように、オフ期間中に同期整流トランジスタ１１２が周期的にオンすることで、スイッチ出力段１１０の駆動周期が短くなり、スイッチング周波数が上昇する。

【0058】

このように、軽負荷モードにおいて、ロジック回路１４６がオフ期間中に同期整流トランジスタ１１２を周期的にオンすることで、スイッチング周波数が所定の下限値を下回るのを抑制可能になる。このため、この下限値をヒトの可聴帯域よりも大きく設定することで、スイッチング電源１００の音鳴りを抑制することが可能となる。

【0059】

また、静音軽負荷モードにおいて、同期整流トランジスタ１１２のオン時間（図４の時刻ｔ４から時刻ｔ５までの時間）は比較的短く、かつ出力電圧Ｖｏｕｔが基準電圧ｓｖを下回らないようになっている。このため、静音軽負荷モードを実行して同期整流トランジスタ１１２がオンしたことで効率が低下するのを抑制することができる。

【0060】

＜変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本開示の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【0061】

例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。

【0062】

また、例えば、上記実施形態では、静音軽負荷モードにおいて、オフ期間中に同期整流トランジスタ１１２をオフするタイミングで、出力トランジスタ１１１をオフしたままであり、逆起電力によってスイッチ電圧ＳＷをハイレベル近傍まで立ち上げているが、次のように構成することもできる。

【0063】

図５は、静音軽負荷モードにおけるスイッチ出力段１１０のスイッチング動作の変形例のタイミングチャートの一部を拡大した図である。図５に示すように、静音軽負荷モードにおいて、ロジック回路１４６は、オフ期間中に上側制御信号Ｓ１をローレベルにしたまま下側制御信号Ｓ２をハイレベルに立ち上げ（図５の時刻ｔ４）、その後、下側制御信号Ｓ２をローレベルに立下げると共に上側制御信号Ｓ１をハイレベルに立ち上げる（図５の時刻ｔ５）。その結果、出力トランジスタ１１１がオフしたまま同期整流トランジスタ１１２がオンし、その後出力トランジスタ１１１がオンして同期整流トランジスタ１１２がオフする。出力トランジスタ１１１がオンして、同期整流トランジスタ１１２がオフしているとき（図５の時刻ｔ５から時刻ｔ６の間）、スイッチ電圧ＳＷは、入力電圧Ｖｉｎと等しくなり、上述した逆起電力による上昇値（図５のグラフの破線で示す部分）よりも低くなる。

【0064】

その理由は、入力側（入力電圧Ｖｉｎ側）に逆流する電流が、出力トランジスタ１１１のボディーダイオードを介在することなく、出力トランジスタ１１１のソースからドレインを直接通って入力側に流れるからである。すると、ボディーダイオードによる電圧降下の影響を受けることなく、入力側に比較的多くの電流を流すことができる。このため、入力側にバッテリー等の蓄電可能な装置を設けることで、コンデンサ１１５に蓄えられた電荷の多くを回収することが可能になり、より効率性を高めることができる。

【0065】

また、この変形例では、図５に示すように、同期整流トランジスタ１１２をオフすると同時に出力トランジスタ１１１をオンしているが、同期整流トランジスタ１１２のオフを検知したことを契機として制御回路１４０が出力トランジスタ１１１をオンするように構成してもよい。

【0066】

明細書中に開示されている電源制御装置（１４０）は、入力電圧（Ｖｉｎ）から出力電圧（Ｖｏｕｔ）を生成して負荷（Ｚ）に供給するための出力トランジスタ（１１１）及び同期整流トランジスタ（１１２）をそれぞれ駆動するように構成されたドライバ（１４７）と、負荷（Ｚ）が軽いほど出力トランジスタ（１１１）のスイッチング周波数が下がるように出力帰還制御を行う軽負荷モードにおいて、出力トランジスタ（１１１）及び同期整流トランジスタ（１１２）がいずれもオフ状態とされてから出力帰還制御に基づく出力トランジスタ（１１１）のオンタイミングが到来するまでのオフ期間において、スイッチング周波数が所定の下限値を下回らない範囲で同期整流トランジスタ（１１２）を周期的にオンするように構成された制御部（１４５）と、を備える構成（第１の構成）とされている。

【0067】

なお、第１の構成からなる電源制御装置（１４０）において、出力帰還制御に基づく出力トランジスタ（１１１）のオンタイミングは、出力電圧（Ｖｏｕｔ）が基準電圧（ｓｖ）まで下がった時点であり、制御部（１４５）は、オフ期間中の同期整流トランジスタ（１１２）のオンによって出力電圧（Ｖｏｕｔ）が基準電圧（ｓｖ）を下回らないように、オフ期間中の同期整流トランジスタ（１１２）のオン時間を可変するように構成（第２の構成）するとよい。

【0068】

また、第１の構成からなる電源制御装置（１４０）において、制御部（１４５）は、オフ期間中に同期整流トランジスタ（１１２）をオンした後、同期整流トランジスタ（１１２）をオフし、かつ同期整流トランジスタ（１１２）のオフに同期して出力トランジスタ（１１１）をオンするように構成（第３の構成）するとよい。

【0069】

また、第１の構成からなる電源制御装置（１４０）において、下限値は、２５ｋＨｚである構成（第４の構成）にするとよい。

【0070】

また、第１～第４のいずれかの構成からなる電源制御装置（１４０）において、半導体装置（２００）に集積化されている構成（第５の構成）にするとよい。

【0071】

また、明細書中に開示されているスイッチング電源（１００）は、第１～４のいずれかの構成の電源制御装置（１４０）を備える構成（第６の構成）とされている。

【0072】

第１の構成に係る電源制御装置（１４０）によれば、軽負荷モードにおいて、スイッチング周波数が所定の下限値を下回るのを抑制可能になる。このため、下限値をヒトの可聴帯域よりも大きい値に設定することで、ヒトが認識可能な音鳴りの発生を抑制できる。また、負荷（Ｚ）の値を変更したり、出力コンデンサに蓄えられた電荷を強制的に放電したりする構成ではないため、効率低下を抑制することができる。

【0073】

また、第２の構成に係る電源制御装置（１４０）によれば、オフ期間中の同期整流トランジスタ（１１２）のオンによって出力電圧（Ｖｏｕｔ）が基準電圧（ｓｖ）を下回るのを抑制可能になる。このため、軽負荷（Ｚ）時にも関わらず、出力帰還制御に基づく出力トランジスタ（１１１）のオンタイミングが短くなってしまうのを抑制可能になり、効率低下を抑制できる。

【0074】

また、第３の構成に係る電源制御装置（１４０）によれば、出力トランジスタ（１１１）のボディーダイオードを介在することなく、直接出力トランジスタ（１１１）を経由して入力電圧（Ｖｉｎ）側に電流が流れる。このため、流れる電流はボディーダイオードによる電圧降下の影響を受けることないため、より多くの電流を流すことが可能になり、入力電圧（Ｖｉｎ）側にバッテリー等を設ける構成を採用した場合の効率低下を抑制することができる。

【0075】

また、第４の構成に係る電源制御装置（１４０）によれば、スイッチング周波数が一般的なヒトの可聴帯域よりも大きい２５ｋＨｚよりも低くなるのを防ぐことができ、スイッチング電源（１００）の音鳴りを抑制することができる。

【0076】

また、第６の構成に係るスイッチング電源（１００）によれば、効率低下を抑制しつつ音鳴りの発生を抑制可能なスイッチング電源（１００）を提供できる。

【産業上の利用可能性】

【0077】

本明細書中に開示されている電源制御装置は、種々のアプリケーションに搭載されるスイッチング電源の制御主体として利用することで、スイッチング電源の音鳴りを抑制しつつ、スイッチング電源の効率低下を抑制できる。

【符号の説明】

【0078】

１００ スイッチング電源
１１０ スイッチ出力段
１１１ 出力トランジスタ
１１２ 同期整流トランジスタ
１１３ インダクタ
１１４ コンデンサ
１１５ コンデンサ
１２０ 帰還電圧生成回路
１２１ 抵抗
１４０ 制御回路（電源制御装置）
１４５ 信号制御部（制御部）
１４６ ロジック回路
１４７ 駆動回路（ドライバ）
１４７ａ 上側ドライバ
１４７ｂ 下側ドライバ
２００ 半導体装置
ＦＢ 帰還電圧
Ｇ１ 上側ゲート信号
Ｇ２ 下側ゲート信号
ＧＮＤ 接地電圧
ＩＣ 電源制御
ＩＬ インダクタ電流
ＩＮ 入力電圧
Ｉｏｕｔ 負荷電流
Ｓ１ 上側制御信号
Ｓ２ 下側制御信号
ＳＷ スイッチ電圧
Ｔ１～Ｔ３ 外部端子
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｚ 負荷
ｓｖ 基準電圧

【図1】

【図2】

【図3】

【図4】

【図5】