ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024049773
(43)【公開日】2024-04-10
(54)【発明の名称】表示装置の製造装置
(51)【国際特許分類】
H05B 33/10 20060101AFI20240403BHJP
H10K 50/10 20230101ALI20240403BHJP
H10K 59/10 20230101ALI20240403BHJP
H05B 33/12 20060101ALI20240403BHJP
H05B 33/22 20060101ALI20240403BHJP
C23C 14/24 20060101ALI20240403BHJP
【ＦＩ】
H05B33/10
H05B33/14 A
H01L27/32
H05B33/12 B
H05B33/22 Z
H05B33/12 C
C23C14/24 V
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022156210
(22)【出願日】2022-09-29
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】竹中 貴史
(72)【発明者】
【氏名】水越 寛文
(72)【発明者】
【氏名】高山 健
(72)【発明者】
【氏名】濱田 夕慎
【テーマコード（参考）】
3K107
4K029
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC45
3K107DD11
3K107DD21
3K107DD26
3K107DD52
3K107DD71
3K107DD74
3K107DD77
3K107DD89
3K107EE21
3K107EE48
3K107FF06
3K107GG04
3K107GG13
3K107GG21
3K107GG26
3K107GG42
3K107GG43
4K029AA09
4K029AA24
4K029BA62
4K029BB02
4K029BC07
4K029BD01
4K029CA01
4K029DB06
4K029DB14
4K029FA01
4K029GA00
4K029JA01
4K029JA05
4K029KA01
4K029KA09
(57)【要約】
【課題】生産効率の低下を抑制する。
【解決手段】一実施形態によれば、表示装置の製造装置は、処理基板を第１方向に沿って搬送する搬送機構と、前記搬送機構の前記第１方向の上流に連結され、前記処理基板に対して前処理を行う前処理部と、前記搬送機構の前記第１方向の下流に連結され、前記処理基板に対して後処理を行う後処理部と、前記搬送機構の前記第１方向に沿って順に並んだ第１蒸着部、第２蒸着部、第３蒸着部、及び、第４蒸着部と、を備え、前記第１蒸着部は、有機層を形成するための複数の蒸着チャンバーを備え、前記第２蒸着部は、前記有機層の上に上電極を形成するための蒸着チャンバーを備え、前記第３蒸着部は、前記上電極の上に第１透明層を形成するための蒸着チャンバーを備え、前記第４蒸着部は、前記第１透明層の上に、前記第１透明層の屈折率よりも低い屈折率を有する第２透明層を形成するための蒸着チャンバーを備えている。
【選択図】図１９
【解決手段】一実施形態によれば、表示装置の製造装置は、処理基板を第１方向に沿って搬送する搬送機構と、前記搬送機構の前記第１方向の上流に連結され、前記処理基板に対して前処理を行う前処理部と、前記搬送機構の前記第１方向の下流に連結され、前記処理基板に対して後処理を行う後処理部と、前記搬送機構の前記第１方向に沿って順に並んだ第１蒸着部、第２蒸着部、第３蒸着部、及び、第４蒸着部と、を備え、前記第１蒸着部は、有機層を形成するための複数の蒸着チャンバーを備え、前記第２蒸着部は、前記有機層の上に上電極を形成するための蒸着チャンバーを備え、前記第３蒸着部は、前記上電極の上に第１透明層を形成するための蒸着チャンバーを備え、前記第４蒸着部は、前記第１透明層の上に、前記第１透明層の屈折率よりも低い屈折率を有する第２透明層を形成するための蒸着チャンバーを備えている。
【選択図】図１９
【特許請求の範囲】
【請求項1】
基板の上方に位置する下電極と、前記下電極と重なる開口を有するリブと、前記リブの上に位置する下部及び前記下部の上に位置し前記下部の側面から突出した上部を含む隔壁と、を備えた処理基板を第１方向に沿って搬送する搬送機構と、
前記搬送機構の前記第１方向の上流に連結され、前記処理基板に対して前処理を行う前処理部と、
前記搬送機構の前記第１方向の下流に連結され、前記処理基板に対して後処理を行う後処理部と、
前記搬送機構の前記第１方向に沿って順に並んだ第１蒸着部、第２蒸着部、第３蒸着部、及び、第４蒸着部と、を備え、
前記第１蒸着部は、前記開口において前記下電極の上に有機層を形成するための複数の蒸着チャンバーを備え、
前記第２蒸着部は、前記有機層の上に上電極を形成するための蒸着チャンバーを備え、
前記第３蒸着部は、前記上電極の上に第１透明層を形成するための蒸着チャンバーを備え、
前記第４蒸着部は、前記第１透明層の上に、前記第１透明層の屈折率よりも低い屈折率を有する第２透明層を形成するための蒸着チャンバーを備えている、表示装置の製造装置。
前記搬送機構の前記第１方向の上流に連結され、前記処理基板に対して前処理を行う前処理部と、
前記搬送機構の前記第１方向の下流に連結され、前記処理基板に対して後処理を行う後処理部と、
前記搬送機構の前記第１方向に沿って順に並んだ第１蒸着部、第２蒸着部、第３蒸着部、及び、第４蒸着部と、を備え、
前記第１蒸着部は、前記開口において前記下電極の上に有機層を形成するための複数の蒸着チャンバーを備え、
前記第２蒸着部は、前記有機層の上に上電極を形成するための蒸着チャンバーを備え、
前記第３蒸着部は、前記上電極の上に第１透明層を形成するための蒸着チャンバーを備え、
前記第４蒸着部は、前記第１透明層の上に、前記第１透明層の屈折率よりも低い屈折率を有する第２透明層を形成するための蒸着チャンバーを備えている、表示装置の製造装置。
【請求項2】
前記前処理部は、
前記処理基板が搬入される第１ロードロックチャンバーと、
搬入された前記処理基板の乾燥処理を行うベーク部と、
前記下電極の表面を改質するプラズマ処理部と、
前記処理基板をキャリアに固定する固定部と、を備え、
前記搬送機構は、前記処理基板が固定された前記キャリアを前記第１方向に搬送する、請求項１に記載の表示装置の製造装置。
前記処理基板が搬入される第１ロードロックチャンバーと、
搬入された前記処理基板の乾燥処理を行うベーク部と、
前記下電極の表面を改質するプラズマ処理部と、
前記処理基板をキャリアに固定する固定部と、を備え、
前記搬送機構は、前記処理基板が固定された前記キャリアを前記第１方向に搬送する、請求項１に記載の表示装置の製造装置。
【請求項3】
前記後処理部は、
前記処理基板を前記キャリアから取り外す取り外し部と、
前記第２透明層の上に第１無機絶縁層を形成する第１堆積部と、
前記第１無機絶縁層の異方性ドライエッチングを行い、前記第１無機絶縁層の厚さを低減するエッチング部と、
前記第１無機絶縁層の上に第２無機絶縁層を形成する第２堆積部と、
前記処理基板が搬出される第２ロードロックチャンバーと、を備え、
前記第１ロードロックチャンバーから前記第２ロードロックチャンバーに至る前記処理基板の搬送経路は、真空状態に維持されている、請求項２に記載の表示装置の製造装置。
前記処理基板を前記キャリアから取り外す取り外し部と、
前記第２透明層の上に第１無機絶縁層を形成する第１堆積部と、
前記第１無機絶縁層の異方性ドライエッチングを行い、前記第１無機絶縁層の厚さを低減するエッチング部と、
前記第１無機絶縁層の上に第２無機絶縁層を形成する第２堆積部と、
前記処理基板が搬出される第２ロードロックチャンバーと、を備え、
前記第１ロードロックチャンバーから前記第２ロードロックチャンバーに至る前記処理基板の搬送経路は、真空状態に維持されている、請求項２に記載の表示装置の製造装置。
【請求項4】
前記搬送機構は、前記取り外し部において前記処理基板から取り外された前記キャリアを、前記第１方向とは逆向きの第２方向に沿って搬送する、請求項３に記載の表示装置の製造装置。
【請求項5】
前記搬送機構は、前記第１方向に沿って前記処理基板が固定された前記キャリアを搬送するための第１レールと、前記第２方向に沿って前記処理基板は取り外された前記キャリアを搬送するための第２レールと、を備えている、請求項４に記載の表示装置の製造装置。
【請求項6】
前記第１蒸着部は、
正孔注入層を形成する蒸着チャンバーと、
正孔輸送層を形成する蒸着チャンバーと、
電子ブロック層を形成する蒸着チャンバーと、
発光層を形成する蒸着チャンバーと、
正孔ブロック層を形成する蒸着チャンバーと、
ｎ型電荷発生層を形成する蒸着チャンバーと、
ｐ型電荷発生層を形成する蒸着チャンバーと、
電子輸送層を形成する蒸着チャンバーと、
電子注入層を形成する蒸着チャンバーと、
を有している、請求項１に記載の表示装置の製造装置。
正孔注入層を形成する蒸着チャンバーと、
正孔輸送層を形成する蒸着チャンバーと、
電子ブロック層を形成する蒸着チャンバーと、
発光層を形成する蒸着チャンバーと、
正孔ブロック層を形成する蒸着チャンバーと、
ｎ型電荷発生層を形成する蒸着チャンバーと、
ｐ型電荷発生層を形成する蒸着チャンバーと、
電子輸送層を形成する蒸着チャンバーと、
電子注入層を形成する蒸着チャンバーと、
を有している、請求項１に記載の表示装置の製造装置。
【請求項7】
前記第１蒸着部は、
正孔注入層を形成する蒸着チャンバーと、
正孔輸送層を形成する蒸着チャンバーと、
電子ブロック層を形成する蒸着チャンバーと、
第１発光層を形成する蒸着チャンバーと、
前記第１発光層とは異なる波長の光を放つ第２発光層を形成する蒸着チャンバーと、
前記第１発光層及び前記第２発光層とは異なる波長の光を放つ第３発光層を形成する蒸着チャンバーと、
正孔ブロック層を形成する蒸着チャンバーと、
ｎ型電荷発生層を形成する蒸着チャンバーと、
ｐ型電荷発生層を形成する蒸着チャンバーと、
電子輸送層を形成する蒸着チャンバーと、
電子注入層を形成する蒸着チャンバーと、
を有している、請求項１に記載の表示装置の製造装置。
正孔注入層を形成する蒸着チャンバーと、
正孔輸送層を形成する蒸着チャンバーと、
電子ブロック層を形成する蒸着チャンバーと、
第１発光層を形成する蒸着チャンバーと、
前記第１発光層とは異なる波長の光を放つ第２発光層を形成する蒸着チャンバーと、
前記第１発光層及び前記第２発光層とは異なる波長の光を放つ第３発光層を形成する蒸着チャンバーと、
正孔ブロック層を形成する蒸着チャンバーと、
ｎ型電荷発生層を形成する蒸着チャンバーと、
ｐ型電荷発生層を形成する蒸着チャンバーと、
電子輸送層を形成する蒸着チャンバーと、
電子注入層を形成する蒸着チャンバーと、
を有している、請求項１に記載の表示装置の製造装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置の製造装置に関する。
【背景技術】
【0002】
近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、薄膜トランジスタを含む画素回路と、画素回路に接続された下電極と、下電極を覆う有機層と、有機層を覆う上電極と、を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。
このような表示素子を形成するための製造装置において、生産効率の低下を抑制することが要求されている。
このような表示素子を形成するための製造装置において、生産効率の低下を抑制することが要求されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０００－１９５６７７号公報
【特許文献2】特開２００４－２０７２１７号公報
【特許文献3】特開２００８－１３５３２５号公報
【特許文献4】特開２００９－３２６７３号公報
【特許文献5】特開２０１０－１１８１９１号公報
【特許文献6】国際公開第２０１８／１７９３０８号
【特許文献7】米国特許出願公開第２０２２／００７７２５１号明細書
【特許文献8】特表２０１７―５０６７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、生産効率の低下を抑制することが可能な表示装置の製造装置を提供することにある。
【課題を解決するための手段】
【0005】
一実施形態によれば、表示装置の製造装置は、
基板の上方に位置する下電極と、前記下電極と重なる開口を有するリブと、前記リブの上に位置する下部及び前記下部の上に位置し前記下部の側面から突出した上部を含む隔壁と、を備えた処理基板を第１方向に沿って搬送する搬送機構と、前記搬送機構の前記第１方向の上流に連結され、前記処理基板に対して前処理を行う前処理部と、前記搬送機構の前記第１方向の下流に連結され、前記処理基板に対して後処理を行う後処理部と、前記搬送機構の前記第１方向に沿って順に並んだ第１蒸着部、第２蒸着部、第３蒸着部、及び、第４蒸着部と、を備え、前記第１蒸着部は、前記開口において前記下電極の上に有機層を形成するための複数の蒸着チャンバーを備え、前記第２蒸着部は、前記有機層の上に上電極を形成するための蒸着チャンバーを備え、前記第３蒸着部は、前記上電極の上に第１透明層を形成するための蒸着チャンバーを備え、前記第４蒸着部は、前記第１透明層の上に、前記第１透明層の屈折率よりも低い屈折率を有する第２透明層を形成するための蒸着チャンバーを備えている。
基板の上方に位置する下電極と、前記下電極と重なる開口を有するリブと、前記リブの上に位置する下部及び前記下部の上に位置し前記下部の側面から突出した上部を含む隔壁と、を備えた処理基板を第１方向に沿って搬送する搬送機構と、前記搬送機構の前記第１方向の上流に連結され、前記処理基板に対して前処理を行う前処理部と、前記搬送機構の前記第１方向の下流に連結され、前記処理基板に対して後処理を行う後処理部と、前記搬送機構の前記第１方向に沿って順に並んだ第１蒸着部、第２蒸着部、第３蒸着部、及び、第４蒸着部と、を備え、前記第１蒸着部は、前記開口において前記下電極の上に有機層を形成するための複数の蒸着チャンバーを備え、前記第２蒸着部は、前記有機層の上に上電極を形成するための蒸着チャンバーを備え、前記第３蒸着部は、前記上電極の上に第１透明層を形成するための蒸着チャンバーを備え、前記第４蒸着部は、前記第１透明層の上に、前記第１透明層の屈折率よりも低い屈折率を有する第２透明層を形成するための蒸着チャンバーを備えている。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0008】
なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向と称し、Ｙ軸に沿った方向を第２方向と称し、Ｚ軸に沿った方向を第３方向と称する。第３方向Ｚと平行に各種要素を見ることを平面視という。
【0009】
本実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
【0010】
図１は、表示装置ＤＳＰの構成例を示す図である。
表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡと、を有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡと、を有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
【0011】
本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
【0012】
表示領域ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、第１色の副画素ＳＰ１、第２色の副画素ＳＰ２、及び、第３色の副画素ＳＰ３を含む。第１色、第２色、及び、第３色は、互いに異なる色である。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。
【0013】
副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子２０と、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２及び駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
【0014】
画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極及びドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極及びキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極及びドレイン電極の一方は電源線ＰＬ及びキャパシタ４に接続され、他方は表示素子２０のアノードに接続されている。
【0015】
なお、画素回路１の構成は図示した例に限らない。例えば、画素回路１は、より多くの薄膜トランジスタ及びキャパシタを備えてもよい。
【0016】
表示素子２０は、発光素子としての有機発光ダイオード（ＯＬＥＤ）であり、有機ＥＬ素子と称する場合がある。
【0017】
周辺領域ＳＡには、詳述しないが、ＩＣチップやフレキシブルプリント回路基板を接続するための端子が設けられている。
【0018】
図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。
図２の例においては、副画素ＳＰ２及び副画素ＳＰ３が第２方向Ｙに並んでいる。さらに、副画素ＳＰ２及び副画素ＳＰ３がそれぞれ副画素ＳＰ１と第１方向Ｘに並んでいる。
図２の例においては、副画素ＳＰ２及び副画素ＳＰ３が第２方向Ｙに並んでいる。さらに、副画素ＳＰ２及び副画素ＳＰ３がそれぞれ副画素ＳＰ１と第１方向Ｘに並んでいる。
【0019】
副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２及び副画素ＳＰ３が第２方向Ｙに交互に配置された列と、複数の副画素ＳＰ１が第２方向Ｙに配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。
【0020】
なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは図２の例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３が第１方向Ｘに順に並んでいてもよい。
【0021】
表示領域ＤＡには、リブ５及び隔壁６が配置されている。リブ５は、副画素ＳＰ１，ＳＰ２，ＳＰ３においてそれぞれ開口ＡＰ１，ＡＰ２，ＡＰ３を有している。
【0022】
隔壁６は、平面視においてリブ５と重なっている。隔壁６は、第１方向Ｘに延びる複数の第１隔壁６ｘと、第２方向Ｙに延びる複数の第２隔壁６ｙと、を有している。複数の第１隔壁６ｘは、第２方向Ｙに隣り合う開口ＡＰ２，ＡＰ３の間、及び、第２方向Ｙに隣り合う２つの開口ＡＰ１の間にそれぞれ配置されている。第２隔壁６ｙは、第１方向Ｘに隣り合う開口ＡＰ１，ＡＰ２の間、及び、第１方向Ｘに隣り合う開口ＡＰ１，ＡＰ３の間にそれぞれ配置されている。
【0023】
図２の例においては、第１隔壁６ｘ及び第２隔壁６ｙは、互いに接続されている。これにより、隔壁６は、全体として開口ＡＰ１，ＡＰ２，ＡＰ３を囲う格子状に形成されている。隔壁６は、リブ５と同様に副画素ＳＰ１，ＳＰ２，ＳＰ３において開口を有するということもできる。
【0024】
副画素ＳＰ１，ＳＰ２，ＳＰ３は、表示素子２０として、それぞれ表示素子２０１，２０２，２０３を備えている。
副画素ＳＰ１は、開口ＡＰ１とそれぞれ重なる下電極ＬＥ１、上電極ＵＥ１及び有機層ＯＲ１を備えている。副画素ＳＰ２は、開口ＡＰ２とそれぞれ重なる下電極ＬＥ２、上電極ＵＥ２及び有機層ＯＲ２を備えている。副画素ＳＰ３は、開口ＡＰ３とそれぞれ重なる下電極ＬＥ３、上電極ＵＥ３及び有機層ＯＲ３を備えている。
副画素ＳＰ１は、開口ＡＰ１とそれぞれ重なる下電極ＬＥ１、上電極ＵＥ１及び有機層ＯＲ１を備えている。副画素ＳＰ２は、開口ＡＰ２とそれぞれ重なる下電極ＬＥ２、上電極ＵＥ２及び有機層ＯＲ２を備えている。副画素ＳＰ３は、開口ＡＰ３とそれぞれ重なる下電極ＬＥ３、上電極ＵＥ３及び有機層ＯＲ３を備えている。
【0025】
図２の例においては、下電極ＬＥ１、ＬＥ２、ＬＥ３の外形は点線で示し、有機層ＯＲ１、ＯＲ２、ＯＲ３、及び、上電極ＵＥ１、ＵＥ２、ＵＥ３の外形は一点鎖線で示している。下電極ＬＥ１、ＬＥ２、ＬＥ３のそれぞれの周縁部は、リブ５に重なっている。なお、図示した下電極、有機層、上電極のそれぞれの外形は、正確な形状を反映したものとは限らない。
【0026】
下電極ＬＥ１、上電極ＵＥ１、及び、有機層ＯＲ１は、副画素ＳＰ１の表示素子２０１を構成する。下電極ＬＥ２、上電極ＵＥ２、及び、有機層ＯＲ２は、副画素ＳＰ２の表示素子２０２を構成する。下電極ＬＥ３、上電極ＵＥ３、及び、有機層ＯＲ３は、副画素ＳＰ３の表示素子２０３を構成する。
【0027】
下電極ＬＥ１、ＬＥ２、ＬＥ３は、例えば、表示素子のアノードに相当する。上電極ＵＥ１、ＵＥ２、ＵＥ３は、表示素子のカソード、あるいは、共通電極に相当する。
【0028】
下電極ＬＥ１は、コンタクトホールＣＨ１を通じて副画素ＳＰ１の画素回路１（図１参照）に接続されている。下電極ＬＥ２は、コンタクトホールＣＨ２を通じて副画素ＳＰ２の画素回路１に接続されている。下電極ＬＥ３は、コンタクトホールＣＨ３を通じて副画素ＳＰ３の画素回路１に接続されている。
【0029】
図２の例においては、開口ＡＰ１の面積が開口ＡＰ２の面積よりも大きく、開口ＡＰ２の面積が開口ＡＰ３の面積よりも大きい。換言すると、開口ＡＰ１から露出した下電極ＬＥ１の面積は開口ＡＰ２から露出した下電極ＬＥ２の面積よりも大きく、開口ＡＰ２から露出した下電極ＬＥ２の面積は開口ＡＰ３から露出した下電極ＬＥ３の面積よりも大きい。
【0030】
例えば、副画素ＳＰ１の表示素子２０１は、青波長域の光を放つように構成される。また、副画素ＳＰ２の表示素子２０２は、緑波長域の光を放つように構成され、また、副画素ＳＰ３の表示素子２０３は、赤波長域の光を放つように構成される。
【0031】
図３は、図２中のＡ－Ｂ線に沿う表示装置ＤＳＰの概略的な断面図である。
上述の基板１０の上に回路層１１が配置されている。回路層１１は、図１に示した画素回路１などの各種回路や、走査線ＧＬ、信号線ＳＬ、電源線ＰＬなどの各種配線を含む。回路層１１は、絶縁層１２により覆われている。絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。
上述の基板１０の上に回路層１１が配置されている。回路層１１は、図１に示した画素回路１などの各種回路や、走査線ＧＬ、信号線ＳＬ、電源線ＰＬなどの各種配線を含む。回路層１１は、絶縁層１２により覆われている。絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。
【0032】
下電極ＬＥ１，ＬＥ２，ＬＥ３は、絶縁層１２の上に配置されている。リブ５は、絶縁層１２及び下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、リブ５により覆われている。つまり、下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、絶縁層１２とリブ５との間に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３のうち、互いに隣接する下電極の間では、絶縁層１２がリブ５により覆われている。
【0033】
隔壁６は、リブ５の上に配置された下部（茎）６１と、下部６１の上に配置された上部（笠）６２と、を含む。図の左側に示した隔壁６の下部６１は、開口ＡＰ１と開口ＡＰ２との間に位置している。図の右側に示した隔壁６の下部６１は、開口ＡＰ２と開口ＡＰ３との間に位置している。上部６２は、下部６１よりも大きい幅を有している。これにより、上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状ということもできる。上部６２のうち、下部６１よりも開口ＡＰ１に向かって突出した部分は突出部６２１と称し、下部６１よりも開口ＡＰ２に向かって突出した部分は突出部６２２と称し、下部６１よりも開口ＡＰ３に向かって突出した部分は突出部６２３と称する。
【0034】
有機層ＯＲ１は、開口ＡＰ１を通じて下電極ＬＥ１に接触し、下電極ＬＥ１を覆うとともに、リブ５の一部に重なっている。上電極ＵＥ１は、下電極ＬＥ１と対向するとともに、有機層ＯＲ１の上に配置されている。さらに、上電極ＵＥ１は、下部６１の側面に接触している。有機層ＯＲ１及び上電極ＵＥ１は、上部６２よりも下方に位置している。
【0035】
有機層ＯＲ２は、開口ＡＰ２を通じて下電極ＬＥ２に接触し、下電極ＬＥ２を覆うとともに、リブ５の一部に重なっている。上電極ＵＥ２は、下電極ＬＥ２と対向するとともに、有機層ＯＲ２の上に配置されている。さらに、上電極ＵＥ２は、下部６１の側面に接触している。有機層ＯＲ２及び上電極ＵＥ２は、上部６２よりも下方に位置している。
【0036】
有機層ＯＲ３は、開口ＡＰ３を通じて下電極ＬＥ３に接触し、下電極ＬＥ３を覆うとともに、リブ５の一部に重なっている。上電極ＵＥ３は、下電極ＬＥ３と対向するとともに、有機層ＯＲ３の上に配置されている。さらに、上電極ＵＥ３は、下部６１の側面に接触している。有機層ＯＲ３及び上電極ＵＥ３は、上部６２よりも下方に位置している。
【0037】
副画素ＳＰ１，ＳＰ２，ＳＰ３は、さらに、有機層ＯＲ１，ＯＲ２，ＯＲ３の発光層が発する光の光学特性を調整するためのキャップ層（光学調整層）ＣＰ１、ＣＰ２、ＣＰ３を含む。
キャップ層ＣＰ１は、開口ＡＰ１に位置し、上部６２よりも下方に位置し、上電極ＵＥ１の上に配置されている。キャップ層ＣＰ２は、開口ＡＰ２に位置し、上部６２よりも下方に位置し、上電極ＵＥ２の上に配置されている。キャップ層ＣＰ３は、開口ＡＰ３に位置し、上部６２よりも下方に位置し、上電極ＵＥ３の上に配置されている。
キャップ層ＣＰ１は、開口ＡＰ１に位置し、上部６２よりも下方に位置し、上電極ＵＥ１の上に配置されている。キャップ層ＣＰ２は、開口ＡＰ２に位置し、上部６２よりも下方に位置し、上電極ＵＥ２の上に配置されている。キャップ層ＣＰ３は、開口ＡＰ３に位置し、上部６２よりも下方に位置し、上電極ＵＥ３の上に配置されている。
【0038】
副画素ＳＰ１，ＳＰ２，ＳＰ３には、封止層ＳＥ１，ＳＥ２，ＳＥ３がそれぞれ配置されている。
封止層ＳＥ１は、キャップ層ＣＰ１、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ１の各部材を連続的に覆っている。封止層ＳＥ２は、キャップ層ＣＰ２、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ２の各部材を連続的に覆っている。封止層ＳＥ３は、キャップ層ＣＰ３、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ３の各部材を連続的に覆っている。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、保護層１３により覆われている。保護層１３は、封止層１４により覆われている。
封止層ＳＥ１は、キャップ層ＣＰ１、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ１の各部材を連続的に覆っている。封止層ＳＥ２は、キャップ層ＣＰ２、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ２の各部材を連続的に覆っている。封止層ＳＥ３は、キャップ層ＣＰ３、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ３の各部材を連続的に覆っている。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、保護層１３により覆われている。保護層１３は、封止層１４により覆われている。
【0039】
図示した例では、有機層ＯＲ１の一部、上電極ＵＥ１の一部、及び、キャップ層ＣＰ１の一部は、隔壁６と封止層ＳＥ１との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。
また、有機層ＯＲ２の一部、上電極ＵＥ２の一部、及び、キャップ層ＣＰ２の一部は、隔壁６と封止層ＳＥ２との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。
また、有機層ＯＲ３の一部、上電極ＵＥ３の一部、及び、キャップ層ＣＰ３の一部は、隔壁６と封止層ＳＥ３との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。
また、有機層ＯＲ２の一部、上電極ＵＥ２の一部、及び、キャップ層ＣＰ２の一部は、隔壁６と封止層ＳＥ２との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。
また、有機層ＯＲ３の一部、上電極ＵＥ３の一部、及び、キャップ層ＣＰ３の一部は、隔壁６と封止層ＳＥ３との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。
【0040】
絶縁層１２は、有機絶縁層である。リブ５、及び、封止層ＳＥ１，ＳＥ２，ＳＥ３は、無機絶縁層である。
【0041】
リブ５は、無機絶縁材料の一例であるシリコン窒化物（ＳｉＮｘ）で形成されている。なお、リブ５は、他の無機絶縁材料として、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）、または、酸化アルミニウム（Ａｌ２Ｏ３）のいずれかの単層体として形成されてもよい。また、リブ５は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層、及び、酸化アルミニウム層のうちの少なくとも２つの組合せによる積層体として形成されてもよい。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、例えば、同一の無機絶縁材料で形成されている。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、無機絶縁材料の一例であるシリコン窒化物（ＳｉＮｘ）で形成されている。なお、封止層ＳＥ１，ＳＥ２，ＳＥ３は、他の無機絶縁材料として、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）、または、酸化アルミニウム（Ａｌ２Ｏ３）のいずれかの単層体として形成されてもよい。また、封止層ＳＥ１，ＳＥ２，ＳＥ３は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層、及び、酸化アルミニウム層のうちの少なくとも２つの組合せによる積層体として形成されてもよい。このため、封止層ＳＥ１，ＳＥ２，ＳＥ３は、リブ５と同一材料で形成される場合があり得る。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、例えば、同一の無機絶縁材料で形成されている。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、無機絶縁材料の一例であるシリコン窒化物（ＳｉＮｘ）で形成されている。なお、封止層ＳＥ１，ＳＥ２，ＳＥ３は、他の無機絶縁材料として、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）、または、酸化アルミニウム（Ａｌ２Ｏ３）のいずれかの単層体として形成されてもよい。また、封止層ＳＥ１，ＳＥ２，ＳＥ３は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層、及び、酸化アルミニウム層のうちの少なくとも２つの組合せによる積層体として形成されてもよい。このため、封止層ＳＥ１，ＳＥ２，ＳＥ３は、リブ５と同一材料で形成される場合があり得る。
【0042】
隔壁６の下部６１は、導電材料によって形成され、上電極ＵＥ１，ＵＥ２，ＵＥ３と電気的に接続されている。隔壁６の下部６１及び上部６２がいずれも導電材料によって形成されてもよい。
【0043】
リブ５の厚さは、隔壁６や絶縁層１２の厚さに比べて十分に小さい。一例では、リブ５の厚さは、２００ｎｍ以上かつ４００ｎｍ以下である。
隔壁６の下部６１の厚さ（リブ５の上面から上部６２の下面までの厚さ）は、リブ５の厚さより大きい。
封止層ＳＥ１の厚さ、封止層ＳＥ２の厚さ、及び、封止層ＳＥ３の厚さは、ほぼ同等であり、例えば、１μｍ程度である。
隔壁６の下部６１の厚さ（リブ５の上面から上部６２の下面までの厚さ）は、リブ５の厚さより大きい。
封止層ＳＥ１の厚さ、封止層ＳＥ２の厚さ、及び、封止層ＳＥ３の厚さは、ほぼ同等であり、例えば、１μｍ程度である。
【0044】
下電極ＬＥ１，ＬＥ２，ＬＥ３は、ＩＴＯなどの透明導電材料で形成されてもよいし、銀（Ａｇ）などの金属材料と透明導電材料との積層構造を有してもよい。上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えばマグネシウム及び銀の合金（ＭｇＡｇ）などの金属材料で形成されている。上電極ＵＥ１，ＵＥ２，ＵＥ３は、ＩＴＯなどの透明導電材料で形成されてもよい。
【0045】
有機層ＯＲ１，ＯＲ２，ＯＲ３の各々は、正孔注入層、正孔輸送層、電子ブロック層、正孔ブロック層、電子輸送層、電子注入層などの複数の機能層を含む。また、有機層ＯＲ１は、発光層ＥＭ１を含む。有機層ＯＲ２は、発光層ＥＭ２を含む。発光層ＥＭ２は、発光層ＥＭ１とは異なる材料で形成されている。有機層ＯＲ３は、発光層ＥＭ３を含む。発光層ＥＭ３は、発光層ＥＭ１及びＥＭ２とは異なる材料で形成されている。
【0046】
発光層ＥＭ１を形成する材料、発光層ＥＭ２を形成する材料、及び、発光層ＥＭ３を形成する材料は、互いに異なる波長域の光を放つ材料である。
一例では、発光層ＥＭ１は、青波長域の光を放つ材料によって形成され、発光層ＥＭ２は、緑波長域の光を放つ材料によって形成され、発光層ＥＭ３は、赤波長域の光を放つ材料によって形成されている。
一例では、発光層ＥＭ１は、青波長域の光を放つ材料によって形成され、発光層ＥＭ２は、緑波長域の光を放つ材料によって形成され、発光層ＥＭ３は、赤波長域の光を放つ材料によって形成されている。
【0047】
キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、例えば、透明な薄膜の多層体によって形成されている。多層体は、薄膜として、有機材料によって形成された薄膜を含んでいる。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極ＵＥ１、ＵＥ２、ＵＥ３の材料とは異なり、また、封止層ＳＥ１、ＳＥ２、ＳＥ３の材料とも異なる。
【0048】
保護層１３は、透明な有機絶縁層である。封止層１４は、透明な無機絶縁層である。封止層１４は、無機絶縁材料の一例であるシリコン窒化物（ＳｉＮｘ）で形成されている。
【0049】
隔壁６には、共通電圧が供給されている。この共通電圧は、下部６１の側面に接触した上電極ＵＥ１，ＵＥ２，ＵＥ３にそれぞれ供給される。下電極ＬＥ１，ＬＥ２，ＬＥ３には、副画素ＳＰ１，ＳＰ２，ＳＰ３がそれぞれ有する画素回路１を通じて画素電圧が供給される。
【0050】
下電極ＬＥ１と上電極ＵＥ１の間に電位差が形成されると、有機層ＯＲ１のうちの発光層ＥＭ１が青波長域の光を放つ。下電極ＬＥ２と上電極ＵＥ２の間に電位差が形成されると、有機層ＯＲ２のうちの発光層ＥＭ２が緑波長域の光を放つ。下電極ＬＥ３と上電極ＵＥ３の間に電位差が形成されると、有機層ＯＲ３のうちの発光層ＥＭ３が赤波長域の光を放つ。
【0051】
図４は、表示素子２０１乃至２０３の構成の一例を示す図である。
なお、ここでは、下電極がアノードに相当し、上電極がカソードに相当する場合を例について説明する。
なお、ここでは、下電極がアノードに相当し、上電極がカソードに相当する場合を例について説明する。
【0052】
表示素子２０１は、下電極ＬＥ１と上電極ＵＥ１との間に有機層ＯＲ１を含む。
有機層ＯＲ１において、正孔注入層ＨＩＬ１、正孔輸送層ＨＴＬ１、電子ブロック層ＥＢＬ１、発光層ＥＭ１、正孔ブロック層ＨＢＬ１、電子輸送層ＥＴＬ１、及び、電子注入層ＥＩＬ１は、この順に積層されている。
キャップ層ＣＰ１は、第１透明層ＴＬ１１及び第２透明層ＴＬ１２を含む。第１透明層ＴＬ１１は、上電極ＵＥ１の上に配置されている。第２透明層ＴＬ１２は、第１透明層ＴＬ１１の上に配置されている。封止層ＳＥ１は、第２透明層ＴＬ１２の上に配置されている。
有機層ＯＲ１において、正孔注入層ＨＩＬ１、正孔輸送層ＨＴＬ１、電子ブロック層ＥＢＬ１、発光層ＥＭ１、正孔ブロック層ＨＢＬ１、電子輸送層ＥＴＬ１、及び、電子注入層ＥＩＬ１は、この順に積層されている。
キャップ層ＣＰ１は、第１透明層ＴＬ１１及び第２透明層ＴＬ１２を含む。第１透明層ＴＬ１１は、上電極ＵＥ１の上に配置されている。第２透明層ＴＬ１２は、第１透明層ＴＬ１１の上に配置されている。封止層ＳＥ１は、第２透明層ＴＬ１２の上に配置されている。
【0053】
表示素子２０２は、下電極ＬＥ２と上電極ＵＥ２との間に有機層ＯＲ２を含む。
有機層ＯＲ２において、正孔注入層ＨＩＬ２、正孔輸送層ＨＴＬ２、電子ブロック層ＥＢＬ２、発光層ＥＭ２、正孔ブロック層ＨＢＬ２、電子輸送層ＥＴＬ２、及び、電子注入層ＥＩＬ２は、この順に積層されている。一例では、正孔輸送層ＨＴＬ２の厚さＴ２は、正孔輸送層ＨＴＬ１の厚さＴ１より大きい。
キャップ層ＣＰ２は、第１透明層ＴＬ２１及び第２透明層ＴＬ２２を含む。第１透明層ＴＬ２１は、上電極ＵＥ２の上に配置されている。第２透明層ＴＬ２２は、第１透明層ＴＬ２１の上に配置されている。封止層ＳＥ２は、第２透明層ＴＬ２２の上に配置されている。
有機層ＯＲ２において、正孔注入層ＨＩＬ２、正孔輸送層ＨＴＬ２、電子ブロック層ＥＢＬ２、発光層ＥＭ２、正孔ブロック層ＨＢＬ２、電子輸送層ＥＴＬ２、及び、電子注入層ＥＩＬ２は、この順に積層されている。一例では、正孔輸送層ＨＴＬ２の厚さＴ２は、正孔輸送層ＨＴＬ１の厚さＴ１より大きい。
キャップ層ＣＰ２は、第１透明層ＴＬ２１及び第２透明層ＴＬ２２を含む。第１透明層ＴＬ２１は、上電極ＵＥ２の上に配置されている。第２透明層ＴＬ２２は、第１透明層ＴＬ２１の上に配置されている。封止層ＳＥ２は、第２透明層ＴＬ２２の上に配置されている。
【0054】
表示素子２０３は、下電極ＬＥ３と上電極ＵＥ３との間に有機層ＯＲ３を含む。
有機層ＯＲ３において、正孔注入層ＨＩＬ３、正孔輸送層ＨＴＬ３、電子ブロック層ＥＢＬ３、発光層ＥＭ３、正孔ブロック層ＨＢＬ３、電子輸送層ＥＴＬ３、及び、電子注入層ＥＩＬ３は、この順に積層されている。一例では、正孔輸送層ＨＴＬ３の厚さＴ３は、正孔輸送層ＨＴＬ２の厚さＴ２より大きい。
キャップ層ＣＰ３は、第１透明層ＴＬ３１及び第２透明層ＴＬ３２を含む。第１透明層ＴＬ３１は、上電極ＵＥ３の上に配置されている。第２透明層ＴＬ３２は、第１透明層ＴＬ３１の上に配置されている。封止層ＳＥ３は、第２透明層ＴＬ３２の上に配置されている。
有機層ＯＲ３において、正孔注入層ＨＩＬ３、正孔輸送層ＨＴＬ３、電子ブロック層ＥＢＬ３、発光層ＥＭ３、正孔ブロック層ＨＢＬ３、電子輸送層ＥＴＬ３、及び、電子注入層ＥＩＬ３は、この順に積層されている。一例では、正孔輸送層ＨＴＬ３の厚さＴ３は、正孔輸送層ＨＴＬ２の厚さＴ２より大きい。
キャップ層ＣＰ３は、第１透明層ＴＬ３１及び第２透明層ＴＬ３２を含む。第１透明層ＴＬ３１は、上電極ＵＥ３の上に配置されている。第２透明層ＴＬ３２は、第１透明層ＴＬ３１の上に配置されている。封止層ＳＥ３は、第２透明層ＴＬ３２の上に配置されている。
【0055】
第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１は、第１有機材料によって形成された透明な有機層であり、また、上電極ＵＥ１、ＵＥ２、ＵＥ３よりも大きい屈折率を有する高屈折率層である。一例では、第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１の屈折率は、１．７以上であり、２．０以下である。
【0056】
第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２は、第２有機材料によって形成された透明な有機層であり、第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１よりも小さい屈折率を有する低屈折率層である。一例では、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２の屈折率は、１．３以上であり、１．６以下である。
【0057】
なお、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２に接する封止層ＳＥ１、ＳＥ２、ＳＥ３の屈折率は、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２の屈折率よりも大きい。一例では、封止層ＳＥ１、ＳＥ２、ＳＥ３の屈折率は、１．７以上であり、２．０以下である。
【0058】
第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２を形成するため第２有機材料としては、主鎖が炭素によって構成され、置換基にフッ素を含むフッ素系樹脂が好適である。第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２は、蒸着法により形成することができる。このような第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２の厚さは、例えば、２０ｎｍ～５００ｎｍである。
【0059】
第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１は、互いに離間しており、それぞれ個別に形成される。このため、第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１のすべてが同一材料で形成される場合があり得るし、第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１のうちの１つの透明層が他の２つの透明層とは異なる材料で形成される場合があり得るし、第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１のすべてが互いに異なる材料で形成される場合があり得る。
【0060】
第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２は、互いに離間しており、それぞれ個別に形成される。このため、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２のすべてが同一材料で形成される場合があり得るし、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２のうちの１つの透明層が他の２つの透明層とは異なる材料で形成される場合があり得るし、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２のすべてが互いに異なる材料で形成される場合があり得る。
【0061】
第１透明層ＴＬ１１、ＴＬ２１、ＴＬ３１の各々の厚さは、すべてが同一である場合があり得るし、互いに異なる場合があり得る。
また、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２の各々の厚さは、すべてが同一である場合があり得るし、互いに異なる場合があり得る。
また、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２の各々の厚さは、すべてが同一である場合があり得るし、互いに異なる場合があり得る。
【0062】
一例では、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２の各々の厚さはすべて同一であり、青用の表示素子２０１における第１透明層ＴＬ１１の厚さは、赤用の表示素子２０３における第１透明層ＴＬ３１の厚さより小さい。
そして、表示素子２０１においては、第２透明層ＴＬ１２の厚さは第１透明層ＴＬ１１の厚さより大きい。また、表示素子２０３においては、第１透明層ＴＬ３１の厚さは第２透明層ＴＬ３２の厚さより小さい。
そして、表示素子２０１においては、第２透明層ＴＬ１２の厚さは第１透明層ＴＬ１１の厚さより大きい。また、表示素子２０３においては、第１透明層ＴＬ３１の厚さは第２透明層ＴＬ３２の厚さより小さい。
【0063】
なお、第２透明層ＴＬ１２、ＴＬ２２、ＴＬ３２は、フッ化リチウムなどの無機材料によって形成されてもよい。
【0064】
キャップ層ＣＰ１乃至ＣＰ３のすべての層構成が同一である場合があり得るし、キャップ層ＣＰ１乃至ＣＰ３のうちの１つキャップ層の層構成が他の２つのキャップ層の層構成とは異なる場合があり得るし、キャップ層ＣＰ１乃至ＣＰ３のすべての層構成が互いに異なる場合もあり得る。
また、キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、３層以上の積層体であってもよい。
また、キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、３層以上の積層体であってもよい。
【0065】
有機層ＯＲ１、ＯＲ２、ＯＲ３は、上記した機能層の他に、必要に応じてキャリア発生層などの他の機能層を含んでいてもよいし、上記した機能層の少なくとも１つが省略されてもよい。
【0066】
正孔輸送層ＨＴＬ１、ＨＴＬ２、ＨＴＬ３の各々は、一例では、図中に点線で示すように、互いに異なる材料で形成した２つの薄膜の多層体であるが、単一材料で形成した単層体であってもよい。
【0067】
本明細書において、図４に示す表示素子２０１乃至２０３の構成をシングル構成と称する。
【0068】
図５は、表示素子２０１乃至２０３の構成の他の例を示す図である。
なお、ここでは、下電極がアノードに相当し、上電極がカソードに相当する場合を例について説明する。
なお、ここでは、下電極がアノードに相当し、上電極がカソードに相当する場合を例について説明する。
【0069】
表示素子２０１は、下電極ＬＥ１と上電極ＵＥ１との間に有機層ＯＲ１を含む。
有機層ＯＲ１において、正孔注入層ＨＩＬ１、正孔輸送層ＨＴＬ１１、電子ブロック層ＥＢＬ１１、発光層ＥＭ１１、正孔ブロック層ＨＢＬ１１、ｎ型電荷発生層ｎＣＧＬ１、ｐ型電荷発生層ｐＣＧＬ１、正孔輸送層ＨＴＬ１２、正孔輸送層ＨＴＬ１３、電子ブロック層ＥＢＬ１２、発光層ＥＭ１２、正孔ブロック層ＨＢＬ１２、電子輸送層ＥＴＬ１、及び、電子注入層ＥＩＬ１は、この順に積層されている。
有機層ＯＲ１において、正孔注入層ＨＩＬ１、正孔輸送層ＨＴＬ１１、電子ブロック層ＥＢＬ１１、発光層ＥＭ１１、正孔ブロック層ＨＢＬ１１、ｎ型電荷発生層ｎＣＧＬ１、ｐ型電荷発生層ｐＣＧＬ１、正孔輸送層ＨＴＬ１２、正孔輸送層ＨＴＬ１３、電子ブロック層ＥＢＬ１２、発光層ＥＭ１２、正孔ブロック層ＨＢＬ１２、電子輸送層ＥＴＬ１、及び、電子注入層ＥＩＬ１は、この順に積層されている。
【0070】
正孔輸送層ＨＴＬ１１及びＨＴＬ１２は、例えば、同一材料によって形成されている。正孔輸送層ＨＴＬ１２及びＨＴＬ１３は、例えば、異なる材料によって形成されている。
【0071】
電子ブロック層ＥＢＬ１１及びＥＢＬ１２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。
【0072】
発光層ＥＭ１１及びＥＭ１２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。これらの発光層ＥＭ１１及びＥＭ１２は、図３に示した発光層ＥＭ１に相当する。
【0073】
正孔ブロック層ＨＢＬ１１及びＨＢＬ１２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。
【0074】
ｎ型電荷発生層ｎＣＧＬ１は、発光層ＥＭ１１に電子を供給する機能層である。
ｐ型電荷発生層ｐＣＧＬ１は、発光層ＥＭ１２に正孔を供給する機能層である。
ｐ型電荷発生層ｐＣＧＬ１は、発光層ＥＭ１２に正孔を供給する機能層である。
【0075】
第１透明層ＴＬ１１及び第２透明層ＴＬ１２を含むキャップ層ＣＰ１は、上電極ＵＥ１の上に配置されている。封止層ＳＥ１は、第２透明層ＴＬ１２の上に配置されている。
【0076】
表示素子２０２は、下電極ＬＥ２と上電極ＵＥ２との間に有機層ＯＲ２を含む。
有機層ＯＲ２において、正孔注入層ＨＩＬ２、正孔輸送層ＨＴＬ２１、電子ブロック層ＥＢＬ２１、発光層ＥＭ２１、正孔ブロック層ＨＢＬ２１、ｎ型電荷発生層ｎＣＧＬ２、ｐ型電荷発生層ｐＣＧＬ２、正孔輸送層ＨＴＬ２２、正孔輸送層ＨＴＬ２３、電子ブロック層ＥＢＬ２２、発光層ＥＭ２２、正孔ブロック層ＨＢＬ２２、電子輸送層ＥＴＬ２、及び、電子注入層ＥＩＬ２は、この順に積層されている。
有機層ＯＲ２において、正孔注入層ＨＩＬ２、正孔輸送層ＨＴＬ２１、電子ブロック層ＥＢＬ２１、発光層ＥＭ２１、正孔ブロック層ＨＢＬ２１、ｎ型電荷発生層ｎＣＧＬ２、ｐ型電荷発生層ｐＣＧＬ２、正孔輸送層ＨＴＬ２２、正孔輸送層ＨＴＬ２３、電子ブロック層ＥＢＬ２２、発光層ＥＭ２２、正孔ブロック層ＨＢＬ２２、電子輸送層ＥＴＬ２、及び、電子注入層ＥＩＬ２は、この順に積層されている。
【0077】
正孔輸送層ＨＴＬ２１及びＨＴＬ２２は、例えば、同一材料によって形成されている。正孔輸送層ＨＴＬ２２及びＨＴＬ２３は、例えば、異なる材料によって形成されている。一例では、正孔輸送層ＨＴＬ２１の厚さＴ２１は、正孔輸送層ＨＴＬ１１の厚さＴ１１より大きい。また、正孔輸送層ＨＴＬ２２及びＨＴＬ２３の厚さＴ２２は、正孔輸送層ＨＴＬ１２及びＨＴＬ１３の厚さＴ１２より大きい。
【0078】
電子ブロック層ＥＢＬ２１及びＥＢＬ２２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。
【0079】
発光層ＥＭ２１及びＥＭ２２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。これらの発光層ＥＭ２１及びＥＭ２２は、図３に示した発光層ＥＭ２に相当する。
【0080】
正孔ブロック層ＨＢＬ２１及びＨＢＬ２２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。
【0081】
ｎ型電荷発生層ｎＣＧＬ２は、発光層ＥＭ２１に電子を供給する機能層である。
ｐ型電荷発生層ｐＣＧＬ２は、発光層ＥＭ２２に正孔を供給する機能層である。
ｐ型電荷発生層ｐＣＧＬ２は、発光層ＥＭ２２に正孔を供給する機能層である。
【0082】
第１透明層ＴＬ２１及び第２透明層ＴＬ２２を含むキャップ層ＣＰ２は、上電極ＵＥ２の上に配置されている。封止層ＳＥ２は、第２透明層ＴＬ２２の上に配置されている。
【0083】
表示素子２０３は、下電極ＬＥ３と上電極ＵＥ３との間に有機層ＯＲ３を含む。
有機層ＯＲ３において、正孔注入層ＨＩＬ３、正孔輸送層ＨＴＬ３１、電子ブロック層ＥＢＬ３１、発光層ＥＭ３１、正孔ブロック層ＨＢＬ３１、ｎ型電荷発生層ｎＣＧＬ３、ｐ型電荷発生層ｐＣＧＬ３、正孔輸送層ＨＴＬ３２、正孔輸送層ＨＴＬ３３、電子ブロック層ＥＢＬ３２、発光層ＥＭ３２、正孔ブロック層ＨＢＬ３２、電子輸送層ＥＴＬ３、及び、電子注入層ＥＩＬ３は、この順に積層されている。
有機層ＯＲ３において、正孔注入層ＨＩＬ３、正孔輸送層ＨＴＬ３１、電子ブロック層ＥＢＬ３１、発光層ＥＭ３１、正孔ブロック層ＨＢＬ３１、ｎ型電荷発生層ｎＣＧＬ３、ｐ型電荷発生層ｐＣＧＬ３、正孔輸送層ＨＴＬ３２、正孔輸送層ＨＴＬ３３、電子ブロック層ＥＢＬ３２、発光層ＥＭ３２、正孔ブロック層ＨＢＬ３２、電子輸送層ＥＴＬ３、及び、電子注入層ＥＩＬ３は、この順に積層されている。
【0084】
正孔輸送層ＨＴＬ３１及びＨＴＬ３２は、例えば、同一材料によって形成されている。正孔輸送層ＨＴＬ３２及びＨＴＬ３３は、例えば、異なる材料によって形成されている。一例では、正孔輸送層ＨＴＬ３１の厚さＴ３１は、正孔輸送層ＨＴＬ２１の厚さＴ２１より大きい。また、正孔輸送層ＨＴＬ３２及びＨＴＬ３３の厚さＴ３２は、正孔輸送層ＨＴＬ２２及びＨＴＬ２３の厚さＴ２２より大きい。
【0085】
電子ブロック層ＥＢＬ３１及びＥＢＬ３２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。
【0086】
発光層ＥＭ３１及びＥＭ３２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。これらの発光層ＥＭ３１及びＥＭ３２は、図３に示した発光層ＥＭ３に相当する。
【0087】
正孔ブロック層ＨＢＬ３１及びＨＢＬ３２は、例えば同一材料によって形成されるが、異なる材料によって形成されてもよい。
【0088】
ｎ型電荷発生層ｎＣＧＬ３は、発光層ＥＭ３１に電子を供給する機能層である。
ｐ型電荷発生層ｐＣＧＬ３は、発光層ＥＭ３２に正孔を供給する機能層である。
ｐ型電荷発生層ｐＣＧＬ３は、発光層ＥＭ３２に正孔を供給する機能層である。
【0089】
第１透明層ＴＬ３１及び第２透明層ＴＬ３２を含むキャップ層ＣＰ３は、上電極ＵＥ３の上に配置されている。封止層ＳＥ３は、第２透明層ＴＬ３２の上に配置されている。
【0090】
本明細書において、図５に示す表示素子２０１乃至２０３の構成をタンデム構成と称する。
【0091】
次に、表示装置ＤＳＰの製造方法の一例について説明する。
【0092】
図６は、表示装置ＤＳＰの製造方法の一例を説明するためのフロー図である。
ここに示す製造方法は、大別して、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３を有する処理基板ＳＵＢを用意する工程（ステップＳＴ１）と、副画素ＳＰ１の表示素子２０１を形成する工程（ステップＳＴ２）と、副画素ＳＰ２の表示素子２０２を形成する工程（ステップＳＴ３）と、副画素ＳＰ３の表示素子２０３を形成する工程（ステップＳＴ４）と、を含む。
ここに示す製造方法は、大別して、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３を有する処理基板ＳＵＢを用意する工程（ステップＳＴ１）と、副画素ＳＰ１の表示素子２０１を形成する工程（ステップＳＴ２）と、副画素ＳＰ２の表示素子２０２を形成する工程（ステップＳＴ３）と、副画素ＳＰ３の表示素子２０３を形成する工程（ステップＳＴ４）と、を含む。
【0093】
ステップＳＴ１においては、まず、基板１０の上に、副画素ＳＰ１の下電極ＬＥ１、副画素ＳＰ２の下電極ＬＥ２、副画素ＳＰ３の下電極ＬＥ３、リブ５、及び、隔壁６を形成した処理基板ＳＵＢを用意する。図３に示したように、基板１０と下電極ＬＥ１、ＬＥ２、ＬＥ３との間には、回路層１１及び絶縁層１２も形成される。
【0094】
ステップＳＴ２においては、まず、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３に亘って、発光層ＥＭ１を含む第１薄膜３１を形成する（ステップＳＴ２１）。第１薄膜３１は、図３に示した有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、及び、封止層ＳＥ１の積層体である。その後、第１薄膜３１の上に所定の形状にパターニングされた第１レジスト４１を形成する（ステップＳＴ２２）。その後、第１レジスト４１をマスクとしたエッチングにより第１薄膜３１の一部を除去する（ステップＳＴ２３）。このとき、例えば、副画素ＳＰ２及び副画素ＳＰ３に配置された第１薄膜３１が除去される。その後、第１レジスト４１を除去する（ステップＳＴ２４）。これにより、副画素ＳＰ１が形成される。副画素ＳＰ１は、所定の形状の第１薄膜３１を有する表示素子２０１を備える。
【0095】
ステップＳＴ３においては、まず、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３に亘って、発光層ＥＭ２を含む第２薄膜３２を形成する（ステップＳＴ３１）。第２薄膜３２は、図３に示した有機層ＯＲ２、上電極ＵＥ２、キャップ層ＣＰ２、及び、封止層ＳＥ２の積層体である。その後、第２薄膜３２の上に所定の形状にパターニングされた第２レジスト４２を形成する（ステップＳＴ３２）。その後、第２レジスト４２をマスクとしたエッチングにより第２薄膜３２の一部を除去する（ステップＳＴ３３）。このとき、例えば、副画素ＳＰ１及び副画素ＳＰ３に配置された第２薄膜３２が除去される。その後、第２レジスト４２を除去する（ステップＳＴ３４）。これにより、副画素ＳＰ２が形成される。副画素ＳＰ２は、所定の形状の第２薄膜３２を有する表示素子２０２を備える。
【0096】
ステップＳＴ４においては、まず、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３に亘って、発光層ＥＭ３を含む第３薄膜３３を形成する（ステップＳＴ４１）。第３薄膜３３は、図３に示した有機層ＯＲ３、上電極ＵＥ３、キャップ層ＣＰ３、及び、封止層ＳＥ３の積層体である。その後、第３薄膜３３の上に所定の形状にパターニングされた第３レジスト４３を形成する（ステップＳＴ４２）。その後、第３レジスト４３をマスクとしたエッチングにより第３薄膜３３の一部を除去する（ステップＳＴ４３）。このとき、例えば、副画素ＳＰ１及び副画素ＳＰ２に配置された第３薄膜３３が除去される。その後、第３レジスト４３を除去する（ステップＳＴ４４）。これにより、副画素ＳＰ３が形成される。副画素ＳＰ３は、所定の形状の第３薄膜３３を有する表示素子２０３を備える。
【0097】
なお、第２薄膜３２、第２レジスト４２、第３薄膜３３、及び、第３レジスト４３の詳細な図示は省略する。
【0098】
【0099】
まず、ステップＳＴ１においては、図７に示すように、処理基板ＳＵＢを用意する。処理基板ＳＵＢを用意する工程は、基板１０の上に回路層１１を形成する工程と、回路層１１の上に絶縁層１２を形成する工程と、絶縁層１２の上に、副画素ＳＰ１の下電極ＬＥ１、副画素ＳＰ２の下電極ＬＥ２、副画素ＳＰ３の下電極ＬＥ３を形成する工程と、下電極ＬＥ１、ＬＥ２、ＬＥ３の各々と重なる開口ＡＰ１、ＡＰ２、ＡＰ３を有するリブ５を形成する工程と、リブ５の上に配置された下部６１及び下部６１の上に配置され下部６１の側面から突出した上部６２を含む隔壁６を形成する工程と、を含む。リブ５は、例えばシリコン窒化物で形成する。隔壁６のうち、少なくとも下部６１は、導電材料で形成する。なお、図８乃至図１８の各図においては、絶縁層１２よりも下層の基板１０及び回路層１１の図示を省略する。
【0100】
【0101】
第１薄膜３１を形成する工程は、例えば、以下の通りである。
【0102】
まず、図８に示すように、処理基板ＳＵＢの上に、発光層ＥＭ１を含む有機層ＯＲ１を形成する。
有機層ＯＲ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の上にそれぞれ形成されるとともに、隔壁６の上にも形成されている。有機層ＯＲ１のうち、上部６２の上に形成された部分は、下電極ＬＥ１、ＬＥ２、ＬＥ３の上に形成された部分から離間している。有機層ＯＲ１の発光層ＥＭ１及び各種機能層は、蒸着法により形成される。
有機層ＯＲ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の上にそれぞれ形成されるとともに、隔壁６の上にも形成されている。有機層ＯＲ１のうち、上部６２の上に形成された部分は、下電極ＬＥ１、ＬＥ２、ＬＥ３の上に形成された部分から離間している。有機層ＯＲ１の発光層ＥＭ１及び各種機能層は、蒸着法により形成される。
【0103】
【0104】
続いて、図９に示すように、有機層ＯＲ１の上に、上電極ＵＥ１を形成する。
上電極ＵＥ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、有機層ＯＲ１の上にそれぞれ形成され、リブ５を覆い、隔壁６の下部６１に接している。また、上電極ＵＥ１は、上部６２の直上において、有機層ＯＲ１の上にも形成されている。上電極ＵＥ１のうち、上部６２の直上に形成された部分は、下電極ＬＥ１、ＬＥ２、ＬＥ３の直上に形成された部分から離間している。上電極ＵＥ１は、蒸着法により、マグネシウム及び銀の合金で形成される。
上電極ＵＥ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、有機層ＯＲ１の上にそれぞれ形成され、リブ５を覆い、隔壁６の下部６１に接している。また、上電極ＵＥ１は、上部６２の直上において、有機層ＯＲ１の上にも形成されている。上電極ＵＥ１のうち、上部６２の直上に形成された部分は、下電極ＬＥ１、ＬＥ２、ＬＥ３の直上に形成された部分から離間している。上電極ＵＥ１は、蒸着法により、マグネシウム及び銀の合金で形成される。
【0105】
続いて、図１０に示すように、上電極ＵＥ１の上にキャップ層ＣＰ１の第１透明層ＴＬ１１を形成する。
第１透明層ＴＬ１１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、上電極ＵＥ１の上にそれぞれ形成されるとともに、上部６２の直上において、上電極ＵＥ１の上にも形成されている。第１透明層ＴＬ１１のうち、上部６２の直上に形成された部分は、下電極ＬＥ１、ＬＥ２、ＬＥ３の直上に形成された部分から離間している。第１透明層ＴＬ１１は、蒸着法により、第１有機材料で形成される。
第１透明層ＴＬ１１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、上電極ＵＥ１の上にそれぞれ形成されるとともに、上部６２の直上において、上電極ＵＥ１の上にも形成されている。第１透明層ＴＬ１１のうち、上部６２の直上に形成された部分は、下電極ＬＥ１、ＬＥ２、ＬＥ３の直上に形成された部分から離間している。第１透明層ＴＬ１１は、蒸着法により、第１有機材料で形成される。
【0106】
続いて、図１１に示すように、第１透明層ＴＬ１１の上にキャップ層ＣＰ１の第２透明層ＴＬ１２を形成する。
【0107】
第２透明層ＴＬ１２は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、第１透明層ＴＬ１１の上にそれぞれ形成されるとともに、上部６２の直上において、第１透明層ＴＬ１１の上にも形成されている。第２透明層ＴＬ１２のうち、上部６２の直上に形成された部分は、下電極ＬＥ１、ＬＥ２、ＬＥ３の直上に形成された部分から離間している。第２透明層ＴＬ１２は、蒸着法により、例えば第２有機材料で形成される。第２有機材料は、第１有機材料とは異なる材料である。また、第２有機材料の屈折率は、第１有機材料の屈折率より低い。
これらの第１透明層ＴＬ１１及び第２透明層ＴＬ１２の積層体は、キャップ層ＣＰ１を形成する。
これらの第１透明層ＴＬ１１及び第２透明層ＴＬ１２の積層体は、キャップ層ＣＰ１を形成する。
【0108】
続いて、図１２に示すように、第２透明層ＴＬ１２の上に封止層ＳＥ１を形成する。つまり、図示した例では、第１薄膜３１は、有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、及び、封止層ＳＥ１を含む。
【0109】
封止層ＳＥ１は、第２透明層ＴＬ１２、及び、隔壁６を覆うように形成されている。つまり、封止層ＳＥ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、第２透明層ＴＬ１２の上にそれぞれ形成されるとともに、上部６２の直上において、第２透明層ＴＬ１２の上にも形成されている。しかも、封止層ＳＥ１は、隔壁６の下部６１も接している。封止層ＳＥ１において、上部６２の直上に形成された部分は、各下電極の直上に形成された部分と繋がっている。
【0110】
【0111】
まず、図１３の上段に示すように、第１無機絶縁層ＩＬ１を形成する。第１無機絶縁層ＩＬ１は、ＣＶＤ法（Ｃｈｅｍｉｃａｌ－Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、シリコン窒化物で形成される。
【0112】
副画素ＳＰ１に位置する第１無機絶縁層ＩＬ１に着目すると、第１無機絶縁層ＩＬ１は、キャップ層ＣＰ１に接し、隔壁６の下部６１の側面に接し、また、隔壁６の上部６２に接している。また、第１無機絶縁層ＩＬ１は、上部６２の下方に、閉じた空隙Ｖを有している。下電極ＬＥ１の直上において、第１無機絶縁層ＩＬ１の厚さＴ１０１は、例えば３μｍである。
【0113】
その後、図１３の中段に示すように、レジストを介することなく、第１無機絶縁層ＩＬ１の全体の異方性ドライエッチングを行う。異方性ドライエッチングでは、等方性ドライエッチングと比較して、サイドエッチングが進行しにくい。このため、下電極ＬＥ１、ＬＥ２の直上に位置する第１無機絶縁層ＩＬ１の厚さが低減し、また、隔壁６の上部６２の直上に位置する第１無機絶縁層ＩＬ１の厚さが低減し、さらには、空隙Ｖの先端側の第１無機絶縁層ＩＬ１が除去され、空隙Ｖが開放される。異方性ドライエッチングを行った後、下電極ＬＥ１の直上において、第１無機絶縁層ＩＬ１の厚さＴ１０２は、例えば０．３μｍである。
【0114】
なお、隔壁６の上部６２の下方に位置する第１無機絶縁層ＩＬ１は、ほとんど除去されない。つまり、異方性ドライエッチングを行った後において、第１無機絶縁層ＩＬ１は、隔壁６の下部６１の側面、及び、隔壁６の上部６２の底面を覆っている。
【0115】
その後、図１３の下段に示すように、第１無機絶縁層ＩＬ１の上に第２無機絶縁層ＩＬ２を形成する。第２無機絶縁層ＩＬ２は、第１無機絶縁層ＩＬ１と同一材料で形成する。つまり、第２無機絶縁層ＩＬ２は、ＣＶＤ法により、シリコン窒化物で形成される。第１無機絶縁層ＩＬ１及び第２無機絶縁層ＩＬ２が同一材料で形成された場合、両者の界面はほとんど認識されない。つまり、図１２に示した封止層ＳＥ１は、第１無機絶縁層ＩＬ１及び第２無機絶縁層ＩＬ２の積層体であるが、単一層とみなすことができる。このため、封止層ＳＥ１の内部での不所望な光の反射や散乱が抑制される。
【0116】
また、図示した例では、封止層ＳＥ１は、上部６２の下方に、空隙を含まない。このように、封止層ＳＥ１が空隙を含まないことにより、空隙を起点としたクラックを防止することができる。なお、封止層ＳＥ１は、図１３の上段に示した空隙Ｖよりも小さい空隙を含む場合があり得る。
【0117】
続いて、ステップＳＴ２２においては、図１４に示すように、封止層ＳＥ１の上のパターニングした第１レジスト４１を形成する。第１レジスト４１は、副画素ＳＰ１の第１薄膜３１を覆い、副画素ＳＰ２及び副画素ＳＰ３の第１薄膜３１を露出する。つまり、第１レジスト４１は、下電極ＬＥ１の直上に位置する封止層ＳＥ１に重なっている。また、第１レジスト４１は、副画素ＳＰ１から隔壁６の上方に延出している。副画素ＳＰ１と副画素ＳＰ２との間の隔壁６の直上において、第１レジスト４１は、副画素ＳＰ１側（図の左側）に配置され、副画素ＳＰ２側（図の右側）では封止層ＳＥ１を露出している。また、第１レジスト４１は、副画素ＳＰ２及び副画素ＳＰ３において、封止層ＳＥ１を露出している。
【0118】
その後、ステップＳＴ２３においては、図１５乃至図１７に示すように、第１レジスト４１をマスクとしてエッチングを行い、第１レジスト４１から露出した副画素ＳＰ２及び副画素ＳＰ３の第１薄膜３１を除去し、副画素ＳＰ１に第１薄膜３１が残留する。
【0119】
第１薄膜３１を除去する工程は、例えば、以下の通りである。
まず、図１５に示すように、第１レジスト４１をマスクとして利用し、ドライエッチングを行い、第１レジスト４１から露出した封止層ＳＥ１を除去する。これにより、キャップ層ＣＰ１のうち、一部の第２透明層ＴＬ１２が封止層ＳＥ１から露出する。
まず、図１５に示すように、第１レジスト４１をマスクとして利用し、ドライエッチングを行い、第１レジスト４１から露出した封止層ＳＥ１を除去する。これにより、キャップ層ＣＰ１のうち、一部の第２透明層ＴＬ１２が封止層ＳＥ１から露出する。
【0120】
その後、図１６に示すように、第１レジスト４１をマスクとして利用し、アッシング（酸素プラズマを照射するドライエッチング）を行い、封止層ＳＥ１から露出した第２透明層ＴＬ１２を除去する。
これに続いて、第１レジスト４１をマスクとして利用し、アッシングを行い、第２透明層ＴＬ１２から露出した第１透明層ＴＬ１１を除去する。これにより、一部の上電極ＵＥ１がキャップ層ＣＰ１から露出する。
これに続いて、第１レジスト４１をマスクとして利用し、アッシングを行い、第２透明層ＴＬ１２から露出した第１透明層ＴＬ１１を除去する。これにより、一部の上電極ＵＥ１がキャップ層ＣＰ１から露出する。
【0121】
その後、図１７に示すように、第１レジスト４１をマスクとして利用し、ウエットエッチングを行い、第１透明層ＴＬ１１から露出した上電極ＵＥ１を除去する。
その後、第１レジスト４１をマスクとして利用し、アッシングを行い、上電極ＵＥ１から露出した有機層ＯＲ１を除去する。
これにより、副画素ＳＰ２において下電極ＬＥ２が露出し、また、下電極ＬＥ２を囲むリブ５が露出する。また、副画素ＳＰ３において下電極ＬＥ３が露出し、また、下電極ＬＥ３を囲むリブ５が露出する。また、副画素ＳＰ１と副画素ＳＰ２との間の隔壁６において、副画素ＳＰ２側が露出する。また、副画素ＳＰ２と副画素ＳＰ３との間の隔壁６が露出する。
その後、第１レジスト４１をマスクとして利用し、アッシングを行い、上電極ＵＥ１から露出した有機層ＯＲ１を除去する。
これにより、副画素ＳＰ２において下電極ＬＥ２が露出し、また、下電極ＬＥ２を囲むリブ５が露出する。また、副画素ＳＰ３において下電極ＬＥ３が露出し、また、下電極ＬＥ３を囲むリブ５が露出する。また、副画素ＳＰ１と副画素ＳＰ２との間の隔壁６において、副画素ＳＰ２側が露出する。また、副画素ＳＰ２と副画素ＳＰ３との間の隔壁６が露出する。
【0122】
その後、ステップＳＴ２４においては、図１８に示すように、第１レジスト４１を除去する。これにより、副画素ＳＰ１の封止層ＳＥ１が露出する。これらのステップＳＴ２１乃至ＳＴ２４を経て、副画素ＳＰ１において、表示素子２０１が形成される。表示素子２０１は、下電極ＬＥ１、発光層ＥＭ１を含む有機層ＯＲ１、上電極ＵＥ１、第１透明層ＴＬ１１、及び、第２透明層ＴＬ１２によって構成される。また、表示素子２０１は、封止層ＳＥ１によって覆われている。
【0123】
副画素ＳＰ１と副画素ＳＰ２との間の隔壁６の上には、発光層ＥＭ１を含む有機層ＯＲ１、上電極ＵＥ１、第１透明層ＴＬ１１、第２透明層ＴＬ１２、及び、封止層ＳＥ１の積層体が形成される。隔壁６の上の積層体は、表示素子２０１を構成する有機層ＯＲ１、上電極ＵＥ１、第１透明層ＴＬ１１、第２透明層ＴＬ１２、及び、封止層ＳＥ１からそれぞれ離間している。また、隔壁６のうち、副画素ＳＰ１の側の部分は、封止層ＳＥ１で覆われる。なお、図１８に示した隔壁６上の積層体は、完全に除去される場合があり得る。
【0124】
図６に示したステップＳＴ３１乃至ＳＴ３４は、上記のステップＳＴ２１乃至ＳＴ２４と同様である。これらのステップＳＴ３１乃至ＳＴ３４を経て、図３に示した副画素ＳＰ２において、表示素子２０２が形成される。表示素子２０２は、下電極ＬＥ２、発光層ＥＭ２を含む有機層ＯＲ２、上電極ＵＥ２、第１透明層ＴＬ２１、及び、第２透明層ＴＬ２２によって構成される。また、表示素子２０２は、封止層ＳＥ２によって覆われている。
【0125】
図６に示したステップＳＴ４１乃至ＳＴ４４も、上記のステップＳＴ２１乃至ＳＴ２４と同様である。これらのステップＳＴ４１乃至ＳＴ４４を経て、図３に示した副画素ＳＰ３において、表示素子２０３が形成される。表示素子２０３は、下電極ＬＥ３、発光層ＥＭ３を含む有機層ＯＲ３、上電極ＵＥ３、第１透明層ＴＬ３１、及び、第２透明層ＴＬ３２によって構成される。また、表示素子２０３は、封止層ＳＥ３によって覆われている。
【0126】
本実施形態によれば、表示素子２０１乃至２０３の各々は、光学調整層として機能するキャップ層ＣＰ１乃至ＣＰ３をそれぞれ備えている。このため、発光層ＥＭ１乃至ＥＭ３でそれぞれ放射された光は、キャップ層ＣＰ１乃至ＣＰ３を構成する第１透明層と第２透明層との界面で反射され、上電極で再び反射される。このような反射光の干渉を利用したマイクロキャビティ効果により、１つの表示素子当たりの光取出効率を向上することができる。
【0127】
次に、表示装置ＤＳＰの製造装置について説明する。ここでは、一例として、図５に示したタンデム構成の表示素子２０１を形成するための製造装置１００について説明する。なお、タンデム構成の表示素子２０２及び２０３を形成するための製造装置は、ここに説明する製造装置１００と同様に構成することができる。
【0128】
図１９は、製造装置１００の一構成例を説明するための図である。
製造装置１００は、図６を参照して説明した第１薄膜３１を形成する工程（ステップＳＴ２１）で適用される。製造装置１００に搬入される処理基板ＳＵＢには、マスクは設置されていない。また、製造装置１００の内部において、処理基板ＳＵＢにマスクが設置されることもない。
製造装置１００は、図６を参照して説明した第１薄膜３１を形成する工程（ステップＳＴ２１）で適用される。製造装置１００に搬入される処理基板ＳＵＢには、マスクは設置されていない。また、製造装置１００の内部において、処理基板ＳＵＢにマスクが設置されることもない。
【0129】
製造装置１００は、前処理部１００Ａと、第１蒸着部１００Ｂと、第２蒸着部１００Ｃと、第３蒸着部１００Ｄと、第４蒸着部１００Ｅと、後処理部１００Ｆと、搬送機構Ｔと、を備えている。前処理部１００Ａは、搬送機構Ｔの第１方向（図中の実線の矢印）ＴＡに沿った上流に連結されている。後処理部１００Ｆは、搬送機構Ｔの第１方向ＴＡに沿った下流に連結されている。
【0130】
前処理部１００Ａは、処理基板ＳＵＢに対して所定の前処理を行うように構成されている。前処理部１００Ａは、第１ロードロックチャンバー１０１と、ベーク部１０２と、移送チャンバー１０３と、プラズマ処理部１０４と、固定部１０５と、を備えている。
【0131】
第１ロードロックチャンバー１０１は、ステップＳＴ１で説明した下電極、リブ、隔壁などを備えた処理基板ＳＵＢが水平に搬入された後に、チャンバーの内部を減圧する真空ポンプを備えている。
【0132】
ベーク部１０２は、第１ロードロックチャンバー１０１及び移送チャンバー１０３に連結されたハンドリングチャンバー１０６と、ハンドリングチャンバー１０６に連結された複数のベークチャンバー１０７と、を備えている。
【0133】
ハンドリングチャンバー１０６は、ゲートバルブＶ１を介して第１ロードロックチャンバー１０１に連結されている。第１ロードロックチャンバー１０１に搬入された処理基板ＳＵＢを取り出してベークチャンバー１０７に搬送し、また、ベークチャンバー１０７に搬送された処理基板ＳＵＢを取り出して移送チャンバー１０３に搬送する搬送ロボットを備えている。ベークチャンバー１０７は、洗浄された処理基板ＳＵＢを低温で加熱し、処理基板ＳＵＢから水分を除去する加熱機構を備えている。
【0134】
プラズマ処理部１０４は、移送チャンバー１０３及び固定部１０５に連結されたハンドリングチャンバー１０８と、ハンドリングチャンバー１０８に連結された複数のプラズマチャンバー１０９と、を備えている。
【0135】
ハンドリングチャンバー１０８は、移送チャンバー１０３に搬送された処理基板ＳＵＢを取り出してプラズマチャンバー１０９に搬送し、また、プラズマチャンバー１０９に搬送された処理基板ＳＵＢを取り出して固定部１０５に搬送する搬送ロボットを備えている。プラズマチャンバー１０９は、処理基板ＳＵＢにプラズマを照射して、下電極ＬＥ１、ＬＥ２、ＬＥ３の表面を改質するプラズマ源を備えている。
【0136】
固定部１０５は、ハンドリングチャンバー１０８により搬送された処理基板ＳＵＢを静電チャックにより専用のキャリアＣＲに固定する機構を備えている。また、図示した例では、固定部１０５は、水平に搬送された処理基板ＳＵＢを９０度回転させ、垂直に立ち上げる縦起こし機構を備えている。固定部１０５は、処理基板ＳＵＢが固定されたキャリアＣＲを搬送機構Ｔに搬送する。
【0137】
搬送機構Ｔは、第１搬送部Ｔ１０と、第２搬送部Ｔ２０と、第３搬送部Ｔ３０と、方向転換部１１１及び１１２と、を備えている。第１搬送部Ｔ１０は、固定部１０５及び方向転換部１１１に連結されている。第２搬送部Ｔ２０は、方向転換部１１１及び１１２に連結されている。第３搬送部Ｔ３０は、方向転換部１１２及び後処理部１００Ｆの取り外し部１４１に連結されている。
【0138】
第１搬送部Ｔ１０は、第１レールＲ１１と、第２レールＲ１２と、を備えている。
第２搬送部Ｔ２０は、第１レールＲ２１と、第２レールＲ２２と、を備えている。
第３搬送部Ｔ３０は、第１レールＲ３１と、第２レールＲ３２と、を備えている。
第２搬送部Ｔ２０は、第１レールＲ２１と、第２レールＲ２２と、を備えている。
第３搬送部Ｔ３０は、第１レールＲ３１と、第２レールＲ３２と、を備えている。
【0139】
第１レールＲ１１、Ｒ２１、Ｒ３１は、図中の実線で示す第１方向ＴＡに沿って、処理基板ＳＵＢが固定されたキャリアＣＲを搬送するために設けられている。
第２レールＲ１２、Ｒ２２、Ｒ３２は、図中の一点鎖線で示す第２方向ＴＢに沿って、処理基板ＳＵＢから取り外されたキャリアＣＲを搬送するために設けられている。第２方向ＴＢは、第１方向ＴＡとは逆向きの方向である。
第２レールＲ１２、Ｒ２２、Ｒ３２は、図中の一点鎖線で示す第２方向ＴＢに沿って、処理基板ＳＵＢから取り外されたキャリアＣＲを搬送するために設けられている。第２方向ＴＢは、第１方向ＴＡとは逆向きの方向である。
【0140】
図示した例では、方向転換部１１１及び１１２は、キャリアＣＲの搬送方向を９０°転換するように構成されている。
【0141】
搬送機構Ｔは、前処理部１００Ａから搬送された処理基板ＳＵＢ及びキャリアＣＲを受け取り、第１方向ＴＡに沿って搬送し、後処理部１００Ｆに搬送するように構成されている。また、搬送機構Ｔは、後処理部１００Ｆから搬送されたキャリアＣＲを受け取り、第２方向ＴＢに沿って搬送し、前処理部１００Ａに搬送するように構成されている。
【0142】
また、搬送機構Ｔは、方向転換部１１１に連結された格納部１７１と、方向転換部１１２に連結された格納部１７２と、を備えている。格納部１７１及び１７２は、例えば製造装置１００のメンテナンスの際に、キャリアＣＲを一時的に格納するために設けられている。
【0143】
第１蒸着部１００Ｂ、第２蒸着部１００Ｃ、第３蒸着部１００Ｄ、及び、第４蒸着部１００Ｅは、搬送機構Ｔの第１方向ＴＡに沿って順に並んでいる。つまり、第１蒸着部１００Ｂは第１方向ＴＡに沿った上流に位置し、第４蒸着部１００Ｅは第１方向ＴＡに沿った下流に位置している。
【0144】
第１蒸着部１００Ｂは、図８を参照して説明したように、処理基板ＳＵＢにおいて下電極ＬＥ１、ＬＥ２、ＬＥ３の上に有機層ＯＲ１を形成するための複数の蒸着チャンバー１２１乃至１３４を備えている。
蒸着チャンバー１２１乃至１３１は、第１搬送部Ｔ１０の第１方向ＴＡに沿って順に並んでいる。
蒸着チャンバー１３２乃至１３４は、第３搬送部Ｔ３０の第１方向ＴＡに沿って順に並んでいる。
蒸着チャンバー１２１乃至１３１は、第１搬送部Ｔ１０の第１方向ＴＡに沿って順に並んでいる。
蒸着チャンバー１３２乃至１３４は、第３搬送部Ｔ３０の第１方向ＴＡに沿って順に並んでいる。
【0145】
蒸着チャンバー１２１は、下電極ＬＥ１、ＬＥ２、ＬＥ３の上に、正孔注入層ＨＩＬ１を形成するように構成されている。
蒸着チャンバー１２２は、正孔注入層ＨＩＬ１の上に、正孔輸送層ＨＴＬ１１を形成するように構成されている。
蒸着チャンバー１２３は、正孔輸送層ＨＴＬ１１の上に、電子ブロック層ＥＢＬ１１を形成するように構成されている。
蒸着チャンバー１２２は、正孔注入層ＨＩＬ１の上に、正孔輸送層ＨＴＬ１１を形成するように構成されている。
蒸着チャンバー１２３は、正孔輸送層ＨＴＬ１１の上に、電子ブロック層ＥＢＬ１１を形成するように構成されている。
【0146】
蒸着チャンバー１２４は、電子ブロック層ＥＢＬ１１の上に、発光層ＥＭ１１を形成するように構成されている。
蒸着チャンバー１２５は、発光層ＥＭ１１の上に、正孔ブロック層ＨＢＬ１１を形成するように構成されている。
蒸着チャンバー１２６は、正孔ブロック層ＨＢＬ１１の上に、ｎ型電荷発生層ｎＣＧＬ１を形成するように構成されている。
蒸着チャンバー１２５は、発光層ＥＭ１１の上に、正孔ブロック層ＨＢＬ１１を形成するように構成されている。
蒸着チャンバー１２６は、正孔ブロック層ＨＢＬ１１の上に、ｎ型電荷発生層ｎＣＧＬ１を形成するように構成されている。
【0147】
蒸着チャンバー１２７は、ｎ型電荷発生層ｎＣＧＬ１の上に、ｐ型電荷発生層ｐＣＧＬ１を形成するように構成されている。
蒸着チャンバー１２８は、ｐ型電荷発生層ｐＣＧＬ１の上に、正孔輸送層ＨＴＬ１２を形成するように構成されている。
蒸着チャンバー１２９は、正孔輸送層ＨＴＬ１２の上に、正孔輸送層ＨＴＬ１３を形成するように構成されている。
蒸着チャンバー１２８は、ｐ型電荷発生層ｐＣＧＬ１の上に、正孔輸送層ＨＴＬ１２を形成するように構成されている。
蒸着チャンバー１２９は、正孔輸送層ＨＴＬ１２の上に、正孔輸送層ＨＴＬ１３を形成するように構成されている。
【0148】
蒸着チャンバー１３０は、正孔輸送層ＨＴＬ１３の上に、電子ブロック層ＥＢＬ１２を形成するように構成されている。
蒸着チャンバー１３１は、電子ブロック層ＥＢＬ１２の上に、発光層ＥＭ１２を形成するように構成されている。
蒸着チャンバー１３１は、電子ブロック層ＥＢＬ１２の上に、発光層ＥＭ１２を形成するように構成されている。
【0149】
蒸着チャンバー１３２は、発光層ＥＭ１２の上に、正孔ブロック層ＨＢＬ１２を形成するように構成されている。
蒸着チャンバー１３３は、正孔ブロック層ＨＢＬ１２の上に、電子輸送層ＥＴＬ１を形成するように構成されている。
蒸着チャンバー１３４は、電子輸送層ＥＴＬ１の上に、電子注入層ＥＩＬ１を形成するように構成されている。
蒸着チャンバー１３３は、正孔ブロック層ＨＢＬ１２の上に、電子輸送層ＥＴＬ１を形成するように構成されている。
蒸着チャンバー１３４は、電子輸送層ＥＴＬ１の上に、電子注入層ＥＩＬ１を形成するように構成されている。
【0150】
第２蒸着部１００Ｃは、図９を参照して説明したように、有機層ＯＲ１（電子注入層ＥＩＬ１）の上に、上電極ＵＥ１を形成するための蒸着チャンバー１３５を備えている。蒸着チャンバー１３５は、第１方向ＴＡに沿った蒸着チャンバー１３４の下流に位置している。
【0151】
第３蒸着部１００Ｄは、図１０を参照して説明したように、上電極ＵＥ１の上に、第１透明層ＴＬ１１を形成するための蒸着チャンバー１３６を備えている。
第４蒸着部１００Ｅは、図１１を参照して説明したように、第１透明層ＴＬ１１の上に、第２透明層ＴＬ１２を形成するための蒸着チャンバー１３７を備えている。
第４蒸着部１００Ｅは、図１１を参照して説明したように、第１透明層ＴＬ１１の上に、第２透明層ＴＬ１２を形成するための蒸着チャンバー１３７を備えている。
【0152】
蒸着チャンバー１３５乃至１３７は、第３搬送部Ｔ３０の第１方向ＴＡに沿って順に並んでいる。
【0153】
後処理部１００Ｆは、処理基板ＳＵＢに対して所定の後処理を行うように構成されている。後処理部１００Ｆは、取り外し部１４１と、ハンドリングチャンバー１４２と、移送チャンバー１４３と、第１堆積部１４４と、移送チャンバー１４５と、エッチング部１４６と、移送チャンバー１４７と、第２堆積部１４８と、第２ロードロックチャンバー１４９と、を備えている。
【0154】
取り外し部１４１は、搬送機構Ｔの第３搬送部Ｔ３０に連結されている。取り外し部１４１は、第３搬送部Ｔ３０の第１レールＲ３１を経て搬送された処理基板ＳＵＢ及びキャリアＣＲを受け入れ、静電チャックによる固定を解除し、キャリアＣＲから処理基板ＳＵＢを取り外す機構を備えている。また、図示した例では、取り外し部１４１は、垂直に搬送された処理基板ＳＵＢを９０度回転させ、水平に倒す機構を備えている。
【0155】
ハンドリングチャンバー１４２は、取り外し部１４１及び移送チャンバー１４３に連結されている。ハンドリングチャンバー１４２は、取り外し部１４１に搬送された処理基板ＳＵＢを移送チャンバー１４３に搬送する搬送ロボットを備えている。
【0156】
第１堆積部１４４は、移送チャンバー１４３及び移送チャンバー１５３に連結されたハンドリングチャンバー１５１と、ハンドリングチャンバー１５１に連結された複数のＣＶＤチャンバー１５２と、移送チャンバー１５３及び移送チャンバー１４５に連結されたハンドリングチャンバー１５４と、ハンドリングチャンバー１５４に連結された複数のＣＶＤチャンバー１５５と、を備えている。
【0157】
ハンドリングチャンバー１５１は、移送チャンバー１４３から処理基板ＳＵＢを取り出していずれかのＣＶＤチャンバー１５２に搬送し、また、ＣＶＤチャンバー１５２から処理基板ＳＵＢを取り出して移送チャンバー１５３に搬送する搬送ロボットを備えている。
【0158】
ハンドリングチャンバー１５４は、移送チャンバー１５３から処理基板ＳＵＢを取り出していずれかのＣＶＤチャンバー１５５に搬送し、また、ＣＶＤチャンバー１５５から処理基板ＳＵＢを取り出して移送チャンバー１４５に搬送する搬送ロボットを備えている。
【0159】
ＣＶＤチャンバー１５２及び１５５は、図１３の上段に示したように、封止層ＳＥ１となり得る第１無機絶縁層ＩＬ１を形成するように構成されている。ハンドリングチャンバー１５４は、ＣＶＤチャンバー１５２において第１無機絶縁層ＩＬ１が形成された処理基板ＳＵＢについては、ＣＶＤチャンバー１５５に搬送することなく移送チャンバー１４５に搬送する。
【0160】
エッチング部１４６は、移送チャンバー１４５及び移送チャンバー１５７に連結されたハンドリングチャンバー１５６と、移送チャンバー１５７及び移送チャンバー１４７に連結されたハンドリングチャンバー１５８と、ハンドリングチャンバー１５６及び１５８に連結された複数のエッチングチャンバー１５９と、を備えている。
【0161】
ハンドリングチャンバー１５６は、移送チャンバー１４５から処理基板ＳＵＢを取り出していずれかのエッチングチャンバー１５９に搬送し、また、エッチングチャンバー１５９から処理基板ＳＵＢを取り出して移送チャンバー１５７に搬送する搬送ロボットを備えている。
【0162】
ハンドリングチャンバー１５８は、移送チャンバー１５７から処理基板ＳＵＢを取り出していずれかのエッチングチャンバー１５９に搬送し、また、エッチングチャンバー１５９から処理基板ＳＵＢを取り出して移送チャンバー１４７に搬送する搬送ロボットを備えている。
【0163】
エッチングチャンバー１５９は、図１３の中段に示したように、第１無機絶縁層ＩＬ１の異方性ドライエッチングを行うように構成されている。ハンドリングチャンバー１５８は、前段のエッチングチャンバー１５９においてドライエッチングが行われた処理基板ＳＵＢについては、後段のエッチングチャンバー１５９に搬送することなく移送チャンバー１４７に搬送する。
【0164】
第２堆積部１４８は、移送チャンバー１４７及び移送チャンバー１６２に連結されたハンドリングチャンバー１６０と、ハンドリングチャンバー１６０に連結された複数のＣＶＤチャンバー１６１と、移送チャンバー１６２及び第２ロードロックチャンバー１４９に連結されたハンドリングチャンバー１６３と、ハンドリングチャンバー１６３に連結された複数のＣＶＤチャンバー１６４と、を備えている。
【0165】
ハンドリングチャンバー１６０は、移送チャンバー１４７から処理基板ＳＵＢを取り出していずれかのＣＶＤチャンバー１６１に搬送し、また、ＣＶＤチャンバー１６１から処理基板ＳＵＢを取り出して移送チャンバー１６２に搬送する搬送ロボットを備えている。
【0166】
ハンドリングチャンバー１６３は、移送チャンバー１６２から処理基板ＳＵＢを取り出していずれかのＣＶＤチャンバー１６４に搬送し、また、ＣＶＤチャンバー１６４から処理基板ＳＵＢを取り出して第２ロードロックチャンバー１４９に搬送する搬送ロボットを備えている。
【0167】
ＣＶＤチャンバー１６１及び１６４は、図１３の下段に示したように、封止層ＳＥ１となり得る第２無機絶縁層ＩＬ２を形成するように構成されている。ハンドリングチャンバー１６３は、ＣＶＤチャンバー１６１において第２無機絶縁層ＩＬ２が形成された処理基板ＳＵＢについては、ＣＶＤチャンバー１６４に搬送することなく第２ロードロックチャンバー１４９に搬送する。
【0168】
第２ロードロックチャンバー１４９は、ゲートバルブＶ２を介してハンドリングチャンバー１６３に連結されている。第２ロードロックチャンバー１４９は、処理基板ＳＵＢが水平に搬出された後に、チャンバーの内部を減圧する真空ポンプを備えている。
【0169】
第１ロードロックチャンバー１０１から第２ロードロックチャンバー１４９に至る処理基板ＳＵＢの搬送経路、あるいは、ゲートバルブＶ１とゲートバルブＶ２との間の搬送経路は、真空状態に維持されている。ここでの真空状態とは、大気圧よりも低い減圧状態に相当する。
【0170】
このような製造装置１００における処理基板ＳＵＢの流れについて説明する。
【0171】
ゲートバルブＶ１が閉じた状態で処理基板ＳＵＢは、第１ロードロックチャンバー１０１に搬入される。その後、第１ロードロックチャンバー１０１の内部がベーク部１０２と同等の圧力となるまで減圧された後に、ゲートバルブＶ１が開き、処理基板ＳＵＢが第１ロードロックチャンバー１０１からベーク部１０２に搬送される。処理基板ＳＵＢは、ベーク部１０２においてベークされた後に、プラズマ処理部１０４に搬送される。処理基板ＳＵＢは、プラズマ処理部１０４においてプラズマ処理された後に、固定部１０５に搬送される。
【0172】
固定部１０５においては、水平に搬送された処理基板ＳＵＢは、キャリアＣＲに固定され、また、垂直な搬送姿勢に変換される。キャリアＣＲに固定された処理基板ＳＵＢは、第１搬送部Ｔ１０の第１レールＲ１１において第１方向ＴＡに搬送される。処理基板ＳＵＢが第１搬送部Ｔ１０を搬送されている間、処理基板ＳＵＢには、第１蒸着部１００Ｂの蒸着チャンバー１２１乃至１３１において、有機層ＯＲ１の各層を形成するための材料が順次蒸着される。
【0173】
その後、処理基板ＳＵＢは、方向転換部１１１において第２搬送部Ｔ２０の第１レールＲ２１に移送され、第１レールＲ２１において第１方向ＴＡに搬送される。さらに、処理基板ＳＵＢは、方向転換部１１２において第３搬送部Ｔ３０の第１レールＲ３１に移送され、第１レールＲ３１において第１方向ＴＡに搬送される。
【0174】
処理基板ＳＵＢが第３搬送部Ｔ３０を搬送されている間、処理基板ＳＵＢには、第１蒸着部１００Ｂの蒸着チャンバー１３２乃至１３４において、有機層ＯＲ１の各層を形成するための材料が順次蒸着される。その後、処理基板ＳＵＢには、第２蒸着部１００Ｃの蒸着チャンバー１３５において、上電極ＵＥ１を形成するための材料が蒸着される。
【0175】
その後、処理基板ＳＵＢには、第３蒸着部１００Ｄの蒸着チャンバー１３６において、第１透明層ＴＬ１１を形成するための材料が蒸着される。その後、処理基板ＳＵＢには、第４蒸着部１００Ｅの蒸着チャンバー１３７において、第２透明層ＴＬ１２を形成するための材料が蒸着される。
【0176】
その後、処理基板ＳＵＢは、取り外し部１４１に搬送される。取り外し部１４１においては、処理基板ＳＵＢは、キャリアＣＲから取り外され、また、水平な搬送姿勢に変換される。その後、処理基板ＳＵＢは、第１堆積部１４４に搬送される。
【0177】
取り外し部１４１において処理基板ＳＵＢから取り外されたキャリアＣＲは、第３搬送部Ｔ３０の第２レールＲ３２において第２方向ＴＢに搬送され、方向転換部１１２において第２搬送部Ｔ２０の第２レールＲ２２に移送され、第２レールＲ２２において第２方向ＴＢに搬送され、方向転換部１１１において第１搬送部Ｔ１０の第２レールＲ１２に移送され、第２レールＲ１２において第２方向ＴＢに搬送され、固定部１０５に搬送される。
【0178】
第１堆積部１４４に搬送された処理基板ＳＵＢは、ＣＶＤチャンバー１５２及び１５５のいずれかに搬送される。ＣＶＤチャンバー１５２及び１５５においては、処理基板ＳＵＢには、第１無機絶縁層ＩＬ１を形成するための材料が堆積される。その後、処理基板ＳＵＢは、エッチング部１４６に搬送される。
【0179】
エッチング部１４６に搬送された処理基板ＳＵＢは、エッチングチャンバー１５９のいずれかに搬送される。エッチングチャンバー１５９においては、第１無機絶縁層ＩＬ１の厚さが低減されるように、異方性ドライエッチングが行われる。その後、処理基板ＳＵＢは、第２堆積部１４８に搬送される。
【0180】
第２堆積部１４８に搬送された処理基板ＳＵＢは、ＣＶＤチャンバー１６１及び１６４のいずれかに搬送される。ＣＶＤチャンバー１６１及び１６４においては、処理基板ＳＵＢには、第２無機絶縁層ＩＬ２を形成するための材料が堆積される。その後、処理基板ＳＵＢは、第２ロードロックチャンバー１４９に搬送される。
【0181】
その後、ゲートバルブＶ２が閉じ、第２ロードロックチャンバー１４９の内部が大気圧まで回復した後に、処理基板ＳＵＢが第２ロードロックチャンバー１４９から製造装置１００の外に搬出される。
【0182】
図１９に示した製造装置１００においては、タンデム構成の表示素子２０１を形成する場合について説明したが、図示した製造装置１００においてシングル構成の表示素子２０１も形成することができる。すなわち、第１蒸着部１００Ｂのうち、蒸着チャンバー１２６乃至１３２において、処理基板ＳＵＢに対する材料の蒸着を停止することで、図４に示した表示素子２０１を形成することができる。
【0183】
このような構成の製造装置１００によれば、処理基板ＳＵＢを搬入するための第１ロードロックチャンバー１０１と、処理基板ＳＵＢを搬出するための第２ロードロックチャンバー１４９とが独立して設けられている。また、第１ロードロックチャンバー１０１から第２ロードロックチャンバー１４９に至る処理基板ＳＵＢの搬送経路は、一方向に限定されている。このため、複雑な搬送制御が不要となる。また、処理基板ＳＵＢを待機させるためのスペースが不要であり、しかも、搬送経路上での処理基板ＳＵＢの滞留が抑制される。さらに、真空に維持すべき搬送経路が短縮される。したがって、生産効率の低下を抑制することが可能となる。
【0184】
また、このような製造装置１００によれば、シングル構成の表示素子、及び、タンデム構成の表示素子のいずれも容易に形成することができる。
【0185】
図２０は、代表的な蒸着チャンバー１２１の一構成例を示す断面図である。
【0186】
蒸着チャンバー１２１は、仕切り板Ｐ１を備えている。仕切り板Ｐ１は、蒸着チャンバー１２１の第１空間１２１Ａと第２空間１２１Ｂとを仕切っている。蒸着源Ｓ１は、第１空間１２１Ａに収容されている。第２空間１２１Ｂは、キャリアＣＲとともに処理基板ＳＵＢが搬送される空間であり、第１レールＲ１１及び第２レールＲ１２が設けられている。蒸着源Ｓ１は、正孔注入層ＨＩＬ１を形成するための材料を放射するように構成されている。
【0187】
【0188】
各蒸着チャンバーに収容されている蒸着源は、製造装置１００が稼働している間、材料を加熱し、気化させ、連続的に材料を放射するように構成されている。蒸着源は、放射した材料を処理基板ＳＵＢに蒸着しないモードでは、吐出口が第１空間を向くように設定される。また、蒸着源は、放射した材料を処理基板ＳＵＢに蒸着するモードでは、吐出口が第２空間を向くように設定される。
【0189】
例えば、蒸着チャンバー１２１において、蒸着源Ｓ１は、回転軸ＡＸ１を中心に回転可能に構成されている。この蒸着源Ｓ１は、回転軸ＡＸ１に沿って延出している。仕切り板Ｐ１は、点線で示す開口ＯＰ１を有している。開口ＯＰ１は、蒸着源Ｓ１と対向している。
図示した例では、蒸着源Ｓ１は、放射した材料を処理基板ＳＵＢに蒸着するモードに設定されており、吐出口ＳＡ１が第２空間１２１Ｂを向いている。これにより、蒸着源Ｓ１から放射された材料は、キャリアＣＲとともに搬送された処理基板ＳＵＢに蒸着される。
図示した例では、蒸着源Ｓ１は、放射した材料を処理基板ＳＵＢに蒸着するモードに設定されており、吐出口ＳＡ１が第２空間１２１Ｂを向いている。これにより、蒸着源Ｓ１から放射された材料は、キャリアＣＲとともに搬送された処理基板ＳＵＢに蒸着される。
【0190】
一方で、放射した材料を処理基板ＳＵＢに蒸着しないモードでは、蒸着源Ｓ１は、吐出口ＳＡ１が第１空間１２１Ａを向くように、回転軸ＡＸ１を中心として回転する。これにより、蒸着源Ｓ１から放射された材料は、キャリアＣＲとともに搬送された処理基板ＳＵＢには蒸着されない。
【0191】
【0192】
製造システム３００は、基板カセットストッカー３１０と、加工部３２０と、検査部３３０と、複数の製造装置１００－１乃至１００－３と、を備えている。
【0193】
基板カセットストッカー３１０は、複数の基板カセットを収容している。基板カセットは、複数の処理基板ＳＵＢを保持している。基板カセットストッカー３１０では、加工部３２０、検査部３３０、製造装置１００－１乃至１００－３などに処理基板ＳＵＢを搬出したり、各部で処理が終了した処理基板ＳＵＢを搬入したりする。
【0194】
加工部３２０は、フォトリソグラフィモジュール、蒸着装置、ＣＶＤ装置、エッチング装置などを備えている。
【0195】
加工部３２０は、図６に示したステップＳＴ１を行い、下電極、リブ、及び、隔壁を備えた処理基板ＳＵＢを形成する。
【0196】
また、加工部３２０は、ステップＳＴ２２において第１レジストを形成し、ステップＳＴ３２において第２レジストを形成し、ステップＳＴ４２において第３レジストを形成する。
また、加工部３２０は、ステップＳＴ２３において第１レジストをマスクとしたエッチングを行い、ステップＳＴ３３において第２レジストをマスクとしたエッチングを行い、ステップＳＴ４３において第３レジストをマスクとしたエッチングを行う。
また、加工部３２０は、ステップＳＴ２４において第１レジストを除去し、ステップＳＴ３４において第２レジストを除去し、ステップＳＴ４４において第３レジストを除去する。
また、加工部３２０は、ステップＳＴ２３において第１レジストをマスクとしたエッチングを行い、ステップＳＴ３３において第２レジストをマスクとしたエッチングを行い、ステップＳＴ４３において第３レジストをマスクとしたエッチングを行う。
また、加工部３２０は、ステップＳＴ２４において第１レジストを除去し、ステップＳＴ３４において第２レジストを除去し、ステップＳＴ４４において第３レジストを除去する。
【0197】
検査部３３０は、各種検査装置を備えている。
検査部３３０は、隔壁の形状（特に突出部６２１乃至６２３の幅）が所定の範囲であるか否かを検査する。
また、検査部３３０は、処理基板ＳＵＢの表面に異物が存在しているか否かを検査する。
また、検査部３３０は、有機層、上電極、キャップ層、及び、封止層が所望の形状に形成されているか否かを検査する。
検査部３３０は、隔壁の形状（特に突出部６２１乃至６２３の幅）が所定の範囲であるか否かを検査する。
また、検査部３３０は、処理基板ＳＵＢの表面に異物が存在しているか否かを検査する。
また、検査部３３０は、有機層、上電極、キャップ層、及び、封止層が所望の形状に形成されているか否かを検査する。
【0198】
製造装置１００－１は、図１９に示した製造装置１００と同一である。製造装置１００－２及び１００－３は、製造装置１００と同様に構成されている。図中の各蒸着チャンバーには、搬送される処理基板ＳＵＢに形成される層の名称を付している。
【0199】
このような製造システム３００においては、まず、加工部３２０において、隔壁等を備えた処理基板ＳＵＢが形成される。その後、処理基板ＳＵＢは、基板カセットストッカー３１０に搬送される。
【0200】
そして、基板カセットストッカー３１０から搬出された処理基板ＳＵＢは、洗浄部３４１において洗浄される。洗浄された処理基板ＳＵＢは、製造装置１００－１に搬送される。製造装置１００－１は、処理基板ＳＵＢに対してステップＳＴ２１を行う。これにより、処理基板ＳＵＢには、第１薄膜が形成される。
製造装置１００－１から搬出された処理基板は、加工部３２０に搬送される。加工部３２０は、処理基板ＳＵＢに対してステップＳＴ２２乃至ＳＴ２４を行う。
製造装置１００－１から搬出された処理基板は、加工部３２０に搬送される。加工部３２０は、処理基板ＳＵＢに対してステップＳＴ２２乃至ＳＴ２４を行う。
【0201】
その後、処理基板ＳＵＢは、製造装置１００－２に搬送される。なお、処理基板ＳＵＢは、製造装置１００－２に搬送される前に、洗浄部３４１で洗浄されることが望ましい。製造装置１００－２は、処理基板ＳＵＢに対してステップＳＴ３１を行う。これにより、処理基板ＳＵＢには、第２薄膜が形成される。
製造装置１００－２から搬出された処理基板は、加工部３２０に搬送される。加工部３２０は、処理基板ＳＵＢに対してステップＳＴ３２乃至ＳＴ３４を行う。
製造装置１００－２から搬出された処理基板は、加工部３２０に搬送される。加工部３２０は、処理基板ＳＵＢに対してステップＳＴ３２乃至ＳＴ３４を行う。
【0202】
その後、処理基板ＳＵＢは、製造装置１００－３に搬送される。なお、処理基板ＳＵＢは、製造装置１００－３に搬送される前に、洗浄部３４１で洗浄されることが望ましい。製造装置１００－３は、処理基板ＳＵＢに対してステップＳＴ４１を行う。これにより、処理基板ＳＵＢには、第３薄膜が形成される。
製造装置１００－３から搬出された処理基板は、加工部３２０に搬送される。加工部３２０は、処理基板ＳＵＢに対してステップＳＴ４２乃至ＳＴ４４を行う。その後、処理基板ＳＵＢは、基板カセットストッカー３１０に搬送される。
製造装置１００－３から搬出された処理基板は、加工部３２０に搬送される。加工部３２０は、処理基板ＳＵＢに対してステップＳＴ４２乃至ＳＴ４４を行う。その後、処理基板ＳＵＢは、基板カセットストッカー３１０に搬送される。
【0203】
その後、基板カセットストッカー３１０から搬出された処理基板ＳＵＢは、洗浄部３４２において洗浄される。洗浄された処理基板ＳＵＢは、インクジェット装置３５１に搬送される。インクジェット装置３５１は、処理基板ＳＵＢに対して有機絶縁材料を塗布する。これにより、図３に示した保護層１３が形成される。
【0204】
保護層１３が形成された処理基板ＳＵＢは、移送チャンバー３５２に搬送され、ハンドリングチャンバー３５３を経由して移送チャンバー３５４に搬送される。ハンドリングチャンバー３５５は、移送チャンバー３５４に搬送された処理基板ＳＵＢをいずれかのＣＶＤチャンバー３５６に搬送する。ＣＶＤチャンバー３５６は、図３に示した封止層１４を形成する。これにより、図３に示した断面構造を有する表示装置ＤＳＰが製造される。
【0205】
図２２は、製造装置１００の他の構成例を説明するための図である。
図２２に示す構成例は、図１９に示した構成例と比較して、第１蒸着部１００Ｂが発光層ＥＭ２及びＥＭ３を形成するための蒸着チャンバーを含む点で相違している。
図２２に示す構成例は、図１９に示した構成例と比較して、第１蒸着部１００Ｂが発光層ＥＭ２及びＥＭ３を形成するための蒸着チャンバーを含む点で相違している。
【0206】
蒸着チャンバー１２４－１乃至１２４－３は、蒸着チャンバー１２３と蒸着チャンバー１２５との間に位置している。また、蒸着チャンバー１２４－１乃至１２４－３は、第１搬送部Ｔ１０の第１方向ＴＡに沿って順に並んでいる。
【0207】
蒸着チャンバー１３１－１乃至１３１－３は、蒸着チャンバー１３０と方向転換部１１１との間に位置している。また、蒸着チャンバー１３１－１乃至１３１－３は、第１搬送部Ｔ１０の第１方向ＴＡに沿って順に並んでいる。
【0208】
蒸着チャンバー１２１は、正孔注入層ＨＩＬとして、表示素子２０１乃至２０３の正孔注入層ＨＩＬ１乃至ＨＩＬ３を形成するように構成されている。
蒸着チャンバー１２２は、正孔輸送層ＨＴＬ１として、表示素子２０１乃至２０３の正孔輸送層ＨＴＬ１１乃至ＨＴＬ３１を形成するように構成されている。
蒸着チャンバー１２３は、電子ブロック層ＥＢＬ１として、表示素子２０１乃至２０３の電子ブロック層ＥＢＬ１１乃至ＥＢＬ３１を形成するように構成されている。
蒸着チャンバー１２２は、正孔輸送層ＨＴＬ１として、表示素子２０１乃至２０３の正孔輸送層ＨＴＬ１１乃至ＨＴＬ３１を形成するように構成されている。
蒸着チャンバー１２３は、電子ブロック層ＥＢＬ１として、表示素子２０１乃至２０３の電子ブロック層ＥＢＬ１１乃至ＥＢＬ３１を形成するように構成されている。
【0209】
蒸着チャンバー１２４－１は、表示素子２０１の発光層ＥＭ１１を形成するように構成されている。
蒸着チャンバー１２４－２は、表示素子２０２の発光層ＥＭ２１を形成するように構成されている。
蒸着チャンバー１２４－３は、表示素子２０３の発光層ＥＭ３１を形成するように構成されている。
蒸着チャンバー１２４－２は、表示素子２０２の発光層ＥＭ２１を形成するように構成されている。
蒸着チャンバー１２４－３は、表示素子２０３の発光層ＥＭ３１を形成するように構成されている。
【0210】
蒸着チャンバー１２５は、正孔ブロック層ＨＢＬ１として、表示素子２０１乃至２０３の正孔ブロック層ＨＢＬ１１乃至ＨＢＬ３１を形成するように構成されている。
蒸着チャンバー１２６は、ｎ型電荷発生層ｎＣＧＬとして、表示素子２０１乃至２０３のｎ型電荷発生層ｎＣＧＬ１乃至ｎＣＧＬ３を形成するように構成されている。
蒸着チャンバー１２７は、ｐ型電荷発生層ｐＣＧＬとして、表示素子２０１乃至２０３のｐ型電荷発生層ｐＣＧＬ１乃至ｐＣＧＬ３を形成するように構成されている。
蒸着チャンバー１２６は、ｎ型電荷発生層ｎＣＧＬとして、表示素子２０１乃至２０３のｎ型電荷発生層ｎＣＧＬ１乃至ｎＣＧＬ３を形成するように構成されている。
蒸着チャンバー１２７は、ｐ型電荷発生層ｐＣＧＬとして、表示素子２０１乃至２０３のｐ型電荷発生層ｐＣＧＬ１乃至ｐＣＧＬ３を形成するように構成されている。
【0211】
蒸着チャンバー１２８は、正孔輸送層ＨＴＬ２として、表示素子２０１乃至２０３の正孔輸送層ＨＴＬ１２乃至ＨＴＬ３２を形成するように構成されている。
蒸着チャンバー１２９は、正孔輸送層ＨＴＬ３として、表示素子２０１乃至２０３の正孔輸送層ＨＴＬ１３乃至ＨＴＬ３３を形成するように構成されている。
蒸着チャンバー１３０は、電子ブロック層ＥＢＬ２として、表示素子２０１乃至２０３の電子ブロック層ＥＢＬ１２乃至ＥＢＬ３２を形成するように構成されている。
蒸着チャンバー１２９は、正孔輸送層ＨＴＬ３として、表示素子２０１乃至２０３の正孔輸送層ＨＴＬ１３乃至ＨＴＬ３３を形成するように構成されている。
蒸着チャンバー１３０は、電子ブロック層ＥＢＬ２として、表示素子２０１乃至２０３の電子ブロック層ＥＢＬ１２乃至ＥＢＬ３２を形成するように構成されている。
【0212】
蒸着チャンバー１３１－１は、表示素子２０１の発光層ＥＭ１２を形成するように構成されている。
蒸着チャンバー１３１－２は、表示素子２０２の発光層ＥＭ２２を形成するように構成されている。
蒸着チャンバー１３１－３は、表示素子２０３の発光層ＥＭ３２を形成するように構成されている。
蒸着チャンバー１３１－２は、表示素子２０２の発光層ＥＭ２２を形成するように構成されている。
蒸着チャンバー１３１－３は、表示素子２０３の発光層ＥＭ３２を形成するように構成されている。
【0213】
蒸着チャンバー１３２は、正孔ブロック層ＨＢＬ２として、表示素子２０１乃至２０３の正孔ブロック層ＨＢＬ１２乃至ＨＢＬ３２を形成するように構成されている。
蒸着チャンバー１３３は、電子輸送層ＥＴＬとして、表示素子２０１乃至２０３の電子輸送層ＥＴＬ１乃至ＥＴＬ３を形成するように構成されている。
蒸着チャンバー１３４は、電子注入層ＥＩＬとして、表示素子２０１乃至２０３の電子注入層ＥＩＬ１乃至ＥＩＬ３を形成するように構成されている。
蒸着チャンバー１３３は、電子輸送層ＥＴＬとして、表示素子２０１乃至２０３の電子輸送層ＥＴＬ１乃至ＥＴＬ３を形成するように構成されている。
蒸着チャンバー１３４は、電子注入層ＥＩＬとして、表示素子２０１乃至２０３の電子注入層ＥＩＬ１乃至ＥＩＬ３を形成するように構成されている。
【0214】
蒸着チャンバー１３５は、上電極ＵＥとして、表示素子２０１乃至２０３の上電極ＵＥ１乃至ＵＥ３を形成するように構成されている。
【0215】
蒸着チャンバー１３６は、第１透明層ＴＬ１として、表示素子２０１乃至２０３の第１透明層ＴＬ１１乃至ＴＬ３１を形成するように構成されている。
【0216】
蒸着チャンバー１３７は、第２透明層ＴＬ２として、表示素子２０１乃至２０３の第２透明層ＴＬ１２乃至ＴＬ３２を形成するように構成されている。
後処理部１００Ｆは、表示素子２０１乃至２０３の封止層ＳＥ１乃至ＳＥ３を形成するように構成されている。
後処理部１００Ｆは、表示素子２０１乃至２０３の封止層ＳＥ１乃至ＳＥ３を形成するように構成されている。
【0217】
例えば、タンデム構成の表示素子２０１を形成する場合、蒸着チャンバー１２４－２、１２４－３、１３１－２、１３１－３において、処理基板ＳＵＢに対する材料の蒸着が停止される。
タンデム構成の表示素子２０２を形成する場合、蒸着チャンバー１２４－１、１２４－３、１３１－１、１３１－３において、処理基板ＳＵＢに対する材料の蒸着が停止される。
タンデム構成の表示素子２０３を形成する場合、蒸着チャンバー１２４－１、１２４－２、１３１－１、１３１－２において、処理基板ＳＵＢに対する材料の蒸着が停止される。
タンデム構成の表示素子２０２を形成する場合、蒸着チャンバー１２４－１、１２４－３、１３１－１、１３１－３において、処理基板ＳＵＢに対する材料の蒸着が停止される。
タンデム構成の表示素子２０３を形成する場合、蒸着チャンバー１２４－１、１２４－２、１３１－１、１３１－２において、処理基板ＳＵＢに対する材料の蒸着が停止される。
【0218】
また、シングル構成の表示素子２０１を形成する場合、蒸着チャンバー１２４－２から蒸着チャンバー１３１－３までの各チャンバーにおいて、処理基板ＳＵＢに対する材料の蒸着が停止される。
シングル構成の表示素子２０２を形成する場合、蒸着チャンバー１２４－１、蒸着チャンバー１２４－３から蒸着チャンバー１３１－３までの各チャンバーにおいて、処理基板ＳＵＢに対する材料の蒸着が停止される。
シングル構成の表示素子２０３を形成する場合、蒸着チャンバー１２４－１、蒸着チャンバー１２４－２、蒸着チャンバー１２５から蒸着チャンバー１３１－３までの各チャンバーにおいて、処理基板ＳＵＢに対する材料の蒸着が停止される。
シングル構成の表示素子２０２を形成する場合、蒸着チャンバー１２４－１、蒸着チャンバー１２４－３から蒸着チャンバー１３１－３までの各チャンバーにおいて、処理基板ＳＵＢに対する材料の蒸着が停止される。
シングル構成の表示素子２０３を形成する場合、蒸着チャンバー１２４－１、蒸着チャンバー１２４－２、蒸着チャンバー１２５から蒸着チャンバー１３１－３までの各チャンバーにおいて、処理基板ＳＵＢに対する材料の蒸着が停止される。
【0219】
このような製造装置１００によれば、図１９に示した製造装置と同様の効果が得られる。加えて、製造装置１００によれば、表示素子２０１乃至２０３の各々を形成することができる。また、製造装置１００によれば、シングル構成の表示素子、及び、タンデム構成の表示素子のいずれも容易に形成することができる。
【0220】
上記の実施形態において、発光層ＥＭ１、ＥＭ１１、ＥＭ１２は第１発光層に相当し、発光層ＥＭ２、ＥＭ２１、ＥＭ２２は第２発光層に相当し、発光層ＥＭ３、ＥＭ３１、ＥＭ３２は第３発光層に相当する。
【0221】
以上説明したように、本実施形態によれば、生産効率の低下を抑制することが可能な表示装置の製造装置を提供することができる。
【0222】
以上、本発明の実施形態として説明した製造装置を基にして、当業者が適宜設計変更して実施し得る全ての製造装置も、本発明の要旨を包含する限り本発明の範囲に属する。
【0223】
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0224】
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0225】
ＤＳＰ…表示装置
１０…基板 ＳＵＢ…処理基板
５…リブ ＡＰ１，ＡＰ２，ＡＰ３…開口
６…隔壁 ６１…下部 ６２…上部
ＳＰ１，ＳＰ２，ＳＰ３…副画素
２０，２０１，２０２，２０３…表示素子（有機ＥＬ素子）
ＬＥ１，ＬＥ２，ＬＥ３…下電極
ＵＥ１，ＵＥ２，ＵＥ３…上電極
ＯＲ１，ＯＲ２，ＯＲ３…有機層
ＣＰ１，ＣＰ２，ＣＰ３…キャップ層
ＴＬ１１、ＴＬ２１、ＴＬ３１…第１透明層
ＴＬ１２、ＴＬ２２、ＴＬ３２…第２透明層
ＳＥ１，ＳＥ２，ＳＥ３…封止層
１００…製造装置 １００Ａ…前処理部 １００Ｂ…第１蒸着部 １００Ｃ…第２蒸着部 １００Ｄ…第３蒸着部 １００Ｅ…第４蒸着部 １００Ｆ…後処理部 Ｔ…搬送機構
３００…製造システム
１０…基板 ＳＵＢ…処理基板
５…リブ ＡＰ１，ＡＰ２，ＡＰ３…開口
６…隔壁 ６１…下部 ６２…上部
ＳＰ１，ＳＰ２，ＳＰ３…副画素
２０，２０１，２０２，２０３…表示素子（有機ＥＬ素子）
ＬＥ１，ＬＥ２，ＬＥ３…下電極
ＵＥ１，ＵＥ２，ＵＥ３…上電極
ＯＲ１，ＯＲ２，ＯＲ３…有機層
ＣＰ１，ＣＰ２，ＣＰ３…キャップ層
ＴＬ１１、ＴＬ２１、ＴＬ３１…第１透明層
ＴＬ１２、ＴＬ２２、ＴＬ３２…第２透明層
ＳＥ１，ＳＥ２，ＳＥ３…封止層
１００…製造装置 １００Ａ…前処理部 １００Ｂ…第１蒸着部 １００Ｃ…第２蒸着部 １００Ｄ…第３蒸着部 １００Ｅ…第４蒸着部 １００Ｆ…後処理部 Ｔ…搬送機構
３００…製造システム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】