知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024050153
(43)【公開日】2024-04-10
(54)【発明の名称】ドハティ増幅回路
(51)【国際特許分類】
H03F 1/02 20060101AFI20240403BHJP
H03F 1/32 20060101ALI20240403BHJP
【ＦＩ】
H03F1/02 188
H03F1/32
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022156825
(22)【出願日】2022-09-29
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】今井 翔平
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AC18
5J500AC21
5J500AC36
5J500AC54
5J500AC57
5J500AC81
5J500AC92
5J500AF10
5J500AF15
5J500AF17
5J500AH02
5J500AH06
5J500AH09
5J500AH25
5J500AH29
5J500AH33
5J500AH43
5J500AM08
5J500AM13
5J500AM19
5J500AQ04
5J500AT01
5J500LV08
5J500NG06
(57)【要約】
【課題】特性の変化を抑制する。
【解決手段】ドハティ増幅回路は、１つ又は複数の増幅器を含むキャリアアンプと、１つ又は複数の増幅器を含むピークアンプと、を含む。少なくとも１つの増幅器は、高周波信号並びに変化するバイアス電圧又はバイアス電流がベース又はゲートに入力され、増幅後の高周波信号をコレクタ又はドレインから出力するトランジスタと、増幅後の高周波信号に基づく電圧又は電流をトランジスタのベース若しくはゲート又はエミッタ若しくはソースに与える帰還回路と、を含む。
【選択図】図２
【解決手段】ドハティ増幅回路は、１つ又は複数の増幅器を含むキャリアアンプと、１つ又は複数の増幅器を含むピークアンプと、を含む。少なくとも１つの増幅器は、高周波信号並びに変化するバイアス電圧又はバイアス電流がベース又はゲートに入力され、増幅後の高周波信号をコレクタ又はドレインから出力するトランジスタと、増幅後の高周波信号に基づく電圧又は電流をトランジスタのベース若しくはゲート又はエミッタ若しくはソースに与える帰還回路と、を含む。
【選択図】図２
【特許請求の範囲】
【請求項1】
１つ又は複数の増幅器を含むキャリアアンプと、
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
高周波信号並びに変化するバイアス電圧又はバイアス電流がベース又はゲートに入力され、増幅後の高周波信号をコレクタ又はドレインから出力するトランジスタと、
前記増幅後の高周波信号に基づく電圧又は電流を前記トランジスタのベース若しくはゲート又はエミッタ若しくはソースに与える帰還回路と、
を含む、
ドハティ増幅回路。
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
高周波信号並びに変化するバイアス電圧又はバイアス電流がベース又はゲートに入力され、増幅後の高周波信号をコレクタ又はドレインから出力するトランジスタと、
前記増幅後の高周波信号に基づく電圧又は電流を前記トランジスタのベース若しくはゲート又はエミッタ若しくはソースに与える帰還回路と、
を含む、
ドハティ増幅回路。
【請求項2】
請求項１に記載のドハティ増幅回路であって、
前記帰還回路は、
前記トランジスタのベース又はゲートとコレクタ又はドレインとの間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
前記帰還回路は、
前記トランジスタのベース又はゲートとコレクタ又はドレインとの間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
【請求項3】
請求項２に記載のドハティ増幅回路であって、
前記帰還回路は、
前記抵抗と直列接続されたコンデンサを更に含む、
ドハティ増幅回路。
前記帰還回路は、
前記抵抗と直列接続されたコンデンサを更に含む、
ドハティ増幅回路。
【請求項4】
請求項３に記載のドハティ増幅回路であって、
少なくとも１つの前記増幅器は、
前記トランジスタを構成する複数の単位トランジスタ及び前記抵抗を構成する複数の単位抵抗を夫々含む、複数のセルを含み、
前記コンデンサは、
前記複数のセルに共通して設けられている、
ドハティ増幅回路。
少なくとも１つの前記増幅器は、
前記トランジスタを構成する複数の単位トランジスタ及び前記抵抗を構成する複数の単位抵抗を夫々含む、複数のセルを含み、
前記コンデンサは、
前記複数のセルに共通して設けられている、
ドハティ増幅回路。
【請求項5】
請求項４に記載のドハティ増幅回路であって、
少なくとも１つの前記増幅器は、
前記複数のセルは、
一方向に沿って配列され、
前記コンデンサは、
前記一方向に沿って延在し、前記複数の単位トランジスタのコレクタ又はドレインに電気的に接続された第１極板と、
前記一方向に沿って延在し、前記第１極板に対向する第２極板と、
を含み、
前記第２極板と前記複数の単位抵抗との間を電気的に接続する１つ又は２つの配線は、前記第２極板の一方又は両方の端部から前記複数のセルの一方又は両方の端部の外側を通過して設けられている、
ドハティ増幅回路。
少なくとも１つの前記増幅器は、
前記複数のセルは、
一方向に沿って配列され、
前記コンデンサは、
前記一方向に沿って延在し、前記複数の単位トランジスタのコレクタ又はドレインに電気的に接続された第１極板と、
前記一方向に沿って延在し、前記第１極板に対向する第２極板と、
を含み、
前記第２極板と前記複数の単位抵抗との間を電気的に接続する１つ又は２つの配線は、前記第２極板の一方又は両方の端部から前記複数のセルの一方又は両方の端部の外側を通過して設けられている、
ドハティ増幅回路。
【請求項6】
請求項１に記載のドハティ増幅回路であって、
前記帰還回路は、
前記トランジスタのエミッタ又はソースと基準電位との間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
前記帰還回路は、
前記トランジスタのエミッタ又はソースと基準電位との間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
【請求項7】
請求項１から６のいずれか１項に記載のドハティ増幅回路であって、
前記バイアス電圧又はバイアス電流は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
前記バイアス電圧又はバイアス電流は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ドハティ増幅回路に関する。
【背景技術】
【0002】
特許文献１には、ピークアンプのバイアス点を変化させるドハティ増幅回路が記載されている。ピークアンプは、バイアス点を変化させると、利得を制御することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０１９／０１４９０９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
エミッタ接地増幅器は、バイアス点が変化すると、入力インピーダンスや通過位相特性が大きく変化することがある。このエミッタ接地増幅器の特性の変化は、ドハティ増幅回路のキャリアアンプ及びピークアンプの通過位相特性に影響を及ぼすことがある。ドハティ増幅回路は、キャリアアンプ及びピークアンプの通過位相特性の関係性が重要であり、キャリアアンプ及びピークアンプの通過位相特性が変化しないことが望ましい。従って、ドハティ増幅回路は、上記のエミッタ接地増幅器の特性の変化により、結果的に良好な特性を得られない（高周波出力信号が歪む）ことがあった。
【0005】
本開示は、上記に鑑みてなされたものであって、特性の変化を抑制することを目的とする。
【課題を解決するための手段】
【0006】
本開示の一側面のドハティ増幅回路は、１つ又は複数の増幅器を含むキャリアアンプと、１つ又は複数の増幅器を含むピークアンプと、を含む。少なくとも１つの増幅器は、高周波信号並びに変化するバイアス電圧又はバイアス電流がベース又はゲートに入力され、増幅後の高周波信号をコレクタ又はドレインから出力するトランジスタと、増幅後の高周波信号に基づく電圧又は電流をトランジスタのベース若しくはゲート又はエミッタ若しくはソースに与える帰還回路と、を含む。
【発明の効果】
【0007】
本開示によれば、特性の変化を抑制することが可能となる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下に、本開示の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施の形態毎には逐次言及しない。
【0010】
＜第１の実施の形態＞
（構成）
図１は、第１の実施の形態のドハティ増幅回路の構成を示す図である。ドハティ増幅回路１は、入力端子１ａに入力される高周波信号ＲＦｉｎを増幅して、高周波信号ＲＦｏｕｔを出力端子１ｂから出力する。
（構成）
図１は、第１の実施の形態のドハティ増幅回路の構成を示す図である。ドハティ増幅回路１は、入力端子１ａに入力される高周波信号ＲＦｉｎを増幅して、高周波信号ＲＦｏｕｔを出力端子１ｂから出力する。
【0011】
ドハティ増幅回路１は、ディバイダ１１と、キャリアアンプ１２と、ピークアンプ１３と、結合器１４と、を含む。
【0012】
キャリアアンプ１２は、前段の増幅器２１と、後段の増幅器２２と、を含む。増幅器２１は、利得可変の増幅器である。増幅器２２は、利得非可変の増幅器である。
【0013】
ピークアンプ１３は、前段の増幅器３１と、後段の増幅器３２と、を含む。増幅器３１は、利得可変の増幅器である。増幅器３２は、利得非可変の増幅器である。
【0014】
増幅器２１及び増幅器３１は、バイアス点が変えられることにより、利得が変化する。
【0015】
実施の形態では、キャリアアンプ１２及びピークアンプ１３の各々が２個の増幅器を含むこととしたが、本開示はこれに限定されない。キャリアアンプ１２及びピークアンプ１３の各々は、１個又は３個以上の増幅器を含むこととしても良い。
【0016】
実施の形態では、前段の増幅器２１及び増幅器３１が利得可変の増幅器であることとしたが、本開示はこれに限定されない。キャリアアンプ１２及びピークアンプ１３に含まれる複数の増幅器の内の少なくとも１個が利得可変の増幅器であれば良い。
【0017】
ドハティ増幅回路１は、ピークアンプ１３を必要最小限で動作させることとすると効率が良い。従って、ピークアンプ１３に含まれる複数の増幅器の内の少なくとも１個が利得可変の増幅器であると、好ましい。
【0018】
増幅器２１及び増幅器３１は、バイアス点が変えられることにより、直接的に効率が向上する。前段の増幅器２１及び増幅器３１の利得が制御されることにより、後段の増幅器２２及び増幅器３２の消費電力が減少する。即ち、後段の増幅器２２及び増幅器３２は、前段の増幅器２１及び増幅器３１のバイアス点が変えられることにより、間接的に効率が向上する。なお、後段の増幅器２２及び増幅器３２のバイアス点が変えられることとすれば、後段の増幅器２２及び増幅器３２は、直接的に効率が向上する。
【0019】
増幅器２１は、高周波信号ＲＦｉｎを増幅した高周波信号ＲＦ１を増幅器２２に出力する。増幅器２２は、高周波信号ＲＦ１を増幅した高周波信号ＲＦ２を、結合器１４に出力する。
【0020】
ディバイダ１１は、高周波信号ＲＦｉｎと位相が略９０°異なる高周波信号ＲＦ３を増幅器３１に出力する。なお、「略９０°」とは、９０°の位相のみではなく、９０°±４５°の位相をも含むものとする。ディバイダ１１は、９０°ハイブリッド回路が例示されるが、本開示はこれに限定されない。
【0021】
増幅器３１は、高周波信号ＲＦ３を増幅した高周波信号ＲＦ４を増幅器３２に出力する。増幅器３２は、高周波信号ＲＦ４を増幅した高周波信号ＲＦ５を結合器１４に出力する。
【0022】
結合器１４は、高周波信号ＲＦ２と高周波信号ＲＦ５とを結合した高周波信号ＲＦｏｕｔを、ドハティ増幅回路１の出力端子１ｂから出力する。
【0023】
【0024】
増幅器３１は、入力端子３１ａに入力される高周波信号ＲＦ３を増幅して、高周波信号ＲＦ４を出力端子３１ｂから出力する。増幅器３１は、バイアス回路５１から入力端子３１ｃにバイアス電流又はバイアス電圧ＢＩＡＳが入力される。
【0025】
バイアス回路５１は、入力される信号Ｓに基づいて、バイアス電流又はバイアス電圧ＢＩＡＳを可変し、増幅器３１の入力端子３１ｃに出力する。これにより、増幅器３１は、バイアス点が可変し、利得が可変する。
【0026】
信号Ｓは、信号Ｓ１から信号Ｓ５までを含むことが例示される。信号Ｓ１は、高周波信号ＲＦｉｎの包絡線に応じて変化するエンベロープトラッキング信号が例示される。信号Ｓ２は、ドハティ増幅回路１に供給される電源電圧を表す信号が例示される。信号Ｓ３は、ドハティ増幅回路１の温度を表す信号が例示される。信号Ｓ４は、キャリアアンプ１２の飽和状態を表す信号が例示される。信号Ｓ５は、ドハティ増幅回路１の反射電力を表す信号が例示される。但し、本開示はこれらに限定されない。
【0027】
増幅器３１は、コンデンサＣＢと、抵抗ＲＢと、トランジスタＱと、帰還回路４１と、を含む。
【0028】
実施の形態では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
【0029】
各トランジスタがＦＥＴである場合、ＦＥＴのドレインがバイポーラトランジスタのコレクタに相当し、ＦＥＴのゲートがバイポーラトランジスタのベースに相当し、ＦＥＴのソースがバイポーラトランジスタのエミッタに相当する。
【0030】
コンデンサＣＢの一端は、入力端子３１ａに電気的に接続されている。コンデンサＣＢの他端は、トランジスタＱのベースに電気的に接続されている。コンデンサＣＢは、高周波信号ＲＦ３の直流成分をカットするＤＣカットコンデンサである。
【0031】
抵抗ＲＢの一端は、入力端子３１ｃに電気的に接続されている。抵抗ＲＢの他端は、トランジスタＱのベースに電気的に接続されている。
【0032】
トランジスタＱのエミッタは、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。トランジスタＱのコレクタには、入力端子３１ｄ及びチョークコイル５２を介して、電源電圧が供給される。トランジスタＱは、ベースに入力される高周波信号ＲＦ３を増幅し、高周波信号ＲＦ４をコレクタから出力端子３１ｂに出力する。
【0033】
帰還回路４１は、トランジスタＱのベースとコレクタとの間に電気的に接続されている。帰還回路４１は、抵抗ＲＦと、コンデンサＣＦと、を含む。抵抗ＲＦ及びコンデンサＣＦは、直列接続されている。抵抗ＲＦの一端は、トランジスタＱのベースに電気的に接続されている。抵抗ＲＦの他端は、コンデンサＣＦの一端に電気的に接続されている。コンデンサＣＦの他端は、トランジスタＱのコレクタに電気的に接続されている。
【0034】
実施の形態では、抵抗ＲＦがトランジスタＱのベースに電気的に接続され、コンデンサＣＦがトランジスタＱのコレクタに電気的に接続されていることとしたが、本開示はこれに限定されない。抵抗ＲＦがトランジスタＱのコレクタに電気的に接続され、コンデンサＣＦがトランジスタＱのベースに電気的に接続されていることとしても良い。
【0035】
トランジスタＱは、ベース－コレクタ間に、寄生容量ＣＰを有する。寄生容量ＣＰは、ベース（Ｐ型半導体）とコレクタ（Ｎ型半導体）との間の接合容量である。
【0036】
（寄生容量の影響）
一般に、エミッタ接地増幅器において、ベースに入力された高周波信号は、増幅されコレクタ電流となる。このコレクタ電流が負荷に流れることで生じる電圧が、エミッタ接地増幅器から出力されるコレクタ電圧である。
一般に、エミッタ接地増幅器において、ベースに入力された高周波信号は、増幅されコレクタ電流となる。このコレクタ電流が負荷に流れることで生じる電圧が、エミッタ接地増幅器から出力されるコレクタ電圧である。
【0037】
トランジスタのベース－コレクタ間の寄生容量の容量値は、コレクタ電圧の振幅が大きくなると（より正確には、コレクタ電圧の瞬時値が０Ｖ（ボルト）に近づく時間が長くなるほど）、大きくなる性質がある。
【0038】
寄生容量は、トランジスタの入力と出力とをつなぐものであるので、帰還容量となる。従って、寄生容量の容量値がコレクタ電圧の振幅により変化する性質によって、トランジスタの入力と出力との間の帰還量が変化し、エミッタ接地増幅器の特性（例えば、入力インピーダンス、通過位相特性等）が出力電力又は入力電力によって変化していた。
【0039】
よって、ドハティ増幅回路は、出力電力又は入力電力によって通過位相特性が変化するエミッタ接地増幅器を用いると、キャリアアンプの高周波出力信号とピークアンプの高周波出力信号との間の好適な位相差を維持することができず、特性が低下していた。
【0040】
（第１の実施の形態の特徴）
一方、第１の実施の形態の増幅器３１では、トランジスタＱのコレクタから抵抗ＲＦを介してベースに至る帰還回路４１が設けられている。帰還回路４１は、増幅後の高周波信号ＲＦ４に基づく電圧振幅又は電流振幅をトランジスタＱのベースに与える回路である。加えて、帰還回路４１は、直流を遮断するためのＤＣカットコンデンサであるコンデンサＣＦが抵抗ＲＦに直列に電気的に接続されている。
一方、第１の実施の形態の増幅器３１では、トランジスタＱのコレクタから抵抗ＲＦを介してベースに至る帰還回路４１が設けられている。帰還回路４１は、増幅後の高周波信号ＲＦ４に基づく電圧振幅又は電流振幅をトランジスタＱのベースに与える回路である。加えて、帰還回路４１は、直流を遮断するためのＤＣカットコンデンサであるコンデンサＣＦが抵抗ＲＦに直列に電気的に接続されている。
【0041】
抵抗ＲＦの抵抗値は、寄生容量ＣＰのインピーダンス以下にすることが例示される。これにより、増幅器３１は、入力電力及び出力電力に依らず安定した特性を実現しやすくなる。なぜならば、抵抗ＲＦの抵抗値を低くすることにより、帰還回路４１を通過する帰還量（電圧振幅又は電流振幅）を、寄生容量ＣＰを通過する帰還量よりも大きくすることができる。従って、寄生容量ＣＰが変化しても、帰還回路４１を通過する帰還量が寄生容量ＣＰを通過する帰還量よりも大きいので、寄生容量ＣＰを通過する帰還量の変化を相対的に小さくすることができる。その結果、増幅器３１は、出力電力又は入力電力に依らず安定した特性を実現できる。
【0042】
なお、同様の観点から、コンデンサＣＦの容量は、寄生容量ＣＰの容量以上にすることが例示される。例えば、寄生容量ＣＰの容量値が数ｐＦ（ピコファラド）程度である場合、コンデンサＣＦの容量値は、数十ｐＦ程度が例示される。
【0043】
（回路シミュレーション結果）
図３は、比較例の増幅器の回路シミュレーション結果を示す図である。比較例は、増幅器３１の帰還回路４１を無くしたものである。図３において、横軸は、入力電力（ｄＢｍ）を表し、縦軸は、位相遅れ（ｄｅｇ）を表す。位相遅れは、トランジスタＱの出力電圧の位相がトランジスタＱへの入力電圧の位相に対してどの程度遅れているかを表す。
図３は、比較例の増幅器の回路シミュレーション結果を示す図である。比較例は、増幅器３１の帰還回路４１を無くしたものである。図３において、横軸は、入力電力（ｄＢｍ）を表し、縦軸は、位相遅れ（ｄｅｇ）を表す。位相遅れは、トランジスタＱの出力電圧の位相がトランジスタＱへの入力電圧の位相に対してどの程度遅れているかを表す。
【0044】
図３に示すように、帰還回路４１が無い比較例では、入力電力が変化するのに伴って、位相遅れが大きく変化する。
【0045】
【0046】
【0047】
（効果）
増幅器３１は、帰還回路４１を備えることにより、出力電力又は入力電力が変化しても、トランジスタＱの特性（入力インピーダンス、通過位相特性等）の変化を抑制することができる。これにより、ドハティ増幅回路１は、キャリアアンプ１２が出力する高周波信号ＲＦ２とピークアンプ１３が出力する高周波信号ＲＦ５との間の位相差が変化することを抑制することができるので、特性の低下（高周波信号ＲＦｏｕｔの歪み）を抑制できる。
増幅器３１は、帰還回路４１を備えることにより、出力電力又は入力電力が変化しても、トランジスタＱの特性（入力インピーダンス、通過位相特性等）の変化を抑制することができる。これにより、ドハティ増幅回路１は、キャリアアンプ１２が出力する高周波信号ＲＦ２とピークアンプ１３が出力する高周波信号ＲＦ５との間の位相差が変化することを抑制することができるので、特性の低下（高周波信号ＲＦｏｕｔの歪み）を抑制できる。
【0048】
＜第２の実施の形態＞
第２の実施の形態の構成要素のうち、第１の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
第２の実施の形態の構成要素のうち、第１の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
【0049】
第１の実施の形態の増幅器３１は、増幅用トランジスタがトランジスタＱの１個だけであり、出力電力には限度があった。そこで、第２の実施の形態の増幅器３１Ａは、増幅用トランジスタを複数の単位トランジスタで構成することとした。これにより、第２の実施の形態の増幅器３１Ａは、出力電力を大きくすることが可能になる。
【0050】
（構成）
図５は、第２の実施の形態の利得可変の増幅器の構成を示す図である。
図５は、第２の実施の形態の利得可変の増幅器の構成を示す図である。
【0051】
増幅器３１Ａは、コンデンサＣＦと、セル６１１、６１２、・・・、６１Ｎ（Ｎは、自然数）と、を含む。セル６１１、６１２、・・・、６１Ｎは、マルチフィンガー（マルチセル）トランジスタとしてＧａＡｓ基板、Ｓｉ基板等に形成され得る。コンデンサＣＦも、セル６１１、６１２、・・・、６１Ｎが形成される基板に形成され得る。
【0052】
セル６１１は、コンデンサＣＢ１と、抵抗ＲＢ１と、抵抗ＲＦ１と、トランジスタＱ１と、を含む。トランジスタＱ１のベース－コレクタ間の寄生容量は、記載を省略している。コンデンサＣＢ１と、抵抗ＲＢ１と、抵抗ＲＦ１と、トランジスタＱ１と、の接続関係は、増幅器３１（図２参照）と同様であるので、説明を省略する。抵抗ＲＦ１の他端は、コンデンサＣＦの一端に電気的に接続されている。
【0053】
抵抗ＲＦ１とコンデンサＣＦとが、トランジスタＱ１のベース－コレクタ間の帰還回路を構成する。
【0054】
セル６１２は、コンデンサＣＢ２と、抵抗ＲＢ２と、抵抗ＲＦ２と、トランジスタＱ２と、を含む。トランジスタＱ２のベース－コレクタ間の寄生容量は、記載を省略している。コンデンサＣＢ２と、抵抗ＲＢ２と、抵抗ＲＦ２と、トランジスタＱ２と、の接続関係は、増幅器３１（図２参照）と同様であるので、説明を省略する。抵抗ＲＦ２の他端は、コンデンサＣＦの一端に電気的に接続されている。
【0055】
抵抗ＲＦ２とコンデンサＣＦとが、トランジスタＱ２のベース－コレクタ間の帰還回路を構成する。
【0056】
セル６１Ｎは、コンデンサＣＢＮと、抵抗ＲＢＮと、抵抗ＲＦＮと、トランジスタＱＮと、を含む。トランジスタＱＮのベース－コレクタ間の寄生容量は、記載を省略している。コンデンサＣＢＮと、抵抗ＲＢＮと、抵抗ＲＦＮと、トランジスタＱＮと、の接続関係は、増幅器３１（図２参照）と同様であるので、説明を省略する。抵抗ＲＦＮの他端は、コンデンサＣＦの一端に電気的に接続されている。
【0057】
抵抗ＲＦＮとコンデンサＣＦとが、トランジスタＱＮのベース－コレクタ間の帰還回路を構成する。
【0058】
つまり、コンデンサＣＦは、セル６１１、６１２、・・・、６１Ｎの帰還回路に共用されている。コンデンサＣＦは、ＤＣカットコンデンサであるので、共用可能である。
【0059】
トランジスタＱ１、Ｑ２、・・・、ＱＮが、本開示の「単位トランジスタ」の一例に相当する。抵抗ＲＦ１、ＲＦ２、・・・、ＲＦＮが、本開示の「単位抵抗」の一例に相当する。
【0060】
（比較例）
比較例は、コンデンサＣＦを共用しないで、セル毎にコンデンサを設ける。つまり、図２に示す増幅器３１を単純にＮ個並列接続する。
比較例は、コンデンサＣＦを共用しないで、セル毎にコンデンサを設ける。つまり、図２に示す増幅器３１を単純にＮ個並列接続する。
【0061】
［比較例の第１レイアウト例］
図６は、比較例の第１レイアウト例を示す図である。
図６は、比較例の第１レイアウト例を示す図である。
【0062】
セル６１１、６１２、・・・、６１Ｎは、一方向（図中左右方向）に沿って、間隔を空けずに、基板７１に形成されている。
【0063】
コンデンサＣＦ１、ＣＦ２、・・・、ＣＦＮは、一方向に沿って、間隔を空けて、基板７１に形成されている。
【0064】
セル６１１、６１２、・・・、６１Ｎの列と、コンデンサＣＦ１、ＣＦ２、・・・、ＣＦＮの列とは、並行している。
【0065】
コンデンサＣＦ１は、相対的に下層の極板８１と、相対的に上層の極板８２と、を含む。図６では、図面の見易さのため、極板８１のサイズと、極板８２のサイズと、を異ならせているが、同サイズでも良い。
【0066】
セル６１１の中のトランジスタＱ１のコレクタは、配線８３を介して、極板８１に電気的に接続されている。
【0067】
セル６１１の中の抵抗ＲＦ１（図５参照）と極板８２とを電気的に接続する配線８４は、セル６１１の上層（又は下層）を引き回す必要がある。
【0068】
［比較例の第２レイアウト例］
図７は、比較例の第２レイアウト例を示す図である。第２レイアウト例のうち、第１レイアウト例と共通の構成については、説明を省略する。
図７は、比較例の第２レイアウト例を示す図である。第２レイアウト例のうち、第１レイアウト例と共通の構成については、説明を省略する。
【0069】
セル６１１、６１２、・・・、６１Ｎは、一方向に沿って、間隔を空けて、基板７１に形成されている。
【0070】
セル６１１の中の抵抗ＲＦ１（図５参照）と極板８２とを電気的に接続する配線８４は、セル６１１とセル６１２との間を引き回す必要がある。
【0071】
（第２の実施の形態のレイアウト例）
図８は、第２の実施の形態の利得可変の増幅器のレイアウト例を示す図である。第２の実施の形態のレイアウト例のうち、比較例のレイアウト例と共通の構成については、説明を省略する。
図８は、第２の実施の形態の利得可変の増幅器のレイアウト例を示す図である。第２の実施の形態のレイアウト例のうち、比較例のレイアウト例と共通の構成については、説明を省略する。
【0072】
セル６１１、６１２、・・・、６１Ｎは、一方向に沿って、間隔を空けずに、基板７１に形成されている。
【0073】
コンデンサＣＦは、一方向に沿って延在する長方形の形状を有する。
【0074】
コンデンサＣＦは、相対的に下層の極板９１と、相対的に上層の極板９２と、を含む。図８では、図面の見易さのため、極板９１のサイズと、極板９２のサイズと、を異ならせているが、同サイズでも良い。
【0075】
セル６１１、６１２、・・・、６１Ｎの列と、コンデンサＣＦとは、並行している。
【0076】
セル６１１、６１２、・・・、６１Ｎの列の一方向の幅と、コンデンサＣＦの一方向の幅とは、略同じであることが例示される。
【0077】
セル６１１、６１２、・・・、６１Ｎの中の抵抗ＲＦ１、ＲＦ２、・・・、ＲＦＮ（図５参照）と極板９２とを電気的に接続する配線９３は、セル６１１の図中左辺に沿って、基板７１の面上に延在する。セル６１１、６１２、・・・、６１Ｎの中の抵抗ＲＦ１、ＲＦ２、・・・、ＲＦＮと極板９２とを電気的に接続する配線９４は、セル６１Ｎの図中右辺に沿って、基板７１の面上に延在する。
【0078】
なお、配線９３及び配線９４は、どちらか一方だけ設けられても良い。但し、配線９３及び配線９４の両方を設けることとすると、レイアウトの対称性に優れる利点がある。
【0079】
（効果）
第２の実施の形態のレイアウト例（図８参照）は、比較例の第１レイアウト例（図６参照）と比較して、配線９３及び配線９４をセル６１１、６１２、・・・、６１Ｎの上層（又は下層）、特に各セル６１１、６１２、・・・、６１Ｎのベース、或いは、ゲート側を引き回すことなく、基板７１の面上に形成することができる。
第２の実施の形態のレイアウト例（図８参照）は、比較例の第１レイアウト例（図６参照）と比較して、配線９３及び配線９４をセル６１１、６１２、・・・、６１Ｎの上層（又は下層）、特に各セル６１１、６１２、・・・、６１Ｎのベース、或いは、ゲート側を引き回すことなく、基板７１の面上に形成することができる。
【0080】
第２の実施の形態のレイアウト例（図８参照）は、比較例の第２レイアウト例（図７参照）と比較して、配線９３及び配線９４の本数を少なくすることができる。また、セル６１１、６１２、・・・、６１Ｎの列の一方向の幅を短くすることができる。
【0081】
＜第３の実施の形態＞
第３の実施の形態の構成要素のうち、他の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
第３の実施の形態の構成要素のうち、他の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
【0082】
図９は、第３の実施の形態の増幅器の構成を示す図である。
【0083】
増幅器３１Ｂは、増幅器３１（図２参照）と比較して、帰還回路４１に代えて、帰還回路４１Ｂを含む。
【0084】
帰還回路４１Ｂは、トランジスタＱのエミッタと基準電位との間に電気的に接続されている。帰還回路４１Ｂは、抵抗ＲＦを含む。抵抗ＲＦの一端は、トランジスタＱのエミッタに電気的に接続されている。抵抗ＲＦの他端は、基準電位に電気的に接続されている。
【0085】
（効果）
［１］
抵抗ＲＦは、トランジスタＱのエミッタ電流（≒コレクタ電流）に比例する電圧降下を発生する。
［１］
抵抗ＲＦは、トランジスタＱのエミッタ電流（≒コレクタ電流）に比例する電圧降下を発生する。
【0086】
抵抗ＲＦは、トランジスタＱのエミッタ電流が増加すると、電圧降下量が増加し、トランジスタＱのエミッタ電位を上昇させ、トランジスタＱのベース－エミッタ間電圧を減少させる。その結果、トランジスタＱの出力電流が減少する。
【0087】
抵抗ＲＦは、トランジスタＱのエミッタ電流が減少すると、電圧降下量が減少し、トランジスタＱのエミッタ電位を下降させ、トランジスタＱのベース－エミッタ間電圧を増加させる。その結果、トランジスタＱの出力電流が増加する。
【0088】
つまり、抵抗ＲＦは、直列負帰還回路である。
【0089】
上記の通り、抵抗ＲＦによってネガティブフィードバック効果が得られる。つまり、抵抗ＲＦは、増幅後の高周波信号ＲＦ４（トランジスタＱのコレクタ電流（≒エミッタ電流）の高周波成分の一部）に基づく電圧降下をトランジスタＱのベースに与える帰還回路である。このネガティブフィードバックによって、第１の実施の形態の増幅器３１と同様に、特性の低下（高周波信号ＲＦｏｕｔの歪み）を抑制できる。
【0090】
［２］
増幅器３１Ｂは、増幅器３１（図２参照）と比較して、ダメージに対する安定性（耐性）を有する。
増幅器３１Ｂは、増幅器３１（図２参照）と比較して、ダメージに対する安定性（耐性）を有する。
【0091】
バイアス回路５１（図２参照）は、状況変化に高速（例えば、数ｎｓｅｃ（ナノ秒）程度）に追従するために、低速化につながる演算及び機能が極力省かれる。そのため、増幅器３１では、トランジスタＱのベースに、高い電圧が制限されずに印加されることがあり得る。その結果、トランジスタＱのベース－エミッタ間に大きな電圧が掛かり、コレクタに大電流が流れ、トランジスタＱが大きなダメージを受けることがあった。
【0092】
一方、増幅器３１Ｂでは、トランジスタＱのエミッタと基準電位との間に抵抗ＲＦが電気的に接続されている。トランジスタＱのベースに大きな電圧が印加されコレクタに電流が流れると、コレクタ電流と略同じ電流がエミッタに流れる。すると、抵抗ＲＦで電圧降下が発生し、トランジスタＱのエミッタ電位が上昇する。結果として、トランジスタＱのベース－エミッタ間に大きな電圧が掛かることが抑制されるので、トランジスタＱが大きなダメージを受けることが抑制される。
【0093】
［３］
増幅器３１Ｂは、増幅器３１（図２参照）と比較して、発振に対する安定性を有する。
増幅器３１Ｂは、増幅器３１（図２参照）と比較して、発振に対する安定性を有する。
【0094】
バイアス回路５１によって意図的にバイアス点を変化させると、増幅器３１が発振しやすいバイアス条件が発生する可能性が高くなる。例えば、瞬間的に高いバイアス状態では、バイアスが高いことでトランジスタＱの電流増幅率も高く、増幅器３１が発振しやすい。また、トランジスタＱの温度が低い場合は、トランジスタＱの電流増幅率が高く、増幅器３１が発振しやすい。
【0095】
増幅器３１（図２参照）は、抵抗ＲＦの両端に寄生容量が発生した場合、高い周波数において正帰還になることがあり、発振することがあり得る。
【0096】
一方、増幅器３１Ｂでは、抵抗ＲＦの両端に寄生容量が発生した場合でも、正帰還になることはなく、発振に至りにくくなる。
【0097】
＜本開示の構成例＞
本開示は、下記の構成をとることもできる。
本開示は、下記の構成をとることもできる。
【0098】
（１）
１つ又は複数の増幅器を含むキャリアアンプと、
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
高周波信号並びに変化するバイアス電圧又はバイアス電流がベース又はゲートに入力され、増幅後の高周波信号をコレクタ又はドレインから出力するトランジスタと、
前記増幅後の高周波信号に基づく電圧又は電流を前記トランジスタのベース若しくはゲート又はエミッタ若しくはソースに与える帰還回路と、
を含む、
ドハティ増幅回路。
１つ又は複数の増幅器を含むキャリアアンプと、
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
高周波信号並びに変化するバイアス電圧又はバイアス電流がベース又はゲートに入力され、増幅後の高周波信号をコレクタ又はドレインから出力するトランジスタと、
前記増幅後の高周波信号に基づく電圧又は電流を前記トランジスタのベース若しくはゲート又はエミッタ若しくはソースに与える帰還回路と、
を含む、
ドハティ増幅回路。
【0099】
（２）
上記（１）に記載のドハティ増幅回路であって、
前記帰還回路は、
前記トランジスタのベース又はゲートとコレクタ又はドレインとの間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
上記（１）に記載のドハティ増幅回路であって、
前記帰還回路は、
前記トランジスタのベース又はゲートとコレクタ又はドレインとの間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
【0100】
（３）
上記（２）に記載のドハティ増幅回路であって、
前記帰還回路は、
前記抵抗と直列接続されたコンデンサを更に含む、
ドハティ増幅回路。
上記（２）に記載のドハティ増幅回路であって、
前記帰還回路は、
前記抵抗と直列接続されたコンデンサを更に含む、
ドハティ増幅回路。
【0101】
（４）
上記（３）に記載のドハティ増幅回路であって、
少なくとも１つの前記増幅器は、
前記トランジスタを構成する複数の単位トランジスタ及び前記抵抗を構成する複数の単位抵抗を夫々含む、複数のセルを含み、
前記コンデンサは、
前記複数のセルに共通して設けられている、
ドハティ増幅回路。
上記（３）に記載のドハティ増幅回路であって、
少なくとも１つの前記増幅器は、
前記トランジスタを構成する複数の単位トランジスタ及び前記抵抗を構成する複数の単位抵抗を夫々含む、複数のセルを含み、
前記コンデンサは、
前記複数のセルに共通して設けられている、
ドハティ増幅回路。
【0102】
（５）
上記（４）に記載のドハティ増幅回路であって、
少なくとも１つの前記増幅器は、
前記複数のセルは、
一方向に沿って配列され、
前記コンデンサは、
前記一方向に沿って延在し、前記複数の単位トランジスタのコレクタ又はドレインに電気的に接続された第１極板と、
前記一方向に沿って延在し、前記第１極板に対向する第２極板と、
を含み、
前記第２極板と前記複数の単位抵抗との間を電気的に接続する１つ又は２つの配線は、前記第２極板の一方又は両方の端部から前記複数のセルの一方又は両方の端部の外側を通過して設けられている、
ドハティ増幅回路。
上記（４）に記載のドハティ増幅回路であって、
少なくとも１つの前記増幅器は、
前記複数のセルは、
一方向に沿って配列され、
前記コンデンサは、
前記一方向に沿って延在し、前記複数の単位トランジスタのコレクタ又はドレインに電気的に接続された第１極板と、
前記一方向に沿って延在し、前記第１極板に対向する第２極板と、
を含み、
前記第２極板と前記複数の単位抵抗との間を電気的に接続する１つ又は２つの配線は、前記第２極板の一方又は両方の端部から前記複数のセルの一方又は両方の端部の外側を通過して設けられている、
ドハティ増幅回路。
【0103】
（６）
上記（１）に記載のドハティ増幅回路であって、
前記帰還回路は、
前記トランジスタのエミッタ又はソースと基準電位との間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
上記（１）に記載のドハティ増幅回路であって、
前記帰還回路は、
前記トランジスタのエミッタ又はソースと基準電位との間に電気的に接続された抵抗を含む、
ドハティ増幅回路。
【0104】
（７）
上記（１）から（６）のいずれか１つに記載のドハティ増幅回路であって、
前記バイアス電圧又はバイアス電流は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
上記（１）から（６）のいずれか１つに記載のドハティ増幅回路であって、
前記バイアス電圧又はバイアス電流は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
【0105】
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【符号の説明】
【0106】
１ ドハティ増幅回路
１１ ディバイダ
１２ キャリアアンプ
１３ ピークアンプ
１４ 結合器
２１、２２、３１、３１Ａ、３１Ｂ、３２ 増幅器
４１、４１Ｂ 帰還回路
５１ バイアス回路
６１１、６１２、・・・、６１Ｎ セル
ＣＦ コンデンサ
ＲＦ 抵抗
１１ ディバイダ
１２ キャリアアンプ
１３ ピークアンプ
１４ 結合器
２１、２２、３１、３１Ａ、３１Ｂ、３２ 増幅器
４１、４１Ｂ 帰還回路
５１ バイアス回路
６１１、６１２、・・・、６１Ｎ セル
ＣＦ コンデンサ
ＲＦ 抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】